CN100337405C - 用于同步∑△调制器的方法和装置 - Google Patents

Abstract

本发明披露了一种用于使具有预滤波器的∑Δ调制器和输入的一位位流位同步的方法和装置。∑Δ调制器的一个或几个状态被一个信号校正，所述信号从输入位流和预滤波的输入信号与∑Δ调制器的输出位流中的至少一个被计算。

Description

用于同步∑△调制器的方法和装置

技术领域

本发明涉及一种用于使包括低通滤波器和在反馈电路中的量化器的∑Δ调制器和输入的一位位流同步的方法，所述方法包括从所述输入的位流产生校正信号，以及把所述校正信号加于所述低通滤波器的至少一个积分器状态的步骤。这种方法在M.Noguchi等人在1997年3月22-25日在德国慕尼黑举行的第102次AES会议上发表的论文“Digital Signal Processing in Direct Stream Digital EditingSystem”中披露了。

背景技术

在当前的A/D和D/A转换中，经常使用∑Δ调制器，这是因为，和常规的PCM转换器相比，其输出信号具有高的线性度。使用∑Δ调制器的基本思想是，可以使量化器步骤更粗糙，并且由于这样处理的精度损失可以通过过采样来校正。过采样本身不足以保证音频应用遵守的质量，因而应用噪声整形。噪声整形的基本原理是使用在具有量化器的反馈环中的低通滤波器，以便使在量化步骤中产生的误差最小。对于音频应用，64的过采样比足以产生高噪声抑制，即，∑Δ调制器的时钟频率为64×44.1kHz。此外，高的时钟频率提供大的信号带宽，因而不需要陡的防混叠滤波器。

由于这些原因，这种一位的格式被用作新产生的音频CD(超音频CD＝SACD)的音频载波格式，这和多位格式不同，多位格式使用许多位(例如16位或20位)进行幅值量化，并在边缘上大于输入信号的奈奎斯特频率的采样频率下运行。在后一种情况下，输入信号产生位图形的一个唯一的序列(PCM)。与此相反，在∑Δ调制器的情况下，只有位图形的平均是唯一的，位本身的序列是不相关的。这意味着，当两个相同的∑Δ调制器被输入相同的信号，而积分器的初始状态不同时，则仅仅这些状态不同这个事实就产生两个不同的永远不能会聚到相同的位图形中的位流。

结果，许多使用一位位流(通常被称为DSD＝Direct StreamDigital signal(直接流数字信号))的信号处理程序(混合，编辑等)不利用PCM工作，因为信号不是位同步的，即位流的位不同时彼此相等。另一个也是由同步困难问题引起的结果是，在以某些方式压缩时，位流需要被预测。在不是位同步的情况下，即使具有完全相同输入的∑Δ调制器也产生完全不同的输出。

这个同步问题可以通过把一位信号变换为低速率多位(PCM)信号，接着进行所需的信号处理，然后把多位信号再转换成所需的一位格式来避免。不过，这将引起一系列的信号劣化，这是由于在这些信号变换中需要陡的防混叠前置滤波器的缘故。在信号被变换成高速率的PCM信号的情况下，为实现再变换∑Δ调制器的稳定性，要求具有低的截止频率的前置滤波器，这也引起信号质量的严重损失。

上述的参考文件披露了一种用于一位位流的编辑系统，其中选择第一位流进行输出，此后输出第二位流。在此之间选择∑Δ调制器的输出，所述∑Δ调制器接收淡出的第一信号和淡入的第二信号。为了使∑Δ调制器和第二位流同步，在第二位流和两个淡化信号的和之间的偏移被存储在累加器中，并且，当实现淡化时，在偏移消除期间，存储的偏移被逐渐加入∑Δ调制器的输入中。可以注意到，加到∑Δ调制器的输入的积累的偏移相当于加于∑Δ调制器的低通滤波器的第一积分器状态的偏移。在偏移消除时间之后，∑Δ调制器的输出被转换到第二位流。这个同步处理的目的是为了避免噪声“咔声”(click)，否则在从由∑Δ调制器输出的再量化的位流向第二位流转换期间将发生所述噪声。

然而，在这种现有技术的系统中，当在∑Δ调制器的输入的音频容量小时，∑Δ调制器的输入和输出位流可以容易地成为反相的，因而不能实现所需的位同步。此外，当具有原始位流的输入信号的关系未丢失时(即在主要的信号处理之后)，现有技术的系统可能不能被使用。

发明内容

本发明试图改善∑Δ调制器对一位位流的位同步，因此，按照本发明的方法的特征在于，在被提供到∑Δ调制器之前，预先滤波输入的位流，并且由至少一个预先滤波的输入信号产生校正信号，并输出∑Δ调制器的位流。因此，通过由输入位流和∑Δ调制器的输入与输出信号中的至少一个计算校正信号，获得∑Δ调制器的更可靠的位同步。

按照本发明的方法的第一实施例的特征在于，通过对在所述输入位流和预滤波的输入信号与在一定位数内的∑Δ调制器的位流之一之间的差进行重积分，并且用所述一定的位数除所述重积分的结果，获得校正信号。这种方法不论在硬件上或者在软件上都容易实现。不过这种方法的缺点是，所述同步的精度较差，并且∑Δ调制器需要较多的信号位数(例如2000)，以便收敛到同步状态。这个缺点在可以得到足够的数据用于同步∑Δ调制器的情况下不起作用。这种应用的一个重要例子是信号编辑系统。在这种系统中，即使“将来”的数据也可以被使用，这是因为编辑器的输出可以被延迟一个任意的量。

与此相比，在用于实现∑Δ调制器的位同步的数据较少的应用中，例如在上述的用于压缩位流信号的系统中，所谓的“最小二乘”方法是不适用的，因而，对于这些应用，最好使用本发明的方法的第二实施例。这种方法的特征还在于这样获得校正信号：利用一种算法由输入位流和预滤波的输入信号计算校正信号，所述算法适合于∑Δ调制器的低通滤波器的结构。

本发明的这种方法可以方便地用于位流信号的压缩和扩展，以便在位流信号必须被存储在存储介质上的情况下减少存储的数量，或者在所述信号必须被传输的情况下，减少带宽或传输时间。在这种情况下，本发明的方法的特征还在于，在用于压缩或扩展一位位流信号的系统中，所述校正信号被从压缩侧传递到扩展侧。

本发明还涉及一种用于同步∑Δ调制器的装置，其特征在于，∑Δ调制器，预滤波器，用于预滤波输入位流并将预滤波的输入信号提供给∑Δ调制器，以及同步单元，用于通过对∑Δ调制器的至少一个积分器状态施加校正信号，使∑Δ调制器和输入信号同步，所述同步单元由输入位流和预滤波输入信号与∑Δ调制器的输出位流中的至少一个计算所述校正信号。

附图说明

下面参照附图进一步说明本发明，其中：

图1是使用按照本发明的方法的编辑系统的示意图；

图2是在图1所示的编辑系统中使用的同步单元的示意图；

图3是结合按照本发明的方法使用的∑Δ调制器的一个例子；

图4是在和图3的∑Δ调制器协同操作的同步单元中使用的算法的流程图；以及

图5是使用按照本发明的方法的压缩和扩展系统的示意图。

具体实施方式

图1的编辑系统包括第一输入E₁，用于第一一位位流x₁(i)，第二输入E₂，用于第二一位位流x₂(i)和输出O。第一输入E₁通过第一延迟D₁和开关S的第一位置1相连，并通过第一乘法器M₁和第一低通滤波器F₁和∑Δ调制器SD的输入相连。同样，第二输入E₂通过第二延迟D₂和开关S的第二位置2相连，并通过第二乘法器M₂以及第二低通滤波器F₂和∑Δ调制器SD的输入相连。可以看到，乘法器的输出信号不再是一位信号，而是多位信号。∑Δ调制器提供一位信号流y(i)，所述信号被提供给开关S的第三位置S3。开关S的输出端构成编辑系统的输出O。

为了使∑Δ调制器和第一输入位流同步，编辑系统包括同步单元SU₁，其接收被延迟的第一位流x₁(i)和∑Δ调制器的输出位流y(i)。所述同步单元对∑Δ调制器的第一积分器状态提供校正信号ε₁。此外，同步单元SU₁对开关S提供开关信号。类似地，为了使∑Δ调制器和第二位流位同步，编辑系统包括第二同步单元SU₂，其接收延迟的第二位流x₂(i)和∑Δ调制器的输出位流y(i)。所述第二同步单元SU₂对∑Δ调制器的第一积分器状态提供校正信号ε₂，并对开关S提供开关信号。

在操作时，开关S可以处于位置1，来自第一输入E₁的第一输入位流x₁(i)被直接通过到达输出O，但是其被延迟D₁延迟。当必须对第二位流进行交叉衰落时，乘法器M₁被设为1，而乘法器M₂被设为0。来源于两个乘法器的多位信号被分别通过低通滤波器F₁和F₂，随后被加在一起，然后被提供给∑Δ调制器的输入。预滤波器F₁和F₂的用途是防止位流x₁(i)和x₂(i)的高频分量能够到达∑Δ调制器的输入端。∑Δ调制器需要低频输入，否则，位流的大的高频分量可以使∑Δ调制器超载，此时∑Δ调制器可能变得不稳定。随后，被再量化的位流借助于同步单元SU₁以在后面结合图2所述的方式被和原始第一位流同步。当同步处理准备完毕时，单元SU₁把开关S改变到位置3，使得输出位流现在是第一输入位流的同步的再量化型式。从这个时刻，乘法器M₁和M₂的增益系数按照交叉衰落的规定被改变。在衰落结束时，乘法器M₁的增益系数将是0，而乘法器M₂的增益系数则为1，并且输出位流是第二输入位流的再量化型式。现在，再量化器必须和第二输入位流同步。这由第二同步单元SU₂实现。不过，因为在这种情况下，输出和再量化器相连，所以同步不需以非常平缓的方式进行，以便避免音频噪声。在这种情况下，∑Δ调制器的积分器状态例如在20.000到30.000个循环期间被改变，而∑Δ调制器和第一位流的同步可以突然地完成。最后，当同步被完成时，同步单元SU₂把开关S转换到位置2，因而输出位流是被延迟的原始的第二位流x₂(i)。

通过使开关S处于位置3并取消第二同步单元SU₂可以更简单地以“完全再量化”的方式进行编辑处理。虽然这种方法在算法上容易得多，因为其省去了第二同步并消除了任何点击(click)的可能性，但是其具有几个技术上的缺点。最重要的是：其意味着所述信号要经过多次再量化，因为每编辑一次，就对已经量化的信号再重新量化一次。这种多次进行再量化严重地劣化了信号质量。

图2所示的同步单元基于以下的用于导出校正信号ε的算法：

$\mathrm{\ϵ}=\frac{1}{N}\underset{n=1}{\overset{N}{\mathrm{\Σ}}}\underset{i=1}{\overset{n}{\mathrm{\Σ}}}[x\left(i\right)-y\left(i\right)]---\left(1\right)$

其中x(i)是输入的∑Δ调制器不需和其同步的位流，y(i)是由∑Δ调制器提供的输出位流。因为∑Δ调制器的输入信号u(i)的音频带和其输出位流y(i)基本相等，并因为公式(1)的算法具有低通性质，所以信号u(i)可被提供给同步单元SU₁，代替位流y(i)。N是任何合适的预定数(例如5000)，或者，此外，当获得足够的收敛时，即当校正信号ε的值基本上是常数时，N可以由同步单元自身确定。

图2表示用于实现公式(1)所示的算法的装置。所述装置包括第一级联积分器I₁和I₂，用于对输入位流x(i)进行重积分，以及第二级联积分器I₃和I₄，用于对输出位流y(i)进行重积分。每个积分器包括一个采样周期的延迟，其输出信号被加于其输入上。在减法器M中，两个级联的输出彼此相减，减法器的输出在DI除以N。可以看出，此外，输入和输出位流可以首先彼此相减，然后在一个级联的积分器中进行两次积分，不过，在这种情况下，积分器应当能够处理多位信号。

计数器CO计数头部同步单元工作的采样周期，并向除法器DI输出数N。和位流的位同步运行的时钟脉冲CL被提供给积分器和计数器。复位脉冲RS在一个新的ε确定循环开始时使计数器和积分器复位。或者当计数器N达到预定值时，或者当校正信号ε基本上是常数时，开关S₂使校正信号ε和同步单元的输出相连。

公式(1)的算法，其可被称为“最小平方”算法，的缺点是，所得到的同步的精度低，并且，在实现同步之前需要许多位周期(例如20000)。利用“检索”算法，可以获得更精确的和更快的同步，下面结合图3所示的∑Δ调制器的内部电路图参照图4的流程图说明这种算法。可以注意到，图3所示的∑Δ调制器在本领域内是公知的，并且其本身不构成一个发明，但是其代表了本发明可利用的∑Δ调制器的一个优选实施例。

图3所示的结构包括一个数字低通滤波器F和量化器Q。输入信号u(n)被馈入低通滤波器F的输入端。低通滤波器的输出v(n)被输入到量化器Q，量化器的输出y(n)，其构成∑Δ调制器的输出，被回馈到低通滤波器的输入。

低通滤波器F包括5个级联的积分器，每个积分器具有被加到其输入信号上的输出，它们的输出信号分别由S₁(n)，S₂(n)，S₃(n)，S₄(n)和S₅(n)表示。第一反馈乘法器将第三积分器的输出S₃(n)乘以反馈系数f₁，然后回馈到第二积分器的输入，第二反馈乘法器将第五积分器的输出S₅(n)乘以反馈系数f₂，然后回馈到第四积分器的输入。5个积分器S₁(n)，S₂(n)，S₃(n)，S₄(n)和S₅(n)中的每一个乘以系数c₁...c₅，然后彼此相加，从而构成低通滤波器的输出v(n)。

经过在低通滤波器的各个部分中处理的信号都是多位信号。然而量化器Q只输出其输入信号v(n)的符号位，因此，其输出信号y(n)是一位信号。由具有系数c₁...c₅的乘法器产生的信号v(n)由下式表示：

$v\left(n\right)=\underset{i=1}{\overset{5}{\mathrm{\Σ}}}{c}_i{s}_i\left(n\right)---\left(2\right)$

并且量化器Q的操作可以由下式表示：

y(n)＝sign(v(n))

此外，五级乘法器的操作又由下式表示：

s₁(n+1)＝s₁(n)+u(n)-y(n)

s₂(n+1)＝s₁(n)+s₂(n)-f₁s₃(n)

s₃(n+1)＝s₂(n)+s₃(n)                        (3)

s₄(n+1)＝s₃(n)+s₄(n)-f₂s₅(n)

s₅(n+1)＝s₄(n)+s₅(n)

为了帮助进一步计算，引入下面的矢量，每个由五级构成：s(n)＝(S₁(n)，S₂(n)，S₃(n)，S₄(n)，S₅(n))，c(n)＝(c₁，c₂，c₃，c₄，c₅)，其表示乘法器c₁...C₅的值。d＝(1，0，0，0，0)，其表示输入和反馈是如何分配的。

此外，引入变换矩阵A，其表示积分器和反馈乘法器f₁，f₂的结构。对于图3所示的实施例，矩阵A具有以下的元素：

$A=\left(\begin{array}{ccccc}1& 0& 0& 0& 0\\ 1& 1& -f_1& 0& 0\\ 0& 1& 1& 0& 0\\ 0& 0& 1& 1& -f_2\\ 0& 0& 0& 1& 1\end{array}\right)---\left(5\right)$

由此，公式2和4分别成为：

v(n)＝c^T.s(n)                           (6)

s(n+1)＝A.s(n)+(u(n)-y(n).d             (7)

重复地应用式(7)，作为初始积分器状态s(0)的函数计算s(n)，得到公式：

$s\left(n\right)=A^n\·s\left(0\right)+\left[\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-y\left(i\right))A^{n-i-1}\right]\·d---\left(8\right)$

利用(3)和(6)，得到下面一组不等式：

$\±c^T\·A^n\·s\left(0\right)>\±c^T\·\left[\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-y\left(i\right))A^{n-i-1}\right]\·\mathrm{dify}\left(n\right)=\±$

或

$y\left(n\right)c^T\·A^n\·s\left(0\right)>-y\left(n\right)c^T\·\left[\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-y\left(i\right))A^{n-i-1}\right]\·d$

(9)

所述一组不等式给出了输入信号u(n)，输出位流y(n)，和∑Δ调制器地积分器状态s(0)之间的关系。因为同步算法的目的是使输出位流y(n)等于输入位流x(n)，所以在算法中可以使用所述一组不等式，当作所述一组不等式中利用x(n)代替y(n)时，在给定的输入信号x(n)还u(n)下，利用所述算法计算积分器状态s(0)，然后把计算得到积分器状态输入到∑Δ调制器。

图4是说明这种算法的流程图。所示的流程图中含有标号为St₁...St₁₁的处理步骤和三个只读存储器M₁，M₂，M₃。

存储器M₁含有矩阵A，存储器M₂含有矢量d，存储器M₃含有矢量c^T。因此，这些存储器具有低通滤波器的结构。其它的存储器M₄...M₇是读写存储器。

步St₁提供初始化。具体地说，计数器n被置为n＝1，矩阵存储器M₄被置0(即矩阵的所有的元素都设置为0)并且矩阵存储器M₆被置1(即主对角线的元素被置1，其余的元素被置0)。

步St₂是矩阵乘法，其乘M₁和M₄的内容。

步St₃在此时把输入和输出信号的差u(n-1)-x(n-1)加到步骤St₂的结果上，并在M₄中存储加得的结果。因此，当n＝1时，步St₂的结果是0，因为其利用M₄中的零矩阵乘以M₁中的矩阵A。在下一个时刻，当n＝2时，M₄的内容再次乘以矩阵A，因此步St₂输出(u(0)-x(0))A+(u(1)-x(1))。当n＝3时，St₃输出(u(0)-x(0))A²+(u(1)-x(1)A+(u(2)-x(2))等等。因此步St₃的最终结果是一个矩阵，其等于：

$\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-x\left(i\right))A^{n-i-1}$

在步St₄这个矩阵把M₂中的矢量d变换为一个新的矢量：

$\left[\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-x\left(i\right))A^{n-i-1}\right]\·d$

在步St₅，这个矢量乘以M₃中的矢量c^T和x(n)，从而获得标量值：

$x\left(n\right)c^T\·\left[\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}(u\left(i\right)-x\left(i\right))A^{n-i-1}\right]\·d$

在步St₆，这个值被存储在存储器M₅中，以便构成具有n个元素的矢量h，其在每个时刻n增加一个元素。

在步St₇，矩阵A乘以存储在存储器M₆中的矩阵。在时刻n＝1，存储器M₆借助于初始化含有所述矩阵，因此在步St₇的结果是A。这个结果被存储在存储器M₆中。在下一个时刻n＝2，步St₇将M5中的矩阵A乘以M₆中的矩阵A，因此这一步的结果是A²。最后，在步St₇的结果是Aⁿ。

在步St₈，矩阵Aⁿ乘以M₃中的矢量c^T和x(n)，从而获得矢量x(n).c^T.Aⁿ。

在步St₉，所述矢量x(n).c^T.Aⁿ被存储在存储器M₇中，以便构成矩阵G，其一维等于矢量的长度(例如＝5)，而其它的维等于n。

在步St₁₀，计算第n个测算_’ⁿ(0)。这利用M₅和M₇的内容对n个不等式关系G._’ⁿ(0)＞h(9)进行。其中n越大，则考虑的不等式越多，对于_’ⁿ(0)的解的区域越窄。但是将保留多个解。可以通过选择|_’ⁿ(0)|＝min！求取∑Δ调制器的初始积分器状态的一种估算。这一步被称为解二次规划问题，其本身可以从C.L.和Hanson，R.J.的“Solvingleast squares problems”，Prentice Hall，1974得知，该文件被列于此处作为参考。

在步St₁₁，计算新求出的第n个估算_’ⁿ(0)和先前求得的第n-1个估算_’^n-1(0)之间的差ε＝|_’^n-1(0)-_’ⁿ(0)|。当所述差ε尚不足够小时，计数器被增加(n：＝n+1)，并且所述算法返回步St₂。如果所述的差ε足够小，则所述算法使在步St₁₀求出的矢量_’ⁿ(0)乘以在步St₇中的输出Aⁿ，并把乘得的结果加到在步St₄获得的结果上(这些步骤在图4的流程图这没有示出)。上述的公式(8)表示，这样操作的结果是估算_’ⁿ(n)，即在时刻n的积分器状态的计算值。这些积分器状态被施加到∑Δ调制器的各个低通部分，其使由∑Δ调制器产生的位流和输入位流x(n)同步。

图5表示一种应用，其中最好使用图4所示的算法。这种应用是一种用于压缩和解压一位位流的系统，为了使在传输中的带宽或在存储所述位流信号时使用的存储容量最小。

在图5的压缩器部分中，输入的一位位流x(n)被提供给低频预测器P₁，其把输入的一位位流不经延迟地转换成低频数字信号u(n)。这个LF信号u(n)接着被提供给∑Δ调制器送到。同步单元SU₃接收输入的位流x(n)和LF信号u(n)，并对∑Δ调制器提供积分器状态更新s(n)。这种操作最好利用参照图4所述的算法进行，因为所述的算法精确，而且速度快。∑Δ调制器的输出位流y(n)和输入位流都被提供给位无效发生器B₁，其在两个位流相等时产生0，并且当x(n)和y(n)不相等时使x(n)通过。当∑Δ调制器被正确地同步时，两个位流相等，因而单元B₁将产生0位流。因此，在不同步的情况下，单元B₁将产生一个误差信号。

积分器状态更新s(n)和误差信号b(n)通过任何传输或存储介质被传递给扩展器部分。可以注意到，为了进行所述传递，所述两个信号可以用本领域中任何已知的方式被进一步压缩。例如，因为误差信号b(n)通常具有许多0，所以可以通过熵编码使所述信号被进一步压缩。

在图5的扩展器部分，积分器状态更新s(n)被提供给∑Δ调制器SD₃，其输出位流y(n)连同接收的误差信号b(n)一道被提供给位无效接收器B₂。这个单元产生一个(可能)等于x(n)的位流，因为在y(n)和x(n)之间没有误差的情况下，其使位流y(n)通过到达其输出端，并且在其它情况下，其通过b(n)＝x(n)。位流x(n)被提供给预测器P₂，所述预测器P₂最好和压缩器的预测器P₁相同，并且预测器P₂的输出是被提供给∑Δ调制器SD₃的输入端的低频信号u(n)。应当注意，在图5的压缩器部分和扩展器部分中，使用了相同的标号x(n)，y(n)，和u(n)，以便清楚地表示相应的元件接收相应的信号。当然，当∑Δ调制器未被正确同步时，在压缩器侧和扩展器侧的相应的信号可能不同。

应当注意到，在压缩器和扩展器之间的主要信号由积分器状态更新s(n)构成。所述系统的压缩速率是尤其有效的，这是因为新的一组积分器状态更新不需要在位流的每个采样周期被传递。这是一种折中的方式：较少的s(n)更新引起较多的位无效b(n)。在另一方面，许多s(n)更新引起“完美”的同步，因而没有位无效。

Claims (5)

1.一种用于使在反馈装置中包括低通滤波器和量化器的∑Δ调制器和输入的一位位流同步的方法，所述方法包括以下步骤：

从所述输入的位流产生校正信号；

把所述校正信号加到所述低通滤波器的至少一个积分器状态，

其特征在于还包括：

在把输入位流(x(n))加给∑Δ调制器之前，对所述输入位流预滤波；

在所述同步结构中产生一个校正信号，且基于所述输入位流的位和所述预滤波的输入信号(u(n))与所述∑Δ调制器的输出位流(y(n))中的至少一个之间的差的和，由所述预滤波的输入信号(u(n))和∑Δ调制器的输出位流(y(n))中的至少一个另外产生所述校正信号(ε，s(n))。

2.如权利要求1所述的方法，其特征在于通过对在所述输入位流(x(n))和预滤波的输入信号(u(n))与在一定位数内的∑Δ调制器的位流(y(n))之一之间的差进行重积分，并输出在一定位数内的∑Δ调制器的位流(y(n))，并且用所述一定的位数除所述重积分的结果，获得校正信号(ε)。

3.如权利要求1所述的方法，其特征在于这样获得校正信号：利用一种算法由输入位流(x(n))和预滤波的输入信号(u(n))计算校正信号(ε，s(n))，所述算法适合于∑Δ调制器的低通滤波器的结构。

4.如权利要求1所述的方法，其特征在于，在用于压缩或扩展一位位流信号的系统中，所述校正信号(ε，s(n))被从压缩侧传递到扩展侧。

5.一种用于实施前面任何一个权利要求所述的方法的装置，其特征在于：

∑Δ调制器(SD)，

预滤波器(F，P)，用于预滤波输入位流并将预滤波的输入信号提供给∑Δ调制器，以及

同步单元(SU)，用于通过对∑Δ调制器的至少一个积分器状态施加校正信号(ε，s(n))，使∑Δ调制器和输入位流同步，所述同步单元在所述同步结构中产生一个校正信号，且基于所述输入位流的位和所述预滤波的输入信号(u(n))与所述∑Δ调制器的输出位流(y(n))中的至少一个之间的差的和，由输入位流(x(n))和预滤波输入信号(u(n))与∑Δ调制器的输出位流(y(n))中的至少一个计算所述校正信号(ε，s(n))。

Images