La présente invention concerne un amplificateur transformateur d'impédance.
D'une manière générale, l'invention trouve une application avantageuse à chaque fois qu'une charge élevée, c'est-à-dire présentant une faible impédance, doit être alimentée à partir d'un signal amplifié, et, plus particulièrement, lorsque ladite charge à alimenter a une impédance majoritairement capacitive.
Pour résoudre ce problème d'alimentation de charges élevées, on a souvent recours à des amplificateurs transformateurs d'impédance qui ont pour fonction d'adapter l'impédance de sortie du circuit d'alimentation de la charge.
La fig. 1 est un schéma d'un amplificateur transformateur d'impédance classique, à deux étages.
L'étage 1 d'entrée de ce circuit connu comporte un amplificateur OTA à transconductance à gain relativement élevé et haute impédance, qui délivre sur une sortie OUT1 une tension Vin de commande.
Cette tension Vin de commande est appliquée à l'entrée IN2 d'un étage 2 de sortie comportant un transistor TRout de sortie dont la grille G est commandée par ladite tension Vin de commande, et dont le drain D est ledit connecté à une sortie OUT2 d'alimentation d'une charge extérieure ZL, ledit drain D recevant un courant constant Ibias d'une source 20 de courant. Enfin, un condensateur Csh est placé en position de shunt entre l'entrée IN2 et la sortie OUT2 dudit étage 2 de sortie.
Ce type connu d'amplificateur transformateur d'impédance offre effectivement l'avantage d'une relativement faible impédance de sortie, conformément au but recherché.
On peut montrer par ailleurs que la fonction de transfert de l'amplificateur de la fig. 1 présente deux pôles: un pôle f1 à basse fréquence et un pôle f2 à plus haute fréquence. Or, si la fréquence f2 est située à l'intérieur de la bande passante de l'amplificateur, cela entraîne des risques d'instabilité; en particulier, si celui-ci est monté en boucle fermée.
Pour améliorer la stabilité du circuit il y a donc intérêt à repousser le deuxième pôle f2 en dehors de la bande passante.
Dans le cas de l'amplificateur de la fig. 1, et pour une charge ZL constituée d'un seul condensateur CL, la fréquence f2 du deuxième pôle est donnée par:
f2 = gm/CL (1)
gm étant la transconductance du transistor TRout de sortie.
On voit sur la formule (1) qu'il est très difficile d'augmenter la fréquence f2 avec des capacités CL élevées, à moins de choisir des transistors TRout de sortie à forte transconductance gm, ce qui aurait pour conséquence néfaste d'augmenter le courant de sortie et donc la consommation du circuit.
Aussi, un problème technique à résoudre par l'objet de la présente invention est de proposer un circuit amplificateur transformateur d'impédance du type de celui décrit en regard de la fig. 1, circuit qui permettrait d'obtenir une bonne stabilité en éliminant les effets du deuxième pôle f2 et ceci sans augmentation de la consommation en courant.
Une solution au problème technique posé consiste, selon la présente invention, en un amplificateur transformateur d'impédance destiné à alimenter une charge élevée, ledit amplificateur comprenant:
- un étage d'entrée comportant un amplificateur à transconductance, délivrant en sortie une tension de commande,
- un étage de sortie auquel est appliquée sur une entrée ladite tension de commande, et comportant:
* un transistor de sortie dont la grille est commandée à partir de ladite tension de commande, et dont le drain est connecté à une sortie d'alimentation de ladite charge,
* une source de courant disposée en série sur le drain dudit transistor de sortie,
* un condensateur placé en position de shunt entre l'entrée et la sortie dudit étage de sortie,
remarquable en ce que:
- un deuxième amplificateur à transconductance est disposé entre l'entrée de l'étage de sortie et la grille du transistor de sortie, en parallèle sur ledit condensateur,
- une résistance est placée en position de shunt entre la grille et le drain du transistor de sortie.
Comme on le verra en détail plus loin, la fréquence f2 du deuxième pôle de la fonction de transfert de l'amplificateur transformateur d'impédance de l'invention est égale à
f2 = (GmRsh + 1)/CL
où Gm est la transconductance du deuxième amplificateur à transconductance et Rsh la résistance-shunt.
Le produit GmRsh pouvant atteindre 30 ou plus, on en déduit que la fréquence f2 du deuxième pôle du circuit de l'invention est de plus de 30 fois supérieure à celle du circuit connu représenté sur la fig. 1. Il est donc possible d'alimenter des charges capacitives importantes avec un maximum de stabilité et sans augmentation de la consommation puisque la valeur de la transconductance gm du transistor de sortie est inchangée.
Comme dans l'amplificateur transformateur d'impédance connu, le transistor de sortie de l'amplificateur transformateur d'impédance conforme à l'invention est polarisé par une source de courant constant Ibias. La tension de commande fournie par l'étage d'entrée commande la conduction dudit transistor de sortie entre un état fortement conducteur et un état quasiment bloqué, et inversement, ce qui a pour conséquence de faire passer la majeure partie du courant Ibias, alternativement, à travers la charge et à travers ledit transistor de sortie. Il en résulte que le courant maximum de polarisation de la charge est au plus égal au courant de polarisation Ibias.
C'est pourquoi, une variante de l'invention se propose de résoudre un deuxième problème technique consistant à apporter à l'amplificateur transformateur d'impédance un perfectionnement qui lui permettrait, tout en conservant ses caractéristiques de stabilité, de limiter le courant statique correspondant au point de fonctionnement du transistor de sortie, afin de réduire la consommation du circuit lorsqu'aucun courant n'est fourni à la charge.
La solution à ce deuxième problème technique consiste, selon une variante de l'invention, en ce que ladite source de courant est une source de courant variable, commandée, en opposition avec le transistor de sortie, par la tension de commande délivrée par l'étage d'entrée, et en ce qu'une source de courant constant est connectée en sortie du deuxième amplificateur à transconductance, de manière à déterminer le point de fonctionnement dudit transistor de sortie.
Ainsi, lorsque ladite source de courant variable fournit à la charge un courant d'alimentation élevé, le transistor de sortie est quasiment bloqué et le courant passe principalement à travers la charge. Inversement, lorsqu'aucun courant n'est fourni à la charge, le transistor de sortie est conducteur et son point de fonctionnement est déterminé par ladite source de courant constant. Par un choix approprié des paramètres concernés, on peut alors établir un point de fonctionnement à faible courant statique.
La description qui va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée.
La fig. 2 est un schéma d'un premier amplificateur transformateur d'impédance conforme à l'invention.
La fig. 3 est un schéma d'un deuxième amplificateur transformateur d'impédance conforme à l'invention.
La fig. 4 est un schéma pratique de réalisation de l'étage d'entrée de l'amplificateur transformateur d'impédance de la fig. 3.
La fig. 5 est un schéma pratique de réalisation de l'étage de sortie de l'amplificateur transformateur d'impédance de la fig. 3.
La fig. 2 donne le schéma d'un amplificateur transformateur d'impédance destiné à alimenter une charge ZL de basse impédance et, plus particulièrement, une charge capacitive.
L'amplificateur de la fig. 2 comporte un étage 1 d'entrée essentiellement constitué d'un amplificateur OTA1 à transconductance à fort gain et haute impédance, délivrant sur une borne de sortie OUT1 une tension Vin de commande.
Cette tension Vin de commande est appliquée à une entrée IN2 d'un étage 2 de sortie comportant un transistor TRout de sortie dont la grille G, reliée à l'entrée IN2, est commandée à partir de ladite tension Vin de commande par l'intermédiaire d'un deuxième amplificateur OTA2 à transconductance.
On peut voir sur la fig. 2 qu'un condensateur Csh est placé en position de shunt entre l'entrée IN2 et la sortie OUT2 de l'étage 2 de sortie du circuit, ce condensateur Csh ayant pour principale fonction de définir le premier pôle f1 de l'amplificateur transformateur d'impédance de la fig. 2 ainsi que sa bande passante.
De même, une résistance Rsh est placée en position de shunt entre la grille G et le drain D dudit transistor de sortie. Cette résistance Rsh a pour effet d'abaisser la résistance de sortie du transistor TRout de sortie. A titre d'exemple, la valeur de Rsh peut être prise de l'ordre de 10/gm, 100/gm, ou 100/gm, gm étant la transconductance du transistor TRout de sortie.
Enfin, une source 20 de courant constant Ibias est disposée en série sur le drain D du transistor TRout. Ce courant est distribué par la tension Vin de commande entre la charge ZL et le transistor de sortie.
En faisant les hypothèses que:
- la combinaison de l'amplificateur OTA2 et du transistor TRout de sortie shunté peut être représentée par un amplificateur à relativement faible gain Av = Gm Rsh, de l'ordre de 30, dans lequel Gm est la transconductance de l'amplificateur OTA2 seul, et dont le seul pôle est dû à la charge ZL = CL, capacitive par exemple,
Av(s) = Av/(1 + sCL/gm)
- l'étage 1 d'entrée du circuit de la fig. 2 est un amplificateur OTA1 à très fort gain pouvant être modélisé par une source de courant Iin.
Dans ces conditions, on peut déduire les deux équations:
Vout2 = -Av Vin/(1 + s CL/gm) et
Vin - Vout2 = Iin/sCsh
Par élimination de Vin entre ces deux expressions, on trouve la fonction de transfert suivante:
Vout2/lin = -Av/(sCsh(1 + Av + sCL/gm))
ce qui signifie que l'amplificateur transformateur d'impédance de la fig. 2 a deux pôles: un pôle dominant f1 à OHz et un pôle secondaire f2 dû à la charge CL, situé à
f2 = (Av + 1) gm/CL = (GmRsh + 1)gm/CL
Le pôle secondaire de l'amplificateur connu représenté sur la fig. 1 étant situé à gm/CL, on en déduit que l'amplificateur de I'invention apporte une amélioration d'un facteur Av + 1 à l'aptitude du circuit à alimenter de fortes charges capacitives sans provoquer d'instabilités dues à l'existence du pôle secondaire f2.
On peut observer que, comme pour le circuit connu, l'amplificateur transformateur d'impédance de la fig. 2 fournit un courant de sortie au plus égal au courant constant Ibias délivré par la source 20 de courant, et que ce même courant Ibias est le courant statique traversant le transistor TRout de sortie lorsque la charge ZL n'est pas alimentée. Il en résulte que le courant de sortie est nécessairement limité, car toute augmentation de sa valeur entraîne automatiquement une augmentation correspondante de la consommation.
C'est pour remédier à cet inconvénient qu'est proposé l'amplificateur transformateur d'impédance de la fig. 3 dans lequel la source 20 min de courant est une source de courant variable commandée, en opposition avec le transistor TRout de sortie, par la tension Vin de commande délivrée par l'étage 1 d'entrée. D'autre part, une source 21 de courant constant l min bias est connectée en sortie du deuxième amplificateur OTA2 à transconductance, afin de fixer le point de fonctionnement dudit transistor TRout de sortie.
Dans l'exemple de la fig. 3, la source 20 min de courant variable est un transistor de type de conduction opposé au transistor TRout.
En négligeant le courant dans la résistance - shunt Rsh (Rsh a une valeur élevée), on peut écrire que:
I min bias = lout = Iconst - GmVA
Iconst étant un courant constant et VA le potentiel au nÖud A du circuit.
On en déduit que:
VA = (Iconst - lbias)/Gm
Le courant I min bias de la source 21 de courant détermine donc complètement la tension continue VA appliquée à la grille du transistor 20 min , laquelle définit le point de fonctionnement des transistors TRout et 20 min , et en particulier le courant statique traversant lesdits transistors lorsqu'aucun courant de sortie n'est fournie à la charge ZL. Les effets de variations éventuelles des paramètres technologiques (défauts d'appariement) des transistors sont ainsi minimisés.
En choisissant convenablement I min bias, il est alors possible, conformément au but recherché, d'imposer un courant statique faible, indépendant du courant d'alimentation de la charge.
Il faut également remarquer que l'amplificateur transformateur d'impédance de la fig. 3 ne présente en sortie que peu de distorsions, car les transistors TRout et 20 min ne sont pas complètement bloqués alternativement l'un après l'autre, mais restent toujours au moins partiellement conducteurs.
Sur la fig. 4 est représenté un mode de réalisation pratique de l'étage 1 d'entrée de l'amplificateur transformateur d'impédance montré à la fig. 3.
A titre d'exemple, les dimensions des transistors en terme de rapport W/L de la largeur à la longueur de canal exprimé en mu m/ mu m sont par exemple les suivantes:
<tb><TABLE> Columns=4
<tb><SEP>TR1, TR2:<SEP>23/6<SEP>TR11:<SEP>16/2
<tb><SEP>TR3:<SEP>138/6<SEP>TR12, TR13:<SEP>24/2
<tb><SEP>TR4:<SEP>46/6<SEP>TR14:<CEL AL=L>8/6
<tb><SEP>TR5, TR6:<SEP>46/16<SEP>TR15, TR16:<SEP>48/6
<tb><SEP>TR7, TR8:<SEP>138/4<CEL AL=L>TR17:<SEP>16/6
<tb><SEP>TR9:<SEP>69/2<SEP>TR18:<SEP>40/6
<tb><SEP>TR10:<SEP>46/2<CEL AL=L>TR19:<SEP>23/2
<tb></TABLE>
avec Rbi1 = 120 k OMEGA et Rbi2 = 200 k OMEGA .
Cet étage 1 d'entrée ainsi dimensionné a un gain élevé, une faible tension minimum d'alimentation et une consommation relativement basse.
La fig. 5 montre un mode de réalisation particulier de l'étage 2 de sortie du circuit de la fig. 3 dans lequel les dimensions des différents transistors sont données dans le tableau suivant:
<tb><TABLE> Columns=4
<tb><SEP>TR20, TR21:<SEP>161/2<SEP>TR24:<SEP>32/2
<tb><SEP>TR22:<SEP>1288/2<SEP>TR25:<CEL AL=L>544/2
<tb><SEP>TR23:<SEP>8/2<SEP>TR26:<SEP>92/2
<tb></TABLE>
Enfin, le circuit constitué par le transistor TR21, le condensateur Cz et la résistance Rz a pour objet d'optimiser le comportement haute-fréquence de l'étage 2 de sortie dans le cas de fortes charges capacitives en créant un pôle et un zéro dans la fonction de transfert de l'ensemble de l'amplificateur OTA2 et du transistor TRout de sortie shunté.