CH652838A5 - Redundant computer system - Google Patents
Redundant computer system Download PDFInfo
- Publication number
- CH652838A5 CH652838A5 CH151181A CH151181A CH652838A5 CH 652838 A5 CH652838 A5 CH 652838A5 CH 151181 A CH151181 A CH 151181A CH 151181 A CH151181 A CH 151181A CH 652838 A5 CH652838 A5 CH 652838A5
- Authority
- CH
- Switzerland
- Prior art keywords
- data
- registers
- comparison
- computers
- shift register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
Erfindung den Einsatz einer wesentlich einfacheren und weni-
Die Erfindung betrifft ein redundantes Rechnersystem 35 ger leistungsfähigen Vergleichseinrichtung.
nach dem Oberbegriff des Anspruchs 1. Anhand einer Figur soll im folgenden ein Ausführungs-
Zur Steuerung von Schienenfahrzeugen, aber auch aus an- beispiel des erfindungsgemässen redundanten Rechnersy-deren Bereichen der Technik, in denen es auf höchstmögliche stems beschrieben werden. In der Figur ist dargestellt ein reSicherheit der Datenverarbeitung ankommt, sind redundante dundantes Zweirechnersystem, bestehend aus zwei Einzel-Mehrrechnersysteme bekannt, bei denen alle Ergebnisse in 40 rechner R1 und R2 mit Eingaberegistern El, E2 und Ausga-zwei oder mehr voneinander unabhängigen Rechnern parallel beregistern Al, A2, einer Auswahl- und Durchschalteeinrich-erarbeitet und miteinander verglichen werden. Bei Einsatz tung AD und zwei rückgekoppelten Schieberegistern SRI, von mehr als zwei voneinander unabhängigen Rechnern wird SR2, von denen jedes einem der Rechner zugeordnet ist. Die häufig ein Mehrheitsentscheid durchgeführt, wenn voneinan- zu verarbeitenden Daten werden den Rechnern über ihre Ein-der abweichende Ergebnisse festgestellt wurden. In einem in 45 gänge parallel zugeführt. Dies kann zeitversetzt oder syn-der DE-PS 21 08 496 beschriebenen Dreirechnersystem wer- chron erfolgen. Die an den Rechnerausgängen anstehenden den die den Vergleich und den Mehrheitsentscheid bewerk- Verarbeitungsergebnisse werden erst dann von derAuswahl-stelligenden Einrichtungen in regelmässigen Zeitabständen und Durchschalteeinrichtung AD zur weiteren Verwendung durch die Ausgabe absichtlich gefälschter Bits geprüft. freigegeben, wenn ihre Übereinstimmung geprüft worden ist.
Um die Empfindlichkeit solcher Mehrrechnersysteme ge- so Hierzu tauschen die Rechner bei einem Software-Vergleich genüber induktiven Einstreuungen herabzusetzen wird in ei- nach dem Stand der Technik ihre Verarbeitungsergebnisse nem in der DE-AS 27 25 922 beschriebenen Mehrrechnersy- untereinander aus und jeder Rechner vergleicht die vom stem von einer streng synchronen Arbeitsweise abgegangen Nachbarrechner erhaltenen Daten mit den von ihm selbst er-und ein zeitlicher Versatz im Ablauf der Rechnerprogramme mittelten. Er gibt ein besonderes Signal an die Auswahl- und herbeigeführt. Zum Vergleich und Mehrheitsentscheid müs- 55 Durchschalteeinrichtung ab, wenn der Vergleich Übereinsen die Rechner dann aufeinander warten, was zusätzliche Stimmung ergibt. Um nicht alle an den Rechnerausgängen Rechenzeit erfordert. In der DE-OS 28 13 079 schliesslich, ist anstehenden Daten austauschen zu müssen, was infolge der ein Mehrrechnersystem beschrieben, in dem diese zusätzliche grossen Datenmenge viel Zeit erfordern würde, werden beim Rechenzeit wesentlich reduziert ist. Rechnersystem nach der Erfindung die von jedem Rechner er-
Bei den zuletzt genannten Rechnersystemen erfolgt der 60 arbeiteten Daten seriell über Verbindungsleitungen 1,2 dem Vergleich der Verarbeitungsergebnisse bitparallel in einer be- zum jeweiligen Rechner gehörenden rückgekoppelten Schie-sonderen, signaltechnisch sicheren Vergleichsschaltung. Diese beregister SRI, SR2 zugeführt.
besondere, sichere Vergleichsschaltung (sicherer Hardware- Die rückgekoppelten Schieberegister sind identisch aufge-
Vergleich) kann eingespart werden, wenn ein sogenannter baut und führen eine modulo-2-Addition der seriell eintref-Software-Vergleich durchgeführt wird. Hier tauschen die Ein- «s fenden Daten durch. Mit zwei 16-Bit-Schieberegistern und ei-zelrechner die von ihnen ermittelten Ergebnisse untereinander ner Hamming-Distanz von H=4 der eingegebenen Daten aus und jeder Rechner vergleicht dann sein eigenes Ergebnis sind die in den Schieberegistern enthaltenen 16-Bit-Wörter, mit dem der Nachbarrechner. Bei einem solchen Software- auch Signaturen genannt, bei Unterschieden der eingegebe-
nen Daten auch nach bis zu 32 000 eingegebenen Bits noch unterschiedlich. Um Unterschiede der Rechnerergebnisse festzustellen, genügt es also, nach jeweils ca. 32 000 eingegebenen Bits die in beiden Schieberegistern enthaltenen Signaturen durch Abfrage über Datenleitungen 3 und 4 in den Rechnern miteinander zu vergleichen, sodass gegenüber einem direkten Bit- oder Wortvergleich die Rechnerzeit für den Vergleich um einen Faktor 2000 verringert wird. Eine solche Verwendung des Signaturvergleiches ist z.B. im Artikel «Hexadécimal signatures identify troublespots in |iP systems» von Gordon und Nadig, erschienen in Electronics 3/1977, S. 89-96, beschrieben.
Der Vergleich zur Datensicherung braucht sich selbstverständlich nicht auf die Verarbeitungsergebnisse der Rechner zu beschränken. Es können z.B. auch über Verbindungsleitungen 5 und 6 die in den Eingaberegistern El, E2 stehenden Daten den Schieberegistern zugeführt werden und es kann auf diese Weise überprüft werden, ob während der Dateneingabe - etwa durch induktive Einstreuung - eine Verfälschung der zu verarbeitenden Information erfolgt ist.
Die Daten aus den Eingaberegistern brauchen dabei nicht notwendig getrennt von den Verarbeitungsergebnissen der Rechner geprüft werden, sie können auch vermischt mit Ver-
3 652 838
arbeitungsergebnissen in die Schieberegister eingegeben werden. Die Eingabe muss lediglich bei beiden Schieberegistern in der gleichen Reihenfolge erfolgen und die maximal zulässige, zu reduzierende Datenmenge (32 000 Bit) darf nicht 5 überschritten werden.
Mit Hilfe der rückgekoppelten Schieberegister kann auch eine Prüfung der Information von im Rechnersystem enthaltenen, in der Figur nicht dargestellten Speichern vorgenommen werden. Die in Festwertspeichern enthaltenen Daten 10 werden hierzu von den Einzelrechnern ausgelesen und über deren Ausgaberegister den Schieberegistern zugeführt. Der Vergleich der reduzierten Daten erfolgt wie bei der Prüfung der Verarbeitungsergebnisse, durch die Rechner. Um die Funktionsfahigkeit von Schreib-Lese-Speichern (RAM's) zu i5 prüfen, werden diese nach einem Prüfprogramm geladen und der Inhalt anschliessend wie bei den Festwertspeichern geprüft. Bei Festwertspeichern besteht die Möglichkeit, zusätzlich zum Vergleich der reduzierten Datenmengen, wie bei der Signaturanalyse einen Vergleich dieser Datenmenge mit ei-20 nem fest abgespeicherten Prüfwert durchzuführen. Dies ist insbesondere dann von Vorteil, wenn defekte Festwertspeicher gegen lang gelagerte, vorprogrammierte Ersatzbauelemente ausgewechselt werden müssen.
C
1 Blatt Zeichnungen
Claims (3)
1. Redundantes Rechnersystem aus mindestens zwei mit Vergleichsfolge sehr gross werden. Insbesondere, wenn nicht Eingabe- und Ausgabe-Registern ausgestatteten Einzelrech- nur die Verarbeitungsergebnisse der Rechner, sondern auch nern und mehreren Speichern, bei dem die Einzelrechner alle andere wichtige Informationen, wie z.B. Rechnereingaben Ergebnisse parallel erarbeiten und bei dem eine Prüfung der 5 oder Speicherinhalte durch Vergleich geprüft werden sollen, Verarbeitungsergebnisse durch Datenvergleich erfolgt, da- kann die auszutauschende Datenmenge rasch so gross wer-durch gekennzeichnet, dass mit den Ausgaberegistern (A 1, den, dass der Datenaustausch einen beachtlichen Teil der A2) der Einzelrechner (RI, R2) rückgekoppelte Schieberegi- Rechnerkapazität in Anspruch nimmt.
ster (SRI, SR2) verbunden sind, in die die Verarbeitungser- In anderem Zusammenhang ist unter dem Stichwort «Si-
gebnisse seriell eingebaut sind, und dass nach Eingabe von je- 10 gnaturanalyse» ein Verfahren zur Funktionsprüfung komple-weils vorgegebenen, die Kapazität eines Schieberegisters xer digitaler Schaltungen bekannt - siehe z.B. Hewlett Pak
übersteigenden Datenmengen in die Schieberegister ein Ver- kard, Application Note 222-1 -, bei welchem einwandfreies gleich der in den Schieberegistern befindlichen Datenmengen Arbeiten der betreffenden Schaltungen durch Auswertung erfolgt. von an bestimmten Schaltungspunkten auftretenden Daten-
2. Redundantes Rechnersystem nach Anspruch 1, da- i5 strömen überprüft wird. Dabei wird eine während eines genau durch gekennzeichnet, dass Mittel vorhanden sind, um zu- definierten Arbeitszyklus an der Überwachungsstelle auftre-sätzlich in vorgegebenen Zeitabständen eine Prüfung der In- tende Datenmenge seriell in ein rückgekoppeltes Schieberegi-halte der Speicher des Rechnersystems durchzuführen, bei ster eingegeben und danach der im Schieberegister verblei-welcher die Speicherinhalte seriell in die rückgekoppelten bende Datenrest mit einem abgespeicherten Sollwert vergli-Schieberegister (SRI, SR2) eingegeben werden und die nach 20 chen. Die Verwendung rückgekoppelter Schieberegister zur Eingabe von vorgegebenen Datenmengen in die Schieberegi- Redundanzbildung und -prüfung (zyklische Codes) ist auch ster in diesen befindlichen Datenmengen durch die Rechner zum Zweck der Datensicherung auf Datenübertragungsstrek-(Rl, R2) mit in einem besonderen Speicher abgespeicherten, ken bekannt.
fest vorgegebenen Werten und/oder untereinander verglichen Die Erfindung, die im übrigen dem kennzeichnenden Teil werden. 25 des Anspruchs 1 zu entnehmen ist, ermöglicht nun durch Ein-
3. Redundantes Rechnersystem nach Anspruch 1 oder satz der für sich bekannten rückgekoppelten Schieberegister Anspruch 2, dadurch gekennzeichnet, dass auch die Eingabe- zur Datenreduktion einen Software-Vergleich bei Mehrrechregister (El, E2) der Einzelrechner (RI, R2) mit den Eingän- nersystemen in dichter zeitlicher Folge und unter Einbeziegen der rückgekoppelten Schieberegistern (SRI, SR2) ver- hung wichtiger, nicht an den Ausgaberegistern der Einzelbunden sind, um auch die den Rechnereingaberegistern zuge- 30 rechner anstehender Informationen ohne eine Erhöhung der führten Informationen in den Einzelrechner zu vergleichen. zwischen den Einzelrechner austauschenden Datenmengen.
Bei Mehrrechnersystemen, in denen ein Datenvergleich in ei-
ner externen Vergleichseinrichtung stattfindet, gestattet die
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803009355 DE3009355C2 (de) | 1980-03-12 | 1980-03-12 | Redundante Rechenanlage |
Publications (1)
Publication Number | Publication Date |
---|---|
CH652838A5 true CH652838A5 (en) | 1985-11-29 |
Family
ID=6096896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH151181A CH652838A5 (en) | 1980-03-12 | 1981-03-06 | Redundant computer system |
Country Status (5)
Country | Link |
---|---|
BE (1) | BE887906A (de) |
CH (1) | CH652838A5 (de) |
DE (1) | DE3009355C2 (de) |
ES (1) | ES500296A0 (de) |
YU (1) | YU41455B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3324313A1 (de) * | 1983-07-06 | 1985-01-17 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Einrichtung zur signaltechnisch sicheren darstellung von information auf einem datensichtgeraet |
BG48904A1 (en) * | 1985-04-30 | 1991-06-14 | Werk Signal Sicherungstech Veb | Device for connecting of computers |
DE102009054637A1 (de) * | 2009-12-15 | 2011-06-16 | Robert Bosch Gmbh | Verfahren zum Betreiben einer Recheneinheit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2108496C3 (de) * | 1971-02-23 | 1978-12-14 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur ständigen Funktionskontrolle der Informationsverarbeitung und der Ausgabe von Datentelegrammen, insbesondere für prozeßrechnergesteuerte Eisenbahnsignalanlagen |
DE2303828A1 (de) * | 1973-01-26 | 1974-08-01 | Standard Elektrik Lorenz Ag | Steuerverfahren mit drei parallel betriebenen rechnern |
-
1980
- 1980-03-12 DE DE19803009355 patent/DE3009355C2/de not_active Expired
-
1981
- 1981-03-06 CH CH151181A patent/CH652838A5/de not_active IP Right Cessation
- 1981-03-12 YU YU64281A patent/YU41455B/xx unknown
- 1981-03-12 ES ES500296A patent/ES500296A0/es active Granted
- 1981-03-12 BE BE2/59049A patent/BE887906A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3009355C2 (de) | 1984-08-30 |
DE3009355A1 (de) | 1981-09-17 |
YU64281A (en) | 1983-06-30 |
BE887906A (fr) | 1981-09-14 |
YU41455B (en) | 1987-06-30 |
ES8201330A1 (es) | 1981-12-16 |
ES500296A0 (es) | 1981-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2319753B2 (de) | Anordnung zur Datenverarbeitung mittels in Mikroprogrammierung betriebener Prozessoren | |
DE2817431A1 (de) | Speicherhierarchie | |
DE2210325A1 (de) | Datenverarbeitungssystem | |
DE2518588B2 (de) | Verfahren zur ueberwachung der folgerichtigkeit von codesignalgruppen in einrichtungen der nachrichtentechnik | |
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE2654389B2 (de) | ||
EP1190319A1 (de) | Sicherung eines rechnerkerns gegen äussere manipulationen | |
CH652838A5 (en) | Redundant computer system | |
DE4425254A1 (de) | Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem | |
DE4441231C1 (de) | Standard-Rechenanlage, programmierbarer, elektronischer Zusatzschaltkreis hierfür zur Verarbeitung eichfähiger Meßwerte sowie Verfahren zum Anzeigen eichfähiger Meßwerte | |
EP0151810B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen | |
EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
EP0009600A2 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
DE1184122B (de) | Addiervorrichtung | |
WO2016184583A1 (de) | Verfahren und vorrichtung zum liefern einer prüfantwort | |
DE102005050767A1 (de) | Instruktionsspeicherabsicherung durch Control Flow Checking | |
DE3433679A1 (de) | Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere von steuerbits in als cache-speicher arbeitenden pufferspeichern einer datenverarbeitungsanlage | |
DE10303654A1 (de) | Integrierte Halbleiterschaltung mit eingebauter Selbsttestfunktion und zugehöriges System | |
EP0301248B1 (de) | Datenverarbeitungsanlage mit Wartungsprozessor zur Steuerung von Wartungsoperationen und Verfahren zur Durchführung solcher Wartungsoperationen | |
DE3431770A1 (de) | Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere solchen aus ram-bausteinen | |
DE2247037C2 (de) | Verfahren und Einrichtung zur Analyse des Informationsgehaltes nacheinander angebotener Informationsgruppen | |
DE1524147C (de) | Schaltungsanordnung zur Betnebsbe reitschaftskontrolle der Prufschaltungen fur das Addierwerk einer programmgesteuer ten Datenverarbeitungsanlage | |
WO1992002086A1 (de) | Schlüsselgerät mit einer anzeigeeinrichtung zur identifizierung einer fehlerhaften funktion im schlüsselgerät | |
DE2841252C2 (de) | Einrichtung zur Erkennung und Korrektur mehrfacher Fehler für arithmetische Operationen im Restklassensystem | |
DE19914453A1 (de) | Vorrichtung zum Evaluieren einer Schnittstelle zwischen Software-Entwicklungswerkzeugen und Aufzeichnungsmedium zum Speichern von Software zum Evaluieren einer Schnittstelle zwischen Software-Entwicklungswerkzeugen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUE | Assignment |
Owner name: ALCATEL N.V. |
|
PL | Patent ceased |