CH631036A5 - Organe de commande a microprocesseurs d'un dispositif de commutation telephonique. - Google Patents

Organe de commande a microprocesseurs d'un dispositif de commutation telephonique. Download PDF

Info

Publication number
CH631036A5
CH631036A5 CH1283177A CH1283177A CH631036A5 CH 631036 A5 CH631036 A5 CH 631036A5 CH 1283177 A CH1283177 A CH 1283177A CH 1283177 A CH1283177 A CH 1283177A CH 631036 A5 CH631036 A5 CH 631036A5
Authority
CH
Switzerland
Prior art keywords
microprocessor
control unit
state
control
interface
Prior art date
Application number
CH1283177A
Other languages
English (en)
Inventor
Satyan Gangaram Pitroda
William Anton Fechalos
Carl John Stehman
Original Assignee
Wescom Switching
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wescom Switching filed Critical Wescom Switching
Priority claimed from KR7702443A external-priority patent/KR820001039B1/ko
Publication of CH631036A5 publication Critical patent/CH631036A5/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)
  • Telephonic Communication Services (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Description

La présente invention concerne un organe de commande à microprocesseurs d'un dispositif de commutation téléphonique, 20 comprenant plusieurs unités de commande à microprocesseur comportant chacune un microprocesseur et une mémoire de programme associée au microprocesseur.
Les dispositifs de commutation téléphonique comprennent aujourd'hui diverses formes d'organes de commande communs 25 du type programmable, ou à programme enregistré. Ces organes de commande à ordinateur comprennent généralement un processeur unique qui accomplit plusieurs tâches, ce qui nécessite des opérations de commande et des configurations de mémoire relativement complexes. L'une des caractéristiques de la confi-30 guration à processeur unique consiste dans la nécessité d'utiliser un programme directeur, ou un processeur directeur, pour commander le fonctionnement de l'ensemble du dispositif de commutation. Ceci conduit généralement à un programme qui est basé sur des interruptions, ce qui nécessite de définir une hiérar-35 chie complexe pour les diverses interruptions. En outre, il est généralement nécessaire d'organiser des files d'attente de travaux pour répartir la charge de travail en temps réel du processeur. Ceci montre la complexité du travail de programmation nécessaire, non seulement pour l'écriture et la mise au point 40 initiale des programmes, mais également pour maintenir le dispositif de commutation en état de fonctionnement, en cas d'apparition d'un défaut.
Le but de l'invention est de créer un organe de commande à microprocesseurs par lequel il sera possible d'éviter les inconvé-45 nients cités.
L'organe de commande selon l'invention est caractérisé en ce que les mémoires de programme sont agenciés de manière à ce que toutes les fonctions du dispositif de commutation téléphonique sont separées les unes des autres le long de lignes so fonctionelles et répartres entre les unités de commande à microprocesseur, en ce qu'il comprend des éléments qui transfèrent des messages d'ordre entre des paires choisies de microprocesseurs, d'une manière asynchrone par rapport à l'un au moins des microprocesseurs d'une paire, les éléments de transfert étant ss constitués par des connexions de communication spécialisées entre les paires de microprocesseurs, et en ce qu'il comprend des éléments qui permettent à chaque processeur d'une paire d'accéder individuellement à la connexion de communication.
Ainsi l'organe de commande comporte plusieurs micropro-60 cesseurs capable d'assurer le traitement des communications selon une structure répartie, sans nécessitér de processeur directeur. C'est à dire qu'on répartit les fonctions de traitement des communications entre les différents microprocesseurs de l'organe de commande, de manière à définir des fonctions de com-65 mande modulaires et à simplifier la programmation. Une telle configuration se traduit par une diminution de la complexité du dispositif de commutation, et par une amélioration de sa fiabilité.
631036
4
On simplifie ainsi les tâches de commande de l'organe de commande d'un dispositif de commutation téléphonique en fractionnant ces tâches entre différentes voies de traitement des communications, et en affectant ces tâches à des microprocesseurs respectifs qui appartiennent à une configuration du type réparti.
L'organe de commande présente une configuration répartie à plusieurs microprocesseurs, dans laquelle on affecte des tâches particulières aux microprocesseurs respectifs, afin de réduire au minimum les communications entre microprocesseurs. On simplifie les tâches de commande en permettant aux différents microprocesseurs de fonctionner de manière asynchrone, indépendamment de tout élément directeur.
Pour réaliser un dispositif de commutation téléphonique de fiabilité élevée, comportant un organe de commande à plusieurs microprocesseurs, on peut équiper l'organe avec des microprocesseurs redondants qui sont mis en fonction individuellement en cas de panne d'un microprocesseur principal. Ceci améliore donc ainsi la fiabilité, en remplaçant automatiquement l'unité défaillante, et non la totalité de l'organe de commande.
Il est donc possible de réaliser de manière économique un dispositif de commutation de téléphonique, en donnant à l'organe de commande une configuration répartie à plusieurs microprocesseurs, qui utilise des microprocesseurs et des mémoires relativement économiques disponibles dans le commerce.
L'invention sera mieux comprise à la lecture de la description qui va suivre d'un exemple de réalisation, et en se référant aux dessins annexés sur lesquels:
la figure 1 est une schéma synoptique général d'un dispositif de commutation téléphonique comportant un organe de commande selon l'invention;
la figure 2 est un schéma synoptique qui montre la configuration des microprocesseurs répartis dans l'organe de commande du dispositif représenté sur la figure 1 ;
la figure 3 est un schéma synoptique qui montre la structure redondante qui est utilisée pour les unités de commande à micro-processeur de l'organe de commande 55 de la figure 1 ;
la figure 4 est un schéma de la structure de mémoire de programme et de lignes bus pour chaque microprocesseur;
la figure 5 est un schéma qui montre les voies de communication qui relient une paire de microprocesseurs associés;
la figure 6 est un schéma plus développé de la configuration microprocesseurs redondants de l'un des microprocesseurs, qui montre l'interface avec le dispositif de commutation;
la figure 7 est un schéma synoptique qui montre la structure d'une interface interprocesseur, à titre d'exemple de voie de communication spécialisée entre microprocesseurs associés;
la figure 8 est un schéma qui montre les éléments d'une unité de commande à micro-processeur et qui illustre de façon générale les relations mutuelles entre ces éléments ;
les figures 9a-9h constituent un schéma d'un interface interprocesseur;
la figure 10 est un schéma synoptique d'un multiplexeur de lignes bus qui interconnecte un micro-processeur avec la mémoire de programme associée ;
les figures 11 a-1 lb constituent un schéma du multiplexeur de lignes bus ;
la figure 12 est un schéma synoptique d'une interface de niveau élevé destinée à relier un micro-processeur au dispositif de commutation;
les figures 13a-l 3b constituent un schéma de l'interface de niveau élevé ;
la figure 14 est un schéma synoptique d'une interface de bas niveau qui relie un micro-processeur au dispositif de commutation;
les figures 15a-l 5b constituent un schéma de l'interface de bas niveau et les figures 16—31 montrent des organigrammes.
Le dispositif de la figure 1 est destiné à être connecté à plusieurs lignes qui sont représentées par les postes téléphoniques 30,31 ainsi qu'à plusieurs jonctions, désignées globale-5 ment par la référence 32. On utilisera ci-après l'expression générale «accès» pour désigner ces entrées du dispositif de commutation, ainsi que d'autres.
Il existe des circuits qui assurent l'interface entre les lignes et les jonctions et le dispositif de commutation, et ces circuits sont io constitués par les circuits de lignes 33,34, les circuits de jonctions analogiques 35, et les circuits de jonctions numériques 36. Du fait que le dispositif de commutation est du type «4 fils», les circuits de lignes 33,34 et le circuit de jonction analogique 35 comprend des hybrides, ou coupleurs différentiels, qui conver-15 tissent les signaux de ligne du type «2 fils» en signaux du type «4 fils», utilisables par le dispositif de commutation. En outre, comme il sera expliqué plus en détail ultérieurement, les circuits de lignes 33,34 et les circuits de jonctions 35 comportent des points de détection appropriés pour indiquer l'état des lignes ou 20 des jonctions auxquels ils sont connectés, ainsi que des points de commande appropriés qui permettent la commande de leur état par le dispositif de commutation. Les circuits de jonctions numériques 36 ne sont pas utilisés dans le cadre de l'invention et ne sont représentés que pour être complet. Ces circuits sont 25 destinés à réaliser directement l'interface entre une ligne numérique du type T1 et le dispositif de commutation, sans nécessiter aucune sorte de conversion de code.
Outre l'établissement et le maintien de connexions de «communication standard» entre les lignes et les jonctions, le disposi-30 tif peut assurer des fonctions supplémentaires, si on le désire, et le matériel correspondant est représenté par le sous-ensemble 38. Par exemple, on peut donner au dispositif une configuration lui permettant d'accomplir, facultativement, des fonctions telles que l'appel de personnes, l'émission d'appels codés, les confé-35 rences téléphoniques à plusieurs accès, etc. Le sous-ensemble 39 désigne le matériel supplémentaire nécessaire, par exemple la matériel audiofréquence qui est utilisé pour la fonction d'appel de personnes.
Des organes appropriés reçoivent et enregistrent les chiffres 40 composés que le dispositif de commande utilise pour établir les connexions nécessaires entre les lignes et les jonctions. Ce matériel, désigné globalement par la référence 40, peut comprendre à la fois des récepteurs d'impulsions de cadran d'appel, et des récepteurs de signaux de numérotation codés par paires de fré-45 quences, ces deux types de récepteurs étant désignés globalement par l'expression «récepteurs de numérotation». Le matériel comporte en outre des registres qui mettent les chiffres en mémoire, au fur et à mesure de leur réception.
Pour informer l'utilisateur de la réponse du dispositif à sa 50 demande, il est nécessaire d'utiliser des tonalités qui, dans le mode de réalisation considéré, sont produites par les générateurs de tonalités numériques 41. Les tonalités produites par ces générateurs comprennent la tonalité de numérotation, la tonalité de retour de sonnerie, la tonalité d'occupation, etc. Bien 55 qu'on puisse utiliser des générateurs de tonalités analogiques, les générateurs de tonalités numériques 41 éliminent la nécessité d'une conversion de code, et sont donc directement compatibles avec le dispositif de commutation.
Comme il a été indiqué précédemment, le dispositif de com-60 mutation possède une configuration du type numérique à 4 fils et nécessite donc une conversion entre le format analogique présent sur les lignes, les jonctions, etc., et un format numérique. On utilise dans ce but plusieurs convertisseurs de code désignés globalement par la référence 45. Dans un mode de 65 réalisation avantageux, le code numérique utilisé est compatible avec les normes industrielles de l'Amérique du Nord, et utilise un format à 8 bits, avec une cadence de transmission de 1,544 Mbits/s, et une loi de compression pour laquelle |x est égal à
5
631036
255. De ce fait, le sous-ensemble de conversion de code 45 peut être constitué par plusieurs convertisseurs de code MIC T1 relativement classiques, chaque convertisseur ayant une capacité de 24 voies, et effectuant une conversion analogique/numérique dans le sens allant vers le réseau, et une conversion numérique/ analogique dans le sens allant vers les lignes et les jonctions. Un mode de réalisation pratique du dispositif de commutation représenté possède une configuration offrant une capacité maximale de 3 088 voies, soit 3 072 voies actives, et 16 voies consacrées à la définition de la trame. Un tel dispositif nécessite environ 128 convertisseurs de code, ayant chacun une capacité de 24 voies, ce qui donne en sortie des convertisseurs de code 45 un certain nombre de lignes bus MIC, 46. Chaque ligne bus 46 achemine une information bidirectionnelle qui correspond à 24 voies. Dans le dispositif à 3 088 voies, il y a environ 128 lignes bus de ce type, et chaque ligne est constituée par une paire de lignes bus unidirectionnelles.
Pour acheminer correctement les échantillons de signaux codés entre les lignes et le réseau, en vue d'une commutation efficace, et entre le réseau et les lignes, en vue de la distribution de ces échantillons, on utilise une paire de multiplexeurs qui comprend un multiplexeur du premier ordre, ou de bas niveau, 48, et un multiplexeur du second ordre, ou de haut niveau, 49. Le multiplexeur de bas niveau, 48, répartit dans le temps sur 32 lignes bus 50 l'information entrante qui provient des convertisseurs de code, chaque ligne bus acheminant l'information série qui correspond à 96 voies, et il démultiplexe les signaux qui circulent en sens opposé. Le multiplexeur de haut niveau 49 reçoit l'information sur les 32 lignes bus entrantes, la convertit sous forme parallèle, et la place sur les 4 lignes bus de type parallèle, 51, acheminant chacune l'information qui correspond à 772 voies. Le démultiplexeur de haut niveau accomplit la fonction complémentaire en sens opposé.
Les 4 lignes bus à 772 voies sont connectées au réseau de commutation numérique 52, du type à 4 fils sans blocage, et ce réseau accomplit une commutation temporelle de l'information provenant des voies choisies, pour établir les connexions entre ces voies.
La configuration du réseau de commutation numérique lui-même est connue, et est décrite par exemple dans l'article «A review of Télécommunications Switching Concept» (première et deuxième parties), publié dans la revue «Télécommunications», février et mars 1976. Il suffit ici de dire que le réseau, ou chacun de ses sous-ensembles, comporte une mémoire d'informations qui possède des positions que l'on peut adresser individuellement, pour chaque voie du dispositif. L'information qui est reçue et traitée par les convertisseurs de code est ensuite multi-plexée sur les lignes bus appropriées, dans lesquelles chaque voie occupe un intervalle élémentaire déterminé. Cette information est écrite séquentiellement dans les positions de mémoire qui lui sont affectées, et tous les échantillons sont mis à jour toutes les 125 jus. Pour établir des connexions, le réseau, ou chacun de ses sous-ensembles, comporte une ou de préférence deux mémoires de connexion, et chaque mémoire de connexion possède une position adressable qui est affectée à chaque voie du dispositif. L'établissement d'une connexion s'effectue en écrivant des «paires de numéros» dans la mémoire de connexion. L'adresse de la première ligne est écrite à la position qui est affectée à la seconde ligne, et inversement, pour «connecter» les deux lignes. Ensuite, au cours de l'intervalle élémentaire qui correspond à la première voie, on enregistre dans la mémoire d'information les données qui proviennent de cette voie, et on lit également les données contenues dans la mémoire d'information à l'adresse établie par la mémoire de connexion, ce qui place d'échantillon de la seconde voie dans l'intervalle élémentaire de la première voie, pour qu'il retourne vers la première voie. Ensuite, au moment de l'apparition de l'intervalle élémentaire qui correspond à la seconde voie, il se déroule une opération similaire, ce qui conduit à une permutation dans le temps des échantillons des deux voies, si bien que la première voie reçoit les échantillons de la seconde, et inversement. En résumé, un itinéraire de communication est établi.
5 Pour traiter efficacement les 3 072 voies, le réseau est de préférence divisé en quatre blocs. Chaque bloc n'écrit des informations que dans le quart du nombre total de voies, c'est-à-dire dans 722 voies. Cependant, pour assurer une disponibilité totale, l'information de chaque voie est écrite dans chacun des io quatre blocs.
Organe de commande
L'interaction entre les éléments du dispositif de commutais tion qui vient d'être décrit est placée sous la dépendance de l'organe de commande à processeurs répartis, 55. De façon générale, l'organe de commande détecte les demandes de service en provenance des lignes, des jonctions, etc, détermine la catégorie de service disponible pour ces éléments, et réalise les con-20 nexions dans le réseau. Dans ce but, l'organe de commande à processeurs répartis 55 est connecté aux circuits de lignes 33, 34, et plus particulièrement aux points de détection de ces circuits, pour détecter l'état accroché ou décroché des lignes, et les passages d'un état à l'autre. L'organe de commande est égale-25 ment connecté aux points de commande des circuits de lignes pour déclencher ou arrêter la sonnerie sur les lignes choisies, pour régler les atténuateurs de la voie de transmission, etc ... L'organe de commande 55 est également connecté aux jonctions, et plus particulièrement aux points de détection, pour 30 détecter l'état des jonctions, et aux points de commande, pour commander les jonctions. Il existe des connexions similaires avec les circuits 38 qui correspondent à diverses possibilités de service. L'organe de commande est également connecté aux récepteurs de numérotation et aux registres 40, pour faire en sorte 35 que ces récepteurs recueillent les chiffres composés, et reçoivent les chiffres recueillis pour établir les connexions. L'organe de commande 55 est également connecté aux générateurs de tonalités numériques 31, aux convertisseurs de code 45, et aux multiplexeurs 48/49 pour commander ces éléments de façon appro-40 priée. En outre, l'organe de commande 55 est connecté au réseau 52, pour pouvoir écrire des adresses dans les mémoires de connexion, afin d'établir des connexions entre les différents accès.
De plus le dispositif de commutation comporte également 45 des pupitres d'opérateur 56, qui comprennent généralement un réseau d'indicateurs ou d'éléments d'affichage qui informent un opérateur sur l'état du dispositif, ainsi qu'un ensemble de boutons-poussoirs qui permettent à l'opérateur de commander le dispositif de commutation pour qu'il accomplisse des fonctions
50 déterminées. _ _
Enfin, pour être complet, on a représenté des éléments supplémentaires connectés à l'organe de commande à processeurs répartis 55, et ces éléments comprennent un panneau de signalisation d'état et de maintenance 57, qui est généralement placé à ss l'intérieur de l'armoire de matériel, et qui est destiné à renseigner un spécialiste sur l'état de fonctionnement du matériel. Un terminal de données permet d'introduire des informations dans le dispositif, par exemple pour modifier l'affectation des numéros d'appel, et permet de présenter des informations relatives au 60 dispositif, comme des informations de traffic, etc ... Une interface pour terminal éloigné 59 permet d'accéder à l'organe de commande 55 à partir d'un emplacement éloigné, pour le dépannage ou la mise à jour du programme. Enfin, un lecteur de disque souple 60 qui contient le programme d'exploitation du 65 dispositif de commutation, peut être actionné pour le chargement initial du programme et peut être actionné automatiquement pour recharger le programme en cas de panne grave du dispositif.
631 036
6
En résumé, chaque circuit de ligne (au nombre de 2 400, au maximum, dans l'exemple de réalisation considéré), chaque circuit de jonction (au nombre de 576, au maximum, dans cet exemple), et chaque registre (64 dans cet exemple) occupe une voie qui lui est affectée en propre, sur l'un des convertisseurs de code du module de convertisseurs 45. Ces voies sont multi-plexées par les multiplexeurs 48 et 49 de façon que chaque ligne, chaque jonction, chaque registre ou chaque tonalité occupe finalement un intervalle élémentaire particulier sur l'une des lignes bus de réseau à 772 voies. Au cours d'un sous-pro-gramme simplifié de traitement de communication, l'organe de commande 55 détecte un abonné à l'état décroché, au cours de l'exploration du réseau de points de détection de lignes. Après avoir détecté un état décroché, le processeur établit finalement des connexions par l'intermédiaire du réseau, en écrivant les adresses correspondantes dans les mémoires de connexion du réseau. Les échantillons en codage MIC qui sont reçus par les lignes, les jonctions, etc, sont échangés toutes les 125 jxs entre l'abonné demandeur et l'abonné demandé. Lorsque le processeur a établi une connexion par l'intermédiaire du réseau, les mémoires d'information du réseau acceptent les échantillons en codage MIC provenant de l'abonné A pendant l'intervalle élémentaire qui est affecté à cet abonné, et fournissent en sortie l'échantillon enregistré précédemment de l'abonné B. L'échantillon de l'abonné A est conservé en mémoire jusqu'à l'apparition de l'intervalle élémentaire qui est affecté à l'abonné B. L'échantillon de l'abonné A est alors présenté en sortie, pendant qu'un nouvel échantillon est enregistré pour l'abonné B. Cette permutation se poursuit indépendamment de l'organe de commande 55 jusqu'à la détection de la fin de la communication ou d'une autre action, et la communication peut alors être interrompue ou modifiée par une nouvelle opération d'écriture d'adresses dans les mémoires de connexion du réseau.
Microprocesseurs répartis
On se reportera maintenant à la figure 2 qui représente de façon plus détaillée l'organe de commande 55 et qui illustre l'architecture du dispositif de commutation. L'organe de commande 55 qui, considéré globalement, commande l'ensemble des fonctions du dispositif de commutation, fractionne ces fonctions parmi plusieurs voies de traitement des communications et répartit les fonctions fractionnées entre plusieurs unités de commande à microprocesseur. Dans le mode de réalisation qui est représenté à titre d'exemple sur la figure 2, et qui comprend une unité de commande d'états 130, une unité de commande de lignes 140, une unité de commande de registres 150, une unité de commande de jonctions 160, une unité de commande de base de données 170, une unité de commande de pupitres 180, et une unité de commande de lampes d'occupation 190, il convient de noter dès à présent que cette répartition particulière des unités de commande à microprocesseur ne constitue qu'un exemple avantageux, et que les fonctions de commutation peuvent dans certains cas être réparties d'une manière différente. Par exemple, dans un dispositif de plus faible taille, il serait possible de combiner les fonctions des unités de commande de lignes et de jonctions, pour éliminer l'une de ces unités de commande. En outre, l'unité de commande de lampes d'occupation 290 est représentée avec des connexions en pointillés, ce qui indique qu'elle est facultative, et n'est utilisée que dans le cas où le pupitre d'opérateur comporte un panneau auxiliaire de lampes d'occupation.
On considérera maintenant un aspect de l'importance de la configuration répartie, en se reportant brièvement à la figure 8. Cette figure montre de façon très générale les éléments fonctionnels d'une unité de commande à microprocesseur. Le microprocesseur proprement dit, portant la référence 112, est un dispositif du commerce, associé à une mémoire 113 qui est chargée avec un programme permettant d'accomplir toutes les fonctions traitement des communications qui sont affectées à cette unité de commande. Le microprocesseur 112 est attaqué par une horloge 114 qui fournit les signaux de rythme nécessaires. La structure interne du microprocesseur comprend de façon caractéristi-5 que un registre d'adresse et d'instruction, une unité arithmétique et logique, un registre d'entrée arithmétique/logique, et un ou plusieurs accumulateurs, ainsi que des circuits de commande qui dirigent les signaux d'un emplacement à un autre, à des instants définis par l'horloge. Une ligne bus d'adresse est conio nectée à la mémoire 113 pour sélectionner n'importe quel mot de la mémoire à l'aide de signaux d'adresse codés qui sont placés sur la ligne bus. Le mot sélectionné fait alors l'objet d'opérations de lecture ou d'écriture par l'intermédiaire d'une ligne bus de données, en réponse aux signaux d'écriture ou de lecture R 15 ou W qu'engendre le microprocesseur. Au cours de l'exécution itérative d'une séquence logique qui correspond à un programme, les signaux représentant différentes instructions sont lus dans la partie de mémoire 113a et introduits dans le processeur pour commander l'exécution par ce dernier d'un type parti-20 culier d'opération. Par exemple, les instructions peuvent indiquer qu'un mot particulier (à une adresse particulière) de la partie de mémoire de données 113b doit être lu et transmis au microprocesseur par la ligne bus de données, qu'une certaine opération doit être accomplie avec ce mot de données, et que le 25 résultat foit être réenregistré dans une position de mémoire dé-signée qui correspond à un autre mot de données.
En plus des zones de mémoire d'instruction 113a et de données 113b, d'autres zones de mémoire sont réservées pour la communication avec les dispositifs qui sont externes à l'unité de 30 commande à microprocesseur considérée. Les zones d'interface de niveau élevé 113c permettent à l'unité de commande d'accéder à des points de détection et de commande du dispositif de commutation. La zone 113c indique que des points de détection et de commande sont adressables comme une mémoire, même si 35 les points adressés sont physiquement éloignés de la mémoire proprement dite. De la même manière les zones de mémoire 113d et 113e sont réservées pour l'adressage d'interfaces interprocesseurs, destinées à la communication entre processeurs associés.
40 H est important de noter que chaque unité de commande à microprocesseur 130—180 possède la configuration représentée sur la figure 8, c'est-à-dire que chaque unité de commande possède sa propre mémoire de programme, comprenant une mémoire d'instruction et une mémoire de données, et ses propres 45 zones de mémoire pour adresser le dispositif de commutation ou les processeurs associés. En outre, chaque unité de commande possède sa propre horloge. Ainsi, chaque unité de commande à processeur fonctionne d'une manière asynchrone au rythme défini par son horloge, et accomplit des fonctions qui lui sont so affectées par l'intermédiaire de sa mémoire de programme. Cette unité de commande dessert les parties du dispositif de commutation qui lui sont affectées par l'intermédiaire de ses zones d'interface de niveau élevé. Elle engendre des signaux de commande ou des signaux de tâches (zone 113d) qui demandent 55 à d'autres processeurs d'accomplir des fonctions particulières qui leur sont affectées, sous la commande de leurs programmes entièrement distincts, et elle exécute des ordres ou des signaux de tâches similaires qui sont reçus à partir d'autres processeurs (zone 113e), sous la commande de ses propres programmes, so En retournant à la figure 2, on voit que, contrairement aux configurations classiques à un seul processeur, dans lesquelles les sous-ensembles communiquent par une ligne bus commune sous la commande d'un programme directeur, les unités de commande à microprocesseur 130-190 sont interconnectées par des 65 voies de communication spécialisées qui relient les microprocesseurs associés, de façon que ces derniers puissent échanger les informations nécessaires, tout en fonctionnant de façon asynchrone les uns par rapport aux autres. Ainsi, chaque processeur
7
631 036
peut être attaqué par sa propre horloge qui n'a pas à être verrouillée en phase sur les horloges des autres microprocesseurs. En outre, les interactions entre les programmes des différents microprocesseurs sont notablement simplifiées.
Dans le mode de réalisation qui est représenté, ces voies de communication sont établies à l'aide d'interfaces interprocesseurs qui fonctionnent comme des voies de communication asynchrones en simplex présentent une capacité de mémoire limitée pour les données qui sont transmises entre les processeurs associés. Ces voies n'existent qu'entre les processeurs qui doivent communiquer. Ainsi, l'unité de commande de lignes qui ne doit communiquer qu'avec l'unité de commande d'états possède une première interface interprocesseur 141 pour acheminer les données entre l'unité de commande de lignes et l'unité de commande d'états, et une seconde interface interprofesseur 142 pour acheminer les données en sens inverse. Du fait que les interfaces interprocesseurs sont commandées alternativement par les unités de commande émettrice et réceptrice, selon qu'elles reçoivent des données à partir du processeur émetteur, émettent des données vers le processeur récepteur, on peut considérer que chaque interface comprend une interface émettrice et une interface réceptrice. A titre d'exemple, on a représenté cette configuration pour l'interface interprocesseur 141, qui possède une partie émettrice 141a connectée à l'unité de commande de lignes, et une partie réceptrice 141b connectée à l'unité de commande d'états. Comme il a été indiqué précédemment, l'interface interprocesseur comporte une capacité de mémoire limitée, pour les données qui sont transférées. Du fait qu'il est commode d'utiliser la même mémoire pour les interfaces émet-trices et réceptrices, on peut commodément considérer que chaque interface comporte une troisième partie, par exemple la partie 141c qui constitue une mémoire accessible à la fois à la partie émettrice 141a et à la partie réceptrice 141b. Dans ce but, chaque interface interprocesseur représentée sur la figure 2 comporte un rectangle divisé par des traits pointillés qui définissent une partie émettrice a, une partie réceptrice b et une mémoire intermédiaire c.
Lorsqu'on considère les interfaces interprocesseurs, il ne faut pas perdre de vue que la caractéristique essentielle réside dans le fonctionnement indépendant et asynchrone des processeurs, avec une communication entre processeurs associés par des voies spécialisées, sans nécessiter un programme directeur. Les interfaces interprocesseurs elles-mêmes peuvent être conçues et réalisées de diverses manières. Par exemple, elles peuvent comporter trois parties, comme il est décrit ci-dessus et considéré ici, ces trois parties étant réalisées sur une seule carte de circuit imprimé. Dans certains cas, il peut être commode de concevoir une interface comprenant une interface d'émission et une interface de réception, toutes deux associées à un microprocesseur donné, et des organes de transfert des données entre l'interface d'émission d'un premier microprocesseur et l'interface de réception d'un second. L'interface peut être réalisée de cette manière, ou en appliquant le principe des trois parties mentionnées ci-dessus. Dans ce dernier cas, l'interface d'émission comprend la commande d'émission et la mémoire intermédiaire, l'interface de réception comprend la commande de réception et la mémoire intermédiaire, et les organes de transfert comprennent le circuit de commande qui transfère la commande de l'interface entre les microprocesseurs d'émission et de réception. La caractéristique essentielle demeure que les processeurs associés ont accès individuellement aux interfaces, sous la commande de leurs programmes respectifs, tout en fonctionnant d'une manière asynchrone l'un par rapport à l'autre.
Unité de commande de lignes (LMP)
En considérant maintenant de façon plus détaillée l'architecture qui est représentée pour le dispositif de commande de la figure 2, on voit que l'unité de commande de lignes 140 comporte des chemins de communication bidirectionnels 141,142, pour communiquer avec l'unité de commande d'états 130. Dans la configuration représentée, l'unité de commande de lignes 140 n'a à communiquer avec aucune autre unité de commande. La 5 unité de commande de lignes a pour fonction d'assurer le service des circuits de lignes en détectant les demandes de service, et en transmettant ces demandes aux autres unités de commande de l'organe de commande, et en exerçant une certaine commande sur les circuits de lignes qui consiste, dans le mode de réalisation îoreprésenté, à déclencher ou à arrêter la sonnerie sur les lignes ou à régler les atténuateurs des voies de transmission de parole. Dans ce but, l'unité de commande de lignes 140 est connectée aux circuits de lignes 33,34 qui sont eux-mêmes connectés aux postes téléphoniques 30, 31. Les deux circuits de lignes et les 15 deux postes téléphoniques représentés symbolisent l'ensemble des lignes que l'exemple de dispositif de commutation peut desservir, ce qui est indiqué par la désignation L1-L2400 des circuits de lignes. Les connexions aux circuits de lignes sont constituées plus précisément par un réseau de points de détection et 20 de commande, que l'unité de commande peut adresser comme une mémoire. En d'autres termes, un bloc d'adresses de l'unité de commande de lignes 140 (zone 1130 de la figure 8) est consacré aux circuits de lignes, et lorsque l'unité de commande adresse une position quelconque de ce bloc, elle se trouve en 25 communication avec les points de détection ou de commande, au lieu de communiquer réellement avec la mémoire. Comme il est décrit plus en détail ci-après, les points de détection sont commandés par les circuits de lignes respectifs, de façon à indiquer l'état de la ligne associée. L'unité de commande de lignes 30 explore en permanence les points de détection, pour détecter des changements d'état significatifs, et pour communiquer ces changements d'états à l'unité de commande d'états, par l'intermédiaire de l'interface interprocesseur 142. Le dispositif de commutation peut ainsi détecter les demandes de service, les 35 interruptions de communication, les appels au crochet commutateur, les impulsions de numérotation, etc.
Les connexions 143 sont représentées sous la forme de connexions bidirectionnelles, pour indiquer que l'unité de commande de lignes peut également émettre des données vers les 40 circuits de lignes. Dans le mode de réalisation considéré, on utilise cette caractéristique pour commander la sonnerie sur les lignes. Lorsque l'organe de commande détermine que le signal de sonnerie doit être appliqué sur une ligne particulière, il transmet cette information par des signaux de tâche à l'unité de 45 commande de lignes 140, par l'intermédiaire de l'unité de commande d'états 130 et de l'interface interprocesseur 141. L'unité de commande de lignes 140 répond en adressant le mot qui comprend le circuit de ligne considéré, et en écrivant dans ce mot le point de commande du circuit de ligne considéré, ce qui 50 positionne une bascule pour connecter un générateur de sonnerie externe à la ligne considérée. L'unité de commande de lignes continue à accomplir d'autres tâches pendant que le signal de sonnerie est appliqué sur la ligne. Si le demandé répond, l'unité de commande de lignes détecte la transition entre l'état ac-55 croché et l'état décroché au cours de l'exploration normale des points de détection, exactement comme elle a détecté la demande initiale. L'unité de commande de lignes communique cette information à l'unité de commande d'états, 140, par des signaux de tâche qui sont transmis par l'interface interproces-60 seur 142, et elle écrit également au point de commande approprié pour remettre à zéro la bascule mentionnée ci-dessus et mettre fin à la sonnerie sur la ligne. Bien que la lecture de la description de cette opération prenne un certain temps, l'opération elle-même est accomplie de façon pratiquement instan-65 tanée.
Unité de commande de jonctions (TMP)
Pour accomplir par rapport aux jonctions du dispositif de commutation des opérations analogues à celles que l'unité de
631 036
8
commande de lignes accomplit pour les lignes, l'unité de commande de jonctions 160 comporte des connexions de communication bidirectionnelles 161,162, avec l'unité de commande d'états, et une connexion bidirectionnelle 163 avec les points de commande et de détection des circuits de jonctions 35, 36. Comme dans le cas des points de détection et de commande des circuits de lignes, les points de détection et de commande des circuits de jonctions sont adressables comme une mémoire, et des blocs de mémoire de l'unité de commande sont affectés à ces points de détection et de commande. Le fonctionnement relatif aux jonctions étant un peu plus complexe que celui relatif aux lignes, chaque circuit de jonction comporte quatre points de détection et quatre points de commande. Ainsi, si les points de détection et de commande se présentent sous la forme de mots de 8 bits, comme dans un circuit de ligne, chaque mot correspond seulement à deux jonctions.
L'unité de commande de jonctions 160 explore en permanence les points de détection, par l'intermédiaire des connexions 163, pour détecter les transitions significatives des points de détection. Au moment de la détection d'une telle transition, l'unité de commande de jonction 160 établit un message de tâche approprié, et transmet ce message à l'unité de commande d'états 130, par l'interface interprocesseur 161. Du fait de la grande variété de types de jonctions et de procédures de signalisation, l'unité de commande de jonctions doit ramener toutes les signalisations correspondant à tous les types de jonctions à un ensemble commun de messages standards, comme: occupation de jonction, déconnexion de jonction ; arrêt de numérotation, etc. A la réception d'un tel message, l'unité de commande d'états 130 détermine l'action appropriée, établit un message d'ordre approprié pour accomplir cette action, et transmet ce message d'ordre à l'unité de commande de jonction 160, par l'interface interprocesseur 162. L'unité de commande de jonction 160 exécute sa tâche en écrivant au point de commande approprié de la jonction considérée, par l'intermédiaire des connexions 163.
Unité de commande de registre (RMP)
Comme il a été indiqué précédemment, les dispositif de commutation comporte plusieurs récepteurs et registres de numérotation qui reçoivent par l'intermédiaire du réseau l'information de numérotation qui provient des divers accès du réseau ; pour recevoir et analyser l'information de numérotation, on emploie une unité de commande de registres 150, qui comporte des chemins de communication bidirectionnels qui sont définis par les interfaces interprocesseurs 151—154, et une connexion 155 (lisible comme une mémoire de données adressable) avec les registres du dispositif de commutation. Lorsque l'unité de commande d'états 130 détermine que des chiffres composés doivent être reçus, elle connecte un récepteur libre au poste demandeur et elle émet un message vers l'unité de commande de registres, par l'interface interprocesseur 152, pour définir le type de chiffres à recueillir. L'unité de commande de registres contrôle les impulsions de cadran ou les signaux codés par paires de fréquences qui arrivent par la connexion 155, jusque'à l'enregistrement du premier chiffre. Une fois que le premier chiffre a été enregistré, il est émis vers l'unité de commande de base de données par l'interface interprocesseur 153, en étant accompagné d'une demande de traduction du premier chiffre, pour définir le nombre de chiffres à recevoir. L'unité de commande de registres 150 continue à recevoir les chiffres et attend un message de réponse de l'unité de commande de base de données, ce message étant transmis par l'interface interprocesseur 154. L'unité de commande de registres accepte les chiffres attendus, et une fois que tous les chiffres ont été reçus, elle les transmet à l'unité de commande de base de données, par l'intermédiaire de l'interface interprocesseur 153, en compagnie d'une information d'identification. L'unité de commande de base de données entre alors en communication avec l'unité de commande d'états 130 pour achever la connexion.
Unité de commande de base de données (DMP)
s L'unité de commande de base de données 170 enregistre dans sa mémoire de programme toutes les tables de catégorie de service et de traduction de numéros du dispositif de commutation. En réponse au message de tâche mentionné précédemment qui provient de l'unité de commande de registres par l'interface io interprocesseur 153 et qui demande une traduction du premier chiffre, l'unité de commande de base de données 170 détermine à partir de ces tables (qui définissent le plan de numérotation local) le nombre de chiffres à recevoir, et prépare un message pour l'unité de commande de registres qui est émis par l'inter-15 face interprocesseur 153. Ensuite, l'unité de commande de base de données reçoit tous les chiffres provenant de l'unité de commande de registres par l'interface interprocesseur 153, et accomplit sur les chiffres une traduction de numéro d'appel, en se reportant aux tables mentionnées ci-dessus, pour déterminer le 20 numéro d'intervalle élémentaire de réseau du poste demandé, ainsi que l'information de catégorie de service pour le poste demandé comme le poste demandeur. L'unité de commande de base de données produit un message approprié qui comprend cette information, et émet ce message vers l'unité de commande 25 d'états 130 par l'interface interprocesseur 171.
L'unité de commande de base de données 170 montre qu'un groupe de fonctions de traitement des communications peut être segmenté et affecté à l'un des processeurs répartis, sans qu'il soit nécessaire que ce processeur comporte des connexions permet-30 tant une commande directe du dispositif de commutation. La unité de commande de base de données ne comporte aucun point de détection susceptible d'introduire des Stimuli relatifs au traitement des télécommunications, et ne comporte aucun point de commande qui participe directement au traitement des com-35 munications. Les fonctions de traitement des communications qui sont affectées à l'unité de commande de base de données sont accomplies par communication avec les unités de commande associées, à savoir l'unité de commande d'états et l'unité de commande de registres.
40 L'unité de commande de base de données possède effectivement des connexions avec le dispositif de commutation, bien qu'elles ne soient pas utilisées en mode de traitement des communications. Par exemple, l'unité de commande de base de données définit des accès d'entrée pour l'introduction de données 45 externes dans le dispositif de commutation. Ces données peuvent par exemple être introduites par le panneau d'état et de maintenance 57, le terminal de données 58, l'interface de terminal éloigné 59, et l'unité de disque souple 60, décrites en relation avec la figure 1. Ces connexions sont représentées en 176, 50 et les éléments 57-60 mentionnés précédemment sont appelés globalement terminaux de données.
Unité de commande d'états (SMP)
Comme il ressort du grand nombre de mentions précédentes de l'unité de commande d'états 130, celle-ci constitue un élément central de l'organe de commande, dans la mesure où elle communique avec toutes les autres unités de commande. L'unité de commande d'états conserve un enregistrement de l'état d'activité courant de chaque ligne, jonction et registre du dispositif de commutation. Les messages d'interfaces interprocesseurs entrants, qui proviennent des diverses unités de commande, informent l'unité de commande d'états de la progression du fonctionnement des divers organes du dispositif de commutation. De façon générale, l'unité de commande d'états considère l'état courant d'un organe ou des organes auxquels elle est connectée. Le message d'interface interprocesseur entrant courant, et l'information de catégorie de service valable pour déterminer le prochain état que doit prendre l'organe considéré. Après avoir
60
9
631036
déterminé ce prochain état, elle fait prendre l'état déterminé à l'organe considéré, soit en émettant des messages d'interfaces interprocesseurs appropriés vers les processeurs associés, soit en établissant des connexions dans le réseau. L'unité de commande d'états est connectée en 131 au réseau 52, et plus particulièrement au contrôleur de réseau 152, qui constitue une partie du réseau. Le contrôleur de réseau 152 fait fonction d'interface entre les lignes de sortie de l'unité de commande d'états et le réseau, et plus précisément avec les mémoires de connexion. Dans l'exemple de réalisation considéré, l'unité de commande d'états utilise sa zone d'interface de niveau élevé (113c sur la figure 8) pour accéder au réseau, afin d'établir ou de rompre des connexions. L'unité de commande d'états écrit deux types de données dans le contrôleur de réseau, en adressant sa zone d'interface de niveau élevé. Le premier type correspond à une adresse de mémoire de connexion à laquelle les données correspondant à une nouvelle connexion doivent être écrites. Le second type correspond aux données de connexion réelles à écrire à cette adresse. Le contrôleur de réseau 152 accepte cette information et établit la connexion au point approprié du cycle du réseau. L'unité de commande d'états peut donc accéder au réseau, et l'adresser comme une mémoire, afin d'établir des connexions entre les accès du dispositif de commutation.
Unité de commande de pupitres (CMP)
Pour réaliser l'interface entre l'organe de commande et l'un ou plusieurs pupitres d'opérateurs (16 au maximum), les connexions indiquées en 183 relient ces pupitres à l'unité de commande de pupitres 180. On notera à l'occasion que les pupitres d'opérateur ne sont pas nécessaires au fonctionnement du dispositif, et ne sont installés que lorsqu'on le désire. L'unité de commande de pupitres reçoit les messages qui correspondent aux boutons-poussoirs des pupitres d'opérateurs, par l'intermédiaire des connexions 183, analyse les messages, et renvoie des messages qui éclairent les lampes appropriées des pupitres d'opérateurs par les connexions 183. En outre, l'unité de commande de pupitres émet des ordres vers l'unité de commande d'états, par l'interface interprocesseur 181, pour maintenir l'unité de commande d'états correctement informée des états des organes, et pour demander à l'unité de commande d'états d'effectuer les connexions appropriées. L'unité de commande de pupitres 180 reçoit également des messages qui proviennent de l'unité de commande d'états 130 par l'interface interprocesseur 182, et ces messages constituent des ordres qui sont émis par l'unité de commande d'états pour que l'unité de commande de pupitres prenne en charge certaines communications.
L'unité de commande de pupitres communique également avec l'unité de commande de base de données 170 par l'interface interprocesseur 174, par exemple pour demander des informations de catégorie de service aux pupitres et reçoit des messages de l'unité de commande de base de données par l'interface interprocesseur 175, ces messages constituant par exemple des réponses aux demandes de catégorie de service.
Unité de commande de lampes d'occupation (BMP)
On a indiqué précédemment que le pupitre d'opérateur pouvait comporter facultativement un panneau de lampes d'occupation, pour indiquer l'état et permettre une sélection de poste directe pour certaines lignes choisies du dispositif de commutation, dans des groupes particuliers. Dans ce but, il est nécessaire de faire communiquer l'unité de commande de lampes d'occupation 190 et l'unité de commande de pupitres 180, et cette communication s'effectue par l'intermédiaire de l'interface interprocesseur 191, qui communique à l'unité de commande de pupitres les demandes émises par l'unité de commande de lampes d'occupation, et par l'interface interprocesseur 192 qui communique les demandes ou les messages en sens opposé. En outre, l'unité de commande de lampes d'occupation dispose d'une connexion de communication en simplex avec l'unité de commande d'états, par l'interface interprocesseur 193, pour permettre à l'unité de commande d'états d'émettre des ordres vers l'unité de commande de lampes d'occupation. Des con-5 nexions 194 relient l'unité de commande de lampes d'occupation au panneau de lampes d'occupation des pupitres (panneau de lampes d'occupation/sélection directe de poste), et les connexions 194 montrent qu'il peut y avoir jusqu'à 16 pupitres correspondant aux panneaux de lampes d'occupation.
io On notera en résumé que l'architecture de l'organe de commande qui vient d'être décrit simplifie à la fois la programmation et la communication entre processeurs dans la structure répartie, grâce à l'existence de voies spécialisées qui ne relient que les processeurs qui doivent communiquer. Dans le cas sim-15 pie des unités de commande de lignes ou de jonctions, on n'établit une communication qu'entre l'unité de commande considérée et l'unité de commande d'états. Dans ce cas, il faut employer deux interfaces interprocesseurs, c'est-à-dire une pour acheminer l'information dans chaque sens. Les relations mutuelles en-20 tre les unités de commande de registre, de base de données, et d'états, montrent l'existence d'une situation plus complexe, dans laquelle les unités de commande de registres et de base de données doivent communiquer non seulement avec l'unité de commande d'états, mais également entre elles. La structure dé-25 crite en détail ci-dessus permet d'assurer cette fonction. Il convient également de remarquer l'existence des interfaces interprocesseurs 172 et 173, qui transmettent toutes deux des données de l'unité de commande d'états vers l'unité de commande de base de données, ce qui indique qu'il peut être nécessaire 30 d'utiliser plusieurs interfaces interprocesseurs pour assurer une communication appropriée par un chemin qui risque d'être occupé. Il convient également de noter la communication en simplex qui est établie entre l'unité de commande d'états et l'unité de commande de lampes d'occupation par l'interface interpro-35 cesseur 193, ce qui montre qu'on peut utiliser les interfaces interprocesseurs lorsqu'on désire établir une communication dans un seul sens.
Les figures 3 à 6 montrent schématiquement les relations entre les éléments de l'organe de commande 55, ainsi que les 40 relations entre ces éléments et d'autres parties du dispositif de commutation. La figure 6 concerne l'organe de commande à microprocesseurs lui-même, et montre donc la structure de chaque unité de commande, à savoir l'unité de commande d'états 130, l'unité de commande de lignes 140, l'unité de commande 45 de registres 150, l'unité de commande de jonctions 160, l'unité de commande de base de données 170, l'unité de commande de pupitres 180, et l'unité de commande de lampes d'occupation 190. Chacune de ces unités de commande comprend un processeur 200 qui constitue l'élément de commande du dispositif de 50 commutation, une mémoire 201 qui est programmée de façon que le processeur exécute les fonctions qui lui sont affectuées, et une interface interprocesseur 203, pour établir des chemins de communication avec les processeurs associés. Pour accroître la fiabilité d'ensemble, chaque unité de commande est doublée, de 55 même que la structure de lignes bus, si bien qu'en cas de défaillance du processeur principal, un module correspondant du processeur secondaire peut être automatiquement commuté à sa place, ce qui assure un fonctionnement continu du dispositif de commutation. L'exemplaire redondant de chaque unité de com-60 mande à microprocesseur comporte des éléments qui sont identiques aux éléments correspondants de l'exemplaire principal, et qui peuvent être simplement commutés à leur place, pour remplacer un élément défectueux, en fonction des besoins. En conséquence, on a affecté aux éléments de l'exemplaire redondant 1 65 des numéros de référence qui sont dérivés de ceux des éléments correspondants de l'exemplaire 0 par adjonction du symbole ('). Il existe un second processeur 200', ainsi qu'une seconde mémoire de programme 201 ' et un second groupe de voies de
631 036
10
communication, représenté par l'interface interprocesseur 202'. ciés. A titre d'exemple, la figure 5 montre la structure de lignes Pour détecter les défauts de fonctionnement de l'organe, chaque bus qui interconnecte l'unité de commande d'états, désignée unité de commande à processeur comporte deux microproces- globalement par la référence 130, et l'unité de commande de seurs en circuit intégré. Ainsi, les circuits intégrés 207, 208 lignes, désignée globalement par la référence 140. On a vu en constituent le processeur 200, et les circuits intégrés 207' et 5 relation avec la figure 2 que l'unité de commande de lignes ne 208' contituent le processeur 200'. Les microprocesseurs en communique qu'avec l'unité de commande d'états. De ce fait, la circuit intégré sont eux-mêmes des dispositifs disponibles dans figure 5 ne montre que cette partie de la structure de lignes bus, le commerce, comme les circuits intégrés Intel 8080 ou Texas et on comprend évidemment que l'unité de commande d'états Instruments TMS 8080. Ces dispositifs peuvent être associés par possède des éléments supplémentaires pour communiquer avec paires dans un but de contrôle, comme il est représenté sur la 10 d'autres processeurs associés.
figure 3, ou utilisés à un seul exemplaire dans un organe moins La figure 5 montre les exemplaires redondants de l'unité de compliqué. Dans le cas de l'utilisation par paires, chaque micro- commande de lignes 140,140', et de l'unité de commande processeur en circuit intégré d'un processeur est attaqué par le d'états 130,130', chaque unité de commande de lignes et d'états même programme, et les signaux de sortie des microprocesseurs occupant des tiroirs différents dans une baie de matériel. Ces sont comparés en permanence. Dès que le comparateur détecte 15 tiroirs sont reliés par un câblage d'interconnexion 225, comme il une discordance, il produit un signal qui indique un défaut de est représenté. Chaque unité de commande à microprocesseur fonctionnement potentiel du dispositif de commutation. 130,130', 140,140', comporte une mémoire de programme
Le microprocesseur 200 (0) comporte une ligne bus 212, qui associée, et les mémoires de programme peuvent être intercon-est représentée comme une ligne bus bidirectionnelle par com- nectées entre les exemplaires 0 et 1, comme il est décrit en modité, qui le connecte à son réseau d'interface interprocesseur 20 relation avec la figure 4. Pour émettre des messages entre l'unité 202. Une ligne bus de sortie 213 représente les connexions entre de commande de lignes 140 (exemplaires 0) et l'unité de com-les interfaces interprocesseurs 202 de l'exemplaire 0 et le con- mande d'états, la partie d'émission 141a de l'interface interpro-trôleur correspondant à l'exemplaire 0 des processeurs associés. cesseur 141 est connectée à l'unité de commande de lignes 140 Il existe également une seconde ligne bus 214, branchée entre (exemplaire 0). On rappelle que chaque interface interproces-les interfaces interprocesseurs 202 (exemplaires 0) de l'unité de 25 seur, comme l'interface 141, comporte une mémoire intermé-commande considérée, et l'exemplaire 1 des processeurs asso- diaire, dans le mode de réalisation préféré, bien que cette mé-ciés. Ainsi, si l'exemplaire 1 d'un processeur associé est en fonc- moire ne soit pas représentée sur la figure 5, pour simplifier. La tion, la structure de ligne bus représentée permet à ce procès- partie réceptrice 141'b de l'interface 141 est connectée à l'unité seur de communiquer avec l'exemplaire 0 du processeur consi- de commande d'états 130 par une structure de lignes bus qui déré. Cette redondance est établie processeur par processeur, de 30 peut être configurée pour communiquer avec l'un ou l'autre des manière qu'en cas de défaut d'un seul processeur, il soit le seul à exemplaires de l'unité de commande d'états. Ainsi, la partie être remplacé, ce qui laisse des processeurs de secours pour la réceptrice 141 'b est connectée à un prolongateur de ligne bus 22 partie restante de l'organe de commande. On voit que le procès- (exemplaire 0), ainsi qu'à un prolongateur de ligne bus 22'
seur 200' (exemplaire 1) comporte une ligne bus similaire 212' (exemplaire 1), et les prolongateurs de ligne bus sont branchés qui le connecte à son interface interprocesseur 202', et une paire 35 aux unités de commande d'états respectives 130,130' (exem-de lignes bus de sortie 213', 214', qui le connectent aux exem- plaires 0 ou exemplaire 1). Les prolongateurs de lignes bus 222,. plaires respectifs des processeurs associés. On voit maintenant 222', sont simplement des circuits d'interface qui assurent une clairement la souplesse que permet cette structure de lignes bus. isolation en courant continu entre les unités de commande à
La structure de lignes bus qui interconnecte les mémoires de microprocesseur, et ne seront donc pas décrit en détail. Pour programme 201, 201 ' aux processeurs 200,200' assure une 40 permettre à l'unité de commande de lignes 140' (exemplaire 1) souplesse similaire. On voit qu'une première ligne bus 218 con- de communiquer à la fois avec les exemplaires 0 et 1 de l'unité necte l'exemplaire de mémoire 0 non seulement au processeur de commande d'états, la partie émission 141 'a de l'interface
200 (exemplaire 0), mais également au processeur 200' (exem- interprocesseur 141 ' est connectée à l'unité de commande 140' plaire 1). De façon similaire, la ligne bus 210' connecte la mé- (exemplaire 1), et la partie réceptrice 141 'b de l'interface intermoire de programme 201 ' (exemplaire 1) au processeur 200 « processeur est connectée à la fois aux prolongateurs de ligne bus (exemplaire 0), comme au processeur 200' (exemplaire 1). 222 et 222'. Les interfaces interprocesseurs 141,142', qui
La figure 4 représente d'autres détails de cette structure de transmettent les informations entre l'unité de commande d'états lignes bus. Sur cette figure, les mémoires de programme 201, et l'unité de commande de lignes sont connectées de façon simi-
201 ' comprennent un tiroir de mémoire décomposé en plusieurs laire. Ainsi, les deux exemplaires de chaque unité de commande cartes de mémoire M^Mj. On notera qu'en utilisant cette struc- so à microprocesseur peuvent communiquer avec les deux exem-ture, les exemplaires 0 et 1 des mémoires sont remplaçables plaires de l'unité de commande associée, ce qui permet d'obte-carte zapar carte, si bien que dans le cas où une seule carte de nir une configuration capable de fonctionner, même en présence mémoire est défectueuse, elle peut être automatiquement rem- de circuits défectueux.
placée par la carte de secours correspondante du tiroir redondant, en laissant des éléments de secours disponibles pour les 55 Commande par processeurs du dispositif de commutation autres cartes. Pour mettre en œuvre cette fonction, on utilise Après avoir considéré la structure de lignes bus qui inter-
une paire de multiplexeurs de lignes bus 220,220', qui sont connecte chaque microprocesseur et la mémoire de programme connectés par des lignes bus à chaque carte de mémoire de associée, ainsi que la structure de lignes bus qui interconnecte chaque exemplaire, et qui sont connectés par d'autres lignes bus les processeurs associés, on se reportera maintenant à la figure 6 aux deux processeurs 200,200'. On peut donc donner à l'organe 60 pour décrire en détail une unité de commande à microproces-une configuration correspondant à l'utilisation de n'importe seur de type caractéristique et ses relations avec le dispositif de quelle combinaison de cartes de mémoire pour le processeur qui commutation. Comme il a été décrit en relation avec les figures correspond à l'exemplaire 0, ou celui qui correspond à l'exem- 3 et 4, on dispose d'une paire redondante pour les processeurs plaire 1. 200,200', les mémoires déprogrammé associées 201,201', et
Alors que la figure 4 montre la structure de lignes bus entre 65 les multiplexeurs de lignes bus 220,220' qui interconnectent ces chaque processeur et la mémoire de programme associée, la éléments. De plus, comme sur la figure 5, on voit une partie des figure 5 montre la structure de lignes bus qui interconnecte les interfaces interprocesseurs d'émission redondantes 141,141', exemplaires redondants des processeurs, et les processeurs asso- ainsi que des interfaces interprocesseurs de réception 142,142',
11
631 036
branchées par l'intermédiaire des prolongateurs de lignes bus associés 221, 221 Les minuteries 229,229' sont branchées aux sorties des processeurs respectifs 200,200', pour contrôler le fonctionnement de ces derniers, et sont régulièrement remises à zéro par le processeur associé. Si ce dernier ne remet par la minuterie à zéro au cours de l'intervalle prédéterminé, la minuterie arrive à la fin de sa durée de temporisation, ce qui indique que le processeur ne fonctionne pas correctement, et applique un signal d'entrée approprié au circuit de détection de défauts et de maintenance.
La figure 6 montre que plusieurs prolongateurs de lignes bus connectent l'unité de commande à d'autres éléments du dispositif de commutation, ce qui permet à cette unité de commande d'adresser ces éléments de la même manière que les interfaces interprocesseurs. En d'autres termes, les interfaces interprocesseurs comme les éléments externes sont adressés comme des mots de mémoire. Des blocs d'adresses de mémoire particuliers sont consacrés à ces éléments, si bien que lorsque le microprocesseur engendre ces adresses, il se trouve en communication avec d'autres organes, et non avec la mémoire réelle.
Les prolongateurs de lignes bus 230,230' permettent au microprocesseur actif, parmi les deux exemplaires redondants, de communiquer avec le dispositif de commutation, par l'intermédiaire de l'interface de niveau élevé 231,231 ' qui est à l'état actif, et par l'intermédiaire des interfaces de bas niveau 233-235. Les bits d'adresse qui sont engendrés par le microprocesseur sont décodés dans cette chaîne de circuits pour mettre le processeur en contact avec les points de détection et de commande 237-239 qui sont répartis dans l'ensemble du dispositif de commutation. Par exemple, les bits d'adresse peuvent être décodés en partie dans le prolongateur de ligne bus, en partie dans l'interface de niveau élevé, et en partie dans l'interface de bas niveau, ce qui permet au processeur d'adresser sélectivement des groupes de 8 points de détection ou de commande. Le processeur peut associer l'adresse à un signal de lecture pour contrôler l'état d'un groupe de points de détection par l'intermédiaire de sa ligne bus de données, ou avec un signal d'écriture, pour écrire des données dans un groupe choisi de points de commande, par l'inermédiaire de sa ligne bus de données. En ce qui concerne le décodage des adresses, on voit que les prolongateurs de ligne bus 230,230', adressent sélectivement les interfaces de niveau élevé 231, 231', ou par des connexions 250, 250', des interfaces de niveau élevé similaires dans d'autres baies de matériel. De façon similaire lorsque l'interface de niveau élevé 231 ou 231' est adressée, elle peut elle-même adresser le groupe d'interfaces de bas niveau 233-231 du tiroir 1, ou des groupes similaires dans d'autres tiroirs, par l'intermédiaire des connexions 251,251 '. Enfin, les bits d'adresse d'ordre inférieur qui sont transmis aux interfaces de bas niveau 233-235 actionnent l'une de ces interfaces qui choisit alors l'un des groupes de 8 points de détection ou de commande CD1-CDY.
Ainsi, si un processeur est en mode de lecture, un point de détection adressé peut être lu comme un point de mémoire,
pour fournir des données à l'unité de commande à microprocesseur. En supposant par exemple que l'interface de niveau élevé 231 soit adressée, et que les bits appropriés adressent un mot particulier desservi par l'interface de bas niveau 234, les données qui proviennent des points de détection adressés dans le groupe 238 sont disponibles sur les lignes de données du microprocesseur, si bien qu'il peut lire l'état des 8 points de détection considérés. De façon similaire, si le microprocesseur est en mode d'écriture, il émet des données vers les points de commande par les circuits considérés pour écrire les informations voulues au niveau de ces points de commande. Ainsi, en mode d'exploration, le processeur engendre l'adresse appropriée pour actionner le prolongateur de ligne bus 230 et l'interface de niveau élevé 231, et il manipule les bits d'adresse d'ordre inférieur pour actionner séquentiellement les interfaces de bas niveau
233-235, ce qui lui permet d'explorer tous les points de détection du tiroir considéré. Le processeur manipule ensuite le bit approprié de l'adresse pour valider un tiroir suivant, et accomplit une opération similaire pour explorer les points de ce tiroir, s L'écriture s'effectue de la même manière, le processeur mettant simplement en œuvre la ligne d'écriture à la place de la ligne de lecture.
Les prolongateurs de lignes bus 240,240' montrent que le processeur peut communiquer avec d'autres organes encore, io Dans l'exemple considéré, ces prolongateurs de ligne bus communiquent avec un organe d'entrée/sortie 241, et avec un panneau d'affichage de maintenance 242. Ces éléments se trouvent dans la baie de matériel, et le panneau de maintenance 242 fournit une indication de l'état du dispositif de commutation, 15 tandis que le panneau d'entrée/sortie 241 permet à un spécialiste d'exercer certaines actions de commande sur le fonctionnement du dispositif de commutation.
Comme il a été noté dès le début de la description, la fonction globale du dispositif de commutation est repartie entre les 20 différents microprocesseurs de l'organe de commande, qui n'échangent des données que dans la mesure nécessaire pour coordonner leurs actions. On trouvera ultérieurement d'autres détails sur ces relations mutuelles. Pour que la description de l'invention soit complète, on passera tout d'abord à une descrip-25 tion plus détaillée des éléments qui viennent d'être considérés en relation avec les figures 2 à 6. De façon générale, la description se déroulera en considérant tout d'abord un schéma synoptique plus détaillé, puis un schéma développé d'un mode de réalisation particulier. Il faut cependant noter que ces détails ne 30 constituent que des exemples de réalisation des éléments considérés, et que ces éléments peuvent être réalisés de diverses manières, sans sortir du cadre de l'invention.
Structure d'une interface interprocesseur; description générale. 35 On se reportera maintenant à la figure 7 qui représente un schéma synoptique plus détaillé d'une interface interprocesseur. Du fait que toutes les interfaces interprocesseurs, représentées sur la figure 2 peuvent être identiques, on considère uniquement sur la figure 7 l'interface interprocesseur 141, c'est-à-dire celle 40 qui transmet les données entre l'unité de commande de lignes
140 et l'unité de commande d'états 130. Comme il a été décrit précédemment de façon générale, l'interface interprocesseur
141 comporte une partie émettrice 141a, une partie réceptrice 141b, et une mémoire intermédiaire 141c, qui est accessible
45 individuellement à la partie émettrice comme à la partie réceptrice. La partie émettrice 141a comporte des connexions avec l'exemplaire associé de l'unité de commande d'états 140, et ces connexions comprennent des lignes d'adresse et de parité 250, correspondant à des bits d'adresse A1-A16 et à un bit de parité 50 AP, ainsi que des lignes de données et de parité 251, correspondant à des bits de données D1-D8, et un bit de parité DP. Les signaux de commande 252 qui proviennent de l'unité de commande émettrice comprennent un signal de lecture et un signal d'écriture. Il existe également un signal d'exemplaire actif 253 55 qui met en service la partie émettrice lorsque l'exemplaire de microprocesseur qui est connecté à cette partie émettrice est l'exemplaire actif de la paire redondante. La partie émettrice 141a comme la partie réceptrice 141b portent une adresse unique qui est affectée par des connexions d'adresse d'interface 60 interprocesseur 254, qui sont placées à l'arrière du tiroir de cartes. Le microprocesseur peut ainsi adresser sélectivement ses interfaces interprocesseurs, en commandant de façon appropriée les signaux appliqués sur les lignes d'adresse 250.
La partie réceptrice 141b est connectée aux deux exem-65 plaires du microprocesseur récepteur, et comporte donc deux groupes de lignes d'adresses et de parité, 251,255', deux groupes de lignes de données et de parité 256,256', deux groupes de lignes de commande lecture/écriture 257,257', et
631 036
12
des lignes distinctes 258,258', qui correspondent respectivement à l'état actif de l'exemplaire 0 et de l'exemplaire 1.
On considérera maintenant la mémoire intermédiaire, qui est divisée en deux parties qui correspondent respectivement à une mémoire intermédiaire de message à 15 mots, 260, et une mémoire d'état à un seul mot, 261. La mémoire intermédiaire 260 est une mémoire vive qui a une capacité de 15 mots, chaque mot comprenant 9 bits, c'est-à-dire 8 bits de données et 1 bit de parité. Le mot d'état 261 a également 9 bits et, outre l'enregistrement des données à transférer en les processeurs émetteur et récepteur, ce mot fait fonction d'indicateur prêt/terminé pour le transfert de la commande entre ces processeurs. Enfin, un multiplexeur d'adresse de mémoire intermédiaire, 262, adresse la mémoire intermédiaire de message à 15 mots 260, et permet d'accéder à des adresses particulières de cette mémoire intermédiaire, depuis les parties d'émission et de réception.
Exception faite des points indiqués ci-après, la partie émettrice 141a écrit, de façon générale, des signaux de tâche dans la mémoire intermédiaire 141c, tandis que la partie réceptrice 141b lit, de façon générale, ces signaux de tâche. Dans ce but, les signaux de données transmis à la partie émettrice par les connexions 251 sont appliquées aux entrées de données 264 de la mémoire d'état 261 comme de la mémoire intermédiaire de message 260. Un signal d'écriture 265, décodé à partir des signaux de commande entrants 252, commande l'écriture dans la mémoire d'état 261. La lecture ou l'écriture dans la mémoire intermédiaire à 15 mots 260, s'effectue sous la commande d'un signal de lecture/écriture 266, qui est également obtenu à partir des signaux de commande entrants 252. Les données à écrire sont appliquées sur une ligne bus 264, tandis que les données lues en mémoire sont transmises à une ligne bus de sortie 271. Les 4 bits d'adresse d'ordre inférieur AS1-AS4 permettent d'adresser sélectivement les mots de la mémoire 141c, et les bits d'émission sur la ligne 267 et les bits de réception sur la ligne 269 sont appliqués aux entrées du multiplexeur d'adresse de mémoire intermédiaire 262, si bien qu'un groupe de bits sélectionnés traverse le multiplexeur pour adresser les mots de la mémoire. L'état du multiplexeur d'adresse 262 est déterminé par un signal de sélection 268 qui est engendré par la partie émettrice 141a. La partie émettrice contrôle l'état de la mémoire d'état 261 de façon à tenir l'interface interprocesseur prête à recevoir les données provenant du processeur émetteur, lorsque tous les bits de ce mot sont à 0, et à transférer la commande à la partie réceptrice, dès que des bits de données différents de 0 apparaissent dans le mot d'état.
Les parties émettrice et réceptrice peuvent toutes deux lire le mot contenu dans la mémoire d'état, et les données de sortie correspondantes 270 qui comprennent les bits DS1-DS8 et DSP sont appliquées à ces deux parties. Le processeur qui correspond à la partie émettrice peut donc lire le mot d'état pour déterminer si l'interface interprocesseur est disponible pour transférer un ordre, tandis que le processeur de la partie réceptrice peut lire de façon similaire le mot d'état pour déterminer s'il existe des ordres en attente de traitement.
La partie réceptrice ne possède pas de capacité d'écriture en ce qui concerne la mémoire intermédiaire de message à 15 mots 260, mais peut écrire dans la mémoire de mot d'état 261. Cette fonction est réalisée à l'aide d'une ligne de positionnement de commande 272 et d'une ligne restauration de commande 273. La ligne de restauration 273 permet au processeur récepteur de restaurer la mémoire de mot d'état 261, après lecture d'un message dans cette mémoire, pour retransmettre la commande au processeur émetteur. La capacité de positionnement est utilisée essentiellement en mode de maintenance. Enfin, on effectue un contrôle de parité pour la partie émettrice comme la partie réceptrice, et il existe pour chacun de ces parties des lignes de fonctionnement correct sur lesquelles apparaît une impulsion en cas de détection d'une erreur de parité. La partie émettrice possède une seule ligne de fonctionnement correct 274, tandis que la partie réceptrice en comporte deux, 275,275', qui correspondent respectivement à l'exemplaire 0 et l'exemplaire 1. Comme il a été indiqué précédemment, les interfaces inter-s processeurs constituent des voies de communication asynchrones qui relient les processeurs associés, et sont destinées à transférer des signaux de tâche entre les processeurs, pour coordonner les fonctions du dispositif de commutation. On voit maintenant que chacun des processeurs associés connectés par io une interface interprocesseur peut accéder séparément à cette interface si bien que le processeur émetteur peut écrire un message pendant que le processeur récepteur accomplit d'autres fonctions, après quoi le processeur émetteur retourne au traitement des éléments qui lui sont propres, tandis que le processeur 15 récepteur peut, au moment opportun, lire le message et exécuter le signal de tâche. Dans le mode de réalisation considéré, 16 mots sont consacrés à l'enregistrement des signaux de tâche. En fonction de la complexité du message, la longueur de ces signaux peut varier de 2 à 16 mots. Si les messages sont courts, on peut 20 charger un groupe de messages dans l'interface interprocesseur,
avant transfert au processeur récepteur.
Le premier mot de chaque signal de tâche spécifie l'ordre qui correspond exactement à une tâche exécutée dans le microprocesseur récepteur. L'ordre proprement dit correspond à un 25 code de référence. Cet ordre est suivi par un ou plusieurs mots d'information. Le nombre de ces mots varie d'un ordre à l'autre, mais est connu par le processeur récepteur, pour chaque type d'ordre particulier. Des ordres et des formats d'ordre particulier sont définis sans ambiguïté pour les microprocesseurs émetteurs 30 et récepteurs. Ceci a l'avantage de faciliter le décodage et le contrôle des erreurs dans les mots d'ordre, ainsi que de faciliter les fonctions de mise au point et de maintenance du dispositif de commutation. Le code d'ordre 00 est utilisé dans l'ensemble du système comme indicateur arrêt/absence d'ordre. L'apparition 35 d'un mot 00 lorsqu'on attend un code d'ordre signifie «il n'y a plus de données dans l'interface interprocesseur».
Transfert des signaux de tâche
Le fonctionnement normal de l'organe de commande pour 40 transférer un signal de tâche entre un microprocesseur émetteur et un microprocesseur récepteur est le suivant. Après qu'un microprocesseur émetteur à exécuté un programme qui fait apparaître en sortie un signal de tâche pour un processeur associé, il lit le mot d'état 261 pour déterminer si l'interface interproces-45 seur est vide et prête à recevoir un message. Dans l'affirmative, il charge l'interface, en commençant avec la mémoire intermédiaire de message 260, et en terminant avec le mot d'ordre du message 1, dans la mémoire de mot d'état 261. Le multiplexeur d'adresse de mémoire intermédiaire commute ensuite la com-50 mande d'adresse de la mémoire 260 entre le microprocesseur émetteur et le microprocesseur récepteur. Au cours de son cycle normal de traitement des parties du dispositif de commutation qui lui sont affectées, le microprocesseur récepteur explore le mot d'état pourvoir s'il existe des signaux de tâche en attente 55 d'exécution. Lorsque ce microprocesseur reconnaît l'existence de données chargées dans la mémoire de mot d'état 261, il commence par lire à nouveau ce mot d'état pour s'assurer que les informations sont stabilisées, puis passe à la lecture et à l'exécution de chaque signal de tâche contenu dans l'interface 60 interprocesseur. Après exécution de la dernière tâche, le processeur récepteur applique un signal approprié sur les lignes de commande 257,257' pour restaurer la mémoire de mot d'état 261, ce qui indique que l'interface interprocesseur est prête pour transférer un autre message.
65 II existe 256 positions de mémoire réservées à l'adressage de l'interface interprocesseur, pour chaque microprocesseur. Les microprocesseurs émetteur et récepteur peuvent commodément utiliser des adresses identiques pour accéder à l'interface inter
13
631 036
processeur qui les relie. Il existe deux groupes d'utilisation des adresses, à savoir, l'un relatif essentiellement à l'unité de commande d'états, et l'autre relatif essentiellement à l'unité de commande de base de données.
Le plan d'adressage complet de l'interface interprocesseur utilise les 8 bits d'ordre supérieur comme adresse de déplacement pour une position de l'interface. Plus précisément, les 8 bits d'ordre supérieur doivent présenter une configuration particulière pour permettre à n'importe quel processeur d'adresser son interface interprocesseur. Les 4 bits suivants sélectionnent une interface interprocesseur particulière (1 parmi 16). Comme il a été indiqué en relation avec la figure 7, les 4 bits d'ordre inférieur sélectionnent des mots particuliers dans l'interface.
Du fait, en partie, de l'architecture répartie de l'organe de commande, les programmes qui sont relatifs à l'enregistrement ou la lecture dans les interfaces interprocesseurs sont les mêmes pour tous les microprocesseurs. Dans un microprocesseurs émetteur, l'opération d'enregistrement ou d'écriture s'effectue par un sous-programme, une fois qu'une file d'attente d'interface interprocesseur a été chargée par d'autres sous-pro-grammes. Lorsqu'un sous-programme d'un microprocesseur crée des signaux de tâche pour un processeur associé, ces signaux de tâche sont chargés dans une file d'attente d'interface interprocesseur dans sa mémoire de données. Le sous-programme d'enregistrement en interface interprocesseur est appelé périodiquement par le programme principal du processeur. Le sous-programme d'enregistrement en interface interprocesseur contrôle la file d'attente d'interface interprocesseur pour chercher des messages en attente d'émission. En cas d'existence de tels messages, ce sous-programme contrôle la mémoire de mot d'état 261 dans l'interface interprocesseur. Si tous les bits contenus dans cette mémoire sont à 0 (interface disponible), le sous-programme charge le plus grand nombre possible de signaux de tâche en attente dans l'interface. Il fait suivre les signaux de tâche par un 0 dans la position de mémoire immédiatement suivante, à moins que l'ensemble des 16 mots de l'interface interprocesseur soit utilisé. Enfin, il charge en dernier le mot 1 avec le code de référence du premier message, ce qui indique que l'interface est prête pour une opération de lecture.
Dans le processeur récepteur, le programme principal appelle périodiquement le sous-programme analyseur d'ordre, qui contrôle chaque interface interprocesseur entrante pour chercher des signaux de tâche en attente de traitement. Plus précisément, l'analyseur d'ordre provoque la lecture de la mémoire de mot d'état 261 de chaque interface interprocesseur entrante, pour détecter un état différent de 0 (état prêt). En cas de détection d'une interface prête, l'analyseur relit le mot d'ordre pour s'assurer de son intégrité. Ce mot fait l'objet d'un contrôle pour voir s'il ne comporte que des 0 (arrêt/absence d'ordre), et dans le cas où ce mot ne comporte que des 0, l'analyseur rend la commande au programme principal. Si le mot d'état est valide, l'analyseur d'ordre analyse l'ordre qui correspond à ce mot et saute au sous-programme qui traite cet ordre particulier. Ce sous-programme lit les données qui suivent le mot d'ordre, et accomplit les fonctions demandées, après quoi il retourne à l'analyseur d'ordre avec un pointeur de mémoire qui désigne l'ordre suivant éventuel. L'analyseur contrôle que la position qui correspond au mot d'ordre suivant est toujours dans l'interface interprocesseur et, dans l'affirmative, lit l'ordre suivant. Si cet ordre ne comporte que des 0, l'analyseur retourne au programme principal, comme il a été indiqué précédemmment. Si l'ordre est valide, l'analyseur le traite de la manière décrite précédemment. Ce traitement se poursuit jusqu'à ce que tous les signaux de tâche contenus dans l'interface interprocesseur aient été épuisés, après quoi le processeur récepteur restaure le mot d'état, puis rend la commande au programme principal.
Structure des interfaces interprocesseurs (figures 9a—9h)
Connaissant maintenant la structure des interfaces interprocesseurs et leur fonctionnement sous la commande des programme des processeurs émetteur et récepteur respectifs, on 5 considérera les figures 9a-9h qui représentent un schéma développé d'un mode de réalisation préféré d'une telle interface interprocesseur.
Chargement de l'interface interprocesseur io On considérera tout d'abord la figure 9a sur laquelle apparaissent en 250 les lignes d'adresse de la partie émettrice SA1-SA16 et SAP, qui proviennent du microprocesseur émetteur. Des circuits d'attaque inverseurs, désignés globalement par la référence 280, couplent les signaux d'adresse de la partie émet-15 trice aux circuits de décodage. Les huit bits d'ordre supérieur SA9-SA16 qui, comme on le rappelle, définissent une adresse de déplacement fixe affectée aux interfaces interprocesseurs, sont décodés par des circuits de portes 280. L'examen du schéma montre que l'adresse de déplacement correspond au nombre 20 hexadécimal 1F et la réception de ce nombre par le circuit de décodage 282 fait apparaître un état haut en sortie de la porte ET 283. Cette porte ET valide un comparateur 284 qui décode l'adresse qui est affectée à une interface interprocesseur particulière. On voit que les quatre lignes d'adresse SA5-SA8 sont 25 appliquées sur un groupe d'entrées du décodeur 284, pour être comparées avec les signaux d'adresse câblés ST4-ST8. Chaque interface interprocesseur comporte des connexions d'adresse dans le câblage qui se trouve à l'arrière du tiroir correspondant, et ces connexions affectent une adresse particulière à l'interface 30 considérée, à l'intérieur de son groupe. Ainsi, lorsque le microprocesseur émetteur place cette adresse sur les lignes d'adresse SA5-SA8, le comparateur 284 indique une concordance, ce qui valide l'interface interprocesseur considérée. On voit que le signal de sortie du décodeur 284 valide partiellement une paire de 35 portes NON-ET 285, 286 (figure 9b). La porte NON-ET 285 possède une seconde entrée qui reçoit un signal d'écriture de message SMWR* qui provient du microprocesseur émetteur. La sortie de la porte NON-ET 285 est branchée aux entrées d'écriture des circuits de mémoire 288 qui constituent la mémoire 40 intermédiaire de message 260, si bien que le microprocesseur émetteur peut écrire dans cette mémoire intermédiaire de message. La seconde entrée de la porte NON-ET 286 est connectée à la sortie d'une porte ET à quatre entrées 289, qui reçoit sur ses entrées les quatre signaux d'adresse d'émission d'ordre inférieur 45 de la partie émettrice SA1-SA4. Ainsi, lorsque les quatre bits d'ordre inférieur sont tous à l'état bas (ce qui place à l'état haut tous les signaux d'adresse inversés), la porte ET 289 est validée, ce qui valide la porte NON-ET 286. On voit que ceci se produit au moment où le microprocesseur émetteur adresse le mot 0 so dans la mémoire de l'interface interprocesseur, c'est-à-dire le mot d'état. On peut ainsi considérer que la sortie de la porte NON-ET 290 fournit un signal d'accès au mot d'état de la partie émettrice. Ce signal valide partiellement une porte NON-OU 290, dont la seconde entrée reçoit le signal d'écriture de 55 message d'émission SMWR*, par l'intermédiaire de deux inverseurs-séparateurs. La sortie de la porte NON-OU 290 est connectée aux entrées d'horloge des bascules 291, qui constituent une mémoire de mot d'état primaire 292, si bien que le microprocesseur émetteur peut écrire des informations dans cette mé-60 moire.
Le microprocesseur émetteur définit l'information qui est écrite dans la mémoire intermédiaire de message, ainsi que celle qui est écrite dans la mémoire de mot d'état, en plaçant 8 bits de données et un bit de parité sur les lignes de données qui sont 65 désignés globalement par la référence 251 (figure 9c). Les données de la partie émettrice SD1-SD8 et le bit de parité SDP sont transmis par un réseau de circuits d'attaque inverseurs désignés par la référence 294, et sont appliqués sur les entrées des circuits
631 036
14
de mémoire 288 de la mémoire intermédiaire de message 260, ainsi que sur les entrées de données des bascules 291.
Pour adresser les mémoires afin qu'elles enregistrent ces données dans des positions particulières, les quatre bits d'adresse d'ordre inférieur SAO-SA4 sont branchés aux entrées du multiplexeur d'adresse de mémoire intermédiaire 262, et les sorties de ce multiplexeur sont reliées aux entrées d'adresse des mémoires 288. L'entrée de sélection du multiplexeur d'adresse de mémoire intermédiaire 262 est attaquée par un circuit de décodage, désigné globalement par la référence 296, qui est sensible aux états de sortie du registre de mots d'état 292. On voit que les signaux de sortie D1-D8 du registre de mots d'état sont appliqués aux entrées de ce circuit de décodage, de façon que la sortie d'une porte NON-ET 297 ne soit à l'état bas que lorsque tous les bits du registre de mot d'état sont à 0. Dans ces conditions, la porte NON-ET 297, dont la sortie est branchée à l'entrée de sélection du multiplexeur d'adresse de mémoire intermédiaire 262, commande ce multiplexeur de façon qu'il transmette les signaux d'adresse d'ordre inférieur SA1-SA4 qui proviennent du microprocesseur émetteur. Dans les conditions inverses, cette porte commande le multiplexeur 262 de façon qu'il transmette les signaux d'adresse de la partie réceptrice RAI—RA4, qui seront envisagés ci-après. Dans les deux cas, les signaux d'adresse sont transmis à la mémoire intermédiaire 260, pour adresser sélectivement les positions de mot de cette mémoire. En résumé, lorsque le microprocesseur émetteur doit écrire un message dans une interface interprocesseur particulière, il adresse cette interface, adresse une position de mot particulière avec les quatre bits d'adresse d'ordre inférieur, et émet les données à écrire, en compagnie d'un signal d'écriture de message SMWR*, ce qui provoque l'écriture des données dans le mot sélectionné de la mémoire intermédiaire de message. Pour la dernière étape de chargement d'une interface interprocesseur, le microprocesseur émetteur adresse le mot d'état en faisant apparaître la valeur 0000 pour les quatre bits d'adresse d'ordre inférieur. Ceci valide la porte ET 289, qui valide à son tour la porte NON-ET 286, pour laisser passer vers la porte NON-OU 290 le signal d'écriture SMWR*, qui constitue un signal d'horloge pour les bascules 291. De ce fait, les données présentes sur les lignes de données du microprocesseur sont chargées dans le registre de mot d'état primaire. Le circuit de décodage 296 détecte la présence d'un mot d'état non nul, et commute alors la commande du multiplexeur d'adresse de mémoire intermédiaire 262, pour la faire passer du microprocesseur émetteur au microprocesseur récepteur.
On considérera maintenant la partie réceptrice qui estrë-présentée sur la figure 9d. On voit que les bits d'adresse 255, 255' de la partie réceptrice ne comportent que les 8 bits d'adresse d'ordre inférieur Al—A8, et le bit de parité AP. On a vu en relation avec la figure 6 que le microprocesseur récepteur communique avec l'interface interprocesseur par l'intermédiaire d'un prolongateur de ligne bus. Pour réduire au minimum le câblage entre baies, ainsi que pour améliorer la fiabilité, il est commode de décoder partiellement les adresses de réception au niveau du prolongateur de ligne bus lui-même, plutôt que de transmettre tous les bits vers les circuits d'ordre inférieur, c'est-à-dire l'interface interprocesseur dans ce cas. Comme il sera décrit ultérieurement, les huit bits d'adresse d'ordre supérieur sont décodés dans le prolongateur de ligne bus, et sont utilisés à ce niveau comme signaux de validation pour laisser passer les signaux de commande 257,257'. Ainsi, le signal de lecture RPL*, et le signal d'écriture WR* qui sont transmis à l'interface interprocesseur en 257,257', par le prolongateur de ligne bus, ne sont actifs que lorsque le microprocesseur récepteur fournit l'adresse de déplacement qui est affectée à l'interface interprocesseur considérée.
Les signaux d'adresse et de commande qui proviennent des exemplaires respectifs des microprocesseurs sont appliqués sur les entrées d'un groupe de multiplexeurs 2/1 300, qui font fonction de sélecteurs pour transmettre les signaux provenant de l'un ou de l'autre des exemplaires de microprocesseur. La sélection s'effectue par le signal de sortie d'un circuit d'attaque 301, qui s reçoit en entrée le signal ACT*/1, qui traduit l'état actif de l'exemplaire 1. Le signal d'émetteur actif SACT* fournit un signal de validation générale, et est produit par les circuits de ligne bus qui sont associés au microprocesseur. Les signaux SACT* sont appliqués par un inverseur 302 sur l'entrée d'une io porte NON-ET 304. La seconde entrée de la porte 304 est attaquée par une porte OU-EXCLUSIF 303 dont les entrées reçoivent les signaux ACT* pour les exemplaires 0 et 1, inversés respectivement par les portes 309 et 301. La sortie de la porte NON-ET 304 attaque l'entrée de validation des sélecteurs 300, 15 si bien que ces derniers ne sont validés que si le signal SACT* correspond à l'état actif, et si l'un ou l'autre des signaux ACT*, mais non les deux, correspond à l'état actif.
Comme dans le cas de la partie émettrice, les bits d'adresse intermédiaires A5-A8 adressent sélectivement des interfaces 20 interprocesseurs différentes, et sont appliqués à un comparateur 305 qui compare ces bits avec les signaux d'adresse câblés ST5-ST8. Lorsque le comparateur 305 détecte une coïncidence, il fournit un signal de sortie à l'état haut qui est transmis sur l'entrée A d'un décodeur du type 1/4,307 (figure 9e). Ce déco-25 deur est validé par un signal à l'état bas appliqué sur sa borne de commande par un inverseur 308, dont l'entrée reçoit l'impulsion de lecture RPL qui provient du microprocesseur actif. Le signal qui correspond à l'état actif de l'exemplaire 0 traverse un inverseur 309 et est appliqué sur l'entrée de commande de la moitié 30 supérieure du sélecteur 307, tandis que le signal qui correspond à l'état actif de l'exemplaire 1 traverse un inverseur 309 et attaque l'entrée de commande de la moitié inférieure. Ainsi, la moitié du sélecteur 307 qui est en service dépend de l'exemplaire du microprocesseur récepteur qui est actif. En supposant 35 que l'exemplaire 0 soit actif, l'information qui est appliquée sur les entrées A et B est décodée pour actionner l'une des quatre lignes de sortie supérieures. Lorsque le comparateur de traitement des communications 305 indique une coïncidence, et en supposant que le comparateur de maintenance 312 n'indique 40 pas de coïncidence, la sortie 1Y1 du sélecteur 307 est validée, ce qui valide une porte ET 314 qui fait apparaître en sortie un signal MRD0 qui traduit une opération de lecture pour l'exemplaire 0. Ce signal valide plusieurs circuits d'attaque à trois états 315 (figure 9f), ce qui permet la transmission des signaux de 45 données entre l'interface interprocesseur et les lignes de sortie de données d'exemplaire 0, D1/0-D7/0 et DP/0. Au contraire, lorsque le signal de commande correspondant à l'exemplaire 1 est actif, une porte ET 316 est validée, pour valider les circuits d'attaque 317, correspondant aux données de l'exemplaire 1. 50 Les données que doivent transmettre les circuits d'attaque sont appliquées à ces derniers par les sélecteurs 318, qui reçoivent sur un premier groupe d'entrées les 8 bits de message de données et le bit de parité, MD0-MD8 et MDP à partir de la mémoire intermédiaire de message 260, et qui reçoivent sur un 55 second groupe d'entrées les signaux de sortie d'un registre de mot d'état secondaire 320. La relation entre les registres de mot d'état primaire et secondaire sera décrite ultérieurement. On supposera pour l'instant que le registre de mot d'état secondaire 320 contient les mêmes données que le registre primaire 292. 60 L'entrée de sélection des multiplexeurs 318 est attaquée par une porte ET à quatre entrées 321 (figure 9d) qui est commandée par les quatre bits d'adresse d'ordre inférieur, inversés dans le sélecteur 300. Ainsi, lorsque tous ces bits sont à 0 (ce qui indique l'adressage du mot d'état), la porte ET 321 est validée, 65 si bien que les sélecteurs 318 transmettent les données provenant du registre de mot d'état secondaire vers le groupe actif de circuits d'attaque à trois états, 315, 317. Lorsque le mot adressé n'est pas le mot 0, la sortie de la porte ET 321 est à l'état bas, si
15
631 036
bien que les sélecteurs 318 transmettent les données qui proviennent du mot adressé de la mémoire intermédiaire 260. Le mot transmis dépend des quatre bits d'adresse d'ordre inférieur, et ces bits, inversés par le sélecteur 300, sont appliqués aux entrées du multiplexeur d'adresse de mémoire intermédiaire 262 (figure 9b). Lorsque la commande appartient au microprocesseur émetteur, le sélecteur est commandé par son entrée de sélection de façon à transmettre les adresses reçues, pour adresser des mots choisis dans les mémoires 288.
En résumé, on vient de décrire la structure qui permet à un microprocesseur émetteur d'écrire sélectivement des données dans une interface interprocesseur (comprenant la mémoire intermédiaire de message et la mémoire de mot d'état), ainsi que la structure qui permet au microprocesseur récepteur de lire les données contenues dans cette interface. Il apparaît clairement que la commande d'adresse de la mémoire de l'interface interprocesseur est transférée par matériel, à l'intérieur de l'interface interprocesseur, entre le microprocesseur émetteur et le microprocesseur récepteur. Ce transfert s'effectue plus particulièrement sous la commande du circuit de décodage 296 qui est sensible aux conditions du registre de mot d'état 292. Lorsque le registre contient une valeur nulle, les adresses de la partie émettrice S1-S4 sont transmises à la mémoire intermédiaire de message 260, par le multiplexeur 262. Pour toutes les autres conditions du registre de mot d'état, ce sont les signaux d'adresse de la partie réceptrice RA1-RA4 qui adressent cette mémoire.
Fonctions communes aux parties émettrice et réceptrice d'une interface interprocesseur.
Du fait que le mot d'état fait fonction d'indicateur prêt/ terminé dans le mode de réalisation considéré, il est nécessaire de permettre au microprocesseur émetteur de lire le mot d'état pour déterminer si l'interface interprocesseur est disponible pour recevoir un signal de tâche. De façon similaire, il est nécessaire de permettre au microprocesseur récepteur d'écrire dans le mot d'état, pour signaler la fin du traitement des signaux de tâche qui ont été écrits précédemment. On considérera maintenant les éléments qui permettent d'accomplir ces fonctions.
Dans le mode de réalisation avantageux considéré, le mot d'état est enregistré dans des registres primaire et secondaire 292,320. Ceci constitue un perfectionnement à la technique qui n'utilise qu'un seul registre auquel accèdent à la fois les processeurs émetteur et récepteur. Dans le cas du traitement des appels, les deux procédés conviennent, du fait que le processeur récepteur considère toujours deux fois le mot d'état, pour s'assurer que les données correspondantes sont valides. Cependant, dans un nombre de cas restreint en mode de maintenance, le mot d'état peut être écrit par un processeur, puis lu par l'autre avant la stabilisation des données. La configuration représentée utilisant un registre primaire et un registre secondaire pour le mot d'état est destinée à éviter ce risque d'erreur.
Comme il a été indiqué précédemment, le registre de mot d'état primaire 292 reçoit la partie de code de référence d'un signal d'ordre, au cours de la dernière étape de chargement d'une interface interprocesseur. Le mot de données est introduit dans le registre primaire par le signal d'écriture de mot d'état SWR qui est produit par la porte NON-OU 290. Ensuite, le circuit de décodage 296 reconnaît l'état non nul du mot d'état primaire, et transfère la commande d'adresse de la mémoire intermédiaire de message 260 au processeur récepteur. Cependant, dans ces conditions le processeur émetteur conserve la possibilité d'écrire dans le mot d'état, pour déterminer le moment où l'interface interprocesseur est à nouveau disponible pour recevoir un autre signal de tâche. Dans ce but, une première entrée d'une porte NON-ET 330 est attaquée par le signal de sortie du comparateur de traitement de communications 284, dont la sortie passe à l'état haut lorsque l'interface interprocesseur considérée est adressée. La seconde entrée de la porte NON-ET 303 reçoit l'impulsion de lecture d'émission inversée SRPL. Lorsque ces deux signaux sont simultanément présents, la sortie de la porte NON-ET 330 passe au niveau bas, et ce signal au niveau bas est appliqué par la porte ET 331 sur 5 les entrées de commande des sélecteurs 332. Ces sélecteurs transmettent donc l'un des deux groupes de données d'entrée, c'est-à-dire les données de message MD1—MD8, MDP, ou les données de mot d'état D1-D8, DP, en fonction de l'état de l'entrée de sélection. Lorsque le microprocesseur émetteur lit le io mot d'état, il fournit la valeur 0 pour les quatre bits d'adresse d'ordre inférieur, ce qui valide la porte ET 289, pour sélectionner les données de mot d'état, comme il a été décrit précédemment. Ainsi, le microprocesseur émetteur peut accéder au registre de mot d'état primaire 292, même si la commande a été 15 transmise au microprocesseur récepteur.
Comme il a été indiqué précédemment, que le microprocesseur récepteur commande ou non l'interface interprocesseur, il explore périodiquement le mot d'état pour détecter les signaux de tâche à exécuter. Avec la configuration représentée, compre-20 nant un registre primaire et un registre secondaire, ce microprocesseur peut lire à tout instant le mot d'état du registre secondaire, et il peut mettre à jour ce mot d'état secondaire à partir du mot d'état primaire à tout instant, sauf lorsque le processeur émetteur accède au mot d'état primaire. Dans ce but, la sortie 25 de la porte NON-ET de validation d'émission 286 (figure 9b) est reliée à l'entrée d'une porte ET 335 (figure 9e) dont la sortie est elle-même reliée à l'entrée D d'une bascule 336. Ainsi, lorsque la partie émettrice est active, la sortie de la porte 335 demeure au niveau bas, si bien que la sortie Q de la bascule 336 30 demeure au niveau haut, même lorsque cette bascule reçoit un signal d'horloge. Ceci empêche l'application de signaux d'horloge au registre de mot d'état secondaire 320, si bien qu'il conserve les données qui ont été écrites au moment de la dernière mise à jour à partir du registre primaire. Cependant, même dans 35 le cas où le processeur récepteur adresse l'interface interprocesseur considérée, pour lire le mot d'état, le comparateur 305 reçoit les signaux en coïncidence, et commande le sélecteur 307 pour qu'il produise un signal de lecture de message MRDO qui, en combinaison avec l'adresse 0 que détecte la porte ET 321, 40 valide les circuits d'attaque à trois états 315, pour lire le mot d'état secondaire.
Lorsque la partie émettrice n'accède pas au registre de mot d'état, le signal de validation d'émission qui est appliqué sur une entrée de la porte ET 335 est à l'état haut. La seconde entrée de 45 cette porte reçoit la sortie Q d'une autre bascule 337 qui demeure à l'état haut, sauf dans les conditions indiquées ci-après. Ainsi, dans les conditions normales, la sortie de la porte ET 335 est à l'état haut, ce qui maintient un signal à l'état haut sur l'entrée D de la bascule 306. Le signal d'horloge de la bascule 50 336 provient d'une porte ET 338, dont une première entrée est attaquée par une porte ET 339. On voit que la porte ET 339 est validée chaque fois que l'interface interprocesseur considérée est adressée avec des bits d'ordre intérieur qui désignent le mot d'état (0000). La seconde entrée de la porte ET 338 reçoit 55 l'impulsion de lecture RPL provenant du microprocesseur actif, par l'intermédiaire du sélecteur 300. Ainsi, le microprocesseur récepteur introduit un bit 1 dans la bascule 336, ce qui fait passer sa sortie Q à l'état bas. L'inverseur 340, la résistance 341 et le condensateur 342, rétrocouplés sur l'entrée de remise à 60 zéro de la bascule 336 par l'inverseur 343, font fonctionner cette bascule en multivibrateur monostable. Au moment de l'application d'un signal d'horloge, la sortie Q passe à l'état bas, puis retourne à l'état haut au bout d'une durée prédéterminée. Ainsi, le signal d'horloge de lecture d'état SRC qui apparaît en sortie 65 de l'inverseur 340 se présente sous la forme d'une impulsion positive de courte durée qui est appliquée sur les entrées d'horloge du registre de mot d'état secondaire 320. Les signaux d'entrée de ce registre sont constitués par les signaux de sortie du
631 036
16
registre primaire, si bien que l'apparition d'un signal d'horloge de lecture d'état fait correspondre les sorties du registre de mot d'état secondaire 320 avec les données qui sont enregistrées dans le registre primaire 292. Ces données sont appliquées aux entrées des sélecteurs 318, qui les transmettent par les circuits d'attaque à trois états au microprocesseur récepteur, comme il a été décrit précédemment. Ainsi, le microprocesseur récepteur peut contrôler le registre de mot d'état secondaire pour déterminer s'il existe un message en attente.
Le microprocesseur récepteur a également la possibilité d'écrire dans le registre de mot d'état primaire, pour signaler au microprocesseur émetteur que l'interface interprocesseur est disponible pour la réception de signaux de tâche. Lorsque le registre de mot d'état primaire 292 doit être remis à zéro, comme au cours du traitement normal, le microprocesseur récepteur adresse le registre de mot d'état de l'interface interprocesseur appropriée, ce qui valide la porte ET 339, dont la sortie est branchée à l'entrée de données d'une bascule 344. Ainsi, lorsque cette bascule reçoit un signal d'horloge, sa sortie Q passe à l'état haut, ce qui valide partiellement une porte NON-ET 345, qui engendre un signal de remise à zéro d'état SR. Ce signal est appliqué sur l'entrée de positionnement de chacune des bascules 291 du registre de mot d'état primaire. Dans un second type de fonctionnement, le fait d'introduire un zéro dans la bascule 344 valide une autre porte NON-ET 346, qui engendre un signal de positionnement d'état SS, qui est appliqué sur l'entrée de remise à zéro de chacune des bascules 291, ce qui place le mot d'état primaire dans une condition dans laquelle tous ses bits sont à 1. Cependant, cette fonction n'est utilisée qu'en mode de maintenance.
Le signal d'horloge destiné à la bascule 344 provient d'une porte ET 348 qui possède une première entrée attaquée par la porte NON-OU 349. La porte 349 reçoit elle-même le signal de sortie à l'état haut de la porte ET 339 lorsque le mot d'état est adressé par le processeur récepteur. La seconde entrée de la porte ET 348 reçoit le signal d'écriture WR*, inversé dans le sélecteur 300. La coïncidence du signal d'adresse et du signal d'écriture applique un signal d'horloge à la bascule 344, ainsi qu'à une seconde bascule 349. On note qu'il est également possible d'appliquer un signal d'horloge à ces bascules par un signal à l'état haut produit par la porte ET 350, qui est à l'état actif en mode de maintenance.
Comme il a été indiqué précédemment, lorsque la bascule 344 reçoit un signal d'horloge alors que son entrée D est à l'état haut, elle valide partiellement la porte NON-ET 345, pour engendrer un signal de remise à zéro d'état. L'entrée de données de la bascule 349 est reliée à la tension d'alimentation positive, et lorsque cette bascule reçoit un signal d'horloge, sa sortie Q passe à l'état haut. Ce signal à l'état haut est appliqué sur une porte ET 351, dont la seconde entrée est attaquée par le signal de validation d'émission. On rappelle que ce signal n'est à l'état bas que lorsque le processeur émetteur adresse le mot d'état, et est à l'état haut dans tous les autres cas. De ce fait, la porte ET 351 transmet un signal d'horloge à la bascule 337. Du fait que l'entrée de données de cette bascule est reliée à la tensiond'ali-mentation positive, elle réagit en faisant passer sa sortie Q à l'état bas. La bascule 337 est associée aux inverseurs 353,356, à la résistance 354 et au condensateur 355, ce qui constitue un circuit monostable. Au voisinage de la fin de la période du multivibrateur monostable, la sortie de l'inverseur 357 passe à l'état haut, ce qui valide la porte NON-ET 345, pour transmettre le signal de remise à zéro d'état au registre de mot d'état primaire. Ce registre est ensuite remis à zéro, ce qui indique au microprocesseur émetteur que l'interface interprocesseur est disponible. Il est intéressant de noter que le multivibrateur monostable qui comprend la bascule 337 ne peut pas recevoir de signal d'horloge lorsque le microprocesseur émetteur adresse le mot d'état primaire, afin d'empêcher une lecture de données transitoires erronées par le microprocesseur émetteur. Il est également intéressant de noter que le registre de mot d'état secondaire ne peut pas être mis à jour pendant un accès au registre primaire, afin d'empêcher que le microprocesseur récepteur reçoive des don-5 nées transitoires erronées.
Circuits de maintenance
Les aspects de maintenance des circuits de l'interface interprocesseur ne seront décrits que brièvement, du fait que l'isolalo tion automatique de défaut ne constitue pas un élément important de l'invention. En considérant tout d'abord la partie réceptrice, on voit que les signaux d'adresse entrants sont appliqués à un circuit de contrôle de parité 360, dont la sortie est reliée à une bascule d'erreur de parité 361, par l'intermédiaire des 15 portes 362. Cette bascule reçoit un signal d'horloge chaque fois qu'une erreur de parité est détectée au cours d'un cycle de lecture ou d'écriture, et lorsque le microprocesseur récepteur accède à l'interface interprocesseur, soit en mode de traitement des communications, soit en mode de maintenance. Le signal de 20 sortie de la porte ET 363 est appliqué non seulement à l'entrée d'horloge de la bascule de parité 361, mais également à une paire de portes NON-ET qui attaquent les lignes de fonctionnement correct des exemplaires respectifs.
Pour permettre au microprocesseur récepteur d'accéder à 25 l'interface interprocesseur en mode de maintenance, on utilise un second comparateur 312 pour détecter l'adresse de maintenance. L'adresse de maintenance pour les interfaces interprocesseurs est définie par une adresse de déplacement d'interface interprocesseur pour les bits d'adresse d'ordre supérieur, 0 pour 30 les bits d'adresse A5-A8, et l'adresse de l'interface interprocesseur considérée dans les bits d'adresse Al—A4. Une porte ET à quatre entrée 365 détecte l'état 0 pour l'ensemble des bits AS-AS, afin de valider le comparateur 312. Ce comparateur compare les signaux d'adresse câblés ST5-ST8 avec les bits d'adres-35 se Al—A4, pour produire un signal de validation qui est appliqué au circuit de décodage 362, ainsi qu'au décodeur 307, du type 4/2. Lorsque le comparateur 312 est validé, la sortie 1Y2 ou 2Y2 du décodeur 307 est à l'état actif, en fonction de l'exemplaire actif du microprocesseur récepteur. Ainsi, les signaux de 40 lecture de maintenance MNTRD pour l'exemplaire 0 ou l'exemplaire 1 sont engendrés respectivement par les portes ET 366 et 367. Ces signaux valident l'un des circuits d'attaque à trois états 368 ou 369, qui lit le signal de sortie de la bascule d'erreur de parité et l'applique sur la ligne de données D1 du microproces-45 seur actif. Les signaux D1 sont également renvoyés par le circuit de portes 369,370, pour remettre à zéro la bascule d'erreur de parité 361, en mode d'écriture.
On considérera maintenant la partie émettrice, dans laquelle les circuits de contrôle de parité 372 effectuent un contrôle de 50 parité sur les lignes d'adresse entrantes. De façon similaire à la partie réceptrice, le signal de sortie du circuit de contrôle de parité est appliqué sur l'entrée d'horloge d'une bascule d'erreur de parité d'adresse 373. Il existe également une ligne de fonctionnement correct qui est attaquée par une porte NON-OU 55 374, faisant partie du circuit de transmission d'horloge de la bascule d'erreur de parité 373. Les bits de données du processeur émetteur font également l'objet d'un contrôle de parité dans le circuit de contrôle de parité 316, dont la sortie attaque une porte NON-OU 377, qui applique un signal d'horloge sur 60 une bascule d'erreur de parité de données 378. La sortie de la porte 377 attaque également la ligne de fonctionnement correct mentionnée précédement.
Le processeur émetteur comporte également un comparateur de maintenance 380 qui répond à la même adresse que le 65 comparateur de maintenance décrit en relation avec le circuit de réception. Lorsque ce comparateur reconnaît l'adresse de maintenance, il fournit un signal de sortie à l'état haut qui, en combi-Jiaison avec une impulsion de réception SRPL*pour la partie
17
631036
réceptrice, valide une porte ET 381 qui actionne le groupe de Relation entre le microprocesseur et la mémoire de programme circuits d'attaque à trois états 382, pour lire les données qui sont Après avoir considéré en détail la structure qui établit les enregistrées dans les bascules d'erreur de parité 373, 378. voies de communication spécialisées entre les processeurs asso-
L'adressage de l'interface interprocesseur en mode de mainte- ciés de la configuration répartie, on considérera maintenant les nance, en combinaison avec un signal d'écriture d'émission 5 circuits de chaque processeur, et en particulier la configuration
SMWR* valide partiellement une paire de portes NON-ET de lignes bus qui établit la liaison entre chaque exemplaire du
383,384, qui reçoivent les bits de données d'émission SDÌ et microprocesseur et les exemplaires de mémoire de programme
SD2, afin de remettre à zéro les bascules d'erreur de parité 373, associés. La figure 10 représente un multiplexeur de lignes bus
378. de commande, comme par exemple le mutliplexeur 220 ou 220'
Décodage partiel des adresses de la partie réceptrice 10 décrit en relation avec la figure 6. Le multiplexeur de lignes bus
On considérera maintenant brièvement la figure 9g qui de commande comporte un multiplexeur d'adresse et de com-
montre une partie d'un prolongateur de ligne bus, par exemple mande 440, et un multiplexeur de données 450, qui sont con-
le prolongateur de ligne bus 221 de la figure 6, qui effectue le nectés tous deux aux deux exemplaires 200,200' du micropro-décodage des bits d'adresse d'ordre supérieur pour le processeur cesseur associé, et qui sont en outre connectés à une seule mé-
émetteur. II faut noter qu'il est tout à fait possible de décoder 15 moire de programme 201. Le multiplexeur permet en fait à l'un l'ensemble des 16 bits d'adresse au niveau de la partie réceptrice ou l'autre des microprocesseurs connectés d'utiliser la mémoire de l'interface interprocesseur, comme c'est le cas pour la partie de programme associée, ce qui permet d'obtenir une configura-
émettrice. Dans cette mesure, on peut considérer que le circuit tion microprocesseur-mémoire capable de fonctionner, même de la figure 9g constitue une partie de l'interface interproces- en présence de défauts des circuits. Les signaux qui sont trans-
seur. 20 mis entre le multiplexeur de lignes bus de commande et les
Le circuit de décodage d'adresse qui est représenté sur la exemplaires respectifs du microprocesseur comprennent 16 bits figure 9g comprend une paire de comparateurs 386, 387 qui d'adresse plus 1 bit de parité, 401,401 ', des signaux de com-
décodent les bits d'adresse d'ordre supérieur A10-A16 qui pro- mande 402,402', et des signaux de commande de configuration viennent du microprocesseur récepteur. On a indiqué précé- de lignes bus 403,403', des signaux «exemplaire 0 en service»/
demment que l'adresse de déplacement qui est affectée aux in- 25 «exemplaire 1 en service», 404,404' et 8 bits de données plus terfaces interprocesseurs est 1F. Ainsi, les quatre bits d'ordre un bit de parité 405,405'. La figure lia montre que les 16 bits supérieur sont décodés dans le comparateur 387 qui produit un du signal d'adresse sont transmis par une série de multiplexeurs signal de sortie à l'état haut lorsque les bits d'adresse A16-A13 du type 2/1,444-447, dont les sorties sont branchées à plusieurs sont respectivement 0001. Ce signal de sortie est appliqué sur circuits d'attaque à portes NON-OU 444'-447'. Les sorties du l'entrée de validation du décodeur 386, qui compare les bits 30 circuit d'attaque fournissent des signaux d'adresse A1-A16 qui d'adresse A10-A12 avec les bits d'adresse câblés ST10-ST12. sont transmis à la ligne bus d'adresse de mémoire de pro-
Le câblage affecte une adresse au prolongateur de ligne bus gramme. Le signal de parité d'adresse AP est sélectionné dans le considéré. Pour le prolongateur de ligne bus qui attaque les multiplexeur 466. Le signal d'adresse sélectionné dépend de interfaces interprocesseurs, cette adresse est égale à 111. Lors- l'état des lignes d'exemplaire actif 404,404'. Ces signaux sont que cette adresse apparaît sur les lignes A10-A12, le compara- 35 transmis par les portes OU—EXCLUSIF respectives 462,461,
teur 386 produit un signal de sortie à l'état haut qui est transmis pour attaquer une autre porte OU-EXCLUSIF 463. En outre,
par l'inverseur 388 afin de valider partiellement une paire de la porte OU-EXCLUSIF 462, attaquée par le signal «exem-
portes NON-ET en logique inversée, 389,390. Dans ces condi- plaire 1 actif» attaque les entrées de sélection des multiplexeurs tions, la porte 389 est validée de façon à transmettre le signal 2/1,444-447, ainsi que des multiplexeurs 466,467.
d'écriture SWR*, lorsqu'il est produit par le microprocesseur, 40 En outre, les sorties des portes OU-ËXCLUSIF 461,462 afin de valider partiellement une autre paire de portes NON-ET sont connectées aux entrées d'une paire de portes NON-ET
391, 392. De façon similaire, la porte 390 est validée de façon à 464,465, pour valider partiellement ces portes. La porte OU-
transmettre le signal de lecture SPL*, lorsqu'il est présent, afin EXCLUSIF 463 produit un second signal de validation partielle de valider partiellement une autre paire de portes NON-ET qui est transmis par la porte NON-ET 463a et l'inverseur 463b.
393,394. 45 La seconde entrée de la porte NON—ET 463a reçoit un signal
La porte particulière qui transmet le signal est déterminée qui provient de la sortie du multiplexeur 466, et qui est le signal par l'état du bit d'adresse A9 du microprocesseur. Ce bit choisi parmi les signaux de commande de configuration de lignes d'adresse est transmis par une paire d'inverseurs 395, 396, si bus 403,403', SR/CO ou SR/C1. Le dernier signal d'entrée des bien que lorsque le bit d'adresse est à l'état 1, les portes NON- portes NON-ET 464, 467 est le signal de lecture de mémoire
ET 392 ou 394 sont validés. De façon similaire, lorsque le bit 50 MRD qui provient du microprocesseur actif par l'intermédiaire d'adresse est à l'état 0, les portes NON—ET 391 ou 393 sont du sélecteur 467 et des inverseurs 471,471a. Ainsi, en fonction validées. Le bit d'adresse 9 est utilisé pour effectuer un déco- de l'exemplaire de microprocesseur qui est actif, et en présence dage ultérieur, en général pour permettre l'attaque de câbles d'un signal de lecture de mémoire, l'une des portes NON-ET
séparés A et B, afin de desservir deux éléments distincts de 464,465 est validée pour engendrer des signaux de commande matériel d'ordre inférieur. Lorsqu'il est utilisé avec les interfaces 55 internes permettant d'accéder à la ligne bus de données,
interprocesseurs, le bit A9 est toujours à 1, pour satisfaire la Le multiplexeur 467 reçoit les signaux de commande 463,
condition d'une adresse de déplacement égale à 1F, pour adres- 463' à partir des exemplaires respectifs, et en particulier les ser les interfaces interprocesseurs. signaux de lecture SRD, les signaux d'écriture SWR et les si-
On voit que les portes 391,392 engendrent les signaux gnaux d'accès en mémoire SMAC. Il sélectionne le signal prove-d'écriture WR*A et WR*B. Le premier de ces signaux est appli-60 nant de l'exemplaire approprié, sous la commande du signal qué à l'interface interprocesseur du même exemplaire, et le se- «exemplaire 1 actif», et applique ces signaux aux circuits d'atta-
cond est appliqué à l'interface interprocesseur de l'autre exem- que respectifs 471,473,475. Le circuit d'attaque 475 produit un plaire. De façon similaire, les portes 396,394 produisent les signal d'accès en mémoire qui est utilisé dans la mémoire en signaux de lecture RPL*A et RPL*B, qui sont appliqués de compagnie des bits d'adresse. La porte NON-ET 473 répond au façon similaire. On a décrit précédemment la façon dont ces 65 signal d'écriture du sélecteur 467, ainsi qu'au signal de sortie de signaux commandent la lecture de la mémoire temporaire de l'inverseur 464b (qui indique que le signal «exemplaire 1 actif» l'interface interprocesseur, et l'écriture dans la mémoire de mots est à l'état haut), en engendrant un signal d'écriture en mémoire d'état. MWR. L'inverseur 471 inverse simplement le signal de lecture
631 036
18
sélectionné SRD pour produire un signal de lecture en mémoire MRD. En plus de sa fonction dans la mémoire, ce signal est inversé par l'inverseur 471a, pour être appliqué sur une entrée de la porte OU-EXCLUSIF 478, afin de produire un signal 479 qui sera décrit en relation avec les circuits de données de mémoire de la figure 11b. Le signal de lecture en mémoire inversé fait également fonction de signal de validation partielle pour les portes NON-ET à trois entrées 464,465, décrites précédemment.
La figure 11b montre le multiplexeur de données qui traite l'échange bidirectionnel de données entre la mémoire de programme associée et l'exemplaire actif du microprocesseur. Ainsi, la partie gauche de la figure 1 lb montre les données de mémoire MD1-MD8, MDP, tandis que la partie droite montre les signaux D1-D8 et DP pour les exemplaires 0 et 1 des microprocesseurs. Les signaux de données de mémoire sont transmis à des paires de portes NON-OU 481,485, pour transmettre les données adressées entre la mémoire et le microprocesseur. Les portes 481 ne sont validées que lorsque le signal de commande directe pour l'exemplaire 0, DC/CO produit par la porte NON-ET 465 est actif, tandis que les portes 485, ne sont validées que lorsque le signal de commande directe pour l'exemplaire 1, DC/ Cl, produit par la porte NON-ET 464 est actif. Les signaux qui sont transmis par le réseau de portes validées sont inversés en 483 ou 487, pour apparaître sous la forme des données destinées à l'exemplaire 0 ou 1 des microprocesseurs.
En ce qui concerne le transfert des données dans l'autre sens, les données qui proviennent du microprocesseur et qui sont destinées à un mot de mémoire qui a été adressé sont appliquées aux entrées des réseaux de circuits d'attaque à trois états, 482,484,486,488. On voit que les données qui correspondent à l'exemplaire 0 sont appliquées sur les entrées des circuits d'attaque 482,486, tandis que les données qui correspondent à l'exemplaire 1 sont appliquées sur les entrées des circuits d'attaque 484,488. Les sorties des deux circuits d'attaque qui correspondent à chaque position de bit sont mises en commun, et sont reliées à la ligne bus de données de mémoire, pour écrire ces données en mémoire. Le signal de sortie 479 de la porte OU-EXCLUSIF 478 constitue un premier signal de validation pour le réseau de circuits d'attaque à trois états, et une entrée de cette porte OU—EXCLUSIF est attaquée par un signal de sortie d'écriture d'état SWO qui provient du microprocesseur actif. Le signal de validation n'est à l'état bas que pendant un cycle d'écriture du processeur, si bien que les circuits d'attaque à trois états 482,484,486,488 sont hors service pendant le reste du temps. Les signaux d'exemplaire actif constituent des seconds signaux de validation pour les circuits d'attaque à trois états. Lorsque l'exemplaire 1 est actif, la ligne 491, qui correspond au signal «exemplaire 1 actif» met hors service les circuits d'attaque 482,486 de l'exemplaire zéro, tandis que le signal 493, qui correspond au signal «exemplaire 0 actif» valide les circuits d'attaque 484,488 qui correspondent à l'exemplaire 0. Ainsi, l'exemplaire 1 des microprocesseurs peut effectuer une opération d'écriture dans la mémoire associée. Dans les conditions inverses, les circuits d'attaque 482,486 sont validés pour permettre à l'exemplaire 0 des microprocesseurs d'effectuer une opération d'écriture dans la mémoire associée.
Grâce à cette configuration de circuit, chaque microprocesseur dispose d'un accès complet et indépendant à chaque exemplaire de mémoire, si bien qu'on peut obtenir une configuration capable de fonctionner, même en présence de défauts importants dans les circuits.
Après avoir décrit la façon selon laquelle chaque microprocesseur communique avec sa propre mémoire de programme, et la structure qui permet la communication entre processeurs associés, on considérera maintenant les circuits d'interface qui permettent à un microprocesseur d'accéder aux parties du dispositif de commutation dont le traitement lui incombe. Comme il a été indiqué précédemment de façon générale, le dispositif de commutation comporte des points de détection qui fournissent des Stimuli d'entrée à l'organe de commande, et des points de commande par lesquels l'organe de commande peut produire s l'action désirée dans le dispositif de commutation. On peut dire de façon générale qu'un processeur accède aux points de commande et de détection associés (s'il existe de tels points pour un processeur particulier) par l'intermédiaire d'une interface à deux niveaux, décrite en relation avec la figure 6. Plus précisé-10 ment, le microprocesseur peut accéder par le prolongateur de ligne bus à l'un des circuits d'interface de niveau élevé 231 ou 231', et peut accéder par ces circuits à un plus grand nombre de circuits d'interface de bas niveau 233-235. Grâce à cette configuration, le microprocesseur associé peut adresser des groupes 15 de 8 points de commande ou de 8 points de détection pour lire ou écrire des données, comme si ces groupes étaient des mots de mémoire.
On se reportera maintenant à la figure 12 qui représente un schéma synoptique détaillé d'un circuit d'interface de niveau 20 élevé qui décode partiellement les signaux d'adresse provenant du microprocesseur associé, afin d'adresser l'un des différents circuits d'ordre inférieur, et qui conduit les signaux de données entre le microprocesseur et le circuit d'ordre intérieur. Les figures 13 a—13b représentent un schéma logique plus détaillé de 25 l'interface de niveau élevé, et le groupement des différents circuits, et l'affectation des numéros de référence de ces figures sont en correspondance avec la figure 12. De ce fait, la description ci-après s'applique à la fois à la figure 12, qui permet de comprendre le fonctionnement d'ensemble et aux figures 13a— 30 13b, qui permettent d'étudier la structure qui réalise ce fonctionnement.
On a indiqué en relation avec la figure 6 que les deux exemplaires d'un circuit d'interface de niveau élevé peuvent recevoir des signaux d'entrée provenant des deux microprocesseurs en 35 double, et les figures 12,13a et 13b montrent qu'il existe plusieurs multiplexeurs du type 2/1 qui sélectionnent les signaux à partir de l'exemplaire actif des microprocesseurs, ou acheminent les signaux vers cet exemplaire. Un premier multiplexeur du type 2/1, portant la référence 501 (figures 12 et 13a) fait fonc-40 tion de sélecteur d'adresse, et reçoit en entrée les bits d'adresse Al—A16 et le bit de parité AP provenant de l'exemplaire 0,
ainsi que les bits correspondants de l'exemplaire 1. Un multiplexeur de sélection de données 503 commande le transfert des bits de données D1-D8 et DP entre les exemplaires respectifs 45 du microprocesseur associé et l'interface de niveau élevé, et un circuit d'attaque de données 521 accomplit cette fonction pour le transfert des données en sens inverse. Un autre multiplexeur qui constitue un sélecteur de commande 505 reçoit sur ses entrées des signaux de commande d'écriture et de lecture pour les 50 exemplaires 0 et 1, afin d'accomplir une sélection entre eux. Un signal de validation de baie est également appliqué au sélecteur de commande par la ligne 56. Comme il sera décrit ultérieurement, ce signal de validation de baie est engendré dans l'interface de niveau élevé lorsque des circuits de décodage appropriés 55 de cette interface détectent l'adresse qui lui est affectée. De ce fait, les signaux de commande ne peuvent traverser le sélecteur 505 que lorsque le microprocesseur actif adresse effectivement l'interface de niveau élevé considérée.
Les signaux d'exemplaire actif sont appliqués à un circuit de 60 sélection d'exemplaire 507, qui comprend une porte OU-EXCLUSIF 507a (figure 13a), pour faire en sorte qu'un seul exemplaire soit actif à un instant donné, et pour engendrer les signaux «exemplaire 0 actif» et «exemplaire 1 actif», pour commander la circulation de l'information. Le signal «exemplaire 1 actif» 65 attaque également les entrées de sélection des multiplexeurs décrits précédemment.
Un circuit de contrôle de parité d'adresse 513, et un circuit de contrôle de parité de données 515 examinent chaque mot
19
631 036
reçu, pour détecter des erreurs de parité éventuelles. En cas de détection d'une erreur de parité, il apparaît un signal d'erreur de parité d'adresse APE, ou un signal d'erreur de parité de données DPE, selon le cas, qui positionne une bascule APE ou DPE dans le groupe de bascules de mot de conditions 530, et qui commande également le codeur de fonctionnement correct 511, de façon qu'il applique une impulsion sur la ligne de fonctionnement correct ASW qui correspond à l'exemplaire actif.
Les bits d'adresse qui sont reçus à partir de l'exemplaire actif des microprocesseurs sont décodés partiellement dans l'interface de niveau élevé, et sont transmis partiellement aux circuits d'ordre inférieur, pour y être décodés. Les bits d'ordre supérieur A9—A16 sont appliqués à un décodeur d'adresse d'interface de niveau élevé 525, dans lequel ils sont décodés pour donner un signal de validation de baie 56. Les bits d'ordre supérieur, c'est-à-dire les bits d'adresse A13-A16, doivent présenter une configuration fixe qui est réservée à l'adressage des interfaces de niveau élevé, tandis que les bits d'adresse A9-A12 doivent correspondre aux bits câblés par les connexions ST9-ST12 dans le câblage arrière, pour une carte particulière d'interface de niveau élevé. La figure 13a montre qu'un comparateur 525a compare les bits d'ordre intermédiaire avec les adresses câblées, tandis que la configuration prédéterminée des bits d'ordre supérieur est détectée dans un circuit de décodage 525b. Lorsque toutes les conditions sont satisfaites, le signal de validation de baie apparaît sur la ligne 506, et est renvoyé vers le sélecteur de commande 505, qui laisse alors passer les signaux de commande qui proviennent du microprocesseur actif. Les bits d'adresse d'ordre supérieur A6-A8 sont appliqués à un décodeur de validation d'interface de bas niveau 527, du type 1 parmi 8, qui engendre des signaux de validation de tiroir FLE1-FLE8, qui actionnent les sous-ensembles respectifs du matériel de bas niveau. Un détecteur d'erreur du type 1 parmi 8, 529, vérifie qu'un seul signal de validation de tiroir est actif à un instant donné. Si plusieurs signaux de validation de tiroir sont simultanément actifs, il apparaît un signal d'erreur 1 parmi 8 qui est renvoyé vers une bascule d'erreur 1 parmi 8 appartenant au groupe de bascules de mot de conditions, 530. Les bits d'ordre inférieur A1-A5 sont inversés deux fois par les inverseurs 526, 528, pour apparaître sous forme de signaux d'adresse LA1-LA5, qui sont décodés dans les circuits d'ordre intérieur. En outre un générateur de parité d'adresse d'interface de bas niveau, 535, émet un bit de parité approprié avec chaque mot d'adresse d'ordre inférieur. Les bits d'adresse LA1-LA5, après inversion par l'inverseur 526, sont également appliqués à un circuit de décodage d'accès de maintenance 531, dans lequel ils sont décodés pour donner un signal d'accès de maintenance MAC, ainsi qu'à un circuit d'écriture de mot de condition 532 qui commande l'écriture dans les bascules de mot de conditions en mode de maintenance. On voit en résumé que lorsque l'adresse appropriée apparaît dans le circuit d'interface de niveau élevé, elle actionne ce circuit, fait apparaître des signaux de validation de tiroir du type 1 parmi 8, et transmet 5 bits de données d'adresse, ainsi que des signaux de validation de tiroir aux circuits d'ordre inférieur, afin d'adresser des éléments particuliers de ces circuits.
Après avoir considéré l'adressage dans l'interface de niveau élevé, on s'intéressera maintenant aux circuits qui sont associés aux mots de données. Les bits de données D1-D8 de l'exemplaire actif, qui sont transmis par le multiplexeur de sélection de données 503, sont appliqués sur une porte de données de lecture/écriture 518, pour l'interface de bas niveau. Les signaux de commande de porte permettent la transmission des bits de don-nées lorsqu'il n'y a pas d'accès à l'interface de niveau élevé MAC en mode de maintenance (signal MAC), lorsque la bascule de défaut n'est pas positionnée (signal TRBL), et lorsque l'impulsion de lecture est absente. A ce moment, les bits de données D1-D8 et DP sont transmis par la porte 518, et apparaissent sous la forme de données de bas niveau LD1-LD8 et LDP sur l'interface de bas niveau. Une porte de commande d'interface de bas niveau 519 laisse également passer le signal de lecture R, le signal d'écriture WR et le signal de niveau élevé s actif HLA vers les circuits d'ordre inférieurs, à partir de l'interface de niveau élevé. Comme il sera décrit plus en détail ci-après, ces données sont reçues et traitées conformément au signal de validation de tiroir, aux bits d'adresse d'ordre inférieur et aux bits de commande qui sont transmis aux circuits d'ordre io inférieur.
Il existe également un chemin de circulation des données entre une interface de bas niveau adressée, et le microprocesseur, par l'intermédiaire de l'interface de niveau élevé. Dans ce but, les bits de données LD1-LD8 qui sont reçus par les circuits 15 d'ordre inférieur sont appliqués à une ligne bus de données à trois états 540, pour être renvoyés vers l'exemplaire actif des microprocesseurs. La ligne bus de données à trois états 540 est validée par un circuit de sélection mot de conditions/données, 543 qui valide cette ligne bus lorsque le dispositif de commuta-2otion n'est pas en mode de maintenance (signal MAC), et lorsque l'impulsion de lecture RPL est présente. A ce moment, les bits de données sont acheminés par la ligne bus à trois états pour faire apparaître des données d'entrée DIN1-DIN8 qui sont appliquées à un circuit d'attaque de données 521. Le circuit d'atta-25 que de données 521 reçoit également un signal d'entrée qui provient d'un circuit de commande correspondant 517, qui reçoit lui-même les signaux d'entrée «exemplaire 0 actif» et «exemplaire 1 actif». Ainsi, les portes appropriées du circuit d'attaque de données 521 sont validées pour permettre aux bits 30 de données de passer vers les lignes D1-D8 de l'exemplaire actif des microprocesseurs. De cette manière, les circuits d'ordre inférieur peuvent communiquer en retour avec le microprocesseur.
Il existe d'autre chemins de circulation des données vers le 35 microprocesseur, à partir de l'interface de niveau élevé elle-même. Dans ce cas, les données contenues dans le groupe de bascules de mot de conditions 530 sont transmises au microprocesseur. Dans ce but, le circuit de sélection mot de conditions/ données 543 commute son conducteur de sortie en réponse au 40 passage à l'état actif du signal d'accès de maintenance MAC. La ligne bus de données à trois états 540 cesse d'être validée, et le circuit de sélection de mot de conditions 522 est validé. Ce circuit sélectionne un mot parmi deux, pour la transmission en retour vers le microprocesseur, en fonction de l'état du bit 45 d'adresse A3. Lorsque l'impulsion d'écriture qui provient de l'exemplaire actif est présente, le mot sélectionné par le bit A3 est lu dans le groupe de bascules de mot de conditions, et est transmis aux circuits d'attaque de données 521, par l'intermédiaire du circuit de sélection de mot de conditions 522, pour être 50 transmis à l'exemplaire actif, de la manière décrite précédemment.
Enfin, le microprocesseur peut écrire des données dans l'interface de niveau élevé, et dans ce but, les bits de données Dl-D8 sont reliés directement au groupe de bascules de mot de 55 conditions 530, tandis qu'un impulsion d'écriture est transmise par le circuit de sélection de commande 505.
En résumé, le microprocesseur actif peut commander entièrement toutes les opérations de lecture et d'écriture qui portent non seulement sur l'interface de niveau élevé, mais également 60 sur les circuits de bas niveau qui sont branchés à cette interface. Le microprocesseur peut donc adresser, par les circuits d'interface de niveau élevé et de bas niveau, des groupes choisis de points de détection et de commande qui appartiennent au dispositif de commutation. Lorsque le microprocesseur applique des 65 données sur sa ligne bus de données, en compagnie d'un signal d'écriture, il peut procéder à une opération d'écriture portant sur des groupes adressés de points de commande. De façon similaire, lorsque le microprocesseur produit un signal de lec-
631 036
20
ture, les données qui correspondent à un groupe adressé de points de détection apparaissent sur la ligne bus de données, par l'intermédiaire des circuits d'interface. En outre, en mode de maintenance le microprocesseur peut procéder à ses opérations de lecture et d'écriture portant sur les bascules de mot de conditions 530 de l'interface de niveau élevé. Comme il apparaîtra ultérieurement, ces bascules sont destinées à enregistrer une information qui concerne le fonctionnement des circuits associés. Ces bascules comprennent, entre autres, une bascule d'erreur de parité de données DPE, une bascule d'erreur de parité d'adresse APE, une bascule d'interface de niveau élevée active HLA, une bascule de défaut sur une interface de niveau élevé PRBL, une bascule d'erreur 1 parmi 8,1/8E, une bascule d'inversion de parité d'adresse API, une bascule d'erreur de parité de données d'interface de bas niveau LDPE, et une bascule de fonctionnement correct d'interface de bas niveau LASW. En outre, les bits d'identification d'exemplaire S/CO et S/Cl sont appliqués sur des entrées du groupe de bascules de mot de conditions 530. Les états de sortie de ce groupe de bascules sont assemblés pour former deux mots de conditions qui sont acheminés vers le circuit de sélection de mot de conditions 522, pour être lus sous la commande du bit d'adresse A3, comme il a été indiqué précédemment. Le tableau 1 en annexe montre le format de deux mots, à savoir les mots 0 et 1, qui peuvent être lus ou écrits dans le groupe de bascules de mot de conditions 530. Ce tableau montre tout d'abord le format de lecture pour le mot 0, puis le format d'écriture pour ce mot, et enfin les formats de lecture et d'écriture pour le mot 1.
La majeure partie du transfert d'information entre le circuit d'interface de niveau élevé et le dispositif de commutation s'effectue par les circuits d'interface de bas niveau décrits ci-après. Comme il ressortira de la description suivante, les circuits d'interface de bas niveau sont conçus de façon à permettre au microprocesseur d'adresser des groupes de 8 points de détection ou de commande, afin de lire les points de détection, ou d'écrire sur les points de commande. Cependant, il est souhaitable dans certains cas d'utiliser des circuits d'ordre inférieur modifiés,
pour la communication entre l'interface de niveau élevé et le dispositif de commutation. C'est par exemple le cas pour la voie de communication par laquelle l'unité de commande d'états définit des connexions dans le réseau de commutation. Dans ce cas, les circuits d'ordre inférieur se présentent sous la forme d'une paire de cartes d'interface processeur, comme il est décrit dans la demande de brevet US 833 954, déposée le 16 septembre 1977. Dans ce cas, les circuits d'ordre inférieur acceptent des mots de données qui sont écrits dans ces circuits par le circuit d'interface de niveau élevé, et ils conservent ces mots jusqu'au point approprié du cycle du réseau, après quoi ils écrivent dans les mémoires de connexion les connexions qui sont représentées par les mots enregistrés. On peut également utiliser d'autres formes de circuits de bas niveau pour la communication entre l'interface de niveau élevé et le dispositif de commutation. Par exemple, les circuits de bas niveau qui sont interposés entre l'interface de niveau élevé de l'unité de commande de pupitres et les pupitres eux-mêmes peuvent être spécialement conçus pour les besoins en communication de ce sous-ensemble. De façon similaire, lorsque le dispositif de commutation comporte une unité de bande magnétique, on peut employer un circuit d'ordre inférieur spécial pour mettre les données au format approprié, et pour les transféiirer entre l'unité de bande magnétique et l'interface de niveau élevé qui dessert le microprocesseur de base de données.
Interface de bas niveau
Bien qu'on puisse utiliser de nombreuses configurations de circuits d'ordre inférieur pour répondre à divers besoins, le circuit d'interface de bas niveau qui correspond au schéma synoptique de la figure 14 constitue un circuit de base susceptible de très nombreuses applications. Plus précisément, le circuit d'interface de bas niveau est utilisé pour la communication avec les circuits d'horloge et de multiplex de bas niveau, les circuits d'horloge maître, les circuits de jonctions à deux fils et quatre 5 fils, les circuits de lignes, les convertisseurs de code analogique/ numérique et numérique/analogique, les circuits de commande de générateurs de tonalités, les récepteurs de signaux codés par paires de fréquences, et les circuits émetteurs/récepteurs d'impulsions de numérotation.
io On a indiqué pour la figure 6 que les circuits d'interface de bas niveau sont dispersés dans les tiroirs respectifs du dispositif de commutation, et que l'interface de niveau élevé active parmi la paire d'interfaces redondantes associées peut accéder à chaque interface de bas niveau. De ce fait, il est nécessaire d'utiliser 15 plusieurs multiplexeurs 561, du type 2/1, pour sélectionner les signaux d'adresse, de données et de commande à partir de l'interface de niveau élevé associée qui est active. La figure 14 montre que les signaux d'adresse qui proviennent de chaque exemplaire comprennent l'un particulier des signaux de valida-20 tion de tiroir FLE1—5, ainsi que les signaux d'adresse d'ordre inférieur LA1-LA5, et le signal de parité LAP. Pour chaque interface de niveau élevé, il y a huit bits de données et un bit de parité, LDI—LD8 et LDP. En outre, l'interface de niveau élevé applique au sélecteur 561 des signaux de commande d'écriture 25 de bas niveau LWR et des signaux de commande de lecture de bas niveau LR, ainsi que les signaux d'interface de niveau élevé active HLA, pour les exemplaires respectifs. Tous ces signaux commandent l'état du sélecteur 561.
Les signaux d'adresse sélectionnés qui traversent le sélec-30 teur 561 font l'objet d'un contrôle de parité dans le circuit de contrôle d'adresse 563, et sont décodés dans un circuit de décodage de maintenance de tiroir 565, et dans un circuit de validation de cartes et d'adresse de fichier 569. Lorsque le circuit de décodage de maintenace 565 détecte une adresse de mainte-35 nance, il fait apparaître un signal actif sur la ligne 566, pour que le microprocesseur associé accède aux bascules de conditions 567. Le circuit de validation de carte et d'adresse de fichier 569 décode les signaux d'adresse de fichier entrants FA1-FA5, pour faire apparaître les signaux de validation de carte CE1-CE32. 40 Ces signaux adressent sélectivement un groupe de points de commande ou de détection parmi les 32 groupes possibles. Chaque groupe définit un mot d'une longueur pouvant atteindre 8 bits, pour la lecture ou l'écriture par le microprocesseur associé. Dans les cas pour lesquels l'interface de bas niveau n'a pas à 4S traiter un grand nombre de points de détection ou de commande, on peut utiliser directement les signaux d'adresse de tiroir, sans décodage, pour sélectionner l'un des groupes de ces points, parmi cinq. Dans ce but, les signaux d'adresse de tiroir FAI—FA5 apparaissent également en sortie du circuit de valida-50 tion de carte et d'adresse de tiroir 569. Les signaux de commande qui sont sélectionnés par le multiplexeur 561 sont également appliqués au circuit de validation de carte et d'adresse de tiroir 569, afin que les signaux de sortie de lecture de tiroir FR et d'écriture de tiroir FW soient appliqués aux circuits du ré-55 seau, et en particulier aux points de détection et de commande considérés.
Les données qui sont transférées entre l'interface de niveau élevé et le dispositif de commutation sont acheminées depuis l'interface de niveau élevé active jusqu'à la mémoire de données 60 de tiroir 573, par l'intermédiaire du sélecteur 561, afin d'écrire sur les points de commande avec les données qui se trouvent sur les lignes de données de tiroir FD1—FD8. La circulation de données en sens inverse s'effectue par la mémoire de données de tiroir 573, vers la mémoire de données de bas niveau 575, qui 6S utilise un signal de commande en provenance du sélecteur 561, et place les données soit sur la ligne bus 572, soit sur la ligne bus 574, en fonction de l'exemplaire actif de l'interface de niveau élevé associée. Les données qui sont contenues dans les bascules
21
631 036
de conditions 567 peuvent également être renvoyées par l'interface de niveau élevé, et une ligne bus 570 qui relie les bascules de conditions à la mémoire de données de bas niveau, pour transmettre ces données sur les lignes bus 572 ou 574. Les bascules de conditions 567 peuvent également faire l'objet d'une opération d'écriture avec les données présentes sur la ligne bus 564.
Les figures 15a-15b montrent les circuits d'un mode de réalisation particulier correspondant au schéma synoptique de la figure 14. Le circuit de sélection d'exemplaire 561 comporte des sélecteurs d'adresse 581, 583, qui sélectionnent les bits d'adresse d'ordre inférieur LA1-LA5, à partir de l'interface de niveau élevé active. Un sélecteur de commande, qui appartient également au sélecteur 583, sélectionne le signal de validation de tiroir actif FLE, le signal de lecture de bas niveau LR et le signal d'écriture de bas niveau LWR. Il existe également un sélecteur d'adresse et de parité 593 qui sélectionne les signaux LAP et LDP. Les signaux d'interface de niveau élevé active qui proviennent des exemplaires respectifs sont transmis par un réseau de portes OU-EXCLUSIF, et la sortie de la porte OU-EXCLU-SIF de l'exemplaire 1 commande les entrées de sélection des sélecteurs 561, tandis que la sortie de la porte OU-EXCLUSIF de l'étage final produit un signal HLA lorsque l'un des signaux d'interface de niveau élevé est actif, mais non les deux. Un sélecteur de données 595,597 sélectionne huit bits de données à partir de l'interface de niveau élevé active.
En considérant tout d'abord plus particulièrement les signaux d'adresse, on voit que les adresses de bas niveau L1-L5 qui sont transmises par les sélecteurs 581,583, apparaissent sous la forme de signau d'adresse de tiroir FA1-FA5. Ces signaux sont décodés dans le décodeur de maintenance 565, en compagnie du signal FLE' qui est obtenu à partir du signal de validation de tiroir FLE particulier qui correspond à la carte considérée. Lorsque les conditions d'entrée du circuit de décodage de maintenance sont satisfaites, la sortie de la porte ET 582 fournit un signal de sortie de maintenance de tiroir F/M, à l'état haut, qui est transmis à une porte ET 584 (figure 15b). Dans cette porte, le signal F/M est combiné avec le signal d'écriture de bas niveau LWR, pour produire un signal d'écriture et de maintenance de bas niveau LWR*. Lorsque ce signal est actif, le microprocesseur peut placer des données sur les lignes de données, afin de procéder à une opération d'écriture dans les bascules de mot de conditions 567.
Dans le cas du traitement de communications, les signaux d'adresse de tiroir FA1-FA5 qui sont présents sur la ligne bus 562 sont appliqués aux entrées d'une paire de décodeurs 585, 587, qui font partie du circuit de validation de carte et d'adresse de tiroir 569 de la figure 14. Les cinq bits d'adresse sont alors décodés pour donner un signal de sortie du type 1 parmi 32 qui est appliqué aux cartes de circuits d'ordre inférieur du dispositif de commutation, pour adresser des groupes particuliers de points de détection et de commande, dans ce dispositif. On trouve un exemple de points de commande dans les circuits de lignes, dans lesquels chaque carte de circuits dessert huit lignes téléphoniques. Une bascule est affectée à chaque ligne téléphonique, et cette bascule est connectée à un générateur de sonnerie commun, et commande l'application de la sonnerie sur la ligne téléphonique associée. Lorsque l'unité de commande de lignes désire déclencher ou arrêter la sonnerie d'une ligne particulière, elle applique le signal d'adresse approprié sur sa ligne bus d'adresse, et ce signal traverse le prolongateur de ligne bus, l'interface de niveau élevé et l'interface de bas niveau, pour faire apparaître l'un des signaux de validation de carte CE1-CE32. En plus de l'adresse, le processeur place des données sur sa ligne bus de données, pour commander l'état des huit points de commande qu'il est en train d'adresser. Le passage à l'état actif d'un signal de validation de carte particulier connecte les lignes de données aux points de commande, qui se présentent sous la forme de simples bascules que les lignes de données peuvent positionner et remettre à zéro. Ainsi, le microprocesseur place des bits appropriées 1 ou 0 dans le mot de données, afin que les bascules appropriées soient positionnées ou remises à zéro pour 5 déclencher ou arrêter la sonnerie sur des lignes choisies.
Les points de détection sont adressé de la même manière, bien qu'ils soient généralement explorés en permanence par le microprocesseur, au cours de sa recherche de nouvelles affectations. Les points de détection, par exemple ceux de la carte de io circuits de lignes, peuvent être constitués par les sorties de détecteurs de courant de boucle respectifs, ou, selon une variante, par des bascules qui sont positionnées ou remises à zéro par les sorties des détecteurs de courant de boucle.
Ainsi, en explorant continuellement les points de détection, 15 le microprocesseur peut détecter des changements d'état significatifs, pour les interpréter comme des demandes de service.
On retournera maintenant à la figure 15a, et on rappellera que dans certains cas les signaux d'adresse de tiroir FA1-FA5 peuvent être utilisés directement pour sélectionner un groupe de 20 points de détection ou de commande, parmi cinq. Ainsi, le circuit de validation de carte et d'adresse de tiroir 569 qui est représenté dans le coin supérieur droit de la figure 15a possède des sorties FA1-FA5, en plus des sorties de validation de carte. Pour déterminer si les points de détection doivent être lus, ou si 25 les points de commande doivent faire l'objet d'une opération d'écriture, les signaux de commande LR et LWR qui traversent le sélecteur 569 sont appliqués sur une paire de portes NON-OU 589. Ces portes sont validées par une porte NON-ET 586, qui est elle-même validée par le signal FLE', en réponse à la 30 détection du signal de validation de tiroir approprié, et par le signal TRBL qui indique que le circuit fonctionne correctement. Dans ces conditions, le signal de lecture LR ou le signal d'écriture LWR est transmis aux circuits d'ordre inférieur pour connecter les lignes de données aux points de détection et de com-35 mande.
En considérant maintenant les lignes de données, on voit que les lignes de données entrantes qui proviennent de l'interface de niveau élevé sont transmises par les sélecteurs d'exemplaire 595,597, pour donner des signaux de données de tiroir 40 FDA1-FDA8. Pour l'utilisation en maintenance, ces signaux sont appliqués aux entrées de portes NON—ET qui attaquent les bascules de conditions 567, et ces portes NON-ET sont validées par le signal LWR' décrit précédemment. En ce qui concerne le traitement des communications, ces signaux sont appliqués aux 45 entrées d'un réseau de circuits d'attaque à trois états 573 (figure 15b) qui sont validés par un signal de validation de ligne bus à trois états TBE, qui apparaît en sortie d'une porte ET 598. Comme il est représenté sur la figure 15a cette porte est validée lorsque la bascule de défaut est dans l'état normal (TRBL), 50 lorsque le signal FLE' est à l'état haut, ce qui indique la réception de l'adresse associée, et lorsque le signal LR" est à l'état haut, ce qui correspond à l'état normal, sauf pendant une durée de 100 ms qui suit le front montant d'une impulsion de lecture. Ceci permet de mettre hors service les circuits d'attaque à trois 55 états 573 pendant une opération de lecture, afin que les lignes de données FD1—FD8 soient disponibles pour acheminer les données entre les points de détection et l'interface de niveau élevé. Lorsque les circuits d'attaque à trois états 573 sont validés, ils transmettent les données qui proviennent du micropro-60 cesseur par l'intermédiaire de l'interface de niveau élevé vers les lignes de données FD1-FD8 qui sont connectées au circuit d'ordre inférieur dans le dispositif de commutation, afin d'effectuer une opération d'écriture pour un groupe particulier de points de commande et qui sont adressés par les signaux de validation de 65 carte CE1-CE32.
Le transfert des données en sens opposé, entre les circuits du dispositif de commutation et le microprocesseur s'effectue en présence d'une impulsion de lecture RPL. Le microprocesseur
631 036
22
fournit en sortie l'adresse appropriée, pour accéder au groupe particulier de points de détection considéré. En outre, il émet une impulsion de lecture qui apparaît sur l'interface de bas niveau sous la forme d'un signal de lecture de bas niveau LR. Ce signal est appliqué à l'entrée d'une ligne à retard 599 par l'intermédiaire du sélecteur 583 et d'une paire d'inverseurs 510,511. En outre, le signal LR est appliqué directement à l'entrée d'une porte ET 512.
La ligne à retard 599 définit une durée suffisante pour la stabilisation des données, avant de charger ces données dans des bascules pour les renvoyer vers le microprocesseur. Le signal de lecture LR qui fait apparaître le signal de lecture de tiroir FR est également appliqué à la ligne à retard 599, qui définit un retard de 80 ns et un retard de 100 ns. Le signal de lecture qui correspond à la sortie retardée de 80 ns constitue un signal de bascules de données D/L qui est appliqué sur les entrées de validation des bascules de données 575. Ainsi, les sorties des bascules de données 575 suivent les signaux sur les lignes d'entrée FD1-FD8 pendant les 80 premières nanosecondes qui suivent le front montant d'une impulsion de lecture. A la fin des 80 ns, le signal de validation passe au niveau bas, ce qui charge les données dans les bascules 575, pour les transmettre au microprocesseur par l'interface de niveau élevé. La sortie retardée de 100 ns de la ligne à retard 599 est reliée à l'entrée de la porte ET 612, qui reçoit également le signal LR, pour donner le signal LR". Ce signal est à l'état bas entre le front montant d'une impulsion de lecture, et la fin des 100 ns. Le signal LR' ' est appliqué sur l'entrée de la porte ET 598, comme il a été indiqué précédemment, afin de mettre hors service les circuits d'attaque à trois états 573 pendant une durée de 100 ns suivant le front avant d'une impulsion de lecture. Il peut donc y avoir un transfert de données entre les circuits du dispositif de commutation et les bascules de données, sans perturbations par les données qui sont présentes sur les lignes connectées au circuit par l'interface de niveau élevé.
Les données qui sont chargées dans les bascules 575 apparaissent sur les sorties de ces bascules sous la forme des données de tiroir FD1 '-FD8', et ces dernières sont appliquées à deux groupes de portes NON-ET dans le circuit de mot de données de bas niveau 575. Le groupe de portes de gauche est validé par le signal FLE"/Cl, de façon à transmettre les signaux FD1 '-FD8' vers l'exemplaire 1 de l'interface de niveau élevé, tandis que le groupe de portes NON-ET de droite est validé par le signal FLE"/C0, pour transmettre les signaux FD1'—FD8' vers l'exemplaire 0 de l'interface de niveau élevé. Les signaux FLE' ' sont engendrés dans un circuit de décodage désigné globalement par la référence 615, qui décode le signal d'écriture LR, en combinaison avec le signal de validation de tiroir FLE', et le signal correspondant à l'état actif de l'exemplaire 0 ou de l'exemplaire 1, pour produire un signal de sortie approprié.
Pour être complet, iî faut noter que les sorties des bascules de conditions 567 sont connectées aux entrées d'une autre ligne bus de données à trois états 616, qui est validée par un signal LR' qui est produit par une porte NON-OU 617 (figure 15a), en présence d'un signal de maintenance de tiroir F/M à l'état actif. On voit également que le signal LR" qui est produit par la porte ET 612 est appliqué sur une entrée de la porte NON-OU 617, pour mettre hors service les circuits d'attaque à trois états 616 pendant une durée de 100 ns à la suite de chaque impulsion de lecture.
Processeurs répartis
Comme il a été indiqué au début, les diverses fonctions: dispositif de commutation sont segmentées selon des voies de traitement des communications, et les segments respectifs sont affectés à des unités de commande à microprocesseur spécialisées selon une configuration répartie. On considérera maintenant tour à tour chaque unité de commande et les organes de mémoire grâce auxquelles chaque unité de commande peut accomplir les fonctions qui lui sont affectées. Avant d'examiner en détail chaque unité de commande à microprocesseur, ses relations avec le dispositif de commutation et ses relations avec les 5 autres unités de commande, on considérera tout d'abord la hiérarchie des programmes qui s'applique à l'ensemble des unités de commande. On décrira plus particulièrement cette hiérarchie des programmes en relation avec l'unité de commande de base de données, et en notant que cette description s'applique de îofaçon générale à toutes les unités de commande.
Dans la description ci-après, on parlera de messages d'ordre, de codes de référence, d'arguments, etc. Le code de référence constitue l'octet d'information qui identifie l'opération à accomplir par le microprocesseur récepteur. On a vu à l'occa-15 sion de la description d'une interface interprocesseur que le code de référence est le dernier ordre chargé dans le mot d'état qui transfère la commande de l'interface au microprocesseur récepteur, et spécifie le sous-programme à appeler.
20
Hiérarchie des programmes
La figure 16 représente graphiquement pour l'unité de commande de base de données 170 l'organisation hiérarchique à plusieurs niveaux qui est caractéristique de toutes les unités de 25 commande de l'organe de commande 55. Les niveaux correspondent aux programmes principaux, aux programmes et aux sous-programmes.
Niveau: programmes principaux (ensemble des unités de com-3o mande)
Toutes les unités de commande utilisent ces programmes principaux:
1. Séquenceur principal: Ce programme détermine la séquence des opérations de service à accomplir, par appel de rou-
35 tines du niveau programme, selon une séquence prédéterminée. Le séquenceur principal répète indéfiniment la même séquence prédéterminée.
2. Programme de traitement d'interruption: une interruption de 10 ms constitue la seule interruption que nécessite le
40 traitement des communications, dans le dispositif de commutation. Le programme de traitement d'interruption conserve en mémoire une horloge à laquelle d'autres routines peuvent se référer pour déterminer des conditions qui sont fonction du temps.
45
Niveau: programmes (ensemble des unités de commande)
1. Chargeur d'interface interprocesseur.
Les programmes relatifs au chargement d'une interface interprocesseur choisie, et à l'extraction des données à partir de so cette interface sont les mêmes pour toutes les unités de commande. Dans l'unité de commande émettrice, le chargement s'effectue par un programme après qu'une file d'attente d'interface interprocesseur a été chargée par d'autres sous-programmes. Dans l'unité de commande émettrice, ce chargement 55 s'effectue par un programme après qu'une file d'attente d'interface interprocesseur a été chargée par d'autres sous-pro-grammes. Dans l'unité de commande émettrice, ce chargement s'effectue par une programme qui déplace les données entre une partie d'une zone de file d'attente à 64 octets dans la mémoire 60 de l'unité de commande, et l'interface interprocesseur, à 16 octets. La file d'attente interne à 64 octets constitue une interface de communication entre l'interface interprocesseur et les sous-programmes de logique de traitement de communications. La file d'attente doit accomplir les opérations suivantes: 65 (a) Définition d'une zone d'attente pour les ordres sortants, pendant les périodes au cours desquelles l'unité de commande réceptrice décharge l'interface interprocesseur (données correspondant à la transmission précédente de l'interface).
23
631 036
(b) Combinaison d'un certain nombre d'ordres, ayant chacun nettement moins de 16 octets, pour les émettre en une seule transmission de l'interface interprocesseur, ce qui permet une meilleure utilisation de cette interface.
(c) Prise en charge des pointes d'activité susceptibles de surcharger momentanément l'interface interprocesseur à 16 octets.
Au fur et à mesure que des sous-programmes choisis d'une unité de commande engendrent des messages d'ordres, ces messages sont chargés dans les files d'attente d'interface interprocesseur appropriées. Le programme principal de l'unité de commande déclenche périodiquement le programme chargeur d'interface. Le circuit de commande d'interface contrôle périodiquement la file d'attente pour voir s'il existe des messages en attente d'émission et, dans l'affirmative, il contrôle si l'octet n°l de l'interface interprocesseur ne contient que des 0 (ce qui correspond à l'état: interface disponible). Si l'interface est disponible, le circuit d'attaque charge dans cette dernière le plus grand nombre de messages possible ; les fait suivre par un 0 dans la position de mémoire immédiatement suivante (sauf si l'ensemble des 16 octets de l'interface sont utilisés) ; et charge l'octet n°l en dernier, pour indiquer l'état prêt.
2. Analyseur d'ordres d'interface interprocesseur
Dans l'unité de commande réceptrice, un programme analyseur d'ordres examine l'interface interprocesseur pour déterminer si elle est chargée et, dans l'affirmative, analyse le premier ordre (dans l'octet n°l de l'interface), puis saute au sous-programme, c'est-à-dire au module de fonction, qui traite cet ordre particulier. Ceci est représenté sur la figure 16 pour le programme de base de données. Ce programme montre qu'au cours de l'exécution du programme analyseur d'ordres, l'ordre «numéro composé normal», correspondant au code de référence 74 dans l'octet n°l de l'interface interprocesseur, a été lu, et le sous-programme de traitement de cet ordre a été appelé. Après traitement de l'ordre, la commande retourne au programme analyseur d'ordre, pour qu'il analyse l'ordre suivant contenu dans l'interface interprocesseur. Tous les ordres suivants qui nécessitent un traitement sont traités de cette manière.
Le programme principal de l'unité de commande réceptrice appelle périodiquement le programme analyseur d'ordres qui contrôle l'existence d'un état différent de zéro pour chaque interface interprocesseur entrante (état prêt). Au moment de la détection d'une interface prête, l'analyseur relit l'octet d'ordre, pour assurer son intégrité. L'octet fait l'objet d'un contrôle qui détecte s'il ne comporte que des 0 (arrêt/absence d'ordre) et dans le cas où l'octet ne comporte que des 0, le programme analyseur rend la commande au programme principal. Le programme analyseur utilise les octets d'ordre valides pour appeler le sous-programme de traitement d'ordre approprié. Ce sous-programme lit les données (éventuelles) qui suivent l'octet d'ordre, et accomplit la fonction désirée, puis rend la commande au programme analyseur, avec un pointeur d'adresse qui désigne l'ordre suivant, s'il en existe un. L'analyseur vérifie si la position d'octet d'ordre suivante est encore dans l'interface interprocesseur, et, dans l'affirmative, il lit l'ordre considéré. Ce traitement se poursuit jusqu'à épuisement des messages d'ordre contenus dans l'interface interprocesseur, puis l'analyseur rend la commande au programme principal.
Autres routines des niveaux programme et sous-programme (propres à chaque unité de commande)
Unité de commande de lignes
Opérations: <
L'unité de commande de lignes 140 constitue l'accès d'introduction par lequel transitent tous les signaux de commande qui sont échangés avec les circuits de lignes. Pour chaque ligne du dispositif de commutation, l'unité de commande de lignes dispose d'un point de détection à un seul bit, et d'un point de commande à un seul bit. A partir de ces points, l'unité de commande 140 détermine l'état accroché/décroché du circuit de 5 ligne particulier, détecte les transitions significatives entre ces deux états, et indique ces transitions à l'unité de commande d'états 130, par l'intermédiaire de l'interface interprocesseur émettrice 141, et de l'interface interprocesseur réceptrice 133. Les transitions significatives de la ligne susceptibles d'être dé-îo tectées comprennent les nouveaux décrochages, les déconnexions (état accroché prolongé), et les appels au crochet commutateur. Les commandes effectuées comprennent le déclenchement et l'arrêt de la sonnerie sur chaque circuit de ligne. L'analyse des impulsions de numérotation est une tâche qui 15 n'est pas affectée à l'unité de commande de lignes 140.
L'unité de commande de lignes 140 n'indique l'activité des lignes qu'à l'unité de commande d'états 130, et ne reçoit des informations de commande qu'à partir de cette même unité de commande d'états. Pour toute l'information qui est émise, 20 l'unité de commande de ligne 140 convertit l'adresse du matériel de ligne considéré (position de matériel) en un numéro d'intervalle élémentaire de réseau correspondant. De même, pour toutes les informations reçues à partir de l'unité de commande d'états 130, l'unité de commande de ligne 140 convertit le nu-25 mèro d'intervalle élémentaire de réseau en une adresse de matériel.
Points de commande et de détection de lignes
Il existe un point de commande et un point de détection 30 pour chaque circuit de ligne du dispositif de commutation. Les points de commande et de détection font l'objet d'opérations de lecture et d'écriture 8 à la fois, à l'aide d'octets de données. Un bloc d'adresses de mémoire est réservé dans ce but, et l'accès à ce bloc de mémoire s'effectue en utilisant l'adresse de matériel 35 du bloc de 8 lignes désiré additionnée à une adresse de déplacement, comme il est représenté ci-dessous:
ADRESSE DE DEPLA-•M CEMENT FIXE
BAIE
TIROIR CARTE LIGNE
Utilisent Utilisent Utilisent Adressage 4 adresses 6 adresses 12 adresses dans l'octet
45
L'adressage à l'intérieur du bloc de huit lignes s'effectue par manipulation de l'octet qui est lu à l'adresse calculée.
L'état du bit de détection correspondant à un circuit de ligne particulier traduit l'état en continu de la boucle correspondante, 50 et ce bit est à «1 » lorsque la ligne est à l'état décroché. On effectue une double lecture des points de détection, pour éliminer le bruit en ligne et le rebondissement des contacts.
L'état du bit de commande détermine l'état de sonnerie du circuit de ligne. L'écriture d'un « 1 » temporaire sur le point de 55 commande provoque la sonnerie sur la ligne, et un «0» provoque l'arrêt de la sonnerie. Les bits de détection et de commande de chaque ligne se trouvent à une adresse identique, et ne sont différenciés que par l'instruction de lecture (pour la détection) et d'écriture (pour la commande) que l'on emploie pour accéder 60 à ces bits. Le format des bits de données de détection et de commande à l'intérieur de l'octet est représenté ci-dessous: Ligne
8 7 6 5 4 3 2 1
Format des données de l'octet de détection
631 036
24
Ligne 8
Format des données de l'octet de commande
Points de commande d'atténuateur:
Chaque circuit de ligne est associé à un atténuateur variable qui est placé dans le circuit audiofréquence qui relie la ligne au réseau. Cet atténuateur doit être réglé sur un niveau parmi 8 au cours de la phase initiale de chaque communication. L'unité de commande d'états 130 détermine ce niveau, et le transmet à l'unité de commande de lignes 140. L'unité de commande de lignes 140 commande à son tour l'atténuateur variable en écrivant deux octets de commande aux adresses de cartes de lignes qui n'existent pas (par exemple la carte 15) dans le tiroir de lignes considéré.
Communication assurée par les interfaces interprocesseurs:
L'unité de commande de lignes 140 ne communique qu'avec l'unité de commande d'états 130, et cette communication s'effectue par les interfaces interprocesseurs.
Autres routines du niveau programme
Programme d'exploration: Le programme d'exploration contrôle l'état accroché/décroché de chaque circuit de ligne, modifie cet état de la ligne, et prépare les ordres sortants appropriés pour les interfaces interprocesseurs.
Routines du niveau sous-programme
1. Sous-programme de commande de sonnerie: ce sous-programme provoque l'application ou la suppression du courant de sonnerie pour une ligne spécifiée (mais ne définit pas le cycle de fonctionnement (2 secondes de sonnerie, 4 secondes d'interruption) de la sonnerie.
2. Sous-programme de traitement d'ordre: chaque ordre d'interface interprocesseur qui est reçu par l'unité de commande de ligne 140 provoque l'exécution d'un sous-programme de traitement d'ordre, ce qui établit les conditions qui sont indiquées par l'ordre considéré.
3. Sous-programme traducteur NSN/EA: ce sous-programme convertit les numéros d'intervalles élémentaires de réseau en adresses de matériel.
4. Sous-programme traducteur EA/NSN: ce sous-pro-gramme convertit les adresses de matériel en numéros d'intervalles élémentaires de réseau.
5. Sous-programme de commande des atténuateurs: ce sous-programme attaque les points de détection avec des données de sélection d'atténuation spécifiées.
Unité de commande e registre:
Opérations:
L'unité de commande de registres 150 reçoit et émet tous les numéros composés, pour le dispositif de commutation. Les numéros composés peuvent se présenter sous forme de trains d'impulsions provenant directement de la signalisation en courant continu, ou sous la forme de nombres binaires à 4 bits en parallèle fournis par un récepteur de signaux codés par paires de fréquences. Indépendamment du format d'entrée, l'unité de commande de registres 150 émet le numéro composé vers l'unité de commande appropriée, sous la forme d'une série de chiffres codés avec 4 bits.
L'unité de commande de registre 150 reçoit deux types fondamentaux d'ordres de traitement de communications, à partir de l'unité de commande d'états 130, à savoir: «réception de chiffres» et «émission de chiffres», et un type fondamental d'ordre en provenance de l'unité de commande de pupitre 180, à savoir: «réception de n chiffres». L'unité de commande de registres 150 reçoit une information de détection avec la signalisation en courant continu et/ou les chiffres codés par paires de fréquences qui proviennent des unités d'émission/réception de numérotation des registres, et elle émet l'information de com-5 mande avec les impulsions de signalisation ou les chiffres codés par paires de fréquence vers les unités de réception/émission de numérotation. Le dispositif de commutation peut comporter jusqu'à 64 unités de réception/émission de numérotation, chacune de ces unités prenant en charge la numérotation sur un io circuit auquel elle est connectée par le réseau 52.
Lorsqu'un numéro d'appel a été entièrement composé, l'unité de commande de registres 150 émet un ordre d'achèvement de numéro, avec le numéro composé, généralement vers l'unité de commande de base de données 170, mais quelquefois 15 vers l'unité de commande d'états 130. L'unité de commande de registres 150 émet également des bits de commande vers les récepteurs pour sélectionner certaines tonalités qui sont renvoyées vers le demandeur considéré, pour positionner et restaurer le neuvième bit qui est envoyé vers le demandé, et pour 20 restaurer certains points de détection provenant du récepteur. Points de commande et de détection des registres:
Il y a 8 points de commande et 8 points de détection pour chaque unité de réception/émission. La lecture des points de détection et l'écriture des points de commande s'effectuent se-25 Ion un format qui correspond à un seul octet par unité de réception/émission. Pour chaque registre, les octets de détection et de commande se trouvent à une même adresse et ne sont différenciés que par l'instruction de lecture (pour la détection) ou d'écriture (pour la commande) qui est utilisée pour accéder à ces 30 points. Soixante-quatre adresses de mémoire sont réservées aux points de détection/commande des registres, et l'accès à chacune de ces adresses s'effectue en utilisant son adresse de matériel, comme il est représenté ci-dessous.
35XXXX Adresse de déplacement fixe
BAIE
TIROIR Les pseudotiroir
(2 par tiroir réel) utilisent 0-3
CARTE Utilisent 16 adresses pour 4 fichiers différents
45
Le format des données dans les points de détection et de commande est représenté ci-dessous:
OCTET DE DETECTION
Chiffre 50 prêt (codage par paires de fréquences)
55
^ 9ièmebit instantané
9ième bit verrouillé.
Passe à «1 » au début des impulsions de numérotation chiffre binaire venant du récepteur
OCTET DE COMMANDE
60
, , ,
/
Restauration chiffre prêt 65 Restauration détection 9ième bit
Commande 9ième bit
Chiffre binaire pour la sélection de tonalité venant du récep-teur.000= pas de tonalité
25
631 036
Le bit le plus à gauche de l'octet de détection (bit prêt) est que sous-programme établit de nouveaux états/ou émet des or-
positionné à « 1 » lorsque les données valides sont présentes dans dres par les interfaces interprocesseurs, en fonction des besoins,
les quatre bits de droite (chiffre codé par paires de fréquences). 3. Sous-programmes de traitement d'ordre: chaque ordre
Ce bit ne peut être remis à «0» qu'en écrivant un « 1 » dans la d'interface interprocesseur qui est reçu par l'unité de commande même position dans l'unité de réception, sous forme d'un bit de 5 de registres 150 provoque l'exécution d'un sous-programme de commande. Ce type de commande permet une restauration im- traitement d'ordre, ce qui établit les conditions qui sont indi-
médiate de l'état prêt, ce qui évite de lire des données une quées par l'ordre considéré.
seconde fois, par erreur. Les quatre bits de droite de l'octet de Unité de commande de jonctions détection contiennent (sous forme binaire) le chiffre qui est reçu Opérations:
par la partie de l'unité de réception qui correspond au codage io L'unité de commande de jonctions 160 constitue pour le par paires de fréquences. dispositif de commutation un accès d'introduction par lequel
Le second bit de détection à partir de la gauche représente transitent tous les signaux de commande et de détection de jonc-
l'état continu de la ligne ou de la jonction que l'unité de récep- tions qui sont échangés avec les circuits de jonctions. L'unité de tion écoute par l'intermédiaire du réseau. Ce bit est positionné à commande de jonctions 160 détecte et enregistre tous les chan-
« 1 » lorsque l'organe considéré passe à l'état accroché, et de- 15 gements d'état significatifs sur les jonctions et, indépendamment meure à « 1 » jusqu'à ce qu'il soit remis à «0» par un « 1 » écrit du type de jonction, indique ces changements avec un format dans la même position dans l'unité de réception, sous forme unique à l'unité de commande d'états 130. L'analyse des impul-
d'un bit de commande. La configuration obtenue correspond sions de numérotation entrantes et l'émission des impulsions de alors à celle d'un simple compteur d'impulsions de numérota- numérotation sortantes ne constituent pas une tâche de l'unité
tion. 20 de commande de jonctions 160.
Le troisième bit de détection à partir de la gauche repré- L'unité de commande de jonctions 160 est associée à quatre sente l'état continu instantané de la ligne ou de la jonction qu'é- points de détection et à quatre points de commande pour cha-
coute l'unité de réception. Ce bit suit l'état accroché/décroché que jonction. La signification des points de détection et de com-
de la ligne ou de la jonction, l'état « 1 » correspondant à l'état mande varie en fonction du type de jonction, et les procédures décroché. On utilise ce bit pour détecter les périodes de fin de 25 d'utilisation de ces points varient donc de façon correspondante,
chiffre, et l'appel au crochet commutateur en présence de don- Pour traiter correctement chaque jonction, l'unité de commande nées dans le registre correspondant, et les déconnexions. de jonctions 160 conserve une table abrégée de catégorie de
L'octet de commande permet à l'unité de commande de service, qui contient suffisamment d'informations pour identi-
registres 150 d'effectuer la signalisation en continu et d'appli- fier correctement chaque type de jonction. Cette table de caté-
quer des tonalités. Le troisième bit à partir de la gauche com- 30 gorie de service est obtenue à partir de l'information générale de mande la signalisation en continu par l'intermédiaire du réseau catégorie de service qui est conservée dans l'unité de commande
21. Lorsqu'on écrit un « 1 » sur ce point, l'unité d'émission/ré- de base de données 170.
ception correspondante émet une indication d'état décroché L'unité de commande de jonctions 160 doit reconnaître et vers le réseau 21. Cette indication demeure présente jusqu'à interpréter les conditions suivantes: occupation d'une jonction l'écriture d'un «0» dans le même bit, et inversement. 35 entrante, déconnexion d'une jonction, arrêt/autorisation de nu-Les trois bits de droite sélectionnent une tonalité de pro- mérotation, réponse du demandé, et appel au crochet commuta-gression à envoyer vers le réseau à partir de l'unité de réception/ teur sur une jonction. Les fonctions exercées par l'unité de com-émission. Lorsque cette tonalité est émise, les bits sont ver- mande et de jonctions comprennent: l'occupation d'une jonc-rouillés, et la tonalité est émise jusqu'à la sélection d'une autre tion sortante, la déconnexion, la supervision de réponse, l'auto-tonalité ou d'un silence. 40 risation d'émission de signaux de numérotation, l'atténuation de Communications à l'aide des interfaces interprocesseurs: combiné, la reconnaissance ou le rejet d'un appel au crochet L'unité de commande de registres communique avec l'unité commutateur, et l'autorisation d'émission d'appels au crochet de commande d'états 130, et avec l'unité de commande de base commutateur. L'unité de commande de jonctions reçoit par l'inde données 170 par l'intermédiaire des interfaces interproces- termédiaire de l'unité de commande d'états 130 l'information seurs. 45 de commande qui provient du reste du dispositif de commuta-Autres routines du niveau programme: tion. Dans les ordres que reçoit l'unité de commande 160, les 1 . Programme d exploration: le programme d exploration jonctions sont identifiées par un numéro d'intervalle élémen-contrôle 1 octet de détection de chaque registre, et transmet la taire de réseau qui doit être traduit en un numéro de matériel de commande à un programme de logique d états approprié, qui est jonction (emplacement de matériel). De même, l'unité de com-déterminé par 1 état de 1 octet de détection et par 1 état correct 50 mande de jonctions 160 doit effectuer la traduction inverse lors-du registre. qu'elle prépare un message d'ordre destiné à l'unité de com-
2. Programmes d'émission d'impulsions de numérotation. mande d'états 130.
Ces programmes sont appelés par des interruptions décalées de Points de commande et de détection de jonctions: II existe
10 ms pour réaliser la fonction d'émission d'impulsions de nu- quatre points de commande et quatre points de détection pour mérotation des registres. Ces programmes sont les suivants: pré- 55 chaque jonction du dispositif. Ces points font l'objet d'opéra-
paration de 1 émission des impulsions ; passage des impulsions tions de lecture et d'écriture deux jonctions à la fois, par octets au niveau haut, retour des impulsions au niveau bas. de données: II existe des adresses de mémoire réservées dans ce but, et l'accès à ces adresses s'effectue en utilisant l'adresse de
Routines du niveau sous-programme: matériel de la jonction considérée, comme il est représenté ci-
1. Sous-programmes de logique d'état de points de détec- so (jessous:
tion: un certain nombre de sous-programmes réalisent des actions: appropriées pour les différents états et les différentes conditions rencontrées pour les points de détection. Chaque sous- ADRESSE
programme établit un nouvel état et/ou prépare des ordres sor- DE DEPLA- BAIE TIROIR CARTE LIGNE
tants d'interface interprocesseur appropriés. 65 CEMENT
2. Sous-programmes de logique d'état de temps écoulé: un FIXE
certain nombre de sous-programmes produisent des actions ap- Utilisent Utilisent Utilisent Adressage propriées à la fin de certaines périodes, pour certains états. Cha- ^ adresses 6 adresses 24 adresses dans 1 octet
631 036
26
On remarque que chaque adresse permet d'accéder aux points correspondant à deux jonctions; chaque carte matérielle de jonctions correspond à quatre jonctions, et, pour obtenir un adressage uniforme, chaque carte correspond à deux sous-cartes, et chaque tiroir correspond à 24 sous-cartes.
On doit utiliser une double lecture, ou une technique équivalente, pour lire les points de détection, afin d'éliminer le bruit dû au rebondissement des contacts.
Les quatre points de commande et les quatre points de détection de chaque jonction se trouvent à la même adresse, et ne sont différenciées que par l'instruction de lecture (pour un point de détection) ou d'écriture (pour un point de commande) que l'on utilise pour accéder à ces points. Le format des bits de données de détection et de commande dans l'octet correspondant est le suivant:
OCTET DE DETECTION
SI
S2
S3
S4
SI
S2
S3
S4
JONCTION JONCTION
SUPERIEURE INFERIEURE
OCTET DE COMMANDE
Cl
C2
C3
C4
Cl
C2
C3
C4
La signification des points de détection et de commande varie en fonction du type de jonction. L'unité de commande de jonctions 160 utilise sa connaissance du type de jonction connectée à chaque adresse de matériel, ce qui lui permet d'interpréter correctement les points de détection, et d'appliquer les données appropriées aux points de commande.
Points de commande d'atténuateurs:
Un atténuateur variable est associé à chaque jonction, et est placé dans le chemin audiofréquence qui relie la jonction au réseau. Cet atténuateur doit être réglé sur un niveau particulier parmi huit au cours de la période initiale de chaque communication. L'unité de commande d'états 130 détermine le niveau et le transmet à l'unité de commande de jonctions 160. Cette dernière commande à son tour l'atténuateur variable, en écrivant deux octets de commande sur les points de commande d'atténuateurs.
Communications établies par les interfaces interprocesseurs:
L'unité de commande de jonctions 160 ne communique qu'avec l'unité de commande d'états 130, et cette communication s'effectue par les interfaces interprocesseurs.
Autres routines du niveau programme
Programme d'exploration: Le programme d'exploration contrôle les points de détection de chaque jonction, pour détecter des changements significatifs, et appelle le sous-programme approprié de logique de jonction en cas de détection d'un changement.
Routines du niveau sous-programme
1. Sous-programmes de logique de jonction: un sous-pro-gramme de logique de jonction est affecté à chaque type de jonctions que l'unité de commande 160 doit traiter. Chaque sous-programme modifie de façon appropriée l'état de la jonction, et prépare les ordres sortants appropriés d'interface interprocesseur.
2. Sous-programmes de traitement d'ordre: chaque ordre d'interface interprocesseur qui est reçu par l'unité de commande 160 provoque l'exécution d'un sous-programme de traitement d'ordre, ce qui établit les conditions indiquées par l'ordre considéré.
3. Sous-programme de traitement de file d'attente de retard: le sous-programme de traitement de file d'attente de retard constitue une routine utilitaire, conçue pour traiter uniformément le grand nombre d'événements qui apparaissent au cours
5 du temps pendant les diverses procédures d'occupation et de libération d'une jonction.
4. Sous-programme de commande d'atténuation: ce sous-programme attaque les points de détection avec des données de sélection d'atténuation spécifiées.
io 5. Sous-programme traducteur NSN/EA: Ce sous-programme convertit les numéros d'intervalle élémentaire de réseau en adresses de matériel.
6. Sous-programme traducteur EA/NSN: Ce sous-programme convertit les adresses de matériel en numéros d'inter-15 valle élémentaire de réseau. Unité de commande d'états
Opérations:
L'unité de commande d'états 130 coordonne la majeure partie de l'activité de traitement de communications dans le dispositif de commutation. L'unité de commande d'états 130 2C prend toutes les décisions concernant les états de communication les états des postes téléphoniques qui participent à la communication, les états suivants autorisés, et les affectations des registres. Par l'intermédiaire d'une interface avec le réseau de commutation, l'unité de commande 130 commande toutes les 25 connexions entre les lignes, les jonctions, les registres, les opérateurs et les générateurs de tonalités.
L'unité de commande d'états 130 entretient une communication bidirectionnelle avec toutes les autres unités de commande du dispositif de commutation, par l'intermédiaire des 30 interfaces interprocesseurs, qui émettent et reçoivent une grande variété de messages d'ordre.
L'unité de commande d'états 130 n'est commandée que par les ordres qu'elle reçoit, et ne comporte pas d'entrées de points de détection. La plupart des ordres sont relatifs à une communi-35 cation particulière en cours, et aux affectations d'état et de catégorie des postes téléphoniques qui sont mis en jeu. Le traitement effectué provoque l'émission d'un ou plusieurs ordres vers les autres unités de commande et/ou d'ordres de connexion vers le réseau 52.
40 Points de commande et de détection d'états:
L'unité de commande d'états 130 ne comporte pas de points de détection relatifs au traitement des communications. Tous les Stimuli qu'elle reçoit proviennent des interfaces interprocesseurs.
45 L'unité de commande d'états 130 commande le réseau 52 par l'intermédiaire de 16 octets qui sont adressés comme des positions de mémoire de cette unité de commande. Deux numéros d'intervalle élémentaire de réseau (NSN) à 12 bits, qui correspondent à l'abonné qui parle et à celui qui écoute, doivent 50 être transmis vers l'une des quatre mémoires intermédiaires à 4 octets, qui correspond à celui des quatre blocs de réseau dans lequel la connexion doit être effectuée.
Chaque bloc de réseau lit ses quatre octets toutes les 125 |xs. Aucun indicateur «connexion effectuée» n'est associé 55 aux octets, si bien que l'unité de commande d'états 130 n'écrit pas à une cadence plus rapide qu'une fois toutes les 125 fis. L'unité de commande d'états 130 écrit toujours l'octet d'ordre supérieur en dernier, et ceci positionne un indicateur «données prêtes» pour le bloc de réseau.
60 Communications à l'aide des interfaces des interprocesseurs:
L'unité de commande d'états communique avec toutes les autres unitées de commande du dispositif de commutation par l'intermédiaire d'interfaces interprocesseurs standards.
65
Autres routines du niveau programme
1. Programme de mise à jour occupé/libre: le programme de mise à jour occupé/libre transmet périodiquement des données
631 036
28
4. Programme d'écriture des lampes de pupitres: Ce programme transmet une information de commande aux pupitres d'opérateur appropriés, à partir d'une file d'attente maintenue de façon interne, en passant par les accès de sortie.
Routines du niveau sous-programme:
1. Sous-programmes de modules de touches: un certain nombre de sous-programmes de modules de touches définissent les opérations logiques qui doivent être exécutées pour chaque touche particulière enfoncée, et pour chaque état particulier rencontré.
2. Sous-programme de gestion de table de commande: Le sous-programme de gestion de table de commande facilite l'exécution des sous-programmes de modules de touches, en permettant l'expression d'une grande partie du travail sous la forme d'une table appelée table de commande. La table de commande définit les états suivants, les ordres d'interface interprocesseur à émettre, et les lampes à allumer.
3. Sous-programmes de traitement d'ordre: Chaque ordre d'interface interprocesseur qui est reçu par l'unité de commande de pupitres 180 provoque l'exécution d'un sous-programme de traitement d'ordre, ce qui établit les conditions qui sont indiquées par l'ordre considéré.
Unité de commande de lampes d'occupation Opérations:
L'unité de commande de lampes d'occupation 190 traite l'information d'entrée et de sortie pour un ou plusieurs pupitres d'opérateur facultatifs qui comportent un panneau de lampes d'occupation et permettent la sélection directe de poste. L'unité de commande 190 détecte les demandes provenant des pupitres d'opérateur, pour l'affichage de l'état d'un groupe particulier de postes téléphoniques (groupe des centaines), et elle fournit les données d'affichage pour le pupitre d'opérateur duquel provient la demande. L'unité de commande de lampes d'occupation 190 détecte également les demandes de connexion qu'émet un opérateur en appuyant sélectivement sur un bouton-poussoir de sélection qui se trouve à côté d'une lampe de poste téléphonique particulière située sur le pupitre d'opérateur.
L'unité de commande 190 conserve dans la mémoire associée un plan d'occupation de tous les postes téléphoniques, et également des jonctions, si on le désire. L'unité de commande 190 organise l'information occupé/libre par groupes correspondant à une centaine, comme par exemple 400/499 et 1700/ 1799, en préparation des demandes provenant des pupitres d'opérateur. L'unité de commande 190 doit pouvoir loger et diviser les groupes d'utilisateurs. L'unité de commande 190 comporte une seule interface interprocesseur 193 connectée à l'unité de commande d'états 130, pour fournir l'information occupé/libre, et une interface interprocesseur 191 qui est connectée à l'unité de commande de pupitres 180, pour fournir les numéros d'appel téléphonique demandés.
Points de commande et de détection de lampes d'occupation:
Les différents accès d'entrée/sortie correspondant aux lampes d'occupation font respectivement fonction de points de détection et de commande. Chaque accès d'entrée/sortie correspondant aux lampes d'occupation est défini par une paire particulière d'adresses de mémoire adjacentes. La première adresse de mémoire contient un octet d'état qui est utilisé pour déterminer si l'accès est prêt à émettre ou à recevoir. La seconde adresse de mémoire est utilisée pour émettre ou recevoir l'octet qui correspond aux données réelles. Pour communiquer avec les lampes d'occupation correspondantes, on écrit et on lit des octets de code prédéterminés au niveau de chaque accès.
Communications à l'aide des interfaces interprocesseurs:
L'unité de commande de lampes d'occupation 190 reçoit un seul ordre de traitement de communications par l'interface interprocesseur 193, à partir de l'unité de commande d'états 130. Cet ordre contient une information qui met à jour le plan d'occupation de l'unité de commande de lampes d'occupation 190. L'unité de commande 190 émet un seul ordre de traitement de s communication vers l'unité de commande de pupitre 180, par l'interface interprocesseur 191. Cet ordre émis contient le numéro d'appel téléphonique DN qui est obtenu à partir du groupe de centaine particulier en cours d'affichage, et qui est ajouté à un bouton de sélection directe de poste téléphonique io actionné par l'opérateur.
Programmes primaires:
L'unité de commande de lampes d'occupation 190 comporte une organisation hiérarchique de programmes à deux niveaux, qui est caractéristique des routines du niveau programme princi-15 pal et du niveau programme, pour toutes les autres unités de commande du dispositif de commutation.
Routines du niveau programme:
1. Programme de traitement occupé/libre: ce programme
2i reçoit les données occupées/libre qui proviennent de l'interface interprocesseur d'entrée 193, et il met à jour le plan d'occupation.
2. Programme de lecture de touches: ce programme explore tous les accès d'entrée et provoque soit l'affichage d'un nouveau
25 groupe de centaine des lampes d'occupation, soit le transfert dans la file d'attente interne d'interfaces interprocesseurs de sortie d'un numéro d'appel téléphonique demandé.
3. Programme de commande de lampes: ce programme envoie périodiquement de nouvelles données d'affichage de
30 lampes à chaque pupitre d'opérateur.
Unité de commande de base de données:
Opérations:
L'unité de commande de base de données 170 enregistre et 35 présente à la demande toutes les structures de données essentielles du dispositif de commande. Parmi ces structures figurent: Les tables de traduction de numéros d'appel.
Les tables de catégorie de service Les tables de traduction de code d'accès 40 Les tables de traduction de premier chiffre Les tables de structure de groupe Les tables de restriction Les tables de réacheminement d'appel Les tables de numérotation abrégée 45 Les paramètres de groupe d'utilisateurs
L'unité de commande de base de données 170 enregistre également le contenu des compteurs qui totalisent l'utilisation de différents organes du dispositif de commutation, et prend en charge les accès du dispositif de commutation qui ne sont pas 50 relatifs au traitement des communications, comme il a été indiqué précédemment.
L'unité de commande de base de données 170 entretient des communications bidirectionnelles avec l'unité de commande d'états 130, l'unité de commande de registres 150, et l'unité de 55 commande de pupitres 180, par l'intermédiaire des interfaces interprocesseurs. La partie essentielle de l'échange d'informations se présente sous la forme de demandes de données concernant un numéro particulier d'intervalle élémentaire de réseau, ou un numéro d'appel téléphonique particulier, et sous forme 60 des données de réponse à ces demandes. L'unité de commande de base de données 170 est commandée essentiellement par les ordres de demande qui proviennent des autres unités de commande. L'unité de commande 170 ne comporte pas de points de détection susceptibles d'introduire des Stimuli correspondant au 65 traitement des communications. Le dispositif de commutation peut comporter plusieurs groupes d'utilisateurs, et l'unité de commande ï 70 doit fonctionner d'une manière qui maintient la séparation entre les groupes d'utilisateurs. Ceci nécessite de
27
631 036
de mise à jour à l'unité de commande de base de données 170, de façon qu'elle conserve une représentation à jour des conditions occupé/libre des lignes et des jonctions, ainsi qu'à l'unité de commande de lampes d'occupation 190, si elle existe.
2. Programme de traitement de file d'attente à action rapide: ce programme explore les rubriques correspondant à des événements qui doivent apparaître sous certaines conditions temporelles, et qui ont été placées dans une file d'attente par d'autres programmes et sous-programmes. Si la durée qui conditionne un événement quelconque est terminée, ce programme provoque l'apparition de l'événement considéré.
3. Programme de traitement des files d'appels en attente: ce programme parcourt une liste d'appels en attente pour établir la communication lorsque le demandeur et le demandé seront tous deux libres.
4. Programme d'affectation de registres: ce programme consiste en un groupe de routines conçues de façon à affecter les registres disponibles, et à traiter une file d'attente d'utilisateurs demandant des registres, lorsqu'aucun registre n'est disponible.
5. Programme de supervision de temps: le programme de supervision de temps contrôle périodiquement le temps pendant lequel chaque ligne, chaque jonction et chaque registre est demeuré dans l'état courant, et appelle l'action appropriée si ce temps dépasse une limite prédéterminée.
6. Programme de supervision d'état: le programme de supervision d'état effectue un contrôle périodique de validité de l'état et de la mémoire de référence de chaque poste, jonction et registre, dans le dispositif de commutation et entre les correspondants.
Routines du niveau sous-programme:
1. Sous-programme de logique d'ordre: chaque ordre d'interface interprocesseur qui est reçu par l'unité de commande d'états 130 provoque l'appel d'un sous-programme particulier de traitement d'ordre. Chaque sous-programme de traitement d'ordre contient les éléments logiques nécessaires à l'autorisation ou au refus de l'action qui est demandée par l'ordre entrant, en se basant sur les états des postes téléphoniques mis en jeu.
2. Sous-programme de commande d'états: le sous-programme de commande d'états accomplit toutes les actions nécessaires pour faire passer un poste téléphonique d'un état à un autre. Parmi ces actions figurent la modification de l'état, la modification de la mémoire de référence qui indique le poste téléphonique avec lequel communique le poste considéré, la modification de la mémoire de commande du réseau (connexion), et l'émission des ordres d'interface interprocesseur appropriés.
3. Sous-programme de contrôle d'utilisation des organes: ce sous-programme rassemble les données d'utilisation (comptage des unités utilisées) provenant des lignes, des jonctions, des registres, des pupitres, etc. pour l'ensemble du dispositif de commutation.
4. Sous-programme d'enregistrement de trafic: Ce sous-programme fournit des données de sortie qui traduisent tous les événements significatifs nécessaires pour reconstituer la totalité de l'information d'appel (surveillance de numéros d'appel particuliers pour des fonctions de contrôle et de facturation au demandé).
Unité de commande de pupitres Opérations:
L'unité de commande de pupitres 180 effectue toutes les fonctions de traitement qui sont associées à l'activité des pupitres d'opérateur. Ces fonctions comprennent l'exercice d'un niveau de contrôle qui est normalement du ressort de l'unité de commande d'états 130, pour des activités telles que la détermination de la validité des conditions pour autoriser des connexions, la spécification des connexions, la conservation des
états d'appel des pupitres, la mise en attente d'appels, le blocage d'appels, et les opérations de supervision de temps.
L'unité de commande de pupitres 180 entretient une communication bidirectionnelle par les interfaces interprocesseurs avec l'unité de commande d'états 130, l'unité de commande de base de données 170 et, de façon moins importante, avec l'unité de commande de lampes d'occupation 190. L'essentiel des information échangées correspond aux ordres de connexion à destination de l'unité de commande d'états 130, et aux ordres affirmation/négation, en réponse à l'unité de commande 130.
L'unité de commande de pupitres 180 est commandée par une combinaison d'ordres d'interface interprocesseur reçus (qui représentent de nouveaux appels et de nouvelles connexions), et de l'activité des boutons de sélection sur les pupitres d'opérateur (qui représente les indications données par l'opérateur relativement à la manière de traiter les communications). L'unité de commande de pupitres 180 explore les pupitres d'opérateur pour déterminer une activité des boutons de sélection, en considérant un seul accès d'entrée par pupitre. Au niveau de cet accès, les boutons de sélection sont représentés par des codes à 8 bits, et un code particulier représente chaque bouton-poussoir du pupitre d'opérateur. De même, les lampes de chaque pupitre d'opérateur sont commandées par un seul accès de sortie par pupitre. Du fait du grand nombre de lampes placées sur le pupitre d'opérateur, et de la nécessité de faire fonctionner chaque lampe de façon continue ou de la faire clignoter, le fonctionnement correct de n'importe quelle lampe particulière nécessite la transmission de deux octets.
L'unité de commande de pupitres 180 traite les communications correspondant à plusieurs groupes d'utilisateurs. Toutes les tâches effectuées par l'unité de commande de pupitre 180 doivent permettre d'affecter et de traiter les communications dans le groupe d'utilisateurs correct.
Points de commande et de détection de pupitres:
Les différents accès d'entrée et de sortie de pupitres d'opérateur font respectivement fonction de points de détection et de commande. Chaque accès d'entrée/sortie de pupitres d'opérateur peut être mis en œuvre par une paire particulière d'adresses de mémoire adjacentes. La première adresse de mémoire est un octet d'état qui permet de déterminer si l'accès est prêt à émettre ou à recevoir. La seconde adresse de mémoire permet d'émettre ou de recevoir l'octet qui correspond aux données réelles. Pour communiquer avec le pupitre d'opérateur correspondant, on écrit et on lit les octets de code prédéterminés au niveau de chaque accès.
Communications à l'aide des interfaces interprocesseurs:
L'unité de commande de pupitres 180 communique avec l'unité de commande d'états 130, l'unité de commande de base de données 170, et l'unité de commande de lampes d'occupation 190, par les interfaces interprocesseurs.
Autres routines du niveau programme
1. Programme de lecture de touches: le programme de lecture de touches explore tous les accès d'entrée et transmet la commande au sous-programme approprié en cas de détection au niveau de l'accès, d'une nouvelle action sur un bouton-poussoir d'un pupitre d'opérateur.
2. Programme d'affectation d'appel: Le programme d'affectation d'appel considère la file d'attente d'opérateur (pour chaque groupe d'utilisateurs), et en cas de présence d'appels en attente, il affecte ces appels à l'opérateur qui est demeuré le plus longtemps libre, dans le groupe d'utilisateurs correct.
3. Programme de supervision de temps: Le programme de supervision de temps contrôle périodiquement tous les états de communication des pupitres, et déclenche l'action appropriée en cas de dépassement de la durée permise pour l'état particulier considéré.
5
10
15
20
25
30
35
40
45
50
55
60
65
29
631 036
conserver séparément certaines tables de données internes, pour chaque groupe d'utilisateur, tandis que d'autres tables de données peuvent être mélangées. On utilise le support d'enregistrement magnétique de secours pour le chargement initial du dispositif de commutation, et pour le rétablissement des conditions de fonctionnement en cas de défaut entraînant la perte d'informations essentielles. Le terminal à clavier permet d'introduire dans le dispositif de commande les données qui changent fréquemment, et les messages de maintenance. Du fait de l'existence de ces accès d'entrée importants, l'unité de commande de base de données 170 fait également fonction de distributeur de programme et de données de fonctionnement pour toutes les autres unités de commande du dispositif. Pendant ces périodes, l'unité de commande 170 utilise de façon spéciale le ou les interfaces interprocesseurs, pour acheminer directement des données vers l'unité de commande d'états 130, l'unité de commande de registres 150, et l'unité de commande de pupitres 180. Les données destinées à l'unité de commande de lignes 140 et à l'unité de commande de jonctions 160 sont tout d'abord transmises à l'unité de commande d'états 130, qui les achemine ensuite vers les unités de commande 140 et 160.
Points de commande et de détection de base de données:
On peut considérer respectivement comme des points de détection et de commande les différents accès d'entrée et de sortie qui sont associés à l'unité de commande de base de données 170. L'accès à chaque point s'effectue par une paire particulière d'adresses de mémoire adjacentes. L'une des adresses correspond à un octet d'état qui permet de déterminer si l'accès est prêt à émettre ou à recevoir des données. L'autre adresse de la paire correspond à l'octet de données réel qui est émis ou reçu. Tous les accès de l'unité de commande 170 utilisent le code à huit bits ASCII (American Standard Code for Information Interchange) pour le transfert de l'information.
Communications à l'aide des interfaces interprocesseurs:
L'unité de commande de base de données 170 communique avec l'unité de commande d'états 130, l'unité de commande de registres 150 et l'unité de commande de pupitres 180 par les interfaces interprocesseurs.
Autres routines du niveau programme:
Programme de service de file d'attente pour un groupe: ce programme parcourt une liste de demandeurs qui attendent d'être connectés à un nombre disponible d'un groupe de postes ou de jonctions.
2. Programme de service de clavier: Le programme de service de clavier est appelé périodiquement pour contrôler l'état de l'accès d'entrée correspondant au terminal, pour introduire les caractères qui apparaissent sur cet accès, et pour passer la commande à un programme analyseur de message lorsque un message complet a été introduit.
3. Programme de sortie vers les accès: Le programme de sortie vers les accès est appelé périodiquement pour émettre vers les accès de sortie respectifs des données qui attendent dans des files d'attente internes.
4. Programme de supervision de données: le programme de supervision de données contrôle continuellement l'intégrité des structures de données, en vérifiant que les adresses indirectes demeurent dans des limites prédéterminées, et que les chaînes d'adresses sont cohérentes.
Routines du niveau sous-programme:
1. Sous-programmes de logique d'ordre: chaque ordre d'interface interprocesseur que reçoit l'unité de commande de base de données 170 provoque l'appel d'un programme particulier de traitement d'ordre. Les programmes de traitement d'ordre ont essentiellement pour rôle de lire en mémoire les données nécessaires, et d'assembler les données pour engendrer un ordre en réponse. Cependant, dans certains cas le processus de lecture en mémoire est très complexe, ce qui nécessite plusieurs niveaux de traduction et/ou de recherche de groupes.
2. Sous-programme analyseur de messages: le sous-pro-gramme analyseur de messages contrôle les messages qui pro-
5 viennent du clavier, et passe la commande à la routine appropriée pour exécuter la demande qui correspond au message.
3. Sous-programme de changements récents: Ce sous-pro-gramme modifie les rubriques de la base de données, conformément aux demandes que le personnel d'exploitation introduit au io clavier.
Hiérarchie des programmes de l'unité de commande de base de données (figure 16)
Chaque unité de commande du dispositif de commutation possède dans sa mémoire de programme des sous-programmes 15 de traitement d'ordre qui sont appelés en réponse aux messages d'ordre lus dans les interfaces interprocesseurs réceptrices. Le diagramme de la figure 16 pour but de montrer la hiérarchie des programmes de l'unité de commande de base de données et constitue un exemple de la structure hiérarchisée des autres 20 unités de commande. Le premier bloc présente la routine du niveau programme: analyseur d'interfaces interprocesseurs, que l'unité de commande de base de données exécute au cours de l'analyse des interfaces interprocesseurs réceptrices, pour rechercher des messages, et en réponse aux messages reçus qui 25 demandent un «module de fonction», c'est-à-dire un sous-programme qui est demandé par le code de référence qui figure dans le message d'ordre. Un message reçu peut être par exemple une demande d'informations de catégorie de service d'origine (code de référence 62), ou une demande de traduction de pre-30 mier chiffre (code de référence 72) pour lesquelles l'unité de commande de base de données doit accéder à la table NSN/ COS, et à la table de traduction de premier chiffre des mémoires de base de données, pour obtenir les données demandées, et renvoyer ensuite ces données à l'unité de commande qui a émis 35 la demande.
L'une des principales opérations accomplies par l'unité de commande de base de données consiste à exécuter, sous la commande d'un sous-programme de traitement d'ordre, des actions répondant à la réception des chiffres d'un numéro composé qui 40 proviennent de l'unité de commande de registres, et à la réception de l'ordre «numéro composé normal» (74). Ces opérations sont représentées de façon particulière sur le diagramme de la figure 16 comme il ressort de la légende «analyseur de numéros composés normaux». Sous la commande d'un sous-programme, 45 l'unité de commande de base de données accède à la table de numéros d'appel 300, pour lire le mot d'identification qui correspond au numéro d'appel qui a été composé et reçu. Comme il est représenté sur la figure 16 après avoir accédé à la table de numéros d'appel 300 et lu le mot d'identification, l'unité de 50 commande de base de données déclenche l'accomplissement de la fonction du dispositif de commutation qui est désignée par la partie instruction du mot d'identification, c'est-à-dire: communication standard, communication de conférence, recherche de groupe, prélèvement d'appel, numérotation abrégée, et possibi-55 lités diverses.
Fonction de communication standard (figure 26)
La figure 26 représente les opérations accomplies par l'unité de commande de base de données DMP, en réponse à la lecture 60 de l'instruction (000) qui désigne la «communication standard», à partir d'une position de mot d'identification de la table de numéros d'appel. Ces opérations se traduisent par l'assemblage et l'émission du message de communication standard (C9) vers l'unité de commande d'états SMP, par l'interface interproces-65 seur émettrice 141.
Fonction de communication de conférence (figure 27)
L'organigramme de la figure 27 montre les opérations qu'accomplit l'unité de commande de base de données en ré
631 036
30
ponse à la lecture de l'instruction (100) qui désigne une « communication de conférence», dans un mot d'identification qui se trouve dans la table de numéros d'appel. Le code «type» contenu dans la partie argument du mot d'identification spécifie si la communication de conférence correspond à une conférence progressive ou organisée autour d'un poste central, ou bien à une conférence préétablie. S'il s'agit d'une conférence progressive ou d'une conférence organisée autour d'un poste central, donnant lieu toutes deux à un traitement pratiquement identique, l'unité de commande de base de données DMP prépare et émet vers l'unité de commande d'états un message d'ordre de communication de conférence D7.
Dans le cas d'une conférence préétablie, l'analyse des informations de catégorie de service et de la table de restrictions permet de déterminer si le poste est autorisé à accéder à la conférence. Dans le cas où la réponse est «non», l'unité de commande de base de données prépare et émet un message d'échec (CE). Si aucune restriction ne s'oppose à l'accès du poste considéré, la conférence préétablie est organisée en préparant et en émettant les message d'ordre DO.
Fonction de recherche de groupe (figure 28)
Comme il a été indiqué précédemment, dans l'opération de recherche de groupe, on recherche un poste ou une jonction libre dans une liste de numéros NSN, en cas de composition du numéro d'appel de recherche de groupe, et l'unité de commande de base de données reçoit les chiffres composés. La figure 28 montre les opérations qui sont exécutées en réponse à la découverte dans la table de numéros d'appel d'un mot d'identification qui contient l'instruction de recherche de groupe «001». Si le groupe fait l'objet d'une restriction d'accès par rapport au demandeur, un message d'ordre «groupe occupé» D8 est renvoyé à l'unité de commande d'états. Dans le cas contraire, on pose la question «y a-t-il un numéro NSN libre dans le groupe». S'il n'y a pas de poste libre dans la liste du groupe, le même message d'ordre «groupe occupé» D8 est renvoyé à l'unité de commande d'états. S'il existe un numéro NSN libre, l'unité de commande de base de données traite l'appel de la même manière que pour l'établissement d'une communication standard», en préparant et en émettant vers l'unité de commande d'états SMP le message d'ordre C9.
Fonction de prélèvement d'appel (figure 29)
La figure 29 montre les opérations que l'unité de commande de base de données exécute sous la commande d'un sous-programme, en réponse à la lecture de l'instruction (110), qui désigne un prélèvement d'appel, dans le mot d'identification d'une position de la table de numéros d'appel. Le »prélèvement d'appel» est une fonction du dispositif de commutation par laquelle un poste peut répondre à des appels dirigés vers n'importe quel poste d'un «groupe de prélèvement d'appel». Si on détermine que le demandeur fait l'objet d'une restriction, par rapport au prélèvement d'appel général, et ne fait pas partie du groupe de prélèvement d'appel désigné, l'unité de commande de base de données émet un message d'échec (CE). Dans le cas contraire, cette unité de commande recherche les numéros d'intervalle élémentaire du groupe qui sont à l'état «occupé», et prépare et émet un message d'ordre de prélèvement d'appel (CB), en utilisant le numéro d'intervalle élémentaire de réseau d'un poste qui a été découvert au cours de l'opération précédente.
Fonction de numérotation abrégée (figure 30)
La figure 30 montre les opérations programmées qu'accomplit l'unité de commande de base de données, sous la dépendance d'un sous-programme, en réponse à la lecture d'une instruction (011) d'un mot d'identification de la table de numéros d'appel qui désigne la fonction «numérotation abrégée». Ces opérations se terminent par la préparation et l'émission par l'unité de commande de base de données d'un message d'ordre
«numérotation abrégée» CC. La «numérotation abrégée» est une fonction du dispositif de commutation grâce à laquelle la composition d'un numéro d'appel abrégé permet de définir un numéro à plusieurs chiffres plus long, dans une table qui relie le 5 numéro d'appel abrégé et le numéro à plusieurs chiffres défini à l'avance. La figure 30 montre que l'unité de commande de base de données DMP effectue l'opération de recherche du numéro abrégé spécifié, après quoi il y a affectation d'une jonction, de préférence libre, puis le message d'ordre «numérotation abré-io gée» CC est transmis à l'unité de commande d'états qui exécute les opérations nécessaires à la transmission des signaux de numérotation sur la jonction, et achève l'établissement de la communication.
Code d'accès correspondant à des fonctions diverses figure 31). 15 On considérera maintenant la figure 31 qui montre les opérations qu'accomplit l'unité de commande de base de données DBM, en réponse à la lecture dans la table de numéros d'appel 300 d'un mot d'identification dont les trois bits de gauche définissent l'instruction (010), ce qui indique que le code d'accès 20 interne de la partie argument du mot d'identification appartient à la catégorie des fonctions diverses. Il apparaît ainsi la question (figure 31): «code d'accès interne de type spécial». Si la réponse est «oui», le sous-programme passe comme il est indiqué, à une routine parmi plusieurs qui est destinée à traiter un type de code 25 spécial. Le tableau présente les exemples «appel de l'opérateur», et «annulation du réacheminement d'appel». On utilise ces codes d'accès de «type spécial» du fait qu'ils représentent des fonctions du dispositif de commutation qui sont généralement utilisées très fréquemment, ou qui sont accomplies directe-30 ment par l'unité de commande de base de données DMP, sans autre échange d'ordres avec les autres unités de commande. A titre d'exemple de ce dernier cas, on peut citer l'annulation du réacheminement d'appel pour un poste, de façon que les appels suivants aboutissent de la manière dont ils ont été composés, 35 sans faire intervenir le numéro d'intervalle élémentaire de réseau de réacheminement d'appel. Ceci met en jeu l'opération directe d'annulation de «rubrique de COS de zone transitoire», qui est représentée sur la figure 31. Du fait que l'état d'un poste qui se trouve en condition de «réacheminement d'appel» est 40 déterminé par le contrôle de la zone transitoire pour le numéro d'intervalle élémentaire de réseau désigné, la suppression du réacheminement d'appel pour un poste ne nécessite que l'annulation de la rubrique correspondante de la zone transitoire, comme il est représenté. La fonction «appel de l'opérateur» 45 illustre le cas des fonctions fréquemment utilisées, pour lesquelles l'unité de commande de base de données DMP prépare un message d'ordre spécial (Dl) qui est chargé dans l'interface interprocesseur émettrice en communication avec l'unité de commande d'états SMP, et déclenche le fonctionnement des 50 unités de commande pour exécuter la fonction spéciale considérée.
L'unité de commande de base de données traite d'autres codes d'accès de fonctions diverses, qui ne sont pas considérés comme spéciaux, en élaborant le message d'ordre de code 55 d'accès (CA), et en l'introduisant dans le code d'accès interne standard qui figure dans la partie argument du mot d'identification. Ensuite, l'unité de commande de base de données charge ce message d'ordre dans l'interface interprocesseur qui communique avec l'unité de commande d'états SMP.
60
Exemple de mise en aivre de la fonction «communication standard»
La séquence d'appel d'un poste à un autre est représentative des opérations séquentielles programmées qu'accomplissent les 65 différentes unités de commande de l'organe de commande 55, au cours de l'exécution de la fonction «communication standard». Cette séquence correspond à la procédure normale dans le cas de l'appel d'un autre poste sans assistance de l'opérateur,
31
631 036
en utilisant un clavier à codage par paires de fréquence ou un cadran rotatif. La «communication standard» d'un poste à un autre utilise 5 unités de commande différentes de l'organe de commande 55, et l'explication de cette communication est bâtie autour des actions et des réponses d'une séquence d'appel déclenchée par l'utilisateur, et montre les ordres engendrés et les réponses de l'organe de commande 55.
Chaque ordre identifié par un code de référence est essentiellement un ordre sous l'effet duquel l'unité de commande réceptrice accomplit une opération donnée. Le message d'ordre, qui comprend le code de référence et les données, est chargé dans une interface interprocesseur d'émission. Ainsi, les inter-5 faces interprocesseurs et les programmes qui les commandent font également fonction de zones d'attente de travaux pour l'organe de commande 55.
COMMUNICATION STANDARD: SEQUENCE D'APPEL D'UN POSTE A UN AUTRE
Séquence d'appel de l'utilisateur:
Action
Le demandeur décroche
Le demandeur compose un numéro d'appel d'un poste (DN)
Le demandé décroche
La conversation se poursuit de façon normale
Séquence d'appel du dispositif de commande:
Ordres engendrés par les Code de interfaces interprocesseurs Référence
Ligne du poste A2
PI émettrice
Poste PI occupé
Demande de catégorie de service
Données de catégorie de service Numérotation standard
Transmission du premier chiffre
Réception de N chiffres supplémentaires Numéro composé normal
Communication standard
6E 62 C8 22
72
3B
74 C9
Réponse
Réception de la tonalité de numérotation
Réception de la tonalité de retour de sonnerie. Sonnerie au poste demandé.
Etablissement du circuit bidirectionnel de conversation.
Interfaces Interprocesseurs d'émission et de réception L—S
S-»B, S—» D S—»D D—> S S-»R
R—>D
D —> R
R—» D D—»S
Réponse
Occupation d'un registre
Le poste PI obtient la tonalité de numérotation à partir du registre. Arrêt de la tonalité de numérotation après le premier chiffre
Le poste PI reçoit la tonalité de retour de sonnerie.
Le registre est libéré.
631 036
32
Ordres engendrés par les interfaces interprocesseurs
Emission de la sonnerie Poste P2 occupé Ligne du poste P2 émettrice
Code de Référence
03
6E A2
Signification des abréviations:
B: Unité de commande de lampes d'occupation
S: Unité de commande d'états
L: Unité de commande de lignes
C: Unité de commande de pupitres
R: Unité de commande de registres
D: Unité de commande de base de données.
Interfaces Interprocesseurs d'émission et de réception S—»L
S—> B S —> D L—> S
Réponse
15
Etablissement d'un circuit bidirectionnel de conversation.
Opérations programmées propres à chaque unité de commande
(figures 17 à 25) 25
On considérera maintenant les organigrammes représentés d'intervalle élémentaire de réseau (NSN) du demandeur PI. Le par les figures 17 à 25, qui illustrent les opérations programmées numéro d'intervalle élémentaire de réseau est relatif à l'inter-
qu'exécute chaque unité de commande, dans l'ordre donné dans valle spatial et temporel du réseau de commutation qui est af-
l'exemple de séquence précédent. Ces opérations programmées 30 fecté au poste, à la jonction, au registre, à la tonalité ou à I'opé-
sont exécutées de façon combinée par toutes les unités de com- rateur. La représentation sous forme d'organigramme de ce seg-
mande à microprocesseur, pour réaliser la fonction «communi- ment initial, ou série d'étapes, accompli par l'unité de com-
cation standard». mande de lignes sous la commande du programme d'explora-
La séquence de «communication standard», et les organi- tion, se termine par l'étape «émission de message d'ordre (A2)
grammes associés sont destinés à expliquer en détail comment 35 vers SMP». Ceci traduit le chargement dans l'interface interpro-
s'effectue la commande combinée des différentes unités de com- cesseur émettrice 141 du code de référence «A2» et du numéro mande, pour exécuter une fonction complète du dispositif de d'identification d'intervalle élémentaire du réseau «LS8/MS4».
commutation. Bien que cette description détaillée ne soit pré- Opérations de l'unité de commande d'états sentée que pour la fonction «communication standard», elle En considérant à nouveau la séquence de «communication montre entièrement la manière selon laquelle les microproces- 40 standard», on voit que le message d'ordre suivant qui est émis seurs répartis desservent les parties associées du dispositif de est identifié par le code de référence «6E».
commutation, et communiquent entre eux par des voies spéciali- Parmi les ordres émis par l'unité de commande d'états figure sées, pour coordonner les fonctions du dispositif de commuta- l'ordre portant le code de référence «6E». Cet ordre est émis tion en vue de l'accomplissement d'une opération complète. A vers l'unité de commande de base de données DMP, pour indipartir de l'exemple du programme de «communication stan- 45 qUer que la ligne PI de laquelle provient l'appel est occupée. La dard», l'homme de l'art pourra facilement définir le détail des colonne «format de message d'ordre» de la figure 17 indique opérations nécessaires pour accomplir d'autres fonctions du dis- que ce même ordre est également émis vers l'unité de com-positif de commutation. mande de lampes d'occupation BMP. L'unité de commande de base de données conserve un plan d'occupation qui constitue
Opérations de l'unité de commande de lignes (figure 17) 50 l'une des «autres» tables des mémoires de données. L'état oc-
On considérera maintenant la figure 17, ainsi que l'exemple cupè du numéro d'intervalle élémentaire de réseau est enregis-
de séquence donné précédemment, dans lequel le premier code tré dans la mémoire de base de données et fournit des données,
de référence est «A2» (tous les codes de référence sont en for- accessibles par l'unité de commande de base de données, con-
mat hexadécimal). L'unité de commande de lignes LMP trans- cernant la disponibilité du poste ou de la liaison considérée,
met ce code dans un message d'ordre à l'unité de commande 55 pour la réception des appels.
d'états SMP, par une interface interprocesseur 141. Conformé- La figure 18 représente sous forme d'organigramme les ment au programme décrit précédemment pour l'unité de com- deux opérations segmentées qui sont identifiées par les codes de mande de lignes, au niveau programme, la routine explore en référence 6E et 62 dans la séquence de communication standard permanence les lignes pour détecter les transitions correspon- décrite ci-dessus. Ainsi, l'ordre A2 est découvert et analysé au dant au décrochage. Après avoir détecté un «nouveau décro- 60 cours de l'exploration de l'interface interprocesseur et récep-
chage», l'unité de commande de lignes assemble le message trice 141. Le sous-programme de traitement d'ordre qui est complet, sous la commande du programme. Ce message com- appelé engendre et émet l'ordre 6E vers l'unité de commande prend le code de référence «A2», et le numéro d'intervalle élé- de base de données et l'unité de commande de lampes d'occupa-
mentaire de réseau (NSN) de la ligne d'origine qui est obtenu tion. Comme il est représenté sur la figure 18, le sous-pro-
par traduction à partir de l'adresse de matériel. Le format du 65 gramme de traitement d'ordre demande alors à l'unité de com-
message d'ordre comprend le code de référence A2 et «LS8/ mande d'états de transmettre à l'interface interprocesseur émet-
MS4», ce qui représente par définition les huit chiffres de rang trice 173 le code de référence 62 (par la connexion de communi-
inférieur et les quatre chiffres de rang supérieur du numéro cation établie avec l'unité de commande de base de données
33
631 036
170). Le code de référence 162 représente une information de «demande COS d'origine» (COS=catégorie de service). L'information de catégorie de service est une information codée relative aux restrictions qui s'appliquent à la ligne PI de laquelle provient l'appel. Le format donné pour le message d'ordre complet comprend le code de référence «62» et «LS8/MS4». Comme il a été indiqué précédemment, le deuxième terme de ces message est le numéro d'intervalle élémentaire de réseau de la ligne d'origine qui est fourni par l'unité de commande de lignes, sous forme d'une partie du message d'ordre d'origine. L'unité de commande d'états SMP assemble le message d'ordre et le charge dans l'interface interprocesseur émettrice 173.
Opérations de l'unité de commande de base de données (figure 19)
L'unité de commande de base de données DMP reçoit le message d'interface interprocesseur occupé/libre qui correspond au code de référence 6E (comme le montre la figure 19), et la table d'occupation qui se trouve dans une autre zone de la mémoire de base de données est mise à jour pour indiquer l'état occupé de la ligne Pl. La figure 19 montre que le programme analyseur d'interface interprocesseur pour l'unité de commande de base de données DMP appelle un second sous-programme qui correspond à cet ordre, et reçoit le message «demande COS d'origine». L'organigramme de la figure 19 montre que les étapes suivantes sont: «consultation de la table NSN/COS pour la détermination de COS d'origine pour PI », et «retour de l'information de COS d'origine par le message d'ordre C8». Cette dernière étape déclenche l'assemblage de message d'ordre qui est identifié par le code de référence «C8», dans l'unité de commande de base de données. Cette dernière fonctionne sous la dépendance du programme chargeur d'interface interprocesseur, pour charger le message d'ordre dans l'interface interprocesseur émettrice 171, à destination de l'unité de commande d'états associée SMP.
Opérations de l'unité de commande d'états (figure 20)
Le segment de programme suivant représenté sur la figure 20 correspond à la réponse de l'unité de commande d'états. En explorant les interfaces interprocesseurs réceptrices sous la commande du programme analyseur d'interfaces interprocesseurs, l'unité de commande d'états reçoit le message d'ordre qui est identifié par le code de référence «CB», et appelle le sous-programme de traitement d'ordre pour analyser l'information de catégorie de service d'origine, trouve un registre disponible, connecte le circuit de ligne à ce registre, et place les récepteurs de ligne et de tonalité dans les états «chargé en registre». Enfin, l'unité de commande d'états charge dans une interface interprocesseur émettrice 152 un message d'ordre qui est identifié par le code de référence 22, et qui représente un ordre de «connexion pour appel normal». L'interface interprocesseur 152 est couplée à l'unité de commande de registre RMP. Le format du message d'ordre complet qui est identifié par le code de référence 22 comprend, avec le code de référence: R/LS8/MS4.
Opérations de l'unité de commande de registres (figure 21)
On considérera maintenant la figure 21 dont la partie supérieure montre la réponse de l'unité de commande de registres RMP. On voit que, sous la commande du programme analyseur d'interfaces interprocesseurs, l'unité de commande de registre RMP explore les interfaces interprocesseurs réceptrices, et détecte le message qui est enregistré dans l'interface interprocesseur réceptrice 152. Le message d'ordre qui est identifié par le code de référence 22, c'est-à-dire «connexion pour appel normal», est reçu, et au cours du sous-programme de traitement d'ordre qui est appelé en réponse, le registre spécifié est occupé et est préparé pour recevoir les chiffres qui sont composés par le demandeur Pl. D'autre part, une tonalité de numérotation est renvoyée vers la ligne ou le poste demandeur Pl.
La partie supérieure droite de la figure 21 montre le segment de programme qui représente l'action qu'effectue ultérieu-5 rement l'unité de commande de registres RMP, sous commande du programme, au bout d'un court intervalle de temps. Sous la commande du programme d'exploration de registres, l'unité de commande de registres RMP contrôle les octets de détection du registre qui a été occupé. Lorsque le premier chiffre composé a io été reçu, la tonalité de numérotation cesse d'être appliquée sur la ligne PI, et un message d'ordre, identifié par le code de référence 72 est émis vers l'unité de commande de base de données DMP, pour demander une traduction du premier chiffre. Le message d'ordre qui correspond au code de référence 72 15 est ensuite chargé dans l'interface interprocesseur émettrice 153. Le format du message d'ordre qui est identifié par le code de référence 72 est: R/chiffre/LS8/MS4.
En considérant l'exemple de séquence d'appel de poste à poste qui a été donné précédemment, on voit que la liste des 20 codes de référence A2,6E, 62, C8,22 et 72 correspond aux opérations programmées qui sont représentées schématique-ment par les organigrammes des figures 17 à 20, et des deux parties supérieures de la figure 22.
25 Opérations de l'unité de commande de base de données (figure 21)
La figure 21 est un organigramme des opérations programmées qu'accomplit l'unité de commande de base de données DMP pour explorer les interfaces interprocesseurs réceptrices, 30 sous la commande du programme analyseur d'interfaces interprocesseurs, et pour effectuer un branchement vers le sous-pro-gramme de traitement d'ordre, en réponse à la réception du message d'ordre qui est identifié par le code de référence 72. Les étapes de la figure 21 correspondent au code de référence 35 3B de la séquence d'appel de poste à poste, qui constitue l'ordre «réception de n chiffres supplémentaires».
Pour pouvoir fournir l'information concernant le nombre de chiffres attendus, l'unité de commande de base de données DMP comporte, dans la mémoire de base de données, une table 40 de traduction de premier chiffre 314. Sous la commande d'un sous-programme de traitement d'ordre, la table NSN/COS fait l'objet d'un adressage avec le numéro d'intervalle élémentaire de réseau (NSN), pour fournir le numéro d'intervalle élémentaire de réseau (NSN), pour fournir le numéro de groupe d'utilisa-45 teurs (CG=) du demandeur Pl. En utilisant le numéro de groupe d'utilisateur qui est ainsi trouvé, et le premier chiffre composé, l'unité de commande de base de données détermine la longueur prévue pour le numéro d'appel téléphonique, en consultant la table de traduction de premier chiffre 314. Dans la plu-50 part des cas, en se basant sur le numéro de groupe d'utilisateurs et la table de traduction de premier chiffre, l'unité de commande de base de données peut fournir une réponse ferme qui indique que le numéro d'appel téléphonique a une longueur de 1,2,3 chiffres, ou davantage. Tout numéro d'appel téléphonique dont 55 la longueur n'est pas déterminée de façon ferme est marqué pour la «numérotation à hésitation». L'unité de commande de base de données revoie alors à l'unité de commande de registres RMP un ordre «n chiffres prévus», le nombre n désignant le nombre maximal de chiffres figurant dans le plan de numérotation. L'unité de commande de registres est programmée de façon à reconnaître la «numérotation à hésitation», et attend «n» chiffres, mais reconnaît un numéro d'appel téléphonique comportant moins de «n» chiffres par l'apparition d'un intervalle prédéterminé qui correspond à une «hésitation».
65 L'une des caractéristiques du dispositif de commutation réside dans la souplesse totale du plan de numérotation, qui permet de choisir les numéros d'appels téléphoniques, pratiquement sans aucune contrainte. Par exemple, on peut affecter les
631 036
34
numéros d'appel ci-après aux différents postes d'un même groupe d'utilisateurs, ou de groupes d'utilisateurs différents. Ces numéros peuvent également être affectés sans contraintes à différentes fonctions:
1)1.
2)1,2
3) 1,2,3
4) 1,2,3,4
Le dispositif de commutation peut utiliser de tels numéros, bien que ces quatre numéros d'appel téléphonique puissent avoir le même premier chiffre et correspondre au même groupe d'utilisateurs.
Dans de nombreux dispositifs de télécommunications de l'art antérieur, les codes d'accès à des possibilités de service spéciales doivent appartenir à un groupe de codes particulier. Dans ce dispositif, les codes d'accès à des fonctions ou à des numéros d'appels de postes téléphoniques sont tous traités comme des numéros d'appel «normaux». Par exemple, la fonction de «réacheminement d'appel» peut être associée à l'avance à un numéro d'appel comportant n'importe quel nombre de chiffres, et se trouvant dans n'importe quelle zone du plan de numérotation, puisque, un numéro d'appel désigne une fonction du dispositif de commutation. Lorsque l'ensemble des chiffres qui sont affectés sous forme d'un numéro d'appel a une fonction telle que le «réacheminement d'appel» ont été composés, puis reçus et enregistrés dans l'un des registres de l'unité de commande de registres RMP, ces chiffres sont transférés comme un «numéro d'appel normal» à l'unité de commande de base de données DMP, exactement de la manière représentée dans le cas de la fonction «communication standard», qui est représentée sous forme d'organigramme à la partie inférieure droite de la figure 22.
En résumé, toutes les fonctions du dispositif de commutation (communication standard, et les autres fonctions comme: communication de conférence, recherche de groupe, etc) font intervenir une séquence d'opérations programmées identique à celle des organigrammes des figures 17 à 22, et une séquence de codes de référence identique à celle indiquée dans l'exemple précédent, allant jusqu'au code de référence 74, le 8ième de la liste.
On considérera donc maintenant le neuvième code de référence de la séquence d'appel de poste à poste, c'est-à-dire le code «C9», qui correspond à l'ordre «communication standard». Conformément à l'exemple précédent, le code de référence est assemblé et est émis dans un message d'ordre destiné à l'unité de commande d'états SMP. Le format du message d'ordre qui est identifié par le code de référence «C9», comprend les octets suivants, à la suite du code de référence:
LS8(P1)/MS4 numéro d'intervalle élémentaire de réseau de PI LS8(P2)/MS4 numéro d'intervalle élémentaire de réseau de P2 (PI) TCOS catégorie de service d'aboutissement de PI
(P2) TCOS catégorie de service d'aboutissement de P2
PI (OCOS) catégorie de service d'origine de PI
Utilisation de la table de numéros d'appel par l'unité de commande de base de données (figure 23)
La table de numéros d'appel est une table à plusieurs niveaux dans laquelle les divers niveaux sont reliés par des pointeurs. Les positions du niveau inférieur enregistrent des signaux éléctriques codés qui représentent un mot d'identification à deux octets comportant une partie instruction à trois bits, et un octet et deux bits qui représentent un argument de l'instruction. Le format du mot d'identification est le même pour toutes les catégories de fonctions du dispositif de commutation. Le mot d'instruction à trois bits désigne par sa configuration binaire l'une des grandes catégories de fonctions du dispositif de commutation. L'octet et demi représente un argument de l'instruction, et dans le cas de la fonction «communication standard», cet argument représente le numéro d'intervalle élémentaire de réseau (NSN) du demandé P2. Dans le cas des fonctions de recherche de groupe, de numérotation abrégée, et de prélèvement d'appel, la partie argument du mot d'identification représente un numéro d'identification (ID) qui constitue un pointeur pour des tables distinctes, ou d'autres données. Dans le cas de la recherche de groupe, par exemple, le numéro d'identification consiste en une adresse qui désigne l'une des diverses listes de numéros d'intervalle élémentaire de réseau. Sous la commande du programme, l'unité de commande de base de données effectue une recherche d'un poste libre, dans le groupe de recherche désigné. Dans le cas de la numérotation accélérée, le numéro d'identification ID constitue une adresse qui désigne des listes de numéros d'appels téléphoniques, comprenant des préfixes et des codes de zones qui sont désignés par un numéro d'appel téléphonique abrégé, pour simplifier la composition du numéro.
Dans le cas de la fonction «communication de conférence», l'octet et demi de données fournit le «numéro d'identification de conférence», qui indique le type de conférence, c'est-à-dire: conférence préétablie, conférence progressive, ou conférence organisée autour d'un poste central. Ce code à deux bits identifie donc le type de conférence qui est désigné par le mot d'identification. Les cinq derniers bits de la partie argument du mot d'identification identifient la taille de la communication de conférence.
Le numéro d'identification de conférence constitue une adresse d'une autre table qui identifie un accès particulier par un numéro d'intervalle élémentaire de réseau du matériel mis en jeu dans la conférence, et ce numéro peut être utilisé pour établir les connexions de communication de la conférence.
En ce qui concerne les diverses possibilités de service, ou la partie argument du mot d'identification qui correspond à diverses fonctions, on utilise l'octet et demi pour enregistrer un code d'accès standard qui constitue une référence de la fonction particulière à accomplir. Par exemple, dans le cas de la fonction «message en attente», un numéro d'appel composé est converti pour donner le numéro standard pour cette fonction «message en attente», et ce numéro standard commande l'unité de commande d'états SMP, de façon qu'elle exécute des tâches déterminées pour accomplir cette fonction. Pour accomplir la fonction «message en attente», l'unité de commande d'états demande à nouveau à l'unité de commande de registres RMP (qui est déjà connectée pour recevoir les chiffres du numéro composé antérieurement) de receuillir maintenant les chiffres d'un numéro d'appel, dans le but particulier de placer en mode «message en attente» le numéro d'appel qui identifie un poste.
L'adressage de la table de numéros d'appel s'effectue en réponse à la combinaison de signaux électriques codés qui identifient le numéro de groupe d'utilisateurs (CG=) du demandeur Pl. Le niveau d'entrée de la table est indexé par le numéro de groupe d'utilisateurs, pour trouver un pointeur vers le niveau intermédiaire de la table, qui comporte des blocs de positions correspondant aux groupes d'utilisateurs. Le niveau intermédiaire est indexé par les deux chiffres d'ordre supérieur du numéro d'appel téléphonique, pour donner le pointeur qui désigne l'un des blocs de positions du niveau inférieur. La position dans le bloc de niveau inférieur qui est adressé est alors indexée par les deux chiffres d'ordre inférieur du numéro d'appel.
On considérera maintenant l'organigramme représenté sur la figure 23, qui correspond aux sous-programmes de traitement d'ordre qui définissent le fonctionnement de l'unité de commande de base de données DBM, en réponse à l'ordre 72: «numéro composé normal». Comme dans le cas des autres unités de commande du dispositif de commande 55, l'unité de commande de base de données est commandée par un programme analyseur d'interfaces interprocesseurs, de façon à explorer les interfaces interprocesseurs réceptrices, pour détecter et lire le message
5
10
15
20
25
30
35
40
45
50
55
60
65
35
631 036
d'ordre «numéro composé normal» qui est identifié par le code de référence 72. Ce message d'ordre comprend les chiffres du numéro composé, en compagnie du code de référence 72, et il est émis par l'unité de commande de registres RMP, et est enregistré dans l'interface interprocesseur 153. La figure 23 montre le développement du sous-programme de traitement d'ordre qui commande l'unité de commande de base de données, en réponse à la réception du message d'ordre identifié par le code de référence 72. Ce tableau montre également que le numéro de groupe d'utilisateurs est obtenu à partir du numéro d'intervalle élémentaire de réseau du poste PI, et de la table NSN/COS. L'étape logique suivante de la figure 23 montre que le numéro de groupe d'utilisateurs permet d'entrer dans la table de numéros d'appel 300, et d'obtenir le pointeur vers le bloc du niveau intermédiaire 000/00 (milliers/centaines).
En considérant à nouveau la figure 23, on voit que la fonction désignée qui est représentée par la configuration binaire des trois bits d'ordre supérieur du mot d'identification correspond à l'une des fonctions du dispositif de commutation qui figurent dans les 6 blocs placés au bas de la figure 23.
Dans le cas de la fonction «communication standard», l'argument de l'instruction est constitué par le numéro d'intervalle élémentaire de réseau (NSN) du demandé P2.
L'unité de commande de base de données assemble le message d'ordre qui est identifié par le code de référence de communication standard »C9«, et charge dans l'interface interprocesseur émettrice 171, sous la commande du programme chargeur d'interface interprocesseur, le message d'ordre qui comprend ce code de référence. A titre d'opération préliminaire à l'assemblage du message d'ordre «communication standard», l'unité de commande de base de données détermine également, comme il est représenté sur le tableau 12, si la fonction de détournement d'appel est en service pour le demandé. Parmi les tables et les zones de mémoire de la mémoire de base de données, figure une table appelée «table de COS transitoire», qui comprend une liste de tous les postes qui sont dans l'état de réacheminement d'appel. La lecture de la zone de service transitoire de la table transitoire permet de déterminer si la fonction de détournement d'appel est en service pour le demandé P2. Si cette fonction n'est pas en service, le sous-programme qui commande l'unité de commande de base de données se branche à la routine de «préparation et émission» du message d'ordre «communication standard», à destination de l'interface interprocesseur 141. Si au contraire la fonction de détournement d'appel est en service, et s'il ne s'agit pas d'un détournement «conditionnel», on détermine le numéro d'intervalle élémentaire de réseau du poste vers lequel les appels doivent être réacheminés, et l'unité de commande de base de données prépare et émet le message d'ordre vers l'interface interprocesseur 141. Au lieu d'utiliser le numéro d'intervalle élémentaire de réseau du poste P2, on utilise le numéro d'intervalle élémentaire de réseau du poste vers lequel les appels destinés au poste P2 doivent être détournés, ou réacheminés.
Outre le numéro d'intervalle élémentaire de réseau du demandeur PI et le numéro d'intervalle élémentaire de réseau du demandé P2, ou, dans le cas d'un appel détourné, le numéro d'intervalle élémentaire de réseau du poste vers lequel l'appel doit être réacheminé, l'assemblage du message d'ordre par l'unité de commande de base de données DMP nécessite certaines informations de catégorie de service sur les deux postes PI et P2. C'est la table NSN/COS qui fournit ces informations de catégorie de service, en utilisant le numéro d'intervalle élémentaire de réseau du demandé P2. Ces informations de catégorie de service pour les postes PI et P2 font partie du message d'ordre, et sont ensuite utilisées par l'unité de commande d'états pour déterminer si la catégorie de service qui est affecté au demandeur ou au demandé restreint l'établissement de la communication standard entre eux.
Opérations de l'unité de commande d'états (figure 24)
On considérera maintenant la figure 24 qui représente sous forme d'organigramme les opérations de l'unité de commande d'états SMP, sous la commande du programme analyseur d'in-5 terfaces interprocesseurs, et l'exploration des interfaces interprocesseurs réceptrices, pour la recherche de messages. Ces opérations permettent de détecter et de lire le message que l'unité de commande de base de données a chargé précédemment dans l'interface interprocesseur 141, et qui est identifié par io le code de référence «C9». Il y a alors appel du sous-programme de traitement d'ordre pour la communication standard, et comme il est représenté à la partie inférieur de la figure 24, l'unité de commande d'états contrôle la catégorie de service des deux postes et, si elle ne découvre pas de restrictions, contrôle si 15 le demandé est «occupé», établit les états appropriés des postes PI et P2, assemble un message de commande de sonnerie pour le poste P2, et transmet à l'interface interprocesseur émettrice 142 un message d'ordre qui est identifié par le code de référence «03».
20 Comme il a été indiqué à l'occasion de la séquence d'appel de poste à poste, le code de référence «03» représente un ordre «émission de sonnerie» destiné à l'unité de commande de lignes. L'unité de commande d'états émet également le message d'ordre identifié par le code «60», si elle trouve le poste P2 à l'état 25 occupé.
Opérations de l'unité de commande de lignes (figure 25)
La figure 25 illustre le fonctionnement de l'unité de commande de lignes, sous la dépendance d'un programme, et plus 30 précisément du programme analyseur d'interfaces interprocesseurs qui détermine l'exploration des interfaces interprocesseurs réceptrices par l'unité de commande de lignes LMP, à la recherche de messages. Comme il est indiqué sur la figure 25, au cours de l'exploration de l'interface interprocesseur réceptrice 35142, l'unité de commande de lignes décharge le message d'ordre qui correspond au code de référence «03», et reconnaît ce message comme un ordre d'application du signal de sonnerie à la ligne P2. L'unité de commande de lignes reçoit le numéro d'intervalle élémentaire de réseau du demandé (soit le poste P2, soit 40 le poste vers lequel les appels dirigés à l'origine vers le poste P2 sont détournés par la fonction de réacheminement d'appel), et le numéro d'intervalle élémentaire de réseau est converti en une adresse de matériel sous la dépendance d'un sous-programme destiné à cet usage, qui commande l'unité de commande de 45 lignes LMP. L'organigramme de la figure 25 relatif au fonctionnement de l'unité de commande de lignes, se termine par l'exécution de l'étappe «écriture de l'octet de commande de sonnerie». La séquence d'appel de poste à poste illustre l'établissement du circuit bidirectionnel de conversation par l'unité de 50 commande de lignes, et l'émission des ordres.
On trouvera ci-après un résumé des fonctions fondamentales de chaque unité de commande à microprocesseur 130,140, 150,160,170,180, et 190 de l'organe de commande 55:
55 Fonctions de l'unité de commande d'état (SMP)
1. Conservation d'un enregistrement de l'état de chaque NSN du dispositif:
- situation courante
- NSN auquel il est connecté 60 - temps de connection
2. Détermination, à partir de l'état courant, d'un ordre, et de l'information de catégorie de service, de l'état suivant que doit prendre le NSN.
3. Emission d'ordres correspondant aux nouveaux états: 65 - déclenchement et arrêt de sonnerie vers LMP
- occupation et déconnexion de jonction vers TMP
- information d'atténuation vers TMP et LMP
- commande de clignotement et de signalisation vers TMP et
631 036
36
LMP
- connexion pour une certaine fonction, vers RMP
- émission de numéros vers RMP
- déclenchement/arrêt d'émission vers RMP
- appel opérateur vers CMP
- mises à jour de confirmation et d'état pour l'opérateur vers CMP
- demande de mise en attente de groupe vers DMP
- demande de catégorie de service vers DMP
- commande de connexion de réseau
4. Conservation d'une table des registres disponibles, et affectation des registres.
5. Conservation d'une file d'attente de communications, pour des NSN particuliers.
6. Commande des réseaux de conférence.
7. Accomplissement d'actions de courte durée, comme des impulsions de tonalité.
8. Recueil des comptages et des temps écoulés relatifs aux compteurs de trafic et d'utilisation.
9. Recueil et enregistrement des événements représentatifs relatifs aux appels, pour une analyse détaillée.
10. Surveillance continuelle des états des NSN, des connexions associées et des temps écoulés.
Fonctions de l'unité de commande de lignes
1. Exploration des lignes (jusqu'à 2400).
A. Détection d'un décrochage
B. Détection d'un raccrochage
C. Détection sélective des appels au crochet commutateur (raccrochage de 0,5 à 1,5 seconde)
2. Traductions de numéros.
A. Traduction du numéro de matériel (EA) en numéro d'intervalle élémentaire de réseau (NSN)
B. Traduction EA/NSN
3. Information de l'unité de commande d'états relativement aux actions valables sur les lignes.
4. Déclenchement ou arrêt de la sonnerie sur une ligne, sous la commande de SMP.
5. Réglage de l'atténuation d'une ligne sous la commande de SMP.
Fonctions de l'unité de commande de registres
1. Recueil des chiffres sous la commande de SMP (64 registres pour cadrans rotatifs, ou claviers à codage par paires de fréquences).
A. Numérotation normale: nombre de chiffres déterminés par traduction du premier chiffre.
B. Numérotation de programmation de fonctions (longueurs fixes et variables).
C. Restriction de facturation.
D. Chiffres suffixes (chiffre unique)
E. Numérotation extérieure: nombre de chiffres déterminés par un algorithme enregistré dans RMP.
2. Application et coupure de la tonalité de numérotation appropriée.
3. Détection de la fin de la numérotation, par hésitation du demandeur.
4. Détection des appels au crochet commutateur, et remise à zéro du registre correspondant.
5. Annulation du contenu du registre après:
A. Durée excessive entre chiffres (variables calculée)
B. Annulation d'ordre à partir de SMP
C. Fin normale de la numérotation
6. Transmission du numéro composé à l'unité DSP (SMP pour le suffixe)
7. Emissions de chiffres par impulsions (à la demande de SMP)
A. Répétition des chiffres recueillis
B. Numéro donné.
C. Enregistrement et autorisation d'émission par demande de SMP.
8. Le recueil de chiffres, l'émission et la restriction de facturation peuvent être combinés.
5 Fonctions de l'unité de commande de jonctions
1. Exploration des jonctions.
A. Détection d'occupation à l'extrémité éloignée
B. Détection de libération à l'extrémité éloignée.
C. Détection sélective d'appels au crochet commutateur, io 2. Traductions du numéro.
A. EA/NSN
B. NSN/EA
3. Information de SMP, relativement à des actions valides sur les jonctions.
15 4. Occupation ou libération de jonctions sous la commande de SMP.
5. Réglage de l'atténuation sur les jonctions, sous la commande de SMP.
6. Signalisation autorisation/refus pour le 9ième bit, sous la 20 commande de SMP.
7. Exécution de la procédure d'établissement de liaison avec une jonction éloignée.
8. Traduction sous un format uniforme de la logique de signalisation.
25 9. Standardisation de l'interface de tous les types de jonctions sous un seul format uniforme, en entrée et en sortie du dispositif de commande.
30 Fonctions de l'unité de commande de base de données
1. Conservation des informations de catégorie de service et de caractéristiques pour chaque organe (lignes, jonctions etc ....) branché au dispositif.
2. Conservation et utilisation des tables de traduction de 35 numéros d'appel (DN) en numéros d'intervalle élémentaire de réseau (NSN), et inversement.
3. Conservation et utilisation de tables de traduction de numéros d'appel en code d'accès standard.
4. Conservation de la table de traduction premier chiffre/ 40 nombre de chiffres attendus.
5. Conservation et utilisation des tables de groupes d'utilisateurs, de groupes de jonctions, de groupes de recherche de lignes et de groupes de prélèvement d'appel.
6. Conservation et utilisation de la table de traduction de 45 numéro de remplacement.
7. Conservation et utilisation des tables de restriction de facturation.
8. Conservation de divers paramètres relatifs au dispositif de commutation, aux groupes d'utilisateurs, etc.
50 9. Conservation des valeurs des compteurs de trafic et d'utilisation.
10. Transmission, à la demande, de l'information de catégorie de service et des numéros traduits vers les unités CMP et SMP.
55 11. Accomplissement de recherche de groupe et de conversion d'adresses de remplacement, avant les traductions, lorsque c'est nécessaire.
12. Conservation d'une table d'occupation pour faciliter les recherches de groupe.
60 13. Conservation de l'information de numérotation abrégée.
14. Conservation et utilisation des files d'attente de groupe.
15. Commande du matériel d'identification automatique de numérotation vers l'extérieur.
16. Commande du matériel d'affichage de numéro d'origine. 65 17. Transmission vers un terminal à imprimante de l'information de trafic et d'utilisation.
18. Accomplissement des fonctions ci-dessus pour chacun des 8 groupes d'utilisateurs.
37
631 036
Fonctions de l'unité de commande de pupitres
1. Exploration des pupitres d'opérateurs pour détecter l'activité au niveau des boutons-poussoirs.
2. Conservation d'un enregistrement de:
A. L'état de chaque pupitre
B. L'état de chaque boucle
3. Réception de nouvelles affectations d'appel à partir de l'unité SMP, et introduction des appels dans la file d'attente de l'opérateur, ou dans la file d'attente de priorité.
4. Affectation des appels à un opérateur libre.
5. Modification des états de pupitre et de boucle par appui sur les boutons du pupitre, et les demandes de l'unité SMP.
6. Commande des lampes de pupitre par les états de pupitres et de boucle.
7. Affichage d'une information numérique et alphabétique sur les pupitres, en fonction des informations d'ordres des interfaces interprocesseurs.
8. Notification des changements d'état à l'unité SMP, et réception de la confirmation par cette unité.
9. Commande de la réponse aux appels sur les jonctions,
pour n'importe quel poste en service de nuit.
10. Commande des appels d'éveil dans le cas de l'installation téléphonique d'un hôtel.
11. Accomplissement des fonctions ci-dessus pour un à huit 5 groupes d'utilisateurs.
Fonctions de l'unité de commande de lampes d'occupation
1. Conservation d'un plan d'occupation de tous les postes du dispositif de commutation.
io 2. Pour chaque pupitre, commande d'un affichage occupé/ libre pour un groupe de 100 postes sélectionnés par l'opérateur.
3. Lecture des fermetures d'interrupteurs de sélection directe de poste, traduction en un numéro d'appel, et émission vers l'unité DMP.
15 Le dispositif de commande à microprocesseurs 55 offre une gamme de services étendu, indépendamment de la taille du dispositif de commutation. Il est facile d'ajouter des services particuliers à n'importe quel moment, du fait que la majorité de ces services sont réalisés par logiciel, et font partie d'un seul pro-20 gramme-produit.
ANNEXE Tableau 1
MotO D8 Ident. exemplaire
D7 API
D6 D5 D4 D3 LDPE HLA ASW 1/8E
Restau- Posi-ration tion-API
Moti Inutilisé
Inutilisé
Restau- Posi-
ration tion-
nement HLA nement
API HLA
D2 DPE
D1 APE
Restauration de toutes les bascules d'erreur
— TRBL
restau- posi-ration tionne-TRBL ment TRBL
Lecture
Ecriture
Lecture Ecriture
65
40 feuilles dessins

Claims (9)

  1. 631 036
    2
    REVENDICATIONS 7. Organe de commande selon la revendication 5, caractérisé en ce que les différents microprocesseurs comprennent des
    1. Organe de commande à microprocesseurs d'un dispositif microprocesseurs de lignes (140), de jonctions (160), de regis-de commutation téléphonique, comprenant plusieurs unités de très (150) et de pupitres (180) qui accomplissent les fonctions commande à microprocesseur (130-190) comportant chacune s du dispositif de commutation téléphonique liées respectivement un microprocesseur (200) et une mémoire de programme (201) à des lignes (33,34), à des jonctions (35,36), à des registres associée au microprocesseur (200), caractérisé en ce que les (RI, R 64) et à des pupitres (C1, C16), un microprocesseur mémoires de programme (201) sont agencés de manière à ce d'états (130) qui accomplit les fonctions du dispositif de conique toutes les fonctions du dispositif de commutation téléphoni- mutation téléphonique qui sont liées à l'établissement des conque sont séparées les unes des autres le long de lignes fonctio- io nexions et à la conservation d'un enregistrement des états cou-nelles et réparties entre les unités de commande à microproces- rants des divers organes du dispositif de commutation, et un seur (130-190), en ce qu'il comprend des éléments (202) qui microprocesseur de base de données (170) qui accomplit les transfèrent des messages d'ordre entre des paires choisies de fonctions du dispositif de commutation téléphonique qui sont microprocesseurs (200), d'une manière asynchrone par rapport liées à la catégorie de service et aux traductions de numéros, les à l'un au moins des microprocesseurs d'une paire, les éléments is interfaces interprocesseurs (141,142) étant destinées à transfé-de transfert étant constitués par des connexions de communica- rer des messages d'ordre entre le microprocesseur d'état et cha-tion spécialisées (141,142) entre les paires de microproces- cun des microprocesseurs de lignes, de jonctions, de registres, de seurs, et en ce qu'il comprend des éléments (141a, 141b) qui pupitres, et de base de données, et entre le microprocesseur de permettent à chaque processeur d'une paire d'accéder indivi- base de données, et chacun des microprocesseurs de registres et duellement à la connexion de communication. 20 de pupitres.
  2. 2. Organe de commande selon la revendication 1, caracté- 8. Organe de commande selon la revendication 1, d'un dis-risé en ce que les connexions de communication (141,142) positif de commutation téléphonique comportant plusieurs comprennent des mémoires temporaires (141c) qui reçoivent les accès (33,35) et un réseau (52) qui établit sélectivement des ordres provenant de l'un des microprocesseurs d'une paire, et connexions entre ces accès, caractérisé en ce que les différents qui transfèrent ensuite ces ordres vers l'autre microprocesseur 25 microprocesseurs comprennent un microprocesseur d'états de la paire. (130) qui possède sa propre horloge (114) pour fonctionner de
  3. 3. Organe de commande selon la revendication 2, caracté- façon asynchrone par rapport aux autres microprocesseurs, la risé en ce que les connexions de communication (141,142) mémoire de programme (201) associée à ce microprocesseur comportent des éléments de connexion avec des lignes de don- d'état étant programmée de façon que le microprocesseur nées (251,256) et des lignes d'adresse (250,255) des deux 30 d'états (130) enregistre l'état courant des accès du dispositif de microprocesseurs de la paire associée, et des éléments de déco- commutation, modifie cet état courant en réponse à des signaux dage des signaux de l'une au moins des lignes d'adresse, pour d'ordre qui proviennent des autres microprocesseurs et émette réaliser un adressage sélectif des mémoires temporaires (141c). des signaux d'ordre vers les autres microprocesseurs pour exé-
  4. 4. Organe de commande selon la revendication 3, caracté- cuter des fonctions particulières du dispositif de commutation; risé en ce que les connexions de communication (141,142) 35 le microprocesseur d'états (130) comportant une interface (132) comprennent des éléments de commande (262) destinés à choi- qui est connectée au réseau (52) et qui est adressable comme sir les lignes d'adresse (250,255) de l'un ou de l'autre micropro- des positions de mémoire, pour établir sélectivement des con-cesseur d'une paire, pour effectuer l'adressage des mémoires nexions à l'intérieur du réseau (52) en réponse aux signaux temporaires (141c), et des éléments (268) de commutation des d'ordre qui sont reçus à partir des autres microprocesseurs, éléments de commande (262) entre les lignes d'adresse des 40 9. Organe de commande selon la revendication 1 ou 8, d'un microprocesseurs d'émission et de réception d'une paire, afin de dispositif de commutation téléphonique qui comporte plusieurs transmettre des ordres entre ces microprocesseurs. accès (33,35) comprenant plusieurs circuits de lignes (33,34)
  5. 5. Organe de commande selon la revendication 1, caracté- branchés à plusieurs lignes téléphoniques (30,31), chaque cir-risé en ce que les éléments de transfert comprennent des inter- cuit de ligne (33,34) comportant un point de détection (237) faces interprocesseurs (141,142) qui sont interposées entre les 45 qui indique l'état libre ou occupé de la ligne associée, et un point paires de microprocesseurs, chaque interface interprocesseur de commande (239) pour commander la sonnerie de cette ligne, comportant des mémoires temporaires (141c, 142c) qui peuvent ce dispositif de commutation comportant un réseau (52) qui être adressées séparément par un microprocesseur d'émission établit sélectivement des connexions entre les accès (33,35), d'une paire, pour recevoir des messages d'ordre provenant de ce caractérisé en ce que les différents microprocesseurs compren-microprocesseur, et par un microprocesseur de réception de la 50 nent un microprocesseur de lignes (140) qui possède sa propre paire pour transférer vers ce dernier les messages d'ordre reçus, horloge (114) pour fonctionner de manière asynchrone par rap-
  6. 6. Organe de commande selon la revendication 5, caracté- port aux autres microprocesseurs, le microprocesseur de lignes risé en ce que les différents microprocesseurs comprennent un étant connecté aux points de détection (143,231—235) et de premier microprocesseur (140) qui commande des lignes (33, commande (237-239) qui sont adressables comme des positions 34) connectées au dispositif de commutation téléphonique, un 55 de mémoire; et la mémoire de programme (201) associée à ce microprocesseur d'états (130) qui établit sélectivement des con- microprocesseur de ligne étant programmée de façon que le nexions entre les lignes (33,34), dans un réseau (52) du disposi- microprocesseur explore les points de détection (237) pour dé-tif de commutation téléphonique, un microprocesseur de régis- tecter les changements d'état des lignes et émette des signaux très (150) qui commande des registres (R 1, R 64) du dispositif d'ordre vers un autre microprocesseur pour informer ce dernier de commutation téléphonique, et un microprocesseur de base 60 des changements d'états, et de façon à permettre l'exécution des (170) de données qui effectue des traductions de numéros pour signaux d'ordre qui proviennent de cet autre microprocesseur ce le dispositif de commutation téléphonique, les interfaces inter- qui se traduit par l'écriture de données aux points de commande processeurs respectives (141,142) étant intercalées entre le (239).
    microprocesseur d'états d'une part, et le premier microproces- 10. Organe de commande selon l'une des revendications 1,8
    seur, le microprocesseur de registres et le microprocesseur de 65 ou 9, d'un dispositif de commutation téléphonique qui comporte base de données d'autre part, et une autre interface interproces- plusieurs accès (33,35), comprenant des circuits de jonctions seur (153,154) étant intercalée entre le microprocesseur de (35,36) qui sont branchés à des jonctions téléphoniques asso-
    registres et le microprocesseur de base de données. ciées (T1, T 576), chaque circuit de jonction comportant plu-
    3
    631 036
    sieurs points de détection (237) pour indiquer l'état de la jonction associée et plusieurs points de commande (239) pour commander l'état de la jonction, ce dispositif de commutation comportant un réseau (52) qui établit sélectivement des connexions entre les accès, caractérisé en ce que les différents microprocesseurs comprennent un microprocesseur de jonctions (160) qui possède sa propre horloge (114) pour fonctionner de manière asynchrone par rapport aux autres microprocesseurs, ce microprocesseur de jonctions étant connecté (163,231-235) aux points de détection (237) et aux points de commande (239) qui sont adressables comme des positions de mémoire et la mémoire de programme (201) associée à ce microprocesseur de jonctions étant programmée de façon que le microprocesseur explore les points de détection (237) pour détecter les changements d'état des jonctions et émette des signaux d'ordre vers un autre microprocesseur pour informer ce dernier des changements d'état, et de façon à permettre l'exécution des signaux d'ordre qui proviennent de cet autre microprocesseur ce qui se traduit par une opération d'écriture dans certains points de commande (239) choisis.
  7. 11. Organe de commande selon l'une des revendications 1, 8,9 ou 10, d'un dispositif de commutation téléphonique qui comporte plusieurs accès (33,35) comprenant des registres
    (R 1, R 64) pour recevoir l'information correspondant aux numéros d'appel composés, et un réseau (52) qui établit sélectivement des connexions entre les accès (33, 35), caractérisé en ce que les différents microprocesseurs comprennent un microprocesseur de registres (150) qui possède sa propre horloge (114) pour fonctionner de manière asynchrone par rapport aux autres microprocesseurs, ce microprocesseur de registres (150) étant connecté (155,231-235) aux registres (R 1, R 64) qui sont adressables comme des positions de mémoire et la mémoire de programme (201) associée à ce microprocesseur de registres (150) étant programmée de façon que le microprocesseur de registres (150) exécute des signaux d'ordre qui proviennent d'autres microprocesseurs, en recevant et en analysant l'information de numéro d'appel qui provient des registres (R 1, R 64), et émette des signaux d'ordre vers ces autres microprocesseurs pour informer ces derniers du contenu de l'information analysée.
  8. 12. Organe de commande selon l'une des revendications 1, 8,9,10 ou 11, d'un dispositif de commutation téléphonique comportant plusieurs accès (33,35) des registres (R 1, R 64) pour recevoir une information de numéro d'appel composé, et un réseau (52) qui établit sélectivement des connexions entre les accès (33, 35), caractérisé en ce que les différents microprocesseurs comprennent un microprocesseur de base de données
    (170) qui possède sa propre horloge (114) pour fonctionner de manière asynchrone par rapport aux autres microprocesseurs, la mémoire de programme (201) associée à ce microprocesseur de base de données (170) étant agencié de manière à enregistrer des informations de catégorie de service et de traduction de numéros pour les accès (33,35) du dispositif de commutation, et programmée de façon à provoquer l'exécution des signaux d'ordre qui proviennent d'un autre microprocesseur qui demande une information de catégorie de service, en envoyant vers cet autre microprocesseur un signal d'ordre qui contient l'information de catégorie de service demandée, et à permettre l'exécution des signaux d'ordre qui proviennent d'une autre microprocesseur qui demande des traductions de numéros d'appel, en émettant vers cet autre microprocesseur des signaux d'ordre qui contiennent la traduction demandée.
  9. 13. Organe de commande selon l'une des revendications 1, 8,9,10,11 ou 12, d'un dispositif de commutation téléphonique qui comporte plusieurs accès (33,35), un réseau (52) qui établit sélectivement des connexions entre les accès (33, 35) et des pupitres d'opérateur (C 1, C16), caractérisé en ce que les différents microprocesseurs comprennent un microprocesseur de pupitres (180) qui possède sa propre horloge (114) de façon à fonctionner de manière asynchrone par rapport aux autres microprocesseurs, ce microprocesseur de pupitres (180) étant connecté (123,235-239) avec les pupitres de façon à échanger 5 des messages avec ces derniers, et la mémoire de programme (201) associée à ce microprocesseur de pupitres (180) étant programmée de façon que le microprocesseur analyse les messages reçus à partir des pupitres (C 1, C16) et émette des messages d'ordre vers un autre microprocesseur pour informer io ce dernier des actions des opérateurs, et de façon à permettre l'exécution de signaux d'ordre qui proviennent de cet autre microprocesseur pour commander les pupitres (C 1, C 16).
CH1283177A 1976-10-21 1977-10-21 Organe de commande a microprocesseurs d'un dispositif de commutation telephonique. CH631036A5 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US73473276A 1976-10-21 1976-10-21
US05/842,091 US4256926A (en) 1976-10-21 1977-10-17 Microprocessor control complex for a telecommunication switching system
KR7702443A KR820001039B1 (ko) 1976-10-21 1977-10-21 마이크로프로세서 제어 컴플렉스

Publications (1)

Publication Number Publication Date
CH631036A5 true CH631036A5 (fr) 1982-07-15

Family

ID=27348152

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1283177A CH631036A5 (fr) 1976-10-21 1977-10-21 Organe de commande a microprocesseurs d'un dispositif de commutation telephonique.

Country Status (20)

Country Link
US (1) US4256926A (fr)
JP (1) JPS5911317B2 (fr)
AU (1) AU510686B2 (fr)
BR (1) BR7707057A (fr)
CA (1) CA1119282A (fr)
CH (1) CH631036A5 (fr)
DD (1) DD137872A5 (fr)
DE (1) DE2747442C2 (fr)
DK (1) DK157967C (fr)
EG (1) EG13369A (fr)
ES (1) ES463447A1 (fr)
FI (1) FI75248C (fr)
FR (1) FR2371841B1 (fr)
GB (1) GB1579770A (fr)
IE (1) IE46065B1 (fr)
IT (1) IT1087601B (fr)
NL (1) NL186939C (fr)
SE (1) SE439408B (fr)
TR (1) TR20620A (fr)
YU (1) YU253077A (fr)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31651E (en) * 1977-10-12 1984-08-21 Bell Telephone Laboratories, Incorporated Communication system using intelligent network processor
DE2827270A1 (de) * 1978-06-21 1980-01-03 Siemens Ag Schaltungsanordnung fuer eine vermittlungsanlage
DE2849371A1 (de) * 1978-11-14 1980-05-29 Siemens Ag Verfahren zur uebertragung von informationen zwischen einrichtungen einer indirekt gesteuerten vermittlungsanlage, insbesondere fernsprechvermittlungsanlage
IT1118433B (it) * 1979-03-15 1986-03-03 Cselt Centro Studi Lab Telecom Autocommutatore telefonico numerico per aree a bassa densita' d'utenza
US4307461A (en) * 1980-03-25 1981-12-22 Ibm Corporation Call processor for a satellite communications controller
US4467409A (en) * 1980-08-05 1984-08-21 Burroughs Corporation Flexible computer architecture using arrays of standardized microprocessors customized for pipeline and parallel operations
US4394756A (en) * 1980-09-12 1983-07-19 Bell Telephone Laboratories, Incorporated Generation of busy signals in a digital concentrator
US4371754A (en) * 1980-11-19 1983-02-01 Rockwell International Corporation Automatic fault recovery system for a multiple processor telecommunications switching control
EP0067519B1 (fr) * 1981-05-29 1985-10-02 THE GENERAL ELECTRIC COMPANY, p.l.c. Système de télécommunications
US4442321A (en) * 1981-06-08 1984-04-10 Rockwell International Corporation Transparent dialing between interconnected telecommunication switching systems
US4439826A (en) * 1981-07-20 1984-03-27 International Telephone & Telegraph Corporation Diagnostic system for a distributed control switching network
FR2513468B1 (fr) * 1981-09-18 1986-02-14 Cit Alcatel Dispositif de defense d'un autocommutateur a commande repartie
US4513414A (en) * 1982-04-22 1985-04-23 International Telephone And Telegraph Corporation Clocking arrangement for telephone switching system
US4460806A (en) * 1982-05-13 1984-07-17 At&T Bell Laboratories Dual tone multifrequency and dial pulse receiver
US4614841A (en) * 1982-06-29 1986-09-30 At&T Bell Laboratories Geographically distributed multiprocessor time-shared communication processing system
US4645874A (en) * 1982-07-16 1987-02-24 At&T Bell Laboratories Message routing through data communication networks
US4628158A (en) * 1982-07-16 1986-12-09 At&T Bell Laboratories Stored program controller
US4530051A (en) * 1982-09-10 1985-07-16 At&T Bell Laboratories Program process execution in a distributed multiprocessor system
US4535453A (en) * 1982-12-27 1985-08-13 Siemens Corporate Research & Support, Inc. Signaling input/output processing module for a telecommunication system
US4527235A (en) * 1983-03-15 1985-07-02 Base Ten Systems, Inc. Subscriber terminal polling unit
US4635223A (en) * 1983-05-16 1987-01-06 Motorola, Inc. Fail safe protection circuitry for a commerical microprocessor in encryption equipment
US4580011A (en) * 1983-09-30 1986-04-01 Glaser Robert E Distributed processing telephone switching system
SE439208B (sv) * 1983-09-30 1985-06-03 Ericsson Telefon Ab L M Programminnesstyrd telekommunikationsanleggning
US4602362A (en) * 1984-11-02 1986-07-22 Itt Corporation Information transport system
US4683584A (en) * 1985-02-07 1987-07-28 American Telephone And Telegraph Company, At&T Bell Laboratories Directory number translation in a distributed control switching system
US4694487A (en) * 1985-02-07 1987-09-15 American Telephone And Telegraph Company, At&T Bell Laboratories Controlling multi-fort hunt groups in a distributed control switching system
US4686701A (en) * 1985-02-07 1987-08-11 American Telephone And Telegraph Company, At&T Bell Laboratories Processing sequence calls in a distributed control switching system
US4698841A (en) * 1985-08-02 1987-10-06 Gte Laboratories, Incorporated Methods of establishing and terminating connections in a distributed-control burst switching communications system
US4689815A (en) * 1985-08-23 1987-08-25 American Telephone And Telegraph Company, At&T Bell Laboratories Controlling multi-port hunt groups in a distributed control switching system
US4739205A (en) * 1986-02-24 1988-04-19 Rockwell International Corporation Telephone signal multiplexing system
US4720850A (en) * 1986-03-14 1988-01-19 American Telephone And Telegraph Company At&T Bell Laboratories Communication system control arrangement
US4713806A (en) * 1986-03-14 1987-12-15 American Telephone And Telegraph Company, At&T Bell Laboratories Communication system control arrangement
US4805172A (en) * 1987-04-10 1989-02-14 Redeom Laboratories, Inc. Time division multiplex (TDM) switching system especially for pulse code modulated (PCM) telephony signals
US4791662A (en) * 1987-07-23 1988-12-13 American Telephone And Telegraph Company, At&T Bell Laboratories Controlling key-system groups from a distributed control switching system
US5291489A (en) * 1987-11-13 1994-03-01 Dsc Communications Corporation Interprocessor switching network
US4891785A (en) * 1988-07-08 1990-01-02 Donohoo Theodore J Method for transferring data files between computers in a network response to generalized application program instructions
US5276806A (en) * 1988-09-19 1994-01-04 Princeton University Oblivious memory computer networking
US4975951A (en) * 1988-10-07 1990-12-04 General Instrument Corporation IPPV programming distribution control system
US5276678A (en) * 1990-06-18 1994-01-04 Intelect, Inc. Distributed switching and telephone conferencing system
US5182554A (en) * 1990-12-18 1993-01-26 International Business Machines Corporation Third party evavesdropping for bus control
US5311586A (en) * 1991-10-31 1994-05-10 At&T Bell Laboratories Dynamic routing-administration
ES2214471T3 (es) * 1991-07-08 2004-09-16 Koninklijke Philips Electronics N.V. Metodo y disposicion para la transmision de datos.
US5343517A (en) * 1991-10-31 1994-08-30 At&T Bell Laboratories Use-code based call-treatment selection
US5311584A (en) * 1991-10-31 1994-05-10 At&T Bell Laboratories Telecommunications call-processing arrangement
US5333188A (en) * 1991-10-31 1994-07-26 At&T Bell Laboratories Dialed number recognition arrangement
US5329582A (en) * 1991-10-31 1994-07-12 At&T Bell Laboratories Dynamic tone-administration
US5289535A (en) * 1991-10-31 1994-02-22 At&T Bell Laboratories Context-dependent call-feature selection
US5412714A (en) * 1992-02-24 1995-05-02 At&T Corp. Mnemonic and synonymic addressing in a telecommunications system
US5321743A (en) * 1992-02-24 1994-06-14 At&T Bell Laboratories Shared-tenant services arrangement providing numbering-plan independence and cross-plan access to tenant groups
US5299261A (en) * 1992-02-24 1994-03-29 At&T Bell Laboratories Arrangement for effecting segmentation of a dialed number
US5404395A (en) * 1992-02-24 1995-04-04 At&T Corp. External-to-internal numbering plan aliasing
CA2099738C (fr) * 1992-09-25 1999-01-12 William Keith Cline Architecture de systeme de telecommunication sans fil
US5953350A (en) * 1995-03-13 1999-09-14 Selsius Systems, Inc. Multimedia client for multimedia/hybrid network
US7058067B1 (en) 1995-03-13 2006-06-06 Cisco Technology, Inc. Distributed interactive multimedia system architecture
US5838683A (en) 1995-03-13 1998-11-17 Selsius Systems Inc. Distributed interactive multimedia system architecture
US6144731A (en) * 1997-03-12 2000-11-07 Harris Corporation Distributed telephony management
US7113585B1 (en) * 2000-03-15 2006-09-26 Breckenridge John L Method and apparatus for an intelligent telephone prefix dialer
US6839416B1 (en) * 2000-08-21 2005-01-04 Cisco Technology, Inc. Apparatus and method for controlling an audio conference
US20030039256A1 (en) * 2001-08-24 2003-02-27 Klas Carlberg Distribution of connection handling in a processor cluster
US6978001B1 (en) 2001-12-31 2005-12-20 Cisco Technology, Inc. Method and system for controlling audio content during multiparty communication sessions
US7418541B2 (en) 2005-02-10 2008-08-26 International Business Machines Corporation Method for indirect access to a support interface for memory-mapped resources to reduce system connectivity from out-of-band support processor
US7467204B2 (en) * 2005-02-10 2008-12-16 International Business Machines Corporation Method for providing low-level hardware access to in-band and out-of-band firmware
US7590885B2 (en) * 2005-04-26 2009-09-15 Hewlett-Packard Development Company, L.P. Method and system of copying memory from a source processor to a target processor by duplicating memory writes
US20080126956A1 (en) * 2006-08-04 2008-05-29 Kodosky Jeffrey L Asynchronous Wires for Graphical Programming
KR101763945B1 (ko) * 2011-02-18 2017-08-14 엘지디스플레이 주식회사 입체영상 표시장치 및 그의 크로스토크 보상방법
US9874858B2 (en) * 2014-03-18 2018-01-23 The United States Of America As Represented By The Secretary Of The Navy Automation control system and a method in an automation control system
KR102335530B1 (ko) 2017-07-25 2021-12-03 현대자동차주식회사 운송 수단용 전자 기기

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631405A (en) * 1969-11-12 1971-12-28 Honeywell Inc Sharing of microprograms between processors
US3924081A (en) * 1970-11-12 1975-12-02 Siemens Ag Centrally controlled telecommunication exchange connection arrangement
US3721769A (en) * 1971-07-22 1973-03-20 Gte Automatic Electric Lab Inc Call metering for pabx telephone system
US4095054A (en) * 1973-02-08 1978-06-13 Societe Francaise Des Telephones Ericsson Electronic telephone switching system of the stored program type comprising two active stages and one passive stage
US3898621A (en) * 1973-04-06 1975-08-05 Gte Automatic Electric Lab Inc Data processor system diagnostic arrangement
US3969701A (en) * 1973-04-09 1976-07-13 Telefonaktiebolaget L M Ericsson Function block oriented SPC system
US3838261A (en) * 1973-09-14 1974-09-24 Gte Automatic Electric Lab Inc Interrupt control circuit for central processor of digital communication system
US4010326A (en) * 1973-11-09 1977-03-01 Multiplex Communications, Inc. Line selective time division communication system
FR2259507B1 (fr) * 1974-01-24 1980-01-18 Cit Alcatel
US3978455A (en) * 1974-09-09 1976-08-31 Gte Automatic Electric Laboratories Incorporated I/o structure for microprocessor implemented systems
US3974343A (en) * 1975-01-10 1976-08-10 North Electric Company Small modular communications switching system with distributed programmable control
US4031328A (en) * 1975-09-18 1977-06-21 Gte Automatic Electric Laboratories Incorporated Conferencing arrangement for use in a PCM system
US3997874A (en) * 1975-09-24 1976-12-14 Gte Automatic Electric Laboratories Incorporated Time divided switching and concentration apparatus
US4021783A (en) * 1975-09-25 1977-05-03 Reliance Electric Company Programmable controller
US4074072A (en) * 1976-05-24 1978-02-14 Bell Telephone Laboratories, Incorporated Multiprocessor control of a partitioned switching network by control communication through the network

Also Published As

Publication number Publication date
JPS5383405A (en) 1978-07-22
TR20620A (tr) 1982-01-01
EG13369A (en) 1981-12-31
AU510686B2 (en) 1980-07-10
DE2747442A1 (de) 1978-07-20
FI773101A (fi) 1978-04-22
IT1087601B (it) 1985-06-04
FI75248B (fi) 1988-01-29
CA1119282A (fr) 1982-03-02
DK157967C (da) 1990-08-13
US4256926A (en) 1981-03-17
AU2987977A (en) 1979-04-26
GB1579770A (en) 1980-11-26
DK157967B (da) 1990-03-05
IE46065L (en) 1978-04-21
IE46065B1 (en) 1983-02-09
JPS5911317B2 (ja) 1984-03-14
YU253077A (en) 1982-05-31
NL186939B (nl) 1990-11-01
SE439408B (sv) 1985-06-10
DK468277A (da) 1978-04-22
FI75248C (fi) 1988-05-09
NL7711601A (nl) 1978-04-25
FR2371841A1 (fr) 1978-06-16
SE7711890L (sv) 1978-05-30
NL186939C (nl) 1991-04-02
DD137872A5 (de) 1979-09-26
FR2371841B1 (fr) 1987-01-30
ES463447A1 (es) 1979-01-16
BR7707057A (pt) 1978-07-18
DE2747442C2 (de) 1986-11-20

Similar Documents

Publication Publication Date Title
CH631036A5 (fr) Organe de commande a microprocesseurs d&#39;un dispositif de commutation telephonique.
US5276678A (en) Distributed switching and telephone conferencing system
US7962644B1 (en) Systems and methods for handling a plurality of communications
JPS6145439B2 (fr)
FR2634038A1 (fr) Micro-ordinateur integrant une terminaison numerique d&#39;abonne de reseau numerique a integration de services
US6801609B2 (en) Telephone system with programmable line appearances
US5420860A (en) Volume control for digital communication system
JP3732698B2 (ja) ユーザテーブル作成を用いた自動構内交換の管理方法およびその自動交換機
FR2463552A1 (fr) Central de telecommunication a circuit de controle d&#39;alarme
Mahler VoIP Telephony with Asterisk
CA1150430A (fr) Logique de commande d&#39;une unite de raccordement de multiplex dans un central de commutation temporelle
EP0515241A1 (fr) Système de téléréunion téléphonique
EP0325220B1 (fr) Système de commutation temporelle
FR2771241A1 (fr) Serveur de telecommunication integre multimedia
EP0456547A1 (fr) Dispositif et procédé d&#39;interconnexion téléphoniques pour réseau de communication à stations autonomes
FR2758927A1 (fr) Systeme et procede pour commander des unites d&#39;abonne de telecommunication avec des ordinateurs personnels
FR2534436A1 (fr) Procede et circuit d&#39;etablissement de connexions dans un systeme de commutation mic
EP0062295B1 (fr) Réseau de connexion numérique
CA1092225A (fr) Central telephonique et les circuits de commande associes
BE860015A (fr) Dispositif de commande a microprocesseurs pour autocommutateur telephonique
EP0239503B1 (fr) Procédé et installation de surveillance de communications, notamment téléphoniques
EP0409702A1 (fr) Réseau de distribution par commutation de signaux vidéo avec modules individuels d&#39;amplification, de sélection et de réception de la télécommande
Want Reliable management of voice in a distributed system
Kasson The ROLM computerized branch exchange: An advanced digital PBX
FR2490053A1 (fr) Commande centrale d&#39;une pluralite d&#39;usagers peripheriques de centraux telephoniques

Legal Events

Date Code Title Description
PL Patent ceased