BRPI0806427A2

BRPI0806427A2 - sistema de calibração iip2 de um produto de intermodulação de segunda ordem para um aparelho sem fio, método para geração em chip de um sinal de teste de um frequencia de rádio (rf) possuindo um tom de sgunda ordem, método para teste e calibração de internodulação de segunda ordem (iip2) de um aparelho sem fio e método para geração em chip de um sinal de teste rf

Info

Publication number: BRPI0806427A2
Application number: BRPI0806427-0A
Authority: BR
Inventors: Tajinder Manku; Abdellatif Bellaouar; Alan R Holden; Hamid R Safri
Original assignee: Icera Canada Ulp
Priority date: 2007-01-25
Filing date: 2008-01-25
Publication date: 2011-09-13
Also published as: US20080182537A1; EP2111690A4; JP5128613B2; CN101641872B; JP2010517386A; EP2111690A1; US7742747B2; CA2675540A1; CN101641872A; WO2008089574A1; KR20090104116A

Abstract

SISTEMA DE CALIBRAçãO 11P2 DE UM PRODUTO DE INTERMODULAçãO DE SEGUNDA ORDEM PARA UM APARELHO SEM FIO, MéTODO PARA GERAçAO EM CHIP DE UM SINAL DE TESTE DE UMA FREQüêNCIA DE RADIO (RF) POSSUINDO UM TOM DE SEGUNDA ORDEM, MéTODO PARA TESTE E CALIBRAçãO DE INTERMODULAçãO DE SEGUNDA ORDEM (11P2) DE UM APARELHO SEM FIO E MéTODO PARA GERAçãO EM CHIP DE UM SINAL DE TESTE RF. é apresentada uma arquitetura de calibração 11P2 automática integrada para transreceptores sem fio. A arquitetura habilita um transreceptor sem fio a gerar um sinal de radiofreqUência (RF) de teste que tem um tom de segunda ordem com circuitos adicionais mínimos. Em particular, o sinal de RF de teste é gerado ao utilizar uma combinação de circuitos transreceptores nativos e circuitos adaptadores de teste. Os circuitos transreceptores nativos sao os circuitos implementados no chip transreceptor para a execução de funções do transreceptor nativas durante a operação normal, que podem ser utilizados para gerar o sinal de teste (RF) . Os circuitos adaptadores de teste são adicionados ao chip transreceptor, mais especificamente aos circuitos nativos, para a habilitação dos circuitos nativos para gerar o sinal de RF de teste em um modo de operação de autoteste. Os circuitos para a implementação de um esquema de minimização 11P2 em particular podem ser incluídos no chip transreceptor para calibração 11P2 automática durante o modo de operação do autoteste.

Description

SISTEMA DE CAL IB RAÇÃO IIP2 DE UM PRODUTO DE INTERMODULAÇÃO DE SEGUNDA ORDEM PARA UM APARELHO SEM FIO, MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE DE UMA FREQÜÊNCIA DE RÁDIO (RF) POSSUINDO UM TOM DE SEGUNDA ORDEM, MÉTODO PARA TESTE E CALIBRAÇÃO DE INTERMODULAÇÃO DE SEGUNDA ORDEM (IIP2) DE UM APARELHO SEM FIO E MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF

CAMPO DA INVENÇÃO

A presente invenção refere-se de maneira geral às comunicações sem fio. Mais particularmente, a presente invenção refere-se aos circuitos transreceptores.

ANTECEDENTES DA INVENÇÃO

Os dispositivos sem fio estão em uso há muitos anos para permitir a comunicação móvel de voz e de dados. Tais dispositivos podem incluir telefones móveis e assistentes digitais pessoais habilitados sem fio (PDAs), por exemplo. A Figura 1 é um diagrama de blocos genérico dos componentes principais de tais dispositivos sem fio. 0 núcleo sem fio 10 inclui um processador de faixa-base 12 para funções específicas de aplicação de controle do dispositivo sem fio e para prover e receber sinais de voz ou de dados para um chip transreceptor de radiofreqüência (RF) 14. O chip transreceptor de RF 14 é responsável pela conversão para cima da frequencia dos sinais de transmissão, e pela conversão para baixo da frequencia dos sinais recebidos. 0 chip transreceptor de RF 14 inclui um núcleo do receptor 16 conectado a uma antena 18 para receber os sinais transmitidos de uma estação-base ou de um outro dispositivo móvel, e um núcleo do transmissor 2 0 para transmitir os sinais através da antena 18. Os elementos versados na técnica devem compreender que Figura 1 é um diagrama de blocos simplificado, e pode incluir outros blocos funcionais que podem ser necessários para permitir a operação ou a funcionalidade apropriadas. Geralmente, o núcleo do transmissor 20 é responsável pela conversão para cima dos sinais eletromagnéticos da faixa-base para freqüências mais altas para transmissão, ao passo que o núcleo do receptor 16 é responsável pela conversão para baixo das altas freqüências de volta para sua faixa de frequencia original quando alcançam o receptor, processo conhecido como conversão para cima e conversão para baixo (ou modulação e demodulação) , respectivamente. O sinal original (ou faixa-base) pode ser, por exemplo, de dados, voz ou vídeo. Esses sinais de faixa- base podem ser produzidos por transdutores, tais como microfones ou câmeras de vídeo, podem ser gerados por computadores, ou transferidos de um dispositivo de armazenamento eletrônico. Em geral, as altas freqüências provêm canais de faixa mais longa e de maior capacidade do que os sinais de faixa-base, e devido ao fato de que os sinais de radiofreqüência (RF) de alta frequencia podem se propagar pelo ar, eles são utilizados de preferência para as transmissões sem fio, e também como canais de estado sólido ou de fibra.

Todos esses sinais são geralmente indicados como sinais de radiofreqüência (RF), que são sinais eletromagnéticos; isto é, formas de onda com propriedades elétricas e magnéticas dentro do espectro eletromagnético normalmente associado com a propagação das ondas de rádio.

A Figura 2 é um diagrama de circuito de um núcleo do receptor de conversão direta que pode ser utilizado no transreceptor sem fio 10 da Figura 1. Tal como mostrado na

Figura 2, o núcleo do receptor 16 pode incluir um amplificador de baixo ruído 30, um misturador 32, um amplificador de ganho variável (VGA) 34, um filtro 36, um conversor analógico em digital (ADC) 38 e um circuito de processamento digital 40. O VGA 34, o filtro 36, o ADC 38 e o circuito de processamento digital 40 podem ser considerados circuitos de processamento de sinal, uma vez que eles condicionam coletivamente o sinal de entrada de RF RFin para ser utilizado pelos circuitos a jusante tais como o processador de faixa-base. Embora não esteja mostrado expressamente no circuito da Figura 2, os elementos versados na técnica devem compreender que há passagens de propagação de sinal i e q separados. Esta listagem de componentes no núcleo do receptor 16 não é abrangente, e qualquer elemento versado na técnica irá compreender que a configuração específica vai depender da adesão de uma comunicação padrão e da arquitetura de receptor escolhida.

A operação geral do núcleo do receptor 16 é tal como a seguir. Um sinal de entrada de RF RFin é amplificado pelo amplificador de baixo ruído 30, e então convertido para baixo para a frequencia de faixa-base R__CLK pelo misturador 32. Este sinal de faixa-base convertido para baixo é amplificado para um nível desejado de ganho pelo amplificador de ganho variável 34 em resposta ao nível de voltagem de controle de ganho VCONT, e então filtrado através do filtro 36 para reduzir a faixa dinâmica do sinal. O sinal de saída resultante é então convertido em um sinal digital D_SIGNAL pelo ADC 38. O sinal digital D_SIGNAL pode agora ser ainda processado no domínio digital pelos circuitos a jusante, tal configurações, o circuito de processamento digital 40 fornece um sinal digital Dig_Out ao processador de faixa-base.

No núcleo do receptor de conversão direta 16 atualmente mostrado, um problema é a geração dos produtos de intermodulação de segunda ordem (IIP2), que tem origem no misturador 32. Uma explicação acerca de onde o IIP2 é gerado é fornecida a seguir, com referência às Figuras 3 e 4.

Um exemplo de circuito misturador diferencial conhecido é mostrado na Figura 3. Este misturador diferencial pode ser utilizado como o misturador 32 na Figura 2. O circuito misturador de par diferencial 50 é um circuito de mistura ativo, o qual inclui um resistor de carga Rl e um transistor de n-canais 52 conectados em série entre uma voltagem de alimentação VCC e um terminal de drenagem do transistor de n-canais de entrada 54, e um resistor de carga R2 e um transistor de n-canais 56 conectados em série entre a VCC e o mesmo terminal de drenagem do transistor de n-canais de entrada 54. O terminal de porta do transistor de n-canais 52 recebe o sinal z, e o terminal de porta do transistor de n-canais 54 recebe o complemento do sinal ζ indicado como z*. O terminal de porta do transistor de n-canais de entrada 54 recebe o sinal de entrada de RF x, e o seu terminal de origem é conectado à VSS. Os sinais de saída complementares resultantes y e y* são retirados dos terminais de drenagem dos transistores de n-canais 52 e 56, respectivamente. Uma passagem de saída 58 do circuito misturador 50 fica entre a drenagem do transistor de n-canais de entrada 54 e o nó y, enquanto a outra passagem de saída 60 está entre a drenagem do transistor de n-canais de entrada 54 e o nó y*. No contexto do misturador 32 da Figura 2, o sinal χ é equivalente a RFin, os sinais z e z* são equivalentes a R_CLK e seu complemento R_CLK* e os sinais y e y* são equivalente às saídas do misturador 32.

Um problema com esse circuito é a natureza não- linear do transistor de entrada 54, que vai gerar uma saída y/y* com produtos de intermodulação indesejados. A corrente "I" através do transistor de entrada 54 pode ser expressa na equação (1) abaixo:

<formula>formula see original document page 5</formula>

onde gm é a transcondutância e Vx é a voltagem do sinal de entrada x. Entretanto, uma vez que a gm do transistor 54 é não-linear, a corrente real "I" será expressa pela equação (2) :

(2) I = ai Vx + a2Vx2 + a3Vx3 + a4Vx4...

onde al, a2, a3 e a4 são coeficientes, e os termos a2 e seguintes são considerados produtos de intermodulação de enésima ordem.

O efeito dos produtos de intermodulação pode ser visto na saída y(t) do circuito misturador 50 convertido para baixo para a faixa-base por z(t), que tem um componente de grande frequencia na frequencia do sinal de RF. A Figura 4a mostra um sinal de entrada, x(t), composto de dois tons Q1 e ω2. A Figura 4b mostra o sinal z(t), que tem um tom de frequencia em ω2 utilizado para converter para baixo o sinal x(t) . Após a conversão para baixo, os tons cúi e ω2 são deslocados por ωz. A Figura 4c mostra o deslocamento de Wi e ω2 como Qi - ωz e ω2 - ωz respectivamente. 0 tom ωχ - ω2 é gerado pelo termo de segunda ordem na equação (2) juntamente com as descompatibilizações em 52 e 56 ou Rl e R2. Este tom degrada efetivamente o SNR de rádio. Dessa maneira, para abrandar o efeito dos produtos de intermodulação de segunda ordem, o relacionamento linear é idealmente mantido ao assegurar que todos os coeficientes, com exceção de ai, sejam iguais a zero, de modo que esses termos irão desaparecer.

Entretanto, devido ao fato de que o circuito misturador 50 é um circuito do tipo diferencial, o próprio coeficiente a2 deve ser reduzido a zero. Os circuitos diferenciais, tais como aquele mostrado na Figura 3, têm geralmente duas passagens de dados complementares que devem cancelar naturalmente quaisquer componentes de distorção que possam ser introduzidos nas mesmas. Em circunstâncias ideais, os circuitos do tipo diferencial irão ajustar todos os termos de ordem pares a2, a4, a6, etc. = 0. Na prática, entretanto, os termos de ordem pares cancelarão só serão cancelados se as duas passagens de dados complementares apresentarem idêntica correspondência. No circuito misturador 50 da Figura 3, por exemplo, os termos de ordem pares que irão cancelar as características de ambos os resistores Rl e R2 são idênticos (isto é, Rl = R2) , as características elétricas de ambos os transistores 52 e 56 são idênticas, e as conexões entre o transistor 54 a 52 e 54 a 56 são idênticas. Nesta situação, ambas as passagens de dados podem ser consideradas correspondentes. Por conseguinte, os produtos de intermodulação de segunda ordem devem ser naturalmente cancelados.

Entretanto, esta situação é ideal, e na prática as duas passagens de dados 58 e 60 não são eletricamente idênticas uma à outra. 0 diagrama de circuito semicondutor e/ou as ligeiras variações de processo e/ou as anomalias do chip podem introduzir a descompatibilização entre as duas passagens. Com referência à Figura 3, os dois resistores de carga podem ter valores ligeiramente diferentes, ou os transistores 52 e 56 podem ter níveis de dopagem ligeiramente diferentes ou diferenças de dimensão, ou a capacitância parasita desequilibrada nas conexões entre os transistores, que são suficientes para causar a descompatibilização nas passagens. Esta descompatibilização pode fazer com que os produtos de intermodulação de segunda ordem apareçam. A descompatibilização da passagem de dados pode ser compensada ao nivelamento de um ou ambos os resistores de carga, ou ao comutar digitalmente em valores diferentes os resistores que são pré-formados no chip. Isto é tipicamente efetuado durante o teste dos dispositivos fabricados ao detectar e medir as amplitudes dos produtos de intermodulação de segunda ordem, e então ao selecionar o resistor apropriado que minimiza a magnitude dos produtos de intermodulação de segunda ordem. Um outro esquema conhecido de minimização dos produtos de intermodulação de segunda ordem é o balanceamento, ou a compatibilização, das passagens de saída complementares de um misturador ao adicionar ou remover diretamente a corrente de uma das passagens. Um exemplo de um esquema apropriado para minimizar os produtos de intermodulação de segunda ordem em misturadores diferenciais é descrito no Pedido de Patente Norte-americano n° 11/298.667 do mesmo titular.

De acordo com o esquema mostrado no Pedido de Patente Norte-americano n° 11/298.667, o misturador 32 da Figura 2 recebe um sinal de compensação IIP2 COMP para balancear as suas passagens de sinal diferencial. Dependendo do esquema de minimização IIP2 particular que está sendo utilizado, COMP pode ser um ou mais sinais digitais ou analógicos. Com respeito às realizações da presente invenção, qualquer esquema de minimização IIP2 pode ser empregado.

Independentemente do esquema de minimização IIP2 empregado, antes da aplicação de um sinal de compensação IIP2 o dispositivo sem fio deve ser testado para medir ou quantificar a quantidade de IIP2 que está sendo gerado. Então os sinais de compensação apropriados IIP2 são gerados e fornecidos ao esquema de minimização IIP2 que está sendo empregado.

A Figura 5 é um diagrama que ilustra um método de teste IIP2 genérico para medir o IIP2 de um dispositivo sem fio a ser utilizado conjuntamente com um esquema de minimização IIP2. De maneira geral, o teste envolve a aplicação de um sinal de entrada para o chip, a medição do IIP2, e então a aplicação de alguma compensação de sinal para minimizar o IIP2. Deve ser compreendido que o parâmetro que está sendo medido é um parâmetro compatível com um esquema de minimização IIP2 particular. Este método é aplicado a um dispositivo sem fio fabricado, tal como um chip transreceptor sem fio, ou a um sistema sem fio que incorpora o chip transreceptor sem fio tal como um telefone móvel, por exemplo.

O método começa na etapa 70, onde um sinal de entrada de teste é aplicado a uma porta de entrada do chip ou do sistema. Os sinais de teste podem ser gerados com equipamentos de teste amplamente disponíveis, e personalizado de modo a incluir um tom de segunda ordem. Esta é tipicamente a mesma entrada através da qual um sinal de RF recebido irá se propagar para o núcleo do receptor. Alternativamente, o sinal de entrada de teste pode ser aplicado através de uma porta de entrada de teste específica. O ponto de entrada do sinal de teste não é importante, contanto que seja aplicado antes da fonte de geração e compensação IIP2. No núcleo do receptor de exemplo 16 da Figura 2, o sinal de teste de entrada pode ser aplicado antes do misturador 32. Alternativamente, o sinal de teste de entrada pode ser aplicado na entrada do amplificador de baixo ruído 30 ou na porta da antena.

Na etapa 72, a saída do chip ou o sistema são avaliados e o parâmetro IIP2 é medido. Um código de compensação apropriado ou sinal são gerados na etapa 74, que é então aplicada ao esquema de minimização IIP2, que então ajusta α2 = a2 em zero. Os fusíveis ou outros dispositivos de programação apropriados podem ser utilizados para armazenar permanentemente o código de sinal de compensação IIP2 específico tanto no chip quanto no sistema.

Prosseguindo com a etapa 76, depois que o código de compensação é gerado, se houver outros chips ou sistemas a testar, então o método retorna para a etapa 70 para um circuito de teste subseqüente para o próximo chip ou sistema. O método de teste se repete até que não haja chips ou sistemas a testar.

Conforme mencionado previamente, este método pode ser utilizado para testar chips individuais antes do acondicionamento, ou sistemas inteiros. Em nível de chip, cada chip é testado, e a programação de compensação apropriada é aplicada. Por exemplo, a programação pode ser feita ao queimar fusíveis no chip em particular ou ao armazenar o código de compensação apropriado na memória não volátil antes do acondicionamento. Alternativamente, cada chip empacotado pode ser testado e um código de compensação correspondente é gerado. Este código pode ser utilizado no nível de sistema para compensar o IIP2 medido. Em nível de sistema, o IIP2 é medido em função do telefone inteiro, e os circuitos de compensação apropriados no sistema podem apropriadamente ser habilitados para minimizar o IIP2.

Embora o método previamente descrito da Figura 5 seja eficaz para testar chips e sistemas sem fio e minimizar o IIP2, ele não é muito prático. Particularmente, o método é incômodo e leva muito tempo para ser executado. Isso se deve ao fato de que a descompatibilização do circuito pode variar de chip para chip e, portanto, o IIP2 de cada chip (ou sistema) deve ser medido, e um código de compensação correspondente válido somente para esse chip (ou sistema) é empregado. Além disso, equipamentos de teste relativamente caros, tais como geradores de sinal e instrumentos de teste de chip/sistema se fazem necessários. Este custo aumenta se um teste completo for necessário; caso contrário, o teste vai consumir tempo. Por conseguinte, tanto o teste como a compensação de IIP2 consomem tempo e/ou dinheiro.

Os esquemas BIST (autoteste incorporado) são utilizados atualmente em outros sistemas semicondutores, tais como dispositivos de memória e controladores, por exemplo. Tal autoteste é executado automaticamente pelo chip, e pode aliviar o ônus de utilizar equipamento de teste externo e tempo de teste, uma vez que o chip terá os circuitos de teste necessários executados nele próprio.

Entretanto, não há nenhum esquema BIST conhecido adaptado para autoteste de IIP2 e autocalibração em resposta ao IIP2 medido. Para teste autocontido e calibração de IIP2, um sinal de teste deve ser gerado, da mesma maneira que um sinal de teste é aplicado no esquema de teste mostrado na Figura 5. Entretanto, a adição de circuitos geradores de sinal de teste em um transreceptor sem fio pode consumir uma área de silício substancial do chip. Uma vez que a área de dispositivos transreceptores sem fio deve ser minimizada para que estes se tornem atrativos para alta integração de sistema em aplicações portáveis, tais como telefones móveis, o aumento na área do chip é indesejado. Além disso, conforme os elementos versados na técnica irão compreender, um tamanho maior de chip irá aumentar diretamente o custo de fabricação do chip.

Por essa razão, é desejável a provisão de um esquema de calibração de IIP2 que reduza o tempo de teste enquanto minimiza a quantidade de circuitos no chip adicionais.

DESCRIÇÃO RESUMIDA DA INVENÇÃO

O objetivo da presente invenção consiste na remoção ou na diminuição de pelo menos uma desvantagem dos esquemas de calibração IIP2 anteriores. Em particular, o objetivo da presente invenção consiste na minimização das despesas gerais com circuitos para a implementação de um esquema de calibração IIP2, enquanto facilita os requisitos de teste.

Em um primeiro aspecto, a presente invenção apresenta um sistema de calibração para um produto de intermodulação de segunda ordem (IIP2) para um dispositivo sem fio. O sistema de calibração inclui um gerador de sinal de teste, uma passagem do receptor e um circuito de calibração. 0 gerador de sinal de teste inclui circuitos nativos para geração de um primeiro sinal de radiofreqüência (RF) que é utilizado para gerar um tom de segunda ordem. A passagem do receptor tem um nó de entrada para receber o primeiro sinal de RF, circuitos para converter para baixo o primeiro sinal de RF em um segundo sinal de RF com base em uma frequencia do receptor, e circuitos de processamento de sinal para gerar um sinal de dado digital que corresponde ao segundo sinal de RF, e os circuitos recebem um sinal de compensação para minimizar o tom de segunda ordem. 0 circuito de calibração mede o dito tom de segunda ordem no dito sinal de dado digital e gera o sinal de compensação.

De acordo com as realizações do presente aspecto, os circuitos nativos do transreceptor sem fio podem incluir um circuito oscilador para gerar um sinal de frequencia de base, e o gerador de sinal de teste pode ainda incluir um circuito adaptador de teste para adicionar um sinal de decalagem para gerar um tom de segunda ordem. 0 circuito adaptador de teste gera o primeiro sinal de RF em resposta ao sinal de frequencia de base. Os circuitos nativos do transreceptor sem fio podem incluir um circuito de relógio do receptor para gerar o sinal de frequencia de base, onde o sinal de frequencia de base é derivado da frequencia do receptor. Alternativamente, o circuito nativo do transreceptor sem fio pode incluir um circuito do núcleo do transmissor para gerar o primeiro sinal de RF.

Em um aspecto da presente realização, o circuito do núcleo do transmissor pode incluir um circuito gerador de faixa-base do transmissor e um circuito de passagem do transmissor. 0 circuito gerador de faixa-base do transmissor gera o sinal de frequencia de base e o circuito de passagem do transmissor recebe este sinal. O circuito de passagem do transmissor combina o sinal de frequencia de base com um sinal de portadora de alta frequencia que é derivado da frequencia do receptor.

De acordo com uma outra realização do presente aspecto, o circuito adaptador de teste pode incluir um gerador de decalagem, um circuito de mistura e um circuito comutador. O gerador de decalagem fornece o sinal de decalagem. 0 circuito de mistura combina um sinal de frequencia de base de réplica com o sinal de decalagem para fornecer o primeiro sinal de RF. O circuito comutador acopla seletivamente o primeiro sinal de RF ao nó de entrada da passagem do receptor em um modo de teste da operação. 0 gerador de decalagem pode incluir um gerador de sinal de teste para prover um sinal de teste digital, e um conversor digital em analógico para receber o sinal de teste digital e para converter o sinal de teste digital em um sinal analógico que corresponda ao sinal de decalagem. 0 conversor digital em analógico pode ser um componente de um circuito de passagem do transmissor. Em uma outra realização, o circuito adaptador de teste inclui um gerador de sinal de teste para gerar o sinal de decalagem, e um circuito comutador para acoplar seletivamente o primeiro sinal de RF ao nó de entrada. 0 sinal de decalagem é um sinal digital pré-ajustado no gerador de sinal de teste.

Em um segundo aspecto, a presente invenção apresenta um método para a geração no chip de um sinal de teste de radiofreqüência (RF) que tem um tom de segunda ordem. 0 método inclui a geração de um sinal de frequencia de base de um circuito nativo; a geração de um sinal de decalagem que corresponde ao tom de segunda ordem com um circuito de teste; e a misturação do sinal de frequencia de base com o sinal de decalagem para gerar o sinal de teste de RF. De acordo com as realizações do presente aspecto, a etapa de geração da freqüência de base inclui a habilitação de um circuito gerador de relógio do receptor ou um circuito gerador de relógio do transmissor. Em uma realização do presente aspecto, o sinal de teste digital pré-ajustado é convertido em um sinal de decalagem analógico. Em uma outra realização do presente aspecto, o sinal de decalagem é um sinal de teste digital pré-ajustado, a etapa de misturação é executada por um circuito de passagem de transmissão nativa e a etapa de geração do sinal de decalagem inclui a conversão do sinal de decalagem em um sinal analógico. Um amplificador de potência do circuito de passagem de transmissão nativa é desabilitado enquanto o sinal de teste de RF é gerado.

Em um terceiro aspecto, a presente invenção apresenta um método para o teste e a calibração da intermodulação de segunda ordem (IIP2) de um dispositivo sem fio. O método inclui a) a detecção de um evento de calibração; b) a geração de um sinal de teste de radiofreqüência (RF) que tem um tom de segunda ordem com circuitos nativos do dispositivo sem fio; c) a propagação do sinal de teste de RF através de uma passagem do receptor do dispositivo sem fio; d) a medição de um parâmetro do tom de segunda ordem, que pode ser um tom C.C. na faixa-base, e gerar um sinal de compensação correspondente; e e) o ajuste de um ou mais circuitos do receptor de passagem com o sinal de compensação para minimização do tom de segunda ordem. A etapa de detecção pode incluir a detecção de um evento de restauração de energia, de um evento de energização e de qualquer evento de habilitação pré-ajustado. A etapa de geração do sinal de teste de RF pode incluir a geração de um sinal de frequencia de base de um circuito nativo; a geração de um sinal de decalagem que corresponde ao tom de segunda ordem com um circuito de teste; e a misturação do sinal de frequencia de base com o sinal de decalagem para gerar o sinal de teste de RF. A etapa de propagação pode incluir o acoplamento do sinal de teste de RF à passagem do receptor em resposta ao evento de calibração. A etapa de detecção pode incluir o desacoplamento de uma antena da passagem do receptor e/ou da passagem do transmissor.

De acordo com as realizações do presente aspecto, a etapa de geração da freqüência de base pode incluir a habilitação de um circuito gerador de relógio do receptor, em que o sinal de decalagem é um sinal analógico que corresponde ao sinal de teste digital pré-ajustado, onde o sinal de teste digital pré-ajustado é convertido em sinal analógico, e a etapa de geração da freqüência de base pode incluir a habilitação de um circuito gerador de relógio do transmissor.

Em uma outra realização do presente aspecto, o sinal de decalagem é um sinal de teste digital pré-ajustado, a etapa de misturação é executada por um circuito de passagem de transmissão nativa e a etapa de geração do sinal de decalagem inclui a conversão do sinal de decalagem em um sinal analógico. Um amplificador de potência do circuito de passagem de transmissão nativa pode ser desabilitado enquanto o sinal de teste de RF é gerado.

Outros aspectos e características da presente invenção tornar-se-ão evidentes aos elementos normalmente versados na técnica quando do exame da descrição a seguir das realizações específicas da invenção, juntamente com as figuras anexas.

BREVE DESCRIÇÃO DOS DESENHOS

As realizações da presente invenção serão descritas " a seguir, somente a título de exemplo, com referência às

figuras anexas, nas quais:

a Figura 1 é um diagrama de blocos do núcleo de um dispositivo sem fio;

a Figura 2 é um diagrama de circuito de um núcleo do receptor mostrado no dispositivo sem fio da Figura 1;

a Figura 3 é um diagrama esquemãtico de circuito do circuito misturador ativo da técnica anterior;

as Figuras 4a, 4b e 4c são gráficos de espectro de potência que ilustram os tons de segunda ordem resultantes de uma operação de conversão direta;

a Figura 5 é um diagrama que ilustra um método para teste e compensação para IIP2 em um transreceptor sem fio ou em um sistema sem fio;

a Figura 6 é um diagrama de blocos de uma arquitetura integrada de calibração IIP2 automática, de acordo com uma realização da presente invenção;

a Figura 7 é um diagrama de circuito de um receptor com base no esquema de calibração IIP2 automático de acordo com uma realização da presente invenção;

a Figura 8 é um diagrama de blocos de um gerador de sinal de teste de decalagem de acordo com uma realização da presente invenção;

a Figura 9 é um diagrama de blocos de um gerador de sinal de teste de decalagem de acordo com uma outra realização da presente invenção;

a Figura 10 é um diagrama de circuito de um receptor e de um transmissor com base no esquema de calibração IIP2 automático de acordo com uma realização da presente invenção; e,

a Figura 11 é um diagrama que ilustra um método de testar e de calibrar IIP2 automaticamente.

DESCRIÇÃO DETALHADA DA INVENÇÃO

É apresentada uma arquitetura de calibração IIP2 automático integrada para transreceptores sem fio. A arquitetura permite que um transreceptor sem fio gere um sinal de radiofreqüência (RF) de teste que irá gerar um tom de segunda ordem com circuitos adicionais mínimos. Em particular, o sinal de RF de teste é gerado ao utilizar uma combinação de circuitos transreceptores nativos e de circuitos adaptadores de teste adicionais. Os circuitos transreceptores nativos são aqueles circuitos implementados no chip transreceptor para a execução de funções transreceptoras nativas durante a operação normal, que podem ser ainda utilizados para gerar o sinal de teste (RF) . Os circuitos adaptadores de teste são adicionados ao chip transreceptor, mais especificamente aos circuitos nativos, para habilitar os circuitos nativos a gerar o sinal de RF de teste em um modo de teste da operação. Os circuitos para implementar um esquema de minimização IIP2 em particular podem ser incluídos no chip transreceptor para a calibração IIP2 automática durante o modo de teste da operação.

Consequentemente, ao minimizar a quantidade de circuitos adicionados ao chip transreceptor, são obtidos custos reduzidos. Depois de o sinal de teste de RF ser gerado no chip e o esquema de minimização IIP2 implementado no chip, o chip transreceptor sem fio pode facilmente ser programado para executar um algoritmo de calibração IIP2 a qualquer tempo. Mais importante ainda, o teste e a calibração IIP2 não têm que ser executados no estágio de fabricação do chip ou do sistema. Em vez disso, o algoritmo de calibração IIP2 pode ser iniciado depois que todo o sistema tenha sido montado e entregue ao usuário. Por esse motivo, o problema anterior de longo tempo de teste é eliminado.

Uma realização genérica do sistema de calibração IIP2 automático integrado é mostrada na Figura 6. A característica preferida ilustrada pela realização da Figura 306 é a reutilização de muitos dos circuitos nativos existentes que são naturalmente necessários para a operação normal do circuito transreceptor, para a geração de um sinal de teste de RF. Ao fazer isso, a adição de novos circuitos dedicados para a geração do sinal de teste de RF é minimizada. Isto reduz a área do chip, e, finalmente, o custo.

O sistema de calibração IIP2 automático 100 inclui um núcleo do receptor 102, que pode ser implementado com a configuração de circuito do núcleo do receptor 16 mostrado na Figura 2, um circuito de calibração IIP2 104 e um gerador de sinal de teste 106. O núcleo do receptor 102 recebe um sinal de entrada de RF RFin da antena e gera sinais de faixa-base correspondentes BBin_Analog e BBin_Digital para o processador de faixa-base. Deve ser observado que alguns processadores de faixa-base podem aceitar tanto sinais digitais quanto analógicos, e esta realização em particular ilustra apenas que o núcleo do receptor 102 pode apresentar um ou ambos os formatos do sinal. 0 circuito de calibração IIP2 104 ilustra genericamente qualquer tipo de execução de esquema de minimização IIP2. Nesta realização, o circuito de calibração IIP2 104 recebe o sinal digital BBin_Digital para medir um valor do tom de segunda ordem em RF_TEST. Uma compensação apropriada do sinal corretivo COMP é então retransmitida ao circuito específico do núcleo do receptor 102 onde o IIP2 deve ser minimizado. O circuito de calibração IIP2 104 é integrado de preferência no circuito de processamento digital 40 da Figura 2, mas pode ser executado em um circuito distinto no chip.

O gerador de sinal de teste 106 consiste de circuitos nativos 108 acoplados com circuitos adaptadores de teste 110 para gerar um sinal de entrada de RF de teste RF_TEST que vai gerar um tom de segunda ordem no núcleo do receptor 102. Um circuito nativo é definido como qualquer circuito que já existe como parte do projeto transreceptor sem fio para executar as funções do transreceptor sem fio normais. Por definição, um núcleo do receptor e um núcleo do transmissor de um transreceptor sem fio são circuitos nativos, uma vez que eles são utilizados durante operações de comunicação sem fio. Por outro lado, um circuito de teste tal como o circuito adaptador de teste 110 é aquele que é adicionado ao projeto de transreceptor sem fio para executar uma ou mais funções de teste específicas que não são executadas pelo transreceptor durante operações normais. Por exemplo, o circuito de calibração IIP2 104 é categorizado como um circuito de teste, uma vez que normalmente não opera durante operações de comunicação sem fio normais.

Por último, um circuito comutador 112 acopla seletivamente RF_TEST à entrada do núcleo do receptor 102 durante um teste, ou o modo de calibração da operação. De preferência, o circuito de calibração IIP2 104 só é habilitado durante o modo de teste da operação. Também deve ser observado que o nó RFin é de preferência isolado da antena externa do sistema durante o modo de calibração para evitar a introdução de sinais não desejados que podem ser recebidos pela antena. Os elementos versados na técnica irão compreender que os componentes de um sistema em particular podem ser controlados para isolar o nó RFin. Por exemplo, no sistema half-duplex GSM, um comutador conecta a antena tanto ao nó RFin quanto ao nó de saída do núcleo do transmissor. Consequentemente, no modo de calibração IIP2, o nó RFin é isolado ao ajustar o comutador para conectar a antena ao nó de saída do núcleo do transmissor.

Em um modo de operação normal, o circuito comutador 112 é aberto para desconectar a saída do gerador de sinal de teste 106 do nó de entrada RFin, enquanto o circuito adaptador de teste 110 e o circuito de calibração IIP2 104 são desabilitados. O núcleo do receptor 102 e os circuitos nativos 108 irão executar as suas funções transreceptoras sem fios normais. Por exemplo, o núcleo do receptor 102 pode receber e processar sinais de RF da antena do sistema para o processador de faixa-base.

Em um modo de teste de calibração IIP2, o circuito adaptador de teste 110 é habilitado e, com os circuitos nativos apropriados 108, um sinal de RF de teste é gerado. Este sinal de RF de teste é aplicado ao nó RFin do núcleo do receptor 102.

O circuito de calibração IIP2 104 mede os valores do sinal e gera um(ns) sinal(is) de controle de compensação correspondente(s), que são retransmitidos a um ou mais circuitos do núcleo do receptor 102. Dessa maneira, quando o sistema reinsere um modo normal de operação, o núcleo do receptor 102 irá gerar sinais de dados para o processador de faixa-base que são substancialmente livres de produtos de intermodulação de segunda ordem. De preferência, os sinais de compensação são gerados uma vez e armazenados de alguma forma na memória não volátil para acesso a qualquer tempo. Conforme será discutido mais adiante, o algoritmo de calibração IIP2 pode ser iniciado a qualquer momento.

Os circuitos nativos 108 consistem de preferência de circuitos que fazem parte da passagem do receptor ou da passagem do transmissor, e em particular de circuitos já implementados no transreceptor sem fio para a geração de sinais oscilantes. Devido ao fato de que os circuitos para geração de sinais oscilantes tendem a ocupar uma área de silício relativamente grande, uma área significativa do chip pode ser conservada ao reutilizar esses circuitos nativos existentes.

A Figura 7 é um diagrama de circuito esquemático de um sistema de calibração IIP2 automático que utiliza os circuitos de passagem do receptor nativos de acordo com uma realização da presente invenção. O misturador 32 do núcleo do receptor 102 requer um sinal de relógio R_CLK de conversão para baixo que é gerado por um circuito gerador de relógio do receptor correspondente. Este circuito gerador de relógio do receptor é agora utilizado na presente realização para gerar o sinal de RF de teste RF_TEST.

O sistema de calibração IIP2 automático 200 da Figura 7 inclui o mesmo núcleo do receptor 102 da Figura 6, implementado com os mesmos componentes tal como mostrado na Figura 2. As mesmas referências numéricas numeradas se referem aos mesmos elementos previamente descritos da Figura 2. O gerador de sinal de teste 106 da Figura 7 é implementado com um circuito gerador de relógio do receptor 202 e um circuito adaptador de relógio do receptor 204. O circuito gerador de relógio do receptor 202 é uma realização de circuito dos circuitos nativos 108 da Figura 6, ao passo que o circuito adaptador de relógio do receptor 204 é uma realização de circuito do circuito adaptador de teste 110 da Figura 6.

O circuito gerador de relógio do receptor 202 é um circuito de passagem do receptor para gerar um relógio de conversão para baixo R_CLK para o misturador 32 do núcleo do receptor 102. Isto inclui um oscilador de voltagem controlada 206 para gerar uma frequencia do receptor, um amplificador ou um buffer 208 para amplificar o sinal oscilante, e um circuito de dividir por 2/4 210. Por 2/4 210 pode ser configurado para dividir o sinal amplificado por 2 ou por 4, dependendo da faixa que está sendo utilizada. Este sinal dividido é um sinal de frequencia da portadora R_CLK utilizado pelo misturador 32 para converter para baixo os sinais de RF recebidos, incluindo o sinal de teste de RF RF_TEST recebido durante o modo de calibração da operação. Os elementos versados na técnica irão compreender que a configuração do circuito gerador de relógio do receptor 202 representa uma configuração possível, contudo, configurações diferentes do circuito gerador de relógio do receptor 202 podem ser utilizadas para gerar o sinal de relógio de conversão para baixo R_CLK.

O circuito adaptador de relógio do receptor 204 é responsável pela utilização de uma saída do circuito gerador de relógio do receptor 202 para gerar o sinal de teste de RF RF_TEST que tem um sinal que gera um sinal de segunda ordem na passagem do receptor 102. Este sinal gera um tom de segunda ordem que pode ser detectado/medido pelo circuito de calibração IIP2 104. Isto é conseguido ao misturar uma réplica do sinal R_CLK com uma decalagem suficiente para gerar o tom de segunda ordem na faixa-base. Os elementos versados na técnica compreenderão que o tom de segunda ordem pode se acomodar em C.C. Por exemplo, se a frequencia de R_CLK for 500 MHz, então a frequencia desejada de RF_TEST pode ser decalada para ser igual a 505 MHz e 508 MHz. Isto deve produzir um tom de segunda ordem em 3MHz. Entretanto, se RF_TEST é só um tom de sinal a 503 MHz, o tom de segunda ordem deve se acomodar a 0 Hz ou C.C.

O circuito adaptador de relógio do receptor 2 04 inclui uma réplica do circuito de dividir por 2/4 214 conectado ã saída do amplificador 208, um misturador 216 e um gerador de sinal de teste de decalagem 218. A réplica do circuito de dividir por 2/4 214 gera o mesmo sinal de frequencia de base que o circuito de dividir por 2/4 210. Deve ser compreendido que o misturador 216 pode consistir de um misturador de quadratura e em fase. Um circuito comutador 220 é controlado para conectar a saída do misturador 216 ao nó de entrada RFin do núcleo do receptor 102 durante o modo de calibração da operação. O gerador de sinal de teste de decalagem 218 fornece o sinal de decalagem analógico pré- ajustado T_SIGNAL, que é combinado pelo misturador 216 com a saída da réplica do circuito de dividir por 2/4 214. Enquanto que a inclusão da réplica do circuito de dividir por 2/4 214 parece redundante, uma vez que a salda do circuito de dividir por 2/4 210 pode ser derivada, é preferível replicar o circuito de dividir por 2/4 214 uma vez que uma saída derivada do circuito de dividir por 2/4 210 será carregada desnecessariamente, degradando o desempenho de R_CLK. Isto é significativo, porque R_CLK é de preferência um sinal de boa qualidade, o que significa que o circuito de dividir por 2/4 210 deve ser projetado para ter um bom desempenho em termos de ruído. Por outro lado, a réplica do circuito de dividir por 2/4 214 pode ser um circuito de baixa qualidade em relação ao circuito de dividir por 2/4 210. Por conseguinte, a área de circuito da réplica do circuito de dividir por 2/4 214 pode ser menor do que aquela do circuito de dividir por 2/4 210. Do mesmo modo, o misturador 216 pode ser implementado como um misturador passivo de baixa qualidade de tamanho pequeno. Um bloco atenuador controlado digitalmente opcional (não mostrado) pode ser introduzido em linha entre a saída do misturador 216 e o circuito comutador 220.

Na realização atualmente mostrada, o gerador de sinal de teste de decalagem 218 pode ser implementado com o circuito mostrado na Figura 8. Este circuito inclui um gerador de sinal de teste digital 224 que fornece um sinal digital de η-bits a um conversor digital em analógico 226. 0 sinal digital de η-bits é de preferência pré-programado com vários dispositivos conhecidos dos elementos versados na técnica. 0 sinal analógico convertido T_SIGNAL corresponde ao sinal digital de n-bits. 0 T_SIGNAL também pode ser composto de um sinal em fase e de quadratura utilizando dois geradores de sinal de teste de decalagem 218.

Deve ser observado que, em uma execução prática, o núcleo do receptor 102 da Figura 7 é duplicado para as passagens i e q do sinal, porém somente um único circuito de calibração IIP2 104 é utilizado para ambos os circuitos do núcleo do receptor i e q. Consequentemente, os projetistas de circuito devem estar cientes de que a réplica do circuito de dividir por 2/4 214 pode prover sinais em fase e fora de fase. Na prática, um circuito comutador pode ser incluído entre a saída da réplica do circuito de dividir por 2/4 214 para a seleção de uma fase em particular a ser oferecida ao misturador 216 quando do teste da passagem de sinal i ou q do núcleo do receptor 102. Naturalmente, o circuito comutador pode ser integrado na réplica do circuito de dividir por 2/4 214.

A realização previamente descrita da Figura 7 utiliza um circuito gerador de relógio do receptor nativo 202 que é considerado como parte da passagem do receptor para gerar o sinal de teste de RF RF_TEST. Os circuitos do circuito adaptador de relógio do receptor 204 requerem a formação de circuitos adicionais. Conforme mencionado previamente, o misturador 216 e a réplica do circuito de dividir por 2/4 214 não são complexos, e não irão utilizar uma área de silício significativa. 0 gerador de sinal de teste de decalagem 218, por outro lado, inclui um conversor digital em analógico que adiciona mais circuitos ao chip.

A Figura 9 ilustra uma realização alternativa do gerador de sinal de teste de decalagem 218 da Figura 7. Em particular, a realização da Figura 9 reutiliza um elemento de circuito do circuito de passagem de transmissão nativa 250 já presente no sistema. 0 circuito de passagem de transmissão nativa 250, também conhecido como circuito de núcleo do transmissor, inclui um circuito gerador de relógio do transmissor (também conhecido como gerador de faixa-base do transmissor) que tem um oscilador de voltagem controlada (VCO) 252, um amplificador 254 e circuito de dividir por 2/4 256. 0 circuito de dividir por 2/4 256 apresenta um sinal de relógio de frequencia de base derivado de VCO 252. A configuração do gerador de relógio do transmissor mostrado na Figura 9 é uma das diversas configurações possíveis conhecidas no estado da técnica que podem ser utilizadas.

Os circuitos de passagem de transmissão incluem um circuito de condicionamento de sinal 258, um DAC digital em analógico 260, um misturador 262 e um amplificador de potência 264. Os circuito de passagem de transmissão são responsáveis pela geração do sinal de dados de RF a ser transmitido. O circuito de condicionamento de sinal 258 pode incluir vários circuitos diferentes para condicionamento de um sinal digital recebido de um processador de faixa-base. Estes podem incluir circuitos de modulação e circuitos de filtragem, por exemplo, mas também podem incluir qualquer circuito que altere as características do sinal a ser transmitido.

O gerador de sinal de teste de decalagem 218 inclui um gerador de sinal de teste digital 266, que pode ser o mesmo que o gerador 224 da Figura 8, e um conversor digital em analógico 260 dos circuitos de passagem do transmissor. No presente exemplo, os dispositivos comutadores 268 podem ser utilizados seletivamente para desacoplar o gerador de sinal de teste digital 266 da entrada do conversor digital em analógico 260, ao passo que os dispositivos comutadores 270 podem ser utilizados para desacoplar T_SIGNAL da saída do conversor digital em analógico 260. A operação do gerador de sinal de teste de decalagem 218 é a mesma que aquela descrita previamente na Figura 8, exceto pelo fato que menos componentes adicionais são necessários porque o componente do conversor digital em analógico de um circuito nativo é utilizado.

Os elementos versados na técnica irão compreender que qualquer conversor digital em analógico já no chip para operações normais pode ser utilizado no lugar do conversor digital em analógico 260 do circuito de passagem de transmissão nativa 250.

Em uma outra realização da presente invenção, a quantidade de circuitos adicionais necessários para gerar o sinal de teste pode ainda ser minimizada. A realização da Figura 7 reutiliza o circuito gerador de relógio do receptor 202 da passagem do receptor, mas precisa da adição de pelo menos uma réplica do circuito de dividir por 2/4 214 e de um misturador 216.

A Figura 10 mostra uma realização da invenção que utiliza os circuitos de passagem de transmissão para gerar um sinal de teste. O sistema de calibração IIP2 automático 300 inclui o mesmo núcleo do receptor 102 e o circuito de calibração IIP2 104 utilizado na realização da Figura 7. Agora o gerador de sinal de teste 106 é implementado com um circuito de passagem de transmissão e um circuito adaptador de passagem de transmissão 304. O circuito de núcleo do transmissor 302 gera um sinal de teste de RF RF_TEST que tem uma decalagem desejada, onde a decalagem desejada é provida pelo circuito adaptador de passagem de transmissão 304.

O circuito de núcleo do transmissor 302 inclui um circuito gerador de relógio do transmissor que funciona de modo equivalente ao circuito gerador de relógio do receptor 106 da Figura 7, e um circuito de passagem de transmissão. O circuito gerador de relógio do transmissor provê um relógio utilizado pelo circuito de passagem de transmissão para converter para cima um sinal de dados para transmissão. O circuito gerador de relógio do transmissor inclui um oscilador de voltagem controlada (VCO) 306, um amplificador 308 e um circuito de dividir por 2/4 310. O circuito de dividir por 2/4 310 provê um sinal de relógio de frequencia da portadora derivado de VCO 306. A configuração do gerador de relógio do transmissor mostrado na Figura 10 é uma das várias configurações possíveis conhecidas no estado da técnica que podem ser utilizadas.

Os circuitos de passagem de transmissão incluem um circuito de condicionamento de sinal 312, um DAC digital em analógico 314, um misturador 316 e um amplificador de potência 318. Os circuitos de passagem de transmissão são responsáveis pela geração do sinal de dados de RF a ser transmitido. O circuito de condicionamento de sinal 312 pode incluir vários circuitos diferentes para condicionamento de um sinal digital recebido de um processador de faixa-base. Estes podem incluir circuitos de modulação e circuitos de filtragem, por exemplo, mas também podem incluir qualquer circuito que altere as características do sinal a ser transmitido.

O circuito adaptador de passagem de transmissão 304 inclui um gerador de sinal de teste digital 320 para gerar um sinal de decalagem, um primeiro comutador 322 para acoplar o sinal de decalagem gerado ao terminal de entrada do DAC 314 e um segundo comutador 324 acoplado entre a saída do amplificador de potência 318 e o nó RFin do núcleo do receptor 102. O comutador 324 pode ser colocado em qualquer lugar depois do misturador 316. Por exemplo, pode ser colocado na saída de 318. O sinal de decalagem pode ser programado digitalmente, e tem as mesmas características do sinal de decalagem gerado pelo gerador de sinal de teste 106 da Figura 7. Os elementos versados na técnica irão compreender que vários circuitos podem ser utilizados para gerar o sinal de decalagem digital pré-ajustado que tem qualquer número de bits. O gerador de sinal de teste digital 320 e o comutador 322 podem ser facilmente integrados com o circuito de condicionamento de sinal 312 devido ao seu tamanho pequeno. O circuito adaptador 304, o gerador de sinal de teste digital 320 e o comutador 322 também podem ser combinados em um bloco de sinal no domínio digital.

Em um modo normal de operação, isto é, a operação de transmissão, o primeiro comutador 322 é ajustado para a posição "aberta" para desacoplar a saída do gerador de sinal de teste digital 320 da entrada do DAC 314, ao passo que o segundo comutador 324 é ajustado para desacoplar a saída do amplificador de potência 318 do nó RFin. Na transmissão, o dado recebido pelo circuito de condicionamento de sinal 312 é processado através do circuito de passagem de transmissão 302 e apresentado como sinal RFout para a antena. Mais especificamente, o sinal digital condicionado é convertido em um sinal analógico através do DAC 314, onde é convertido para cima e amplificado pelo misturador 316 e pelo pré- amplificador de potência 318, respectivamente, para transmissão através de um amplificador de potência a jusante e então para uma antena (ambos não mostrados na Figura 10). A operação do circuito de passagem de transmissão 302 é bem conhecida no estado da técnica. 0 gerador de sinal de teste digital 320 pode ser desabilitado durante o modo de operação normal.

Em um modo de calibração da operação, o gerador de sinal de teste digital 320 pode ser habilitado e os comutadores 322 e 324 ajustados para uma posição "fechada". De preferência, a saída do circuito de condicionamento de sinal 312 é em tri-estado, desconectada ou simplesmente desabilitada. Agora o terminal de entrada do DAC 314 recebe o sinal de decalagem gerado do gerador de sinal de teste digital 320, o qual é processado através do circuito de passagem de transmissão 3 02 e alimenta o nó RFin através do comutador fechado 324. A antena é comutada de preferência para o modo transmissor, uma vez que os sinais da antena não devem ser recebidos no nó RFin. Além disso, pelo fato de que a saída do amplificador 318 é tipicamente encaminhada fora do chip para a antena e o circuito de passagem de transmissão 3 02 é ativo durante o modo de calibração, o amplificador de potência 318 deve ser desligado, de modo a não transmitir o sinal de teste no ar.

As realizações do sistema de calibração IIP2 automático mostradas nas Figuras 6, 7 e 10 mostram um gerador de sinal de teste 106 acoplado a um núcleo do receptor 102. Deve ser observado que cada núcleo do receptor 102 pode incluir várias passagens do receptor, embora somente uma seja mostrada nas realizações das Figuras 7 e 10. Cada passagem do receptor pode ser dedicada a uma faixa de frequencia em particular, onde cada passagem do receptor inclui as passagens i e q. Isto significa que a maioria dos circuitos do bloco do receptor 102 é implementada duas vezes para cada passagem do receptor. Em um transreceptor de faixa de quadratura, deve haver um total de oito passagens do receptor para as quais a calibração IIP2 deve ser necessária. A configuração especifica do sistema de calibração IIP2 automático pode ser determinada com base nas limitações de projeto e no plano de frequencia do chip. Por exemplo, se o tempo de teste não for importante, mas a área de minimização do chip for crucial, então um gerador de sinal de teste 106 pode ser compartilhado por duas ou mais passagens do receptor. De preferência, um gerador de sinal de teste 106 é compartilhado por passagens do receptor de faixas de frequencia similares. Para tal implementação, a saída RF_TEST será conectada seletivamente à passagem do receptor particular que é habilitada no modo de calibração da operação. Por conseguinte, o oscilador de voltagem controlada da passagem do receptor ou do transmissor (206 ou 306) será controlado para gerar a frequencia correspondente para a passagem do receptor selecionada. O número de passagens do receptor que podem ser utilizadas com cada gerador de sinal de teste 106 depende da faixa do oscilador de voltagem controlada (206 ou 306) . Uma vez que há de preferência um circuito de calibração IIP2 104 no chip, cada sinal de compensação IIP2 gerado COMP para uma respectiva passagem do receptor é armazenado na memória para acesso subseqüente durante os modos normais de operação.

Por outro lado, se o tempo de teste não for importante e a área de minimização do chip não for importante, então cada passagem do receptor pode ter o seu próprio gerador de sinal de teste dedicado 106 e o seu circuito de calibração IIP2 104. Naturalmente, as configurações não ficam limitadas às duas descritas acima, e qualquer combinação apropriada das duas configurações pode ser implementada. Os elementos versados na técnica devem compreender que circuitos de lógica adicionais e/ou comutadores podem ser necessários para implementar cada configuração.

A seguir é apresentada a descrição de um método para testar um transreceptor sem fio utilizando as realizações do sistema de calibração IIP2 automático das Figuras 6 a 10. A Figura 11 é um diagrama que ilustra a seqüência geral do método. Supõe-se que o chip transreceptor sem fio que incorpora as realizações da presente invenção tenha sido fabricado e integrado em um sistema, tal como um telefone móvel, por exemplo.

0 método começa na etapa 400, onde um evento de calibração é detectado a fim iniciar o teste de calibração IIP2. Um evento de calibração pode ser ativado automaticamente pelo sistema, pela ação do usuário ou durante outros testes padrão executados durante o estágio de teste do chip ou da montagem do sistema. Os exemplos de disparo de sistema automático podem incluir a restauração de energia do sistema (isto é, inserção da bateria), a habilitação do sistema, ou a detecção de uma mudança de temperatura predeterminada desde a calibração anterior. Um exemplo de ativação pela ação do usuário pode incluir a energização manual do sistema. Em uma outra resposta à detecção do evento de calibração, os componentes de sistema adicionais podem ser ajustados para os estados necessários. Na realização da Figura 7, por exemplo, o comutador da antena pode ser ajustado para conectar a antena à saida do núcleo do transmissor, e o circuito comutador 220 pode ser fechado para acoplar o sinal eventualmente gerado de RF_TEST ao nó RFin.

Na realização da Figura 10, por exemplo, o comutador da antena pode ser ajustado para conectar a antena à salda do núcleo transmissor, o circuito comutador 324 pode ser fechado e o amplificador de potência 318 pode ser desabilitado. Os elementos versados na técnica irão compreender que outros componentes de sistema podem ser ajustados tal como desejado em resposta ao evento de calibração.

Prosseguindo com a etapa 4 02, o sistema de calibração IIP2 automático é habilitado e o. sinal de teste de RF é gerado e aplicado pelo menos a uma passagem do receptor do núcleo do receptor através dos circuitos comutadores fechados (220 na Figura 7 e 324 na Figura 10). Na etapa 404, o sinal de teste de RF RF_TEST é propagado através de pelo menos uma passagem do receptor, onde um parâmetro do IIP2 do sinal digital correspondente é medido. Este parâmetro pode incluir, mas sem ficar a ele limitado, um tom DC na faixa- base.

Finalmente na etapa 4 06, os circuitos de calibração IIP2 que medem o IIP2 irão gerar o sinal de compensação apropriado, ou o código, para a aplicação ao circuito misturador da passagem do receptor. Uma vez gerados, os códigos podem ser armazenados na memória não volátil. Consequentemente, o esquema da calibração IIP2 só precisa ser implementado uma vez para gerar o código, pois o sistema pode acessar o código a qualquer tempo. Por outro lado, se o código for mantido somente enquanto o sistema é energizado, o código será regenerado toda vez que a potência for restaurada no sistema.

As etapas 402 a 406 do método acima mencionado podem ser repetidas para cada passagem do receptor no núcleo do receptor do transreceptor sem fio. 0 número de vezes que as etapas 4 02 a 4 06 são repetidas depende do número de geradores de sinal de teste executados no chip. Por exemplo, com um gerador de sinal de teste compartilhado em um transreceptor sem fio de faixa de quadratura, as etapas 402 a 406 são repetidas oito vezes (duas vezes para cada passagem do receptor que tem as passagens de sinal i e q) . Se cada passagem do receptor tiver o seu próprio gerador de sinal de teste dedicado e o circuito de calibração IIP2, então as etapas 402 a 406 só precisam ser repetidas duas vezes.

As realizações da invenção descritas anteriormente apresentam um esquema de autoteste embutido no chip para calibração IIP2 de um núcleo do receptor transreceptor sem fio. A geração no chip de um sinal de teste de RF é conseguida ao utilizar circuitos predominantemente nativos do transreceptor sem fio e dos circuitos adicionais mínimos. Os circuitos adicionais não causam nenhuma despesa geral significativa do projeto, nem ocupam área significativa no chip transreceptor sem fio. Dessa maneira, o custo adicional para executar o esquema de calibração IIP2 automático em transreceptores sem fio é mínimo. Uma vez que a operação de calibração pode ser implementada a qualquer momento, de preferência no nível de sistema após a entrega a um usuário, a calibração IIP2 é efetivamente um processo maciçamente paralelo. Por isso o tempo de calibração e o teste IIP2 no estágio de fabricação são reduzidos a zero. As realizações da presente invenção acima descritas não se destinam a ser somente exemplificadoras. Alterações, modificações e variações podem ser feitas nas realizações especificas pelos elementos versados na técnica sem que se desvie do âmbito da invenção, que é definida unicamente pelas reivindicações anexas.

Claims

1. SISTEMA DE CALIBRAÇÃO IIP2 DE UM PRODUTO DE INTERMODULAÇÃO DE SEGUNDA ORDEM PARA UM APARELHO SEM FIO, caracterizado por compreender: um gerador de sinal de teste que compreende circuitos nativos, em que os circuitos nativos compreendem um núcleo transmissor para gerar um primeiro sinal de freqüência de rádio (RF) possuindo um tom de segunda ordem e um circuito oscilador para gerar um sinal de freqüência de base, e em que o gerador de sinal de teste ainda compreende; um circuito adaptador de teste para adicionar um sinal deslocado correspondendo ao tom de segunda ordem para o sinal de freqüência de base, o circuito adaptador de teste gerando o primeiro sinal RF em resposta ao sinal de freqüência de base; uma via receptora possuindo um nó de entrada para recepção do primeiro sinal RF, circuitos para conversão inferior do primeiro sinal RF em um segundo sinal RF baseado em uma freqüência recebida, e circuitos de processamento de sinal para gerar um sinal de dados digitais correspondente ao segundo sinal RF7 os circuitos recebendo um sinal de compensação para minimizar o tom de segunda ordem; e um circuito de calibração para medição do tom de segunda ordem no sinal de dados digitais e para gerar o sinal de compensação.

2. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 1, caracterizado pelo fato de o circuito transmissor núcleo incluir: um circuito gerador de transmissão em relógio para gerar o sinal de freqüência de base, e um circuito de via de transmissão para receber um dos sinais de dados e o sinal deslocado, o circuito de via transmissora misturando o sinal de freqüência de base com o sinal deslocado para gerar o primeiro sinal RF.

3. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 1, caracterizado pelo fato de o circuito adaptador de teste incluir: um gerador deslocado para fornecer o sinal deslocado, um circuito misto para misturar um sinal réplica da freqüência de base com o sinal deslocado para fornecer o primeiro sinal RF, e um circuito interruptor para acoplar seletivamente o primeiro sinal RF ao nó de entrada da via receptora em um modo teste de operação.

4. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 3, caracterizado pelo fato de o gerador deslocado incluir: um gerador de sinal de teste para fornecer um sinal digital de teste, e um conversor digital analógico para receber o sinal digital de teste, e para converter o sinal digital de teste em um sinal analógico correspondente ao sinal deslocado.

5. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 4, caracterizado pelo fato de o conversor digital analógico ser um componente do circuito da via de transmissão.

6. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 5, caracterizado pelo fato de o circuito adaptador de teste incluir: um gerador de sinal de teste para gerar o sinal deslocado, e um circuito interruptor para acoplar seletivamente o primeiro sinal RF ao nó de entrada.

7. SISTEMA DE CALIBRAÇÃO IIP2, de acordo com a reivindicação 6, caracterizado pelo fato de o sinal deslocado ser um sinal digital pré-ajustado e o circuito de via de transmissão incluir: um conversor analógico para digital para converter o sinal deslocado para um sinal analógico, e um circuito misto para misturar o sinal de freqüência de base com o sinal deslocado para fornecer o primeiro sinal RF.

8. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE DE UMA FREQÜÊNCIA DE RÁDIO (RF) POSSUINDO UM TOM DE SEGUNDA ORDEM, caracterizado por compreender: a) a geração de um sinal de freqüência de base a partir de um circuito nativo; b) a geração de um sinal deslocado correspondente ao tom de segunda ordem com um circuito de teste, sendo que o sinal deslocado ê um sinal de teste digital pré-ajustado. c) a conversão do sinal deslocado em um sinal analógico; e d) a mistura do sinal de freqüência de base com o sinal deslocado para gerar o sinal de teste RF, em que a etapa de mistura ser executada por um circuito de via transmissora nativa.

9. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF, de acordo com a reivindicação 8, caracterizado pelo fato de a etapa de geração da freqüência de base incluir a ativação de um circuito gerador receptor em relógio.

10. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF7 de acordo com a reivindicação 8, caracterizado pelo fato do sinal deslocado ser o sinal análogo correspondente a um sinal de teste digital pré-ajustado.

11. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF, de acordo com a reivindicação 10, caracterizado por incluir uma etapa de conversão do sinal de teste digital pré- ajustado em sinal analógico.

12 . MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RFi de acordo com a reivindicação 8, caracterizado pelo fato de a etapa de geração da freqüência de base incluir a ativação de um circuito gerador transmissor em relógio.

13. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF, de acordo com a reivindicação 11, caracterizado pelo fato de um amplificador de energia do circuito de via transmissora nativa ser desativado enquanto o sinal de teste RF é gerado.

14. MÉTODO PARA TESTE E CALIBRAÇÃO DE INTERMODULAÇÃO DE SEGUNDA ORDEM (IIP2) DE UM APARELHO SEM FIO, que compreende: a) a detecção de um evento de calibração; b) a geração um sinal de teste de freqüência de rádio (RF) possuindo um tom de segunda ordem com circuitos nativos do aparelho sem fio; c) a propagação do sinal de teste RF através de uma via de recepção do aparelho sem fio; d) a medição de um parâmetro do tom de segunda -20 ordem e gerar um sinal de compensação correspondente; e e) o ajuste de um ou mais circuitos da via receptora com o sinal de compensação para minimizar o tom de segunda ordem, caracterizado pelo fato que a etapa de geração do sinal de teste RF incluir: i) geração da freqüência de base mediante a ativação de um circuito gerador transmissor em relógio; ii) a geração de um sinal de freqüência de base a partir de um circuito nativo; iii) a geração de um sinal deslocado correspondente ao tom de segunda ordem com um circuito de teste; e iv) a mistura do sinal de freqüência de base com o sinal deslocado para gerar o sinal de teste RF.

15. MÉTODO, de acordo com a reivindicação 14, caracterizado pelo fato de a etapa de detecção incluir a detecção de um evento de reinicialização de aumento de energia, evento de ligação de energia e qualquer evento de ativação pré-ajustado.

16. MÉTODO de acordo com a reivindicação 14, caracterizado pelo fato de a etapa de propagação incluir o acoplamento do sinal de teste RF à via de recepção em resposta ao evento de calibração.

17. MÉTODO, de acordo com a reivindicação 14, caracterizado pelo fato de a etapa de detecção incluir o desacoplamento de uma antena da via receptora.

18. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF, de acordo com a reivindicação 14, caracterizado pelo fato de a etapa de mixagem ser executada por um circuito de via de transmissão nativa, e a etapa de geração do sinal deslocado incluir a conversão de um sinal de teste digital pré-ajustado em um sinal analógico.

19. MÉTODO PARA GERAÇÃO EM CHIP DE UM SINAL DE TESTE RF, de acordo com a reivindicação 18, caracterizado pelo fato de um amplificador de energia do circuito de via transmissora nativa ser desativado enquanto o sinal de teste RF é gerado.