BRPI0715290B1 - Método e aparelho de codificação de bits indicadores da qualidade de canal e de informação de controle de codificação prévia - Google Patents

Abstract

método e aparelho de codificação de bits indicadores da qualidade canal e de informação de controle de codificação prévia. são descritos um método e aparelho de codificação de bits indicadores de qualidade de canal (cqi) e de informação de controle de codificação prévia (pci). cada um dos bits introduzidos, tais como bits de cqi e/ou bits de pci, possui um significado específico. os bits introduzidos são codificados com uma codificação de bloco linar. os bits introduzidos recebem uma proteção de erro desigual com base no significado de cada bit introduzido. os bits introduzidos podem ser duplicados com base no significado de cada bit introduzido e pode-se realizar codificação de proteção igual. pode ser gerada uma matriz geradora para codificação por meio de operação elementar de sequências básicas convencionais para fornecer mais proteção a um bit mais significativo (msb).

Description

Método e aparelho de codificação de bits indicadores da qualidade de canal e de informação de controle de codificação prévia CAMPO DA INVENÇÃO

[001] A presente invenção refere-se a sistemas de comunicação sem fio. ANTECEDENTES DA INVENÇÃO

[002] Nos sistemas de comunicação sem fio do projeto de parceria de terceira geração (3GPP) convencionais, o canal de dados de link inferior (ou seja, canal compartilhado de link inferior em alta velocidade (HS-DSCH)) pode conduzir quantidades diferentes de dados utilizando um código de difusão diferente e um esquema de modulação e codificação (MCS) diferente. A quantidade de dados que pode ser fornecida para um equipamento de usuário (UE) pelo HS-DSCH depende, em parte, da qualidade de canal de link inferior. O UE relata a qualidade de canal de link inferior para um Nó B utilizando um indicador da qualidade de canal (CQI). O Nó B programa as transmissões de link inferior com base na CQI relatada pelo UE.

[003] Para geração da CQI, o UE realiza medições da qualidade de canais. As medições da qualidade de canais são convertidas em um valor CQI. Convencionalmente, é gerado um valor CQI de 1 a 31 utilizando uma tabela de observação. Este valor CQI é codificado em seguida em bits de CQI que são enviados pelo canal de link superior pelo UE.

[004] Múltiplas entradas e múltiplas saídas (MIMO) é um esquema em que o UE e o Nó B utilizam mais de uma antena em transmissão e recepção. Ao implementar-se MIMO, diversos fluxos de dados podem ser transmitidos entre o UE e o Nó B e o UE pode necessitar relatar diversos valores de CQI para o Nó B. Além da CQI, o UE também envia informações de controle de codificação prévia (PCI) para instruir o Nó B quanto a preferências de codificação prévia de link inferior.

[005] Quando em um modo não de MIMO, o UE envia uma CQI de 5 (cinco) bits para o Nó B. Os bits de CQI são codificados utilizando um código (20, 5). Quando em modo MIMO, o UE pode enviar dois tipos de informações para o Nó B. A informação do tipo A destina-se a suporte de dois fluxos e a informação do tipo B destina-se a suporte de um único fluxo. Informação do tipo A necessita atualmente de 10 (dez) bits de informação: 2 (dois) para PCI e 8 (oito) para valores CQI (tais como 4 (quatro) bits de CQI para cada fluxo). Informação do tipo B necessita de 7 (sete) bits de informação: 5 (cinco) para CQI e 2 (dois) para PCI. Podem ser utilizadas diferentes combinações de bits, mas informações do tipo A geralmente necessitam de mais bits que informações do tipo B. Informações do tipo A e B são intercaladas em transmissão por link superior conforme instruído pela rede.

[006] Os bits de CQI em um modo não de MIMO e bits de informação do tipo A e tipo B são codificados em blocos utilizando códigos (20, 5), (20, 10) e (20, 7), respectivamente, para um total de vinte bits codificados utilizando uma matriz geradora que inclui uma série de vetores básicos. Um código linear (20, 10) com uma distância mínima de 6 é atualmente utilizado para as informações do tipo A. As sequências básicas para a codificação de informações do tipo A são exibidas na Tabela 1. As sequências básicas para o código de tipo B são um subconjunto das sequências básicas para o código do tipo A. Para informações do tipo B, é utilizada uma combinação linear das 7 (sete) primeiras sequências básicas do código (20, 10) para um código (20, 7), o que também resulta em uma distância mínima de 6 que não é a mais baixa que pode ser encontrada para um código (20, 7).

Tabela 1 1 Mi,0 Mi,1 Mi,2 Mi,3 Mi,4 Mi,5 Mi,6 Mi,7 Mi,8 Mi,9 0 [1] [0] [0] [0] [0] [0] [0] [0] [0] [0] 1 [0] [1] [0] [0] [0] [0] [0] [0] [0] [0] 2 [0] [0] [1] [0] [0] [0] [0] [0] [0] [0] 3 [0] [0] [0] [1] [0] [0] [0] [0] [0] [0] 4 [0] [0] [0] [0] [1] [0] [0] [0] [0] [0] 5 [0] [0] [0] [0] [0] [1] [0] [0] [0] [0] 6 [0] [0] [0] [0] [0] [0] [1] [0] [0] [0] 7 [0] [0] [0] [0] [0] [0] [0] [1] [0] [0] 8 [0] [0] [0] [0] [0] [0] [0] [0] [1] [0] 9 [0] [0] [0] [0] [0] [0] [0] [0] [0] [1] 10 [1] [0] [0] [0] [1] [0] [1] [1] [1] [1] 11 [1] [1] [0] [0] [0] [1] [0] [1] [1] [1] 12 [0] [1] [1] [0] [0] [0] [1] [0] [1] [1] 13 [1] [0] [1] [1] [0] [0] [0] [1] [0] [1] 14 [1] [1] [0] [1] [1] [0] [0] [0] [1] [0] 15 [1] [1] [1] [0] [1] [1] [0] [0] [0] [1] 16 [1] [1] [1] [1] [0] [1] [1] [0] [0] [0] 17 [0] [1] [1] [1] [1] [0] [1] [1] [0] [0] 18 [1] [0] [1] [1] [1] [1] [0] [1] [1] [0] 19 [0] [1] [0] [1] [1] [1] [1] [0] [1] [1] [007] Como os bits de CQI e PCI são transmitidos para o Nó B sem uma verificação de redundância cíclica (CRC), os bits de CQI transmitidos podem ser recebidos incorretamente e, consequentemente, podem ser utilizados bits de CQI incorretos para a programação de link inferior pelo Nó B, o que resulta em degradação da capacidade do sistema. Ao contrário de erros em outra decodificação, o tamanho do erro importa na decodificação de CQI. O valor de CQI que varia de 1 a 31 é mapeado para valores de CQI, um erro em um bit mais significativo (MSB) geraria um erro maior que um erro não em MSB. Códigos convencionais são projetados para minimizar a ocorrência de qualquer erro e não minimizam necessariamente o "tamanho" médio dos erros.

[008] Seria desejável, portanto, utilizar códigos que minimizem o tamanho dos erros. Adicional ou alternativamente, um código melhor com peso e distância mínima mais alta aumentaria a probabilidade de detecção de informações do tipo B.

RESUMO DA INVENÇÃO

[009] A presente invenção refere-se a um método e aparelho de codificação de bits de CQI e PCI. Cada um dos bits, tais como bits de CQI e/ou bits de PCI, possui um significado específico. Os bits de entrada podem ser codificados com uma codificação de bloco linear. Os bits de entrada recebem uma proteção contra erros desigual com base no significado de cada bit de entrada. Os bits de entrada podem ser duplicados com base no significado de cada bit de entrada e pode ser realizada codificação de proteção igual. Uma matriz geradora para a codificação pode ser gerada por meio de operação elementar de seqüências básicas convencionais para fornecer maior proteção para um MSB.

BREVE DESCRIÇÃO DAS FIGURAS

[0010] Pode-se obter uma compreensão mais detalhada da presente invenção a partir da descrição a seguir de uma realização preferida, fornecida como forma de exemplo e a ser compreendida em conjunto com as figuras anexas, nas quais: - a Figura 1 é um diagrama de bloco de um exemplo de WTRU conforme a presente invenção; - a Figura 2 é um diagrama de bloco de um exemplo de Nó B conforme a presente invenção; - a Figura 3 exibe comparação de rendimento entre o código CQI 3GPP convencional e o código acima, modificado em apenas um bit da sua matriz geradora; - a Figura 4 exibe uma comparação de desempenho de erro de RMS entre um código de proteção contra erros desigual construído conforme a presente invenção e um código de distância de Hamming mínima máxima; e - as Figuras 5 a 12 exibem resultados de simulação para o esquema de codificação conforme a presente invenção.

DESCRIÇÃO DETALHADA

[0011] Quando indicado a seguir, a terminologia “unidade de transmissão e recepção sem fio (WTRU)" inclui, mas sem limitar-se a um equipamento de usuário (UE), estação móvel, unidade de assinante fixa ou móvel, pager, telefone celular, assistente digital pessoal (PDA), computador ou qualquer outro tipo de dispositivo de usuário capaz de operar em um ambiente sem fio. Quando indicado a seguir, a terminologia “estação base" inclui, mas sem limitar-se a um Nó B, controlador de local, ponto de acesso (AP) ou qualquer outro tipo de dispositivo de interface capaz de operar em um ambiente sem fio. [0012] Dever-se-á observar que, embora a presente invenção seja descrita com referência à aplicação específica de CQI e/ou PCI, o esquema de codificação conforme a presente invenção é aplicável à codificação de qualquer informação. Dever-se-á observar também que a dimensão específica das matrizes geradoras é fornecida apenas como um exemplo, não como limitação, e a apresentação exata do código depende da colocação de bits de PCI e CQI.

[0013] A Figura 1 é um diagrama de bloco de um exemplo de WTRU 100 conforme a presente invenção. A WTRU 100 pode incluir um gerador de dados 102, um codificador 104 e um transmissor 106. Dever-se-á observar que a WTRU 100 pode incluir ainda qualquer componente de processamento convencional. O gerador de dados 102 pode incluir um gerador de CQI 108 e/ou um gerador de PCI 110. O gerador de CQI 108 gera pelo menos um conjunto de bits de CQI. O gerador de PCI 110 gera bits de PCI. O gerador de dados 102 gera apenas bits de CQI ou bits de CQI/PCI tipo A ou tipo B. Os bits de CQI ou os bits de CQI/PCI tipo A ou tipo B são codificados pelo codificador 104. Os esquemas de codificação detalhados serão explicados em detalhes abaixo. Os bits de CQI codificados ou bits de CQI/PCI são emitidos pelo transmissor 106.

[0014] A Figura 2 é um diagrama de bloco de um exemplo de Nó B 200 conforme a presente invenção. O Nó B 200 pode incluir um receptor 202, um decodificador 204 e um programador 206. Dever-se-á observar que o Nó B 200 pode incluir adicionalmente quaisquer componentes de processamento convencionais. O receptor 202 recebe os bits de CQI codificados ou bits de CQI/PCI da WTRU 100. O decodificador 204 decodifica os bits de CQI ou CQI/PCI codificados para recuperar os bits de CQI e/ou PCI. Os bits de CQI e/ou bits de PCI recuperados são utilizados pelo programador 206 para programar a transmissão seguinte para a WTRU 100.

[0015] Segundo uma realização, a proteção contra erros dos bits de entrada é fornecida conforme o significado de cada um dos bits, de tal forma que a maior proteção contra erros seja fornecida para um MSB e a menor proteção seja fornecida para um bit menos significativo (LSB). Os bits de entrada podem ser considerados um vetor de bits. A faixa do valor de CQI, por exemplo, é de 1 a 31, o valor de CQI é convertido em um vetor de cinco bits, b = [bü,..., b4], em que bü é o MSB e b4 é o LSB. Dever-se-á observar que a posição do MSB e do LSB pode ser oposta. A codificação de bloco linear pode ser descrita por uma matriz geradora n x k, em que k é o número de bits de entrada (tal como 5 bits de CQI, 8 bits de CQI e 2 bits de PCI ou 5 bits de CQI e 2 bits de PCI) e n é o número de bits de saída (tais como 20 bits). Os k bits de entrada são multiplicados pela matriz geradora para produzir uma senha com n bits conforme segue: c = mG; Equação (1) em que c é a senha de saída, m é o vetor de entrada e G é a matriz geradora.

[0016] Cada um dos bits de saída (elementos em c) pode ser considerado uma verificação de paridade sobre um subconjunto de bits em m. Quais bits "participam" em cada verificação de paridade são determinados por G. Quanto mais verificações de paridade um bit específico participa, mais redundância é gerada a partir dele e melhor será a proteção.

[0017] Os bits de entrada são colocados em ordem ascendente ou descendente de necessidade de proteção. É gerada uma lista de k números inteiros positivos m0,..., mk-1, de tal forma que: n > mo > ... > mk-i > 1. Equação (2) [0018] A matriz geradora G é gerada conforme segue: a fileira de G correspondente a bi (ou seja, fileira i+1), é preenchida com m, lse o restante das entradas é 0. Desta forma, os bits de entrada participam de cada vez menos verificações de paridade e, portanto, incorrem progressiva mente em menos proteção de erros.

[0019] Este método reduz a probabilidade de grandes erros à custa da probabilidade de erros muito menores que são insignificantes para o desempenho do sistema. Isso oferece liberdade substancial no projeto do código e, dependendo da colocação específica sobre códigos 1, pode resultar bom ou ruim. Particularmente, a matriz G deverá permanecer com avaliação de fileira total. Preferencial mente, o número mínimo de ls em qualquer combinação linear diferente de zero das fileiras deverá ser minimizado. Um projeto de código pseudoaleatório é propenso a resultar em um bom código, especialmente à medida que aumenta o comprimento do bloco. Para comprimentos muito grandes, esses códigos são uma subfamília de códigos de verificação de paridade com baixa densidade (LDPC) irregulares. Dois exemplos de matriz geradora 5x20 alternativos para a configuração de CQI convencional são exibidos abaixo (o MSB no vetor de entrada é o bit mais à esquerda e o LSB é o bit mais à direita neste exemplo).

Exemplo de Matriz Geradora 1 11111111111111111111 10101010101010101010 10010010010010010010 10001000100010001 000 10000100001000010000 Exemplo de Matriz Geradora 2 11111111111111111111 10101010101010101010 10001000100010001 000 10000000100000001 000 10000000000000001 000 [0020] A WTRU 100 pode necessitar transmitir dois ou mais valores CQI que se referem a um único fluxo ou a dois ou mais fluxos de MIMO. Neste caso, a WTRU 100 gera diversos valores de CQI e mapeia os valores de CQI para diversas sequências de bits de CQI. A WTRU 100 pode gerar, por exemplo, três CQIs que incluem um CQI para um caso de fluxo único e dois CQIs para um caso de dois fluxos. Um dos bits de CQI (tais como os bits de CQI de fluxo único) é indicado como uma seqüência primária (P) e os demais são indicados como uma seqüência secundária (tais como S'l e S'2). Em seguida, as seqüências primária e secundária são concatenadas para codificação conforme o esquema de codificação acima (ou seja, a entrada do codificador 104 é definida como m = [P S'l S'2]). Alternativamente, a seqüência primária e as seqüências secundárias podem ser combinadas (tais como SI = S'1-Ρ e S2 = S'2-Ρ) e concatenadas para introdução no codificador 104 (tal como m = [P SI S2]). Em qualquer dos casos, as fileiras da matriz geradora devem refletir o fato de que os pesos dos bits de m agora não são exponenciais, embora o peso dos seus componentes o seja.

[0021] Alternativamente, os bits de entrada podem ser duplicados de forma desigual e codificados em seguida utilizando um código de proteção igual, tal como um código Reed-Muller (RM).

[0022] Os bits de CQI podem ser concatenados com informações de reconhecimento. No padrão Versão 6 de duplex por divisão de freqüências (FDD) 3GPP, o canal de controle de link superior em alta velocidade (HS-DPCCH) é construído de tal forma que os dois primeiros espaços de tempo conduzam informações de CQI e o terceiro espaço de tempo conduza informações de reconhecimento (ou seja, reconhecimento positivo (ACK) ou reconhecimento negativo (ACK)). Como a WTRU 100 normalmente gera um valor CQI com base em estimativa de canais antes da verificação de CRC sobre o bloco de dados recebido, a WTRU 100 pode transmitir o CQI em primeiro lugar e transmitir em seguida o ACK/NACK, de forma que a latência na adaptação de links possa ser reduzida. A fim de preservar a vantagem ao utilizar um esquema de codificação de proteção de erros desigual, os bits de CQI e os bits de reconhecimento são concatenados e codificados conforme segue: c = mG = [mcQi mAck]G Equação (3) em que iticqi possui CQI bits, mAck é a informação de reconhecimento e G é uma matriz geradora, iticqi, por exemplo, é um vetor de 1x5 fileiras, mAck é um bit para um único fluxo (geralmente, vetor de 1 x m fileiras para m fluxos) e G é uma matriz 6x30 em que os vinte primeiros elementos na última fileira são Os.

[0023] Esta realização pode ser estendida para codificar um conjunto de diversos códigos que necessitam de tempo de transmissão diferente conforme segue: Equação (4) [0024] Segundo uma outra realização, o código tipo A ou tipo B 3GPP convencional é alterado movendo-se um ou mais bits na matriz geradora para melhorar o desempenho. As seqüências básicas para o novo código (20, 5) gerado desta forma são exibidas na Tabela 2. O código é baseado no código (20, 5) 3GPP convencional no modo não de MIMO. Na Tabela 2, a quinta coluna corresponde ao MSB e a quarta coluna corresponde ao MSB seguinte. O bit "1" na quinta coluna e vigésima fileira é alterado para "0" e o bit "0" na quarta coluna e vigésima fileira é alterado para "1" para fornecer maior proteção ao MSB seguinte à custa da proteção de MSB.

[0025] A Figura 3 exibe a comparação de rendimento entre o código CQI 3GPP e o código da Tabela 2. A Figura 3 exibe a melhoria do desempenho com o novo código.

[0026] A matriz geradora na Tabela 2 ou sua variação pode ser gerada começando com um código de distância Hamming mínima máxima com um tamanho um pouco menor que o código desejado. Caso se deseje um código (20, 5), por exemplo, é encontrado em primeiro lugar um código de distância Hamming mínima máxima com tamanho (17, 5) (ou seja, matriz geradora 5x17). Após encontrar-se a matriz geradora 5x17, o tamanho da matriz geradora é estendido adicionando-se uma matriz 5x3 Z de zeros à matriz geradora 5x17. Em seguida, alguns ou todos os zeros na pa fileira da matriz Z são definidos em "1", em que p corresponde à posição do MSB nos dados sendo codificados. Isso torna a distância entre as senhas com MSB = 1 e os com MSB = 0 maior (ou seja, mais proteção para o MSB). Caso nem todos os elementos na fileira p sejam definidos em "1", o elemento na fileira q e na coluna que não é definida em "1" na pa fileira é definido em "2", em que q corresponde à posição do próximo MSB nos dados sendo codificados. Desta forma, os bits mais importantes são mais bem protegidos. Isso ocorre, entretanto, à custa de uma distância mínima definida pelo menor código (n, k).

Exemplo de matriz geradora 3 100000001110011001 1 1 01000000111000011001 00100000100111010000 00010000100101101000 00001000010110101000 00000100010011011000 00000010001100111000 00000001001011110000 [0027] O exemplo de matriz geradora 3 para um código de proteção contra erros desigual (20, 8) gerado de forma similar é exibido abaixo. O exemplo de matriz geradora 3 é gerado a partir de um código de distância Hamming mínima máxima (17, 8). A submatriz 8x3 mais à direita é adicionada à matriz 8x17. Neste exemplo, a primeira fileira corresponde ao MSB e a segunda fileira corresponde ao MSB seguinte. Todos os elementos da submatriz são zeros, exceto pela primeira fileira e pelo elemento na segunda fileira e última coluna, para melhor proteção do MSB seguinte.

[0028] A Figura 4 exibe uma comparação de desempenho de erros de RMS entre um código de proteção desigual construído conforme a presente realização e um código de distância Hamming mínima máxima. O erro de RMS é melhor para o código de proteção contra erros desigual conforme a presente realização que o código de distância Hamming mínima máxima na região de interesse.

[0029] Em padrões 3GPP atuais, as informações do tipo A são codificadas com código (20, 10) e as informações do tipo B são codificadas com um código (20, 7) que é um código de subconjunto do código (20, 10) para as informações do tipo A. Um código de subconjunto designa o caso em que os vetores básicos do código (20, 7) são um subconjunto dos vetores básicos do código (20, 10).

[0030] Segundo uma realização, um código (20, 7) linear não de subconjunto é utilizado para informações do tipo B e a codificação de informações do tipo A convencionais (a codificação (20, 10) especificada nos padrões 3GPP atuais) é utilizada para informações do tipo A. O código (20, 7) não de subconjunto pode ser o código (20, 7) de subconjunto do código (20, 10) convencional com uma ou mais trocas de bits. A distância mínima do código (20, 7) é de 8 (oito). O código não de subconjunto (20, 7) é gerado de tal forma que a distribuição de peso do código não seja ideal e o código ofereça melhor proteção para o MSB do valor CQI. Um exemplo de matriz geradora 4 para esta realização é exibido abaixo (neste exemplo, o MSB no vetor de entrada é o bit mais à direita e o LSB é o bit mais à esquerda).

Exemplo de Matriz Geradora 4 10000001100011101010 01000001011001001 1 10 00100001010110011010 00010001010011110100 00001001001110101 100 00000101001101110010 00000010111111111111 [0031] Uma melhor proteção do MSB de bits de CQI reduz a probabilidade de grandes erros de magnitude em CQI no Nó B à custa de uma probabilidade de erro levemente mais alta. Tanto erros de PCI quanto erros de CQI de pequena magnitude possuem um impacto pequeno sobre o desempenho do sistema, enquanto erros de CQI de grande magnitude possuem um impacto significativo. Melhor proteção contra erros fornecida para o MSB de bits de CQI é, portanto, vantajosa.

[0032] Segundo uma outra realização, é utilizado um código linear (20, 7) não de subconjunto que possui uma distância mínima de 8, é fornecida proteção contra erros igual para informações do tipo B e a codificação de informações do tipo A convencional (a codificação (20, 10) especificada nos padrões 3GPP atuais) é utilizada para informações do tipo A. Uma forma de geração desse código (20, 7) não de subconjunto é iniciar com um bom código menor e pesquisar extensões. Um exemplo de matriz geradora 5 para esta realização é exibido abaixo (neste exemplo, o MSB no vetor de entrada é o bit mais à Exemplo de Matriz Geradora 5 10000001100011101010 01000001011001001 1 10 00100001010110011010 00010001010011110100 00001001001110101 100 0000010100110111001 1 00000010111111111111 [0033] Segundo uma outra realização, para o caso em que CQI e PCI utilizem quatro e dois bits, respectiva mente, utiliza-se código de proteção contra erros aproximadamente igual para codificação de informações do tipo B e a codificação de informações do tipo A convencional é utilizada para informações do tipo A. Um exemplo de matriz geradora (20, 6) 6 para esta realização é fornecido abaixo (neste exemplo, o MBS do vetor de entrada é o bit mais à direita e o LSB é o bit mais à esquerda).

Exemplo de Matriz Geradora 6 10000011101111010001 01000010011100101001 00100001011010100101 00010000111001100011 00001011110000011111 00000100000111111111 [0034] Segundo uma outra realização, bits de entrada do tipo B são duplicados de forma desigual antes da codificação. Existem muitas variações deste esquema em que um ou mais MSBs CQI e/ou alguns ou todos os bits de PCI são enfatizados para criar uma entrada de dez bits para o codificador (20, 10) utilizado para codificação de informações do tipo A. O MSB de CQI do tipo B, por exemplo, pode ser repetido três vezes. Observe-se que este ainda é um código (20, 7) com uma matriz geradora que pode ser construída com combinações lineares dos vetores básicos da matriz geradora do código (20, 10). [0035] Segundo uma outra realização, códigos do tipo A e tipo B são alterados do código convencional e o código tipo B é um código de subconjuntos composto das primeira sete colunas do código tipo A. Uma nova matriz geradora do tipo A é criada a partir da matriz geradora (20, 10) convencional utilizando operações de coluna elementar (tais como uma coluna alterada por meio da adição de uma outra coluna a ela). Também se sabe bem que essas operações não geram senhas que também não façam parte do código original. Elas permitem, entretanto, a construção de um código de subconjunto tipo B melhor.

[0036] O código do tipo B apropriado pode ser determinado em termos do seu vetor de separação. Para um código binário (n, k) linear C, o vetor de separação (SV) s(G) = (s(G)1,..., s(G)k) com comprimento k com relação a uma matriz geradora G de C é definido por: s(G)i = min {wt(mG) | m ÜGF (2)k, mi * 0}, i = 1,..., k Equação (5) [0037] Compreende-se, de forma geral, que o valor de um elemento do SV corresponde à proteção que é fornecida ao bit de informação correspondente similar às propriedades de distância mínima de códigos em geral. Desta forma, para código de proteção contra erros aproximadamente igual, todos os elementos do vetor de separação são iguais. Ao encontrar códigos com valores de elementos desiguais, é possível proteger melhor alguns bits de informação desejados. Especificamente, caso seja encontrado um código que possua mini(s(G)i) > 6 com elementos maiores para o MSB de bits de CQI, esse código é um aprimoramento sobre a codificação de tipo B convencional sem alterar as propriedades de código do tipo A.

[0038] Este código pode ser obtido, por exemplo, por meio das operações a seguir: 1. a seqüência base da quinta coluna é substituída pela operação XOR da coluna 5 e coluna 8; 2. a seqüência base da sexta coluna é substituída pela operação XOR da coluna 6 e coluna 9; e 3. a seqüência base da sétima coluna é substituída pela operação XOR da coluna 7 e coluna 10.

[0039] A matriz geradora obtida desta forma (em uma forma de transposição) com vetor de separação de s(G1) = (7, 6, 6, 6, 7, 7, 7) é exibida abaixo.

Exemplo de Matriz Geradora 7 1 000000000 01 00000000 001 0000000 0001 000000 00001 00000 000001 0000 0000001 000 0000100100 000001 001 0 0000001 001 1 0 0 0 0 1 0 1 1 1 110 0 10 1111 0 1 1 0 0 1 0 0 1 1 10 1110 110 1 110 1110 0 10 1110 1110 0 1 11110 110 0 0 0 1110 0 110 0 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 0 0 1 1 [0040] Exemplos de codificação adicionais podem ser obtidos por meio de permuta dos códigos acima ou iniciando-se com um código menor e pesquisando as melhores extensões. Exemplos de matriz geradora adicionais são fornecidos no presente.

Exemplo de Matriz Geradora 8 100000011001100001 10 010000000110010101 1 1 00100000011000111010 0001000001011001001 1 00001001101001000101 00000101000111100001 0000001001001110101 1 00000001010011011 100 00000000101111111 1 1 1 00000000011110001 1 10 Exemplo de Matriz Geradora 9 10000000001101111010 01000000000110111101 0010000000111010001 1 00010000000001101111 00001011001111111100 00000101010110001 100 00000011111011000100 000000010011010001 10 00000010001010001 101 00000000011111010001 Exemplo de Matriz Geradora 10 10000000110010101 1 10 01000000110001110101 001000001011001001 1 1 00010000101011001 101 00001000101001111010 000001001001110101 10 00000010100110111001 00000001011111111111 00000100111011001010 00000010101111101 1 10 Exemplo de Matriz Geradora 11 10000000001101111010 01 0000000001 101 1 1 1 01 0010001 1011011000100 00010000000001101 1 1 1 00001011001111111100 00000101010110001 100 0000000010111010001 1 000000010011010001 10 00000010001010001 101 00000000011111010001 Exemplo Gerador de Matrizes 12 10000000001101111010 01000000000110111 101 00100000000011011 1 10 00010000000001101 1 1 1 000010000010001101 1 1 0000010000010001101 1 00000011111010001101 00000001001101000110 00000000101110100011 00000000011111010001 Exemplo Gerador de Matrizes 13 10000000001101111010 01000000000110111 101 00100000000011011 1 10 00010000000001101 1 1 1 000010000010001101 1 1 0000010001010001101 1 0000001 1101010001 101 00000001001101000110 00000000101110100011 00000000011111010001 Exemplo Gerador de Matrizes 14 10000000001 101111010 01000000000110111 101 00100000000011011 1 10 00010000000001101 1 1 1 000010010010001101 1 1 0000010010010001101 1 00000010011010001101 00000001001101000110 00000000101110100011 00000000011111010001 [0041] Exemplos de codificação de subconjuntos adicionais podem ser criados conforme segue. Em primeiro lugar, é identificado o "melhor" código tipo A. Para os códigos (20, 10), por exemplo, sabe-se que existem 1682 códigos (20, 10, 6) binários lineares de distância mínima máxima não equivalentes que possuem uma distância mínima de 6 (seis). Um código de distância mínima (n, k) máxima é um código que atinge a distância mínima máxima teórica entre todos os pares de senhas. Dentre esses códigos, são encontrados os códigos com uma taxa de erros de bloco mais baixa (BLER). O BLER pode ser computado a partir da sua distribuição de peso. Para o caso dos códigos (20, 10), o melhor código no estado da técnica é exclusivo e facilmente identificado por possuir uma distância mínima de 6 (seis) e o menor número de senhas de distância mínima (40) em uma larga margem. Ao procurar um bom código de subconjuntos, somente é necessário investigar os códigos (20, 10, 6, 40), todos equivalentes ao código no estado da técnica, dos quais deve-se retirar um código de subconjunto.

[0042] Os códigos de subconjuntos são pesquisados em seguida a partir desses códigos. Tomando-se um código (n, k) e aplicando-se qualquer sequência de operações elementares, são criados outros códigos cujas senhas são as mesmas senhas originais do código (n, k), o que torna os códigos equivalentes, ou um subconjunto menor dessas senhas. Os códigos com subconjuntos de senhas menores são degenerados e não compensam a investigação. Os demais são candidatos potenciais a serem utilizados para criar um código de subconjunto.

[0043] Para um código tipo A (n, k), todas as seqüências de operações elementares podem ser representadas na forma de uma matriz k x k de multiplicação prévia de 1s e 0s para a matriz geradora. A matriz de multiplicação prévia é denominada matriz de tradução, ou de derivação, (por exemplo, 10x10 ou, alternativamente, 7x10). A matriz de derivação pode ser gerada de forma determinista ou aleatória. Cada um desses códigos de subconjuntos é verificado em seguida para determinar boas propriedades, tais como atingir a distância mínima máxima, contagem da quantidade de senhas de peso mínimo e computação do vetor de separação.

[0044] Para todos os exemplos de codificação (20, 10), existem muitas possibilidades de mapeamento de bits que podem resultar em diferentes propriedades de codificação. Pode haver, por exemplo, dois valores CQI com 4 (quatro) bits cada mapeados como pciO, pcil, cqil_0, cqil_l, cqil_2, cqil_3, cqi2_0, cqi2_l, cqi2_2, cqi2_3, em que cqil_3 e cqi2_3 são MSBs. Esta sequência é mapeada em fileiras 1:10 da matriz geradora. Alternativamente, a sequência pode ser mapeada em fileiras 10:1 da matriz geradora em ordem inversa.

[0045] Alternativamente, os dois valores de CQI de quatro bits podem ser combinados em um único composto CQI de oito bits (CQIC). Propôs-se, por exemplo, que CQIC = {15 * CQI1 + CQI2 + 31} para dois fluxos e {CQIisolado} para um fluxo. CQI1 e CQI2 possuem quinze valores possíveis cada um e CQIisolado possui trinta valores possíveis. Em seguida, cqic7, cqic6, cqic5, cqic4, cqic3, cqic2, cqicl, pcil, pciO, cqicO podem ser aplicados a fileiras 1:10 da matriz geradora ou, alternativamente, 10:1 em ordem inversa. Para codificação do tipo B (20, 7), cqi4, cqi3, cqi2, cqil, cqiO, pcil, pciO podem ser mapeados para as fileiras 1:7 ou, alternativamente, 7:1 em ordem inversa. Um exemplo de matriz geradora 15 obtido desta forma é exibido abaixo.

Exemplo de Matriz Geradora 15 10000000001101111010 01000000000110111 101 00100000011100001 1 1 1 00010001001111001 100 00001001101100011001 000001001011100101 10 00000011011100110100 0000000100111010001 1 00000000110101011 100 00000000011111010001 [0046] A codificação de informações de PCI/CQI do tipo B resulta em menores necessidades de potência de transmissão devido à taxa de codificação e ganho de codificação diferentes. Essa potência de transmissão mais baixa é desejável, pois ela reduz a interferência média de link superior. O nível de potência tipo A é atualmente determinado pela rede como um múltiplo de um canal de referência de link superior (ou seja, canal de controle físico dedicado (DPCCH). Segundo a presente invenção, são utilizadas diferentes potências de transmissão para informações do tipo A e tipo B. A potência tanto do tipo A quanto do tipo B pode ser definida independentemente (ou seja, como um multiplicador de potência ou adição em dBs), em termos da potência de um outro canal. Os multiplicadores ou adições são fornecidos pela rede. O canal de referência pode ser um canal de link inferior ou um canal de link superior. O canal de referência de link inferior pode ser um canal piloto comum (CPICH), canal físico de controle comum primário (P-CCPCH), canal de sincronização (SCH), canal de controle compartilhado em alta velocidade (HS-SCCH) ou qualquer outro canal. A potência de alguns deles pode ser definida por si própria em termos de potência de outros canais. O canal de referência de link superior pode ser DPCCH, DPCCH de link superior aprimorado (E-DPCCH), canal de acesso aleatório (RACH) (após ACK/NACK) ou qualquer outro canal. A potência de alguns destes pode ser definida por si própria em termos de potência de outros canais.

[0047] Convencionalmente, após a difusão dos bits de CQI até a velocidade do chip, os sinais difundidos com valor real são ponderados em um fator de ganho. O fator de ganho 3hs para os bits de CQI no HS-DPCCH é derivado da razão de amplitude quantificada (Ahs = 3hs/3c), que é derivada de ÁCQI sinalizado por uma camada superior. pc é o fator de ganho para o DPCCH. A derivação de ácqi na razão de amplitude quantificada Ahs conforme a presente invenção é exibida na Tabela 3.

Tabela 3 [0048] Para espaços de HS-DPCCH que conduzem bits de CQI, caso a WTRU não seja configurada em modo MIMO, Ahs iguala a razão de amplitude quantificada derivada do valor sinalizado ácqi. Caso a WTRU seja configurada em modo MIMO, Ahs iguala a razão de amplitude quantificada derivada do valor sinalizado ÁCQI quando uma CQI do tipo B for transmitida e Ahs iguala a razão de amplitude quantificada derivada do valor sinalizado ácqi + 1 quando for transmitida uma CQI do tipo A.

[0049] Alternativamente, após a definição da potência do tipo A ou tipo B conforme explicado acima, a potência de transmissão para o outro tipo pode ser determinada como um multiplicador fornecido pela rede ou adição de dB ou pode ser computada a partir do definido com base em uma fórmula previamente definida. Potência do tipo B pode ser computada pela WTRU utilizando, por exemplo, uma tabela de observação (LUTa). Convencional mente, a LUTa é utilizada para computar potência do tipo A a partir de um índice ácqi sinalizado pela rede. Dado o ácqi, potência do tipo B pode ser computada utilizando uma tabela de observação separada LUTb que implementa a função Pb = LUTb (ÁCQI). Um exemplo de LUTb é exibido na Tabela 4.

Tabela 4 [0050] Alternativamente, pode-se utilizar uma função g que opera sobre ácqi para criar uma entrada para LUTa, de forma a manter o mesmo conjunto de níveis de potência que são utilizados para o tipo A. Esta operação pode ser descrita como Pb = LUTa (g/(ÁcQi)). A função g pode ser implementada por si própria na forma de uma tabela de observação. Por exemplo, g (Acqi) = máximo (0, g (Acqi)-1).

[0051] A Figura 5 exibe uma taxa de erros de bits individual utilizando o exemplo de matriz geradora 4. Ela demonstra que o MSB de bits de CQI (cqi4) é cerca de 0,6 dB melhor que o restante dos bits de Pci/cQi. como referência, a taxa de erros de bits do esquema de codificação convencional (marcado como “pcicqi em [1]") também é plotada. A medição de BER utilizando o exemplo de matriz geradora 4 é cerca de 0,8 dB melhor que o esquema de codificação convencional. A Figura 6 exibe uma taxa de erros de blocos (BLER) para o PCI/CQI de sete bits tipo B convencional e a codificação utilizando o quarto exemplo de matriz geradora. A 1% BLER, existe novamente uma diferença de cerca de 0,8 dB de codificação. A Figura 7 exibe BLER x relação sinal-ruído (SNR) com bits codificados para o PCI/CQI com dez bits tipo A convencional, PCI/CQI com sete bits tipo B convencional e a codificação utilizando o quarto exemplo de matriz geradora. Para comparação entre os formatos de relatório tipo A e tipo B, a potência necessária a 1% BLER para formato PCI/CQI tipo A é cerca de 1,5 dB mais alta que utilizando o exemplo de matriz geradora 8 para o tipo B. A Figura 8 é uma plotagem de medição de mínimos erros quadrados (MSE) CQI em dois esquemas de codificação do tipo B. Para a mesma quantidade de erros de MSE, existe a necessidade de cerca de > 1 dB em SNR.

[0052] As Figuras 9 a 12 exibem comparações de desempenho para codificação convencional e a codificação utilizando os quinto e/ou sétimo exemplos de matriz geradora. Observe-se que, nas Figuras 9 a 12, “[1]" indica estado da técnica para tipo B, “EEP ideal" representa o caso que utiliza o quinto exemplo de matriz geradora e “G1" representa o caso que utiliza o sétimo exemplo de matriz geradora. A Figura 9 demonstra que a transformação de matrizes do tipo A não altera o BLER do código de tipo A. A Figura 10 exibe uma comparação para BLER PCI para código tipo B do estado da técnica entre o caso utilizando o quinto exemplo de matriz geradora e o caso utilizando o sétimo exemplo de matriz geradora. A Figura 11 exibe uma comparação gráfica de BLER CQI para o código B do estado da técnica, entre o caso utilizando o quinto exemplo de matriz geradora e o caso utilizando o sétimo exemplo de matriz geradora. A Figura 12 exibe a comparação de desvio padrão de CQI (computado na forma de erro de mínimos quadrados de raiz (RMSE)) para codificação do tipo B do estado da técnica entre o caso utilizando o quinto exemplo de matriz geradora e o caso utilizando o sétimo exemplo de matriz geradora. Como se pode observar nas Figuras 9 a 12, tanto o quinto quanto o sétimo exemplo de matriz geradora apresentam melhor desempenho que o estado da técnica.

[0053] Embora as características e os elementos sejam descritos nas realizações preferidas em combinações específicas, cada característica ou elemento pode ser utilizado isoladamente, sem as demais características e elementos das realizações preferidas ou em várias combinações com ou sem outras características e elementos da presente invenção. Os métodos ou fluxogramas fornecidos na presente invenção podem ser implementados em um programa de computador, software ou firmware em realização tangível em um meio de armazenagem legível por computador para execução por um processador ou computador de uso geral. Exemplos de meios de armazenagem legíveis por computador incluem memória somente de leitura (ROM), memória de acesso aleatório (RAM), registro, memória de cache, dispositivos de memória semicondutores, meios magnéticos tais como discos rígidos internos e discos removíveis, meios magneto-óticos e meios óticos tais como discos CD-ROM e discos versáteis digitais (DVDs).

[0054] Processadores apropriados incluem, por exemplo, um processador para uso geral, processador para fins especiais, processador convencional, processador de sinais digitais (DSP), uma série de microprocessadores, um ou mais microprocessadores em associação com um núcleo de DSP, controlador, microcontrolador, Circuitos Integrados Específicos de Aplicação (ASICs), circuitos de Conjuntos de Portal Programáveis de Campo (FPGAs), qualquer outro tipo de circuito integrado (IC) e/ou máquina de estado.

[0055] Um processador em associação com software pode ser utilizado para implementar um transceptor de rádio freqüência para uso em uma unidade de transmissão e recepção sem fio (WTRU), equipamento de usuário (UE), terminal, estação base, controlador de rede de rádio (RNC) ou qualquer computador host. A WTRU pode ser utilizada em conjunto com módulos, implementada em hardware e/ou software, tal como uma câmera, módulo de câmera de vídeo, videofone, fone de ouvido, dispositivo de vibração, alto falante, microfone, transceptor de televisão, fone de ouvido para mãos livres, teclado, módulo Bluetooth®, unidade de rádio em freqüência modulada (FM), unidade de visor de cristal líquido (LCD), unidade de visor de diodo emissor de luz orgânico (OLED), aparelho de música digital, aparelho de mídia, módulo de vídeo game, navegador da Internet e/ou qualquer módulo de rede de área local sem fio (WLAN).

Reivindicações

Claims (14)

1. Método, caracterizado pelo fato de compreender: - determinar uma razão de amplitude quantificada com base em se o modo MIMO (Múltiplas Recepções de Múltiplas Transmissões - (Multiple Input Multiple Outpuf)) é configurado e com base em um tipo de indicador de qualidade de canal (CQI) quando o modo MIMO é configurado; - derivar um fator de ganho com base na razão de amplitude quantificada; e - ponderar um valor de propagação real avaliado usando o fator de ganho.

2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a razão de amplitude quantificada é derivada de uma variável e o valor da variável para a CQI do tipo A é maior que o valor da variável para a CQI do tipo B.

3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a razão de amplitude quantificada é derivada de uma variável e a variável é igual a um valor sinalizado ácqi, sinalizado por uma camada superior quando o modo MIMO não estiver configurado, e sendo que a ácqi é adicionada em um quando o modo MIMO estiver configurado e os bits da CQI forem do tipo A.

4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o valor de propagação real avaliado compreende os bits da CQI, a razão de amplitude quantificada é convertida de uma variável e a variável é igual a um valor sinalizado ácqi quando o modo MIMO estiver configurado e os bits da CQI forem do tipo B.

5. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a razão de amplitude quantificada é derivada para 38/15 quando um valor sinalizado Acqi for igual a 9.

6. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o valor de propagação real avaliado compreende os bits da CQI, a razão de amplitude quantificada é derivada de uma variável e a variável é igual a um valor sinalizado Acqi mais um quando o modo MIMO estiver configurado e os bits da CQI forem do tipo A.

7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que o valor sinalizado da Acqi é sinalizado por uma camada superior.

8. Unidade de transmissão/recepção sem fio (WTRU), caracterizado pelo fato de compreender: um processador configurado para: - determinar uma razão de amplitude quantificada com base em se o modo MIMO (múltiplas recepções e múltiplas transmissões) está configurado e com base em um tipo de indicador de qualidade de canal (CQI) quando o modo MIMO estiver configurado, derivar um fator de ganho com base na razão de amplitude quantificada e ponderar o valor da propagação real avaliada usando o fator de ganho.

9. WTRU, de acordo com a reivindicação 8, caracterizada pelo fato de que a razão de amplitude quantificada é derivada de uma variável e o valor da variável para a CQI do tipo A é maior que o valor da variável para a CQI do tipo B.

10. WTRU, de acordo com a reivindicação 8, caracterizada pelo fato de que a razão de amplitude quantificada é derivada de uma variável e a variável é igual a um valor sinalizado Acqi, sinalizado por uma camada superior quando o modo MIMO não está configurado.

11. WTRU, de acordo com a reivindicação 8, caracterizada pelo fato de que o valor de propagação real avaliado compreende os bits de CQI, a razão de amplitude quantificada é derivada de uma variável, a razão de amplitude quantificada é derivada de uma variável, e a variável é igual a um valor sinalizado Acqi quando o modo MIMO é configurado e os bits de CQI são do tipo B.

12. WTRU, de acordo com a reivindicação 8, caracterizada pelo fato de que a razão de amplitude quantificada é derivada para 38/15 quando um valor sinalizado da Acqi for igual a 9.

13. WTRU, de acordo com a reivindicação 8, caracterizada pelo fato de que o valor de propagação real avaliado compreende os bits de cQI, a razão de amplitude quantificada é derivada de uma variável, a razão de amplitude quantificada é derivada de uma variável, e a variável é igual a um valor sinalizado da Acqi mais um quando o modo MIMO está configurado e os bits CQI forem do tipo A.

14. WTRU, de acordo com a reivindicação 13, caracterizada pelo fato de que o valor sinalizado da Acqi é sinalizado por uma camada superior.