BRPI0620015A2

BRPI0620015A2 - dispositivos visores de visão direta de mems e métodos para gerar imagens sobre eles

Info

Publication number: BRPI0620015A2
Application number: BRPI0620015-0A
Authority: BR
Inventors: Nesbitt W Hagood; Jignesh Gandhi; Abraham Mcallister; Rainer M Malzbender; Roger W Barton; Stephen Lewis
Original assignee: Pixtronix Inc
Priority date: 2005-12-19
Filing date: 2006-12-19
Publication date: 2011-10-25
Also published as: CN103000137B; JP5728446B2; CN103150995B; KR101302098B1; WO2007075832A2; JP2009520245A; KR20120099799A; JP2013050720A; CN103000139B; CN103000138A; CN101366070B; CN103150995A; KR101302094B1; EP1966788B1; CA2634091A1; EP2402933A3; KR101302089B1; KR20120099798A; CN101366070A; KR101302084B1

Abstract

DISPOSITIVOS VISORES DE VISãO DIRETA DE MEMS E MéTODOS PARA GERAR IMAGENS SOBRE ELES. A presente invenção refere-se a um visor de visão direta que inclui uma rede de MEMS (Sistemas Microeletromecânicos) moduladores de luz e uma matriz de controle formada em um substrato transparente, onde cada modulador de luz, pode ser conduzido para pelo menos dois estados, e um controlador para controlar os estados de cada modulador de luz na rede. A matriz de controle transmite dados e tensões de comando à rede. O controlador inclui uma entrada, um processador, uma memória, e uma saída. A entrada recebe dados de imagem codificando uma estrutura de imagem para visualização. O processador obtém uma pluralidade de conjuntos de dados de subestrutura a partir dos dados de imagem, onde cada conjunto de dados de subestrutura indica estados desejados de moduladores de luz em múltiplas linhas e múltiplas colunas da rede. A memória armazena a pluralidade dos conjuntos de dados de subestrutura. A saida produz a pluralidade de conjuntos de dados de subestrutura de acordo com uma sequência de saída para conduzir os moduladores de luz para os estados indicados nos conjuntos de dados de subestrutura.

Description

Relatório Descritivo da Patente de Invenção para "DISPOSITI- VOS VISORES DE VISÃO DIRETA DE MEMS E MÉTODOS PARA GERAR IMAGENS SOBRE ELES".

Referência Cruzada a Pedidos Relacionados

Este pedido reivindica prioridade e benefício do Pedido de Pa- tente Provisório dos Estados Unidos com o N0 de Série 60/751,909 deposi- tado em 19 de dezembro de 2005 e intitulado "Métodos e Aparelho para uma Iluminação Posterior para Visores Coloridos".

Este pedido também reivindica prioridade e benefício do Pedido de Patente Provisório dos Estados Unidos com o N0 de Série 60/776,367 depositado em 24 de fevereiro de 2006 e intitulado "Métodos e Aparelho pa- ra uma Iluminação Posterior para Visores Coloridos".

Este pedido é também uma continuação em parte e reivindica benefício do N0 de Série 11/361,294 dos Estados Unidos depositado em 23 de fevereiro de 2006, intitulado "Dispositivos Com Visores de MEMS", e pu- blicado como Pedido de Publicação de Patente dos Estados Unidos N0 20060209012A1 em 21 de setembro de 2006, o qual reivindica prioridade e proveito do Pedido de Patente Provisório dos Estados Unidos com o N0 de Série 60/655,827 depositado em 23 de fevereiro de 2005 e do Pedido de Patente Provisório dos Estados Unidos com o N0 de Série 60/676,053 depo- sitado em 29 de abril de 2005.

A descrição de cada um dos pedidos precedentes está incorpo- rada aqui através de referência.

Campo da Invenção

Em geral, a invenção está relacionada com a área dos visores de imagem, em particular, a invenção está relacionada com circuitos contro- ladores e processos para controlar moduladores de luz incorporados em vi- sores de imagem.

Antecedentes da Invenção

Os visores constituídos por moduladores de luz mecânicos são uma alternativa atrativa a visores baseados na tecnologia de cristais líqui- dos. Os moduladores de luz mecânicos são suficientemente rápidos para apresentar conteúdo vídeo com bons ângulos de visão e com uma ampla gama de cores e escala de cinzentos. Os moduladores de luz mecânicos têm sido bem-sucedidos em aplicações de visor de projeção. Os visores de visão direta utilizando moduladores de luz mecânicos não demonstraram ainda combinações suficientemente atrativas de brilho e baixo consumo.

Em contraste com os visores de projeção nos quais os circuitos de comutação e os moduladores de luz podem ser construídos em uma fra- ção de base relativamente pequena de substrato de silício, a maioria dos visores de visão direta requer a fabricação de moduladores de luz em subs- tratos muito maiores. Para além disso, em muitos casos, em particular para visores de visão direta retroiluminados, tanto os circuitos de controle como os moduladores de luz são preferencialmente formados sobre substratos transparentes. Como resultado, muitos processos típicos de fabrico de semi- condutores são inaplicáveis, e os circuitos de comutação necessitam fre- quentemente de ser redesenhados em conformidade. Permanece uma ne- cessidade de visores de visão direta de MEMS (Sistemas Microeletromecâ- nicos) que incorporam processos de visor em conjunto com circuitos de co- mutação que produzem imagens detalhadas juntamente com níveis eleva- dos de escala de cinzentos e contraste.

Sumário

Existe uma necessidade na técnica para visores de visão direta mecanicamente atuados rápidos, brilhantes, de baixo consumo. Especifica- mente existe uma necessidade para visores de visão direta construídos em substratos transparentes que podem ser comandados em velocidades ele- vadas e em baixas tensões para uma melhor qualidade de imagem e reduzi- do consumo de energia.

Em um aspecto da invenção, um visor de visão direta inclui uma rede de MEMS moduladores de luz e uma matriz de controle ambas forma- das em um substrato transparente, onde cada um dos moduladores de luz, pode ser conduzido para pelo menos dois estados. A matriz de controle transmite dados e tensões de comando à rede e pode incluir, para cada mo- dulador de luz, um transistor e um condensador. O visor de visão direta inclui também um controlador para controlar os estados de cada um dos modula- dores de luz na rede. O controlador inclui uma entrada, um processador, uma memória, e uma saída. A entrada recebe dados de imagem codificando uma estrutura de imagem para visualização no visor de visão direta. O pro- cessador obtém uma pluralidade de conjuntos de dados de subestrutura a partir dos dados de imagem. Cada conjunto de dados de subestrutura indica estados desejados de moduladores de luz em múltiplas linhas e múltiplas colunas da rede. A memória armazena a pluralidade dos conjuntos de dados de subestrutura. A saída produz a pluralidade de conjuntos de dados de subestrutura de acordo com uma seqüência de saída para conduzir os mo- duladores de luz para os estados indicados nos conjuntos de dados de sub- estrutura. A pluralidade de conjuntos de dados de subestrutura pode incluir conjuntos de dados de subestrutura distintos para pelo menos dois de pelo menos três componentes de cor da estrutura de imagem ou para quatro componentes de cor da estrutura de imagem, onde os quatro componentes de cor podem consistir em vermelho, verde, azul, e branco.

Em uma modalidade, a seqüência de saída inclui uma pluralida- de de acontecimentos correspondentes aos conjuntos de dados de subestru- tura. O controlador armazena diferentes valores de tempo associados a a- contecimentos correspondentes a pelo menos dois conjuntos de dados de subestrutura. Os valores de tempo podem ser selecionados para impedir a iluminação da rede, enquanto os moduladores mudam de estados e podem correlacionar-se com um brilho de uma imagem de subestrutura resultante de uma saída de um conjunto de dados de subestrutura da pluralidade dos conjuntos de dados de subestrutura. O visor de visão direta pode incluir uma pluralidade de lâmpadas, caso em que o controlador pode armazenar valo- res de tempo associados a acontecimentos de iluminação de lâmpada e/ou acontecimentos de apagamento de lâmpada incluídos na seqüência de saí- da. A seqüência de saída pode incluir acontecimentos de endereçamento, onde o controlador armazena valores de tempo associados aos aconteci- mentos de endereçamento.

Em outra modalidade, a seqüência de saída é armazenada pelo menos parcialmente na memória. O visor de visão direta pode incluir uma ligação de dados a um processador externo para receber alterações à se- qüência de saída. O visor de visão direta pode incluir uma pluralidade de lâmpadas, onde a seqüência de saída inclui uma seqüência de iluminação de lâmpada. A seqüência de iluminação de lâmpada pode incluir dados cor- respondentes ao período de tempo durante o qual e/ou intensidade com a qual as lâmpadas são iluminadas em associação com os conjuntos de dados de subestrutura produzidos na seqüência de saída. O período de tempo du- rante o qual uma lâmpada está iluminada para cada conjunto de dados de subestrutura na seqüência de iluminação de lâmpada é preferencialmente menor ou igual a 4 milissegundos.

Em outra modalidade, o processador obtém a pluralidade de conjuntos de dados de subestrutura através da decomposição da estrutura de imagem em uma pluralidade de subestruturas de imagem e da atribuição de um fator de ponderação a cada subestrutura de imagem da pluralidade de subestruturas de imagem. O controlador pode fazer com que uma subes- trutura de imagem seja iluminada durante um período de tempo e/ou com uma intensidade de iluminação proporcional ao fator de ponderação atribuí- do à subestrutura de imagem. O processador pode atribuir o fator de ponde- ração de acordo com um esquema de codificação. Em uma implementação, o esquema de codificação é um esquema de codificação binário, os conjun- tos de dados de subestrutura são planos binários, e cada componente de cor da estrutura de imagem é decomposta em pelo menos uma subestrutura de imagem mais significativa e em uma subestrutura de imagem mais significa- tiva seguinte. A subestrutura de imagem mais significativa pode contribuir para uma estrutura de imagem apresentada duas vezes mais que a subes- trutura de imagem mais significativa seguinte. De acordo com a seqüência de saída, o plano binário correspondente a subimagem mais significativa de pelo menos um componente de cor da estrutura de imagem pode fazer-se sair em dois instantes distintos que não podem estar separados por mais de 25 milissegundos. O período de tempo entre uma primeira vez que o plano binário correspondente a subestrutura de imagem mais significativa de um componente de cor da estrutura de imagem é feito sair e uma segunda vez que o plano binário correspondente a subestrutura de imagem mais significa- tiva do componente de cor é feito sair está preferencialmente dentro de 10% do período de tempo entre a segunda vez que o plano binário corresponden- te a subestrutura de imagem mais significativa do componente de cor é feito sair e um instante subsequente no qual uma subestrutura de imagem cor- respondente a uma subestrutura de imagem mais significativa do componen- te de cor é feita sair.

Em outra modalidade, pelo menos um conjunto de dados de subestrutura correspondente a um primeiro componente de cor da estrutura de imagem é feito sair antes de pelo menos um conjunto de dados de subes- trutura correspondente a um segundo componente de cor da estrutura de imagem, e pelo menos um conjunto de dados de subestrutura corresponden- te ao primeiro componente de cor da estrutura de imagem é feito sair após pelo menos um conjunto de dados de subestrutura correspondente ao se- gundo componente de cor da estrutura de imagem. As lâmpadas de pelo menos duas cores diferentes podem ser iluminadas para apresentarem uma única subestrutura de imagem correspondente a um único conjunto de da- dos de subestrutura, onde uma lâmpada de uma das cores pode ser ilumi- nada com uma intensidade substancialmente maior que as lâmpadas das outras cores.

Em outra modalidade, o visor de visão direta inclui uma memória para armazenar uma pluralidade de seqüências de saída alternativas e pode incluir um módulo de comutação de seqüência de saída para comutar entre a seqüência de saída e a pluralidade de seqüências de saída alternativas. O módulo de comutação de seqüência de saída pode responder ao processa- dor, a uma interface do utilizador incluída no visor de visão direta, e/ou a ins- truções recebidas de um segundo processador, exterior ao controlador, in- cluído no dispositivo em que o visor de visão direta está incorporado. A inter- face do utilizador pode ser um comutador manual.

Em outra modalidade, o visor de visão direta inclui um módulo de cálculo de parâmetros de seqüência para obter alterações à seqüência de saída. Com base em características de uma estrutura de imagem recebida, o módulo de cálculo de parâmetros de seqüência pode obter alterações à se- qüência de saída, para valores de temporização armazenados em relação a ocorrências incluídas na seqüência de saída, e/ou a conjuntos de dados de subestrutura. O visor de visão direta pode incluir uma pluralidade de lâmpa- das, caso no qual o módulo de comutação de seqüência de saída pode obter alterações para valores de intensidade da lâmpada armazenados em relação a ocorrências de iluminação de lâmpada incluídas na seqüência de saída.

Em outra modalidade, a rede de moduladores de luz inclui uma pluralidade de bancos de moduladores de luz atuáveis de forma independen- te. A matriz de controle pode incluir uma pluralidade de interconectores de atuação global, onde cada interconector de atuação global corresponde a um banco respectivo de moduladores de luz. A pluralidade de bancos pode estar localizada adjacente uma à outra na rede. Alternativamente, cada ban- co de modulador de luz pode incluir uma pluralidade de linhas na rede, onde os bancos estão entrecruzados uns com os outros na rede. Em uma imple- mentação, a apresentação de uma subestrutura de imagem correspondente a um componente particular de significância e cor em um dos bancos não dista mais que 25 ms de uma apresentação subsequente de uma subestru- tura de imagem correspondente ao componente do valor da significância e cor, e não dista mais que 25 ms após uma apresentação prévia de uma sub- estrutura de imagem correspondente ao componente de significância e cor nos outros bancos.

Em outra modalidade, os moduladores de luz incluem obturado- res. Os obturadores podem seletivamente refletir luz e/ou seletivamente permitir a passagem de baixa luminosidade através de aberturas correspon- dentes para formar a estrutura de imagem. Os obturadores podem ser co- mandados na transversal ao substrato. Em outra modalidade, os modulado- res de luz são moduladores de luz refletores. Em outra modalidade, os mo- duladores de luz seletivamente permitem a passagem de luz para um visua- lizador. Em outra modalidade, um guia de luz é posicionado próximo da rede de moduladores de luz. Em outra modalidade, a seqüência de saída inclui uma plurali- dade de ocorrências de atuação global. O visor de visão direta pode incluir um interconector de atuação global acoplado à rede de moduladores de luz para fazer com que os moduladores de luz em múltiplas linhas e múltiplas colunas da rede de moduladores de luz atuem substancialmente simultane- amente.

Em outro aspecto da invenção, um visor de visão direta inclui uma rede de MEMS moduladores de luz e uma matriz de controle ambas formadas em um substrato transparente, onde cada um dos moduladores de luz, pode ser conduzido para pelo menos dois estados, e lâmpadas de pelo menos três cores. A matriz de controle transmite dados e tensões de co- mando à rede. O visor de visão direta inclui também um controlador para controlar os estados de cada um dos moduladores de luz na rede. O contro- lador também controla a iluminação de lâmpadas para iluminar a rede de moduladores de luz com lâmpadas de pelo menos duas cores ao mesmo tempo para formar uma parte de uma imagem. Pelo menos uma das cores que iluminam a rede de moduladores de luz pode ser de maior intensidade que as outras cores.

Um outro aspecto da invenção inclui um método para apresentar uma estrutura de imagem em um visor de visão direta. O método inclui as etapas de receber dados de imagem codificando a estrutura de imagem; ob- ter uma pluralidade de conjuntos de dados de subestrutura a partir dos da- dos de imagem; armazenar a pluralidade de conjuntos de dados de subes- trutura em uma memória; e fazer sair a pluralidade de conjuntos de dados de subestrutura de acordo com uma seqüência de saída. Cada conjunto de da- dos de subestrutura indica estados desejados de MEMS moduladores de luz em múltiplas linhas e múltiplas colunas de uma rede moduladora de luz for- mada em um substrato transparente. A etapa de fazer sair a pluralidade de conjuntos de dados de subestrutura conduz os MEMS moduladores de luz para os estados desejados indicados em cada conjunto de dados de subes- trutura e inclui a transmissão dos dados e das tensões de comando à rede moduladora de luz através de uma matriz de controle formada no substrato transparente.

Em um outro aspecto da invenção, um visor de visão direta inclui uma rede de MEMS moduladores de luz e uma matriz de controle ambas formadas em um substrato transparente, em que cada um dos moduladores de luz pode ser conduzido para pelo menos dois estados. A matriz de con- trole transmite dados e tensões de comando à rede. O visor de visão direta inclui também um controlador para controlar os estados de cada um dos moduladores de luz na rede. O controlador controla também a iluminação de lâmpadas de pelo menos quatro cores para apresentar uma imagem. As lâmpadas podem incluir pelo menos uma lâmpada vermelha, uma lâmpada verde, uma lâmpada azul, e uma lâmpada branca. As lâmpadas podem in- cluir pelo menos uma lâmpada vermelha, uma lâmpada verde, uma lâmpada azul, e uma lâmpada amarela. O visor de visão direta pode incluir um pro- cessador para transpor dados de imagem com três cores em dados de ima- gem com quatro cores.

Um outro aspecto da invenção inclui um método para apresentar uma imagem em um visor de visão direta. O método inclui as etapas de con- trolar estados de MEMS moduladores de luz em uma rede moduladora de luz formada em um substrato transparente, onde cada um dos MEMS modu- ladores de luz pode ser conduzido para pelo menos dois estados; transmitir dados e tensões de comando à rede moduladora de luz através de uma ma- triz de controle formada no substrato transparente; e controlar a iluminação de lâmpadas de pelo menos quatro cores para apresentar a imagem.

Breve Descrição

Na descrição detalhada que se segue, será feita referência aos desenhos em anexo, nos quais:

A Figura 1 é um diagrama esquemático de um visor de visão direta baseado em MEMS de acordo com uma modalidade ilustrativa da in- venção;

A Figura 2A é uma vista de perspectiva ilustrativa de um modu- lador de luz baseado em um obturador adequado para incorporação nos vi- sores de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 2B é uma vista de seção transversal de um modulador de luz baseado em uma persiana de rolo adequado para incorporação nos visores de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 2C é uma vista de seção transversal de um modulador de luz baseado em uma válvula de luz adequado para incorporação nos vi- sores de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 2D é uma vista de seção transversal de um modulador de luz baseado em eletro-humidificação adequado para incorporação nos visores de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 3A é um diagrama esquemático de uma matriz de con- trole adequada para controlar os moduladores de luz incorporados nos viso- res de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 3B é uma vista de perspectiva de uma rede de modula- dores de luz baseados em obturadores ligados à matriz de controle da Figu- ra 3 A, de acordo com uma modalidade ilustrativa da invenção;

A Figura 3C ilustra uma parte de um visor de visão direta que inclui a rede de moduladores de luz representados na Figura 3B dispostos sobre uma luz posterior, de acordo com uma modalidade ilustrativa da in- venção;

A Figura 3D é um diagrama esquemático de uma outra matriz de controle adequada para inclusão nos moduladores de luz incorporados nos visores de visão direta baseados em MEMS da Figura 1, de acordo com uma modalidade ilustrativa da invenção;

A Figura 4 é um diagrama temporal para um método de apresen- tação de uma imagem em um visor utilizando uma técnica de cor de campo seqüencial;

A Figura 5 é um diagrama temporal para um método de apresen- tação de uma imagem em um visor utilizando uma técnica de escala de cin- zentos por divisão no tempo;

A Figura 6A é um diagrama esquemático de um sinal de imagem digital recebido por um dispositivo visor, de acordo com uma modalidade ilustrativa da invenção;

A Figura 6B é um diagrama esquemático de uma memória tem- porária útil para converter um sinal de imagem recebido em um plano biná- rio, de acordo com uma modalidade ilustrativa da invenção;

A Figura 6C é um diagrama esquemático de partes de dois pla- nos binários, de acordo com uma modalidade ilustrativa da invenção;

A Figura 7 é um diagrama de blocos de um aparelho visor, de acordo com uma modalidade ilustrativa da invenção;

A Figura 8 é um fluxograma de um método de apresentar ima- gens adequado para ser utilizado pelo aparelho visor da Figura 6, de acordo com uma modalidade ilustrativa da invenção;

A Figura 9 é um fluxograma mais detalhado de uma parte de uma primeira implementação do método da Figura 7, de acordo com uma modalidade ilustrativa da invenção;

A Figura 10 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens no método da Figura 9, de acordo com uma modalidade ilustrativa da invenção;

A Figura 11 é um fluxograma mais detalhado de uma parte de uma segunda implementação do método da Figura 8, de acordo com uma modalidade ilustrativa da invenção;

A Figura 12 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma primeira implemen- tação do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 13 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma segunda implemen- tação do método da Figura 11, de acordo com uma modalidade ilustrativa da A Figura 14A é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma terceira implementa- ção do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 14B é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma quarta implementa- ção do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 14C representa vários perfis de impulso para lâmpadas, de acordo com uma modalidade ilustrativa da invenção;

A Figura 15 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma quarta implementa- ção do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 16 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma quinta implementa- ção do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 17 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma sexta implementa- ção do método da Figura 11, de acordo com uma modalidade ilustrativa da invenção;

A Figura 18 é um fluxograma mais detalhado de uma parte de uma terceira implementação do método da Figura 8, de acordo com uma modalidade ilustrativa da invenção;

A Figura 19 é um diagrama temporal ilustrando a temporização de várias ocorrências de formação de imagens em uma implementação do método da Figura 18, de acordo com uma modalidade ilustrativa da inven- ção;

A Figura 20 é um diagrama de blocos de um controlador ade- quado para inclusão no aparelho visor da Figura 1, de acordo com uma mo- dalidade ilustrativa da invenção; A Figura 21 é um fluxograma de um método de apresentação de uma imagem adequado para utilização pelo controlador da Figura 20, de acordo com uma modalidade ilustrativa da invenção;

A Figura 22 é um diagrama de blocos de um segundo controla- dor adequado para inclusão no aparelho visor da Figura 1, de acordo com uma modalidade ilustrativa da invenção; e

A Figura 23 é um fluxograma de um método de apresentação de uma imagem adequado para utilização pelo controlador da Figura 22, de acordo com uma modalidade ilustrativa da invenção. Descrição Detalhada

A Figura 1 é um diagrama esquemático de um aparelho de visu- alização 100 de visão direta baseado em MEMS, de acordo com uma moda- lidade ilustrativa da invenção. O aparelho de visualização 100 inclui uma plu- ralidade de moduladores de luz 102a -102d (de uma forma geral "modulado- res de luz 102") dispostos em linhas e colunas. No aparelho de visualização 100, os moduladores de luz 102a e102d estão no estado aberto, permitindo que a luz passe. Os moduladores de luz 102b e102c estão no estado fecha- do, obstruindo a passagem da luz. Ao configurar seletivamente os estados dos moduladores de luz 102a -102d, o aparelho de visualização 100 pode ser utilizado para formar uma imagem 104 para um visor retroiluminado, se iluminado por uma lâmpada ou lâmpadas 105. Em outra implementação, o aparelho 100 pode formar uma imagem por reflexão de luz ambiente com origem na frente do aparelho. Em outra implementação, o aparelho 100 pode formar uma imagem por reflexão de luz de uma lâmpada ou lâmpadas posi- cionadas na frente do visor, isto é, através da utilização de uma luz frontal.

No aparelho de visualização 100, cada modulador de luz 102 corresponde a um pixel 106 na imagem 104. Em outras implementações, o aparelho de visualização 100 pode utilizar uma pluralidade de moduladores de luz para formar um pixel 106 na imagem 104. Por exemplo, o aparelho de visualização 100 pode incluir moduladores de luz 102 de três cores específi- cas. Ao abrir seletivamente um ou mais dos moduladores de luz 102 de co- res específicas correspondente a um pixel 106 particular, o aparelho de vi- sualização 100 pode gerar um pixel 106 colorido na imagem 104. Em um outro exemplo, o aparelho de visualização 100 inclui dois ou mais modulado- res de luz 102 por pixel 106 para fornecer escala de cinzentos em uma ima- gem 104. No que respeita a uma imagem, um "pixel" corresponde ao menor elemento da figura definido pela resolução de imagem. No que respeita aos componentes estruturais do aparelho de visualização 100, o termo "pixel" refere-se aos componentes mecânicos e elétricos combinados utilizados pa- ra modular a luz que forma um único pixel da imagem.

O aparelho de visualização 100 é um visor de visão direta no sentido em que não necessita de ópticas de imagem que são necessárias para aplicações de projeção. Em um visor de projeção, a imagem formada na superfície do aparelho de visualização é projetada sobre um ecrã ou so- bre uma parede. O aparelho de visualização é substancialmente mais pe- queno que a imagem projetada. Em um visor de visão direta, o utilizador vê a imagem ao olhar diretamente para o aparelho de visualização, que contém os moduladores de luz e opcionalmente uma luz posterior ou luz frontal para melhorar o brilho e/ou o contraste vistos no visor.

Os visores de visão direta podem funcionar quer em um modo transmissor quer refletor. Em um visor transmissor, os moduladores de luz filtram ou bloqueiam seletivamente a luz que tem origem em uma lâmpada ou lâmpadas posicionadas atrás do visor. A luz das lâmpadas é opcional- mente injetada para um guia de luz ou "luz posterior" para que cada pixel possa ser iluminado uniformemente. Os visores de visão direta transmisso- res são freqüentemente construídos sobre substratos transparentes ou de vidro para facilitar uma disposição de montagem em sanduíche onde um substrato, contendo os moduladores de luz, é posicionado diretamente sobre a luz posterior.

Cada modulador de luz 102 inclui um obturador 108 e uma aber- tura 109. Para iluminar um pixel 106 na imagem 104, o obturador 108 é po- sicionado de forma a permitir que a luz passe através da abertura 109 para um visualizador. Para manter um pixel 106 apagado, o obturador 108 é posi- cionado de forma a obstruir a passagem de luz através da abertura 109. A abertura 109 é definida por uma abertura impressa através de um material refletor ou absorvedor de luz em cada modulador de luz 102.

O aparelho de visualização também inclui uma matriz de contro- le ligada ao substrato e aos moduladores de luz para controlar o movimento dos obturadores. A matriz de controle inclui uma série de interconectores elétricos (por exemplo, os interconectores 110, 112, e 114), incluindo pelo menos um interconector 110 com permissão de escrita (também referido como um "interconector de varrimento de linha") por linha de pixels, um in- terconector de dados 112 para cada coluna de pixels, e um interconector comum 114 fornecendo uma tensão comum a todos os pixels, ou pelo me- nos a pixels tanto de múltiplas colunas como de múltiplas linhas no aparelho

de visualização 100. Em resposta à aplicação de uma tensão adequada (a "tensão de permissão de escrita, Vwe"), o interconector de permissão de es- crita 110 para uma dada linha de pixels prepara os pixels da linha para acei- tar novas instruções de movimento do obturador. O interconector de dados 112 comunica as novas instruções de movimento sob a forma de impulsos de tensão de dados. Os impulsos de tensão de dados aplicados ao interco- nector de dados 112, em algumas implementações, contribuem para um movimento eletroestático dos obturadores. Em outras implementações, os impulsos de tensão de dados controlam comutadores, por exemplo, transis- tores ou outros elementos de circuitos não lineares que controlam a aplica- ção de tensões de comando separadas, que têm tipicamente uma magnitude maior do que as tensões de dados, para os moduladores de luz 102. A apli- cação destes comandos de tensão resulta então no comando eletroestático de movimento dos obturadores 108.

A figura 2A é uma vista de perspectiva de um modulador de luz 200 ilustrativo baseado em um obturador adequado para incorporação no aparelho de visualização de visão direta baseado em MEMS 100 da Figura 1, de acordo com uma modalidade ilustrativa da invenção. O modulador de luz 200 inclui um obturador 202 acoplado a um atuador 204. O atuador 204 é formado por dois atuadores 205 de eletrodo de hastes flexíveis separados (os "atuadores 205"), como descrito no Pedido de Patente dos Estados Uni- dos N0 11/251,035, depositado em 14 de outubro de 2005. O obturador 202 acopla-se a um lado dos atuadores 205. Os atuadores 205 movem o obtura- dor 202 transversalmente sobre uma superfície 203 em um plano de movi- mento que é substancialmente paralelo à superfície 203. O lado oposto do obturador 202 acopla-se a uma mola 207 que fornece uma força recuperado- ra que se opõe às forças exercidas pelo atuador 204.

Cada atuador 205 inclui uma haste de carga flexível 206 ligando o obturador 202 a um fixador de carga 208. Os fixadores de carga 208 jun- tamente com as hastes de carga flexíveis 206 servem de suportes mecâni- cos, mantendo o obturador 202 suspenso próximo da superfície 203. A su- perfície inclui um ou mais orifícios de abertura 211 para permitir a passagem de luz. Os fixadores de carga 208 ligam fisicamente as hastes de carga fle- xíveis 206 e o obturador 202 à superfície 203 e ligam eletronicamente as hastes de carga 206 a uma tensão de polarização, em alguns casos, à terra.

Se o substrato for opaco, como o silício, então os orifícios de abertura 211 são formados no substrato gravando uma rede de orifícios a- través do substrato 204. Se o substrato 204 for transparente, como o vidro ou o plástico, então a primeira etapa da seqüência de processamento envol- ve depositar uma camada bloqueadora de luz no substrato e gravar a cama- da bloqueadora de luz em uma rede de orifícios 211. Os orifícios de abertura 211 podem ser geralmente circulares, elípticos, poligonais, em forma de ser- pentina, ou de forma irregular.

Cada atuador 205 também inclui uma haste de controle flexível 216 posicionada ao lado de cada haste de carga 206. As hastes de controle 216 acoplam-se em uma extremidade a um fixador de haste de controle 218 partilhado entre as hastes de controle 216. A outra extremidade de cada haste de controle 216 está livre para se mover. Cada haste de controle 216 está curvada de forma que fique mais próxima da haste de carga 206 perto da extremidade livre da haste de controle 216 e da extremidade fixa da haste de carga 206.

Em funcionamento, um aparelho de visualização incorporando o modulador de luz 200 aplica um potencial elétrico às hastes de controle 216 através do fixador de haste de controle 218. Um segundo potencial elétrico pode ser aplicado às hastes de carga 206. A diferença de potencial resultan- te entre as hastes de controle 216 e as hastes de carga 206 puxa as extre- midades livres das hastes de controle 216 para as extremidades fixas das hastes de carga 206, e puxa as extremidades do obturador das hastes de carga 206 para as extremidades fixas das hastes de controle 216, conduzin- do por esse meio o obturador 202 transversalmente para o fixador de contro- le 218. Os membros flexíveis 206 atuam como molas, de forma que, quando o potencial de tensão através das hastes 206 e 216 for removido, as hastes de carga 206 empurram o obturador 202 de volta à sua posição inicial, libe- rando a pressão armazenada nas hastes de carga 206.

Um modulador de luz, como o modulador de luz 200, incorpora uma força de recuperação passiva, tal como uma mola, para fazer retornar o obturador à sua posição de repouso, após as tensões terem sido retiradas. Outras montagens de obturador, como descrito nos Pedidos de Patente dos Estados Unidos 11/251,035 e 11/326,696, incorporam um conjunto duplo de atuadores "abertos" e "fechados" e um conjunto separado de eletrodos "a- bertos" e "fechados" para mover o obturador quer para um estado de aberto ou fechado.

Os Pedidos de Patente dos Estados Unidos N°s 11/251,035 e 11/326,696 descreveram uma variedade de métodos pelos quais uma rede de obturadores e aberturas pode ser controlada através de uma matriz de controle para gerar imagens, em muitos casos imagens animadas, com es- cala de cinzentos apropriada. Em alguns casos o controle é conseguido a- través de uma rede de matriz passiva de interconectores de linha e de colu- na ligados a circuitos de controle na periferia do visor. Em outros casos é adequado incluir elementos de comutação e/ou armazenadores de dados em cada pixel da rede (a chamada matriz ativa) para melhorar quer a veloci- dade, quer a escala de cinzentos e/ou o desempenho da dissipação de po- tência do visor.

As matrizes de controle aqui descritas não estão limitadas a con- trolar MEMS moduladores de luz baseados em obturadores, como sejam os moduladores de luz acima descritos. Por exemplo, a Figura 2B é uma vista de seção transversal de um modulador de luz 220 com atuador baseado em enrolamento adequado para incorporar no aparelho de visualização de visão direta baseado em MEMS 100 da Figura 1, de acordo com uma modalidade ilustrativa da invenção. Como descrito ainda na Patente dos Estados Unidos N° 5,233,459, intitulada "Dispositivo de Visualização Elétrico", e na Patente dos Estados Unidos N° 5,784,189, intitulada "Modulador de Luz no Espaço", a totalidade das quais estão aqui incorporadas através de referência, um um modulador de luz com atuador baseado em enrolamento inclui um elétrodo móvel colocado do lado oposto a um eletrodo fixo e polarizado para se mo- ver em uma direcção preferencial para gerar um obturador em conseqüência da aplicação de um campo elétrico. Em uma modalidade, o modulador de luz 220 inclui um eletrodo plano 226 disposto entre um substrato 228 e uma ca- mada isolante 224 e um eletrodo móvel 222 tendo uma extremidade fixa 230 ligada à camada isolante 224. Na ausência de qualquer tensão aplicada, uma extremidade móvel 232 do eletrodo móvel 222 está livre para deslizar para a extremidade fixa 230 para produzir um estado de enrolado. A aplica- ção de uma tensão entre os eletrodos 222 e 226 faz com que o eletrodo mó- vel 222 se desenrole e fique alisado contra a camada isolante 224, pelo que atua como um obturador que impede a luz de viajar através do substrato 228. O eletrodo móvel 222 regressa ao estado de enrolado após a tensão ter sido retirada. A polarização para um estado de enrolado pode ser consegui- da fabricando o eletrodo móvel 222 para que inclua um estado de pressão anisotrópico.

A Figura 2C é uma vista de seção transversal de um modulador de luz 250 baseado em uma válvula de luz adequado para incorporar no no aparelho de visualização de visão direta baseado em MEMS 100 da Figura 1, de acordo com uma modalidade ilustrativa da invenção. Como descrito ainda na Patente dos Estados Unidos N° 5,771,321, intitulada "Comutador Ótico Micromecânico e Visor Plano," a totalidade das quais estão aqui incor- poradas através de referência, uma válvula de luz trabalha de acordo com um princípio da reflexão interna total frustrada. Isto é, a luz 252 é introduzida em um guia de luz 254, no qual, sem interferência, a luz 252 é na sua maior parte incapaz de se liberar do guia de luz 254 através das suas superfícies posteriores ou frontais devido à reflexão interna total. A válvula de luz 250 inclui um elemento de válvula 256 que tem um índice de refração suficiente- mente elevado que, em resposta ao elemento de válvula 256 em contacto com o guia de luz 254, a luz 252 injetando na superfície do guia de luz adja- cente ao elemento de válvula 256 libera-se do guia de luz 254 através do elemento de válvula 258 para um visualizador, contribuindo por esse meio para a formação de uma imagem.

Em uma modalidade, o elemento de válvula 256 é formado como parte da haste 258 de material flexível, transparente. Os eletrodos 260 co- brem partes de um lado da haste 258. Os eletrodos opostos 260 estão dis- postos em uma placa de cobertura 264 posicionada ao lado da camada 258 no lado oposto do guia de luz 254. Ao aplicar uma tensão através dos ele- trodos 260, a posição do elemento de válvula 256 relativamente ao guia de luz 254 pode ser controlada para extrair seletivamente luz 252 do guia de luz 254.

A Figura 2D é uma vista de seção transversal de um terceiro modulador de luz ilustrativo não baseado em obturador adequado para in- clusão em várias modalidades da invenção. Especificamente, a Figura 2D é uma vista de seção transversal de uma rede moduladora de luz 270 baseada em eletro-humidificação. A rede moduladora de luz 270 inclui uma pluralida- de de células 272a-272d (de uma forma geral "células 272") moduladoras de luz baseadas em eletro-humidificação formadas em uma cavidade óptica 274. A rede moduladora de luz 270 também inclui um conjunto de filtros de cor 276 correspondentes às células 272.

Cada célula 272 inclui uma camada de água (ou outro fluído condutor transparente ou polar) 278, uma camada de óleo absorvedor de luz 280, um eletrodo transparente 282 (feito, por exemplo, a partir de óxido de liga de índio-estanho) e uma camada isoladora 284 posicionada entre a ca- mada de óleo absorvedor de luz 280 e o eletrodo transparente 282. A im- plementação ilustrativa de tais células é descrita ainda na Patente dos Esta- dos Unidos Nº 2005/0104804, publicada em 19 de maio de 2005 e intitulada "Dispositivo de Visualização". Na modalidade aqui descrita, o eletrodo pren- de-se em uma parte de uma superfície posterior de uma célula 272.

O restante da superfície posterior da célula 272 é formado a par- tir de uma abertura na camada refletora 286 que forma a superfície frontal da cavidade óptica 274. A abertura na camada refletora 286 é formada a partir de um material refletor, tal como metal refletor ou pilha de películas finas formando um espelho dielétrico. Para cada célula 272, uma abertura é for- mada na abertura da camada refletora 286 para permitir que a luz atravesse. O eletrodo 282 para a célula é depositado na abertura e sobre o material formando a abertura na camada refletora 286, separado por outra camada dielétrica.

O restante da cavidade óptica 274 inclui um guia de luz 288 po- sicionado próximo da abertura da camada refletora 286, e uma segunda ca- mada refletora 290 em um lado do guia de luz 288 do lado oposto à abertura na camada refletora 286. Uma série de redirecionadores de luz 291 que são formados na superfície posterior do guia de luz, próxima da segunda cama- da refletora. Os redirecionadores de luz 291 podem ser refletores difusos ou especulares. Uma de mais fontes de luz 292 injeta luz 294 para o interior do guia de luz 288.

Em uma implementação alternativa, um substrato transparente adicional está posicionado entre o guia de luz 290 e a rede moduladora de luz 270. Nesta implementação, a abertura na camada refletora 286 é forma- da no substrato transparente adicional em vez de na superfície do guia de luz 290.

Em funcionamento, a aplicação de uma tensão ao eletrodo 282 de uma célula (por exemplo, célula 272b ou 272c) faz com que o óleo absor- vedor de luz 280 na célula se recolha em uma porção da célula 272. Em re- sultado disso, o óleo absorvedor de luz 280 não obstrui mais a passagem de luz através da abertura formada na abertura da camada refletora 286 (ver, por exemplo, células 272b e 272c). A luz que se libera pela luz posterior na abertura pode então liberar-se através da célula e através de um filtro de cor correspondente (por exemplo, vermelho, verde ou azul) no conjunto de filtros de cor 276 para formar um pixel de cor em uma imagem. Quando o eletrodo 282 está ligado à terra, o óleo absorvedor de luz 280 cobre a abertura na abertura na camada refletora 286, absorvendo qualquer luz 294 que tente atravessá-la.

A área debaixo da qual o óleo 280 se recolhe quando uma ten- são é aplicada à célula 272 constitui espaço desperdiçado relativamente à formação de uma imagem. Esta área não consegue ser atravessada por luz, quer uma tensão seja aplicada ou não, e por conseguinte, sem a inclusão das porções refletoras das aberturas na camada refletora 286, absorveria luz que de outra forma poderia ser utilizada para contribuir para a formação de uma imagem. No entanto, com a inclusão da abertura na camada refletora 286, esta luz, que de outra forma teria sido absorvida, é refletida de volta para o guia de luz 290 para futura liberação através de uma abertura diferen- te.

O modulador de luz 220 baseado em enrolamento, o elemento de válvula 250, e a rede moduladora de luz baseada em eletro-humidificação 270 não são os únicos exemplos de um MEMS modulador de luz não base- ado em obturadores adequado para controle pelas matrizes de controle aqui descritas. Outras formas de MEMS moduladores não baseados em obtura- dores poderiam de igual forma ser controlados por várias outras das matri- zes de controle aqui descritas sem se desviarem do âmbito da invenção.

A Figura 3A é um diagrama esquemático de uma matriz de con- trole 300 adequada para controlar os moduladores de luz incorporados no aparelho de visualização de visão direta baseado em MEMS 100 da Figura 1, de acordo com uma modalidade ilustrativa da invenção. A Figura 3B é uma vista de perspectiva de uma rede de moduladores de luz 320 baseados em obturadores ligada à matriz de controle 300 da Figura 3A, de acordo com uma modalidade ilustrativa da invenção. A matriz de controle 300 pode en- dereçar uma rede de pixels 320 (a "rede 320"). Cada pixel 301 inclui uma montagem de obturador elástico 302, tal como a montagem de obturador 200 da Figura 2A, controlada por um atuador 303. Cada pixel também inclui uma camada de abertura 322 que inclui orifícios de abertura 324. Outras descrições elétricas e mecânicas de montagens de obturadores tal como a montagem de obturador 302, e variações sobre elas, podem ser encontradas nos Pedidos de Patente dos Estados Unidos N°S 11/251,035 e 11/326,696.

A matriz de controle 300 é fabricada como um circuito elétrico difuso ou de camada fina por depósito na superfície de um substrato 304 no qual são formadas as montagens de obturador 302. A matriz de controle 300 inclui um interconector de varrimento de linha 306 para cada linha de pixels 301 na matriz de controle 300 e um interconector de dados 308 para cada coluna de pixels 301 na matriz de controle 300. Cada interconector de varri- mento de linha 306 liga eletricamente uma fonte de tensão de permissão de escrita 307 aos pixels 301 em uma linha correspondente de pixels 301. Cada interconector de dados 308 liga eletricamente uma fonte de tensão de da- dos, ("Fonte Vd") 309 aos pixels 301 em uma coluna correspondente de pi- xels 301. Na matriz de controle 300, a tensão de dados Vd fornece a maior parte da energia necessária para a atuação das montagens de obturadores 302. Deste modo, a fonte de tensão de dados 309 também funciona como uma fonte de tensão de comando.

Fazendo referência às figuras 3A e 3B, para cada pixel 301 ou para cada montagem de obturador na rede de pixels 320, a matriz de con- trole 300 inclui um transistor 310 e um condensador 312. A porta lógica de cada transistor 310 está eletricamente ligada ao interconector de varrimento de linha 306 da linha na rede 320 na qual o pixel 301 está localizado. A fonte de cada transistor 310 está eletricamente ligada ao seu interconector de da- dos 308 correspondente. Os atuadores 303 de cada montagem de obturador incluem dois eletrodos. O dreno de cada transistor 310 está eletricamente ligado em paralelo com um eletrodo do condensador correspondente 312 e com um dos eletrodos do atuador correspondente 303. O outro eletrodo do condensador 312 e o outro eletrodo do atuador 303 na montagem de obtu- rador 302 estão ligados a um potencial comum ou terra.

Em funcionamento, para formar uma imagem, a matriz de con- trole 300 autoriza a escrita em cada linha da rede 320 em seqüência, através da aplicação de Vwe a cada interconector de varrimento de linha 306 de ca- da vez. Para uma linha com autorização de escrita, a aplicação de Vwe às portas lógicas dos transistores 310 dos pixels 301 na linha permite o fluxo de corrente através dos interconectores de dados 308 através dos transistores para aplicar um potencial ao atuador 303 da montagem de obturador 302. Enquanto a linha tem autorização de escrita, tensões de dados Vc] são apli- cadas seletivamente aos interconectores de dados 308. Em implementações fornecendo escala de cinzentos analógica, a tensão de dados aplicada a cada interconector de dados 308 é variável em relação ao brilho desejado do pixel 301 localizado na interseção do interconector de varrimento de linha 306 com autorização de escrita e do interconector de dados 308. Em imple- mentações fornecendo esquemas de controle digitais a tensão de dados é selecionada para ser ou uma tensão de magnitude relativamente baixa (isto é, uma tensão perto do potencial de terra) ou para alcançar ou ultrapassar Vat (a tensão de limiar de comando). Em resposta à aplicação de Vat a um interconector de dados 308, o atuador 303 na correspondente montagem de obturador 302 atua, abrindo o obturador naquela montagem de obturador 302. A tensão aplicada ao interconector de dados 308 permanece armaze- nada no condensador 312 do pixel 301 mesmo depois da matriz de controle 300 ter terminado a aplicação de Vwe a uma linha. Por conseguinte, não é necessário esperar e manter a tensão Vwe em uma linha por períodos de tempo suficientemente longos para a montagem de obturador 302 atuar; es- ta atuação pode prosseguir após a autorização de tensão de escrita ter sido retirada da linha. A tensão nos condensadores 312 em uma linha permanece substancialmente armazenada até que uma estrutura de vídeo completa seja escrita, e em algumas implementações até que novos dados sejam escritos na linha.

Os pixels 301 da rede 320 são formados em um substrato 304. A rede inclui uma camada de abertura 322, disposta no substrato, que inclui um conjunto de orifícios de abertura 324 para cada pixel 301 na rede 320. Os orifícios de abertura 324 estão alinhados com as montagens de obtura- dor 302 em cada pixel. Em uma implementação o substrato 304 é feito de material transparente, tal como vidro ou plástico. Em outra implementação o substrato 304 é feito de material opaco, mas no qual os orifícios estão gra- vados para formar os orifícios de abertura 324.

A montagem de obturador 302 juntamente com o atuador 303 pode ser tornada biestável. Isto é, os obturadores podem existir em pelo menos duas posições de equilíbrio (por exemplo, aberto ou fechado) reque- rendo pouca ou nenhuma energia para mantê-los em qualquer uma das po- sições. Mais particularmente, a montagem de obturador 302 pode ser meca- nicamente biestável. Assim que o obturador da montagem de obturador 302 é colocado em posição, nenhuma energia elétrica ou tensão de manutenção é necessária para manter essa posição. As tensões mecânicas dos elemen- tos físicos da montagem de obturador 302 conseguem manter o obturador em posição.

A montagem de obturador 302 juntamente com o atuador 303 também pode ser tornada eletricamente biestável. Em uma montagem de obturador eletricamente biestável, existe uma gama de tensões abaixo da tensão de atuação da montagem de obturador, que se aplicadas a um atua- dor fechado (com o obturador estando ou aberto ou fechado), mantêm o a- tuador fechado e o obturador em posição, mesmo se uma força contrária for exercida no obturador. A força contrária pode ser exercida por uma mola como seja a mola 207 no modulador de luz 200 baseado em um obturador, ou a força contrária pode ser exercida por um atuador contrário, como seja um atuador "aberto" ou "fechado".

A rede de moduladores de luz 320 está representada como ten- do um único MEMS modulador de luz por pixel. São possíveis outras moda- lidades nas quais múltiplos MEMS moduladores de luz são fornecidos em cada pixel, fornecendo deste modo a possibilidade de mais do que apenas os estados óticos binários "ligado" ou "desligado" em cada pixel. Certas for- mas de codificação de escala de cinzentos por divisão na área são possíveis nas quais são fornecidos os múltiplos MEMS moduladores de luz em cada pixel, e onde com os orifícios de abertura 324 associados a cada um dos moduladores de luz têm áreas desiguais. A Figura 3D é ainda outra matriz de controle 340 adequada para incluir no aparelho de visualização 100, de acordo com uma modalidade ilus- trativa da invenção. A matriz de controle 340 controla uma rede de pixels 342 que incluem montagens de obturador 344. A matriz de controle 340 in- clui um único interconector de dados 348 para cada coluna de pixels 342 na matriz de controle. Os atuadores nas montagens de obturador 344 podem ser feitos quer eletricamente biestáveis ou mecanicamente biestáveis.

A matriz de controle 340 inclui um interconector de varrimento de linha 346 para cada linha de pixels 342 na matriz de controle 340. A matriz de controle 340 inclui ainda um interconector de carregamento 350, e um interconector de atuação global 354, e um interconector de obturador comum 355. Estes interconectores 350, 354 e 355 são partilhados entre os pixels 342 em múltiplas linhas e múltiplas colunas na rede. Em uma implementa- ção, os interconectores 350, 354, e 355 são partilhados entre todos os pixels 342 na matriz de controle 340. Cada pixel 342 na matriz de controle inclui um transistor de carregamento de obturador 356, um transistor de descarre- gamento de obturador 358, um transistor de autorização de escrita em um obturador 357, e um condensador de armazenamento de dados 359. A ma- triz de controle 340 também incorpora um condensador opcional de estabili- zação de tensão 352 que está ligado em paralelo com a fonte e o dreno do transistor de comutação de descarrgamento 358. Os terminais das portas lógicas do transistor de carregamento 356 estão ligados diretamente ao in- terconector de carregamento 350, juntamente com o terminal de dreno do transistor de carregamento 356. Em funcionamento, os transistores de car- regamento 356 funcionam essencialmente como díodos, podem ser atraves- sados por corrente apenas em uma direcção.

No começo de cada ciclo de endereçamento de estrutura a ma- triz de controle 340 aplica um impulso de tensão ao interconector de carre- gamento 350, permitindo que a corrente passe através do transistor de car- regamento 356 e para as montagens de obturador 344 dos pixels 342. Após este impulso de carregamento, cada um dos eletrodos dos obturadores das montagens de obturador 344 estarão no mesmo estado de tensão. Depois do impulso de tensão, o potencial do interconector de carregamento 350 é reposto a zero, e os transistores de carregamento 356 impedirão que a car- ga armazenada nas montagens de obturador 344 seja dissipada através do interconector de carregamento 350. O interconector de carregamento 350, em uma implementação, transmite uma tensão de impulsos igual ou maior do que Vat, por exemplo, 40V. Em uma implementação a imposição de uma tensão acima de Vat faz com que todas as montagens de obturador ligadas

ao interconector de carregamento 350 atuem ou se desloquem para o mes- mo estado, por exemplo, o estado de fechado do obturador.

Cada linha está então com autorização de escrita em seqüência.

A matriz de controle 340 aplica uma tensão de autorização de escrita Vwe ao interconector de varrimento de linha 346 correspondente a cada linha. Enquanto uma linha de pixels 342 particular está com autorização de escrita, a matriz de controle 340 aplica uma tensão de dados ao interconector de dados 348 correspondente a cada coluna de pixels 342 na matriz de controle 340. A aplicação de Vwe ao interconector de varrimento de linha 346 para a linha com autorização de escrita liga o transistor de autorização de escrita 357 dos pixels 342 no correspondente varrimento de linha. As tensões apli- cadas ao interconector de dados 348 é deste modo provocado o seu arma- zenamento no condensador de armazenamento de dados 359 dos respecti- vos pixels 342.

Na matriz de controle 340 o interconector de atuação global 354 está ligado à fonte do transistor de comutação de descarregamento de obtu- rador 358. Manter o interconector de atuação global 354 em um potencial significativamente acima do potencial do interconector de obturador comum 355 impede a ligação do transistor de comutação de descarregamento 358, independentemente da carga que está armazenada no condensador 359. A atuação global na matriz de controle 340 é conseguida trazendo o potencial do interconector de atuação global 354 para a terra ou para substancialmen- te o mesmo potencial que o do interconector de obturador comum 355, per- mitindo que o transistor de comutação de descarregamento 358 se ligue de acordo com uma tensão de dados ter sido armazenada no condensador 359. Durante a etapa de atuação global, para os pixels nos quais uma tensão de dados foi armazenada no condensador 359, o transistor de descarregamento liga-se, a carga é drenada para o exterior dos atuadores da montagem de obturador 344, e a montagem de obturador 344 é autorizada a deslocar-se ou atuar para o seu estado de repouso, por exemplo, o estado de aberto do obturador. Para os pixels nos quais nenhuma tensão de dados foi armaze- nada no condensador 359, o transistor de descarregamento 358 não se liga e a montagem de obturador 344 permanece carregada. Para esses pixels uma tensão permanece através dos atuadores das montagens de obturador 344 e esses pixels permanecem, por exemplo, no estado de fechado do ob- turador. Durante a etapa de atuação global todos os pixels ligados ao mes- mo interconector de atuação global, e com dados armazenados no conden- sador 359, se alteram para os seus novos estados substancialmente ao mesmo tempo. A matriz de controle 340 não depende de biestabilidade elé- trica na montagem de obturador 344 de modo a conseguir atuação global.

A aplicação de tensões parciais ao condensador de armazena- mento de dados 359 permite a ligação parcial do transistor de comutação de descarregamento 358 durante o período de tempo em que o interconector de atuação global 354 é trazido para o seu potencial de atuação. Desta forma, é criada uma tensão analógica na montagem de obturador 344, para fornecer escala de cinzentos analógica.

Em algumas implementações o interconector de atuação global 354 está ligado a todos os transistores de comutação de descarregamento 358 em todas as linhas e colunas na rede de pixels. Em outras implementa- ções o interconector de atuação global 354 está ligado aos transistores de descarregamento de obturadores dentro de apenas um subgrupo de pixels em múltiplas linhas e colunas. Como será discutido fazendo referência às Figuras 18 e 19, a rede de pixels pode ser disposta em bancos, onde cada banco de pixels está ligado através de interconectores de atuação global a um controlador de atuação global único. Nesta implementação, o circuito de controle pode carregar dados para os bancos selecionados e então atuar apenas sobre o banco selecionado globalmente através do controlador de atuação global selecionado. Em uma implementação, o visor está separado em dois bancos, com um conjunto de controladores globais e interconecto- res de atuação global ligados aos pixels nas linhas ímpares, enquanto que um conjunto separado de controladores globais e interconectores de atuação global está ligado aos pixels nas linhas pares. Em outras implementações, são empregados pelo menos 6 ou 8 bancos de endereçamento atuáveis se- paradamente. Outras implementações de circuitos para controlar visores são descritas no documento dos Estados Unidos Número de Série 11/607,715, depositado em 1 de dezembro de 2006 e intitulado "Circuitos para Controlar Aparelhos de Visualização", que está incorporado aqui através de referência.

A Figura 3C ilustra uma parte de um visor de visão direta 380 que inclui a rede de moduladores de luz 320 representada na Figura 3B dis- posta sobre a luz posterior 330. Em uma implementação a luz posterior 330 é feita de material transparente, isto é, vidro ou plástico, e funciona como um guia de luz para distribuir uniformemente a luz a partir das lâmpadas 382, 384 e 386 em toda a parte do plano do visor. Quando a montagem do visor 380 como um visor de campo seqüencial, as lâmpadas 382, 384, e 386 po- dem ser lâmpadas de cores alternadas, por exemplo, lâmpadas vermelhas, verdes, e azuis respectivamente.

Um número de diferentes tipos de lâmpadas 382-386 que podem ser empregados nos visores, incluindo sem limitação: lâmpadas incandes- centes, lâmpadas fluorescentes, lasers, ou diodos emissores de luz (LEDs). Além disso, a lâmpada 382-386 do visor de visão direta 380 pode ser combi- nada em uma montagem única contendo múltiplas lâmpadas. Por exemplo, uma combinação de LEDs vermelhos, verdes, ou azuis pode ser combinada com ou substituída por um LED branco em um pequeno circuito integrado semicondutor, ou montada em um pequeno pacote multilâmpada. De forma semelhante cada lâmpada pode representar uma montagem de LEDs de 4 cores, por exemplo, uma combinação de LEDs vermelhos, amarelos, verdes, e azuis.

As montagens de obturador 302 funcionam como moduladores de luz. Através do uso de sinais elétricos da matriz de controle associada, as montagens de obturador 302 podem ser configuradas quer para um estado de aberto ou de fechado. Apenas os obturadores abertos permitem que a luz passe através do guia de luz 330 para o visualizador, formando dessa forma uma imagem de visão direta.

Em um visor de visão direta 380, os moduladores de luz são for- mados na superfície do substrato 304 que está virada para trás do guia de luz 330 e na direção do visualizador. Em outras implementações o substrato 304 pode ser invertido, de modo que os moduladores de luz são formados em uma superfície que está de frente para o guia de luz. Nestas implemen- tações é por vezes preferível formar uma camada de abertura, tal como a camada de abertura 322, diretamente sobre a superfície superior do guia de luz 330. Em outras implementações é vantajoso interpor um pedaço inde- pendente de vidro ou de plástico entre o guia de luz e os moduladores de luz, contendo este pedaço independente de vidro ou de plástico uma cama- da de abertura, tal como a camada de abertura 322 e os orifícios de abertura associados, tal como os orifícios de abertura 324. Ê preferível que o espaço entre o plano das montagens de obturador 302 e a camada de abertura 322 seja mantido o mais próximo possível, preferivelmente menos do que 10 mí- crons, em alguns casos tão próximo como 1 mícron. Descrições de outras montagens óticas úteis para esta invenção podem ser encontradas na Publi- cação do Pedido de Patente dos Estados Unidos N0 20060187528A1 depo- sitado em 2 de setembro de 2005 e intitulado "Métodos e Aparelho para Mo- dulação de Luz no Espaço" e no dos Estados Unidos N0 de Série 11/528,191 depositado em 26 de setembro de 2006 e intitulado "Aparelho de Visualiza- ção com Cavidades Ópticas Melhoradas", que estão ambas aqui incorpora- das através de referência.

Em alguns visores, os pixels de cor são gerados através de gru- pos de iluminação de moduladores de luz correspondendo a diferentes co- res, por exemplo, vermelho, verde e azul. Cada modulador de luz no grupo tem um filtro correspondente para atingir a cor desejada. Os filtros, no entan- to, absorvem uma grande quantidade de luz, em alguns casos cerca de pelo menos 60% da luz que passa através dos filtros, em conseqüência disso limitando a eficiência e o brilho do visor. Para além disso, o uso de múltiplos moduladores de luz por pixel reduz a quantidade de espaço no visor que pode ser usada para contribuir para uma imagem apresentada, limitando ainda mais o brilho e a eficiência desse visor.

O cérebro humano, em resposta à visualização de imagens que mudam rapidamente, por exemplo, em freqüências superiores a 20 HZ, retifi- ca as imagens juntando-as para perceber uma imagem que é a combinação das imagens apresentadas em um período correspondente. Este fenômeno pode ser utilizado para apresentar imagens de cor apesar de utilizar apenas moduladores de luz única para cada pixel de um visor, utilizando uma técnica referida no estado da área como cor de campo seqüencial. O uso de técnicas de cor de campo seqüencial em visores elimina a necessidade de filtros de cor e múltiplos moduladores de luz por pixel. Em um visor com a capacidade de cor de campo seqüencial, uma estrutura de imagem a ser apresentada é divi- dida em um número de subestruturas de imagem, cada uma correspondendo a um componente de cor particular (por exemplo, vermelho, verde, ou azul) da estrutura de imagem original. Para cada subestrutura de imagem, os modula- dores de luz de um visor são configurados para os estados correspondentes à contribuição do componente de cor para a imagem. Os moduladores de luz são então iluminados por uma lâmpada da cor correspondente. As subima- gens são apresentadas em seqüência em uma freqüência (por exemplo, mai- or que 60 Hz) suficiente para o cérebro perceber as séries de subestruturas de imagem como uma imagem única. Os dados usados para gerar as subes- truturas são freqüentemente divididos em vários componentes de memória. Por exemplo, em alguns visores, os dados para uma dada linha do visor são mantidos em um registo de deslocamento dedicado àquela linha. Os dados de imagem são deslocados para dentro e para fora de cada registro de desloca- mento para um modulador de luz em uma coluna correspondente naquela linha do visor de acordo com um ciclo de relógio fixo.

A Figura 4 é um diagrama temporal 400 correspondente a um processo de apresentação para apresentar imagens utilizando cor de campo seqüencial, que pode ser implementado de acordo com uma modalidade ilustrativa da invenção, por exemplo, através de um visor de visão direta de MEMS descrito na Figura 7. Os diagramas temporais aqui incluídos, incluin- do o diagrama temporal 400 da Figura 4, estão em conformidade com as convenções seguintes. As partes superiores dos diagramas temporais ilus- tram ocorrências de endereçamento de modulador de luz. As partes inferio- res ilustram ocorrências de iluminação de lâmpada.

As partes de endereçamento representam ocorrências de ende- reçamento através de linhas diagonais espaçadas no tempo. Cada linha dia- gonal corresponde a uma série de ocorrências individuais de carregamento de dados durante as quais são carregados dados para cada linha de uma rede de moduladores de luz, uma linha de cada vez. Dependendo da matriz de controle utilizada para endereçar e controlar os moduladores incluídos no visor, cada ocorrência de carregamento pode requerer um período de espera para permitir que os moduladores de luz em uma dada linha atuem. Em al- gumas implementações, todas as linhas na rede de moduladores de luz são endereçadas antes da atuação de qualquer um dos moduladores de luz. A- pós a conclusão do carregamento dos dados na última linha da rede de mo- duladores de luz, todos os moduladores de luz são atuados substancialmen- te em simultâneo. Um método para esta atuação é descrito novamente em relação à Figura 11.

As ocorrências de iluminação de lâmpada são ilustradas por trens de impulsos que correspondem a cada cor de lâmpada incluída no visor. Cada impulso indica que a lâmpada da cor correspondente está iluminada, por esse meio apresentando a imagem de subestrutura carregada na rede de modula- dores de luz na ocorrência de endereçamento imediatamente anterior.

O instante no qual a primeira ocorrência de endereçamento no visor de uma dada estrutura de imagem começa é rotulado em cada diagra- ma temporal como ATO. Na maioria dos diagramas temporais, este instante de tempo acontece pouco depois da detecção de um impulso de tensão vsync, que antecede o início de cada estrutura de vídeo recebida por um visor. Os instantes nos quais cada ocorrência de endereçamento subse- quente têm lugar são rotulados como AT1, AT2,...AT(n-1), na qual η é o nú- mero de subestruturas de imagem utilizado para apresentar a estrutura de imagem. Em alguns dos diagramas temporais, as linhas diagonais são ainda rotuladas para indicar os dados que estão a ser carregados na rede de mo- duladores de luz. Por exemplo, nos diagramas temporais das Figuras 4 e 5, DO representa os primeiros dados carregados na rede de moduladores de luz para uma estrutura e D(n-1) representa os últimos dados carregados na rede de moduladores de luz para a estrutura. Nos diagramas temporais das Figuras 10, 12-17 e 19, os dados carregados durante cada ocorrência de endereçamento correspondem a um plano binário.

Conforme descrito com mais detalhe em relação às Figuras 6A- 6C, um plano binário é um conjunto de dados coerente que identifica esta- dos desejados de moduladores para moduladores em múltiplas linhas e múl- tiplas colunas de uma rede de moduladores de luz. Além disso, cada plano binário corresponde a uma de uma série de subestruturas de imagem obti- das de acordo com um esquema de codificação binária. Isto é, cada subes- trutura de imagem para um componente de cor de uma estrutura de imagem é ponderada de acordo com uma série binária 1, 2, 4, 8, 16, etc. O plano binário com a ponderação mais baixa é referido como o plano binário menos significativo e é rotulado nos diagramas temporais e referido como o plano binário menos significativo e é rotulado nos diagramas temporais e referido aqui pela primeira letra do componente de cor correspondente seguida do número 0. Para cada plano binário seguinte mais significativo para os com- ponentes de cor, o número a seguir à primeira letra do componente de cor incrementa de uma unidade. Por exemplo, para uma estrutura de imagem dividida em 4 planos binários por cor, o plano binário vermelho menos signi- ficativo é rotulado e referido como o plano binário RO. O plano binário verme- lho seguinte mais significativo é rotulado e referido como R1, e o plano biná- rio vermelho mais significativo é rotulado e referido como R3.

As ocorrências relacionadas com lâmpadas são rotuladas como LTO, LT1, LT2...LT(n-1). As ocorrências de tempo relacionadas com lâmpa- das rotuladas em um diagrama temporal, dependendo do diagrama tempo- ral, ou representam tempos durante os quais uma lâmpada está iluminada ou tempos durante os quais uma lâmpada está apagada. O significado dos tempos de iluminação de lâmpada em um diagrama temporal particular pode ser determinado através da comparação da sua posição no tempo relativa- mente aos trens de impulso na parte da iluminação do diagrama temporal particular. Especificamente em referência ao diagrama temporal 400 da Fi- gura 4 atrás, para apresentar uma estrutura de imagem de acordo com o diagrama temporal 400, uma única subestrutura de imagem é usada para apresentar cada um dos três componentes de cor de uma estrutura de ima- gem. Primeiro, os dados, DO, indicando estados desejados do modulador para uma subestrutura de imagem vermelha, são carregados para uma rede de moduladores de luz começando no instante de tempo ATO. Após o ende- reçamento estar completo, a lâmpada vermelha é iluminada no instante de tempo LT0, apresentando por esse meio a subestrutura de imagem verme- lha. Os dados, D1, indicando estados do modulador correspondendo a uma subestrutura de imagem verde são carregados para uma rede de modulado- res de luz no instante de tempo AT1. Uma lâmpada verde é iluminada no instante de tempo LT1. Finalmente, os dados, D2, indicando estados do mo- dulador correspondendo a uma subestrutura de imagem azul, são carrega- dos para a rede de moduladores de luz e uma lâmpada azul é iluminada nos instantes de tempo AT2 e LT2, respectivamente. O processo então repete-se para estruturas de imagem subsequentes a serem apresentadas.

O nível da escala de cinzentos alcançável por um visor que for- ma imagens de acordo com o diagrama temporal da Figura 4 depende de quão refinadamente o estado de cada modulador de luz pode ser controlado. Por exemplo, se os moduladores de luz forem de natureza binária, isto é, podem estar apenas ligados ou desligados, o monitor estará limitado a gerar 8 cores diferentes. O nível da escala de cinzentos pode ser aumentado para esse tal monitor fornecendo moduladores de luz que podem ser conduzidos para estados intermédios adicionais. Em algumas modalidades relacionadas com a técnica de campo seqüencial da Figura 4, os MEMS moduladores de luz podem ser fornecidos os quais apresentam uma resposta analógica à tensão aplicada. O número de níveis da escala de cinzentos alcançável em um tal visor é limitado unicamente pela resolução dos conversores analógi- co/digitais que são fornecidos em conjunto com fontes de tensão de dados, tal como a fonte de tensão 309.

Alternativamente, uma escala de cinzentos mais refinada pode ser gerada se o período de tempo usado para apresentar cada subestrutura de imagem for dividido em múltiplos períodos de tempo, tendo cada um a sua subestrutura de imagem correspondente. Por exemplo, com modulado- res de luz binários, um visor que forma duas subestruturas de imagem de igual comprimento e intensidade de luz por componente de cor pode gerar 27 cores diferentes em vez de 8. As técnicas de escala de cinzentos que dividem cada componente de cor de uma estrutura de imagem em múltiplas subestruturas de imagem são geralmente referidas como técnicas de escala de cinzentos por divisão no tempo.

A Figura 5 é um diagrama temporal correspondente a um pro- cesso de apresentação para apresentar uma estrutura de imagem apresen- tando múltiplas subestruturas de imagem por cor igualmente ponderadas de forma múltipla que podem ser implementadas por várias modalidades da invenção. No diagrama temporal da Figura 5, cada componente de cor de uma estrutura de imagem é dividida em quatro subestruturas de imagem i- gualmente ponderadas. Mais particularmente, cada subestrutura de imagem para uma dado componente de cor é iluminada durante a mesma quantidade de tempo e a mesma intensidade de lâmpada. Deste modo, a parte do nú- mero do identificador de dados (por exemplo, RO, R1, ou G3) refere-se ape- nas à ordem na qual a subestrutura de imagem correspondente é apresen- tada, e não a qualquer valor de ponderação. Assumindo que os moduladores de luz são de natureza binária, um visor utilizando esta técnica de escala de cinzentos pode produzir 5 níveis de escala de cinzentos por cor ou 125 cores distintas.

Mais especificamente, primeiro, os dados, RO, indicando estados desejados do modulador para uma primeira subestrutura de imagem verme- lha são carregados para uma rede de moduladores de luz começando no instante de tempo ATO. Após os moduladores de luz terem alcançado os estados indicados pelos dados RO, a lâmpada vermelha é iluminada, apre- sentando por esse meio a primeira subestrutura de imagem vermelha. A lâmpada vermelha é apagada no instante de tempo AT1, que é quando os dados, R1, indicando os estados do modulador correspondentes à subestru- tura de imagem vermelha seguinte são carregados para a rede de modula- dores de luz. As mesmas etapas repetem-se para cada subestrutura de ima- gem vermelha correspondente aos dados R1, R2, e R3. As etapas conforme descrito para as subestruturas de imagem vermelhas R0-R3 repetem-se en- tão para as subestruturas de imagem verdes G0-G3, e então para as subes- truturas de imagem azuis B0-B3. O processo repete-se então para estruturas de imagem subsequentes a serem apresentadas. Os tempos de endereça- mento na Figura 5 podem ser estabelecidos através de uma variedade de métodos. Uma vez que os dados são carregados em intervalos regulares, e uma vez que as subestruturas de imagem estão iluminadas durante tempos iguais, um ciclo de relógio fixo a correr com uma freqüência 12 vezes maior que a freqüência de vsync pode ser suficiente para coordenar o processo de apresentação.

Por contraste com o diagrama temporal mostrado na Figura 5, que emprega ponderação igual para cada uma das 4 subestruturas de ima- gem por cor, outros processos de apresentação tornados possíveis por esta invenção empregam ponderações de iluminação desiguais entre subestrutu- ras de imagem. Essas ponderações desiguais possibilitam a utilização de uma técnica de codificação de escala de cinzentos por divisão no tempo em que números mais elevados de níveis de escala de cinzentos podem ser apresentados com o mesmo número de subestruturas de imagem. Os pro- cessos de apresentação utilizando codificação de escala de cinzentos por divisão no tempo, em alguns casos utilizam planos binários para implemen- tar um esquema de ponderação binário de subestruturas de imagem. As Fi- guras 6A-6C representam um processo para gerar um plano binário, de a- cordo com uma modalidade ilustrativa da invenção. A Figura 6A é um dia- grama esquemático de um sinal digital de imagem 600 recebido porum dis- positivo visor. O sinal digital de imagem 600 codifica dados correspondentes a estruturas de imagem. Para uma dada estrutura de imagem codificada no sinal de imagem 600, o sinal de imagem 600 inclui uma série de bits para cada pixel incluído na estrutura de imagem. Os dados estão codificados de uma forma pixel a pixel. Isto é, o sinal de imagem inclui todos os dados para a cor de um único pixel na estrutura de imagem antes de incluir dados para o pixel seguinte.

Por exemplo, na Figura 6A, os dados para uma estrutura de i- magem começam com um sinal vsync indicando o começo de uma estrutura de imagem. O sinal de imagem 600 incui então, por exemplo, 24 bits indi- cando a cor do pixel na primeira linha da primeira coluna da estrutura de i- magem. Dos 24 bits, 8 codificam um componente vermelho do pixel, 8 codi- ficam um componente verde, e 8 codificam um componente azul do pixel. Cada conjunto de oito bits é referido como uma palavra codificada. Uma pla- vra codificada de 8 bits para cada cor permite uma descrição de 256 níveis de brilho únicos para cada cor, ou 16 milhões de combinações únicas das cores vermelho, verde, e azul. Na palavra codificada, cada um dos 8 bits re- presenta uma posição particular ou localização de valor (também referida como um valor significativo) na palavra codificada. Na Figura 6A, estas loca- lizações de valor estão indicadas através de um esquema de codificação como seja RO, R1, R2, R3, etc. O RO representa o bit menos significativo para a cor vermelho. O R7 representa o bit mais significativo para a cor ver- melho. O G7 é o bit mais significativo para a cor verde, e o B7 é o bit mais significativo para a cor azul. Quantitativamente, em codificação binária, as localizações de valor correspondentes a RO, R1, R2, ...R7 são dados pela série binária 2o, 21, 22.....27. Em outros exemplos, o sinal de imagem 600 pode incluir mais ou menos bits por componente de cor de uma imagem. Por exemplo, o sinal de imagem 600 pode incluir 3, 4, 5, 6, 7, 9, 10, 11, 12 ou mais bits por componente de cor de uma estrutura de imagem.

Os dados como recebidos no sinal de imagem 600 estão organi- zados através de linhas e colunas. Geralmente, o sinal de imagem fornece todos os dados para pixels na primeira linha antes de prosseguir para as linhas subsequentes. Na primeira linha, todos os dados são recebidos para o pixel na primeira coluna antes de serem recebidos para os pixels nas colu- nas seguintes da mesma linha.

A Figura 6B é um diagrama esquemático de uma memória tem- porária 620 útil para converter um sinal de imagem recebido em um plano binário, de acordo com uma modalidade ilustrativa da invenção. Conforme acima descrito, um plano binário inclui dados para pixels em múltiplas colu- nas e múltiplas linhas de um visor correspondente a um único valor de signi- ficância de uma palavra codificada de escala de cinzentos para um compo- nente de cor de uma estrutura de imagem. Para converter um sinal de ima- gem codificado em binário, como seja um sinal de imagem 600 da Figura 6A, para planos binários, os bits com o nível de significância são agrupados em conjunto em uma única estrutura de dados. Uma pequena memória temporá- ria 620 é empregada para organizar dados de imagem de entrada. A memó- ria temporária 620 está organizada em uma rede de linhas e colunas, e per- mite que os dados sejam lidos e que saiam através do endereçamento quer de linhas individuais ou através através do endereçamento de colunas indi- viduais.

Dados de entrada, que, conforme acima descrito, são recebidos em um formato pixel a pixel, são lidos para a memória temporária 620 em linhas sucessivas. A memória temporária 620 armazena dados relevantes para apenas uma única linha designada do visor, isto é, ela funciona com apenas uma fração dos dados de entrada em qualquer uma altura. Cada linha em umerada na memória temporária 620 contém dados completos de pixel para uma dada coluna para a linha designada. Cada linha da memória temporária 620 contém dados completos de escala de cinzentos para um dado pixel.

Quando a pequena memória temporária 620 está carregada com dados para todas as colunas de uma dada linha do visor, os dados na me- mória temporária 620 podem ser lidos para ocupar uma estrutura de dados de plano binário. Os dados saem coluna a coluna. Cada coluna inclui uma única localização de valor da palavra codificada de escala de cinzentos da linha de pixels do visor. Estes valores correspondem a estados desejados de moduladores de luz no visor. Por exemplo, um 0 pode referir-se a um estado de "aberto" do modulador de luz e 1 pode referir-se a um estado de "fecha- do" do modulador de luz, ou vice-versa. Este processo repete-se para múlti- plas linhas no visor.

A Figura 6C é um diagrama esquemático de partes de dois pla- nos binários 650 e 660, de acordo com uma modalidade ilustrativa da inven- ção. O primeiro plano binário 650 inclui dados correspondentes aos bits me- nos significativos das palavras codificadas da escala de cinzentos que identi- ficam o nível de vermelho (isto é, os valores R0) para as primeiras 10 colu- nas e 15 linhas de pixels de um visor. O segundo plano binário 660 inclui dados correspondentes aos segundos bits menos significativos das palavras codificadas da escala de cinzentos que identificam o nível de vermelho (isto é, R1) para as mesmas primeiras 10 colunas e 15 linhas de pixels do visor.

Estão disponíveis esquemas de ponderação alternativos com o método de codificação de escala de cinzentos por divisão no tempo. A codi- ficação binária é adequada onde os moduladores espaciais de luz permitem apenas dois estados, por exemplo, aberto ou fechado ou por exemplo, ligado ou desligado. Um sistema de ponderação ternário também é uma possibili- dade. Por exemplo, um modulador espacial de luz e a matriz de controle as- sociada poderiam permitir três estados únicos de transmissão ou reflexão de luz. Estes poderiam ser fechados, meio aberto, e totalmente aberto. Modula- dores baseados em MEMS poderiam, por exemplo, ser construídos onde os estados meio aberto e totalmente aberto resultem da aplicação de tensões de comando distintas. Em alternativa, o estado meio aberto poderia ser al- cançado através da atuação de apenas um de dois moduladores de MEMS de igual área que são fornecidos em cada pixel.

Um conjunto de dados de subestrutura refere-se aqui ao caso geral de estruturas de dados que não são necessariamente planos binários: nomeadamente estruturas de dados que armazenam informação acerca dos estados desejados de moduladores em múltiplas linhas e colunas da rede. Para o caso de codificação ternária um único conjunto de dados de subes- trutura incluiria um valor de número ternário para cada um dos pixels em múltiplas linhas e colunas, por exemplo, um 0, 1, ou 2. As imagens de sub- estrutura seqüenciais de acordo com um esquema de codificação ternário seriam ponderadas de acordo com o sistema de em umeração de base 3, com ponderações nas séries 1, 3, 9, 27, etc. Em comparação com um siste- ma de codificação binário, um sistema de codificação ternário torna possível números ainda maiores de níveis de escala de cinzentos alcançáveis quan- do apresentados utilizando um número igual de subestruturas de imagem. Por extensão, como pixels ou moduladores de MEMS são desenvolvidos com capacidade para 4 ou 5 estados de modulação únicos em cada pixel, o uso de sistemas de codificação quaternários ou de base 5 torna-se vantajo- so no sistema de controle.

A Figura 7 é um diagrama de blocos de um visor de visão direta 700, de acordo com uma modalidade ilustrativa da invenção. O visor de visão direta 700 inclui uma rede de moduladores de luz 702, um controlador 704, um conjunto de lâmpadas 706, e conjuntos de controle 708, 710, 714 e 716. A rede de moduladores de luz 702 inclui moduladores de luz dispostos em li- nhas e colunas. Moduladores de luz adequados incluem, sem limite, qualquer um dos moduladores de luz baseados em MEMS acima descritos em relação às Figuras 2A-2D. Em uma implementação, a rede de moduladores de luz 702 toma a forma da rede de moduladores de luz 320 representada na Figura 3B. Os moduladores de luz são para ser controlados por uma matriz de controle, tal como as matrizes de controle descritas nas Figuras 3A e 3D.

Em geral, o controlador recebe um sinal de imagem 717 de uma fonte externa e gera dados de saída e sinais de controle para os controlado- res 708, 710, 714, e 716 para controlar os moduladores de luz na rede de moduladores de luz 702 e as lâmpadas 706. A ordem na qual os sinais de dados e de controle são feitos sair é referida aqui como uma "seqüência de saída", descrita mais abaixo. Mais particularmente, o controlador 704 inclui um módulo de processamento de entrada 718, um módulo de controle de memória 720, um tampão de estrutura 722, um módulo de controle de tem- porização 724, e uma tabela de armazenamento de cronograma 726.

Um módulo pode ser implementado como um circuito de equi- pamento incluindo circuitos integrados de aplicação específica, circuitos VL- SI (Integração em Muito Larga Escala) feitos à medida ou redes de portas lógicas, semicondutores produzidos em série tais como circuitos integrados lógicos, memórias, transistores, ou outros componentes discretos. Um mó- dulo pode também ser implementado em dispositivos de equipamentos pro- gramáveis tais como redes de portas lógicas programáveis, rede lógica pro- gramável, dispositivos lógicos programáveis ou análogos.

Os módulos podem também ser implementados em programa- ção para execução por vários tipos de processadores. Um módulo identifica- do de código executável pode, por exemplo, incluir um ou mais blocos físicos ou lógicos de instruções de computador que podem, por exemplo, estar or- ganizados como um objeto, procedimento, ou função. Contudo, os executá- veis de um módulo identificado não necessitam de estar fisicamente locali- zados juntos, mas podem incluir instruções distintas armazenadas em dife- rentes localizações que, quando juntas logicamente constituem o módulo e conseguem o objetivo proposto para o módulo.

De fato, um módulo de código executável poderia ser uma única instrução, ou muitas instruções, e pode mesmo estar distribuído através de vários segmentos de código diferentes, entre diferentes programas, e atra- vés de vários dispositivos de memória. De forma semelhante, dados opera- cionais podem ser identificados e ilustrados aqui nos módulos, e podem ser realizados de qualquer forma adequada e organizados dentro de qualquer tipo de estrutura de dados adequada. Os dados operacionais podem ser re- colhidos como um conjunto de dados único, ou podem estar distribuídos ao longo de diferentes localizações incluindo ao longo de diferentes dispositivos de armazenamento, e podem existir, pelo menos parcialmente, meramente como sinais eletrônicos em um sistema ou rede.

A ilustração do visor de visão direta 700 na Figura 7 representa o controlador 704 e os controladores 708, 710, 714 e 716 como blocos fun- cionais separados. Estes blocos são entendidos como representando circui- tos distinguíveis e/ou módulos de código executável. Em algumas implemen- tações os blocos 704, 708, 710, 714 e 716 podem ser fornecidos como cir- cuitos lógicos ou integrados distintos ou circuitos que estão ligados através de placas de circuito e/ou cabos. Em outras implementações, vários destes blocos podem ser concebidos juntos em um único circuito integrado semi- condutor de forma que os seus limites são quase imperceptíveis exceto pela função. Em algumas implementações a área de armazenamento referida como estrutura temporária 722 é fornecida como uma área funcional dentro de um projeto à medida do circuito controlador 704. Em outras implementa- ções, o tampão de estrutura 722 é representado por um circuito lógico de memória separado produzido em série como seja uma DRAM (Memória Di- nâmica de Acesso Aleatório) ou SRAM (Memória Estática de Acesso Aleató- rio).

O módulo de processamento de entrada 718 recebe o sinal de imagem 717 e processa os dados codificados no mesmo em um formato a- dequado para apresentação através da rede de moduladores de luz 702. O módulo de processamento de entrada 718 recebe os dados codificando cada estrutura de imagem e converte-a em uma série de conjuntos de dados de subestrutura. Um conjunto de dados de subestrutura inclui informação acer- ca dos estados desejados de moduladores em múltiplas linhas e múltiplas colunas da rede de moduladores de luz 702 agregados em uma estrutura de dados coerente. O número e conteúdo de conjuntos de dados de subestrutu- ra utilizados para apresentar uma estrutura de imagem dependem da técnica da escala de cinzentos empregadas pelo controlador 704. Por exemplo, os conjuntos de dados de subestrutura necessários para formar uma estrutura de imagem utilizando uma técnica codificada de escala de cinzentos por di- visão no tempo difere do número e conteúdo de conjuntos de dados de sub- estrutura utilizados para apresentar uma estrutura de imagem utilizando uma técnica não codificada de escala de cinzentos por divisão no tempo. Enquan- to que em várias modalidades, o módulo de processamento de imagem 718 pode converter o sinal de imagem 717 em conjuntos não codificados de da- dos de subestrutura, conjuntos de dados de subestrutura codificados de for- ma ternária, ou em outra forma de conjunto codificado de dados de subestru- tura, preferencialmente, o módulo de processamento de imagem 718 conver- te o sinal de imagem 717 em planos binários, conforme acima descrito em relação às Figuras 6A-6C.

Para além de e em muitos casos antes de obter os conjuntos de dados de subestrutura, o módulo de processamento de entrada pode execu- tar inúmeras outras tarefas de processamento opcionais. Ele pode reforma- tar ou interpolar dados de entrada. Por exemplo, pode reescalar dados de entrada horizontalmente, verticalmente, ou ambos, para encaixar dentro dos limites de resolução espacial da rede moduladora 702. Ele pode também converter dados de entrada de um formato entrelaçado em um formato de leitura progressiva. Ele pode também reamostrar no tempo os dados de en- trada para reduzir os débitos de estrutura, enquanto mantém uma cintilação aceitável dentro das características de visores de MEMS 700. Ele pode rea- lizar ajustes às gradações de contraste dos dados de entrada, em alguns casos referidos como correcções de gama, para melhor combinar com as características gama e/ou a precisão do contraste disponível nos visores de MEMS 700.

Ele pode alterar os níveis da escala de cinzentos atribuídos en- tre pixels vizinhos (sobreposição no espaço) e/ou atribuídos entre estruturas de imagem sucessivas (sobreposição no tempo) para melhorar a precisão disponível no visor. E ele pode executar ajustamentos aos valores de cor expressos dos dados do pixel. Em um caso de ajustamento de cor, os dados são transformados para combinarem com as coordenadas de cor das lâm- padas 706 utilizadas no visor 700. Para modalidades onde quatro ou mais lâmpadas de cores distintas são empregadas, o módulo de processamento de entrada irá transformar os dados de um espaço de entrada de 3 cores e mapeá-los para coordenadas apropriadas ao espaço de 4 cores.

O módulo de processamento de entrada 718 produz na saída os conjuntos de dados de subestrutura para o módulo de controle de memória 720. O módulo de controle de memória 720 armazena então os conjuntos de dados de subestrutura no tampão de estrutura 722. O tampão de estrutura é preferencialmente uma memória de acesso aleatório, embora possam ser utilizados outros tipos de memória série sem se afastar do âmbito da inven- ção. O módulo de controle de memória 720, em uma implementação, arma- zena o conjunto de dados de subestrutura em uma localização predetermi- nada da memória com base na cor e na significância em um esquema de codificação do conjunto de dados de subestrutura. Em outras implementa- ções, o módulo de controle de memória 720 armazena o conjunto de dados de subestrutura em uma localização de memória determinada dinamicamen- te e armazena essa localização em uma tabela de consulta para identifica- ção posterior. Em uma implementação particular, o tampão de estrutura 722 é configurado para o armazenamento de planos binários.

O módulo de controle de memória 720 também é responsável por, aquando de uma instrução do módulo de controle de temporização 724, recuperar conjuntos de dados de subimagem do tampão de estrutura 722 e fazê-los sair para os controladores de dados 708. Os controladores de dados 708 carregam os dados de saída do módulo de controle de memória 720 para os moduladores de luz da rede de moduladores de luz 702. O módulo de controle de memória 720 produz na saída os dados nos conjuntos de da- dos de subimagem em uma linha de cada vez. Em uma implementação, o tampão de estrutura 722 inclui dois tampões, cujos papéis alternam. En- quanto o módulo de controle de memória 720 armazena planos binários re- centemente gerados correspondentes a uma nova estrutura de imagem em um tampão, ele extrai planos binários correspondentes à estrutura de ima- gem anteriormente recebida do outro tampão para fazer sair para a rede de moduladores de luz 702. Ambas as memórias podem encontrar-se dentro do mesmo circuito, separadas apenas pelo endereço.

O módulo de controle de temporização 724 gere a saída através do controlador 704 de dados e sinais de comando de acordo com uma se- qüência de saída. A seqüência de saída inclui a ordem e temporização com que os conjuntos de dados de subestrutura são feitos sair para a rede de moduladores de luz 702 e a temporização e o carácter de ocorrências de iluminação. A seqüência de saída, em algumas implementações, inclui tam- bém ocorrências de atuação global. Pelo menos alguns dos parâmetros que definem a seqüência de saída são armazenados em memória volátil. Esta memória volátil é referida como tabela de armazenamento de cronograma 726. Uma tabela incluindo os dados armazenados na tabela de armazena- mento de cronograma 726 é aqui referida como uma "tabela de cronograma" ou alternativamente como uma "tabela de seqüência". Os dados aí armaze- nados não necessitam na realidade de ser armazenados em formato de ta- bela. Conceitualmente, os dados armazenados na tabela de armazenamento de cronograma 726 são mais fáceis de compreender para um ser humano se forem apresentados em formato de tabela. A estrutura de dados efetiva utili- zada para armazenar dados de seqüência de saída pode ser, por exemplo, uma série de seqüências de bits. Cada seqüência de bits inclui uma série de palavras codificadas correspondentes a valores de temporização, memória, endereços e dados de iluminação. Podem ser empregadas outras estruturas de dados sem se afastar do âmbito da invenção.

Alguns parâmetros de seqüência de saída podem ser armaze- nados como lógica na forma de condutores físicos no módulo de controle de temporização 724. Por exemplo, a lógica incorporada no módulo de controle de temporização para esperar até uma ocorrência particular no tempo pode exprimir-se como a seguir se descreve: mycount <= mycount + 1; if mycount = 1324 then triggersignal <= T; else

triggersignal <= Ό';

Esta lógica emprega um contador que incrementa em cada ciclo de relógio. Quando o contador de relógio chega ao valor de temporização 1324 é enviado um sinal de disparo. Por exemplo, o sinal de disparo pode ser enviado ao módulo de controle de memória 720 para iniciar o carrega- mento de um plano binário para os moduladores. Ou, o sinal de disparo po- deria ser enviado ao controlador de lâmpada 706 para ligar ou desligar a lâmpada. No exemplo acima, a lógica assume a forma de circuitos lógicos construída diretamente no módulo de controle de temporização 724. O pa- râmetro de temporização particular 1324 é um valor escalar contido na se- quência de comando. Em outra implementação do módulo de controle de temporização 724, a lógica não inclui um valor específico para um número de impulsos de relógio a esperar, mas refere-se em vez disso a um de uma série de valores de temporização que estão armazenados na tabela de ar- mazenamento de cronograma 726. (

Os parâmetros de seqüência de saída armazenados na tabela de armazenamento de cronograma 726 variam em diferentes modalidades da invenção. Em uma modalidade, a tabela de armazenamento de crono- grama 726 armazena valores de temporização associados a cada conjunto de dados de subestrutura. Por exemplo, a tabela de armazenamento de cro- nograma 726 pode armazenar valores de temporização associados ao início de cada ocorrência de endereçamento na seqüência de saída, bem como valores de temporização associados a ocorrências de iluminação e/ou apa- gamento de lâmpada. Em outras modalidades, a tabela de armazenamento de cronograma 726 armazena valores de intensidade de lâmpada em vez de ou para além de valores de temporização associados a ocorrências de ende- reçamento. Em várias modalidades, a tabela de armazenamento de crono- grama 726 armazena um identificador que indica onde cada conjunto de da- dos de subestrutura está armazenado no tampão de estrutura 722, e os da- dos de iluminação que indicam a cor ou cores associadas com cada conjun- to de dados de subestrutura respectivo.

A natureza dos valores de temporização armazenados na tabela de armazenamento de cronograma 726 pode variar em função da implemen- tação específica do controlador 704. O valor de temporização, conforme ar- mazenado na tabela de armazenamento de cronograma 726, em uma im- plementação, é um número de ciclos de relógio, que por exemplo, passaram desde o início da apresentação de uma estrutura de imagem, ou desde que a última ocorrência de endereçamento ou de lâmpada foi ativada. Em alter- nativa, o valor de temporização pode ser um valor de tempo efetivo, arma- zenado em microssegundos ou milissegundos.

A tabela 1 é uma tabela de cronograma ilustrativa que ilustra parâmetros adequados para armazenamento na tabela de armazenamento de cronograma 726 para serem usados pelo módulo de controle de tempori- zação 724. Várias tabelas de cronograma ilustrativas adicionais são descri- tas em mais detalhe em relação às Figuras 13, 14A-B, 15-17 e 19.

<table>table see original document page 46</column></row><table>

Tabela 1: Tabela de Cronograma 1 (2a parte)

A tabela de cronograma Tabela 1 inclui dois valores de tempori- zação para cada conjunto de dados de subestrutura, um tempo de endere- çamento e um tempo de iluminação de lâmpada. Os tempos de endereça- mento ATO-AT(n-l) estão associados a tempos nos quais o módulo de con- trole de memória 720 produz na saída um conjunto de dados de subestrutura respectivo, neste caso um plano binário, para a rede de moduladores de luz 702. Os tempos de iluminação de lâmpada LT0-LT(n-1) estão associados a tempos nos quais as lâmpadas correspondentes estão iluminadas. De fato, cada valor de tempo na tabela de cronograma pode provocar mais do que uma ocorrência. Por exemplo, em algumas técnicas de escala de cinzentos, a atividade de lâmpada está sincronizada com a atuação dos moduladores de luz para evitar iluminar os moduladores de luz quando eles não estão em um estado de endereçados. Deste modo, em algumas implementações, os tempos de endereçamento AT, não provocam apenas ocorrências de ende- reçamento, eles também provocam ocorrências de apagamento de lâmpa- das. De forma semelhante, em outras implementações, ocorrências de apa- gamento de lâmpadas também provocam ocorrências de endereçamento.

Os dados de endereço, chamados na tabela como "localização na memória do conjunto de dados de subestrutura", na tabela de cronogra- ma podem ser armazenados de inúmeras formas. Por exemplo, em uma im- plementação, o endereço é uma localização de memória específica no tam- pão de estrutura do início do plano binário correspondente, referenciado por números de tampão, coluna e linha. Em outra implementação o endereço armazenado na tabela de armazenamento de cronograma 726 é um identifi- cador para usar em conjunto com uma tabela de consulta mantida pelo mó- dulo de controle de memória 720. Por exemplo, o identificador pode ter uma estrutura de palavra binária simples de 6 bits "xxxxxx" onde os primeiros 2 bits identificam a cor associada ao plano binário, enquanto que os 4 bits se- guintes referem-se à significância do plano binário. A localização efetiva do plano binário é então armazenada em uma tabela de consulta mantida pelo módulo de controle de memória 720 quando o módulo de controle de memó- ria 720 armazena o plano binário no tampão de estrutura. Em outras imple- mentações as localizações de memória para planos binários na seqüência de saída podem ser armazenadas como lógica na forma de condutores físi- cos no módulo de controle de temporização 724.

O módulo de controle de temporização 724 pode recuperar en- tradas de tabela de cronograma utilizando vários métodos diferentes. Em uma implementação a ordem das entradas na tabela de cronograma é fixa; o módulo de controle de temporização 724 recupera cada entrada por ordem até chegar a uma entrada especial que indica o fim da seqüência. Em alter- nativa, uma entrada da tabela de seqüência pode conter códigos que condu- zem o módulo de controle de temporização 724 a recuperar uma entrada que pode ser diferente da entrada seguinte na tabela. Estes campos adicio- nais podem incorporar a capacidade de realizar desvios, ramificações, e ci- clos por analogia com as características de controle de um conjunto de ins- truções padrão de microprocessador. Estas modificações no controle de flu- xo do funcionamento do módulo de controle de temporização 724 possibili- tam uma redução da dimensão da tabela de seqüência.

O visor de visão direta 700 inclui também uma ligação de pro- gramação 730. A ligação de programação 730 fornece um dispositivo atra- vés do qual a tabela de armazenamento de cronograma 726 pode ser modi- ficada por circuitos externos ou computadores. Em outras modalidades a ligação de programação liga diretamente a um processador de sistema den- tro do mesmo invólucro como o visor de visão direta 700. O processador de sistema pode ser programado para alterar a a tabela de armazenamento de cronograma de acordo com o tipo de imagem ou dados a serem apresenta- dos pelo visor 700. O processador externo, utilizando a ligação de progra- mação 730, consegue modificar os parâmetros armazenados na tabela de armazenamento de cronograma 726 para alterar a seqüência de saída utili- zada pelo controlador 704. Por exemplo, a ligação de programação 730 po- de ser utilizada para alterar os parâmetros de temporização armazenados na tabela de armazenamento de cronograma 726 para acomodar diferentes débitos de estrutura. Os parâmetros de temporização associados a cada plano binário e o número de planos binários apresentados podem ser modifi- cados pela ligação de programação 730 para ajustar o número de cores ou a escala de cinzentos que o visor pode fornecer. O brilho médio pode ser ajus- tado através da alteração dos valores de intensidade da lâmpada. A satura- ção da cor pode ser modificada pela ligação de programação através da al- teração da percentagem de brilho formado utilizando um campo de cor bran- co ou ajustando a mistura de cores (descrito novamente em relação à Figura 17).

O visor de visão direta inclui um conjunto de lâmpadas 706 para iluminar a rede de moduladores de luz 702. Em uma implementação, o visor de visão direta 700 inclui uma lâmpada vermelha, uma lâmpada verde, e uma lâmpada azul. Em uma outra implementação, o visor de visão direta 700 também inclui uma lâmpada branca. Ainda em outra implementação, o visor de visão direta 700 inclui múltiplas lâmpadas para cada cor espaçadas ao longo de um lado da rede de moduladores de luz 702.

Para além da combinação das cores vermelha, verde, azul, branca, são possíveis outras combinações de lâmpadas o que expande o espaço ou gama de cores alcançáveis. Uma combinação vantajosa de 4 co- res de lâmpadas com gama de cores expandida é vermelho, azul, verde-real (cerca de 520 nm) mais verde-papagaio (cerca de 550 nm). Uma outra com- binação de 5 cores que expande a gama de cores é vermelho, verde, azul, verde-azulado, e amarelo. Um conjunto de 5 cores análogo ao bem conheci- do modelo de cor YIQ (Y - luminância, IQ - crominância) pode ser estabele- cido com as lâmpadas branca, laranja, azul, púrpura e verde. Um conjunto de 5 cores análogo ao bem conhecido modelo de cor YUV (Y - luminância, UV - crominância) pode ser estabelecido com as lâmpadas branca, azul, amarela, vermelha, e verde-azulado.

São possíveis outras combinações de lâmpadas. Por exemplo, um espaço de 6 cores vantajoso pode ser estabelecido com as cores das lâmpadas vermelha, verde, azul, verde-azulado, magenta, e amarelo. Um espaço de 6 cores pode também ser estabelecido com as cores branca, ver- de-azulado, magenta, amarelo, laranja e verde. Um elevado número de ou- tras combinações de conjuntos de 4 cores e de 5 cores pode ser obtido de entre as cores já acima listadas. Outras combinações de 6,7, 8 ou 9 lâmpa- das com cores diferentes podem ser produzidas a partir das cores acima listadas. Podem ser empregadas cores adicionais utilizando lâmpadas com espectro situado em um ponto intermédio das cores acima listadas.

O visor de visão direta 700 inclui também um número de conjun- tos de circuitos controladores 708, 710, 714, e 716 controlados por, e em comunicação elétrica com as várias componentes do controlador 704. O vi- sor de visão direta 700 inclui um conjunto de controladores de leitura 708 para autorizar a escrita em cada uma das linhas da rede de moduladores de luz em seqüência. Os controladores de leitura 708 são controlados por, e estão em comunicação elétrica com o módulo de controle de temporização 724. Os controladores de dados 710 estão em comunicação elétrica com o controle de memória 720. O visor de visão direta 700 pode incluir um circuito controlador 710 para cada coluna na rede de moduladores de luz 702, ou ele pode ter um número menor de controladores de dados 710, cada um res- ponsável por carregar dados em múltiplas colunas da rede de moduladores de luz 702.

O visor de visão direta 700 inclui uma série de controladores comuns 714, incluindo controladores de atuação global, controladores de tensão de comando, e, em algumas modalidades, controladores de tensão comum adicionais. Os controladores comuns 714 estão em comunicação elétrica com o módulo de controle de temporização 724 e com os modulado- res de luz em múltiplas linhas e múltiplas colunas da rede de moduladores de luz 702.

As lâmpadas 706 são controladas por controladores de lâmpada 716. As lâmpadas podem estar em comunicação elétrica com o módulo de controle de memória 720 e/ou com o módulo de controle de temporização 724. O módulo de controle de temporização 724 controla a temporização da iluminação das lâmpadas 706. A informação de intensidade de iluminação pode também ser fornecida pelo módulo de controle de temporização 724, ou ela pode ser fornecida pelo módulo de controle de memória 720.

Alguns dispositivos eletrônicos que empregam visores de acordo com esta invenção empregam variações na concepção do controlador 704. Para esses visores o controlador não inclui um módulo de processamento de entrada nem um tampão de estrutura. Em vez disso, o processador de sis- tema ligado ao dispositivo eletrônico fornece uma seqüência de saída pré- formatada de planos binários para apresentação pelo controlador, controla- dores, e pela rede de MEMS moduladores de luz. Nesse visor o módulo de controle de temporização coordena a saída de dados de plano binário para a rede de moduladores e controla a iluminação de lâmpadas associadas a ca- da um dos planos binários. O módulo de controle de temporização pode fa- zer referência a uma tabela de armazenamento de cronograma, dentro da qual estão armazenados valores de temporização para endereçamento e ocorrências de lâmpada e/ou intensidades de lâmpada associados a cada um dos planos binários.

A Figura 8 é um fluxograma de um método de apresentação ví- deo 800 (o "método de apresentação 800") adequado para utilização através de um visor de visão direta como seja o visor de visão direta 700 da Figura 7, de acordo com uma modalidade ilustrativa da invenção. Fazendo referên- cia às Figuras 7 e 8, o método de apresentação 800 começa com o forneci- mento de uma rede de moduladores de luz (etapa 801), como seja a rede de moduladores de luz 702. Então o método de apresentação 800 prossegue com dois processos inter-relacionados, que funcionam em paralelo. O pri- meiro processo é referido aqui como um processo de processamento de i- magem 802 do método de apresentação 800. O segundo processo é referido como um processo de apresentação 804.

O processo de processamento de imagem 802 começa com a recepção de um sinal de imagem (etapa 806) através da entrada de vídeo 718. Conforme acima descrito, o sinal de imagem codifica uma ou mais es- truturas de imagem para apresentar no visor de visão direta 700. Em uma modalidade, o sinal de imagem é recebido conforme indicado na Figura 6A. Isto é, os dados para cada pixel são recebidos seqüencialmente, pixel a pi- xel, linha a linha. Os dados para um dado pixel incluem um ou mais bits para cada componente de cor do pixel.

Ao receber dados para uma estrutura de imagem (etapa 806), o controlador 704 do visor de visão direta 700 obtém uma pluralidade de con- juntos de dados de subestrutura para a estrutura de imagem (etapa 808). Preferencialmente, o módulo de processamento de entrada 718 do controla- dor 704 obtém uma pluralidade de planos binários com base nos dados no sinal de imagem 717 conforme acima descrito em relação às Figuras 6A-6C. O processo de imagem continua na etapa 810, em que os conjuntos de da- dos de subestrutura são armazenados na memória. Preferencialmente, os planos binários são armazenados no tampão de estrutura 722, de acordo com informação de endereço que lhes permite serem aleatoriamente acedi- dos em um momento mais tarde no processo.

O processo de apresentação 804 começa com o início da apre- sentação de uma estrutura de imagem (etapa 812), por exemplo, em respos- ta à detecção de um impulso vsync (sincronização vertica) no sinal de entra- da 717. Então, o primeiro conjunto de dados de subestrutura correspondente à estrutura de imagem é feito sair pelo módulo de controle de memória 720 (etapa 814) para a rede de moduladores de luz 702 em uma ocorrência de endereçamento. O endereço de memória deste conjunto de dados de subes- trutura é determinado com base em dados da tabela de armazenamento de cronograma 726. Preferencialmente, o conjunto de dados de subestrutura é um plano binário. Após os moduladores endereçados no primeiro conjunto de dados de subestrutura alcançarem o estado indicado no conjunto de da- dos de subestrutura, a lâmpada ou lâmpadas correspondentes ao conjunto de dados de subestrutura carregado para os moduladores de luz é iluminada (etapa 816). O instante no qual a luz é iluminada pode ser regulado por um valor de temporização armazenado na tabela de armazenamento de crono- grama 726 associado à subestrutura de imagem. A lâmpada permanece a- cesa até a próxima vez que os moduladores de luz na rede de moduladores de luz começam a mudar de estado, instante no qual a lâmpada se apaga. O instante de apagamento, também, pode ser determinado com base em um valor de temporização armazenado na tabela de armazenamento de crono- grama 726. Dependendo da técnica de endereçamento implementada pelo controlador 704, o instante de apagamento pode ser antes ou depois da pró- xima ocorrência de endereçamento começar.

Após a rede de moduladores de luz estar iluminada, mas não necessariamente antes ou ao mesmo tempo que a lâmpada se apaga, o controlador 704 determina, com base na seqüência de saída, se a subestru- tura de imagem recentemente apresentada é a última subestrutura de ima- gem a ser apresentada para a estrutura de imagem (bloco decisor 818). Se não for a última subestrutura de imagem, o próximo conjunto de dados de subestrutura é carregado para a rede de moduladores de luz 702 em uma outra ocorrência de endereçamento (etapa 814). Se a subestrutura de ima- gem recentemente apresentada é a última subestrutura de imagem de uma estrutura de imagem, o controlador 704 espera pelo início da apresentação de uma ocorrência de início de apresentação subsequente (etapa 812).

A Figura 9 é um fluxograma mais detalhado de um processo de apresentação 900 ilustrativo adequado para usar como parte do método de apresentação 800 para apresentar imagens no visor de visão direta 700. No processo de apresentação 900, os conjuntos de dados de subestrutura em- pregados pelo visor de visão direta são planos binários. O processo de apre- sentação 900 começa com o início da apresentação de uma estrutura de ima- gem (etapa 902). Por exemplo, a apresentação de uma estrutura de imagem pode ser iniciada (etapa 902) em resposta à detecção pelo controlador 704 de um impulso vsync no sinal de imagem 717. De seguida, o plano binário cor- respondente à estrutura de imagem é feito sair pelo controlador 704 à rede de moduladores de luz 702 (etapa 904). Cada linha do conjunto de dados de subestrutura é carregada seqüencialmente. À medida que cada linha é ende- reçada, o controlador 704 espera um tempo suficiente para garantir que os moduladores de luz na respectiva linha atuam antes do início do endereça- mento da linha seguinte na rede de moduladores de luz 702. Durante este tempo, como os estados dos moduladores de luz na rede de moduladores de luz 702 estão em fluxo, as lâmpadas do visor de visão direta 700 permanecem desligadas.

Após esperar um tempo suficiente para garantir que todas as linhas da rede de moduladores de luz 702 atuaram de acordo com os dados no plano binário, a lâmpada colorida 702 correspondente ao plano binário é iluminada (etapa 906), apresentando deste modo a imagem de subestrutura correspondente ao plano binário carregado para a rede de moduladores de luz 702. Em uma implementação, este tempo de espera é armazenado na tabela de armazenamento de cronograma 726. Em outras implementações, este tempo de espera é um valor fixo na forma de condutores físicos no mó- dulo de controle de temporização 724 como um número de ciclos de relógio a seguir ao início de uma ocorrência de endereçamento. O controlador então espera durante um período de tempo arma- zenado na tabela de armazenamento de dados cronograma 726 associado à imagem de subestrutura antes de apagar a lâmpada (etapa 908). No bloco decisor 910, o controlador 704 determina se a subestrutura de imagem mais recentemente apresentada é a última subestrutura de imagem da estrutura de imagem a ser apresentada. Se a subestrutura de imagem mais recente- mente apresentada for a última subestrutura de imagem para a estrutura de imagem, o controlador espera pelo início da apresentação de uma estrutura de imagem subsequente (etapa 902). Se não for a última subestrutura de imagem para a estrutura de imagem, o controlador 704 começa a carregar o plano binário seguinte (etapa 904) para a rede de moduladores de luz 702. Esta ocorrência de endereçamento pode ser provocada diretamente pelo apagamento da lâmpada na etapa 908, ou pode começar após um tempo associado a um valor de temporização armazenado na tabela de armaze- namento de cronograma 726 ter decorrido.

A Figura 10 é um diagrama temporal 1000 que corresponde a uma implementação do processo de apresentação 900 que utiliza uma se- qüência de saída tendo como parâmetros os valores armazenados na Tabe- la 1 tabela de cronograma. O diagrama temporal 1000 corresponde a um processo de apresentação de codificação de escala de cinzentos por divisão no tempo através da apresentação de quatro subestruturas de imagem para cada uma das três componentes de cor (vermelho, verde, e azul) da estrutu- ra de imagem. Cada subestrutura de imagem apresentada de uma dada cor é apresentada com a mesma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, implementando deste modo um esquema de ponderação binário para as subestruturas de imagem.

A apresentação de uma estrutura de imagem começa com a de- tecção de um impulso vsync. Conforme indicado no diagrama de temporiza- ção e na Tabela 1 tabela de cronograma, o primeiro conjunto de dados de subestrutura R3, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. De acordo com a Tabela 1 tabela de cronograma, a lâmpada vermelha é então iluminada no instante de tempo LTO. O LTO é selecionado de forma a ocorrer após cada uma das linhas na rede de moduladores de luz 702 ter sido endereçada, e os moduladores de luz aí incluídos terem atuado. No instante de tempo AT1, o controlador 704 do visor de visão direta apaga a lâmpada vermelha e co- meça a carregar o plano binário subsequente, R2, para a rede de modulado- res de luz 702. De acordo com a Tabela 1 tabela de cronograma, este plano binário é armazenado começando na localização de memória M1. O proces- so repete-se até que todos os planos binários identificados na Tabela 1 tabe- Ia de cronograma terem sido apresentados. Por exemplo, no instante de tempo AT4, o controlador 704 apaga a lâmpada vermelha e começa a carre- gar o plano binário verde mais significativo, G3, para a rede de moduladores de luz 702. De forma semelhante, no instante de tempo LT6, o controlador 704 liga a lâmpada verde até ao instante de tempo AT7, altura em que é tempo de ser novamente apagada.

O período de tempo entre impulsos de vsync no diagrama tem- poral é indicado pelo símbolo FT, que indica o tempo de uma estrutura. Em algumas implementações os tempos de endereçamento ATO, AT1, etc. bem como os tempos de iluminação de lâmpada LTO, LT1, etc. são concebidos para completar 4 subestruturas de imagem por cor dentro de um tempo de estrutura FT de 16,6 milissegundos, isto é, de acordo com um débito de es- trutura de 60 Hz. Em outras implementações os valores de temporização armazenados na tabela de armazenamento de cronograma 726 podem ser alterados para completar 4 subestruturas de imagem por cor dentro de um tempo de estrutura FT de 33,3 milissegundos, isto é de acordo com um débi- to de estrutura de 30 Hz. Em outras implementações podem ser empregados débitos de estrutura tão baixos como 24 Hz ou débitos de estrutura acima dos 100 Hz.

Na implementação particular de codificação de escala de cinzen- tos por divisão no tempo ilustrada pelo diagrama temporal 1000, o controla- dor produz na saída 4 subestruturas de imagem para a rede 702 de modula- dores de luz para cada cor a ser apresentada. A iluminação de cada uma das 4 subestruturas de imagem é ponderada de acordo com a série binária 1,2,4,8. O processo de apresentação no diagrama temporal 1000, por con- seguinte, apresenta uma palavra binária de 4 dígitos para escala de cinzen- tos em cada cor, isto é, ela é capaz de apresentar 16 níveis distintos de es- cala de cinzentos para cada cor, apesar do carregamento de apenas 4 su- bimagens por cor. Através de combinações das cores, a implementação do diagrama temporal 1000 é capaz de apresentar mais de 4000 cores distin- tas.

Em outras implementações do processo de apresentação 800 as subestruturas de imagem na seqüência de subestruturas de imagem não necessitam de ser ponderadas de acordo com a série binária 1,2,4,8, etc. Conforme acima mencionado, o uso de ponderação com base 3 pode ser útil como uma forma de expressar conjuntos de dados de subestrutura obtidos a partir de um esquema de codificação ternário. Ainda outras implementações empregam um esquema de codificação misto. Por exemplo, as subestrutu- ras de imagem associadas aos bits menos significativos podem ser obtidas e iluminadas de acordo com um esquema de ponderação binário, enquanto as subestruturas de imagem associadas aos bits mais significativos podem ser obtidas e iluminadas com um esquema de ponderação mais linear. Esta co- dificação mista ajuda a reduzir as grandes diferenças em períodos de ilumi- nação para os bits mais significativos e é útil na redução de perturbações na imagem tais como contornos dinâmicos falsos.

A Figura 11 é um fluxograma mais detalhado de um processo de apresentação 1100 ilustrativo adequado para usar como parte do método de apresentação 800 para apresentar imagens no visor de visão direta 700. Tal como no processo de apresentação 900, o processo de apresentação 1100 utiliza planos binários para conjuntos de dados de subestrutura. Em contras- te com o processo de apresentação 900, no entanto, o processo de apresen- tação 1100 inclui uma funcionalidade de atuação global. Em um visor Litili- zando atuação global, os pixels em múltiplas linhas e múltiplas colunas do visor são endereçados antes de qualquer dos atuadores atuarem. No pro- cesso de apresentação 1100, todas as linhas do visor são endereçadas an- tes da atuação. Deste modo, enquanto que no processo de apresentação 900, um controlador tem que esperar uma certa quantidade de tempo após carregar dados para cada linha de moduladores de luz para permitir tempo suficiente para que os moduladores de luz atuem, no processo de apresen- tação 1100, o controlador necessita apenas de esperar este "tempo de atua- ção" uma vez, após todas as linhas terem sido endereçadas. Uma matriz de controle capaz de fornecer uma funcionalidade de atuação global está des- crita acima em relação à Figura 3D.

O processo de apresentação 1100 começa com o início da apre- sentação de uma nova estrutura de imagem (etapa 1102). Esse início pode ser produzido através da detecção de um impulso de tensão vsync no sinal de imagem 717. Então, em um instante de tempo armazenado na tabela de armazenamento de cronograma 726 após o início do processo de apresen- tação para a estrutura de imagem, o controlador 704 começa a carregar o 15 primeiro plano binário para os moduladores de luz da rede de moduladores de luz 702 (etapa 1104).

Na etapa 1106, qualquer lâmpada que se encontre acesa é apa- gada. A etapa 1106 pode ocorrer durante ou antes do carregamento de um plano binário em particular (etapa 1104) estar completo, dependendo da sig- nificância do plano binário. Por exemplo, em algumas modalidades, para manter a ponderação binária dos planos binários relativamente a cada um deles, alguns planos binários podem necesitar de ser iluminados por um pe- ríodo de tempo que seja menor que a quantidade de tempo que leva a car- regar o plano binário seguinte para a rede de moduladores de luz 702. Deste modo, uma lâmpada iluminando um tal plano binário é apagada, enquanto o plano binário seguinte estiver a ser carregado para a rede de moduladores de luz (etapa 1104). Para garantir que as lâmpadas são apagadas na altura certa, em uma modalidade, um valor de temporização é armazenado na ta- bela de armazenamento de cronograma 726 para indicar a altura correta para a luz se apagar.

Quando o controlador 704 completou o carregamento de um da- do plano binário para a rede de moduladores de luz 702 (etapa 1104) e apa- gou todas as lâmpadas iluminadas (etapa 1106), o controlador 704 emite um comando de atuação global (etapa 1108) para um controlador de atuação global, fazendo com que todos os moduladores de luz na rede de modulado- res de luz 702 atuem substancialmente ao mesmo tempo. Os controladores de atuação global representam um tipo de controlador comum 714 incluído como parte do visor 700. Os controladores de atuação global podem ligar-se a moduladores na rede de moduladores de luz, por exemplo, através de interconectores de atuação global como seja o interconector 354 da matriz de controle 340.

Em algumas implementações a etapa 1108, atua globalmente, inclui uma série de etapas ou comandos emitidos pelo módulo de controle de temporização 724. Por exemplo, em certas matrizes de controle descritas no documento com o N0 de série 11/607,715 dos Estados Unidos, a etapa de atuação global pode envolver uma (primeira) carga de mecanismos de obtu- ração através de um interconector de carregamento, seguida por uma (se- gunda) condução de um interconector comum de obturador para o potencial de terra (situação em que todos os moduladores de luz comumente ligados passam para o seu estado fechado), seguido após um período de espera constante para a atuação do obturador, seguido por uma (terceira) ligação à terra do interconector de atuação global (situação em que apenas obturado- res selecionados passam para os seus designados estados abertos). Cada um dos interconectores de carregamento, interconectores de obturador co- mum, e interconectores de atuação global está ligado a um circuito controla- dor separado, sensível aos sinais de disparo enviados nos instantes de tem- po apropriados de acordo com valores de temporização armazenados no módulo de controle de temporização 724.

Após esperar o tempo de atuação dos moduladores de luz, o controlador 704 emite um comando de iluminação (etapa 1110) para os con- troladores de lâmpada para ligar a lâmpada correspondente ao plano binário recentemente carregado. O tempo de atuação é o mesmo para cada plano binário carregado, e por isso não necessita de ser armazenado na tabela de armazenamento de cronograma 726. Ele pode estar permanentemente ar- mazenado no módulo de controle de temporização 724 em equipamento, programa em ROM (Memória Só de Leitura), ou programa.

Após a lâmpada correspondente ao plano binário ser iluminada (etapa 1110), no bloco decisor 1112, o controlador 704 determina, com base na seqüência de saída, se o plano binário atualmente carregado é o último plano binário para a estrutura de imagem ser apresentada. Em caso afirma- tivo, o controlador 704 aguarda o início da apresentação da estrutura de i- magem seguinte (etapa 1102). De outro modo, o controlador 704 começa a carregar o plano binário seguinte para a rede de moduladores de luz 702.

A Figura 12 é um diagrama temporal 1200 que corresponde a uma implementação do processo de apresentação 1100 que utiliza uma se- qüência de saída tendo como parâmetros os valores armazenados na Tabe- la 1 tabela de cronograma. Embora os processos de apresentação corres- pondentes às Figuras 10 e 12 utilizem parâmetros armazenados semelhan- tes, o seu funcionamento é bastante diferente. Semelhante ao processo de apresentação correspondente ao diagrama temporal 1000 da Figura 10, o processo de apresentação correspondente ao diagrama temporal 1200 usa um processo de endereçamento de codificação de escala de cinzentos por divisão no tempo no qual estruturas de imagem são apresentadas através da apresentação de quatro subestruturas de imagem para cada uma das três componentes de cor (vermelho, verde, e azul) da estrutura de imagem. Cada subestrutura de imagem apresentada de uma dada cor é apresentada com a mesma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, implementando deste modo um esquema de pondera- ção binário para as subestruturas de imagem. No entanto, o processo de apresentação correspondente ao diagrama temporal 1200 difere do diagra- ma temporal 1000 no sentido em que incorpora a funcionalidade de atuação global descrita no processo de apresentação 1100. Como tal, as lâmpadas no visor são iluminadas durante uma porção de tempo significativamente maior do tempo da estrutura. O visor pode por conseguinte ou apresentar imagens mais brilhantes, ou pode funcionar com as sua lâmpadas em níveis de consumo mais baixos embora mantendo o mesmo nível de brilho. Como o brilho e o consumo de energia não estão relacionados de forma linear, o modo de funcionamento com nível de iluminação mais baixo, embora forne- ça brilho equivalente na imagem, consome menos energia.

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1200 começa com a detecção de um impulso vsync. Conforme indicado no diagrama temporal e na Tabela 1 tabela de cronograma, o plano binário R3, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito sair a última linha de dados para um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global. Após esperar o tempo de atuação, o controlador 704 faz com que a lâmpada vermelha se ilumine. Como indicado acima, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporização correspondente necessita de ser armazenado na tabela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT1, o controlador 704 começa a carregar o plano binário R2 subsequente, o qual, de acordo com a tabela de cronograma, é armazenado começando na localização de memória M1, para a rede de moduladores de luz 702.

Os tempos de apagamento de lâmpada LT0-LT11 ocorrem em instantes de tempo armazenados na tabela de armazenamento de crono- grama 726. Os tempos podem ser armazenados em termos de ciclos de re- lógio a seguir à detecção de um impulso vsync, ou podem ser armazenados em termos de ciclos de relógio a seguir ao começo do carregamento do pla- no binário anterior para a rede de moduladores de luz 702. Para planos biná- rios que são para ser iluminados durante um período mais longo que o tem- po que leva a carregar um plano binário para a rede de moduladores de luz 702, os tempos de apagamento de lâmpada estão definidos na tabela de cronograma para coincidirem com a conclusão de uma ocorrência de ende- reçamento correspondente à subestrutura de imagem subsequente. Por e- xemplo, o LTO está configurado para ocorrer em um instante de tempo após ΑΤΟ ο que coincide com a conclusão do carregamento do plano binário R2. O LT1 está configurado para ocorrer em um instante de tempo após AT1 o que coincide com a conclusão do carregamento do plano binário R1.

Alguns planos binários, tais como RO, GO1 e B0, no entanto, des- tinam-se a estar iluminados por um período de tempo que é menor que a quantidade de tempo que leva a carregar um plano binário para a rede. Des- te modo, LT3, LT7, e LT11 ocorrem no meio de ocorrências de endereça- mento subsequentes.

Em implementações alternativas, a seqüência de iluminação de lâmpada e de endereçamento de dados pode ser invertida. Por exemplo, o endereçamento de planos binários correspondentes à subestrutura de ima- gem subsequente pode seguir-se imediatamente após a conclusão de uma ocorrência de atuação global, enquanto que a iluminação de uma lâmpada pode ser atrasada até que uma ocorrência de iluminação de lâmpada tenha começado em algum ponto após o endereçamento.

A Figura 13 é um diagrama temporal 1300 que corresponde à outra implementação do processo de apresentação 1100 que utiliza uma tabela semelhante à Tabela 2 como uma tabela de cronograma. O diagrama temporal 1300 corresponde a um processo de endereçamento de codifica- ção de intensidade de escala de cinzentos semelhante ao descrito em rela- ção à Figura 5 no sentido em que cada subestrutura de imagem para uma dado componente de cor (vermelho, verde, e azul) é iluminada durante a mesma quantidade de tempo. No entanto, em contraste com o processo de apresentação representado na Figura 5, no processo de apresentação cor- respondente ao diagrama temporal 1300, cada subestrutura de imagem de um componente de cor em particular é iluminada com metade da intensidade do que a subestrutura de imagem do componente de cor anterior, implemen- tando deste modo um esquema de ponderação binário sem variar os tempos de iluminação de lâmpada. <table>table see original document page 62</column></row><table>

Tabela 2: Tabela de Cronograma 2 (1a parte)

<table>table see original document page 62</column></row><table>

Tabela 2: Tabela de Cronograma 2 (2a parte)

Mais especificamente, a apresentação de uma estrutura de imagem no diagrama temporal 1300 começa com a detecção de um impulso vsync. Con- forme indicado no diagrama temporal e na Tabela 2 tabela de cronograma, o plano binário R3, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de ende- reçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito para sair a última linha de dados de um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global. Após esperar o tempo de atuação, o controlador faz com que a lâmpada vermelha se ilumine com uma intensidade de lâmpada ILO armazena- da na Tabela 2 tabela de cronograma. Semelhante ao processo de endereça- mento descrito em relação à Figura 12, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporiza- ção correspondente necessita de ser armazenado na tabela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT1, o controlador 704 começa a carregar o plano binário R2 subsequente, o qual, de acordo com a tabela de cronograma, é armazenado começando na localização de memória M1, para a rede de moduladores de luz 702. A subestrutura de i- magem correspondente ao plano binário R2 é iluminada com um nível de inten- sidade IL1, conforme indicado na Tabela 2, que é igual a metade do nível de intensidade IL0. De forma semelhante, o nível de intensidade IL2 para o plano binário R1 é igual a metade do nível de intensidade IL1, e o nível de intensidade IL3 para o plano binário RO é igual a metade do nível de intensidade IL2.

Para cada subestrutura de imagem, o controlador 704 pode a- pagar a lâmpada acesa aquando da conclusão de uma ocorrência de ende- reçamento correspondente à subestrutura de imagem seguinte. Como tal, nenhum valor de temporização correspondente necessita de ser armazena- do na tabela de armazenamento de cronograma 726 correspondente a tem- pos de iluminação de lâmpada.

A Figura 14A é um diagrama temporal 1400 que corresponde a uma outra implementação do processo de apresentação 1100 que utiliza uma tabela semelhante à Tabela 3 como uma tabela de cronograma. O dia- grama temporal 1400 corresponde a um processo de endereçamento de co- dificação de escala de cinzentos por divisão no tempo no qual estruturas de imagens são apresentadas através da apresentação de cinco subestruturas de imagem para cada uma das três componentes de cor (vermelho, verde, e azul) da estrutura de imagem. Ao incluir uma subestrutura de imagem extra por componente de cor o processo de apresentação correspondente ao dia- grama temporal 1400 pode apresentar duas vezes o número de níveis de escala de cinzentos em cada cor que o processo de apresentação que cor- responde ao diagrama temporal 1200. Cada subestrutura de imagem apre- sentada de uma dada cor é apresentada com a mesma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, imple- mentando deste modo um esquema de ponderação de largura de impulso binário para as subestruturas de imagem.

<formula>formula see original document page 64</formula>

Tabela 3: Tabela de Cronograma 3 (1a parte)

<formula>formula see original document page 64</formula>

Tabela 3: Tabela de Cronograma 3 (2a parte)

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1200 começa com a detecção de um impulso vsync. Conforme indicado no diagrama temporal, o plano binário R4, armaze- nado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito sair a última linha de dados de um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global. Após espe- rar o tempo de atuação, o controlador faz com que a lâmpada vermelha se ilumine. Semelhante ao processo de endereçamento descrito em relação à Figura 12, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporização correspondente ne- cessita de ser armazenado na tabela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT1, o controlador 704 começa a carregar o plano binário R3 subsequente, o qual é armazenado co- meçando na localização de memória M1, para a rede de moduladores de luz 702.

As ocorrências de tempo de apagamento de lâmpada ocorrem em instantes de tempo armazenados na tabela de armazenamento de cro- nograma 726. Os tempos podem ser armazenados em termos de ciclos de relógio a seguir à detecção de um impulso vsync, ou podem ser armazena- dos em termos de ciclos de relógio a seguir ao começo do carregamento do plano binário anterior para a rede de moduladores de luz 702. Para planos binários que são para ser iluminados durante um período mais longo que o tempo que leva a carregar um plano binário para a rede de moduladores de luz 702, os tempos de apagamento de lâmpada estão definidos na tabela de cronograma para coincidirem com a conclusão de uma ocorrência de ende- reçamento correspondente à subestrutura de imagem subsequente. Por e- xemplo, o LTO está configurado para ocorrer em um instante de tempo após ATO o que coincide com a conclusão do carregamento do plano binário R3. O LT1 está configurado para ocorrer em um instante de tempo após AT1 o que coincide com a conclusão do carregamento do plano binário R2.

Semelhante ao processo de endereçamento correspondente ao diagrama temporal 1200 da Figura 12, alguns planos binários, tais como R1 e RO, G1 e GO, e B1 e BO destinam-se a estar iluminados por um período de tempo que é menor que a quantidade de tempo que leva a carregar um pla- no binário para a rede. Deste modo, os seus tempos de apagamento de lâmpada ocorrem no meio de ocorrências de endereçamento subsequentes. Devido ao fato dos tempos de apagamento de lâmpada dependerem de os tempos de iluminação correspondentes serem menores que ou maiores que o tempo requerido para endereçamento, a tabela de cronograma correspon- dente inclui os tempos de lâmpada, por exemplo, LTO, LT1, LT2, etc. A Figura 14B é um diagrama temporal 1450 que corresponde à outra implementação do processo de apresentação 1100 que utiliza os pa- râmetros armazenados na Tabela 4 como uma tabela de cronograma. O di- agrama temporal 1450 corresponde a um processo de endereçamento de codificação e de intensidade de escala de cinzentos por divisão no tempo semelhante ao do diagrama temporal 1400, exceto que as ponderações da subimagem menos significativa e da segunda subimagem menos significati- va são alcançadas através da variação de intensidade de lâmpada para a- lém do tempo de iluminação de lâmpada. Em particular, as subestruturas de imagem correspondentes ao plano binário menos significativo e ao segundo plano binário menos significativo são iluminadas durante o mesmo período de tempo que as subestruturas de imagem correspondentes ao terceiro pla- no binário menos significativo, mas a um quarto e metade da intensidade, respectivamente. Através da combinação da intensidade da escala de cin- zentos com a divisão no tempo da escala de cinzentos, todos os planos bi- nários podem ser iluminados por um período de tempo igual ou maior que o tempo que leva a carregar um plano binário para a rede de moduladores de luz 702. Isto elimina a necessidade de os tempos de apagamento de lâmpa- da serem armazenados na tabela de armazenamento de cronograma 726.

<table>table see original document page 66</column></row><table>

Tabela 4: Tabela de Cronograma 4 (1^a parte) <table>table see original document page 67</column></row><table>

Tabela 4: Tabela de Cronograma 4 (2a parte)

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1450 começa com a detecção de um impulso vsync. Conforme indicado no diagrama de temporização e na tabela de cro- nograma 4, o plano binário R4, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito para sair a última linha de dados de um plano binário para a rede de moduladores de luz 702, o controlador 704 pro- duz na saída um comando de atuação global. Após esperar o tempo de atu- ação, o controlador faz com que a lâmpada vermelha se ilumine com uma intensidade de lâmpada ILO armazenada na tabela de armazenamento de cronograma 726. Semelhante ao processo de endereçamento descrito em relação à Figura 12, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporização corres- pondente necessita de ser armazenado na tabela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT1, o controlador 704 começa a carregar o plano binário R3 subsequente, o qual, de acordo com a tabela de cronograma, é armazenado começando na loca- lização de memória M1, para a rede de moduladores de luz 702. A subestru- tura de imagem correspondente ao plano binário R3 é iluminada com um nível de intensidade IL1, conforme indicado na Tabela 2, que é igual ao nível de intensidade IL0. De forma semelhante, o nível de intensidade IL2 para o plano binário R2 é igual ao nível de intensidade IL1. No entanto, o nível de intensidade IT3, para o plano binário R1 é metade do nível de intensidade IL2, e o nível de intensidade IT4, para o plano binário RO é metade do nível de intensidade IT3. Semelhante ao processo de apresentação descrito em relação à Figura 13, para cada subestrutura de imagem, o controlador 704 pode apagar a lâmpada acesa aquando da conclusão de uma ocorrência de endereçamento correspondente à subestrutura de imagem seguinte. Como tal, nenhum valor de temporização correspondente necessita de ser arma- zenado na tabela de armazenamento de cronograma 726 para determinar este tempo.

O diagrama temporal 1450 corresponde a um processo de apre- sentação no qual o brilho percebido de subimagens de uma seqüência de sa- ída é controlado de forma híbrida. Para algumas subestruturas de imagem na seqüência de saída, o brilho é controlado através da modificação do período de iluminação da subestrutura de imagem. Para outras subestruturas de ima- gem na seqüência de saída, o brilho é controlado através da modificação da intensidade de iluminação. É útil em um visor de visão direta fornecer a possi- bilidade de controlar tanto larguras como intensidades de impulso de forma independente. Em uma implementação deste controle independente, os con- troladores de lâmpada 714 são sensíveis a comandos de intensidade variável emitidos do módulo de controle de temporização 724 bem como a sinais de temporização ou disparo do módulo de controle de temporização 724 para a iluminação e apagamento das lâmpadas. Para largura de impulso e controle de intensidade independentes, a tabela de armazenamento de cronograma 726 armazena parâmetros que descrevem a intensidade necessária de lâm- padas para além dos valores de temporização associados com a sua ilumina- ção.

É útil definir um valor de iluminação como o produto (ou o inte- gral) de um período de iluminação (ou largura de impulso) com a intensidade dessa iluminação. Para um dado intervalo de tempo atribuído em uma se- qüência de saída para a iluminação de um plano binário há em umerosos métodos alternativos para controlar as lâmpadas para alcançar qualquer va- lor de iluminação requerido. Três destes perfis de impulso alternativos para lâmpadas apropriados para este invenção são comparados na Figura 14C. Na Figura 14C, os marcadores de tempo 1482 e 1484 determinam limites de tempo dentro dos quais um impulso de lâmpada tem que expressar o seu valor de iluminação. Em um esquema de atuação global para controlar viso- res baseados em MEMS, o marcador de tempo 1482 poderia representar o fim de um ciclo de atuação global, em que os estados do modulador estão configurados para um plano binário previamente carregado, enquanto o mar- cador de tempo 1484 pode representar o começo de um ciclo de atuação global subsequente, para configurar os estados do modulador de forma a- propriada ao plano binário subsequente. Para planos binários com menor significância, o intervalo de tempo entre os marcadores 1482 e 1484 pode ser restringido pelo tempo necessário para carregar subconjuntos de dados, por exemplo, planos binários na rede de moduladores. O intervalo de tempo disponível, nestes casos, é substancialmente mais longo que o tempo ne- cessário para iluminação do plano binário, assumindo um escalamento sim- ples das largura de impulso atribuído a bits de maior significância.

O impulso de lâmpada 1486 é um impulso apropriado para a ex- pressão de um valor de iluminação particular. A largura de impulso 1486 preenche completamente o tempo disponível entre os marcadores 1482 e 1484. A intensidade ou amplitude do impulso de lâmpada 1486 é ajustada, no entanto, para alcançar um valor de iluminação requerido. Um esquema de modulação de amplitude de acordo com o impulso de lâmpada 1486 é útil, particularmente em casos onde as eficiências de lâmpada não são Iinea- res e as eficiências de potência podem ser melhoradas através da redução das intensidades de pico requeridas das lâmpadas.

O impulso de lâmpada 1488 é um impulso apropriado para a ex- pressão do mesmo valor de iluminação que no impulso de lâmpada 1486. O valor de iluminação do impulso 1488 é expresso através de modulação de largura de impulso em vez de através de modulação de amplitude. Conforme mostrado no diagrama temporal 1400, para muitos planos binários a largura de impulso apropriada será menor que o tempo disponível conforme deter- minado pelo endereçamento dos planos binários.

A série de impulsos de lâmpada 1490 representa outro método de expressar o mesmo valor de iluminação que no impulso de lâmpada 1486. Uma série de impulsos pode expressar um valor de iluminação através do controle tanto da largura de impulsos como da freqüência dos impulsos. O valor de iluminação pode ser considerado como o produto da amplitude do impulso, o período de tempo disponível entre os marcadores 1482 e 1484, e o ciclo de funcionamento do impulso.

Os circuitos controladores de lâmpada podem ser programados para produzir qualquer dos impulsos de lâmpada alternativos acima 1486, 1488, ou 1490. Por exemplo, os circuitos controladores de lâmpada podem ser programados para aceitar uma palavra codificada para a intensidade de lâmpada do módulo de controle de temporização 724 e construir uma se- qüência de impulsos apropriados à intensidade. A intensidade pode ser vari- ada como uma função quer da amplitude do impulso quer do ciclo de funcio- namento do impulso.

A Figura 15 é um diagrama temporal 1500 que corresponde à ou- tra implementação do processo de apresentação 1100 que utiliza uma tabela de cronograma semelhante à da Tabela 5. O diagrama temporal 1500 corres- ponde a um processo de endereçamento de codificação de escala de cinzen- tos por divisão no tempo semelhante ao descrito em relação à Figura 12, ex- ceto que foram colocadas restrições nos períodos de iluminação para os bits mais significativos e foram estabelecidas regras para a ordenação dos planos binários na seqüência de apresentação. As regras de sequenciação ilustradas para o diagrama temporal 1500 são estabelecidas para ajudar a reduzir duas perturbações visuais que diminuem a qualidade da imagem em visores de campo seqüencial, isto é, distorção de cor e cintilação. A distorção de cor é reduzida através do aumento da freqüência de alterações da cor, isto é, atra- vés da alternância entre subimagens de diferentes cores a uma freqüência preferencialmente acima de 180 Hz. A cintilação é reduzida na sua manifesta- ção mais simples garantindo que os débitos de estrutura são substancialmen- te superiores a 30 Hz, isto é, garantindo que os planos binários de significân- cia semelhante que aparecem nas estruturas de imagem subsequentes estão separados por períodos de tempo menores que 25 milissegundos.

<table>table see original document page 71</column></row><table>

Tabela 5: Tabela de Cronograma 5 (2a parte)

As regras de sequenciação associadas à distorção de cor e cinti- lação podem ser implementadas através da técnica de separação de bits. Em particular, no diagrama temporal 1500, os bits mais significativos, por exemplo, R3, G3, e B3, são separados em dois, isto é: reduzidos à metade do seu período de iluminação nominal e então repetidos ou apresentados duas vezes durante o tempo de uma dada estrutura de imagem. O plano binário R3 por exemplo, é primeiro carregado para a rede de modulação na ocorrência de tempo ATO e é então carregado pela segunda vez na ocorrên- cia de tempo AT9. O período de iluminação associado ao plano binário R3 mais significativo, carregado na ocorrência de tempo AT9, é igual ao período de iluminação associado ao plano binário R2, que é carregado na ocorrência de tempo AT12. Devido ao fato de o plano binário R3 mais significativo apa- recer duas vezes na estrutura de imagem, no entanto, o valor de iluminação associado á informação contida no plano binário R3 é ainda duas vezes o atribuído ao plano binário R2 mais significativo seguinte.

Para além disso, em vez de apresentar subestruturas de ima- gem de uma imagem agrupadas por cor, conforme mostrado nos diagramas temporais 1000, 1200, 1300, 1400 e 1450, o diagrama temporal 1500 apre- senta subestruturas de imagem correspondentes a uma dada cor intercalada entre subestruturas de imagem correspondentes a outras cores. Por exem- plo, para apresentar uma imagem de acordo com o diagrama temporal 1500, um visor primeiro carrega e apresenta a primeira ocorrência do plano binário para vermelho mais significativo, R3, imediatamente seguido pelo plano bi- nário verde mais significativo, G3, imediatamente seguido pelo plano binário azul mais significativo, B3. Uma vez que os planos binários mais significati- vos foram separados, estas alterações de cor ocorrem bastante rapidamen- te, com os períodos de tempo mais longos entre alterações de cor aproxi- madamente iguais ao tempo de iluminação do plano binário seguinte mais significativo, R2. Os períodos de tempo entre a iluminação de subestruturas de imagem de cores diferentes, ilustrados como o período de tempo J no diagrama temporal 1500, são preferencialmente mantidos em menos de 4 milissegundos, mais preferencialmente inferior a 2,8 milissegundos. Os pla- nos binários menores, R1 e RO, G1 e GO, e B1 e B0, podem ser ainda agru- pados juntos, uma vez que o total dos seus tempos de iluminação é ainda inferior a 4 milissegundos.

A intercalação ou alternância entre planos binários ou cores dife- rentes ajuda a reduzir a perturbação na imagem da distorção de cor. É prefe- rível evitar agrupar a saída de planos binários por cor. Por exemplo, embora o plano binário B3 seja o terceiro dos planos binários a ser produzidos na saída pelo controlador (na ocorrência de endereçamento AT2), o apareci- mento do plano binário B3 não implica o fim de todos os possíveis apareci- mentos de planos binários vermelhos no tempo da estrutura. De fato o plano binário R1 para a cor vermelha vem imediatamente a seguir ao B3 na se- quência do diagrama temporal 1500. É preferível alternar entre planos biná- rios de cores diferentes com a freqüência mais elevada possível em uma estrutura de imagem. Para reduzir a energia associada ao refrescamento de um visor nem sempre é possível estabelecer um débito de estrutura acima de 30 Hz. Regras alternativas relacionadas com a ordenação dos planos binários po- dem ainda ser aplicadas, no entanto, para minimizar a cintilação na imagem percebida. No diagrama temporal 1500, os períodos de tempo KeL repre- sentam a separação no tempo entre acontecimentos nos quais o plano biná- rio em vermelho mais significativo, isto é, o plano binário R3 mais significati- vo é feito sair para o visor. Períodos semelhantes KeL existem entre ocor- rências sucessivas dos outros planos binários G3 e B3 mais significativos. O período de tempo K representa o tempo máximo entre a saída de planos binários mais significativos de uma dada estrutura de imagem. O período de tempo L representa o tempo máximo entre a saída de planos binários mais significativos de duas estruturas de imagem consecutivas. No diagrama temporal 1500 a soma de K + L é igual ao tempo de estrutura, e para esta modalidade, o tempo de estrutura pode durar tanto como 33 milissegundos (correspondente a um débito de estrutura de 30 Hz). A cintilação pode ainda ser reduzida em visores onde seja empregada a separação de bits, se am- bos os intervalos de tempo KeL forem mantidos abaixo de 25 milissegun- dos, preferencialmente abaixo de 17 milissegundos.

A cintilação pode surgir devido a uma variedade de fatores em que as características de um visor são repetidas em freqüências tão baixas como 30 Hz. No diagrama temporal 1500, por exemplo, os planos binários R1 e RO menos significativos são iluminados apenas uma vez em cada es- trutura, e o débito de estrutura dura tanto como 30 Hz. Por conseguinte, as imagens associadas a estes planos binários menos significativos podem contribuir para a percepção da cintilação. O método de endereçamento por bancos descrito em relação à Figura 19, no entanto, irá fornecer um outro mecanismo através do qual mesmo os planos binários menos significativos podem ser repetidos em freqüências substancialmente maiores que o débito de estrutura.

A cintilação pode também ser gerada pelas características de flutuação do plano binário. A flutuação aparece quando o espaçamento entre planos binários semelhantes não é igual na seqüência de planos binários apresentados. A cintilação aconteceria, por exemplo, se os períodos de tem- po K e L entre planos binários vermelhos MSB (mais significativos) não fosse igual. A cintilação pode ser reduzida se garantir que os períodos de tempo K e L são iguais com uma variação máxima de 10%. Esse é o período de tem- po entre uma primeira vez que o plano binário correspondente à subestrutu- ra de imagem mais significativa de um componente de cor da estrutura de imagem é feita para sair e uma segunda vez que o plano binário correspon- dente à subestrutura de imagem mais significativa do componente de cor é feita para sair dentro de 10% do período de tempo entre a segunda vez que o plano binário correspondente à subestrutura de imagem mais significativa do componente de cor é feita sair e uma vez subsequente que o plano biná- rio correspondente à subestrutura de imagem mais significativa do compo- nente de cor é feita sair.

A Figura 16 é um diagrama temporal 1600 que corresponde à outra implementação do processo de apresentação 1100 que utiliza os pa- râmetros listados na Tabela 6. O diagrama temporal 1600 corresponde a um processo de endereçamento de codificação de escala de cinzentos por divi- são no tempo no qual as estruturas de imagem são apresentadas através da apresentação de quatro subestruturas de imagem para cada componente de cor da estrutura de imagem. Cada subestrutura de imagem apresentada de uma dada cor é apresentada com a mesma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, implementando deste modo um esquema de ponderação binário para as subestruturas de imagem. O diagrama temporal 1600 é semelhante ao diagrama temporal 1200 da Figura 12, mas tem subestruturas de imagem correspondentes à cor branca, para além das cores vermelha, verde e azul, que são iluminados utilizando uma lâmpada branca. O acréscimo de uma lâmpada branca permi- te que o visor apresente imagens mais brilhantes ou que as suas lâmpadas funcionem com níveis de energia mais baixos embora mantendo o mesmo nível de brilho. Como o brilho e o consumo de energia não estão relaciona- dos de forma linear, o modo de funcionamento com nível de iluminação mais baixo, embora forneça brilho equivalente na imagem, consome menos ener- gia. Para além disso, as lâmpadas brancas são freqüentemente mais eficien- tes, isto é, elas consomem menos energia que as lâmpadas de outras cores para alcançar o mesmo brilho.

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1600 começa com a detecção de um impulso vsync. Conforme indicado no diagrama temporal e na Tabela 6 tabela de cronograma, o plano binário R3, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito sair a última linha de dados de um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global. Após esperar o tempo de atuação, o controlador faz com que a lâmpada vermelha se ilumine. Semelhante ao processo de endereçamento descrito em relação à Figura 12, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporização correspondente necessita de ser armazena- do na tabela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT4, o controlador 704 começa a carregar o primeiro dos planos binários verdes, G3, o qual, de acordo com a tabela de cronograma, é armazenado começando na localização de memória M4. No instante de tempo AT8, o controlador 704 começa a carregar o primeiro dos planos binários azuis, B3, o qual, de acordo com a tabela de cronograma, é armazenado começando na localização de memória M8. No instante de tempo AT12, o controlador 704 começa a carregar o primeiro dos planos binários brancos, W3, o qual, de acordo com a tabela de cronograma, é ar- mazenado começando na localização de memória M12. Após ter completado o endereçamento correspondente ao primeiro dos planos binários brancos, W3, e após esperar pelo tempo de atuação, o controlador faz com que a lâmpada branca se ilumine pela primeira vez.

Devido ao fato de todos os planos binários deverem ser ilumina- dos por um período mais longo que o tempo que leva a carregar um plano binário na rede de moduladores de luz 702, o controlador 704 apaga a lâmpa- da que ilumina uma subestrutura de imagem após a conclusão de uma ocor- rência de endereçamento correspondente à subestrutura de imagem subse- quente. Por exemplo, o LTO está configurado para ocorrer em um instante de tempo após ATO o que coincide com a conclusão do carregamento do plano binário R2. O LT1 está configurado para ocorrer em um instante de tempo após AT1 o que coincide com a conclusão do carregamento do plano binário R1.

O período de tempo entre impulsos de vsync no diagrama tem- poral é indicado pelo símbolo FT, que indica o tempo de uma estrutura. Em algumas implementações os tempos de endereçamento AT0, AT1, etc. bem como os tempos de iluminação de lâmpada LT0, LT1, etc. são concebidos para completar 4 subestruturas de imagem por cada uma das 4 cores dentro de um tempo de estrutura FT de 16,6 milissegundos, isto é, de acordo com um débito de estrutura de 60 Hz. Em outras implementações os valores de temporização armazenados na tabela de armazenamento de cronograma 726 podem ser alterados para completar 4 subestruturas de imagem por cor dentro de um tempo de estrutura FT de 33,3 milissegundos, isto é de acordo com um débito de estrutura de 30 Hz. Em outras implementações, débitos de estrutura tão baixos como 24 Hz podem ser empregados ou débitos de estrutura acima dos 100 Hz podem ser empregados.

<table>table see original document page 76</column></row><table>

Tabela 6: Tabela de Cronograma 6 (1a parte) <table>table see original document page 77</column></row><table>

Tabela 6: Tabela de Cronograma 6 (2a parte)

A utilização de lâmpadas brancas pode melhorar a eficiência do visor. A utilização de quatro cores distintas nas subestruturas de imagem requer alterações ao processamento de dados no módulo de processamento de entrada 718. Em vez de obter planos binários para cada uma de 3 cores diferentes, um processo de apresentação de acordo com o diagrama tempo- ral 1600 requer que os planos binários sejam armazenados de forma corres- pondente a cada uma das 4 cores diferentes. O módulo de processamento de entrada 718 pode por conseguinte para converter os dados de pixel de entrada, codificados para cores em um espaço de 3 cores, em coordenadas de cor apropriadas a um espaço de 4 cores antes de converter a estrutura de dados em planos binários.

Para além da combinação das lâmpadas vermelha, verde, azul, e branca, mostradas no diagrama temporal 1600, são possíveis outras combi- nações de lâmpadas o que expande o espaço ou gama de cores alcançáveis. Uma combinação vantajosa de 4 cores de lâmpadas com gama de cores ex- pandida é vermelho, azul, verde-real (cerca de 520 nm) mais verde-papagaio (cerca de 550 nm). Uma outra combinação de 5 cores que expande a gama de cores é vermelho, verde, azul, verde-azulado, e amarelo. Um conjunto de 5 cores análogo ao bem conhecido modelo de cor YIQ pode ser estabelecido com as lâmpadas branca, laranja, azul, púrpura e verde. Um conjunto de 5 cores análogo ao bem conhecido modelo de cor YUV pode ser estabelecido com as lâmpadas branca, azul, amarela, vermelha, e verde-azulado.

São possíveis outras combinações de lâmpadas. Por exemplo, um espaço de 6 cores vantajoso pode ser estabelecido com as cores das lâmpadas vermelha, verde, azul, verde-azulado, magenta, e amarelo. Um espaço de 6 cores pode também ser estabelecido com as cores branca, ver- de-azulado, magenta, amarelo, laranja e verde. Um elevado número de ou- tras combinações de conjuntos de 4 cores e de 5 cores pode ser obtido den- tre as cores já acima listadas. Outras combinações de 6,7, 8 ou 9 lâmpadas com cores diferentes podem ser produzidas a partir das cores acima lista- das. Podem ser empregadas cores adicionais utilizando lâmpadas com es- pectro situado em um ponto entre as cores acima listadas.

A Figura 17 é um diagrama temporal 1700 que corresponde à outra implementação do processo de apresentação 1100 que utiliza os pa- râmetros listados na tabela de cronograma da Tabela 7. O diagrama tempo- ral 1700 corresponde a um processo de apresentação de codificação híbrido e de intensidade de escala de cinzentos por divisão no tempo no qual lâm- padas de cores diferentes podem estar iluminadas em simultâneo. Embora cada subestrutura de imagem esteja iluminada através de lâmpadas de to- das as cores, as subestruturas de imagem para uma cor específica são ilu- minadas predominantemente pela lâmpada dessa cor. Por exemplo, durante períodos de iluminação para subestruturas de imagem vermelhas, a lâmpa- da vermelha é iluminada com uma intensidade maior que a lâmpada verde e a lâmpada azul. Como o brilho e o consumo de energia não estão relaciona- dos de forma linear, a utilização de múltiplas lâmpadas cada uma em um modo de funcionamento com nível de iluminação mais baixo pode requerer menos energia que alcançar o mesmo brilho utilizando uma lâmpada em um nível de iluminação mais alto.

A temporização de endereçamento é semelhante ao descrito na Figura 12 na qual cada subestrutura de imagem é apresentada com a mes- ma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, exceto para as subestruturas de imagem, correspondentes aos planos binários menos significativos que estão em vez disso cada um iluminados durante o mesmo período de tempo que a subestrutura de ima- gem anterior, mas com metade da intensidade. Como tal, as subestruturas de imagem correspondentes aos planos binários menos significativos que estão iluminados durante um período de tempo igual a ou maior que o que é requerido para carregar um plano binário para a rede.

Campo Campo Campo Campo Campo 1 2 3 4 5

<table>table see original document page 79</column></row><table>

Tabela 7: Tabela de Cronograma 7 (1a parte)

Campo Campo Campo Campo 6 7 n-1 η

<table>table see original document page 79</column></row><table>

Tabela 7: Tabela de Cronograma 7 (2a parte)

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1700 começa com a detecção de um impulso vsync. Conforme indicado no diagrama temporal e na Tabela 7 tabela de cronograma, o plano binário R3, armazenado começando na localização de memória MO, é carregado para a rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Uma vez tendo o controlador 704 feito sair a última linha de dados de um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global. Após esperar o tempo de atuação, o controlador faz com que as lâmpadas vermelha, verde e azul se iluminem com os níveis de intensidade indicados através do cronograma da Tabela 7, nomeadamente RIO, GIO e BIO1 respectivamente. Semelhante ao processo de endereçamento descrito em relação à Figura 12, uma vez que o tempo de atuação é uma constante para todas as subestruturas de imagem, nenhum valor de temporização correspondente necessita de ser armazenado na ta- bela de armazenamento de cronograma 726 para determinar este tempo. No instante de tempo AT1, o controlador 704 começa a carregar o plano binário R2 subsequente, o qual, de acordo com a tabela de cronograma, é armaze- nado começando na localização de memória M1, para a rede de modulado- res de luz 702. A subestrutura de imagem correspondente ao plano binário R2, e mais tarde a correspondente ao plano binário R1, são iluminadas cada uma com o mesmo conjunto de níveis de intensidade que para o plano biná- rio R1, conforme indicado pelo cronograma da Tabela 7. Em comparação, a subestrutura de imagem correspondente ao plano binário RO menos signifi- cativo, armazenado começando na localização de memória M3, é iluminado com metade do nível de intensidade para cada lâmpada. Isto é, os níveis de intensidade RI3, GI3 e BI3 são iguais a metade dos níveis de intensidade RIO, GIO e BI0, respectivamente. O processo continua começando no instan- te de tempo AT4, instante no qual são apresentados os planos binários nos quais a intensidade verde predomina. Então, no instante de tempo AT8, o controlador 704 começa a carregar planos binários nos quais a intensidade azul domina.

Devido ao fato de todos os planos binários serem para ser ilumi- nados durante um período de tempo mais longo que o tempo que leva a car- regar um plano binário para a rede de moduladores de luz 702, o controlador 704 apaga a lâmpada que está a iluminar uma subestrutura de imagem após a conclusão de uma ocorrência de endereçamento correspondente à subes- trutura de imagem subsequente. Por exemplo, o LTO está configurado para ocorrer em um instante de tempo após ATO o que coincide com a conclusão do carregamento do plano binário R2. O LT1 está configurado para ocorrer em um instante de tempo após AT1 o que coincide com a conclusão do car- regamento do plano binário R1.

A mistura de lâmpadas coloridas em subestruturas de imagem no diagrama temporal 1700 pode levar a melhorias na eficiência energética no visor. A mistura de cores pode ser particularmente vantajosa quando as imagens não incluem cores muito saturadas.

A Figura 18 é um fluxograma mais detalhado de um processo de apresentação 1800 ilustrativo adequado para usar como parte do método de apresentação 800 para apresentar imagens no visor de visão direta 700. Tal como no processo de apresentação 1100, o processo de apresentação 1800 utiliza planos binários para conjuntos de dados de subestrutura. O processo de apresentação 1800 inclui também uma funcionalidade de atuação global semelhante à que é utilizada no processo de apresentação 1100. O proces- so de apresentação 1800, no entanto, acrescenta uma funcionalidade de endereçamento por bancos como uma ferramenta para melhorar a eficiência de iluminação no visor.

Para muitos processos de apresentação, especialmente onde um visor carrega e apresenta números elevados de planos binários (por e- xemplo, mais do que 5) para cada componente de cor de uma imagem, tem que ser dedicado mais tempo proporcionalmente ao endereçamento do visor devido à iluminação das subimagens correspondentes. Isto é verdade mes- mo quando são empregadas técnicas de atuação global como no processo de apresentação 1100. A situação é ilustrada pelo diagrama temporal 1400 da Figura 14A. O diagrama temporal 1400 ilustra uma seqüência de 5 bits por cor com os valores de iluminação atribuídos aos planos binários de a- cordo com uma seqüência com significância binária 16:8:4:2:1. Os períodos de iluminação associados aos planos binários R1 e RO, no entanto, são con- sideravelmente mais curtos que o tempo requerido para carregar conjuntos de dados na rede apropriados ao plano binário seguinte. Como resultado, passa uma quantidade considerável de tempo entre os tempos em que as lâmpadas que iluminam os planos binários R1 e RO se apagam e os tempos em que as lâmpadas que iluminam os planos binários RO e G4, respectiva- mente, se ligam. Esta situação resulta em um ciclo de funcionamento redu- zido e por conseguinte em eficiência reduzida para a iluminação de lâmpada.

O endereçamento por bancos é uma funcionalidade através da qual os ciclos de funcionamento para lâmpadas podem ser aumentados a- través da redução dos tempos requeridos para endereçamento. Isto é atingi- do através da divisão do visor em múltiplos bancos de linhas atuáveis de forma independente de forma que apenas uma parte do visor necessita de ser endereçada em qualquer uma altura. Ciclos de endereçamento mais cur- tos aumentam a eficiência do visor para aqueles planos binários que reque- rem apenas tempos de iluminação mais curtos.

Em uma implementação particular, o endereçamento por bancos envolve a separação das linhas do visor em dois segmentos. Em uma moda- lidade, as linhas na metade superior do visor são controladas separadamen- te das linhas na metade inferior do visor. Em outra modalidade o visor é se- parado com base em uma tipologia linha sim - linha não, de forma que as linhas pares pertencem a um banco ou segmento e as linhas ímpares per- tencem ao outro banco. São armazenados planos binários separados para cada segmento em um endereço distinto na memória tampão 722. Para o endereçamento por bancos, o módulo de processamento de entrada 718 é programado não apenas para obter informação dos planos binários do fluxo de vídeo de entrada, mas também para identificar, e em alguns casos arma- zenar, partes de planos binários separadamente de acordo com a sua atribu- ição a diferentes bancos. Na descrição seguinte os planos binários são rotu- lados através da cor, banco, e valor significativo. Por exemplo, o plano biná- rio RE3 em um processo de escala de cinzentos com cinco bits por compo- nente de cor refere-se ao segundo plano binário mais significativo para as linhas pares do aparelho visor. O plano binário BOO corresponde ao plano binário azul menos significativo para as linhas ímpares.

Quando o esquema de endereçamento por bancos emprega uma funcionalidade de atuação global, então são fornecidos controladores de tensão independentes de atuação global e interconectores independentes de atuação global para cada banco. Por exemplo, as linhas ímpares estão ligadas a um conjunto de controladores de atuação global e de interconecto- res de atuação global, enquanto que as linhas pares estão ligadas a um con- junto independente de controladores e interconectores de atuação global.

O processo de apresentação 1800 começa com o início da apre- sentação do visor de uma nova estrutura de imagem (etapa 1802). Esse iní- cio pode ser produzido através da detecção de um impulso de tensão vsync no sinal de imagem 717. Então, em um instante de tempo identificado na tabela de armazenamento de cronograma 726 após o início do processo de apresentação para a estrutura de imagem, o controlador 704 começa a car- regar o primeiro plano binário para os moduladores de luz da rede de modu- ladores de luz 702 (etapa 1804). Em contraste com a etapa 1104 da Figura 11, na etapa 1804, os planos binários quer para um ou para ambos os ban- cos do visor são carregados para as linhas correspondentes da rede de mo- duladores de luz 702. Em uma modalidade, na etapa 1804, o módulo de con- trole de temporização 724 analisa a sua seqüência de saída para verificar quantos bancos necessitam de ser endereçados em uma dada ocorrência de endereçamento e então endereça cada banco que necessite de ser endere- çado em seqüência. Em uma implementação, para um banco, os planos bi- nários são carregados para as linhas do modulador de luz correspondentes por ordem crescente de significância enquanto que para o outro banco, os planos binários são carregados para as linhas do modulador de luz corres- pondentes por ordem decrescente de significância.

Na etapa 1806, qualquer lâmpada que se encontre acesa é apa- gada. A etapa 1806 pode ocorrer durante ou antes do carregamento de um plano binário em particular (etapa 1804) estar completo, dependendo da sig- nificância do plano binário. Por exemplo, em algumas modalidades, para manter a ponderação binária dos planos binários relativamente a cada um deles, alguns planos binários podem necesitar de ser iluminados por um pe- ríodo de tempo que seja menor que a quantidade de tempo que leva a car- regar o plano binário seguinte para a rede de moduladores de luz 702. Deste modo, uma lâmpada iluminando um tal plano binário é apagada, enquanto o plano binário seguinte estiver a ser carregado para a rede de moduladores de luz (etapa 1804). Para garantir que as lâmpadas são apagadas na altura certa, um valor de temporização é armazenado na tabela de cronograma para indicar a altura correta para a luz se apagar.

Quando o controlador 704 completou o carregamento de um ou de ambos os dados dos planos binários para um ou para ambos os bancos da rede de moduladores de luz 702 (etapa 1804) e quando o controlador apagou todas as lâmpadas iluminadas (etapa 1806), o controlador 704 emite um comando de atuação global (etapa 1808) para um ou para ambos os controladores de atuação global, dependendo de onde ele está na sua se- qüência de saída, fazendo por esse meio com que apenas um dos bancos de moduladores endereçáveis ou que ambos os bancos na rede de modula- dores de luz 702 atuem substancialmente ao mesmo tempo. A temporização da atuação global é determinada através de lógica no módulo de controle de temporização com base no cronograma indicar que um ou ambos os bancos requere endereçamento. Isto é, se um único banco necessita de endereça- mento de acordo com a tabela de armazenamento de cronograma 726, o módulo de controle de temporização 724 espera uma primeira quantidade de tempo antes de fazer com que o controlador 704 emita um comando de atu- ação global. Se a tabela de armazenamento de cronograma 726 indicar que ambos os bancos requerem endereçamento, o módulo de controle de tem- porização 724 espera cerca do dobro dessa quantidade de tempo antes de disparar a atuação global. Como apenas são necessários dois valores de temporização possíveis para temporizar a atuação global (isto é, uma tempo- rização para um único banco, ou uma temporização para dois bancos), estes valores podem estar permanentemente armazenados no módulo de controle de temporização 724 em equipamento, programa em ROM, ou programa.

Após esperar o tempo de atuação dos moduladores de luz, o controlador 704 emite um comando de iluminação (etapa 1810) aos contro- ladores de lâmpada para ligar a lâmpada correspondente ao plano binário recentemente carregado. O tempo de atuação é medido desde o tempo em que é emitido um comando de atuação global (etapa 1808), e deste modo é o mesmo para cada plano binário carregado. Por conseguinte, ele não ne- cessita de estar armazenado em uma tabela de cronograma. Ele pode estar permanentemente armazenado no módulo de controle de temporização 724 em equipamento, programa em ROM, ou programa.

Após a lâmpada correspondente ao plano binário ser iluminada (etapa 1810), no bloco de decisão 1812, o controlador 704 determina, com base na tabela de armazenamento de cronograma 726, se o plano binário atualmente carregado é o último plano binário para a estrutura de imagem a ser apresentada. Em caso afirmativo, o controlador 704 aguarda o início do visor de uma estrutura de imagem subsequente (etapa 1802). De outro mo- do, na altura da ocorrência de endereçamento seguinte listada na tabela de armazenamento de cronograma 726, o controlador 704 começa a carregar o plano binário ou planos binários correspondentes para a rede de modulado- res de luz 702 (etapa 1804).

A Figura 19 é um diagrama temporal 1900 que corresponde a uma implementação do processo de apresentação 1800 através da utiliza- ção dos parâmetros listados na tabela de cronograma da Tabela 8. O dia- grama temporal 1900 corresponde a um processo de apresentação de codi- ficação de escala de cinzentos por divisão no tempo no qual as estruturas de imagem são apresentadas através da apresentação de 5 subestruturas de imagem para cada uma das três componentes de cor (vermelho, verde, e azul) da estrutura de imagem. Cada subestrutura de imagem apresentada de uma dada cor é apresentada com a mesma intensidade durante metade do período de tempo que a subestrutura de imagem anterior, implementando deste modo um esquema de ponderação binário para as subestruturas de imagem. Para além disso, o diagrama temporal 1900 incorpora a funcionali- dade de atuação global descrita no processo de apresentação 1100 e a fun- cionalidade de endereçamento por bancos descrita no processo de apresen- tação 1800. Ao reduzir os tempos necessários para endereçamento o visor pode por conseguinte ou apresentar imagens mais brilhantes, ou pode fun- cionar com as suas lâmpadas em níveis de consumo mais baixos, embora mantendo o mesmo nível de brilho. Como o brilho e o consumo de energia não estão relacionados de forma linear, o modo de funcionamento com nível de iluminação mais baixo, embora forneça brilho equivalente na imagem, <table>table see original document page 86</column></row><table>

Tabela 8: Tabela de Cronograma 8 (1a parte) Campo Campo Campo Campo 6 7 n-1 η <table>table see original document page 86</column></row><table>

Mais especificamente, a apresentação de uma estrutura de ima- gem no diagrama temporal 1900 começa com a detecção de um impulso vsync. Conforme indicado no diagrama temporal e na Tabela 8 tabela de cronograma, o plano binário R04, armazenado começando na localização de memória MOO, é carregado apenas para as linhas ímpares da rede de moduladores de luz 702 em uma ocorrência de endereçamento que começa no instante de tempo ATO. Imediatamente após isso, o plano binário RE1 é carregado apenas para as linhas pares da rede de moduladores de luz, utili- zando dados armazenados na localização de memória MEO. Uma vez tendo o controlador 704 feito sair a última das linhas de dados pares de um plano binário para a rede de moduladores de luz 702, o controlador 704 produz na saída um comando de atuação global para ambos os controladores de atua- ção global endereçados de forma independente ligados aos bancos de li- nhas pares e ímpares. Após esperar o tempo de atuação a seguir à emissão do comando de atuação global, o controlador 704 faz com que a lâmpada vermelha se ilumine. Como indicado acima, uma vez que o tempo de atua- ção é uma constante para todas as subestruturas de imagem e se baseia na emissão do comando de atuação global, nenhum valor de temporização cor- respondente necessita de ser armazenado na tabela de armazenamento de cronograma 726 para determinar este tempo.

No instante de tempo AT1, o controlador 704 começa a carregar o plano binário REO subsequente, armazenado começando na localização de memória ME1, para as linhas pares da rede de moduladores de luz 702. Durante a ocorrência de endereçamento começando em AT1, o módulo de controle de temporização 724 ignora qualquer processo relacionado com o carregamento dos dados nas linhas ímpares. Isto pode ser atingido através do armazenamento de um parâmetro codificado na tabela de armazenamen- to de cronograma 726 associado ao valor de temporização AT1, por exem- plo, o algarismo zero. Desta maneira, a quantidade de tempo para completar a ocorrência de endereçamento iniciada no instante de tempo AT1 é apenas 1/2 do tempo requerido para endereçar ambos os bancos de linhas no instan- te de tempo ATO. Nota-se que o plano binário vermelho menos significativo para as linhas ímpares apenas é carregado para a rede de moduladores de luz 702 muito mais tarde, no instante de tempo AT5.

Os tempos de ocorrência de apagamento de lâmpada LTO-LTn-1 ocorrem em instantes de tempo armazenados na tabela de armazenamento de cronograma 726. Os tempos podem ser armazenados em termos de ci- clos de relógio a seguir à detecção de um impulso vsync, ou podem ser ar- mazenados em termos de ciclos de relógio a seguir ao começo do carrega- mento do plano binário anterior para a rede de moduladores de luz 702. Para planos binários que são para ser iluminados durante um período mais longo que o tempo que leva a carregar um plano binário para a rede de modulado- res de luz 702, os tempos de apagamento de lâmpada estão definidos na tabela de cronograma para coincidirem com a conclusão de uma ocorrência de endereçamento correspondente. Por exemplo, o LTO está configurado para ocorrer em um instante de tempo após ATO o que coincide com a con- clusão do carregamento das linhas pares. O LTO está configurado para o- correr em um instante de tempo após AT1 o que coincide com a conclusão do carregamento do plano binário REO para as linhas pares. O LT3 está con- figurado para ocorrer em um instante de tempo após AT4 o que coincide com a conclusão do carregamento do plano binário R01 para as linhas ím- pares. Após todos os planos binários vermelhos para cada banco estarem carregados e iluminados durante as quantidades de tempo apropriadas, o processo começa novamente com os planos binários verdes.

O exemplo de endereçamento por bancos através do diagrama temporal 1900 fornece apenas dois bancos endereçáveis e actuáveis de forma independente. Em outras modalidades, as redes de MEMS modulado- res e os seus circuitos de controle podem ser interligados para assim forne- cer 3, 4, 5, 6, 7, 8 ou mais bancos endereçáveis de forma independente. Um visor com 6 bancos endereçáveis de forma independente requereria apenas 1/6 do tempo para endereçar as linhas de um banco, em comparação com o tempo necessário para o endereçamento de todo o visor. Com o uso de 6 bancos, 6 planos binários atribuídos à mesma cor de lâmpada podem ser intercalados e iluminados simultaneamente. Para o exemplo de 6 bits, as linhas associadas a cada banco podem ser atribuídas a cada 6a linha do vi- sor.

Em algumas modalidades que empregam endereçamento por bancos, não é necessário desligar as lâmpadas, enquanto se comuta um dado banco de linhas dos estados indicados por um plano binário para es- tados indicados no seguinte, desde que os estados das linhas nos outros bancos contemporâneos estejam associados à mesma cor.

Fazendo novamente referência às regras de sequenciação intro- duzidas em relação ao diagrama temporal 1500 o esquema de endereça- mento por bancos fornece oportunidades adicionais para reduzir a cintilação em um visor de campo seqüencial baseado em MEMS. Em particular o plano binário R1 para as linhas pares, introduzido na ocorrência de endereçamento ATO, é apresentado no mesmo agrupamento de subimagens vermelhas co- mo o plano binário R1 vermelho para as linhas ímpares, introduzido na ocor- rência de temporização AT4. Cada um destes planos binários é apresentado apenas uma vez por estrutura. Se o débito de estrutura no diagrama tempo- ral 19 fosse tão baixo como 30 Hz1 então a visualização destes planos biná- rios menos significativos estaria separada através de substancialmente mais que 25 milissegundos entre estruturas, contribuindo para a percepção de cintilação. No entanto, esta situação pode ser melhorada se os planos biná- rios no diagrama temporal 19 forem ainda rearranjados de forma que a apre- sentação de planos binários R1 entre estruturas adjacentes nunca é separa- da durante mais de 25 milissegundos, preferencialmente menos de 17 milis- segundos.

Em particular, a apresentação do plano binário em vermelho mais significativo, isto é, o bit R4 mais significativo, pode ser separado, por exemplo, em um ponto entre as ocorrências de endereçamento AT3 e AT4. Os dois agrupamentos de subimagens vermelhas podem então ser rearran- jados entre subagrupamentos semelhantes nas subimagens verde e azul. Os subagrupamentos vermelho, verde e aul podem ser intercalados, como no diagrama temporal 1500. O resultado é que a apresentação de por e- xemplo, os conjuntos de dados de subestrutura R1, G1, B1, podem ser dis- postos para aparecerem em intervalos de tempo aproximadamente iguais, tanto dentro como no meio de estruturas de imagem sucessivas. Neste e- xemplo, o plano binário R1 para as linhas pares apareceria ainda apenas uma vez por estrutura de imagem. A cintilação pode ser reduzida, no entan- to, se a apresentação do plano binário R1 alternar entre linhas ímpares e pares, e se a separação temporal entre a visualização das partes pares ou ímpares do plano binário nunca for maior que 25 milissegundos, preferenci- almente menos de 17 milissegundos.

A Figura 20 é um diagrama de blocos de um controlador 2000 para usar em um visor de visão direta, de acordo com uma modalidade ilus- trativa da invenção. Por exemplo, o controlador 2000 pode substituir o con- trolador 704 dos visores de visão direta de MEMS 700 da Figura 7. O contro- lador 2000 recebe um sinal de imagem 2017 de uma fonte externa e produz na saída tanto sinais de dados como de controle para controlar moduladores de luz e lâmpadas do visor no qual está incorporado.

O controlador 2000 inclui um módulo de processamento de en- trada 2018, um módulo de controle de memória 2020, um tampão de estrutu- ra 2022, um módulo de controle de temporização 2024, quatro tabelas de armazenamento de cronograma únicas 2026, 2027, 2028 e 2029. Para o controlador 2000, em vez de uma ligação de programação que permite alte- ração dos parâmetros em uma tabela de armazenamento de cronograma, o controlador fornece um módulo de controle de comutação 2040 que determi- na qual das 4 tabelas de armazenamento de cronograma estará ativa em qualquer uma altura. Em algumas implementações os componentes 2018- 2040 podem ser fornecidos como circuitos integrados distintos ou circuitos que estão ligados através de placas de circuito impresso e/ou cabos. Em outras implementações vários destes componentes podem ser concebidos juntos em um único circuito integrado semicondutor de forma que os seus limites são quase imperceptíveis exceto pela função.

O módulo de processamento de entrada 2018 recebe o sinal de imagem 2017 e processa os dados codificados no mesmo, semelhante ao módulo de processamento de entrada 718, em um formato adequado para apresentação através da rede de moduladores de luz. O módulo de proces- samento de entrada 2018 recebe os dados codificando cada estrutura de imagem e converte-a em uma série de conjuntos de dados de subestrutura. Enquanto que em várias modalidades, o módulo de processamento de ima- gem 2018 pode converter o sinal de imagem 2017 em conjuntos não codifi- cados de dados de subestrutura, conjuntos de dados de subestrutura codifi- cados de forma ternária, ou em outra forma de conjunto codificado de dados de subestrutura, preferencialmente, o módulo de processamento de entrada 2018 converte o sinal de imagem 2017 em planos binários, conforme acima descrito em relação às Figuras 6A-6C.

O módulo de processamento de entrada 2018 produz na saída os conjuntos de dados de subestrutura para o módulo de controle de memó- ria 2020. O módulo de controle de memória 2020 armazena então os conjun- tos de dados de subestrutura no tampão de estrutura 2022. O tampão de estrutura é preferencialmente uma memória de acesso aleatório, embora possam ser utilizados outros tipos de memória de série sem se afastar do âmbito da invenção. O módulo de controle de memória 2020, em uma im- plementação, armazena o conjunto de dados de subestrutura em uma locali- zação predeterminada da memória com base na cor e na significância em um esquema de codificação do conjunto de dados de subestrutura. Em ou- tras implementações, o módulo de controle de memória 2020 armazena o conjunto de dados de subestrutura em uma localização de memória determi- nada dinamicamente e armazena essa localização em uma tabela de consul- ta para identificação posterior. Em uma implementação particular, o tampão de estrutura 2022 é configurado para o armazenamento de planos binários.

O módulo de controle de memória 2020 também é responsável por, aquando de uma instrução do módulo de controle de temporização 2024, recuperar conjuntos de dados de subimagem do tampão de estrutura 2022 e fazê-los sair para os controladores de dados. Os controladores de dados carregam os dados de saída do módulo de controle de memória 2020 para os moduladores de luz da rede de moduladores de luz. O módulo de controle de memória 2020 produz na saída os dados nos conjuntos de dados de subimagem em uma linha de cada vez. Em uma implementação, o tam- pão de estrutura 2022 inclui dois tampões, cujos papéis alternam. Enquanto o módulo de controle de memória 2020 armazena planos binários recente- mente gerados correspondentes a uma nova estrutura de imagem em um tampão, ele extrai planos binários correspondentes à estrutura de imagem anteriormente recebida do outro tampão para fazer sair para a rede de mo- duladores de luz. Ambas as memórias podem encontrar-se dentro do mes- mo circuito, distinguidas apenas pelo endereço.

A ordem na qual os conjuntos de dados de subimagem são fei- tos sair, referidos como a "seqüência de saída de conjunto de dados de sub- estrutura", e o instante no qual o módulo de controle de memória 2022 co- meça a fazer sair cada conjunto de dados de subimagem é controlado, pelo menos em parte, através de dados armazenados em uma das tabelas alter- nativas de armazenamento de cronograma 2026, 2027, 2028 e 2029. Cada uma das tabelas de armazenamento de cronograma 2026-2029 armazena pelo menos um valor de temporização associado a cada conjunto de dados de subestrutura, um identificador que indica onde o conjunto de dados de subimagem está armazenado no tampão de estrutura 2022, e dados de ilu- minação que indicam a cor ou cores associadas ao conjunto de dados de subimagem. Em algumas implementações, as tabelas de armazenamento de cronograma 2026-2029 armazenam também valores de intensidade que in- dicam a intensidade com a qual a lâmpada ou lâmpadas correspondentes devem ser iluminadas para um conjunto de dados de subestrutura particular.

Em uma implementação, os valores de temporização armazena- dos nas tabelas de armazenamento de cronograma 2026-2029 determinam quando começar o endereçamento da rede de moduladores de luz com o conjunto de dados de subestrutura. Em uma outra implementação, o valor de temporização é utilizado para determinar quando uma lâmpada ou lâmpadas associadas ao conjunto de dados de subestrutura devem ser iluminadas e/ou apagadas. Em uma implementação, o valor de temporização é um nú- mero de ciclos de relógio, que por exemplo, passaram desde o início da a- presentação de uma estrutura de imagem, ou desde que a última ocorrência de endereçamento ou de lâmpada foi ativada. Em alternativa, o valor de temporização pode ser um valor de tempo efetivo, armazenado em micros- segundos ou milissegundos.

Os valores de temporização distintos armazenados nas várias tabelas de armazenamento de cronograma 2026-2029 fornecem uma esco- lha entre algoritmos de imagem distintos, por exemplo, entre modos de visu- alização que diferem nas propriedades do débito de estrutura, brilho de lâm- pada, precisão de escala de cinzentos alcançável, ou na saturação de cores apresentadas. O armazenamento de múltiplas tabelas de cronograma, por conseguinte, garante flexibilidade no método de apresentação das imagens, uma flexibilidade que é especialmente vantajosa quando fornece um método para poupar energia para usar em eletrônica portátil. 0 visor de visão direta 2000 inclui 4 tabelas de cronograma únicas armazenadas em memória. Em outras implementações o número de cronogramas distintos que estão arma- zenados pode ser 2, 3, ou qualquer outro número. Por exemplo, pode ser vantajoso armazenar parâmetros para até 100 tabelas de armazenamento de cronograma únicas.

As tabelas de cronograma múltiplas armazenadas no controlador 2000 permitem a exploração de compromisso entre qualidade de imagem e consumo de energia. Para algumas imagens, que não requerem uma apre- sentação de cores saturadas, com maior profundidade, é possível confiar em lâmpadas brancas ou cores mistas para fornecer brilho, especialmente uma vez que estes esquemas de cor podem ser energeticamente mais eficientes. De forma semelhante, nem todas as imagens ou aplicações requerem a a- presentação de 16 milhões de cores. Uma paleta de 250.000 cores pode ser suficiente (6 bits por cor) para algumas imagens ou aplicações. Para outras imagens ou aplicações, uma gama de cor limitada a apenas 4000 cores (4 bits por cor) ou 500 cores (3 bits por cor) pode ser suficiente. É vantajoso incluir eletrônica em um controlador de um visor de visão direta de MEMS para assim fornecer flexibilidade de visualização para tirar partido das opor- tunidades de poupança de energia.

Muitas das variáveis que afetam tanto a qualidade de imagem e o consumo de energia em um visor de visão direta de MEMS são reguladas pelos parâmetros de temporização e de planos binários que estão armaze- nados nas tabelas de armazenamento de cronograma 2026-2029. Em con- junto com os comandos de sequenciação armazenados no módulo de con- trole de temporização 2024, estes parâmetros permitem ao controlador 2000 fazer sair variações de intensidades de lâmpada, débitos de estrutura, dife- rentes paletas de cores (com base na mistura de cores de lâmpadas em um subcampo), ou diferentes profundidades binárias de escala de cinzentos (com base no número de planos binários empregados para apresentar uma estrutura de imagem).

Em uma implementação, cada tabela de cronograma correspon- de a um processo de visualização diferente. Por exemplo, a tabela de crono- grama 2026 corresponde a um processo de visualização capaz de gerar a- proximadamente 16 milhões de cores (8 bits por cor) com elevada saturação de cor. A tabela de cronograma 2027 corresponde a um processo apropriado apenas para imagens a preto e branco (por exemplo, texto) com um débito binário, ou velocidade de refrescamento, que é muito reduzido, por exemplo, inferior a 20 estruturas por segundo. A tabela de cronograma 2028 corres- ponde a um processo de visualização adaptado para visualização ao ar livre de imagens de cor ou vídeo onde o brilho é valioso, mas onde a energia das baterias tem, no entanto, que ser conservada. A tabela de cronograma 2029 corresponde a um processo de visualização fornecendo uma escolha restrita de cores (por exemplo, 4000) que proporcionaria um visor de baixo consumo e de fácil leitura apropriado para a maioria da informação simbólica ou de texto com exceção do vídeo. Dos processos de visualização representados pelas tabelas de armazenamento de cronograma 2026-2029, o processo de visualização representado pela tabela de cronograma 2026 é o que requer mais energia, enquanto que o processo de visualização representado pela tabela de cronograma 2027 é o que requer menos. Os processos de visuali- zação correspondentes às tabelas de cronograma 2028 e 2029 requerem uma utilização de energia algures no meio daquela que é requerida pelos outros processos de visualização.

No controlador 2000, para uma dada estrutura de imagem qual- quer, o módulo de controle de temporização 2024 obtém os seus parâmetros ou constantes do processo de visualização a partir de apenas uma das qua- tro tabelas de seqüência possíveis. Um módulo de controle de comutação 2040 regula qual das tabelas de seqüência é referenciada pelo módulo de controle de temporização 2040. Este módulo de controle de comutação 2040 poderia ser um comutador controlado pelo utilizador, ou poderia ser sensível a comandos de um processador externo, contido ou no mesmo alojamento que o dispositivo visor de MEMS ou externo a ele (referido como um "módulo externo"). O módulo externo, por exemplo, pode decidir se a informação a ser apresentada é texto ou vídeo, ou se a informação apresentada deveria ser colorida ou estritamente a preto e branco. Em algumas modalidades, os comandos de comutação podem ter origem a partir do módulo de processa- mento de entrada 2018. Quer seja em resposta a uma instrução do utilizador ou a um módulo externo, o módulo de controle de comutação 2040 seleciona uma tabela de armazenamento de cronograma que corresponda ao deseja- do processo de visualização ou parâmetros de visualização.

A Figura 21 é um fluxograma de um processo de apresentação de imagens 2100 (o "processo de apresentação 2100") adequado para ser usado por um visor de visão direta como seja o controlador 2000 da Figura 20, de acordo com uma modalidade ilustrativa da invenção. Com referência às Figuras 20 e 21, o processo de apresentação 2100 começa com a sele- ção de uma tabela de cronograma apropriada para usar na apresentação de uma estrutura de imagem (etapa 2102). Por exemplo, é feita uma seleção entre as tabelas de armazenamento de cronograma 2026-2029. Esta sele- ção pode ser feita pelo módulo de processamento de entrada 2018, um mó- dulo em outra parte do dispositivo no qual o visor de visão direta de MEMS está incorporarado, ou pode ser feita diretamente pelo utilizador do dispositi- vo. Quando a seleção entre tabelas de cronograma é feita pelo módulo de processamento de entrada ou por um módulo externo, pode ser feita em resposta ao tipo de imagem a ser apresentada (por exemplo, imagens de vídeo ou fixas requerem níveis de contraste de escala de cinzentos mais refinados ao contrário de uma imagem que necessita apenas de um número limitado de níveis de contraste (como seja uma imagem de texto)). Um outro fator que pode influenciar a seleção de um modo de imagem ou tabela de cronograma, quer seja selecionado diretamente por um utilizador ou automa- ticamente pelo módulo externo, pode ser a luz ambiente do dispositivo. Por exemplo, alguém pode preferir um brilho para o visor quando visto dentro de casa ou em um ambiente de escritório ao contrário de ao ar livre onde o vi- sor tem que competir em um ambiente de luz solar brilhante. Os visores mais brilhantes têm maiores probabilidades de serem visíveis em um ambi- ente de luz solar direta, mas os visores mais brilhantes consomem maiores quantidades de energia. O módulo externo, ao selecionar tabelas de crono- grama com base na luz ambiente, pode tomar essa decisão em resposta a sinais que recebe através de um fotodetector incorporado. Um outro fator que pode influenciar a seleção de um modo de imagem ou tabela de crono- grama, quer selecionados diretamente por um utilizador ou automaticamente pelo módulo externo, pode ser o nível de energia armazenada em uma bate- ria que alimenta o dispositivo no qual o visor está incorporado. À medida que as baterias se aproximam do final da sua capacidade de armazenamento pode ser preferível comutar para um modo de imagem que consuma menos energia para aumentar o tempo de vida da bateria. A etapa de seleção 2102 pode ser atingida através de um relê mecânico, que altera a referência no módulo de controle de temporização 2024 para apenas uma das quatro tabelas de armazenamento de cronogra- ma 2026-2029. Em alternativa, a etapa de seleção 2102 pode ser atingida através da recepção de um código de endereço que indica a localização de uma das tabelas de armazenamento de cronograma 2026-2029. O módulo de controle de temporização 2024 utiliza então o endereço de seleção, con- forme recebido através do módulo de controle de comutação 2040, para in- dicar a fonte correta de memória para os seus parâmetros de cronograma. Em alternativa, o módulo de controle de temporização 2024 pode fazer refe- rência a uma tabela de cronograma armazenada em memória através de um circuito multiplexador, semelhante a um circuito de controle de memória. Quando é introduzido um código de seleção no controlador 2000 através do módulo de controle de comutação 2040, o multiplexador é reinicializado para que os parâmetros da tabela de cronograma requeridos pelo módulo de con- trole de temporização 2024 sejam encaminhados para o endereço correto na memória.

O processo 2100 continua então com a recepção dos dados pa- ra uma estrutura de imagem. Os dados são recebidos pelo módulo de pro- cessamento de entrada 2018 através da linha de entrada 2017 na etapa 2104. O módulo de processamento de entrada obtém então uma pluralidade de conjuntos de dados de subestrutura, por exemplo, planos binários, e ar- mazena-os no tampão de estrutura 2022 (etapa 2106). Após o armazena- mento dos conjuntos de dados de subestrutura o módulo de controle de temporização 2024 prossegue para apresentar cada um dos conjuntos de dados de subestrutura, na etapa 2108, na sua ordem própria e de acordo com valores de temporização armazenados na tabela de cronograma sele- cionada.

O processo 2100 continua então de forma iterativa com a recep- ção de estruturas subsequentes de dados de imagem. A seqüência de re- cepção de dados de imagem na etapa 2104 através da apresentação de conjuntos de dados de subestrutura na etapa 2108 pode ser repetida muitas vezes, onde cada estrutura de imagem a ser apresentada é regulada pela mesma tabela de cronograma selecionada. Este processo pode continuar até a seleção de uma nova tabela de cronograma ser feita mais tarde, por exemplo, através da repetição da etapa 2102. Em alternativa, o módulo de processamento de entrada 2018 pode selecionar uma tabela de cronograma para cada estrutura de imagem recebida, ou pode periodicamente examinar os dados de imagem que chegam para determinar se é apropriada uma mu- dança na tabela de cronograma.

A Figura 22 é um diagrama de blocos de um controlador 2200, adequado para inclusão em um visor de visão direta de MEMS, de acordo com uma modalidade ilustrativa da invenção. Por exemplo, o controlador 2200 pode substituir o controlador 704 do visor de visão direta de MEMS 700. O controlador 2200 recebe um sinal de imagem 2217 de uma fonte ex- terna e produz na saída sinais de dados e de controle para controlar os con- troladores, os moduladores de luz, e as lâmpadas do visor nos quais o con- trolador está incluído.

O controlador 2200 inclui um módulo de processamento de en- trada 2218, um módulo de controle de memória 2220, um tampão de estrutu- ra 2222, um módulo de controle de temporização 2224. Em contraste com os controladores 704 e 2000, o controlador 2200 inclui um módulo de cálculo de parâmetro de seqüência 2228. O módulo de cálculo de parâmetro de se- qüência recebe dados de monitorização do módulo de processamento de entrada 2218 e produz na saída alterações aos parâmetros de sequenciação armazenados na tabela de armazenamento de cronograma 2226, e em al- gumas implementações, alterações aos planos binários armazenados para uma dada estrutura de imagem. Em algumas implementações, os compo- nentes 2218, 2220, 2222, 2224, e 2226, e 2228 podem ser fornecidos como circuitos integrados distintos ou circuitos que estão ligados através de placas de circuito e/ou cabos. Em outras implementações, vários destes componen- tes podem ser concebidos juntos em um único circuito integrado semicondu- tor de forma que os seus limites são quase imperceptíveis exceto pela fun- ção.

O módulo de processamento de entrada 2218 recebe o sinal de imagem 2217 e processa os dados codificados no mesmo para um formato adequado para apresentação através da rede de moduladores de luz. O mó- dulo de processamento de entrada 2218 recebe os dados codificando cada estrutura de imagem e converte-a em uma série de conjuntos de dados de subestrutura. Um conjunto de dados de subestrutura inclui informação acer- ca dos estados desejados de moduladores em múltiplas linhas e múltiplas colunas da rede de moduladores de luz. O número e conteúdo de conjuntos de dados de subestrutura utilizados para apresentar uma estrutura de ima- gem depende da técnica da escala de cinzentos empregada pelo controlador 2200. Por exemplo, os conjuntos de dados de subestrutura necessários para formar uma estrutura de imagem utilizando uma técnica codificada de escala de cinzentos por divisão no tempo difere do número e conteúdo de conjuntos de dados de subestrutura utilizados para apresentar uma estrutura de ima- gem utilizando uma técnica não codificada de escala de cinzentos por divi- são no tempo. Enquanto que em várias modalidades, o módulo de proces- samento de imagem 2218 pode converter o sinal de imagem 2217 em con- juntos não codificados de dados de subestrutura, conjuntos de dados de subestrutura codificados de forma ternária, ou em outra forma de conjunto codificado de dados de subestrutura, preferencialmente, o módulo de pro- cessamento de entrada 2218 converte o sinal de imagem 2217 em planos binários, conforme acima descrito em relação às Figuras 6A-6C.

O módulo de processamento de entrada 2218 produz na saída os conjuntos de dados de subestrutura para o módulo de controle de memória 2220. O módulo de controle de memória 2220 armazena então os conjuntos de dados de subestrutura no tampão de estrutura 2222. O módulo de controle de memória 2220, em uma implementação, armazena o conjunto de dados de subestrutura em uma localização predeterminada da memória com base na cor e na significância em um esquema de codificação do conjunto de dados de subestrutura. Em outras implementações, o módulo de controle de memó- ria 2220 armazena o conjunto de dados de subestrutura em uma localização de memória determinada dinamicamente e armazena essa localização em uma tabela de consulta para identificação posterior. Em uma implementação particular, o tampão de estrutura 2222 é configurado para o armazenamento de planos binários.

O módulo de controle de memória 2220 também é responsável por, aquando de uma instrução do módulo de controle de temporização 2224, recuperar conjuntos de planos binários do tampão de estrutura 2222 e fazê-los sair para os controladores de dados 2208. Os controladores de da- dos 2208 carregam os dados de saída do módulo de controle de memória 2220 para os moduladores de luz da rede de moduladores de luz. O módulo de controle de memória 2220 produz na saída os dados nos conjuntos de dados de subimagem em uma linha de cada vez. Em uma implementação, o tampão de estrutura 2222 inclui dois tampões, cujos papéis alternam. En- quanto o módulo de controle de memória 2220 armazena planos binários recentemente gerados correspondentes a uma nova estrutura de imagem em um tampão, ele extrai planos binários correspondentes à estrutura de imagem anteriormente recebida do outro tampão para fazer sair para a rede de moduladores de luz. Ambas as memórias podem encontrar-se dentro do mesmo circuito, separadas apenas pelo endereço.

A ordem na qual os conjuntos de dados de subimagem são fei- tos sair, referidos como a "seqüência de saída de conjunto de dados de sub- estrutura", e o instante no qual o módulo de controle de memória 2220 co- meça a fazer sair cada conjunto de dados de subimagem é controlado, pelo menos em parte, através de dados armazenados na tabelas de armazena- mento de cronograma 2226. A tabela de armazenamento de cronograma 2226 armazena pelo menos um valor de temporização associado a cada conjunto de dados de subestrutura, um identificador que indica onde o con- junto de dados de subimagem está armazenado no tampão de estrutura 2222, e dados de iluminação que indicam a cor ou cores associadas ao con- junto de dados de subimagem. Em algumas implementações, a tabela de armazenamento de cronograma 2226 armazenam também valores de inten- sidade que indicam a intensidade com a qual a lâmpada ou lâmpadas cor- respondentes devem ser iluminadas para um conjunto de dados de subes- trutura particular.

Em uma implementação os valores de temporização armazena- dos na tabela de armazenamento de cronograma 2226 determinam quando começar o endereçamento da rede de moduladores de luz com cada conjun- to de dados de subestrutura. Em uma outra implementação, o valor de tem- porização é utilizado para determinar quando uma lâmpada ou lâmpadas associadas ao conjunto de dados de subestrutura devem ser iluminadas e/ou apagadas. Em uma implementação, o valor de temporização é um nú- mero de ciclos de relógio, que por exemplo, passaram desde o início da a- presentação de uma estrutura de imagem, ou desde que a última ocorrência de endereçamento ou de lâmpada foi ativada. Em alternativa, o valor de temporização pode ser um valor de tempo efetivo, armazenado em micros- segundos ou milissegundos.

O controlador 2200 inclui uma tabela de armazenamento de cro- nograma 2226 reconfigurável. Conforme acima descrito relativamente aos controladores 704 e 2000 a tabela de armazenamento de cronograma 2226 proporciona um componente flexível ou programável ao controlador. Uma ligação de programação, como seja a interface 730 permitiu que a tabela de armazenamento de cronograma 726 no controlador 704 fosse alterada ou reprogramada de acordo com diferentes intensidades de lâmpada, débitos de estrutura, esquemas de cores, ou profundidades binárias de escala de cinzentos. São possíveis alterações semelhantes ao processo de apresenta- ção para a tabela de armazenamento de cronograma 2226 no controlador 2200, exceto que estas variações ocorrem agora automaticamente em res- posta aos requisitos de estruturas de imagem individuais, baseadas em ca- racterísticas dessas estruturas de imagem detectadas pelo módulo de pro- cessamento de entrada 2218.

Com base nos dados contidos na estrutura de imagem, é fre- qüentemente possível reduzir o consumo de energia no visor através do con- trole de variáveis tais como o brilho de lâmpada, a saturação de cor, e a pro- fundidade binária sem qualquer alteração ou distorção perceptível na ima- gem. Isto acontece porque muitas imagens não requerem brilho total das lâmpadas, ou elas não requerem cores das mais profundas ou mais satura- das, ou elas requerem apenas um número limitado de níveis de escala de cinzentos. O controlador 2200 está configurado para detectar os requisitos de apresentação para uma estrutura de imagem com base nos dados da estrutura de imagem e para adaptar o algoritmo de apresentação através de alterações à tabela de armazenamento de cronograma 2226.

Um método através do qual o controlador 2200 consegue adap- tar as características de apresentação com base no conteúdo de dados de imagens que chegam é mostrado na Figura 23 como um método de apre- sentação 2300. O método de apresentação 2300 é adequado para utilização por um visor de visão direta de MEMS como seja o visor de visão direta de MEMS 2200 da Figura 22, de acordo com uma modalidade ilustrativa da in- venção. Fazendo referência às Figuras 22 e 23, o método de apresentação 2300 começa com a recepção dos dados para uma estrutura de imagem na etapa 2302. Os dados são recebidos pelo módulo de processamento de en- trada 2218 através da linha de entrada 2217. O módulo de processamento de entrada 2218 obtém uma pluralidade de conjuntos de dados de subestru- tura, por exemplo planos binários, a partir dos dados e armazena os planos binários no tampão de estrutura 2222. Adicionalmente, no entanto, na etapa 2304 antes do armazenamento dos planos binários na etapa 2306, o módulo de processamento de entrada monitoriza e analisa o conteúdo da imagem que chega para procurar características que podem afectar a apresentação dessa imagem. Por exemplo, na etapa 2304 o módulo de processamento de entrada pode anotar o pixel ou pixels com as cores mais saturadas na estru- tura de imagem, isto é, pixels que exigem valores significativos de brilho de uma cor que não estão balanceados, diluídos ou não saturados requerendo iluminação no mesmo pixel das outras lâmpadas de cor na mesma estrutura de imagem. Em outro exemplo de monitorização de dados de entrada, o módulo de processamento de entrada 2218 pode anotar o pixel ou pixels com os valores de maior brilho requeridos de cada uma das lâmpadas, inde- pendentemente da saturação de cor.

Após uma estrutura de imagem de imagem completa ter sido re- cebida e armazenada no tampão de estrutura 2222 o método 2300 prossegue para a etapa 2308. Na etapa 2308, o módulo de cálculo de parâmetro de se- qüência 2228 avalia os dados recolhidos na etapa 2304 e identifica alterações que podem ser implementadas através do ajuste de valores na tabela de se- qüência 2226. As alterações à tabela de seqüência 2226 são então realizadas na etapa 2310 reescrevendo alguns dos parâmetros armazenados na tabela 2226. Finalmente, na etapa 2312, o método 2300 prossegue para apresentar subimagens de acordo com os parâmetros de ordenação e valores de tempo- rização que foram reprogramados na tabela de cronograma 2226.

O método 2300 continua então de forma iterativa com a recep- ção de estruturas subsequentes de dados de imagem. Como indicado no método 800, os processos de receber (etapa 2302) e de apresentar dados de imagem (etapa 2312) podem correr em paralelo, com uma imagem a ser apresentada a partir dos dados de uma memória temporária de acordo com a tabela de cronograma reprogramada ao mesmo tempo que novos conjun- tos de dados de subestrutura estão a ser analisados e armazenados em uma memória temporária paralela. A seqüência de recepção de dados de imagem na etapa 2302 através da apresentação dos conjuntos de dados de subestrutura na etapa 2312 pode ser repetida de forma interminável, onde cada estrutura de imagem a ser apresentada é regulada através de uma ta- bela de cronograma que é reprogramada em resposta aos dados que che- gam.

É instrutivo considerar alguns exemplos de como o método 2300 consegue reduzir o consumo de energia através do ajuste das característi- cas de apresentação na tabela de armazenamento de cronograma 2226 em resposta a dados recolhidos na etapa 2304. Estes exemplos são referidos como esquemas de energia adaptativos.

Em um esquema para energia adaptativa que é sensível aos dados de imagem de chegada, a monitorização de dados na etapa 2304 de- tecta os pixels em cada estrutura com as cores mais saturadas. Se for de- terminado que a cor mais saturada requerida para uma estrutura é apenas 82% da saturação disponível das lâmpadas coloridas, então é possível re- misturar as cores que são fornecidas aos planos binários para que se possa poupar energia - enquanto se fornece na mesma o nível de saturação de 82% requerido pela imagem. Ao acrescentar, por exemplo, as cores verme- lho, verde ou azul secundário à cor primária em cada estrutura, pode pou- par-se energia no visor. Neste exemplo, o módulo de cálculo de parâmetro de seqüência 2228 receberia um sinal do módulo de processamento de en- trada 2218 indicando o grau de mistura de cor que é permitido. Antes da es- trutura ser apresentada o módulo de cálculo de parâmetro de seqüência re- escreve os parâmetros de intensidade na tabela de seqüência 2226 que de- terminam a mistura de cores em cada plano binário, para que seja corres- pondentemente removida a saturação de cor e se poupe energia.

Em um outro esquema de energia adaptativa, é fornecido um processo no módulo de cálculo de parâmetro de seqüência 2228 que deter- mina se a imagem é compreendida apenas por texto ou texto mais símbolos ao invés de uma imagem vídeo ou fotográfica. O módulo de cálculo de pa- râmetro de seqüência 2228 então reescreve os parâmetros na tabela de se- qüência em conformidade. As imagens de texto, em especial as imagens de texto a preto e branco, não necessitam de ser refrescadas tão freqüente- mente como as imagens de vídeo e tipicamente requerem apenas um núme- ro limitado de diferentes cores ou tonalidades de cinzento. O calculador de parâmetro de seqüência 2228 pode por conseguinte ajustar tanto o débito de estrutura bem como o número de subimagens a serem apresentadas para cada estrutura de imagem. As imagens de texto requerem menos subima- gens no processo de apresentação que as imagens fotográficas.

Ainda em um outro esquema de energia adaptativa, a função de monitorização na etapa 2304 analisa ou pesquisa a máxima intensidade atri- buída a cada cor em cada pixel. Se uma imagem que é para ser apresenta- da não requer mais que 65% do brilho de qualquer uma das lâmpadas para qualquer um dos pixels, então em alguns casos é possível apresentar essa imagem corretamente através da redução da intensidade média das lâmpa- das em conformidade. Os valores de intensidade na tabela de armazena- mento de cronograma 2226 podem ser reduzidos através de um conjunto de comandos no módulo de cálculo de parâmetro de seqüência 2228.

Apêndice 1

O apêndice 1 apresenta uma seqüência temporal 3000 repre- sentada através da tabela de cronograma 9, que representa uma modalida- de para as seqüências temporais desta invenção.

A seqüência temporal 3000 do Apêndice 1 é apropriada para a apresentação de informação de imagem a um débito de estrutura de 30 Hz (por exemplo, 33,3 milissegundos entre impulsos de vsync); incui a apresen- tação de 7 bits para cada uma das cores vermelho, verde, e azul. A seqüên- cia temporal 3000 está restringida pelos parâmetros seguintes relacionados com a configuração de estados de modulador na rede:

• 240 microssegundos requeridos para carregar um plano binário completo para a rede

• 120 microssegundos requeridos para carregar planos binários para apenas um único banco (ímpar ou par) de linhas

• 100 microssegundos requeridos para atuação global

A tabela de cronograma para a seqüência temporal 3000 inclui a seguinte informação, requerida pelo módulo de controle de temporização 724 para apresentação das subimagens

• Número de subcampo

• Intervalo de plano binário (tempo decorrido entre impulsos de a- tuação global)

• Código alfaem umérico para localizações de memória dos pia- nos binários, separados pelos seus bancos atribuídos (por exemplo, RO1 R1, R2, ... R6)

• Intensidade de iluminação

A tabela de cronograma para a seqüência temporal 3000 não distingue entre tempos de endereçamento e tempos de iluminação. Em vez disso, a lógica no módulo de controle de temporização 724 assume que ca- da intervalo de plano binário começa imediatamente após a conclusão de uma ocorrência de atuação global. Na primeira ação da seqüência após a atuação global as lâmpadas são iluminadas de acordo com os valores de intensidade listados na Tabela 9.

A seqüência temporal 3000 inclui as seguintes características como descrito anteriormente. Semelhante ao diagrama temporal 1200, o visor que emprega a seqüência temporal 3000 inclui a capacidade de atuação glo- bal. O visor que emprega a seqüência temporal 3000 inclui dois circuitos de atuação global independentes, para cada um dos bancos ímpar e par respec- tivamente. A seqüência temporal 3000 inclui um esquema para controle das lâmpadas, semelhante ao descrito na seqüência temporal 1450, no qual tanto os períodos de impulso como a intensidade de impulso são utilizados para representar valor de iluminação. A seqüência temporal 3000 é capaz de mis- turar cores, como na seqüência temporal 1700, embora nesta modalidade a- penas uma lâmpada esteja iluminada em cada instante.

A seqüência temporal 3000 inclui endereçamento por bancos. Os planos binários menores, por exemplo, RO, R1, R2, e R3 são sempre a- presentados sucessivamente em um dado banco, por exemplo, as linhas ímpares, e esta seqüência de planos binários menores é iluminada ao mes- mo tempo que o bit mais significativo (por exemplo, R6) é iluminado no outro banco (por exemplo, nas linhas pares).

A seqüência temporal 3000 separa os bits mais significativos (por exemplo, R6, G6, e B6) em quatro subimagens separadas, mas igual- mente temporizadas. A seqüência temporal muda de cores com freqüência, com um período máximo entre cores de 1,38 milissegundos. O tempo entre a representação de bits mais significativos nem sempre é igual entre pares sucessivos de bits mais significativos, mas em caso algum esse período en- tre bits mais significativos é maior que 4,16 milissegundos.

Tabela 9: Tabela de Cronograma 9

<table>table see original document page 106</column></row><table>

Claims

1. Visor de visão direta compreendendo: um substrato transparente; uma rede de MEMS moduladores de luz formada no substrato transparente, em que cada um dos moduladores de luz pode ser conduzido para pelo menos dois estados; uma matriz de controle formada no substrato transparente para transmitir dados e tensões de comando à rede; e um controlador para controlar os estados de cada um dos modu- ladores de luz na rede incluindo: uma entrada para receber dados de imagem codificando uma estrutura de imagem para visualização no visor de visão direta, um processador para obter uma pluralidade de conjuntos de da- dos de subestrutura a partir dos dados de imagem, em que cada conjunto de dados de subestrutura indica estados desejados de moduladores de luz em múltiplas linhas e múltiplas colunas da rede; uma memória para armazenar a pluralidade dos conjuntos de dados de subestrutura; e uma saída para fazer sair a pluralidade de conjuntos de dados de subestrutura de acordo com uma seqüência de saída para conduzir os moduladores de luz para os estados indicados nos conjuntos de dados de subestrutura.

2. Visor de visão direta de acordo com a reivindicação 1, em que a seqüência de saída inclui uma pluralidade de ocorrências; e em que o con- trolador armazena diferentes valores de tempo associados a ocorrências correspondentes a pelo menos dois conjuntos de dados de subestrutura.

3. Visor de visão direta de acordo com a reivindicação 2, em que os valores de tempo são selecionados para impedir a iluminação da rede, enquanto os moduladores mudam de estados.

4. Visor de visão direta de acordo com a reivindicação 3, com- preendendo uma pluralidade de lâmpadas, em que a memória armazena valores de tempo associados a ocorrências de iluminação de lâmpada incluí- das na se-quência de saída.

5. Visor de visão direta de acordo com a reivindicação 3, com- preendendo uma pluralidade de lâmpadas, em que a memória armazena valores de tempo associados a ocorrências de apagamento de lâmpada in- cluídas na seqüência de saída.

6. Visor de visão direta de acordo com a reivindicação 2, em que a seqüência de saída inclui ocorrências de endereçamento, e a memória armazena valores de tempo associados às ocorrências de endereçamento.

7. Visor de visão direta de acordo com a reivindicação 2, em que os valores de tempo estão correlacionados com um brilho de uma imagem de subestrutura resultante de uma saída de um conjunto de dados de subes- trutura da pluralidade dos conjuntos de dados de subestrutura.

8. Visor de visão direta de acordo com a reivindicação 1, em que a pluralidade de conjuntos de dados de subestrutura inclui conjuntos de da- dos de subestrutura distintos para pelo menos duas de pelo menos três componentes de cor da estrutura de imagem.

9. Visor de visão direta de acordo com a reivindicação 1, em que a pluralidade de conjuntos de dados de subestrutura inclui conjuntos de da- dos de subestrutura distintos para quatro componentes de cor da estrutura de imagem.

10. Visor de visão direta de acordo com a reivindicação 9, em que as quatro componentes de cor consistem em vermelho, verde, azul, e branco.

11. Visor de visão direta de acordo com a reivindicação 1, em que a seqüência de saída é armazenada pelo menos em parte em memória.

12. Visor de visão direta de acordo com a reivindicação 11, compreendendo uma pluralidade de lâmpadas, em que a seqüência de saí- da inclui uma seqüência de iluminação de lâmpada.

13. Visor de visão direta de acordo com a reivindicação 12, em que a seqüência de iluminação de lâmpada inclui dados correspondentes à intensidade com a qual as lâmpadas são iluminadas em associação com os conjuntos de dados de subestrutura produzidos na seqüência de saída.

14. Visor de visão direta de acordo com a reivindicação 12, em que a seqüência de iluminação de lâmpada inclui dados correlacionados com o período de tempo durante o qual as lâmpadas estão iluminadas para os conjuntos de dados de subestrutura produzidos na seqüência de saída.

15. Visor de visão direta de acordo com a reivindicação 14, em que o período de tempo durante o qual uma lâmpada está iluminada para cada conjunto de dados de subestrutura na seqüência de iluminação de lâmpada é menor ou igual a 4 milissegundos.

16. Visor de visão direta de acordo com a reivindicação 1, em que a obtenção da pluralidade de conjuntos de dados de subestrutura inclui: decomposição da estrutura de imagem em uma pluralidade de subestruturas de imagem; e atribuição de um fator de ponderação a cada subestrutura de imagem da pluralidade de subestruturas de imagem.

17. Visor de visão direta de acordo com a reivindicação 16, em que o processador atribui o fator de ponderação de acordo com um esque- ma de codificação.

18. Visor de visão direta de acordo com a reivindicação 16, em que o controlador faz com que uma subestrutura de imagem seja iluminada durante um período de tempo proporcional ao fator de ponderação atribuído à subestrutura de imagem.

19. Visor de visão direta de acordo com a reivindicação 16, em que o controlador faz com que uma subestrutura de imagem seja iluminada com uma intensidade de iluminação proporcional ao fator de ponderação atribuído à subestrutura de imagem.

20. Visor de visão direta de acordo com a reivindicação 17, em que o esquema de codificação é um esquema de codificação binário, os con- juntos de dados de subestrutura são planos binários, e cada componente de cor da estrutura de imagem é decomposta em pelo menos uma subestrutura de imagem mais significativa e em uma subestrutura de imagem mais signi- ficativa seguinte.

21. Visor de visão direta de acordo com a reivindicação 20, em que a subestrutura de imagem mais significativa contribui para uma estrutura de imagem apresentada duas vezes mais que a subestrutura de imagem mais significativa seguinte.

22. Visor de visão direta de acordo com a reivindicação 20, em que a seqüência de saída inclui fazer sair o plano binário correspondente à subimagem mais significativa de pelo menos um componente de cor da es- trutura de imagem em dois instantes distintos.

23. Visor de visão direta de acordo com a reivindicação 22, em que de acordo com a seqüência de saída, os dois instantes de tempo distin- tos nos quais o plano binário correspondente à subestrutura de imagem mais significativa são feitos sair não podem estar separados por mais de 25 milis- segundos.

24. Visor de visão direta de acordo com a reivindicação 22, em que de acordo com a seqüência de saída, o período de tempo entre uma primeira vez que o plano binário correspondente à subestrutura de imagem mais significativa de um componente de cor da estrutura de imagem é feito sair e uma segunda vez que o plano binário correspondente à subestrutura de imagem mais significativa do componente de cor é feito sair está dentro de 10% do período de tempo entre a segunda vez que o plano binário cor- respondente à subestrutura de imagem mais significativa do componente de cor é feito sair e um instante subsequente no qual uma subestrutura de ima- gem correspondente a uma subestrutura de imagem mais significativa do componente de cor é feita sair.

25. Visor de visão direta de acordo com a reivindicação 1, em que a seqüência de saída inclui: fazer sair pelo menos um conjunto de dados de subestrutura cor- respondente a uma primeiro componente de cor da estrutura de imagem an- tes de fazer sair pelo menos um conjunto de dados de subestrutura corres- pondente a um segundo componente de cor da estrutura de imagem, e fazer sair pelo menos um conjunto de dados de subestrutura cor- respondente ao primeiro componente de cor da estrutura de imagem após fazer sair pelo menos um conjunto de dados de subestrutura correspondente ao segundo componente de cor da estrutura de imagem.

26. Visor de visão direta de acordo com a reivindicação 1, em que as lâmpadas de pelo menos duas cores diferentes são iluminadas para apresentarem uma única subestrutura de imagem correspondente a um úni- co conjunto de dados de subestrutura.

27. Visor de visão direta de acordo com a reivindicação 26, em que uma lâmpada de uma de pelo menos duas cores é iluminada com uma intensidade substancialmente maior que as outras das pelo menos duas cores.

28. Visor de visão direta de acordo com a reivindicação 11, compreendendo uma ligação de dados a um processador externo para rece- ber alterações à seqüência de saída.

29. Visor de visão direta de acordo com a reivindicação 1, com- preendendo uma memória para armazenar uma pluralidade de seqüências de saída alternativas.

30. Visor de visão direta de acordo com a reivindicação 29, compreendendo um módulo de comutação de seqüência de saída para co- mutar entre a seqüência de saída e a pluralidade de seqüências de saída alternativas.

31. Visor de visão direta de acordo com a reivindicação 30, em que o módulo de comutação de seqüência de saída é sensível a instruções recebidas de um segundo processador, exterior ao controlador, incluído no dispositivo em que o visor de visão direta está incorporado.

32. Visor de visão direta de acordo com a reivindicação 30, compreendendo uma interface de utilizador, em que módulo de comutação de seqüência de saída é sensível à interface de utilizador.

33. Visor de visão direta de acordo com a reivindicação 32, em que a interface de utilizador é um comutador manual.

34. Visor de visão direta de acordo com a reivindicação 30, em que o módulo de comutação de seqüência de saída é sensível ao processador.

35. Visor de visão direta de acordo com a reivindicação 1, com- preendendo um módulo de cálculo de parâmetros de seqüência para obter alterações à seqüência de saída.

36. Visor de visão direta de acordo com a reivindicação 35, em que o módulo de cálculo de parâmetros de seqüência obtém alterações à seqüência de saída com base em características de uma estrutura de ima- gem recebida.

37. Visor de visão direta de acordo com a reivindicação 35, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para valores de temporização armazenados em relação a ocorrências incluídas na seqüência de saída.

38. Visor de visão direta de acordo com a reivindicação 35, compreendendo uma pluralidade de lâmpadas, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para valores de intensidade da lâmpada armazenados em relação a ocorrências de iluminação de lâm- pada incluídas na seqüência de saída.

39. Visor de visão direta de acordo com a reivindicação 35, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para conjuntos de dados de subestrutura com base em características de uma estrutura de imagem recebida.

40. Visor de visão direta de acordo com a reivindicação 1, em que a rede de moduladores de luz compreende uma pluralidade de bancos de moduladores de luz actuáveis de forma independente.

41. Visor de visão direta de acordo com a reivindicação 40, em que a matriz de controle compreende uma pluralidade de interconectores de atuação global, cada interconector de atuação global correspondendo a um banco respectivo de moduladores de luz.

42. Visor de visão direta de acordo com a reivindicação 40, em que a pluralidade de bancos está localizada adjacente uma à outra na rede.

43. Visor de visão direta de acordo com a reivindicação 40, em que cada banco de modulador de luz compreende uma pluralidade de linhas na rede, e os bancos estão entrecruzados uns com os outros na rede.

44. Visor de visão direta de acordo com a reivindicação 40, em que a apresentação de uma subestrutura de imagem correspondente a um componente particular de significância e cor em um dos bancos não dista mais que 25 ms de uma apresentação subsequente de uma subestrutura de imagem correspondente ao componente do valor da significância e cor e não dista mais que 25 ms após uma apresentação prévia de uma subestrutura de imagem correspondente ao componente de significância e cor nos outros bancos.

45. Visor de visão direta de acordo com a reivindicação 1, em que os moduladores de luz compreendem obturadores.

46. Visor de visão direta de acordo com a reivindicação 45, em que os obturadores reflectem luz seletivamente.

47. Visor de visão direta de acordo com a reivindicação 45, em que os obturadores seletivamente permitem a passagem de baixa luminosi- dade através de aberturas correspondentes.

48. Visor de visão direta de acordo com a reivindicação 45, em que os obturadores são comandados na transversal ao substrato.

49. Visor de visão direta de acordo com a reivindicação 1, em que os moduladores de luz são moduladores de luz refletores.

50. Visor de visão direta de acordo com a reivindicação 1, em que os moduladores de luz seletivamente permitem a passagem de luz para um visualizador.

51. Visor de visão direta de acordo com a reivindicação 1, com- preendendo um guia de luz posicionado próximo da rede de moduladores de luz.

52. Visor de visão direta de acordo com a reivindicação 1, em que a seqüência de saída inclui uma pluralidade de ocorrências de atuação global.

53. Visor de visão direta de acordo com a reivindicação 52, compreendendo um interconector de atuação global acoplado à rede de mo- duladores de luz para fazer com que os moduladores de luz em múltiplas linhas e múltiplas colunas da rede de moduladores de luz atuem substanci- almente simultaneamente.

54. Visor de visão direta de acordo com a reivindicação 1, em que a matriz de controle compreende para cada modulador de Iuz1 um tran- sistor e um condensador.

55. Visor de visão direta compreendendo: um substrato transparente; uma rede de MEMS moduladores de luz formada no substrato transparente, em que cada um dos moduladores de luz pode ser conduzido para pelo menos dois estados; uma matriz de controle formada no substrato transparente para transmitir dados e tensões de comando à rede; lâmpadas de pelo menos três cores; e um controlador para: controlar os estados de cada um dos moduladores de luz na re- de; controlar a iluminação de lâmpadas para iluminar a rede de mo- duladores de luz com lâmpadas de pelo menos duas cores ao mesmo tempo para formar uma parte de uma imagem.

56. Visor de visão direta de acordo com a reivindicação 55, em que pelo menos uma das cores que iluminam a rede de moduladores de luz é de maior intensidade que as outras cores.

57. Método para apresentar uma estrutura de imagem em um visor de visão direta compreendendo: receber dados de imagem codificando a estrutura de imagem; obter uma pluralidade de conjuntos de dados de subestrutura a partir dos dados de imagem em que cada conjunto de dados de subestrutura indica estados desejados de MEMS moduladores de luz em múltiplas linhas e múltiplas colunas de uma rede moduladora de luz formada em um substra- to transparente; armazenar a pluralidade de conjuntos de dados de subestrutura em uma memória; e fazer sair a pluralidade de conjuntos de dados de subestrutura de acordo com uma seqüência de saída para conduzir os MEMS modulado- res de luz para os estados desejados indicados em cada conjunto de dados de subestrutura em que a saída compreende a transmissão dos dados e das tensões de comando à rede moduladora de luz através de uma matriz de controle formada no substrato transparente.

58. Método de acordo com a reivindicação 57, compreendendo armazenar diferentes valores de tempo associados a ocorrências correspon- dentes a pelo menos dois conjuntos de dados de subestrutura, em que a seqüência de saída inclui as ocorrências.

59. Método de acordo com a reivindicação 58, em que os valo- res de tempo são selecionados para impedir a iluminação da rede modulado- ra de luz enquanto os MEMS moduladores de luz mudam de estados.

60. Método de acordo com a reivindicação 59, compreendendo iluminar pelo menos uma de uma pluralidade de lâmpadas de acordo com ocorrências de iluminação de lâmpada incluídas na seqüência de saída, em que os valores de tempo estão associados às ocorrências de iluminação de lâmpada.

61. Método de acordo com a reivindicação 59, compreendendo apagar pelo menos uma de uma pluralidade de lâmpadas de acordo com ocorrências de apagamento de lâmpada incluídas na seqüência de saída, em que os valores de tempo estão associados às ocorrências de apagamen- to de lâmpada.

62. Método de acordo com a reivindicação 58, em que a se- qüência de saída inclui ocorrências de endereçamento; e a memória arma- zena valores de tempo associados às ocorrências de endereçamento.

63. Método de acordo com a reivindicação 58, em que os valo- res de tempo estão correlacionados com um brilho de uma imagem de sub- estrutura resultante da saída de um conjunto de dados de subestrutura da pluralidade dos conjuntos de dados de subestrutura.

64. Método de acordo com a reivindicação 57, em que a plurali- dade de conjuntos de dados de subestrutura inclui conjuntos de dados de subestrutura distintos para pelo menos duas de pelo menos três componen- tes de cor da estrutura de imagem.

65. Método de acordo com a reivindicação 57, em que a plurali- dade de conjuntos de dados de subestrutura inclui conjuntos de dados de subestrutura distintos para quatro componentes de cor da estrutura de ima- gem.

66. Método de acordo com a reivindicação 65, em que as quatro componentes de cor consistem em vermelho, verde, azul, e branco.

67. Método de acordo com a reivindicação 57, em que a se- qüência de saída é armazenada pelo menos em parte em memória.

68. Método de acordo com a reivindicação 67, em que a se- quência de saída inclui uma seqüência de iluminação de lâmpada corres- pondente a uma pluralidade de lâmpadas.

69. Método de acordo com a reivindicação 68, em que a se- qüência de iluminação de lâmpada inclui dados correspondentes à intensi- dade com a qual as lâmpadas são iluminadas em associação com os con- juntos de dados de subestrutura produzidos na seqüência de saída.

70. Método de acordo com a reivindicação 68, em que a se- qüência de iluminação de lâmpada inclui dados correspondentes ao período de tempo durante o qual as lâmpadas estão iluminadas para os conjuntos de dados de subestrutura produzidos na seqüência de saída.

71. Método de acordo com a reivindicação 70, em que o período de tempo durante o qual uma lâmpada está iluminada para cada conjunto de dados de subestrutura na seqüência de iluminação de lâmpada é menor ou igual a 4 milissegundos.

72. Método de acordo com a reivindicação 57, em que a obten- ção da pluralidade de conjuntos de dados de subestrutura inclui: decomposição da estrutura de imagem em uma pluralidade de subestruturas de imagem, e atribuição de um fator de ponderação a cada subestrutura de imagem da pluralidade de subestruturas de imagem.

73. Método de acordo com a reivindicação 72, em que a atribui- ção do fator de ponderação ocorre de acordo com um esquema de codifica- ção.

74. Método de acordo com a reivindicação 72, compreendendo iluminar uma subestrutura de imagem durante um período de tempo propor- cional ao fator de ponderação atribuído à subestrutura de imagem.

75. Método de acordo com a reivindicação 72, compreendendo iluminar uma subestrutura de imagem com uma intensidade de iluminação proporcional ao fator de ponderação atribuído à subestrutura de imagem.

76. Método de acordo com a reivindicação 73, em que o esque- ma de codificação é um esquema de codificação binário, os conjuntos de dados de subestrutura são planos binários, e cada componente de cor da estrutura de imagem é decomposta em pelo menos uma subestrutura de imagem mais significativa e em uma subestrutura de imagem mais significa- tiva seguinte.

77. Método de acordo com a reivindicação 76, em que a subes- trutura de imagem mais significativa contribui para uma estrutura de imagem apresentada duas vezes mais que a subestrutura de imagem mais significa- tiva seguinte.

78. Método de acordo com a reivindicação 76, em que a saída da pluralidade de conjuntos de dados de subestrutura inclui fazer sair um plano binário correspondente à subestrutura de imagem mais significativa de pelo menos um componente de cor da estrutura de imagem em dois instan- tes distintos.

79. Método de acordo com a reivindicação 78, em que de acordo com a seqüência de saída, os dois instantes de tempo distintos nos quais o plano binário correspondente à subestrutura de imagem mais significativa são feitos sair não podem estar separados por mais de 25 milissegundos.

80. Método de acordo com a reivindicação 78, em que de acordo com a seqüência de saída, o período de tempo entre uma primeira vez que o plano binário correspondente à subestrutura de imagem mais significativa de um componente de cor da estrutura de imagem é feito sair e uma segunda vez que o plano binário correspondente à subestrutura de imagem mais sig- nificativa do componente de cor é feito sair está dentro de 10% do período de tempo entre a segunda vez que o plano binário correspondente à subes- trutura de imagem mais significativa do componente de cor é feito sair e um instante subsequente no qual uma subestrutura de imagem correspondente a uma subestrutura de imagem mais significativa do componente de cor é feita sair.

81. Método de acordo com a reivindicação 57, em que a saída da pluralidade de conjuntos de dados de subestrutura inclui: fazer sair pelo menos um conjunto de dados de subestrutura cor- respondente a um primeiro componente de cor da estrutura de imagem an- tes de fazer sair pelo menos um conjunto de dados de subestrutura corres- pondente a um segundo componente de cor da estrutura de imagem, e fazer sair pelo menos um conjunto de dados de subestrutura cor- respondente ao primeiro componente de cor da estrutura de imagem após fazer sair pelo menos um conjunto de dados de subestrutura correspondente ao segundo componente de cor da estrutura de imagem.

82. Método de acordo com a reivindicação 57, em que as lâm- padas de pelo menos duas cores diferentes são iluminadas para apresenta- rem uma única subestrutura de imagem correspondente a um único conjunto de dados de subestrutura.

83. Método de acordo com a reivindicação 82, em que uma lâm- pada de uma de pelo menos duas cores é iluminada com uma intensidade substancialmente maior que as outras das pelo menos duas cores.

84. Método de acordo com a reivindicação 67, compreendendo receber alterações à seqüência de saída através de uma ligação de dados a um processador externo.

85. Método de acordo com a reivindicação 57, compreendendo armazenar uma pluralidade de seqüências de saída alternativas em uma memória.

86. Método de acordo com a reivindicação 85, compreendendo comutar entre a seqüência de saída e a pluralidade de seqüências de saída alternativas através de um módulo de comutação de seqüência de saída.

87. Método de acordo com a reivindicação 86, compreendendo receber instruções de um processador exterior ao qual o módulo de comuta- ção de seqüência de saída é sensível.

88. Método de acordo com a reivindicação 86, compreendendo receber instruções de uma interface de utilizador à qual o módulo de comu- tação de seqüência de saída é sensível.

89. Método de acordo com a reivindicação 88, em que a interfa- ce de utilizador é um comutador manual.

90. Método de acordo com a reivindicação 86, em que a obten- ção da pluralidade de conjuntos de dados de subestrutura é realizada atra- vés de um módulo de processamento de imagem; e o módulo de comutação de seqüência de saída é sensível a um módulo de processamento de ima- gem.

91. Método de acordo com a reivindicação 57, compreendendo obter alterações à seqüência de saída através de um módulo de cálculo de parâmetros de seqüência.

92. Método de acordo com a reivindicação 91, em que o módulo de cálculo de parâmetros de seqüência obtém alterações à seqüência de saída com base em características de uma estrutura de imagem recebida.

93. Método de acordo com a reivindicação 91, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para valores de temporização armazenados em relação a ocorrências incluídas na seqüên- cia de saída.

94. Método de acordo com a reivindicação 91, compreendendo uma pluralidade de lâmpadas, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para valores de intensidade da lâmpada ar- mazenados em relação a ocorrências de iluminação de lâmpada incluídas na seqüência de saída.

95. Método de acordo com a reivindicação 91, em que o módulo de cálculo de parâmetros de seqüência obtém alterações para conjuntos de dados de subestrutura com base em características de uma estrutura de i- magem recebida.

96. Método de acordo com a reivindicação 57, em que a rede moduladora de luz compreende uma pluralidade de bancos de moduladores, cada banco sendo capaz de ser atuado de forma independente.

97. Método de acordo com a reivindicação 96, em que a matriz de controle compreende uma pluralidade de interconectores de atuação glo- bal, cada interconector de atuação global correspondendo a um banco res- pectivo de moduladores de luz.

98. Método de acordo com a reivindicação 96, em que bancos da pluralidade de bancos estão localizados adjacentes uns aos outros na rede moduladora de luz.

99. Método de acordo com a reivindicação 96, em que cada banco da pluralidade de bancos compreende uma pluralidade de linhas na rede moduladora de luz; e os bancos da pluralidade de bancos estão entre- cruzados uns com os outros na rede moduladora de luz.

100. Método de acordo com a reivindicação 96, em que a apre- sentação de uma subestrutura de imagem correspondente a um componente particular de significância e cor em um dos bancos não dista mais que 25 ms de uma apresentação subsequente de uma subestrutura de imagem corres- pondente ao componente do valor da significância e cor e não dista mais que 25 ms após uma apresentação prévia de uma subestrutura de imagem correspondente ao componente de significância e cor nos outros bancos.

101. Método de acordo com a reivindicação 57, em que os MEMS moduladores de luz compreendem obturadores.

102. Método de acordo com a reivindicação 101, em que os ob- turadores reflectem luz seletivamente.

103. Método de acordo com a reivindicação 101, em que os ob- furadores seletivamente permitem a passagem de baixa luminosidade atra- vés de aberturas correspondentes.

104. Método de acordo com a reivindicação 101, compreenden- do comandar os obturadores na transversal ao substrato.

105. Método de acordo com a reivindicação 57, em que os MEMS moduladores de luz são moduladores de luz refletores.

106. Método de acordo com a reivindicação 57, em que os MEMS moduladores de luz seletivamente permitem a passagem de luz para um visualizador.

107. Método de acordo com a reivindicação 57, compreendendo guiamento de luz através de um guia de luz posicionado próximo da rede moduladora de luz.

108. Método de acordo com a reivindicação 57, em que a se- qüência de saída inclui uma pluralidade de ocorrências de atuação global.

109. Método de acordo com a reivindicação 108, compreenden- do atuar substancialmente simultaneamente MEMS moduladores de luz em múltiplas linhas e múltiplas colunas da rede moduladora de luz através de um interconector de atuação global acoplado à rede moduladora de luz.

110. Método de acordo com a reivindicação 57, em que a matriz de controle compreende, para cada MEMS modulador de luz, um transistor e um condensador.

111. Método para apresentar uma imagem em um visor de visão direta compreendendo: controlar os estados de MEMS moduladores de luz em uma rede moduladora de luz formada em um substrato transparente, em que cada um dos MEMS moduladores de luz pode ser conduzido para pelo menos dois estados; transmitir dados e tensões de comando à rede moduladora de luz através de uma matriz de controle formada no substrato transparente; e controlar a iluminação de lâmpadas de pelo menos três cores para iluminar a rede moduladora de luz com lâmpadas de pelo menos duas cores ao mesmo tempo para formar uma parte da imagem.

112. Método de acordo com a reivindicação 111, em que pelo menos uma das cores que iluminam a rede de moduladores de luz é de mai- or intensidade que as outras cores.