BR112019026589B1 - Técnica de layout para middle-end-of-line - Google Patents

Técnica de layout para middle-end-of-line Download PDF

Info

Publication number
BR112019026589B1
BR112019026589B1 BR112019026589-9A BR112019026589A BR112019026589B1 BR 112019026589 B1 BR112019026589 B1 BR 112019026589B1 BR 112019026589 A BR112019026589 A BR 112019026589A BR 112019026589 B1 BR112019026589 B1 BR 112019026589B1
Authority
BR
Brazil
Prior art keywords
source
drain contact
line
fins
contact
Prior art date
Application number
BR112019026589-9A
Other languages
English (en)
Other versions
BR112019026589A2 (pt
Inventor
Tin Tin Wee
Trilochan Sahoo
Sunil Sukumarapillai
Arun Kumar Kodigenahalli Venkateswar
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/628,909 external-priority patent/US10325845B2/en
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112019026589A2 publication Critical patent/BR112019026589A2/pt
Publication of BR112019026589B1 publication Critical patent/BR112019026589B1/pt

Links

Abstract

Em alguns aspectos da invenção, uma matriz inclui um ou mais aletas, uma porta formada ao longo de uma primeira parte da um ou mais aletas, e um primeiro contato fonte/dreno formado ao longo de uma segunda parte da uma ou mais aletas, em que o primeiro contato fonte/dreno inclui uma parte estendida que não se sobrepõe à uma ou mais aletas. A matriz também inclui primeira e segunda linhas de metal formadas a partir de uma primeira camada de metal, em que a primeira e a segunda linhas de metal são espaçadas uma da outra. A matriz inclui ainda uma primeira via que conecta o primeiro contato fonte/dreno à primeira linha de metal, e uma segunda via que conecta o primeiro contato fonte/dreno à segunda linha de metal, em que a segunda via se encontra dentro da parte estendida do primeiro contato fonte/dreno.

Description

REFERÊNCIA CRUZADA A PEDIDO DE PATENTE RELACIONADO
[0001] Este pedido de patente reivindica prioridade e benefício do Pedido de Patente não provisório n° 15/628,909 depositado na Repartição Norte-Americana de Marcas e Patentes em 21 de junho de 2017, cujo conteúdo é aqui incorporado por referência.
ANTECEDENTES Campo
[0002] Aspectos da presente invenção se referem, em geral, ao layout do chip e, mais particularmente, a técnicas de layout de chip para redução da resistência parasitária do middle-end-of-line (MEOL).
Antecedentes
[0003] As geometrias das estruturas em pastilhas semicondutoras continuam a diminuir com os avanços na fabricação de chips. O roteamento de metal no middle-end-of- line (MEOL) tem se tornado cada vez mais complexo na medida em que as geometrias têm diminuído, e outras estruturas de roteamento de metal têm sido adicionadas a intensos e avançados processos submicrométricos de fabricação.
SUMÁRIO
[0004] O conteúdo a seguir apresenta um resumo simplificado de uma ou mais formas de realização, a fim de proporcionar um entendimento básico dessas formas de realização. Este resumo não é uma visão geral abrangente de todas as formas de realização contempladas, e não pretende identificar elementos essenciais ou críticos de todas as formas de realização da invenção, nem delinear o escopo de qualquer uma ou todas as formas de realização da invenção. Seu único propósito é apresentar alguns conceitos de uma ou mais formas de realização da invenção de forma simplificada, como um prelúdio para a descrição mais detalhada apresentada posteriormente.
[0005] Um terceiro aspecto se refere a uma pastilha. A pastilha inclui uma ou mais aletas, uma porta formada ao longo de uma primeira parte da uma ou mais aletas, e um primeiro contato fonte/dreno formado ao longo de uma segunda parte da uma ou mais aletas, em que o primeiro contato fonte/dreno inclui uma parte estendida que não se sobrepõe à uma ou mais aletas. A pastilha também inclui primeira e segunda linhas de metal formadas a partir de uma primeira camada de metal, em que a primeira e a segunda linhas de metal são espaçadas uma da outra. A pastilha inclui ainda uma primeira via que conecta o primeiro contato fonte/dreno à primeira linha de metal, e uma segunda via que conecta o primeiro contato fonte/dreno à segunda linha de metal, em que a segunda via se encontra dentro da parte estendida do primeiro contato fonte/dreno.
[0006] Um segundo aspecto se refere a uma pastilha. A pastilha inclui uma ou mais aletas, uma primeira porta formada ao longo de uma primeira parte da uma ou mais aletas, e um primeiro contato fonte/dreno formado ao longo de uma segunda parte da uma ou mais aletas, em que o primeiro contato fonte/dreno inclui uma parte estendida que não se sobrepõe à uma ou mais aletas. A pastilha inclui também um segundo contato fonte/dreno formado ao longo de uma terceira parte da uma ou mais aletas, uma segunda porta formada ao longo de uma quarta parte da uma ou mais aletas, em que o segundo contato fonte/dreno é entre a primeira porta e a segunda porta, e um terceiro contato fonte/dreno formado ao longo de uma quinta parte da uma ou mais aletas, em que o terceiro contato fonte/dreno inclui uma parte estendida que não se sobrepõe à uma ou mais aletas. A pastilha também inclui primeira e segunda linhas de metal formadas a partir de uma primeira camada de metal, em que a primeira e a segunda linhas de metal são espaçadas uma da outra, uma primeira via que conecta o primeiro contato fonte/dreno à primeira linha de metal, uma segunda via que conecta o primeiro contato fonte/dreno à segunda linha de metal, em que a segunda via se encontra dentro da parte estendida do primeiro contato fonte/dreno, uma terceira via que conecta o terceiro contato fonte/dreno à primeira linha de metal, e uma quarta via que conecta o terceiro contato fonte/dreno à segunda linha de metal, em que a quarta via se encontra dentro da parte estendida do terceiro contato fonte/dreno.
[0007] Para o cumprimento do conteúdo exposto e fins relacionados, as uma ou mais formas de realização compreendem os recursos totalmente descritos a seguir e particularmente evidenciados nas reivindicações. A descrição a seguir e os desenhos em anexo definem em detalhes determinados aspectos ilustrativos das uma ou mais formas de realização. Esses aspectos são indicativos, no entanto, de apenas algumas das várias formas em que os princípios de várias formas de realização podem ser empregados, e as formas de realização descritas pretendem incluir todos esses aspectos e seus equivalentes.
BREVE DESCRIÇÃO DOS DESENHOS
[0008] A figura 1A mostra uma vista em perspectiva de uma estrutura incluindo um FinFET e estruturas de interface para o FinFET, de acordo com alguns aspectos da presente invenção.
[0009] A figura 1B mostra uma vista em perspectiva da estrutura na figura 1A, em que algumas das estruturas de interface mostradas na figura 1A não são mostrados na figura 1B a fim de proporcionar uma visão desobstruída de algumas características da estrutura.
[0010] A figura 1C mostra uma vista superior do FinFET mostrado nas figuras 1A e 1B de acordo com alguns aspectos da presente invenção.
[0011] A figura 2A mostra uma vista em perspectiva de uma estrutura incluindo um FinFET e estruturas de interface para o FinFET com resistência parasitária reduzida, de acordo com alguns aspectos da presente invenção.
[0012] A figura 2B mostra uma vista em perspectiva da estrutura na figura 2A, em que algumas das estruturas de interface mostradas na figura 2A não são mostrados na figura 2B a fim de proporcionar uma visão desobstruída de algumas características da estrutura.
[0013] A figura 2C mostra uma vista superior do FinFET mostrado nas figuras 2A e 2B de acordo com alguns aspectos da presente invenção.
[0014] A figura 2D mostra um exemplo em que partes das aletas no FinFET são fundidas, de acordo com alguns aspectos da presente invenção.
[0015] A figura 2E mostra um exemplo de espaçadores laterais usados para definir os limites das partes fundidas das aletas, de acordo com alguns aspectos da presente invenção.
[0016] A figura 3A mostra uma vista superior de um transistor de múltiplos ressaltos, de acordo com alguns aspectos da presente invenção.
[0017] A figura 3B mostra uma vista superior das estruturas de interface com reduzida resistência parasitária para o transistor de múltiplos ressaltos, de acordo com alguns aspectos da presente invenção.
[0018] A figura 3C mostra uma vista em perspectiva das estruturas de interface e do transistor de mútiplos ressaltos mostrado na figura 3B.
[0019] A figura 3D mostra uma vista superior das estruturas de interface de uma camada de metal-0 (M0) a uma camada de metal 1 (M1), de acordo com alguns aspectos da presente invenção.
[0020] A figura 4 mostra um modelo de circuito do transistor de múltiplos ressaltos, de acordo com determinados aspectos da presente invenção.
DESCRIÇÃO DETALHADA
[0021] A descrição detalhada apresentada abaixo, em conexão com os desenhos anexos, deve ser considerada uma descrição de várias configurações e não se destina a representar as únicas configurações em que os conceitos aqui descritos podem ser praticados. A descrição detalhada inclui detalhes específicos com o propósito de fornecer uma compreensão abrangente dos vários conceitos. No entanto, será evidente para os especialistas na técnica que esses conceitos podem ser praticados sem esses detalhes específicos. Em alguns casos, estruturas e componentes bem conhecidos são mostrados em forma de diagrama em blocos para evitar obscurecer esses conceitos.
[0022] As figuras 1A-1C mostram uma estrutura 100 exemplificativa formada acima do substrato de uma pastilha semicondutora, de acordo com alguns aspectos da presente invenção. A estrutura 100 inclui um transistor e estruturas de interface para interconectar o transistor a outro transistor (por exemplo, dentro da mesma célula) e/ou conectar o transistor a camadas superiores de metal no back- end-of-line (BEOL) da pastilha. Embora apenas um transistor seja mostrado nas figuras 1A-1C, deve ser apreciado que uma pastilha normalmente inclui de milhões a bilhões de transistores.
[0023] Nesse exemplo, o transistor é um Transistor de Efeito de Campo Aleta (FinFET), com uma estrutura tridimensional. O FinFET inclui uma ou mais aletas 110-1 a 110-4 que correm paralelas umas à outras, e se estendem na direção lateral indicada pela linha de dupla seta 112 nas figuras 1A-1C. Como usado neste documento, o termo “lateral” se refere a uma direção que é horizontal em relação ao substrato da pastilha. As aletas 110-1 a 110-4 podem ser feitas de silício, silício-germânio, carbono-silício, etc. Embora quatro aletas 110-1 a 110-4 sejam mostradas no exemplo nas figuras 1A-1C, deve ser entendido que o FinFET pode incluir um número diferente de aletas (por exemplo, uma aleta, duas aletas, três aletas, etc.). Além disso, embora as aletas 110-1 a 110-4 sejam ilustradas nas figuras 1A-1C como tendo seções transversais retangulares (perfis), deve ser entendido que as aletas podem ter outras formas transversais. Por exemplo, cada aleta pode ter uma seção transversal cônica, em que a aleta seja mais espessa na base do que no topo.
[0024] O FinFET também inclui uma porta 120 que é perpendicular às aletas 110-1 a 110-4, e se estende na direção lateral indicada pela linha de seta dupla 122 nas figuras 1A-1C, que é perpendicular à direção lateral 112. A porta 120 é formada ao longo de uma parte média das aletas 110-1 a 110-4, de tal forma que a primeira e a segunda partes laterais das aletas 110-1 a 110-4 se estendem a partir de lados opostos da porta 120. Isto é mostrado na figura 1C, que mostra uma vista superior do FinFET. A parte média das aletas forma o canal do FinFET, em que uma tensão aplicada à porta 120 controla a condutância do canal. A porta 120 pode envolver três ou mais lados de cada aleta (por exemplo, o lado superior e duas paredes laterais opostas de cada aleta). Isso aumenta a área de superfície entre a porta 120 e as aletas 110-1 a 110-4, proporcionando melhor controle elétrico sobre a condutância do canal do FinFET. As partes laterais das aletas 110-1 a 110-4 que se estendem desde os lados opostos da porta 120 formam a fonte e dreno do FinFET, como discutido mais adiante.
[0025] O FinFET também pode incluir uma fina camada dielétrica (não mostrada) interposta entre as aletas 110-1 a 110-4 e a porta 120. A camada dielétrica pode incluir um material dielétrico de óxido à base de háfnio, ou outro material dielétrico.
[0026] A estrutura 100 também inclui um primeiro contato fonte/dreno 115 e um segundo contato fonte/dreno 125 em lados opostos da porta 120 (consulte a figura 1C). Como usado neste documento, o termo “fonte/dreno” significa que um contato fornece contato elétrico com a fonte ou o dreno do FinFET. Por exemplo, o primeiro contato fonte/dreno 115 pode fornecer contato com o dreno do FinFET, e o segundo contato fonte/dreno 125 pode fornecer contato com a fonte do FinFET, ou vice-versa.
[0027] O primeiro contato fonte/dreno 115 é formado ao longo da primeira parte lateral das aletas 110-1 a 110-4, e atua como um contato fonte ou dreno do FinFET. O primeiro contato fonte/dreno 115 pode estar em contato com um ou mais lados de cada aleta (por exemplo, o lado superior e duas paredes laterais opostas de cada aleta). O primeiro contato fonte/dreno 115 é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal). A estrutura 100 também pode incluir um espaçador lateral (não mostrado) entre a porta 120 e o primeiro contato fonte/dreno 115. O espaçador lateral pode ser usado para facilitar o autoalinhamento do contato 115 e/ou da porta 120 durante a fabricação, e evitar um curto entre a porta 120 e o contato 115.
[0028] O segundo contato fonte/dreno 125 é formado ao longo da segunda parte lateral das aletas 110-1 a 110-4, e atua como um contato com a fonte ou dreno do FinFET. Como mostrado nas figuras 1A-1C, o segundo contato fonte/dreno 125 está localizado no lado oposto da porta 120 como o primeiro contato fonte/dreno 115. O segundo contato fonte/dreno 125 pode estar em contato com um ou mais lados de cada aleta (por exemplo, o lado superior e duas paredes laterais opostas de cada aleta). O segundo contato fonte/dreno 115 é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal). A estrutura 100 pode incluir um espaçador lateral (não mostrado) entre a porta 120 e o segundo contato fonte/dreno 125. O espaçador lateral pode ser usado para facilitar o autoalinhamento do contato 125 e/ou da porta 120 durante a fabricação, e evitar um curto entre a porta 120 e o contato 115.
[0029] A estrutura 100 também inclui um contato de porta 130 formado no topo da porta 120. O contato de porta 130 é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal).
[0030] A figura 1C mostra uma vista superior do FinFET, o primeiro contato fonte/dreno 115, o segundo contato fonte/dreno 125 e o contato de porta 130. Como mostrado na figura 1C, as aletas 110-1 a 110-4 se estendem lateralmente a partir de lados opostos da porta 120. A porta 130 é formada ao longo da parte média das aletas, o primeiro contato fonte/dreno 115 é formado ao longo da primeira parte lateral das aletas, e o segundo contato fonte/dreno 125 é formado ao longo da segunda parte lateral das aletas.
[0031] Com referência à figura 1A, a estrutura 100 inclui uma estrutura de interface para o primeiro contato fonte/dreno 115. A estrutura de interface inclui uma primeira linha de metal 0 (M0) 135 acima do primeiro contato fonte/dreno 115, e uma primeira linha de metal 1 (M1) 140 acima da primeira linha M0 135. A primeira linha M0 135 é formada a partir de uma camada de metal 0 (M0) da pastilha, e a primeira linha M1 140 é formada a partir da camada de metal M1 da pastilha que está acima da camada M0. A camada M0 e a camada M1 podem ser usadas para formar linhas de metal para a interconexão de transistores (por exemplo, dentro da mesma célula) e a conexão de transistores a camadas superiores de metal da pastilha (ou seja, camadas de metal acima da camada de metal M1). As linhas de metal podem ser formadas a partir das camadas M0 e M1, usando litografia e gravação, e/ou outras técnicas de fabricação conhecidas na arte.
[0032] A estrutura de interface também inclui a via 132 entre o primeiro contato fonte/dreno 115 e a primeira linha M0 135, e a via 138 entre a primeira linha M0 135 e a primeira linha M1 140. Nesse exemplo, a via 132 é uma estrutura de interconexão vertical que conecta o primeiro contato fonte/dreno 115 à primeira linha M0 135, e a via 138 é uma estrutura de interconexão vertical que conecta a primeira linha M0 135 à primeira linha M1 140. Como usado neste documento, o termo “vertical” se refere a uma direção que é perpendicular ao substrato da pastilha. Nas figuras 1A-1C, uma via entre um contato fonte/dreno e uma linha M0 é indicada “VD”, e uma via entre uma linha M0 e uma linha M1 é indicada “VO”. Na discussão abaixo, uma via entre um contato fonte/dreno e uma linha M0 é referida como uma “via VD”, e uma via entre uma linha M0 e uma linha M1 é referida como uma “via V0”.
[0033] Como mostrado na figura 1A, a primeira linha M0 135 e a primeira linha M1 140 são perpendiculares uma à outra. Como discutido acima, a primeira linha M0 135 é formada a partir da camada M0 da pastilha. A camada M0 é encontrada em intensos e avançados processos submicrométricos (nós). Nesses processos, a camada M0 é normalmente usada para formar linhas de metal unidirecionais que correm em uma direção lateral, e a camada M1 é usada para formar linhas de metal unidirecionais que correm em uma direção lateral que é perpendicular à direção posterior das linhas de metal M0. O uso de linhas de metal unidirecionais permite que processos avançados alcancem maior resolução, em detrimento da necessidade de mais uma camada de metal (ou seja, a camada M0) para o roteamento de metal bidirecional.
[0034] A estrutura 100 inclui uma estrutura de interface para o contato de porta 130. A estrutura de interface para o contato de porta 130 inclui uma segunda linha M0 145 acima do contato de porta 130, e uma segunda linha M1 150 acima da segunda linha M0 145. A segunda linha M0 145 é formada a partir da camada M0 da pastilha, e a segunda linha M1 150 é formada a partir da camada M1 da pastilha. A estrutura de interface também inclui a via VD 142 entre o contato de porta 130 e a quinta linha M0 145, e a via VO 148 entre a segunda linha M0 145 e a segunda linha M1 150. Nesse exemplo, a via 142 é uma estrutura de interconexão vertical que conecta o contato de porta 130 à segunda linha M0 145, e a via 148 é uma estrutura de interconexão vertical que conecta a segunda linha M0 145 à segunda linha M1 150. Nas figuras 1A-1C, uma via entre um contato de porta e uma linha M0 é indicada “VG”. Na discussão abaixo, uma via entre um contato de porta e uma linha M0 é referida como uma “via VG”.
[0035] Como mostrado na figura 1A, a segunda linha M0 145 e a segunda linha M1 150 são perpendiculares uma à outra. Além disso, a segunda linha M0 145 corre paralela à primeira linha M0 135, e a segunda linha M1 150 corre paralela à primeira linha M1 140.
[0036] Com referência à figura 1B, a estrutura 100 inclui também uma estrutura de interface para o segundo contato fonte/dreno 125. Note que a estrutura de interface para o contato de porta 130 e o primeiro contato fonte/dreno 115 não são mostrados na figura 1B, a fim de proporcionar uma vista desobstruída da estrutura de interface para o segundo contato fonte/dreno 125.
[0037] A estrutura de interface inclui uma terceira linha M0 155 acima do segundo contato fonte/dreno 125, e uma terceira linha M1 160 acima da terceira linha M0 155. A terceira linha M0 155 é formada a partir da camada M0 da pastilha, e a terceira linha M1 160 é formada a partir da camada M1 da pastilha. A estrutura de interface também inclui a via VD 152 entre o segundo contato fonte/dreno 125 e a terceira linha M0 155, e a via VO 158 entre a terceira linha M0 155 e a terceira linha M1 160. Nesse exemplo, a via VD 152 é uma estrutura de interconexão vertical que conecta o segundo contato fonte/dreno 125 à terceira linha M0 155, e a via V0 158 é uma estrutura de interconexão vertical que conecta a terceira linha M0 155 à terceira linha M1 160. Como mostrado na figura 1B, a terceira linha M0 155 e a terceira linha M1 160 são perpendiculares uma à outra.
[0038] Com referência à figura 1A novamente, as primeira, segunda e terceira linhas M0 135, 145 e 155 correm paralelas umas às outras, a segunda e a terceira linhas M1 140, 150 e 160 correm paralelas uma à outra. A primeira linha M0 135 e a terceira linha M0 155 são separadas uma da outra por um espaçamento (identificado “espaçamento” na figura 1A) na direção lateral 122. O espaçamento entre as linhas M0 135 e 155 normalmente não pode ser menor do que um espaçamento de linha mínimo para a linha M0 especificado pela regra de projeto para layout de um chip.
[0039] Assim, as estruturas de interface para o FinFET incluem as linhas M0, as linhas M1, as vias VD, as vias VO e uma ou mais vias VG. A adição das linhas MO e das vias VO nas estruturas de interface e as geometrias mais finas em intensos e avançados processos submicrométricos resultam em maior resistência parasitária em série. O aumento da resistência parasitária aumenta as quedas de IR nas estruturas de interface, que reduzem a margem (headroom) de tensão do transistor e, por conseguinte, têm impacto negativo sobre o desempenho. O aumento da resistência parasitária torna especialmente desafiador o projeto de topologias de circuitos ubíquos, como drivers I/O de baixa impedância. A resistência parasitária só deve piorar à medida que as dimensões diminuem.
[0040] A resistência parasitária pode ser reduzida com o aumento do número de vias. No entanto, a alta densidade de roteamento de metal nas estruturas de interface e as regras de projeto para layout de chip tornam muito difícil acomodar vias adicionais para reduzir a resistência parasitária. Por exemplo, uma via VD adicional não pode ser colocada sobre a área do primeiro contato fonte/dreno 115 referenciado pelo número de referência 170 na figura 1A. Isso porque a VD adicional exigiria uma linha M0 acima da área 170 do primeiro contato fonte/dreno 115, o que teria influência sobre a terceira linha M0 155 usada para o segundo contato fonte/dreno 125. Por essa razão, a via VD 132 do primeiro contato fonte/dreno 115 e a via VD 152 do segundo contato fonte/dreno 125 são deslocadas umas das outras na direção lateral 122, conforme mostrado na figura 1A.
[0041] As formas de realização da presente invenção estendem o comprimento de um contato (por exemplo, o contato fonte/dreno) além de uma região ativa de um transistor, a fim de aumentar a área de contato. O aumento da área permite que uma ou mais vias adicionais (por exemplo, uma ou mais vias VD) sejam colocadas sobre o contato sem violar as regras de projeto para layout de chip. A uma ou mais vias adicionais reduzem a resistência parasitária nas estruturas de interface do contato, assim melhorando o desempenho.
[0042] A este respeito, as figuras 2A-2C mostram uma estrutura 200 de acordo com alguns aspectos da presente invenção. A estrutura 200 inclui um FinFET e estruturas de interface para interconectar o FinFET a outro transistor (por exemplo, dentro da mesma célula) e/ou ligar o FinFET a camadas superiores de metal no back-end-of-line (BEOL) da pastilha.
[0043] O FinFET inclui uma ou mais aletas 210-1 a 210-4, que se estendem na direção lateral 112. As aletas 210-1 a 210-4 podem ser as mesmas aletas 110-1 a 110-4 mostradas nas figuras 1A-1C. O FinFET também inclui uma porta 220 formada ao longo da parte média das aletas 210-1 a 2104, de modo que a primeira e a segunda partes laterais das aletas 210-1 a 210-4 se estendem a partir de lados opostos da porta 220. A porta 220 é semelhante à porta 120 nas figuras 1A-1 C, exceto pelo fato de que o comprimento da porta 220 é aumentado na direção lateral 122, como discutido mais adiante. A porta 220 pode envolver três ou mais lados de cada aleta (por exemplo, o lado superior e dois lados opostos de cada aleta). As partes laterais das aletas 210-1 a 210-4 que se estendem desde os lados opostos da porta 220 formam a fonte e dreno do FinFET.
[0044] O FinFET também pode incluir uma fina camada dielétrica (não mostrada) interposta entre as aletas 210-1 a 210-4 e a porta 220. A camada dielétrica pode incluir um material dielétrico de óxido à base de háfnio, ou outro material dielétrico.
[0045] A estrutura 200 também inclui um primeiro contato fonte/dreno 215 e um segundo contato fonte/dreno 225 em lados opostos da porta 220. O primeiro contato fonte/dreno 215 é similar ao primeiro contato fonte/dreno 115 nas figuras 1A-1C, exceto que o comprimento do primeiro contato fonte/dreno 215 é aumentado na direção lateral 122 para acomodar uma via VD adicional para a redução da resistência parasitária, como discutido mais adiante.
[0046] O primeiro contato fonte/dreno 215 é formado ao longo da primeira parte lateral das aletas 210-1 a 110-4, e atua como um contato fonte ou dreno do FinFET. O primeiro contato fonte/dreno 215 pode estar em contato com um ou mais lados de cada aleta (por exemplo, o lado superior e duas paredes laterais opostas de cada aleta). O primeiro contato fonte/dreno 215 é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal). A estrutura 200 também pode incluir um espaçador lateral (não mostrado) entre a porta 220 e o primeiro contato fonte/dreno 215.
[0047] O segundo contato fonte/dreno 225 é similar ao segundo contato fonte/dreno 125 nas figuras 1A-1, exceto que o comprimento do segundo contato fonte/dreno 225 é aumentado na direção lateral 122 para acomodar uma via VD adicional para redução da resistência parasitária, como discutido mais adiante.
[0048] Como mostrado nas figuras 2A-2C, o segundo contato fonte/dreno 225 está localizado no lado oposto da porta 220 como o primeiro contato fonte/dreno 215. O segundo contato fonte/dreno 225 é formado ao longo da segunda parte lateral das aletas 210-1 a 210-4, e atua como um contato com a fonte ou dreno do FinFET. O segundo contato fonte/dreno 225 pode estar em contato com um ou mais lados de cada aleta (ou seja, o lado superior e duas paredes laterais opostas de cada aleta). O segundo contato fonte/dreno é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal). A estrutura 200 pode incluir um espaçador lateral (não mostrado) entre a porta 220 e o segundo contato fonte/dreno 225.
[0049] A estrutura 200 também inclui um contato de porta 230 formado no topo da porta 220. O contato de porta 230 é feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal).
[0050] A figura 2C mostra uma vista superior do FinFET, o primeiro contato fonte/dreno 215, o segundo contato fonte/dreno 225 e o contato de porta 230. Como mostrado na figura 2C, as aletas 210-1 a 210-4 se estendem lateralmente a partir de lados opostos da porta 220. A porta 230 é formada ao longo da parte média das aletas, o primeiro contato fonte/dreno 215 é formado ao longo da primeira parte lateral das aletas, e o segundo contato fonte/dreno 225 é formado ao longo da segunda parte lateral das aletas.
[0051] Como mostrado nas figuras 2A-2C, o primeiro contato fonte/dreno 215 inclui uma primeira parte estendida 214 que se estende além de uma borda de uma região ativa 212 do FinFET. Nesse exemplo, a região ativa 212 abrange as aletas 210-1 a 210-4 na direção lateral 122 e na direção lateral 112. O primeiro contato fonte/dreno 215 também inclui uma segunda parte estendida 216 que se estende além de uma borda da região ativa 212 que é oposta à borda a partir da qual se estende a primeira parte estendida 214. As partes estendidas 214 e 216 do primeiro contato fonte/dreno 215 não se sobrepõem às aletas 210-1 a 210-4. Embora o primeiro contato fonte/dreno 215 inclua duas partes estendidas nesse exemplo, deve ser entendido que o primeiro contato fonte/dreno pode incluir apenas uma das partes estendidas. Como discutido acima, a primeira parte estendida 214 aumenta a área do primeiro contato fonte/dreno 215, permitindo que uma via VD adicional seja colocada sobre o primeiro contato fonte/dreno 215 para reduzir a resistência parasitária.
[0052] O segundo contato fonte/dreno 225 inclui uma primeira parte estendida 224 que se estende além de uma borda da região ativa 212 do FinFET, e uma segunda parte estendida 226 que se estende além de uma borda da região ativa 212 que é oposta à borda a partir da qual se estende a primeira parte estendida 224 (consulte a figura 2C). As partes estendidas 224 e 226 do segundo contato fonte/dreno 225 não se sobrepõem às aletas 210-1 a 210-4. Embora o segundo contato fonte/dreno 225 inclua duas partes estendidas nesse exemplo, deve ser entendido que o segundo contato fonte/dreno pode incluir apenas uma das partes estendidas. Como discutido acima, a primeira parte estendida 224 aumenta a área do segundo contato fonte/dreno 225, permitindo que uma via VD adicional seja colocada sobre o segundo contato fonte/dreno 225 para reduzir a resistência parasitária.
[0053] A porta 220 nas figuras 2A-2C é maior do que a porta 120 nas figuras 1A-1C. Isso é feito para acomodar as partes estendidas dos primeiro e segundo contatos fonte/dreno 215 e 225. Assim, os primeiro e segundo contatos fonte/dreno 215 e 225 e a porta 220 são estendidos na direção lateral 122 em comparação aos primeiro e segundo contatos fonte/dreno 115 e 125 e à porta 120 nas figuras 1A-1C.
[0054] Com referência à figura 2A, a estrutura 200 inclui uma estrutura de interface para o primeiro contato fonte/dreno 215. Como discutido mais adiante, a estrutura de interface para o primeiro contato fonte/dreno 215 inclui duas vias VD para reduzir a resistência parasitária.
[0055] A estrutura de interface inclui uma primeira linha M0 235 acima do primeiro contato fonte/dreno 215, entre uma primeira linha m1 240 acima da primeira linha M0 235. A primeira linha M0 235 é formada a partir da camada M0 da pastilha, e a primeira linha m1 240 é formada a partir da camada M1 da pastilha. Como mostrado na figura 2A, o comprimento da primeira linha M0 235 corre na direção lateral 112, e o comprimento da primeira linha M1 240 corre na direção lateral 122, que é perpendicular à direção 112.
[0056] A estrutura de interface também inclui a via VD 232 entre o primeiro contato fonte/dreno 215 e a primeira linha M0 235, e a via VO 238 entre a primeira linha M0 235 e a primeira linha M1 240. A via VD 232 é uma estrutura de interconexão vertical que conecta o primeiro contato fonte/dreno 215 à primeira linha M0 235, e a via VO 238 é uma estrutura de interconexão vertical que conecta a primeira linha M0 235 à primeira linha M1 240. No exemplo mostrado na figura 2A, a via VD 232 e a via VO 238 se encontram dentro da região ativa 212, e se sobrepõem a uma ou mais das aletas 210-1 a 210-4.
[0057] A estrutura de interface para o primeiro contato fonte/dreno 215 também inclui uma segunda linha M0 236 acima do primeiro contato fonte/dreno 215. A segunda linha M0 236 é formada a partir da camada M0 da pastilha, e corre em paralelo à primeira linha MO 235. A estrutura de interface também inclui a via VD 231 entre o primeiro contato fonte/dreno 215 e a segunda linha M0 236, e a via VO 237 entre a segunda linha M0 236 e a primeira linha M1 240. A via VD 231 é uma estrutura de interconexão vertical que conecta o primeiro contato fonte/dreno 215 à segunda linha M0 236, e a via VO 237 é uma estrutura de interconexão vertical que conecta a segunda linha M0 236 à primeira linha M1 240.
[0058] No exemplo mostrado na figura 2A, a via VD 231 e a via VO 237 se encontram dentro da primeira parte estendida 214 do primeiro contato fonte/dreno 215. A primeira parte estendida 214 fornece área de contato suficiente para acomodar a via VD 231, ao mesmo tempo em que atende as regras de projeto para layout de chip (por exemplo, o espaçamento mínimo entre linhas M0 adjacentes). Assim, a estrutura de interface nesse exemplo inclui duas vias VD (ou seja, as vias VD 231 e 232). Isso reduz substancialmente a resistência parasitária em comparação à estrutura de interface para o primeiro contato fonte/dreno 115 na figura 1A, que inclui apenas uma via VD (ou seja, a via VD 132). No exemplo mostrado na figura 2A, a via VD 231 não se sobrepõe a um aleta.
[0059] Com referência à figura 2B, a estrutura 200 inclui uma estrutura de interface para o segundo contato fonte/dreno 225. Note que a estrutura de interface para o primeiro contato fonte/dreno 215 não é mostrada na figura 2B, a fim de proporcionar uma vista desobstruída da estrutura de interface para o segundo fonte/dreno 225. Como discutido mais adiante, a estrutura de interface para o segundo fonte/dreno 225 inclui duas vias VD para reduzir a resistência parasitária.
[0060] A estrutura de interface inclui uma terceira linha M0 255 acima do segundo contato fonte/dreno 225, e uma segunda linha M1 260 acima da terceira linha M0 255. A terceira linha M0 255 é formada a partir da camada M0 da pastilha, e a segunda linha M1 260 é formada a partir da camada M1 da pastilha. Como mostrado na figura 2B, o comprimento da terceira linha M0 255 corre na direção lateral 112, e o comprimento da segunda linha M1 260 corre na direção lateral 122, que é perpendicular à direção 112.
[0061] A estrutura de interface também inclui a via VD 252 entre o segundo contato fonte/dreno 225 e a terceira linha M0 255, e a via VO 258 entre a terceira linha M0 255 e a segunda linha M1 260. A via VD 252 é uma estrutura de interconexão vertical que conecta o segundo contato fonte/dreno 225 à terceira linha M0 255, e a via VO 258 é uma estrutura de interconexão vertical que conecta a terceira linha M0 255 à segunda linha M1 260. [0058] No exemplo mostrado na figura 2B, a via VD 252 e a via VO 258 se encontram dentro da primeira parte estendida 224 do segundo contato fonte/dreno 225.
[0062] A estrutura de interface para o segundo contato fonte/dreno 225 também inclui uma quarta linha M0 256 acima do segundo contato fonte/dreno 225. A quarta linha M0 256 é formada a partir da camada M0 da pastilha, e corre em paralelo à terceira linha MO 235. A estrutura de interface também inclui a via VD 251 entre o segundo contato fonte/dreno 225 e a quarta linha M0 256, e a via VO 257 entre a quarta linha M0 256 e a segunda linha M1 260. A via VD 251 é uma estrutura de interconexão vertical que conecta o segundo contato fonte/dreno 225 à quarta linha M0 256, e a via VO 257 é uma estrutura de interconexão vertical que conecta a quarta linha M0 256 à segunda linha M1 260. A via VD 251 e a via 257 se encontram dentro da região ativa 212.
[0063] Como discutido acima, a via VD 252 e a via VO 258 se encontram dentro da primeira parte estendida 224 do segundo contato fonte/dreno 225. A primeira parte estendida 224 fornece área de contato suficiente para acomodar a via VD 252, ao mesmo tempo em que atende as regras de projeto para layout de chip (por exemplo, o espaçamento mínimo entre linhas M0 adjacentes). Assim, a estrutura de interface nesse exemplo inclui duas vias VD (ou seja, as vias VD 251 e 252). Isso reduz substancialmente a resistência parasitária em comparação à estrutura de interface para o segundo contato fonte/dreno 125 na figura 1A, que inclui apenas uma via VD (ou seja, a via VD 152).
[0064] A estrutura 200 também inclui uma estrutura de interface conectada ao contato de porta 230. A estrutura de interface para o contato de porta 230 inclui uma quinta linha M0 245 acima do contato de porta 230, e uma terceira linha M1 250 acima da quinta linha M0 245. A quinta linha M0 245 é formada a partir da camada M0 da pastilha, e a terceira linha M1 250 é formada a partir da camada M1 da pastilha. A estrutura de interface também inclui a via VD 242 entre o contato de porta 230 e a quinta linha M0 245, e a via VO 248 entre a quinta linha M0 245 e a terceira linha M1 250. Nesse exemplo, a via 242 é uma estrutura de interconexão vertical que conecta o contato de porta 230 à quinta linha M0 245, e a via 248 é uma estrutura de interconexão vertical que conecta a quinta linha M0 245 à terceira linha M1 250.
[0065] Como mostrado na figura 2A, as primeira, segunda, terceira, quarta e quinta linhas M0 235, 236, 255, 256 e 245 correm paralelas umas às outras, e as primeira, segunda e terceira linhas M1 240, 260 e 250 correm paralelas uma à outra. As primeira, segunda, terceira, quarta e quinta linhas M0 235, 236, 255, 256 e 245 são espaçadas umas das outras na direção lateral 122, em que o espaçamento entre as linhas M0 adjacentes não é menor do que um espaçamento de linha mínimo especificado pelas regras de projeto para layout de chip para uma pastilha.
[0066] Como mostrado na figura 2A, a primeira parte estendida 214 do primeiro contato fonte/dreno 215 entre a primeira parte estendida 224 do segundo contato fonte/dreno 225 estão em lados opostos da região ativa 212 (lados opostos das aletas 210-1 a 210-4).
[0067] Como mostrado na figura 2A, as vias VD 231 e 232 do primeiro contato fonte/dreno 215 são deslocadas a partir das vias VD 251 e 252 do segundo contato fonte/dreno 225 na direção lateral 122.
[0068] Deve ser considerado que as linhas M0 mostradas nas figuras 2A e 2B podem se estender ainda mais na direção lateral 112 do que o mostrado nas figuras 2A e 2B. Além disso, deve ser considerado que as linhas M1 mostradas nas figuras 2A e 2B podem se estender ainda mais na direção lateral 122 do que o mostrado nas figuras 2A e 2B. Além disso, deve ser considerado que as aletas 210-1 a 210-4 pode se estender ainda mais na direção lateral 112 do que o mostrado nas figuras 2A-2C.
[0069] Portanto, as formas de realização da presente invenção reduzem a resistência parasitária, estendendo os comprimentos dos contatos fonte/dreno 215 e 225 além da região ativa 212. Isso aumenta as áreas de contato dos contatos 215 e 225, permitindo que vias VD adicionais sejam colocadas sobre os contatos 215 e 225 para redução da resistência parasitária.
[0070] A resistência reduzida resulta em melhor desempenho (por exemplo, maior overdrive da porta). A resistência reduzida também reduz as quedas de IR nas estruturas de interface para os contatos, resultando em aumento da margem (headroom) de tensão ou em recuperação da margem de tensão. A resistência reduzida também reduz a faixa de calibração da impedância, visto que a resistência da interface de contato contribui menos para a resistência total.
[0071] Os aspectos da presente invenção também fornecem uma melhor capacidade de fabricação (ou seja, menos sensibilidade à resistência da interface de contato, que normalmente apresenta grande variação devido ao menor controle de qualidade da interface que determina principalmente a resistência do contato). Por exemplo, o uso de várias vias VD para um contato fonte/dreno fornece maior capacidade de fabricação em comparação ao uso de uma via VD para o contato fonte/dreno. Isso porque uma estrutura de interface com várias vias VD pode ainda funcionar se uma das vias VD estiver com defeito, ao passo que uma estrutura de interface com apenas uma via VD não irá funcionar se a única via VD estiver com defeito.
[0072] Aspectos da presente invenção também reduzem o congestionamento de roteamento que, de outra forma, poderia adicionar mais problemas com a verificação de regras de projeto (DRC). Por exemplo, estender os comprimentos dos contatos fornece mais área para o roteamento.
[0073] Aspectos da presente invenção tem alguns inconvenientes. Por exemplo, estender o comprimento dos contatos incorre em penalidades na área local para contabilizar a extensão. Além disso, estender os comprimentos dos contatos fonte/dreno e da porta pode aumentar a capacitância parasítica entre os contatos fonte/dreno e a porta. No entanto, essas desvantagens são compensadas pela resistência reduzida em série e reduzida sensibilidade à variação na resistência fornecida pelos aspectos da presente invenção.
[0074] Na figura 2C, as aletas 210-1 a 210-4 são ilustrados como sendo estruturas discretas durante todo o seu comprimento na direção 112. No entanto, deve ser apreciado que as formas de realização da presente invenção não se limitam a esse exemplo. Por exemplo, a figura 2D mostra um exemplo no qual as aletas são fundidas em lados opostos da porta 230 para formar a primeira e a segunda partes fundidas 280 e 290. Neste exemplo, o primeiro contato fonte/dreno 215 (não mostrado na figura 2D) pode ser formado ao longo da primeira parte fundida 280, e o segundo contato fonte/dreno 225 (não mostrado na figura 2D) podem ser formado ao longo da segunda parte fundida 290. As partes fundidas 280 e 290 podem ser formadas usando um processo de crescimento epitaxial no qual o silício ou outro material é cultivado nas aletas para fundir as aletas. O crescimento epitaxial pode usar o mesmo material que as aletas ou um material diferente. Como mostrado na figura 2D, as partes fundidas 280 e 290 se encontram dentro da região ativa 212. As aletas são separadas (isto é, não fundidas) sob a porta 220.
[0075] As partes fundidas 280 e 290 podem ser definidas pelo menos parcialmente usando espaçadores laterais. A esse respeito, a figura 2E mostra exemplos de espaçadores laterais 291-294 que podem ser usados para definir, pelo menos parcialmente, as partes fundidas 280 e 290. Os espaçadores laterais incluem espaçadores laterais de porta 291 e 292 formados em lados opostos da porta 220. Esses espaçadores laterais podem ser os mesmos espaçadores laterais discutidos acima para prevenir que os contatos fonte/dreno 212 entrem em curto com a porta 220. Os espaçadores laterais também incluem os espaçadores laterais 293 e 294 posicionados nas extremidades opostas das aletas, como mostrado na figura 2E. Cada um desses espaçadores laterais 293 e 294 pode ser formado em uma parede lateral de uma respectiva poliestrutura dummy (não mostrada). Os espaçadores laterais 291-294 são formados antes do crescimento epitaxial que forma as partes fundidas 280 e 290. Durante o crescimento epitaxial, os espaçadores laterais 291-294 ajudam a limitar o crescimento epitaxial dentro dos limites desejados para as partes fundidas 280 e 290. Deve ser considerado que as formas de realização da presente invenção não se limitam a este exemplo, e que as partes fundidas 280 e 290 podem ser formadas usando outras técnicas de fabricação. Além disso, deve ser considerado que os espaçadores laterais podem se estender ainda mais na direção lateral 112 do que o mostrado nas figuras 2E.
[0076] Um transistor de múltiplos ressaltos inclui múltiplas portas dispostas em paralelo, em que cada porta é referida como um ressalto. Os múltiplos ressaltos podem ser modelados como vários transistores acoplados em paralelo, em que cada porta (ressalto) corresponde a um dos transistores. Os transistores de múltiplos ressaltos são comumente usados para drivers I/O e/ou outros tipos de circuitos.
[0077] A resistência parasitária de um transistor de múltiplos ressaltos pode ser reduzida pela adição de mais ressaltos ao transistor de múltiplos ressaltos. No entanto, isso pode aumentar substancialmente o consumo de energia e a área do transistor de múltiplos ressaltos. Aspectos da presente invenção são capazes de reduzir a resistência parasitária de um transistor de múltiplos ressaltos, sem ter de adicionar mais ressaltos ao transistor de múltiplos ressaltos, como discutido mais adiante.
[0078] A figura 3A mostra uma vista superior de um transistor de dois ressaltos 310, de acordo com alguns aspectos da presente invenção. O transistor de dois ressaltos 310 inclui as aletas 210-1 a 210-4 mostradas nas figuras 2A- 2B, que se estendem na direção lateral 112. O transistor de dois ressaltos 310 também inclui o primeiro contato fonte/dreno 215, a porta 220 e o segundo contato fonte/dreno 225 mostrados nas figuras 2A-2B, que se estendem na direção lateral 122. Na discussão abaixo, a porta 220 é referida como a primeira porta 220.
[0079] O transistor de dois ressaltos 310 também inclui uma segunda porta 320 e um terceiro contato fonte/dreno 315. A segunda porta 320 é formada ao longo de uma parte das aletas 210-1 a 210-4. A segunda porta 320 pode envolver três ou mais lados de cada aleta (por exemplo, o lado superior e duas paredes laterais opostas de cada aleta). A segunda porta 320 corre paralela à primeira porta 220. Como mostrado na figura 3A, o segundo contato fonte/dreno 225 é entre a primeira e a segunda portas 220 e 320.
[0080] O terceiro contato fonte/dreno 315 está localizado no lado oposto da segunda porta 320 como o segundo contato fonte/dreno 225. O terceiro contato fonte/dreno 315 é formado ao longo de uma parte das aletas 210-1 a 210-4, e pode ser feito de um ou mais materiais condutores (por exemplo, cobre e/ou outro metal). O terceiro contato fonte/dreno 315 inclui uma primeira parte estendida 314 que se estende além de uma borda da região ativa 212, conforme mostrado na figura 3A. A primeira parte estendida 314 não se sobrepõe às aletas 210-1 a 210-4. Como discutido ainda abaixo, a primeira parte estendida 314 aumenta a área do terceiro contato fonte/dreno 315, permitindo que mais de uma via VD adicional seja colocada sobre o terceiro contato fonte/dreno 315 para reduzir a resistência parasitária. Deve ser considerado que as partes das aletas sob os primeiro, segundo e terceiro contatos fonte/dreno 215, 225 e 315 podem ser fundidos, como discutido acima com referência à figura 2D. As partes das aletas sob a primeira e a segunda portas 220 e 320 são separadas (isto é, não fundidas).
[0081] A figura 3B mostra uma vista superior das estruturas da interface de contato para o transistor de dois ressaltos 310 até a camada M0, de acordo aspectos da presente invenção. Note que as aletas individuais não são mostradas na figura 3B para facilidade de ilustração. A figura 3C mostra uma vista em perspectiva das estruturas de interface para o transistor de dois ressaltos mostrado na figura 3B.
[0082] As estruturas da interface de contato para o transistor de dois ressaltos incluem as primeira, segunda, terceira e quarta linhas M0 235, 236, 255 e 256. Como mostrado nas figuras 3B e 3C, a primeira e a segunda linhas M0 235 e 236 se estendem sobre o terceiro contato fonte/dreno 315 e a primeira e a segunda portas 220 e 320 na direção 112.
[0083] A estrutura da interface de contato para o primeiro contato fonte/dreno 215 inclui a via VD 232 que conecta o primeiro contato fonte/dreno 215 à primeira linha M0 235, e a via VD 231 que conecta o primeiro contato fonte/dreno 215 à segunda linha M0 236. A via VD 232 se encontra dentro da região ativa 212, e a via VD 231 se encontra dentro da primeira parte estendida 214 do primeiro contato fonte/dreno 215. Na figura 3B, as vias VD são mostradas em linhas pontilhadas para indicar que elas estão sob as linhas M0.
[0084] A estrutura da interface de contato para o terceiro contato fonte/dreno 315 inclui a via VD 332 que conecta o terceiro contato fonte/dreno 315 à primeira linha M0 235, e a via VD 331 que conecta o terceiro contato fonte/dreno 315 à segunda linha M0 236. A via VD 332 se encontra dentro da região ativa 212, e a via VD 331 se encontra dentro da primeira parte estendida 314 do terceiro contato fonte/dreno 315. Nesse exemplo, os primeiro e terceiro contatos fonte/dreno 215 e 315 estão em curto através da primeira e da segunda linhas M0 235 e 236. Isso é porque a primeira linha M0 235 é ligada aos primeiro e terceiro contatos fonte/dreno 215 e 315 pelas vias 232 e 332, respectivamente, e a segunda linha M0 236 é ligada aos primeiro e terceiro contatos fonte/dreno 215 e 315 pelas vias 231 e 331, respectivamente.
[0085] A estrutura da interface de contato para o segundo contato fonte/dreno 225 inclui a via VD 252 que conecta o segundo contato fonte/dreno 225 à terceira linha M0 255, e a via VD 251 que conecta o segundo contato fonte/dreno 225 à quarta linha M0 256.
[0086] Como mostrado na figura 3B, as vias VD 232 e 231 do primeiro contato fonte/dreno 215 são aproximadamente alinhadas às vias VD 332 e 331 do terceiro contato fonte/dreno 315 na direção 122, e são deslocadas das vias VD 252 e 251 do segundo contato fonte/dreno 315 na direção 122.
[0087] As partes estendidas dos contatos fonte/dreno 215, 225 e 315 estendem as áreas de contato dos contatos fonte/dreno 215, 225 e 315, permitindo que outras vias VD 231, 331 e 252 sejam colocadas sobre os contatos fonte/dreno para redução da resistência parasitária, como mostrado nas figuras 3B e 3C. Sem as partes estendidas, as estruturas de interface seriam limitadas às vias VD 232, 332 e 251 dentro da região ativa 212.
[0088] A figura 4 mostra um modelo de circuito 400 exemplificativo do transistor de dois ressaltos. Nesse exemplo, o transistor de dois ressaltos é modelado como os primeiro e segundo transistores 410 e 420 ligados em paralelo. O primeiro transistor 410 tem uma porta correspondente à primeira porta 220, um dreno correspondente ao primeiro contato fonte/dreno 215 e uma fonte correspondente ao segundo contato fonte/dreno 225. O segundo transistor 420 tem uma porta correspondente à segunda porta 320, um dreno correspondente ao terceiro contato fonte/dreno 315, e uma fonte correspondente ao segundo contato fonte/dreno 225. Nesse exemplo, o segundo contato fonte/dreno 225 é compartilhado pelos primeiro e segundo transistores 410 e 420 e, portanto, os primeiro e o segundo transistores 410 e 420 têm uma fonte comum. Além disso, os drenos dos primeiro e segundo transistores 410 e 420 são ligados juntos à camada M0 através da primeira e da segunda linhas M0 235 e 236, conforme discutido acima.
[0089] A figura 3D mostra uma vista superior das estruturas da interface de contato para o transistor de dois ressaltos 310 da camada M0 até a camada M1, de acordo com aspectos da presente invenção. Note que as estruturas abaixo da camada M0 não são mostradas na figura 3D para facilidade de ilustração.
[0090] As estruturas da interface de contato para o transistor de dois ressaltos incluem a primeira e a segunda linhas M1 240 e 260 mostrada nas figuras 2A, e uma terceira linha M1 340. A terceira linha M1 340 pode se estender na direção lateral 122 acima do terceiro contato fonte/dreno 315 (mostrado nas figuras 3B e 3C). Na figura 3D, as estruturas abaixo das linhas M1 são mostradas em linhas tracejadas. O limite da região ativa 212 também é mostrado usando linhas tracejadas.
[0091] As estruturas da interface de contato também incluem a via V0 238 que conecta a primeira linha M0 235 à primeira linha M1 240, e a via V0 237 que conecta a segunda linha M0 236 à primeira linha M1 240. As estruturas da interface de contato também podem incluir a via VO 338 que conecta a primeira linha M0 235 à terceira linha M1 340, e a via V0 337 que conecta a segunda linha M0 236 à terceira linha M1 340. As estruturas da interface de contato podem ainda incluir a via VO 258 que conecta a terceira linha M0 255 à segunda linha M1 260, e a via VO 257 que conecta a quarta linha M0 256 à segunda linha M1 260.
[0092] Note que as estruturas de interface para as portas 220 e 320 não são mostradas nas figuras 3B- 3D. A estrutura de interface para a primeira porta 220 pode ser a mesma que a estrutura da interface de porta para a primeira porta 220 mostrada na figura 2A. A estrutura de interface para a segunda porta 320 pode ser uma duplicata da estrutura de interface para a primeira porta 220. Nesse exemplo, a quinta linha M0 245 pode estender-se para a segunda porta 320, de forma que a primeira porta 220 e a segunda porta 320 são ligadas através da quinta linha M0 245.
[0093] Deve ser considerado que as camadas M0 e M1 discutidas acima não são limitadas aos termos “M0” e “M1”. Por exemplo, se a camada de metal de interligação mais baixa começar com um índice de camada de metal de um, em vez de zero, então as camadas M0 e M1 podem ser referidas como as camadas M1 e M2, respectivamente.
[0094] Na presente descrição, a palavra “exemplificativo” é usada para significar “servir como um exemplo, caso ou ilustração”. Qualquer implementação ou aspecto aqui descrito como “exemplificativo” não deve necessariamente ser interpretado como preferido ou vantajoso em relação a outros aspectos da invenção. Da mesma forma, o termo “aspectos” não requer que todos os aspectos da invenção incluam o recurso, vantagem ou modo de operação discutido.
[0095] Nesta invenção, o termo “conectar” significa conectar eletricamente, e não exclui a possibilidade de um elemento condutor intermediário (por exemplo, interface condutora fina). Por exemplo, um elemento pode se conectar a outro elemento, fazendo contato elétrico direto com o outro elemento, ou através de um elemento condutor intermediário.
[0096] A descrição anterior da invenção é fornecida para permitir que qualquer pessoa com conhecimentos na técnica reproduza ou use a invenção. Diversas modificações a esta descrição serão prontamente aparentes para aqueles com conhecimentos na técnica, e os princípios genéricos definidos neste documento podem ser aplicados a outras variações, sem afastamento do espírito ou âmbito da invenção. Assim, a invenção não deve ser limitada aos exemplos aqui descritos, mas deve ser concedido o mais amplo escopo em consonância com os princípios e recursos inovadores aqui descritos.

Claims (7)

1. Pastilha caracterizada pelo fato de que compreende: uma ou mais aletas (210); uma primeira porta (220) formada ao longo de uma primeira parte da uma ou mais aletas; um primeiro contato fonte/dreno (215) formado ao longo de uma segunda parte da uma ou mais aletas, em que o primeiro contato fonte/dreno inclui uma parte estendida (214) que não se sobrepõe à uma ou mais aletas; um segundo contato fonte/dreno (225) formado ao longo de uma terceira parte da uma ou mais aletas; uma segunda porta (320) formada ao longo de uma quarta parte da uma ou mais aletas, em que o segundo contato fonte/dreno está entre a primeira porta e a segunda porta; um terceiro contato fonte/dreno (315) formado ao longo de uma quinta parte da uma ou mais aletas, em que o terceiro contato fonte/dreno inclui uma parte estendida (314) que não se sobrepõe à uma ou mais aletas; primeira e segunda linhas de metal (235, 236) formadas a partir de uma primeira camada de metal, em que a primeira e a segunda linhas de metal são espaçadas uma da outra; uma primeira via (232) que conecta o primeiro contato fonte/dreno à primeira linha de metal (235); uma segunda via (231) que conecta o primeiro contato fonte/dreno à segunda linha de metal (236), em que a segunda via se encontra dentro da parte estendida do primeiro contato fonte/dreno; uma terceira via (332) que conecta o terceiro contato fonte/dreno à primeira linha de metal; e uma quarta via (331) que conecta o terceiro contato fonte/dreno à segunda linha de metal, em que a quarta via se encontra dentro da parte estendida do terceiro contato fonte/dreno.
2. Pastilha, de acordo com a reivindicação 1, caracterizada pelo fato de que cada uma das primeira e terceira vias se sobrepõe à uma ou mais aletas.
3. Pastilha, de acordo com a reivindicação 1, caracterizada pelo fato de que a um ou mais aletas incluem várias aletas.
4. Pastilha, de acordo com a reivindicação 3, caracterizada pelo fato de que as várias aletas são fundidas sob os primeiro, segundo e terceiro contatos fonte/dreno enquanto as partes estendidas não se sobrepõem às aletas fundidas.
5. Pastilha, de acordo com a reivindicação 1, caracterizada pelo fato de que o segundo contato fonte/dreno tem uma parte estendida que não se sobrepõe à uma ou mais aletas, e a pastilha compreende adicionalmente: terceira e quarta linhas de metal (255, 256) formadas a partir da primeira camada de metal, em que a terceira e a quarta linhas de metal são espaçadas uma da outra; uma quinta via (252) que conecta o segundo contato fonte/dreno à terceira linha de metal (255), em que a quinta via se encontra dentro de uma parte estendida (224) do segundo contato fonte/dreno, em que o segundo contato fonte/dreno inclui a parte estendida (224) que não se sobrepõe à uma ou mais aletas; e uma sexta via (251) que conecta o segundo contato fonte/dreno à quarta linha de metal (256).
6. Pastilha, de acordo com a reivindicação 5, caracterizada pelo fato de que a parte estendida (214) do primeiro contato fonte/dreno e a parte estendida (225) do segundo contato fonte/dreno estão localizadas em lados opostos da uma ou mais aletas.
7. Pastilha, de acordo com a reivindicação 5, caracterizada pelo fato de que as primeira, segunda, terceira e quarta linhas de metal correm paralelas uma à outra.
BR112019026589-9A 2017-06-21 2018-05-30 Técnica de layout para middle-end-of-line BR112019026589B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/628,909 US10325845B2 (en) 2017-06-21 2017-06-21 Layout technique for middle-end-of-line
US15/628,909 2017-06-21
PCT/US2018/035033 WO2018236560A1 (en) 2017-06-21 2018-05-30 ARRANGEMENT TECHNIQUE FOR CENTRAL END OF LINE

Publications (2)

Publication Number Publication Date
BR112019026589A2 BR112019026589A2 (pt) 2020-06-23
BR112019026589B1 true BR112019026589B1 (pt) 2023-08-08

Family

ID=

Similar Documents

Publication Publication Date Title
JP6974743B2 (ja) 半導体集積回路装置
TWI776630B (zh) 中段製程之佈局技術
TWI719370B (zh) 用於閘極斷開的新穎的標準單元架構
JPWO2017145906A1 (ja) 半導体集積回路装置
Bao et al. Circuit and process co-design with vertical gate-all-around nanowire FET technology to extend CMOS scaling for 5nm and beyond technologies
BR112018009374B1 (pt) Encaminhamento de meio de linha (mol) de entrada de trilho de potência
US20210320065A1 (en) Semiconductor integrated circuit device
TWI685088B (zh) 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體佈局結構
US11916057B2 (en) Semiconductor integrated circuit device
TWI707474B (zh) 半導體開關結構
WO2019155559A1 (ja) 半導体集積回路装置
WO2020099962A1 (en) Microelectronic device utilizing stacked vertical devices
BR112019004570A2 (pt) circuitos de célula padrão de trilha mínima para área reduzida
WO2019142670A1 (ja) 半導体集積回路装置
BR112019026589B1 (pt) Técnica de layout para middle-end-of-line
US8692333B2 (en) Semiconductor device for word line driver with efficient routing of conductor for decreased gate resistance
Lin et al. Design space exploration of FinFETs with double fin heights for standard cell library
TWI853516B (zh) 半導體裝置及其製造方法
EP4273929A1 (en) A circuit cell for a standard cell semiconductor device
US20240306362A1 (en) Interconnect structures for integration of memory cells and logic cells
BR112020005182B1 (pt) Design de célula de alto desempenho em uma tecnologia com roteamento de metal de alta densidade
BR112020005182A2 (pt) design de célula de alto desempenho em uma tecnologia com roteamento de metal de alta densidade
Vemuri Opportunistic Design Approaches in Monolithic Three-Dimensional Integrated Circuits
BR112018075720B1 (pt) Arquitetura de célula padrão para difusão baseada em contagem de aleta
BR112018075596B1 (pt) Método para projetar um circuito integrado com células lógicas baseadas em finfets e memória legível por computador