TWI853516B - 半導體裝置及其製造方法 - Google Patents

Abstract

一種半導體裝置包括第一電晶體的第一源極/汲極結構及第二源極/汲極結構。此半導體裝置包括第一電晶體的第一源極/汲極結構及第二源極/汲極結構。此半導體裝置包括第二電晶體的第三源極/汲極結構及第四源極/汲極結構。此第二源極/汲極結構及此第三源極/汲極結構合併為共用源極/汲極結構。此半導體裝置包括沿第一橫向方向延伸且設置在此共用源極/汲極結構上方的第一互連結構。此半導體裝置包括插置於此第一互連結構與此共用源極/汲極結構之間的第一介電結構。

Description

半導體裝置及其製造方法

本揭示是關於一種半導體裝置及其製造方法，特別是指具有插置於主動區與閘極結構之間之介電結構的半導體裝置及其製造方法。

由於各種電子部件(例如，電晶體、二極體、電阻器、電容器等)的整合密度不斷提高，半導體行業已經經歷了快速增長。在大多數情況下，整合密度的此種提高來自於最小特徵大小的反覆減小，此允許將更多的部件整合到給定區域中。

本揭示的一實施方式是一種半導體裝置，包含第一電晶體的第一源極/汲極結構及第二源極/汲極結構、第二電晶體的第三源極/汲極結構及第四源極/汲極結構、第一互連結構以及第一介電結構。第二源極/汲極結構及第三源極/汲極結構合併為共用源極/汲極結構。第一互連結構沿第一橫向方向延伸且設置於共用源極/汲極結構上方。第一 介電結構插置於第一互連結構與共用源極/汲極結構之間。

本揭示的一實施方式是一種半導體裝置，包含形成於基板的正面上且沿第一橫向方向延伸的主動區、沿第二橫向方向延伸且橫穿主動區的第一閘極結構、沿第二橫向方向延伸且橫穿主動區的第二閘極結構、沿第二橫向方向延伸且設置在第一閘極結構與第二閘極結構之間的第一互連結構以及豎直插置於第一互連結構與主動區的第一部分之間的第一介電結構。第一部分橫向插置於第一閘極結構與第二閘極結構之間。主動區的第一部分由第一介電結構與第一互連結構電隔離。

本揭示的一實施方式是一種半導體裝置的製造方法，包含以下步驟：在基板上方形成主動區，其中主動區沿第一橫向方向延伸；形成第一閘極結構及第二閘極結構，其中第一閘極結構及第二閘極結構各自沿垂直於第一橫向方向的第二橫向方向延伸；形成覆蓋主動區的第一部分的介電結構，介電結構插置於第一閘極結構與第二閘極結構之間；及在主動區的第一部分、一第二部分及一第三部分上方分別形成第一互連結構、第二互連結構及第三互連結構，介電結構插置於主動區的第一部分與第一互連結構之間，其中第一至第三互連結構均沿第二橫向方向延伸。

100A:電路

100B:佈局

100C:半導體裝置

100D:半導體裝置

101A:電晶體

101B:電晶體

102:圖案，部分，OD

102A:部分，源極/汲極結構

102B:部分，源極/汲極結構

102C:部分，源極/汲極結構

104:閘極結構

104A:圖案，閘極結構

104B:圖案，閘極結構

106:MD

106A:圖案，MD

106B:圖案，MD

106C:圖案，MD

108:圖案，CPODE

110:VD

110A:VD

110B:VD

110C:VD

112:M0

112A:M0

112B:M0

112C:M0

114:V0

114A:V0

114B:V0

116:M1

116A:M1

116B:M1

116C:M1

118:圖案，隔離層

118A:隔離層

118B:圖案，隔離層

118C:隔離層

118D:隔離層

120:VB

122:BM0

124A:圖案，EPI

124B:圖案，EPI

126:VG

128:VD2

130:VB

132:BM0

200A:電路

200B:佈局

200C:半導體裝置

200D:半導體裝置

201A:電晶體

201B:電晶體

300A:電路

300B:佈局

301A:電晶體

301B:電晶體

301C:電晶體

301D:電晶體

302:OD部分，源極/汲極結構

400A:電路

400B:佈局

401A:電晶體

401B:電晶體

401C:電晶體

401D:電晶體

401E:電晶體

401F:電晶體

401G:電晶體

401H:電晶體

402A:源極/汲極結構，OD部分

402B:源極/汲極結構，OD部分

500A:電路

500B:佈局

501A:電晶體

501B:電晶體

501C:電晶體

501D:電晶體

501E:電晶體

501F:電晶體

501G:電晶體

501H:電晶體

501I:電晶體

600A:電路

600B:佈局

601A:電晶體

601B:電晶體

602A:源極/汲極

602B:源極/汲極

602C:源極/汲極

602D:源極/汲極

700:方法

702:操作

704:操作

706:操作

708:操作

A:線

A1:閘極

A2:閘極

A3:閘極

B1:源極/汲極，閘極，共用節點

B2:共用節點，閘極，共用節點

B3:源極/汲極，共用節點

B4:共用節點

C1:共用節點

C2:共用節點

BM0:背面M0

EPI:源極/汲極結構

M0:互連結構

M1:互連結構

MD:互連結構

AOI22,NAND2,NAND3,INV:電路

OD:主動區

PO:閘極結構

V0:通孔結構

VB:通孔結構

VD:通孔結構

VD2:通孔結構

VDD:電源電壓

VG:通孔結構

VSS:電源電壓

IN:端點

ZN:端點

X2:信號

當與隨附圖式一起閱讀時，從以下詳細描述中可最 好地理解本揭示的一實施例的各態樣。值得注意的是，根據行業的標準慣例，各種特徵並未按比例繪製。事實上，為了討論的清晰，可任意增加或減少各種特徵的尺寸。

第1A圖示出根據一些實施例的示例電路及其對應佈局設計的電路圖。

第1B圖示出根據一些實施例的基於第1A圖的佈局設計製造的示例半導體裝置的橫截面圖。

第1C圖示出根據一些實施例的基於第1A圖的佈局設計製造的另一示例半導體裝置的橫截面圖；第2圖示出根據一些實施例的具有對應佈局設計的電路圖及另一示例半導體裝置的橫截面圖；第3圖示出根據一些實施例的具有示例NAND2元件的對應佈局設計的電路圖；第4圖示出根據一些實施例的具有示例AOI22元件的對應佈局設計的電路圖；第5圖示出根據一些實施例的具有示例NAND3元件的對應佈局設計的電路圖；第6圖示出根據一些實施例的具有示例變流器的對應佈局設計的電路圖；及第7圖示出根據一些實施例的用於形成包括介電質結構的半導體裝置的示例方法的流程圖。

以下揭示案提供了許多不同的實施例或實例，用於 實現所提供標的物的不同特徵。下面描述部件及佈置的具體實例以簡化本揭示的一實施例。當然，此些僅為實例且不旨在進行限制。例如，在下面的描述中，在第二特徵上方或之上形成第一特徵可包括第一及第二特徵形成為直接接觸的實施例，且亦可包括附加特徵可形成在第一與第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。此外，本揭示的一實施例可在各種實例中重複參考數位及/或字母。這種重複係出於簡單及清楚的目的，且其本身並不規定所討論的各種實施例及/或配置之間的關係。

此外，為了便於描述，本文可使用諸如「下方」、「下面」、「之下」、「上面」、「之上」、「頂部」、「底部」等的空間相關術語來描述一個元素或特徵與其他元素或特徵的關係，如圖所示。除了圖中描繪的定向之外，空間相對術語旨在涵蓋裝置在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或在其他方向)，且本文使用的空間相對描述符同樣可相應地解釋。

在兩個或多個電晶體串聯的情況下，此些串聯電晶體各自的源極/汲極結構可共用共用節點。此類共用節點有時被稱為內部節點或串聯節點，一般不連接到相應電路的輸入、輸出或電源電壓。考慮到最小化電路佔用的總面積，共用節點通常插置於或位於此些串聯電晶體的閘極結構之間。即使沒有連接到任何輸入、輸出或電源電壓，共用節點仍被互連結構覆蓋，此互連結構與用以對電路的其他(例如，輸出)節點進行電氣佈線的其他互連結構同時形成。 然而，連接到共用節點的這種互連結構與相鄰閘極結構之間的耦合(例如，經由一或多個寄生電容)可能會干擾施加到那些通常對電路敏感或關鍵的閘極結構的信號(例如，輸入信號、時脈信號等)及/或出現在共用節點上的信號，此些信號又會干擾相應的電晶體。這種電容耦合的增加會對電路的整體效能產生負面影響，例如電壓位元準波動、信號干擾等。因此，用於形成半導體裝置或電路的互連結構的現有技術在許多態樣不能完全令人滿意。

本揭示的一實施例提供了半導體裝置的各種實施例，此半導體裝置可形成為最小化或避免其閘極結構與連接到共用節點的互連結構之間的電容耦合效應。例如，半導體裝置可包括多個電晶體(例如，第一電晶體、第二電晶體等)，每個電晶體包括各自的閘極結構及源極/汲極結構。電晶體可在閘極結構之間共用共用源極/汲極結構。半導體裝置可包括佈置在共用源極/汲極結構上方且連接到共用源極/汲極結構的互連結構。為了最小化互連結構及其他相鄰導電結構(例如，插置於互連結構的閘極結構)之間的電容耦合，半導體裝置可以包括插置於互連結構與共用源極/汲極結構之間的介電結構(例如，隔離層)，從而將可能處於浮動電壓的互連結構與共用源極/汲極結構隔離。因此，即使互連結構與相鄰閘極結構之間存在耦合，共用節點處的信號(例如，電壓)位元準亦不會干擾相鄰閘極結構上存在的信號。此外，由於介電結構插置於共用節點與其對應的互連結構之間，互連結構與共用節點電隔 離。因此，互連結構可連接到電源電壓或恆定電壓，這可有利地抵抗雜訊及/或穩定存在於相鄰閘極結構上的信號。

首先參考第1A圖，根據各種實施例，描繪了示例電路100A的電路圖及示例電路100A的部分的對應佈局100B。電路100A包括彼此串聯連接的電晶體101A及電晶體101B。因此，電晶體101A的閘極(A1)及第一源極/汲極(B1)，以及電晶體101B的閘極(A2)及第一源極/汲極(B3)可分別耦合到或形成為導電結構，其中電晶體101A的第二源極/汲極及電晶體101B的第二源極/汲極連接到共用節點(B2)。

如第1A圖所示，佈局100B包括圖案102、104A、104B及108。圖案102用以在基板上方形成或以其他方式定義主動區(有時稱為氧化物擴散/定義(oxide-diffusion/definition,OD))，且因此，圖案102在下文中被稱為OD 102。圖案104A及104B用以形成多個閘極結構，且因此，圖案104A及104B在下文中分別被稱為閘極結構104A及104B。圖案108用以形成沿OD 102的邊緣設置的隔離結構(有時被稱為切割多晶OD邊緣(cut-poly-OD-edge,CPODE))，且因此，圖案108在下文中被稱為CPODE 108。

在各種實施例中，OD 102可沿第一橫向方向(例如，在第1A圖中示出為水準)延伸，且閘極結構104A-B可各自沿第二橫向方向(例如，在第1A圖中示出為垂直) 延伸。因此，閘極結構104A及104B可各自橫穿或以其他方式覆蓋OD 102的形成相應電晶體的導電通道的相應部分，而OD 102的其他非覆蓋部分各自形成為對應電晶體的源極/汲極結構。例如，閘極結構104A可形成電晶體101A的閘極A1，且閘極結構104B可形成電晶體101B的閘極A2，其中各自地，位於閘極結構104A左側的部分102A形成為電晶體101A的源極/汲極B1及位於閘極結構104B右側的部分102C形成為電晶體101B的源極/汲極B3。此外，插置於閘極結構104A與104B之間的部分102B可對應於共用節點B2，其形成為合併的或以其他方式共用的源極/汲極結構。

在各種實施例中，第1A圖的佈局100B可用於形成由電晶體101A及101B構成的電路100A。電晶體可實現為各種類型的電晶體中的任何一者，例如平面電晶體、基於鰭片的電晶體(有時被稱為FinFET)、奈米結構電晶體(有時被稱為環繞式閘極(gate-all-around,GAA)電晶體)等。在電晶體101A及101B形成為FinFET的實例中，OD 102可最初形成為自基板突出的鰭片，其中被閘極結構104A及104B覆蓋(或跨越)的鰭片的部分被配置為電晶體101A及101B的通道，且未被閘極結構104A及104B覆蓋(或跨越)的鰭片的部分隨後被移除且(例如，外延地)重新各自生長為電晶體101A及101B的源極/汲極。FinFET的閘極結構104A-B可分別調制(例如，打開或關閉)自其源極、經由其通道及到其汲極 傳導的電流。電晶體(及其他主動元件，例如，電阻器、電容器等)的這種功能結構被統稱為線路前端(front-end-of-line,FEOL)結構。

仍然參考第1A圖，佈局100B還包括多個圖案106A、106B及106C，此些圖案用以形成互連結構(例如，源極/汲極互連結構)，此些互連結構各自設置在非重疊部分(源極/汲極結構)102A、102B及102C之上且連接到此些非重疊部分(源極/汲極結構)。此些源極/汲極互連結構有時被稱為MD，且因此，圖案106A至106C在下文中分別被稱為MD 106A、106B及106C。在一些實施例中，MD 106A至106C可各自平行於閘極結構104A-B的縱向方向延伸。此些MD 106A至106C通常形成在FEOL結構上方，其可形成線路中端(middle-end-of-line,MEOL)結構的部分。在一些實施方式中，MD 106A至106C可包括導電材料，例如一或多種金屬材料。如下文將在第1B圖及第1C圖中討論的，可在MEOL結構上形成多個結構(例如，金屬結構或金屬化層)以可操作地(例如，電)連接那些FEOL/MEOL結構，從而實現預期的電路100A的功能。此些金屬結構被統稱為線路後端(back-end-of-line,BEOL)結構。

根據各種實施例，佈局100B還包括用以形成隔離層的圖案118。在下文中，圖案118被稱為隔離層118。隔離層118可設置在部分102B(例如，電路圖中所示的共用節點B2，或如上所述的合併源極/汲極結構)上方。 例如在第1A圖的佈局100B中，隔離層118可自閘極結構104A橫向延伸到閘極結構104B(例如，橫向延伸超過各自連接到閘極結構104A及104B的部分102B的兩個邊緣)，其中垂直延伸超出部分102B的其他兩個邊緣。如圖所示，隔離層118具有矩形輪廓。然而，應當理解，隔離層118可形成為各種其他輪廓中的任何一者(只要其可完全覆蓋部分102B)，同時保持在本揭示的一實施例的範疇內。隔離層118由介電材料形成。結果，在部分102B被隔離層118完全覆蓋的情況下，MD 106B可與部分102B電隔離。

接下來參考第1B圖，示出根據各種實施例的基於第1A圖的佈局100B形成的半導體裝置100C的橫截面圖。第1B圖的橫截面圖為沿第1A圖的線A-A截取的。為了清楚起見，佈局100B中的一些結構可能未示出，而在佈局100B中未示出的一些其他結構(例如，VD 110A-B、M0 112A-B、V0 114A-B及M1 116A-B)在第1B圖中示出。

如圖所示，在源極/汲極結構102A-C之上，可形成各自的互連結構，諸如在源極/汲極結構102A之上的MD 106A，在源極/汲極結構102B之上的MD 106B，以及在源極/汲極結構102C之上的MD 106C。在各種實施例中，MD 106A與源極/汲極結構102A(例如，電)接觸，MD 106C與源極/汲極結構102C(例如，電)接觸，且MD 106B經由隔離層118與源極/汲極結構102B (例如，電)隔離。此外，在MD 106A及106C之上，可形成其他互連結構，諸如在MD 106A之上至少M0 112A及M1 116A，以及在MD 106C之上至少M0 112B及M1 116B。M0 112A經由VD 110A與MD 106A(例如，電)接觸，且M1 116A經由V0 114A與M0 112A(例如，電)接觸。類似地，M0 112B經由VD 110B與MD 106C(例如，電)接觸，且M1 116B經由V0 114B與M0 112B(例如，電)接觸。結構VD 110A及110B、M0 112A及112B、V0 114A及114B以及M1 116A及116B為上述BEOL結構的部分。

為了最小化MD 106B與閘極結構104A之間及/或MD 106B與閘極結構104B之間的電容耦合效應，隔離層118插置於MD 106B與OD部分102B之間。在一些實施例中，隔離層118設置在OD部分102B之上且完全覆蓋OD部分102B。這樣，MD 106B與OD部分102B電隔離，且MD 106B上存在的任何信號(例如，無意的)均可自OD部分102B「阻擋」，這不會影響半導體裝置100C的正常操作。例如，MD 106B(沒有連接到如第1B圖所示的任何其他BEOL結構)可呈現浮動電壓。即使MD 106B與相鄰閘極結構104A及/或104B之間存在耦合，存在於OD部分102B處的信號位準亦不會受到影響。在一些實施方式中，隔離層118可為MD 106B的部分，諸如嵌入在MD 106B中的層。在一些其他實施方式中，隔離層118可為OD部分102B上方的附加層。

接下來參考第1C圖，示出根據各種實施例的基於第1A圖的佈局100B形成的另一半導體裝置100D的橫截面圖。第1C圖的橫截面圖為沿第1A圖的線A-A截取的。為了清楚起見，佈局100B中的一些結構可能未示出，而在佈局100B中未示出的一些其他結構(例如，VD 110A-C、M0 112A-C、V0 114A-B及M1 116A-B)在第1C圖中示出。

如圖所示，除了第1B圖的半導體裝置100C的結構之外，在MD 106B之上，可形成一或多個其他互連結構，例如至少M0 112C。M0 112C經由VD 110C與MD 106B(例如，電)接觸。因此，結構M0 112B及VD 110C亦分別為上述BEOL結構及MEOL結構的部分，諸如除了上述結構之外。在一些實施方式中，M0 112C可對應於或連接到電源電壓(例如，VDD、VSS(或地)等)，使得可向MD 106B供電或者可將MD 106B接地。在一些其他實施方式中，經由VD 110C，MD 106B可連接到恆定電壓，從而穩定來自每個閘極結構的敏感信號及/或降低平行於MD 106B的長PO 104的電阻(例如，大於或等於兩個單元列)。在另一實例中，藉由將MD 106B連接到地，可形成遮罩網以減少或抵抗噪聲干擾來自閘極結構的輸入信號。因此，通過設計中的介電結構且將MD 106B耦合到源或地，可最小化或避免電容耦合，而無需額外的遮罩層、改變單元佈局及佈線以及額外的佈線資源。

參考第2圖，根據各種實施例，各自描繪了另一 示例電路200A的電路圖及示例電路200A的部分的對應佈局設計200B，以及半導體裝置200C及半導體裝置200D的橫截面圖。電路200A可包括類似於電路100A的一或多個特徵，諸如源極/汲極B1及共用源極/汲極B2。另外或或者，第二源極/汲極結構(例如，電路100A的B3)可(例如，電)連接到電源(例如，VSS)。

如第2圖所示，佈局200B包括一或多個類似於佈局100B的圖案，諸如圖案102A-C、104A-B、106A-C、108及118。佈局100B中所示的隔離層118可對應於隔離層118A(例如，第一隔離層或第一介電結構)。根據各種實施例，佈局200B還包括用以形成另一隔離層的圖案118B。在下文中，圖案118B被稱為隔離層118B(例如，第二隔離層或第二介電結構)。隔離層118B可設置在部分102C上方(或OD 102的其他非覆蓋部分中的部分102A上方)。隔離層118B可包括與隔離層118A相似或不同的介電材料或由其組成。隔離層118B可自閘極結構104B橫向延伸到CPODE 108(例如，橫向延伸超過各自連接到閘極結構104B及CPODE 108的部分102C的兩個邊緣)，其中垂直延伸超過部分102C的其他兩個邊緣。類似的隔離層可設置在部分102A處，諸如除了部分102B及102C之外，或代替此實例的部分102C。

仍參考第2圖，示出基於佈局200B形成的半導體裝置200C的橫截面圖。此橫截面圖為沿第2圖的線 A-A截取的。為了清楚起見，未示出佈局200B中的一些結構(例如，閘極結構104A、104B)，而未在佈局200B中示出的一些其他結構(例如，VD 110A及110B、M0 112A及112C、V0 114A、M1 116A、VB 120及BM0 122)在此橫截面圖中示出。

半導體裝置200C的一或多種結構可類似於半導體裝置100C的結構。例如，在源極/汲極結構102A-C之上，可形成相應的互連結構，諸如在源極/汲極結構102A之上的MD 106A，在源極/汲極結構102B之上的MD 106B，以及在源極/汲極結構102C之上的MD 106C。此外，在MD 106A及106B之上，可形成其他互連結構，諸如在BEOL結構的其他部分中，MD 106A之上的至少M0 112A及M1 116A，以及MD 106C之上的至少M0 112C。在各種實施例中，MD 106A與源極/汲極結構102A(例如，電)接觸，MD 106B經由隔離層118A與源極/汲極結構102B(例如，電)隔離，且MD 106C經由隔離層118B與源極/汲極結構102C(例如，電)隔離。

如半導體裝置200C的橫截面圖所示，可於基板的背面形成一或多個互連結構。例如，在至少一個源極/汲極結構下方，可形成相應的互連結構，諸如在源極/汲極結構102C下方的BM0 122(例如，背面M0)。儘管針對源極/汲極結構102C示出了背面互連結構，但應當理解，背面互連結構可形成在任何各種其他源極/應變結構(例如，源極/汲極結構102A及/或102B)中，同時保留在本揭 示的一實施例的範疇內。在各種實施例中，BM0 122經由VB 120(例如，背面通孔結構)與MD 106C(例如，電)接觸。例如，VB 120可將BM0 122路由到MD 106C，從而實現MD 106C與BM0 122之間的(例如，電)接觸。在某些情況下，BM0 122可向MD 106C提供電力(例如，恆定電壓)。

仍參考第2圖，示出基於第2圖的佈局200B形成的半導體裝置200D的橫截面圖。此橫截面圖為沿第2圖的線A-A截取的。為了清楚起見，未示出佈局200B中的一些結構(例如，閘極結構104A、MD 106C及隔離層118B)，而未在佈局200B中示出的一些其他結構(例如，VD 110、M0 112A及112C、V0 114、M1 116A及116C、VB 120及BM0 122)在此橫截面圖中示出。

如圖所示，此橫截面圖包括圖案124A及124B。圖案124A及124B用以在OD 102的部分形成或以其他方式定義各自的EPI，因此圖案124A及124B在下文中分別被稱為EPI 124A及EPI 124B。例如，EPI 124A可對應於OD部分102A或為OD部分102A的部分，且EPI 124B可對應於OD部分102B或為OD部分102B的部分。EPI 124A及124B可形成或以其他方式定義半導體裝置200D的源極/汲極結構。例如，EPI 124A及124B可為OD 102的非重疊部分的部分，每個形成為對應電晶體的各自源極/汲極結構。在這種情況下，EPI 124A可對應於源極/汲極B1且EPI 124B可對應於共用節點 B2(例如，第一與電晶體(例如，各自為電路200A的201A與201B)之間的共用源極/汲極結構)。

在各種實施方式中，在一或多個閘極結構之上，可形成各自的互連結構。儘管閘極結構104B被示為包括互連結構，但其他閘極結構(例如，閘極結構104A)可包括各自的互連結構。例如，M0 112可設置在閘極結構104B(或另一閘極結構)之上，且M1 116可設置在M0 112之上。M0 112經由VG 126與閘極結構104B(例如，電)接觸，且M1 116經由V0 114與M0 112(例如，電)接觸。

此外，半導體裝置200D可包括在基板背面上的一或多個互連結構。如圖所示，BM0 122可設置在OD 102的背面的部分上，諸如OD部分102B的背面部分等。參考半導體裝置200C，背面互連結構可與MD 106C(例如，未在半導體裝置200D中示出)(例如，電)連接。另外或或者，例如，背面互連結構或其他背面互連結構可與MD 106A或MD 106B(例如，電)連接。

參考第3圖，描繪根據各種實施例的示例電路300A的電路圖及示例電路300A的部分的對應佈局300B。電路300A及佈局300B可對應於NAND2元件。電路300A包括彼此並聯或串聯連接的電晶體301A、電晶體301B、電晶體301C及電晶體301D。電路300A及佈局300B可包括類似於、作為其部分或附加於電路100A或佈局100B及/或200B的一或多個結構或特徵。 電路300A可包括電晶體301C與電晶體301D之間的串聯連接(例如，類似於結合第1A圖的電路100A的電晶體101A及電晶體101B)。例如，電晶體301C及電晶體301D可共用共用節點(B1)(例如，共用源極/汲極)，諸如類似於第1A圖至第2圖的共用節點B2。

如第3圖所示，佈局300B包括類似於與第1A圖至第2圖的佈局100B及/或200B相關聯的一或多種圖案的一或多種圖案。圖案可用以形成或以其他方式定義各自的結構或部件，如本文所述。例如，OD 102可代表主動區，PO 104可代表閘極結構104等。在各種實施例中，閘極A1及A2可各自橫穿或覆蓋OD 102的各自部分，其形成對應電晶體的導電通道，OD 102的其他非重疊部分各自形成為對應電晶體的源極/汲極結構。佈局300B的每個閘極可形成或設置在不同的單元列或電晶體上。例如，可為電晶體301A及電晶體301C形成閘極A1，且可以在OD 102的各自部分為電晶體301B及電晶體301D形成閘極A2。

此外，圖案可包括例如佈置在OD 102或閘極結構104(例如閘極A1及A2)的部分上方且連接到此部分的互連結構。例如，在OD 102(或源極/汲極結構)的部分之上，可形成各自的互連結構，諸如在源極/汲極結構302之上的MD 106，以及其他MD 106。其他互連結構可設置在一或多個MD 106及閘極結構104之上。例如，M0 112設置在一或多個MD 106之上，且M1 116設 置在一或多個M0 112之上。MD 106可經由VD 110與M0 112(例如，電)接觸。M0 112可經由V0 114與M1 116(例如，電)接觸。此外，一或多個M0 112與CPODE 108(例如電源或電力軌道)(例如，電)接觸。MD 106可與M0 112(例如，電)接觸以經由VD2 128接收電力。在一些情況下，MD 106可經由至少一個通孔結構(例如，VD 110、VD2 128等)接地。另外，閘極結構104可經由VG 126與至少一個互連結構(諸如M0 112)(例如，電)接觸。

在佈局300B中，為了最小化MD 106(例如，在共用節點B1上方)與閘極A1之間及/或MD 106與閘極A2之間的電容耦合的影響，隔離層118插入在MD 106與OD部分302之間。在一些實施例中，隔離層118設置在OD部分302之上且完全覆蓋OD部分302。因此，MD 106與OD部分302電隔離。在一些實施方式中，其他MD 106可藉由在MD 106與OD部分之間插入隔離層118而與OD 102的其各自部分電隔離(例如，或與各自源極/汲極結構隔離(全屏蔽))。

接下來參考第4圖，根據各種實施例，描繪了示例電路400A的電路圖及示例電路400A的部分的對應佈局400B。電路400A及佈局400B可對應於AOI22元件。例如，可類似於第1A圖至第3圖的半導體裝置來描述AOI22的一或多種結構、形成或佈置。電路400A包括彼此並聯或串聯連接的電晶體401A、電晶體401B、電 晶體401C、電晶體401D、電晶體401E、電晶體401F、電晶體401G及電晶體401H。例如，電晶體401A與電晶體401B串聯，且電晶體401C與電晶體401D串聯。在此實例中，電晶體401A及401B共用共用節點(C1)且電晶體401C及401D共用共用節點(C2)。

如第4圖所示，佈局400B包括類似於與第1A圖至第3圖的佈局相關聯的一或多個圖案的一或多個圖案(例如，形成或定義OD 102、PO 104、MD 106等)。在各種實施例中，佈局400B包括四個閘極結構104，例如閘極A1、A2、B1及B2。閘極可橫穿或以其他方式覆蓋OD 102的形成對應電晶體的導電通道的各自部分，而OD 102的其他非重疊部分各自形成為對應電晶體的源極/汲極結構。佈局400B的每個閘極可形成或設置在不同的單元列或電晶體上(例如，第二橫向方向，示出為垂直)。例如，在OD 102的各自部分，可為電晶體401A及電晶體401E形成閘極A1，可為電晶體401B及電晶體401F形成閘極A2，可為電晶體401C及電晶體401G形成閘極B1，以及可為電晶體401D及電晶體401H形成閘極B2。

各種互連結構可設置在OD 102(或源極/汲極結構)或閘極結構104(例如，閘極A1、A2、B1或B2)的部分上方且連接到此部分。例如，在OD 102的部分(或源極/汲極結構)之上，可形成各自的互連結構，諸如源極/汲極結構402A(例如，OD部分402A)之上的MD 106A 及源極/汲極結構402B(例如，OD部分402B)之上的MD 106B，以及其他MD 106。其他互連結構可設置在一或多個MD 106及閘極結構104之上，諸如M0 112設置在一或多個MD 106及閘極結構104之上，及M1 116設置在一或多個M0 112之上。MD 106或閘極結構104之上的此些互連結構可經由諸如VD 110、V0 114、VD2 128或VG 126的各自通孔結構(例如，電)連接。

在佈局400B中，為了最小化MD 106A(例如，在共用節點C1之上)與閘極A1之間及/或MD 106A與閘極A2之間的電容耦合的影響，隔離層118A插入在MD 106A與源極/汲極結構402A之間。此外，為了最小化MD 106B(例如，在共用節點C2上方)與閘極B1之間(半屏蔽)及/或MD 106B與閘極B2之間的電容耦合的影響(全屏蔽)，隔離層118B插入在MD 106B與源極/汲極結構402B之間。一或多個隔離層118可設置在各自OD部分(例如，OD部分402A及/或402B)之上且完全覆蓋此些各自OD部分。因此，MD 106A及MD 106B與OD部分402A及402B電隔離。

現在參考第5圖，描繪根據各種實施例的示例電路500A的電路圖及示例電路500A的部分的對應佈局500B。電路500A及佈局500B可對應於NAND3元件。例如，可類似於第1A圖至第4圖的半導體裝置來描述NAND3的一或多種結構、形成或佈置。電路500A包括彼此並聯或串聯連接的電晶體501A、電晶體501B、電晶 體501C、電晶體501D、電晶體501E、電晶體501F、電晶體501G、電晶體501H及電晶體501I。例如，第一、第二及電晶體501A到501C可串聯連接，且第四、第五及電晶體501D到501F可串聯連接。在此實例中，電晶體501A及501B共用共用節點(B1)，電晶體501B及501C共用共用節點(B2)，電晶體501D及501E共用共用節點(B3)，電晶體501E及501F共用第四共用節點(B4)。

如第5圖所示，佈局500B包括類似於與第1A圖至第4圖的佈局相關聯的一或多種圖案的一或多種圖案(例如，形成或定義OD 102、PO 104、MD 106等)。在各種實施例中，佈局500B包括至少三個閘極結構104，諸如閘極A1、A2及A3。閘極A1、A2及A3可橫穿或以其他方式覆蓋OD 102形成對應電晶體的導電通道的各自部分，而OD 102的其他非重疊部分各自形成為對應電晶體的源極/汲極結構。佈局500B的每個閘極可形成或設置在不同的單元列或電晶體上(例如，第二橫向方向，示出為垂直)。例如，在OD 102的各自部分，可為電晶體501A、501D及501I形成閘極A1，可為電晶體501B、501E及501H形成閘極A2，且可為電晶體501C、501F及501G形成閘極A3。

各種互連結構可設置在OD 102(或源極/汲極結構)或閘極結構104(例如，閘極A1、A2或A3)的部分之上且連接到此些部分。例如，在OD 102(或源極/ 汲極結構)的部分之上，可形成各自的互連結構，諸如源極/汲極B1及源極/汲極B3之上的MD 106A，及源極/汲極B2及源極/汲極B4之上的MD 106B。MD 106可為跨兩個或更多單元列延伸的長MD。長PO平行MD可降低電阻，且穩定敏感信號。長PO為跨兩個或更多單元列。其他互連結構可設置在一或多個MD 106及閘極結構104之上。例如，M0 112設置在一或多個MD 106及閘極結構104之上，且M1 116設置在一或多個M0 112之上。MD 106或閘極結構104之上的此些互連結構可經由諸如VD 110、V0 114、VD2 128或VG 126的各自通孔結構(例如，電)連接。

在佈局500B中，為了最小化MD 106A(例如，在共用節點B1及/或B3之上)與閘極A1之間及/或MD 106A與閘極A2之間的電容耦合的影響，隔離層118A插入在MD 106A的至少部分與源極/汲極B1之間及/或隔離層118B插入在MD 106A的至少另一部分與源極/汲極B3之間。此外，為了最小化MD 106B(例如，在共用節點B2及/或B4之上)與閘極A2之間及/或MD 106B與閘極A3之間的電容耦合的影響，隔離層118C插入在MD 106B與源極/汲極B2之間及/或隔離層118D插入在MD 106B與源極/汲極B4之間。一或多個隔離層118可設置在各自OD部分(例如，源極/汲極B1、B2、B3及/或B4)之上並完全覆蓋此些部分。在一些情況下，一或多個隔離層118可設置在各自MD 106(例如，MD 106A及/或MD 106B)下方且完全位於其下方。這樣，MD 106A及MD 106B與同共用節點B1至B4相關聯的OD部分電隔離。

參考第6圖，描繪根據各種實施例的示例電路600A的電路圖及示例電路600A的部分的對應佈局設計600B。電路600A及佈局設計600B可對應於變流器元件。例如，可類似於第1A圖至第5圖的半導體裝置中的至少一者來描述變流器的一或多種結構、形成或佈置。電路600A包括電晶體601A及電晶體601B。

如第6圖所示，佈局600B包括類似於與第1A圖至第5圖的佈局相關聯的一或多個圖案的一或多個圖案(例如，形成或定義OD 102、PO 104、MD 106等)。在各種實施例中，佈局600B包括一個閘極結構104。閘極結構104可橫穿或以其他方式覆蓋OD 102的形成對應電晶體的導電通道的各自部分，而OD 102的其他非覆蓋部分各自形成為對應電晶體的源極/汲極結構。佈局600B的閘極結構104可跨不同單元列或電晶體形成或設置(例如，第二橫向方向，示出為垂直)。例如，可在OD 102的各自部分處為電晶體601A及電晶體601B形成閘極結構104。

各種互連結構可設置在OD 102(或源極/汲極結構)或閘極結構104的部分之上且連接到此些部分。例如，在OD 102(或源極/汲極結構)的部分之上，可形成各自的互連結構，諸如源極/汲極結構602A及源極/汲極結構 602C之上的MD 106A，以及源極/汲極結構602B及源極/汲極結構602D之上的MD 106B。其他互連結構可設置在一或多個MD 106及閘極結構104之上。例如，M0 112設置在一或多個MD 106及閘極結構104之上。MD 106或閘極結構104之上的此些互連結構可經由諸如VD 110、VD2 128或VG 126的各自通孔結構(例如，電)連接。在一些實施方式中，各種互連結構可設置在基板下方(例如，如結合第2圖的半導體裝置200C及200D所描述的)。例如，一或多個互連結構(例如，作為MD 106或閘極結構104的正面互連結構的補充或替代)可設置在基板下方。例如，BM0 132設置在OD 102下方，沿第一橫向方向延伸(例如，如第6圖中水準所示)。BM0 132可經由VB 130連接到各自的MD 106。

在佈局600B中，為了最小化MD 106A(例如，在源極/汲極結構602A及源極/汲極結構602C之上)與閘極結構104之間的電容耦合效應，隔離層118A插入在MD 106A的至少部分與源極/汲極602A之間及/或隔離層118B插入在MD 106A的至少另一部分與源極/汲極602B之間。一或多個隔離層118可設置在各自OD部分(例如，源極/汲極602A及/或源極/汲極602B)之上且完全覆蓋此些部分。在一些情況下，一或多個隔離層118可合併或組合成單個隔離層118，其延伸跨過任何橫向方向(例如，第一及/或第二橫向方向)。因此，MD 106A與OD 102的部分電隔離，諸如與源極/汲極602A及源 極/汲極602B隔離。

第7圖描繪用於形成包括介電結構的半導體裝置的方法700的流程圖。應當理解，可在第7圖中描繪的方法700之前、期間及/或之後執行附加操作。在一些實施方式中，方法700可用於根據本文所揭示的各種佈局設計來形成半導體裝置。可結合第1A圖至第6圖中的至少一者來描述用於形成半導體裝置的方法700的附加或替代操作。例如，方法700的示例操作可結合第1A圖至第2圖中的至少一者來描述。

在方法700的操作702中，可形成半導體裝置的主動區(例如，OD 102)。主動區可形成在基板上方(例如，在基板的正面上)。主動區可沿第一橫向方向延伸(例如，如第1A圖至第2圖中水準所示)。主動區可設置在一或多個電力軌道、輸出節點或電源(例如，CPODE 108)旁邊或位於其之間。

在方法700的操作704中，可形成第一閘極結構(例如，PO)及第二閘極結構。第一閘極結構及第二閘極結構可各自沿垂直於第一橫向方向的第二橫向方向延伸，例如在至少如第1A圖至第2圖中所示的垂直方向上。第一及第二閘極結構可至少延伸穿過主動區。在一些情況下，第一及/或第二閘極結構可延伸穿過多個主動區。

主動區可包括多個部分，諸如至少由形成在主動區上的閘極結構定義。例如，第一閘極結構及第二閘極結構可將主動區分成至少三個部分(例如，第一部分、第二部 分及第三部分)。第一閘極結構可位於主動區的第一部分與第二部分之間。第二閘極結構可位於主動區的第一部分與第三部分之間。在這種情況下，第一部分可代表主動區在電晶體的兩個閘極結構之間的部分(例如，中間部分)。第二部分可沿第一橫向方向與第一部分相對於第一閘極結構設置。第三部分可沿第一橫向方向與主動區的第一部分相對於第二閘極結構設置。

各種源極/汲極結構(例如，EPI)可形成在主動區的至少一個部分內。例如，第一電晶體的第一源極/汲極結構可形成或設置在主動區的第二部分中，且第一電晶體的第二源極/汲極結構可設置在主動區的第一部分中。第一及第二源極/汲極結構可各自設置在第一閘極結構的相對側。

此外，第二電晶體的第三源極/汲極結構可設置在主動區的第一部分中，且第二電晶體的第四源極/汲極結構可設置在主動區的第三部分中。第三及第四源極/汲極結構可各自設置在第二閘極結構的相對側。第二源極/汲極結構及第三源極/汲極結構可合併為共用源極/汲極結構。因此，主動區的第一部分可包括或代表兩個電晶體之間的共用源極/汲極結構，第二部分可代表第一源極/汲極結構，且第三部分可代表第四源極/汲極結構。

在方法700的操作706中，可形成介電結構(例如，隔離層)。介電結構可形成為覆蓋插置於第一與第二閘極結構之間的主動區的第一部分(或共用源極/汲極結 構)。介電結構可用以電隔離介電結構相對側上的材料、結構或部件。

在方法700的操作708中，可形成第一互連結構、第二互連結構及第三互連結構(例如，MD)。第一至第三互連結構可各自形成在或設置在主動區的第一部分、第二部分及第三部分之上。在此實例中，介電結構可插置於主動區的第一部分(或共用源極/汲極結構)與第一互連結構之間。介電結構可用以將主動區的第一部分及/或共用源極/汲極結構與第一互連結構電隔離。第二互連結構可設置在第一源極/汲極結構之上，且第三互連結構可以設置在第四源極/汲極結構之上。第一到第三互連結構均可在基板的正面(例如，在主動區之上)沿第二橫向方向延伸。在一些情況下，若主動區沿第二橫向方向延伸，則第一至第三互連結構可沿第一橫向方向延伸。

此外，每個互連結構(例如，第一、第二或第三互連結構)可與形成在正面上的各自第四互連結構(例如，M0)電耦合。例如，一或多個通孔結構(例如，VD、VD2、VG、VB等中的至少一者)可形成且連接到至少第一互連結構、第二互連結構或第三互連結構等。第四互連結構可形成為連接到各自的通孔結構。第四互連結構可沿第一橫向方向(或類似於主動區的方向)延伸。在一些情況下，第四互連結構可經配置為處於電源電壓或固定電壓(例如，CPODE)。通孔結構可提供各自互連結構與至少第四互連結構之間的電連接。可使用類似的操作在上方形成額外的 互連結構，諸如在互連結構中的一者上方形成另一通孔結構，用於與形成在通孔結構上方的不同互連結構電連接。

第一及/或第二閘極結構可經由通孔結構連接到第四互連結構(或形成在各自閘極結構上方的其他互連結構)。在一些實施方式中，與共用源極/汲極結構隔離的第一互連結構可經配置為處於浮動電壓。在一些實施方式中，第一互連結構可經配置為處於與提供給第一閘極結構或第二閘極結構的第二電壓相同或相似的第一電壓(例如，預定電壓位準)。

在一些實施方式中，第二互連結構可與第一源極/汲極結構電連接，且第三互連結構可與第四源極/汲極結構電連接，因為介電結構沒有插置於第二或第三互連結構與各自的源極/汲極結構之間。第三互連結構及第四互連結構中的每一者可經由通孔結構與第五互連結構(例如，形成於形成第一及第二電晶體的基板的正面上)電耦合。第五互連結構可經配置為輸出節點或電力軌道(例如，CPODE)。

在一些情況下，第五互連結構可對應於第四互連結構，使得第四互連結構經配置為輸出節點或電力軌道。在一些其他情況下，第四互連結構可能不對應於第五互連結構，諸如經配置為不同的輸出節點、不同的電力軌道，以及其他特徵或功能。在一些實施方式中，第五互連結構可指形成在第四互連結構之上的另一互連結構，諸如M0之上的M1。

在一些實施方式中，第二介電結構可插置於第三互連結構與第四源極/汲極結構或主動區的第三部分之間。可在半導體裝置中實現多個介電結構。在這種情況下，第二互連結構可與第一源極/汲極結構電連接且第三互連結構可與第四源極/汲極結構電隔離(例如，不電接觸)。

在一些實施方式中，可在基板或主動區的背面上形成一或多個互連結構。例如，第六互連結構可形成在經配置為輸出節點或電力軌道的基板的背面上(例如，向互連結構提供預定電壓)。基板的背面可指與形成第一及第二閘極結構以及第一至第三互連結構的位置相對的一側。基板可為形成第一及第二電晶體的地方。第三互連結構(或第一或第二互連結構)可經由通孔結構與第六互連結構(或基板背面上的其他互連結構)電耦合，此通孔結構亦可形成在基板與第六互連結構之間的背面上。在一些實施方式中，第一至第三互連結構可與形成在基板背面上的一或多個互連結構電耦合。

在本揭示的一實施例的一個態樣，揭示了一種半導體裝置。半導體裝置包括第一電晶體的第一源極/汲極結構及第二源極/汲極結構。半導體裝置包括第二電晶體的第三源極/汲極結構及第四源極/汲極結構。第二源極/汲極結構及第三源極/汲極結構可合併為共用源極/汲極結構。半導體裝置包括沿第一橫向方向延伸且設置在共用源極/汲極結構之上的第一互連結構。半導體裝置包括插置於第一互連結構與共用源極/汲極結構之間的第一介電結構。

在一些實施例中，第一介電結構用以將共用源極/汲極結構與第一互連結構電隔離。

在一些實施例中，第一互連結構經配置為處於一浮動電壓。

在一些實施例中，半導體裝置更包含沿垂直於第一橫向方向的一第二橫向方向延伸的第二互連結構以及將第一互連結構電連接到第二互連結構的通孔結構。

在一些實施例中，第二互連結構經配置為處於一電源電壓或一固定電壓。

在一些實施例中，半導體裝置更包含第一電晶體的一第一閘極結構，沿第一橫向方向延伸，其中第一源極/汲極結構及第二源極/汲極結構分別設置在第一閘極結構的相對兩側；及第二電晶體的一第二閘極結構，沿第一橫向方向延伸，其中第三源極/汲極結構及第四源極/汲極結構分別設置在第二閘極結構的相對兩側。

在一些實施例中，第一互連結構經配置為處於與提供給第一閘極結構或第二閘極結構中的任一者的一第二電壓相同的一第一電壓。

在一些實施例中，半導體裝置更包含沿第一橫向方向延伸且設置在第一源極/汲極結構上方的第三互連結構以及沿第一橫向方向延伸且設置在第四源極/汲極結構上方的第四互連結構。

在一些實施例中，第三互連結構與第一源極/汲極結構電連接，且第四互連結構與第四源極/汲極結構電連接； 其中第三互連結構及第四互連結構中的每一者與第五互連結構電耦合，第五互連結構經配置為一輸出節點或一電力軌道；並且其中第五互連結構形成於形成第一及第二電晶體的一基板的一正面上。

在一些實施例中，半導體裝置更包含插置於第四互連結構與第四源極/汲極結構之間的第二介電結構。第三互連結構與第一源極/汲極結構電連接，且第四互連結構與第四源極/汲極結構電隔離。第四源極/汲極結構與一第六互連結構電耦合，第六互連結構經配置為一輸出節點或一電力軌道。第六互連結構形成於形成第一及第二電晶體的一基板的一背面上。

在本揭示的一實施例的另一態樣，揭示了一種半導體裝置。半導體裝置包括形成在基板正面且沿第一橫向方向延伸的主動區。半導體裝置包括沿第二橫向方向延伸且橫穿主動區的第一閘極結構。半導體裝置包括沿第二橫向方向延伸且橫穿主動區的第二閘極結構。半導體裝置包括沿第二橫向方向延伸且設置在第一閘極結構與第二閘極結構之間的第一互連結構。半導體裝置包括豎直插置於第一互連結構與橫向插置於第一與第二閘極結構之間的主動區的第一部分之間的第一介電結構。主動區的第一部分可由第一介電結構與第一互連結構電隔離。

在一些實施例中，半導體裝置更包含一第二互連結構，沿第二橫向方向延伸且設置在正面上的主動區的一第二部分上方，其中主動區的第二部分沿第一橫向方向從主 動區的第一部分相對於第一閘極結構設置；及一第三互連結構，沿第二橫向方向延伸且設置在正面上的主動區的一第三部分上方，其中主動區的第三部分沿第一橫向方向從主動區的第一部分相對於第二閘極結構設置。

在一些實施例中，第二互連結構與主動區的第二部分電接觸，並且第三互連結構與主動區的第三部分電接觸。

在一些實施例中，第二互連結構及第三互連結構中的每一者與形成於正面上的一相應第四互連結構電耦合。

在一些實施例中，第四互連結構經配置為一輸出節點或一電力軌道。

在一些實施例中，第二互連結構與主動區的第二部分電接觸，並且第三互連結構不與主動區的第三部分電接觸。

在一些實施例中，第三互連結構與形成於基板的一背面上的一第五互連結構電耦合。

在本揭示的一實施例的又一態樣，揭示了一種製造半導體裝置的方法。方法包括在基板上方形成主動區，其中此主動區沿第一橫向方向延伸。方法包括形成第一閘極結構及第二閘極結構。第一閘極結構及第二閘極結構可各自沿垂直於第一橫向方向的第二橫向方向延伸。方法包括形成覆蓋插置於第一與第二閘極結構之間的主動區的第一部分的介電結構。方法包括各自在主動區的第一部分、第二部分及第三部分上方形成第一互連結構、第二互連結構 及第三互連結構，其仲介電結構插置於主動區的第一部分與第一互連結構之間。第一至第三互連結構均可沿第二橫向方向延伸。

在一些實施例中，介電結構用以將主動區的第一部分與第一互連結構電隔離。

在一些實施例中，方法更包含形成與第一互連結構連接的一通孔結構；及形成與通孔結構連接的一第四互連結構，其中第四互連結構沿第一橫向方向延伸且經配置為處於一電源電壓或一固定電壓下。

如本文所用，術語「約」及「大約」通常係指所述值的正負10%。例如，約0.5將包括0.45及0.55，約10將包括9到11，約1000將包括900到1100。

前述概述了幾個實施例的特徵，以便熟習此項技術者可更好地理解本揭示的一實施例的各個態樣。熟習此項技術者應當理解，其可容易地使用本揭示的一實施例作為設計或修改用於執行相同目的及/或實現本文介紹的實施例的相同優點的其他製程及結構的基礎。熟習此項技術者亦應當意識到，此類等效結構並不脫離本揭示的一實施例的精神及範疇，且可以在不脫離本揭示的一實施例的精神及範疇的情況下對本文進行各種改動、替換及變更。

100A:電路

100B:佈局

101A:電晶體

101B:電晶體

102:圖案，部分，OD

102A:部分，源極/汲極結構

102B:部分，源極/汲極結構

102C:部分，源極/汲極結構

104:閘極結構

104A:圖案，閘極結構

104B:圖案，閘極結構

106:MD

106A:圖案，MD

106B:圖案，MD

106C:圖案，MD

108:圖案，CPODE

118:圖案，隔離層

118A:隔離層

A:線

A1:閘極

A2:閘極

B1:源極/汲極，閘極，共用節點

B2:共用節點，閘極，共用節點

B3:源極/汲極，共用節點

Claims (10)

1. 一種半導體裝置，其包含：一第一電晶體的一第一源極/汲極結構及一第二源極/汲極結構；一第二電晶體的一第三源極/汲極結構及一第四源極/汲極結構，其中該第二源極/汲極結構及該第三源極/汲極結構合併為一共用源極/汲極結構；一第一互連結構，沿一第一橫向方向延伸且設置於該共用源極/汲極結構上方；及一第一介電結構，插置於該第一互連結構與該共用源極/汲極結構之間。
2. 如請求項1所述之半導體裝置，其中該第一介電結構用以將該共用源極/汲極結構與該第一互連結構電隔離。
3. 如請求項1所述之半導體裝置，其中該第一互連結構經配置為處於一浮動電壓。
4. 如請求項1所述之半導體裝置，其進一步包含：一第二互連結構，沿垂直於該第一橫向方向的一第二橫向方向延伸；及一通孔結構，將該第一互連結構電連接到該第二互連結 構，其中該第二互連結構經配置為處於一電源電壓或一固定電壓。
5. 如請求項1所述之半導體裝置，其進一步包含：該第一電晶體的一第一閘極結構，沿該第一橫向方向延伸，其中該第一源極/汲極結構及該第二源極/汲極結構分別設置在該第一閘極結構的相對兩側；及該第二電晶體的一第二閘極結構，沿該第一橫向方向延伸，其中該第三源極/汲極結構及該第四源極/汲極結構分別設置在該第二閘極結構的相對兩側，其中該第一互連結構經配置為處於與提供給該第一閘極結構或該第二閘極結構中的任一者的一第二電壓相同的一第一電壓。
6. 如請求項1所述之半導體裝置，其進一步包含：一第三互連結構，沿該第一橫向方向延伸且設置在該第一源極/汲極結構上方；及一第四互連結構，沿該第一橫向方向延伸且設置在該第四源極/汲極結構上方。
7. 一種半導體裝置，其包含： 一主動區，形成於一基板的一正面上且沿一第一橫向方向延伸；一第一閘極結構，沿一第二橫向方向延伸且橫穿該主動區；一第二閘極結構，沿該第二橫向方向延伸且橫穿該主動區；一第一互連結構，沿該第二橫向方向延伸且設置在該第一閘極結構與該第二閘極結構之間；及一第一介電結構，豎直插置於該第一互連結構與該主動區的一第一部分之間，該第一部分橫向插置於該第一閘極結構與該第二閘極結構之間；其中該主動區的該第一部分由該第一介電結構與該第一互連結構電隔離。
8. 如請求項7所述之半導體裝置，其進一步包含：一第二互連結構，沿該第二橫向方向延伸且設置在該正面上的該主動區的一第二部分上方，其中該主動區的該第二部分沿該第一橫向方向從該主動區的該第一部分相對於該第一閘極結構設置；及一第三互連結構，沿該第二橫向方向延伸且設置在該正面上的該主動區的一第三部分上方，其中該主動區的該第三部分沿該第一橫向方向從該主動區的該第一部分相對於該第二閘極結構設置。
9. 如請求項8所述之半導體裝置，其中該第二互連結構與該主動區的該第二部分電接觸，並且該第三互連結構與該主動區的該第三部分電接觸，其中該第二互連結構及該第三互連結構中的每一者與形成於該正面上的一相應第四互連結構電耦合，其中該第四互連結構經配置為一輸出節點或一電力軌道。
10. 一種半導體裝置的製造方法，其包含：在一基板上方形成一主動區，其中該主動區沿一第一橫向方向延伸；形成一第一閘極結構及一第二閘極結構，其中該第一閘極結構及該第二閘極結構各自沿垂直於該第一橫向方向的一第二橫向方向延伸；形成覆蓋該主動區的一第一部分的一介電結構，該介電結構插置於該第一閘極結構與該第二閘極結構之間；及在該主動區的該第一部分、一第二部分及一第三部分上方分別形成一第一互連結構、一第二互連結構及一第三互連結構，該介電結構插置於該主動區的該第一部分與該第一互連結構之間，其中該第一互連結構至該第三互連結構均沿該第二橫向方向延伸。

Images