BR112019025204A2

BR112019025204A2 - Método e aparelho de codificação

Info

Publication number: BR112019025204A2
Application number: BR112019025204-5A
Authority: BR
Inventors: Dai Shengchen; Huang Lingchen; Zhang Gongzheng; Qiao Yunfei; Li Rong
Original assignee: Huawei Technologies Co., Ltd.
Priority date: 2017-09-08
Filing date: 2018-05-04
Publication date: 2020-03-31
Also published as: WO2019047543A1; BR112019025204B1; BR122020003959A2; JP7375111B2; EP3745622A1; EP3474473B1; BR122020003959B1; EP3745622B1; EP3474473A1; KR20200040843A; CN109474377A; CN108418658B; AU2018328895A1; CN109474377B; ES2823227T3; JP2022107694A; RU2735857C1; JP2020533874A; EP3474473A4; AU2018328895B2

Abstract

este pedido fornece um método e aparelho de codificação. o método inclui: realizar codificação de crc em a bits de informações a serem codificados com base em um polinômio de crc, para obter uma primeira sequência de bits, em que a primeira sequência de bits inclui l bits de crc e a bits de informações, l=6; e realizar codificação polar na primeira sequência de bits. com base em um polinômio de crc aperfeiçoado, codificação que satisfaz uma exigência de far é implantada.

Description

“MÉTODO E APARELHO DE CODIFICAÇÃO”

CAMPO DA TÉCNICA [0001] Este pedido refere-se ao campo de tecnologias de comunicações e, em particular, a um método e aparelho de codificação.

ANTECEDENTES [0002] Em um sistema de comunicações, a codificação de canal normalmente é realizada para aperfeiçoar a confiabilidade de transmissão de dados e garantir a qualidade de comunicação. Atualmente, um sistema de comunicações móveis 5G inclui três cenários de aplicação principais: banda larga móvel aprimorada (Enhanced Mobile Broad Band, eMBB), comunicações de baixa latência ultraconfiáveis (URLLC) e comunicações do tipo máquina massiva (Massive Machine-Type Communications, mMTC), novas exigências são apresentadas para comunicação de dados, e um código polar (polar) é um primeiro método de codificação de canal que pode ser considerado, estritamente, ter alcançado¹' uma capacidade de canal, e pode ser aplicável a um sistema de comunicações 5G e a um sistema de comunicações futuro.

SUMÁRIO [0003] Este pedido fornece um método e aparelho de codificação.

[0004] De acordo com um primeiro aspecto, este pedido fornece um método de codificação, que inclui:

realizar, por meio de uma extremidade de transmissão, com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma primeira sequência de bits, em que a primeira sequência de bits inclui L bits de CRC e A bits de informações, L e A são números inteiros positivos, L=6, e a função polinomial de CRC é qualquer um dentre os seguintes polinômios:

D^A6+D^A5+1;

D^A6+D^A5+D^A4+D^A3+1;

D^A6+D^A4+D^A3+D+1;

D^A6+D^A3+D^A2+D+1;

D^A6+D^A5+D^A2+1;

D^A6+D^A5+D^A4+D^A2+1;

D^A6+D^A3+D^A2+1;

D^A6+D^A5+D^A3+D^A2+1;

Petição 870190124983, de 28/11/2019, pág. 89/116

2/21

D^A6+D^A5+D^A4+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D+1; ou

D^A6+D^A4+D^A2+D+1; e realizar codificação polar na primeira sequência de bits.

[0005] Usando esse modo de codificação, uma exigência de FAR pode ser satisfeita, para garantir que a comunicação seja realizada normalmente.

[0006] Em um possível projeto, a função polinomial de CRC é implantada usando um registrador de deslocamento.

[0007] Em um possível projeto, os L bits de CRC, na primeira sequência de bits, estão localizados após os A bits de informações a serem codificados.

[0008] Em um possível projeto, a extremidade de transmissão envia a primeira sequência de bits codificados de modo polar.

[0009] Em um possível projeto, o método de codificação pode ser implantado usando hardware, por exemplo, implantado usando um circuito ou um ou mais circuitos integrados. O método de codificação pode ser implantado, altemativamente, usando software. Por exemplo, um ou mais processadores realizam o método de codificação lendo-se uma instrução armazenada em uma memória. O um ou mais processadores podem ser integrados em um chip, ou podem ser distribuídos em uma pluralidade de chips. O método de codificação pode ser, de modo alternativo, parcialmente implantado usando hardware e parcialmente implantado usando software. Por exemplo, um processador realiza a etapa de realizar, com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma primeira sequência de bits lendo-se uma instrução armazenada em uma memória, e a etapa de realizar codificação polar na primeira sequência de bits é implantada usando um circuito lógico ou um acelerador. Certamente, durante implantação específica, as pessoas versadas na técnica podem usar, de modo alternativo, uma combinação dos modos antecedentes.

[0010] Em um possível projeto, a extremidade de transmissão é uma estação de base ou um terminal.

[0011] De acordo com um segundo aspecto, este pedido fornece um aparelho de codificação, que inclui:

um primeiro módulo de codificação, configurado para realizar, com

Petição 870190124983, de 28/11/2019, pág. 90/116

3/21 base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma primeira sequência de bits, em que a primeira sequência de bits inclui L bits de CRC e A bits de informações, L e A são números inteiros positivos, L=6, e a função polinomial de CRC é qualquer um dentre os seguintes polinômios:

D^A6+D^A5+1;

D^A6+D^A5+D^A4+D^A3+1;

D^A6+D^A4+D^A3+D+1;

D^A6+D^A3+D^A2+D+1;

D^A6+D^A5+D^A2+1;

D^A6+D^A5+D^A4+D^A2+1;

D^A6+D^A3+D^A2+1;

D^A6+D^A5+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D+1; ou D^A6+D^A4+D^A2+D+1; e um segundo módulo de codificação, configurado para realizar codificação polar na primeira sequência de bits.

[0012] Em um possível projeto, a função polinomial de CRC é implantada usando um registrador de deslocamento.

[0013] Em um possível projeto, os L bits de CRC, na primeira sequência de bits, estão localizados após os A bits de informações a serem codificados.

[0014] Em um possível projeto, o aparelho inclui, adicionalmente, um módulo de envio, configurado para enviar a primeira sequência de bits codificados de modo polar.

[0015] Em um possível projeto, o aparelho é uma estação de base ou um terminal.

[0016] De acordo com um terceiro aspecto, este pedido fornece um aparelho de codificação, que inclui um processador. O processador é configurado para:

realizar, com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma primeira sequência de bits, em que a primeira sequência de bits

Petição 870190124983, de 28/11/2019, pág. 91/116

4/21 inclui L bits de CRC e A bits de informações, L e A são números inteiros positivos, L=6, e a função polinomial de CRC é qualquer um dentre os seguintes polinômios:

D^A6+D^A5+1;

D^A6+D^A5+D^A4+D^A3+1;

D^A6+D^A4+D^A3+D+1;

D^A6+D^A3+D^A2+D+1;

D^A6+D^A5+D^A2+1;

D^A6+D^A5+D^A4+D^A2+1;

D^A6+D^A3+D^A2+1;

D^A6+D^A5+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D+1; ou

[0017] Em um possível projeto, o aparelho de codificação inclui, adicionalmente, uma memória, e a memória é configurada para armazenar uma instrução de programa.

[0018] Em um possível projeto, a função polinomial de CRC é implantada usando um registrador de deslocamento.

[0019] Em um possível projeto, os L bits de CRC, na primeira sequência de bits, estão localizados após os A bits de informações a serem codificados.

[0020] Em um possível projeto, o aparelho é uma estação de base ou um terminal.

[0021] A memória pode estar dentro do processador ou fora do processador. O processador pode ser integrado ao terminal ou à estação de base.

[0022] O processador pode ser um circuito, um ou mais circuitos integrados ou um ou mais chips dedicados. O processador pode ser, alternativamente, um chip de propósito geral e, quando a instrução de programa usada para implantar o método de codificação é carregada no processador, a função de codificação antecedente pode ser implantada. O processador pode ser, alternativamente, uma combinação de um ou mais dentre um circuito, um circuito integrado, um chip dedicado e um chip de propósito geral.

[0023] De acordo com um quarto aspecto, este pedido fornece um

Petição 870190124983, de 28/11/2019, pág. 92/116

5/21 aparelho de codificação, que inclui:

uma interface de entrada, configurada para obter uma sequência de bits a serem codificados;

um circuito lógico, configurado para realizar o método de acordo com qualquer um dentre o primeiro aspecto e os possíveis projetos do primeiro aspecto com base na sequência de bits a serem codificados obtida, para obter bits codificados; e uma interface de saída, configurada para emitir os bits codificados.

[0024] Em um possível projeto, o aparelho é uma estação de base ou um terminal.

[0025] De acordo com um quinto aspecto, este pedido fornece um dispositivo de comunicações, que inclui o aparelho de codificação fornecido no terceiro aspecto e nos possíveis projetos do terceiro aspecto e um transceptor, em que o transceptor é configurado para enviar bits codificados pelo aparelho de codificação.

[0026] Em um possível projeto, o dispositivo de comunicações é uma estação de base ou um terminal.

[0027] De acordo com um sexto aspecto, este pedido fornece uma mídia de armazenamento legível, incluindo um programa de computador. O programa de computador é usado para implantar o método de codificação fornecido em qualquer um dentre o primeiro aspecto e os possíveis projetos do primeiro aspecto.

[0028] De acordo com um sétimo aspecto, este pedido fornece um produto de programa. O produto de programa inclui um programa de computador. O programa de computador é armazenado em uma mídia de armazenamento legível. Pelo menos um processador de um aparelho de codificação pode ler o programa de computador a partir da mídia de armazenamento legível, e o pelo menos um processador executa o programa de computador, de modo que o aparelho de codificação realize o método de codificação no primeiro aspecto e nos possíveis projetos do primeiro aspecto.

[0029] Após a função polinomial de CRC, fornecida neste pedido, ser usada, uma exigência de FAR de um sistema pode ser satisfeita, para garantir que a comunicação seja realizada normalmente.

Petição 870190124983, de 28/11/2019, pág. 93/116

6/21

BREVE DESCRIÇÃO DOS DESENHOS [0030] A Figura 1(a) e a Figura 1(b) são diagramas arquiteturais esquemáticos de um sistema de comunicações aplicado a uma modalidade deste pedido;

[0031] A Figura 2 é um fluxograma esquemático de um sistema de comunicações;

[0032] A Figura 3 é um fluxograma de uma modalidade de um método de codificação, de acordo com este pedido;

[0033] A Figura 4 é um diagrama esquemático de um modo de codificação de CRC;

[0034] A Figura 5 é um primeiro diagrama estrutural esquemático de um aparelho de codificação, de acordo com uma modalidade deste pedido;

[0035] A Figura 6 é um segundo diagrama estrutural esquemático de um aparelho de codificação, de acordo com uma modalidade deste pedido;

[0036] A Figura 7 é um terceiro diagrama estrutural esquemático de um aparelho de codificação, de acordo com uma modalidade deste pedido;

[0037] A Figura 8 é um primeiro diagrama estrutural esquemático de um aparelho de decodificação, de acordo com uma modalidade deste pedido;

[0038] A Figura 9 é um segundo diagrama estrutural esquemático de um aparelho de decodificação, de acordo com uma modalidade deste pedido;

[0039] A Figura 10 é um terceiro diagrama estrutural esquemático de um aparelho de decodificação, de acordo com uma modalidade deste pedido; e [0040] A Figura 11 é um diagrama estrutural esquemático de um dispositivo de rede e um terminal, de acordo com uma modalidade deste pedido.

DESCRIÇÃO DAS MODALIDADES [0041] Um código polar é um código de bloco linear. Uma matriz geradora do código polar é ^y. Um processo de codificação do código polar é h ^=u\^gn ^?/5 θ um vetor linha binário cujo comprimento é n (_a

Γι oi

log₂/V (Z p,®(log₂(ZV)) saber, um comprimento de codigo). ^N = ² , em que ² é definido como um produto de Kronecker (Kronecker) de matrizes ². xi^N são bits codificados (também denominados uma palavra de

Petição 870190124983, de 28/11/2019, pág. 94/116

7/21

N código), em que os bits codificados são obtidos após ^U1 ser multiplicado pela matriz geradora ^v , e um processo de multiplicação é o processo de N codificação. No processo de codificação do código polar, alguns bits de ^U1 são usados para portar informações e são denominados bits de informações, e um conjunto de índices dos bits de informações é marcado como ^A; e outros bits

N de ^U1 são definidos para valores fixos com os quais uma extremidade de recebimento e uma extremidade de transmissão estão previamente de acordo, e são denominados bits congelados, e um conjunto de índices dos bits congelados é representado usando um conjunto complementar A de ^A. Um bit congelado normalmente é definido para 0. Desde que a extremidade de recebimento e a extremidade de transmissão estejam previamente de acordo, uma sequência de bits congelada pode ser definida de maneira arbitrária.

[0042] Para aperfeiçoar, adicionalmente, o desempenho de codificação de um sistema, um código externo que tem uma capacidade de verificação, por exemplo, um código de verificação de redundância cíclica (inglês: Cyclic Redundancy Check, CRC), pode ser concatenado com o código polar. Quando um modo de decodificação, tal como decodificação de lista de cancelamento serial (Serial Cancellation List) é usado, seleção normalmente é realizada em trajetórias sobreviventes com base em verificação de redundância cíclica após a decodificação terminar, de modo a aperfeiçoar desempenho de codificação de canal do sistema. Quando o código polar é usado para um canal de controle, além de uma taxa de erro de bloco (block error rate, BLER) que é um indicador técnico normal, um indicador de taxa de alarme falso (false alarm rate, FAR, a título de abreviação) precisa, adicionalmente, ser satisfeito. Por exemplo, se uma quantidade de bits de CRC for L, um modo de decodificação, tal como decodificação de lista de cancelamento serial, é usado, verificação de redundância cíclica é usada após a decodificação terminar, e Ttrajetórias dentre trajetórias sobreviventes são verificadas, exige-se que uma FAR seja, normalmente, menor do que (2^A(-L+log2(7))). Deve-se observar que seleção em um valor T não depende de um polinômio de verificação de redundância cíclica e um comprimento, mas depende de complexidade de implantação de decodificação, desempenho de decodificação, e similares. Portanto, a maneira

Petição 870190124983, de 28/11/2019, pág. 95/116

8/21 como encontrar um modo apropriado de concatenar um código de verificação CRC e um código polar, de acordo com uma exigência de FAR, precisa ser considerada. Este pedido enfatiza a determinação de um polinômio de CRC apropriada, com base em um valor de L, de modo a satisfazer uma exigência de sistema, e garantir que a comunicação seja realizada normalmente.

[0043] As modalidades deste pedido podem ser aplicadas a um sistema de comunicações sem fio. Deve-se observar que o sistema de comunicações sem fio, mencionado nas modalidades deste pedido, inclui, mas sem limitação: um sistema de Evolução a Longo Prazo (Long Term Evolution, LTE) e três cenários de aplicação principais de um sistema de comunicações móveis 5G de próxima geração: banda larga móvel aprimorada (Enhanced Mobile Broad Band, eMBB), URLLC e comunicações do tipo máquina massiva (Massive Machine-Type Communications, mMTC). Alternativamente, o sistema de comunicações sem fio pode ser um sistema de comunicações dispositivo com dispositivo (Device to Device, D2D), outro sistema de comunicações, um sistema de comunicações futuro, ou similares.

[0044] Um aparelho de comunicações relacionado a este pedido pode ser configurado em um dispositivo de comunicações, e o dispositivo de comunicações inclui, essencialmente, um dispositivo de rede ou um dispositivo terminal. Se uma extremidade de transmissão, neste pedido, for um dispositivo de rede, uma extremidade de recebimento é um dispositivo terminal; ou, se uma extremidade de transmissão, neste pedido, for um dispositivo terminal, uma extremidade de recebimento é um dispositivo de rede.

[0045] Em uma modalidade deste pedido, conforme mostrado na Figura 1(a), um sistema de comunicações 100 inclui um dispositivo de rede 110 e um terminal 112. Quando a rede de comunicações sem fio 100 incluir uma rede principal, o dispositivo de rede 110 pode ser conectado, adicionalmente, à rede principal. O dispositivo de rede 110 pode se comunicar, adicionalmente, com uma rede IP 200, tal como a Internet (internet), uma rede IP privada ou outra rede de dados. Um dispositivo de rede fornece um serviço para um terminal dentro de cobertura. Por exemplo, referindo-se à Figura 1(a), o dispositivo de rede 110 fornece acesso sem fio para um ou mais terminais dentro de cobertura do dispositivo de rede 110. Além disso, uma área de sobreposição pode existir dentro de cobertura de dispositivos de rede, tais como o dispositivo de rede 110

Petição 870190124983, de 28/11/2019, pág. 96/116

9/21 e um dispositivo de rede 120. Os dispositivos de rede podem se comunicar, adicionalmente, um com o outro. Por exemplo, o dispositivo de rede 110 pode se comunicar com o dispositivo de rede 120.

[0046] Quando o dispositivo de rede 110 ou o terminal 112 enviar informações ou dados, um método de codificação, descrito nas modalidades deste pedido, pode ser usado. Portanto, por questão de conveniência de descrição, nesta modalidade deste pedido, o sistema de comunicações 100 é simplificado a um sistema que inclui uma extremidade de transmissão 101 e uma extremidade de recebimento 102, conforme mostrado na Figura 1(b). A extremidade de transmissão 101 pode ser o dispositivo de rede 110, e a extremidade de recebimento 102 é o terminal 112; ou a extremidade de transmissão 101 é o terminal 112, e a extremidade de recebimento 102 é o dispositivo de rede 110. O dispositivo de rede 110 pode ser um dispositivo configurado para se comunicar com o dispositivo terminal. Por exemplo, o dispositivo de rede 110 pode ser um NodeB evoluído (Evolved Node B, eNB ou eNodeB) em um sistema LTE, um dispositivo de lado de rede em uma rede 5G, um dispositivo de lado de rede que se comunica com um terminal em outra rede, ou um dispositivo de lado de rede em uma rede futura. Alternativamente, o dispositivo de rede pode ser uma estação de retransmissão, um ponto de acesso, um dispositivo em veículo ou similares. Em um sistema de comunicações dispositivo com dispositivo (Device to Device, D2D), o dispositivo de rede pode ser um terminal que desempenha uma função de uma estação de base. O terminal pode incluir vários dispositivos portáteis, dispositivos em veículo, dispositivos utilizáveis junto ao corpo ou dispositivos de computação que têm uma função de comunicações sem fio, ou outro dispositivo de processamento conectado a um modem sem fio, e várias formas de equipamento de usuário (user equipment, UE), estações móveis (mobile station, MS) e similares.

[0047] Um processo de codificação relacionado a este pedido consiste, basicamente, em: realizar verificação CRC em informações a serem codificadas; caso necessário, realizar uma operação, tal como intercalação em uma sequência de bits verificada por CRC; e, então, realizar codificação polar. Além disso, um ou mais dentre, incluindo, mas sem limitação, correspondência de taxa, modulação, conversão digital para analógica e conversão de frequência podem ser realizados, adicionalmente, com base em um comprimento de código

Petição 870190124983, de 28/11/2019, pág. 97/116

10/21 alvo M, em bits codificados obtidos após codificação polar.

[0048] A Figura 2 é um fluxograma esquemático de um sistema de comunicações. Conforme mostrado na Figura 2, em uma extremidade de transmissão, uma origem de sinal é submetida, de modo sequencial, à codificação de origem de sinal, codificação de canal, correspondência de taxa (uma etapa opcional) e modulação e, então, envio. Em uma extremidade de recebimento, a origem de sinal é submetida, de modo sequencial, à demodulação, descorrespondência de taxa (uma etapa opcional), decodificação de canal e decodificação de origem de sinal, e é emitida para um coletor de sinal. As modalidades deste pedido estão relacionadas, essencialmente, à codificação de canal e à decodificação de canal (denominadas, de maneira breve, codificação e decodificação de canal), e são descritas abaixo usando exemplos específicos. Um código polar concatenado com verificação CRC pode ser usado para codificação e decodificação de canal nas modalidades deste pedido.

[0049] Este pedido fornece um método e aparelho de codificação, de modo a satisfazer uma exigência de FAR. O método e o aparelho, relacionados a este pedido, são aplicáveis tanto a um canal de controle quanto a um canal de dados, e são aplicáveis tanto a enlace ascendente quanto a enlace descendente. O método e aparelho de codificação, fornecidos neste pedido, são descritos abaixo, em detalhes, com referência aos desenhos anexos.

[0050] A Figura 3 é um fluxograma de uma modalidade de um método de codificação, de acordo com este pedido. Conforme mostrado na Figura 3, esta modalidade é realizada por meio de uma extremidade de transmissão, e o método desta modalidade pode incluir as etapas a seguir.

[0051] S101. A extremidade de transmissão realiza codificação de CRC em A bits de informações a serem codificados com base em um polinômio de CRC, para obter uma primeira sequência de bits, em que a primeira sequência de bits inclui L bits de CRC e A bits de informações, e L e A são números inteiros positivos. L também é denominado, com frequência, um comprimento de CRC.

[0052] Em consideração a uma exigência de FAR, quando L=6, a função polinomial de CRC é qualquer um dentre os seguintes polinômios:

D^A6+D^A5+1;

D^A6+D^A5+D^A4+D^A3+1;

D^A6+D^A4+D^A3+D+1;

Petição 870190124983, de 28/11/2019, pág. 98/116

11/21

D^A6+D^A3+D^A2+D+1;

D^A6+D^A5+D^A2+1;

D^A6+D^A5+D^A4+D^A2+1;

D^A6+D^A3+D^A2+1;

D^A6+D^A5+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D+1; ou

D^A6+D^A4+D^A2+D+1.

[0053] Um processo específico para realizar codificação de CRC, com base em um polinômio selecionada, é igual à codificação de CRC geral atual.

[0054] Especificamente, após receber os A bits de informações a serem codificados, a extremidade de transmissão adiciona os L bits de CRC com base na função polinomial de CRC, para obter a primeira sequência de bits.

[0055] Os A bits de informações a serem codificados podem ser obtidos ordenando-se bits de informações a serem enviados em ordem crescente ou decrescente, ou podem ser obtidos realizando-se outro processamento em bits de informações. Isso não é limitado neste documento.

[0056] Uma implantação de codificação de CRC é em uma forma de um registrador de deslocamento. Por exemplo, a Figura 4 mostra um modo comumente usado para implantar codificação de CRC em uma forma de um registrador de deslocamento (denominado, de maneira breve, um registro). Uma derivação de retorno do registro é determinada por um polinômio de CRC D^a4+D^a2+1 , e conteúdo do registro é inicializado a um valor predefinido. Durante codificação, os bits de informações a serem codificados são deslocados a partir de um lado para o registro bit por bit, e uma operação de OU exclusivo de bit é realizada na derivação de retomo e em um status de registro correspondente, de modo que o status de registro mude. Após todos os bits a serem codificados serem deslocados para o registro, bits 0 cuja quantidade é igual a uma quantidade de bits do comprimento de CRC são deslocados para o registro, então, o status de registro é lido, e o status de registro é usado como um bit de CRC, e é usado como uma palavra de código de codificação de CRC. Os L bits de CRC, na primeira sequência de bits, podem ser localizados após os A bits de informações a serem codificados, podem ser localizados antes dos A bits de informações a serem codificados, ou podem ser localizados em qualquer

Petição 870190124983, de 28/11/2019, pág. 99/116

12/21 localização com a qual uma extremidade de recebimento e a extremidade de transmissão estão de acordo.

[0057] S102. O extremidade de transmissão intercala a primeira sequência de bits para obter uma segunda sequência de bits.

[0058] Na etapa de intercalação, alguns bits, na primeira sequência de bits, podem ser intercalados, ou todos os bits, na primeira sequência de bits, podem ser intercalados. Deve-se observar que essa etapa é uma etapa opcional: Essa etapa é necessária apenas quando uma localização de um bit de informações e/ou de um bit de verificação CRC precisar ser ajustada; e, se a localização do bit de informações e/ou do bit de verificação CRC não precisar ser ajustada, essa etapa pode ser omitida em um processo de codificação real e, nesse caso, a segunda sequência de bits, na etapa S103, é a primeira sequência de bits. Um esquema de intercalação específico não é assunto deste pedido, e os detalhes não são descritos.

[0059] S103. A extremidade de transmissão realiza codificação polar na segunda sequência de bits para obter uma terceira sequência de bits. Quando a etapa S102 é omitida, essa etapa é: A extremidade de transmissão realiza codificação polar na primeira sequência de bits, para obter uma terceira sequência de bits.

[0060] Um método de codificação polar existente pode ser usado como um método de codificação para realizar, por meio da extremidade de transmissão, codificação polar na segunda sequência de bits. Os detalhes não são descritos neste documento.

[0061] S104 (não mostrada na figura). A extremidade de transmissão realiza algumas ou todas as etapas dentre, incluindo, mas sem limitação, correspondência de taxa, modulação, conversão analógica para digital e conversão de frequência na terceira sequência de bits e, então, envia a terceira sequência de bits.

[0062] Deve-se observar que a etapa de correspondência de taxa, na etapa S104, é opcional. Se um comprimento de código de codificação for igual a um comprimento de código de um código alvo, a correspondência de taxa não é necessária. Essa modalidade da presente invenção não enfatiza a etapa S104. Portanto, os detalhes não são descritos neste documento. Por exemplo, em uma possível implantação, as pessoas versadas na técnica podem fazer referência a

Petição 870190124983, de 28/11/2019, pág. 100/116

13/21 práticas na técnica anterior.

[0063] Com base no método de codificação fornecido nesta modalidade, a extremidade de transmissão realiza codificação de CRC nos A bits de informações a serem codificados, com base na função polinomial de CRC fornecida neste pedido, para obter a primeira sequência de bits e, então, realiza intercalação (caso necessário) e codificação polar na primeira sequência de bits. Portanto, após CRC ser concatenada, o modo de codificação polar usado pode satisfazer a exigência de FAR.

[0064] Deve-se observar que, após receber bits de informações a serem decodificados, a extremidade de recebimento (um lado de decodificador) também precisa realizar verificação CRC com base na mesma função polinomial de CRC. Os detalhes não são descritos neste documento.

[0065] Nesta modalidade deste pedido, uma operação de decodificação na extremidade de decodificador consiste, basicamente, em: receber uma sequência a ser decodificada, e realizar decodificação polar na sequência a ser decodificada obtida, com base em um polinômio de CRC.

[0066] Com base em uma ideia da invenção igual àquela do método de codificação, mostrado na Figura 3, conforme mostrado na Figura 5, uma modalidade deste pedido fornece, adicionalmente, um aparelho 700. O aparelho de codificação 700 é configurado para realizar o método de codificação mostrado na Figura 3. Algumas ou todas as etapas do método de codificação, mostrado na Figura 3, podem ser realizadas usando hardware ou usando software. Quando algumas ou todas as etapas do método de codificação, mostrado na Figura 3, são realizadas usando hardware, o aparelho de codificação 700 inclui: uma interface de entrada 701, configurada para obter uma sequência de bits a serem codificados; um circuito lógico 702, configurado para realizar o método de codificação, mostrado na Figura 3, em que, para detalhes, consulte a descrição na modalidade do método antecedente, e os detalhes não são descritos novamente neste documento; e uma interface de saída 703, configurada para emitir uma sequência de bits codificados.

[0067] De modo opcional, durante implantação específica, o aparelho de codificação 700 pode ser um chip ou um circuito integrado.

[0068] De modo opcional, quando algumas ou todas as etapas do método de codificação da modalidade antecedente forem realizadas usando

Petição 870190124983, de 28/11/2019, pág. 101/116

14/21 software, conforme mostrado na Figura 6, um aparelho de codificação 800 inclui: uma memória 801, configurada para armazenar um programa; e um processador 802, configurado para executar o programa armazenado na memória 801. Quando o programa é executado, o aparelho de codificação 800 realiza o método de codificação fornecido na modalidade na Figura 3.

[0069] De maneira opcional, a memória 801 pode ser uma unidade fisicamente independente, ou pode ser integrada em conjunto com o processador 802.

[0070] De modo opcional, quando algumas ou todas as etapas do método de codificação da modalidade, na Figura 3, são realizadas usando software, o aparelho de codificação 800 pode incluir apenas o processador 802. A memória 801, configurada para armazenar o programa, está localizada fora do aparelho de codificação 800, e o processador 802 é conectado à memória 801 usando um circuito ou um fio, e é configurado para ler e executar o programa armazenado na memória 801.

[0071] O processador 802 pode ser uma unidade central de processamento (central processing unit, CPU), um processador de rede (network processor, NP) ou uma combinação de uma CPU e um NP.

[0072] O processador 802 pode incluir, adicionalmente, um chip de hardware. O chip de hardware pode ser um circuito integrado de aplicação específica (application-specific integrated circuit, ASIC), um dispositivo lógico programável (programmable logic device, PLD) ou uma combinação dos mesmos. O PLD pode ser um dispositivo lógico programável complexo (complex programmable logic device, CPLD), um arranjo de portas programável em campo (field-programmable gate array, FPGA), lógica genérica de arranjos (generic array logic, GAL) ou qualquer combinação dos mesmos.

[0073] A memória 801 pode incluir uma memória volátil (volatile memory), por exemplo, uma memória de acesso aleatório (random-access memory, RAM). De modo alternativo, a memória 801 pode incluir uma memória não volátil (non-volatile memory), por exemplo, uma memória flash (flash memory), uma unidade de disco rígido (hard disk drive, HDD) ou uma unidade de estado sólido (solid-state drive, SSD). De modo alternativo, a memória 801 pode incluir uma combinação dos tipos antecedentes de memórias.

[0074] Com base em uma ideia da invenção igual àquela do método

Petição 870190124983, de 28/11/2019, pág. 102/116

15/21 de codificação, mostrado na Figura 3, conforme mostrado na Figura 7, uma modalidade deste pedido fornece, adicionalmente, um diagrama estrutural esquemático de uma modalidade de um aparelho de codificação. O aparelho pode incluir: um primeiro módulo de codificação 901, um módulo de intercalação 902 e um segundo módulo de codificação 903. O primeiro módulo de codificação 901 é configurado para realizar codificação de verificação de redundância cíclica CRC em A bits de informações a serem codificados com base em um polinômio de CRC, para obter uma primeira sequência de bits, em que a primeira sequência de bits inclui L bits de CRC e A bits de informações, LeA são números inteiros positivos, L=6, e a função polinomial de CRC é qualquer um dentre os seguintes polinômios:

D^A6+D^A5+1;

D^A6+D^A5+D^A4+D^A3+1;

D^A6+D^A4+D^A3+D+1;

D^A6+D^A3+D^A2+D+1;

D^A6+D^A5+D^A2+1;

D^A6+D^A5+D^A4+D^A2+1;

D^A6+D^A3+D^A2+1;

D^A6+D^A5+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D^A2+1;

D^A6+D^A5+D^A4+D^A3+D+1; ou

D^A6+D^A4+D^A2+D+1.

[0075] Com frequência, a função polinomial de CRC, usada para codificação de CRC, é implantada usando um registrador de deslocamento. Os L bits de CRC, na primeira sequência de bits, podem ser localizados após os A bits de informações a serem codificados, podem ser localizados antes dos A bits de informações a serem codificados ou podem ser localizados em qualquer localização com a qual uma extremidade de recebimento e uma extremidade de transmissão estão de acordo. O módulo de intercalação 902 é um módulo opcional, e é configurado para realizar uma operação de intercalação na primeira sequência de bits, para obter uma segunda sequência de bits. Esse módulo é necessário apenas quando uma localização de um bit de informações e/ou de um bit de verificação CRC precisar ser ajustada de um modo, tal como por CRC distribuída. Se a localização do bit de informações e/ou do bit de verificação CRC

Petição 870190124983, de 28/11/2019, pág. 103/116

16/21 não precisar ser ajustada, esse módulo pode ser omitido em um processo de codificação real e, nesse caso, a segunda sequência de bits é a primeira sequência de bits. O segundo módulo de codificação 903 é configurado para realizar codificação polar na segunda sequência de bits e, quando não houver módulo de intercalação 902, o segundo módulo de codificação 903 é configurado para realizar codificação polar na primeira sequência de bits.

[0076] Deve-se observar que módulos, tais como um módulo de correspondência de taxa, um módulo de modulação e um módulo de envio, não são retratados na Figura 7. O módulo de envio é configurado para enviar uma sequência codificada e, certamente, antes de a sequência codificada ser enviada, operações, tais como correspondência de taxa (caso necessário) e modulação precisam ser adicionalmente realizadas.

[0077] Com base em uma ideia da invenção igual ao método de decodificação fornecido na modalidade antecedente, conforme mostrado na Figura 8, uma modalidade deste pedido fornece, adicionalmente, um aparelho de decodificação 1000. O aparelho de decodificação 1000 pode ser configurado para realizar o método de decodificação fornecido na modalidade deste pedido, e o aparelho de decodificação 1000 inclui:

um módulo de obtenção 1001, configurado para obter uma sequência de bits a serem decodificados; e um módulo de decodificação 1002, configurado para realizar uma operação de decodificação na sequência de bits a serem decodificados, de acordo com um método de decodificação, em que o método de decodificação é determinado com base em um polinômio de CRC e em um método de codificação polar.

[0078] Com base em uma ideia da invenção igual ao método de decodificação fornecido na modalidade antecedente, conforme mostrado na Figura 9, uma modalidade deste pedido fornece, adicionalmente, um aparelho de decodificação 1100. O aparelho de decodificação 1100 é configurado para realizar o método de decodificação antecedente. Algumas ou todas as etapas do método de decodificação antecedente podem ser realizadas usando hardware ou usando software. Quando algumas ou todas as etapas do método de decodificação antecedente são realizadas usando hardware, o aparelho de decodificação 1100 inclui: uma interface de entrada 1101, configurada para obter

Petição 870190124983, de 28/11/2019, pág. 104/116

17/21 uma sequência de bits a serem decodificados; um circuito lógico 1102, configurado para realizar o método de decodificação antecedente; e uma interface de saída 1103, configurada para emitir uma sequência decodificada.

[0079] De modo opcional, durante implantação específica, o aparelho de decodificação 1100 pode ser um chip ou um circuito integrado.

[0080] De modo opcional, quando algumas ou todas as etapas do método de decodificação da modalidade antecedente são realizadas usando software, conforme mostrado na Figura 10, um aparelho de decodificação 1200 inclui: uma memória 1201, configurada para armazenar um programa; e um processador 1202, configurado para executar o programa armazenado na memória 1201. Quando o programa é executado, o aparelho de decodificação 1200 realiza o método de decodificação fornecido na modalidade antecedente.

[0081] De maneira opcional, a memória 1201 pode ser uma unidade fisicamente independente, ou pode ser integrada em conjunto com o processador 1202.

[0082] De modo opcional, quando algumas ou todas as etapas do método de decodificação da modalidade antecedente são realizadas usando software, o aparelho de decodificação 1200 pode incluir apenas o processador 1202. A memória 1201, configurada para armazenar o programa, está localizada fora do aparelho de decodificação 1200, e o processador 1202 é conectado à memória 1201 usando um circuito ou um fio, e é configurado para ler e executar o programa armazenado na memória 1201.

[0083] O processador 1202 pode ser uma unidade central de processamento (central processing unit, CPU), um processador de rede (network processor, NP) ou uma combinação de uma CPU e um NP.

[0084] O processador 1202 pode incluir, adicionalmente, um chip de hardware. O chip de hardware pode ser um circuito integrado de aplicação específica (application-specific integrated circuit, ASIC), um dispositivo lógico programável (programmable logic device, PLD) ou uma combinação dos mesmos. O PLD pode ser um dispositivo lógico programável complexo (complex programmable logic device, CPLD), um arranjo de portas programável em campo (field-programmable gate array, FPGA), lógica genérica de arranjos (generic array logic, GAL) ou qualquer combinação dos mesmos.

[0085] A memória 1201 pode incluir uma memória volátil (volatile

Petição 870190124983, de 28/11/2019, pág. 105/116

18/21 memory), por exemplo, uma memória de acesso aleatório (random-access memory, RAM). Alternativamente, a memória 1201 pode incluir uma memória não volátil (non-volatile memory), por exemplo, uma memória flash (flash memory), uma unidade de disco rígido (hard disk drive, HDD) ou uma unidade de estado sólido (solid-state drive, SSD). De modo alternativo, a memória 1201 pode incluir uma combinação dos tipos antecedentes de memórias.

[0086] Uma modalidade deste pedido fornece, adicionalmente, um dispositivo de rede. Referindo-se à Figura 11, o aparelho de codificação e/ou o aparelho de decodificação antecedentes podem ser instalados no dispositivo de rede 110. Além do aparelho de codificação e do aparelho de decodificação antecedentes, o dispositivo de rede 110 pode incluir, adicionalmente um transceptor 1302. Uma sequência de bits codificados pelo aparelho de codificação é submetida a mudanças ou processamento subsequente e é, então, enviada pelo transceptor 1302 para um terminal 112, ou o transceptor 1302 é configurado, adicionalmente, para receber informações ou dados de um terminal 112. As informações ou dados são submetidos uma série de processamento e são convertidos em uma sequência a ser decodificada, e a sequência a ser decodificada é processada pelo aparelho de decodificação para obter uma sequência decodificada. O dispositivo de rede 110 pode incluir, adicionalmente, uma interface de rede 1304, configurada para se comunicar com outro dispositivo de rede.

[0087] Da mesma maneira, o aparelho de codificação e/ou o aparelho de decodificação antecedentes podem ser configurados no terminal 112. Além do aparelho de codificação e/ou do aparelho de decodificação antecedentes, o terminal 112 pode incluir, adicionalmente, um transceptor 1312. Uma sequência de bits, codificada pelo aparelho de codificação, é submetida a mudanças ou processamento subsequente (que incluem, mas sem limitação, algumas ou todas dentre correspondência de taxa, modulação, conversão digital para analógica e conversão de frequência) e é, então, enviada pelo transceptor 1312 para o dispositivo de rede 110, ou o transceptor 1312 é configurado, adicionalmente, para receber informações ou dados do dispositivo de rede 110. As informações ou dados são submetidos a uma série de processamento (que incluem, mas sem limitação, algumas ou todas dentre conversão de frequência, conversão analógica para digital, demodulação e descorrespondência de taxa)

Petição 870190124983, de 28/11/2019, pág. 106/116

19/21 e são convertidos em uma sequência a ser decodificada, e a sequência a ser decodificada é processada pelo aparelho de decodificação para obter uma sequência decodificada. O terminal 112 pode incluir, adicionalmente, uma interface de entrada/saída de usuário 1314, configurada para receber informações inseridas por um usuário. As informações que precisam ser enviadas ao dispositivo de rede 110 precisam ser processadas por um codificador e, então, enviadas pelo transceptor 1312 para o dispositivo de rede 110. Após serem submetidos a processamento subsequente, dados decodificados por um decodificador podem ser apresentados ao usuário usando a interface de entrada/saída 1314.

[0088] Uma modalidade deste pedido fornece, adicionalmente, uma mídia de armazenamento em computador que armazena um programa de computador. O programa de computador é usado para realizar o método de codificação, mostrado na Figura 3 e na modalidade antecedente, e o método de decodificação, fornecido na modalidade antecedente.

[0089] Uma modalidade deste pedido fornece, adicionalmente, um aparelho de codificação polar, que inclui qualquer um dentre os aparelhos de codificação, na Figura 5 à Figura 7 e qualquer um dentre os aparelhos de decodificação, na Figura 8 à Figura 10.

[0090] Uma modalidade deste pedido fornece, adicionalmente, um produto de programa de computador, que inclui uma instrução. Quando a instrução é executada em um computador, o computador realiza o método de codificação, mostrado na Figura 3, e o método de decodificação, fornecido na modalidade antecedente.

[0091] As pessoas versadas na técnica devem entender que as modalidades deste pedido podem ser fornecidas como um método, um sistema ou um produto de programa de computador. Portanto, este pedido pode utilizar uma forma de modalidades apenas de hardware, modalidades apenas de software ou modalidades com uma combinação de software e hardware. Ademais, este pedido pode utilizar uma forma de um produto de programa de computador que é implantada em uma ou mais mídias de armazenamento utilizáveis em computador (incluindo, mas sem limitação, uma memória em disco, uma CD-ROM e uma memória óptica) que incluem código de programa utilizável em computador.

Petição 870190124983, de 28/11/2019, pág. 107/116

20/21 [0092] Este pedido é descrito com referência aos fluxogramas e/ou diagramas de blocos do método, do dispositivo (sistema) e do produto de programa de computador, de acordo com as modalidades deste pedido. Devese entender que as instruções de programa de computador podem ser usadas para implantar cada processo e/ou cada bloco nos fluxogramas e/ou nos diagramas de blocos e uma combinação de um processo e/ou um bloco nos fluxogramas e/ou nos diagramas de blocos. Essas instruções de programa de computador podem ser fornecidas a um computador de propósito geral, a um computador dedicado, a um processador embutido ou a um processador de qualquer outro dispositivo de processamento de dados programável para gerar uma máquina, de modo que as instruções executadas por um computador ou um processador de qualquer outro dispositivo de processamento de dados programável gerem um aparelho para implantar uma função específica em um ou mais processos nos fluxogramas e/ou em um ou mais blocos nos diagramas de blocos.

[0093] Essas instruções de programa de computador podem ser armazenadas em uma memória legível por computador que pode instruir o computador ou qualquer outro dispositivo de processamento de dados programável a funcionar de um modo específico, de modo que as instruções armazenadas na memória legível por computador gerem um artefato que inclui um aparelho de instrução. O aparelho de instrução implanta uma função específica em um ou mais processos nos fluxogramas e/ou em um ou mais blocos nos diagramas de blocos.

[0094] Essas instruções de programa de computador podem ser carregadas em um computador ou outro dispositivo de processamento de dados programável, de modo que uma série de operações e etapas sejam realizadas no computador ou no outro dispositivo programável, gerando, desse modo, processamento implantado por computador. Portanto, as instruções executadas no computador ou no outro dispositivo programável fornecem etapas para implantar uma função específica em um ou mais processos nos fluxogramas e/ou em um ou mais blocos nos diagramas de blocos.

[0095] Embora algumas modalidades deste pedido tenham sido descritas, as pessoas versadas na técnica podem realizar mudanças e modificações nessas modalidades assim que aprenderem o conceito básico da

Petição 870190124983, de 28/11/2019, pág. 108/116

21/21 invenção. Portanto, as reivindicações a seguir se destinam a ser interpretadas de modo a abranger as modalidades preferenciais e todas as mudanças e modificações incluídas no escopo deste pedido.

[0096] Evidentemente, as pessoas versadas na técnica podem realizar várias modificações e variações às modalidades deste pedido sem se afastar do escopo das modalidades deste pedido. Este pedido se destina a abranger essas modificações e variações desde que as mesmas estejam incluídas no escopo de proteção definido pelas reivindicações a seguir e suas tecnologias equivalentes

Claims

REIVINDICAÇÕES

1. Método de codificação, CARACTERIZADO pelo fato de que compreende:

realizar, por uma extremidade de transmissão com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma sequência de bits codificados por CRC, em que a sequência de bits codificados por CRC compreende L bits de CRC e os A bits de informações a serem codificados, L e A são números inteiros positivos, L=6, e o polinômio de CRC é:

D^A6+D^A5+1; e realizar, pela extremidade de transmissão, codificação polar na sequência de bits codificados por CRC para obter uma sequência de bits codificados de modo polar.
2. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o polinômio de CRC é implantado usando um registrador de deslocamento.
3. Método, de acordo com a reivindicação 1 ou 2, CARACTERIZADO pelo fato de que os L bits de CRC na sequência de bits codificados por CRC estão localizados após os A bits de informações a serem codificados.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, CARACTERIZADO pelo fato de que o método compreende adicionalmente:

enviar, pela extremidade de transmissão, a sequência de bits codificados de modo polar.
5. Método, de acordo com a reivindicação 4, CARACTERIZADO pelo fato de que antes de enviar a sequência de bits codificados de modo polar, a extremidade de transmissão realiza correspondência de taxa na sequência de bits codificados de modo polar com base em um comprimento de código alvo.
6. Método, de acordo com qualquer uma das reivindicações 1 a 5, CARACTERIZADO pelo fato de que a extremidade de transmissão é uma estação de base ou um terminal.
7. Aparelho de codificação, CARACTERIZADO pelo fato de que compreende:

um primeiro módulo de codificação, configurado para realizar, com base em um polinômio de verificação de redundância cíclica (CRC), codificação

Petição 870190125756, de 29/11/2019, pág. 33/40

2/4 de CRC em A bits de informações a serem codificados, para obter uma sequência de bits codificados por CRC, em que a sequência de bits codificados por CRC compreende L bits de CRC e os A bits de informações a serem codificados, L e A são números inteiros positivos, L=6, e o polinômio de CRC é:

D^A6+D^A5+1; e um segundo módulo de codificação, configurado para realizar codificação polar na sequência de bits codificados por CRC para obter uma sequência de bits codificados de modo polar.
8. Aparelho, de acordo com a reivindicação 7, CARACTERIZADO pelo fato de que o aparelho compreende adicionalmente um registrador de deslocamento, e o polinômio de CRC é implantado usando o registrador de deslocamento.
9. Aparelho, de acordo com a reivindicação 7 ou 8, CARACTERIZADO pelo fato de que os L bits de CRC na sequência de bits codificados por CRC estão localizados após os A bits de informações a serem codificados.
10. Aparelho, de acordo com qualquer uma das reivindicações 7 a 9, CARACTERIZADO pelo fato de que o aparelho compreende adicionalmente um módulo de envio, configurado para enviar a sequência de bits codificados de modo polar.
11. Aparelho, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que antes de enviar a sequência de bits codificados de modo polar, o aparelho realiza correspondência de taxa na sequência de bits codificados de modo polar com base em um comprimento de código alvo.
12. Aparelho, de acordo com qualquer uma das reivindicações 7 a 11, CARACTERIZADO pelo fato de que o aparelho é uma estação de base ou um terminal.
13. Aparelho de codificação, CARACTERIZADO pelo fato de que compreende um processador, em que o processador é configurado para:

realizar, com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma sequência de bits codificados por CRC, em que a sequência de bits codificados por CRC compreende L bits de CRC e os A bits de informações a serem codificados, L e A são números inteiros positivos, L=6, e o polinômio de

Petição 870190125756, de 29/11/2019, pág. 34/40

3/4

CRC é:

D^A6+D^A5+1; e realizar codificação polar na sequência de bits codificados por CRC para obter uma sequência de bits codificados de modo polar.
14. Aparelho, de acordo com a reivindicação 13, CARACTERIZADO pelo fato de que o aparelho de codificação compreende adicionalmente uma memória, e a memória é configurada para armazenar uma instrução de programa.
15. Aparelho, de acordo com a reivindicação 13 ou 14, CARACTERIZADO pelo fato de que o polinômio de CRC é implantado usando um registrador de deslocamento.
16. Aparelho, de acordo com qualquer uma das reivindicações 13 a

15, CARACTERIZADO pelo fato de que os L bits de CRC na sequência de bits codificados por CRC estão localizados após os A bits de informações a serem codificados.
17. Aparelho, de acordo com qualquer uma das reivindicações 13 a

16, CARACTERIZADO pelo fato de que o aparelho é uma estação de base ou um terminal.
18. Aparelho de codificação, CARACTERIZADO pelo fato de que compreende:

uma interface de entrada, configurada para obter A bits de informações a serem codificados;

um circuito lógico, configurado para:

realizar, com base em um polinômio de verificação de redundância cíclica (CRC), codificação de CRC em A bits de informações a serem codificados, para obter uma sequência de bits codificados por CRC, em que a sequência de bits codificados por CRC compreende L bits de CRC e os A bits de informações a serem codificados, L e A são números inteiros positivos, L=6, e o polinômio de CRC é:

D^A6+D^A5+1; e realizar codificação polar na sequência de bits codificados por CRC para obter uma sequência de bits codificados de modo polar; e uma interface de saída, configurada para emitir a sequência de bits codificados de modo polar.
19. Aparelho, de acordo com a reivindicação 18, CARACTERIZADO

Petição 870190125756, de 29/11/2019, pág. 35/40

ΑΙΑ pelo fato de que o polinômio de CRC é implantado usando um registrador de deslocamento.
20. Aparelho, de acordo com a reivindicação 18 ou 19, CARACTERIZADO pelo fato de que os L bits de CRC na sequência de bits codificados por CRC estão localizados após os A bits de informações a serem codificados.
21. Mídia de armazenamento legível por computador, CARACTERIZADA pelo fato de que a mídia de armazenamento é configurada para armazenar um programa de computador, e quando o programa de computador é rodado por um dispositivo de comunicações, o método conforme definido em qualquer uma das reivindicações 1 a 5 é realizado.