BR112015027978B1 - Modulador sigma delta e respectivo método de modulação - Google Patents
Modulador sigma delta e respectivo método de modulação Download PDFInfo
- Publication number
- BR112015027978B1 BR112015027978B1 BR112015027978-3A BR112015027978A BR112015027978B1 BR 112015027978 B1 BR112015027978 B1 BR 112015027978B1 BR 112015027978 A BR112015027978 A BR 112015027978A BR 112015027978 B1 BR112015027978 B1 BR 112015027978B1
- Authority
- BR
- Brazil
- Prior art keywords
- dsm
- data
- unit
- quantization
- input data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
modulador sigma delta e respectivo método de modulação. modulador sigma delta (dsm) e um método para desempenho da modulação de dsm, em que o método inclui: pré-processamento de dados de entrada; previsão de um resultado de modulação dsm de acordo com os dados atuais; finalmente, desempenho de uma modulação dsm nos dados atuais de acordo com os dados pré-processados e o resultado de previsão. um modelo desta invenção pré-processa os dados de entrada e prevê um resultado de modulação dsm de modo a realizar uma estrutura de registro pipeline multi-etapas no dsm, melhorando assim sequências temporais de seções chave tais como somadores sem afetar as características de uma função de transferência original, aumentando assim a frequência de amostragem de operações em circuito e melhorando o desempenho snr.
Description
[001] O modelo desta invenção diz respeito a um modulador sigma delta e a um método para a modelação de desempenho DSM.
[002] O modulador Sigma Delta (no qual Sigma Delta significa SigmaDelta) é aqui referido como DSM. O DSM utiliza sobre amostragem (isto é, a taxa de amostragem é muitas vezes superior comparada com a largura de banda do sinal) e tecnologia de modelação do ruído (isto é, ruído de quantificação é muitas vezes distribuído fora da banda e o ruído em banda é baixo), e é capaz de modular um sinal de entrada de múltiplos bits em um sinal de saída de poucos bits ou mesmo de um só bit, no entanto, pode manter o desempenho da razão sinal-ruído (SNR) do sinal. Porque o DSM pode converter um sinal de envolvente não constante de múltiplos bits em um sinal de envolvente constante de 1 bit, no caso em que o DSM e os amplificadores de alta potência podem ser utilizados juntos, a eficácia dos amplificadores de potência pode ser em muito melhorada.
[003] Nas últimas décadas, o DSM tem sido amplamente utilizado no campo de áudio devido à baixa largura de banda de sinais de áudio, de modo que a implementação do DSM exija uma taxa de amostragem muito baixa. Nos anos recentes, juntamente com o desenvolvimento de tecnologias 3G e 4G na área das comunicações, de modo a melhorar a eficácia do emissor, as expectativas para as aplicações DSM na área das comunicações são cada vez maiores.
[004] O maior desafio encontrado pelas aplicações DSM na área do processamento de dados a alta velocidade está na frequência de amostragem. Porque a largura de banda dos sinais de comunicações é muito ampla, o sinal de comunicações possui uma largura de banda de várias ou mesmo de dezenas de MHz, enquanto o sinal áudio possui uma largura de banda de várias centenas de hertz (Hz). Visto que o DSM utiliza a tecnologia de sobre amostragem, quanto maior a taxa de amostragem, melhor o desempenho SNR do sinal de saída, logo, para o sinal de elevada largura de banda em comunicação, de modo a assegurar que o desempenho SNR da saída, o DSM é obrigado a funcionar a uma frequência de amostragem mais elevada.
[005] Para emissores digitais, os circuitos DSM são habitualmente implementados com circuitos digitais, e são habitualmente implementados com Redes de Portas Lógicas Programáveis (FPGA) ou Circuitos Integrados (ICs). O relógio dos circuitos FPGA está abaixo dos 400 MHz, e os circuitos IC podem atingir cerca de 100 GHz através da otimização do nível de portas. Contudo, devido à presença do anel de realimentação no circuito DSM, é impossível otimizar a regulação do circuito adicionando geralmente registros de pipeline, logo, é muito difícil que as FPGA e os circuitos IC melhorem o desempenho SNR do DSM aumentando a frequência de amostragem.
[006] A FIG. 1 é um diagrama esquemático da estrutura de um DSM convencional, e tal como ilustrado na FIG. 1, a função de transferência da estrutura DSM convencional possui muitos somadores, e estes somadores habitualmente são dotados de apenas um registro pipeline como uma saída, logo, as seções de fecho que afetam a regulação do circuito convergem nos somadores na implementação de circuitos, afetando assim o desempenho de funcionamento de todo o circuito. Adicionar simplesmente o registro pipeline no circuito pode alterar a função de transferência de todo o anel de realimentação e tornar impossível alcançar as funções originais.
[007] De modo a obter um circuito DSM com elevado desempenho em comunicação, existem habitualmente duas soluções na indústria: uma delas é a utilização de circuitos analógicos para completar funções do circuito DSM, muitas vezes utilizadas por uma variedade de dispositivos conversores analógico/digital (ADC). Contudo, para a estrutura de um emissor utilizado em comunicações, visto que o que são processados são sinais digitais, esse DSM não é aplicável. A outra solução é a utilização de alguns métodos digitais tais como decomposição polifásica e regulação intercalada para otimizar e aumentar a taxa de amostragem através de uma via paralela, mas esta via paralela torna a estrutura do circuito mais complicada, de modo que a velocidade de execução seja afetada, e muito difícil de alcançar.
[008] Os documentos de patentes associados compreendem: o pedido de patente CN “equipamento gerador de áudio com uma arquitetura de modulação sigma delta e respectivo método” com o pedido de patente número CN201010230424.9, e a Patente US “Modulador Sigma Delta de Regulação Intercalada em Paralelo” com a Patente N.° US6518905B2. Em que, o Pedido de Patente CN N.° 201010230424.9 é dotado das seguintes deficiências: esta patente tem apenas como finalidade a concepção de circuitos análogos ou de baixa velocidade, e não especifica métodos de implementação sob a frequência de amostragem a alta velocidade, e não pode ser aplicada a cenários de concepção de frequência de amostragem a alta velocidade. O pedido de patente n.° US6518905B2 é dotado das seguintes deficiências: os modelos desta invenção utilizam múltiplas ramificações paralelas DSM para simultaneamente efetuar processamento DSM contínuo no sinal de entrada análogo, e depois amostrá-lo com relógios de diferentes etapas, e recuperá-lo até à atualidade com taxa de amostragem a alta velocidade para saída. Este método é apenas adequado para circuitos análogos, e não pode ser utilizado em circuitos digitais assim como estruturas emissoras.
[009] O modelo desta invenção fornece um modulador Sigma Delta (DSM) e um método para a modulação de desempenho do DSM para aumentar a taxa de amostragem de um DSM, melhorando assim o desempenho SNR do DSM, e assegurando aplicações DSM na área do processamento de dados a alta velocidade.
[010] Para solucionar o problema técnico em cima mencionado, o modelo desta invenção revela um Modulador Sigma Delta (DSM), compreendendo uma unidade de pré-processamento de dados de entrada, uma unidade de função de transferência e quantificação DSM, e uma unidade de previsão avançada, em que,
[011] a unidade de pré-processamento de dados de entrada está configurada para: pré-processar dados de entrada, saída dos dados préprocessados para a unidade de função de transferência e quantificação DSM, e saída de cada fluxo de dados algébricos transformados para a unidade de previsão avançada;
[012] a unidade de função de transferência e quantificação DSM está configurada para: receber dados da unidade de pré-processamento de dados de entrada e da unidade de previsão avançada, e executar a função DSM nos dados recebidos;
[013] a unidade de previsão avançada está configurada para: receber cada fluxo de dados algébricos intermédios transformados da unidade de pré- processamento de dados de entrada assim como a saída de dados de um registro e de um quantificador da unidade de função de transferência e quantificação DSM; e de acordo com os dados atualmente recebidos, prever um valor de saída do quantificador da unidade de função de transferência e quantificação DSM com antecedência, e alimentar o valor de saída de regresso à unidade de função de transferência e quantificação DSM.
[014] O DSM compreende ainda uma unidade de processamento em paralelo, configurada para: receber os dados de entrada assim como a saída de dados do registro e o quantificador da unidade de função de transferência e quantificação DSM; o processo dos dados recebidos em paralelo para obter saídas em paralelo.
[015] Um é subtraído de um número de fluxos de dados algébricos intermédios transformados e de um número de etapas dos dados de entrada, respetivamente.
[016] A unidade de função de transferência e quantificação DSM compreendem somadores, registradores de pipeline multi-etapas, e um quantificador.
[017] Os dados de entrada são dados de uma só etapa, e o registro pipeline multi-etapas é um registro pipeline de uma só etapa;
[018] Ou, os dados de entrada são dados multi-etapas, um número de etapas do registro pipeline multi-etapas é o mesmo que o número de etapas dos dados de entrada.
[019] O número de caminhos dos fluxos de dados algébricos intermédios transformados é igual a um valor de subtração entre o número de etapas dos dados de entrada e um;
[020] a unidade de função de transferência e quantificação DSM compreendem somadores, um registro pipeline multi-etapas, e um quantificador;
[021] os dados de entrada são uma série de fluxos de dados paralelos multietapas, o registro pipeline multi-etapas é um registro pipeline em uma primeira ramificação, e os dados atualmente saídos pelo registro pipeline multietapas são considerados como uma primeira ramificação paralela;
[022] a unidade de processamento em paralelo processa em paralelo para obter ramificações paralelas M-1, em que M é um número de ramificações paralelas;
[023] Em que, um número de etapas do pipeline em cada ramificação é: um resultado do número de etapas de N dados de entrada, divididos pelo número de ramificações paralelas M.
[024] Um filtro de resposta impulsional (FIR) está previsto na unidade de pré- processamento de dados de entrada.
[025] O DSM é uma estrutura de primeira etapa, ou uma estrutura de segunda etapa, ou uma estrutura de terceira ou mais etapas.
[026] O modelo desta invenção diz respeito ainda a um método para uma modulação de desempenho do modulador Sigma Delta, compreendendo:
[027] Pré-processamento de dados de entrada; previsão de um resultado de modulação DSM de acordo com dados atuais;
[028] Execução de uma modulação DSM nos dados atuais de acordo com os dados pré-processados e o resultado de previsão.
[029] A dita previsão de um resultado de modulação DSM de acordo com dados atuais é: previsão de um de um quantificador no DSM com antecedência de acordo com os dados saídos de um registro e um quantificador no DSM assim como cada fluxo de dados algébricos intermédios transformados durante o pré-processamento, e a alimentação do valor de saída de regresso ao DSM.
[030] O número dos fluxos de dados algébricos intermédios transformados é igual a um valor de subtração entre um número de etapas dos dados de entrada e um.
[031] O pré-processamento compreende: processamento do FIR, do atraso e da distribuição.
[032] Os dados de entrada são dados de uma só etapa, um modo de modulação DSM é um modo de modulação DSM tradicional.
[033] Os dados de entrada são dados multi-etapas; um número de etapas de um registro pipeline multi-etapas na modulação DSM é o mesmo que o número de etapas dos dados de entrada; e,
[034] Ambos pré-processamento e a previsão compreendem processamento multi-etapas.
[035] Os dados de entrada são uma série de fluxos de dados multi-etapas em paralelo; o método compreende ainda: processamento dos dados do registro e o quantificador no DSM assim como os dados de entrada em paralelo;
[036] o registro pipeline multi-etapas na modulação DSM é um registro pipeline em uma primeira ramificação, a saída de dados atuais pelo registro pipeline multi- etapas é considerada como uma primeira ramificação paralela; as ramificações paralelas M-1 são obtidas através do processamento em paralelo, em que M é um número de ramificações paralelas;
[037] em que, um número de etapas do pipeline em cada ramificação é: um resultado do número de etapas de N dados de entrada, divididos por um número de ramificações paralelas M.
[038] O esquema técnico deste pedido compreende: o pré-processamento de dados inseridos; a previsão de um resultado de modulação DSM de acordo com os dados atuais; finalmente, a execução de uma modulação DSM nos dados atuais de acordo com os dados pré-processados e o resultado de previsão. Um modelo desta invenção pré-processa os dados inseridos e prevê o resultado da modulação DSM, e alcança uma estrutura de registro pipeline de várias fases no DSM, melhorando assim as sequências de regulação de seções de fecho tais como somadores sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem de operações em circuito e melhorando assim o desempenho SNR.
[039] O modelo desta invenção faz com que o DSM existente no modelo desta invenção suporte modulação de dados paralelos através do processamento em paralelo, e alcança também uma frequência de amostragem mais elevada, aumentando em muito a taxa de amostragem DSM e melhora o desempenho SNR do DSM com base na obtenção da estrutura do registro pipeline multi-etapas no DSM, assegurando melhor assim as aplicações DSM na área do processamento de dados a alta velocidade.
[040] Os desenhos de acompanhamento são utilizados para proporcionar outro entendimento dos modelos desta invenção, e formam uma parte deste pedido, modelos exemplo desta invenção e respetivas explicações são utilizados para esclarecer esta invenção e não constituem uma limitação imprópria sobre os modelos desta invenção. Nos desenhos que acompanham:
[041] A FIG. 1 é um diagrama esquemático de uma estrutura DSM convencional;
[042] A FIG. 2 é um diagrama esquemático de uma estrutura DSM de acordo com um modelo desta invenção;
[043] A FIG. 3 é um diagrama esquemático da estrutura de um modelo para a obtenção de um equipamento de processamento de pipeline a alta velocidade DSM de acordo com um modelo desta invenção;
[044] A FIG. 4 é um diagrama esquemático de uma estrutura de circuitos após o modelo do equipamento de processamento do pipeline a alta velocidade DSM na FIG. 3 otimizar a regulação de acordo com um modelo desta invenção;
[045] A FIG. 5 é um diagrama esquemático da estrutura do modelo da unidade de pré-processamento de dados de entrada e da unidade de previsão avançada na FIG. 4 de acordo com um modelo desta invenção;
[046] A FIG. 6 é um diagrama esquemático da estrutura de um modelo para a obtenção do equipamento de processamento em paralelo com condutas a alta velocidade DSM de acordo com um modelo desta invenção;
[047] A FIG. 7 é um diagrama esquemático da estrutura do modelo da unidade de pré-processamento dos dados de entrada e da unidade de previsão avançada na FIG. 6 de acordo com um modelo desta invenção;
[048] A FIG. 8 é um fluxograma de um método para a obtenção de uma modulação DSM de acordo com um modelo desta invenção.
[049] A FIG. 2 é um diagrama esquemático de uma estrutura DSM de acordo com um modelo desta invenção, tal como ilustrado na FIG. 2, compreendendo uma unidade de pré-processamento de dados de entrada, uma função de transferência DSM e uma unidade de quantificação, e uma unidade de previsão avançada, em que,
[050] a unidade de pré-processamento de dados de entrada está configurada para: pré-processar os dados de entrada, de modo a executar o processamento do filtro de Resposta Impulsional (FIR) nos dados de entrada, assim como executar tratamentos tais como o atraso e a distribuição (combinatória algébrica e transformação matemática, ou seja, saída após a transformação algébrica) nos dados de entrada, e a saída dos dados de cada fluxo de dados algébricos intermédios transformados para a unidade de previsão avançada.
[051] Através do processamento pela unidade de pré-processamento de dados de entrada de acordo com o modelo desta invenção, os dados de entrada produzem uma alteração de Z-1 para Z-N (N representa o número de etapas, entretanto, N corresponde também ao número de etapas do pipeline multi-etapas na unidade de função de transferência e quantificação DSM), ou seja, fornece uma base para a execução multi-etapas da função de transferência DSM e da unidade de quantificação. Em que, o número dos fluxos de dados algébricos intermédios transformados é igual a um valor de subtração entre o número de etapas dos dados de entrada e um.
[052] A função de transferência DSM e da unidade de quantificação está configurada para: receber dados da unidade de pré-processamento de dados de entrada e da unidade de previsão avançada, executar a função DSM nos dados recebidos. A unidade de função de transferência e quantificação DSM é composta por somadores, um registro pipeline multi-etapas, e um quantificador, e pode ser de uma, duas ou mais etapas. A diferença entre a função de transferência DSM e a unidade de quantificação no modelo desta invenção e o módulo de processamento DSM tradicional é a de que: a unidade de função de transferência e quantificação DSM de acordo com o modelo desta invenção possui uma estrutura de registro pipeline multietapas. Contudo, do ponto de vista de todo o sistema, as características da função de transferência mantêmse inalteradas e não são afetadas pela otimização da regulação.
[053] A unidade de previsão avançada está configurada para: receber dados da unidade de pré-processamento de dados de entrada e a unidade de função de transferência e quantificação DSM, prever um valor de saída do quantificador com antecedência de acordo com dados recentemente recebidos, e alimentar e fazer sair dados para a unidade de função de transferência e quantificação DSM. Em que, os dados da unidade de função de transferência e quantificação DSM compreendem saída de dados do registro e do respectivo quantificador.
[054] Através do processamento executado pela previsão avançada no modelo desta invenção, por um lado, o sinal de dados é corrigido; e, por outro lado, os dados de entrada produzem uma alteração de Z-1 para Z-N, ou seja, a unidade de previsão avançada e a unidade de pré-processamento de dados de saída no modelo desta invenção colaboram para proporcionar uma garantia para a obtenção da estrutura de pipeline multi-etapas da unidade de função de transferência e quantificação DSM.
[055] A unidade de pré-processamento de dados de entrada, a unidade de função de transferência e quantificação DSM, e a unidade de previsão avançada existente no modelo desta invenção são coletivamente referidas como equipamento de processamento de pipeline a alta velocidade DSM. O equipamento de processamento de pipeline a alta velocidade DSM de acordo com o modelo desta invenção alcança a estrutura do registro pipeline multietapas no DSM através da unidade de pré-processamento de dados de entrada e a unidade de previsão avançada, de modo a melhorar a regulação das seções de fecho tal como os somadores sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem das operações em circuito e melhorando o desempenho SNR.
[056] A FIG. 3 é um diagrama esquemático da estrutura de um modelo para a obtenção do equipamento de processamento de pipeline a alta velocidade DSM de acordo com um modelo desta invenção, em que esta invenção toma N = pipeline de 4 etapas como um exemplo, tal como ilustrado na FIG. 3,
[057] os dados de entrada u(n+4) são primeiro processados pela unidade de pré-processamento de dados de entrada, tal como processados através de um processamento FIR equivalente e atraso no processamento, para obter fx(n) e fazê-los sair para a unidade de função de transferência e quantificação DSM, ao mesmo tempo, cada fluxo de dados algébricos intermédios transformados sai para a unidade de previsão avançada, e N=4 é tomada como um exemplo neste modelo, e existem (N-1)=3 fluxos de dados algébricos intermédios transformados;
[058] a unidade de prevenção avançada recebe cada fluxo de dados algébricos intermédios transformados da unidade de pré-processamento de dados de entrada, assim como a saída de y(n) pelo registro pipeline multietapas e a saída de v(n) do quantificador alimentados pela unidade de função de transferência e quantificação DSM, e prevê o valor de saída vx(n) do quantificador com antecedência baseado no estado do sinal dos dados atualmente recebidos, e alimenta e faz saí-los para a extremidade de saída da unidade de função de transferência e quantificação DSM;
[059] Devido à presença da unidade de pré-processamento de dados de entrada e à unidade de previsão avançada (o método de implementação é descrito em detalhe na FIG. 5), os dados de entrada produzem uma alteração de Z-1 para Z-N, por isso, o registro possui uma estrutura de pipeline multietapas no circuito existente na unidade de função de transferência e quantificação DSM, fornecendo pré-condições para a obtenção de otimização da regulação.
[060] Com base na estrutura do equipamento de processamento de pipeline a alta velocidade DSM ilustrado na FIG. 3, através da conversão de circuitos equivalentes, um perito na área pode facilmente obter uma estrutura do circuito de uma unidade de processamento de pipeline a alta velocidade DSM otimizada por regulação, tal como ilustrado na FIG. 4, no circuito incluído na unidade de função de transferência e quantificação DSM, o pipeline de quatro etapas do registro pipeline multi-etapas é distribuído em vários locais, tais como o caminho entre o somador e o quantificador, o caminho entre os somadores, o caminho entre o somador e a unidade de pré-processamento de dados de entrada na unidade de processamento de pipeline a alta velocidade DSM, e o caminho entre o somador e a unidade de previsão avançada existente na unidade de processamento de pipeline a alta velocidade DSM. Assim, sem dúvida que é equivalente adicionar um pipeline multi-etapas no circuito, melhorando assim em muito a velocidade de execução do circuito.
[061] A configuração do circuito da unidade de pré-processamento dos dados de entrada e a unidade de previsão avançada na FIG. 3 e FIG. 4 é tal como ilustrado na FIG. 5, a unidade de pré-processamento de dados de entrada compreende um registro multi-etapas e somadores e é essencialmente equivalente a uma estrutura do filtro FIR do sinal de entrada, pelo que é muito adequado ser inserida no registro pipeline para otimização da regulação e não irá afetar a velocidade de execução do circuito. A unidade de préprocessamento de dados é dotada de muitas realizações pertencendo a técnicas convencionais utilizadas pelos entendidos na área, e a FIG. 5 é simplesmente ilustrativa e não tem como objetivo limitar o âmbito de proteção dos modelos desta invenção.
[062] Aquando da execução de acordo com o circuito atual, tal como ilustrado na FIG. 5, a unidade de previsão avançada compreende uma série de quantificadores de um só bit e somadores dotados de muitas execuções que pertencem a técnicas convencionais utilizadas pelos entendidos na área, a FIG. 5 é simplesmente ilustrativa e não tem como objetivo limitar o âmbito de proteção dos modelos desta invenção. O circuito ilustrado na FIG. 5 é relativamente complexo, de modo que pode ser equivalente a uma estrutura de tabela de consulta de acordo com uma relação de entrada e de saída, e a presença dos quantificadores de um só bit torna a largura de bits de entrada da tabela de consulta desejada muito pequena, garantindo também que a escala da tabela de consulta se encontra na área atingível. Tal como observado na FIG. 5, ambas as extremidades de entrada e de saída da unidade de previsão avançada são dotadas de registradores de pipeline, de modo que assegura também que a regulação desta estrutura é muito boa e não afeta toda a velocidade de execução do circuito.
[063] Tal como pode ser observado na estrutura ilustrada na FIG. 5, a velocidade de execução total da estrutura do equipamento de processamento do pipeline a alta velocidade DSM ilustrada na FIG. 4 é muito elevada, assegurando assim que o DSM possa funcionar a uma taxa de amostragem muito elevada, ideal para a implementação de circuitos integrados (IC).
[064] Tal como ilustrado na FIG. 2, o DSM no modelo desta invenção compreende ainda uma unidade de processamento em paralelo, configurada para: estender o equipamento de processamento de pipeline a alta velocidade DSM a um equipamento de processamento em paralelo de pipeline a alta velocidade DSM.
[065] A unidade de processamento em paralelo recebe dados de entrada, assim como dados da unidade de função de transferência e quantificação DSM, e executa nesta um processamento em paralelo para obter saída em paralelo. Em que, os dados da unidade de função de transferência e quantificação DSM compreendem saída de dados do registro e respectivo quantificador.
[066] A unidade de processamento em paralelo de pipeline a alta velocidade DSM adicionada à unidade de processamento em paralelo considera os dados no momento saídos do equipamento de processamento de pipeline a alta velocidade DSM como a primeira ramificação paralela, e calcula os estados do sinal dos dados de saída nas outras ramificações paralelas (M-1) de acordo com o estado do sinal dos dados de saída na primeira ramificação paralela, em que M representa o número de ramificações paralelas, de modo a alcançar que os dados de saída são permitidos serem dados em paralelo de ramificação M, e a unidade de processamento em paralelo pode ser utilizada para estender a saída da única ramificação para saída em paralelo da ramificação M. por outras palavras, a frequência de amostragem de trabalho do DSM de uma só ramificação é Fs, então, a estrutura do equipamento de processamento em paralelo de pipeline a alta velocidade DSM previsto no modelo desta invenção atinge também uma frequência de amostragem mais elevada, em especial M*Fs, com base no alcance da estrutura de registro pipeline multi-etapas no DSM, aumentando assim em muito a taxa de amostragem DSM, melhorando o desempenho SNR do DSM, e garantindo melhor as aplicações DSM na área do processamento de dados a alta velocidade.
[067] A FIG. 6 é um diagrama esquemático da estrutura de um modelo para alcançar o equipamento de processamento em paralelo com condutas a alta velocidade DSM de acordo com um modelo desta invenção, e este modelo toma um pipeline cujo número de etapas é N=4, e dados de ramificações paralelas cujo número de ramificações paralelas é M=4 por exemplo, tal como ilustrado na FIG. 6, comparado com o circuito ilustrado na FIG. 3, o sinal de entrada é alterado de um único fluxo de dados transmitido para quatro fluxos de dados em paralelo, o registro pipeline de quatro etapas no circuito previsto na unidade de função de transferência e quantificação DSM funciona como o registro pipeline na primeira ramificação, e então uma unidade de processamento em paralelo é adicionada.
[068] Na FIG. 6, os dados v (4k) saídos pela unidade de função de transferência e quantificação DSM é a primeira ramificação do fluxo de dados em paralelo, e a unidade de processamento em paralelo estende os dados atuais obtidos do equipamento de processamento de pipeline a alta velocidade DSM para obter dados noutras três ramificações do fluxo de dados em paralelo, ilustrado como v(4k + 1), v(4k + 2) e v(4k + 3) na FIG. 6, de modo a formar um fluxo de dados de saída em paralelo completo.
[069] Tal como ilustrado na FIG. 6, os dados da unidade de processamento em paralelo proveem, respetivamente, das saídas do registro e do quantificador da unidade da função de transferência e quantificação DSM, assim como os quatro sinais de entrada paralelos dos dados de entrada originais, e pode ser observado que o fluxo de dados é unidirecional, por isso, é idealmente adequado serem inseridos na otimização dos registros de pipeline, aumentando assim a velocidade de execução do circuito.
[070] A estrutura dos circuitos da unidade de pré-processamento de dados de entrada e da unidade de previsão avançada na FIG. 6 é ilustrada na FIG. 7, e, comparada com a FIG. 5, a entrada de dados através da unidade de préprocessamento na FIG. 7 altera para fluxos de sinais paralelos, e outras estruturas são idênticas, para os especialistas na área, os modos de implementação são técnicas convencionais e não têm como objetivo limitar o âmbito de proteção dos modelos desta invenção, e não são novamente aqui repetidos.
[071] Das estruturas esquematicamente ilustradas da FIG. 2 à FIG. 7, poder- se-á observar que:
[072] quando os dados de entrada são de uma só etapa, o registro pipeline multi-etapas no DSM previsto no modelo desta invenção é um registro pipeline de uma só etapa, ou seja, o DSM previsto no modelo desta invenção é um DSM tradicional;
[073] quando os dados de entrada são multi-etapas, o número de etapas do registro pipeline multi-etapas no DSM de acordo com o modelo desta invenção é o mesmo que o número de etapas dos dados de entrada, e utilizando o registro pipeline multi-etapas como uma saída, a regulação das seções de fecho tais como somadores pode ser melhorada sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem das operações de circuitos e melhorando o desempenho SNR;
[074] quando os dados de entrada se encontram em uma estrutura de dados multi-etapas multi-paralela, um registro pipeline multi-etapas funciona como um registro pipeline multi-etapas da primeira ramificação, os seus dados de saída atuais funcionam como a primeira ramificação paralela; e a unidade de processamento em paralelo executa processamento em paralelo para obter ramificações paralelas M-1 (M é o número de ramificações paralelas). Após a conversão da estrutura em paralelo, o resultado do número de etapas N dos dados de saída, dividido pelo número de ramificações paralelas, é expresso do seguinte modo: o número de etapas do pipeline de cada ramificação = N/o número de ramificações paralelas M. Por exemplo, quando N=4 e o número de ramificações paralelas M=1, o número de etapas do pipeline de cada ramificação paralela=4/1=4. Para outro exemplo, quando N=4 e o número de ramificações paralelas M=4, o número de etapas do pipeline de cada ramificação paralela=4/4=1; e para ainda outro exemplo, quando N=4 e o número de ramificações paralelas M=2, o número de etapas do pipeline de cada ramificação paralela=4/2=2. Neste caso, o modelo desta invenção obtém também uma frequência de amostragem mais elevada através do processamento em paralelo com base na obtenção da estrutura do registro pipeline multi-etapas no DSM, que aumenta muito a taxa de amostragem do DSM, melhorando assim o desempenho SNR do DSM e assegurando os pedidos DSM na área de processamento de dados a alta velocidade.
[075] Todos os modelos ilustrados na FIG. 3 à FIG. 7 em cima toma a estrutura DSM de uma só etapa como um exemplo, o DSM previsto nos modelos desta invenção pode estender-se a uma estrutura de duas, três e mais etapas, e a paralela pode ser utilizada em várias estruturas topológicas em especial do circuito DSM. O modo de implementação pode ser facilmente implementado pelos peritos na área com base na estrutura DSM prevista nos modelos desta invenção, e estão previstas muitas implementações que não têm como finalidade limitar o âmbito de proteção dos modelos desta invenção. O que se realça aqui nos modelos desta invenção é que, por um lado, o equipamento de processamento de pipeline a alta velocidade DSM previsto nos modelos desta invenção alcança uma estrutura de registro pipeline multi-etapas no DSM através da unidade de pré-processamento dos dados de entrada e da unidade de previsão avançada, de modo a melhorar a regulação das seções de fecho tal como somadores sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem das operações dos circuitos e melhorando o desempenho SNR; por outro lado, a estrutura do equipamento de processamento em paralelo de pipeline a alta velocidade DSM prevista no modelo desta invenção alcança também uma frequência de amostragem mais elevada com base na obtenção da estrutura de registro pipeline multietapas no DSM, aumentando muito a taxa de amostragem do DSM, e melhorando também o desempenho SNR do DSM, de modo a assegurar melhor as aplicações DSM na área de processamento de dados a alta velocidade.
[076] O modelo desta invenção fornece ainda um método para implementação da modulação DSM de acordo com um modelo desta invenção, e, tal como ilustrado na FIG. 8, compreende as seguintes etapas:
[077] na etapa 800: trata-se de pré-processar os dados de entrada.
[078] Esta etapa compreende especificamente: desempenho do processamento FIR nos dados de entrada, assim como desempenho do processamento de atraso e de distribuição nos dados de entrada, de modo que os dados de entrada produzam uma alteração de Z-1 a Z-N (N representa o número de etapas), ou seja, fornece a base para a implementação de nível máximo do DSM, ou seja, implementação multi-etapas.
[079] Em que, os modos de implementação para processamento FIR assim como o processamento do atraso e distribuição pertencem às técnicas convencionais utilizadas pelos peritos na área e não têm como objetivo limitar o âmbito de proteção dos modelos desta invenção, e não são novamente aqui repetidos. O que é realçado nesta etapa é que, através do pré- processamento dos dados de entrada, os dados de entrada produzem uma alteração de Z-1 a Z-N (N representa o número de etapas), ou seja, fornece a base para a implementação multi-etapas do DSM.
[080] Na etapa 801: trata-se de prever o resultado de modulação DSM de acordo com dados atuais.
[081] A etapa compreende: previsão do valor de saída do quantificador no DSM com antecedência de acordo com a saída de dados pelo registro e o quantificador no DSM assim como cada fluxo de dados algébricos intermédios transformados durante o pré-processamento, e alimentá-lo como a entrada do DSM. Em que, os dados atuais dizem respeito à entrada da unidade de previsão avançada, incluindo u(n)~u(n+(N-1)) algébricos intermédios transformados, assim como os estados atuais y(n) e v(n) do registro e do quantificador DSM. O valor de previsão avançado obtido refere- se a: à saída vx(n) da unidade de previsão avançada, e aos próximos valores atualizados y (n+1) e v (n+1) do quantificador e do registro DSM. Os princípios matemáticos da unidade de previsão avançada ilustrados na FIG. 5 podem derivar da relação matemática DSM, e as implementações são técnicas convencionais utilizadas pelos especialistas na área e não são aqui novamente repetidas.
[082] Na etapa 802: trata-se da execução de uma modulação DSM sobre os dados atuais de acordo com os dados pré-processados e o resultado de previsão.
[083] No método de acordo com um modelo desta invenção, os dados de entrada podem ser dados de uma só etapa, neste momento, o registro pipeline multi-etapas é um registro pipeline de uma só etapa, o modo de modulação DSM é consistente com o modo de modulação DSM tradicional;
[084] no método de acordo com um modelo desta invenção, os dados de entrada podem ser dados multi-etapas, neste momento, a modulação DSM na etapa 302 utiliza o registro pipeline multi-etapas correspondente para alcançar a modulação, e o número de etapas do registro pipeline multi-etapas é o m esmo que o número de etapas dos dados de entrada; ao mesmo tempo, ambas as etapas de pré-processamento e previsão compreendem alteração dos dados de entrada de Z-1 a Z-N, ou seja, processamento multietapas, cujas implementações pertencem às técnicas convencionais utilizadas pelos especialistas na área e não são aqui novamente repetidas. Assim, o método de acordo com os modelos desta invenção melhora a regulação das seções de fecho tais como os somadores sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem das operações em circuito e melhorando o desempenho SNR.
[085] No método do modelo desta invenção, os dados de entrada podem ser também dados multi-etapas multi-paralelos, neste momento, o método de acordo com o modelo desta invenção compreende ainda: desempenho de processamento em paralelo da saída de dados pelo registro e quantificador no DSM assim como os dados de entrada para obter a saída de dados em paralelo da respetiva estrutura de entrada em paralelo. Neste momento, a modulação DSM na etapa 302 utiliza o registro pipeline multi-etapas correspondente à primeira ramificação para obter a modulação, os dados efetivamente saídos são utilizados como a primeira ramificação; a unidade de processamento em paralelo executa processamento em paralelo para obter ramificações em paralelo M-1 (M é o número de ramificações em paralelo). Após a conversão da estrutura em paralelo, o número de etapas do pipeline de cada ramificação=N/o número de ramificações em paralelo M. Por exemplo, quando N=4 e o número de ramificações em paralelo M=1, o número de etapas do pipeline de cada ramificação em paralelo=4/1=4; para outro exemplo, quando N=4 e o número de ramificações em paralelo M=4, o número de etapas do pipeline de cada ramificação em paralelo=4/4=1; para ainda outro exemplo, quando N=4 e M=o número de ramificações em paralelo M=2, o número de etapas do pipeline de cada ramificação em paralelo=4/2=2.
[086] O modelo desta invenção alcança também uma frequência de amostragem mais elevada através do processamento em paralelo com base na obtenção da estrutura de registro pipeline multi-etapas no DSM, aumentando muito a taxa de amostragem do DSM e melhorando o desempenho SNR do DSM, assegurando assim as aplicações DSM na área do processamento de dados a alta velocidade.
[087] A descrição anterior trata apenas de exemplos preferidos dos modelos desta invenção e não tem como objetivo limitar o âmbito de proteção dos modelos desta invenção. Quaisquer modificações, equivalências e melhorias efetuadas no âmbito do espirito e dos princípios dos modelos desta invenção deverão ser incluídas no âmbito de proteção dos modelos desta invenção.
[088] O esquema técnico deste pedido compreende: pré-processamento de dados inseridos; previsão de um resultado de modulação DSM de acordo com dados atuais; finalmente, execução de uma modulação DSM nos dados atuais de acordo com os dados pré-processados e o resultado de previsão. Um modelo desta invenção pré-processa os dados inseridos e prevê o resultado da modulação DSM, e obtém uma estrutura de registro pipeline multi-etapas no DSM, melhorando assim as sequências de regulação das seções de fecho tais como somadores sem afetar as características da função de transferência original, aumentando assim a frequência de amostragem de operações em circuito e melhorando assim o desempenho SNR.
[089] O modelo desta invenção faz com que o DSM previsto no modelo desta invenção suporte a modulação de dados em paralelo através do processamento em paralelo, e obtém também uma frequência de amostragem mais elevada, aumentando muito a taxa de amostragem DSM e melhorando o desempenho SNR do DSM com base na obtenção da estrutura do registro pipeline multi-etapas no DSM, assegurando assim melhor as aplicações DSM na área do processamento de dados a alta velocidade.
Claims (12)
1. Método para um modulador Sigma Delta DSM desempenhando modulação, em que o DSM compreende: uma unidade de pré-processamento de dados de entrada, uma unidade de função de transferência e quantificação DSM, e uma unidade de previsão avançada; em que a unidade de função de transferência e quantificação DSM compreende somadores, um registro pipeline multi-etapas, e um quantificador; em que os somadores estão conectados entre si, o registro pipeline multi-etapas é conectado entre os somadores e o quantificador; em que o método é caracterizado por compreender: a unidade de pré-processamento de dados de entrada pré- processar dados de entrada; prever um resultado de modulação DSM de acordo com dados de entrada; em que a etapa de prever o resultado da modulação DSM de acordo com os dados de entrada compreende: depois de executar um filtro de resposta impulsional finito (FIR) processamento e atraso para os dados de entrada, enviar os dados pré-processados para a unidade de função de transferência e quantização DSM, enviar cada fluxo de dados algébricos intermédios transformados para a unidade de previsão avançada, em que o fluxo de dados algébricos intermédios transformados é alcançado executando uma combinatória algébrica e transformação matemática nos dados de entrada da unidade de pré-processamento de dados de entrada; a unidade de previsão avançada prevendo um valor de saída do quantificador da unidade de função de transferência e quantização DSM antecipadamente, de acordo com cada fluxo de dados algébricos intermédios transformados a partir da unidade de pré-processamento de dados de entrada, bem como a saída de dados do registro pipeline multi-etapas e o quantificador; e alimentando o valor de saída de volta à unidade de função de transferência e quantização DSM; a unidade de função de transferência e quantização DSM executando uma modulação DSM nos dados recebidos da unidade de pré- processamento de dados de entrada e o resultado da previsão da unidade de previsão avançada.
2. Método de acordo com a reivindicação 1, caracterizado por um número dos fluxos de dados algébricos intermédios transformados ser igual a um valor de subtração entre um número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM e um.
3. Método de acordo com qualquer uma das reivindicações 1 ou 2, caracterizado por o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantização DSM ser de uma só etapa, o registro pipeline multi-etapa ser um registro pipeline de uma etapa.
4. Método de acordo com qualquer uma das reivindicações 1 ou 2, caracterizado por o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantização DSM ser multi-etapas; o número de etapas de um registro pipeline multi-etapas na modulação DSM ser o mesmo que o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantização DSM; e ambos o pré-processamento e a previsão compreenderem processamento multi-etapas.
5. Método de acordo com qualquer uma das reivindicações 1 ou 2, caracterizado por os dados de entrada serem uma série de fluxos de dados multi-etapas em paralelo; o método compreendendo ainda: o processamento de dados saídos do registro pipeline multi-etapas e do quantificador assim como os dados de entrada em paralelo; o registro pipeline multi-etapas ser um registro pipeline em uma primeira ramificação, os dados saídos pelo registro pipeline multi-etapas serem considerados como uma primeira ramificação em paralelo; um número de ramificações em paralelo M-1 serem obtidas através do processamento em paralelo, em que M é um número de ramificações em paralelo; em que um número de etapas do pipeline em cada ramificação ser: um resultado do número de etapas do pipeline multi-etapas da unidade de função de transferência e quantização DSM, N divididos pelo número de ramificações em paralelo M.
6. Modulador Sigma Delta (DSM) caracterizado por compreender uma unidade de pré-processamento de dados de entrada, uma unidade de função de transferência e quantificação DSM, e uma unidade de previsão avançada, em que, a unidade de pré-processamento de dados de entrada está configurada para: após realizar um filtro de resposta impulsional finito (FIR) processar e atrasar para dados de entrada, saída dos dados pré-processados para a unidade de função de transferência e quantificação DSM, e saída de cada fluxo de dados algébricos intermédios transformados para a unidade de previsão avançada; em que cada fluxo de dados algébricos intermédios transformados é alcançado executando uma combinatória algébrica e transformação matemática nos dados de entrada da unidade de pré-processamento de dados de entrada; a unidade de função de transferência e quantificação DSM está configurada para: receber dados da unidade de pré-processamento de dados de entrada e da unidade de previsão avançada, e executar a função DSM nos dados recebidos; em que a unidade de função de transferência e quantificação DSM compreende somadores, um registro pipeline multi-etapas, e um quantificador; em que os somadores estão conectados entre si, o registro pipeline multi-etapas é conectado entre os somadores e o quantificador; a unidade de previsão avançada está configurada para: receber cada fluxo de dados algébricos intermédios transformados da unidade de pré- processamento de dados de entrada assim como a saída de dados do registro pipeline multi-etapas e do quantificador; e de acordo com os dados recebidos, prever um valor de saída do quantificador da unidade de função de transferência e quantificação DSM com antecedência, e alimentar o valor de saída de regresso à unidade de função de transferência e quantificação DSM.
7. Modulador Sigma Delta de acordo com a reivindicação 6, caracterizado por o DSM compreender ainda uma unidade de processamento em paralelo, configurada para: receber os dados de entrada assim como a saída de dados do registro pipeline multi-etapas e do quantificador; processar os dados recebidos em paralelo para obter saídas em paralelo.
8. Modulador Sigma Delta de acordo com a reivindicação 6 ou 7, caracterizado por um número dos fluxos de dados algébricos intermédios transformados ser igual a um valor de subtração entre um número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM e um.
9. Modulador Sigma Delta de acordo com a reivindicação 6, caracterizado por o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM ser de uma só etapa, e o registro pipeline multi-etapas ser um registro pipeline de uma só etapa; ou, o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM ser multi-etapas, um número de etapas do registro pipeline multi-etapas ser o mesmo que o número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM.
10. Modulador Sigma Delta de acordo com a reivindicação 7, caracterizado por um número dos fluxos de dados algébricos intermédios transformados ser igual a um valor de subtração entre um número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM e um; os dados de entrada serem uma série de fluxos de dados multietapas em paralelo, o registro pipeline multi-etapas ser um registro pipeline em uma primeira ramificação, e os dados saídos pelo registro pipeline multi-etapas serem considerados como a primeira ramificação em paralelo; a unidade de processamento em paralelo processar em paralelo para obter um número de ramificações em paralelo M-1, em que M é um número de ramificações em paralelo; em que, um número de etapas do pipeline em cada ramificação ser: um resultado do número de etapas do pipeline multi-etapas da unidade de função de transferência e quantificação DSM, N divididos pelo número de ramificações em paralelo M.
11. Modulador Sigma Delta de acordo com a reivindicação 8, caracterizado por ser fornecido um filtro de resposta impulsionai finito (FIR) na unidade de pré-processamento dos dados de entrada.
12. Modulador Sigma Delta de acordo com a reivindicação 6 ou 7, caracterizado por o DSM ser de uma estrutura de primeira etapa, ou uma estrutura de duas etapas, ou uma estrutura de três etapas ou uma estrutura de mais de três etapas.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310166080.3A CN104143986B (zh) | 2013-05-07 | 2013-05-07 | 一种Delta Sigma调制器及其实现调制的方法 |
| CN201310166080.3 | 2013-05-07 | ||
| PCT/CN2014/074752 WO2014180202A1 (zh) | 2013-05-07 | 2014-04-03 | 一种Delta Sigma调制器及其实现调制的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR112015027978A2 BR112015027978A2 (pt) | 2017-09-05 |
| BR112015027978B1 true BR112015027978B1 (pt) | 2022-05-24 |
Family
ID=51853069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112015027978-3A BR112015027978B1 (pt) | 2013-05-07 | 2014-04-03 | Modulador sigma delta e respectivo método de modulação |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2983296A4 (pt) |
| CN (1) | CN104143986B (pt) |
| BR (1) | BR112015027978B1 (pt) |
| WO (1) | WO2014180202A1 (pt) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078834B (zh) * | 2021-03-25 | 2022-02-18 | 华中科技大学 | 基于数字式delta-sigma与PID双环控制的逆变器及设计方法 |
| CN115622568B (zh) * | 2022-11-08 | 2023-03-10 | 中科数智能源科技(深圳)有限公司 | 一种油藏数字孪生系统历史数据压缩方法、系统及设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150522A (ja) * | 1990-10-15 | 1992-05-25 | Sony Corp | ディジタル信号処理装置 |
| US6518905B2 (en) | 2000-12-21 | 2003-02-11 | Wright State University | Parallel time interleaved delta sigma modulator |
| JP2007006317A (ja) * | 2005-06-27 | 2007-01-11 | Pioneer Electronic Corp | Σδ型ノイズシェーパ |
| US7298305B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
| CN101499282B (zh) * | 2008-02-03 | 2012-03-07 | 深圳艾科创新微电子有限公司 | 一种语音模数转换方法及装置 |
| JP4735711B2 (ja) * | 2008-12-17 | 2011-07-27 | ソニー株式会社 | 情報符号化装置 |
| CN101820287B (zh) * | 2009-07-24 | 2012-11-21 | 北京工业大学 | 一种应用于双声道音频δ-∑数模转换器的插值滤波器 |
| US8325073B2 (en) * | 2010-11-30 | 2012-12-04 | Qualcomm Incorporated | Performing enhanced sigma-delta modulation |
-
2013
- 2013-05-07 CN CN201310166080.3A patent/CN104143986B/zh active Active
-
2014
- 2014-04-03 BR BR112015027978-3A patent/BR112015027978B1/pt active IP Right Grant
- 2014-04-03 WO PCT/CN2014/074752 patent/WO2014180202A1/zh active Application Filing
- 2014-04-03 EP EP14795481.2A patent/EP2983296A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN104143986A (zh) | 2014-11-12 |
| EP2983296A4 (en) | 2016-04-06 |
| WO2014180202A1 (zh) | 2014-11-13 |
| BR112015027978A2 (pt) | 2017-09-05 |
| CN104143986B (zh) | 2019-04-19 |
| EP2983296A1 (en) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9201628B2 (en) | Maximum likelihood bit-stream generation and detection using M-algorithm and infinite impulse response filtering | |
| Zhang et al. | Energy-efficient scheduling policy for collaborative execution in mobile cloud computing | |
| Ye | Decentralized adaptive stabilization of large-scale nonlinear time-delay systems with unknown high-frequency-gain signs | |
| US20180054186A1 (en) | Methods and systems for event-driven recursive continuous-time digital signal processing | |
| PD et al. | A Q-learning based self-adaptive I/O communication for 2.5 D integrated many-core microprocessor and memory | |
| US9344111B2 (en) | N-order noise shaper | |
| BR112015027978B1 (pt) | Modulador sigma delta e respectivo método de modulação | |
| Abinaya et al. | Heuristic analysis of CIC filter design for next-generation wireless applications | |
| Dinis et al. | Improving the performance of all-digital transmitter based on parallel delta-sigma modulators through propagation of state registers | |
| Basetas et al. | A Class of 1-Bit Multi-Step Look-Ahead $\Sigma $-$\Delta $ Modulators | |
| CN109495116B (zh) | 极化码的sc-bp混合译码方法及其可调式硬件架构 | |
| TWI636670B (zh) | Δ-σ調製器 | |
| TW201911753A (zh) | 時鐘及資料恢復電路 | |
| Narasimha et al. | Design of energy-efficient high-speed links via forward error correction | |
| EP3119001A1 (en) | A sigma-delta modulator | |
| Sredojevic et al. | Optimization-based framework for simultaneous circuit-and-system design-space exploration: A high-speed link example | |
| KR102091752B1 (ko) | 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 | |
| Katare | Novel framework for modelling high speed interface using python for architecture evaluation | |
| Konrad et al. | Delay element concept for continuous time digital signal processing | |
| Liu et al. | A stage-reduced low-latency successive cancellation decoder for polar codes | |
| Madheswaran et al. | Implementation And Comparison Of Different CIC Filter Structure For Decimation | |
| Luong et al. | A Spur-Free Low-Complexity Hybrid Nested Bus-Splitting/SP-MASH Digital Delta-Sigma Modulator | |
| Beyrouthy et al. | An Asynchronous FIR Filter Architecture Coupled to a Level-crossing ADC | |
| Chen et al. | The FPGA implementation of hyperchaotic system based upon VHDL design | |
| Palla et al. | Area and power consumption trade-off for Σ-Δ decimation filter in mixed signal wearable IC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B350 | Update of information on the portal [chapter 15.35 patent gazette] | ||
| B06A | Patent application procedure suspended [chapter 6.1 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 03/04/2014, OBSERVADAS AS CONDICOES LEGAIS |