BR102014003547B1

BR102014003547B1 - Sistema de tensão de referência compensada em temperatura e de baixissimo consumo de potência baseada em uma estrutura scm com transistores de direfente tensão de limiar

Info

Publication number: BR102014003547B1
Application number: BR102014003547-8A
Authority: BR
Inventors: Fernando Chavez Porras; Alfredo Olmos; Juan Pablo Martinez Brito
Original assignee: Centro Nacional De Tecnologia Eletrônica Avançada S.A
Priority date: 2014-02-14
Filing date: 2014-02-14
Publication date: 2022-02-01
Also published as: US9383760B2; US20150234401A1; BR102014003547A2

Abstract

SISTEMA DE TENSÃO DE REFERÊNCIA COMPENSADA EM TEMPERATURA E DE BAIXISSIMO CONSUMO DE POTÊNCIA BASEADA EM UMA ESTRUTURA SCM COM TRANSISTORES DE DIFERENTE TENSÃO DE LIMIAR A invenção pertence ao setor tecnológico de sistemas eletrônicos. A inovação proposta visa sanar os inconvenientes encontrados no estado da técnica propondo uma estrutura SCM (Self Cascode MOSFET) simples para gerar uma tensão de referência de sub1V no nó intermédio do SCM. Distingue-se substancialmente das soluções já conhecidas no mercado, uma vez que requer apenas 2 transistores para criar uma tensão de referência com compensação de temperatura. Quando dimensionados corretamente, os transistores em nosso SCM irão operar em inversão fraca, moderada, ou forte, e na região de saturação ou saturação e tríodo, proporcionando boa correspondência e baixa variação parte-a-parte. A seguinte proposta traz a inovação de operar com tensões de alimentação sobre uma larga faixa de variação, desde 3.6V até abaixo de 1V (operação sub 1V), com fontes de corrente de polarização na faixa de dezenas de nA (nano Amperes), e variação em temperatura menor do que ±1% de -40°C a 85°C. Nossa inovação é uma implementação muito simples, de muito baixo custo (em termos de área e complexidade), compatível com processos (...).

Description

Setor tecnológico da invenção

[01] De uma maneira geral a presente invenção pertence ao setor tecnológico de sistemas eletrônicos e refere-se, mais especificamente, a geradores de tensão de referência.

Estado da técnica conhecido

[02] As tecnologias referentes ao desenvolvimento e fabricação de semicondutores avançaram de forma exponencial. Os transistores atualmente produzidos reduziram quanto ao tamanho e a área de ocupação interna do circuito integrado (CI). Esse fato é de extrema importância, uma vez que poderão ser aplicados e implementados em uma gama maior de dispositivos e circuitos integrados, bem como por proporcionarem a possibilidade da inserção de mais funções em uma única pastilha, exigindo consumo de potência e área reduzidas e baixo consumo de energia.

[03] As tensões de referência são blocos essenciais para o desenvolvimento de outros blocos analógicos e mistos tais como reguladores de tensão, conversores AD, memórias flash, memórias DRAM, circuitos a capacitor chaveado, blocos de comunicação RF, comparadores, etc. A potência exigida por sistemas avançados tem atingido níveis cada vez mais apertados, particularmente em aplicações de sistemas de RF e biomédicas, onde a fonte de energia é limitada. Neste caso, as tensões de referência deverão ser capazes de operar em faixas amplas de tensão de alimentação desde alguns volts até abaixo de 1 volt devido à larga faixa de operação dos sistemas de RF, onde a tensão de operação depende diretamente da potência do sinal de RF na antena. Assim, para acompanhar esta evolução natural requer-se destes geradores de tensão de referência fornecendo tensões abaixo de 1 volt e com baixíssimo consumo de potência, surgindo então a necessidade de novas topologias buscando soluções para esta crescente e dinâmica demanda.

[04] Os circuitos convencionais usados como fonte de referência com compensação em temperatura são construídos acrescentando dois termos facilmente encontrados em projeto de CI's, um deles é a tensão de polarização direta de uma junção PN, Vf, e o outro é a tensão térmica, Vt, igual a KT/q onde K é a constante de Boltzmann, T é a temperatura absoluta, e q é a carga do elétron. Os dois termos têm comportamentos térmicos opostos sendo eles CTAT (Complementary To Absolute Temperature, ou com coeficiente de temperatura negativo) e PTAT (Proportional To Absolute Temperature, ou com coeficiente de temperatura positivo), respectivamente; quando projetados e escalados de forma apropriada, a soma destes dois termos fornece uma tensão de referência compensada em temperatura e usualmente da ordem de 1.2V em tecnologias de silício (Si), também conhecida como tensão de bandgap.

[05] No entanto, as tensões de referência mudaram a concepção dos circuitos devido à evolução das tecnologias (menores tensões de alimentação) e a necessidade de possuir consumo de energia muito reduzido. Assim, numa busca de novas soluções que possam superar os desafios impostos por estas novas tecnologias, são encontradas diversas formas de desenvolvimento para tensões de referência abaixo de 1 volt. Entre as primeiras abordagens propostas para desenvolver tensões de referência abaixo de 1 volt está aquela apresentada em 1999 por Banba H., Hitoshi S., Akira U., e Takeshi M., os quais apresentaram uma tensão de referência derivada da soma de duas correntes geradas por uma única malha de realimentação sendo elas proporcionais à tensão do diodo e à tensão térmica (KT/q). A tensão de referência obtida depende da relação de dois resistores. Os autores reivindicam uma tensão de referência de 518mV +- 15mV para 3 sigma de spread. O valor mínimo simulado de tensão de alimentação foi de 0,84 volts e o consumo de corrente reportado foi de 2,2 uA. Os valores apresentados não resolvem a necessidade de trabalhar com consumo abaixo de 1 uA.

[06] Em outra solução, Mehmarmanesh, S., Vahidfar, M.B., Aslanzadeh, H. A., e Atarodi, M., propõem uma tensão de referência baseada em uma estrutura em modo corrente regulada com algumas malhas de realimentação para atingir sua operação em baixa tensão e com baixo consumo de potência. Os autores reivindicam que a técnica utilizada apresenta uma impedância da fonte de alimentação alta. Já Leung K. N., e Mok P., propõem uma tensão de referência baseada na diferença de coeficientes térmicos apresentadas pelas tensões de limiar (Vth) de um transistor PMOS e um transistor NMOS. Assim, uma tensão de referência pode ser construída para atingir uma baixa variação com a temperatura compensando mutuamente as variações de temperatura dos Vth's dos transistores, os quais diminuem linearmente com a temperatura, em uma aproximação de primeira ordem (ou seja, o Vth de um transistor MOS tem um comportamento CTAT). A tensão de alimentação mínima atingida foi de 1.4 volts; o consumo mínimo alcançado foi de 9.7 uA e a variação com temperatura foi de 36.9 partes por milhão por graus Celsius (ppm/°C). Os valores apresentados não resolvem a necessidade de trabalhar com consumo abaixo de 1 uA e baixa tensão de alimentação.

[07] Giuseppe de Vita e Giuseppe Iannaccone propõem uma tensão de referência de ultrabaixo consumo operando com uma tensão de alimentação entre 0.9 e 4 volts. A estrutura proposta apresenta um consumo de 70nA. Os autores reivindicam que o gerador de tensão de referência apresenta uma dependência com a temperatura de 10 ppm/°C, a qual é atingida por meio de uma eliminação perfeita da dependência com a temperatura da mobilidade, a compensação do efeito de modulação de canal, e a ausência de efeito de corpo. Aldokhaiel, A., Yamazaki, A., e Ismail, M. propõem uma tensão de referência que utiliza a técnica chamada “body-driven” a qual permite operar o circuito a baixas tensões de alimentação sem requer de dispositivos com tensões de limiar baixos. Os autores reivindicam que a técnica utilizada apresenta uma faixa de modo comum maior. Já Mingoo, S., Sylvester, D., Blaauw, D., Hanson, S., e Chen, G., inventaram recentemente o que eles chamam de gerador de referência melhorado, o qual consiste de dois transistores conectados em série e operando na região de inversão fraca e com Vth's diferentes sendo que o transistor de maior Vth é conectado em forma de diodo e o transistor de menor Vth é conectado em série a terra. O transistor de menor Vth consiste de um transistor nativo cujo gate é conectado em terra. Os autores reivindicam que qualquer combinação de dispositivos funcionará enquanto tiver uma diferença de Vth's considerável. A tensão de referência é obtida a partir do ponto médio entre os dois transistores cujo valor depende do dimensionamento de ambos transistores e a polarização do transistor de maior Vth. O valor da tensão de referência contém dois termos com valores de referência opostos, diferenciando os Vth's e o potencial térmico KT/q [7].

[08] É importante ainda mencionar que grande parte dos estudos citados anteriormente resolvem a necessidade de implementar um gerador de tensão de referência abaixo de um volt. Contudo, o consumo de potência da maioria deles é mantido da ordem de micro ampères, evidenciando o maior consumo de energia requerida para que os sistemas operem perfeitamente.

[09] A partir dos estudos apontados, melhorias e novas tecnologias estão sendo desenvolvidas e comercializadas a fim de proporcionar novas soluções viáveis e de alto desempenho e baixos consumos. A patente americana US8058863 propõe um circuito de bandgap gerador de tensão de referência compreendendo transistores ligados aos transistores bipolares em paralelo, além de fazer o uso de amplificadores. Uma tensão CTAT é reduzida por uma tensão de limiar do transistor NMOS e ainda uma tensão de referência inferior ou igual a 1V é fornecida por resistências respectivamente conectadas aos transistores em paralelo. Ainda é evidenciado na patente em questão o fato de que uma resistência adicional tem que ser ajustada de tal modo que a tensão de referência seja independente da temperatura. Sendo assim, é visível os inconvenientes gerados a partir do uso de resistências, amplificadores operacionais e bipolares, uma vez que transistores bipolares usualmente requerem de uma alta corrente de polarização, gerando uma maior dissipação de potência em relação ao proposto. É evidente também a necessidade de uma maior quantidade de dispositivos para exercer a função de tensão de referência.

[10] Assim como as patentes também americanas, US20090096509, US20080136504, US7259543, US20060108994 e US6501256, de forma análoga provêem soluções para gerar tensões de referência sub-1V que requerem o uso de amplificadores operacionais, bipolares, diodos e/ou resistores que tornam difícil atingir simultaneamente baixo consumo de energia e operações à baixa tensão. Além disso, não dispõem de soluções com baixa complexidade de concepção e tamanhos reduzidos, evidenciando os altos custos envolvidos.

[11] Ainda segundo Huang et al, em “A CMOS sub-1V nanopower current and voltage reference with leakage compensation” foi desenvolvido uma referência de tensão e corrente baseada numa estrutura SCM modificada polarizada com 3 correntes. A tensão de referência é abaixo de 1 volt. No entanto, o seu uso eficaz para alimentações menores que 1 volt é discutível. O circuito proposto apresenta aparentemente simplicidade de concepção, e conta com boa compatibilidade com diversos processos de fabricação MOS. A compensação em temperatura depende da injeção de uma corrente de fuga, o que torna a solução não muito confiável.

[12] Já em “A simple subthreshold CMOS voltage reference circuit with channel length modulation compensation”, Huang et al., propuseram geradores de tensão de referência que apesar de trabalharem a baixa tensão, exigem inúmeros resistores para a boa resposta entre alguns dispositivos e, com isso, não são capazes de alcançar um baixo consumo de energia. Além disso, em “A new voltage reference topology based on subthreshold MOSFETs” publicado na ESSCIRC 2002, é proposta uma solução similar à anterior, contudo com tensão mínima de alimentação de 1.2V, fugido então do conceito sub-1V.

[13] Doyle et al., propõem em “A CMOS sub-bandgap reference circuit with 1V power supply voltage”, assim como nas patentes americanas já mencionadas, o uso de matrizes de diodos ou transistores bipolares, resistores, e amplificadores operacionais para obter uma tensão de referência abaixo de 1V. Tais circuitos são relativamente complexos, desprovidos de área efetiva e ainda não são destinados a operarem em baixa potência.

[14] Ainda é importante levar em consideração a patente americana US 20100327842, a qual propõe um gerador de tensão de referência constituído basicamente de um primeiro transistor com uma tensão de limiar e um eletrodo de porta polarizada disposto em um modo de inversão fraca; e um segundo transistor é ligado em série ao primeiro, também tendo um eletrodo de porta polarizada. O segundo transistor é disposto em um modo de inversão fraca e possui tensão de limiar maior que a do primeiro transistor. Ainda, o eletrodo de porta polarizada do segundo transistor é acoplado eletricamente ao eletrodo de drenagem do segundo transistor formando uma saída de tensão de referência. Além disso, a patente em questão mostra diversas configurações de circuitos de referência de tensão, com tensões aplicadas de polarização com as diversas topologias de circuitos buscando tensões de referência dependentes da temperatura.

[15] Contudo, a solução proposta em US 20100327842 apesar de requerer baixa tensão, baixa potência consumida e se tratar de um circuito pequeno e simples de dois transistores operando em inversão fraca, é evidente a variação da tensão de referência de uma peça para outra fazendo com que sua compensação em temperatura fique comprometida. Além disso, para que seja devidamente obtida uma certa capacidade de driver, é necessário um ‘buffer’ de saída aumentando substancialmente o consumo de energia. Por último, a arquitetura é extremamente dependente de VDD, já que o mesmo define o nível de inversão dos transistores. A área reportada neste trabalho e de 1mm2, o que é bem considerável.

Novidades e objetivos da invenção

[16] Visando eliminar os inconvenientes já conhecidos no estado da técnica a solução presente tem o intuito de fornecer uma migração tecnológica de uma etiqueta passiva de identificação por RF de baixa frequência, a qual deveria migrar de uma tecnologia CMOS de 600nm para 180nm.

[17] A partir de tal implementação, é proposto pelos inventores a possibilidade principalmente de atingir um consumo de potência muito baixo no circuito (<5uA durante o modo de leitura), assim como aqueles decorrentes da migração tecnológica, o que os levou a propor uma nova arquitetura operando a tensões de alimentação de 1.2 volts para gerar uma tensão de referência de aproximadamente 570 milivolts (mV).

[18] Sendo assim, a solução propõe geradores de tensão de referência sub 1 volt baseados em dois transistores NMOS com diferentes tensões de limiar disponíveis nas tecnologia CMOS atuais. Como exemplo serão apresentados os resultados obtidos usando os dispositivos NMOS disponíveis em uma tecnologia CMOS padrão de 180nm. O circuito proposto, além de apresentar baixo consumo de potência e área reduzida, é robusto face variações de processo, temperatura e tensão (PVT).

[19] Em síntese, a presente invenção tem o intuito de fornecer uma tensão de referência de ultra baixo consumo de potência para circuitos analógicos e digitais com a capacidade de gerar tensões de referência sub-1V usando apenas uma estrutura “Self-Cascode MOSFET” (SCM) modificada, baixos consumos de corrente e processo de fabricação padrão CMOS compatível. Além disso, a solução desenvolvida permite que o sistema atue em uma ampla gama de temperaturas (-40°C a 85 °C) com alta precisão, bem como permite o seu devido uso em diversas situações por permitir o uso em uma larga faixa de operação de tensão e possuir baixo custo de área efetiva do circuito.

[20] Além disso, é válido mencionar a possibilidade de usar geradores em cascata para duplicar, triplicar, etc. o valor absoluto da referência, bem como o fato de possuir a liberdade de criação do potencial de referência de acordo com a escolha dos tipos de transistores, a partir de um projeto simples.

Descrição dos desenhos anexos

[21] A fim de que a presente invenção seja plenamente compreendida e levada à prática por qualquer técnico deste setor tecnológico, a mesma será descrita de forma clara, concisa e suficiente, tendo como base os desenhos anexos, que a ilustram e subsidiam abaixo listados:

[22] Figura 1 representa o esquema elétrico da tensão de referência.

[23] Figura 2 representa os resultados experimentais da tensão de referência em função da temperatura para diferentes correntes de polarização.

Descrição detalhada da invenção

[24] Conforme pode ser inferido das figuras anexas a presente invenção consiste em usar uma célula SCM (Self Cascode MOSFET) a qual é composta por dois transistores com tensões de limiar (threshold voltage - Vth) diferentes. Além disso, ambos transistores são polarizados com duas correntes independentes, I1 e I2. As correntes de polarização do sistema ainda são relativamente baixas, na faixa de uns poucos nano Amperes (nA), o que reflete em um consumo de potência substancialmente baixo. Conforme pode ser visto na figura 1, a estrutura SCM proposta prevê o transistor M1 sendo um transistor NMOS que tem seu Vth maior que o do transistor M2, sendo assim Vth1 > Vth2. O terminal de bulk (B) de ambos transistores deverá ser conectado ao terra, e assim, o transistor M2 tem efeito de corpo (Vbs^0).

[25] A estrutura SCM em questão consiste basicamente em dois transistores MOSFET M1 e M2 conectados de modo que a fonte do M2 é ligada ao dreno do M1. O dreno de M2 está ligado às portas de M2 e M1. Já a fonte de M1 está ligada ao terra.

[26] São ligadas duas fontes de correntes nos drenos de M1 e M2, possibilitando que os MOSFET's operem tanto na região de saturação como na região de triodo. A fonte de corrente I2 é ligada às portas de M1 e M2, e ao dreno de M2. E a fonte de corrente I1 é ligada à fonte de M2 e ao dreno de M1.

[27] A tensão de referência é obtida no terminal de dreno/fonte comum entre os transistores NMOS. Para consumir baixa energia, o circuito é polarizado por fontes de corrente na faixa de nA. O circuito é capaz de operar em uma ampla faixa de tensão desde que:(a) a tensão mínima de operação é a tensão de limiar do transistor NMOS M2 mais a tensão de saturação de M1 mais aproximadamente 100mV para manter as fontes de corrente PMOS na saturação(b) a tensão de referência máxima é limitada pelo tipo de transistores NMOS adotados (uma combinação de dispositivos com Vth baixos, médios e altos).

[28] A área efetiva mínima desta robusta arquitetura suporta simples transferência de uma fábrica a outra, enquanto sustenta a garantia de baixa variação parte a parte. Uma vez que o circuito fornece uma tensão de referência de sub-1V, ela é ideal para aplicações de baterias individuais, bem como para os sistemas de coleta, como as etiquetas de RFID, circuitos analógicos e digitais de baixíssimo consumo de potência, etc.

[29] A tensão de referência pode ser calculada através do equacionamento:

[30] onde Φt é o potencial térmico

, e Ifi e If2 são os níveis de inversãodos transistores M1 e M2 respectivamente. Quando o transistor está saturado, o nível de inversão é definido por

; sendo I D a corrente de dreno do lstransistor, e I S a corrente específica. A corrente específica (I S) é a corrente de normalização de um transistor MOS vezes a relação de aspecto do transistor (W/L). No modelo ACM, IS é definida como:

, onde μ é a mobilidade de portadores, Cox é a capacitancia de oxido, n é conhecido na literatura como o fator de inclinação ou slope, e W e L são a largura e o comprimento do transistor, respectivamente. VP2 e VPi são as tensões de estrangulamento ou pinch-off dos transistores Mi e M2, respectivamente. A definição da tensão de estrangulamento ou pinch-off é

, onde VGB é a tensão porta a substrato (gate-bulk).

[31] Como podemos ver na equação 1, o termo do primeiro colchete é uma função dos níveis de inversão multiplicado por Φt. Ou seja, esta parte da equação tem um comportamento proporcional com a temperatura ou PTAT. A variação do nível de inversão com a temperatura é desprezível pelo fato de que a corrente precisa mudar em vários ordens de magnitude para afetar o valor de If. Portanto, temos uma constante multiplicando o potencial térmico onde a variável de interesse é a temperatura.

[32] Por outro lado, como os transistores têm a mesma tensão porta-substrato (VGB) e aproximadamente o mesmo n, mas não têm a mesma tensão de limiar, temos que a diferença entre as tensões de estrangulamento ou pinch-off é proporcional a diferença entre as tensões de limiar (Vth1 - Vth2). Isto cria um potencial CTAT ou com um coeficiente de temperatura negativo. Por conseguinte, como definição de qualquer tensão de referência compensado em temperatura, a soma de uma quantia PTAT com outra CTAT escalados apropriadamente gera um potencial compensado em temperatura (VREF).

[33] A partir do desenvolvimento da solução presente é evidente a importância e os efeitos gerados a partir do fornecimento de duas fontes de corrente, na ordem de nA, alimentado uma estrutura SCM composto por dois transistores NMOS de diferentes tensões de limiar. A partir de tal configuração é evidente o benefício técnico gerado.

[34] Uma vez que dimensionados corretamente, os transistores NMOS da estrutura SCM podem operar em inversão fraca, moderada ou forte proporcionando boa correspondência e baixa variação ponto a ponto e, obtendo assim, uma solução compensada em temperatura. Contudo, é visado preferencialmente a operação dos transistores NMOS em inversão fraca ou moderada, uma vez que transistores operando em inversão forte exigem maior área. Ou seja, para levar os transistores a região de inversão forte é preciso mais área para estabelecer um baixo consumo de potência. A partir disso, a fim de não comprometer a estrutura desenvolvida, já que quando é reduzida a corrente, a relação W/L do transistor também deverá ser diminuída, a solução mais correta é manter os transistores M1 e M2 em inversão moderada ou fraca. Desse modo, a área do circuito não será comprometida e haverá um baixo consumo de potência.

[35] Além disso, o transistor M2 sempre deverá operar em região de saturação. Já o transistor M1 da estrutura SCM proposta poderá operar em regiões de saturação ou tríodo, obtendo compensação em temperatura satisfatória. Contudo, é válido salientar que quando o transistor M1 opera em região de saturação, a área do mesmo é otimizada. O consumo de energia pode estar dentro do intervalo de algumas dezenas de nA para alimentação a partir de VGB + 100mV.

[36] Os resultados experimentais apresentados na Figura 2 ilustram a tensão de referência no eixo y, e no eixo x a temperatura em graus Celsius. São mostradas 3 diferentes condições de polarização, demostrando a pouca variação da tensão de referência face a larga variação das correntes de polarização.

[37] Sendo assim, é evidente destacar a redução substancial do consumo de energia do sistema proporcionando uma redução na dissipação de calor interno reduzindo o risco de ruptura na estrutura do transistor com um melhor aproveitamento da área útil do circuito. As figuras e descrição realizadas não possuem o condão de limitar as formas de execução do conceito inventivo ora proposto, mas sim de ilustrar e tornar compreensíveis as inovações conceituais reveladas nesta invenção, de modo que as descrições e imagens devem ser interpretadas de forma ilustrativa e não limitativa, podendo existir outras formas equivalentes ou análogas de implementação do conceito inventivo ora revelado e que não fujam do espectro de proteção delineado nesta invenção.

[38] Tratou-se no presente relatório descritivo de um peculiar e original sistema de geradores de tensão de referência, capaz de aperfeiçoar sobremaneira sua utilização, dotado de novidade, atividade inventiva, suficiência descritiva e aplicação industrial e, consequentemente, revestido de todos os requisitos essenciais para a concessão do privilégio pleiteado.

Claims

1 - Sistema de tensão de referência compensada em temperatura e de baixíssimo consumo de potência baseada em uma estrutura SCM (Self-Cascode MOSFET) com transistores de diferente tensão de limiar constituída de um circuito com dois transistores (M1 e M2) com tensões de limiar (Vth) diferentes, formando uma estrutura SCM, e tensão de referência sub-1V CARACTERIZADO pelos transistores (Mi e M2) operarem em saturação e serem polarizados por duas fontes de corrente (Ii e I2) independentes implementadas com espelhos de corrente em transistores PMOS.

2 - Sistema, de acordo com a reivindicação 1, CARACTERIZADO pelos transistores (Mi e M2) serem transistores NMOS.

3 - Sistema, de acordo com a reivindicação i ou 2, CARACTERIZADO pelo transistor NMOS (M1) ter tensão de limiar (Vth) maior que a do transistor NMOS (M2).

4 - Sistema, de acordo com a reivindicação 1 ou 2, CARACTERIZADO pela tensão mínima de operação ser a tensão de limiar do transistor NMOS (M2) mais a tensão de saturação de (M1) mais 100mV para manter as fontes de corrente PMOS na saturação.

5 - Sistema, de acordo com a reivindicação 1, CARACTERIZADO pela tensão de referência máxima ser limitada pelo tipo de transistores NMOS adotados através de uma combinação de dispositivos com tensões de limiar (Vth) baixos, médios e altos.

6 - Sistema, de acordo com a reivindicação 1, CARAC TERI ZADO pela tensão de referência no dreno do transistor (M1) ser dada através da equação:

7 - Sistema, de acordo com a reivindicação 1,CARAC TERI ZADO por cada estrutura SCM da pluralidade de estruturas SCM incluírem um primeiro transistor (M1) NMOS e um segundo transistor (M2) NMOS conectados com a fonte do (M2) ligada ao dreno do (M1), o dreno de (M2) ser ligado às portas de (M2) e (M1) e a fonte de (M1) ser ligado ao terra.

8 - Sistema, de acordo com a reivindicação 7, CARACTERIZADO pelos transistores da estrutura SCM operarem em inversão fraca.

9 - Sistema, de acordo com a reivindicação 7,CARACTERIZADO pelos transistores da estrutura SCM operarem em inversão moderada.

10 - Sist ema, de acordo com a reivindicação 7,CARACTERIZADO pelos transistores da estrutura SCM operarem em inversão forte.

11 - Sist ema, de acordo com a reivindicação 7,CARACTERIZADO por um dos transistores da estrutura SCM operar um em inversão fraca e o outro em inversão moderada.

12 - Sist ema, de acordo com a reivindicação 7,CARACTERIZADO por um dos transistores da estrutura SCM operar um em inversão fraca e o outro em inversão forte.

13 - Sist ema, de acordo com a reivindicação 7,CARACTERIZADO por um dos transistores da estrutura SCM operar um em inversão moderada e o outro em inversão forte.

14 - Sist ema, de acordo com a reivindicação 1,CARAC TERI ZADO pela fonte de corrente (I2) ser ligada às portas dos transistores (M1 e M2) e a fonte de corrente (I1) ser ligada à fonte do transistor (M2) e dreno do transistor (M1).

15 - Sist ema, de acordo com a reivindicação 1, CARACTERIZADO por fazer o uso de uma tecnologia CMOS padrão e consumo na faixa de nA (nano Amperes).

16 - Sist ema, de acordo com a reivindicação 1, CARACTERIZADO pela diferença da tensão de estrangulamento (VP2 - VP1) ser proporcional a diferença entre as tensões de limiar dos transistores (M1) e (M2) (Vth1 - Vth2).