BR0306137A - Alteração de domìnio de relógio de abordagem fifo de placa inteligente - Google Patents
Alteração de domìnio de relógio de abordagem fifo de placa inteligenteInfo
- Publication number
- BR0306137A BR0306137A BR0306137-0A BR0306137A BR0306137A BR 0306137 A BR0306137 A BR 0306137A BR 0306137 A BR0306137 A BR 0306137A BR 0306137 A BR0306137 A BR 0306137A
- Authority
- BR
- Brazil
- Prior art keywords
- clock
- data
- resynchronized
- delay line
- domain change
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Communication Control (AREA)
Abstract
"ALTERAçãO DE DOMìNIO DE RELóGIO DE ABORDAGEM FIFO DE PLACA INTELIGENTE". Trata-se de uma disposição de re-sincronização de dados aplica dados a serem re-sincronizados em uma linha de atraso. Os dados são aplicados simultaneamente com um relógio de dados aplicados em um multiplexador de relógio e a um contador de dados, e um segundo relógio aplicado a um multiplexador de relógio. O contador conta inúmeros ciclos de relógio iguais à capacidade da linha de atraso, e produz um sinal FULL na taxa de relógio de dados de chegada. O sinal FULL é re-sincronizado até a taxa de re-cronometragem por uma cascata de registros, que produz um Indicador FULL re-sincronizado. O Indicador FULL reinicializa o multiplexador de relógio para proporcionar a linha de atraso com o relógio re-sincronizado, e também comuta a linha de atraso para ler os dados re-sincronizados na re-sincronização da taxa de relógio.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40520402P | 2002-08-22 | 2002-08-22 | |
| PCT/US2003/023906 WO2004019202A2 (en) | 2002-08-22 | 2003-07-31 | Fifo clock domain change |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR0306137A true BR0306137A (pt) | 2004-10-19 |
Family
ID=31946824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR0306137-0A BR0306137A (pt) | 2002-08-22 | 2003-07-31 | Alteração de domìnio de relógio de abordagem fifo de placa inteligente |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU2003257056A1 (pt) |
| BR (1) | BR0306137A (pt) |
| WO (1) | WO2004019202A2 (pt) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771426A (en) * | 1984-07-20 | 1988-09-13 | Unisys Corporation | Isochronous clock reconstruction |
| US5592658A (en) * | 1994-09-29 | 1997-01-07 | Novacom Technologies Ltd. | Apparatus and method for computer network clock recovery and jitter attenuation |
| KR0155044B1 (ko) * | 1995-11-03 | 1998-11-16 | 김광호 | 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법 |
-
2003
- 2003-07-31 WO PCT/US2003/023906 patent/WO2004019202A2/en not_active Application Discontinuation
- 2003-07-31 BR BR0306137-0A patent/BR0306137A/pt not_active Application Discontinuation
- 2003-07-31 AU AU2003257056A patent/AU2003257056A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004019202A2 (en) | 2004-03-04 |
| WO2004019202A3 (en) | 2004-05-21 |
| AU2003257056A8 (en) | 2004-03-11 |
| AU2003257056A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR9813899A (pt) | Multiplexador de telecomunicações | |
| US20020163361A1 (en) | Source synchronous I/O without synchronizers using temporal delay queues | |
| KR900014984A (ko) | 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법 | |
| BR9813650A (pt) | Processador possuindo múltiplos contadores de programas e buffers rastreadores fora de uma canalização de execução | |
| BRPI0413092A (pt) | sensor capacitivo | |
| BR9914992A (pt) | Processo para reduzir instabilidade no tempo de espera em um sistema que utiliza sincronização por recheio de bit e em um sincronizador, circuito sincronizador, e, rede de telecomunicações | |
| DE69903630D1 (de) | Mehrprozessorsystembrücke | |
| KR840004282A (ko) | 동기회로 | |
| TW200639808A (en) | Signal processing circuits and methods, and memory systems | |
| TW200511314A (en) | Synchronous memory device having advanced data align circuit | |
| BR0306137A (pt) | Alteração de domìnio de relógio de abordagem fifo de placa inteligente | |
| BR0006539A (pt) | Dispositivo de transformação rápida hadamard | |
| BR0007757A (pt) | Suporte para múltiplos instrumentos musicais,suporte para múltiplos tambores, e, dispositivopara contraventamento de um instrumento musical | |
| KR970007567A (ko) | 확장 슬롯 전용 듀얼 버스 라이저 카드 | |
| CN205248215U (zh) | 一种断路器本体位置信号的检测装置 | |
| WO2006107615A3 (en) | Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface | |
| TWI571743B (zh) | 高速資料介面主機端控制器 | |
| SE9501608L (sv) | Fördröjningsanpassad klock- och datagenerator | |
| CN201111026Y (zh) | 笔记本零槽控制器 | |
| BR0007667A (pt) | Aparelho eletrônico com vídeo compartilhado por módulos eletrônicos diferentes | |
| SE8902718D0 (sv) | Asynkron avbrottsarbitrerare | |
| GB932222A (en) | A synchronizing circuit for controlling a counter circuit | |
| SU1508833A1 (ru) | Устройство для считывания и ввода графической информации в эвм | |
| SU860042A1 (ru) | Устройство дл синхронизации сигналов | |
| SU1541624A1 (ru) | Устройство дл буферизации информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B11Y | Definitive dismissal acc. article 33 of ipl - extension of time limit for request of examination expired |