BE1007591A3 - Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting. - Google Patents

Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting. Download PDF

Info

Publication number
BE1007591A3
BE1007591A3 BE9301040A BE9301040A BE1007591A3 BE 1007591 A3 BE1007591 A3 BE 1007591A3 BE 9301040 A BE9301040 A BE 9301040A BE 9301040 A BE9301040 A BE 9301040A BE 1007591 A3 BE1007591 A3 BE 1007591A3
Authority
BE
Belgium
Prior art keywords
conductivity type
semiconductor
diodes
region
zone
Prior art date
Application number
BE9301040A
Other languages
English (en)
Inventor
Dort Maarten J Van
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Priority to BE9301040A priority Critical patent/BE1007591A3/nl
Priority to DE69431782T priority patent/DE69431782T2/de
Priority to EP94202802A priority patent/EP0646966B1/en
Priority to US08/318,005 priority patent/US5561315A/en
Priority to KR1019940025520A priority patent/KR100347062B1/ko
Priority to JP26618594A priority patent/JP3801222B2/ja
Application granted granted Critical
Publication of BE1007591A3 publication Critical patent/BE1007591A3/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/91Diode arrays, e.g. diode read-only memory array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

Een programmeerbaar halfgeleidergeheugen met filament of puntdioden op de kruispunten van een kruisstang systeem kan door het ontbreken van uitrichttoleranties met minimum dimensies en daardoor met een zeer grote dichtheid worden vervaardigd. Een probleem dat zich daarbij kan voordoen, zijn de grote lekstromen die bij het programmeren kunnen ontstaan ten gevolge van punch-through tussen naburige dioden. Verlaging van de lekstroom door gebruik van een hogere achtergrond concentratie van het gebied waarin deze dioden gevormd worden, is niet goed mogelijk omdat daardoor de doorslagspanning van de pn-overgang van de dioden te ver wordt verlaagd. Volgens de uitvinding is in het genoemde gebied tussen de dioden een hoger gedoteerde oppervlaktezone aangebracht die althans op afstand van de punt van de dioden is gelegen. In een specifieke uitvoering strekt deze zone zich minder diep in het gebied uit dan de dioden. De uitvinding berust op het inzicht dat de doorslagspanning wordt bepaald door de plaats waar de kromming van de dioden het sterkst is. Door deze zone wordt de lekstroom in hoge mate onderdrukt, terwijl de doorslagspanning van de dioden voldoende hoog blijft.

Description


   <Desc/Clms Page number 1> 
 



  Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke   halfgeleiderinrichting.   
 EMI1.1 
 



  De uitvinding heeft betrekking op een programmeerbare halfgeleiderinrichting, omvattende een halfgeleiderlichaam voorzien van een relatief laag gedoteerd oppervlaktegebied van een eerste geleidingstype dat bedekt is met een dielektrische laag waarop een aantal naast elkaar gelegen halfgeleidergebieden van een tweede, het tegengestelde, geleidingstype met een relatief hoge doteringsconcentratie zijn aangebracht,

   waarbij elk halfgeleidergebied in combinatie met de onderliggende delen van de dielektrische laag en het oppervlaktegebied een programmeerbaar element vormt dat geprogrammeerd wordt door tussen het halfgeleidergebied en het oppervlaktegebied een voldoende hoge spanning aan te leggen waardoor ten gevolge van doorslag over de dielektrische laag een zone van het tweede geleidingstype in het oppervlaktegebied wordt gevormd die geleidend met het halfgeleidergebied is verbonden en een gelijkrichtende overgang tussen het halfgeleidergebied en het oppervlaktegebied vormt. De uitvinding betreft bovendien een programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting. 



  Een halfgeleiderinrichting van de hierboven beschreven soort is onder meer bekend uit het Amerikaanse octrooi 4, In deze bekende inrichting wordt het halfgeleiderlichaam gevormd door een n-type silicium substraat waarin plaatselijk een p-type oppervlaktegebied is aangebracht in de vorm van een gediffundeerde zone. 



  De dielektrische laag wordt bijvoorbeeld gevormd door een dunne samengestelde laag van siliciumoxide, sliciumnitride en siliciumoxide. Op deze laag zijn halfgeleidergebieden gevormd van relatief hoog gedoteerd n-type polykristallin silicium, verder kortweg poly genoemd. De dielektrische laag vormt een anti-fuse, die van nietgeleidend in niet-geprogrammeerde toestand overgaat in geleidend bij het programmeren. Tijdens het programmeren wordt een voldoende hoge spanning aangelegd tussen het p-type oppervlaktegebied in het halfgeleiderlichaam en een een n- 

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 type polygebied waardoor plaatselijk in de dielektrische laag doorslag optreedt en een gat of pin-hole in de dielektrische laag wordt gevormd.

   Ten gevolge van warmteontwikkeling diffundeert n-type doteerstof uit het poly in het p-type oppervlaktegebied waardoor hierin een n-type zone wordt verkregen die een pnovergang met het oppervlaktegebied vormt. In een matrix gerangschikt, kunnen deze elementen een programmeerbaar geheugen (PROM), of een programmeerbaar logisch netwerk of PLA (programmable logic array) vormen. Een belangrijk voordeel van het gebruik van dergelijke programmeerbare elementen is, zoals ook in het hiervoor genoemde US-octrooi is aangegeven, hierin gelegen dat uitzonderlijk hoge dichtheden kunnen worden verkregen. 



  In de praktijk is gebleken dat bijvoorbeeld in geheugens, opgebouwd uit deze programmeerbare elementen, vaak grote lekstromen tussen naburige dioden optreden, d. groter dan 1 nA. Deze lekstromen hebben onder meer het nadeel dat ten gevolge van spanningsverliezen het progammeren moeilijk verloopt en dat bovendien de dissipatie een ongewenst hoge waarde heeft. 



  De uitvinding beoogt derhalve een halfgeleiderinrichting van de in de aanhef beschreven soort aan te geven waarin, met behoud van andere eigenschappen, deze lekstromen tot een acceptabel niveau worden gereduceerd. 



  Een dergelijke inrichting is daartoe volgens de uitvinding daardoor gekenmerkt dat het oppervlaktegebied is voorzien van een of meer oppervlaktezones van hetzelfde geleidingstype als en met een hogere doteringsconcentratie dan het oppervlaktegebied, die zich, op het oppervlak gezien, tussen de halfgeleidergebieden uitstrekken en binnen het oppervlaktegebied een uitgestrektheid hebben waarbij de doorslagspanning van de bij het programmeren gevormde gelijkdchtende overgangen, althans in hoofdzaak, bepaald wordt door de relatief lagere doteringsconcentratie van het oppervlaktegebied en niet of althans nagenoeg niet door de oppervlaktezones wordt beinvloed. 



  De uitvinding berust onder meer op het volgende inzicht. Tijdens het programmeren is het mogelijk dat over een reeds gevormde pn-overgang de programmeerspanning in de keerrichting wordt aangelegd, terwijl over een naburige pnovergang o V staat. De lawine doorslagspanning van de pn-overgangen dient derhalve groter te zijn dan de programmeerspanning. Bij de gebruikelijke dikten en/of samenstellingen van de dielektrische laag, betekent dit dat de lawine doorslagspanning 

 <Desc/Clms Page number 3> 

 van de gevormde dioden groter moet zijn dan 10 V. Een dergelijke hoge doorslagspanning kan verkregen worden door een geschikte doteringsconcentratie van het p-type oppervlaktegebied in het substraat te kiezen, bijvoorbeeld   4. 1016 atomen   per   cm3.   



   De onderlinge afstand tussen naburige dioden zal in het algemeen zo klein mogelijk zijn, bijvoorbeeld kleiner dan 1   jim.   (waardoor onder meer de hoge dichtheden mogelijk zijn). De combinatie van deze eigenschappen,   n. 1.   een lage substraatdotering en een kleine onderlinge afstand, maakt het mogelijk dat tussen naburige dioden, waarvan er een ver in de sperrichting is voorgespannen en de andere op een lage spanning staat, punch-through optreedt, waarbij de depletielaag van de gesperde pnovergang zich tot aan of dichtbij de andere pn-overgang uitstrekt en deze in de voorwaartsrichting voorspant, wat aanleiding geeft tot de genoemde grote lekstromen. 



  Het beschreven punch-through effekt zou in principe onderdrukt kunnen worden door verhoging van de doteringsconcentratie in het p-type oppervlaktegebied. Hierdoor echter zou de doorslagspanning van de dioden tot een onaanvaardbaar laag niveau gereduceerd kunnen worden. Door toepassing van de maatregel volgens de uitvinding, is het mogelijk om met behoud van een hoge doorslagspanning en een hoge dichtheid, de lekstromen aanzienlijk te reduceren. 



   Een verder aspect van de uitvinding is gebaseerd op het inzicht dat de dioden die bij doorslag van de dielektrische laag in het halfgeleiderlichaam worden gevormd praktisch puntvormig zijn, althans tengevolge van de kleine afmetingen een zodanige vorm hebben dat doorslag optreedt bij de bodem van de dioden waar de kromming van de pn-overgang het sterkste is.

   Een belangrijke uitvoering van een halfgeleiderinrichting volgens de uitvinding is derhalve daardoor gekenmerkt dat de oppervlaktezone van het eerste geleidingstype zieh vanaf het oppervlak in een richting dwars op het oppervlak in het halfgeleiderlichaam uitstrekt over een diepte die kleiner is dan de diepte van de zone of zones van het tweede geleidingstype die bij het 
 EMI3.1 
 programmeren in het oppervlaktegebied van het eerste geleidingstype . ype worden gevormd en aan hun opstaande wanden aan de oppervlaktezone van het eerste geleidingstype grenzen. Door de diepte van de oppervlaktezone van het eerste geleidingstype voldoende klein te kiezen, wordt de doorslagspanning niet of althans praktisch niet beinvloed door de hogere doteringsconcentratie van de oppervlaktezone.

   Van de andere kant heeft de ze 

 <Desc/Clms Page number 4> 

 oppervlaktezone een gunstig effekt op de lekstromen omdat punch-through vooral aan of zeer dichtbij het oppervlak van het halfgeleiderlichaam optreedt. De zone kan, zoals in de figuurbeschrijving nog zal blijken, in een vroegtijdig stadium van het proces worden aangebracht, in het bijzonder voor het aanbrengen van de poly gebieden op de dielektrische laag, waardoor de hoger gedoteerde zone zich ook onder het poly kan uitstrekken. 



   Een hiervan verschillende uitvoeringsvorm van een halfgeleiderinrichting volgens de uitvinding is daardoor gekenmerkt dat de oppervlaktezones, op het oppervlak gezien, onderling gescheiden zijn en zelf-registrerend ten opzichte van de halfgeleidergebieden van het tweede geleidingstype zijn aangebracht in gebieden van het oppervlaktegebied, gelegen tussen de halfgeleidergebieden van het tweede geleidingstype. Met voordeel kan de oppervlaktezone ook hier worden aangebracht tot een diepte waarbij de doorslagspanning van de dioden niet of althans praktisch niet wordt verlaagd.

   Wanneer de dielektrische laag niet aan de rand van de halfgeleidergebieden (poly) op de dielektrische laag doorslaat maar op een plaats die meer centraal onder de halfgeleidergebieden is gelegen, zal in deze uitvoering de hoger gedoteerde oppervlaktezone lateraal gescheiden zijn van de dioden die bij het programmeren worden gevormd. Daardoor is het mogelijk deze zone aan te brengen met een diepte gelijk aan of groter dan de diepte van de te vormen diodes, zonder de doorslagspanning van de diodes te verlagen. Door de relatief grote diepte waarop de hoger gedoteerde oppervlaktezone in deze uitvoering kan worden aangebracht, is het mogelijk de lekstromen ten gevolge van punch-through verder te onderdrukken zonder de dioden doorslagspanning noemenswaard te reduceren. 



   Een verdere uitvoering van een halfgeleiderinrichting volgens de uitvinding is daardoor gekenmerkt dat het oppervlaktegebied van het eerste geleidingstype aan de zijde tegenover het oppervlak via een pn-overgang overgaat in een gebied, verder substraat genoemd, van het tweede geleidingstype, waarbij aan het grensvlak tussen het oppervlaktegebied en het substraat een begraven laag is gevormd van het eerste geleidingstype, met een hogere doteringsconcentratie dan het oppervlaktegebied. 



  Aangezien de weerstand van het oppervlaktegebied voornamelijk bepaald wordt door de hooggedoteerde begraven laag, kan de achtergrondconcentratie van het oppervlaktegebied met een relatief grote mate van vrijheid gekozen worden, bijvoorbeeld zeer laag 

 <Desc/Clms Page number 5> 

 in verband met een optimale doorslagspanning, onder vermijding van te hoge serie weerstanden in de selectielijnen van het geheugen. Een voorkeursuitvoering daarbij is volgens de uitvinding daardoor gekenmerkt dat het oppervlaktegebied gevormd wordt door een epitaxiaal op een substraat van het tweede geleidingstype aangebrachte laag van het eerste geleidingstype. 



   De uitvinding zal nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de bijbehorende schematische tekening waarin :
Fig. 1 een bovenaanzicht van een halfgeleiderinrichting volgens de uitvinding toont ;
Fig. 2 een doorsnede van deze inrichting langs de lijn   In-in   geeft ;
Fig. 3 een doorsnede van dezelfde inrichting langs de lijn   m-ni   geeft ;
Fig. 4 een schakelingschema van een programmeerbaar geheugen volgens   Fig. 1 geeft ;   
Fig. 5 een grafiek toont die het verband tussen doteringsconcentratie enerzijds en doorslagspanning en punch-throughspanning anderzijds weergeeft ;
Fig. 6 een doorsnede van een tweede uitvoering van een inrichting volgens de uitvinding toont. 



   In het hierna volgende zal de uitvinding worden toegelicht aan de hand van een programmeerbaar geheugen, verder PROM genoemd. Hierbij dient wel bedacht te worden dat de uitvinding niet alleen voor toepassing in geheugens geschikt is maar ook met voordeel kan worden toegepast in geintegreerde schakelingen die bekend zijn onder de benaming PLA (programmable logic array) of PLD (programmable logic device). Het geheugen kan zowel een stand-alone geheugen als een embedded geheugen zijn, dwz. een geheugen ingebed in een andere schakeling, bijvoorbeeld een microprocessor. 



   De inrichting, weergegeven in Fig. 1-3, omvat een halfgeleiderlichaam 1 dat in dit geval van silicium is maar dat desgewenst ook van een ander, op zichzelf bekend,   halfgeleidermateriaal   kan zijn. Het lichaam   1,   dat in hoofdzaak van het tweede, 

 <Desc/Clms Page number 6> 

 in dit geval van het n-type, geleidingstype is, bevat een, aan het oppervlak 2 grenzend, relatief laag gedoteerd oppervlaktegebied 3 van een eerste geleidingstype, in dit geval van het p-type. Het oppervlaktegebied 3 is door groeven   6, die zich   tot in het n-type gebied 1 uitstrekken, onderverdeeld in eilandvormige gebieden. Deze gebieden strekken zieh in het bovenaanzicht van Fig. l in verticale richting uit en worden als verticale selectielijnen van het geheugen gebruikt.

   Ter onderlinge onderscheiding zijn deze gebieden voorzien van de verwijzingscijfers 3a, 3b, 3c, enz. Ter verlaging van de elektrische weerstand zijn aan het grensvlak tussen de oppervlaktegebieden 3a, 3b enz. hooggedoteerde p-type begraven lagen 10 gevormd. Het oppervlak 2 is bedekt met een dunne dielektrische laag 4. Deze kan eenvoudig van siliciumoxide zijn, maar omvat bij voorkeur een samengestelde laag van afwisselend oxide-nitride-oxide, ook wel aangeduid met de afkorting ONO. Op de dielektrische laag 4 zijn een aantal naast elkaar gelegen halfgeleidergebieden 5, bijvoorbeeld van polykristallin silicium, verder poly genoemd, van het tweede geleidingstype, in dit voorbeeld derhalve van het n-type, zijn aangebracht.

   De halfgeleidergebieden 5 strekken zich, zoals in Fig. l is weergegeven, in horizontale richting over de geheugenmatrix uit en worden als horizontale selectielijnen gebruikt. Ter onderlinge onderscheiding zijn deze lijnen voorzien van de verwijzijngscijfers 5a, 5b, 5c, enz. De doteringsconcentratie van het halfgeleidermateriaal van de lijnen 5 is relatief hoog, d. w. z. hoog in vergelijking met de oppervlakteconcentratie in de p-type oppervlaktegebieden 3. De programmeerbare geheugenelementen worden gevormd ter plaatse van de kruispunten van de matrix door de gebieden 5 in combinatie met de onderliggende delen van de dielektrische laag 4 en van de oppervlaktegebieden 3.

   De dikte van de dielektrische laag 4 en de oppervlakteconcentratie in de oppervlaktegebieden 3i en de doteringsconcentratie van de halfgeleidergebieden 5i zijn zodanig gekozen dat door een voldoende hoge spanning aan te leggen tussen een geselecteerd oppervlaktegebied 3i en een geselecteerd halfgeleidergebied 5j, elektrische doorslag optreedt over de dielektrische laag 4. In de laag 4 ontstaat plaatselijk, n. l. daar waar de laag 4 het zwakst is, een opening of pin-hole 7, waarvan er in Fig. 2 bij wijze van voorbeeld die zijn getekend.

   Onder invloed van de warmteontwikkeling worden de pin-holes tijdens de doorslag gevuld met halfgeleidermateriaal en diffundeert tegelijk doteringstof uit de n-type halfgeleidergebieden 5 in het oppervlaktegebied 3 onder de vorming van een diode met een zeer ondiepe en zeer kleine n-type zone 8 die een pn- 

 <Desc/Clms Page number 7> 

 
 EMI7.1 
 overgang met het p-type gebied 3 vormt. 



  Ter verlaging van de lekstroom tussen naburige dioden, is volgens de uitvinding het oppervlaktegebied 3 voorzien van een of meer oppervlaktezones 9 van hetzelfde type, derhalve van het p-geleidingstype als en met een hogere doteringsconcentratie dan het oppervlaktegebied 3. Zoals in Fig. kan worden gezien, strekken de oppervlaktezones 9 zieh uit althans in de gebieden die tussen de halfgeleidergebieden 5 liggen en derhalve tussen naburige dioden 8 in hetzelfde oppervlaktegebied 3. De uitgestrektheid van de oppervlaktezones 9 is zodanig dat de doorslagspanning van de dioden, gevormd door de n-type zones 8 en het p-type oppervlaktegebied 3, verder kortweg dioden 8 genoemd, althans in hoofdzaak, bepaald wordt door de relatief lage doteringsconcentratie van het oppervlaktegebied 3 en niet of althans nagenoeg niet door de oppervlaktezones 9 wordt beinvloed. 



  De oppervlaktezones 9 strekken zich vanaf het oppervlak 2 in het halfgeleiderlichaam uit over een diepte die kleiner is dan de diepte van de n-type zones 8 die bij het programmeren in het oppervlaktegebied 3 worden gevormd. In laterale richting strekken de oppervlaktezones 9 zich over het gehele oppervlak van een oppervlaktegebied 3i uit en grenzen lateraal aan de gevormde dioden 8. 



  Ter verduidelijking van de met de uitvinding verkregen effekten, wordt eerst toegelicht hoe informatie wordt geschreven. In principe kan bij het programmren volstaan worden met twee spanningen, waarvoor hier de waarden 0 V en V worden gebruikt. In Fig. is dit schematisch weergegeven door de schakelaars S waarmee de lijnen 3i selectief met de lijn 14 voor de spanning 0 V of met de lijn 15 voor-10 V kunnen worden verbonden. Analoog kunnen de lijnen 5i met de lijn 16 of de lijn 17, resp. corresponderend met de spanningen 0 V en V worden verbonden. Hoe data worden geschreven wordt toegelicht aan de hand van Fig. een matrix is getekend van vier horizontale lijnen 5a-5d en van vier verticale lijnen 3a-3d. Op de kruispunten tussen de verticale lijn 3a en de horizontale lijnen 5a, 5b, en 5c zijn door doorslag van de dielektrische laade 8 gevormd.

   Om een dergelijke diode ook op het kruispunt tussen 3b en 5b te vormen, worden, zoals in de tekening is aangegeven, aan de verticale lijn 3b (p-type 3) een spanning van 0 V en aan de horizontale lijn 5b (n-type poly) een spanning van V aangelegd. Aangenomen wordt dat doorslag optreedt bij een spanning van 10 V over de dielektrische laag 4. Aan de niet-geselecteerde 

 <Desc/Clms Page number 8> 

 
 EMI8.1 
 lijnen 3a, 3c en 3d wordt een spanning van V aangelegd, terwijl aan de nieti geselecteerde horizontale lijnen 5a, 5c en 5d een spanning van 0 V wordt aangelegd. Op het kruispunt   3b, 5b staat   de spanning van 10 V volledig over de dielektrische laag waardoor deze laag ter plaatse kan doorslaan onder de vorming van een diode.

   Op de kruispunten die nog niet geprogrammeerd zijn, in de tekening weergegeven door een condensator, veroorzaakt de 0 V spanning op de lijnen 5 een depletielaag in de onderliggende p-type gebieden 3 zodat de 10 V spanning tussen de lijnen 3 en 5 voor een deel over deze depletielaag staat en voor slechts een deel over de dielektrische laag waardoor hier geen doorslag in de dielektrische laag optreedt. Een dergelijke doorslag treedt eveneens niet op in de half-geselecteerde cellen waar een spanning van 0 V over de dielektrische laag staat. 



   Over de diode in de cel, gedefinieerd door het kruispunt   3a, 5a staat   een spanning van 10 V in de sperrichting, wat betekent dat de doorslagspanning van de dioden 8 groter moet zijn dan 10 V. Tegelijkertijd staat over de diode in de cel op kruispunt 3a, 5b een spanning van 0 V. In deze situatie kan door punch-through tussen de dioden op de punten 3a, 5a en 3a, 5b stroom lopen tussen de lijnen 5a en 5b. Zowel de doorslagspanning van de dioden als de punch-through spanning wordt bepaald door de doteringsconcentratie van de p-type gebieden 3, zoals is weergegeven in Fig. 5. In deze tekening stellen de lijnen A en B de doorslagspanning Vbd van de dioden resp. de punch-through spanning Vpt voor als functie van de doteringsconcentratie Na in het ptype oppervlaktegebied 3. Aangenomen wordt dat het oppervlaktegebied een uniforme dotering heeft.

   De afstand tussen naburige dioden bedraagt   0,6 m.   De punch-through spanning is gedefinieerd als de spanning waarbij de lekstroom tussen de lijnen 5a en 5b 2 nA bedraagt. Zoals in de figuur is weergegeven, neemt Vpt toe met toenemende Na. 



  Als de lekstroom niet groter mag zijn dan een vooraf bepaalde waarde, bijvoorbeeld 1 nA, moet voor Na een waarde gekozen worden rechts van het snijpunt tussen curve B en de gestippeld weergegeven lijn V = 10 V. Bij hogere concentratie neemt de doorslagspanning echter af, weergegeven door curve A. Omdat de doorslagspanning van de dioden hoger moet zijn dan de programmeerspanning, derhalve groter dan 10 V, moet voor de dotering een waarde worden gekozen links van het snijpunt tussen curve A en de lijn V = 10 V. Omdat aan beide voorwaarden moet voldaan worden, moet de doteringsconcentratie in het gebied 3, in het geval van een uniforme dotering, gekozen 

 <Desc/Clms Page number 9> 

 
 EMI9.1 
 worden binnen vrij nauwe grenzen waardoor de kans op fouten groot wordt. 



  De uitvinding maakt gebruik van het feit dat de dioden 8 gevormd worden via een opening 7 in de ONO laag 4 van extreem kleine afmetingen, waardoor de diode in het halfgeleiderlichaam vrijwel puntvormig is met een zeer sterke kromming ter plaatse van de bodem van de diode. De elektrische doorslag van de diode vindt daardoor plaats op maximale afstand van het oppervlak 2 waar tengevolge van de kromming de elektrische velden het sterkst zijn. De lekstroom, veroorzaakt door punchthrough, loopt voor het grootste deel of zeer dichtbij het oppervlak 2. Door, volgens de uitvinding, de oppervlakteconcentratie in de smalle zone 9 te verhogen, is het mogelijk punch-through in belangrijke mate te onderdrukken zonder de doorslagspanning van de dioden 8 noemenswaard te verlagen. 



  In een specifieke uitvoering, waarin de gebieden 3 gevormd worden door een epitaxiale laag, bedraagt de doteringsconcentratie Na bijvoorbeeld 4. atomen per cm3, terwijl de oppervlakteconcentratie van de zones 9 ongeveer 1, atomen per cm3 bedraagt. Bij een gaussisch doopprofiel met een karakteristieke lengte gelijk aan of althans nagenoeg gelijk aan de diepte van de diode 8, bedroeg de doorslagspanning nog steeds ongeveer 15 V tengevolge van de lage achtergrondconcentratie in het gebied 3. 



  Daarentegen lag de punch-through spanning ruimschoots boven 10 V door de hogere oppervlakteconcentratie in het p-gebied 3. 



  De inrichting kan met, op zichzelf bekende, technieken worden vervaardigd. Voor een uitvoerigere beschrijving van het proces wordt verwezen naar de Europese octrooiaanvrage 92203576. die op 20 November 1992 op naam van Aanvraagster is ingediend en waarvan de inhoud in deze aanvrage wordt geacht in deze aanvrage te zijn opgenomen. Om wille van de duidelijkheid worden hier enkele stappen in het proces beschreven. Uitgegaan wordt bijvoorbeeld van een n-type substraat 1 van silicium dat aan zijn oppervlak wordt voorzien van een hooggedoteerde p-type oppervlaktezone waaruit in een later stadium van het proces de begraven zones 10 worden gevormd. Op het oppervlak van het n-type substraat wordt vervolgens een ptype epitaxiale laag gedeponeerd met een doteringsconcentratie die veel is dan die van de begraven laag, bijvoorbeeld van 4. atomen per cm3.

   De dikte van de epitaxiale laag 3 bedraagt ongeveer m. kunnen de isolatiegebieden 6 worden gevormd door anisotroop etsen waardoor U-groeven worden gevormd die zich 

 <Desc/Clms Page number 10> 

 in dezelfde richting als de selectielijnen 3a, 3b, 3c enz. in het halfgeleiderlichaam uitstrekken. De afstand tussen de groeven en de breedte van de groeven bedragen bij- 
 EMI10.1 
 voorbeeld 0, 5, resp 0, Deze dimensies kunnen, zoals in de genoemde oudere aanvrage is beschreven, verkregen worden met op zichzelf bekende technieken. De groeven 6 worden langs hun wanden bedekt met een dunne oxidelaag en vervolgens opgevuld net bijvoorbeeld poly silicium zodat een praktisch vlak oppervlak wordt verkregen.

   De groeven strekken zich dwars op het oppervlak uit tot een diepte groter dan de diepte van de begraven laag 6, bijvoorbeeld een diepte van ongeveer 1   , um,   en verdeelt derhalve de begraven laag in afzonderlijke selectielijnen 3a, 3b enz. 



  Daarna wordt de dielektrische ONO laag 4 aangebracht in de vorm van een dubbellaag met een ongeveer 2 nm dikke laag van siliciumoxide, een ongeveer 6 nm dikke laag van siliciumnitride gevolgd door een ongeveer 2 nm dikke laag van siliciumoxide. In een volgende stap kan bijvoorbeeld door middel van maskerloze implantatie de dunne en relatief hoogedoteerde p-type oppervlaktezone 9 worden aangebracht. Deze implantatie wordt uitgevoerd met een implantatie energie van ongeveer 10 KeV, gevolgd door een anneal stap gedurende ongeveer   30'bij   ongeveer   900  C.   Uiteraard kan de implantatiestap ook worden uitgevoerd voordat de ONO laag 4 wordt aangebracht. De lijnen 5 worden gevormd uit een, ongeveer   0,     3, um   dikke n-type poly laag met een dotering van ongeveer   102    atomen per cm3.

   De afstand tussen de geleidersporen 5a, 5b, 5c enz. en de breedte van de geleidersporen 5i kunnen weer met behulp van de hiervoor genoemde phase-shifting technieken zeer klein, bijvoorbeeld   0, 25 hum,   gemaakt worden. 



  Aangezien, naar uit de praktijk is gebleken, de dioden ongeveer midden onder de poly sporen 5 worden gevormd, bedraagt de afstand tussen de dioden ongeveer   0, 5, um.   Een dergelijke kleine afstand, die het mogelijk maakt een zeer hoge dichtheid te halen, kan gerealiseerd worden zonder punch-through verschijnselen tussen naburige dioden dankzij de hoger gedoteerde oppervlaktezone 9. 



   De hoger gedoteerde oppervlaktezone 9 kan in dit uitvoeringsvoorbeeld worden aangebracht door een, over het gehele oppervlak van de geheugenmat uitgevoerde, implantatie waardoor met voordeel de hoger gedoteerde zone 9 zich ook onder het poly, langs de rand van de groeven 6 kan worden aangebracht. 



  Fig. 6 toont een variant van de uitvoering volgens Fig. 3. Het hoger gedoteerde p-type gebied wordt nu niet gevormd door een uniform over het hele matrix oppervlak 

 <Desc/Clms Page number 11> 

 
 EMI11.1 
 aangebrachte zone, maar door een aantal, onderling gescheiden zones 12, die lateraal t > van de dioden 8 zijn gescheiden en daarmee derhalve geen pn-overgang vormen. De zones 12 zijn zelf-registrerend ten opzichte van de poly-sporen 5a, 5b, enz. aangebracht, zodanig dat ze zich voornamelijk in de gebieden tussen de poly-sporen en niet of althans hoegenaamd niet onder de poly-sporen uitstrekken. Deze uitvoering heeft ten opzichte van de uitvoering volgens het voorgaande uitvoeringsvoorbeeld onder meer het voordeel dat de doteringsconcentratie en de diepte van de zones 12 met een grotere vrijheid kunnen worden gekozen met het oog op een optimale punch-through onderdrukking.

   Zo mag zonder de doorslagspanning van de dioden 8 te verlagen, de diepte van de zones 12 groter zijn dan die van de dioden 8 wanneer de dioden 8 niet onder de rand van de poly banen worden gevormd, ook in Fig. is weergegeven. 



  Tijdens de vervaardiging van de inrichting kunnen de zones 12 aangebracht worden nadat de poly-sporen 5 zijn gedefinieerd, hetzij in een fotomasker, hetzij na het etsen van de polylaag die ten behoeve van de sporen 5 op het oppervlak wordt gedeponeerd. 



  Tijdens het aanbrengen van de zones 12 dient het oppervlak wel plaatselijk door een masker tegen de implantatie gemaskeerd te worden. 



  Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de hier gegeven uitvoeringsvoorbeelden, maar dat binnen het kader van de uitvinding voor de vakman nog veel variaties mogelijk zijn. Zo kan bijvoorbeeld het oppervlaktegebied 3, in plaats van een deel van een monokristallijn halfgeleiderlichaam te omvatten, ook door een polykristallijn, op een substraat gedeponeerd, halfgeleidergebied omvatten. In de beschreven uitvoeringsvoorbeelden kunnen de geleidingstypen worden omgekeerd. De selectielijnen 3a, 3b enz. kunnen ook door andere, op zichzelf bekende, isolatiegebieden dan de groeven 6 van elkaar worden gescheiden.

Claims (6)

  1. 5cCONCLUSIES : 1. Programmeerbare halfgeleiderinrichting, omvattende een halfgeleiderlichaam voorzien van een relatief laag gedoteerd oppervlaktegebied van een eerste geleidingstype dat bedekt is met een dielektrische laag waarop een aantal naast elkaar gelegen halfgeleidergebieden van een tweede, het tegengestelde, geleidingstype met een relatief hoge doteringsconcentratie zijn aangebracht,
    waarbij elk halfgeleidergebied in combinatie met de onderliggende delen van de dielektrische laag en het oppervlaktegebied een programmeerbaar element vormt dat geprogrammeerd wordt door tussen het halfgeleidergebied en het oppervlaktegebied een voldoende hoge spanning aan te leggen waardoor ten gevolge van doorslag over de dielektrische laag een zone van het tweede geleidingstype in het oppervlaktegebied wordt gevormd die geleidend met het halfgeleidergebied is verbonden en een gelijkrichtende overgang tussen het halfgeleidergebied en het oppervlaktegebied vormt, met het kenmerk, dat het oppervlaktegebied is voorzien van een of meer oppervlaktezones van hetzelfde geleidingstype als en met een hogere doteringsconcentratie dan het oppervlaktegebied, die zich, op het oppervlak gezien,
    tussen de halfgeleidergebieden uitstrekken en binnen het oppervlaktegebied een uitgestrektheid hebben waarbij de doorslagspanning van de bij het programmeren gevormde gelijkrichtende overgangen, althans in hoofdzaak, bepaald wordt door de relatief lagere doteringsconcentratie van het oppervlaktegebied en niet of althans nagenoeg niet door de oppervlaktezones wordt beinvloed.
  2. 2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de oppervlaktezone van het eerste geleidingstype zich vanaf het oppervlak in een richting dwars op het oppervlak in het halfgeleiderlichaam uitstrekt over een diepte die kleiner is dan de diepte van de zone of zones van het tweede geleidingstype die bij het programmeren in het oppervlaktegebied van het eerste geleidingstype worden gevormd en aan hun opstaande wanden aan de oppervlaktezone van het eerste geleidingstype grenzen.
  3. 3. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de <Desc/Clms Page number 13> oppervlaktezones, op het oppervlak gezien, onderling gescheiden zijn en zelfregistrerend ten opzichte van de halfgeleidergebieden van het tweede geleidingstype zijn aangebracht in gebieden van het oppervlaktegebied, gelegen tussen de halfgeleidergebieden van het tweede geleidingstype.
  4. 4. Halfgeleiderinrichting volgens een van de voorgaande conclusies, met het kenmerk dat het oppervlaktegebied van het eerste geleidingstype aan de zijde tegenover het oppervlak via een pn-overgang overgaat in een gebied, verder substraat genoemd, van het tweede geleidingstype, waarbij aan het grensvlak tussen het oppervlaktegebied en het substraat een begraven laag is gevormd van het eerste geleidingstype, met een hogere doteringsconcentratie dan het oppervlaktegebied.
  5. 5. Halfgeleiderinrichting volgens een van de voorgaande conclusies, met het kenmerk dat het oppervlaktegebied gevormd wordt door een epitaxiaal op een sustraat van het tweede geleidingstype aangebrachte laag van het eerste geleidingstype.
  6. 6. Programmeerbaar halfgeleidergeheugen, omvattende een halfgeleiderinrichting volgens een van de voorgaande conclusies.
BE9301040A 1993-10-05 1993-10-05 Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting. BE1007591A3 (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
BE9301040A BE1007591A3 (nl) 1993-10-05 1993-10-05 Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting.
DE69431782T DE69431782T2 (de) 1993-10-05 1994-09-28 Programmierbares Halbleiterbauelement
EP94202802A EP0646966B1 (en) 1993-10-05 1994-09-28 Programmable semiconductor device
US08/318,005 US5561315A (en) 1993-10-05 1994-10-04 Programmable semiconductor device with high breakdown voltage and high-density programmable semiconductor memory having such a semiconductor device
KR1019940025520A KR100347062B1 (ko) 1993-10-05 1994-10-04 프로그램가능한반도체장치
JP26618594A JP3801222B2 (ja) 1993-10-05 1994-10-05 プログラム可能な半導体装置及びそのような半導体装置を有するプログラム可能な半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE9301040A BE1007591A3 (nl) 1993-10-05 1993-10-05 Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
BE1007591A3 true BE1007591A3 (nl) 1995-08-16

Family

ID=3887389

Family Applications (1)

Application Number Title Priority Date Filing Date
BE9301040A BE1007591A3 (nl) 1993-10-05 1993-10-05 Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting.

Country Status (6)

Country Link
US (1) US5561315A (nl)
EP (1) EP0646966B1 (nl)
JP (1) JP3801222B2 (nl)
KR (1) KR100347062B1 (nl)
BE (1) BE1007591A3 (nl)
DE (1) DE69431782T2 (nl)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6777773B2 (en) * 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
JP5015420B2 (ja) * 2003-08-15 2012-08-29 旺宏電子股▲ふん▼有限公司 プログラマブル消去不要メモリに対するプログラミング方法
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
CA2520140C (en) * 2004-05-06 2007-05-15 Sidense Corp. Split-channel antifuse array architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224418A1 (en) * 1985-11-29 1987-06-03 Fujitsu Limited A programmable element for a semiconductor integrated circuit chip
JPS62136038A (ja) * 1985-12-09 1987-06-19 Nec Corp 不純物濃度測定方法
US4876220A (en) * 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US4881114A (en) * 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599388B1 (en) * 1992-11-20 2000-08-02 Koninklijke Philips Electronics N.V. Semiconductor device provided with a programmable element
EP0599390A3 (en) * 1992-11-20 1995-01-18 Koninkl Philips Electronics Nv Semiconductor device with a number of programmable elements.
US5416343A (en) * 1992-11-20 1995-05-16 U.S. Philips Corporation Semiconductor device provided with a number of programmable elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224418A1 (en) * 1985-11-29 1987-06-03 Fujitsu Limited A programmable element for a semiconductor integrated circuit chip
JPS62136038A (ja) * 1985-12-09 1987-06-19 Nec Corp 不純物濃度測定方法
US4876220A (en) * 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US4881114A (en) * 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 11, no. 359 (E - 559) 21 November 1987 (1987-11-21) *

Also Published As

Publication number Publication date
JPH07283374A (ja) 1995-10-27
KR950012740A (ko) 1995-05-16
DE69431782T2 (de) 2003-07-03
EP0646966B1 (en) 2002-11-27
DE69431782D1 (de) 2003-01-09
EP0646966A1 (en) 1995-04-05
KR100347062B1 (ko) 2002-11-29
JP3801222B2 (ja) 2006-07-26
US5561315A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
BE1007591A3 (nl) Programmeerbare halfgeleiderinrichting alsmede programmeerbaar halfgeleidergeheugen omvattende een dergelijke halfgeleiderinrichting.
US8951879B2 (en) Method for producing a protective structure
DE69634837T2 (de) Halbleiterbauteil mit pnpn Struktur
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
KR100448293B1 (ko) 메모리 셀 장치 및 그 제조 방법
TW441104B (en) Electrical programmable non-volatile memory-cells arrangement
DE102008064686B4 (de) Halbleitervorrichtung
EP0034166B1 (en) Semiconductor embedded layer technology
DE102008024464B4 (de) Halbleitervorrichtung
DE112010002754T5 (de) Halbleitervorrichtung
DE10335813B4 (de) IC-Chip mit Nanowires
NL8105920A (nl) Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL8401983A (nl) Halfgeleiderinrichting met verhoogde doorslagspanning.
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102019102371A1 (de) Transistoranordnung und verfahren zum betreiben einer transistoranordnung
BE1008052A3 (nl) Halfgeleiderinrichting.
US4254427A (en) Semiconductor device having a compact read-only memory
CN104134692B (zh) 横向功率半导体器件和用于制造横向功率半导体器件的方法
NL8303441A (nl) Geintegreerde schakeling met komplementaire veldeffekttransistors.
US4011580A (en) Integrated circuit
US4965643A (en) Schottky diode for integrated circuits
NL8204105A (nl) Halfgeleiderinrichting.
KR20010107919A (ko) 수직 구조의 파워 반도체 소자
US4494218A (en) Read only memory using series connected depletion transistors as bus lines

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: PHILIPS ELECTRONICS N.V.

Effective date: 19951031