Circuit d'horloge
La présente invention concerne une sorte de
<EMI ID=1.1>
Le circuit actuel d'horloge ou de temporisation analogique utilise en général la résistance R
et le condensateur C comme composants à heure fixe.
La résistance R et le condensateur C constituent
un réseau résistance-capacité, connecté entre la
tension constante pour faire la charge ; puis on
utilise un comparateur pour établir une comparaison
entre la tension élevée par suite de la charge sur
le condensateur et une tension de référence constante ; par ici, ce comparateur fait sortir un
résultat comparé (niveau haut ou bas), destiné à
contrôler un interrupteur (tels que thyristors,
relais, etc.), ou pour ailleurs. La tension du condensateur s'élève selon la courbe d'indice; par
suite, sur la courbe, l'approche à la gamme linéaire
est plus étroite.Si l'on désigne la tension de référence dans cette gamme, alors le comparateur fait
sortir le temps de retournement, c'est-à-dire que le
temps à heure fixe est très court (inférieur à la constante du temps de charge de ce réseau résistance-capacité); si la tension de référence est en
dehors de cette gamme, alors, en raison de la linéarité moins bonne de cette tension, il en résulte
que la précision à heure fixe s'abaisse. Un moyen pour agrandir d'ordinaire la gamme à heure fixe fournie par le circuit d'horloge consista à augmenter, dans le réseau résistance-capacité, la valeur de la résistance et du condensateur, mais, après usage de résistances et de condensateurs très forts, la précision de la valeur de la résis-
<EMI ID=2.1>
d'ailleurs, des condensateurs plus grands peuvent aussi avoir une fuite électrique plus grande lorsque le courant de charge est plus petit ; le courant de fuite du condensateur peut môme atteindre
<EMI ID=3.1>
peut alors provoquer l'inefficacité du circuit.
Pour résoudre ledit problème, on expose ici une sorte de nouveau circuit d'horloge ou de temporisation analogique. Ce circuit basé sur le prin-
<EMI ID=4.1>
dire la réponse totale du circuit linéaire est la somme de chacune des réponses d'entrée) modifie la charge du réseau résistance-capacité sous tension constante (charge sous tension constante) qu'on utilise à l'avance, en charge du circuit intégral sous tension variable (charge sous tension variable), c'est-à-dire charger un circuit intégral avec la tension d'impulsion ayant un certain rapport des temps. Dans le circuit d'horloge de la présente invention, un générateur de tension d'impulsion fait sortir le signal de tension ayant un certain rapport des temps , appliqué à un circuit de charge pour le charger, fait sortir un premier signal de tension élevé par suite de la charge. Un générateur de tension de référence fait sortir un deuxième signal de tension.
Un comparateur, en établissant une comparaison entre ces deux signaux de tension, fait sortir un signal comparé. En outre, on peut encore établir un dispositif de remise en place pour que le circuit de charge décharge après l'arrivée du temps à heure fixe, pour remettre ce circuit à l'état initial.
Ainsi, l'objet essentiel de la présente invention consiste à fournir un circuit d'horloge analogique ayant un domaine plus large d'heure fixe.
Un autre objet de la présente invention consiste à fournir un circuit d'horlog� analogique demandé plus bas par les composants à heure fixe.
Ces objets de la présente invention ainsi que d'autres deviendront plus évidents sur les figures ci-jointes et dans la description détaillée.
<EMI ID=5.1> horloge de la présente invention;
- la figure 2 montre un exemple d'exécution du circuit d'horloge de la présente invention ;
- la figure 3 montre un autre exemple d' exécution du circuit d'horloge de la présente invention ; <EMI ID=6.1>
Sur la figure 1, on voit que le générateur de signal d'impulsion 1 produit un signal de tension ayant un certain rapport des temps, appliqué au circuit de charge 2, ce dernier et le générateur de tension de référence 3 produisant respec-
<EMI ID=7.1>
parateur 4 établissant une comparaison entre ces deux signaux de tension, fait sortir un signal
<EMI ID=8.1> <EMI ID=9.1>
deuxième niveau. Le signal comparé Vo peut être utilisé pour contrôler les interrupteurs connectés dans les autres dispositifs, tels que thyristors, relais, etc. (non représentés sur la figure 1). Le dispositif de remise en place 5 peut être utilisé après l'arrivée du temps à heure fixe en déchargeant le circuit de charge pour remettre ce circuit à l'état initial, c'est-à-dire à l'état d'avant la charge .
La figure 2 montre un exemple d'exécution du circuit d'horloge de la présente invention. Ce circuit d'horloge comprend un générateur de signal d'impulsion 1. Le générateur de signal d'impulsion
1 comprend deux amplificateurs opérationnels LM1
<EMI ID=10.1>
terre de la résistance R1, passant en même temps la résistance R, , est reliée à sa propre borne de sortie. Les bornes d'entrée hors de phase des
<EMI ID=11.1>
reliant aux bornes de déplacement de la résistance variable R, les deux bornes de la résistance variable R sont respectivement reliées au pôle négatif
<EMI ID=12.1>
constituent le générateur de tension de référence 3, partage une tension constante V2 qui eat appliquée
à la borne d'entrée en phase de l'amplificateur opé- <EMI ID=13.1>
Le générateur de signal d'impulsion 1 fuit sortir à la borne de sortie de l'amplificateur opération-
<EMI ID=14.1>
R2 , on peut modifier la fréquence d'impulsion. Tandis qu'en réglant la résistance R, on peut alors modifier le rapport des temps du signal d'impulsion.
Le circuit de charge 2, chargé par ledit signal de tension d'impulsion, produit un signal
<EMI ID=15.1>
cuit de charge 2 comprend une sorte de circuit in-
<EMI ID=16.1>
la résistance R6 et la diode D4 . La dioa� D4 et
<EMI ID=17.1>
charger, il peut seulement maintenir sa propre tension.
Le dispositif comparé 4 comprend un ampli-
<EMI ID=18.1> <EMI ID=19.1>
sa borne de sortie.
Le dispositif de remise en place 5 est ici
un circuit Schmidt qui est utilisé, après que la charge au condensateur C2 ait atteint une certaine tension, pour déchargent remettre à l'état initial d'avant la charge. Ce dispositif comprend un ampli-
<EMI ID=20.1>
d'entrée en phase de l'amplificateur opérationnel LM4 , reliée aux points de connexion des résistances
<EMI ID=21.1>
l'amplificateur opérationnel LM4. En outre, la borne d'entrée en phase de l'amplificateur opéra-
<EMI ID=22.1>
V'3 abaissée (tension tournée' la limite inférieure du circuit Schmidt), la sortie de l'amplificateur opérationnel LM4 tourne au haut niveau et la dé-
<EMI ID=23.1>
La figure 3 montre un exemple d'exécution en variante de l'exemple d'exécution de la figure
2. Elle est analogue au circuit de la figure 2
du fait qu'on utilise le circuit Intégral Miller ayant une gamme linéaire plus large pour remplacer le circuit intégral RC de la figure 2 et qu'on utilise un interrupteur pour remplacer le circuit Schmidt de la figure 1. Le circuit intégral Miller
<EMI ID=24.1>
la source positive + \' ce et la terre. La borne d' entrée en phase de l'amplificateur opérationnel
<EMI ID=25.1>
La borne de sortie de l'amplificateur opérationnel LM3 est reliée à la borne d'entrée en phase du même amplificateur. Le circuit de charge 2 , en intégrant la tension d'impulsion de sortie du générateur de signal d'impulsion, fait sortir la tension V1 de bonne linéarité, en comparant avec la
<EMI ID=26.1> <EMI ID=27.1>
afin que la sortie du circuit intégral s'abaisse à zéro et remette à l'état d'avant la charge.
Les figures 4A, 4B et 4C comprennent les
<EMI ID=28.1>
et V2 dans les circuits des figures 2 et 3. Sur la figure 4A, on voit la forme d'onde de tension de la borne de sortie A du générateur do signal d'impulsion 1 de la figure 2 et de la figure 3 ; ici, c'est une sorte d'onde crénelée (ce peut être aussi une onde sinusoïdale ou une tension d'au- <EMI ID=29.1>
circuit de charge 2 fait sortir un signal de tension V1 en forme d'échelon , V2 est la tension de sortie du générateur de tension de référence 3.
<EMI ID=30.1>
Après un certain moment, en raison de la décharge du condensateur par le dispositif de remise en place 5, la tension de sortie V1 du circuit de charge s'abaisse à zéro ; en même temps, il s'en-
<EMI ID=31.1>
saute à zéro. Tout le circuit d'horloge entre dans une période prochaine à heure fixe.
Le temps de retard (c'est-à-dire le temps à heure fixe) de tout le circuit:
<EMI ID=32.1>
où m et n sont respectivement des unités d'impulsion de tension et d'intervalle d'impulsion dans le
<EMI ID=33.1>
sont respectivement l'intervalle d'impulsion et la largeur d'impulsion, si le rapport des temps de la tension d'impulsion est K, c'est-à-dire
<EMI ID=34.1>
D'après l'équation ci-dessus, on peut cons-
<EMI ID=35.1>
réel de charge du circuit de charge (car dans ce temps seulement, la tension de charge VA n'est pas zéro). Si la présente invention utilise les composants à heure fixe identiques au circuit d'horloge analogique déjà acquis, le temps à heure fixe du circuit d'horloge de la présente invention augmente alors K fois par rapport au temps à heure fixe du circuit déjà acquis. Par ailleurs, du fait que la
<EMI ID=36.1>
présente invention est meilleure (voir l'exemple d'exécution de la figure 3) et la gamme linéaire plus large, on peut ainsi agrandir le temps à heure fixe en élevant la valeur du deuxième signal
<EMI ID=37.1>
ment de la précision à heure fixe comme le circuit d'horloge déjà acquis. Quand même, dans l'exemple
<EMI ID=38.1>
fier le rapport des temps K de la tension de charge pour acquérir l'heure fixe au bon moment, ainsi on peut disposer la tension de référence V2 dans la gamme linéaire ou dans la gamme linéaire <EMI ID=39.1>
ver la précision de l'heure fixe. En outre, le circuit d'horloge de la présente invention n'a besoin d'utiliser que des résistances et des condensateurs généraux pour obtenir le temps à heure fixe plus long (plusieurs millisecondes à plusieurs dizaines d'heures) ; ceci abaisse alors les demandes des composants à heure fixe pour les résistances et les condensateurs.
REVENDICATIONS
1. Générateur de signal à heure fixe comprenant :
- un moyen destiné à produire un signal ayant un facteur de charge ajustable, ledit moyen de production du signal comprenant un générateur d'impulsions pour produire ledit signal consistant en une série d'impulsions identiquement formées, ainsi que le moyen destiné à ajuster ledit facteur de charge dudit signal d'impulsion ;
- un moyen destiné à recevoir ledit signal d'impulsion et à produire un premier signal, le niveau de tension dudit premier signal étant une fonction du facteur de charge du signal d'impulsion reçu ;
- un moyen destiné à fournir un deuxième signal avec un niveau de tonsion prédéterminant ;
- un moyen destiné à comparer ledit premier signal avec ledit deuxième signal et à produire un signal à heure fixe, ledit signal à heure fixe ayant un premier niveau de tension lorsque le niveau de tension dudit premier signal est plus haut que ledit niveau de tension prédéterminant dudit deuxième signal et ayant un deuxième niveau de tension lorsque le niveau de tension dudit premier signal est plus bas que ledit niveau de tension prédéterminant dudit deuxième signal.
2. Générateur de signal à heure fixe sui-
Clock circuit
The present invention relates to a kind of
<EMI ID = 1.1>
The current analog clock or timer circuit generally uses resistance R
and capacitor C as fixed time components.
Resistor R and capacitor C constitute
a resistance-capacity network, connected between the
constant voltage to charge; then we
uses a comparator to make a comparison
between the high voltage due to the load on
the capacitor and a constant reference voltage; over here, this comparator brings out a
compared result (high or low level), intended for
control a switch (such as thyristors,
relay, etc.), or elsewhere. The capacitor voltage rises according to the index curve; by
continuation, on the curve, the linear range approach
is narrower. If we designate the reference voltage in this range, then the comparator
exit the turnaround time, i.e. the
time at fixed time is very short (less than the constant of the charging time of this resistance-capacity network); if the reference voltage is in
outside this range, then, due to the poorer linearity of this voltage, it results
as the precision at fixed time drops. One way of ordinarily enlarging the fixed time range provided by the clock circuit was to increase, in the resistance-capacitance network, the value of the resistance and the capacitor, but, after using very strong resistors and capacitors , the precision of the resistance value
<EMI ID = 2.1>
moreover, larger capacitors can also have greater electrical leakage when the charging current is smaller; the leakage current of the capacitor can even reach
<EMI ID = 3.1>
can then cause the ineffectiveness of the circuit.
To solve this problem, a kind of new clock or analog timing circuit is exposed here. This circuit based on the main-
<EMI ID = 4.1>
say the total response of the linear circuit is the sum of each of the input responses) modifies the load of the resistance-capacitance network under constant voltage (load under constant voltage) that is used in advance, under load of the integral circuit under variable voltage (load under variable voltage), i.e. charge an integral circuit with the pulse voltage having a certain time relationship. In the clock circuit of the present invention, a pulse voltage generator outputs the voltage signal having a certain time relationship, applied to a load circuit to charge it, outputs a first high voltage signal by continuation of the charge. A reference voltage generator outputs a second voltage signal.
A comparator, by making a comparison between these two voltage signals, outputs a compared signal. In addition, it is also possible to establish a resetting device so that the charging circuit discharges after the arrival of time at a fixed time, to restore this circuit to the initial state.
Thus, the essential object of the present invention consists in providing an analog clock circuit having a wider domain of fixed time.
Another object of the present invention is to provide a clock circuit � analog requested below by fixed time components.
These and other objects of the present invention will become more apparent in the accompanying figures and in the detailed description.
<EMI ID = 5.1> clock of the present invention;
- Figure 2 shows an example of execution of the clock circuit of the present invention;
- Figure 3 shows another example of execution of the clock circuit of the present invention; <EMI ID = 6.1>
In FIG. 1, it can be seen that the pulse signal generator 1 produces a voltage signal having a certain time ratio, applied to the load circuit 2, the latter and the reference voltage generator 3 producing respectively
<EMI ID = 7.1>
parateur 4 establishing a comparison between these two voltage signals, outputs a signal
<EMI ID = 8.1> <EMI ID = 9.1>
second level. The compared signal Vo can be used to control the switches connected in other devices, such as thyristors, relays, etc. (not shown in Figure 1). The resetting device 5 can be used after the arrival of time at a fixed time by discharging the charging circuit to restore this circuit to the initial state, that is to say to the state before the charge .
FIG. 2 shows an exemplary embodiment of the clock circuit of the present invention. This clock circuit includes a pulse signal generator 1. The pulse signal generator
1 includes two LM1 operational amplifiers
<EMI ID = 10.1>
earth of resistor R1, at the same time passing resistor R,, is connected to its own output terminal. The out of phase input terminals of
<EMI ID = 11.1>
connecting to the displacement terminals of the variable resistor R, the two terminals of the variable resistor R are respectively connected to the negative pole
<EMI ID = 12.1>
constitute the reference voltage generator 3, shares a constant voltage V2 which is applied
to the phase input terminal of the operating amplifier <EMI ID = 13.1>
Pulse signal generator 1 is leaking out at the output terminal of the operation amplifier
<EMI ID = 14.1>
R2, you can modify the pulse frequency. While by adjusting the resistance R, it is then possible to modify the time ratio of the pulse signal.
The load circuit 2, charged by said pulse voltage signal, produces a signal
<EMI ID = 15.1>
load 2 includes a kind of circuit
<EMI ID = 16.1>
resistor R6 and diode D4. La dioa � D4 and
<EMI ID = 17.1>
charge, it can only maintain its own voltage.
The compared device 4 comprises an amplifier
<EMI ID = 18.1> <EMI ID = 19.1>
its output terminal.
The resetting device 5 is here
a Schmidt circuit which is used, after the charge to the capacitor C2 has reached a certain voltage, to discharge reset to the initial state before the charge. This device includes an amplifier
<EMI ID = 20.1>
input of the operational amplifier LM4, connected to the connection points of the resistors
<EMI ID = 21.1>
the LM4 operational amplifier. In addition, the phase input terminal of the operating amplifier
<EMI ID = 22.1>
V'3 lowered (voltage turned 'the lower limit of the Schmidt circuit), the output of the operational amplifier LM4 turns to high level and the
<EMI ID = 23.1>
Figure 3 shows an alternative embodiment of the embodiment of Figure
2. It is analogous to the circuit of figure 2
because we use the Miller integral circuit having a wider linear range to replace the integral RC circuit of figure 2 and that we use a switch to replace the Schmidt circuit of figure 1. The Miller integral circuit
<EMI ID = 24.1>
the positive source + \ 'ce and the earth. The operational amplifier's phase input terminal
<EMI ID = 25.1>
The output terminal of the operational amplifier LM3 is connected to the phase input terminal of the same amplifier. The load circuit 2, by integrating the output pulse voltage of the pulse signal generator, outputs the voltage V1 of good linearity, by comparing with the
<EMI ID = 26.1> <EMI ID = 27.1>
so that the integral circuit output lowers to zero and returns to the state before the load.
Figures 4A, 4B and 4C include the
<EMI ID = 28.1>
and V2 in the circuits of FIGS. 2 and 3. In FIG. 4A, we see the voltage waveform of the output terminal A of the pulse signal generator 1 of FIG. 2 and of FIG. 3; here, it's a kind of crenellated wave (it can also be a sine wave or a voltage of <EMI ID = 29.1>
load circuit 2 outputs a voltage signal V1 in the form of a step, V2 is the output voltage of the reference voltage generator 3.
<EMI ID = 30.1>
After a certain moment, due to the discharge of the capacitor by the resetting device 5, the output voltage V1 of the charging circuit drops to zero; at the same time, he
<EMI ID = 31.1>
jump to zero. The entire clock circuit enters a next period at a fixed time.
The delay time (i.e. time at fixed time) for the whole circuit:
<EMI ID = 32.1>
where m and n are respectively voltage pulse and pulse interval units in the
<EMI ID = 33.1>
are the pulse interval and the pulse width respectively, if the pulse voltage time ratio is K, i.e.
<EMI ID = 34.1>
According to the above equation, we can con-
<EMI ID = 35.1>
charging circuit actual load (because only in this time, the charging voltage VA is not zero). If the present invention uses the fixed time components identical to the analog clock circuit already acquired, the time at fixed time of the clock circuit of the present invention then increases K times with respect to the time at fixed time of the circuit already acquired. Furthermore, the fact that the
<EMI ID = 36.1>
present invention is better (see the exemplary embodiment of Figure 3) and the wider linear range, we can thus enlarge the time at a fixed time by raising the value of the second signal
<EMI ID = 37.1>
precision at a fixed time like the clock circuit already acquired. However, in the example
<EMI ID = 38.1>
trust the time ratio K of the charging voltage to acquire the fixed time at the right time, so you can have the reference voltage V2 in the linear range or in the linear range <EMI ID = 39.1>
ver the accuracy of the fixed time. In addition, the clock circuit of the present invention need only use resistors and general capacitors to obtain the time at a longer fixed time (several milliseconds to several tens of hours); this then lowers the demands of fixed time components for resistors and capacitors.
CLAIMS
1. Fixed time signal generator comprising:
- means for producing a signal having an adjustable load factor, said signal production means comprising a pulse generator for producing said signal consisting of a series of identically formed pulses, as well as means for adjusting said factor charging said pulse signal;
- means for receiving said pulse signal and producing a first signal, the voltage level of said first signal being a function of the load factor of the received pulse signal;
- means for providing a second signal with a predetermined tonsion level;
- means for comparing said first signal with said second signal and producing a fixed time signal, said fixed time signal having a first voltage level when the voltage level of said first signal is higher than said predetermined voltage level of said second signal and having a second voltage level when the voltage level of said first signal is lower than said predetermined voltage level of said second signal.
2. Fixed time signal generator