AT308428B - Rechenwerk zur Durchführung der vier Grundrechnungsarten - Google Patents

Description

   <Desc/Clms Page number 1> 
 



   Die Erfindung betrifft ein Rechenwerk zur Durchführung der vier Grundrechnungsarten, vorzugsweise für Rechenmaschinen mit Tasteneingabe, bestehend aus integrierten Schaltungsbausteinen, die auf einer Schaltplatine angeordnet sind. 



   Ziel der Erfindung ist es vor allem, einen besonderen Aufbau für ein solches Rechenwerk zu schaffen, um mit nur sehr geringem Raum für dasselbe das Auslangen finden zu können. Dieses Rechenwerk dient zum Durchführen der Rechenoperationen und zum Erzeugen von Steuersignalen für ein Druckwerk zum Ausdrucken der Ergebnisse. 



   Die Erfindung schafft damit das Rechenwerk für einen binär codierten Elektronenrechner, der zum Addieren, Subtrahieren, Multiplizieren und Dividieren von Dezimalzahlen und in gewissem Ausmass zur automatischen Komma-Einstellung sowie zum Steuern des Ausdruckens von Endergebnissen mit bis zu zwölf Dezimalstellen geeignet ist. Die Dezimalstellen können einzeln nacheinander mit einer Geschwindigkeit ausgedruckt werden, die den Arbeitsvorgängen des Rechners entspricht. 



   Die angeführten Vorteile des Rechners der angegebenen Art werden dadurch erreicht, dass erfindungsgemäss die integrierten Schaltungsbausteine aus Halbleitergrundplatten bestehen, welche jeweils auf einer Oberfläche eine Mehrzahl von NAND-Schaltkreisen tragen, dass diese NAND-Schaltkreise durch Leiter, welche in verschiedenen Ebenen liegen, miteinander verbunden sind und dass diese Ebenen durch Isolierschichten aus Halbleitermaterial voneinander getrennt sind. 



   Weitere Merkmale der Erfindung werden an Hand der Zeichnungen erläutert, welche ein Ausführungsbeispiel des erfindungsgemässen Rechenwerkes betreffen. Hiebei zeigen   Fig. 1   das Aussengehäuse eines Rechners mit dem erfindungsgemässen Rechenwerk, Fig. 2 die mechanische Anordnung der Teile des Rechners 
 EMI1.1 
    1, Fig. 3Fig. 1.   Die Fig. 4 bis 7 zeigen die Logik-Kreise der integrierten Halbleiter-Schaltungsanordnung nach Fig. 2, Fig. 8 erläutert in einer Teildarstellung das Streifentransportsystem in   Fig. 1.

   Fig. 9   zeigt einen Stromkreis mit einem Gatter für die Logik-Kreise nach den Fig. 4 bis 7, Fig. 10 eine Schieberegisterschaltung der integrierten Halbleiter-Schaltungsanordnung nach Fig. 2, Fig. ll zeigt eine Registerschaltung, Fig. 12 die Verbindung von zwei für je 24 Bits bestimmten Schieberegistern der integrierten Halbleiter-Schaltungsanordnung nach Fig. 3, Fig. 13 ein für 24 Bits bestimmtes Schieberegister der integrierten Halbleiter-Schaltungsanordnung nach Fig. 3, Fig. 14 den Taktimpulsgeber eines Schieberegisters der integrierten Halbleiter-Schaltungsanordnung nach Fig. 3, Fig. 15 zeigt ein Blockdiagramm eines Steuerteiles, Fig. 16 in einem Blockschema den Drucksteuerteil der integrierten 
 EMI1.2 
 Logik-Kreisen nach den Fig. 4 bis 7, Fig. 19 das Gatter der Fig. 18, Fig. 20 einen Querschnitt nach der Linie A-A in Fig. 19, Fig.

   21 ein integriertes Halbleiter-Schieberegister der integrierten Halbleiter-Schaltungsanordnung nach Fig. 3 und Fig. 22 einen Querschnitt nach Linie A-A in Fig. 21. Die Fig. 23 und 24 zeigen den zeitlichen Ablauf der Befehle für die Zifferneingabe sowie den Additions- und den Subtraktionsvorgang in dem Rechner nach Fig. 1. 



     Fig. 1   zeigt das Aussengehäuse --2-- eines tragbaren Klein-Rechners. In dieser Ausführungsform erfolgt 
 EMI1.3 
 



  Das ausgedruckte Resultat wird durch das mit einer Lupe versehene   Fenster--l--gelesen.  
Gemäss Fig. 2 sind die 18 Eingabetasten 0 bis 9, +,-, X, C, E, P   und "." in   dem   Gehäuse--2-   
 EMI1.4 
 übertragen werden kann, die unterhalb des   Codiergerätes-6--montiert   ist. Die übertragung der codierten Tastenbetätigung von der   Vorrichtung--6--auf   die Hauptelektronik--7--erfolgt über elektrische Verbindungen.

   Der zu bedruckende   Streifen--14--bildet   eine   Rolle--14'--,   die auf der Tragplatte   --10-- ruht.   Der zu bedruckende   Streifen --14-- bewegt   sich von der   Rolle --14'-- vertikal   durch den   Führungsblock--13--,   der das Band aus der Vertikalen in die Horizontale umlenkt, so dass das Band   --14--   an der Unterseite des thermischen   Druckwerkes--4--und   an dem   Lupenfenster-l-zum   Ablesen der gedruckten Informationen vorbei vorwärtsbewegt werden kann.

   Zwischen der Hauptelektronik 
 EMI1.5 
    --9-- vorhanden.--17   und 18--, der   Baustein--15--mit   der Hilfselektronik und das Streifentransportsystem--11--sind am Boden des   Gehäuses-2"-befestigt.   In der Wand des   Bodengehäuses --2"-- ist   ferner ein Stecker   --16-- für   eine Batterie-Ladeeinrichtung vorgesehen. Die   Tragplatte--10--sitzt   passend in dem Unterteil   --2"-- des   Gehäuses und wird von den Batterien-17 und   18--und   dem   Baustein--15--getragen.   Die   Tragplatte--10--besitzt   eine   Ausnehmung-10'--,   welche die   Streifentransporteinrichtung-11--   

 <Desc/Clms Page number 2> 

 freilegt.

   Der   Streifen--14--bewegt   sich aus dem   Führungsblock--13--heraus   über das elastische   Andrückglied--19--und   durch die   Öffnung --42-- und   tritt an der Aussenseite des   Gehäuses--2--   durch eine Öffnung in der Seite des   Gehäuses--2--.   Oberhalb der   Tragplatte--10--ist   eine aus isolierendem Plexiglas bestehende   Schutz-oder Abdeckplatte--8--angeordnet,   welche die Tragplatte - von der   Hauptelektronik-7-trennt.   Die zwischen den   Stromversorgungsbatterien-17   und 
 EMI2.1 
 verbunden. 



   Die Hauptelektronik des Rechners wird von einer integrierten Halbleiter-Schaltungsanordnung gebildet, die im wesentlichen in einer Ebene liegt und den Steuer- und den Rechenteil des Rechners umfasst. Der Rechenteil dient zur Durchführung der Rechenoperationen mit den in den Rechner eingegebenen Zahlen und der Steuerteil zum Erzeugen der Steuersignale und Zeitsteuersignale, die für die einwandfreie Durchführung der Rechenoperationen, das Ausdrucken der eingegebenen Daten und der Resultae und den Streifentransport erforderlich sind.

   Die integrierte Halbleiter-Schaltungsanordnung ist parallel zu dem tastengesteuerten Codiergerät   - -6-- angeordnet.   Diese beiden Teile befinden sich in allgemein parallelen, übereinanderliegenden Ebenen, so dass das Codieren der Eingabe und die Steuer- und Rechenoperationen in dem Rechner in einem sehr kleinen Raum durchgeführt werden. 



   Die mit Hilfe der Tasten eingegebenen Daten werden von dem tastengesteuerten   Codiergerät--6--   elektrisch codiert und dann an die integrierte Halbleiter-Schaltungsanordnung abgegeben, in der die verschiedenen Rechenoperationen durchgeführt und die Steuersignale erzeugt werden, die zur Steuerung des thermischen   Druckwerkes--4--und   des Streifentransportsystems--11--erforderlich sind. 



   Die integrierte Halbleiter-Schaltungsanordnung ist in Fig. 3 dargestellt und besitzt vier integrierte Halbleiter-Kreise, die in den Bereichen--73 bis 75--angeordnet sind, ferner drei integrierte   Halbleiter-Schieberegister--SRI,   SR2, SR3--und zwei   Widerstände--69   und 70--. Alle diese Teile sind in der nachstehend beschriebenen Weise miteinander verbunden und auf der   Isolierplatte--7'--angeordnet.   



   Fig. 4 zeigt ein Logikschema mit   einhunderteinundfünfzig   NICHT-UND-Gattern, die in der dargestellten Weise miteinander zu dem integrierten Halbleiter-Kreis verbunden sind, dessen Substrat in dem Bereich--75-in Fig. 3 montiert ist. 



   'Fig. 5 zeigt ein Logikschema mit einhundertzweiunddreissig NICHT-UND-Gattern, die in der dargestellten Weise miteinander zu einem integrierten Halbleiter-Kreis verbunden sind, dessen Substrat in dem in Fig. 3 mit - bezeichneten Bereich montiert ist. Fig. 6 zeigt ein Logikschema mit   einhundertfünfunddreissig   NICHT-UND-Gattern, die in der dargestellten Weise miteinander verbunden sind und deren Substrat in dem in   Fig. 3 mit --72-- bezeichneten   Bereich montiert ist. Fig. 7 zeigt ein Logikschema mit einhundertsechzehn NICHT-UND-Gattern, die in der dargestellten Weise miteinander verbunden sind und zu einem integrierten Halbleiter-Kreis gehören, dessen Substrat in dem in Fig. 3 mit--73--bezeichneten Bereich montiert ist. 



   Alle in den Fig. 4 bis 7 gezeigten NICHT-UND-Gatter sind gleich ausgebildet und haben die in Fig. 9 gezeigte Schaltung. Das NICHT-UND-Gatter enthält sechs pnp-Transistoren, zwei npn-Transistoren und zwei Widerstände in der in Fig. 9 gezeigten Schaltung mit sechs Eingangsanschlüssen, einem Erdanschluss und einem Anschluss für eine Kollektorspannung von +3 V. Die Kollektor- und die Basiselektrode des Transistors-T35sind kurzgeschlossen und wirken zusammen wie eine Diode mit einem pn-Übergang. Diese Diode ist zwischen 
 EMI2.2 
 Null-Spannung. Von den Gattern gemäss den Fig. 4 bis 7 werden nicht alle Eingänge der in Fig. 9 gezeigten Schaltung verwendet. In den Fig. 4 bis 7 sind nur die verwendeten Eingänge dargestellt. Beispielsweise werden 
 EMI2.3 
 



   Die einzelnen NICHT-UND-Gatter sind ferner in manchen Fällen so miteinander verbunden, dass sie Kippschaltungen und Zähler bilden. Beispielsweise sind die in Fig. 6 in dem   Block --317-- gezeigten   NICHT-UND-Gatter so miteinander verbunden, dass sie ein Flipflop bilden, und sind die in Fig. 7 in dem Block   -     gezeigten   NICHT-UND-Gatter so miteinander verbunden, dass sie einen sechzehnstelligen Zähler bilden. 



   Jeder integrierte Halbleiter-Logikkreis nach den Fig. 4 bis 7 ist in der Oberfläche eines   p-Siliciumsubstrats   ausgebildet. Dieses Substrat hat den gewünschten spezifischen Widerstand. Zur Ausbildung des Stromkreises wendet man die Planartechnik an. Dabei wird durch Wärmeeinwirkung bewirkt, dass auf dem Siliciumsubstrat ein Siliciumoxydfilm wächst. Zu diesem Zweck wird das Substrat in einen auf erhöhter Temperatur befindlichen 

 <Desc/Clms Page number 3> 

 Ofen eingebracht und ein Oxydationsmittel über das Substrat geführt. Der dabei gebildete Siliciumoxydfilm ist eine Maske gegenüber den Verunreinigungen, die später in das Substrat hineindiffundiert werden.

   In dem Oxydfilm werden Löcher erzeugt, durch die hindurch danach die Diffusionsvorgänge durchgeführt werden können, die zur Bildung der Transistoren, Widerstände und der   pn-Übergänge   führen. Diese Löcher bilden Muster der gewünschten Bestandteile und der   pn-Übergänge   und werden durch ein photolithographisches Verfahren hergestellt. Ein ähnliches photolithographisches Verfahren dient zur Herstellung der Kontakte und der Verbindungen zwischen den Schaltelementen. Beispielsweise wird mit Hilfe eines Kontaktsystems aus Molybdän-Gold-Molybdän (Mo-Au-Mo) über dem Oxydfilm ein Metallmuster ausgebildet, das die Schaltelemente in der in Fig. 9 gezeigten Weise miteinander verbindet, so dass die NICHT-UND-Gatter entstehen, die in den Logikkreisen der Fig. 4 bis 7 miteinander verbunden sind.

   Dieses Metallmuster besitzt Leiterstreifen, die auf dem Oxydfilm vorhanden sind und sich in öffnungen erstrecken, die in dem Oxydfilm vorhanden sind. Durch diese Öffnungen hindurch sind die Leiterstreifen mit den Schaltelementen verbunden, die dadurch entsprechend der Fig. 9 geschaltet sind. Das Metallmuster besitzt ferner Kontaktflächen, die so miteinander verbunden werden, dass die Logik-Kreise der Fig. 4 bis 7 erhalten werden. 



   Fig. 18 zeigt das p-Silicium-Substrat-89--, das den gewünschten spezifischen Widerstand hat und auf dessen Oberfläche die   NICHT-UND-Gatter--90--ausgebildet   sind. Fig. 19 zeigt in einer Draufsicht eines der NICHT-UND-Gatter-90-, die auf der Oberfläche des   Substrats --89-- ausgebildet   sind, und das metallische Verbindungsmuster, das die Schaltelemente des NICHT-UND-Gatters in der gewünschten Schaltung nach Fig. 9 verbindet. Das   NICHT-UND-Gatter-90-besitzt   sechs doppelt diffundierte pnp-Transistoren   - 91   bis 96--, zwei dreifach diffundierte   npn-Transistoren-T34, T35--und   einen diffundierten   n-Widerstand-R33, R33A--mit   einer   Mittelanzapfung --97-- zum   Anlegen der Spannung von +3 V.

   Die p-Kollektoren der Transistoren--91 bis   96--sind   einstückig und alle in dem p-Substrat--89--miteinander verbunden. Das   p-Substrat--89--ist   durch den   Metallstreifen --100-- geerdet,   der für Gleichstrom mit der oberen Halbleiterfläche des   Substrats--89--verbunden   ist. Der   pnp-Transistor--93-besitzt   beispielsweise 
 EMI3.1 
    --90-- sind- -R33, R33A--,   dem n-Kollektor   von-T34-und   den n-Basisbereichen der Transistoren-91 bis 96-diffundiert worden ist.

   Der   Transistor--T35--besitzt   ferner den diffundierten   n-Emitterbereich-T35E--.   Die Emitter der Transistoren--91 bis   96--sind   alle miteinander und mit der Basis des Transistors--T35-durch den   Leiterstreifen --99-- verbunden.   Gemäss Fig. 20 schliesst der   Leiterstreifen --99-- den   
 EMI3.2 
 --101-- mitTransistoren--91 bis   96--ist   je ein Streckmetallkontakt verbunden, der in einer verbreiterten Kontaktfläche endet und in Fig. 19 mit "Eingang" bezeichnet ist. Mit der Kollektorelektrode des   Transistors --T34-- ist   ein Streckmetallkontakt verbunden, der in einer verbreiterten Kontaktfläche endet und als"Ausgang"bezeichnet ist. 



  Das   NICHT-UND-Gatter-90-hat   daher die in Fig. 9 gezeigte Schaltung. Auf dem Siliciumoxydfilm sind sechs als "Eingang" bezeichnete Eingangsanschlüsse vorhanden, ferner eine metallische Kontaktfläche für den Erdanschluss (Streifen-100-), eine metallische   Kontaktfläche "Ausgang" als   Ausgangsanschluss, und eine metallische   Kontaktfläche "+3 V" zum   Anlegen der Spannung von +3 V. Auf diese Weise sind die Schaltelemente jedes NICHT-UND-Gatters des integrierten Halbleiter-Kreises auf einer ersten Verbindungsebene miteinander verbunden. 



   Fig. 20 zeigt einen Querschnitt nach der Linie A-A in Fig. 19. In Fig. 20 sind der dreifach diffundierte npn-Transistor--T35--, der Siliciumoxydfilm   SiO   auf der Oberfläche des   Siliciumsubstrats-89--und   die in der ersten Ebene angeordneten   Metallkontakte--99   und 101--erkennbar, die sich in Öffnungen des Siliciumoxydfilms erstrecken, mit dem Emitter verbunden sind und den   Kollektor-Basis-pn-Übergang   kurzschliessen. Ferner sind in Fig. 20 zwei weitere Verbindungsebenen durch eine zweite bzw. dritte Isolierschicht mit der   Bezeichnung"zerstäubtes Si02"dargestellt.   Nach der Verbindung der Schaltelemente zwecks Bildung der einzelnen NICHT-UND-Gatter werden diese auf einer zweiten und dritten Verbindungsebene zu den Logik-Kreisen der Fig. 4 bis 7 miteinander verbunden.

   Auf der zweiten Verbindungsebene sind in einer Richtung, z. B. N-S, verlaufende Leiterstreifen vorgesehen. In einer dritten Verbindungsebene sind Leiterstreifen vorgesehen, die in der zu den N-S-Leiterstreifen senkrechten Richtung 0-W angeordnet sind. Durch diese Leiterstreifen --N-S und   0-W-sind   die NICHT-UND-Gatter untereinander zu den Logik-Kreisen der Fig. 4 bis 7 verbunden. Fig. 20 zeigt die zweite Verbindungsebene, die von einem über der ersten Verbindungsebene angeordneten Isolierfilm und den in einer Richtung verlaufenden Leiterstreifen-130, 131 und   132-gebildet   wird. Danach wird über der zweiten Verbindungsebene eine dritte Isoliermaterialschicht vorgesehen, auf der Leiter angeordnet werden, die sich rechtwinkelig zu den Leitern der zweiten Ebene erstrecken.

   Die Isolierfilme der zweiten und dritten Ebene können aus mit Hochfrequenz zerstäubtem Siliciumdioxyd bestehen. Zur Bildung von Öffnungen in dem mit Hochfrequenz zerstäubten Siliciumdioxyd können photographische Verfahren der vorstehend 

 <Desc/Clms Page number 4> 

 beschriebenen Art angewendet werden. Auf diese Weise werden die Kontaktflächen für die Verbindung der NICHT-UND-Gatter miteinander freigelegt. 



   Eine ausführliche Beschreibung des Verfahrens zur Herstellung der NICHT-UND-Gatter in einer ersten Verbindungsebene und der Verbindung der NICHT-UND-Gatter in dem gewünschten Logik-Kreis in einer höheren Verbindungsebene ist in der am 5. Juni 1967 unter dem   Titel"Method   of Making Semiconductor Devices" von Jack S. Kilby eingereichten und auf die Patentinhaberin übertragenen USA-Patentschrift Nr. 645, 535 enthalten, auf die hier ausdrücklich Bezug genommen wird. 



   Eine ausführliche Beschreibung des Molybdän-Gold-Molybdän-Mehrschicht-Kontaktsystems zum Verbinden von Schaltelementen eines integrierten Halbleiter-Kreises ist in der am 30. Dezember 1966 unter dem Titel "Ohmic Contact and Multi-Level Interconnection System for Integrated Circuits" von Clark u. a. eingereichten und auf die Patentinhaberin übertragenen USA-Patentschrift Nr. 606, 064 enthalten, auf die hier ausdrücklich Bezug genommen wird. 



   Es sind somit vier integrierte Halbleiter-Kreise vorgesehen, die je einen der Logik-Kreise gemäss den Fig. 4 bis 7 bilden und Anschlüsse oder Kontaktblöckchen besitzen, die auf dem   Isolierftlm   der dritten Ebene am Umfang des Siliciumsubstrats angeordnet sind und den in den Fig. 4 bis 7 dargestellten Anschlüssen entsprechen. 



  Beispielsweise entsprechen gemäss Fig. 4 die Anschlüsse oder Kontaktblöckchen der integrierten Halbleiter-Kreise den   Anschlssssen-Kl, K2,.... RL, GKC, G2E,.... ADS, CP3,.... L1--.   



   Gemäss Fig. 3 besitzt die integrierte Halbleiter-Schaltungsanordnung eine Isolierplatte-7'--, die auf ihrer oberen und unteren Fläche mit Leitern bedruckt ist, welche die gewünschten Verbindungen zwischen den integrierten Halbleiter-Kreisen darstellen. Auf der Isolierplatte--7'--sind über einigen der auf deren Oberseite vorhandenen, gedruckten Leitern vier Isolierplatten-76, 77, 78 und 79-nebeneinander angeordnet, die je eine Ausnehmung-80, 81,82 und   83-besitzen,   die zur Aufnahme je eines der integrierten Halbleiter-Kreise dienen, welche die Logik-Kreise der Fig. 17, 18,16 und 15 bilden. Auf der oberen Fläche der Isolierplatten   - -76,   77,78 und 79-sind in einem Muster angeordnete Leiter-84, 85, 86-vorgesehen, die sich in die Ausnehmungen--80, 81,82 und 83--hinein und auf die obere Fläche der Isolierplatte--7'--erstrecken. 



   Beispielsweise die Isolierplatte--76--wird mit den ihr zugeordneten Leitern und ihrem integrierten Halbleiter-Kreis wie folgt hergestellt. Mit der oberen Fläche einer Isolierplatte--76--, die eine Ausnehmung   --80-- hat,   wird eine ununterbrochene, dünne Metallfolie verbunden, die sich über die Ausnehmung--80-und über die eine Seite der Isolierplatte--76--hinaus erstreckt. Auf beide Seiten der Metallfolie wird ein photographischer Ätzgrund aufgebracht. Aus dem auf der Oberseite der Metallfolie vorhandenen photographischen Ätzgrund wird ein Muster gebildet und die Metallfolie dann   z.

   B.   mit Hilfe von üblichen photolithographischen und Ätzverfahren derart geätzt, dass sie Leiterstreifen bildet, die sich über die 
 EMI4.1 
 Verbindungsebene werden den überstehenden Leiterstreifen gegenübergestellt und mit ihnen beispielsweise mit Hilfe von üblichen   Ultraschall-Schweissverfahren   verbunden. Das Halbleiter-Substrat des integrierten 
 EMI4.2 
 Halbleiter-Substrats eine Isolierschicht vorsehen, damit das Halbleiter-Substrat elektrisch von gedruckten Leitern isoliert ist, die auf der oberen Fläche der Isolierplatte-7'--im Bereich des Halbleiter-Substrats vorhanden sind. 



   Die integrierten Halbleiter-Kreise, welche die Logik-Kreise gemäss den Fig. 4 und 6 bilden, werden derart in 
 EMI4.3 
 Anschlüsse PRC, DTP,.... AS,   G2E-in Fig. 6   den entsprechenden Anschlüssen --PRC, DTP,.....AS, G2E-in Fig. 7 gegenüber. 



   Die mit den Leitern-84, 85,   86-und   den integrierten Halbleiter-Kreisen versehenen Isolierplatten   - 76   bis   79-werden   dann gemäss Fig. 3 nebeneinander auf der Oberseite der   Isolierplatte --7'-- montiert.   



  Jeder integrierte Halbleiter-Kreis besitzt mehrere horizontale Reihen von NICHT-UND-Gattern und ebensoviele Erdleiterstreifen--100-- (Fig. 18 und 19). In der dritten Verbindungsebene sind alle Erdleiterstreifenreihen durch einen darüberliegenden, senkrecht zu ihnen angeordneten Erdungsstreifen verbunden, der zu einem auf der Isolierplatte-76 bis   79-vorgesehenen Erdleiterstreifen   herausgeführt ist. Die Leiter-84, 85-sind an den Zwischenflächen der Isolierplatten-76 bis 69-miteinander verbunden. Die Leiter-86--, die sich über die Platten--76 bis 79--hinaus auf die obere Fläche der   Isolierplatte--7'--erstrecken,   sind mit 

 <Desc/Clms Page number 5> 

 gedruckten Leitern verbunden, die auf der oberen Fläche der Isolierplatte --7'-- vorgesehen sind. 



   Infolgedessen sind die Anschlussblöckchen in der dritten Verbindungsebene der integrierten Halbleiter-Kreise durch die Leiter--84, 85-mit den entsprechend bezeichneten Anschlüssen der Fig. 4 bis 7 verbunden. Die   Anschlüsse-Kl, K2,.... RL, GKC-in Fig. 4,   die Anschlüsse --DZ,DEC,....J,C-- in Fig. 6, die Anschlüsse --DPT,KOP,....RL,KGC-- in Fig.8 und die Anschlüsse 
 EMI5.1 
 miteinander verbunden. 



   Eine ausführliche Beschreibung des Aufbaues und der Montage beispielsweise der Isolierplatte--76--, der über sie vorstehenden Leiter und des ihr zugeordneten, integrierten Halbleiter-Kreises ist in der am 29. Juli 1966 von   Jack S.   Kilby eingereichten und auf die Patentinhaberin übertragenen USA-Patentschrift Nr. 568, 799 unter der Bezeichnung "Process for Packaging Multi Lead Semiconductor Devices and Resulting Products"enthalten. Auf diese Patentschrift wird hier ausdrücklich Bezug genommen. 



   Die Hauptelektronik --7-- besitzt ferner drei   Schieberegister--SRI,   SR2 und SR3--, die für je 24 Bits bestimmt und untereinander gleich sind und je vier parallelliegende Reihen mit je 6 Stufen besitzen, so dass die 4 Bits einer Zahl parallel eingegeben werden. Ferner sind den Schieberegistern Eingabe- und Ausgabe-Stromkreise zugeordnet, die in Fig. 11 dargestellt sind. Jedes Schieberegister,   z. B.-SRI--, besteht   daher aus den vier Reihen mit je sechs Schieberegisterstufen, den entsprechenden Eingabekreisen-T40 bis T47, R40 bis R47 und RB40 bis   RB46-und   den zugeordneten   Ausgabekreisen-T48   und T55 und R48 bis R55--. 



   An die   Eingänge --140, 142, 144, 146-- wird   zur Eingabe in das Schieberegister eine Binär-Eins oder Binär-Null angelegt. Durch eine Binär-Eins (positiver Impuls) an dem Eingang --40-- wird der Transistor   - -T40-- leitend   gemacht und der Transistor--T41--gesperrt, so dass die Kollektorspannung des Transistors   --T40--   niedriger ist als die Kollektorspannung des Transistors--T41--. Auf diese Weise wird in das Schieberegister eine Eins eingegeben. 



   Die Schaltung des Schieberegisters ist in Fig. 10 dargestellt. Die in ein   Speicher-Flipflop-FF1--   eingegebene Binärinformation wird unter Steuerung durch den   Tastimpuls--CPO--über   das Zwischenspeicher-Flipflop--FF2--in ein folgendes   Speicher-Flipflop--FF3-geschoben.   Das Schieben von Binärinformation von einer Speicherzelle zur andern erfolgt in dem Schieberegister unter Steuerung durch zweiphasige Taktimpulse. In dem einen Zustand des   Taktimpulses-CPO--wird   die Binärinformation aus der   Speicherzelle--FF1--in   die Zwischenspeicherzelle--FF2--geschoben. In einem zweiten Zustand des   Taktimpulses--CPO--wird   die Binärinformation aus der   Zwischenspeicherzelle-FF2--in   die folgende Speicherzelle--FF3--geschoben.

   Die   Speicherzelle --FF1-- und   die   Zwischenspeicherzelle--FF2-   bilden eine Stufe einer Stufenreihe des Schieberegisters. Zwischen einer Zwischenspeicherzelle--FF2--und einer   Speicherzelle--FF1   bzw. FF3--ist ein   Gatter--110   oder 111--vorgesehen, das unter Steuerung durch den Tastimpuls eine elektrische Verbindung in dem Schieberegister blockiert oder freigibt. 



   Der Spannungspegel des   Tastimpulses--CPO-wird   zwischen +1   und-l   V verändert, wobei der Pegel von +1 V der Normalzustand ist. Bei einem CPO-Pegel von +1 V haben die Transistoren--T65 und T66--des Zwischenspeichers--FF2--eine positive Kollektorspannung, so dass das   Gatter --11l-- gesperrt   ist und die Verbindung zwischen der Zwischenspeicherzelle--FF2--und der folgenden   Speicherzelle-FF3--   blockiert. An dem   Gatter--110--liegt   dagegen eine solche Vorspannung, dass eine elektrische Verbindung zwischen der   Speicherzelle--FF1--und   der Zwischenspeicherzelle--FF2--vorhanden ist, so dass die in der 
 EMI5.2 
 vorhanden ist und die Binärinformation aus der Zwischenspeicherzelle--FF2--in die   Speicherzelle-FF3-   geschoben wird.

   Der   Tastimpuls--CPO--steuert   somit das Schieben der Binärinformation von einer Speicherzelle in die andere. 



   Eine ausführliche Beschreibung des Schieberegisters nach Fig. 10 befindet sich in der am 3. Juli 1967 von Jerry D. Merryman eingereichten und auf die Patentinhaberin übertragenen USA-Patentschrift Nr. 650, 832 unter der Bezeichnung "Information Transfer System". Auf diese Patentschrift wird hier ausdrücklich Bezug genommen. 



   An die   Eingänge--140, 142, 144   und 146--werden vier Bits angelegt, die über die in Fig. ll gezeigten Eingabekreise gemäss Fig. ll an die erste Speicherzelle je einer der vier in Fig. ll gezeigten sechsstufigen Stufenreihen des Schieberegisters abgegeben werden. 



   Gemäss Fig. 14 wird der   Taktimpuls--CPO-an   die Emitter der   Zwischenspeicherzellen-FF2--   
 EMI5.3 
 

 <Desc/Clms Page number 6> 

 Taktimpulsgebers wird ein nachstehend beschriebenes Befehlssignal--CP1 oder   CP2--angelegt,   um den normalen CPO-Pegel von +1 V auf einen Pegel   von-l   V zu verändern. Die Transistoren--T60, T61 und   T62--sind   normalerweise gesperrt und werden beim Anlegen eines positiven   Impulses--CP1   oder CP2-leitend, so dass die Kollektorspannung   von-T62-auf   einen Pegel   von-l   V geht.

   Das integrierte   Schieberegister--SRI--besitzt   beispielsweise die vier Reihen von je sechs Schieberegisterstufen, die ihnen zugeordneten Eingabe- und Ausgabekreise nach   Fig. 11   und den Taktimpulsgeber nach Fig. 14. Die Schieberegister   - SRI,   SR2 und SR3--sind untereinander gleich und werden mit Hilfe der vorstehend beschriebenen Planartechnik hergestellt. Dabei werden die npn-Transistoren durch dreifache Diffusion gebildet, wird über dem Siliciumoxydfilm ein metallisches Verbindungsmuster in einer einzigen Ebene hergestellt und werden in der Oberfläche des Halbleiter-Substrats an den Stellen, an denen Leiter einander kreuzen, leitende Tunnel vorgesehen, wie dies in den vorstehend erwähnten USA-Patentschriften des Jack S. Kilby und des Jerry D. Merryman angegeben ist. 



   Fig. 22 zeigt in einer Draufsicht einen Teil eines integrierten Schieberegisters mit der Speicherzelle --FF1--, dem   Gatter--110--und   der   Zwischenspeicherzelle--FF2--gemäss Fig. 10   in der Oberfläche eines p-Silicium-Substrats-112--, das den gewünschten spezifischen Widerstand besitzt. Die 24 Stufen des Schieberegisters sind in derselben Weise in dem integrierten Halbleiter-Kreis angeordnet. Fig. 21 zeigt die dreifach diffundierten   npn-Transistoren--T63   bis T66--und die dreifach diffundierten npn-Gattertransistoren--T67 und T68--.

   Beispielsweise werden ein   Speicherzellentransistor--T65--und   ein   eintsprechender   Gattertransistor--T67--in einem gemeinsamen diffundierten n-Kollektorbereich derart ausgebildet, dass in dem Halbleitermaterial eine Gleichstromverbindung zwischen dem einen Ende des   Widerstandes--R65--und   dem Kollektorbereich der Transistoren--T65 und T67--vorhanden ist. Alle entsprechenden Speicherzellentransistoren, Gattertransistoren und Widerstände werden in der Oberfläche des Halbleitermaterials ähnlich aufgebaut. Der   Kollektor-Basis-np-Übergang   beispielsweise jedes   Gattertransistors--T67--ist   durch den Leiterstreifen--113--kurzgeschlossen.

   Es ist gezeigt, dass die   Gattertransistoren--114   und   115-in   den entsprechenden Kollektorbereichen der Speicherzellentransistoren--T63 und   T64--ausgebildet   sind und Information an die von den Transistoren-T63 und T64--gebildete Speicherzelle abgeben, weil die 
 EMI6.1 
 Siliciumoxydvilm umfasst die Leiterstreifen--113, 117--, sowie Leiter für die Erdung und für den CPO-Impuls. Diese Leiterstreifen bzw. Leiter verbinden die Schaltelemente in der gewünschten Weise.

   Der stark dotierte, diffundierte, n-leitfähige   Tunnel --116-- in   der Oberfläche des   Substrats --112-- verbindet   die beiden Enden der Metallstreifen für +3 V, so dass die Leiterstreifen, der Erdleiter und der CPO-Leiter den leitenden   Tunnel --116-- überkreuzen   und die 24 Speicherstufen, die Gatter und der Taktgeber des Schieberegisters in einer Ebene des Siliciumoxydfilms miteinander verbunden werden können. 



   Fig. 22 zeigt in einem Querschnitt nach der Linie A-A in Fig. 21 die dreifach diffundierten Transistoren   --T63   und 114--, die einen gemeinsamen, diffundierten n-Kollektorbereich haben, und einen Leiterstreifen   - -117--,   der den Kollektor-Basis-pn-Übergang des Transistors --114-- kurzschliesst. 



   Das metallische Verbindungsmuster auf dem Siliciumoxydfilm auf dem   Substrat--112--besitzt   verbreiterte Kontaktflächen zur Herstellung von Anschlüssen von aussen an den integrierten Halbleiter-Kreis. Auf der Oberfläche des Siliciumoxydfilms sind 17 Kontaktflächen vorhanden, u. zw. die Anschlüsse für +1, 5 V, die 
 EMI6.2 
    5mit-1, 5   V bezeichneten Anschlüssen in Fig. 14 entsprechen, die   Anschlüsse--CP1   oder CP2--, die den ebenso bezeichneten Anschlüssen in   Fig. 11   entsprechen, die   Anschlüsse--140, 142, 144   und 146--, die den ebenso bezeichneten Anschlüssen in Fig. ll entsprechen, acht Ausgangsanschlüsse, die den ebenso bezeichneten Anschlüssen in   Fig.

   11   entsprechen, sowie Anschlüsse für +3 V, die den ebenso bezeichneten Anschlüssen in   Fig. 11   und 14 entsprechen. Die drei integrierten Halbleiter-Schieberegister bilden eine flache, eingekapselte Scheibe mit siebzehn in einer Ebene liegenden, ebenen Leitern, die mit je einer der siebzehn Kontaktflächen verbunden sind und sich in bekannter Weise von den Seiten der flachen Scheibe auswärts erstrecken. 



   Gemäss Fig. 3 sind die drei integrierten Halbleiter-Schieberegister --SR1, SR2 und   SR3-auf   der Oberfläche der   Platte--7'--montiert   und ihre Zuleitungen mit gedruckten Leitern der Platte--7'-verbunden, so dass die gewünschten Verbindungen zwischen den Schieberegistern und den andern Schaltelementen der Hauptelektronik--7--vorhanden sind. 



   Die   Widerstände--69, 70--sind   ebenfalls auf der Isolierplatte --7'-- montier. Eine Stromquelle für 4, 5 V ist über Widerstände, die den   Widerständen--69, 70--in Fig. 3   entsprechen, so angeschlossen, dass an die Schieberegister --SR1,SR2-- über den   Widerstand --70-- und   an das   Schieberegister --SR3-- über   den   Widerstand--69--die   Spannung von +1, 5 V angelegt wird. Anschlüsse   für-1, 5   und +3 V sind ebenfalls mit den entsprechenden Anschlüssen der   Schieberegister--SRI,   SR2 und   SR3-verbunden.   



   Die Hauptelektronik ist so flach, dass in der beschriebenen Ausführungsform die integrierte Halbleiter-Schaltungsanordnung Abmessungen von 117 X 102 X 3, 2 mm hat. 

 <Desc/Clms Page number 7> 

 



   Die ebene integrierte Halbleiter-Schaltungsanordnung kann aber auch eine grosse einstückige Halbleiterscheibe besitzen, die kleiner ist als die Isolierplatte--7'--und deren Quadranten je einen der Logik-Kreise der Fig. 4 bis 7 bilden. Die dicht gruppierten Schaltelemente jedes NICHT-UND-Gatters an der Oberfläche der einstückigen Halbleiterscheibe können in einer ersten Verbindungsebene zu dem NICHT-UND-Gatter miteinander verbunden sein. Die NICHT-UND-Gatter jedes Quadranten können in mehreren Verbindungsebenen so miteinander verbunden sein, dass die Logik-Kreise nach den Fig. 4 bis 7 erhalten werden. 



  Die Logik-Kreise der einzelnen Quadranten können in einer weiteren Verbindungsebene miteinander verbunden sein. Zur Herstellung einer derartigen Hauptelektronik kann man mit Hochfrequenz zerstäubtes Siliciumdioxyd verwenden und photolithographische und Metallablagerungsverfahren anwenden, wie dies vorstehend beschrieben wurde. Die übrigen Verbindungen können von gedruckten Leitern auf der oberen oder unteren Fläche der 
 EMI7.1 
 grösseren, einstückigen Halbleiterscheibe angeordnet und in mehreren Verbindungsebenen miteinander verbunden werden können, während die übrigen Verbindungen von gedruckten Leitern auf der   Isolierplatte--7'--   gebildet werden. 



   Der Rechner kann noch weiter verkleinert werden, wenn man die Isolierplatte des tastengesteuerten 
 EMI7.2 
 Isolierplatte angeordnet sind, die integrierte Halbleiter-Schaltungsanordnung in der entgegengesetzten, parallelen, ebenen Fläche der gemeinsamen Isolierplatte angeordnet ist und die Verbindungen von Leitern gebildet werden, welche die gemeinsame Isolierplatte zwischen den parallelen Ebenen vertikal durchsetzen. Dabei wandelt das tastengesteuerte Codiergerät die mechanisch eingegebenen Informationen in elektrische Signale um, die dann an die integrierte Halbleiter-Schaltungsanordnung abgegeben werden, welche die Rechenoperationen durchführt und die Steuersignale erzeugt. 



   Man kann das Leitermuster des tastengesteuerten Codiergerätes derart vereinfachen, dass es die jeweils mit einer Taste eingegebene Information durch ein einziges, entsprechendes Kurzschlusssignal darstellt, anstatt dass die mit der Taste eingegebene Information nach dem Drei-Exzess-Code codiert wird. In diesem Fall kann die integrierte Halbleiter-Schaltungsanordnung Codiergatter enthalten, die das Kurzschlusssignal in die Binärsprache des Rechners umsetzen. 



   Gemäss Fig. 13 wirkt das   Schieberegister--SR3--als   das Operanden-Register des Rechenteiles des Rechners. Es besitzt die vier Bit-Eingänge entsprechend den   Eingängen --140, 142, 144   und 146--der Fig. 11, die acht Ausgänge entsprechend den Ausgängen in Fig. ll und den Taktimpulseingang--CP1--entsprechend dem   Anschluss-CP1   oder   CP2-in Fig. 14.   



   Gemäss Fig. 12 sind die Schieberegister--Srl und SR2--so miteinander verbunden, dass sie eine für 
 EMI7.3 
 und SR2--besitzt einen Taktimpulsgeber gemäss Fig. 14. Die miteinander verbundenen Eingänge dieser beiden Taktimpulsgeber bilden zusammen den   Anschluss-CP1--,   der dem   Eingang--CP1   oder   CP2-in Fig. 14   entspricht. Die Speicherregisteranordnung --SR1,SR2-- besitzt die vier   Eingänge --140, 142, 144   und 146-des   Schieberegisters--SRI--für   die vier Bits, die an die   Anschlüsse--140, 142, 144   und   146-in Fig. 22   angelegt werden.

   Jene vier der acht Eingänge des   Schieberegisters--SRI--,   die den vier in Fig. ll als Ausgänge bezeichneten Anschlüssen entsprechen, sind mit jenen vier Eingängen des   Schieberegisters--SR2-verbunden,   die den   Eingängen--140, 142, 144   und 146--entsprechen. Die acht Ausgänge des Schieberegisters--SR2entsprechen den acht Ausgängen in Fig.11. Die   Schieberegister--SRI   und SR2--sind daher in der in Fig. 12 
 EMI7.4 
 



   Gemäss der Fig. 13 besitzt das Operandenregister --SR3-- vier Eingänge --O1, 02,03 und 04--, die durch gedruckte Leiter auf der   Isolierplatte --7'-- mit   den   Anschlüssen-01,   02,03 und   04-in Fig. 4   verbunden sind. Die acht Ausgänge des   Operandenregisters--SR3--sind mit--Xl, XI,   X2,   X2,   X3, X3, X4 und   X4-bezeichnet   und durch gedruckte Leiter auf der   Isolierplatte --7'-- mit   den in Fig.

   4 ebenso 
 EMI7.5 
 

 <Desc/Clms Page number 8> 

 
Operandenregisters-SR3-istWirkungsweise
Der Rechner nach dem beschriebenen Ausführungsbeispiel ist ein binär codierter Dezimalrechner, der nach dem   Drei-Exzess-Binär-Dezimal-Code   arbeitet und zum Addieren, Subtrahieren, Multiplizieren und Dividieren und in gewissem Ausmass zur Kommaeinstellung geeignet ist. Der Rechner wird mit Hilfe der achtzehn Tasten - bedient. Für jede Zahl können in den Rechner sechs Ziffern eingegeben werden. Die zehn Zifferntasten 0 bis 9 dienen zur Eingabe der Zahl in das Operandenregister--SR3--. Beim Drücken einer Zifferntaste wird die entsprechende Ziffer auf den Streifen--14--gedruckt, auf dem somit alle eingegebenen Daten und die Resultate aufgezeichnet werden. Das   Operandenregister --SR3-- enthält   24 Bits in sechs Stellen. 



   Die acht Befehlstasten dienen zur Eingabe von verschiedenen Befehlen in den Rechner. Die Löschtaste C löscht alle Register in dem Rechenteil der   Hauptelektronik--7--und   setzt die Stromkreise in den Normalzustand zurück. Zum Aufzeichnen dieses Vorganges wird auf den Streifen ein C gedruckt, dem ein 
 EMI8.1 
 Resultat in dem Rechenwerksregister gespeichert. Zum Aufzeichnen dieses Vorganges wird auf den Streifen ein Plus-Zeichen gedruckt, dem ein Zwischenraum folgt. Beim Drücken der   Subtraktionstaste-wird   die in dem Operandenregister--SR3--gespeicherte Zahl von der in dem   Rechenwerksregister --SR1, SR2--   gespeicherten Zahl subtrahiert. Zum Aufzeichnen dieses Vorganges wird auf den   Streifen--14--ein   Minus-Zeichen gedruckt, dem ein Zwischenraum folgt.

   Beim Drücken der Drücktaste P wird die jeweils in dem   Rechenwerksregister --SR1, SR2-- gespeicherte   Zahl ausgedruckt. Der Druckvorgang wird auf dem Streifen nicht durch ein besonderes Zeichen dargestellt, sondern es werden bis zu zwölf Ziffern zuzüglich des Kommas auf den Streifen gedruckt. Dann folgen zwei Zwischenräume, welche diese Aufzeichnung von späteren Aufzeichnungen trennen. Durch den Druckvorgang wird der Rechner nicht gelöscht, so dass die in dem Rechenwerksregister gespeicherte Zahl weiteren Rechenoperationen unterworfen werden kann. Beim Drücken der Multiplikationstaste X wird die in dem Operandenregister gespeicherte Zahl mit der in dem Rechenwerksregister gespeicherten Zahl multipliziert.

   Auf den   Streifen--14--wird   ein X gedruckt, dem ein Zwischenraum folgt, worauf das Produkt gedruckt wird, das aus zwölf Stellen und dem Komma bestehen kann. Durch den Multiplikationsvorgang wird der Rechner automatisch gelöscht, so dass vor weiteren Rechenoperationen die Löschtaste nicht gedrückt zu werden braucht. Beim Drücken der Divisionstaste : wird die in dem Rechenwerksregister gespeicherte Zahl durch die in dem Operandenregister gespeicherte Zahl dividiert. Wie bei der Multiplikation erfolgt das Ausdrucken automatisch und es wird folgendes Format gedruckt :/, Zwischenraum, sechsstelliger Quotient, Zwischenraum, sechsstelliger Rest, zwei weitere Zwischenräume. Durch den Divisionsvorgang wird der Rechner gelöscht. Bei einem Divisionsvorgang werden keine Kommas gedruckt.

   Um einen überlauf zu verhindern, müssen die beiden zu dividierenden Zahleneingaben annähernd aufeinander ausgerichtet werden. Man kann dabei so vorgehen, dass die beiden zu dividierenden Zahleneingaben genau dieselbe Anzahl von gültigen Ziffern, bis zu sechs, haben. Wenn die Bedienung des Rechners die Zahlen nicht richtig aufeinander ausgerichtet hat und daher ein überlaufen erfolgt, erhält man kein zahlenmässiges Resultat, sondern wird der Rechner gelöscht und auf den Streifen ein--C--gedruckt. Wenn eine falsche Zahl 
 EMI8.2 
 Rechenwerksregister nicht verändert. Durch das Drücken der Kommataste werden die eingegebenen Zahlen mit Kommas versehen. Das Komma kann bei der Eingabe an einem von sieben gültigen Plätzen gesetzt werden, u. zw. vor allen eingegebenen Ziffern, nach allen eingegebenen Ziffern und an einem der fünf Plätze zwischen den möglichen fünf Stellen.

   Bei der Multiplikation kann das Komma in den beiden zu multiplizierenden Zahlen an verschiedenen Plätzen stehen. Bei der Addition und Subtraktion sollen die zu addierenden oder subtrahierenden Zahlen gleich viele Stellen nach dem Komma haben. Wenn für eine Rechenoperation in den eingegebenen Zahlen kein Komma gesetzt wird, werden die Zahlen als ganze Zahlen behandelt und enthält das Resultat kein Komma. 



  Bei Divisionsvorgängen enthält das Resultat kein Komma. Wenn es wegen der Aufzeichnung erwünscht ist, kann man das Komma bei der Eingabe setzen, doch werden die Kommas von dem Rechner nicht beachtet. 



   Die Bedienung des Rechners bei der Addition, Subtraktion, Multiplikation und Division durch das Drücken der entsprechenden Tasten wird nachstehend zusammenfassend angegeben : Addition' C, Löschen (wenn erforderlich) ; 12, 57 (Eingabe des ersten Operanden in das Operandenregister--SR3--) ; + (Addition des ersten Operanden zu der in dem   Rechenwerksregister --SR1, SR2-- gespeicherten Null) ;   3874, 06 (Eingabe des zweiten Operanden in das   Operandenregister-SR3-) ;   + (Addition des ersten und zweiten Operanden ; Speicherung des Resultats in dem Rechenwerksregister) ; P (Drucken des Resultats auf den Streifen-14-). 



  Subtraktion C, Löschen 

 <Desc/Clms Page number 9> 

 89307, 1 (Eingabe des ersten Operanden in das Operandenregister) ; + (Addition des ersten Operanden zu der in dem Rechenwerksregister gespeicherten Null) ; 300, 0 (Eingabe des zweiten Operanden in das Operandenregister) ; - (Subtraktion des zweiten Operanden von dem ersten Operanden ; Speicherung des Resultats in dem Rechenwerksregister) ; P (Drucken des Resultats auf den Streifen--14--). 



  Multiplikation C, Löschen 387, 684 (Eingabe des Multiplikators in das Operandenregister) ; + (Addition des Multiplikators zu der in dem Rechenwerksregister gespeicherten Null) ; 9, 04152 (Eingabe des Multiplikanden in das Operandenregister) ; X (Multiplikation des Multiplikators und Multiplikanden, Drucken des Resultats auf den Streifen, Löschen des
Rechners). 



  Division 3505, 25 (Eingabe des Dividenden in das Operandenregister) ; + (Addition des Dividenden zu der in dem Rechenwerksregister gespeicherten Null) ; 387, 684 (Eingabe des Divisors in das Operandenregister) ; : (Division des Dividenden durch den Divisor, Drucken des Resultats auf den Streifen, Löschen des Rechners) ;
Die Fig. 15 bis 17 zeigen im Blockschema die wichtigsten Bestandteile des Steuer- und Rechenteiles des Rechners. 



   Alle Operationen des Rechners, mit Ausnahme des Setzens des Kommas durch Drücken der Kommataste, werden mit Hilfe des in Fig. 15 gezeigten, zentralen Steuersystems durchgeführt, das die Taktimpulse und die Signale für die zeitliche Steuerung der Operationen des Rechners erzeugt. Der in Fig. 15 gezeigte Oszillator 
 EMI9.1 
    enthaltOszillators --311-- hat   eine Frequenz von 50 kHz und wird zusammen mit den   Befehlssignalen--SA,   PS und SS--an das   Gatter--205--angelegt.   Wenn die Befehlssignale-PS, SA und   SS-alle   einen hohen oder Eins-Pegel haben, wird das Ausgangssignal des   Oszillators--311--an   das   Takt-Flipflop --302-- angelegt,   das die in Fig. 7 in dem   Block--302--befindlichen   Gatter besitzt.

   Das   Takt-Flipflop--302-erzeugt   Rechteckimpulse--CL--und deren Komplement Von diesen Impulsen werden die Signale für die zeitliche Steuerung des Rechners abgeleitet. Die Befehlssignale--SA, PS und SS--werden von der Stromkreisanordnung im Inneren des Rechners erzeugt. 



   Der   S-Untersetzer --312-- umfasst   die in Fig. 7 in dem   Block--312--gezeigten   Gatter und stellt einen sechzehnstelligen Zähler zum Zählen der Taktimpulse-CL--dar. Der S-Untersetzer kann nur von eins bis sechzehn zählen. Die Steuerung der Operationen des Rechners erfolgt jedesmal, wenn der S-Umsetzer den 
 EMI9.2 
 



  Die acht   Signale--Tl,.... T4-- werden   an die   Decodiergatter--313--angelegt,   die in Fig. 7 in dem Block   -     gezeigt   sind und in Abhängigkeit von dem   Taktimpulskomplement--CL-des   Takt-Flipflops   - 302--und den   Ausgangssignalen des   S-Untersetzers--312--die   Signale zur Steuerung der verschiedenen, sich nicht wiederholenden Funktionen (Zifferneingabe, Addition, Subtraktion, Löschen, Fehler) des Rechners dienen. 



   Beispielsweise wird durch das Drücken der Additionstaste das   Befehlssignal--SS-verändert, d. h., dass   es auf einen hohen Pegel geht und einen einzigen Durchlauf des S-Untersetzers gestattet. Bei der Rückkehr des S-Untersetzers auf seinen normalen   Zählstand--S16--wird   das Befehlssignal--SS--wiederhergestellt, wodurch das   Gatter--205--gesperrt   und das Takt Flipflop--302--ausgeschaltet wird. Für folgende Operationen ist nur ein einziger Durchlauf des S-Untersetzers erforderlich : Addition, Subtraktion, Löschen, Fehler und Zifferneingabe. Beim Drücken jeder Taste, ausser der Kommataste, wird das Takt-Flipflop eingeschaltet. 



   Die Multiplikation, die Division und das Drucken sind sich wiederholende Vorgänge. Um zwei Zahlen miteinander zu multiplizieren, addiert der Rechner die in dem Operandenregister gespeicherte Zahl (den Multiplikanden) so oft zu der in dem Rechenwerksregister gespeicherten Zahl, wie dies der ebenfalls in dem Rechenwerksregister gespeicherten Zahl (Multiplikator) entspricht. Zur Division subtrahiert der Rechner wiederholt die in dem Operandenregister gespeicherte Zahl (den Divisor) von der in dem Rechenwerksregister gespeicherten Zahl (dem Dividenden), bis ein negatives Ergebnis erhalten wird, worauf der Divisor zu dem in dem Rechenwerksregister gespeicherten Rest addiert wird. Dann folgt ein Schiebevorgang. Diese Vorgangsfolge wird sechsmal wiederholt.

   Zum Drucken einer in dem Rechenwerksregister gespeicherten Zahl ist eine wiederholte Betätigung des Druckwerkes erforderlich, damit die einzelnen Ziffern der in dem Rechenwerksregister gespeicherten Zahl nacheinander gedruckt werden. 

 <Desc/Clms Page number 10> 

 



   Die Einrichtung zur Steuerung der Multiplikation und Division und des Druckvorganges ist in Fig. 5 schematisch dargestellt und umfasst einen M-Untersetzer, der von den Gattern gebildet wird, die in Fig. 5 in dem   Block--309--gezeigt   sind. Dieser M-Untersetzer wird nur bei der Multiplikation und Division und beim Druckvorgang verwendet. Der M-Untersetzer ist ein sechzehnstelliger Zähler, dessen 16   Zählstände--Ml   bis   M16-- durch   die   Vier-Bit-Codes --NI, NI, N2, N2,   N3,   N3,   N4 und N4-- dargestellt werden und zur zeitlichen Steuerung der Vorgänge bei der Multiplikation und Division und beim Drucken dienen. Der M-Untersetzer ist zum Unterschied von dem S-Untersetzer kein einfacher Zähler. 



   Der M-Untersetzer kann bei einem Zwischenzählstand angehalten werden und dann zu einem früheren Zählstand zurückkehren, so dass bestimmte Steuersignale wiederholt werden können. Dies ist notwendig, weil die Multiplikation aus einer wiederholten Addition und die Division aus einer wiederholten Subtraktion besteht. Die Steuereinrichtung für die Multiplikation und Division und den Druckvorgang besitzt ferner einen MD-Zähler, der die Gatter umfasst, die in Fig. 7 in dem   Block --308-- gezeigt   sind. Der MD-Zähler ist ein sechzehnstelliger Zähler, der die durchgeführten Teiloperationen zählt. Der M-Untersetzer steuert dagegen die Wiederholung der Operationen. Die Steuereinrichtung für die Multiplikation und Division und den Druckvorgang erzeugt Ausgangssignale, die neue Additions-, Subtraktions- und Druckvorgänge einleiten.

   Der Multiplikations- und Divisionsvorgang wird in Abhängigkeit von den   Befehlssignalen--KBM   und KBD--von dem Multiplikations-Flipflop--316--bzw. dem Divisions-Flipflop--315--in Fig. 6 eingeleitet. 



   Bei jedem Vorgang, bei dem ein Zeichen oder ein Zwischenraum gedruckt werden soll, werden drei monostabile Kippschaltungen nacheinander gezündet. Gemäss Fig. 16 kann ein Druckauslöseimpuls durch die Steuereinrichtung für die Multiplikation und Division und den Druckvorgang oder durch das Betätigen einer Taste erzeugt werden. Der Druckauslöseimpuls löst die erste monostabile Kippschaltung aus, die eine Haltezeit von etwa 40 msec hat. Danach wird die zweite monostabile Kippschaltung gezündet, die das Druckbefehlssignal - erzeugt, das an das thermische   Druckwerk--4--angelegt   wird. Die zweite monostabile Kippschaltung hat eine Haltezeit von etwa 10 msec, in der die ausgewählten Teile des thermischen Druckwerkes für das Drucken genügend erhitzt werden können.

   Danach wird die dritte monostabile Kippschaltung gezündet, 
 EMI10.1 
 -14-- an die Magnetspule --35-- angelegt--ADV-- (Fig. 7) der dritten monostabilen Kippschaltung wird dazu verwendet, um das erwünschte Befehlssignal--SOL--erscheinen zu lassen. 



   Fig. 17 zeigt in einem Blockschema den Rechenteil der Hauptelektronik der Fig. 3. Die eigentlichen Rechenoperationen werden im wesentlichen in dem   Rechenwerksregister --SR1, SR2-- für   48 Bits, dem   Operandenregister --SR3-- für   24 Bits und in dem   Serienaddierer --300-- durchgeführt,   der die in Fig. 4 in dem   Block--300--gezeigten   Gatter umfasst. Das Rechenwerksregister und das Operandenregister dienen zur Speicherung der eingegebenen Zahlen. Das   Rechenwerksregister --SR1, SR2-- speichert   das Resultat jeder Operation, so dass es bei der nächsten Operation verwendet werden kann. Das Operandenregister--SR3-speichert die als zweite eingegebene Zahl, die zu der in dem Rechenwerksregister gespeicherten Zahl addiert oder von ihr subtrahiert werden kann.

   Der Serienaddierer--300--verbindet das Operandenregister mit dem Rechenwerksregister. In dem Serienaddierer erfolgt die Addition von wahren oder komplementären binären Zahlen. Mit dem   Serienaddierer--300--ist   ein   ÜbeNrags-Flipflop --301-- verbunden,   das die in Fig. 4 in dem   Block--301--enthaltenen   Gatter enthält und den Übertrag speichert, wenn die Addition von zwei Ziffern eine Zahl über zehn ergibt, so dass dieser Übertrag addiert werden kann, wenn in dem Serienaddierer die beiden Ziffern der nächsthöheren Stelle addiert werden. Zur Subtraktion der in dem Operandenregister gespeicherten Zahl von der in dem Rechenwerksregister gespeicherten Zahl wird das Neun-Komplement der in dem Operandenregister gespeicherten Zahl zu der in dem Rechenwerksregister gespeicherten Zahl addiert.

   Dabei dient das   Übertrags-Flipflop--301--zur Zuführung   der zusätzlichen Binär-Eins, die für die mit Hilfe des Neun-Komplements durchgeführte Subtraktion erforderlich ist. 



   Das   L-Register --307-- besteht   aus den in Fig. 4 in dem   Block --307-- gezeigten   Gattern und dient als Puffer zwischen den Informationen, die in das Rechenwerksregister und das Operandenregister eingegeben bzw. von ihnen ausgegeben werden. Das L-Register ist ein Register für 4 Bits und dient ferner als ein sechzehnstelliger Zähler für die Anzahl der bei der Multiplikation und Division durchgeführten Additionen bzw. 



  Subtraktionen. 



   Die Funktionen des L-Registers bei der Eingabe, Ausgabe, Multiplikation oder Division werden durch die   Befehlssignale-RO,   RA, RS und   RR-gesteuert.   
 EMI10.2 
 an das L-Register abgegeben und in diesem gespeichert. 



   Die zu druckenden Ziffern--L--werden von dem   L-Register-307--seriell   an die Druckmatrix   - -314-- abgegeben,   welche die in Fig. 6 in dem   Block--314--gezeigten   Gatter umfasst, und von dieser an 

 <Desc/Clms Page number 11> 

 das thermische   Druckwerk--4--angelegt.   



   Die Gatteranordnungen--Gl bis   G4--steuern   die übertragung von Informationen innerhalb des Rechenteiles. Die   Gatteranordnung--Gl--umfasst   die in Fig. 4 in dem Block--303-, die Gatteranordnung --G2-- die in Fig. 15 in dem Block--304-, die Gatteranordung --G3-- die in Fig. 4 in dem Block 
 EMI11.1 
 



   Nachstehend wird die Eingabe einer Ziffer von 0 bis 9 in den Rechner an Hand der Fig. 17 und 23 beschrieben, aus denen die zeitliche Reihenfolge der Signale hervorgeht. Beim Drücken einer Zifferntaste wird die Ziffer in vier   Bits--K4,   K3, K2, Kl--codiert und in dem   L-Register --307-- gespeichert.   Die vier in dem L-Register--307--gespeicherten Bits werden zunächst in die   Druckmatrix--314--übertragen,   welche die Binärinformation decodiert und in eine Form umwandelt, in der sie von der Heizelementanordnung des 
 EMI11.2 
 --14-- gedrucktDruckmatrix angelegt, wenn die zweite monostabile Kippschaltung zündet. Dadurch wird der Druckmatrix mitgeteilt, dass eine Ziffer gedruckt werden soll.

   Nach dem Drucken der Ziffer auf den Streifen --14-- werden die vier Bits von dem   L-Register --307-- über   die   Gatteranordnung--G2--an   das Operandenregister   --SR3-- angelegt,   in dem sie am Ende der Zifferneingabe in der rechten Kolonne erscheinen. Die vier in dem   L-Register --307-- gespeicherten   Bits werden von den   Signalen-L4, L4,   L3, L3, L2,   L2,     Ll,     Ll-   dargestellt, wobei--Ll--das niedrigstwertige Bit ist. Die L-Signale am Ausgang des L-Registers werden an die   Druckmatrix-314-und   über die   Gatteranordnung-G2-an   das Operandenregister-SR3-abgegeben.

   Die Gatteranordung --G2-- decodiert die L-Signale und gibt die O-Signale an das Operandenregister ab. 
 EMI11.3 
    (Fig. 7)Befehlssignal--KCCB--auf   einen hohen Pegel geht und dem Rechner mitteilt, dass eine Ziffer eingegeben wird. Infolge des niedrigen Pegels des Befehlssignals --KBN-- geht auch das   Befehlssignal--SS--auf   einen hohen Pegel, so dass das Gatter --205-- geöffnet wird und das Takt-Flipflop--302--anlaufen und die Taktimpulse-CL--erzeugen kann. Dabei wird in Fig. 7 der Anschluss--KBN--geerdet, so dass der Ausgang des   Gatters--654--auf   einen hohen Pegel, der Ausgang des   Gatters --652-- auf   einen niedrigen Pegel und der Ausgang des   Gatters --653-- und   infolgedessen auch das   Befehlssignal--SS--auf   einen hohen Pegel geht.

   Wenn das Befehlssignal--KBN--auf das Erdpotential geht, erhält ferner das Befehlssignal   --TRIG-- einen   hohen Pegel, so dass die erste einstufige Kippschaltung ausgelöst und die Druckvorgangsfolge eingeleitet wird. Dabei wird in Fig. 5 der Anschluss --KBN-- gerrdet, so dass der Ausgang des Gatters 
 EMI11.4 
 undBefehlssignal--STP--, hat der Ausgang des   Gatters--674--und   daher auch das Befehlssignal-PS-einen niedrigen Pegel, so dass das Gatter --205-- gesperrt und das Takt-Flipflop --302-- ausgeschaltet wird. Während das Befehlssignal--PS--einen niedrigen Pegel hat, ist das Takt-Flipflop--302--ausgeschaltet und kann durch das Zünden der drei monostabilen Kippschaltungen die Druckvorgangsfolge durchgeführt, d. h. die Ziffer auf den Streifen gedruckt werden.

   Durch das Zünden der zweiten monostabilen Kippschaltung wird das 
 EMI11.5 
    --4-- angelegtMagnetspule --35-- angelegt   wird und einen Transport des   Streifens --14-- um   einen Zwischenraum veranlasst. Nach dem Ablauf der Haltezeit der dritten monostabilen Kippschaltung geht der Ausgang des Gatters --630-- auf einen hohen Pegel, so dass der Ausgang des   Gatters --640-- und   damit auch das Befehlssignal   --STP-- auf einen   niedrigen Pegel geht, wodurch der Ausgang des   Gatters --674-- und   damit auch das Befehlssignal--PS--auf einen hohen Pegel geht. Dadurch wird das   Gatter-205--geöffnet,   so dass das 
 EMI11.6 
 niedrigen Pegel, so dass das Takt-Flipflop--302--in der Normalstellung angehalten wird. Die Eingabe der Ziffer ist jetzt beendet.

   Wenn das Befehlssignal--KCCP--einen hohen Pegel hat, wird die in dem Operandenregister enthaltene Binärinformation in Umlauf versetzt und Binärinformation in das Operandenregister übertragen. Von den Taktimpulsen--CL-werden die elf   Taktimpulse--CP2--   abgeleitet, die an das Operandenregister angelegt werden, wenn das Befehlssignal--KCCP--einen hohen Pegel 
 EMI11.7 
 

 <Desc/Clms Page number 12> 

 --G2-- geöffnet--CP2--, d. h. im   Zeitpunkt --5CL--,   geht das   Befehlssignal-G2R--auf   einen niedrigen Pegel, so dass das Schieben blockiert wird, und geht das   Befehlssignal--G2K-auf   einen hohen Pegel, so dass die vier Bits --01, 02,03, 04--, welche die vier Bits in dem L-Register darstellen, an die linke Kolonne des Operandenregisters --SR3-- übertragen werden.

   Diese übertragung erfolgt im Zeitpunkt des sechsten   Taktimpulses--CP2--.   Die fünf darauffolgenden   Taktimpulse--CP2--schieben   die vier jetzt in der linken Kolonne des Operandenregisters befindlichen Bits in die rechte Kolonne des Operandenregisters, wenn der Pegel des   Befehlssignals--G2R--hoch   ist und ein Schieben der übrigen Binärinformation in dem Operandenregister gestattet. Die eingetragene Ziffer erscheint jetzt in der rechten Kolonne des Operandenregisters. 



   Nach dem Eintragen einer Zahl in das Operandenregister wird die Additions- oder Plus-Taste gerdückt. 



  Dadurch wird die in dem Operandenregister gespeicherte Zahl zu der in dem Rechenwerksregister gespeicherten Zahl addiert und wird das Resultat in dem Rechenwerksregister gespeichert. Auf den   Streifen--14--wird   ein Plus-Zeichen gedruckt, dem ein Zwischenraum folgt. Jetzt sei auf das Zeitsteuerungsdiagramm in Fig. 24 verwiesen. Beim Drücken der Plus-Taste geht das   Befehlssignal--KBA--auf   das Erdpotential, so dass das Befehlssignal--PRC--auf einen hohen Pegel geht (der Ausgang des   Gatters--482--in Fig. 6   geht auf einen hohen Pegel) und der Ausgang des   Gatters--686--in Fig. 7   auf einen niedrigen Pegel geht. Infolgedessen geht im Zeitpunkt des ersten   Taktimpulses-CL-das Befehlssignal-RC-auf   einen niedrigen Pegel.

   Da beim Drücken der Additionstaste das   Befehlssignal--KOP--auf   das Erdpotential geht, hat der Ausgang des Gatters   -   639-- einen hohen Pegel. Da auch das Befehlssignal--PRC--einen hohen Pegel hat, ist der Ausgangspegel des   Gatters --638-- niedrig,   so dass das   Befehlssignal-CST-auf   einen niedrigen Pegel geht und das Eingangsgatter--636--der ersten einstufigen Kippschaltung auslöst. Das im Zeitpunkt des ersten Taktimpulses--CL-auf einem niedrigen Pegel befindliche   Befehlssignal--RC--löst   das Additions-Flipflop --317-- (Fig. 6) aus, so dass der Ausgang des   Gatters --407-- auf   einen hohen Pegel geht. Da auch der Pegel des   Befehlssignals--PRC--hoch   ist, hat das   Gatter --409-- einen   niedrigen Ausgangspegel.

   Infolgedessen 
 EMI12.1 
    Pluszeichen-CodeBefehlssignals--PS--wird   der Druckvorgang durchgeführt und ist das Takt-Flipflop ausgeschaltet. Nach dem Zünden der dritten einstufigen Kippschaltung geht das Befehlssignal--STP--auf einen niedrigen Pegel, so dass das Befehlssignal--PS--auf einen hohen Pegel geht und das Takt-Flipflop in der vorstehend erläuterten Weise zündet. Beim Drücken der Additionstaste geht das   Befehlssignal-KBA-auf   einen niedrigen Pegel, so dass das 
 EMI12.2 
 Befehlssignal--AS--auf einen hohen Pegel geht. Die Befehlssignale--ADD, AS--bestimmen die Dauer des Additionsvorganges.

   Kurz nach dem elften Taktimpuls geht das   Befehlssignal--SAP--auf   einen 
 EMI12.3 
 Additionsvorganges werden zwölf Taktimpulse-CP1, CP2,   CP3-erzeugt,   welche die zwölf Schiebevorgänge in dem Operandenregister und dem Rechenwerksregister steuern. Nach dem zwölften Taktimpuls --CP1, CP2,   CP3--geht   das   Befehlssignal--CLS--auf   einen niedrigen Pegel, so dass auch die Befehlssignale 
 EMI12.4 
 zu den sechs Ziffern addiert, die durch die Befehlssignale--Y--auf der rechten Seite des Rechenwerksregisters dargestellt werden. Da sich das Befehlssignal--G3S--auf einem hohen Pegel befindet, 
 EMI12.5 
 Gatteranordnung--G3--erscheinenden Code, der an den Eingang des Rechenwerksregisters angelegt wird.

   Während der letzten sechs Taktimpulse--CP1, CP2, CP3-- befindet sich das   Befehlssignal--ADS--auf   einem hohen Pegel, so dass zu den sechs auf der rechten Seite des Rechenwerksregisters befindlichen, sequentiell über die   Gatteranordnung--G3--in   das Rechenwerksregister übertragenen Ziffern Nullen hinzugefügt werden. 



  Infolgedessen werden die zwölf in dem Rechenwerksregister gespeicherten Dezimalziffern sequentiell zu den sechs in dem Operandenregister gespeicherten Dezimalziffern und zu den sechs Nullziffern addiert und wird das zwölfstellige Resultat in dem Rechenwerksregister gespeichert. 

 <Desc/Clms Page number 13> 

 
 EMI13.1 
 zurückgestellt wird. 



   Fig. 24 erläutert ferner den zeitlichen Ablauf der Befehlssignale während eines Subtraktionsvorganges. Dabei treten die in den Klammern angegebenen Befehlssignale an die Stelle der links von ihnen stehenden. Beim Drücken der Minus-Taste geht das Befehlssignal--KBS--auf das Erdpotential, so dass das Befehlssignal -PRC-- am Ausgang des   Gatters --482-- (Fig. 6)   auf ein hohes Potential geht. Nach dem ersten Taktimpuls geht das   Befehlssignal--SC--am   Ausgang des Gatters-684-- (Fig. 7) auf einen niedrigen Pegel, so dass das   Flipflop --318-- gekippt   wird und der Ausgang des   Gatters --405-- auf   einen hohen Pegel geht.

   Infolgedessen geht das   Befehlssignal--KSB-am   Ausgang des   Gatters --405-- auf   einen niedrigen Pegel und wird der entsprechende Code auf die   Druckmatrix--314-übertragen,   so dass ein Minus-Zeichen auf den Streifen gedruckt werden kann. Das auf einem hohen Pegel befindliche Befehlssignal   --STP-- bewirkt   zusammen mit dem dritten Taktimpuls--CL-, dass das Befehlssignal--PS--auf einen 
 EMI13.2 
 einstufigen Kippschaltung geht das Befehlssignal--STP--auf einen niedrigen Pegel, so dass das Befehlssignal --PS-- auf einen hohen Pegel geht und das Takt-Flipflop wieder anlaufen kann. Wenn das Befehlssignal - auf einen niedrigen Pegel geht, gehen die Befehlssignale--SUB, AS--auf einen hohen Pegel, wodurch die Subtraktionsperiode eingeleitet wird.

   Während der Dauer der   Befehlssignale-SUB, AS-werden   zwölf   Taktimpulse-CP1,   CP2,   CP3-- erzeugt.   Das nach den zwölf   Taktimpulsen-CP1,   CP2, CP3-erzeugte Befehlssignal--CLS--bewirkt, dass die Befehlssignale--SUB, AS--auf einen niedrigen Pegel gehen und der Subtraktionsvorgang beendet wird. Nach dem elften Taktimpuls--CL--geht das Befehlssignal --SAP-- auf einen niedrigen und das   Befehlssignal--STP--auf   einen hohen Pegel. Infolgedessen löst das Befehlssignal--SAP--die erste einstufige Kippschaltung aus und leitet es die Erzeugung des Befehlssignals --SOL-- ein, so dass der Streifen um einen Zwischenraum fortgeschaltet wird.

   Die dritte monostabile 
 EMI13.3 
   - ADS--auf einem   niedrigen Pegel ist, sind die   Befehlssignale-ZI,   Z2, Z3, Z4--gleich den entsprechenden   Befehlssignalen --Xl, X2, X3, X4--,   die an den Serienaddierer das Neun-Komplement der in dem Operandenregister befindlichen Zahl anlegen. Wenn die   Befehlssignale--SUB   und ADS--auf einem hohen Pegel sind, d. h., während der letzten sechs   Taktimpulse--CP1,   CP2, CP3--, entsprechen die Z-Eingänge des Serienaddierers nach dem Drei-Exzess-Binär-Code dargestellten Neunen, weil sich das Befehlssignal   --ADS-- auf   einem hohen Pegel befindet. 
 EMI13.4 
 könnte das Takt-Flipflop--302--wieder anlaufen.

   Solange jedoch eine Taste gedrückt wird, bleibt die erste monostabile Kippschaltung gezündet, so dass das Takt-Flipflop noch nicht wieder anlaufen kann. Durch diese Sperrfunktion wird gewährleistet, dass die Taste losgelassen und die Codierung vollständig durchgeführt werden muss, ehe der Rechner seinen Betrieb fortsetzen kann. 



   Zur Multiplikation von zwei Zahlen wird die erste Zahl in der vorstehend angegebenen Weise in das Operandenregister--SR3--eingegeben und wird die Additionstaste gedrückt, so dass die in dem Operandenregister gespeicherte Zahl über den Serienaddierer zu der in dem Rechenwerksregister gespeicherten Zahl addiert und das Resultat, d. h. die in das Operandenregister eingegebene Zahl, in dem Rechenwerksregister gespeichert wird. Die zweite Zahl wird in der vorstehend angegebenen Weise in das Operandenregister eingegeben. Die sechs Ziffern der ersten Zahl sind jetzt in den sechs Kolonnen des Rechenwerksregisters 
 EMI13.5 
 gespeichert ;--12-- und in dem Operandenregister die höchstwertige Ziffer der zweiten Zahl in der Kolonne-l-und die niedrigstwertige Ziffer in der   Kolonne --6-- gespeichert. Jetzt   wird die Taste X gedrückt.

   Die in den Kolonnen--8 bis   12--des   Rechenwerksregisters gespeicherten, fünf niedrigstwertigen Ziffern der ersten Zahl werden durch die   Gatteranordnung-G3--zurückgefihrt   und in den Kolonnen-l bis 5-des Rechenwerksregisters gespeichert. Die höchstwertige Ziffer der ersten Zahl wird von der   Kolonne--7--des   

 <Desc/Clms Page number 14> 

 
 EMI14.1 
 Pegel. ) Dieser Verschiebevorgang wird von der Steuereinrichtung für die Multiplikation und Division und den Druckvorgang gesteuert und während mehrerer Umläufe des S-Untersetzers durchgeführt. Ehe ein Rechenvorgang durchgeführt wird, sind die fünf niedrigstwertigen Ziffern der ersten Nummer in den Kolonnen--l bis   5--des   Rechenwerksregisters gespeichert, während in den übrigen Kolonnen je eine Null gespeichert ist.

   In dem L-Register ist die höchstwertige Ziffer der ersten Zahl gespeichert. In dem Operandenregister ist die zweite Zahl gespeichert. Der M-Untersetzer--309--leitet jetzt einen Additionsvorgang ein. Die in dem Operandenregister gespeicherte, zweite Zahl wird über den   Serienaddierer --300-- zu   der in dem Rechenwerksregister gespeicherten Zahl, u. zw. den in den Kolonnen--7 bis 12--gespeicherten Nullen, addiert und über die   Gatteranordnung--G3--in   dem Rechenwerksregister gespeichert.

   (Das   Befehlssignal--G3S--hat   einen hohen Pegel. ) Nach einem Umlauf des S-Untersetzers sind die fünf niedrigstwertigen Ziffern der zweiten Zahl in den Kolonnen-l bis   5-- des Rechenwerksregisters --SR1, SR2-- gespeichert.   Die in den Kolonnen-7 bis 12--des Rechenwerksregisters gespeicherte, zweite Zahl wird jetzt zu der in dem Operandenregister gespeicherten, zweiten Zahl addiert, u. zw. so oft, wie es der in dem L-Register gespeicherten, höchstwertigen Ziffer der ersten zu multiplizierenden Zahl entspricht. Nach jedem Additionsvorgang wird die in dem L-Register gespeicherte Zahl um eins herabgesetzt, worauf ein neuer Additionsvorgang eingeleitet wird, bis in dem L-Register die Zahl Null gespeichert ist.

   Die abnehmende Zahl, die in dem L-Register gespeichert wird, dient daher zur Kontrolle der Anzahl der durchgeführten Additionsvorgänge. Wenn die in dem L-Register gespeicherte Zahl um eins herabgesetzt wird, beginnt der Additionsvorgang und zählt der S-Untersetzer sechzehn Impulse. Infolgedessen wird die Addition durchgeführt und das Resultat in dem Rechenwerksregister gespeichert. Der M-Untersetzer--309--macht jetzt einen Schaltschritt und leitet einen neuen Additionsvorgang ein, ausser wenn in dem L-Register eine Null gespeichert wird. Auf diese Weise wird die in dem Operandenregister gespeicherte Zahl (die zweite zu multiplizierende Zahl) in dem Rechenwerksregister so oft addiert, wie es der höchstwertigen Ziffer der ersten zu multiplizierenden Zahl entspricht, und wird die Summe in den Kolonnen   - 7   bis   12-- von --SR1, SR2-- gespeichert.

   In   der   Kolonne --6-- von SR1, SR2-- werden   unter Steuerung durch das Übertrags-Flipflop Überträge gespeichert, die für die Addition erforderlich sind. Die in den Kolonnen--7 bis   12-- von --SR1, SR2-- oder   im Falle eines Übertrages auch in der   Kolonne--6--   gespeicherte Zahl wird jetzt um eine Stelle nach links verschoben und zu der in dem Operandenregister gespeicherten, zweiten Zahl so oft addiert, wie es der zweithöchstwertigen Ziffer der ersten Zahl, d. h.

   der vor 
 EMI14.2 
 Multiplikationsvorgang wird in der vorstehend angegebenen Weise mit jeder der übrigen vier niedrigstwertigen Ziffern der ersten Zahl wiederholt, bis die in dem Operandenregister gespeicherte, zweite zu multiplizierende Zahl zu der in dem Rechenwerksregister zunächst gespeicherten Zahl so oft addiert worden ist, wie es der ersten zu multiplizierenden Zahl entspricht. Das Resultat wird in dem Rechenwerksregister gespeichert. Der MD-Zähler 
 EMI14.3 
 Zeitabstand nach dem Zeitpunkt, in dem durch den vorstehend angegebenen Kontrollvorgang die niedrigstwertige Ziffer der ersten zu multiplizierenden Zahl auf Null verkleinert worden ist. Auf den Streifen werden ein X und nach einem darauffolgenden Zwischenraum das Produkt gedruckt, das bis zu zwölf Ziffern enthält, sowie ein Komma, wenn Kommas gesetzt worden sind.

   Der Streifen wird dann um zwei Zwischenräume transportiert und der Rechner gelöscht. 



   Zur Division wird der Dividend in den Kolonnen--7 bis   12--des   Rechenwerksregisters und der Divisor in dem Operandenregister gespeichert. Beim Drücken der Divisionstaste wird in dem L-Register automatisch die Ziffer 11 gespeichert. Durch die Steuereinrichtung für die Multiplikation und Division und den Druckvorgang wird dann ein Subtraktionsvorgang eingeleitet. Der Divisor wird von dem Dividenden subtrahiert und das Resultat in dem Rechenwerksregister gespeichert und so in Umlauf versetzt, dass das sechsstellige Resultat in den Kolonnen-7 bis 12-gespeichert wird. Die in dem L-Register gespeicherte Zahl 11 wird dann um 1 auf Zehn herabgesetzt. Bei diesem Vorgang macht der S-Untersetzer einen Durchlauf.

   Der Divisor wird von der nach diesem Vorgang in dem Rechenwerksregister gespeicherten Zahl subtrahiert und die in dem L-Register gespeicherten Zahl wird um 1 verkleinert, bis das in dem Rechenwerksregister gespeicherte Subtraktionsergebnis negativ ist. Wenn das in dem Rechenwerksregister gespeicherte Subtraktionsergebnis kleiner ist als der Divisor, ergibt die weitere Subtraktion eine negative Zahl, deren Neun-Komplement in dem Rechenwerksregister 

 <Desc/Clms Page number 15> 

 gespeichert wird, so dass in den Kolonnen--l bis   5--und   gegebenenfalls   auch--6-des   Rechenwerksregisters je eine Neun erhalten wird.

   Dadurch wird ein Additionsvorgang eingeleitet, durch den der Divisor zu dem in dem Rechenwerksregister gespeicherten Subtraktionsergebnis addiert wird, so dass das vorher in dem Rechenwerksregister gespeicherte Subtraktionsergebnis wiederhergestellt wird. Während dieser Addition wird die in dem Rechenwerksregister gespeicherte Zahl ebenfalls um eins verkleinert. Durch die Zahl der Subtraktionsvorgänge zuzüglich des jetzt durchgeführten Additionsvorganges ist der Dividend plus 2 teilbar. Das heisst, der Dividend war durch den Divisor N-mal teilbar und es sind N+2 Rechenoperationen durchgeführt worden, so dass die in dem L-Register gespeicherte Zahl von 11 auf   11- (N+2)   herabgesetzt worden ist. Da der Drei-Exzess-Binär-Code verwendet wird, stellt die jetzt in dem L-Register gespeicherte Zahl das Neun-Komplement von N dar.

   Es wird dann das Komplement zu der in dem L-Register gespeicherten Zahl 
 EMI15.1 
 zurückgeführt, so dass die in dem Rechenwerksregister befindlichen Ziffern effektiv um eine Kolonne nach links verschoben werden. Das L-Register wird auf 11 zurückgestellt und der MD-Zähler um eins fortgeschaltet. Das Rechenwerksregister enthält jetzt in den Kolonnen-l bis 4--Nullen, in der   Kolonne --5-- die   Ziffer N, 
 EMI15.2 
 dem L-Register gespeicherte Zahl jedesmal um eins herabgesetzt und dann das Komplement zu der schliesslich in dem L-Register gespeicherten Zahl gebildet und in die   Kolonne --6-- von SR1, SR2-- übertragen   wird, wie dies vorstehend beschrieben wurde.

   Daher werden die in dem Rechenwerksregister befindlichen Zahlen effektiv wieder um eine Kolonne nach links verschoben und werden die Subtraktionen wiederholt, wobei der MD-Zähler jedesmal um eins fortgeschaltet wird. Diese Übergangsfolge, bestehend aus der wiederholten Subtraktion mit Addition zwecks Wiederherstellung der vorher in dem Rechenwerksregister gespeicherten Zahl, wenn die in dem Rechenwerksregister gespeicherte Zahl negativ ist, gefolgt von der effektiven Verschiebung der in dem Rechenwerksregister gespeicherten Zahl um eine Kolonne nach links und der Eingabe des Komplements der schliesslich in dem L-Register gespeicherten Zahl in die   Kolonne--6-des Rechenwerksregisters,   wird sechsmal durchgeführt und jedesmal von dem MD-Zähler gezählt.

   Nach sechsmaliger Durchführung dieser Vorgangsfolge gibt der MD-Zähler ein   Befehlssignal--D6--an   den M-Untersetzer ab, wodurch diesem mitgeteilt wird, dass die Division vollständig durchgeführt worden ist und das Rechenwerksregister jetzt in den Kolonnen--l bis   6--die   sechs Ziffern des Quotienten und in den Kolonnen--7 bis 12-die sechs Ziffern des Restes enthält. Das Operandenregister enthält den ursprünglich darin eingegebenen Divisor. Auf den Streifen werden ein schräger Strich, ein Zwischenraum, ein sechsstelliger Quotient, ein Zwischenraum, ein sechsstelliger Rest und zwei Zwischenräume gedruckt ; der Rechner wird gelöscht. 



   Die Kommasetz-Schaltung umfasst die in Fig. 6 in dem   Block--319--gezeigten   Kreise und besitzt zwei Zähler und geeignete Steuerkreise zum Speichern der Kommaeingabe. Die   Zählstände   entsprechen der Anzahl der Ziffern, die bei jeder eingegebenen Ziffer (Operand) rechts von dem Komma stehen. Bei Drucken des in dem Rechenwerksregister enthaltenen Resultats werden diese beiden Zähler auf einen vorgegebenen Zählstand ausgezählt, u. zw. unter Steuerung einer Folge von Impulsen, die der Abgabe je einer Ziffer an das thermische Druckwerk entsprechen. Die Kommasetz-Schaltung ist so eingerichtet, dass bei dieser Zählung zwei verschiedene Ergebnisse erhalten werden können.

   Wenn der Druckvorgang nur durch Additions- und Subtraktionsvorgänge und anschliessendes Drücken der Drucktaste herbeigeführt wird, wird der die Kommasetzung bewirkende, vorgegebene Zählstand in einem Zeitpunkt erreicht, in dem die Anzahl der in dem Resultat rechts von dem Komma zu druckenden Ziffern des Resultats genau ebenso gross ist wie die Zahl der in dem letzten Operanden rechts von dem Komma befindlichen Ziffern. Wenn dagegen der Druckvorgang einer Multiplikation folgt, wird der vorgegebene Zählstand erreicht, wenn in dem Resultat die Anzahl der rechts von dem Komma befindlichen Ziffern gleich der Summe der in den beiden vorhergehenden Operanden rechts von dem Komma befindlichen Ziffern ist. 



   Nachstehend sind in alphabetischer Reihenfolge die Signale angegeben, die in dem beschriebenen Rechner erzeugt werden. Für jedes Signal ist die Funktion angegeben und die Zeichnung, in der seine Erzeugung erläutert wird. 



    - AI,   A2, A3, A4--
Eingangssignale für das   Rechenwerksregister --SR1, SR2--. --A1-- ist   das niedrigstwertige Signal,
Fig. 4. 



  AACP Gestattet die Abgabe von sechs   Taktimpulsen-CP1-an   das Rechenwerksregister während der
Multiplikation,   Fig. 5,   Ausgang des Gatters-201--. 

 <Desc/Clms Page number 16> 

 



  AD Leitet bei der Division die Addition ein, Fig. 5. 



  ADD Dient beim Addieren oder Subtrahieren zum Einfügen von ungültigen Nullen oder Neunen in das
Rechenwerksregister, Fig. 4. 



  ADV Auf niedrigem Pegel beim Betrieb der monostabilen Kippschaltungen zum Streifentransport, Fig. 7. 



  ADV Komplement   von-ADV-.   



  ADX Leitet bei der Multiplikation die Addition ein, Fig. 5. 



  AS Auf hohem Pegel während der Addition oder Subtraktion, Fig. 6. 



  AS Komplement   von--AS--.   



  BBCP Gestattet bei der Multiplikation die Abgabe von dreiundzwanzig   Taktimpulsen--CP1--an   das
Rechenwerksregister, Fig. 5. 



  BBCP Komplement   von-BBCP--.   



  CAC Gestattet beim Drucken ein Verschieben des Rechenwerksregisters um elf Stellungen, Fig. 5. 



  CDIV Taktsteuerung während der Division.   Wie-DIV-,   ausser im Zeitpunkt   (S15)-CL-, in   dem es auf jedem Fall Null ist. Dient zur Vermeidung von Brumm-Einschwingvorgängen (ripple-through transients) an dem M-Untersetzer, Fig. 5. 



  CL Haupttaktimpuls, Fig. 7. 



  CL Komplement   von-CL--.   



  CLS Geht im Zeitpunkt   (S13)-CL-auf   Null, beendet Addition und Subtraktion, Fig. 7. 



  CMPY Taktsteuerung während der Multiplikation. In der Funktion ähnlich   wie--CDIV--, Fig. 5.   



  CO Übertragsausgang des Übertrags-Flipflops. Wird im Zeitpunkt   (S8) --CL-- während   der im Rahmen einer Division durchgeführten Subtraktion daraufhin geprüft, ob die Subtraktionen beendet werden sollen und in dem Rechenwerksregister eine Addition durchgeführt werden soll, Fig. 4. 



  CP1 An das Rechenwerksregister abgegebener Taktimpuls, Fig. 5. 



  CP2 An das Operandenregister abgegebener Taktimpuls, Fig. 7. 



  CP3 An das Übertrags-Flipflop abgegebener Taktimpuls, Fig. 5. 



  CPR Im Zeitpunkt   (S12) --CL-- positiv.   Wird für den Druckvorgang verwendet, Fig. 7. 



  CPR Komplement   von--CPR-.   



  CST Auf niedrigem Pegel, wenn die Taste für die Addition, Subtraktion, Multiplikation oder Division, oder die   Lösch oder   die Fehlertaste gedrückt ist, Fig. 7. 



  CZO Im Zeitpunkt   (Sll)1--CL-positiv, Fig. 7.   



  CZO Komplement   von-CZO-.   
 EMI16.1 
   --6-- hat, Fig. 7.D6 Komplement von-D6--.    



  D12 Auf hohem Pegel, wenn der MD-Zähler den   Zählstand-12-hat, Fig. 7.   



  D12 Komplement   von--D12--.   



  DACP Steuert während der Division zwölf   Schiebeimpulse-CP1-für   das Rechenwerksregister, Fig. 5. 



   Ausgang des Gatters-293-. 



  DBCP Steuert während der Division elf   Schiebeimpulse--CP1--für   das Rechenwerksregister, Fig. 5. Ausgang des Gatters-283-. 



  DEC Auf hohem Pegel, wenn beide Kommazähler beim Drucken den   Zählstand --6-- haben.   Zeigt an, wann beim Multiplizieren und Drucken ein Komma gedruckt werden soll, Fig. 6. 



  DIV Während einer Division auf hohem Pegel, Fig. 6. 



  DIV Komplement   von--DIV--.   



    DMO   Wird bei der Multiplikation und Division und beim Drucken auf niedrigem Pegel gehalten, wenn der
M-Untersetzer einen andern Zählstand hat als Null. Lässt den Taktimpulsgeber--302-- ununterbrochen laufen, Fig. 7. 



  DPT Bei gedrückter Kommataste auf niedrigem Pegel, Fig. 7. 



  DTP Kommasignal für die Druckmatrix, Fig. 7. 



  DZ Auf niedrigem Pegel, wenn das L-Register nach dem Drei-Exzess-Binär-Code eine Null enthält. Beendet bei der Multiplikation die Additionen und die Schiebevorgänge in dem Rechenwerksregister. Wird auch beim Drucken zum Unterdrücken von Nullen verwendet, Fig. 6. 



  ERC Auf hohem Pegel beim Löschen nach einem Fehler, Fig. 6. 



    - -GIA, G1B, G1C, G1D--      Von-ADS   und SUB-abgeleitete Signale, Fig. 4. 



  G2E Auf niedrigem Pegel beim Löschen nach einem Fehler. Gibt eine Drei-Überschuss-Null an den Eingang des Operandenregisters ab und wandelt Taktimpulse   von--302--in--CP2--um, Fig. 6.   



  G2K Legt auf hohem Pegel den Inhalt des L-Registers an den Eingang des Operandenregister an, Fig. 4. 



  G2R Verbindet auf hohem Pegel den Ausgang des Operandenregisters mit dessen Eingang. Bewirkt einen
Umlauf des Inhalts des Operandenregisters, Fig. 4. 



  G2Z Hält eine   Drei-Exzess-Binät-Null   am Eingang des Operandenregisters, Fig. 4. 

 <Desc/Clms Page number 17> 

 



  G3L Legt das Neun-Komplement des Inhalts des L-Registers an den Eingang des Rechenwerksregisters an,
Fig. 5. 



  G3R Bewirkt einen Umlauf des Inhalts des Rechenwerksregisters, Fig. 5. 



  G3S Legt den Summenausgang des Serienaddierers an den Eingang des Rechenwerksregisters an, Fig. 4. 



  G3Z Hält eine Drei-Exzess-Binär-Null am Eingang des Rechenwerksregisters, Fig. 5. 



  GKC Auf niedrigem Pegel im Zeitpunkt   (S5) --CL-- während   einer Zahleneingabe durch die Tastatur. 



   Bestimmt den Zeitpunkt, in dem die mit der Tastatur eingegebene und in dem L-Register enthaltene
Zahl an das Operandenregister angelegt wird, Fig. 7. 



    - Kl,   K2, K3, K4--
Die eingegebene Ziffer darstellender Ausgang des tastengesteuerten Codiergerätes. Stellt durch das
Erdpotential eine Null und bei offenem Stromkreis eine Eins des Drei-Exzess-Binär-Codes   dar.--Kl--   hat den niedrigsten Wert. 



  KAB Steuert auf niedrigem Pegel in der Druckmatrix das +-Zeichen, Fig. 6. 



  KAS Auf hohem Pegel während einer Addition oder Subtraktion, die nicht zu einer Multiplikation oder
Division gehört. Wird beim Kommasetzen zum Zählen verwendet, Fig. 6. Ausgang des Gatters-476-. 



  KBA Bei gedrückter +-Taste auf niedrigem Pegel. 



  KBC Bei gedrückter C-Taste auf niedrigem Pegel. 



  KBD Bei gedrückter :-Taste auf niedrigem Pegel. 



  KBE Bei gedrückter E-Taste auf niedrigem Pegel. 



  KBM Bei gedrückter X-Taste auf niedrigem Pegel. 



  KBN Beim Drücken einer Zifferntaste auf niedrigem Pegel. 



  KBP Bei gedrückter P-Taste auf niedrigem Pegel. 



  KBS Bei   gedrückter "-"-Taste   auf niedrigem Pegel. 



  KCP Steuert auf niedrigem Pegel das Zeichen C in der Druckmatrix. 



  KCCP Während einer Zifferneingabe auf hohem Pegel, Fig. 7. 



  KCCP Komplement von-KCCP-. 



  KDB Steuert auf niedrigem Pegel in der Druckmatrix das   Zeichen/, Fig. 6.   



  KEB Steuert auf niedrigem Pegel in der Druckmatrix das Zeichen E, Fig. 6. 



  KMB Steuert auf niedrigem Pegel in der Druckmatrix das Zeichen X Fig. 6. 



  KOP Beim Drücken jeder Taste, die keine Zifferntaste ist, auf niedrigem Pegel. 



  KSB Steuert auf niedrigem Pegel in der Druckmatrix das Zeichen-, Fig. 6. 



    - Ll,   L2, L3, L4--
Bit-Ausgänge des nach dem Drei-Exzess-Binär-Code codierten Inhalts des L-Registers, Fig. 4. 



    - -LI, L2, L3, L4--   
Komplement   von --LI,   L2, L3, L4--. 



  Ml bis M16
Kurzangaben der Vier-Bit-Codes, welche die sechzehn Zählstände des M-Untersetzers angeben. Die einzelnen Bits werden als N-Zahlen angegeben. Beispielsweise   ist --M1-- gleich --N4, N3, -N2,  
N1--. Dieser Untersetzer steuert die Schritte bei der Multiplikation und Division und beim Drucken. 



     - -M16-- ist die Ausgangs- oder   Null-Stellung, Fig. 5. 



  MA Impulse zum Vorwärtsschalten des M-Untersetzers, Fig. 7. 



  MAMD Auf niedrigem Pegel während des Zeitpunktes   (S15)-CL-, wenn--MDP--auf   hohem Pegel ist. 



   Bestimmt die Zeitpunkte für die Steuerung der Signale-MA, CDIV und CMPY-, Fig. 7. 



  MD Auf hohem Pegel während einer Multiplikation oder Division, Fig. 6. 



  MD Komplement   von-MD-.   



  MDC Impulse zum Vorwärtsschalten des MD-Zählers. Wird bei der Multiplikation, Division und beim Drucken verwendet, Fig. 5. 



  MDC2 Erzeugt auf niedrigem   Pegel-MDC--.   Tritt bei der Division auf, Fig. 5. Ausgang des Gatters   - -304--.    



  MDC3 Erzeugt auf niedrigem   Pegel--MDC--.   Tritt beim Drucken auf, Fig. 5. Ausgang des Gatters   - -266--.    



  MDP Während der Multiplikation oder Division oder des Druckvorganges auf hohem Pegel, Fig. 6. 



  MPY Während der Multiplikation auf hohem Pegel, Fig. 6. 



    - -NI,   N2, N3, N4--
Ausgänge des M-Untersetzers,   s.-Ml   bis   M16--,   Fig. 5. 



    - -NI, N2, N3, N4--   
Komplements   von --NI,   N2, N3 und N4--. 



  NUM Muss zum Drucken einer in dem L-Register enthaltenen Zahl auf hohem Pegel sein, Fig. 5. 



    - -01,   02,03, 04--
Nach dem Drei-Exzess-Binär-Code codierte Bit-Eingänge für das Operandenregister, Fig. 4. 

 <Desc/Clms Page number 18> 

 
 EMI18.1 
 

 <Desc/Clms Page number 19> 

 



  SPC Zwischenraumsignal für die Druckmatrix, Fig. 7. 



  SS Im Ausgangszustand des Rechners auf niedrigem Pegel. Stellt den Taktimpulsgeber im Zeitpunkt (S16)   --CL-- ab. Setzt   verschiedene Stromkreise in den Normalzustand zurück. Wird durch Drücken jeder
Taste, ausser der Kommataste, unterbrochen, wodurch der Taktimpulsgeber eingeschaltet wird. Wird durch das   Signal--DMO--am   Abstellen des Taktimpulsgebers in der Mitte der Multiplikation oder
Division oder des Druckvorganges gehindert, Fig. 7. 



  STP Auf hohem Pegel, wenn eine der monostabilen Kippschaltungen für den Druckvorgang gezündet ist. 



   Dient zum Erzeugen von Signalen zum Ausschalten des Taktimpulsgebers, Fig. 7. 



  SUB Auf hohem Pegel während der Subtraktion, Fig. 6. 



  Tl, T2, T3, T4
Ausgänge des S-Untersetzers. Siehe--Sl bis S16--, Fig. 7. 
 EMI19.1 
 
Komplemente   von-Tl,   T2, T3 und T4--. 



  TIM Geht im Zeitpunkt   (S7) --CL-- während   der Addition oder Subtraktion auf niedrigen Pegel. In diesem Zeitpunkt ist der Inhalt des Operandenregisters zu dem Inhalt des Rechenwerksregisters addiert worden, Fig. 7. 



  TRIG Löst die monostabilen Kippschaltungen für den Druckvorgang aus, Fig. 5. 



    XI,   X2, X3, X4
Nach dem Drei-Exzess-Binär-Code codierte Ausgänge des Operandenregisters, Fig. 13. 



    Xl, X2, X3, X4   
Komplemente   von--XI,   X2, X3 und X4--. 



    Yl,   Y2, Y3, Y4
Nach dem Exzess-Drei-Binär-Code codierte Ausgänge des Rechenwerksregisters, Fig. 12. 



    Y1, Y2, Y3, Y4   
Komplemente   von-Yl,   Y2, Y3 und Y4--. 



    Zl,   Z2, Z3, Z4
An den Serienaddierer abgegebener, codierter Ausgang des Gatters--Gl--, Fig. 4. 



    PATENTANSPRÜCHE :    
1. Rechenwerk zur Durchführung der vier Grundrechnungsarten, vorzugsweise für Rechenmaschinen mit Tasteneingabe, bestehend aus integrierten Schaltungsbausteinen, die auf einer Schaltplatine angeordnet sind, 
 EMI19.2 
 bestehen, welche jeweils auf einer Oberfläche eine Mehrzahl von NAND-Schaltkreisen (90) tragen, dass diese NAND-Schaltkreise durch Leiter (130,131, 132), welche in verschiedenen Ebenen liegen, miteinander verbunden sind und dass diese Ebenen durch Isolierschichten (Si02) aus Halbleitermaterial voneinander getrennt sind. 
 EMI19.3 

Claims (1)

1. über den Halbleitergrundplatten (89) liegen und dass weitere Leitungen vorhanden sind, welche die NAND-Schaltkreise (90) mit Leitungen auf der isolierenden Schaltplatine (7') verbinden (Fig. 20). EMI19.4 zum Speichern der den eingegebenen Zahlen entsprechenden Digits umfasst, dass mit den Speicherkreisen verbundene Schaltungen zum arithmetischen Kombinieren dieser Digits und zum Speichern der Ergebnisse vorgesehen sind und dass mit diesen Schaltungen verbundene Schaltkreise vorgesehen sind, die auf Steuersignale zum Anzeigen der Antworten ansprechen. EMI19.5