AR015545A1 - Un metodo para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones, una memoria para serutilizada por dicho metodo y una disposicion de control para el procesamiento de datos de instruccion en un procesador de senales digitales que incorporar - Google Patents
Un metodo para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones, una memoria para serutilizada por dicho metodo y una disposicion de control para el procesamiento de datos de instruccion en un procesador de senales digitales que incorporarInfo
- Publication number
- AR015545A1 AR015545A1 ARP990101192A AR015545A1 AR 015545 A1 AR015545 A1 AR 015545A1 AR P990101192 A ARP990101192 A AR P990101192A AR 015545 A1 AR015545 A1 AR 015545A1
- Authority
- AR
- Argentina
- Prior art keywords
- processing
- instruction
- instructions
- memory
- carried out
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Un método para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones. El método consiste enalmacenar una parte de las instrucciones con longitudes variables en lugares adyacentes dentro del espacio de la memoria y en el que el comienzo y el fin delas instrucciones tienen lugar entre los límites de palabras de memoria. Además, es posible llevar a la práctica otros aspectos adicionales de la invencion alcontar con instrucciones que contengancantidades variables de fragmentos de instruccion. Cada fragmento de instruccion hace que se lleve a cabo una o másoperaciones en particular, lo que permite que se realicen multiples operaciones durante el ciclo de reloj. De esta manera se llevan a cabo multiplesoperaciones durante cada ciclo de reloj, algo que reduce la cantidad total de ciclos de reloj necesarios para la realizacion de una tarea. La invencion tambiénpropone una memoria para ser utilizada por dicho método y una disposicion de control o procesamiento que incluye una unidad aritmética logica (ALU) y unaunidad de multiplicacion-acumulacion (MAC). Cuando se las combina con el uso de una arquitectura con buses multiples, de instrucciones sumamente paralelas, oambas, puede ponerse en práctica un aspecto adicional de la invencion, en el que se lleva a cabo un procesamiento extremadamente encauzado y de multiplesoperaciones.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4410498A | 1998-03-18 | 1998-03-18 | |
US4408998A | 1998-03-18 | 1998-03-18 | |
US4408798A | 1998-03-18 | 1998-03-18 | |
US09/044,088 US6496920B1 (en) | 1998-03-18 | 1998-03-18 | Digital signal processor having multiple access registers |
US09/044,086 US6425070B1 (en) | 1998-03-18 | 1998-03-18 | Variable length instruction decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
AR015545A1 true AR015545A1 (es) | 2001-05-02 |
Family
ID=45606042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ARP990101192 AR015545A1 (es) | 1998-03-18 | 1999-03-18 | Un metodo para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones, una memoria para serutilizada por dicho metodo y una disposicion de control para el procesamiento de datos de instruccion en un procesador de senales digitales que incorporar |
Country Status (1)
Country | Link |
---|---|
AR (1) | AR015545A1 (es) |
-
1999
- 1999-03-18 AR ARP990101192 patent/AR015545A1/es unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AR026079A2 (es) | Un metodo para operar un procesador de senales digitales que utiliza instrucciones de longitud variable y un procesador de senales digitales para llevar ala practica dicho metodo | |
FR2704140B3 (fr) | Vis à ligament, destiné à fixer un transplant en fibres souples dans un tunnel osseux. | |
TW200502851A (en) | Microprocessor including a first level cache and a second level cache having different cache line sizes | |
WO2002079995A8 (en) | Systems and methods using a system-on-a-chip with soft cache | |
ES2057099T3 (es) | Procedimientos y aparato para almacenamiento en la memoria cache de variables de interbloqueo en una cache integrada. | |
ITMI913394A1 (it) | Dispositivo per la sicura effettuazione di una biopsia, in particolare osteo-midollare | |
ES488354A0 (es) | Perfeccionamientos en los fijadores externos para fijacion esqueletica. | |
EP0637800A3 (en) | Data processor with cache memory. | |
DE69823133D1 (de) | Pedometer mit Spielmodus | |
GB2286269A (en) | Data processing system and operating system | |
CL2004000360A1 (es) | Metodo para proveer el acceso a servicios electronicos a traves de codigo de acceso seguro que comprende: a)l visualizacion a traves de interfaz grafica de usuario; b)la asociacion de dos variables con cada una de las teclas; c)la seleccion de una te | |
BR7703782A (pt) | Aperfeicoamentos na ancoragem das pas do estator em compressores axiais | |
ES2396800T3 (es) | Microprocesador o microcontrolador potenciado | |
AR015545A1 (es) | Un metodo para procesar instrucciones de longitud variable que contienen cantidades variables de fragmentos de instrucciones, una memoria para serutilizada por dicho metodo y una disposicion de control para el procesamiento de datos de instruccion en un procesador de senales digitales que incorporar | |
BR0308975B1 (pt) | processo de dessulfuraÇço com mecanismo de transferÊncia de sorvente e unidade de dessulfuraÇço. | |
DE69429976D1 (de) | Diamant Heizkörper | |
DE68901356D1 (de) | Cachespeicher mit pseudo-virtueller adressierung. | |
AR014837A1 (es) | Metodo y aparato de procesamiento de datos para multiplicar un multiplicando por un multiplicador de 2 bits y metodo y aparato deprocesamiento de datos para multiplicar un multiplicando por un multiplicador de m-digitos | |
DE69519072D1 (de) | Strahlen mit Aluminiumoxid vor dem Schmieden von Schmiedblöcken, wie eine Zunderwiderstandsbehandlung | |
US9135170B2 (en) | Memory mapping and translation for arbitrary number of memory units | |
ES2070822T3 (es) | Microprocesador con memoria cache selectiva. | |
DE69833291D1 (de) | Halbleiterspeicheranordnung wie z.B. Cachespeicher | |
PT1011818E (pt) | Raqueta de tenis equipada com elementos oscilantes para o amortecimento das vibracoes | |
AR019445A1 (es) | Metodo y aparato para determinar una metrica en un algoritmo de decodificacion que usa un modulo de procesamiento de n bits | |
DE69415759D1 (de) | Ausgangschaltung für Speicherschaltung mit mehreren Bits |