JPS6171792A - Superimpose circuit - Google Patents

Superimpose circuit

Info

Publication number
JPS6171792A
JPS6171792A JP19252784A JP19252784A JPS6171792A JP S6171792 A JPS6171792 A JP S6171792A JP 19252784 A JP19252784 A JP 19252784A JP 19252784 A JP19252784 A JP 19252784A JP S6171792 A JPS6171792 A JP S6171792A
Authority
JP
Japan
Prior art keywords
circuit
signal
digital
signals
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19252784A
Other languages
Japanese (ja)
Inventor
Kazurou Ootori
鷲 賀寿郎
Yoshihiko Shitsuchi
志智 義彦
Naotake Saito
斉藤 尚武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19252784A priority Critical patent/JPS6171792A/en
Publication of JPS6171792A publication Critical patent/JPS6171792A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain a single color adjustment of a character/graphic signal from a computer by selecting either of a digital three primary color signal from a digital matrix circuit and a combination circuit for outputting said signal and an input from the combination circuit in accordance with a command and providing a selector circuit for superimposing and outputting both of them. CONSTITUTION:The action of a superimpose inputs simultaneously the highest order bit MSB to lowest order bit LSB of signals R, G and B outputted from a digital matrix circuit 14 and signals from the MSB to LSB of an I demodulation combination circuit 15 corresponding to each signal to a digital selector 16, and a mode switching signal 11 switches pictures of a television and computer in units of bit. Since an analog signal will not mix with a digital signal in the same circuit, a digital switching noise mixed on a signal line can be eliminated.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、大幅な画質向上を狙った高精細カラーディス
プレイ等に用いて好適なスーパーインポーズ回路に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a superimpose circuit suitable for use in high-definition color displays and the like aimed at significantly improving image quality.

〔発明の背景〕[Background of the invention]

ここで言うスーパーインポーズ回路とは、テレビチュー
ナ、ビデオディスクプレーヤ(以下、VDPと略す。)
、ビデオテープレコーダ(以下、VTRと略す。)等の
映像信号発生源から発生した映像信号による画像と、コ
ンピュータ等の文字図形信号発生源から発生した文字図
形信号による画像と、を同一画面上に重畳して表示する
ための回路である。
The superimpose circuit referred to here is a TV tuner or video disc player (hereinafter abbreviated as VDP).
, an image based on a video signal generated from a video signal generation source such as a video tape recorder (hereinafter abbreviated as VTR), and an image generated from a text/graphic signal generated from a text/graphic signal generation source such as a computer on the same screen. This is a circuit for superimposing and displaying.

第2図は従来のスーパーインポーズ回路を示すブロック
図である。
FIG. 2 is a block diagram showing a conventional superimpose circuit.

第2図に示す様に、テレビチューナ及びVl)P 。As shown in FIG. 2, a television tuner and Vl)P.

VTRのいずれか(勿示せず)から出力されるコンポジ
ットビデオ信号1が、色あいゃ色の濃さ等の画質調節機
能を有する映像信号処理回路4に入力し、処理され、輝
度信号Y及び、色差信号R−Y、B−Yに変換される。
A composite video signal 1 output from one of the VTRs (not shown) is input to a video signal processing circuit 4 which has image quality adjustment functions such as color tone and color density, and is processed to produce a luminance signal Y and color difference. It is converted into signals R-Y and B-Y.

更にこれらの信号がアナログマトリックス回路5によっ
て、アナログR,G、B信号に変換され、アナログデー
タセレクタ回路6に入力されている。また、この信号と
同期して、コンピュータ(図示せず)からの文字・図形
3原色信号(ディジタルR9G、B信号)もアナログデ
ータセレクタ回路6に入力されている。
Furthermore, these signals are converted into analog R, G, and B signals by an analog matrix circuit 5 and input to an analog data selector circuit 6. Further, in synchronization with this signal, character/graphic three primary color signals (digital R9G, B signals) from a computer (not shown) are also input to the analog data selector circuit 6.

アナログデータセレクタ回路6は、モード切換信号3に
よってコントロールされており、表示モードはこのモー
ド切換信号3により〔テレビ〕、〔コンピュータ〕、〔
スーパーインボーズ〕のうちから選択される。表示モー
ドが〔テレビ〕のとき、アナログデータセレクタ回路6
は、アナログR1G、B信号(アナログマトリックス回
路5からの出力信号)を出力し、表示モードが〔コンピ
ュータ〕のとき、ディジタルR、G 、B信号(コンピ
ュータからの出力信号)を出力する。また、表示上−ト
が〔スーパーインボーズ〕のときは、ビット単位に出力
を切換えて、スーパーインボーズを行なっている。
The analog data selector circuit 6 is controlled by the mode switching signal 3, and the display mode can be set to [TV], [computer], [
Selected from [Super Invoice]. When the display mode is [TV], the analog data selector circuit 6
outputs analog R1G, B signals (output signals from the analog matrix circuit 5), and outputs digital R, G, B signals (output signals from the computer) when the display mode is [computer]. Further, when the top of the display is [Superimpose], the output is switched bit by bit to perform superimposition.

そして、このアナログデータセレクタ回路6からのR,
G、B出力信号は、映像増幅回路Zを経てディスプレイ
8に入力される。
Then, R from this analog data selector circuit 6,
The G and B output signals are input to the display 8 via the video amplification circuit Z.

第2図に示す従来のスーパーインボーズ回路では、前記
した様にアナログ信号(アナログR1G、B傷号)とデ
ィジタル信号(ディジタルR1G、B信号)とを切換え
る際、アナログ信号とディジタル信号が同一回路内に混
在している為、信号線にディジタルスイッチングノイズ
が混入したり、アナログデータセレクタIC内部におい
てクロストークが起きたりして、画質劣化を生じてし1
うという欠点があった。
In the conventional superimpose circuit shown in Fig. 2, when switching between an analog signal (analog R1G, B signal) and a digital signal (digital R1G, B signal) as described above, the analog signal and digital signal are connected to the same circuit. Because of this, digital switching noise gets mixed into the signal line, crosstalk occurs inside the analog data selector IC, and image quality deteriorates.
There was a drawback.

また、アナログデータセレクタ回路6として高価なアナ
ログデータセレクタICf用いでいる為、経済性の点で
不利であり、さらに、該ICは周辺素子が少なくとも5
0点以上必要となる為、回路規模も大きくなってスペー
スをとり過ぎ。
Furthermore, since the analog data selector circuit 6 uses an expensive analog data selector ICf, it is economically disadvantageous.
Since more than 0 points are required, the circuit scale becomes large and takes up too much space.

信頼性の点においても欠けていた。It also lacked reliability.

また、コンピータから出力される文字Φ図形3原色信号
(ディジタルR、G 、E信号)は輝度レベルの調節が
不可能である為、該信号による画像はどうしても色彩表
現が乏しくなってしまうという欠点があった。
Furthermore, since it is impossible to adjust the brightness level of the character Φ figure three primary color signals (digital R, G, E signals) output from the computer, images produced by these signals inevitably have poor color expression. there were.

〔発明の目的〕[Purpose of the invention]

本発明は上記した従来技術の欠点に鑑みなされたもので
あり、従って、本発明の目的は、画質向上が図れると共
に、経済性、信頼性にも優れ、回路規模も小さくて済み
、しかも、コンピュータからの文字図形信号の単独の色
彩調節が可能トなるスーパーインポーズ回路を提供する
ことにある。
The present invention has been made in view of the above-mentioned drawbacks of the prior art, and therefore, an object of the present invention is to improve image quality, be economical and reliable, and have a small circuit scale, and to provide a computer It is an object of the present invention to provide a superimpose circuit which enables independent color adjustment of character and graphic signals from a .

〔発明の概要〕[Summary of the invention]

本発明では、上記した目的全達成する為に。 The present invention aims to achieve all of the above objectives.

映像信号発生源からの映像信号を処理して輝度信号と色
差信号を出力する映像信号処理回路と、該輝度信号と色
差信号をアナログ量からディジタル量へ変換するA/D
変換回路と、該変換回路からのディジタル輝度信号およ
び色差信号全5原色信号に変換して出力するディジタル
マトリクス回路と、文字図形信号発生源からのディジタ
ル3原色信号と輝度指定データを入力されて輝度情報を
含んだディジタル3原色信号を出力する組み合せ回路と
、前記ディジタルマトリクス回路からのディジタル3原
色信号と前記組み合せ回路からのそれとを入力され、指
令に従ってその何れか一方を選択し、または両者全スー
パーインポーズして出力するセレクタ回路と、から成り
、該セレクタ回路からの出力全表示装置へ向けて出力す
るようにしたものである。
A video signal processing circuit that processes a video signal from a video signal generation source and outputs a luminance signal and a color difference signal, and an A/D that converts the luminance signal and color difference signal from analog quantities to digital quantities.
A conversion circuit, a digital matrix circuit that converts the digital luminance signal and color difference signal from the conversion circuit into all five primary color signals and outputs them, and a digital matrix circuit that receives the digital three primary color signals and luminance specification data from the character/figure signal source and converts the luminance signal. A combinational circuit that outputs digital three primary color signals containing information, and inputs the digital three primary color signals from the digital matrix circuit and those from the combinational circuit, selects one of them according to a command, or selects one of them according to a command, or supervises both of them. It consists of a selector circuit that imposes and outputs, and the output from the selector circuit is output to all display devices.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第1図及び第3図により説明
する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 3.

第1図は本発明の一実施例を示すブロック図である。8
1′L1図に示す様に、テレビチー−す及びFDP 、
 VTRのいずれか(図示せず)から出力されるコンポ
ジットビデオ信号9が、色あいや色の濃さ等の画質調節
機能ケ有する映像信号処理回路12に入力し、処理され
、輝度イぎ号Y及び、色差信号R−Y 、B−Yに変換
され、 A/D変換回路13により、例えば各8ビツト
のディジタル輝度信号Y及び色差信号R−Y、B−Yに
それぞれ変換され、出力される。更に、ディジタルマト
リックス回路14で例えば各8ビツトのRoG、13信
号に変換され、ディジタルデータセレクタ回路16に入
力される。
FIG. 1 is a block diagram showing one embodiment of the present invention. 8
As shown in Figure 1'L1, TV cheese and FDP,
A composite video signal 9 output from one of the VTRs (not shown) is input to a video signal processing circuit 12 having image quality adjustment functions such as color tone and color saturation, where it is processed and has a brightness signal Y and a , color difference signals R-Y, BY, and are converted by the A/D conversion circuit 13 into, for example, 8-bit digital luminance signal Y and color difference signals R-Y, BY, respectively, and output. Further, the signals are converted into, for example, 8-bit RoG, 13 signals in the digital matrix circuit 14 and input to the digital data selector circuit 16.

ti、コンピュータ(図示せず)から出力される文字俸
図形信号10は、R,G、E信号(各1ビツト)及びI
信号(17Ltanzity信号:輝度の情報全制御す
る信号で、論理”1”で輝度の))−フトーンを表わし
、論理加”で輝度のフルトーンを表わす。)から成り、
それぞれI復調組み合せ回路15に入力されて、I信号
全制御信号として輝度復調(以下、これをI復調と呼蕊
)がなされ(詳しい動作説明は後はど行う。)、例えば
各8ビツトのR、G 、B信号として出力される。そし
て、出力されたそれらの信号は、前述したコンポジット
ビデオ信号9からのディジタル化されたR、G、B信号
(例えは各8ビツト)と同期して、ディジタルデータセ
レクタ回路16に入力される。
ti, the character salary figure signal 10 output from a computer (not shown) includes R, G, E signals (1 bit each) and I
A signal (17Ltanzity signal: A signal that controls all information about brightness; logic ``1'' represents a brightness tone, and logical addition represents a full brightness tone);
Each is input to the I demodulation combination circuit 15, and luminance demodulation (hereinafter referred to as I demodulation) is performed as an I signal total control signal (detailed operation will be explained later). For example, each 8-bit R , G, and B signals. These output signals are input to the digital data selector circuit 16 in synchronization with the digitized R, G, and B signals (for example, 8 bits each) from the composite video signal 9 described above.

ディジタルデータセレクタ回路16は、表示モードを切
換えるためのモード切換信号11によってコントロール
されており、表示モードが〔テレビ〕のとき、ディジタ
ルマトリックス回路14から出力したR2O,B信号(
即ち、テレビチー−す、 VDP 、 VTRf発生源
とする信号)全出力し、表示モードが〔コンピュータの
とき、I復調組み合せ回路15から出力したR 、G 
、B信号(即チ、コンピュータ全発生のとする信号)全
出力する。また、表示モードが〔スーツく一インポーズ
〕のときは、ビy)単位に出力全切換エテ、スーパーイ
ンポーメヲ行つ。
The digital data selector circuit 16 is controlled by the mode switching signal 11 for switching the display mode, and when the display mode is [TV], the R2O, B signal (
That is, when the display mode is [computer], the R, G output from the I demodulation combination circuit 15 is
, all B signals (i.e., signals generated by all computers) are output. In addition, when the display mode is [suit-imposed], all output switching and superimposition are performed in units of biy).

そしてこのディジタルデータセレクタ回路16から出力
された例えば各8ビ、トのR,G、B信号は、 D/A
変換回路17によりアナログのRoG、B@号に変換さ
れ、ディスプレイ18に表示される。
For example, each 8-bit R, G, and B signal output from the digital data selector circuit 16 is
The conversion circuit 17 converts the signals into analog RoG and B@ signals, which are displayed on the display 18.

第3図は第1図における主要部の信号線接続状態を示す
ブロック囚である。
FIG. 3 is a block diagram showing the signal line connection state of the main part in FIG. 1.

第3図を参照して、スーパーインポーズと、I復調組み
合わせ回路15の動作と、について説明する。
Superimposition and the operation of the I demodulation combination circuit 15 will be explained with reference to FIG.

スーパーインポーズとは、第3図に示す様に、ディジタ
ルマトリクス回路14がら出力するRlG、B信号の最
上位ピット(以下、MSBと略す。)から最下位ビット
(以下、LSBと略す。)と、各々の信号に対応するI
復調組み合わせ回路15のMSBからLSBまでの信号
全ディジタルデータセレクタ16に同時に入力し、モー
ド切換信号11によりテレビの画とコンピュータの画を
ドツト単位に切り換えるものである。
As shown in FIG. 3, superimposition refers to the transition from the most significant pit (hereinafter abbreviated as MSB) to the least significant bit (hereinafter abbreviated as LSB) of the RlG and B signals output from the digital matrix circuit 14. , I corresponding to each signal
The signals from MSB to LSB of the demodulation combination circuit 15 are simultaneously input to the all-digital data selector 16, and the mode switching signal 11 switches between the television picture and the computer picture dot by dot.

次に、I復調組み合わせ回路15の動作について説明す
る。
Next, the operation of the I demodulation combination circuit 15 will be explained.

例えば、16ビツトパソコンの出力としてR2O,Hの
3原色借号に1ピツトのI信号を付加することにより、
従来の8ピリドパソコンのRlG、E33原の8色(=
23)に比べ、それらのフルトーンとノ・−フトーンを
含めた16色(= 2’ )の色彩表現が可能である。
For example, by adding a 1-pit I signal to the three primary color symbols R2O and H as the output of a 16-bit personal computer,
Conventional 8-period PC RlG, 8 colors of E33 original (=
23), it is possible to express 16 colors (=2') including full tones and no-f tones.

この様なR、G、E信号及びI信号を第3図に示す様に
文字・固形信号10としてI復調組み合わせ回路15に
入力する。
These R, G, E and I signals are input to the I demodulation combination circuit 15 as a character/solid signal 10 as shown in FIG.

ところで、I復調組み合わせ回路15から出力しディジ
タルデータセレクタ回路16に入力するコンピュータの
R,G、B信号のビ、ノド数は、I復調組み合わせ回路
15の入力段では、R,G。
Incidentally, the number of bits and nodes of the R, G, and B signals of the computer output from the I demodulation combination circuit 15 and input to the digital data selector circuit 16 are as follows.

B、I各1ビットであるが、その出力段ではディジタル
マトリクス回路16のR,G、B出力信号ビット数(例
えば各8ビツト)と同じビット数を持つ。そして、例え
ば、組み合わせ回路15から出力するR、G、E信号が
各8ビツトであるとすると、I信号の状態により、任意
のフルトーン、ハーフトーンの階調fR,G、B独立に
256階調(26)選択して出力させることができる。
Each of B and I has 1 bit, but the output stage thereof has the same number of bits as the R, G, and B output signal bits of the digital matrix circuit 16 (for example, 8 bits each). For example, if the R, G, and E signals output from the combinational circuit 15 are 8 bits each, depending on the state of the I signal, any full tone or half tone tone fR, G, B can be independently divided into 256 gradations. (26) It is possible to select and output.

即ち、I復調組み合わせ回路15の出力が、フルトーン
で最上位ピット(以下、MSBと略す。)から最下位ピ
ット(以下、 LSEと略す。)まで(1111111
1)とすると、そのハーフトーンに(Qlllllll
)でも(oollllll)とでも選択することができ
るのである。
That is, the output of the I demodulation combination circuit 15 is full tone from the most significant pit (hereinafter abbreviated as MSB) to the least significant pit (hereinafter abbreviated as LSE) (1111111
1), the halftone is (Qllllllll
) or (oollllll).

また、R,G、Eの3原色に対する目の視覚特性を考慮
して、各色ごとに独立したレベル全設定することが可能
となる。つまり、コンピュータの文字図形信号単独の色
彩調節が可能となり、オフセット調整、ホワイトバラン
ス調整が、I復調組み合わせ回路15で可能となる。
Furthermore, considering the visual characteristics of the eyes for the three primary colors R, G, and E, it is possible to set all independent levels for each color. In other words, it becomes possible to adjust the color of the character/graphic signal of the computer alone, and to perform offset adjustment and white balance adjustment using the I demodulation combination circuit 15.

父、この様なI復調方式であれば、I信号以外にル本の
呵度信号線を追加することにより、2+ル色の色彩表現
が可能となる。
With such an I demodulation method, by adding 1 strength signal line in addition to the I signal, it is possible to express 2+1 colors.

本実施例によれば、アナログ信号(テレビチューナ等か
らのビデオ信号)とディジタル信号(コンピュータから
の文字・図形信号)とが同一回路内で混在することがな
い為、信号線に混入していたディジタルスイッチングノ
イズヲ解消できると共に、クロストークの問題も改善で
き、画質の向上が図れる。また、本実施例では、全体的
にディジタルICで回路構成を行っているが、ディジタ
ルICは安価で、使用し易く、しかも、周辺素子を必要
としないため、信頼性及び経済性の点で大変有利である
。更に、また、ディジタルICは周辺素子全必要としな
い上、Ic“のパッケージがコンパクトであるので、デ
ィジタルICf用いることにより、回路規模も小さくて
済ミ、スペース金有効に活用することができる。
According to this embodiment, analog signals (video signals from a TV tuner, etc.) and digital signals (character/graphic signals from a computer) are not mixed in the same circuit, so they are not mixed in the signal line. Digital switching noise can be eliminated, crosstalk problems can also be improved, and image quality can be improved. Furthermore, in this example, the entire circuit is constructed using digital ICs, but digital ICs are inexpensive, easy to use, and do not require peripheral elements, so they are extremely reliable and economical. It's advantageous. Furthermore, the digital IC does not require all peripheral elements, and the package of the IC is compact, so by using the digital IC, the circuit scale can be kept small and space can be utilized effectively.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ディジタルスイッチングノイズの解消
及びクロストークの改善ができ、画質向上が図れると共
に、安価で且つ使い易いディジタルICにて回路を構成
することができるので、信頼性および経済性の向上が図
れるといった効果がある。また、I復調組み合わせ回路
により、コンビーータからの文字図形信号単独の色彩調
節が可能となり、オフセット調整、ホワイトバランス調
整も可能になるといった効果がある。
According to the present invention, digital switching noise can be eliminated and crosstalk can be improved, image quality can be improved, and the circuit can be configured with an inexpensive and easy-to-use digital IC, so reliability and economic efficiency can be improved. This has the effect of making it possible to achieve this goal. Furthermore, the I demodulation combination circuit enables color adjustment of the character/figure signals from the conbeater alone, and also enables offset adjustment and white balance adjustment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
従来のスーパーインボーズ回路を示すブOツク図、第3
図は纂1囚における主要部の信号線接続状態を示すブロ
ック図、である。 1.9・・テレビチューナ又はビデオディスクプレーヤ
又はビデオテープレコーダより出力されるコンポジット
ビデオ信号 2 コンビーータより出力されるR 、G 、B信号 3.11・・・モード切換信号 4.12・・・映像係号処理回路 5 ・7゛ナログマトリツクス路 6・・・ブナログテータセレクタ回路 7・・映像増帖回路 8.18・・ディスプレイ 10・・・コンピュータより出力されるR、G、B信号
及びI信号 13・・・Al1)変換回路 1t・・・ディジタルマトリンクス回路15・・−j狽
J4組入合わせ回路 16・・・ディジタルデータセレクタ回路17・・・D
/A変換回路 と゛
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing a conventional superimpose circuit, and Fig. 3 is a block diagram showing an embodiment of the present invention.
The figure is a block diagram showing the signal line connection state of the main parts in the first batch. 1.9... Composite video signal 2 output from a TV tuner, video disc player, or video tape recorder 2 R, G, B signals output from a converter 3.11... Mode switching signal 4.12... Video Coordination processing circuit 5 ・7゛ analog matrix path 6 . . . Analog data selector circuit 7 . . . Video intensifier circuit 8.18 . I signal 13...Al1) Conversion circuit 1t...Digital matrix circuit 15...-j J4 combination circuit 16...Digital data selector circuit 17...D
/A conversion circuit and

Claims (1)

【特許請求の範囲】[Claims] 1)映像信号発生源からの映像信号を処理して輝度信号
と色差信号を出力する映像信号処理回路と、該輝度信号
と色差信号をアナログ量からディジタル量へ変換するA
/D変換回路と、該変換回路からのディジタル輝度信号
および色差信号を3原色信号に変換して出力するディジ
タルマトリクス回路と、文字図形信号発生源からのディ
ジタル3原色信号と輝度指定データを入力されて輝度情
報を含んだディジタル3原色信号を出力する組み合せ回
路と、前記ディジタルマトリクス回路からのディジタル
3原色信号と前記組み合せ回路からのそれとを入力され
、指令に従ってその何れか一方を選択し、または両者を
スーパーインポーズして出力するセレクタ回路と、から
成り、該セレクタ回路からの出力を表示装置へ向けて出
力するようにしたことを特徴とするスーパーインポーズ
回路。
1) A video signal processing circuit that processes a video signal from a video signal generation source and outputs a luminance signal and a color difference signal, and A that converts the luminance signal and color difference signal from analog quantities to digital quantities.
A /D conversion circuit, a digital matrix circuit that converts the digital luminance signal and color difference signal from the conversion circuit into three primary color signals, and outputs the three primary color signals, and the digital three primary color signals and brightness designation data from the character/figure signal generation source are input. a combinational circuit that outputs digital three primary color signals containing luminance information; and a combinational circuit that receives the digital three primary color signals from the digital matrix circuit and those from the combinational circuit, and selects one of them according to a command, or both. 1. A superimpose circuit comprising: a selector circuit that superimposes and outputs a superimposed image, and outputs an output from the selector circuit toward a display device.
JP19252784A 1984-09-17 1984-09-17 Superimpose circuit Pending JPS6171792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19252784A JPS6171792A (en) 1984-09-17 1984-09-17 Superimpose circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19252784A JPS6171792A (en) 1984-09-17 1984-09-17 Superimpose circuit

Publications (1)

Publication Number Publication Date
JPS6171792A true JPS6171792A (en) 1986-04-12

Family

ID=16292762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19252784A Pending JPS6171792A (en) 1984-09-17 1984-09-17 Superimpose circuit

Country Status (1)

Country Link
JP (1) JPS6171792A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382580A (en) * 1986-09-26 1988-04-13 Canon Inc Image processing system
JPH033575A (en) * 1989-05-31 1991-01-09 Fujitsu Ltd Superimposing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382580A (en) * 1986-09-26 1988-04-13 Canon Inc Image processing system
JPH033575A (en) * 1989-05-31 1991-01-09 Fujitsu Ltd Superimposing system

Similar Documents

Publication Publication Date Title
US4737772A (en) Video display controller
US4991122A (en) Weighted mapping of color value information onto a display screen
US4789854A (en) Color video display apparatus
JPH058438B2 (en)
US4771275A (en) Method and apparatus for assigning color values to bit map memory display locations
JPH0651752A (en) Visual data processor
JPS5831386A (en) Combined picture color signal generation circuit
JPS5830792A (en) Green area controller for cathode ray tube screen
US5943097A (en) Image processing means for processing image signals of different signal formats
JPH11305734A (en) Liquid crystal display device
JPS6171792A (en) Superimpose circuit
JP2000184236A (en) Gamma correction circuit and gamma correction method
JP3486274B2 (en) Encoder
JP3250468B2 (en) OSD circuit
JPS62165687A (en) Cursor display system
JPH04220693A (en) Digital-image mixing apparatus in picture element
JPS61163778A (en) Two-picture television receiver
JP2832962B2 (en) Halftone display circuit
JPH0549992B2 (en)
JPS6030286A (en) Display circuit
JPS61269584A (en) Half-tone control signal processing circuit
JPH0738917A (en) On-screen priority circuit
JPH01248772A (en) Television receiver
JPS5957284A (en) Image information processor
JPS6363153B2 (en)