JPH02250576A - Data store system for tv system - Google Patents

Data store system for tv system

Info

Publication number
JPH02250576A
JPH02250576A JP1073215A JP7321589A JPH02250576A JP H02250576 A JPH02250576 A JP H02250576A JP 1073215 A JP1073215 A JP 1073215A JP 7321589 A JP7321589 A JP 7321589A JP H02250576 A JPH02250576 A JP H02250576A
Authority
JP
Japan
Prior art keywords
memory
monitor
data
tuner
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1073215A
Other languages
Japanese (ja)
Inventor
Mitsumasa Saito
光正 斉藤
Seiichi Ogawa
誠一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1073215A priority Critical patent/JPH02250576A/en
Publication of JPH02250576A publication Critical patent/JPH02250576A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an accident due to the destruction of a memory by transferring data stored in a memory of a video equipment to a monitor memory for supplement even though the monitor memory is destroyed by the discharge of a CRT, etc. CONSTITUTION:The memory data on a monitor B and a video equipment A can be checked and transferred, and the data of a memory (b) of the monitor B are stored in a memory (a) of the equipment A. If the monitor B is discharged and the data of the memory (b) of the monitor B are destroyed, the data on the monitor B stored in the memory (a) of the equipment A are transferred to the memory (b) of the monitor B for supplement of the memory data of the monitor B. Thus it is possible to prevent the accidents due to the destruction of a memory.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、CRT (陰極線管)を有するモニタのメモ
リデータを保持するTV(テレビジョン)システムのデ
ータ保管方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data storage system for a TV (television) system that retains memory data of a monitor having a CRT (cathode ray tube).

[発明の概要] 本発明は、CRT及びメモリを有するモニタと、メモリ
を有し且?CRTを有しない映像機器とを備え、前記モ
ニタのメモリデータを館記映像機器のメモリにストアす
ることにより、 Cl ’1’の放電などによりモニタのメモリが破壊さ
れても映像機器のメモリにストアされているデータをモ
ニタのメモリに転送して補填できるため、メモリが破壊
されることによる事故を防止できる。
[Summary of the Invention] The present invention provides a monitor having a CRT and a memory, and a monitor having a CRT and a memory. By storing the memory data of the monitor in the memory of the video equipment, even if the memory of the monitor is destroyed due to discharge of Cl '1', the data can be stored in the memory of the video equipment. Data stored in the monitor can be transferred to the monitor's memory for compensation, thereby preventing accidents caused by memory corruption.

[従来の技術] 従来のTVシステムは、第3図に示すように、0r(T
 Iを有するモニタBとこのモニタBにビデオ信号線e
を介してビデオ信号を送出する映像機器のチューナAと
から構成されている。チューナAとモニタBはそれぞれ
信号処理回路20.21と管面表示の信号を生成するキ
ャラクタジェネレータ22.23を有し、この各信号処
理回路20゜21とキャラクタジェネレータ22.23
は各CPU24,25にて制御される。又、チューナA
とモニタBにはそれぞれメモリa、bが設けられ、この
各メモリa、bは各CPU24,25にて制御される。
[Prior Art] As shown in FIG.
Monitor B with I and video signal line e to this monitor B
and a tuner A of video equipment that sends out video signals via the video equipment. Tuner A and monitor B each have a signal processing circuit 20.21 and a character generator 22.23 that generates a signal for display on the screen.
is controlled by each CPU 24, 25. Also, tuner A
and monitor B are provided with memories a and b, respectively, and these memories a and b are controlled by respective CPUs 24 and 25.

チューナAのメモリaにはチューナ自体の調整データや
コントロールデータが記憶され、又、モニタBのメモリ
bにはモニタ自体の調整データ(ミスコンバーゼンス量
等)やコントロールデータが記憶されている。
Memory a of tuner A stores adjustment data and control data of the tuner itself, and memory b of monitor B stores adjustment data (misconvergence amount, etc.) and control data of the monitor itself.

而して、チューナAの信号処理回路20から出力された
ビデオ信号はビデオ信号線eを介してモニタBの信号処
理回路21に導かれる。この信号処理回路21で所定の
信号処理を施されたビデオ信号がCRT 1に供給され
て映像が映し出される。
The video signal output from the signal processing circuit 20 of the tuner A is guided to the signal processing circuit 21 of the monitor B via the video signal line e. A video signal that has undergone predetermined signal processing in the signal processing circuit 21 is supplied to the CRT 1 and an image is displayed.

そして、各CPU24,25はそれぞれのメモリa、b
に記憶されているデータに基づいて各信号処理回路20
.21や各キャラクタジェネレータ22.23などを制
御する。
Each CPU 24, 25 has a memory a, b.
Each signal processing circuit 20
.. 21, each character generator 22, 23, etc.

[発明が解決しようとする課題] 上記構成において、CRT 1式のモニタBは放電を起
こしたり、人の接触による人体チャージなどが起こると
内蔵のメモリbのデータが破壊されるという欠点があっ
た。TVのディジタルコントロールが進んだ今日では調
整データが破壊されると重大な不良事故につながる。
[Problems to be Solved by the Invention] With the above configuration, the monitor B of the CRT 1 type had a drawback that the data in the built-in memory b would be destroyed if discharge occurred or the human body was charged due to human contact. . Nowadays, digital control of TVs has advanced, and if the adjustment data is destroyed, it can lead to serious malfunctions.

そこで、本発明はメモリデータか破壊されても破壊され
たデータ内容を補填可能なTVシステ、ムのデータ保管
方式を提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a data storage system for a TV system that can compensate for the destroyed data even if memory data is destroyed.

〔課題を解決するための手段] 上記目的を達成するための本発明のTVシステムのデー
タ保管方式は、CRT、データを保持するメモリ及びこ
のメモリを制御する制御部を有するモニタと、データを
保持するメモリ及びこのメモリを制御する制御部を有す
ると共にCRTを持たない映像II器とを備え、前記モ
ニタのメモリデータと前記映像機器のメモリデータをチ
ェック及び転送可能とし、前記モニタのメモリのデータ
を前記映像機器のメモリにストアしてデータを保持する
ものである。
[Means for Solving the Problems] To achieve the above object, the data storage method of the TV system of the present invention includes a CRT, a monitor having a memory for holding data and a control unit for controlling this memory, and a monitor for holding data. and an image II device having a control unit for controlling this memory and having no CRT, and capable of checking and transferring the memory data of the monitor and the memory data of the video equipment, and the memory data of the monitor can be checked and transferred. The data is stored and held in the memory of the video equipment.

[作用] モニタに放電等が起こりモニタのメモリのデータか破壊
されると、映像機器のメモリにストアされているモニタ
のデータをモニタのメモリに転送してモニタのメモリデ
ータを補填する。
[Operation] When a discharge or the like occurs in the monitor and the data in the monitor's memory is destroyed, the monitor data stored in the memory of the video equipment is transferred to the monitor's memory to supplement the monitor's memory data.

[実施例コ 以下、本発明の実施例を図面を用いて説明する。[Example code] Embodiments of the present invention will be described below with reference to the drawings.

第1図及び第2図には本発明の実施例が示されている。An embodiment of the invention is shown in FIGS. 1 and 2. FIG.

第1図には本願のメモリ保管方式を実施するテレビジョ
ンシステムの回路ブロック図が示されている。第1図に
おいて、TVシステムはCRTを有しない映像機器のチ
ューナAとCRT 1を有するモニタBとが結線されて
おり、チューナAが出力するビデオ信号がモニタBに供
給されてCRTlに映像が映し出される。チューナAの
入力端子ji、j*にはS HFアンテナ2とU/Vア
ンテナ3とがそれぞれ接続されている。SHFアンテナ
2とU/Vアンテナ3からのビデオ信号はスイッチSW
にて選択的にチューナAへ入力され、入力されたビデオ
信号はビデオ信号処理回路4と同期信号検出回路5にそ
れぞれ供給される。ビデオ信号処理回路4は入力ビデオ
信号から画情報信号を抜き出し、この画情報信号に所定
の信号処理を施して加算器6に出力する。同期信号検出
回路5は入力ビデオ信号から同期信号を検出し、検出し
た同期信号を出力端子t4に導くと共にキャラクタジェ
ネレータ7に供給する。キャラクタジェネレータ7はc
pusからのアドレス信号に基づいて管面表示の信号を
生成し、この管面表示信号を加算器6に出力する。加算
器6は画情報信号に管面表示信号を加算し、管面表示信
号が加算された画情報信号が出力端子し、に導かれてい
る。制御部であるCPU(中央処理装置)8はビデオ信
号処理回路4及び同期信号検出回路5を制御すると共に
内蔵のメモリaの読み出し・書き込みを制御する。メモ
リaにはチューナA自体の調整データやコントロールデ
ータが記憶されていると共にこのメモリaはその他にモ
ニタBのメモリbの全データを記憶可能な余分な容量を
有している。
FIG. 1 shows a circuit block diagram of a television system implementing the memory storage method of the present application. In Fig. 1, the TV system has a tuner A, which is a video device that does not have a CRT, and a monitor B, which has a CRT 1, connected to each other. It will be done. An SHF antenna 2 and a U/V antenna 3 are connected to input terminals ji and j* of tuner A, respectively. Video signals from SHF antenna 2 and U/V antenna 3 are connected to switch SW.
The input video signal is selectively input to tuner A at , and the input video signal is supplied to video signal processing circuit 4 and synchronization signal detection circuit 5, respectively. Video signal processing circuit 4 extracts an image information signal from the input video signal, performs predetermined signal processing on this image information signal, and outputs it to adder 6. The synchronization signal detection circuit 5 detects a synchronization signal from the input video signal, guides the detected synchronization signal to an output terminal t4, and supplies it to the character generator 7. Character generator 7 is c
A screen display signal is generated based on the address signal from the PUS, and this screen display signal is output to the adder 6. The adder 6 adds the tube display signal to the picture information signal, and the picture information signal to which the tube display signal has been added is led to an output terminal. A CPU (central processing unit) 8, which is a control section, controls the video signal processing circuit 4 and the synchronization signal detection circuit 5, and also controls reading and writing of the built-in memory a. The memory a stores adjustment data and control data for the tuner A itself, and also has an extra capacity capable of storing all the data in the memory b of the monitor B.

モニタBには二つの入力端子ts、j7が設けられ、こ
の各入力端子to、tyとチューナAの各出力端子js
、toが画情報信号線乙及び同期信号線a、を介してそ
れぞれ接続されている。入力端子t、から入力された画
情報信号はビデオ信号処理回路9にて所定の信号処理が
施されて加算器lOに出力される。入力端子t7から入
力された同期信号は偏向回路11とキャラクタジェネレ
ータ12にそれぞれ供給されている。偏向回路11は同
期信号に基づいてノコギリ波を形成する。キャラクタジ
ェネレータ12は、前記チューナAのものと同様に、C
PU13からのアドレス信号に基づいて管面表示の信号
を生成し、この管面表示信号を加算器IOに出力する。
Monitor B is provided with two input terminals ts and j7, and these input terminals to and ty and each output terminal js of tuner A
, to are connected via an image information signal line O and a synchronization signal line A, respectively. The image information signal input from the input terminal t is subjected to predetermined signal processing in the video signal processing circuit 9 and output to the adder lO. A synchronizing signal input from the input terminal t7 is supplied to the deflection circuit 11 and the character generator 12, respectively. The deflection circuit 11 forms a sawtooth wave based on the synchronization signal. The character generator 12 is similar to that of the tuner A.
A screen display signal is generated based on the address signal from the PU 13, and this screen display signal is output to the adder IO.

制御部であるCPUl3は前記チューナAのものと同様
にビデオ信号処理回路9やキャラクタジェネレータI2
を制御すると共に内蔵のメモリbの読み出し・書き込み
を制御する。このメモリbにはモニタ1自体の調整デー
タやコントロールデータが記憶されている。
Similar to the tuner A, the control unit CPU13 controls the video signal processing circuit 9 and the character generator I2.
It also controls reading and writing of built-in memory b. This memory b stores adjustment data and control data for the monitor 1 itself.

又、モニタBのCPUIとチューナAのcpusにはデ
ータ転送用の端子ja、t・がそれぞれ設けられ、この
端子ts、je間がデータ線Q3にて結線されている。
Further, the CPUI of the monitor B and the cpus of the tuner A are provided with terminals ja and t for data transfer, respectively, and these terminals ts and je are connected by a data line Q3.

以下、上記構成の作用について説明する。The operation of the above configuration will be explained below.

チューナA及びモニタBの電源がオンされ、SHFアン
テナ2又はU/Vアンテナ3からのビデオ信号がビデオ
信号処理回路4及び同期信号検出回路5にて信号処理さ
れる。ビデオ信号処理回路4の出力である画情報信号が
画情報信号線elを介して又、同期信号検出回路5の出
力である同期信号が同期信号線Q、を介してそれぞれモ
ニタBへ伝送されてCRTlに映像が映し出される。
Tuner A and monitor B are powered on, and video signals from SHF antenna 2 or U/V antenna 3 are processed by video signal processing circuit 4 and synchronization signal detection circuit 5. The image information signal that is the output of the video signal processing circuit 4 is transmitted to the monitor B via the image information signal line el, and the synchronization signal that is the output of the synchronization signal detection circuit 5 is transmitted to the monitor B via the synchronization signal line Q. The image is displayed on the CRTl.

次に、データ保管の動作について第2図を参照して説明
する。
Next, the data storage operation will be explained with reference to FIG.

チューナAとモニタBが結線された後、最初に両方の電
源がオンされると、モニタBのCPUl3がメモリbの
データを読み出してこのメモリデータをチューナAのC
PU8に転送し、チューナAのCPU8が転送されたメ
モリデータをメモリaに全て書き込むことによってスト
アする。次に、モ、ニタB内のコントロールが実行され
、メモリbのデータ付加やデータ更新が行われると、モ
ニタBのcputaがそのコントロールデータをチュー
ナAのCPU8が転送してメモリaのデータ付加やデー
タ更新が行われる。そして、電源がオフされるまでモニ
タBのメモリbのデータ付加・更新される毎にチューナ
Aのメモリbのデータ付加・更新されるため、チューナ
Aのメモリbには常にモニタBのメモリbの最新のデー
タがストアされる。
When tuner A and monitor B are connected and both are powered on for the first time, CPU 13 of monitor B reads data from memory b and transfers this memory data to tuner A's C.
The CPU 8 of tuner A stores the transferred memory data by writing all of it to memory a. Next, when the control in monitor B is executed and the data is added or updated in memory b, the CPU of monitor B transfers the control data to the CPU 8 of tuner A, and the CPU 8 of tuner A transfers the control data to add or update data in memory a. Data is updated. Then, each time data is added to or updated in memory b of monitor B, data is added to or updated in memory b of tuner A until the power is turned off. The latest data is stored.

チューナA及びモニタBの電源がオフされ再度チューナ
A及びモニタBの電源がオンされると、両方のcpus
、iaが各メモリa、bのデータを読み出してメモリb
のデータが抜けているか否かいずれか一方のCPU8,
13がチェックする。
When tuner A and monitor B are powered off and then turned on again, both CPUs
, ia reads data from each memory a and b and stores it in memory b.
Either one of the CPUs 8,
13 checks.

メモリbのデータが抜けている場合には抜けているデー
タをcpusがモニタBのCPU13に転送してCPU
13がメモリbに記憶する。従って、CRTIの放電等
によってモニタBのメモリbのデータが一部又は全部破
壊されてもチューナAのメモリaから転送されてモニタ
Bのメモリb内容が補填されるため、データ破壊による
事故が発生しない。
If the data in memory B is missing, the CPU transfers the missing data to the CPU 13 of monitor B and the CPU
13 is stored in memory b. Therefore, even if some or all of the data in memory b of monitor B is destroyed due to discharge of the CRTI, etc., data will be transferred from memory a of tuner A to compensate for the contents of memory b of monitor B, so accidents due to data destruction may occur. do not.

また、チューナAのメモリaがモニタBのメモリデータ
を保持しているため、モニタBのコントロールを行う時
でもチューナAのキャラクタジェネレータ7を使用して
管面表示を行うことができる。尚、モニタBを単品とし
て動作させるときにはモニタBのCPU13が全コント
ロールを行うと共に管面表示もモニタB内のキャラクタ
ジェネレータ12を使用して行われる。また、前記実施
例ではメモリデータの転送をデータ線e3を用いて行っ
ているが、メモリデータを画情報信号や同期信号の無情
報区間を利用して転送すればデータ線g、が不用となる
Furthermore, since the memory a of the tuner A holds the memory data of the monitor B, even when controlling the monitor B, the character generator 7 of the tuner A can be used to display the screen. Incidentally, when monitor B is operated as a single item, the CPU 13 of monitor B performs all the controls, and the character generator 12 in monitor B is also used for screen display. Furthermore, in the embodiment described above, the memory data is transferred using the data line e3, but if the memory data is transferred using the no-information section of the image information signal or synchronization signal, the data line g becomes unnecessary. .

[発明の効果] 以上述べたように本発明によれば、CRT及びメモリを
有するモニタと、メモリζ有し且つCRTを有しない映
像機器とを備え、前記モニタのメモリデータを前記映像
機器のメモリにストアしたので、CRTの放電などによ
りモニタのメモリが破壊されても映像機器のメモリにス
トアされているデータをモニタのメモリに転送して補填
できるため、メモリが破壊されることによる事故を防止
できるという効果を奏する。
[Effects of the Invention] As described above, according to the present invention, a monitor having a CRT and a memory, and a video device having a memory ζ but not having a CRT are provided, and the memory data of the monitor is stored in the memory of the video device. Therefore, even if the monitor's memory is destroyed due to discharge of a CRT, the data stored in the video equipment's memory can be transferred to the monitor's memory to compensate, thereby preventing accidents caused by memory being destroyed. It has the effect of being able to do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明の実施例を示し、第1図はテ
レビジョンシステムの回路ブロック図、第2図はメモリ
保管のフローチャート図であり、第3図は従来のテレビ
ジョンシステムの回路ブロック図である。 A・・・チューナ(映像機器)、B・・・モニタ、l・
・・CRT、8.13−CPU (制御部)、a、、b
−メモリ。
1 and 2 show an embodiment of the present invention, FIG. 1 is a circuit block diagram of a television system, FIG. 2 is a flowchart of memory storage, and FIG. 3 is a diagram of a conventional television system. It is a circuit block diagram. A... Tuner (video equipment), B... Monitor, l.
・・CRT, 8.13-CPU (control unit), a,, b
-Memory.

Claims (1)

【特許請求の範囲】[Claims] (1)CRT、データを保持するメモリ及びこのメモリ
を制御する制御部を有するモニタと、データを保持する
メモリ及びこのメモリを制御する制御部を有すると共に
CRTを持たない映像機器とを備え、前記モニタのメモ
リデータと前記映像機器のメモリデータをチェック及び
転送可能とし、前記モニタのメモリのデータを前記映像
機器のメモリにストアしてデータを保持することを特徴
とするTVシステムのデータ保管方式。
(1) A monitor having a CRT, a memory for holding data, and a control unit for controlling this memory, and a video device having a memory for holding data, a control unit for controlling this memory, and not having a CRT; A data storage method for a TV system, characterized in that memory data of a monitor and memory data of the video equipment can be checked and transferred, and the data in the memory of the monitor is stored in the memory of the video equipment to hold the data.
JP1073215A 1989-03-24 1989-03-24 Data store system for tv system Pending JPH02250576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1073215A JPH02250576A (en) 1989-03-24 1989-03-24 Data store system for tv system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1073215A JPH02250576A (en) 1989-03-24 1989-03-24 Data store system for tv system

Publications (1)

Publication Number Publication Date
JPH02250576A true JPH02250576A (en) 1990-10-08

Family

ID=13511720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1073215A Pending JPH02250576A (en) 1989-03-24 1989-03-24 Data store system for tv system

Country Status (1)

Country Link
JP (1) JPH02250576A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652845A (en) * 1993-02-10 1997-07-29 Hitachi, Ltd. Display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652845A (en) * 1993-02-10 1997-07-29 Hitachi, Ltd. Display apparatus
US5887147A (en) * 1993-02-10 1999-03-23 Hitachi, Ltd. Display apparatus
US6247090B1 (en) 1993-02-10 2001-06-12 Hitachi, Ltd. Display apparatus enabled to control communicatability with an external computer using identification information
US6513088B2 (en) 1993-02-10 2003-01-28 Hitachi, Ltd. Display unit and method enabling bi-directional communication with video source
US6549970B2 (en) 1993-02-10 2003-04-15 Hitachi, Ltd. Display unit with controller enabling bi-directional communication with computer

Similar Documents

Publication Publication Date Title
US6816192B1 (en) Motion pictures sending apparatus and motion pictures communication apparatus
CA2188707C (en) System providing freeze of closed captioning data
IS3759A7 (en) Interactive home information systems
US7492414B2 (en) Method of and apparatus for maintaining smooth video transition between distinct applications
KR980700629A (en) MEMORY BANDWIDTH OPTIMIZATION
JPS62166659A (en) Character and graphic display circuit
US20220417468A1 (en) Reception Device, Method For Controlling Reception Device, And Transmission/Reception System
KR100708371B1 (en) An adaptive transport protocol decoder
JPH02250576A (en) Data store system for tv system
US11335295B1 (en) Device and method for driving a display panel
CN104639846A (en) Image switching system, image switching device and image switching method
KR100343385B1 (en) Osd(on screen display) cursor display method and osd image display apparatus
JPH08272331A (en) Data control system
JP3989752B2 (en) A video device, for example a video decoder, and a process for memory control in such a device
KR100306371B1 (en) Mpeg decoder having two memory controller and decoding method thereof
KR100310045B1 (en) Digital tv system for storing video data
US10341600B2 (en) Circuit applied to television and associated image display method
KR0174510B1 (en) Interface unit
JPH01123284A (en) Controller for display on tv screen
JPH02140083A (en) Picture transmission system
JPS61269476A (en) Initial display control system
JPH03291082A (en) Still picture television telephone set
JPH0462591A (en) Tube surface display system
JPH02233081A (en) Television receiver
JPS6055776A (en) Television receiver