JP5004797B2 - 圧電/電歪膜型素子 - Google Patents
圧電/電歪膜型素子 Download PDFInfo
- Publication number
- JP5004797B2 JP5004797B2 JP2007524046A JP2007524046A JP5004797B2 JP 5004797 B2 JP5004797 B2 JP 5004797B2 JP 2007524046 A JP2007524046 A JP 2007524046A JP 2007524046 A JP2007524046 A JP 2007524046A JP 5004797 B2 JP5004797 B2 JP 5004797B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- electrostrictive film
- electrode
- electrostrictive
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
- H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
- H10N30/2047—Membrane type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
- H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Compositions Of Oxide Ceramics (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
- Piezo-Electric Transducers For Audible Bands (AREA)
Description
センサとして用いられる圧電/電歪膜型素子は、例えば、特開平8−201265号公報において開示されている。この圧電/電歪膜型センサは、密度、濃度、粘度等の流体特性を測定するために用いられる。この圧電/電歪膜型センサは、圧電/電歪膜型振動子の振幅と当該振動子に接触する流体の粘性抵抗との間に相関関係があることを利用して、当該流体の密度、濃度、粘度等の特性を測定し得るように構成されている。
具体的には、この圧電/電歪膜型センサにおいては、前記流体の存在下で前記振動子を振動させた場合に、当該振動子が、当該流体の粘性によって、力学的な抵抗を受ける。ここで、当該振動子の機械的な振動状態は、等価的な電気回路に置換され得る。よって、当該振動子が受ける粘性抵抗に基づいて、当該振動子を構成する圧電/電歪膜の等価回路の電気的定数が変化する。この電気的定数の変化を検出することで、流体の粘度、密度、濃度等の特性が測定され得る。
かかる圧電/電歪膜型センサによって特性の測定が可能な流体としては、液体及び気体のいずれもが含まれる。測定対象となる液体としては、例えば、水、アルコール、油等のうちから選択される主たる媒質のみからなる単一成分の液体は当然含まれる。のみならず、かかる主たる媒質に対して可溶、難溶、あるいは不溶な他の媒質が添加(溶解、混合、分散、あるいは懸濁)されたもの(スラリー、ペースト等)も、測定対象液体に含まれ得る。
また、上述の電気的定数としては、損失係数、位相、抵抗、リアクタンス、コンダクダンス、サセプタンス、インダクタンス、キャパシタンス等が挙げられる。特に、等価回路の共振周波数近傍で極大または極小の変化点を1つ有する損失係数、または位相が、好ましく用いられる。これにより、前記流体の粘度のみならず、密度や濃度も測定可能となる。例えば、硫酸水溶液中の硫酸濃度が測定され得る。なお、振動状態の変化を検出する指標としては、測定精度や耐久性の観点から特に問題が無ければ、上述のような電気的定数の他に、共振周波数の変化も用いられ得る。
図3を参照すると、かかる圧電/電歪膜型素子においては、セラミックスからなる基板1は、厚肉部2と薄肉ダイヤフラム部3とを有するように構成されている。厚肉部2は、薄肉ダイヤフラム部3の周縁部に設けられている。基板1の上には、下部電極4と、圧電/電歪膜5と、上部電極6とが、この順に下から上に積層して設けられている。
基板1の上であって、下部電極4とは独立した位置には、補助電極8が設けられている。補助電極8は、その一部が圧電/電歪膜5の下側の一部に入り込むように形成されている。このような構成により、補助電極8及び圧電/電歪膜5の面上で上部電極6を断線すること無く連続して形成することが可能となり、上部電極6の接続の信頼性が向上する。
かかる構成においては、被測定流体は、貫通孔9により導入され、空洞部10に収容される。
また、かかる圧電/電歪膜型素子においては、図3に示されているように、圧電/電歪膜5が、下部電極4を覆うように形成される。そして、圧電/電歪膜5は、その周縁部が下部電極4を越えて基板1上に張り出すような大きさに形成され得る。これにより、下部電極4と圧電/電歪膜5の精密な位置合わせが不要となる。したがって、下部電極4と上部電極6との間の短絡が容易に防止され得る。
さらに、かかる圧電/電歪膜型素子においては、図3に示されているように、この圧電/電歪膜5の周縁部である張り出し部11が、基板1と不完全な結合状態とされ得る。すなわち、張り出し部11と基板1とが結合していない状態の不完全結合部7Aが形成される。
ここで、不完全結合状態とは、張り出し部11の一部が基板1と部分的に結合した状態(部分結合状態)、または、張り出し部11と基板1との結合部分が全く無い状態(未結合状態)をいうものとする。具体的には、張り出し部11と基板1とのピール(引き剥がし)強度が、0.5kg/mm2以下とされる。
これにより、圧電/電歪膜5における圧電逆効果による、薄肉ダイヤフラム部3の屈曲変位の発生力が、当該薄肉ダイヤフラム部3に効率よく伝達される。したがって、薄肉ダイヤフラム部3の屈曲変位や振動を充分に発現させることができる。
このような不完全結合状態の形成は、基板1の材料と圧電/電歪膜5の材料との相互の反応性が低くなるように、基板1の材料と圧電/電歪膜5の材料とが適宜選択されることによって行われ得る。
あるいは、このような不完全結合状態の形成は、圧電/電歪膜5を形成する際に、当該圧電/電歪膜5と基板1とが直接的に接しないようにダミー層が形成されることによって行われ得る。このダミー層の形成には、スタンピング法、スクリーン印刷法、インクジェット法等が、好適に用いられる。
このダミー層は、圧電/電歪膜5及び/又は上部電極6が焼結のために熱処理される場合には、この熱処理により燃焼・消失する材料(例えば樹脂材料等)で形成され得る。そして、この熱処理によるダミー層の消失により、不完全結合部7Aが形成される。
圧電/電歪膜5及び上部電極6が熱処理されない場合には、ダミー層は、水や有機溶媒等に溶解する樹脂材料で形成され得る。そして、圧電/電歪膜5を形成後、あるいは圧電/電歪膜5と上部電極6とを形成後、水や有機溶媒等によりダミー層が溶解・除去処理されることで、不完全結合部7Aが形成される。
この種の圧電/電歪膜型素子において、素子特性の安定化や、耐久性の向上が求められている。
例えば、上述のような、振動状態に対応した電気的特性を検知することによりセンシングを行うセンサ用圧電/電歪膜型素子にあっては、電気的特性がばらつかないことが望ましい。しかしながら、従来の圧電/電歪膜型素子においては、初期の電気的定数が素子固体間でばらついたり、電気的定数の経時変化が生じたりする場合があり、そのような場合には、微調整の手間をかける必要があった。
特に、例えば高温多湿下のような過酷な使用条件下では、特性の変化が著しい場合があった。
また、圧電/電歪膜5に用いられる材料の種類によっては、薄肉ダイヤフラム部3の振動あるいは変位に伴って発生する応力が集中しやすい部分である薄肉ダイヤフラム部3の端部で、圧電/電歪膜5にクラックが生じ得る。そして、このような圧電/電歪膜5におけるクラックの発生により、上部電極6が断線し、素子としての機能が失われる場合があり得る。
さらに、圧電/電歪膜5が高温多湿にさらされると、圧電/電歪膜5の絶縁性が低下する。これにより、下部電極4と上部電極6との間が短絡して両電極が破壊されることも懸念される。
そこで、発明者らは、鋭意研究の結果、以下の事実を見出した。
従来の、振動状態に対応した電気的特性を検知することによりセンシングを行うセンサ用圧電/電歪膜型素子においては、図3に示されているように、張り出し部11における不完全結合部7Aと同様な不完全結合状態にある不完全結合部7Bが形成されていた。
この不完全結合部7Bは、下部電極4と補助電極8との間で、厚肉部2と薄肉ダイヤフラム部3とに跨るように形成されていた。そして、かかる不完全結合部7Bにおける不完全結合状態のばらつきや経時変化が、振動状態の変化ひいては電気的定数の変化を引き起こす原因の一つとなっていた。
すなわち、かかる従来の構成においては、固定されている厚肉部2と振動・変位する薄肉ダイヤフラム部3とに、機械的強度や基板1との密着力の弱い不完全結合部7Bが跨っている。このため、例えば、不完全結合部7Bにおいて、基板1との結合が部分的に解除されたり、マイクロクラックが生じたりする。よって、不完全結合状態が再現性よく安定的に形成され得ない。特に、マイクロクラックが発生した場合、クラックの進展が生じることで、圧電/電歪膜5におけるクラックの発生につながることもある。
また、図3に示されている構成においては、下部電極4と上部電極6に挟まれた圧電/電歪膜5が、薄肉ダイヤフラム部3から厚肉部2にわたって連続して存在している。この場合、分極処理や駆動の際の電界が、薄肉ダイヤフラム部3から厚肉部2に至る領域に印加されることになる。よって、応力の集中しやすい薄肉ダイヤフラム部3の端部にて、圧電的に活性となり、この部分に付加的な応力が生じる。これにより、クラックが発生する場合がある。
さらに、高温下においては、圧電/電歪膜5の分極が部分的に消失することで、当該圧電/電歪膜5における所定の能力が損なわれることも想定される。
本発明は、かかる課題に鑑みてなされたものであり、圧電/電歪膜型素子の特性の安定化や、耐久性の向上を図ることを目的としている。
本発明に係る圧電/電歪膜型素子は、基板に、下部電極及び補助電極と、圧電/電歪膜と、上部電極とを、順次積層させることによって構成されている。この基板は、セラミックスによって形成されていて、薄肉ダイヤフラム部と、厚肉部と、を備えている。前記薄肉ダイヤフラム部の周縁部には、前記厚肉部が形成されている。
本発明の特徴は、前記圧電/電歪膜型素子が、さらに以下の構成を備えたことにある。
本発明に係る圧電/電歪膜型素子においては、前記下部電極が、前記周縁部の一方の厚肉部から前記薄肉ダイヤフラム部まで連続して形成されている。また、前記補助電極が、前記薄肉ダイヤフラム部であって前記下部電極とは独立した位置から、前記周縁部の他方の厚肉部まで連続して形成されている。また、前記下部電極と前記補助電極とに跨る形で、前記圧電/電歪膜が形成されている。また、前記上部電極が、互いに独立した複数の経路をもって、前記補助電極に電気的に接続されている。
すなわち、前記下部電極は、前記薄肉ダイヤフラム部における前記周縁部の一方に対応する前記厚肉部から、前記薄肉ダイヤフラム部まで、連続して形成されている。前記補助電極は、前記薄肉ダイヤフラム部における前記周縁部の、前記一方とは反対側の他方に対応する前記厚肉部から、前記薄肉ダイヤフラム部まで、前記下部電極とは独立に形成されている。また、前記圧電/電歪膜は、前記下部電極と前記補助電極とに跨るように形成されている。さらに、前記上部電極と前記補助電極とは、互いに独立した複数の経路によって、互いに電気的に接続されている。
かかる構成を備えた本発明の圧電/電歪膜型素子においては、バラツキや経時変化の要因となる上述の不完全結合部が、薄肉ダイヤフラム部と厚肉部とに跨るように設けられることはない。これにより、素子特性の安定化がもたらされる。したがって、いかなる使用条件でも適用可能な圧電/電歪膜型素子が得られる。
また、本圧電/電歪膜型素子においては、薄肉ダイヤフラム部における前記周縁部には、不完全結合部が存在しない。これにより、薄肉ダイヤフラム部の周縁部にて、下部電極あるいは補助電極を介して、応力が分散され得る。よって、圧電/電歪膜の種類及び特性を問わず、圧電/電歪膜におけるクラックの発生を抑制することが可能となる。また、圧電/電歪材料の選択の幅が広がることで、特性の向上が容易になり、設計の自由度が広がる等の効果が得られる。
また、本圧電/電歪膜型素子においては、圧電/電歪活性部が、薄肉ダイヤフラム部から厚肉部にわたって連続して存在することはない。ここで、上述の圧電/電歪活性部は、圧電/電歪膜のうちの、上部電極と下部電極とに挟まれた部分である。
これにより、応力の集中しやすい薄肉ダイヤフラム部の周縁部にて、圧電/電歪膜が圧電的に不活性となる。よって、この部分におけるクラックの発生が抑制され得る。
さらに、本圧電/電歪膜型素子においては、上部電極が、互いに独立した複数の経路をもって補助電極に電気的に接続されている。よって、圧電/電歪膜の絶縁性の低下に起因する上部電極の一部の破壊により、複数の経路のうち一部の電気的接続が絶たれても、残りの経路により上部電極と補助電極との電気的な接続が維持され得る。したがって、圧電/電歪膜型素子が使用可能な状態が安定的に確保され得る。
なお、本圧電/電歪膜型素子は、圧電/電歪活性部が薄肉ダイヤフラム部のみに存在するように構成されていてもよい。
かかる構成においては、圧電/電歪膜のうちの、電界が印加される部分である、圧電/電歪活性部が、薄肉ダイヤフラム部上にだけ存在する。よって、かかる構成によれば、薄肉ダイヤフラム部の励振、あるいは、当該薄肉ダイヤフラム部の振動状態に応じた上部電極と下部電極との間の出力の取得が、より効率よく行われ得る。
図2は、本発明の他の実施例である、センサ用の圧電/電歪膜型素子の構成を示す側断面図である。
図3は、従来のセンサ用の圧電/電歪膜型素子の構成を示す図である。
<実施例のセンサ用圧電/電歪膜型素子の構成>
本実施例のセンサ用の圧電/電歪膜型素子は、セラミック基板1を備えている。このセラミック基板1は、厚肉部2と、薄肉ダイヤフラム部3と、を有している。
セラミック基板1の上には、下部電極4と、圧電/電歪膜5と、上部電極6とが、通常の膜形成法によって順次積層されている。これらのセラミック基板1、下部電極4、圧電/電歪膜5、及び上部電極6は、一体構造となるように形成されている。また、圧電/電歪膜5は、後述するように、不完全結合部7A,7Bを有している。また、セラミック基板1の上には、補助電極8が形成されている。
セラミック基板1における薄肉ダイヤフラム部3の厚さは、圧電/電歪膜5の振動を妨げないように、50μm以下、好ましくは30μm以下、さらに好ましくは15μm以下に設定されている。また、センサ用の圧電/電歪膜型素子においては励起される共振モードが単純化される必要があることから、本実施例における薄肉ダイヤフラム部3の平面形状は、図1の(i)に示されているように、長方形に形成されている(破線で示された長方形のうちの最も外側のものを参照)。すなわち、貫通孔9によって外部と連通するように設けられた空洞部10、及び当該空洞部10と対応するように設けられた薄肉ダイヤフラム部3は、平面視にて長方形状に形成されている。
補助電極8は、下部電極4と同一面上であって、当該下部電極4とは独立した位置に形成されている。すなわち、補助電極8は、下部電極4と接触又は非常に近接することで当該下部電極4と導通することがないように、下部電極4の端部から離隔した位置に形成されている。このように、下部電極4と補助電極8との間には、所定のギャップが形成されている。
具体的には、下部電極4及び補助電極8は、以下の通り構成されている。
下部電極4は、薄肉ダイヤフラム部3における一方の端部(図1の(i)における左側の端部)にて、厚肉部2と薄肉ダイヤフラム部3とに跨るように形成されている。すなわち、下部電極4における、補助電極8から離隔した側の一方の端部は、薄肉ダイヤフラム部3の外側の厚肉部2上に設けられている。また、下部電極4における、補助電極8と近接する側の他方の端部(図1の(i)における右側の端部)は、薄肉ダイヤフラム部3の端を越えない位置(薄肉ダイヤフラム部3の内側)に設けられている。このように、下部電極4が、一方の(図1の(i)における左側の)厚肉部2から薄肉ダイヤフラム部3まで、所定の長さを持って連続的に形成されている。
また、図1の(i)及び(iii)を参照すると、下部電極4の幅(下部電極4と補助電極8とが配列されている方向と垂直、且つセラミック基板1の厚さ方向と垂直な方向における寸法)は、薄肉ダイヤフラム部3の幅よりも充分狭い幅に設定されている。
補助電極8は、他方の(下部電極4とは反対側の:図1の(i)における右側の)厚肉部2から薄肉ダイヤフラム部3に至るまで、所定の長さを持って連続的に形成されている。この補助電極8は、圧電/電歪膜5における端部の下側に入り込むような位置に設けられている。
なお、下部電極4及び補助電極8における、厚肉部2上の端部は、リード用端子として用いられ得るように構成されている。
圧電/電歪膜5は、下部電極4及び補助電極8の上に形成されている。すなわち、圧電/電歪膜5は、下部電極4と補助電極8とに跨るように設けられている。また、本実施例においては、圧電/電歪膜5における、補助電極8と近接する側とは反対側の一端が、薄肉ダイヤフラム部3の内側となるように、圧電/電歪膜5が形成されている。
また、図1の(i)及び(iii)を参照すると、圧電/電歪膜5の幅は、下部電極4及び上部電極6よりも広く、薄肉ダイヤフラム部3の幅よりも狭い幅に設定されている。そして、図1の(iii)に示されているように、不完全結合部7Aは、下部電極4から側方にはみ出した圧電/電歪膜5の周縁部である張り出し部11の下方に設けられている。
また、図1の(ii)に示されているように、不完全結合部7Bは、薄肉ダイヤフラム部3にのみ近接するように、当該薄肉ダイヤフラム部3上に設けられている。具体的には、不完全結合部7Bは、薄肉ダイヤフラム部3にのみ対応する位置(厚肉部2とは対応しない位置)に設けられている。そして、この不完全結合部7Bは、薄肉ダイヤフラム部3上であって、当該薄肉ダイヤフラム部3の端部(厚肉部2との接続部である固定端)よりも中心側(自由端側)にオフセットした位置(上述のギャップに対応する位置)にて、上述のギャップに向けて張り出すように設けられている。
圧電/電歪膜5の上には、上部電極6が設けられている。この上部電極6は、圧電/電歪膜5と補助電極8とに跨るように、圧電/電歪膜5から補助電極8まで連続的に形成されている。すなわち、上部電極6は、補助電極8との間で導通するように形成されている。
ここで、本実施例においては、上述の下部電極4における前記一方の端部と対向する、上部電極6における一方の端部は、圧電/電歪膜5からはみ出さないように、当該圧電/電歪膜5の上に設けられている。
また、本実施例においては、図1の(i)及び(iii)を参照すると、上部電極6の幅は、薄肉ダイヤフラム部3の幅よりも充分狭い幅に設定されている。
すなわち、本実施例の圧電/電歪膜型素子においては、圧電/電歪活性部が、薄肉ダイヤフラム部3の上にのみ存在するように構成されている。この圧電/電歪活性部は、圧電/電歪膜5のうちの、上部電極6と下部電極4とに挟まれた部分である。
さらに、接続電極20が、上部電極6と補助電極8とを電気的に接続するように設けられている。すなわち、上部電極6と補助電極8とは、互いに独立した複数の経路(本実施例では、2つの経路)で電気的に接続されている。
<実施例の構成における材料及び製造方法の詳細>
セラミック基板1を構成する材料としては、耐熱性、化学的安定性、絶縁性を有する材料が好ましい。後述するように、下部電極4、圧電/電歪膜5、及び上部電極6を一体化する際に、熱処理が行われる場合があるためである。また、センサ素子としての圧電/電歪膜型素子が液体の特性をセンシングする場合、その液体が、導電性や腐食性を有する場合があるためである。
かかる観点から、セラミック基板1を構成するセラミックス材料の例としては、安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、ムライト、窒化アルミニウム、窒化珪素、ガラス等が挙げられる。これらのうち、安定化された酸化ジルコニウムは、薄肉ダイヤフラム部3を薄く形成した場合にも機械的強度が高く保たれ得ること、靭性に優れることなどから、好適に用いられ得る。
下部電極4及び補助電極8は、セラミック基板1と圧電/電歪膜5とのいずれとも接合性のよい導電性材料から構成されている。具体的には、下部電極4及び補助電極8には、白金、パラジウム、ロジウム、銀、あるいはこれらの合金、を主成分とする電極材料が好適に用いられる。特に、圧電/電歪膜5を形成する際に焼結のための熱処理が行われる場合には、白金、及びこれを主成分とする合金が好適に用いられる。なお、下部電極4を構成する材料と、補助電極8を構成する材料とは、異なっていてもよいし、同一であってもよい。
下部電極4と補助電極8の形成には、公知の各種の膜形成手法が用いられる。下部電極4及び補助電極8の形成方法は、具体的には、イオンビーム、スパッタリング、真空蒸着、CVD、イオンプレーティング、メッキ等の薄膜形成手法や、スクリーン印刷、スプレー、ディッピング等の厚膜形成手法から、適宜選択され得る。その中でも、特に、スパッタリング法及びスクリーン印刷法が好適に用いられる。
下部電極4及び補助電極8は、膜形成後に必要に応じて熱処理されることで、セラミック基板1や圧電/電歪膜5と接合されて一体構造とされる(なお、このような熱処理は必ずしも必要ではない)。
圧電/電歪膜5を構成する材料は、圧電/電歪効果を示す材料であれば、いずれの材料でもよい。このような材料の具体例としては、ジルコン酸鉛、チタン酸鉛、チタン酸ジルコン酸鉛(PZT)等の鉛系セラミック圧電/電歪材料や、チタン酸バリウム及びこれを主成分とするチタバリ系セラミック強誘電体や、ポリ弗化ビニリデン(PVDF)に代表される高分子圧電体や、(Bi0.5Na0.5)TiO3に代表されるBi系セラミック圧電体や、Bi層状セラミック等を挙げることができる。
もちろん、これらの混合物、固溶体、これらに添加物を添加せしめたもの、等であって、圧電/電歪特性が改善されたものが用いられ得ることは言うまでもない。PZT系圧電体は、圧電特性が高く、高感度検出が可能なセンサの材料として好適に用いられる。本発明にあっては、特に、チタン酸鉛、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛から選ばれた少なくとも1種以上を主成分とする材料で構成されることが好適である。セラミック基板1を構成する材料との反応性が低いためである。また、熱処理中の成分の偏析が起き難く、組成を保つための処理が良好に行われ得るので、目的とする組成、結晶構造が得られやすいためである。
また、下部電極4及び補助電極8を構成する材料として、白金または白金を主成分とする合金が用いられる場合には、これらとの接合性がより高く、素子の特性ばらつきを少なくし、高い信頼性が得られることから、(Bi0.5Na0.5)TiO3またはこれを主成分とする材料が、圧電/電歪膜5に好適に用いられる。これらの中でも、特に、(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0≦x≦0.06)またはこれを主成分とする材料が、比較的高い圧電特性を有することから、より好適に用いられる。
圧電/電歪膜5は、このような圧電/電歪材料を用いて、下部電極4と補助電極8と同様の公知の各種膜形成法によって形成される。中でも、低コストの観点から、スクリーン印刷が好適に用いられる。
上部電極6を構成する材料としては、圧電/電歪膜5との接合性の高い導電性材料が用いられ得る。この上部電極6も、下部電極4及び補助電極8と同様の膜形成法により形成される。さらに、上部電極6は、膜形成後必要に応じて熱処理されることで、圧電/電歪膜5及び補助電極8と、接合されて一体構造とされる。このような熱処理が必ずしも必要でないことは、下部電極4の場合と同様である。
下部電極4、圧電/電歪膜5、上部電極6が熱処理により接合される場合には、それぞれが形成される都度、熱処理が行われてもよい。あるいは、それぞれが順次膜形成された後、それぞれに対する熱処理が同時に行われてもよい。熱処理する際、良好な接合性や構成元素の拡散による変質を抑制するために、熱処理温度が適切に選ばれるのは言うまでもない。
<他の実施例>
ここで、図2に示されているように、下部電極4と補助電極8との間には、圧電/電歪膜5と薄肉ダイヤフラム部3とを結合させるための結合層7Cが形成され得る。この場合、圧電/電歪膜5の形成に先立ち、図1における不完全結合部7Bの位置に、図2に示されているように結合層7Cが形成される。この結合層7Cは、絶縁体から構成されている。
結合層7Cを構成する材料は、圧電/電歪膜5及びセラミック基板1の双方との密着性・結合性が高ければ、有機材料、無機材料のいずれでもよい。信頼性の高い結合性が得られるという観点からは、結合層7Cに用いられる材料の熱膨張係数が、セラミック基板1に用いられる材料の熱膨張係数と、圧電/電歪膜5に用いられる材料の熱膨張係数との中間の値を有することが、より好ましい。
圧電/電歪膜5が焼結のために熱処理される場合には、結合層7Cを構成する材料として、ガラス材料が好適に用いられ得る。圧電/電歪膜5及びセラミック基板1の双方との密着性・結合性が高いからである。中でも、圧電/電歪膜5の熱処理温度以上の軟化点を有するガラス材料が、より好適に用いられる。圧電/電歪膜5とセラミック基板1をより強固に結合させ得るからである。また、軟化点が高いために、熱処理の際の変形が抑制され得るからである。
さらに、圧電/電歪膜5が、(Bi0.5Na0.5)TiO3またはこれを主成分とする材料、あるいは(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0≦x≦0.06)またはこれを主成分とする材料で構成される場合には、(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0.08≦x≦0.5)を主成分とする材料で構成された結合層7Cが、より好適に用いられる。圧電/電歪膜5及びセラミック基板1の双方との密着性が高いためである。また、熱処理の際の圧電/電歪膜5及びセラミック基板1への悪影響が抑制され得るためである。
すなわち、結合層7Cを構成する材料に(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0.08≦x≦0.5)を用いることで、結合層7Cが圧電/電歪膜5と同様の成分を有することとなる。これにより、圧電/電歪膜5と結合層7Cとの密着性が高くなる。また、結合層7Cの材料としてガラスを用いた場合に生じ易い異種元素の拡散による問題が少なくなる。
さらに、結合層7Cを構成する材料がKNbO3を多く含むので、セラミック基板1との反応性が高くなり、当該セラミック基板1との強固な結合が可能となる。
そのうえ、(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0.08≦x≦0.5)は、圧電特性をほとんど示さない。よって、使用時に下部電極4と補助電極8との間に生じる電界に対して、結合層7Cにて振動、変位、応力が発生しない。したがって、安定した素子特性が得られる。
これらの結合層7Cの形成には、通常の厚膜手法が用いられ得る。特に、スタンピング法、スクリーン印刷法が好適に用いられ得る。あるいは、形成すべき部分の大きさが数十μm〜数百μm程度の場合には、インクジェット法が好適に用いられ得る。
なお、結合層7Cの形成に際して、熱処理が必要な場合には、当該熱処理は、次工程である圧電/電歪膜5の形成の前に行われてもよい。あるいは、圧電/電歪膜5の形成後に、結合層7Cと圧電/電歪膜5とが同時に熱処理されてもよい。
圧電/電歪膜5は、下部電極4、補助電極8及び結合層7Cに跨るようにして、また、下部電極4を覆う大きさで形成されている。
形成された圧電/電歪膜5は、必要に応じて熱処理されることで、下部電極4、補助電極8、及び結合層7Cと、一体化される。素子の特性ばらつきを抑え、信頼性を高くするために、圧電/電歪膜5と、下部電極4、補助電極8、及び結合層7Cとの接合性をより強固にする必要がある場合には、(Bi0.5Na0.5)TiO3またはこれを主成分とする材料(特に、(1−x)(Bi0.5Na0.5)TiO3−xKNbO3(xはモル分率で0≦x≦0.06)またはこれを主成分とする材料)を圧電/電歪膜5に用い、900℃から1400℃好ましくは1000℃から1300℃の温度で熱処理されることが好ましい。PZT系材料を用いた場合にも同様である。この際、高温時に圧電/電歪膜5が不安定にならないように、圧電/電歪材料の蒸発源とともに雰囲気制御を行いながら熱処理することが好ましい。
なお、この素子(具体的には、圧電/電歪膜5)にパルス状の電圧を複数回印加して分極処理を行うことで、短時間で分極率を向上できる。この場合、パルス状の電圧の大きさが印加回数の進行に応じて大きくなるようにパルス状の電圧を印加すると、より短時間で分極率を向上できることが判明した。これは、圧電/電歪膜5の内部に介在する応力を緩和しながら分極処理がなされることに基づくものと推定される。
さらには、上記分極処理後、圧電/電歪膜型素子に熱(100℃)を加え、圧電/電歪膜5の電気的定数(キャパシタンス、損失係数等)の値が収束した後にて(収束した時点で)圧電/電歪膜5の再分極処理を行ったところ、圧電/電歪膜5における所定の能力を確実に確保できることが判明した。また、1回のパルス状の電圧を印加して上記再分極処理を行うことで圧電/電歪膜型素子の特性が安定化できた。なお、上記電気的定数として、圧電/電歪膜5における、抵抗、リアクタンス、コンダクダンス、サセプタンス、インダクタンス等も適宜使用することができる。
<実施例の構成による作用・効果>
以上に説明したように、実施例の圧電/電歪膜型素子においては、バラツキや経時変化の要因となる上述の不完全結合部7Bが、薄肉ダイヤフラム部3と厚肉部2とに跨るように設けられることはない。これにより、素子特性の安定化がもたらされる。したがって、いかなる使用条件でも適用可能な圧電/電歪膜型素子が得られる。
また、本圧電/電歪膜型素子においては、薄肉ダイヤフラム部3における周縁部には、不完全結合部7A,7Bが存在しない。これにより、薄肉ダイヤフラム部3の周縁部にて、下部電極4あるいは補助電極8を介して、応力が分散され得る。よって、圧電/電歪膜5の種類及び特性を問わず、当該圧電/電歪膜5におけるクラックの発生を抑制することが可能となる。また、圧電/電歪膜5に用いる圧電/電歪材料の選択の幅が広がることで、特性の向上が容易になり、設計の自由度が広がる等の効果が得られる。
また、本圧電/電歪膜型素子においては、圧電/電歪活性部が、薄肉ダイヤフラム部3上にのみ存在する。よって、かかる構成によれば、薄肉ダイヤフラム部3の励振、あるいは、当該薄肉ダイヤフラム部3の振動状態に応じた上部電極6と下部電極4との間の出力の取得が、より効率よく行われ得る。
また、本圧電/電歪膜型素子においては、圧電/電歪活性部が、薄肉ダイヤフラム部3から厚肉部2にわたって連続して存在することはない。これにより、応力の集中しやすい薄肉ダイヤフラム部3の周縁部にて、圧電/電歪膜5が圧電的に不活性となる。よって、この部分におけるクラックの発生が抑制され得る。
さらに、本圧電/電歪膜型素子においては、上部電極6が、互いに独立した複数の経路をもって補助電極8に電気的に接続されている。よって、圧電/電歪膜5の絶縁性の低下に起因する上部電極6の一部の破壊により、複数の経路のうち一部の電気的接続が絶たれても、残りの経路である接続電極20により、上部電極6と補助電極8との電気的な接続が維持され得る。したがって、圧電/電歪膜型素子が使用可能な状態が安定的に確保され得る。
<変形例についての例示列挙>
なお、上述の各実施例は、上述した通り、出願人が取り敢えず本願の出願時点において最良であると考えた本発明の代表的な実施例を単に例示したものにすぎない。よって、本発明はもとより上述の実施例に何ら限定されるものではない。したがって、本発明の本質的部分を変更しない範囲内において、上述の各実施例に対して種々の変形を施すことができることは当然である。
以下、変形例について幾つか例示する。しかしながら、変形例とてこれらに限定されるものではないことはいうまでもない。本願発明を、上述の実施例及び下記変形例の記載に基づき限定解釈すること(特に、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されている要素を、実施例等の記載に基づき限定解釈すること)は、出願人の利益を不当に害する反面、模倣者を不当に利するものであって、発明の保護及び利用を目的とする特許法の目的に反し、許されない。また、下記変形例が、互いに矛盾しない範囲で、それぞれ適宜組み合わされ得ることも、いうまでもない。
(1)本発明の対象は、上述の実施例のような、センサ素子に限定されない。例えば、本発明は、アクチュエータに対しても適用され得る。
(2)薄肉ダイヤフラム部3の平面形状は、長方形の他に、真円形、正方形、三角形、楕円形等、いかなる形状にも設定され得る。センサ用の圧電/電歪膜型素子においては励起される共振モードが単純化される必要がある、という観点からは、長方形や真円形が特に好適に用いられ得る。
(3)接続電極20の構成も、上述の実施例に限定されない。例えば、接続電極20が複数形成されていてもよい。
また、接続電極20における上部電極6側の端は、上部電極6における如何なる位置に接続されてもよい。
特に、図1の(i)に示されているように、接続電極20における上部電極6側の端が、補助電極8から離れた位置に接続されることで、上部電極6と補助電極8との2つの通電経路が比較的離れるように、接続電極20が構成されていることが好ましい。圧電/電歪膜5の絶縁性の低下に起因して上部電極6の一部の破壊が発生した場合において、前記2つの経路のうち少なくとも一方の経路の接続が維持される可能性が高くなるからである。
さらには、接続電極20における上部電極6側の端が、複数に分岐していて、上部電極6に対して複数個所で接続されていてもよい。
(4)張り出し部11は必ずしも必要ではない。素子特性としての電気的定数のばらつきや経時変化をより小さくすることが求められる場合には、下部電極4と圧電/電歪膜5は、ほぼ同等の大きさとされる場合もある。
また、下部電極4を圧電/電歪膜5よりも大きく形成することで不完全結合部7Aを無くした構造も採用され得る。この場合、下部電極4と圧電/電歪膜5との精密な位置合わせが不要となる。すなわち、下部電極4と圧電/電歪膜5との位置ズレに対する許容度が高まる。かかる構造は、例えば、より耐久性が求められる用途にて、好適に用いられ得る。
(5)貫通孔9や空洞部10の個数・形状・配置等も、上述の実施例等に開示された構成に限定されない。
例えば、空洞部10が、蓋部の無い単純なキャビティ構造(図1の(ii)における、薄肉ダイヤフラム部3のほぼ全部が下方に露出するような構造)であってもよい。すなわち、底面側から見た場合の開口形状が薄肉ダイヤフラム部3の平面形状と略同一となるような、1つの貫通孔によって、空洞部10が形成されていてもよい。
(6)圧電/電歪膜5は、その補助電極8側の端部が薄肉ダイヤフラム部3を越えないような長さに形成されていてもよい。すなわち、圧電/電歪膜5が厚肉部2に跨らないような構造であってもよい。
(7)その他、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されている要素は、上述の実施例や変形例にて開示されている具体的構造の他、当該作用・機能を実現可能な、いかなる構造をも含む。
Claims (1)
- 厚肉部を周縁部に持つ薄肉ダイヤフラム部を有するセラミックスからなる基板に、下部電極及び補助電極と、圧電/電歪膜と、上部電極と、を順次積層させてなる、圧電/電歪膜型素子であって、
前記下部電極が、前記周縁部の一方の厚肉部から前記薄肉ダイヤフラム部まで連続して形成され、
前記補助電極が、前記薄肉ダイヤフラム部であって前記下部電極とは独立した位置から、前記周縁部の他方の厚肉部まで連続して形成され、
前記圧電/電歪膜が、前記下部電極と前記補助電極に跨る形で形成され、
前記上部電極が、互いに独立した複数の経路をもって、前記補助電極に電気的に接続されていることを特徴とする圧電/電歪膜型素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007524046A JP5004797B2 (ja) | 2005-06-29 | 2006-06-26 | 圧電/電歪膜型素子 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189326 | 2005-06-29 | ||
JP2005189326 | 2005-06-29 | ||
JP2005330589 | 2005-11-15 | ||
JP2005330589 | 2005-11-15 | ||
JP2007524046A JP5004797B2 (ja) | 2005-06-29 | 2006-06-26 | 圧電/電歪膜型素子 |
PCT/JP2006/313170 WO2007001063A1 (ja) | 2005-06-29 | 2006-06-26 | 圧電/電歪膜型素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007001063A1 JPWO2007001063A1 (ja) | 2009-01-22 |
JP5004797B2 true JP5004797B2 (ja) | 2012-08-22 |
Family
ID=37595289
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524046A Expired - Fee Related JP5004797B2 (ja) | 2005-06-29 | 2006-06-26 | 圧電/電歪膜型素子 |
JP2007523990A Expired - Fee Related JP4980905B2 (ja) | 2005-06-29 | 2006-06-29 | 圧電/電歪素子の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523990A Expired - Fee Related JP4980905B2 (ja) | 2005-06-29 | 2006-06-29 | 圧電/電歪素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7427820B2 (ja) |
EP (2) | EP1909340B1 (ja) |
JP (2) | JP5004797B2 (ja) |
WO (2) | WO2007001063A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2020692B1 (en) * | 2006-04-24 | 2014-05-14 | NGK Insulators, Ltd. | Piezoelectric film device |
JP4962160B2 (ja) | 2007-06-20 | 2012-06-27 | リコープリンティングシステムズ株式会社 | 液体吐出ヘッド、液体吐出ヘッドの製造方法及び画像形成装置 |
JP4784611B2 (ja) | 2008-01-31 | 2011-10-05 | ブラザー工業株式会社 | 圧電アクチュエータの製造方法及び液体移送装置の製造方法 |
JP5006354B2 (ja) * | 2009-01-29 | 2012-08-22 | 日本碍子株式会社 | 圧電/電歪共振子 |
JP5493520B2 (ja) * | 2009-07-07 | 2014-05-14 | コニカミノルタ株式会社 | 有機圧電材料の製造方法、有機圧電材料、超音波振動子、超音波探触子、及び超音波医用画像診断装置 |
JP5669452B2 (ja) * | 2009-07-28 | 2015-02-12 | キヤノン株式会社 | 振動体の製造方法 |
JP5676216B2 (ja) | 2010-11-11 | 2015-02-25 | 日本碍子株式会社 | 圧電素子の製造方法 |
JP5824892B2 (ja) | 2011-06-15 | 2015-12-02 | セイコーエプソン株式会社 | 圧電センサー装置、超音波センサー、および圧電センサー装置における圧電体の分極方法 |
US11456330B2 (en) | 2019-08-07 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fatigue-free bipolar loop treatment to reduce imprint effect in piezoelectric device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268775A (ja) * | 1991-02-25 | 1992-09-24 | Nec Corp | 電歪効果素子 |
JP2004186436A (ja) * | 2002-12-03 | 2004-07-02 | Ngk Insulators Ltd | 圧電/電歪膜型素子 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692285A (en) * | 1985-07-01 | 1987-09-08 | Pennwalt Corporation | Process of preparing nonfibrous, piezoelectric polymer sheet of improved activity |
US5052777A (en) * | 1988-04-27 | 1991-10-01 | Sportsoft Systems, Inc. | Graphics display using bimorphs |
JP2665106B2 (ja) | 1992-03-17 | 1997-10-22 | 日本碍子株式会社 | 圧電/電歪膜型素子 |
JP3070799B2 (ja) * | 1993-02-19 | 2000-07-31 | トヨタ自動車株式会社 | 圧電セラミックスの分極方法 |
JP3151644B2 (ja) | 1993-03-08 | 2001-04-03 | 日本碍子株式会社 | 圧電/電歪膜型素子 |
KR950029236A (ko) * | 1994-04-20 | 1995-11-22 | 김은영 | 압전 세라믹-고분자 복합재료 및 그 제조방법 |
JP3388060B2 (ja) | 1994-11-25 | 2003-03-17 | 日本碍子株式会社 | 流体の特性測定用素子及び流体の特性測定装置 |
JP3119138B2 (ja) * | 1995-10-06 | 2000-12-18 | 株式会社村田製作所 | 圧電磁器及びその製造方法 |
JP3344888B2 (ja) * | 1995-12-28 | 2002-11-18 | 日本碍子株式会社 | 圧電/電歪膜型素子及びその製造方法 |
DE19620826C2 (de) * | 1996-05-23 | 1998-07-09 | Siemens Ag | Piezoelektrischer Biegewandler sowie Verfahren zu dessen Herstellung |
JPH10190387A (ja) * | 1996-12-25 | 1998-07-21 | Kyocera Corp | 圧電振動子の製造方法 |
JP2000209063A (ja) * | 1998-11-12 | 2000-07-28 | Mitsubishi Electric Corp | 薄膜圧電素子 |
EP1176403A3 (en) * | 2000-07-28 | 2003-03-19 | Seiko Epson Corporation | Detector of liquid consumption condition |
JP3846186B2 (ja) * | 2000-12-05 | 2006-11-15 | 株式会社村田製作所 | 分極装置および分極方法 |
JP3733861B2 (ja) * | 2001-02-01 | 2006-01-11 | 株式会社村田製作所 | 積層圧電体の分極方法 |
US6705708B2 (en) * | 2001-02-09 | 2004-03-16 | Seiko Espon Corporation | Piezoelectric thin-film element, ink-jet head using the same, and method for manufacture thereof |
JP3728623B2 (ja) * | 2001-03-02 | 2005-12-21 | 日本碍子株式会社 | 圧電/電歪膜型素子 |
US6705208B2 (en) * | 2001-04-18 | 2004-03-16 | Food Equipment Technologies Company, Inc. | Beverage brewer with automatic safety brew basket lock and method |
JP3770210B2 (ja) | 2002-06-20 | 2006-04-26 | 株式会社村田製作所 | 圧電部品の製造方法 |
KR100519764B1 (ko) * | 2003-03-20 | 2005-10-07 | 삼성전자주식회사 | 잉크젯 프린트헤드의 압전 액츄에이터 및 그 형성 방법 |
JP4404565B2 (ja) * | 2003-03-27 | 2010-01-27 | 京セラ株式会社 | 圧電磁器の分極法 |
JP4450636B2 (ja) * | 2004-02-12 | 2010-04-14 | 株式会社豊田中央研究所 | 圧電セラミックスの製造方法 |
-
2006
- 2006-06-26 EP EP20060767748 patent/EP1909340B1/en not_active Expired - Fee Related
- 2006-06-26 WO PCT/JP2006/313170 patent/WO2007001063A1/ja active Application Filing
- 2006-06-26 JP JP2007524046A patent/JP5004797B2/ja not_active Expired - Fee Related
- 2006-06-29 EP EP20060767588 patent/EP1901362B1/en not_active Expired - Fee Related
- 2006-06-29 JP JP2007523990A patent/JP4980905B2/ja not_active Expired - Fee Related
- 2006-06-29 WO PCT/JP2006/312971 patent/WO2007001044A1/ja active Application Filing
-
2007
- 2007-12-20 US US11/960,923 patent/US7427820B2/en not_active Expired - Fee Related
- 2007-12-21 US US11/962,863 patent/US8291558B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268775A (ja) * | 1991-02-25 | 1992-09-24 | Nec Corp | 電歪効果素子 |
JP2004186436A (ja) * | 2002-12-03 | 2004-07-02 | Ngk Insulators Ltd | 圧電/電歪膜型素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4980905B2 (ja) | 2012-07-18 |
EP1901362A4 (en) | 2011-12-28 |
EP1901362B1 (en) | 2013-04-24 |
JPWO2007001063A1 (ja) | 2009-01-22 |
EP1909340A4 (en) | 2011-03-02 |
US8291558B2 (en) | 2012-10-23 |
WO2007001063A1 (ja) | 2007-01-04 |
US20080111453A1 (en) | 2008-05-15 |
WO2007001044A1 (ja) | 2007-01-04 |
US20080098582A1 (en) | 2008-05-01 |
US7427820B2 (en) | 2008-09-23 |
EP1901362A1 (en) | 2008-03-19 |
JPWO2007001044A1 (ja) | 2009-01-22 |
EP1909340A1 (en) | 2008-04-09 |
EP1909340B1 (en) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004797B2 (ja) | 圧電/電歪膜型素子 | |
JP3465675B2 (ja) | 圧電/電歪膜型素子 | |
US7126255B2 (en) | Piezoelectric/electrostrictive film-type device | |
US7183694B2 (en) | Piezoelectric/electrostrictive device | |
US20060108896A1 (en) | Piezoelectric/electrostrictive device | |
JP3482939B2 (ja) | 圧電/電歪膜型素子 | |
JP5031737B2 (ja) | 圧電/電歪膜型素子 | |
JP3728623B2 (ja) | 圧電/電歪膜型素子 | |
JP6111849B2 (ja) | 圧電デバイスの製造方法 | |
JP2004186436A (ja) | 圧電/電歪膜型素子 | |
JP5009507B2 (ja) | 圧電/電歪膜型素子 | |
JP4936909B2 (ja) | 流体特性測定装置の使用方法 | |
JP2013033783A (ja) | 電気機械変換素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |