JP3499460B2

JP3499460B2 - 拡散符号発生回路および拡散符号発生方法

Info

Publication number: JP3499460B2
Application number: JP04850499A
Authority: JP
Inventors: 直茂木戸; 直之栗原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2004-02-23
Anticipated expiration: 2019-02-25
Also published as: EP1182813A1; US6731670B1; JP2000252862A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散通
信方式の初期同期確立処理や同期補足処理等において使
用される拡散符号発生方法および拡散符号発生回路に関
する。

【０００２】

【従来の技術】近年、移動体通信システムにおいては、
周波数利用効率が高く、高品質な音声や高速なデータ通
信が可能になるスペクトル拡散通信、特にＣＤＭＡ（符
号分割多元接続）方式が主流になっている。

【０００３】基地局間非同期システムを採用するＷ−Ｃ
ＤＭＡ方式移動体通信では、システムの通話品質保持や
移動端末機の電池駆動時間に影響がある初期同期確立処
理を高速に行う必要がある。

【０００４】例えば、移動体端末装置の電源投入時や基
地局間ハンドオーバー時には、目的の基地局と通信を開
始するために必要な位相状態をもつ拡散符号をできるだ
け早く算出，出力し、その結果を用いて基地局との同期
を確立し、いち早く通信可能な状態にすることはシステ
ムの性能上重要な点である。

【０００５】拡散符号としては、Ｍ系列（最大周期シフ
トレジスタ系列）拡散符号が使用されるのが一般的であ
る。Ｍ系列拡散符号は、Ｍ系列の生成多項式に応じて、
シフトレジスタの特定のタップから保持データを引き出
し、シフトレジスタのシリアル出力と加算し（Ｅ−ＯＲ
をとる）、その結果をシフトレジスタの初段に戻す動作
を繰り返し行ってデータを巡回させることにより、シリ
アルデータとして出力される。なお、本明細書では、上
述のような構成を「巡回シフトレジスタ」という。

【０００６】巡回シフトレジスタからデータを順次、送
り出すという動作だけでは、拡散符号を所望のステップ
数だけシフトさせる（つまり、拡散符号の位相をシフト
させる）のに時間がかかるので、ベクトル乗算を行っ
て、より高速な位相シフトを実現する手法が提案されて
いる（特開平７−１０７００６号公報）。

【０００７】この公報に開示される技術では、Ｍ系列発
生器（巡回シフトレジスタ）からシリアルに出力される
拡散符号に、所定のシフトを与えるベクトルを乗算し、
いっきに所定のステップ数だけ位相をシフトさせる。

【０００８】

【発明が解決しようとする課題】巡回シフトレジスタを
用いて拡散符号を高速に出力するためには、シフトレジ
スタのシフトクロックの周波数を高めるか、あるいは巡
回シフトレジスタを複数同時に動作させる必要がある。
しかし、巡回シフトレジスタの動作速度の向上には限界
がある。また、巡回シフトレジスタを並列動作させる構
成では、回路規模増大によるコストアップや消費電流の
増大を招く。

【０００９】また、特開平７−１０７００６号公報に開
示される技術によれば、拡散符号の位相シフトは高速に
行うことはできる。しかし、Ｍ系列拡散符号を「連続的
に生成する」スピード自体は、Ｍ系列発生器（巡回シフ
トレジスタ）の動作スピードで決まるので、拡散符号を
連続生成するという点からみれば、巡回シフトレジスタ
の性能から決まる限界の存在や消費電力，コストの上昇
を招くといった問題は、依然として存在する。

【００１０】本発明は、消費電力やコストを抑制しなが
ら、連続する拡散符号を連続的に生成する速度自体を、
飛躍的に高めることを目的とする。

【００１１】

【課題を解決するための手段】本発明では、拡散符号を
発生させるために巡回シフトレジスタを使用しない。そ
の代わりに、拡散符号の生成多項式に対応したベクトル
演算を連続的に行って拡散符号を連続的に算出する。こ
のベクトル演算を用いた拡散符号の連続生成は、「巡回
シフトレジスタは基本的には記憶回路であって、出力さ
れるデータはすべて過去に記憶されているデータであ
る」という点に着目し、この知見を応用することにより
始めて可能となる。

【００１２】すなわち、シフトレジスタによってデータ
をシフトさせる代わりに、ベクトル演算によってシフト
後のデータを求める。また、複数ビットのレジスタとベ
クトル乗算回路を含む巡回ループを構成し、このループ
を回しながら、巡回拡散符号を生成する。さらに、レジ
スタ（データバッファ）としてパラレル入力／パラレル
出力が可能なものを用い、上述の巡回ループを複数ビッ
トのループとし、１回のベクトル演算により、レジスタ
に蓄積されている各ビットのデータについて、そのレジ
スタの全ビット数分に相当するシフトを与え、拡散符号
をパラレルにかつ連続的に出力させる。

【００１３】パラレルに拡散符号を発生させるので、シ
リアルに発生させていた従来に比べて、発生スピードが
格段に向上する。また、ベクトル演算を用いることによ
る、リアルタイムの位相シフトや、シフト量の自由設定
が可能といった効果が相乗され、従来にない、高速かつ
自由度の高い拡散符号の発生が実現される。

【００１４】

【発明の実施の形態】本発明の拡散符号発生方法の第１
の態様では、巡回シフトレジスタの保持データに相当す
るｎビットのデータをパラレルに出力し、そのパラレル
データの各々にベクトル演算係数を作用させてｎビット
分の位相シフトを与え、これを繰り返して拡散符号を連
続的かつ高速に出力する。

【００１５】また、本発明の拡散符号発生方法の第２の
態様では、第１の態様において、一つの拡散符号の発生
が終了すると、ベクトル演算によって、次の拡散符号の
初期値までいっきにジャンプするような位相シフトを与
え、無駄な時間を省いて、異なる拡散符号を連続的に発
生させる。

【００１６】また、本発明の拡散符号発生回路の第１の
態様では、Ｍ系列の初期値を発生させる初期値発生回路
と、レジスタ，ベクトル演算回路，セレクタを用いて構
成された複数ビットの巡回ループとを設け、初期値発生
回路の出力とベクトル演算回路の出力のいずれかをセレ
クタで選択してレジスタに入力し、巡回ループを回しな
がら複数ビットの拡散符号をパラレルに出力する。これ
により、拡散符号を高速に連続生成することができる。

【００１７】また、本発明の拡散符号発生回路の第２の
態様では、第１の態様において、初期値生成回路もベク
トル演算回路を備え、このベクトル演算回路を活用し
て、必要なＭ系列初期値を高速に生成する。

【００１８】また、本発明の拡散符号発生回路の第３の
態様では、第１の態様において、前記初期値生成回路
に、ビット幅拡張機能を設け、少ない回路構成でより多
くのビット数の初期値をパラレル出力できるようにし
た。

【００１９】また、本発明の拡散符号発生回路の第４の
態様では、一つのＭ系列拡散符号の終端から次に発生さ
せるＭ系列拡散符号の初期値に至るまでのビット数分に
相当するシフト量を与えるベクトル演算係数を用いてベ
クトル演算を行い、次の拡散符号の初期値までいっきに
ジャンプできる構成とした。

【００２０】また、本発明の拡散符号発生回路の第５の
態様では、Ｍ系列初期値発生器を別個に設けず、一組の
レジスタ，ベクトル乗算器およびセレクタを用いて、初
期値と巡回拡散符号の双方を生成する構成とした。回路
の共用化によって回路規模の縮小を図ることができる。

【００２１】また、本発明の拡散符号発生回路の第６の
態様では、最終段にベクトル乗算回路を追加し、レジス
タ出力にさらに位相シフトを与えることができる構成と
した。これにより、少ない回路でもって、直交変調信号
における同相成分用および直交成分用の拡散符号をパラ
レルに出力することができる。

【００２２】また、本発明の拡散符号発生回路の第７の
態様では、一つのベクトル乗算器を複数のレジスタが共
通に使用する構成とする。レジスタが複数あるので、使
用するレジスタを適宜、切り換えることによって、例え
ば、その後に使用する可能性のあるベクトル演算結果を
上書きで消去することなく保存しておくことが可能とな
り、演算の高速化や自由度の向上に役立つ。

【００２３】本発明の拡散符号発生回路は、受信された
スペクトラム拡散変調信号の相関検出用として使用でき
る。例えば、受信した拡散変調信号を一旦、ＲＡＭに蓄
積し、蓄積された拡散変調信号を相関検出回路にラッチ
し、拡散符号発生回路から異なる拡散符号を連続的に発
生させ、その拡散符号を相関検出回路にラッチされてい
る拡散変調信号に乗算して相関を検出する。異なるパタ
ーンの拡散符号を効率的に高速に生成できるので、相関
検出の高速化が達成される。

【００２４】本発明の拡散符号発生回路を内蔵した相関
検出回路を、移動体通信端末や移動体通信システムに搭
載することにより、初期同期の早期確立に基づく、ユー
ザーへの快適な移動体通信環境の提供が実現される。

【００２５】以下、本発明の実施の形態について説明す
る。

【００２６】まず、本発明の基本的な考え方について、
図１〜図４を用いて説明する。

【００２７】図１に、Ｍ系列拡散符号の発生方法の一般
的な例を示す。

【００２８】図１では、任意位相Ｍ系列発生器５０によ
りＭ系列初期値を生成し、その初期値をゲート回路５２
を介してシフトレジスタ５６および加算器５８からなる
巡回シフトレジスタにセットし、データを巡回させてＭ
系列拡散符号（ここではフレーム同期用の拡散符号であ
り、ＬＣと表現される）を発生している。なお、巡回シ
フトレジスタのタップ数やタップの引き出し位置は、Ｍ
系列の生成多項式によって一義的に定まる。

【００２９】図２は、図１の回路により拡散符号ＬＣを
発生させるまでの主要な過程を示している。すなわち、
図１の回路では、まず、任意位相Ｍ系列発生器５０に入
力される基準値Ａから、所定量の位相シフトＢを施し、
初期値Ｃを生成する。そして、その初期値Ｃからシフト
レジスタによる巡回を開始し、１ビットずつシリアルに
データを出力するのである。

【００３０】なお、タップ数ｎの巡回シフトレジスタに
より発生したＭ系列拡散符号は、２＾ｎ−１の周期を持
っており、図２のＭ系列の生成多項式は、Ｘ＾１８＋Ｘ
＾７＋１と表される。上述の式で「＾」という記号はべ
き乗を表しており、例えば、２＾Ｎ−１は、２^N−１を
意味する。このことは、以下の説明でも同様である。

【００３１】しかし、図１の回路では、シフトレジスタ
から１ビットすつシリアルに拡散符号ＬＣが出力される
ので、拡散符号の発生速度にはデバイス性能からくる限
界が存在する。また、より高速な発生をねらって回路を
並列動作させれば、回路規模および消費電力は急上昇し
てしまう。したがって、これを破るためには、拡散符号
発生のための新たな手法が求められる。

【００３２】そこで、以下、検討する。図３（ａ）に示
される３つの記憶要素Ａ，Ｂ，Ｃをもつ巡回シフトレジ
スタを用いて拡散符号を発生させる場合、図３（ｂ）に
示すように時間経過と共に、拡散符号ＬＣが１ビットず
つシフトレジスタから出力される。

【００３３】ここで注目することは、シフトレジスタは
一種の記憶回路であるため、過去に記憶しているデータ
が１ビットずつ押し出されるという事実である。例え
ば、図３（ｂ）において、ＣＬＫ（０）の時点でシフト
レジスタ中に存在している「１１１」というデータが、
ＣＬＫ（１），ＣＬＫ（２），ＣＬＫ（３）の入力タイ
ミングで順次に出力される。

【００３４】つまり、出力されるデータはシフトレジス
タにすでに記憶されているのであり、それならば、デー
タが記憶されている状態で、シフトレジスタの各記憶要
素の保持データをパラレルに取り出せば、シフトレジス
タから１ビットずつ押し出されるのを待つことなく、シ
フトレジスタのビット数分の拡散符号をいっきに発生さ
せることが可能となる。図４（ａ）はこの考え方を示し
ている。

【００３５】但し、複数ビットをいっきに発生させた場
合でも、従来と同様に、発生する拡散符号の各データを
連続性をもたせて出力する必要があるのは当然のことで
あり、このためには、図３（ｂ）からわかるように、Ｃ
ＬＫ（０），ＣＬＫ（３），ＣＬＫ（６）…というふう
にクロック３個分毎の状態を、連続的に形成していく必
要がある。

【００３６】そこで、本発明では、巡回シフトレジスタ
の「ビット数分だけ位相シフト」した状態におけるレジ
スタの記憶データを、ベクトル演算によって高速に求
め、求めた各ビットのデータをパラレルに出力するよう
にし、従来にない高速な拡散符号の発生を実現する。

【００３７】すなわち、レジスタから１ビットづつシリ
アルに巡回符号を出力していくという考え方ではなく、
「そのレジスタの全ビットの状態を連続的に遷移させて
いく」という新規な考え方を採ることによって、各ビッ
トのデータを「レジスタのビット数分だけいっきにシフ
トさせる必要」が生じるのであり、その結果、そのよう
なまとまったステップ数のシフトの手段としてベクトル
乗算を用いることができるのである。

【００３８】このようなベクトル演算による拡散符号発
生を実現するための基本的な回路構成が図４（ｂ）に示
される。

【００３９】図示されるように、初期値発生器１０１か
ら出力される拡散符号の初期値はセレクタ１１１を介し
て、パラレル入出力が可能なレジスタ１０８にパラレル
にセットされる。次に、レジスタ１０８，ベクトル乗算
器１１０，セレクタ１１１により構成される複数ビット
の巡回ループを回して、レジスタのビット数分だけシフ
トした状態のデータをパラレルに生成し、連続的に出力
していく。なお、図中、参照符号１０２は巡回シフト演
算回路であり、参照符号１０９はベクトル演算係数の出
力回路である。

【００４０】以上が、本発明の基本的な考え方である。

【００４１】以下、本発明の実施の形態について図面を
参照して具体的に説明する。

【００４２】（実施の形態１）図５は、本発明の実施の
形態１に係る拡散符号発生回路の構成を示すブロック図
である。

【００４３】この拡散符号発生回路は、大別して、初期
値発生回路１０１と、初期値を基にベクトル演算によっ
て巡回拡散符号を連続的に生成する巡回シフト演算回路
１０２と、からなる図示されるように、初期値発生回路
１０１も、巡回シフト演算回路１０２と同様にベクトル
演算によって初期値を発生する。

【００４４】初期値発生回路１０１は、セレクタ１０７
と、パラレル入出力が可能な１８ビットのレジスタ１０
３と、ベクトル乗算器１０６と、ベクトル演算係数出力
回路１０４と、ベクトル演算係数を選択するセレクタ１
０５とを有する。

【００４５】セレクタ１０７におけるデータの選択は、
イネーブル信号ＥＮ１およびロード信号ＬＯＡＤ１に基
づいて行われる。

【００４６】このセレクタ１０７のモードとしては、レ
ジスタ１０３の出力を再びレジスタ１０３に帰還させる
モード（この場合にはレジスタの内容に変更はない）
と、外部から与えられる基準値をレジスタ１０３に蓄積
させるモードと、ベクトル乗算器１０６の出力をレジス
タ１０３に蓄積させるモードとがある。

【００４７】また、ベクトル乗算器１０６は、レジスタ
１０３の出力に、セレクタ１０５を介して与えられる所
望の位相シフトを与えるベクトル演算係数を乗算する。
なお、この初期値発生回路１０１は、図示されるよう
に、１８ビット構成である。

【００４８】同様に、巡回シフト演算回路１０２は、セ
レクタ１１１と、パラレル入出力が可能な１８ビットの
レジスタ１０８と、ベクトル演算係数出力回路１０９
と、ベクトル乗算器１１０とを有する。

【００４９】セレクタ１１１のデータ選択は，イネーブ
ル信号ＥＮ２およびロード信号ＬＯＡＤ２に基づいて行
われる。このセレクタ１１１のモードとしては、レジス
タ１０８の出力を再びレジスタ１０８に帰還させるモー
ド（この場合にはレジスタの内容に変更はない）と、初
期値をレジスタ１０３に蓄積させるモードと、ベクトル
乗算器１１０の出力をレジスタ１０８に蓄積させるモー
ドとがある。図示されるように、巡回シフト演算回路１
０２も１８ビット構成となっている。

【００５０】次に、巡回シフトレジスタによるＭ系列拡
散符号の発生と実質的等価な処理をベクトル演算によっ
て行う方法について具体的に説明する。

【００５１】まず、図５の初期値発生器１０１における
ベクトル演算について説明する。なお、発生させるＭ系
列拡散符号の生成多項式は、Ｘ＾１８＋Ｘ＾７＋１であ
る。

【００５２】ある状態のＭ系列発生器（巡回シフトレジ
スタ）の内容をＣ（ｎ）、位相シフト内容を示すベクト
ル演算係数をＰ（ｔ）とした場合、Ｃ（ｎ）とＰ（ｔ）
を乗じるとＣ（ｎ）からＰ（ｔ）分シフトしたＭ系列発
生器の内容Ｃ（ｎ＋ｔ）が求められる。演算式は、次の
通りである。Ｃ（ｎ＋ｔ）＝Ｐ（ｔ）・Ｃ（ｎ）ここで使用されるベクトル演算係数の求め方について説
明する。例えば、必要とするＭ系列拡散符号の生成多項
式がＸ＾１８＋Ｘ＾７＋１である場合、位相シフト内容
が１であるベクトル演算係数Ｐ（１）は次にように表さ
れる。｜００００００００００１００００００１｜｜１０００００００００００００００００｜｜０１００００００００００００００００｜｜００１０００００００００００００００｜｜０００１００００００００００００００｜｜００００１０００００００００００００｜｜０００００１００００００００００００｜｜００００００１０００００００００００｜｜０００００００１００００００００００｜｜００００００００１０００００００００｜｜０００００００００１００００００００｜｜００００００００００１０００００００｜｜０００００００００００１００００００｜｜００００００００００００１０００００｜｜０００００００００００００１００００｜｜００００００００００００００１０００｜｜０００００００００００００００１００｜｜００００００００００００００００１０｜また、位相シフト内容が８であるベクトル演算係数Ｐ
（８）は位相シフト内容１のベクトル演算係数Ｐ（１）
を用いて次にように表される。Ｐ（８）＝Ｐ（１）・Ｐ（１）・Ｐ（１）・Ｐ（１）・
Ｐ（１）・Ｐ（１）・Ｐ（１）・Ｐ（１）この関係を用いてＰ（８）の内容を具体的に算出すると
次のようになる。｜０００１００００００１０００００００｜｜００００１００００００１００００００｜｜０００００１００００００１０００００｜｜００００００１００００００１００００｜｜０００００００１００００００１０００｜｜００００００００１００００００１００｜｜０００００００００１００００００１０｜｜００００００００００１００００００１｜｜１０００００００００００００００００｜｜０１００００００００００００００００｜｜００１０００００００００００００００｜｜０００１００００００００００００００｜｜００００１０００００００００００００｜｜０００００１００００００００００００｜｜００００００１０００００００００００｜｜０００００００１００００００００００｜｜００００００００１０００００００００｜｜０００００００００１００００００００｜例を上げて、以上の内容をまとめると次のようになる。
例えば、Ｍ系列初期状態からｎステップ推移したＭ系列
発生器の内容をＣ（ｎ）とし、とする。ここで、Ｍ系列発生器のＭＳＢを、Ｃ（ｎ）の
１行目（本頁の一番上の行）に対応付け、Ｍ系列発生器
のＬＳＢを、Ｃ（ｎ）の１８行目（本頁の一番下の行）
に対応付けるものとする。この場合、上記にて算出した
位相シフト内容８のベクトル演算係数Ｐ（８）を用いる
と次のように表される。ここで、本実施の形態における、ベクトル演算を用いて
巡回拡散符号をパラレルに連続出力する原理について図
６を用いて説明する。

【００５３】図６のＡは、図１や図３（ａ）に示した巡
回シフトレジスタが出力する拡散符号のビット数を時間
軸上に初期状態を０として、１８ビットごとに示したも
のである。

【００５４】図６のＢは、巡回シフトレジスタが１ステ
ップ動作するごとに出力するＭ系列拡散符号の様子を示
したものである。

【００５５】図６のＣは、巡回シフトレジスタが１８ス
テップずつ推移したレジスタの内容が、出力される巡回
拡散符号の内容を全て含んでいることを示している。以
下、図６のＣに示す内容を詳しく説明する。

【００５６】図６のＤ１，Ｄ２，Ｅ１，Ｅ２は、図６の
Ｂ，Ｃの初期状態の時刻（以下ｔ０）から初期状態から
３５ステップ動作した時刻（以下ｔ３５）までの内容を
拡大したもので、枠内の数字は初期状態から巡回シフト
レジスタにより発生されたビットに対し番号を割り振っ
たものである。

【００５７】ここで、図６のＥ１に示す巡回シフトレジ
スタの内容は、図６のＤ１に示すように時刻ｔ０からｔ
１７にかけてシリアル出力される巡回拡散符号の内容を
既に含んでいる。同じく時刻ｔ１８における巡回シフト
レジスタの内容は、図６のＤ２に示すように時刻ｔ１８
からｔ３５にかけてシリアル出力される巡回拡散符号の
内容を既に含んでいる。すなわち、図６のＥ１やＥ２に
示すような時刻ｔ０から巡回シフトレジスタのタップ数
分ずつ経過した巡回シフトレジスタの状態を高速に算出
し、出力できれば巡回拡散符号の高速な発生が可能とな
る。

【００５８】そこで、本実施の形態では、巡回シフトレ
ジスタの内容をタップ数すなわち１８ビット分シフトす
るようなベクトル演算を実行して、巡回拡散符号を１８
ビットずつパラレルに発生させる。

【００５９】なお、拡散符号の任意位相シフトは、図７
に示すように、６種類の演算係数を用いて実現できる。

【００６０】図７（ａ）は、任意の位相シフト量を１８
ビットの２進数で表したものであり、各桁の数字をａ１
７からａ００で示しており、その値は１または０であ
る。図７（ｂ）は、任意位相シフトするためのベクトル
演算係数を、Ｍ系列巡回シフトレジスタの内容を１ステ
ップ位相シフトさせるベクトル演算係数Ｐ（１）（以下
「Ａ」とする）と、１８ビット２進数の任意位相シフト
量を表すａ１７からａ００と、を用いて表し、これを展
開した場合の最終結果を示したものである。

【００６１】１ステップ位相シフトするベクトル演算係
数「Ａ」を、任意位相シフト量に示す回数分だけデータ
に掛けあわせることにより、任意位相のデータを生成す
ることができる。図７（ｂ）の最終結果から、Ａ＾（２
＾１５），Ａ＾（２＾１２），Ａ＾（２＾９），Ａ＾
（２＾６），Ａ＾（２＾３），Ａ＾（２＾０）の６種類
のベクトル演算係数を適宜、掛けあわせることで、所望
の位相シフトを与えるベクトル演算係数を算出できるこ
とがわかる。

【００６２】よって、所望の位相シフトを与えるベクト
ル演算係数をＭ系列基準値に対し、所定の回数掛けあわ
せることで、Ｍ系列基準値から所定の位相だけシフトし
た拡散符号を算出することができるのである。

【００６３】ここで、本実施の形態におけるベクトル乗
算によるデータ算出手法が、従来のベクトル乗算を用い
た方法と異なる点を図２０，図２１を用いて確認してお
く。図２０（ａ）に示すように、ベクトル演算は、被演
算ベクトルにベクトル乗算係数（図中、単に係数と記載
されている）を乗算することにより行われる。

【００６４】従来の手法は、図２０（ｂ）に示すよう
に、所定ステップ数だけ位相をシフトさせた後の１ビッ
トのデータ（ＬＳＢ）を算出するものである。

【００６５】これに対し、本実施の形態では、図２０
（ｃ）に示すように、拡散符号の生成多項式に従って所
定ステップ数だけ位相をシフトさせた後における、シフ
トレジスタのＭＳＢからＬＳＢまでの各データの値（つ
まり、シフト後の巡回シフトレジスタの状態）を求める
のであり、従来とは考え方が根本的に異なる。したがっ
て、使用するベクトル演算係数も全く異なる。

【００６６】図２１に、従来技術に対する本実施の形態
の手法の特徴をまとめて示す。従来手法では、所望ステ
ップ数分の位相シフトをベクトル乗算で行い、一方、連
続する拡散コードを連続的に出力することは、巡回シフ
トレジスタを用いて行われており、両者は完全に区別さ
れている。

【００６７】本実施の形態の場合、所望ステップ数分の
位相シフトと、連続する拡散コードを出力し続けるこ
と、は共にベクトル乗算により実現され、かつ、前者と
後者は一挙に行われるため区別できない。このように、
本発明の基本的な考え方は、従来技術の考え方とは根本
的に異なる。

【００６８】次に、上述した６種類のベクトル演算係数
を用いた位相シフト演算の、より具体的な動作について
説明する。

【００６９】図８は、本実施の形態１の拡散符号の位相
シフト演算動作部分の概要を示したタイムチャートであ
る。

【００７０】図８の（Ａ）および（Ｅ）は、外部から入
力されるＣＬＫ信号であり、拡散符号発生装置はこのＣ
ＬＫ信号に同期して動作する。

【００７１】図８の（Ｂ）は、図５のセレクタ１０５に
外部から入力される選択信号ＫＳＥＬの値の変化を表し
ており演算開始よりＣＬＫ信号の７クロックで値が０か
ら５まで変化するようになっている。

【００７２】図８の（Ｃ）は、ＫＳＥＬの入力によりセ
レクタ１０５が選択したベクトル演算係数の内容であ
り、Ａ＾（２＾０），Ａ＾（２＾３），Ａ＾（２＾
６），Ａ＾（２＾９），Ａ＾（２＾１２），Ａ＾（２＾
１５）と６種類のベクトル演算係数が前記ＫＳＥＬの変
化タイミングで切り替えられることを示している。

【００７３】図８の（Ｄ）は、ＥＮ１信号入力の変化タ
イミングを示しており、ＫＳＥＬが確定している７クロ
ック区間のＥＮ１入力のとりえるパターンは、図８の
（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示すいずれかの内容
となる。

【００７４】図８の（Ｆ）は、ＫＳＥＬにより選択され
たベクトル演算係数を使用しない場合のＥＮ１入力のパ
ターンであり、同図の（Ｇ）は、ＫＳＥＬにより選択さ
れたベクトル演算係数を１回のみ、すなわち２＾０回使
用して演算を行う場合のＥＮ１入力パターンである。同
様にして、同図の（Ｈ）は２（２＾１）回使用、（Ｉ）
は４（２＾２）回使用の場合である。

【００７５】図５の初期値発生回路１０１において、ベ
クトル乗算器１０６からは、その時点でＫＳＥＬによっ
て選択されているベクトル演算係数による演算結果（１
８ビット）が常に出力され、ＥＮ１入力によりレジスタ
１０３に取り込むか、取り込まず前値を保持するかの選
択を行う。

【００７６】以上をまとめると、Ｍ系列基準値に対し所
望の位相シフト量のａ１７からａ００までの値とＥＮ１
との対応を取りながら図８の（Ｃ）に示すような位相シ
フトを与えるベクトル演算係数の一番右から一つずつ掛
けあわせていく工程を回路として実現しているというこ
とである。

【００７７】なお、図８の（Ｊ）は、本実施の形態１の
ベクトル演算動作の例として、Ｍ系列基準値から位相シ
フト量００１０１００００１００００１０１０だけシフ
トする演算のＥＮ１入力のパターンを示したタイムチャ
ートである。

【００７８】次に、図５の初期値発生回路１０１および
拡散符号発生器１０２の動作について説明する。図９
は、本実施の形態１における拡散符号発生動作のタイム
チャートである。

【００７９】図９に示すように、時刻Ｔ１から時刻Ｔ３
にかけた前半工程で外部から入力されるＭ系列基準値と
所望の位相シフト量を基に位相シフト演算を行って初期
値を発生する。また、時刻Ｔ３以降の後半工程で位相シ
フト演算した結果を基に、巡回シフト演算を行い、その
結果をパラレルに出力する。

【００８０】以下、具体的に説明する。

【００８１】まず、時刻Ｔ１においてＬＯＡＤ１信号を
有効化し、ＣＬＫ入力に同期した時刻Ｔ２のタイミング
で外部から入力されるＭ系列基準値を第一の演算レジス
タ１０３に取り込む。

【００８２】時刻Ｔ２から時刻Ｔ３までのＥＮ１入力信
号は、外部から指定される位相シフト量に対応したパタ
ーンとなり、ＫＳＥＬ入力信号は、ＣＬＫ入力の７ステ
ップごとに０から５まで変化し、それに対応した係数１
の内容に相当するベクトル演算係数が、セレクタ１０５
から出力される。

【００８３】次に、任意位相シフト演算が終了する時刻
Ｔ３において、レジスタ１０３から出力される演算結果
をＬＯＡＤ２入力を有効化し、ＣＬＫ入力に同期した時
刻Ｔ４のタイミングでレジスタ１０８に取り込む。

【００８４】また、同じ時刻Ｔ３でＥＮ２を有効にして
巡回シフト演算を行い、ＣＬＫ入力の１ステップごとに
連続した１８ビットの拡散符号を演算し出力する。全て
の演算が終了すると、消費電力を抑える目的でＥＮ２及
びＥＮ１入力をローレベルに設定し回路動作を最小限に
保つ。

【００８５】このように、本実施の形態１の拡散符号発
生回路によれば、１つのクロック毎に、レジスタの構成
ビット数分の拡散符号をパラレルに出力することができ
る。

【００８６】図１０は、本実施の形態の拡散符号発生回
路を用いたＣＤＭＡ通信に用いられる受信機の要部構成
を示す図である。

【００８７】この受信機は、受信アンテナ９と、所定の
周波数でフィルタリング及び増幅する高周波信号処理部
１０と、Ａ／Ｄ変換器１２と、復調器１４と、復号器１
６と、復号された信号を音声に換えるＣＯＤＥＣ部１８
と、ＲＡＭ２０と、マッチドフィルタ２２と、タイミン
グコントロール回路２４と、クロック発生器２６と、拡
散符号発生回路２８と、を有している。

【００８８】ＲＡＭ２０，マッチドフィルタ２２，タイ
ミングコントロール回路２４，クロック発生器２６，拡
散符号発生回路２８は、同期回路を構成している。

【００８９】スペクトラム拡散された受信信号は、一
旦、ＲＡＭ２０に蓄積された後、マッチドフィルタ２２
にセットされる。そして、拡散符号発生回路２８から、
拡散符号を１８ビットパラレルに連続的に発生させ、マ
ッチドフィルタ２２にセットされている受信信号に乗算
して、相関をチェックしていく。拡散符号を高速に発生
させる分、受信初期同期の獲得や同期追従が高速化され
る。

【００９０】また、本発明では、拡散符号をパラレル出
力するので、従来のように、巡回シフトレジスタからシ
リアルに出力されるデータをパラレル形式に変換してマ
ッチドフィルタに入力するための回路（シリアル／パラ
レル変換回路）が不要となる。また、従来にない高速な
拡散符号の発生が可能なため、従来のように、拡散符号
発生回路を並列動作させるようなことも不要となる。し
たがって、回路規模の削減や消費電力の低減を図れる。

【００９１】（実施の形態２）図１１は、本発明の実施
の形態２にかかる拡散符号発生回路の構成を示すブロッ
ク図である。

【００９２】本実施の形態の回路の基本的動作は図５の
回路と同様である。但し、本実施の形態では、初期値発
生回路２０１がビット拡張機能をもち、外部から入力さ
れる基準値のビット数（１８ビット）よりも多いビット
数（３２ビット）の初期値を生成し、３２ビット構成の
巡回シフト演算回路１０２に入力する点で異なってい
る。

【００９３】すなわち、初期値発生回路２０１は、図５
の回路に、レジスタ２０２，セレクタ２０４を追加した
構成となっている。

【００９４】また、この初期値発生回路２０１は、基準
値を位相シフトさせるためのベクトル演算係数を出力す
るベクトル演算係数出力回路１０４の他に、ビット拡張
用のベクトル演算係数を発生させるベクトル演算係数出
力回路２０３を具備している。本実施の形態では、この
追加された構成により、初期値を１４ビット分、ビット
拡張できる。

【００９５】図１２はビット拡張の原理を示す図であ
る。

【００９６】図１２のＡ１は、１８タップの巡回シフト
レジスタである。図１２のＡ２は、Ａ１において発生し
たＭ系列拡散符号をそのままシフトする１４ビット構成
のシフトレジスタである。図１２のＢは、巡回シフトレ
ジスタが初期状態（以下時刻ｔ０）から１ステップ動作
ごとに出力するＭ系列拡散符号の様子を示したもので、
枠内の数字は初期状態から巡回シフトレジスタにより発
生されたビットに対し番号を割り振ったものである。

【００９７】図１２のＣ１は、巡回シフトレジスタの時
刻ｔ０における内容を示したものであり、図１２のＣ２
は時刻ｔ０の状態から１８ステップ分シフトした状態を
示したものである。

【００９８】ここで、図１２のＣ１，Ｃ２に示す１８ビ
ット構成の巡回シフトレジスタの内容をそれぞれＢ１，
Ｂ２とし、Ｂ１，Ｂ２のビット内容の内Ｂ３に示す０か
ら１３ビットの内容をＡ２のシフトレジスタに、Ｂ４に
示す１４から３１ビットの内容をＡ１の巡回シフトレジ
スタに書き込んだ状態を考える。その状態を示したのが
Ａ１，Ａ２のシフトレジスタの枠内に示す数字である。

【００９９】ここで、時刻ｔ０におけるＡ１，Ａ２によ
る３２ビット構成のシフトレジスタとＣ１に示す１８ビ
ット構成のシフトレジスタのそれぞれのビット内容に着
目すると、両方のシフトレジスタとも時刻ｔ０から１ス
テップずつ推移していった場合、Ｂに示すビット内容を
出力することがわかる。したがって、図１２のＣ１，Ｃ
２の１８ビット構成の巡回シフトレジスタの内容につい
て、上述のようなビット対応の変換を行うと、図１２の
Ａ１，Ａ２のような３２ビット構成の巡回シフトレジス
タの内容に等価的に変換できる。

【０１００】このような考え方に基づき、本実施の形態
では、まず、実施の形態１の初期値発生回路１０１と同
じ動作を行って、外部から入力される１８ビットの基準
値を所望の位相だけシフトさせ、その結果をレジスタ１
０３に保持しておく。

【０１０１】そしてさらに、そのベクトル演算結果にビ
ット拡張用のベクトル演算係数を乗算して拡張ビットを
生成し、レジスタ２０２に保持する。そして、その拡張
ビット（不要なビットは捨て、計１４ビットとする）
と、基準値を位相シフトして得られた１８ビット（レジ
スタ２０２に保持されている）とを合算して、拡散符号
の初期値（３２ビット）とするのである。

【０１０２】３２ビットの初期値は、３２ビット構成の
巡回シフト演算回路１０２に入力される。そして、前掲
の実施例で説明したとおり、データを巡回させながら、
複数ビットの拡散符号をパラレルに連続的に発生させ
る。この点は、前掲の実施の形態と同様である。

【０１０３】但し、３２ビットのＭ系列拡散符号の生成
多項式は、Ｘ＾３２＋Ｘ＾２１＋Ｘ＾１４となり、先に
説明した１８ビットの場合の生成多項式Ｘ＾１８＋Ｘ＾
７＋１に対し、次数を１４だけ増やすことにより求めら
れる。したがって、３２ビット構成の巡回シフト演算回
路１０２におけるベクトル演算係数出力回路１０９は、
３２ビット構成時の生成多項式に基づいて、３２ステッ
プシフトさせるためのベクトル演算係数を算出して出力
する。３２ビット構成時のベクトル演算係数を求める手
法は、先に説明した１８ビット構成時の演算係数を求め
る場合と基本的に同じである。

【０１０４】図１３は、本実施の形態における拡散符号
の初期値の生成動作および拡散符号の生成工程を説明す
るためのタイムチャートである。

【０１０５】図１３の時刻Ｔ１からＴ３までの任意位相
シフト演算動作については、実施の形態１と同じであ
る。

【０１０６】時刻Ｔ１から時刻Ｔ３までのＥＮ１２入力
信号がローレベルの区間については、レジスタ２０２の
内容は変化しない。時刻Ｔ３においてＫＳＥＬが６にな
ると、セレクタ１０５は、係数１に示す内容に相当する
ベクトル演算係数を選択しベクトル乗算器１０６に対し
出力する。同じ時刻Ｔ３においてＥＮ１２入力信号がハ
イレベルになる。

【０１０７】そして、レジスタ１０３の出力とベクトル
演算係数の乗算結果がセレクタ２０４を経てレジスタ２
０２に取り込まれ、１８ビットのレジスタ１０３と１４
ビットのレジスタ２０２を合わせて３２ビットの拡散符
号の初期値が生成される。

【０１０８】一方、拡散符号発生回路１０２では、時刻
Ｔ４にロード信号ＬＯＡＤ２がハイレベルに変化し、時
刻Ｔ５において、３２ビットの初期値がレジスタ１０８
に取り込まれる。

【０１０９】なお、本実施の形態の回路では、全ての演
算が終了すると、消費電力を抑える目的で制御信号ＥＮ
２，ＥＮ１およびＥＮ１２をローレベルとして回路を不
活性化し、必要最小限の回路のみを動作させる。

【０１１０】このように、本実施の形態では、初期値発
生回路がビット拡張機能をもつため、初期値発生回路２
０１と拡散符号発生回路１０２との間でビット構成が異
なる場合であっても、ビット数を整合させて容易に接続
することができる。

【０１１１】また、ビット拡張の考え方を使うと、３２
ビット構成の初期値発生回路を最初から構築する場合に
比べて初期値発生回路の回路規模を削減できる。よっ
て、この回路をＩＣ化する場合においてチップ面積を削
減でき、ＩＣの小型化の点で有利となる。

【０１１２】（実施の形態３）図１４は、本発明の実施
の形態３にかかる拡散符号発生回路のブロック図であ
る。

【０１１３】基本的構成は図１１の回路（実施の形態
２）と同じである。但し、本実施の形態では、巡回シフ
ト演算回路３０１が、一つの拡散符号の終端から次の拡
散符号の先端までいっきにシフトさせるためのベクトル
演算係数を出力するベクトル演算係数出力回路３０２を
備える点で異なる。

【０１１４】図１５に示すように、本実施の形態では、
例えば２５６ビットの拡散符号ＬＣ１の発生が時刻ｔ０
に終了すると、ベクトル演算係数３０２を用いたベクト
ル演算により、２３３６ビット分いっきにシフトし、時
刻ｔ１（次のクロックタイミング）には、次の拡散符号
Ｌ２の先頭の３２ビットを出力する。このようにすれ
ば、一つの拡散符号の生成が終了した場合、次のクロッ
クで即座に次の拡散符号が生成でき、従来のように巡回
シフトレジスタを無駄に巡回させる必要がなくなる。

【０１１５】図１４の拡散符号発生回路３０１におい
て、一つの拡散符号の発生が終了すると、セレクタ１０
５は、ベクトル演算係数出力回路３０２から出力される
ベクトル演算係数（次の拡散符号の先頭へいっきにシフ
トするためのシフト量を与える係数である）を選択する
ようになっている。

【０１１６】（実施の形態４）図１６は、本発明の実施
の形態４にかかる拡散符号発生回路のブロック図であ
る。

【０１１７】本実施の形態の回路は、機能の面では、基
本的に図５の回路と同じである。但し、図５の回路は、
初期値発生回路と、巡回シフト演算回路とに別れていた
のに対し、本実施の形態では、２つの回路を一体化して
いる点に特徴がある。

【０１１８】初期値発生回路と巡回シフト演算回路と
は、共に、セレクタ，レジスタ，ベクトル乗算器からな
るベクトル演算ループを巡回させる点で共通の構造をし
ており、両者を共用して一体的な回路としても、基本的
には問題はない。

【０１１９】そこで、回路を一体化して、回路規模のさ
らなる削減，消費電力の低減をねらうものである。な
お、図１６の回路は、２５６ビットの拡散符号ＬＣをパ
ラレルに出力できる構造となっている。

【０１２０】ただし、本実施の形態では、初期値を発生
させるためのベクトル演算係数としては、ベクトル演算
係数出力回路１０４から出力されるベクトル演算係数を
用い、巡回シフト演算のための係数としては、ベクトル
演算係数出力回路１０９から出力されるベクトル演算係
数を使用する必要がある。このようなベクトル演算係数
の使い分けは、セレクタ１０５によって行われる。

【０１２１】なお、１８ビットの生成多項式を基に２５
６ビット構成のベクトル演算係数を求める考え方は、前
述した１８ビットから３２ビットに拡張する場合と同じ
である。考え方としては、１８ビットの巡回シフトレジ
スタに対し２３８ビットのシフトレジスタが追加された
と仮定し、生成多項式の次数を２３８だけ増やすことに
より求められる。つまり、生成多項式Ｘ＾１８＋Ｘ＾７
＋１は、２５６ビットの生成多項式として、Ｘ＾２５６
＋Ｘ＾２４５＋Ｘ＾２３８と表すことができる。そし
て、１８ビットの場合と同様に、２５６ビットのベクト
ル演算係数を求めることができる。

【０１２２】（実施の形態５）図１７は本発明の第５の
実施の形態にかかる拡散符号発生回路のブロック図であ
る。

【０１２３】本実施の形態では、図１６の回路の最終段
に、レジスタ５０２，ベクトル乗算器５０３を設け、Ｑ
ＰＳＫ（４相位相変調）信号のＱ成分（直交成分）用の
拡散符号と、Ｉ成分（同相成分）用の拡散符号を同時に
出力できるようにしている。

【０１２４】すなわち、図１６の回路を用いてＩ成分用
の拡散符号を生成し、続いて、その拡散符号に対して、
さらにベクトル乗算器５０３によるベクトル乗算を施
し、所定の位相だけシフトさせることによってＱ成分用
の拡散符号を生成し、それぞれの拡散符号を同時に出力
する。

【０１２５】Ｑ成分生成用のベクトル演算係数は専用の
回路により発生させてもよいが、本実施の形態では、必
要なベクトル演算係数を外部にて発生させ、レジスタ５
０２に登録する構成を採用している。これにより、演算
の自由度が高まる。なお、レジスタ５０２へのベクトル
演算係数の取り込みは、書き込みタイミング信号に同期
して行われる。

【０１２６】本実施の形態によれば、Ｉ成分用の拡散符
号をベクトル乗算器５０３で再度シフトしてＱ成分用の
拡散符号を生成するので、２系統の拡散符号を少ない回
路で効率的に発生できる。

【０１２７】(実施の形態６)図１８は、本発明の実施の
形態６にかかる拡散符号発生回路の構成を示すブロック
図である。

【０１２８】本実施の形態の回路の基本的な構成や機能
は、図１６の回路と実質的に同じである。但し、本実施
の形態では、図示されるように、一つのベクトル乗算器
１０６に対して、３つのレジスタ６０２ａ〜６０２ｃと
３つのセレクタ６０４ａ〜６０４ｃを設け、巡回シフト
演算を行うためのループを途中で分岐させて、どの経路
を経由するかを適宜、選択できるようにした。

【０１２９】巡回シフト演算は、一度発生した拡散符号
を基礎としてさらにシフト演算を行う動作を繰り返すの
で、レジスタの記憶データは次から次へと更新されてい
き、その履歴は残らない。

【０１３０】しかし、似かよった拡散符号を複数、発生
させる必要がある場合等において、先に発生した拡散符
号の途中のデータ（拡散符号を連続生成する過程におい
てレジスタに一時的に蓄積されたデータ）をそのまま用
いると高効率の拡散符号の発生を行える場合がある。

【０１３１】このような場合には、先の拡散符号の発生
の際に、レジスタに蓄積されたデータを上書きして消す
ことなく保持しておけば、次の拡散符号の生成に、その
データを使用できる。

【０１３２】このような観点から、本実施の形態では、
巡回シフト演算の履歴を残せるように、複数の巡回ルー
トを形成し、レジスタへの上書きを避けることを可能と
したものである。

【０１３３】巡回演算の途中で、どのルートを経由する
は、セレクタ６０４ａ〜６０４ｃのどれが、ベクトル乗
算器１０６の出力を取り込むかによって決まる。なお、
セレクタ６０３は、レジスタ６０２ａ〜６０２ｃのいず
れかの出力を選択し、ベクトル乗算器１０６に帰還させ
る働きをする。

【０１３４】図１９に、巡回シフト演算の途中で履歴を
残す場合の動作の一例を示す。時刻Ｔ０では、レジスタ
６０２ａ〜６０２ｃにデータａ０，ｂ０，ｃ０がそれぞ
れ保持されている。

【０１３５】次に、この保持データの中のｂ０にベクト
ル演算係数ｋ０を乗算し、その結果得られたｂ１をレジ
スタ６０２ｂに保持する（時刻Ｔ１）。この場合、レジ
スタ６０２ａ，６０２ｃのデータは上書きされることな
く、そのまま保持されている、すなわち、巡回シフト演
算の途中の履歴が残っている。

【０１３６】次に、ａ０にベクトル演算係数ｋ１を乗算
し、その結果得られたａ１をレジスタ６０２ａに保持す
る（時刻Ｔ２）。

【０１３７】次に、ｃ０にベクトル演算係数ｋ２を乗算
し、その結果得られたｃ１をレジスタ６０２ｃに保持す
る（時刻Ｔ３）。

【０１３８】このように、巡回シフト演算の途中の履歴
を残しながら、使用するレジスタを自在に切り換えるこ
とにより、従来にない、自由度の高い、巡回シフト演算
処理を行うことができる。

【０１３９】以上、本発明を実施の形態を用いて説明し
たが、本発明はこれに限定されるものではなく、種々変
形，応用が可能である。例えば、本発明は、拡散符号の
生成のみなならず、広くＭ系列符号の発生に利用でき
る。

【０１４０】

【発明の効果】以上説明したように、本発明によれば、
回路の無駄を省きつつ拡散符号をパラレルに連続的に出
力することができ、したがって、拡散符号の発生スピー
ドが従来にくらべて格段に向上する。これにより、スペ
クトラム拡散通信に不可欠な受信同期の早期確立，ある
いは高速な同期捕捉を効率的に行え、移動体通信におけ
る通話品質の向上をはかれる。また、回路規模が抑制さ
れるので，スペースの削減および消費電力の削減も達成
されるのでＩＣの小型化に有利である。

【図面の簡単な説明】

【図１】巡回拡散符号発生器の基本となる構成を示すブ
ロック図

【図２】巡回拡散符号の初期値を発生させる方法を説明
するための図

【図３】（ａ）巡回シフトレジスタの基本構成を示す図（ｂ）時間経過に伴う、巡回シフトレジスタの保持デー
タとシリアル出力される拡散符号の内容を示す図

【図４】（ａ）本発明の拡散符号発生方法の特徴を説明
するための図（ｂ）本発明の拡散符号発生回路の特徴的構成を示すブ
ロック図

【図５】本発明の実施の形態１にかかる拡散符号発生回
路のブロック図

【図６】実施の形態１にかかる拡散符号発生回路が、ベ
クトル演算により連続的に拡散符号を発生する原理を説
明するための図

【図７】（ａ）位相のシフト量を１８ビットの２進数で
表した図（ｂ）所望の位相シフト量を得るために必要なベクトル
演算係数と、そのベクトル演算係数を掛け合せる回数を
示す図

【図８】実施の形態１における位相シフト演算動作を示
すタイミングチャート

【図９】実施の形態１の拡散符号発生回路の動作を示す
タイミングチャート

【図１０】実施の形態１にかかる拡散符号発生回路を組
み込んだＣＤＭＡ受信装置の要部の構成を示すブロック
図

【図１１】実施の形態２にかかる拡散符号発生装置の構
成を示すブロック図

【図１２】実施の形態２の拡散符号発生回路における、
Ｍ系列初期値のビット幅拡張動作を説明するための図

【図１３】実施の形態２にかかる拡散符号発生回路の動
作を示すタイミングチャート

【図１４】実施の形態３にかかる拡散符号発生回路の構
成を示すブロック図

【図１５】実施の形態３において、異なる拡散符号を連
続的に生成するための方法を説明するための図

【図１６】実施の形態４の拡散符号発生回路の構成を示
すブロック図

【図１７】実施の形態５の拡散符号発生回路の構成を示
すブロック図

【図１８】実施の形態６の拡散符号発生回路の構成を示
すブロック図

【図１９】実施の形態６の拡散符号発生装置の特徴的動
作の概要を示す図

【図２０】（ａ）ベクトル乗算の基本形を示す図（ｂ）従来のベクトル乗算の内容を示す図（ｃ）本発明におけるベクトル乗算の内容（特徴）を示
す図

【図２１】従来技術に対する本発明の特徴を示す図

【符号の説明】

５０任意位相Ｍ系列初期値発生器５２ゲート回路５４巡回シフトレジスタ５６シフトレジスタ５８加算回路（Ｅ−ＯＲ回路）１０１初期値発生回路１０２巡回シフト演算回路１０３レジスタ１０４ベクトル演算係数出力回路１０５セレクタ１０６ベクトル乗算器１０７セレクタ１０８レジスタ１０９ベクトル演算係数出力回路１１０ベクトル乗算器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平11−4144（ＪＰ，Ａ) 特開平８−18550（ＪＰ，Ａ) 特開平10−308720（ＪＰ，Ａ) 特開平７−107006（ＪＰ，Ａ) 特開平８−321748（ＪＰ，Ａ) 特開昭61−173525（ＪＰ，Ａ) 特開昭56−12120（ＪＰ，Ａ) 特開2000−151367（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 13/00 - 13/06 H04B 1/69 - 1/713 H04B 7/24 H04L 7/00

Claims

(57)【特許請求の範囲】

【請求項１】ｎ個（ｎは２以上の自然数）の記憶要素
をもつ巡回シフトレジスタを用いて所定の生成多項式で
表されるＭ系列拡散符号を発生するのと実質的に等価な
処理を、ベクトル演算を用いて行う拡散符号発生回路で
あって、初期値生成回路及び巡回シフト演算回路を有し、前記初期値生成回路は、ｋ個（ｋは２以上の自然数）の記憶要素をもち、かつｋ
ビットのデータをパラレルに入出力できる第１のレジス
タと、前記巡回シフトレジスタにおける所望のビット数分のシ
フト量を与える第１のベクトル演算係数またはＭ系列初
期値のビット拡張のために必要なシフト量を与える第２
のベクトル演算係数を発生させるベクトル演算係数発生
回路と、前記第１のレジスタからパラレルに出力されるｋビット
のデータの各々について、前記第１のベクトル演算係数
または第２のベクトル演算係数を乗算し、この乗算の結
果として得られたｋビットのデータをパラレルに出力す
るベクトル乗算回路と、前記第１のベクトル演算係数が乗算された結果として、
前記ベクトル乗算回路から出力されるｋビットのパラレ
ル出力または外部から入力されるｋビットの初期データ
のいずれかを選択して前記第１のレジスタにパラレルに
入力することができるセレクタと、前記第２のベクトル演算係数が乗算された結果として、
前記ベクトル乗算回路からパラレルに出力されるｋビッ
トのデータの少なくとも一部を蓄積し、蓄積したデータ
の少なくとも一部を、Ｍ系列の初期値の拡張ビットとし
てパラレルに出力する第２のレジスタと、を有し、前記第１のレジスタおよび第２のレジスタからパラレル
に出力されるデータを合計してＭ系列初期値として前記
巡回シフト演算回路に出力し、前記巡回シフト演算回路は、ｎ個（ｎは２以上の自然数）の記憶要素をもち、かつｎ
ビットのデータをパラレルに入出力できるレジスタと、前記レジスタからパラレルに出力されるｎビットのデー
タの各々について、前記巡回シフトレジスタにおけるｎ
ビット分に相当するシフト量を与えるベクトル演算係数
を乗算し、この乗算の結果として得られたｎビットのデ
ータをパラレルに出力するベクトル乗算回路と、前記ベクトル乗算回路のｎビットのパラレル出力または
前記初期値生成回路のＭ系列初期値のパラレル出力のい
ずれかを選択して前記レジスタにパラレルに入力するこ
とができるセレクタと、を有することを特徴とする拡散
符号発生回路。
【請求項２】ｎ個（ｎは２以上の自然数）の記憶要素
をもつ巡回シフトレジスタを用いて所定の生成多項式で
表されるＭ系列拡散符号を発生するのと実質的に等価な
処理を、ベクトル演算を用いて行う拡散符号発生回路で
あって、ｎ個の記憶要素をもち、かつｎビットのデータをパラレ
ルに入出力できるレジスタと、このレジスタの初期値を生成し、生成したｎビットのデ
ータをパラレルに出力する初期値生成回路と、前記巡回シフトレジスタにおけるｎビット分に相当する
シフト量を与える第１のベクトル演算係数または、一つ
のＭ系列拡散符号の終端から次に発生させるＭ系列拡散
符号の初期値に至るまでのビット数分に相当するシフト
量を与える第２のベクトル演算係数を発生させるベクト
ル演算係数発生回路と、前記レジスタからパラレルに出力されるｎビットのデー
タの各々について、前記第１または第２のベクトル演算
係数を乗算し、この乗算の結果として得られたｎビット
のデータをパラレルに出力するベクトル乗算回路と、このベクトル乗算回路のｎビットのパラレル出力または
前記初期値生成回路のｎビットのパラレル出力のいずれ
かを選択して前記レジスタにパラレルに入力することが
できるセレクタと、を有することを特徴とする拡散符号
発生回路。
【請求項３】ｎ個（ｎは２以上の自然数）の記憶要素
をもつ巡回シフトレジスタを用いて所定の生成多項式で
表されるＭ系列拡散符号を発生するのと実質的に等価な
処理を、ベクトル演算を用いて行う拡散符号発生回路で
あって、ｎ個（ｎは２以上の自然数）の記憶要素をもち、かつｎ
ビットのデータをパラレルに入出力できるレジスタと、前記巡回シフトレジスタにおけるｎビット分に相当する
シフト量を与える第１のベクトル演算係数または前記巡
回シフトレジスタの初期値に相当するデータを生成する
ために必要なシフトを与える第２のベクトル演算係数を
発生させるベクトル演算係数発生回路と、前記レジスタからパラレルに出力されるｎビットのデー
タの各々について前記第１のベクトル演算係数または第
２のベクトル演算係数を乗算し、この乗算の結果として
得られたｎビットのデータをパラレルに出力するベクト
ル乗算回路と、このベクトル乗算回路のｎビットのパラレル出力または
前記巡回シフトレジスタの初期値に相当するデータを生
成するのに必要な基準値のいずれかを選択して前記レジ
スタに入力することができるセレクタと、を有する拡散
符号発生回路。
【請求項４】ｎ個（ｎは２以上の自然数）の記憶要素
をもつ巡回シフトレジスタを用いて所定の生成多項式で
表されるＭ系列拡散符号を発生するのと実質的に等価な
処理を、ベクトル演算を用いて行う拡散符号発生回路で
あって、ｎ個（ｎは２以上の自然数）の記憶要素をもち、かつｎ
ビットのデータをパラレルに入出力できるレジスタと、前記巡回シフトレジスタにおけるｎビット分に相当する
シフト量を与える第１のベクトル演算係数または前記巡
回シフトレジスタの初期値に相当するデータを生成する
ために必要なシフトを与える第２のベクトル演算係数を
発生させるベクトル演算係数発生回路と、前記レジスタからパラレルに出力されるｎビットのデー
タの各々について前記第１のベクトル演算係数または第
２のベクトル演算係数を乗算し、この乗算の結果として
得られたｎビットのデータを、直交変調信号における直
交成分用または同相成分用の拡散符号としてパラレルに
出力する第１のベクトル乗算回路と、この第１のベクトル乗算回路のｎビットのパラレル出力
または前記巡回シフトレジスタの初期値に相当するデー
タを生成するのに必要な基準値のいずれかを選択して前
記レジスタに入力することができるセレクタと、前記レジスタから出力されるｎビットのパラレル出力デ
ータにベクトル演算係数を乗算して所望のビット数分シ
フトしたｎビットのデータを、直交変調信号における同
相成分用または直交成分用の拡散符号としてパラレルに
出力する第２のベクトル乗算回路と、を有することを特
徴とする拡散符号発生回路。
【請求項５】ｎ個（ｎは２以上の自然数）の記憶要素
をもつ巡回シフトレジスタを用いて所定の生成多項式で
表されるＭ系列拡散符号を発生するのと実質的に等価な
処理を、ベクトル演算を用いて行う拡散符号発生回路で
あって、ｎ個（ｎは２以上の自然数）の記憶要素をもち、かつｎ
ビットのデータをパラレルに入出力できる、複数のレジ
スタと、これらの複数のレジスタのｎビットのパラレル出力の中
から一つのレジスタの出力を選択するセレクタと、前記巡回シフトレジスタにおけるｎビット分に相当する
シフト量を与える第１のベクトル演算係数または前記巡
回シフトレジスタの初期値に相当するデータを生成する
ために必要なシフトを与える第２のベクトル演算係数を
発生させるベクトル演算係数発生回路と、前記セレクタからパラレルに出力されるｎビットのデー
タの各々について、前記第１のベクトル演算係数あるい
は第２のベクトル演算係数を乗算し、この乗算の結果と
して得られたｎビットのデータをパラレルに出力するベ
クトル乗算回路と、このベクトル乗算回路のｎビットのパラレル出力または
前記巡回シフトレジスタの初期値に相当するデータを生
成するのに必要な基準値のいずれかを選択して前記複数
のレジスタの各々に入力することができるセレクタと、
を有することを特徴とする拡散符号発生回路。
【請求項６】請求項１〜請求項５のいずれかに記載の
拡散符号発生回路と、相関検出回路と、受信した拡散変
調信号を一旦、蓄積するＲＡＭとを有し、前記ＲＡＭに
蓄積された拡散変調信号を前記相関検出回路にラッチ
し、前記拡散符号発生回路から異なる拡散符号を連続的
に発生させ、その拡散符号を前記相関検出回路にラッチ
されている拡散変調信号に乗算して相関を検出すること
を特徴とする相関検出装置。
【請求項７】請求項６記載の相関検出装置を有するこ
とを特徴とするスペクトラム拡散信号の受信装置。
【請求項８】請求項６記載の相関検出装置を用いてス
ペクトラム拡散変調信号について同期を獲得し、獲得し
た同期タイミングに基づいて端末制御を行うことを特徴
とする移動体通信端末装置。
【請求項９】請求項８記載の移動体通信端末装置を用
いて通信制御を行うことを特徴とする移動体通信システ
ム。
【請求項１０】Ｍ系列の拡散符号を発生してパラレル
に出力するＭ系列発生手段と、このＭ系列発生手段から
パラレルに出力されるＭ系列の拡散符号のビット数を変
更するビット幅変更手段と、パラレル形式の入出力が可
能な、拡散符号を一時的に蓄積するレジスタと、拡散符
号をベクトル演算によって連続出力するためのシフト量
を与えるベクトル演算係数を出力するベクトル演算係数
出力手段と、前記レジスタの出力に前記ベクトル演算係
数を乗算して拡散符号を生成してパラレルに出力するベ
クトル演算手段と、前記ビット幅変更手段の出力または
前記ベクトル演算手段の出力のいずれかを選択して前記
レジスタに出力する選択手段とを有し、前記Ｍ系列発生
手段と前記レジスタのビット構成が異なる場合でも連続
した拡散符号をパラレルに出力することを特徴とする拡
散符号発生装置。
【請求項１１】請求項１０記載の拡散符号発生装置に
おいて、前記ベクトル演算係数出力手段に、任意の位相シフトを
与えるためのベクトル演算係数の出力機能を付与したこ
とを特徴とする拡散符号発生装置。
【請求項１２】拡散符号を一時的に蓄積するレジスタ
と、外部から入力するＭ系列拡散符号基準値を外部から
指定する位相シフト量に基づいてシフトするためのベク
トル演算係数を出力する第１のベクトル演算係数出力手
段と、Ｍ系列拡散符号をベクトル演算によって連続出力
するためのシフト量を与えるベクトル演算係数を出力す
る第２のベクトル演算係数出力手段と、前記第１のベク
トル演算係数または第２のベクトル演算係数を前記レジ
スタの出力に乗算するベクトル演算手段と、外部からの
入力データまたは前記ベクトル演算手段の出力を選択し
て出力する選択手段とを有し、Ｍ系列初期値を基に外部
から指定した位相分シフトしたＭ系列拡散符号をパラレ
ルに出力する動作とＭ系列拡散符号を連続出力する動作
とを切り替えることを特徴とする拡散符号発生装置。
【請求項１３】Ｍ系列拡散符号を一時的に蓄積するレ
ジスタと、外部から入力するＭ系列拡散符号基準値に所
定量の位相シフトを与えるために外部から指定される第
１のベクトル演算係数を記憶する第１のベクトル演算係
数記憶手段と、Ｍ系列拡散符号をベクトル演算によって
連続出力するために必要なシフトを与えるために外部か
ら指定される第２のベクトル演算係数を記憶する第２の
ベクトル演算係数記憶手段と、前記レジスタの出力に前
記第１のベクトル演算係数または第２のベクトル演算係
数を乗算するベクトル演算手段と、外部から入力される
データまたは前記ベクトル演算手段の出力を選択して出
力する選択手段とを有し、外部から指定したベクトル演
算係数を基に拡散符号を出力することを特徴とする拡散
符号発生装置。
【請求項１４】拡散符号を一時的に蓄積するレジスタ
と、外部から入力するＭ系列拡散符号基準値を外部から
指定する位相シフト量に基づいてシフトするためのシフ
ト量を第１のベクトル演算係数として出力する第１のベ
クトル演算係数出力手段と、Ｍ系列拡散符号をベクトル
演算によって連続出力するためのシフト量を第２のベク
トル演算係数として出力する第２のベクトル演算係数出
力手段と、前記レジスタの出力に前記第１のベクトル演
算係数または前記第２のベクトル演算係数を乗算する第
１のベクトル演算手段と、外部からの入力と前記第１の
ベクトル演算手段の出力とを選択して出力する選択手段
と、前記レジスタの出力に対し外部から指定する位相シ
フト差を第３のベクトル演算係数として記憶し出力する
ベクトル演算係数記憶出力手段と、このベクトル演算係
数記憶手段の出力と前記レジスタの出力とをベクトル演
算して出力する第２のベクトル演算手段とを有し、外部
から指定したベクトル演算係数に相当する位相差の関係
を持った二系統のＭ系列拡散符号を同時にパラレルで連
続出力することを特徴とする拡散符号発生装置。
【請求項１５】複数の拡散符号記憶手段と、前記複数
の拡散符号記憶手段の出力から一つを選択して出力する
拡散符号出力選択手段と、外部から入力するＭ系列拡散
符号基準値を外部から指定する位相シフト量に基づいて
シフトするためのシフト量を与えるベクトル演算係数と
して外部から指定した内容を記憶し出力する第１のベク
トル演算係数記憶手段と、Ｍ系列拡散符号をベクトル演
算によって連続出力するためのシフト量をベクトル演算
係数として外部から指定した内容を記憶し出力する第２
のベクトル演算係数記憶手段と、前記第１のベクトル演
算係数記憶手段の出力と前記第２のベクトル演算係数記
憶手段の出力とを選択し出力するベクトル演算係数選択
手段と、前記ベクトル演算係数選択手段の出力と前記拡
散符号出力選択手段の出力とをベクトル演算し出力する
ベクトル演算手段と、前記複数の拡散符号記憶手段の各
々の出力と前記ベクトル演算手段の出力と外部からのデ
ータ入力とを選択しそれぞれを出力する複数の記憶デー
タ選択手段と、を有し、前記拡散符号出力選択手段と前
記ベクトル演算係数選択手段のそれぞれの出力を時分割
で切り替えながら演算を行うことにより、時分割で異な
る演算条件の拡散符号を出力することを特徴とする拡散
符号発生装置。