JP2917962B2 - Ｍ系列を任意にシフトする回路 - Google Patents
Ｍ系列を任意にシフトする回路Info
- Publication number
- JP2917962B2 JP2917962B2 JP11578497A JP11578497A JP2917962B2 JP 2917962 B2 JP2917962 B2 JP 2917962B2 JP 11578497 A JP11578497 A JP 11578497A JP 11578497 A JP11578497 A JP 11578497A JP 2917962 B2 JP2917962 B2 JP 2917962B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit shift
- input
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003780 insertion Methods 0.000 claims description 24
- 230000037431 insertion Effects 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0074—Code shifting or hopping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
- H04J13/0025—M-sequences
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Description
【０００１】
【発明の属する技術分野】本発明は、周波数拡散通信な
どで拡散符号として用いられるＭ系列符号を発生し、か
つ任意のビット数だけずらせる回路に関する。
どで拡散符号として用いられるＭ系列符号を発生し、か
つ任意のビット数だけずらせる回路に関する。
【０００２】
【従来の技術】Ｍ系列はＰＮ（Peudo Noise)系列の１種
であり、例えば図９に示すような排他的ＯＲ回路７を用
いた帰還回路を有する、Ｄフリップフロップ１〜６から
なるシフトレジスタで簡単に発生できる。このため、ス
ペクトラム拡散通信などで使用する拡散符号によく使わ
れている。
であり、例えば図９に示すような排他的ＯＲ回路７を用
いた帰還回路を有する、Ｄフリップフロップ１〜６から
なるシフトレジスタで簡単に発生できる。このため、ス
ペクトラム拡散通信などで使用する拡散符号によく使わ
れている。
【０００３】スペクトラム拡散通信では、受信側で拡散
符号に同期し、かつ一致した逆拡散符号を生成する必要
があり、そのためには、拡散に用いられたＭ系列を任意
にシフトして、同期をとる必要がある。
符号に同期し、かつ一致した逆拡散符号を生成する必要
があり、そのためには、拡散に用いられたＭ系列を任意
にシフトして、同期をとる必要がある。
【０００４】従来Ｍ系列を任意にシフトする方法とし
て、特開平８−１８１６７９が提案する図１０の回路が
知られている。
て、特開平８−１８１６７９が提案する図１０の回路が
知られている。
【０００５】図１０では、Ｍ系列もしくはＰＮ系列の全
てのデータをＲＯＭルークアップテーブル５４に記憶し
ている。このＲＯＭ５４に与えるアドレスは、Ｎビット
バイナリカウンタ５３でシステムクロック信号５６をカ
ウントした値と、外部から指定し、レジスタ５１に保持
されているオフセット信号５５を加算器５２で加算した
値になる。カウンタ５３がクロック信号５６を１個ずつ
カウントするごとに、アドレスは１ずつ増加するので、
ＲＯＭ５４からは記憶されているＰＮ系列５７が順次出
力される。また、オフセット信号５５をレジスタ５１に
書き込むことにより、アドレスがその分増加し、シフト
出力信号５７が出力されるので、これによってＰＮ系列
を任意にシフト可能である。
てのデータをＲＯＭルークアップテーブル５４に記憶し
ている。このＲＯＭ５４に与えるアドレスは、Ｎビット
バイナリカウンタ５３でシステムクロック信号５６をカ
ウントした値と、外部から指定し、レジスタ５１に保持
されているオフセット信号５５を加算器５２で加算した
値になる。カウンタ５３がクロック信号５６を１個ずつ
カウントするごとに、アドレスは１ずつ増加するので、
ＲＯＭ５４からは記憶されているＰＮ系列５７が順次出
力される。また、オフセット信号５５をレジスタ５１に
書き込むことにより、アドレスがその分増加し、シフト
出力信号５７が出力されるので、これによってＰＮ系列
を任意にシフト可能である。
【０００６】
【発明が解決しようとする課題】上記の従来例では、Ｍ
系列もしくはＰＮ系列の全てをＲＯＭに記憶する必要が
ある。Ｍ系列の段数が小さければ問題ない。しかし、例
えば図１１のように４２段のＭ系列の場合には、周期が
２42−１ビットであり、これは約４０００Ｇｂｉｔに相
当する。このような膨大なデータを保持できるＲＯＭは
現時点では存在せず、非現実的である。
系列もしくはＰＮ系列の全てをＲＯＭに記憶する必要が
ある。Ｍ系列の段数が小さければ問題ない。しかし、例
えば図１１のように４２段のＭ系列の場合には、周期が
２42−１ビットであり、これは約４０００Ｇｂｉｔに相
当する。このような膨大なデータを保持できるＲＯＭは
現時点では存在せず、非現実的である。
【０００７】図１１は、米国のＩＳ９５方式ＣＤＭＡで
用いられている拡散符号の一種；ロングコードの発生回
路の回路図である。
用いられている拡散符号の一種；ロングコードの発生回
路の回路図である。
【０００８】この回路は４２段のＭ系列を使用し、レジ
スタ６０１〜６４２と、加算器６４３〜６４８と、ＡＮ
Ｄ回路６４９〜６９０と、モジュロ加算器６９１で構成
され、ＡＮＤゲート６４９〜６９０に入力するマスクコ
ード６９２の値に応じてランダムにビットシフトしたロ
ングコード６９３が得られる。マスクコード６９２は暗
号キーとして使われるものであり、送信側と受信側で同
じであればよい。したがって、本来は、これを用いて任
意のビット数だけＭ系列をシフトするのが目的ではな
い。これを行うためには、そのシフト量に対応するマス
クコードをあらかじめ求めておき記憶しておく必要があ
る。したがって、瞬時に任意のビット数だけシフトする
ことは困難であった。
スタ６０１〜６４２と、加算器６４３〜６４８と、ＡＮ
Ｄ回路６４９〜６９０と、モジュロ加算器６９１で構成
され、ＡＮＤゲート６４９〜６９０に入力するマスクコ
ード６９２の値に応じてランダムにビットシフトしたロ
ングコード６９３が得られる。マスクコード６９２は暗
号キーとして使われるものであり、送信側と受信側で同
じであればよい。したがって、本来は、これを用いて任
意のビット数だけＭ系列をシフトするのが目的ではな
い。これを行うためには、そのシフト量に対応するマス
クコードをあらかじめ求めておき記憶しておく必要があ
る。したがって、瞬時に任意のビット数だけシフトする
ことは困難であった。
【０００９】本発明の目的は、小さな回路規模で、任意
のビット数だけずらしたＭ系列を発生できる、Ｍ系列を
任意にシフトする回路を提供することにある。
のビット数だけずらしたＭ系列を発生できる、Ｍ系列を
任意にシフトする回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の、Ｍ系列を任意
にシフトする回路は、Ｍ系列を発生するＮ段のシフトレ
ジスタと、前記シフトレジスタの各段の出力Ｎビットと
最終的な出力Ｎビットとの間にシリーズに接続された複
数の２のべき乗ビットシフト挿入回路を有し、２のべき
乗ビットシフト挿入回路が、Ｎビットの入力信号を２の
べき乗ビットだけシフトする２のべき乗ビットシフト回
路と、前記Ｎビットの入力信号と、前記２のべき乗ビッ
トシフト回路が出力するＮビットの信号とを、外部から
の制御信号に応じて切り替えて出力するデータセレクタ
とで構成され、前記データセレクタのＮビットの出力信
号を出力する。
にシフトする回路は、Ｍ系列を発生するＮ段のシフトレ
ジスタと、前記シフトレジスタの各段の出力Ｎビットと
最終的な出力Ｎビットとの間にシリーズに接続された複
数の２のべき乗ビットシフト挿入回路を有し、２のべき
乗ビットシフト挿入回路が、Ｎビットの入力信号を２の
べき乗ビットだけシフトする２のべき乗ビットシフト回
路と、前記Ｎビットの入力信号と、前記２のべき乗ビッ
トシフト回路が出力するＮビットの信号とを、外部から
の制御信号に応じて切り替えて出力するデータセレクタ
とで構成され、前記データセレクタのＮビットの出力信
号を出力する。
【００１１】
【００１２】本発明の実施態様によれば、２のべき乗ビ
ットシフト挿入回路のべき乗の指数が０からＮ−１まで
のＮ個の整数である。
ットシフト挿入回路のべき乗の指数が０からＮ−１まで
のＮ個の整数である。
【００１３】本発明の実施態様によれば、Ｍ系列を任意
にシフトする回路は、０からＮ−１までの特定の整数を
２のべき乗の指数とする２のべき乗ビットシフト挿入回
路はただ１個だけ、かつ必ず保有している。
にシフトする回路は、０からＮ−１までの特定の整数を
２のべき乗の指数とする２のべき乗ビットシフト挿入回
路はただ１個だけ、かつ必ず保有している。
【００１４】図９を用いてＭ系列のビットシフトの原理
を説明する。図９のレジスタは６段であるが、段数が多
くなっても原理は同じである。
を説明する。図９のレジスタは６段であるが、段数が多
くなっても原理は同じである。
【００１５】図９のレジスタ（Ｄフリップフロップ１〜
６で構成）の各段の保持している値を図のようにｄ０〜
ｄ５とする。現在のｄ０〜ｄ５の値から、１ビットシフ
ト後の値は下記式（１）で求まる。
６で構成）の各段の保持している値を図のようにｄ０〜
ｄ５とする。現在のｄ０〜ｄ５の値から、１ビットシフ
ト後の値は下記式（１）で求まる。
【００１６】
【数１】 ただし、行列演算の積は論理積、和は論理和であり、ベ
クトルの添え字は、ｎ：現在、ｎ＋１：ｋビットシフト
後を示す。上記の行列とベクトルを簡略化して、
クトルの添え字は、ｎ：現在、ｎ＋１：ｋビットシフト
後を示す。上記の行列とベクトルを簡略化して、
【００１７】
【数２】 とすると、ｋビットシフト後の値は、
【００１８】
【数３】 と書ける。ｋは２のべき乗を使って、
【００１９】
【数４】 と表せる。したがって、結局、
【００２０】
【数５】 となる。すなわちｋビットシフトする行列Ａから、その
２のべき乗の行列をあらかじめ求めておき、ｋの値の２
進数表示ｂｉに応じて元のベクトルに各々作用させるこ
とによりｋビットシフト後のレジスタの値を導出でき
る。
２のべき乗の行列をあらかじめ求めておき、ｋの値の２
進数表示ｂｉに応じて元のベクトルに各々作用させるこ
とによりｋビットシフト後のレジスタの値を導出でき
る。
【００２１】以上で述べたことから、行列Ａの２のべき
乗積を求めて、それに対応するシフト回路を用意してお
き、上記のｋの２進数表示ｂｉが“１”のときは作用さ
せ、“０”のときは迂回してｄ０〜ｄ５に作用させれ
ば、ｋビットシフトした出力が得られる。これが本発明
の根幹である。
乗積を求めて、それに対応するシフト回路を用意してお
き、上記のｋの２進数表示ｂｉが“１”のときは作用さ
せ、“０”のときは迂回してｄ０〜ｄ５に作用させれ
ば、ｋビットシフトした出力が得られる。これが本発明
の根幹である。
【００２２】６段のＭ系列におけるＡの２のべき乗積
は、下記のようにして、計算できる。段数が大きい場合
でも、計算方法は同じである。
は、下記のようにして、計算できる。段数が大きい場合
でも、計算方法は同じである。
【００２３】
【数６】
【００２４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２５】図１は本発明の一実施形態のＭ系列を任意
にシフトする回路の構成図である。
にシフトする回路の構成図である。
【００２６】本実施形態は、Ｍ系列を発生するシフトレ
ジスタを構成するＤフリップフロップ１〜６と、排他的
ＯＲゲート７と、各Ｄフリップフロップ６，５，４，
３，２，１の出力ｄ0，ｄ1 ，ｄ2 ，ｄ3 ，ｄ4 ，ｄ5
を入力とすると２5 ビットシフト挿入回路１０と、２5
ビットシフト挿入回路１０の出力を入力とする２4 ビッ
トシフト挿入回路１１と、２4 ビットシフト挿入回路１
１の出力を入力とする２ 3 ビットシフト挿入回路１２
と、２3 ビットシフト挿入回路１２の出力を入力とする
２2 ビットシフト挿入回路１３と、２2 ビットシフト挿
入回路１３の出力を入力とする２1 ビットシフト挿入回
路１４と、２1 ビットシフト挿入回路１４の出力を入力
とする２0 ビットシフト挿入回路１５で構成される。各
ビットシフト挿入回路１０〜１５は、制御信号ｂ５〜ｂ
０が“１”の場合はそれぞれ所定のビットシフトを行
い、“０”の場合はビットシフトせず、入力をそのまま
出力するようになっている。これによって、
ジスタを構成するＤフリップフロップ１〜６と、排他的
ＯＲゲート７と、各Ｄフリップフロップ６，５，４，
３，２，１の出力ｄ0，ｄ1 ，ｄ2 ，ｄ3 ，ｄ4 ，ｄ5
を入力とすると２5 ビットシフト挿入回路１０と、２5
ビットシフト挿入回路１０の出力を入力とする２4 ビッ
トシフト挿入回路１１と、２4 ビットシフト挿入回路１
１の出力を入力とする２ 3 ビットシフト挿入回路１２
と、２3 ビットシフト挿入回路１２の出力を入力とする
２2 ビットシフト挿入回路１３と、２2 ビットシフト挿
入回路１３の出力を入力とする２1 ビットシフト挿入回
路１４と、２1 ビットシフト挿入回路１４の出力を入力
とする２0 ビットシフト挿入回路１５で構成される。各
ビットシフト挿入回路１０〜１５は、制御信号ｂ５〜ｂ
０が“１”の場合はそれぞれ所定のビットシフトを行
い、“０”の場合はビットシフトせず、入力をそのまま
出力するようになっている。これによって、
【００２７】
【数７】 ビットのシフトが得られる。図２は図１中の２5 ビット
シフト挿入回路１０〜２0 ビットシフト挿入回路１５の
構成図である。
シフト挿入回路１０〜２0 ビットシフト挿入回路１５の
構成図である。
【００２８】２n ビットシフト挿入回路（ｎ＝５，４，
・・・，０）１０〜１５は、入力端子Ｉ0 ，Ｉ1 ，Ｉ
2 ，Ｉ3 ，Ｉ4 ，Ｉ5 ，ＣＮＴと、入力端子Ｉ0 〜Ｉ5
の入力Ａ0 〜Ａ5 に対して所定のビットシフトを行って
出力Ｂ0 〜Ｂ5 を出力する２nビットシフト回路２１
と、入力端子ＣＮＴの制御信号ｂが“１”のとき出力Ｂ
0〜Ｂ5 を、制御信号ｂが“０”のとき入力端子Ｉ0〜Ｉ
5の入力Ａ0 〜Ａ5 をそれぞれ出力端子Ｏ0 〜Ｏ5 から
出力するデータセレクタ２２で構成されている。
・・・，０）１０〜１５は、入力端子Ｉ0 ，Ｉ1 ，Ｉ
2 ，Ｉ3 ，Ｉ4 ，Ｉ5 ，ＣＮＴと、入力端子Ｉ0 〜Ｉ5
の入力Ａ0 〜Ａ5 に対して所定のビットシフトを行って
出力Ｂ0 〜Ｂ5 を出力する２nビットシフト回路２１
と、入力端子ＣＮＴの制御信号ｂが“１”のとき出力Ｂ
0〜Ｂ5 を、制御信号ｂが“０”のとき入力端子Ｉ0〜Ｉ
5の入力Ａ0 〜Ａ5 をそれぞれ出力端子Ｏ0 〜Ｏ5 から
出力するデータセレクタ２２で構成されている。
【００２９】図３、図４、図５、図６、図７、図８はそ
れぞれ２0 ビットシフト回路、２1ビットシフト回路、
２2 ビットシフト回路、２3 ビットシフト回路、２4 ビ
ットシフト回路、２5 ビットシフト回路の構成図であ
る。
れぞれ２0 ビットシフト回路、２1ビットシフト回路、
２2 ビットシフト回路、２3 ビットシフト回路、２4 ビ
ットシフト回路、２5 ビットシフト回路の構成図であ
る。
【００３０】２0 ビットシフト回路は、入力端子Ｉ0 の
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３１を有し、入力端子Ｉ1 ，Ｉ2 ，Ｉ
3 ，Ｉ 4 ，Ｉ5 の入力Ａ1 ，Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 を
それぞれ出力端子Ｏ1 ，Ｏ2 ，Ｏ3 ，Ｏ4 に出力し、排
他的ＯＲ回路３１の出力を出力端子Ｏ5 に出力する。
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３１を有し、入力端子Ｉ1 ，Ｉ2 ，Ｉ
3 ，Ｉ 4 ，Ｉ5 の入力Ａ1 ，Ａ2 ，Ａ3 ，Ａ4 ，Ａ5 を
それぞれ出力端子Ｏ1 ，Ｏ2 ，Ｏ3 ，Ｏ4 に出力し、排
他的ＯＲ回路３１の出力を出力端子Ｏ5 に出力する。
【００３１】２1 ビットシフト回路は、入力端子Ｉ0 の
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３２と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
３３を有し、入力端子Ｉ2 ，Ｉ3 ，Ｉ4 ，Ｉ5 の入力Ａ
2 ，Ａ3 ，Ａ4 ，Ａ5 をそれぞれ出力端子Ｏ0 ，Ｏ1，
Ｏ2 ，Ｏ3 に出力し、排他的ＯＲ回路３２，３３の出力
をそれぞれ出力端子Ｏ 4 ，Ｏ5 に出力する。
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３２と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
３３を有し、入力端子Ｉ2 ，Ｉ3 ，Ｉ4 ，Ｉ5 の入力Ａ
2 ，Ａ3 ，Ａ4 ，Ａ5 をそれぞれ出力端子Ｏ0 ，Ｏ1，
Ｏ2 ，Ｏ3 に出力し、排他的ＯＲ回路３２，３３の出力
をそれぞれ出力端子Ｏ 4 ，Ｏ5 に出力する。
【００３２】２2 ビットシフト回路は、入力端子Ｉ0 の
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３４と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
３５と、入力端子Ｉ2 の入力Ａ2 と入力端子Ｉ5 の入力
Ａ5 の排他的オアをとる排他的ＯＲ回路３６を有し、入
力端子Ｉ4 ，Ｉ5 ，Ｉ0 の入力Ａ4 ，Ａ5 ，Ａ0 をそれ
ぞれ出力端子Ｏ0 ，Ｏ 1 ，Ｏ5 に出力し、排他的ＯＲ回
路３４，３５，３６の出力をそれぞれに出力端子Ｏ2 ，
Ｏ3 ，Ｏ4 に出力する。
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路３４と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
３５と、入力端子Ｉ2 の入力Ａ2 と入力端子Ｉ5 の入力
Ａ5 の排他的オアをとる排他的ＯＲ回路３６を有し、入
力端子Ｉ4 ，Ｉ5 ，Ｉ0 の入力Ａ4 ，Ａ5 ，Ａ0 をそれ
ぞれ出力端子Ｏ0 ，Ｏ 1 ，Ｏ5 に出力し、排他的ＯＲ回
路３４，３５，３６の出力をそれぞれに出力端子Ｏ2 ，
Ｏ3 ，Ｏ4 に出力する。
【００３３】２3 ビットシフト回路は、入力端子Ｉ2 の
入力Ａ2 と入力端子Ｉ5 の入力Ａ5の排他的オアをとる
排他的回路３７を有し、排他的ＯＲ回路３７の出力、入
力端子Ｉ0 ，Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 の各入力Ａ0 ，Ａ
1 ，Ａ2 ，Ａ3 ，Ａ4 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，
Ｏ2 ，Ｏ3 ，Ｏ4 ，Ｏ5 に出力する。
入力Ａ2 と入力端子Ｉ5 の入力Ａ5の排他的オアをとる
排他的回路３７を有し、排他的ＯＲ回路３７の出力、入
力端子Ｉ0 ，Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 の各入力Ａ0 ，Ａ
1 ，Ａ2 ，Ａ3 ，Ａ4 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，
Ｏ2 ，Ｏ3 ，Ｏ4 ，Ｏ5 に出力する。
【００３４】２4 ビットシフト回路は、入力端子Ｉ1 の
入力Ａ1 と入力端子Ｉ4 の入力Ａ4の排他的オアをとる
排他的ＯＲ回路３８と、入力端子Ｉ2 の入力Ａ2 と入力
端子Ｉ5 の入力Ａ5 の排他的オアをとる排他的ＯＲ回路
３９を有し、排他的ＯＲ回路３８，３９の各出力、入力
端子Ｉ0 ，Ｉ1 ，Ｉ2 ，Ｉ3 の各入力Ａ0 ，Ａ1 ，Ａ
2 ,Ａ3 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，Ｏ2 ，Ｏ3 ，
Ｏ4 ，Ｏ5 に出力する。
入力Ａ1 と入力端子Ｉ4 の入力Ａ4の排他的オアをとる
排他的ＯＲ回路３８と、入力端子Ｉ2 の入力Ａ2 と入力
端子Ｉ5 の入力Ａ5 の排他的オアをとる排他的ＯＲ回路
３９を有し、排他的ＯＲ回路３８，３９の各出力、入力
端子Ｉ0 ，Ｉ1 ，Ｉ2 ，Ｉ3 の各入力Ａ0 ，Ａ1 ，Ａ
2 ,Ａ3 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，Ｏ2 ，Ｏ3 ，
Ｏ4 ，Ｏ5 に出力する。
【００３５】２5 ビットシフト回路は、入力端子Ｉ0 の
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路４０と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
４１と、入力端子Ｉ2 の入力Ａ2 と入力端子Ｉ5 の入力
Ａ5 の排他的オアをとる排他的ＯＲ回路４２を有し、入
力端子Ｉ5 の入力Ａ5 、排他的ＯＲ回路４０，４１，４
２の各出力、入力端子Ｉ0 の入力Ａ0 、入力端子Ｉ1 の
入力Ａ1 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，Ｏ2，Ｏ3 ，
Ｏ4 ，Ｏ5 に出力する。
入力Ａ0 と入力端子Ｉ3 の入力Ａ3の排他的オアをとる
排他的ＯＲ回路４０と、入力端子Ｉ1 の入力Ａ1 と入力
端子Ｉ4 の入力Ａ4 の排他的オアをとる排他的ＯＲ回路
４１と、入力端子Ｉ2 の入力Ａ2 と入力端子Ｉ5 の入力
Ａ5 の排他的オアをとる排他的ＯＲ回路４２を有し、入
力端子Ｉ5 の入力Ａ5 、排他的ＯＲ回路４０，４１，４
２の各出力、入力端子Ｉ0 の入力Ａ0 、入力端子Ｉ1 の
入力Ａ1 をそれぞれ出力端子Ｏ0 ，Ｏ1 ，Ｏ2，Ｏ3 ，
Ｏ4 ，Ｏ5 に出力する。
【００３６】これらの構成は、先に述べた行列Ａの各べ
き乗の値から容易に構成可能である。
き乗の値から容易に構成可能である。
【００３７】以上、６段のＭ系列の場合について述べた
が、本発明はさらに段数の大きなＭ系列にも適用できる
ことは明白である。
が、本発明はさらに段数の大きなＭ系列にも適用できる
ことは明白である。
【００３８】
【発明の効果】以上説明したように、本発明は、Ｍ系列
を任意のビット数だけずらす回路を小さい回路規模で実
現できるので、装置の小型、低消費電力化、低コスト化
が可能である。
を任意のビット数だけずらす回路を小さい回路規模で実
現できるので、装置の小型、低消費電力化、低コスト化
が可能である。
【図１】本発明の一実施形態の、Ｍ系列を任意にシフト
する回路の構成図である。
する回路の構成図である。
【図２】図１中の２5 ビットシフト挿入回路１０、２4
ビットシフト挿入回路１１、２ 3 ビットシフト挿入回路
１２、２2 ビットシフト挿入回路１３、２1 ビットシフ
ト挿入回路１４、２0 ビットシフト挿入回路１５の構成
図である。
ビットシフト挿入回路１１、２ 3 ビットシフト挿入回路
１２、２2 ビットシフト挿入回路１３、２1 ビットシフ
ト挿入回路１４、２0 ビットシフト挿入回路１５の構成
図である。
【図３】２0 ビットシフト回路の構成図である。
【図４】２1 ビットシフト回路の構成図である。
【図５】２2 ビットシフト回路の構成図である。
【図６】２3 ビットシフト回路の構成図である。
【図７】２4 ビットシフト回路の構成図である。
【図８】２5 ビットシフト回路の構成図である。
【図９】６段ＰＮ発生回路の一例の構成図である。
【図１０】第１の従来例の構成図である。
【図１１】第２の従来例の構成図である。
１〜６ Ｄフリップフロップ ７ 排他的ＯＲ回路 １０ ２5 ビットシフト挿入回路 １１ ２4 ビットシフト挿入回路 １２ ２3 ビットシフト挿入回路 １３ ２2 ビットシフト挿入回路 １４ ２1 ビットシフト挿入回路 １５ ２0 ビットシフト挿入回路 ２１ ２n ビットシフト回路 ２２ データセレクタ ３１〜４２ 排他的ＯＲ回路 ５１ レジスタ ５２ 加算器 ５３ Ｎビットバイナリカウンタ ５４ ＲＯＭルックアップテーブル ５５ オフセット信号 ５６ システムクロック信号 ５７ シフト出力信号 ６４１〜６４２ レジスタ ６４３〜６４８ 加算器 ６４９〜６９０ ＡＮＤ回路 ６９１ モジュロ加算器 ６９２ マスクコード ６９３ ロングコート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 13/00 H03K 3/84
Claims (3)
- 【請求項１】 Ｍ系列を発生するＮ段のシフトレジスタ
と、前記シフトレジスタの各段の出力Ｎビットと、最終
的な出力Ｎビットとの間にシリーズに接続された複数の
２のべき乗ビットシフト挿入回路を有し、 前記２のべき乗ビットシフト挿入回路が、Ｎビットの入
力信号を２のべき乗ビットだけシフトする２のべき乗ビ
ットシフト回路と、前記Ｎビットの入力信号と、前記２
のべき乗ビットシフト回路が出力するＮビットの信号と
を、外部からの制御信号に応じて切り替えて出力するデ
ータセレクタとで構成され、前記データセレクタのＮビ
ットの出力信号を出力する、 Ｍ系列を任意にシフトする
回路。 - 【請求項２】 前記２のべき乗ビットシフト挿入回路の
べき乗の指数が０からＮ−１までのＮ個の整数である、
請求項１記載の、Ｍ系列を任意にシフトする回路。 - 【請求項３】 ０からＮ−１までの特定の整数を２のべ
き乗の指数とする２のべき乗ビットシフト挿入回路はた
だ１個だけ、かつ必ず保有している、請求項１または２
項記載のＭ系列を任意にシフトする回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11578497A JP2917962B2 (ja) | 1997-05-06 | 1997-05-06 | Ｍ系列を任意にシフトする回路 |
| US09/071,708 US6275558B1 (en) | 1997-05-06 | 1998-05-01 | Circuit and method for arbitrarily shifting M-sequence |
| DE1998632755 DE69832755T2 (de) | 1997-05-06 | 1998-05-05 | Schaltung und Verfahren zum beliebigen Verschieben von M-Sequenzen |
| AU63838/98A AU745212B2 (en) | 1997-05-06 | 1998-05-05 | Circuit and method for arbitrarily shifting M-sequence |
| EP19980108161 EP0878932B1 (en) | 1997-05-06 | 1998-05-05 | Circuit and method for arbitrarily shifting M-sequence |
| KR1019980016052A KR100327856B1 (ko) | 1997-05-06 | 1998-05-06 | M계열을 임의로 쉬프트하는 회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11578497A JP2917962B2 (ja) | 1997-05-06 | 1997-05-06 | Ｍ系列を任意にシフトする回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308720A JPH10308720A (ja) | 1998-11-17 |
| JP2917962B2 true JP2917962B2 (ja) | 1999-07-12 |
Family
ID=14670988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11578497A Expired - Fee Related JP2917962B2 (ja) | 1997-05-06 | 1997-05-06 | Ｍ系列を任意にシフトする回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6275558B1 (ja) |
| EP (1) | EP0878932B1 (ja) |
| JP (1) | JP2917962B2 (ja) |
| KR (1) | KR100327856B1 (ja) |
| AU (1) | AU745212B2 (ja) |
| DE (1) | DE69832755T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3499460B2 (ja) | 1999-02-25 | 2004-02-23 | 松下電器産業株式会社 | 拡散符号発生回路および拡散符号発生方法 |
| DE19910344C2 (de) * | 1999-03-09 | 2003-10-16 | Siemens Ag | Codegenerator |
| US6643280B1 (en) * | 1999-10-27 | 2003-11-04 | Lucent Technologies Inc. | Method and apparatus for generation of CDMA long codes |
| KR100424538B1 (ko) * | 2001-05-29 | 2004-03-27 | 엘지전자 주식회사 | 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법 |
| DE102004022647B4 (de) * | 2004-05-07 | 2015-07-09 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Ermittlung der Anzahl von abgelaufenen Taktzyklen eines binären Zufallsgenerators |
| CN102694568B (zh) * | 2012-05-29 | 2014-06-11 | 华北电力大学（保定） | 多进制伪随机序列扩频通信方法 |
| JP6686390B2 (ja) * | 2015-11-30 | 2020-04-22 | セイコーエプソン株式会社 | 計時装置、電子機器、及び、移動体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701618A (ja) | 1987-07-09 | 1989-02-01 | ||
| JPH0781028B2 (ja) | 1987-07-23 | 1995-08-30 | 日本スチレンペ−パ−株式会社 | 無架橋直鎖状低密度ポリエチレン予備発泡粒子の製造方法 |
| KR100345969B1 (ko) * | 1993-08-10 | 2002-10-25 | 소니 가부시끼 가이샤 | 확산부호발생방법및장치 |
| KR970002951B1 (ko) * | 1994-04-13 | 1997-03-13 | 양승택 | 2^n길이 의사 난수 계열 발생 장치 |
| JPH08181679A (ja) | 1994-12-26 | 1996-07-12 | Nec Corp | 疑似乱数雑音発生装置 |
| WO1999006922A1 (fr) | 1997-07-30 | 1999-02-11 | Matsushita Electric Industrial Co., Ltd. | Filtre numerique adapte |
| US6061417A (en) | 1998-12-03 | 2000-05-09 | Xilinx, Inc. | Programmable shift register |
-
1997
- 1997-05-06 JP JP11578497A patent/JP2917962B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-01 US US09/071,708 patent/US6275558B1/en not_active Expired - Lifetime
- 1998-05-05 AU AU63838/98A patent/AU745212B2/en not_active Ceased
- 1998-05-05 DE DE1998632755 patent/DE69832755T2/de not_active Expired - Lifetime
- 1998-05-05 EP EP19980108161 patent/EP0878932B1/en not_active Expired - Lifetime
- 1998-05-06 KR KR1019980016052A patent/KR100327856B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6275558B1 (en) | 2001-08-14 |
| EP0878932A3 (en) | 2003-08-27 |
| KR100327856B1 (ko) | 2002-06-29 |
| DE69832755T2 (de) | 2006-06-29 |
| JPH10308720A (ja) | 1998-11-17 |
| EP0878932A2 (en) | 1998-11-18 |
| DE69832755D1 (de) | 2006-01-19 |
| AU745212B2 (en) | 2002-03-14 |
| KR19980086767A (ko) | 1998-12-05 |
| EP0878932B1 (en) | 2005-12-14 |
| AU6383898A (en) | 1998-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Adams et al. | The structured design of cryptographically good S-boxes | |
| KR100435052B1 (ko) | 암호화장치 | |
| EP1016959B1 (en) | Pseudorandom number generator for WCDMA | |
| US6192385B1 (en) | Pseudorandom number generating method and pseudorandom number generator | |
| JP3556461B2 (ja) | Ｍ系列の位相シフト係数算出方式 | |
| US6687376B1 (en) | High-speed long code generation with arbitrary delay | |
| JP2917962B2 (ja) | Ｍ系列を任意にシフトする回路 | |
| JPH09179726A (ja) | 擬似乱数発生装置 | |
| KR100478974B1 (ko) | 직렬 유한체 승산기 | |
| US20040054703A1 (en) | Method and device for generating a pseudo-random sequence using a discrete logarithm | |
| US6173009B1 (en) | State calculation circuit for discrete linear state space model | |
| US7200629B2 (en) | Apparatus and method for Fast Hadamard Transforms | |
| Jansen et al. | Cascade jump controlled sequence generator and Pomaranch stream cipher | |
| KR100480997B1 (ko) | ＧＦ(ｐ)와 ＧＦ(2^ｍ)의 유한체 곱셈 연산 장치 | |
| US7317776B2 (en) | Efficient pseudo-noise sequence generation for spread spectrum applications | |
| RU2140716C1 (ru) | Способ криптографического преобразования блоков цифровых данных | |
| KR101459044B1 (ko) | 무선 통신 시스템에서 이단 방식을 이용하여 효율적으로ｏｖｓｆ 코드를 생성하는 장치 및 방법 | |
| KR100307705B1 (ko) | 계층화된 직교부호 발생장치 및 그 방법 | |
| JP3914626B2 (ja) | Ｐｎ符号発生回路 | |
| KR100858559B1 (ko) | 잉여 이진수의 덧셈 방법, 잉여 이진수의 곱셈 방법, 잉여이진수 덧셈기 및 잉여 이진수 곱셈기 | |
| JPH1011268A (ja) | 擬似ランダム系列符号発生装置 | |
| US6275837B1 (en) | Method for the implementation of an elementary modular operation according to the Montgomery method | |
| KR20000008153A (ko) | 모듈러 연산장치 및 그 방법 | |
| Blackburn | Increasing the Rate of Output of m-Sequences | |
| KR100936374B1 (ko) | 병렬 구조의 워드기반 ｆｓｒ 구조 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |