KR970002951B1

KR970002951B1 - 2^n길이 의사 난수 계열 발생 장치

Info

Publication number: KR970002951B1
Application number: KR1019940007767A
Authority: KR
Inventors: 박경룡; 서정욱
Original assignee: 양승택; 재단법인 한국전자통신연구소; 조백제; 한국전기통신공사
Priority date: 1994-04-13
Filing date: 1994-04-13
Publication date: 1997-03-13
Also published as: JP2860067B2; JPH07297685A; US5532695A

Abstract

내용없음

Description

2N길이 의사 난수 계열 발생 장치

제1도는 본 발명에 따른 2^N길이의 의사 난수 계열을 생성시키기 위한 의사 난수 계열 발생 장치의 구성을 개략적으로 나타낸 도면.

제2도는 의사 난수 매스크 값을 바꿈으로써 의사 난수 계열을 원하는 오프셋 이동치만큼 옮길 수 있는 의사 난수 계열 발생 장치의 일부 구성들을 예시적으로 나타낸 도면.

제3도는 생성 다항식이 P(X)=1+X⁵+X⁷+X⁸+X⁹+X¹³+X¹⁵이고, (2¹⁵-1)의 길이를 갖는 의사 난수 계열을 생성하는 제1도의 의사 난수 계열 생성기의 상세한 구성을 예시한 회로도.

제4도는 제3도의 의사 난수 계열 생성기에 대응하는 제1도의 의사 난수 계열 매스크 변환기의 상세한 구성을 예시한 회로도.

제5도는 제4도의 의사 난수 계열 매스크 변환기의 의사 난수 계열 매스크 값에 상응하는 비교치를 생성하기 위한 제1도의 비교치 변환기의 상세한 구성을 예시한 회로도.

제6도는 제3도의 의사 난수 계열 생성기 및 제4도의 의사 난수 계열 매스크 변환기에 대응하는 제1도의 매스크 회로의 상세한 구성을 예시한 회로도.

제7도는 본 발명에 따라 의사 난수 계열 매스크 값과 이에 상응하는 비교치를 계산하는 방법을 설명하기 위한 흐름도.

제8도는 생성 다항식이 P(X)=1+X⁵+X⁷+X⁸+X⁹+X¹³+X¹⁵인 의사 난수 계열 발생 장치의 출력을 한칸 옮기기 위한 의사 난수 계열 매스크 값을 변환하는 동작을 설명하기 위한 도면.

제9도는 제8도의 매스크 값 변환동작에 대응하는 비교치 변환 동작을 설명하기 위한 도면.

제10도는 생성 다항식이 P(X)=1+X³+X⁵인 5-스테이지의 의사 난수 계열 생성기의 구성을 개략적으로 나타낸 도면.

제11도는 생성다항식이 P(X)=1+X³+X⁵인 5-스테이지의 의사 난수 계열 발생 장치의 출력을 한칸 이동시키기 위한 의사 난수 계열 매스크 변환 동작에 해당하는 쉬프트(shift) 동작을 설명하기 위한 도면.

제12도는 제11도의 의사 난수 계열 매스크 변환 동작에 상응하는 비교치를 생성을 위한 비교치 동작에 해당하는 쉬프트 동작을 설명하기 위한 도면.

제13도는 본 발명에 따라 의사 난수 계열 매스크 값과 비교치를 변환시킬때 의사 난수 계열 출력의 타이밍을 나타낸 도면.

제14도는 2^N길이의 의사 난수 계열을 생성하는 종래의 의사 난수 계열 발생 장치의 구성을 개략적으로 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

100 : 의사 난수 생성기 200 : 비교기

300 : 매스크 회로 400 : 의사난수 매스크 변환기

500 : 비교치 변환기

본 발명은 이동 통신 분야에 관한 것으로, 구체적으로는 확산 대역 통신 시스템(spread spectrum communication system)에서 통신신호의 직접적인 계열 확산을 위해 사용될 수 있는 의사 난수 코드 계열(pseudorandom noise code sequence)을 발생 시키기 위한 의사 난수 계열(pseudorandom noise sequence) 발생 장치에 관한 것이다.

코드 분할 다중 접근(Code Division Multiple Access : 이하 "CDMA"라 약칭함)확산 대역 이동통신 시스템에서 이동국의 가장 중요한 기능들 중의 하나는 확산된 통신 신호의 확산대역신호의 동기를 맞추어 확산 전의 신호로 복호해 내는 기능을 들 수 있다. CDMA 이동통신 시스템에서는 이동국이 기지국에서 보내어지는 확산대역신호와 동기를 취할 수 있도록 하기 위하여 한 주기의 길이가 2¹⁵(32.768) 칸(chips)인 파일럿(pilot) 의사 난수 계열 신호를 사용한다. 즉, 파일럿 의사 난수 계열 신호는 디지탈 신호의 밴드 폭 확산(band width spreading)을 위한 확산 신호로서 사용된다. 이 의사 난수 계열 신호는 동기를 맞추기 위한 위상기준(phase reference)으로 제공될 뿐만 아니라, 핸드 오프(handoff)시 기지국들 간의 신호세기를 비교하는 수단으로서 사용되기도 한다. 각 기지국은 동일한 코드를 사용하는 Forward CDMA channel들을 구분 하기 위해 파일럿 의사 난수 계열의 타임 오프셋(time offset)을 사용 한다. 즉, 기지국들 각각은 서로 상이한 오프셋 값을 갖는다. 따라서 CDMA 이동통신 시스템에서 이동국이 기지국으로 부터 보내어지는 신호에 대한 동기를 맞추고 셀(cell)의 경계를 지날 때 상기 이동국이 다른 오프셋 값을 갖는 기지국으로 부터의 신호에 빨리 적응하여 그것을 수신하기 위해서는 무엇보다도 상기 이동국에서 원하는 타이밍으로 쉽게 의사 난수 계열(pseudo-random noise ; 이하, 'PN'이라 약칭함.)을 이동 시킬 수 있는 PN 계열 발생 장치가 필요하다. 다시 말하면, PN 계열 발생 장치는 통상적으로 직접 계열 확산 대역 통신 시스템에서 신호의 송수신시 신호의 동기를 맞추기 위해 사용된다. CDMA 이동통신 시스템에서 신호의 송수신시에는, 의사 난수 계열을 이용 하여 신호를 확산대역(Spread Spectrum)으로 부호화 하거나 복호화하는 데, 각 기지국들에는 오스셋이 서로 다른 PN 계열들이 각각 할당되게 하여 각 기지국의 PN 계열들이 각각 구분될 수 있도록 함으로써 각 기지국들은 주파수를 재사용할 수 있어서 허용된 주파수 대역 내에서 많은 가입자를 수용할 수 있게 된다. CDMA 시스템 등과 같은 직접 계열 확산 대역 통신 시스템에서 PN 계열은 통상 선형 계열 쉬프트 레지스터(Linear Sequence Shifter Register ; 이하 "LSSR"이라 약칭 함.)에 의해 생성된다. 상기 LSSR 즉, PN 계열 생성기는 N-스테이지(stage) 쉬프트 레지스터와, 거기에 부가적으로 구성되고 PN 계열을 프로그램하는 몇개의 익스클루시브 오어 게이트(exclusive OR gate)들로 구성 된다. 상기 익스클루시브 오어 게이트들의 위치는 발생가능한 계열들 중 어떤 하나의 계열이 발생 될 것인 지를 차례로 결정하는 회로의 생성 다항식(defining polynomial of circuit)에 의해 결정된다. N-스테이지의 발생기에 대해서는 총 2^(N-l)-1개의 다항식들이 존재하고, 이들 중 일부(약 10%정도)만이 최대 가능 길이(maximal length sequece)를 생성한다. 예를 들어, 15스테이지와 최대 가능 다항식(maximal polynomial)을 갖는 PN계열 생성기는 32.762 비트(bits) 또는 칩(chips) 길이의 계열을 생성하게 된다. CDMA 확산대역이동 통신시스템에서 통상적으로 사용되고 있는 파일럿 PN 계열은 위상에 따라서 다음과 같은 다항식들로 부터 생성 된다.

<동위상(in-phase) 계열>

P₁(X)=1+X⁵+X⁷+X⁸+X⁹+X¹³+X¹⁵(식 1)

<4위상(quadrature-phase) 계열>

P_Q(X)=1+X³+X⁴+X⁵+X⁶+X¹⁰+X¹¹+X¹²+X¹⁵(식 2)

위의 다항식들 중 특히 (식 1)에 해당하는 PN 계열 생성기는 제3도에 도시된 바와 같이 15-스테이지 LSSR로 구성된다. 이와 같은 15-스테이지 LSSR에서 생성시키는 PN 계열의 한 주기 길이는 2¹⁵-1(32.767) 칩(chips) 또는 비트(bits)이다. PN 계열 발생기를 실제로 구성함에 있어서 일반적으로 2^N-1의 계열 길이는, 이 수들(즉, 1, 3, 5, 7, 15, 31, …, 255, 511, …, 32767, …, 2^N-1)대부분이 인수(factor)들을 갖지 않는 소수(prime number)들이기 때문에, 그 적용이 적합하지 않다. 이것은 PN 칩 율(pseudoranom noise chip rate)에 비해 낮은 율로 동작되는 시스템을 동기시키는 것을 어렵게 만든다. 실제적인 예에 있어서, 초당 9600비트의 데이타 변조 율(data madulation rate)에 대해서는 1.2288 MHz의 PN 계열 율(pseudorandom noise sequence rate)이 요구된다. 정보 비트(information bit)들은 PN 계열과 익스클루시브 오어 되고 그 결과는 전송을 위한 RF 캐리어로 2위상 변조(2-phase modulation)된다. 이로써 정보 비트 당 128칸의 PN이 제공된다. 다른 동작모드에 있어서는, PN 율은 동일하지만 데이타 율이 초당 4800(또는, 정보 비트 당 256 PN 칸)으로 줄어들게 된다. 즉, (2^N-1)길이를 갖는 PN계열이 실제로 확산 대역 시스템에 적용될 때에는, 특히 여러 가지의 데이타율(data rate)이 사용되는 경우에는, 신호들을 동기시키는 것이 곤란하다. PN 계열의 반복에 대한 데이타 변조는 동기되는 것이 바람직하나, PN 계열이 7. 3. 그리고 151만을 소인수로서 갖는 32767(즉, 2¹⁵-1)의 길이로 이루어 진다면, 그때의 PN 코드의 반복 간격과 앞에서 설명된 두 데이타 율은 PN 계열의 매 128 또는 256 반복 간격에서만 일치하게 될 것이다. 이와 같은 일치는 매 3.4초 또는 6.8초 마다 발생되고 그 외에는 발생되지 않는다. 이와 같은 사실로 볼 때, PN 계열의 길이는 다중 데이타 율(multiple data rates)을 위한 PN 코드의 반복 간격에서의 일치 빈도가 더 커지게 하는 2^N이 되도록 하는 것이 매우 바람직하다는 것을 알 수 있다. 이를 위하여 미국 Qualcomm사는 USP 5,228,054호를 통해 CDMA 확산대역이동 통신 시스템에서 사용하기 위한 2^N길이를 갖는 PN 계열을 생성하는 PN 계열 발생 장치를 개시하고 있는 데, 그 상세한 구성은 제14도에 도시되어 있다. 제14도를 참조하여, 종래의 PN 계열 발생 장치는 크게 나누어(2^N-1)길이의 PN 계열을 생성하는 LSSR(10)과 ; N 비트 비교기(20)와, 두개의 D-플립 플롭(21, 22)과, 인버터(24)와, NAND 게이트(26) 및 AND게이트(28)로 구성되고, 상기 LSSR(10)로 부터 PN 계열 출력 내의 소정의 비트 위치에 하나의 부가 비트를 삽입하기 위한 계열 신장 회로(sequence lengthening circuit) 및 ; 매스크 회로(30)와, D-플립 플롭(40, 58), 멀티플렉서(42), 2진 카운터(48), 비교기(52), 논리게이트들(44, 46, 50, 54, 56)으로 구성되고, PN 출력을 소정의 이동치 만큼 이동 시키는 난수 계열 이동회로로 구성된다. 이 기술에서는 PN 계열 내에서 14개의 '0'이 연속(이것은 계열의 1주기 마다 한번씩만 발생됨.)된 후 하나의 '0'을 추가하여 2¹⁵(=32.768)의 길이를 갖는 PN 계열을 생성한 후 그것을 시스템에 사용하고 있다. 이 경우에는 1200, 2400, 4800, 9600 bps 등 여러 데이타율을 적용하더라도 데이타와 확산신호 간의 동기가 쉽게 이루어진다. 그러나, 이와 같은 종래의 장치는 PN 계열 출력 내에 하나의 부가 비트의 삽입을 위한 비교기(20)의 입력이 '0…0100'으로 고정되어 있어 2진 카운터(42)와 오프셋 비교기(52) 및 기타논리 게이트들이 필요하여 회로의 구성이 복잡해진다. 또한, 이 장치는 많은 양의 메모리를 차지하는 PN 매스크 룩업 테이블(lookup table)을 미리 작성해 놓아야 하므로 시스템 운영 상의 효율이 저하되는 결함을 갖고 있다.

본 발명의 목적은 한 주기가 2^N길이의 PN 계열을 발생시키는 장치의 하드웨어구성을 간략하게 하는 것이다.

본 발명의 다른 목적은 2^N길이의 PN 계열을 발생시키는 장치의 하드웨어구성을 간략하게 하는 것이다.

본 발명의 또 다른 목적은 2^N길이의 PN 계열 출력을 원하는 칸 만큼 쉬프트 시키기 위한 매스크 값과 비교치를 계산하여 한번의 클럭신호에 응답하여 PN 계열을 소정의 이동치 만큼 이동시키는 것이다.

이와 같은 목적들을 달성하기 위한 본 발명의 특징에 따르면, 원하는 타이밍의 PN 계열을 발생시키기 위하여 현재의 PN 매스크 값과 옮기고자 하는 오프셋 이동치로 부터 곧 새로운 PN 매스크 값을 구하고, 이와 동시에 매스크 값에 상응하는 비교치를 계산해 냄으로써 궁극적으로 원하는 이동치 만큼 이동된 한 주기가 2^N길이를 갖는 PN 계열을 생성시킨다. 본 발명의 장치는(2^N-1)길이의 PN 계열을 생성시키기 위한 PN 계열 생성 수단과, PN 계열 출력을 원하는 오프셋 이동치 만큼 이동시키기 위해 입력되는 오프셋 이동치에 상응하게 마스크 값을 변환시키는 PN 매스크 변환 수단과, 변환된 마스크 값과 PN 계열 출력의 마스킹을 수행하는 매스크 수단과, PN 계열 출력 내 원하는 위치에 하나의 부가 비트를 삽입하기 위한 비교치를 변환시키는 비교치 변환 수단과, 변환된 비교치와 PN 계열 생성 수단의 출력을 받아들여 비교하여 두 입력이 동일한 지의 여부를 나타내는 신호를 출력하는 비교 수단과, 지연 수단으로 구성된다. 상기 PN 매스크 변환 수단과 상기 비교치 변환 수단은 클럭 신호가 한번 가해지는 것에 의해 PN 계열 출력을 한칸(1 chip) 이동시키기 위한 PN 매스크 값을 생성시킬 수 있음과 아울러, 이와 동시에 PN 매스크 값에 상응하는 새로운 값으로 비교치를 변환시키므로 이동된 PN 계열 출력 내의 원하는 위치에 '0'을 삽입하는 것을 가능하게 한다. 본 발명에 따르면, PN 계열을 큰 오프셋 값 만큼 한꺼번에 이동시키는 것이 가능하게 된다.

이제 부터 첨부된 도면들을 참조하면서 본 발명에 대해 상세히 기술하겠다. 본 발명에 따른 PN 계열 발생 장치의 구성과 그 작용에 관해 바람직한 실시예들을 통하여 다음에 상세히 설명한다. PN 계열 발생 장치에서 매스크 값을 바꾸면 PN 계열 생성기(LSSR)의 출력에 대해 임의의 값 만큼 이동된 PN 계열을 매스크 회로의 출력으로 얻을 수 있음은 잘 알려져 있는 사실이다. 만약 PN 계열을 원하는 오프셋 양 만큼 옮기고자 할 때 이를 위한 PN 매스크 값만 쉽게 계산해 낼 수 있다면 다른 조작없이 PN 매스크 값의 변환만으로 이동된 PN 계열의 출력을 얻을 수 있을 것이다. 이런 점에서 착안하여, 본 발명에 따른 PN 계열 발생 장치는 제1도에 도시된 바와 같은 구성을 갖는다. 제1도를 참조하여, 본 발명의 PN 계열 발생 장치는 시스템 클럭 신호(SYS_CLK)에 동기되어 동작하고 로드 인에이블 신호(LOAD_EN)에 의해 초기 LSSR스테이트 일력(LSSR_LOAD_STATE)을 받아들인 후 계열 인에이블 신호(SEQ_EN)에 의해 쉬프트 동작(shift operation)을 수행하여 PN 계열을 생성하는 PN 생성기(100)와, 상기 PN 생성기(100)의 출력(LSSR_ STATE)을 하나의 입력으로서 비교치(COMP_OUT)를 받아 들인 후 상기 두 입력이 동일한 지를 비교하여 그 결과를 나타내는 소정의 신호를 출력하는 비교기(200)와, 상기 시스템 클럭 신호(SYS_CLK)에 동기되어 비교기(200)의 출력을 입력(D)로서 받아 들여서 출력하는 D-플립 플롭(110)과, 이 플립 플롭(110)의 출력(Q)에 입력이 연결되는 인버터(120)와, 이 인버터(120)의 출력을 하나의 입력으로서 받아들이고 다른 하나의 입력으로서는 시스템 인에이블 신호(SYSTEM_EN)를 받아 들이여서 논리 곱연산(ANDing)하여 상기 계열 인에이블 신호(SEQ_EN)로서 상기 PN 생성기(100)로 제공하는 앤드 게이트(130)와, 상기 PN 생성기(100)의 출력(LSSR_STATE)과 PN 매스크 데이타(PNMASK)를 받아들여 매스킹(masking)하여 출력하는 매스크 회로(300)와, 상기쉬프트 클럭 신호(shift_clk)에 동기되어 동작하고 상기 로드 신호(LOAD)에 의해 초기 PN 매스크 값을 받아 들인 후 소정의 오프셋 값에 대응되는 상기 PN 매스크 데이타(PNMASK)로 변환하여 출력하는 PN 매스크 변환기(400)와, 쉬프트 클럭 신호(shift_clk)에 동기되어 동작하고 로드신호(LOAD)에 의해 N비트의 초기 비교치를 받아 들인 후 상기 PN 매스크 데이타(PNMASK)에 상응하는 값(COMP_OUT)으로 변환하여 상기 비교기(200)의 일 입력으로서 제공하는 비교치 변환기(500)를 포함한다. 상기의 D-플립 플롭(110)과, 인버터(120) 및 앤드 게이트(130)는 LSSR_STATE 값이 변환된 비교치(COMP_OUT)와 동일할 때 상기 LSSR_STATE 값을 한 주기 지연시켜 소정의 비트 위치(bitlo-cation)에 한 비트의 '0'을 추가시키는 수단으로서 작용한다. 본 발명에서는 제2도에 도시된 바와 같은 구성의 PN 계열 발생 장치를 제안하여 원하는 오프셋 이동치 만큼 PN 계열의 출력을 이동 시키기 위해 현재의 난수 매스크 값으로 부터 새로운 PN 매스크 값을 생성한다. 제4도는 PN 계열의 생성다항식이 (식 1)과 같을 때 PN 계열을 이동시키기 위한 PN 매스크 값을 생성하는 PN 매스크 변환기의 실시예에 따른 회로도이다. 이 회로의 특징은 단지 한번의 쉬프트 클럭 신호(shift_clk)만을 가하여 PN 매스크 값을 변환시킴으로써 PN 계열을 한 칸 이동시킬 수 있다는 것이다. 만약 양방향 쉬프트 레지스터(bidirectional shift register)사용하여 이동방향을 역으로도 할 수 있으면 PN 계열 출력의 이동방향을 반대로 설정 할 수 있다. 새로운 PN 매스크 값과 변환전의 PN 매스크 값의 관계는 아래와 같이 표현될 수 있다.

m₁=M m_1-1(식 3)

여기서, M은 N×N매스크 변환행렬, m_1-1은 변환전의 PN 매스크 벡터값, 그리고 m₁은 새로이 구한 매스크 벡터값을 나타낸다. 이때 제4도의 회로는 쉬프트 모드(shift mod

e)로 동작시킬 때 다음의 (식 4)와 같은 매스크 변환행렬 M을 사용한 PN 매스크 변환 동작을 수행하는 회로에 해당하며, (식 3)의 매스크 값 변환 연산은 제8도에 도시된 바와 같은 쉬프트 동작에 해당 한다. (식 4)와 같은 PN 매스크 변환 행렬을 이용하여 제4도에 도시된 바와 같이 구성된 변환회로(400)는 제8도에 도시된 바와 같은 동작을 수행하는 것에 의해 변환된 PN 매스크 데이타(PNMASK)를 얻을 수 있게 한다. 즉, 매스크 변환 회로(400)를 N번 쉬프트 동작시키기만 하면 PN 계열의 출력을 N오프셋 값 만큼 이동시키기 위한 PN 매스크 값이 구해진다. 만약 오프셋 값이 클 경우에는 이후에 설명될 본 발명에 따른 PN 매스크 값 계산방법을 사용하여 새로운 PN 매스크 값을 얻을 수 있으므로 빠른 시간내에 오프셋 이동치 만큼 옮겨진 PN 계열을 얻을 수 있게 된다.

제1도에 도시된 본 발명에 따른 PN 계열 발생 장치에서는 PN 계열 출력에서 2진수(binary) '0'이 14번 연속으로 나온 후, 하나의 2진수 '0'을 삽입하기 위하여, 비교치(CPMP_OUT)와 LSSR_STATE를 비교하고 LSSR_STATE값이 비교치와 동일하게 될 때 LSSR_STATE값을 한 주기(cycle) 지연시켜 한 비트의 '0'을 추가 시킨다. 이때 비교치는 PN 매스크 값에 따라 바뀌어야 한다는 것은 물론이다. 만약 비교치가 고정되어 있으면 PN 계열을 이동시키기 위해서 매스크 값을 바꿀 때 추가되는 비트가 PN 계열 출력내의 원하는 위치(0이 14번 연속적으로 나올 때)에 삽입되지 못하는 결과가 초래된다. 앞에서 언급된 선행 기술에 따른 PN 계열 발생 장치에서는 비교치 값을 고정시켜 놓았기 때문에 이동된 PN 계열 출력의 원하는 위치에 2진수 '0'을 삽입하기 위하여 2진 카운터(binary counter), 2진 오프셋 비교기(binary offset comparator), 지연기(delay circuit

), 그리고 멀티플렉서 등의 부가 회로들이 필요하였다. 더구나 종래의 PN 계열 발생 장치에서 PN 계열을 효과적으로 옮기기 위해서는 LSSR_STATE의 초기값을 로딩(loading)하는 타이밍(LOAD_EN 신호의 타이밍)을 조절하기 위한 별도의 로직회로가 필요한다. 본 발명에서는 제8도와 같은 동작의 수행에 의해 PN 매스크 값이 변환될 때 이에 상응하는 비교치를 제9도와 같은 회로를 사용하여 변환시킴으로써 이동된 PN 계열에서도 원하는 동일한 위치에 한 비트를 삽입하는 것이 가능하게 된다. 그리고 LSSR_STATE는 전혀 고려하지 않고 현재의 PN 매스크 값만 알면 PN 계열 출력을 임의로 옮길 수 있으므로 LOAD_EN 신호의 타이밍을 조절하기 위한 회로는 필요하지 않으며, 시스템 동작이 시작될 때 임의의 시간에 한번만 LSSR_STATE의 초기값을 로딩시켜 주면 된다. 이 비교치를 변환하는 회로(500)의 구체적인 구성은 제5도에 도시된 바와 같은데, 그의 구성은 제3도에 도시된 PN 계열 생성기(100)의 그것과 동일함을 알 수 있다. 비교치 변환기(500)는 PN 매스크 변환기(400)와 마찬가지로 PN 계열 출력을 한칸 이동시키기 위해서는 PN 매스크 변환기(400)와 동시에 클럭 신호를 한번 가해 주는 것만으로 충분하다. 그리고 오프셋 이동치가 큰 경우에는 PN 매스크 계산 방식과 동일한 방식으로 새로운 비교치를 계산하여 매스크 값의 로딩과 동시에 계산된 비교치를 로딩시킴으로써 오프셋 이동치 만큼 이동된 2^N길이의 PN 계열의 출력을 얻을 수 있게 된다. 보다 나은 이해를 돕기 위하여, 예로서, 제10도에 도시된 바와 같이 생성 다항식이 P(X)=1+X³+X⁵인 5-스케이지 PN 계열 생성기(100)로 부터 2⁵길이 즉, 최대 가능 길이 선형 계열(maximal lengthlinear sequence)의 PN 계열을 만들어 내는 제1도와 같은 구조의 PN 계열 발생 장치를 설명하고자 한다. 여기서 PN 매스크 변환기(400)에 로딩되는 초기치를 '00001'로 설정하면 PN계열의 출력은 LSSR 기본 출력(primary output)에 해당한다. 이때 비교치를 '00100'으로 설정하면 PN 계열 출력에서 '0'이 4번 연속적으로 나온후에 '0'을 하나 삽입하여 한 주기의 길이가 32(=2⁵)인 PN 계열을 얻을 수 있다. 따라서, '00001'의 PN 매스크 값에 상응하는 비교치는 '00100'이라고 할 수 있다. 비교치는 PN 매스크 값의 변환에 따라 변환되어야 한다는 것은 위에서 언급한 바와 같으며, 문제는 PN 매스크 값의 변환에 따른 비교치 변환법칙이 무엇인가하는 것이다. 먼저 PN 계열을 한칸 이동시키기 위하여 현재의 PN 매스크 값을 변환 시키는 매스크 변환행렬 M₁은

로 표현되며, PN 매스크 값의 변환에 상응하여 비교치를 변환시키는 행렬 P₁은

로 표현된다. PN 계열 출력을 한칸 이동시키기 위한 PN 매스크 값을 생성 시키기 위해서 m₁=M₁m_1-1의 연산을 수행하면 되며, 이는 제11도와 같은 쉬프트 동작을 한번 수행하는 것과 동일하다. 이때 비교치는 c₁=P₁c_1-1의 연산, 즉 제14도와 같은 쉬프트 동작을 PN 매스크 변환과 동시에 수행하면 된다. 제11도는 PN 매스크 값과 비교치를 변환시킬 때 PN 계열 출력의 타이밍도이다. 쉬프트 클럭(shift_clk)신호에 의해 PN 매스크 값이 '00001'에서 '10000'으로 바뀔 때 비교치 출력(COMP_OUT)도 '00100'의 초기값에서 '00010'으로 바뀌며, 이에 따라 PN 계열의 출력이 이전 PN 계열에 비해 한칸(1 chip)이동하게 되고 이동된 PN 계열에서도 2진수 '0'이 4번 연속으로 나온 후 '0'이 성공적으로 삽입되는 것을 볼 수 있다. 오프셋 이동치에 따른 PN 매스크 값과 이에 상응하는 비교치를 열거하면 다음의 <표> 와 같다. 본 발명에 따른 PN 계열 발생 장치에서는 반드시 PN 매스크 값이 변할때 비교치도 동시에 PN 매스크 값에 상응하는 값으로 변환되어야 한다.

[표]

PN 계열을 한칸씩 이동시키지 않고 한꺼번에 큰 오프셋 이동치 만큼 이동시키려 할 때는 오프셋 값에 해당하는 수의 쉬프트 클럭신호(shift_clk)를 가하여 이동시키는 것은 효율적이지 못하므로 현재의 PN 매스크 값과 비교치로 부터 곧 바로 오프셋 값 만큼 PN 계열의 출력을 이동시키기 위한 새로운 PN 매스크 값과 비교치를 계산해 낼 수 있는 방법이 있어야 한다. 이 연산은 소프트웨어 또는 하드웨어로 구현할 수 있으며, 여기서는 계산 방식(알고리즘)에 대해서만 언급하고자 한다. PN 계열을 한칸 이동시키기 위한 변환행렬(식 5, 식 6)만 알면 이들 행렬로 부터 출발하여 PN 계열을 2칸 이동시키기 위한 변환행렬 M₂, P₂, 계산할수 있으며, 마찬가지로 M₂, P₂로 부터 M₄, P₄, 그리고 M₄, P₄로 부터 M₈, P₈을 각각 계산할 수 있다.

따라서 PN 매스크값과 비교치의 초기값(현재값)만 주어지면 이미 알고 있는 변환행렬들로 부터 PN 계열 출력을 오프셋 이동치 만큼 옮기기 위한 새로운 PN 매스크 값과 비교치를 계산 해낼 수 있다. 앞에서 예로든 생성다항식이 P(X)=1+X³+X⁵인 PN 계열 발생장치에서 발생되는 현재의 PN 계열을 9칸 옮기고자 한다면 새로운 PN 매스크 벡터값은 아래식으로 부터 구할 수 있다.

그리고 이에 상응하는 새로운 비교치의 계산은 마찬가지로 다음의 식으로 부터 구해진다.

여기서(식 5)에서 (식 8)까지의 변환행렬을 살펴보면 행렬내의 행벡터 끼리는 일정한 관계가 있음을 알 수 있다. 따라서 행렬 M을

로 표현할 때 첫번째 행벡터 M0만 알면 이후의 행벡터 Ml, M2, M3, M4는 일정한 관계식으로 부터 유도되므로 행렬연산에 있어서는 첫번째 행벡터값만 구하면 된다. 이는 비교치 변환 행렬 연산에 있어서도 마찬가지로 적용된다. PN 매스크 변환행렬 M에서 행벡터를 제12도와 같이 쉬프트 시키면 다음 행의 벡터값이 얻어진다. 비교치 변환 행렬의 경우에는 행벡터 값을 제11도와 같이 이동시키면 다음 행벡터 값이 얻어지는데, 4행(i=3)인 경우에는 3번째(i=2) 행벡터를 이동시킨 후 첫번째(i=0) 행벡터 값과 비트 별로 익스클루시브 오어(bitwise exclusive-OR)를 취하면 얻어진다. 만약 생성다항식이 P(X)=1+

X⁵+X⁷+X⁸+X⁹+X¹³+X¹⁵인 15-스테이지의 PN 계열 발생장치의 경우에는 6번째 행(i=5), 8번째 행(i=7), 9번째(i=8), 10번째(i=9), 14번째(i=13)행 벡터값을 구할 때 이전 행벡터를 제8도와 같이 쉬프트를 행한 후, 첫번째(i=0)행벡터 값과 bitwise exclusive-OR 연산을 취해 주면 된다. 이와 같은 변환행렬 내의 행벡터들간의 관계 때문에 결과적으로 N×N의 행렬연산 대신에 N번의 벡터연산을 수행하는 것이 된다. PN 매스크와 비교치 초기 값으로 부터 PN 계열 출력을 오프셋 이동치만큼 옮기기 위한 새로운 PN 매스크 값과 비교치를 계산하는 일반적인 방식을 제7도의 흐름도에 나타내었다. 제7도의 흐름도를 참조하여 PN 계열의 출력을 9칸(오프셋 이동치=9)이동시키기 위하여 (식 9)와 (식 10)의 연산을 수행하는 과정에 대해 설명하면 다음과 같다.

1) 현재의 PN매스크 값(m₀)과 비교치(c₀)입력. 오프셋 이동치='1001'(binary)

2) 오프셋 값의 LSB(least significant bit)값이 1이므로 m₁=M₁m₀연산, c₁=P₁C₀연산을 수행(PN 계열을 한칸 이동시키기 위한 PN 매스크 값과 비교치 계산)

3) 오프셋 값 오른쪽으로 이동(shift right). 오프셋 값='100'(> 0)

4) M₂=M₁M₁

P₂=P₁P₁연산을 수행 ; 오스셋 값=2에 대응하는 PN 변환행렬과 비교치 변환행렬 계산(M₂P₂행렬의 첫번째 행벡터 값 계산)

5) 오프셋 값의 LSB=0

6) 오스셋 값 오른쪽으로 이동 오프셋 값='10'(> 0)

7) M₄=M₂M₂

P₄=P₂P₂연산을 수행 ; 오스셋 값=4에 대응하는 PN 변환행렬과 비교치 변환행렬 계산(M₄P₄행렬의 첫번째 행벡터 값 계산)

8) 오프셋 값의 LSB=0

9) 오프셋 값 오른쪽으로 이동, 오프셋 값='1'(> 0)

10) M₈=M₄M₄

P₈=P₄P₄연산을 수행 ; 오스셋 값=8에 대응하는 PN 변환행렬과 비교치 변환행렬 계산(M8P8 행렬의 첫번째 행벡터 값 계산)

11) 오프셋 값의 LSB값이 1이므로 m₂=M₈m₁연산, c₂=P₈C₁연산을 수행(이미 앞에서 한칸 이동된 PN 계열을 추가로 8칸 이동시키기 위한 PN 매스크 값과 비교치 계산)

12) 오프셋 오른쪽으로 이동. 오프셋 값='0'

13) 오프셋 값='0'이므로 PN 매스크 값과 비교치의 최종출력 값을 얻음.

14) 최종출력 값을 매스크 변환기(400)와 비교치 변환기(500)에 로딩.

이상에서 상세히 설명된 바와 같이, 본 발명에 따른 PN 계열 발생 장치는 PN 매스크 변환기(400)와 비교치 변환기(500)에 클럭신호만 가함으로써 이동된 PN 계열 출력을 얻을 수 있으며, 또한 임의의 오프셋 이동치 만큼 일시에 PN 계열 출력을 이동시키기 위하여 현재의 PN 매스크 값과 비교치로 부터 새로운 PN 매스크 값과 비교치를 계산해 낼 수 있는 방식을 제공하기 때문에 CDMA확산대역이동 통신 시스템에서의 초기 파일럿 획득(pilot acquisition)과정에서 PN 계열을 순차적으로 이동시키기거나 핸드오프(handoff)를 위한 파일럿 탐색(pilot search)과정에서 파일럿 오프셋 값이 다른 기지국으로 부터의 신호에 동기시키기 위해 이동국의 PN 계열을 이동시키려 할 때 매우 효과적이다. 본 발명의 가장 큰 장점은 고정된 비교치만을 사용하는 종래의 기술과는 달리 비교치 변환기를 사용하여 PN 매스크값에 상응하는 새로운 비교치를 생성시키는 방식을 채택함으로써 PN 계열의 출력내에 하나의 부가 비트를 삽입하기 위한 종래의 부가 회로들이 필요치 않으므로 종래의 방식에 비해 장치의 구성이 매우 간단하다는 것이다. 뿐만아니라 본 발명은 현재의 PN 매스크 값만 알면 PN 계열을 옮기고자하는 오프셋 이동치로부터 곧바로 새로운 매스크값을 생성시킬수 있고, 이와 동시에 새로운 매스크값에 상응하는 비교치를 생성시켜 LSSR상태를 고려하지 않고도 원하는 타이밍의 PN 계열을 얻을 수 있는 새로운 방식을 제공한다. 본 발명은 PN 계열을 이동시키려고 할 경우, PN 계열을 이동시키기 위한 새로운 매스크 값을 빠른 시간내에 간단한 하드웨어 또는 소프트웨어에 의해 생성시킬 수 있는 방식을 제공하므로 많은 양의 메모리를 차지하는 PN 매스크 룩업 테이블(lookup table)을 미리 작성해 놓을 필요성이 없어 시스템 운영상의 효율을 높일 수 있는 장점이 있다.

Claims

시스템클럭신호(SYS_CLK)에 동기되어 동작하고 로드인에이블신호(LOAD_EN)에 의해 초기 LSSR스테이트 입력 (LSSR_LOAD_STATE)을 받아들인 후 계열인에이블신호(SEQ-EN)에 의해 쉬프트 동작을 수행하여 PN 계열을 생성하는 PN 생성 수단(100)과, 상기 PN 생성수단의 출력(LSSR_STATE)을 하나의 입력으로서 받아 들이고 다른 하나의 입력으로서 비교치(COMP_OUT)를 받아들인 후 상기 두 입력이 동일한 지를 비교하여 그 결과를 나타내는 소정의 신호를 출력하는 비교수단(200)과, 상기 PN 생성수단의 출력 (LSSR_STATE)과 PN 매스크 데이타(PNMASK)를 받아들여 매스킹하여 출력하는 매스크수단(300)과, 상기 시스템클럭신호(SYS_CLK)및 상기 시스템인에이블신호(SYSTEM_EN)에 응답하여 동작되고 PN 생성수단의 출력(LSSR_STATE)과 상기 비교치(COMP_OUT)을 비교하여 상기 비교치(COMP_OUT)와 동일할 때 상기 LSSR_STAT

E값을 한 주기 지연시켜 소정의 비트 위치에 한 비트의 '0'이 추가되게 하는 비트 부가 수단을 포함하는 2^N길이의 의사 난수 계열 발생 장치에 있어서(여기서, N은 0이 아닌 양의 정수) ; 상기 비트 부가 수단은 상기 비교수단의 출력을 입력(D)로서 받아 들여서 출력하는 D-플립플롭(110)과, 상기 플립플롭(110)의 출력(Q)에 입력이 연결되는 인버터(120)와, 상기 인버터(120)의 출력을 하나의 입력으로서 받아들이고 다른 하나의 입력으로서는 시스템인에이블신호(SYSTEM_EN)를 받아들이여서 논리곱 연산하여 상기 계열인에이블신호(SEQ_EN)로서 상기 PN 생성수단으로 제공하는 앤드 게이트(130)를 포함하고 ; 상기 PN 계열 발생 장치는 쉬프트 클럭 신호(shift_clk)에 동기되어 동작하고 로드신호(LOAD)에 의해 초기 PN 매스크 값을 받아 들인 후 소정의 오프셋 값에 대응되는 상기 PN 매스크 데이타(PNMASK)로 변환하여 출력하는 PN 매스크 변환 수단(400)과 ; 쉬프트 클럭 신호(shift_clk)에 동기되어 동작하고 상기 로드신호(LOAD)에 의해 N비트의 초기 비교치를 받아 들인 후 상기 PN 매스크 데이타(PNMASK)에 상응하는 값(COMP_OUT)으로 변환하여 상기 비교수단의 일 입력으로서 제공하는 비교치 변환 수단(500)을 포함하며 ; 상기 PN 매스크 변환수단과 상기 비교치 변환수단은 소정의 N×N 변환행렬을 용하여 상기 PN 매스크 데이타(PNMASK)와 상기 변환된 비교치(COMO_OUT)를 각각 구하는 것을 특징으로 하는 2^N길이 의사 난수 계열 발생 장치.