KR100545502B1

KR100545502B1 - 코드 분할 다중 액세스 통신 시스템을 위한 복소수 4-위상 시퀀스 생성 방법 및 장치

Info

Publication number: KR100545502B1
Application number: KR1019997004487A
Authority: KR
Inventors: 패신엠. 오즈루투럭
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 1997-10-23
Filing date: 1998-05-20
Publication date: 2006-01-24
Also published as: ES2138949T3; DE69825427T2; HK1025690A1; DK0965188T3; US6614833B2; KR20000069065A; US20020131481A1; DE69825427D1; DE69837452T2; CA2272864C; DE69837452D1; EP1489761A1; ES2282768T3; US6026117A; US6337875B1; EP0965188A1; CN1239615A; US7164705B2; US6597726B2; CA2272864A1

Abstract

90°차이에 의한 위상 이동 키잉 신호 배열(quadrature phase shift keying signal constellation, QPSK signal constellation)에 직접적으로 사상(mapping)이 될 수 있는 복소수 4-위상 의사 랜덤 코드 시퀀스(complex four-phase pseudo-random code sequence)를 생성하는 코드 분할 다중 액세스 통신(CDMA communication)을 위한 향상된 시퀀스 설계(sequence design)에 관한 것이다.

Description

코드 분할 다중 액세스 통신 시스템을 위한 복소수 4-위상 시퀀스 생성 방법 및 장치{METHOD AND APPARATUS FOR GENERATING COMPLEX FOUR-PHASE SEQUENCES FOR A CDMA COMMUNICATION SYSTEM}

본 발명은 일반적으로 코드 분할 다중 액세스 통신{code-division multiple access(CDMA) communication}을 위한 향상된 시퀀스 설계에 관한 것이다. 더욱 상세하게는, 본 발명은 90°차이에 의한 위상 이동 키잉 신호 배열{quadrature phase shift keying(QPSK) signal constellation}에 직접적으로 사상(mapping)될 수 있는 복소수 4-위상 의사 랜덤 코드 시퀀스(complex four-phase pseudo-random code sequence)를 생성하는 것에 관한 것이다.

코드 분할 다중 액세스 방식은, 각각의 가입자 유닛이 고유 코드(unique code)를 소유함으로써 다른 모든 가입자 유닛과 구별되게 하는 스프레드 스펙트럼 통신 시스템 타입이다. 특정 가입자 유닛과 통신하기 위해서, 전송 유닛은 전송 시에 고유 코드를 찍어보내고, 수신 유닛은 이 고유 코드를 이용하여 상기 전송을 디코딩한다. 코드 분할 다중 액세스 통신 시스템은 잡음 같고 랜덤해 보이는 신호를 이용하여 음성 및 데이터 정보를 전송한다. 랜덤 시퀀스는 표준의 결정 논리 요소(standard deterministic logic element)에 의하여 생성되기 때문에, 비트 시퀀스의 생성은 예측 가능하고 반복재생 가능하다. 반복재생 가능한 바이너리 랜덤 시퀀스를 이용하면, 데이터 통신을 위한 정보를 싣고 있는 디지털 신호를 쉽게 변조할 수 있다. 이러한 예측 가능한 랜덤 시퀀스를 의사 랜덤 시퀀스라고 부른다.

CDMA 통신 시스템에 있는 각각의 가입자 유닛은 가입자 유닛의 통신 범위 내에 있는 기지국으로부터 다수의 의사 랜덤 시퀀스를 수신한다. 상기한 바와 같이, 수신 유닛은 특정한 의사 랜덤 코드를 이용하여, 수신된 다수의 의사 랜덤 시퀀스 중 하나를 디코딩한다. 이 특정한 의사 랜덤 코드는 하나의 의사 랜덤 시퀀스를 디코딩하는데에만 이용될 수 있는데, 수신되는 다른 의사 랜덤 시퀀스는 잡음의 원인이 된다.

CDMA 통신 시스템에 의하여 이용되는 의사 랜덤 시퀀스들간의 상관 정도(correlation)가 감소하면, 수신 유닛에 의하여 출력되는 잡음의 양도 감소한다. 이러한 감소는 다음과 같이 설명될 수 있다. 즉, 가입자 유닛으로 전송되는 데이터를 포함하는 하나의 의사 랜덤 시퀀스와, 수신 장치에 의하여 생성되는 의사 랜덤 시퀀스 사이에서는 상관 정도가 크다. 상기 하나의 의사 랜덤 시퀀스와 그 밖의 의사 랜덤 시퀀스간의 상관 정도가 감소할수록{즉, 교차 상관(교차 코럴레이션)인 경우}, 가입자 유닛은 자신의 특정 의사 랜덤 시퀀스를 인식하여, 상기 그 밖의 의사 랜덤 시퀀스 모두를 여과해내는 것이 쉬워진다. 그러므로, 잡음은 감소하고, 신호의 명확성은 향상된다.

교차 상관의 특성을 갖는 시퀀스를 생성하여, 수신 장치에서 경험하는 잡음을 감소시키는 향상된 의사 랜덤 시퀀스 생성 장치에 대한 요구가 존재한다. 또한, 쉽게 구현될 수 있는 의사 랜덤 코드 생성 장치에 대한 요구가 존재한다.

본 발명은 QPSK 신호 배열에 쉽게 사상되고, 낮은 교차 상관과 낮은 이상(異相) 자기 상관정도(오토코럴레이션)를 갖는 복소수 4-위상 의사 랜덤 코드 시퀀스(complex four-phase pseudo-random code sequence)를 생성하는 향상된 방법과 장치를 제공하는 것이다.

하나의 실시예에 있어서, 의사 랜덤 코드 생성 장치는 누산기와 다수의 플립플롭을 이용하여 복소수 4-위상 코드 분할 다중 액세스 코드를 생성한다. 누산기는 파라미터 M을 파라미터 N으로 나눈 비(比)를 수신하고, 다수의 플립플롭으로부터의 피드백도 수신한다. 파라미터 N과 M은 정수이고, M은 N에 대하여 상대적으로 소수(prime)이다. 누산기는 플립플롭으로부터 수신한 데이터에 비(比)를 결합하고, 이 결합된 데이터를 플립플롭으로 전송한다. 두 개의 비트를 추출하고, 이를 이용하여 I 및 Q 코드를 생성한다.

다른 실시예에 있어서, 의사 랜덤 코드 생성 장치는 등차수열(값에 대하여 산수에 의한 수열)(arithmetic progression of values)과 이 등차수열의 증분값을 출력하는 회로를 제공함으로써 복소수 4-위상 코드 분할 다중 액세스 코드를 생성한다. 또한, 의사 랜덤 코드 생성 장치는 등차수열과 증분값을 수신하는 제1 믹서를 포함한다. 제2 믹서는 제1 믹서의 출력을 수신하여, 이 출력을, 파라미터 2M을 파라미터 N으로 나눈 비(比)와 결합한다. 여기서, M과 N은 정수이고, M은 상대적으로 N에 대하여 소수이다. 제2 믹서로부터 2 개의 비트를 추출하여, I 및 Q 코드로 변환한다.

당업자에게는 바람직한 실시예의 상세한 설명을 읽은 후에, 그 밖의 이점도 분명해질 것이다.

도 1은 본 발명의 스프레드 스펙트럼 송신 장치의 블록 다이어그램을 나타낸다.

도 2는 본 발명의 스프레드 스펙트럼 수신 장치의 블록 다이어그램을 나타낸다.

도 3은 종래의 의사 랜덤 코드 시퀀스의 타이밍 다이어그램을 나타낸다.

도 4는 본 발명에 따라서 4-위상 시퀀스를 생성하는 스프레드 스펙트럼 코드 생성 장치의 제1 실시예를 나타낸다.

도 5는 스프레드 스펙트럼 코드 생성 장치의 제1 실시예에 있어서 I 및 Q로의 변환을 보여주는 다이어그램을 나타낸다.

도 6은 본 발명의 제1 실시예에 따라서 4-위상 시퀀스를 생성하기 위한 방법의 단계들을 보여주는 다이어그램을 나타낸다.

도 7은 본 발명에 따라서 4-위상 시퀀스를 생성하는 스프레드 스펙트럼 코드 생성 장치의 제2 실시예를 나타낸다.

도 8은 스프레드 스펙트럼 코드 생성 장치의 제2 실시예에 있어서 I 및 Q로의 변환을 보여주는 다이어그램을 나타낸다.

도 9는 본 발명의 제2 실시예에 따라서 4-위상 시퀀스를 생성하기 위한 방법의 단계들을 보여주는 다이어그램을 나타낸다.

도 10은 제1 차선 구현례를 위한 자기 상관의 일례를 나타내는 그래프이다.

도 11은 제1 차선 구현례를 위한 교차 상관 기능의 일례이다.

<도면의 주요 부분에 사용되는 부호의 설명>

10 : 스프레드 스펙트럼 송신 장치

100 : 스프레드 스펙트럼 수신 장치

20 : 스프레더

140 : 디스프레더

30, 200 : 코드 생성 장치

31, 210 : 누산기

33, 260 : 추출기

32₁ 내지 32_2L : 플립플롭

34 , 270: 배타적 논리합 게이트

35, 36, 280, 290 : 컨버터

240, 250 : 믹서

220₁ 내지 220_L, 230₁ 내지 230_L : 플립플롭

이하, 동일한 요소를 동일한 도면 부호로 나타내는 도면을 참조하여 바람직한 실시예를 설명한다.

도 1에서 나타난 것처럼, 스프레드 스펙트럼 송신 장치(10)는 음성 신호를 수신하는 아날로그 디지털 컨버터(12)를 포함한다. 스위치(14)는 아날로그 디지털 컨버터(12)로부터는 디지털 음성 신호를 수신하고, 단자(도면에 도시하지 않음)로부터는 디지털 데이터 신호를 수신한다. 스위치(14)는 스프레드 스펙트럼 송신 장치(10)를 디지털 음성 신호와 디지털 데이터 중 어느 하나를 위한 입력에 연결한다. 이하에서는, 디지털 음성 신호와 디지털 데이터를 디지털 데이터라고 총칭한다. 스위치(14)는 디지털 데이터를 스프레더(20)로 향하게 하고, 스프레더(20)는 믹서를 포함할 수 있다. 코드 생성 장치(30)에 의하여 생성되는 의사 랜덤 시퀀스는 스프레더(20)에 공급된다. 코드 생성 장치(30)와 스프레더(20)는 스프레드 스펙트럼 인코더(40) 내에 포함되는 것으로 도시되어 있다.
스프레더(20)는 시간 도메인에서 디지털 데이터에 의사 랜덤 시퀀스를 곱하여 주파수 스펙트럼 스프레딩 기능을 수행하는데, 이것은 주파수 도메인에서 디지털 데이터의 두 가지 방식의 스펙트럼(bimodal spectrum)과 의사 랜덤 시퀀스의 대략 사각형 스펙트럼을 컨벌루션 처리하는 것에 해당한다.
스프레더(20)의 출력은 저역 통과 필터(50)에 공급되고, 저역 통과 필터(50)의 차단 주파수는 시스템 칩 속도 F_cr와 같다. 다음에, 저역 통과 필터(50)의 출력은 믹서(60)의 한쪽 단자에 공급되고, 믹서(60)의 다른 쪽 단자에 공급되는 반송 주파수 F_c에의하여 결정되는 것처럼 상향변환한다. 다음에, 상향변환된 신호는 나선형 공진기일 수 있는 대역 통과 필터(70)를 통과한다. 대역 통과 필터(70)의 대역폭은 칩 속도의 두 배이고, 그의 중앙 주파수는 스프레드 스펙트럼 시스템의 대역의 중앙 주파수와 같다. 대역 통과 필터(70)의 출력은 무선 주파수 증폭기(80)의 입력에 공급되고, 무선 주파수 증폭기(80)의 출력은 안테나(90)를 작동시킨다.

삭제

스프레드 스펙트럼 수신 장치(100)는 도 2에 도시되어 있다. 안테나(110)는 전송된 스프레드 스펙트럼 신호를 수신하고, 이 신호는 대역 통과 필터(120)에 의하여 여파된다. 필터의 대역폭은 칩 속도 F_cr의 두 배이고, 그의 중앙 주파수는 스프레드 스펙트럼 시스템의 대역폭의 중앙 주파수와 같다. 이어서, 필터(120)의 출력은, 경우에 따라서는 2개의 단계로, 송신 장치(10)의 반송 주파수 F_c와 대략 동일한 일정한 주파수를 갖는 로컬 발진기를 이용하여 믹서(130)에 의하여 기저대 신호로 하향변환된다. 다음에, 믹서(130)의 출력은 이 출력을 디스프레더(140)의 제1 단자에 공급하면서, 스프레더(20)에 전달되는 것과 동일한 의사 랜덤 시퀀스를 디스프레더(140)의 제2 단자에 공급함으로써 디스프레드된다. 의사 랜덤 시퀀스는 코드 생성 장치(30)에 의하여 생성된다. 디스프레더(140)와 코드 생성 장치(30)는 도 2에 나타난 것과 같은 스프레드 스펙트럼 디코더(160) 내에 포함된다. 디스프레더(140)의 출력은 스프레드 스펙트럼 송신 장치(10)에 입력되는 데이터의 데이터 속도에서 차단 주파수를 갖는 저역 통과 필터(180)로 공급된다. 저역 통과 필터(180)의 출력은 도 1에 입력되는 데이터의 복제이다.

당업자는 스프레드 스펙트럼 통신 시스템의 수신 장치(100)에서 이용하는 의사 랜덤 시퀀스가 송신 장치(10)에서 이용하는 의사 랜덤 시퀀스에 동기되어야 한다는 사실을 이해할 것이다. 이러한 동기화를 달성하는 방법도 역시 잘 알려져 있다.

종래의 스프레딩 시퀀스는 도 3에 나타난 바와 같은 의사 랜덤 디지털 시퀀스이다. 이 시퀀스를 이용하여, 전송되고 있는 신호를 스프레딩시키고, 수신되고 있는 신호를 디스프레딩시킨다. 두 개의 서로 다른 LFSR 회로를 이용하는 두 개의 서로 다른 바이너리 코드는 데이터의 전송을 위하여 I 채널과 Q 채널을 제공한다. 그러나, 수신 장치 쪽에서 I 채널과 Q 채널간의 교차 상관의 정도가 높으면, 수신 장치에서 많은 양의 잡음이 출력될 것이다.

본 발명의 코드 생성 장치(30)는 도 3에서 나타난 것과 같은 종래 기술의 의사 랜덤 시퀀스와 비교하여, 교차 상관의 특성이 크게 보강된 의사 랜덤 코드 시퀀스를 생성한다. 종래 기술의 의사 랜덤 시퀀스는 기본적으로 서로 다른 주파수 성분을 갖는 신호를 포함한다. 이 신호는 주파수가 서로 다른 정현파들(사인 곡선들)(즉, 고주파수의 정현파와 저주파수의 정현파 모두)의 결합이다. 그러므로, 이 신호는 주파수 영역으로 분할될 수 있는 주파수 스펙트럼을 갖는다. 주파수가 강한(진폭이 큰) 정현파는 주파수가 약한(진폭이 작은) 정현파보다 신호가 더욱 우세할 것이다. 그러나, 본 발명에서와 같은 보강된 의사 랜덤 코드(고도의 랜덤 코드)를 생성시키기 위해서는, 각각의 주파수 영역에서의 강도 또는 진폭은 동일해야 한다. 고도의 랜덤 코드(랜덤의 정도가 높은 코드)는 모든 주파수 영역의 성분을 포함하는 특성을 갖고 있으므로, 플랫 스펙트럼(flat spectrum)이 된다. 코드 생성 장치(30)는 모든 주파수 영역에서의 정현파 진폭이 상세히 후술하는 바와 같이 대략 동일(플랫)한 의사 랜덤 시퀀스를 생성한다.

길이 N과 주파수 영역 X를 갖는 의사 랜덤 시퀀스는 이산 푸리에 급수 표현의 Y개의 주파수 빈(bin)으로써 나타낼 수 있다. 여기서, 각각의 빈은 하나의 주파수 영역에 해당한다. T가 시간축의 스프레딩 시퀀스(전개하는 시퀀스) 주기이고 X=Y=N인 경우, X개의 주파수 영역 (2π/T)k(단, k=0,..,N-1)에 대해서는 Y개의 빈이 존재한다. 이상적으로는, 시퀀스의 순간 주파수는 X개의 주파수 영역의 각각에서 동일한 시간을 소비한다. 그러므로, 각각의 주파수 영역 또는 빈은 동일한 강도를 가질 것이다. 예를 들면, s(t)가 주기성을 갖는 스프레딩 시퀀스를 표시해 보자. 그렇다면,

이러한 수학식 1은 푸리에 급수 표시를 나타내는데, 여기서 c_k는수학식 2와 같다.

여기서 c_k는이산 푸리에 급수 표현식들 중 하나의 정현파의 강도 또는 그 영역 혹은 빈에서의 정현파의 강도이다. s(t)의 평균 파워{또는 멱(冪)}는 다음과 같이 표시된다.

s(t)의 크기 스펙트럼은 |c_k| 이고, 파워 스펙트럼은 |c_k|²이다.모든 주파수 빈에 걸쳐서 평균 파워가 균등하게 분포되어 있는 경우, 이상적인 파워 스펙트럼은 플랫이다. 이 결과, 자기 상관의 폭은 좁아진다(한정된 자기 상관). 모든 |c_k|²도동일하다. 이 조건을 얻기 위하여, 순간 주파수는 다음과 같다.

여기서 M과 N은 정수이고, M은 N에 대하여 상대적으로 소수이다(M과 N은 동일한 공약수를 가지지 않는다). 이것은 각각의 주파수 빈 (2π/T)k가 균등하게 이루어지는 것을 보증한다. 예를 들면, N=7이고 M=3일 때, 순간 주파수는 다음과 같다.

위상이 불연속하면 파워를 다른 주파수 빈으로 확산(스프레딩)시키는 효과를 초래하기 때문에, 위상은 가능한 한 최대한으로, 연속적이어야 하고, 갑작스러운 범프(bump)가 없는 것이 바람직하다.

가장 중요한 제한 조건은 복소수 스프레딩 시퀀스(복소수로 전개되는 시퀀스)의 위상이 {0, π/2, π, 3π/2}로 제한되어야 한다는 것이다. 이러한 제한 조건으로 인하여 갑작스러운 위상 변화를 일으켜, 파워 스펙트럼이 완전한 플랫으로 되는 것을 막는다. 그러나, 상대적으로 플랫한 파워 스펙트럼 밀도를 갖는 시퀀스를 얻는 것이 가능하다. 위상이 t=(k/N)T에서 연속인 경우, 순환 방정식은 다음과 같다.

여기서 Θ는 시퀀스 내에 있는 개별 칩의 위상이고, k는 그 시퀀스에 있는 칩의 인덱스(차수)이다. Θ₀이(0, π/2, π, 3π/2) 중 하나로서 임의로 선택되면, Θ₁, Θ₂,...,Θ_N이 순차적으로 생성될 수 있다. 이러한 해결 방법에 의해서, 최적의 해결 방법인 플랫 스펙트럼을 얻는다. 시퀀스에 걸쳐서 위상 오프셋이 일정하면 그시퀀스의 스펙트럼 특성은 변하지 않기 때문에, Θ₀을 (0, π/2, π, 3π/2) 중 어느 것으로 선택하여도 차이가 없다.

Θ_k가 {0, π/2, π, 3π/2}로 제한된 경우의 상기 방정식의 차선 구현례는 다음과 같다.

여기서 [4(M/N)k]는 4(M/N)k보다 크거나 같은 최대 정수를 의미한다. 수학식 7은 수학식 6의 변형으로서, 위상 각들을 4개의 점 중 하나의 점에 사상시키므로 QPSK를 용이하게 구현할 수 있다. 수학식 7은 세트 {0, π/2, π, 3π/2}에 위상을 제한한다.

제2 차선 구현례로 발전시키기 위하여 순차적인 위상 변경을 계속하면, 다음을 얻는다.

ㆍ

다시, 4개의 위상 (0, π/2, π, 3π/2)을 갖는 제2 차선 구현례는 다음과 같이 얻어진다.

Θ₀=0이면, 상기 제2 차선 구현례에 대해 다음의 수학식 11을 얻는다.

수학식 6을 분석해 보면, 변수 항(2π/N)(Mk)을 이전의 위상에 더함으로써 각각의 위상 항을 얻을 수 있다는 것을 알 수 있다. 덧붙여서, 2πk가 제로(0) 모듈로(modulo) 2π와 같기 때문에, 각각의 위상을 더하여 다음 위상을 찾을 필요가 있는 항은 정수가 아닌 (M/N)으로 축소된다. 그러므로, 가능한 구현례로서는 반복시마다 위상에 항(M/N)을 더하는 순환 가산기(누산기)를 이용할 수 있다.

도 4는 자기 상관 특성과 교차 상관 특성을 상당히 향상시키는 4-위상 의사 랜덤 코드 시퀀스를 생성하는 코드 생성 장치(30)의 제1 실시예를 나타낸다. 제1 실시예는 수학식 7의 제1 차선 구현의 일례이다. 어떠한 길이도 가질 수 있는 4-위상 시퀀스가 생성될 수 있지만, 127 비트의 길이를 일례로서 선택한다. 덧붙여서, 이 예의 목적상, 심벌에는 N개의 칩이 존재하는데, 이것은 처리 게인을 나타낸다. 수 M은 N에 대하여 상대적으로 소수가 되도록 선택되는데, 이것은 M과 N 이 공약수가 없다는 것을 의미한다. 처리 게인 N을 바이너리값으로 나타내는데 필요한 비트 수 L은 다음의 수학식 12를 풀어서 구한다.

코드 생성 장치(30)는 길이가 2L 비트인 누산기(31)를 포함한다. 이 예에서는 N=127이기 때문에, L은 8이다. 그러므로, 누산기(31)는 16 비트의 길이를 가진다. 누산기(31)의 제1 입력에는 8 비트 수 M/N이 공급된다. 누산기(31)의 제2 입력에는 플립플롭(32₁ 내지 32_2L)의 16 비트 수가 공급된다. 플립플롭(32₁ 내지 32_2L)은 시프트 레지스터에 의하여 대체될 수 있다. 이들 비트는 병렬로 플립플롭(32₁ 내지 32_2L)과 누산기(31)에 입력되지만, 이들 비트는 직렬에 입력될 수도 있다. 누산기(31)에 입력되는 두 수의 합은 플립플롭(32₁ 내지 32_2L)으로 전송된다. 추출기(33)는 플립플롭(32₁ 내지 32_2L)으로부터 제5 최하위 비트와 제6 최하위 비트를 추출한다(도 5). 제5 및 제6 최하위 비트는 배타적 논리합 게이트(34)에 공급된다.

배타적 논리합 게이트(34)의 출력은 컨버터(36)에 의하여 Q 값으로 변환된다. 추출기(33)로부터 출력된 6개의 비트는 컨버터(35)에 의하여 I 값으로 변환된다. 컨버터(35, 36)로부터 출력된 I 값과 Q 값은 스프레더(20) 또는 디스프레더(140)에 공급된다. 전술한 바와 같이, 이 예에서는 M/N의 비트 수가 8이다. 누산기 출력의 제5 비트와 제6 비트는 수학식 7에서 나타나는 4(M/N)의 첫 번째 두 개의 유효 비트를 나타낸다. 모듈로 4를 적용하여 4(M/N)를 4 개의 수 {0, 1, 2, 3} 중 하나의 수에 사상시키면, 그 결과는 4(M/N)의 첫 번째 두 개의 유효 비트, 또는 이것에 상당하는 것으로서 누산기의 제5 비트와 제6 비트가 된다.

도 6은 도 4에 나타낸 회로에 의하여 실행되는 방법의 흐름도를 나타낸다. 나누기 기능의 실행(M을 N으로 나누는 실행) 이전에, 초기 파라미터 M과 N은 레지스터 또는 메모리(도면에 없음)에 로드(load)된다. 추가로, 누산기(31)의 값은 제로(0)인 것이 바람직하다. 코드 생성 장치(30)에 있는 나머지 장치들도 초기화된다(S1). 초기에 제로(0)인 합은 M/N의 비(比)에 더해진다(S2). 새로운 합의 제5 비트와 제6 비트를 추출하여(S3), I 및 Q 값으로 변환한다(S4와 S5). 비트(L-2)와 비트(L-3)는 다음과 같이 QPSK 배열에 사상되어야 한다.

00 → 11

01 → 1-1

10 → -1-1

11 → -11

이 사상은 먼저 다음 표 1을 이용한 후, 표준 0 → 1, 1 → -1 사상을 이용하여 소프트웨어 또는 하드웨어에 의해 실행될 수 있다.

(L-2)	(L-3)		(L-2)	(L-2) (L-3)
0	0	→	0	0
0	1	→	0	1
1	0	→	1	1
1	1	→	1	0

예를 들면, L-2 비트에 대한 제6 비트가 제로(0)이면, I 값은 1이다. 제6 비트가 1이면, I 값은 -1이다. Q 값의 경우에 있어서, 배타적 논리합 게이트(34)의 출력이 제로(0)이면, Q 값은 1이다. 배타적 논리합 게이트(34)의 출력이 1이면, Q 값은 -1이다. I 값과 Q 값은 스프레더(20) 또는 디스프레더(140)로 출력된다(S6). 스위치(14)에 의하여 제공되는 모든 디지털 데이터가 전송될 때까지, 또는 이 모든 데이터가 스위치(190)에 의하여 수신될 때까지 단계 S2 내지 단계 S6이 반복된다.

삭제

도 7은 코드 생성 장치(200)의 제2 실시예를 나타낸다. 코드 생성 장치(200)는 코드 생성 장치(30)를 대체하는 것으로서, 자기 상관 특성과 교차 상관 특성을 상당히 향상시키는 코드 생성 장치(30)에 의하여 생성되는 4-위상 의사 랜덤 코드 시퀀스와 비슷한 4-위상 의사 랜덤 코드 시퀀스를 생성한다. 제2 실시예는 수학식 11의 제2 차선 구현의 일례이다. 어떠한 길이도 가질 수 있는 4-위상 시퀀스가 생성될 수 있지만, 일례로서 127 비트의 길이를 선택한다. 덧붙여서, 이 일례의 목적상, 심벌에는 N개의 칩이 존재하는데, 이것은 처리 게인을 나타낸다. 수 M은 N에 대하여 상대적으로 소수가 되도록 선택된다. 처리 게인 N을 바이너리값으로 나타내는데 필요한 비트 수 L은 수학식 12를 풀어서 구한다. 이 예에서는 M이 127이기 때문에, L은 8이다. 그러므로, (M/N)의 길이는 16 비트이다.

코드 생성 장치(30)는 길이가 L 비트인 누산기(210)를 포함한다. 누산기(210)는 8 비트의 길이를 가진다. 누산기(200)의 제1 입력에는 "1"을 공급하는 것이 바람직하다. 누산기(210)의 제2 입력에는 플립플롭(220₁ 내지 220_L)로부터의 수가 공급된다. 플립플롭(220₁ 내지 220_L)은 시프트 레지스터에 의하여 대체될 수 있다. 이들 비트는 병렬로 플립플롭(220₁ 내지 220_L)과 누산기(210)에 입력되지만, 이들 비트는 직렬에 입력될 수도 있다. 누산기(210)에 입력되는 두 수의 합은 플립플롭(220₁ 내지 220_L)으로 전송된다. 플립플롭(220₁ 내지 220_L)의 출력은 플립플롭(230₁ 내지 230_L)과 믹서(240)로 전송된다. 믹서(240)는 또한 플립플롭(230₁ 내지 230_L)의 출력을 수신한다. 누산기(210), 플립플롭(220₁ 내지 220_L), 플립플롭(230₁ 내지 230_L) 및 믹서(240)는 플립플롭 피드백 회로를 제공한다. 믹서(240)의 출력은 믹서(250)에 입력된다. 믹서(250)는 또한 (M/N)으로부터의 8 비트 입력을 수신한다. 추출기(260)는 믹서(250)로부터 제5 최하위 비트와 제6의 최하위 비트를 추출한다. 추출기(260)로부터 출력되는 제6 최하위 비트는 컨버터(280)에 의하여 I 값으로 변환된다. 제5 최하위 비트와 제6의 최하위 비트는 배타적 논리합 게이트(270)에 공급된다. 배타적 논리합 게이트(270)의 출력은 도 8에 나타내는 바와 같이 컨버터(290)에 의하여 Q 값으로 변환된다. 컨버터(280, 290)로부터 출력되는 I 값과 Q 값은 스프레더(20) 또는 디스프레더(140)에 공급된다. 전술한 바와 같이, 이 예에서는 (M/N)의 비트 수가 8이다. 플립플롭(220₁ 내지 220_L)은 k 값을 출력하고, 플립플롭(230₁ 내지 230_L)은 k+1 값을 믹서(240)에 출력한다. 믹서(250)는 믹서(240)의 출력과 (M/N)의 곱을 수신한다. 모듈로 4를 적용하여 2(M/N)k(k+1)을 4 개의 수 {0, 1, 2, 3} 중 하나의 수에 사상시키면, 그 결과는 추출기(260)로부터의 제5 비트와 제6 비트가 된다(도 8).

도 9는 도 7에 나타낸 회로에 의하여 실행되는 방법의 흐름도를 나타낸다. 나누기 기능의 실행 이전에, 초기 파라미터 M과 N이 레지스터 또는 메모리(도면에 없음)에 로드된다. 추가로, 값 k는 제로(0)인 것이 바람직하다. 코드 생성 장치(200)의 제2 실시예의 나머지 장치도 초기화된다(S1). 다음에, (M/N)k(k+1)의 값이 계산된다(S2). 다음에, 상기 계산으로부터 얻은 제5 비트와 제6 비트를 추출하여(S3), I 값과 Q 값으로 변환한다(S4와 S5). 비트(L-2)와 비트(L-3)는 다음과 같이 QPSK 배열에 사상된다.

00 → 11

01 → 1-1

10 → -1-1

11 → -11

표 1

(L-2)	(L-3)		(L-2)	(L-2) (L-3)
0	0	→	0	0
0	1	→	0	1
1	0	→	1	1
1	1	→	1	0

예를 들면, L-2 비트에 대한 제6 비트가 제로(0)이면, I 값은 1이다. 제6 비트가 1이면, I 값은 -1이다. Q 값의 경우에 있어서, 배타적 논리합 게이트(270)의 출력이 제로(0)이면, Q 값은 1이다. 배타적 논리합 게이트(34)의 출력이 1이면, Q 값은 -1이다. I 값과 Q 값은 스프레더(20) 또는 디스프레더(140)에 출력된다(S6). 다음에, k 값이 증분된다(S7). 스위치(14)에 의하여 제공되는 모든 디지털 데이터가 전송될 때까지, 또는 이 모든 데이터가 스위치(190)에 의하여 수신될 때까지 단계 S2 내지 단계 S7이 반복된다.

삭제

도 10은 N이 127이고 M이 44인 경우의 자기 상관 기능을 나타내는 것으로서, 제1 차선 구현례를 이용하여 의사 랜덤 코드를 생성한 결과이다.

도 11은 N이 127이고 M이 44인 경우의 교차 상관 기능을 나타내는 것으로서, 제1 차선 구현례를 이용하여 의사 랜덤 코드를 생성한 결과이다.

시퀀스 s(k)에 대한 자기 상관 a(n)은 다음과 같이 주어진다.

여기서 괄호 안에 있는 인덱스에는 모듈로 N이 적용된다. 두 개의 시퀀스 s(k)와 r(k)의 교차 상관 c(n)은 다음과 같이 주어진다.

이 경우에도 인덱스에는 모듈로 N이 적용된다. 제1 차선 구현례는 (a(0)를 제외하고) 교차 상관과 자기 상관의 크기를 N에 비해 작게 하는 소망의 결과를 달성한다. 제2 차선 구현례의 결과에 대해서는 나타내지 않았지만, 그 결과는 비슷하다. 수학식 13 및 수학식 14는 당업자에게 잘 알려져 있다.

본 발명은 임의의 특정 실시예를 구체적으로 참조하여 설명되었지만, 이러한 세부 내용은 제한용이 아니라 교훈용이라는 점을 의도하는 바이다. 당업자는 본 명세서의 교시 내용에서 개시한 본 발명의 사상과 범위를 벗어나지 않으면서 구조와 연산 방식에 다양한 변형이 만들어질 수 있다는 것을 이해할 것이다.

Claims

초기에 제로(0)로 설정되는 다수의 플립플롭과;

상기 다수의 플립플롭의 출력을 수신하는 제1 입력과, 파라미터 M을 파라미터 N으로 나눈 비(比)를 수신하는 제2 입력을 갖는 누산기 - 여기서 M과 N은 정수이고, M은 N에 대하여 상대적으로 소수이며, N은 심벌에서의 칩 수이고, 상기 누산기는 상기 제1 입력과 상기 제2 입력을 통하여 수신된 데이터를 결합하고, 이 결합된 데이터를 상기 플립플롭으로 출력함 -와;

상기 플립플롭으로부터 제1 비트와 제2 비트를 추출하는 추출기와;

상기 추출된 제1 비트와 제2 비트를 I 및 Q 코드로 변환하는 수단

을 포함하는 복소수 4-위상 코드 분할 다중 액세스(CDMA) 코드 생성 장치.
제1항에 있어서, 상기 다수의 플립플롭은 피드백을 제공하고, 상기 누산기는 가산기인 것인 복소수 4-위상 CDMA 코드 생성 장치.
제1항에 있어서, 점차적으로 더욱 특정하는 비트를 나타내는 16 개의 플립플롭이 존재하고, 상기 추출된 제1 비트는 제5 최하위 비트이고, 상기 추출된 제2 비트는 제6 최하위 비트인 것인 복소수 4-위상 CDMA 코드 생성 장치.
제1항에 있어서, 상기 I 및 Q 코드는 스프레더로 전송되는 것인 복소수 4-위상 CDMA 코드 생성 장치.
제1항에 있어서, 상기 I 및 Q 코드는 디스프레더로 전송되는 것인 복소수 4-위상 CDMA 코드 생성 장치.
(a) 초기에 제로(0)로 설정되는 다수의 비트를 갖는 레지스터를 제공하는 단계와;

(b) 제1 파라미터 M과 제2 파라미터 N을 선택하는 단계 - M과 N는 정수이고, M은 N에 대하여 상대적으로 소수이며, N은 심벌에서의 칩 수임 -와;

(c) 비(比) M/N과 상기 레지스터의 내용을 결합하여 비트 결합을 생성하는 단계와;

(d) 상기 레지스터의 내용을 상기 비트 결합으로 대체하는 단계와;

(e) 상기 레지스터로부터 제1 비트와 제2 비트를 추출하는 단계와;

(f) 상기 추출된 제1 비트와 상기 추출된 제2 비트에서 I 및 Q 코드를 생성하는 단계와;

(g) 상기 I 및 Q 코드를 출력하는 단계와;

(h) 상기 단계(c) 내지 상기 단계(g)를 반복하는 단계

를 포함하는 복소수 4-위상 CDMA 코드 생성 방법.
제6항에 있어서, 상기 레지스터는 점차적으로 중요도를 더해가는 16개의 비트를 구비하고, 제1 비트는 합 중에서 제5 최하위 비트이고, 제2 비트는 합 중에서 제6 최하위 비트인 것인 복소수 4-위상 CDMA 코드 생성 방법.
제6항에 있어서, 상기 결합은 M/N 비(比)의 합과 상기 레지스터의 내용을 출력하는 가산기에 의하여 실행되는 것인 복소수 4-위상 CDMA 코드 생성 방법.
제6항에 있어서, 상기 I 및 Q 코드는 스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 방법.
제6항에 있어서, 상기 I 및 Q 코드는 디스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 방법.
등차수열(arithmetic progression of values)을 출력하는 수단과;

상기 등차수열의 증분값을 출력하는 수단과;

상기 등차수열을 수신하는 제1 입력과, 상기 증분값을 수신하는 제2 입력을 갖는 제1 믹서와;

상기 제1 믹서의 출력을 수신하는 접속 출력과, 파라미터 M을 파라미터 N으로 나눈 비(比)를 수신하는 제2 입력을 갖는 제2 믹서 - M과 N은 정수이고, M은 N에 대하여 상대적으로 소수이며, N은 심벌에서의 칩 수임 -와;

상기 제2 믹서의 출력과 관련되어 상기 제2 믹서로부터 제1 비트와 제2 비트를 추출하는 추출기와;

상기 추출된 제1 비트 및 제2 비트를 I 및 Q 코드로 변환하는 수단

등을 포함하는 복소수 4-위상 코드 분할 다중 액세스(CDMA) 코드 생성 장치.
제11항에 있어서, 등차수열을 출력하는 상기 수단과, 상기 등차수열의 증분값을 출력하는 상기 수단은 하나 이상의 시프트 레지스터를 포함하는 것인 복소수 4-위상 CDMA 코드 생성 장치.
제11항에 있어서, 상기 제1 비트는 상기 제2 믹서의 제5 최하위 비트이고, 상기 제2 비트는 상기 제2 믹서의 제6 최하위 비트인 것인 복소수 4-위상 CDMA 코드 생성 장치.
제11항에 있어서, 상기 I 및 Q 코드는 스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 장치.
제11항에 있어서, 상기 I 및 Q 코드는 디스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 장치.
(a) 파라미터 M과 파라미터 N을 선택하는 단계 - M과 N는 정수이고, M은 N에 대하여 상대적으로 소수이며, N은 심벌에서의 칩 수임 -와;

(b) 상기 파라미터 M을 상기 파라미터 N으로 나누어 비(比)를 제공하는 단계와;

(c) 상기 비를 등차수열 및 이 등차수열의 증분값과 혼합하여 결과를 제공하는 단계와;

(d) 상기 결과로부터 제1 비트와 제2 비트를 추출하는 단계와;

(e) 상기 추출된 제1 비트 및 제2 비트로부터 I 및 Q 데이터를 생성하는 단계와;

(f) 상기 I 및 Q 데이터를 출력하는 단계와;

(g) 상기 단계(c) 내지 상기 단계(f)를 반복하는 단계

를 포함하는 복소수 4-위상 CDMA 코드 생성 방법.
제16항에 있어서, 상기 추출된 제1 비트는 제5 최하위 비트이고, 상기 추출된 제2 비트는 제6 최하위 비트인 것인 복소수 4-위상 CDMA 코드 생성 방법.
제16항에 있어서, 상기 I 및 Q 데이터는 스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 방법.
제16항에 있어서, 상기 I 및 Q 데이터는 디스프레더로 출력되는 것인 복소수 4-위상 CDMA 코드 생성 방법.