JP2014007434A - モードロック半導体レーザ素子及び半導体レーザ装置組立体 - Google Patents
モードロック半導体レーザ素子及び半導体レーザ装置組立体 Download PDFInfo
- Publication number
- JP2014007434A JP2014007434A JP2013217199A JP2013217199A JP2014007434A JP 2014007434 A JP2014007434 A JP 2014007434A JP 2013217199 A JP2013217199 A JP 2013217199A JP 2013217199 A JP2013217199 A JP 2013217199A JP 2014007434 A JP2014007434 A JP 2014007434A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- mode
- electrode
- laser device
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】モードロック半導体レーザ素子は、GaN系化合物半導体から成る第1化合物半導体層30、発光領域41を有する第3化合物半導体層40及び第2化合物半導体層50が、順次、積層されて成る積層構造体、第2電極62、並びに、第1電極61を備え、積層構造体は半極性又は無極性の化合物半導体基板21上に形成されており、第3化合物半導体層は井戸層及び障壁層を備えた量子井戸構造を有し、斜め導波路を有し、第2電極から積層構造体を介して第1電極に電流が流されることで、発光領域において光パルスが発生する。
【選択図】 図1
Description
(a)第1導電型を有し、GaN系化合物半導体から成る第1化合物半導体層、GaN系化合物半導体から成る発光領域を有する第3化合物半導体層、並びに、第1導電型と異なる第2導電型を有し、GaN系化合物半導体から成る第2化合物半導体層が、順次、積層されて成る積層構造体、
(b)第2化合物半導体層上に形成された第2電極、並びに、
(c)第1化合物半導体層に電気的に接続された第1電極、
を備え、
積層構造体は、極性を有する化合物半導体基板上に形成されており、
第3化合物半導体層は、井戸層及び障壁層を備えた量子井戸構造を有し、
井戸層の厚さは、1nm以上、10nm以下、好ましくは、1nm以上、8nm以下であり、
障壁層の不純物ドーピング濃度は、2×1018cm-3以上、1×1020cm-3以下、好ましくは、1×1019cm-3以上、1×1020cm-3以下である半導体レーザ素子である。
1.本発明のモードロック半導体レーザ素子及びその駆動方法、全般に関する説明
2.実施例1(本発明のモードロック半導体レーザ素子及びその駆動方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形)
5.実施例4(実施例1の別の変形)
6.実施例5(実施例1の別の変形)
7.実施例6(実施例1の別の変形)、その他
本発明のモードロック半導体レーザ素子等にあっては、
第3化合物半導体層は、可飽和吸収領域を更に備えており、
第2電極は、発光領域を経由して第1電極に電流を流すことで順バイアス状態とするための第1部分、及び、可飽和吸収領域に電界を加えるための第2部分に、分離溝によって分離されており、
第2電極の第1部分から発光領域を経由して第1電極に電流を流すことで順バイアス状態とし、且つ、第1電極と第2電極の第2部分との間に電圧を印加することで可飽和吸収領域に電界を加える形態とすることができる。
(1)2つの第2電極の第1部分と1つの第2電極の第2部分とが設けられ、第2部分の端部が、一方の分離溝を挟んで、一方の第1部分と対向し、第2部分の他端が、他方の分離溝を挟んで、他方の第1部分と対向している状態(即ち、第2電極は、第2部分を第1部分で挟んだ構造)
(2)1つの第2電極の第1部分と1つの第2電極の第2部分とが設けられ、第2電極の第1部分と、第2電極の第2部分とが、分離溝を挟んで配置されている状態
(3)1つの第2電極の第1部分と2つの第2電極の第2部分とが設けられ、第1部分の一端が、一方の分離溝を挟んで、一方の第2部分と対向し、第1部分の他端が、他方の分離溝を挟んで、他方の第2部分と対向している状態
を挙げることができるが、中でも、(1)の構造とすることが望ましい。また、広くは、
(4)N個の第2電極の第1部分と(N−1)個の第2電極の第2部分とが設けられ、第2電極の第1部分が第2電極の第2部分を挟んで配置されている状態
(5)N個の第2電極の第2部分と(N−1)個の第2電極の第1部分とが設けられ、第2電極の第2部分が第2電極の第1部分を挟んで配置されている状態
を挙げることができる。尚、(4)及び(5)の状態は、云い換えれば、
(4’)N個の発光領域[キャリア注入領域、利得領域]と(N−1)個の可飽和吸収領域[キャリア非注入領域]とが設けられ、発光領域が可飽和吸収領域を挟んで配置されている状態
(5’)N個の可飽和吸収領域[キャリア非注入領域]と(N−1)個の発光領域[キャリア注入領域、利得領域]とが設けられ、可飽和吸収領域が発光領域を挟んで配置されている状態
である。尚、(1)、(5)、(5’)の構造を採用することで、モードロック半導体レーザ素子の光出射端面における損傷が発生し難くなる。
(A)基体上に、第1導電型を有し、GaN系化合物半導体から成る第1化合物半導体層、GaN系化合物半導体から成る発光領域及び可飽和吸収領域を構成する第3化合物半導体層、並びに、第1導電型と異なる第2導電型を有し、GaN系化合物半導体から成る第2化合物半導体層が、順次、積層されて成る積層構造体を形成した後、
(B)第2化合物半導体層上に帯状の第2電極を形成し、次いで、
(C)第2電極をエッチング用マスクとして、少なくとも第2化合物半導体層の一部分をエッチングして、リッジ構造を形成した後、
(D)分離溝を第2電極に形成するためのレジスト層を形成し、次いで、レジスト層をウエットエッチング用マスクとして、第2電極に分離溝をウエットエッチング法にて形成し、以て、第2電極を第1部分と第2部分とに分離溝によって分離する、
各工程を具備した製造方法に基づき製造することができる。
0<X’<1500
好ましくは、
30≦X’≦150
であることが望ましい。
(a)第1導電型(実施例1においては、具体的には、n型導電型)を有し、GaN系化合物半導体から成る第1化合物半導体層30、GaN系化合物半導体から成る発光領域(利得領域)41を有する第3化合物半導体層(活性層)40、並びに、第1導電型と異なる第2導電型(実施例1においては、具体的には、p型導電型)を有し、GaN系化合物半導体から成る第2化合物半導体層50が、順次、積層されて成る積層構造体、
(b)第2化合物半導体層50上に形成された帯状の第2電極62、並びに、
(c)第1化合物半導体層30に電気的に接続された第1電極61、
を備えている。
第2化合物半導体層50
p型GaNコンタクト層(Mgドープ)55
p型GaN(Mgドープ)/AlGaN超格子クラッド層54
p型AlGaN電子障壁層(Mgドープ)53
ノンドープAlGaNクラッド層52
ノンドープGaInN光ガイド層51
第3化合物半導体層40
GaInN量子井戸活性層
(井戸層:Ga0.92In0.08N/障壁層:Ga0.98In0.02N)
第1化合物半導体層30
n型GaNクラッド層32
n型AlGaNクラッド層31
但し、
井戸層(2層): 8nm[ノン・ドープ]
障壁層(3層):10nm[ドーピング濃度(Si):2×1018cm-3]
[表2]
実施例1 比較例1
井戸層 8nm 10.5nm
障壁層 12nm 14nm
井戸層の不純物ドーピング濃度 ノン・ドープ ノン・ドープ
障壁層の不純物ドーピング濃度 Si:2×1018cm-3 ノン・ドープ
f=c/(2n・X’)
[モードロック駆動条件]
0<Igain/Ith ≦5
−20≦Vsa(ボルト)≦0
[高反射コート層(HR)]
85≦反射率RHR(%)<100
[無反射コート層(AR)]
0<反射率RAR(%)≦0.5
[光学フィルター]
85≦透過率TBPF(%) <100
0<半値幅τBPF(nm) ≦2.0
400<ピーク波長λBPF(nm)<450
[外部鏡]
0<反射率ROC(%)<100
[外部共振器長さX’]
0<X’(mm)<1500
Igain =120mA
Ith =45mA
逆バイアス電圧Vsa=−11(ボルト)
反射率RHR =95(%)
反射率RAR =0.3(%)
透過率TBPF =90(%)
半値幅τBPF =1nm
ピーク波長λBPF =410nm
反射率ROC =20%
外部共振器長さX’=150mm
とした。
Igain =95mA
Ith =50mA
逆バイアス電圧Vsa=−12.5(ボルト)
反射率ROC =50%
とした。それ以外の諸元は、実施例1と同じである。
(1)第2化合物半導体層50をエッチングするときのエッチング用マスクとしての機能を有すること。
(2)第2化合物半導体層50の光学的、電気的特性に劣化を生じさせることなく、第2電極62はウエットエッチング可能であること。
(3)第2化合物半導体層50上に成膜したとき、10-2Ω・cm2以下のコンタクト比抵抗値を示すこと。
(4)積層構造とする場合、下層金属層を構成する材料は、仕事関数が大きく、第2化合物半導体層50に対して低いコンタクト比抵抗値を示し、しかも、ウエットエッチング可能であること。
(5)積層構造とする場合、上層金属層を構成する材料は、リッジ構造を形成する際のエッチングに対して(例えば、RIE法において使用されるCl2ガス)に対して耐性があり、しかも、ウエットエッチング可能であること。
先ず、基体上、具体的には、n型GaN基板21の(0001)面上に、周知のMOCVD法に基づき、第1導電型(n型導電型)を有し、GaN系化合物半導体から成る第1化合物半導体層30、GaN系化合物半導体から成る発光領域(利得領域)41及び可飽和吸収領域42を構成する第3化合物半導体層(活性層)40、並びに、第1導電型と異なる第2導電型(p型導電型)を有し、GaN系化合物半導体から成る第2化合物半導体層50が、順次、積層されて成る積層構造体を形成する(図14の(A)参照)。
その後、第2化合物半導体層50上に帯状の第2電極62を形成する。具体的には、真空蒸着法に基づきPd層63を全面に成膜した後(図14の(B)参照)、Pd層63上に、フォトリソグラフィ技術に基づき帯状のエッチング用レジスト層を形成する。そして、王水を用いて、エッチング用レジスト層に覆われていないPd層63を除去した後、エッチング用レジスト層を除去する。こうして、図15の(A)に示す構造を得ることができる。尚、リフトオフ法に基づき、第2化合物半導体層50上に帯状の第2電極62を形成してもよい。
次いで、第2電極62をエッチング用マスクとして、少なくとも第2化合物半導体層50の一部分をエッチングして(実施例1にあっては、第2化合物半導体層50の一部分をエッチングして)、リッジ構造を形成する。具体的には、Cl2ガスを用いたRIE法に基づき、第2電極62をエッチング用マスクとして用いて、第2化合物半導体層50の一部分をエッチングする。こうして、図15の(B)に示す構造を得ることができる。このように、帯状にパターニングされた第2電極62をエッチング用マスクとして用いてセルフアライン方式にてリッジ構造を形成するので、第2電極62とリッジ構造との間に合わせずれが生じることがない。
その後、分離溝を第2電極62に形成するためのレジスト層64を形成する(図16参照)。尚、参照番号65は、分離溝を形成するために、レジスト層64に設けられた開口部である。次いで、レジスト層64をウエットエッチング用マスクとして、第2電極62に分離溝62Cをウエットエッチング法にて形成し、以て、第2電極62を第1部分62Aと第2部分62Bとに分離溝62Cによって分離する。具体的には、王水をエッチング液として用い、王水に約10秒、全体を浸漬することで、第2電極62に分離溝62Cを形成する。そして、その後、レジスト層64を除去する。こうして、図1及び図2に示す構造を得ることができる。このように、ドライエッチング法と異なり、ウエットエッチング法を採用することで、第2化合物半導体層50の光学的、電気的特性に劣化が生じることがない。それ故、モードロック半導体レーザ素子の発光特性に劣化が生じることがない。尚、ドライエッチング法を採用した場合、第2化合物半導体層50の内部損失αiが増加し、閾値電圧が上昇したり、光出力の低下を招く虞がある。ここで、第2電極62のエッチングレートをER0、積層構造体のエッチングレートをER1としたとき、
ER0/ER1≒1×102
である。このように、第2電極62と第2化合物半導体層50との間に高いエッチング選択比が存在するが故に、積層構造体をエッチングすること無く(あるいは、エッチングされても僅かである)、第2電極62を確実にエッチングすることができる。
その後、n側電極61の形成、基板の劈開等を行い、更に、パッケージ化を行うことで、半導体レーザ素子10を作製することができる。
=X0/(n・e・μ・S)
[反射コート層(R)]
0<反射率RR(%)<100
反射率RR=20%
とした。実施例2におけるモードロック半導体レーザ素子のその他の構成、構造は、実施例1において説明したモードロック半導体レーザ素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
0<θ≦10(度)
好ましくは、
0<θ≦6(度)
とすることが望ましい。斜めリッジストライプ型を採用することで、無反射コートをされた端面の反射率を、より0%の理想値に近づけることができ、その結果、半導体レーザ内で周回してしまう光パルスの発生を防ぐことができ、メインの光パルスに付随するサブの光パルスの生成を抑制できるといった利点を得ることができる。尚、実施例4の斜めリッジストライプ型のモードロック半導体レーザ素子を、実施例1〜実施例3に適用することができる。実施例4におけるモードロック半導体レーザ素子のその他の構成、構造は、実施例1において説明したモードロック半導体レーザ素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
Δsignal≦ΔtMLLD
0<Vp-p≦10
好ましくは、
0<Vp-p≦3
を満足することが望ましい。また、外部電気信号の周波数fsignalと光パルス列の繰り返し周波数fMLLDとは、
0.99≦fsignal/fMLLD≦1.01
を満足することが望ましい。
Igain =120mA
Ith =45mA
逆バイアス電圧Vsa=−11(ボルト)
反射率RHR =95(%)
反射率RAR =0.3(%)
透過率TBPF =90(%)
半値幅τBPF =1nm
ピーク波長λBPF =410nm
反射率ROC =20%
外部共振器長さX’=150mm
Vp-p =2.8ボルト
fsignal =1GHz
fMLLD =1GHz
Δsignal =1ピコ秒
ΔtMLLD =1.5ピコ秒
とした。
反射率ROC=50%
とした。それ以外の諸元は、実施例5と同じである。
Δopto≦ΔtMLLD
Claims (28)
- (a)第1導電型を有し、GaN系化合物半導体から成る第1化合物半導体層、GaN系化合物半導体から成る発光領域を有する第3化合物半導体層、並びに、第1導電型と異なる第2導電型を有し、GaN系化合物半導体から成る第2化合物半導体層が、順次、積層されて成る積層構造体、
(b)第2化合物半導体層上に形成された第2電極、並びに、
(c)第1化合物半導体層に電気的に接続された第1電極、
を備え、
積層構造体は、半極性又は無極性の化合物半導体基板上に形成されており、
第3化合物半導体層は、井戸層及び障壁層を備えた量子井戸構造を有し、
斜め導波路を有し、
第2電極から積層構造体を介して第1電極に電流が流されることで、発光領域において光パルスが発生するモードロック半導体レーザ素子。 - 第3化合物半導体層は、可飽和吸収領域を更に備えており、
第2電極は、発光領域を経由して第1電極に電流を流すことで順バイアス状態とするための第1部分、及び、可飽和吸収領域に電界を加えるための第2部分に、分離溝によって分離されており、
第2電極の第1部分から発光領域を経由して第1電極に電流を流すことで順バイアス状態とし、且つ、第1電極と第2電極の第2部分との間に電圧を印加することで可飽和吸収領域に電界を加える請求項1に記載のモードロック半導体レーザ素子。 - 第2電極の第1部分と第2部分との間の電気抵抗値は1×102Ω以上である請求項2に記載のモードロック半導体レーザ素子。
- 第2電極を第1部分と第2部分とに分離する分離溝の幅は1μm以上である請求項2又は請求項3に記載のモードロック半導体レーザ素子。
- 可飽和吸収領域の長さは発光領域の長さよりも短い請求項2乃至請求項4のいずれか1項に記載のモードロック半導体レーザ素子。
- 第2電極から発光領域を経由して第1電極に電流を流し、且つ、第2電極から発光領域を経由して第1電極に外部電気信号を重畳させる請求項2乃至請求項5のいずれか1項に記載のモードロック半導体レーザ素子。
- 積層構造体の一端面から光信号を入射させる請求項1乃至請求項5のいずれか1項に記載のモードロック半導体レーザ素子。
- 障壁層にドーピングされた不純物はシリコンである請求項1乃至請求項7のいずれか1項に記載のモードロック半導体レーザ素子。
- リッジストライプ型の分離閉じ込めヘテロ構造を有する請求項1乃至請求項8のいずれか1項に記載のモードロック半導体レーザ素子。
- 請求項1乃至請求項9のいずれか1項に記載のモードロック半導体レーザ素子、及び、外部鏡を備えており、
外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の一部をモードロック半導体レーザ素子に戻し、残部を外部に出射し、又は、外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の全てをモードロック半導体レーザ素子に戻す半導体レーザ装置組立体。 - モードロック半導体レーザ素子、及び、外部鏡を備えており、
モードロック半導体レーザ素子は、
(a)第1導電型を有し、GaN系化合物半導体から成る第1化合物半導体層、GaN系化合物半導体から成る発光領域を有する第3化合物半導体層、並びに、第1導電型と異なる第2導電型を有し、GaN系化合物半導体から成る第2化合物半導体層が、順次、積層されて成る積層構造体、
(b)第2化合物半導体層上に形成された第2電極、並びに、
(c)第1化合物半導体層に電気的に接続された第1電極、
を備えており、
積層構造体は、半極性又は無極性の化合物半導体基板上に形成されており、
第3化合物半導体層は、井戸層及び障壁層を備えた量子井戸構造を有し、
第2電極から積層構造体を介して第1電極に電流が流されることで、発光領域において光パルスが発生し、
外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の一部をモードロック半導体レーザ素子に戻し、残部を外部に出射し、又は、外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の全てをモードロック半導体レーザ素子に戻す半導体レーザ装置組立体。 - モードロック半導体レーザ素子において、
第3化合物半導体層は、可飽和吸収領域を更に備えており、
第2電極は、発光領域を経由して第1電極に電流を流すことで順バイアス状態とするための第1部分、及び、可飽和吸収領域に電界を加えるための第2部分に、分離溝によって分離されており、
第2電極の第1部分から発光領域を経由して第1電極に電流を流すことで順バイアス状態とし、且つ、第1電極と第2電極の第2部分との間に電圧を印加することで可飽和吸収領域に電界を加える請求項11に記載の半導体レーザ装置組立体。 - モードロック半導体レーザ素子において、第2電極の第1部分と第2部分との間の電気抵抗値は1×102Ω以上である請求項12に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子において、第2電極を第1部分と第2部分とに分離する分離溝の幅は1μm以上である請求項12又は請求項13に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子において、可飽和吸収領域の長さは発光領域の長さよりも短い請求項12乃至請求項14のいずれか1項に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子において、第2電極から発光領域を経由して第1電極に電流を流し、且つ、第2電極から発光領域を経由して第1電極に外部電気信号を重畳させる請求項12乃至請求項15のいずれか1項に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子において、積層構造体の一端面から光信号を入射させる請求項11乃至請求項15のいずれか1項に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子において、障壁層にドーピングされた不純物はシリコンである請求項11乃至請求項17のいずれか1項に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子は、リッジストライプ型の分離閉じ込めヘテロ構造を有する請求項11乃至請求項18のいずれか1項に記載の半導体レーザ装置組立体。
- モードロック半導体レーザ素子は、斜めリッジストライプ型の分離閉じ込めヘテロ構造を有する請求項11乃至請求項19のいずれか1項に記載の半導体レーザ装置組立体。
- 外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の一部をモードロック半導体レーザ素子に戻し、残部を外部に出射し、
モードロック半導体レーザ素子と外部鏡との間に、光学フィルターを更に備えている請求項10乃至請求項20のいずれか1項に記載の半導体レーザ装置組立体。 - モードロック半導体レーザ素子と光学フィルターとの間に、レンズを更に備えている請求項21に記載の半導体レーザ装置組立体。
- レンズを通過し、光学フィルターに向かうレーザ光は、レンズによって、外部鏡の位置で焦点を結ぶ請求項22に記載の半導体レーザ装置組立体。
- レンズを通過し、光学フィルターに向かうレーザ光は、レンズによって平行光とされる請求項22に記載の半導体レーザ装置組立体。
- 外部鏡は、モードロック半導体レーザ素子から出射されたレーザ光の全てをモードロック半導体レーザ素子に戻し、
外部鏡とモード同期半導体レーザ素子との間に、光学フィルターを更に備えている請求項10乃至請求項20に記載の半導体レーザ装置組立体。 - 光学フィルターとモード同期半導体レーザ素子との間に、レンズを更に備えている請求項25に記載の半導体レーザ装置組立体。
- レンズを通過し、光学フィルターに向かうレーザ光は、レンズによって、外部鏡の位置で焦点を結ぶ請求項26に記載の半導体レーザ装置組立体。
- レンズを通過し、光学フィルターに向かうレーザ光は、レンズによって平行光とされる請求項26に記載の半導体レーザ装置組立体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217199A JP2014007434A (ja) | 2013-10-18 | 2013-10-18 | モードロック半導体レーザ素子及び半導体レーザ装置組立体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217199A JP2014007434A (ja) | 2013-10-18 | 2013-10-18 | モードロック半導体レーザ素子及び半導体レーザ装置組立体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010049749A Division JP2011187579A (ja) | 2010-03-05 | 2010-03-05 | モードロック半導体レーザ素子及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014007434A true JP2014007434A (ja) | 2014-01-16 |
Family
ID=50104840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013217199A Pending JP2014007434A (ja) | 2013-10-18 | 2013-10-18 | モードロック半導体レーザ素子及び半導体レーザ装置組立体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014007434A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103122A (ja) * | 1997-09-25 | 1999-04-13 | Nec Corp | モード同期半導体レーザ |
JPH11326974A (ja) * | 1998-05-07 | 1999-11-26 | Nec Corp | 注入同期型レーザ発振器およびその発振器を用いた光通信システム |
JP2004186678A (ja) * | 2002-11-20 | 2004-07-02 | Sharp Corp | 窒化物半導体発光素子 |
JP2007081196A (ja) * | 2005-09-15 | 2007-03-29 | Sony Corp | 半導体レーザ装置 |
JP2009049310A (ja) * | 2007-08-22 | 2009-03-05 | Sony Corp | 半導体レーザ、バイオイメージングシステム、顕微鏡、光ディスク装置、光ピックアップ、加工装置および内視鏡 |
JP2010021342A (ja) * | 2008-07-10 | 2010-01-28 | Panasonic Corp | 半導体レーザ装置 |
-
2013
- 2013-10-18 JP JP2013217199A patent/JP2014007434A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11103122A (ja) * | 1997-09-25 | 1999-04-13 | Nec Corp | モード同期半導体レーザ |
JPH11326974A (ja) * | 1998-05-07 | 1999-11-26 | Nec Corp | 注入同期型レーザ発振器およびその発振器を用いた光通信システム |
JP2004186678A (ja) * | 2002-11-20 | 2004-07-02 | Sharp Corp | 窒化物半導体発光素子 |
JP2007081196A (ja) * | 2005-09-15 | 2007-03-29 | Sony Corp | 半導体レーザ装置 |
JP2009049310A (ja) * | 2007-08-22 | 2009-03-05 | Sony Corp | 半導体レーザ、バイオイメージングシステム、顕微鏡、光ディスク装置、光ピックアップ、加工装置および内視鏡 |
JP2010021342A (ja) * | 2008-07-10 | 2010-01-28 | Panasonic Corp | 半導体レーザ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5623159B2 (ja) | 半導体光増幅器の位置合わせ方法及び光出力装置 | |
JP5710935B2 (ja) | 半導体光増幅器組立体 | |
JP2012015266A (ja) | 半導体光増幅器 | |
JP2011187579A (ja) | モードロック半導体レーザ素子及びその駆動方法 | |
JP5743624B2 (ja) | 半導体レーザ素子組立体及びその駆動方法 | |
JP5138023B2 (ja) | 半導体レーザ素子 | |
JP2010251712A (ja) | バイ・セクション型半導体レーザ素子及びその製造方法、並びに、バイ・セクション型半導体レーザ素子の駆動方法 | |
JP6391904B2 (ja) | 半導体レーザ装置組立体 | |
JP2012164737A (ja) | サブマウント、サブマウント組立体及びサブマウント組立方法 | |
US8831055B2 (en) | Self-oscillating semiconductor laser device and driving method thereof | |
JPWO2013153999A1 (ja) | 半導体レーザ装置組立体 | |
WO2012098965A1 (ja) | 半導体レーザ素子 | |
JP6080798B2 (ja) | 半導体光増幅器及び半導体レーザ装置組立体並びに半導体光増幅器の位置調整方法 | |
JP5868480B2 (ja) | 半導体レーザ装置組立体 | |
JP6387968B2 (ja) | 半導体レーザ素子 | |
JP5536132B2 (ja) | 半導体レーザ素子 | |
JP6934129B2 (ja) | 半導体発光素子組立体の駆動方法 | |
JP6702350B2 (ja) | 半導体レーザ装置組立体 | |
JP2014007434A (ja) | モードロック半導体レーザ素子及び半導体レーザ装置組立体 | |
JP2014078753A (ja) | モードロック半導体レーザ素子及び半導体レーザ装置組立体 | |
WO2018207422A1 (ja) | レーザ装置組立体 | |
JP2014160859A (ja) | 半導体レーザ装置組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150528 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150604 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150619 |