JP2003163466A - Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board - Google Patents

Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Info

Publication number
JP2003163466A
JP2003163466A JP2001364460A JP2001364460A JP2003163466A JP 2003163466 A JP2003163466 A JP 2003163466A JP 2001364460 A JP2001364460 A JP 2001364460A JP 2001364460 A JP2001364460 A JP 2001364460A JP 2003163466 A JP2003163466 A JP 2003163466A
Authority
JP
Japan
Prior art keywords
power supply
circuit board
printed circuit
multilayer printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001364460A
Other languages
Japanese (ja)
Inventor
Yukinori Mizuguchi
幸則 水口
Sadahiro Tani
貞宏 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001364460A priority Critical patent/JP2003163466A/en
Publication of JP2003163466A publication Critical patent/JP2003163466A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer printed circuit board capable of improving a radiation noise reducing effect and a multilayer printed circuit board device provided with the printed circuit board. <P>SOLUTION: The multilayer printed circuit board has a ground layer, a power supply layer 13 and an insulating layer formed between the ground layer and the layer 13. The layer 13 consists of three divided power supply layers 30A, 30B, 30C. The shapes of these layers 30A, 30B, 30C respectively depend on the leading time of integrated circuit elements to be respectively connected to the layers 30A, 30B, 30C. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えばIC(集積
回路)やLSI(大規模集積回路)などの集積回路素子
が搭載される多層プリント回路基板およびこの多層プリ
ント回路基板を備えた多層プリント回路基板装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board on which integrated circuit elements such as IC (integrated circuit) and LSI (large scale integrated circuit) are mounted, and a multilayer printed circuit provided with this multilayer printed circuit board. The present invention relates to a substrate device.

【0002】[0002]

【従来の技術】従来より、多層プリント回路基板として
は、電源層と、グランド層と、これらの間に設けられた
絶縁層とを備えたものがある。このような多層プリント
回路基板では、電源層とグランド層とが平行平板として
振る舞うため、共振周波数近傍で放射ノイズが増大する
という問題があった。
2. Description of the Related Art Conventionally, as a multilayer printed circuit board, there is a multilayer printed circuit board provided with a power source layer, a ground layer, and an insulating layer provided therebetween. In such a multilayer printed circuit board, since the power supply layer and the ground layer behave as parallel plates, there is a problem that radiation noise increases near the resonance frequency.

【0003】上記問題を解決するための多層プリント回
路基板が、特開平11−340629号公報に開示され
ている。
A multilayer printed circuit board for solving the above problem is disclosed in Japanese Patent Laid-Open No. 11-340629.

【0004】特開平11−340629号公報の多層プ
リント回路基板は、グラウンド用導体層と電源用導体層
とで信号線を挟む構造のプリント回路板において、電源
用導体層を分割し、かつ分割した電源用導体層間をイン
ダクタンス性素子で接続している。これにより、上記グ
ラウンド用導体層と電源用導体層とが構成する平行平板
では、信号線により給電されたモードによる共振周波数
が変化する、あるいは、グラウンド用導体層と電源用導
体層との間に誘起される電磁界が減衰するので、放射ノ
イズが減少する。
The multilayer printed circuit board disclosed in JP-A-11-340629 is a printed circuit board having a structure in which a signal line is sandwiched between a ground conductor layer and a power conductor layer, and the power conductor layer is divided and divided. Inductance elements connect the power supply conductor layers. As a result, in the parallel plate formed by the conductor layer for ground and the conductor layer for power supply, the resonance frequency changes depending on the mode fed by the signal line, or between the conductor layer for ground and the conductor layer for power supply. Radiated noise is reduced as the induced electromagnetic field is attenuated.

【0005】[0005]

【発明が解決しようとする課題】ところで、特開平11
−340629号公報の多層プリント回路基板によれ
ば、電源用導体層の分割は、グラウンド用導体層と電源
用導体層とで挟まれている信号層の信号線の引き回しに
依存している。この場合、上記多層プリント回路基板に
集積回路素子を実装し、この集積回路素子のスイッチン
グを行うと、貫通電流が集積回路素子の電源端子から多
層プリント回路基板を介して集積回路素子のグランド端
子に流れる。このような貫通電流が、グラウンド用導体
層と電源用導体層とを平行平板として励振するため、放
射ノイズが高くなるという問題がある。すなわち、上記
多層プリント回路基板では、放射ノイズの低減効果が低
いという問題がある。
By the way, Japanese Unexamined Patent Application Publication No. H11-11
According to the multilayer printed circuit board of JP-A-340629, the division of the power conductor layer depends on the routing of the signal line of the signal layer sandwiched between the ground conductor layer and the power conductor layer. In this case, when the integrated circuit element is mounted on the multilayer printed circuit board and the integrated circuit element is switched, a through current flows from the power supply terminal of the integrated circuit element to the ground terminal of the integrated circuit element through the multilayer printed circuit board. Flowing. Since such a shoot-through current excites the ground conductor layer and the power conductor layer as parallel flat plates, there is a problem that radiation noise increases. That is, the above-mentioned multilayer printed circuit board has a problem that the effect of reducing radiation noise is low.

【0006】そこで、本発明の目的は、放射ノイズの低
減効果を高めることができる多層プリント回路基板およ
びそれを備えた多層プリント回路基板装置を提供するこ
とにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer printed circuit board and a multilayer printed circuit board device having the same, which can enhance the effect of reducing radiation noise.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明の多層プリント回路基板は、電源層と、グラ
ンド層と、上記電源層と上記グランド層との間に設けら
れた絶縁層とを備え、表裏面の少なくとも一方に集積回
路素子が実装される多層プリント回路基板において、上
記電源層は複数の分割電源層からなっていて、上記分割
電源層の形状は、上記分割電源層の各々に接続されるべ
き上記集積回路素子の立ち上がり時間に依存した形状に
なっていることを特徴としている。
To achieve the above object, a multilayer printed circuit board according to the present invention comprises a power supply layer, a ground layer, and an insulating layer provided between the power supply layer and the ground layer. In the multilayer printed circuit board having an integrated circuit element mounted on at least one of the front and back surfaces, the power supply layer is composed of a plurality of divided power supply layers, and the shape of the divided power supply layer is each of the divided power supply layers. It is characterized in that it has a shape depending on the rise time of the integrated circuit element to be connected to.

【0008】上記構成の多層プリント回路基板によれ
ば、上記電源層が複数の分割電源層からなることによ
り、電源層とグランド層との間の共振周波数が高域にシ
フトする。このとき、上記分割電源層の形状が、分割電
源層の各々に接続されるべき集積回路素子の立ち上がり
時間に依存した形状になっているので、カットオフ周波
数以上に電源層とグランド層との間の共振周波数がシフ
トする。その結果、不要な放射ノイズが低減され、放射
ノイズの低減効果を高めることができる。
According to the multilayer printed circuit board having the above structure, the power supply layer is composed of a plurality of divided power supply layers, so that the resonance frequency between the power supply layer and the ground layer is shifted to a high frequency band. At this time, since the shape of the divided power supply layer depends on the rise time of the integrated circuit element to be connected to each of the divided power supply layers, the voltage between the power supply layer and the ground layer is higher than the cutoff frequency. The resonance frequency of is shifted. As a result, unnecessary radiation noise is reduced, and the radiation noise reduction effect can be enhanced.

【0009】一実施形態の多層プリント回路基板は、上
記複数の分割電源層は互いに導体で接続されている。
In the multilayer printed circuit board according to one embodiment, the plurality of divided power supply layers are connected to each other by conductors.

【0010】上記実施形態の多層プリント回路基板によ
れば、上記複数の分割電源層は互いに導体で接続されて
いるので、複数の分割電源層のうちの1つを例えば電源
装置に接続するだけで、複数の分割電源層の全てに電源
を供給することができる。
According to the multilayer printed circuit board of the above embodiment, since the plurality of divided power supply layers are connected to each other by the conductors, it is only necessary to connect one of the plurality of divided power supply layers to, for example, the power supply device. Power can be supplied to all of the plurality of divided power supply layers.

【0011】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が矩形状であり、上記分割電源層の
長辺の長さL1が次式(1) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たしている。
In the multilayer printed circuit board according to one embodiment, the divided power supply layer has a rectangular shape, and the long side length L1 of the divided power supply layer is expressed by the following equation (1). ε r : Relative permittivity of the insulating layer T r : Satisfies the signal rise time of the integrated circuit element.

【0012】上記実施形態の多層プリント回路基板によ
れば、上記分割電源層の形状が矩形状であり、その分割
電源層の長辺の長さL1が式(1)を満たすから、放射
ノイズの低減効果を確実に高めることができる。
According to the multilayer printed circuit board of the above-described embodiment, the divided power supply layer has a rectangular shape, and the length L1 of the long side of the divided power supply layer satisfies the expression (1). The reduction effect can be surely enhanced.

【0013】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が多角形状であり、上記分割電源層
の外周の長さL2が次式(2) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たしている。
In the multilayer printed circuit board according to one embodiment, the divided power supply layer has a polygonal shape, and the outer peripheral length L2 of the divided power supply layer is expressed by the following equation (2). ε r : Relative permittivity of the insulating layer T r : Satisfies the signal rise time of the integrated circuit element.

【0014】上記実施形態の多層プリント回路基板によ
れば、上記分割電源層の形状が多角形状であり、その分
割電源層の外周の長さL2が式(2)を満たすから、放
射ノイズの低減効果を確実に高めることができる。
According to the multilayer printed circuit board of the above-described embodiment, the divided power supply layer has a polygonal shape, and the outer peripheral length L2 of the divided power supply layer satisfies the expression (2). The effect can be surely enhanced.

【0015】また、本発明の多層プリント回路基板装置
は、上記多層プリント回路基板と、この多層プリント回
路基板の表裏面の少なくとも一方に実装された上記集積
回路素子とを備えたことを特徴としている。
Further, the multilayer printed circuit board device of the present invention is characterized by including the multilayer printed circuit board and the integrated circuit element mounted on at least one of the front and back surfaces of the multilayer printed circuit board. .

【0016】上記構成の多層プリント回路基板装置によ
れば、上記多層プリント回路基板を備えているので、カ
ットオフ周波数以上に電源層とグランド層との間の共振
周波数がシフトする。その結果、不要な放射ノイズが低
減され、放射ノイズの低減効果を高めることができる。
According to the multilayer printed circuit board device having the above structure, since the multilayer printed circuit board is provided, the resonance frequency between the power supply layer and the ground layer shifts above the cutoff frequency. As a result, unnecessary radiation noise is reduced, and the radiation noise reduction effect can be enhanced.

【0017】[0017]

【発明の実施の形態】以下、本発明の多層プリント回路
基板およびそれを備えた多層プリント回路基板装置を図
示の実施の形態により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer printed circuit board of the present invention and a multilayer printed circuit board device having the same will be described in detail below with reference to the embodiments shown in the drawings.

【0018】図1は本発明の実施の一形態の多層プリン
ト回路基板装置の模式断面図であり、図2は上記多層プ
リント回路基板装置を上方から見た模式平面図である。
FIG. 1 is a schematic sectional view of a multilayer printed circuit board device according to an embodiment of the present invention, and FIG. 2 is a schematic plan view of the multilayer printed circuit board device as seen from above.

【0019】上記多層プリント回路基板装置は、図1、
図2に示すように、多層プリント回路基板10と、この
多層プリント回路基板10の表面(図1中の上側の面)
に実装された複数の集積回路素子20とを備えている。
The above-mentioned multilayer printed circuit board device is shown in FIG.
As shown in FIG. 2, the multilayer printed circuit board 10 and the surface of the multilayer printed circuit board 10 (the upper surface in FIG. 1)
And a plurality of integrated circuit elements 20 mounted on.

【0020】上記多層プリント回路基板10は、表側
(図1中の上側)から順に、信号層11、グランド層1
2、電源層13および信号層14を具備している。これ
らの各層間には絶縁層15を設けている。
The multilayer printed circuit board 10 has a signal layer 11 and a ground layer 1 in order from the front side (upper side in FIG. 1).
2, a power supply layer 13 and a signal layer 14 are provided. An insulating layer 15 is provided between these layers.

【0021】上記集積回路素子20は、信号層11に接
続され、同一パッケージ内にグランド端子22および電
源端子23を有している。上記グランド端子22はスル
ーホール24を介してグランド層12に接続し、電源端
子23はスルーホール25を介して電源層13に接続し
ている。
The integrated circuit element 20 is connected to the signal layer 11 and has a ground terminal 22 and a power supply terminal 23 in the same package. The ground terminal 22 is connected to the ground layer 12 via a through hole 24, and the power supply terminal 23 is connected to the power supply layer 13 via a through hole 25.

【0022】また、上記電源層13は、図3に示すよう
に、3つの分割電源層30A,30B,30Cからなっ
ている。図3中の×印は、スルーホール25が接続され
る箇所を示している。
The power supply layer 13 is composed of three divided power supply layers 30A, 30B and 30C as shown in FIG. The X mark in FIG. 3 indicates a portion to which the through hole 25 is connected.

【0023】次に、分割電源層の形状と放射ノイズとの
関係について説明する。
Next, the relationship between the shape of the divided power supply layer and the radiation noise will be described.

【0024】上記集積回路素子20のスイッチング動作
時に、電源端子23から多層プリント回路基板10を介
してグランド端子22に貫通電流が流れる。この貫通電
流がグランド層12と電源層13とを平行平板として励
振させ、放射ノイズが高くなる。特に共振周波数近傍で
は放射ノイズが高くなる。その共振周波数は電源層13
とグランド層12との平面形状に依存しており、複数の
分割電源層で電源層を構成することにより、共振周波数
を高域にシフトさせることができる。
During the switching operation of the integrated circuit element 20, a through current flows from the power supply terminal 23 to the ground terminal 22 via the multilayer printed circuit board 10. This through current excites the ground layer 12 and the power supply layer 13 as a parallel plate, and the radiation noise increases. Especially in the vicinity of the resonance frequency, the radiation noise becomes high. The resonance frequency is the power supply layer 13
It depends on the planar shape of the ground layer 12 and the ground layer 12, and the resonance frequency can be shifted to a high frequency band by configuring the power layer with a plurality of divided power layers.

【0025】上記集積回路素子20のクロックの立ち上
がり時間をTとしたとき、貫通電流の高周波成分の周
波数特性は、減衰率が−20dBから−40dBに変化
する点で十分に高周波成分が減衰している。変化点のカ
ットオフ周波数fは次式(3)で表される値になる。
Assuming that the rise time of the clock of the integrated circuit device 20 is Tr , the frequency characteristic of the high frequency component of the through current is such that the high frequency component is sufficiently attenuated at the point that the attenuation rate changes from -20 dB to -40 dB. ing. The cutoff frequency f at the change point has a value represented by the following equation (3).

【0026】また、上記多層プリント回路基板10の絶
縁層15の誘電率をεとすると、カットオフ周波数f
における波長λは次式(4)で表される値になる。
When the dielectric constant of the insulating layer 15 of the multilayer printed circuit board 10 is ε r , the cutoff frequency f
The wavelength λ at is a value represented by the following equation (4).

【0027】上記分割電源層の形状が矩形状の場合、一
番低い周波数の共振は分割電源層の長辺の長さL1が半
波長と一致した周波数で生じる。従って、上記分割電源
層の長辺の長さL1が次式(5)を満たせば、電源層1
3とグランド層12との間の共振周波数における貫通電
流の高周波成分が十分減衰して、放射ノイズを低減する
ことができる。
When the split power supply layer has a rectangular shape, resonance at the lowest frequency occurs at a frequency where the long side length L1 of the split power supply layer is equal to a half wavelength. Therefore, if the long side length L1 of the divided power supply layer satisfies the following expression (5), the power supply layer 1
The high frequency component of the through current at the resonance frequency between the antenna 3 and the ground layer 12 is sufficiently attenuated, and the radiation noise can be reduced.

【0028】また、上記分割電源層の形状が多角形状で
ある場合、電源層の外周の長さL2が次式(6)を満た
せば、電源層とグランド層12との間の共振周波数にお
ける貫通電流の高周波成分が十分減衰して、放射ノイズ
を低減することができる。
When the divided power supply layer has a polygonal shape, if the outer peripheral length L2 of the power supply layer satisfies the following expression (6), the penetration at the resonance frequency between the power supply layer and the ground layer 12 is performed. The high frequency component of the current is sufficiently attenuated, and the radiation noise can be reduced.

【0029】また、上記集積回路素子20の電源端子2
3に接続している分割電源層30A,30B,30Cが
上記式(5)または式(6)を満たしていない場合は、
電源分割層を分割する。この分割を複数の分割電源層の
全てについて行うことにより、電源層とグランド層12
との間の共振周波数を貫通電流の高周波成分が十分減衰
している周波数に移動させることができ、放射ノイズを
低減することができる。
Further, the power supply terminal 2 of the integrated circuit element 20.
When the divided power supply layers 30A, 30B, 30C connected to 3 do not satisfy the above formula (5) or formula (6),
Divide the power division layer. By performing this division for all of the plurality of divided power supply layers, the power supply layer and the ground layer 12
The resonance frequency between and can be moved to a frequency where the high frequency component of the through current is sufficiently attenuated, and the radiation noise can be reduced.

【0030】上述した放射ノイズの低減効果は、グラン
ド層と電源層とを有するプリント回路基板であれば、4
層より多い層数のプリント回路基板においても得ること
ができる。
If the printed circuit board having the ground layer and the power supply layer has the above-described effect of reducing the radiation noise, the effect of reducing the radiation noise is 4
It can also be obtained in printed circuit boards with more layers than layers.

【0031】次に、シミュレーション解析により放射ノ
イズの低減効果の確認を行った。このシミュレーション
解析は、多層プリント回路基板10の電源/グランド層
を容量C、インダクタンスLおよび抵抗Rの集中定数回
路で表現した等価回路モデルを採用した。図4に上記等
価回路モデルを示す。ここでは、電源層とグランド層と
の両層を正方領域に分割し、各領域の持つC、L、R値
を以下の式で計算した。
Next, the effect of reducing radiation noise was confirmed by simulation analysis. This simulation analysis employs an equivalent circuit model in which the power supply / ground layer of the multilayer printed circuit board 10 is represented by a lumped constant circuit of a capacitance C, an inductance L and a resistance R. FIG. 4 shows the equivalent circuit model. Here, both the power supply layer and the ground layer were divided into square areas, and the C, L, and R values of each area were calculated by the following formula.

【0032】ここで、ε、μ、l、d、ρ、tはそれぞ
れ電源/グランド層間の絶縁層の誘電率、電源/グラン
ド層間の絶縁層の透磁率、分割領域の一辺の長さ、電源
/グランド層間の絶縁層の厚さ、電源/グランド導体の
抵抗率、電源/グランド導体の厚さである。
Here, ε, μ, 1, d, ρ, and t are the permittivity of the insulating layer between the power / ground layers, the magnetic permeability of the insulating layer between the power / ground layers, the length of one side of the divided region, and the power source, respectively. / Thickness of insulating layer between ground layers, resistivity of power supply / ground conductor, thickness of power supply / ground conductor.

【0033】上記シミュレーション解析周波数の上限を
1GHzとし、シミュレーション解析波長の10分の1
以下となるよう基板をl=10mmで分割し、等価回路
を構成した。
The upper limit of the simulation analysis frequency is set to 1 GHz, and 1/10 of the simulation analysis wavelength is set.
The substrate was divided by l = 10 mm to form the equivalent circuit as follows.

【0034】SPICEシミュレーションにより、基板
上の観測点におけるSパラメータの反射特性S11を算
出した。この反射特性S11は、観測点への入射波のう
ち反射された波の割合を表している。また、電源層とグ
ランド層との間で共振がおこると、観測点のインピーダ
ンスが低くなり、入射波の一部が放射されるため、S
11が小さくなる。
Substrate by SPICE simulation
S-parameter reflection characteristics S at the upper observation point11Calculate
I put it out. This reflection characteristic S11Is the wave incident on the observation point
The ratio of reflected waves is shown. Also, the power layer and
When resonance occurs with the land layer, the impeder at the observation point
Since the impedance becomes low and a part of the incident wave is radiated, S
11Becomes smaller.

【0035】そして、例えば、クロック信号の立ち上が
り時間Tを800ps、絶縁層の比誘電率εを4.
6とする。この場合、カットオフ周波数fは約400M
Hzとなり、波長λは約350mmとなる。このよう
に、上記カットオフ周波数fの波長λが約350mmで
ある場合、図5に示す矩形状の電源層113は長辺の長
さは240mmであるから、上記式(5)を満たさな
い。
Then, for example, the rising time T r of the clock signal is 800 ps and the relative permittivity ε r of the insulating layer is 4.
6 In this case, the cutoff frequency f is about 400M
Hz and the wavelength λ is about 350 mm. As described above, when the wavelength λ of the cutoff frequency f is about 350 mm, the rectangular power supply layer 113 shown in FIG. 5 has a long side length of 240 mm, which does not satisfy the formula (5).

【0036】図7に、図5中の×印(スルーホールが接
続する箇所)を観測点としたS11のシミュレーション
解析値を示す。図7から確認できるように、一番低い周
波数の共振周波数(以下、「第1共振周波数」と言う)
が約295MHzである。このとき、図5中のどの×印
を観測点として選んでも、第1共振周波数は同じ値の約
295MHzになる。この場合、第1共振周波数(29
5MHz)がカットオフ周波数f(400MHz)より
低い周波数であるので、貫通電流の高周波成分が十分減
衰せず、第1共振周波数付近で放射ノイズが増大する。
FIG. 7 shows the simulation analysis value of S 11 with the X mark (the place where the through hole is connected) in FIG. 5 as the observation point. As can be seen from FIG. 7, the lowest resonance frequency (hereinafter referred to as “first resonance frequency”)
Is about 295 MHz. At this time, no matter which X mark in FIG. 5 is selected as an observation point, the first resonance frequency becomes the same value of about 295 MHz. In this case, the first resonance frequency (29
5 MHz) is a frequency lower than the cut-off frequency f (400 MHz), the high frequency component of the through current is not sufficiently attenuated, and the radiation noise increases near the first resonance frequency.

【0037】図5に示す電源層113では上記式(5)
を満たさないので、矩形状の電源層113を分割して、
図6に示すように、2つの矩形状の分割電源層130
A,130Bを形成する。この矩形状の分割電源層13
0Aおよび分割電源層130Bの長辺の長さは150m
mであるから、上記式(5)を満たす。
In the power supply layer 113 shown in FIG. 5, the above equation (5) is used.
Is not satisfied, the rectangular power supply layer 113 is divided into
As shown in FIG. 6, two rectangular divided power supply layers 130 are provided.
A and 130B are formed. This rectangular divided power supply layer 13
0A and the long side of the divided power supply layer 130B have a length of 150 m.
Since m, the above formula (5) is satisfied.

【0038】図8に、上記分割電源層130AのS11
のシミュレーション解析値を示す。図8から確認できる
ように、上記電源層113を分割して、分割電源層13
0A,130Bを形成することにより、第1共振周波数
が295MHzから470MHzに移動している。そし
て、図8に示す第1共振周波数(470MHz)はカッ
トオフ周波数f(400MHz)より高い周波数になっ
ている。また、上記分割電源層130A,130Bはと
もに同じ形状のため、共振周波数は同じ値になる。従っ
て、上記分割電源層130A,130Bにおける第1共
振周波数(470MHz)がカットオフ周波数f(40
0MHz)より高いため、貫通電流の高周波成分が十分
減衰して、放射ノイズを低減することができる。
FIG. 8 shows S 11 of the divided power supply layer 130A.
The simulation analysis value of is shown. As can be seen from FIG. 8, the power supply layer 113 is divided into the divided power supply layers 13
By forming 0A and 130B, the first resonance frequency is moved from 295 MHz to 470 MHz. The first resonance frequency (470 MHz) shown in FIG. 8 is higher than the cutoff frequency f (400 MHz). Further, since the divided power supply layers 130A and 130B have the same shape, the resonance frequency has the same value. Therefore, the first resonance frequency (470 MHz) in the divided power supply layers 130A and 130B is the cutoff frequency f (40
0 MHz), the high frequency component of the through current is sufficiently attenuated, and the radiation noise can be reduced.

【0039】また、上記カットオフ周波数fの波長λが
約350mmである場合、図9に示す多角形状の電源層
213の外周の長さは560mmであるから、上記式
(6)を満たさない。
Further, when the wavelength λ of the cutoff frequency f is about 350 mm, the outer peripheral length of the polygonal power supply layer 213 shown in FIG. 9 is 560 mm, and therefore the above expression (6) is not satisfied.

【0040】図11に、図9中の×印(スルーホールが
接続する箇所)を観測点としたS のシミュレーショ
ン解析値を示す。図11から、第1共振周波数が約36
5MHzであることが確認できる。この場合、第1共振
周波数(365MHz)がカットオフ周波数f(400
MHz)より低いため、貫通電流の高周波成分が十分減
衰せず、第1共振周波数付近で放射ノイズが増大する。
FIG. 11 shows the simulation analysis value of S 1 1 with the X mark (the place where the through hole is connected) in FIG. 9 as the observation point. From FIG. 11, the first resonance frequency is about 36.
It can be confirmed that the frequency is 5 MHz. In this case, the first resonance frequency (365 MHz) is equal to the cutoff frequency f (400
MHz), the high frequency component of the through current is not sufficiently attenuated, and the radiation noise increases near the first resonance frequency.

【0041】図9に示す電源層213は上記式(6)を
満たさないので、多角形状の電源層213を分割して、
図10に示すように、矩形状の分割電源層230Aと多
角形状の分割電源層230Bとを形成する。その結果、
上記矩形状の分割電源層230Aの長辺の長さは100
mmとなって、上記式(5)を満たす。また、上記多角
形状の分割電源層230Bは外周の長さが320mmと
なって、上記式(6)を満たす。
Since the power supply layer 213 shown in FIG. 9 does not satisfy the above equation (6), the polygonal power supply layer 213 is divided into
As shown in FIG. 10, a rectangular divided power supply layer 230A and a polygonal divided power supply layer 230B are formed. as a result,
The long side of the rectangular divided power supply layer 230A has a length of 100.
mm, which satisfies the above formula (5). Further, the polygonal divided power supply layer 230B has an outer circumference of 320 mm, which satisfies the above expression (6).

【0042】図12に上記分割電源層230AのS11
のシミュレーション解析値を示し、図13に上記分割電
源層230BのS11のシミュレーション解析値を示
す。
FIG. 12 shows S 11 of the divided power supply layer 230A.
And the simulation analysis value of S 11 of the divided power supply layer 230B is shown in FIG.

【0043】図12では第1共振周波数が約690MH
z、図13では第1共振周波数が約625MHzになっ
ていることが確認できる。このように、上記多角形状の
電源層213を分割して、図10に示すように、矩形状
の分割電源層230Aと多角形状の分割電源層230B
とを形成することにより、第1共振周波数がカットオフ
周波数f(400MHz)より高くなる。その結果、貫
通電流の高周波成分が十分減衰して、放射ノイズを低減
することができる。
In FIG. 12, the first resonance frequency is about 690 MH.
It can be confirmed that the first resonance frequency is about 625 MHz in FIG. In this way, the polygonal power supply layer 213 is divided, and as shown in FIG. 10, the rectangular power supply layer 230A and the polygonal power supply layer 230B are divided.
By forming and, the first resonance frequency becomes higher than the cutoff frequency f (400 MHz). As a result, the high frequency component of the through current is sufficiently attenuated, and the radiation noise can be reduced.

【0044】上記実施の形態では、多層プリント回路基
板10の表面(図1中の上側の面)に集積回路素子20
を実装していたが、多層プリント回路基板10の裏面
(図1中の下側の面)に集積回路素子20を実装しても
よいし、または、多層プリント回路基板10の表裏面の
両方に集積回路素子を実装してもよい。要するに、上記
多層プリント回路基板10の表裏面の少なくとも一方に
集積回路素子を実装すればよい。
In the above embodiment, the integrated circuit element 20 is provided on the surface (upper surface in FIG. 1) of the multilayer printed circuit board 10.
Although the integrated circuit element 20 may be mounted on the back surface (lower surface in FIG. 1) of the multilayer printed circuit board 10, or on both the front and back surfaces of the multilayer printed circuit board 10. Integrated circuit elements may be implemented. In short, the integrated circuit element may be mounted on at least one of the front and back surfaces of the multilayer printed circuit board 10.

【0045】上記集積回路素子としては、例えばICや
LSIなどがあり、具体的には例えば水晶クロック発振
器などがある。
The integrated circuit device may be an IC or LSI, for example, and may be a crystal clock oscillator or the like.

【0046】また、上記実施の形態では、分割電源層3
0A,30B,30Cは互いに接続されていなかった
が、分割電源層30A,30B,30Cを互いに導体で
接続してもよい。この場合、上記分割電源層30A,3
0B,30Cのうちの1つを例えば電源装置に接続する
だけで、分割電源層30A,30B,30Cの全てに電
源を供給することができる。
In the above embodiment, the divided power supply layer 3 is used.
Although 0A, 30B and 30C are not connected to each other, the divided power supply layers 30A, 30B and 30C may be connected to each other by a conductor. In this case, the divided power supply layers 30A, 3
Power can be supplied to all of the divided power supply layers 30A, 30B, and 30C by simply connecting one of the 0B and 30C to a power supply device, for example.

【0047】[0047]

【発明の効果】以上より明らかなように、本発明の多層
プリント回路基板は、電源層を構成する複数の分割電源
層の形状が、分割電源層の各々に接続されるべき集積回
路素子の立ち上がり時間に依存した形状になっているの
で、電源層とグランド層との間の共振周波数がカットオ
フ周波数以上にシフトして、放射ノイズの低減効果を高
めることができる。
As is apparent from the above, in the multilayer printed circuit board according to the present invention, the shape of the plurality of divided power supply layers constituting the power supply layer is such that the integrated circuit element to be connected to each of the divided power supply layers rises. Since the shape depends on time, the resonance frequency between the power supply layer and the ground layer shifts to the cutoff frequency or higher, and the effect of reducing radiation noise can be enhanced.

【0048】一実施形態の多層プリント回路基板は、上
記複数の分割電源層が互いに導体で接続されているの
で、複数の分割電源層のうちの1つを例えば電源装置に
接続するだけで、複数の分割電源層の全てに電源を供給
することができる。
In the multilayer printed circuit board according to one embodiment, since the plurality of divided power supply layers are connected to each other by conductors, a plurality of divided power supply layers can be connected to, for example, a power supply device. Power can be supplied to all of the divided power supply layers.

【0049】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が矩形である場合、上記分割電源層
の長辺の長さL1が次式(1) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たしているので、放射ノイズの低減効果を確実に高
めることができる。
In the multilayer printed circuit board according to one embodiment, when the divided power supply layer has a rectangular shape, the long side length L1 of the divided power supply layer is expressed by the following equation (1). ε r : Relative permittivity T r of the insulating layer: Since the rise time of the signal of the integrated circuit element is satisfied, the effect of reducing radiation noise can be surely enhanced.

【0050】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が多角形である場合、上記分割電源
層の外周の長さL2が次式(2) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たしているので、放射ノイズの低減効果を確実に高
めることができる。
In the multilayer printed circuit board according to one embodiment, when the divided power supply layer has a polygonal shape, the outer peripheral length L2 of the divided power supply layer is expressed by the following equation (2). ε r : Relative permittivity T r of the insulating layer: Since the rise time of the signal of the integrated circuit element is satisfied, the effect of reducing radiation noise can be surely enhanced.

【0051】また、本発明の多層プリント回路基板装置
は、上記多層プリント回路基板を備えているので、電源
層とグランド層との間の共振周波数がカットオフ周波数
以上にシフトして、放射ノイズの低減効果を高めること
ができる。
Further, since the multilayer printed circuit board device of the present invention is provided with the above-mentioned multilayer printed circuit board, the resonance frequency between the power supply layer and the ground layer shifts to the cutoff frequency or higher, and the radiation noise is reduced. The reduction effect can be enhanced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の一形態の多層プリント回路基
板装置の模式断面図である。
FIG. 1 is a schematic cross-sectional view of a multilayer printed circuit board device according to an embodiment of the present invention.

【図2】 図1の多層プリント回路基板装置の模式平面
図である。
FIG. 2 is a schematic plan view of the multilayer printed circuit board device of FIG.

【図3】 本発明の実施の一形態の多層プリント回路基
板の電源層の模式平面図である。
FIG. 3 is a schematic plan view of a power supply layer of the multilayer printed circuit board according to the embodiment of the present invention.

【図4】 電源/グランド層の等価回路モデルを示す図
である。
FIG. 4 is a diagram showing an equivalent circuit model of a power supply / ground layer.

【図5】 矩形形状の電源層の一例の模式平面図であ
る。
FIG. 5 is a schematic plan view of an example of a rectangular power supply layer.

【図6】 図5の電源層の分割後の一例を示す模式平面
図である。
FIG. 6 is a schematic plan view showing an example of the power supply layer of FIG. 5 after division.

【図7】 図5の電源層のS11のシミュレーション解
析結果のグラフを示す図である。
7 is a diagram showing a graph of a simulation analysis result of S 11 of the power supply layer of FIG.

【図8】 図6の分割電源層のS11のシミュレーショ
ン解析結果のグラフを示す図である。
8 is a diagram showing a graph of a simulation analysis result of S 11 of the divided power supply layer of FIG.

【図9】 多角形状の電源層の一例の模式平面図であ
る。
FIG. 9 is a schematic plan view of an example of a polygonal power supply layer.

【図10】 図9の電源層の分割後の一例を示す模式平
面図である。
FIG. 10 is a schematic plan view showing an example of the power supply layer of FIG. 9 after division.

【図11】 図9の電源層のS11のシミュレーション
解析結果のグラフを示す図である。
11 is a diagram showing a graph of S 11 simulation analysis results of the power supply layer of FIG. 9;

【図12】 図10の一方の分割電源層のS11のシミ
ュレーション解析結果のグラフを示す図である。
12 is a diagram showing a graph of a simulation analysis result of S 11 of one of the divided power supply layers in FIG.

【図13】 図10の他方の分割電源層のS11のシミ
ュレーション解析結果のグラフを示す図である。
13 is a diagram showing a graph of a simulation analysis result of S 11 of the other divided power supply layer in FIG.

【符号の説明】[Explanation of symbols]

10 多層プリント回路基板 12 グランド層 13 電源層 15 絶縁層 20 集積回路素子 30A,30B,30C 分割電源層 10 Multilayer printed circuit board 12 ground layer 13 Power layer 15 Insulation layer 20 integrated circuit elements 30A, 30B, 30C split power supply layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E321 AA17 AA33 GG09 5E346 AA12 AA15 AA35 AA41 BB03 BB04 BB07 BB15 CC01 CC31 FF45 HH01    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E321 AA17 AA33 GG09                 5E346 AA12 AA15 AA35 AA41 BB03                       BB04 BB07 BB15 CC01 CC31                       FF45 HH01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電源層と、グランド層と、上記電源層と
上記グランド層との間に設けられた絶縁層とを備え、表
裏面の少なくとも一方に集積回路素子が実装される多層
プリント回路基板において、 上記電源層は複数の分割電源層からなっていて、 上記分割電源層の形状は、上記分割電源層の各々に接続
されるべき上記集積回路素子の立ち上がり時間に依存し
た形状になっていることを特徴とする多層プリント回路
基板。
1. A multilayer printed circuit board comprising a power supply layer, a ground layer, and an insulating layer provided between the power supply layer and the ground layer, and an integrated circuit element being mounted on at least one of the front and back surfaces. In the above, the power supply layer is composed of a plurality of divided power supply layers, and the shape of the divided power supply layer is a shape depending on the rise time of the integrated circuit element to be connected to each of the divided power supply layers. A multilayer printed circuit board characterized by the above.
【請求項2】 請求項1に記載の多層プリント回路基板
において、 上記複数の分割電源層は互いに導体で接続されているこ
とを特徴とする多層プリント回路基板。
2. The multilayer printed circuit board according to claim 1, wherein the plurality of divided power supply layers are connected to each other by conductors.
【請求項3】 請求項1または2に記載の多層プリント
回路基板において、 上記分割電源層の形状が矩形状であり、上記分割電源層
の長辺の長さL1が次式(1) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たすことを特徴とする多層プリント回路基板。
3. The multilayer printed circuit board according to claim 1, wherein the divided power supply layer has a rectangular shape, and the long side length L1 of the divided power supply layer is expressed by the following equation (1). ε r : relative permittivity T r of the insulating layer: a multilayer printed circuit board characterized by satisfying the signal rise time of the integrated circuit element.
【請求項4】 請求項1または2に記載の多層プリント
回路基板において、 上記分割電源層の形状が多角形状であり、上記分割電源
層の外周の長さL2が次式(2) ε:上記絶縁層の比誘電率 T:上記集積回路素子の信号の立ち上がり時間 を満たすことを特徴とする多層プリント回路基板。
4. The multilayer printed circuit board according to claim 1, wherein the divided power supply layer has a polygonal shape, and the outer peripheral length L2 of the divided power supply layer is expressed by the following equation (2). ε r : relative permittivity T r of the insulating layer: a multilayer printed circuit board characterized by satisfying the signal rise time of the integrated circuit element.
【請求項5】 請求項1乃至4のいずれか1つに記載の
多層プリント回路基板と、この多層プリント回路基板の
表裏面の少なくとも一方に実装された上記集積回路素子
とを備えたことを特徴とする多層プリント回路基板装
置。
5. A multilayer printed circuit board according to any one of claims 1 to 4, and the integrated circuit device mounted on at least one of the front and back surfaces of the multilayer printed circuit board. Multilayer printed circuit board device.
JP2001364460A 2001-11-29 2001-11-29 Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board Pending JP2003163466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001364460A JP2003163466A (en) 2001-11-29 2001-11-29 Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001364460A JP2003163466A (en) 2001-11-29 2001-11-29 Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Publications (1)

Publication Number Publication Date
JP2003163466A true JP2003163466A (en) 2003-06-06

Family

ID=19174650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001364460A Pending JP2003163466A (en) 2001-11-29 2001-11-29 Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Country Status (1)

Country Link
JP (1) JP2003163466A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302885A (en) * 2004-04-08 2005-10-27 Daikin Ind Ltd Semiconductor circuit board and semiconductor circuit
JP2006186286A (en) * 2004-12-28 2006-07-13 Nec Toppan Circuit Solutions Inc Electronic device and printed wiring board
JP2006261479A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Multilayer printed circuit board and electronic equipment
WO2006134629A1 (en) 2005-06-13 2006-12-21 Daikin Industries, Ltd. Semiconductor circuit board and semiconductor circuit
JP2009141326A (en) * 2007-12-07 2009-06-25 Samsung Electro Mech Co Ltd Electromagnetic bandgap structure and printed circuit board
KR100918150B1 (en) * 2007-11-30 2009-09-17 다이킨 고교 가부시키가이샤 Semiconductor circuit board and semiconductor circuit
JP2011245683A (en) * 2010-05-25 2011-12-08 Kyocera Corp Thermal head
KR101109190B1 (en) * 2010-06-04 2012-01-30 삼성전기주식회사 A printed circuit board and a method of manufacturing the same
CN113411947A (en) * 2020-03-17 2021-09-17 纬颖科技服务股份有限公司 Circuit board
JP2022055049A (en) * 2020-09-28 2022-04-07 矢崎総業株式会社 Laminated circuit board device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302885A (en) * 2004-04-08 2005-10-27 Daikin Ind Ltd Semiconductor circuit board and semiconductor circuit
JP2006186286A (en) * 2004-12-28 2006-07-13 Nec Toppan Circuit Solutions Inc Electronic device and printed wiring board
JP4671333B2 (en) * 2005-03-18 2011-04-13 株式会社リコー Multilayer printed circuit board and electronic equipment
JP2006261479A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Multilayer printed circuit board and electronic equipment
WO2006134629A1 (en) 2005-06-13 2006-12-21 Daikin Industries, Ltd. Semiconductor circuit board and semiconductor circuit
US8130052B2 (en) 2005-06-13 2012-03-06 Daikin Industries Ltd. Semiconductor circuit board and semiconductor circuit
KR100918150B1 (en) * 2007-11-30 2009-09-17 다이킨 고교 가부시키가이샤 Semiconductor circuit board and semiconductor circuit
JP2009141326A (en) * 2007-12-07 2009-06-25 Samsung Electro Mech Co Ltd Electromagnetic bandgap structure and printed circuit board
JP2011245683A (en) * 2010-05-25 2011-12-08 Kyocera Corp Thermal head
KR101109190B1 (en) * 2010-06-04 2012-01-30 삼성전기주식회사 A printed circuit board and a method of manufacturing the same
CN113411947A (en) * 2020-03-17 2021-09-17 纬颖科技服务股份有限公司 Circuit board
CN113411947B (en) * 2020-03-17 2023-08-29 纬颖科技服务股份有限公司 circuit board
JP2022055049A (en) * 2020-09-28 2022-04-07 矢崎総業株式会社 Laminated circuit board device
JP7193510B2 (en) 2020-09-28 2022-12-20 矢崎総業株式会社 Laminated circuit board device

Similar Documents

Publication Publication Date Title
JP5088135B2 (en) Vertical signal path, printed circuit board having the same, and semiconductor package having the printed circuit board and a semiconductor element
JP3255151B2 (en) Multilayer printed circuit board
EP1964174B1 (en) Enhanced substrate using metamaterials
JP2010532590A (en) Transmission line design method using metamaterials
JP2010519777A (en) Improved noise isolation in high speed digital systems on packages and printed circuit boards (PCBs)
US7136028B2 (en) Applications of a high impedance surface
US20060255875A1 (en) Apparatus and method for waveguide to microstrip transition having a reduced scale backshort
US20090315649A1 (en) Differential transmission line including two transmission lines parallel to each other
US20080238581A1 (en) Circuit board microwave filters
JP2004320109A (en) High-frequency transmission line and high-frequency substrate
TW200810651A (en) Low-noise multilayered PCB
JP2003163466A (en) Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board
CN109935965A (en) Integral substrate gap waveguide ultra-wideband antenna
JP2005051331A (en) Coupling structure between microstrip line and dielectric waveguide
JP2006197021A (en) Semiconductor device
JP2004363392A (en) Printed wiring board and radio communication apparatus
WO2014136595A1 (en) Structure, circuit board, and electronic device
CN110994172B (en) Antenna housing based on wide stop band low frequency multilayer frequency selective surface
US11430587B2 (en) High frequency spiral termination
JP2008294809A (en) Stacked helical antenna
JP2015050678A (en) High frequency transmission line
JP5964785B2 (en) High frequency transmission line
US6703909B2 (en) Covering sheet, triplate line using the sheet, signal bus for computer using the sheet and covering structure of electronic circuit using the sheet
JPH09246681A (en) Printed-wiring board
CN111129757B (en) Half-mode microstrip antenna and electronic equipment