KR100918150B1 - Semiconductor circuit board and semiconductor circuit - Google Patents

Semiconductor circuit board and semiconductor circuit Download PDF

Info

Publication number
KR100918150B1
KR100918150B1 KR1020077028023A KR20077028023A KR100918150B1 KR 100918150 B1 KR100918150 B1 KR 100918150B1 KR 1020077028023 A KR1020077028023 A KR 1020077028023A KR 20077028023 A KR20077028023 A KR 20077028023A KR 100918150 B1 KR100918150 B1 KR 100918150B1
Authority
KR
South Korea
Prior art keywords
noise
semiconductor circuit
substrate
integrated circuit
board
Prior art date
Application number
KR1020077028023A
Other languages
Korean (ko)
Other versions
KR20080007395A (en
Inventor
다카시 오카노
마사야 니시무라
슈헤이 가와무라
Original Assignee
다이킨 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이킨 고교 가부시키가이샤 filed Critical 다이킨 고교 가부시키가이샤
Priority to KR1020077028023A priority Critical patent/KR100918150B1/en
Publication of KR20080007395A publication Critical patent/KR20080007395A/en
Application granted granted Critical
Publication of KR100918150B1 publication Critical patent/KR100918150B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은, 반도체 회로 기판 및 반도체 회로에 대해서 노이즈 대책을 효율적으로 행하는 것을 목적으로 한다. 그 구성은, 제어 기판(1)과 제어 기판(1)에 접속되는 반도체 회로(2)를 구비하고, 반도체 회로(2)는, 기판(21), 집적 회로군(22) 및 노이즈 대책 수단(23, 231)을 가지며, 제어 기판(1)으로부터 분리되어 있고, 집적 회로군(22)은, 노이즈 발생원이 되는 집적 회로(221)를 포함하고, 기판(21)은, 다층 적층 기판으로서, 집적 회로군(22)에서 발생하는 노이즈의 주파수를 고주파측으로 시프트시키며, 노이즈 대책 수단(23)은, 집적 회로군(22)과 제어 기판(1)의 사이에 접속되어, 노이즈의 고주파를 감쇠시키는 필터이다.An object of the present invention is to efficiently perform noise countermeasures for a semiconductor circuit board and a semiconductor circuit. The configuration includes a control board 1 and a semiconductor circuit 2 connected to the control board 1, and the semiconductor circuit 2 includes a substrate 21, an integrated circuit group 22, and a noise countermeasure unit ( 23, 231, separated from the control board 1, the integrated circuit group 22 includes an integrated circuit 221 serving as a noise source, and the substrate 21 is integrated as a multilayer laminate substrate. The frequency of the noise generated in the circuit group 22 is shifted toward the high frequency side, and the noise countermeasure 23 is connected between the integrated circuit group 22 and the control board 1 to attenuate the high frequency of the noise. to be.

Description

반도체 회로 기판 및 반도체 회로{SEMICONDUCTOR CIRCUIT BOARD AND SEMICONDUCTOR CIRCUIT}Semiconductor Circuit Boards and Semiconductor Circuits {SEMICONDUCTOR CIRCUIT BOARD AND SEMICONDUCTOR CIRCUIT}

본 발명은, 반도체 회로 기판 및 반도체 회로에 관한 것으로, 예를 들면 설계 기술에 적용할 수 있다. TECHNICAL FIELD This invention relates to a semiconductor circuit board and a semiconductor circuit. For example, it can apply to a design technique.

공기조절 기기 등에는, 그 동작을 제어하기 위해서, 예를 들면 반도체 회로 기판이 설치되어 있다. 종래의 반도체 회로 기판은, 집적 회로군, 그 제어 회로, 전원 회로 등을 동일한 기판 상에 형성하고 있었다. 집적 회로군은, 예를 들면 고속 스위칭 소자나 송신/수신 회로 등을 포함한다. 제어 회로는, 예를 들면 마이크로 프로세서 등을 포함하고, 집적 회로군을 제어한다. 전원 회로는, 집적 회로군에 전원을 공급한다. In order to control the operation | movement of an air conditioner etc., a semiconductor circuit board is provided, for example. In a conventional semiconductor circuit board, an integrated circuit group, its control circuit, a power supply circuit, and the like are formed on the same board. The integrated circuit group includes, for example, a high speed switching element, a transmission / reception circuit, or the like. The control circuit includes, for example, a microprocessor and controls an integrated circuit group. The power supply circuit supplies power to the integrated circuit group.

또한, 방사 노이즈를 시뮬레이션하는 기술이 특허문헌 1에 개시되어 있다. 또, 페라이트 비즈나 코일 등의 인덕터와, 바이패스 콘덴서를 사용함으로써, 전원에서 발생하는 노이즈를 저감하는 기술이 비특허문헌 1에 소개되어 있다. 전자기기의 구조를 다층 적층 기판으로 함으로써, 전자기기에서 발생하는 노이즈를 저감하는 기술이 비특허문헌 2에 소개되어 있다. In addition, Patent Document 1 discloses a technique for simulating radiation noise. Moreover, the technique which reduces the noise which generate | occur | produces in a power supply by using an inductor, such as a ferrite bead, a coil, and a bypass capacitor is introduced by the nonpatent literature 1. Non-patent document 2 introduces the technique which reduces the noise which arose in an electronic device by making the structure of an electronic device into a multilayer laminated substrate.

특허문헌 1 : 일본국 특개평 6-309420호 공보 Patent Document 1: Japanese Patent Application Laid-Open No. 6-309420

비특허문헌 2 :「트랜지스터 기술」, CQ 출판, 2001년 10월호, p202Non Patent Literature 2: Transistor Technology, CQ Publications, October 2001, p202

비특허문헌 2 : 야마자키 세이이치 저, 「노이즈 대책 Q&A 101문」, 시스템 총연, p88-89[Non-Patent Document 2] Seichi Yamaza, `` Noise Countermeasures Q & A 101 '', Total System, p88-89

최근에는, 공기조절 기기 등의 고성능화에 따라, 반도체 회로 기판에서의 처리 속도, 예를 들면 고속 스위칭 소자의 스위칭 속도가 고속화되어 있다. 한편, 처리 속도의 고속화에 따라, 고속 스위칭 소자 등으로부터 불필요 노이즈가 발생한다. 불필요 노이즈는, 반도체 회로 기판 내의 다른 회로나, 공기조절 기기 등의 주변에 배치된 장치에 영향을 미칠 가능성이 있다. In recent years, with the increase in the performance of air conditioners and the like, the processing speed in a semiconductor circuit board, for example, the switching speed of a high speed switching element, has been increased. On the other hand, as the processing speed is increased, unnecessary noise is generated from the high speed switching element or the like. Unnecessary noise may affect other circuits in the semiconductor circuit board and devices arranged around the air conditioner and the like.

그래서, 예를 들면 상기한 비특허문헌 1이나 비특허문헌 2에서 소개되는 기술에 의해 노이즈가 저감된다. 그러나, 종래의 반도체 회로 기판에서는, 동일한 기판 상에 각 회로가 형성되어 있었기 때문에, 반도체 회로 기판마다 노이즈 대책을 실시할 필요가 있었다. 이 때문에, 개발 비용이 드는 등의 문제가 생기고 있었다. Therefore, noise is reduced by the technique introduced by the said nonpatent literature 1 and the nonpatent literature 2, for example. However, in the conventional semiconductor circuit board, since each circuit was formed on the same board | substrate, it was necessary to implement the noise countermeasure for every semiconductor circuit board. For this reason, problems, such as development cost, have arisen.

또, 종래의 반도체 회로 기판에 대한 노이즈 대책은, 반도체 회로 기판의 설계의 후단에서 행해지는 경우가 많았다. 이 때문에, 필요해지는 노이즈 대책을 효율적으로 실시할 수 없었다. Moreover, the noise countermeasure against the conventional semiconductor circuit board was often performed after the design of a semiconductor circuit board. For this reason, the required noise countermeasure could not be implemented efficiently.

본 발명은, 상술한 사정을 감안하여 이루어진 것으로, 반도체 회로 기판에 대해서 노이즈 대책을 효율적으로 행하는 것, 또한 개발 비용 및 부품 비용을 저감하는 것을 목적으로 한다.This invention is made | formed in view of the above-mentioned situation, and an object of this invention is to efficiently carry out noise countermeasure with respect to a semiconductor circuit board, and to reduce development cost and component cost.

본 발명에 따른 제1 반도체 회로 기판은, 제어 기판(1)과, 상기 제어 기판에 접속되는 반도체 회로(2)를 구비하고, 상기 반도체 회로는, 기판(21)과, 상기 기판 상에 탑재되는 집적 회로군(22)과, 상기 기판 상에 탑재되는 노이즈 대책 수단(23)을 가지며, 상기 집적 회로군은, 노이즈 발생원이 되는 집적 회로(221)를 포함하고, 상기 제어 기판으로부터 분리하여 구성된다. The 1st semiconductor circuit board which concerns on this invention is equipped with the control board 1 and the semiconductor circuit 2 connected to the said control board, The said semiconductor circuit is mounted on the board | substrate 21 and the said board | substrate. An integrated circuit group 22 and noise countermeasures 23 mounted on the substrate are included, and the integrated circuit group includes an integrated circuit 221 serving as a noise source and is separated from the control board. .

본 발명에 따른 제2 반도체 회로 기판은, 제1 반도체 회로 기판으로서, 상기 노이즈 대책 수단(23)을 통해 상기 집적 회로군(22)과 상기 제어 기판(1)이 접속된다. In the second semiconductor circuit board according to the present invention, the integrated circuit group 22 and the control board 1 are connected through the noise countermeasure 23 as the first semiconductor circuit board.

본 발명에 따른 제3 반도체 회로 기판은, 제1 또는 제2 반도체 회로 기판으로서, 상기 기판(21)은, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판이다. The 3rd semiconductor circuit board which concerns on this invention is a 1st or 2nd semiconductor circuit board, The said board | substrate 21 is the 1st layer board | substrate 31 with which the said integrated circuit group 22 is mounted, and the said 1st It is a multilayer laminated substrate including a plurality of second layer substrates 32 and 33 which are inner layers with respect to the layer substrate and in which patterns with different fixed potentials are supplied.

본 발명에 따른 제4 반도체 회로 기판은, 제1 내지 제3 반도체 회로 기판 중 어느 하나로서, 상기 노이즈 대책 수단(23)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시킨다. The fourth semiconductor circuit board according to the present invention is any one of the first to third semiconductor circuit boards, and the noise countermeasure unit 23 attenuates high frequency components of noise generated in the integrated circuit group 22. .

본 발명에 따른 제5 반도체 회로 기판은, 제1 내지 제4 반도체 회로 기판 중 어느 하나로서, 상기 노이즈 대책 수단(23)은 필터이다. The fifth semiconductor circuit board according to the present invention is any one of the first to fourth semiconductor circuit boards, and the noise countermeasure 23 is a filter.

본 발명에 따른 제6 반도체 회로 기판은, 제1 반도체 회로 기판으로서, 상기 반도체 회로는, 상기 기판(21) 상에 탑재되는 제2 노이즈 대책 수단(231)을 더 갖고, 상기 기판(21)은, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판으로서, 상기 제2 노이즈 대책 수단을 통해 상기 집적 회로군과 상기 고정 전위가 공급되는 상기 패턴이 접속된다. A sixth semiconductor circuit board according to the present invention is a first semiconductor circuit board, and the semiconductor circuit further has second noise countermeasures 231 mounted on the board 21, and the board 21 is The first layer substrate 31 on which the integrated circuit group 22 is mounted, and the plurality of second layer substrates 32 having an inner layer with respect to the first layer substrate and having a pattern to which different fixed potentials are supplied are formed. A multi-layer laminated substrate comprising 33), wherein the integrated circuit group and the pattern to which the fixed potential is supplied are connected through the second noise countermeasure.

본 발명에 따른 제7 반도체 회로 기판은, 제6 반도체 회로 기판으로서, 상기 노이즈 대책 수단(23)은, 상기 고정 전위가 공급되는 상기 패턴과 접속된다. A seventh semiconductor circuit board according to the present invention is a sixth semiconductor circuit board, and the noise countermeasure unit 23 is connected to the pattern to which the fixed potential is supplied.

본 발명에 따른 제8 반도체 회로 기판은, 제6 또는 제7 반도체 회로 기판으로서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시킨다. An eighth semiconductor circuit board according to the present invention is a sixth or seventh semiconductor circuit board, and the noise countermeasures 23 and the second noise countermeasures 231 are generated by the integrated circuit group 22. Attenuate the high frequency components of noise.

본 발명에 따른 제9 반도체 회로 기판은, 제6 내지 제8 반도체 회로 기판 중 어느 하나로서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터이다. The ninth semiconductor circuit board according to the present invention is any one of the sixth to eighth semiconductor circuit boards, and the noise countermeasures 23 and the second noise countermeasures 231 are filters.

본 발명에 따른 제10 반도체 회로 기판은, 제1 내지 제9 반도체 회로 기판 중 어느 하나로서, 상기 집적 회로(221)는 고속 스위칭 소자를 포함한다. The tenth semiconductor circuit board according to the present invention is any one of the first to ninth semiconductor circuit boards, and the integrated circuit 221 includes a high speed switching element.

본 발명에 따른 제1 반도체 회로는, 제어 기판(1)에 접속 가능한 반도체 회로(2)로서, 기판(21)과, 상기 기판 상에 탑재되는 집적 회로군(22)과, 상기 기판 상에 탑재되는 노이즈 대책 수단(23)을 갖고, 상기 집적 회로군은, 노이즈 발생원이 되는 집적 회로(221)를 포함하며, 상기 제어 기판으로부터 분리하여 구성된다. The 1st semiconductor circuit which concerns on this invention is a semiconductor circuit 2 which can be connected to the control board | substrate 1, The board | substrate 21, The integrated circuit group 22 mounted on the said board | substrate, It mounts on the said board | substrate. The integrated circuit group includes an integrated circuit 221 serving as a noise generation source, and is separated from the control board.

본 발명에 따른 제2 반도체 회로는, 제1 반도체 회로로서, 상기 노이즈 대책 수단(23)을 통해 상기 집적 회로군(22)과 상기 제어 기판(1)이 접속 가능하다.In the second semiconductor circuit according to the present invention, the integrated circuit group 22 and the control board 1 can be connected as the first semiconductor circuit through the noise countermeasure 23.

본 발명에 따른 제3 반도체 회로는, 제1 또는 제2 반도체 회로로서, 상기 기판(21)은, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판이다. The 3rd semiconductor circuit which concerns on this invention is a 1st or 2nd semiconductor circuit, The said board | substrate 21 is the 1st layer board | substrate 31 with which the said integrated circuit group 22 is mounted, and the said 1st layer board | substrate. It is a multilayer laminated substrate including a plurality of second layer substrates 32 and 33 which are inner layers with respect to each other and which have patterns in which different fixed potentials are supplied.

본 발명에 따른 제4 반도체 회로는, 제1 내지 제3 반도체 회로 중 어느 하나로서, 상기 노이즈 대책 수단(23)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시킨다. The fourth semiconductor circuit according to the present invention is any one of the first to third semiconductor circuits, and the noise countermeasure 23 attenuates high frequency components of noise generated in the integrated circuit group 22.

본 발명에 따른 제5 반도체 회로는, 제1 내지 제4 반도체 회로 중 어느 하나로서, 상기 노이즈 대책 수단(23)은 필터이다. The fifth semiconductor circuit according to the present invention is any one of the first to fourth semiconductor circuits, and the noise countermeasure 23 is a filter.

본 발명에 따른 제6 반도체 회로는, 제1 반도체 회로로서, 상기 기판(21) 상에 탑재되는 제2 노이즈 대책 수단(231)을 더 갖고, 상기 기판(21)은, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판으로서, 상기 제2 노이즈 대책 수단을 통해 상기 집적 회로군과 상기 고정 전위가 공급되는 상기 패턴이 접속된다. The sixth semiconductor circuit according to the present invention further includes second noise countermeasures 231 mounted on the substrate 21 as a first semiconductor circuit, and the substrate 21 includes the integrated circuit group 22. ) Is a multilayer stack comprising a first layer substrate (31) on which is mounted, and a plurality of second layer substrates (32, 33) in which an inner layer is formed with respect to the first layer substrate, and patterns in which different fixed potentials are supplied. As the substrate, the integrated circuit group and the pattern to which the fixed potential is supplied are connected through the second noise countermeasure.

본 발명에 따른 제7 반도체 회로는, 제6 반도체 회로로서, 상기 노이즈 대책 수단(23)은, 상기 고정 전위가 공급되는 상기 패턴과 접속된다. A seventh semiconductor circuit according to the present invention is a sixth semiconductor circuit, and the noise countermeasure unit 23 is connected to the pattern to which the fixed potential is supplied.

본 발명에 따른 제8 반도체 회로는, 제6 또는 제7 반도체 회로로서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시킨다. An eighth semiconductor circuit according to the present invention is a sixth or seventh semiconductor circuit, and the noise countermeasures 23 and the second noise countermeasures 231 are used to control noise generated by the integrated circuit group 22. Attenuate high frequency components.

본 발명에 따른 제9 반도체 회로는, 제6 내지 제8 반도체 회로 중 어느 하나로서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터이다. The ninth semiconductor circuit according to the present invention is any one of the sixth to eighth semiconductor circuits, and the noise countermeasures 23 and the second noise countermeasures 231 are filters.

본 발명에 따른 제10 반도체 회로는, 제1 내지 제9 반도체 회로 중 어느 하나로서, 상기 집적 회로(221)는 고속 스위칭 소자를 포함한다.The tenth semiconductor circuit according to the present invention is any one of the first to ninth semiconductor circuits, and the integrated circuit 221 includes a high speed switching element.

(발명의 효과)(Effects of the Invention)

본 발명에 따른 제1 반도체 회로 기판에 의하면, 노이즈 발생원이 되는 집적 회로를 포함하는 집적 회로군과, 제어 기판을 분리함으로써, 노이즈 대책 수단에 의한 노이즈 제거로 제어 기판으로의 노이즈의 전파가 저감된다. 또한, 노이즈 대책 수단이 실시된 반도체 회로를 뒤에 부착하여, 반도체 회로 기판을 설계할 수 있기 때문에, 반도체 회로 기판에 대해서 노이즈 대책을 효율적으로 행할 수 있어, 개발 비용도 저감된다. According to the first semiconductor circuit board according to the present invention, by separating an integrated circuit group including an integrated circuit serving as a noise generation source and a control board, noise propagation by the noise countermeasure means reduces the propagation of noise to the control board. . In addition, since a semiconductor circuit board can be designed by attaching a semiconductor circuit subjected to noise countermeasure behind, a noise countermeasure can be efficiently performed on the semiconductor circuit board, and development costs are also reduced.

본 발명에 따른 제2 반도체 회로 기판 또는 제2 반도체 회로에 의하면, 집적 회로군에서 발생한 노이즈가 제어 기판으로 도달하기 전에, 노이즈 대책 수단에 의해 그 전파가 방해된다. According to the second semiconductor circuit board or the second semiconductor circuit according to the present invention, the propagation is interrupted by the noise countermeasure means before the noise generated in the integrated circuit group reaches the control board.

본 발명에 따른 제3 반도체 회로 기판 또는 제3 반도체 회로에 의하면, 반도체 회로에서 발생하는 노이즈의 주파수가 고주파측으로 시프트한다. 따라서, 노이즈 대책 수단이 제거하는 대상은, 노이즈의 고주파 성분으로 하면 충분하다. 따라서, 노이즈 대책 수단의 설계가 용이해진다. According to the third semiconductor circuit board or the third semiconductor circuit according to the present invention, the frequency of noise generated in the semiconductor circuit is shifted to the high frequency side. Therefore, the object to be removed by the noise countermeasures is sufficient as the high frequency component of the noise. Therefore, the design of the noise countermeasures becomes easy.

본 발명에 따른 제4 반도체 회로 기판 또는 제4 반도체 회로에 의하면, 반도체 회로로부터 고주파 노이즈가 전파되지 않는다. According to the fourth semiconductor circuit board or the fourth semiconductor circuit according to the present invention, high frequency noise does not propagate from the semiconductor circuit.

본 발명에 따른 제5 반도체 회로 기판, 또는 제5 반도체 회로에 의하면, 필터는 노이즈를 제거할 수 있기 때문에, 제1 내지 제4 반도체 회로 기판 중 어느 하나의 양태, 또는 제1 내지 제4 반도체 회로 중 어느 하나의 양태로 사용할 수 있다. According to the fifth semiconductor circuit board or the fifth semiconductor circuit according to the present invention, since the filter can remove noise, any one of the first to fourth semiconductor circuit boards or the first to fourth semiconductor circuits can be obtained. It can be used in any one of the aspects.

본 발명에 따른 제6 반도체 회로 기판 또는 제6 반도체 회로에 의하면, 반도체 회로에서 발생하는 노이즈의 주파수가 고주파측으로 시프트한다. 따라서, 노이즈 대책 수단 및 제2 노이즈 대책 수단이 제거하는 대상은, 노이즈의 고주파 성분으로 하면 충분하다. 따라서, 노이즈 대책 수단의 설계가 용이해진다. 또, 제2 노이즈 대책 수단에 의해, 집적 회로군으로부터 고정 전위가 공급되는 패턴으로의 노이즈의 전파가 더욱 저감된다. According to the sixth semiconductor circuit board or the sixth semiconductor circuit according to the present invention, the frequency of noise generated in the semiconductor circuit is shifted to the high frequency side. Therefore, the object which the noise countermeasure means and the 2nd noise countermeasure removes is sufficient as a high frequency component of noise. Therefore, the design of the noise countermeasures becomes easy. The second noise countermeasure further reduces the propagation of noise from the integrated circuit group to the pattern to which the fixed potential is supplied.

본 발명에 따른 제7 반도체 회로 기판 또는 제7 반도체 회로에 의하면, 고정 전위가 공급되는 패턴으로부터 제어 기판으로의 노이즈의 전파가 저감된다. According to the seventh semiconductor circuit board or the seventh semiconductor circuit according to the present invention, propagation of noise from the pattern to which the fixed potential is supplied to the control substrate is reduced.

본 발명에 따른 제8 반도체 회로 기판 또는 제8 반도체 회로에 의하면, 반도체 회로에서, 노이즈의 주파수를 고주파측으로 시프트시키고, 노이즈 대책 수단 및 제2 노이즈 대책 수단으로 노이즈의 고주파 성분을 감쇠시켜, 반도체 회로로부터의 노이즈 전파가 억제된다. According to the eighth semiconductor circuit board or the eighth semiconductor circuit according to the present invention, in the semiconductor circuit, the frequency of the noise is shifted to the high frequency side, the high frequency component of the noise is attenuated by the noise countermeasure means and the second noise countermeasure means, and the semiconductor circuit Noise propagation from is suppressed.

본 발명에 따른 제9 반도체 회로 기판, 또는 제9 반도체 회로에 의하면, 필터는 노이즈를 제거할 수 있기 때문에, 제6 내지 제8 반도체 회로 기판 중 어느 하나의 양태, 또는 제6 내지 제8 반도체 회로 중 어느 하나의 양태로 사용할 수 있다. According to the ninth semiconductor circuit board or the ninth semiconductor circuit according to the present invention, since the filter can remove noise, any one of the sixth to eighth semiconductor circuit boards or the sixth to eighth semiconductor circuits is provided. It can be used in any one of the aspects.

본 발명에 따른 제10 반도체 회로 기판, 또는 제10 반도체 회로에 의하면, 고속 스위칭 소자는 노이즈 발생원이 되기 때문에, 제1 내지 제9 반도체 회로 기판 중 어느 하나의 양태, 또는 제1 내지 제9 반도체 회로 중 어느 하나의 양태로 사용할 수 있다.According to the tenth semiconductor circuit board or the tenth semiconductor circuit according to the present invention, since the high-speed switching element is a source of noise generation, any one of the first to ninth semiconductor circuit boards or the first to ninth semiconductor circuits is provided. It can be used in any one of the aspects.

본 발명에 따른 제1 반도체 회로에 의하면, 노이즈 발생원이 되는 집적 회로를 포함하는 집적 회로군과, 제어 기판을 분리함으로써, 노이즈 대책 수단에 의한 노이즈 제거로 제어 기판으로의 노이즈의 전파가 저감된다. 또한, 접속되어야 하는 제어 기판을 여러 가지 채용하면서도, 당해 제어 기판에 노이즈 대책은 불필요하다. 따라서, 반도체 회로를 뒤에 부착하여, 예를 들면 반도체 회로 기판을 설계하는 양태로 사용할 수 있다.According to the first semiconductor circuit according to the present invention, by separating an integrated circuit group including an integrated circuit serving as a noise generating source and a control board, propagation of noise to the control board is reduced by noise removal by the noise countermeasure. In addition, while employing various control boards to be connected, noise countermeasures are unnecessary for the control board. Therefore, it can be used in the aspect which attaches a semiconductor circuit to back and designs a semiconductor circuit board, for example.

본 발명의 목적, 특징, 국면, 및 이점은, 이하의 상세한 설명과 첨부 도면에 의해 보다 명백해진다. The objects, features, aspects, and advantages of the present invention will become more apparent from the following detailed description and the accompanying drawings.

도 1은 본 발명에 따른 반도체 회로 기판을 개념적으로 도시하는 사시도,1 is a perspective view conceptually showing a semiconductor circuit board according to the present invention;

도 2는 다층 적층 기판인 기판(21)을 개념적으로 도시하는 사시도,2 is a perspective view conceptually showing a substrate 21 that is a multilayer laminated substrate;

도 3은 반도체 회로 기판을 개념적으로 도시하는 블록도이다.3 is a block diagram conceptually showing a semiconductor circuit board.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1…제어 기판 2…반도체 회로One… Control board 2... Semiconductor circuit

21…기판 22…집적 회로군21... Substrate 22.. Integrated circuit

23, 231…노이즈 대책 수단 221…집적 회로23, 231... Noise countermeasure unit 221. integrated circuit

31, 32, 33, 34…기판 111…신호선31, 32, 33, 34... Substrate 111... Signal line

112…전원선 222…송신/수신 회로112... Power line 222... Transmit / Receive Circuit

도 1은, 본 발명에 따른 반도체 회로 기판의 구조를 개념적으로 도시하는 사시도이다. 반도체 회로 기판은, 제어 기판(1)과, 당해 제어 기판(1)에 접속되는 반도체 회로(2)를 구비한다. 제어 기판(1)은, 예를 들면 마이크로 프로세서를 갖고, 반도체 회로(2)를 제어한다. 반도체 회로(2)는, 기판(21), 집적 회로군(22) 및 노이즈 대책 수단(23, 231)을 갖고, 제어 기판(1)으로부터 분리하여 구성된다. 집적 회로군(22) 및 노이즈 대책 수단(23, 231)은, 기판(21) 상에 탑재된다. 1 is a perspective view conceptually showing the structure of a semiconductor circuit board according to the present invention. The semiconductor circuit board is provided with a control board 1 and a semiconductor circuit 2 connected to the control board 1. The control board 1 has a microprocessor, for example, and controls the semiconductor circuit 2. The semiconductor circuit 2 has the board | substrate 21, the integrated circuit group 22, and the noise countermeasures 23 and 231, and is comprised separately from the control board 1. As shown in FIG. The integrated circuit group 22 and the noise countermeasures 23 and 231 are mounted on the substrate 21.

집적 회로군(22)은, 노이즈 발생원이 되는 집적 회로, 예를 들면 고속 스위칭 소자(221)를 포함한다. 그 밖에, 송신/수신 회로(222) 등의 다른 집적 회로를 포함해도 된다. 상기한 바와 같이 반도체 회로(2)는 제어 기판(1)으로부터 분리하여 구성되기 때문에, 집적 회로군(22)도 제어 기판(1)으로부터 분리하여 구성된다. The integrated circuit group 22 includes an integrated circuit serving as a noise generation source, for example, a high speed switching element 221. In addition, other integrated circuits such as the transmission / reception circuit 222 may be included. As described above, since the semiconductor circuit 2 is configured to be separated from the control board 1, the integrated circuit group 22 is also configured to be separated from the control board 1.

도 2는, 기판(21)의 구성을 도시하는 사시도이다. 기판(21)은, 다층 적층 기판으로서, 기판(31, 32, 33, 34)을 이 순서대로 적층하여 갖는다. 도 2에서는, 각 기판에 형성되는 패턴이 명확해지도록, 편의적으로 각 기판이 적층 방향으로 분리되어 표시되어 있다. 2 is a perspective view illustrating the configuration of the substrate 21. The board | substrate 21 is a multilayer laminated board | substrate, and has board | substrate 31, 32, 33, 34 laminated | stacked in this order. In FIG. 2, each board | substrate is separated and displayed in the lamination direction for convenience so that the pattern formed in each board | substrate may become clear.

기판(31)은, 기판(21)의 가장 바깥층이고, 집적 회로군(22) 및 노이즈 대책 수단(23, 231)이 탑재되어 있다. 기판(31)에는, 집적 회로군(22) 이외의 회로가 형성되어도 된다. 또, 노이즈 대책 수단(23, 231)은, 그 중 어느 한쪽 또는 양쪽이, 기판(34)에 탑재되어도 된다. The board | substrate 31 is the outermost layer of the board | substrate 21, and the integrated circuit group 22 and the noise countermeasures 23 and 231 are mounted. Circuits other than the integrated circuit group 22 may be formed in the substrate 31. In addition, either or both of the noise countermeasures 23 and 231 may be mounted on the substrate 34.

기판(32, 33)은, 기판(31)에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 각각 형성되며, 예를 들면 상호 인접한다. 도 2에서는, 당해 패턴이 기판(31)측의 기판(32, 33)의 표면에 각각 형성되어 있다. 기판(32)에 형성되는 패턴은, 예를 들면 그라운드에 접속되고, 기판(33)에 형성되는 패턴은, 예를 들면 외부 전원에 접속된다. The substrates 32 and 33 are inner layers with respect to the substrate 31, and patterns in which different fixed potentials are supplied are formed, for example, adjacent to each other. In FIG. 2, the said pattern is formed in the surface of the board | substrates 32 and 33 on the board | substrate 31 side, respectively. The pattern formed in the substrate 32 is connected to ground, for example, and the pattern formed in the substrate 33 is connected to an external power supply, for example.

각 기판은 적층되기 때문에, 각 기판에 형성된 회로는 상호 접속되고, 기판(21)은, 통신 기능 등의 소정의 기능을 갖는다. Since each board | substrate is laminated | stacked, the circuit formed in each board | substrate is interconnected, and the board | substrate 21 has predetermined functions, such as a communication function.

상술한 다층 적층 기판에 의하면, 기판(32, 33)에 형성되는 패턴을 전극으로 하고, 그 전극이 절연층을 끼워 넣어 콘덴서가 형성된다. 이에 따라, 예를 들면 고속 스위칭 소자(221)에서 발생한 노이즈를 고주파측으로 시프트할 수 있다. 따라서, 노이즈 대책 수단(23, 231)이 제거하는 대상은, 노이즈의 고주파 성분으로 하면 충분하기 때문에, 노이즈 대책 수단(23, 231)의 설계가 용이해진다. According to the multilayer laminated substrate mentioned above, the capacitor formed by the pattern formed in the board | substrates 32 and 33 is used as an electrode, and the electrode sandwiches an insulating layer. Accordingly, for example, the noise generated by the high speed switching element 221 can be shifted to the high frequency side. Therefore, the object to be removed by the noise countermeasures 23 and 231 is sufficient to be a high frequency component of noise, so that the design of the noise countermeasures 23 and 231 becomes easy.

예를 들면 기판(21)이 다층 적층 기판이 아닌 경우에도, 노이즈 대책 수단(23, 231)에 의해서 반도체 회로(2)로부터의 고주파 노이즈의 전파를 억제할 수는 있다. 그러나, 상술한 바와 같이 노이즈가 제거되기 쉬운 점에서, 기판(21)으로의 다층 적층 기판의 채용이 바람직하다.For example, even when the substrate 21 is not a multilayer laminated substrate, the propagation of high frequency noise from the semiconductor circuit 2 can be suppressed by the noise countermeasures 23 and 231. However, in view of the easy removal of noise as described above, it is preferable to employ a multilayer laminated substrate as the substrate 21.

도 3은, 도 1 및 도 2에서 도시되는 반도체 회로 기판을 개념적으로 도시하는 블록도이다. 노이즈 대책 수단(23)은, 예를 들면 페라이트 비즈나 칩 인덕터로서, 집적 회로군(22)과 제어 기판(1)의 사이에 접속된다. 도 3에서는, 집적 회로군(22) 중 고속 스위칭 소자(221)가 노이즈 대책 수단(23)에 접속되어 있다. 노이즈 대책 수단(23)을 통해 고속 스위칭 소자(221)와 제어 기판(1)을 접속하는 배선은, 예를 들면 신호선(111)과 전원선(112)을 포함한다. FIG. 3 is a block diagram conceptually showing the semiconductor circuit board shown in FIGS. 1 and 2. The noise countermeasure means 23 is connected between the integrated circuit group 22 and the control board 1, for example as a ferrite bead or a chip inductor. In FIG. 3, the high speed switching element 221 of the integrated circuit group 22 is connected to the noise countermeasure unit 23. The wiring connecting the high speed switching element 221 and the control board 1 via the noise countermeasure 23 includes, for example, a signal line 111 and a power supply line 112.

노이즈 대책 수단(23)은, 상기한 바와 같이 기판(21)이 다층 적층 기판인 경우에는, 특히 노이즈의 고주파를 감쇠시키는 필터이면 충분하다. 그리고, 노이즈 대책 수단(23)은, 집적 회로군(22)과 제어 기판(1)의 사이에 접속되기 때문에, 집적 회로군(22)에서 발생한 노이즈는 제어 기판(1)으로 도달하기 전에 제거된다. 바꿔 말하면, 반도체 회로(2)로부터의 저주파 노이즈의 발생을 억제하면서도, 반도체 회로(2)로부터의 고주파 노이즈의 전파가 방해된다.The noise countermeasure 23 is sufficient as the filter which attenuates the high frequency of noise especially when the board | substrate 21 is a multilayer laminated board as mentioned above. And since the noise countermeasure 23 is connected between the integrated circuit group 22 and the control board 1, the noise which generate | occur | produced in the integrated circuit group 22 is removed before reaching the control board 1. . In other words, while suppressing generation of low frequency noise from the semiconductor circuit 2, propagation of high frequency noise from the semiconductor circuit 2 is disturbed.

노이즈 대책 수단(231)은, 예를 들면 페라이트 비즈나 칩 인덕터 등의 필터로서, 집적 회로군(22)과, 기판(32) 상에 형성되는 고정 전위가 공급되는 패턴의 사이에 접속된다. 도 3에서는, 집적 회로군(22) 중 고속 스위칭 소자(221)가 노이즈 대책 수단(231)에 배선(114)에 의해 접속되어 있다. 또, 기판(32) 상에 형성되는 고정 전위가 공급되는 패턴이, 부호 113을 사용해 표시되어 있다. The noise countermeasure means 231 is connected between the integrated circuit group 22 and the pattern to which the fixed potential formed on the board | substrate 32 is supplied, for example as a filter, such as a ferrite bead and a chip inductor. In FIG. 3, the high speed switching element 221 of the integrated circuit group 22 is connected to the noise countermeasure unit 231 by the wiring 114. In addition, the pattern to which the fixed potential formed on the board | substrate 32 is supplied is represented using the code | symbol 113. As shown to FIG.

또, 노이즈 대책 수단(23)은, 기판(32) 상에 형성되는 고정 전위가 공급되는 패턴에 접속된다. The noise countermeasure 23 is connected to a pattern to which a fixed potential formed on the substrate 32 is supplied.

도 2에서는, 노이즈 대책 수단(23, 231)이, 기판(32) 상에 형성되는 고정 전 위가 공급되는 패턴에 접속되는 것이, 파선에 의해 표시되어 있다.In FIG. 2, it is indicated by the broken line that the noise countermeasures 23 and 231 are connected to a pattern to which a fixed potential formed on the substrate 32 is supplied.

노이즈 대책 수단(231)에 대해서도, 상기한 바와 같이 기판(21)이 다층 적층 기판인 경우에는, 특히 노이즈의 고주파를 감쇠시키는 필터이면 충분하다. 그리고, 노이즈 대책 수단(231)은, 집적 회로군(22)과 고정 전위가 공급되는 패턴의 사이에 접속되기 때문에, 당해 패턴으로의 노이즈의 전파를 저감한다. Also for the noise countermeasure 231, in the case where the substrate 21 is a multilayer laminated substrate as described above, a filter that attenuates the high frequency of noise is particularly sufficient. And since the noise countermeasure means 231 is connected between the integrated circuit group 22 and the pattern to which the fixed electric potential is supplied, the noise countermeasure 231 reduces the propagation of the noise to the said pattern.

상술한 내용에 의하면, 노이즈 발생원이 되는 고속 스위칭 소자(221)를 집적 회로군(22)과, 제어 기판(1)을 분리함으로써, 노이즈 대책 수단(23)에 의한 노이즈 제거로 제어 기판(1)으로의 고주파 노이즈의 전파를 저감할 수 있다. 또한, 기판(21)에 상술한 구성의 다층 적층 기판을 채용함으로써, 반도체 회로(2)에서의 저주파 노이즈의 발생도 저감할 수 있다. 또, 노이즈 대책 수단이 실시된 반도체 회로(2)를 뒤에 부착하여, 반도체 회로 기판을 설계할 수 있기 때문에, 반도체 회로 기판에 대해서 노이즈 대책을 효율적으로 행할 수 있어, 개발 비용도 저감된다. According to the above description, by separating the integrated circuit group 22 and the control board 1 from the high speed switching element 221 serving as a noise generating source, the control board 1 is removed by the noise countermeasure 23. The propagation of high frequency noise into the device can be reduced. Moreover, generation | occurrence | production of the low frequency noise in the semiconductor circuit 2 can also be reduced by employ | adopting the multilayer laminated substrate of the structure mentioned above for the board | substrate 21. FIG. In addition, since the semiconductor circuit board can be designed by attaching the semiconductor circuit 2 subjected to the noise countermeasure behind, the noise countermeasure can be efficiently performed on the semiconductor circuit board, and the development cost is also reduced.

본 실시 형태에서는, 제어 기판(1)과 반도체 회로(2)를 구비하는 반도체 회로 기판에 대해서 설명하였지만, 반도체 회로(2)가 단독으로 구성되어도 된다. 이 경우, 반도체 회로(2)는, 반도체 회로(2)를 제어 가능한 외부 회로, 예를 들면 제어 기판(1)에 접속 가능하다. 따라서, 반도체 회로(2)는, 뒤에 부착하여 예를 들면 반도체 회로 기판을 설계하는 양태로 사용할 수 있다. In the present embodiment, the semiconductor circuit board including the control board 1 and the semiconductor circuit 2 has been described, but the semiconductor circuit 2 may be configured alone. In this case, the semiconductor circuit 2 can be connected to the external circuit which can control the semiconductor circuit 2, for example, the control board 1. Therefore, the semiconductor circuit 2 can be attached to the back side and can be used, for example, in designing a semiconductor circuit board.

본 발명은 상세히 설명되었지만, 상기한 설명은, 모든 국면에 있어서 예시로서, 본 발명이 그것에 한정되는 것은 아니다. 예시되어 있지 않은 무수한 변형예가, 본 발명의 범위에서 벗어나지 않게 상정될 수 있는 것으로 이해된다.Although the present invention has been described in detail, the foregoing description is in all aspects illustrative, and the present invention is not limited thereto. It is understood that numerous modifications that are not illustrated may be assumed without departing from the scope of the present invention.

Claims (30)

제어 기판(1)과, The control board 1, 상기 제어 기판에 접속되는 반도체 회로(2)를 구비하고, A semiconductor circuit 2 connected to the control board, 상기 반도체 회로는, The semiconductor circuit, 기판(21)과, The substrate 21, 상기 기판 상에 탑재되는 집적 회로군(22)과, An integrated circuit group 22 mounted on the substrate, 상기 기판 상에 탑재되는 노이즈 대책 수단(23)을 가지며, Has noise countermeasure means 23 mounted on the substrate, 상기 집적 회로군은, 노이즈 발생원이 되는 집적 회로(221)를 포함하고, 상기 제어 기판으로부터 분리하여 구성되며,The integrated circuit group includes an integrated circuit 221 which is a source of noise generation and is separated from the control board. 상기 노이즈 대책 수단(23)을 통해 상기 집적 회로군(22)과 상기 제어 기판(1)이 접속되고,The integrated circuit group 22 and the control board 1 are connected through the noise countermeasure 23, 상기 기판(21)은, The substrate 21, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, A first layer substrate 31 on which the integrated circuit group 22 is mounted; 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판이고,A multi-layer laminated substrate including a plurality of second layer substrates 32 and 33 which are inner layers with respect to the first layer substrate, and in which patterns having different fixed potentials are supplied; 상기 노이즈 대책 수단(23)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시키는, 반도체 회로 기판. The noise countermeasure (23) attenuates high frequency components of noise generated in the integrated circuit group (22). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서, 상기 노이즈 대책 수단(23)은 로우패스 필터인, 반도체 회로 기판. The semiconductor circuit board according to claim 1, wherein the noise countermeasure means is a low pass filter. 청구항 1에 있어서, 상기 반도체 회로는, The method of claim 1, wherein the semiconductor circuit, 상기 기판(21) 상에 탑재되는 제2 노이즈 대책 수단(231)을 더 갖고,It further has a 2nd noise countermeasure means 231 mounted on the said board | substrate 21, 상기 기판(21)은, The substrate 21, 상기 제2 노이즈 대책 수단을 통해 상기 집적 회로군과 상기 고정 전위가 공급되는 상기 패턴이 접속되는, 반도체 회로 기판. The semiconductor circuit board, wherein the integrated circuit group and the pattern to which the fixed potential is supplied are connected through the second noise countermeasure. 삭제delete 청구항 10에 있어서, 상기 제2 노이즈 대책 수단(231)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시키는, 반도체 회로 기판. The semiconductor circuit board according to claim 10, wherein the second noise countermeasure (231) attenuates high frequency components of noise generated in the integrated circuit group (22). 청구항 12에 있어서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터인, 반도체 회로 기판. The semiconductor circuit board according to claim 12, wherein the noise countermeasures (23) and the second noise countermeasures (231) are filters. 청구항 10에 있어서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터인, 반도체 회로 기판. The semiconductor circuit board according to claim 10, wherein the noise countermeasures (23) and the second noise countermeasures (231) are filters. 청구항 1 또는 청구항 10에 있어서, 상기 집적 회로(221)는 스위칭 소자를 포함하는, 반도체 회로 기판. The semiconductor circuit board according to claim 1 or 10, wherein the integrated circuit (221) comprises a switching element. 제어 기판(1)에 접속 가능한 반도체 회로(2)로서, As a semiconductor circuit 2 connectable to the control board 1, 기판(21)과, The substrate 21, 상기 기판 상에 탑재되는 집적 회로군(22)과, An integrated circuit group 22 mounted on the substrate, 상기 기판 상에 탑재되는 노이즈 대책 수단(23)을 갖고, Having noise countermeasures 23 mounted on the substrate, 상기 집적 회로군은, 노이즈 발생원이 되는 집적 회로(221)를 포함하며, 상기 제어 기판으로부터 분리하여 구성되고,The integrated circuit group includes an integrated circuit 221 which is a source of noise generation and is separated from the control board, 상기 노이즈 대책 수단(23)을 통해 상기 집적 회로군(22)과 상기 제어 기판(1)이 접속 가능하며,The integrated circuit group 22 and the control board 1 can be connected through the noise countermeasure 23. 상기 기판(21)은,The substrate 21, 상기 집적 회로군(22)이 탑재되는 제1층 기판(31)과, A first layer substrate 31 on which the integrated circuit group 22 is mounted; 상기 제1층 기판에 대해서 내층이고, 서로 다른 고정 전위가 공급되는 패턴이 형성되는 복수의 제2층 기판(32, 33)을 포함하는 다층 적층 기판이며,It is a multi-layer laminated substrate including a plurality of second layer substrates (32, 33) that is an inner layer with respect to the first layer substrate, the pattern is formed to supply different fixed potentials, 상기 노이즈 대책 수단(23)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시키는, 반도체 회로. The noise countermeasure (23) attenuates high frequency components of noise generated in the integrated circuit group (22). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 16에 있어서, 상기 노이즈 대책 수단(23)은 로우패스 필터인, 반도체 회로. The semiconductor circuit according to claim 16, wherein the noise countermeasure means is a low pass filter. 청구항 16에 있어서, 상기 기판(21)상에 탑재되는 제2 노이즈 대책 수단(231)을 더 갖고, The method of claim 16, further comprising a second noise countermeasure 231 mounted on the substrate 21, 상기 기판(21)은, The substrate 21, 상기 제2 노이즈 대책 수단을 통해 상기 집적 회로군과 상기 고정 전위가 공급되는 상기 패턴이 접속되는, 반도체 회로. The semiconductor circuit is connected to the integrated circuit group and the pattern to which the fixed potential is supplied through the second noise countermeasure. 삭제delete 청구항 25에 있어서, 상기 제2 노이즈 대책 수단(231)은, 상기 집적 회로군(22)에서 발생하는 노이즈의 고주파 성분을 감쇠시키는, 반도체 회로. The semiconductor circuit according to claim 25, wherein said second noise countermeasure means (231) attenuates high frequency components of noise generated in said integrated circuit group (22). 청구항 27에 있어서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터인, 반도체 회로. The semiconductor circuit according to claim 27, wherein said noise countermeasure means (23) and said second noise countermeasure means (231) are filters. 청구항 25에 있어서, 상기 노이즈 대책 수단(23) 및 상기 제2 노이즈 대책 수단(231)은 필터인, 반도체 회로. The semiconductor circuit according to claim 25, wherein the noise countermeasures (23) and the second noise countermeasures (231) are filters. 청구항 16 또는 청구항 25에 있어서, 상기 집적 회로(221)는 스위칭 소자를 포함하는, 반도체 회로.26. The semiconductor circuit of claim 16 or 25, wherein the integrated circuit (221) comprises a switching element.
KR1020077028023A 2007-11-30 2005-06-13 Semiconductor circuit board and semiconductor circuit KR100918150B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077028023A KR100918150B1 (en) 2007-11-30 2005-06-13 Semiconductor circuit board and semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077028023A KR100918150B1 (en) 2007-11-30 2005-06-13 Semiconductor circuit board and semiconductor circuit

Publications (2)

Publication Number Publication Date
KR20080007395A KR20080007395A (en) 2008-01-18
KR100918150B1 true KR100918150B1 (en) 2009-09-17

Family

ID=39220713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028023A KR100918150B1 (en) 2007-11-30 2005-06-13 Semiconductor circuit board and semiconductor circuit

Country Status (1)

Country Link
KR (1) KR100918150B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154861A (en) * 1997-08-04 1999-02-26 Sony Corp Wiring board
JPH11261180A (en) 1998-03-11 1999-09-24 Murata Mfg Co Ltd Electro-magnetic shielding circuit board and electronic equipment using the same
JP2003163466A (en) * 2001-11-29 2003-06-06 Sharp Corp Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154861A (en) * 1997-08-04 1999-02-26 Sony Corp Wiring board
JPH11261180A (en) 1998-03-11 1999-09-24 Murata Mfg Co Ltd Electro-magnetic shielding circuit board and electronic equipment using the same
JP2003163466A (en) * 2001-11-29 2003-06-06 Sharp Corp Multilayer printed circuit board and multilayer printed circuit board device provided with the printed circuit board

Also Published As

Publication number Publication date
KR20080007395A (en) 2008-01-18

Similar Documents

Publication Publication Date Title
JP5677499B2 (en) High frequency circuit module
WO2018168653A1 (en) High frequency module
JP6161715B2 (en) Noise filter
JP5018858B2 (en) High frequency module
JP5609918B2 (en) Switch module
JP2005268428A (en) Electromagnetic shielding structure of substrate
JP5402830B2 (en) Multilayer wiring board
KR100918150B1 (en) Semiconductor circuit board and semiconductor circuit
JP2009212263A (en) Electronic circuit module
WO2006134629A1 (en) Semiconductor circuit board and semiconductor circuit
JP3763312B2 (en) Semiconductor circuit board and semiconductor circuit
JP4893114B2 (en) Multilayer wiring board
US20070119620A1 (en) Flexible circuit shields
WO2019065668A1 (en) High frequency module and communication device
JP2009224735A (en) Multilayer printed circuit board and electronic equipment using the same
CN111556647B (en) Method and device for reducing ground interference on PCB high-speed signal line
JP2008124105A (en) Multilayer printed-wiring board
KR102166882B1 (en) Noise filter
JP5141806B2 (en) Multilayer wiring board
KR101124275B1 (en) High-frequency module
JP2011146454A (en) Noise countermeasure structure
JP2004048405A (en) High frequency composite switch module
JP2016178142A (en) Component built-in power supply module, component built-in module, and driving method for component built-in module
JP2006245321A (en) Printed circuit board and patterning method thereof
JP2005303067A (en) Shield structure of electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 11