JP2000100356A - Image forming device - Google Patents

Image forming device

Info

Publication number
JP2000100356A
JP2000100356A JP20752099A JP20752099A JP2000100356A JP 2000100356 A JP2000100356 A JP 2000100356A JP 20752099 A JP20752099 A JP 20752099A JP 20752099 A JP20752099 A JP 20752099A JP 2000100356 A JP2000100356 A JP 2000100356A
Authority
JP
Japan
Prior art keywords
film
image forming
spacer
forming apparatus
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20752099A
Other languages
Japanese (ja)
Other versions
JP3478763B2 (en
Inventor
Kazuya Miyazaki
和也 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20752099A priority Critical patent/JP3478763B2/en
Publication of JP2000100356A publication Critical patent/JP2000100356A/en
Application granted granted Critical
Publication of JP3478763B2 publication Critical patent/JP3478763B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve reproducibility of films and prevent their resistance value from being varied in a thermal process such as frit sealing in display making processes, by giving conductivity to a spacer and applying a heat-resisting organic polymer film to its surface. SOLUTION: A spacer 10 is made up by forming an Na block layer 10b on the surface of an insulating base material 10, and forming thereon an antistatic film 10e having two layers, a semiconducting film 10c made of an alloy nitride film of a typical element of the group III or the group IV and a transition metal, and an insulating film 10d made of a heat-resisting polymer. The Na block layer 10b is provided as necessary, and the spacer 10 is provided so that an enclosure 8 is not broken or deformed by the atmospheric pressure, when the enclosure 8 is evacuated. The combination of typical elements, such as Al, Si, or B, and a transition metal, Cr or W, is used for the semiconducting film 10c, and for the insulating film 10d, for example, polyimide or polybenzoimidazole is used.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子を用
いた画像形成装置に関する発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus using an electron-emitting device.

【0002】[0002]

【従来の技術】奥行きの薄い平面型ディスプレイは、省
スペース且つ軽量であることから、ブラウン管型ディス
プレイに置き変わるものとして注目される。現在平面型
ディスプレイには液晶型、プラズマ発光型、マルチ電子
源を用いたものがある。中でも、プラズマ発光型および
マルチ電子源ディスプレイは視野角が大きく、画質がブ
ラウン管並みであるために高品位な画像の表示が可能で
ある。
2. Description of the Related Art A flat display having a small depth is attracting attention as a replacement for a cathode ray tube display because of its space saving and light weight. At present, there are flat type displays using a liquid crystal type, a plasma emission type, and a multi-electron source. Above all, the plasma emission type and the multi-electron source display have a large viewing angle and the image quality is comparable to that of a cathode ray tube, so that a high-quality image can be displayed.

【0003】このような画像形成装置は、多数の微小な
電子放出素子を備えた電子源が配置された背面板と、蛍
光体が配置された前面板と、この背面板と前面板ととも
に真空容器を形成する支持枠と、背面板および前面板間
の間隔を保持するスペーサを備えている。また、前記電
子放出素子としては、高密度化が可能な、円錐状あるい
は針状の先端から電子を電界放出させる電界放出型電子
放出素子あるいは表面伝導型電子放出素子などの冷陰極
素子が開発されている。
Such an image forming apparatus includes a back plate on which an electron source having a large number of minute electron-emitting devices is disposed, a front plate on which phosphors are disposed, and a vacuum container together with the back plate and the front plate. And a spacer for maintaining a gap between the back plate and the front plate. As the electron-emitting device, a cold-cathode device, such as a field-emission electron-emitting device or a surface-conduction-type electron-emitting device that can emit electrons from a conical or needle-like tip in a high density, has been developed. ing.

【0004】ディスプレイの表示面積が大きくなるにし
たがい、内部の真空と外部の大気圧差による真空容器の
変形を抑えるため、背面板および前面板を厚くする必要
がある。これは、ディスプレイの重量を増加させるのみ
ならず、斜めから見たときに画像のひずみをもたらす。
そこで、比較的薄い部材を使用して大気圧に耐え得る真
空容器を構成するために、背面板と前面板との間にはス
ペーサあるいはリブと呼ばれる構造支持体が配置され
る。また電子源が配置された背面板と、蛍光体が配置さ
れた前面板との間は、通常サブミリメートルないし数ミ
リメートルに保たれ、前述したように、内部は高真空に
保持されている。電子源からの放出電子を加速するため
に、電子源と蛍光体との間には数百V以上の高電圧が印
加されている。すなわち、蛍光体と電子源との間には電
界強度にして1kV/mmを越える強電界が印加される
ため前記スペーサなどの構造支持体部での放電が懸念さ
れる。
[0004] As the display area of the display increases, the back plate and the front plate must be made thicker in order to suppress deformation of the vacuum vessel due to the difference between the internal vacuum and the external atmospheric pressure. This not only increases the weight of the display, but also results in distorted images when viewed at an angle.
Therefore, in order to construct a vacuum vessel that can withstand atmospheric pressure using relatively thin members, a structural support called a spacer or a rib is arranged between the back plate and the front plate. Further, the distance between the back plate on which the electron source is disposed and the front plate on which the phosphor is disposed is usually kept at a sub-millimeter to several millimeters, and as described above, the inside is kept at a high vacuum. In order to accelerate the electrons emitted from the electron source, a high voltage of several hundred volts or more is applied between the electron source and the phosphor. That is, since a strong electric field exceeding 1 kV / mm in electric field intensity is applied between the phosphor and the electron source, there is a concern about discharge at the structural support such as the spacer.

【0005】また、スペーサは、電子源から放出された
電子や、蛍光体側からの反射電子の一部が当たることに
より、あるいは、放出された電子によりイオン化した正
イオンがスペーサに付着することにより、帯電を引き起
こす。スペーサの帯電により、電子源から放出された電
子はその軌道を曲げられ、蛍光体上の正規な位置とは異
なる場所に到達し、表示画像を前面ガラスを介して見た
とき、スペーサ近傍の画像がゆがんで表示される。
[0005] Further, the spacer is exposed to electrons emitted from an electron source or a part of reflected electrons from the phosphor side, or due to the attachment of positive ions ionized by the emitted electrons to the spacer. Causes charging. Due to the charging of the spacers, the electrons emitted from the electron source bend their trajectories and reach different locations on the phosphor from their normal positions.When the display image is viewed through the front glass, the image near the spacers Is distorted.

【0006】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている(たとえば特開昭57−118355号公報、
特開昭61−124031号公報)。この技術では、絶
縁性のスペーサの表面に半導電性膜を形成することによ
り、スペーサ表面に微小電流が流れるようにしている。
ここで用いられている帯電防止膜は酸化スズ、あるいは
酸化スズと酸化インジウム混晶薄膜や金属膜である。
In order to solve this problem, it has been proposed to remove a charge by making a small current flow through the spacer (for example, Japanese Patent Laid-Open No. 57-118355,
JP-A-61-124031). In this technique, a minute current flows on the surface of the spacer by forming a semiconductive film on the surface of the insulating spacer.
The antistatic film used here is tin oxide or a mixed crystal thin film of tin oxide and indium oxide or a metal film.

【0007】[0007]

【発明が解決しようとする課題】上記従来例に使用され
た酸化スズ等の半導体型薄膜は、ガスセンサに応用され
るほど酸素等のガスに敏感なため、雰囲気でその抵抗値
が変化しやすい。また、これらの材料や金属膜は比抵抗
が小さいために、半導電性化するには島状に成膜した
り、極めて薄膜化する必要がある。すなわち、従来の帯
電防止膜は、成膜の再現性が難しかったり、ディスプレ
イ作製工程でのフリット封着やベーキングといった熱工
程で抵抗値が変化しやすい。
The semiconductor type thin film such as tin oxide used in the above conventional example is so sensitive to gas such as oxygen as to be applied to a gas sensor, and therefore its resistance value is liable to change in an atmosphere. In addition, since these materials and metal films have low specific resistance, in order to make them semiconductive, it is necessary to form them in an island shape or to make them extremely thin. That is, in the conventional antistatic film, the reproducibility of film formation is difficult, and the resistance value tends to change in a heat process such as frit sealing or baking in a display manufacturing process.

【0008】[0008]

【課題を解決するための手段】本発明は、より高品位な
画像を形成し得る画像形成装置を提供することを目的と
する。
SUMMARY OF THE INVENTION An object of the present invention is to provide an image forming apparatus capable of forming a higher quality image.

【0009】また、本発明は、画像形成装置内に配置さ
れたスペーサの、画像形成に及ぼす影響を極力低減する
ことにより、高品位な画像を形成する画像形成装置を提
供することを目的とする。
Another object of the present invention is to provide an image forming apparatus for forming a high-quality image by minimizing the effect of spacers arranged in the image forming apparatus on image formation. .

【0010】以上の目的を達成するための本発明は、間
隔をおいて配置された第1の基板と第2の基板とを構成
部材として備える容器と、該容器内に配置された、電子
源と該電子源からの電子の照射により画像を形成する画
像形成部材と、前記第1の基板と前記第2の基板の間隔
を保持するスペーサとを備える画像形成装置であって、
前記スペーサは導電性を有し、且つ、その表面に耐熱性
の有機ポリマーの膜を有することを特徴とする画像形成
装置である。
In order to achieve the above object, the present invention provides a container provided with a first substrate and a second substrate arranged at a distance as constituent members, and an electron source arranged in the container. And an image forming member that forms an image by irradiation of electrons from the electron source, and a spacer that maintains a distance between the first substrate and the second substrate,
The image forming apparatus is characterized in that the spacer has conductivity and has a heat-resistant organic polymer film on its surface.

【0011】[0011]

【発明の実施の形態】画像形成装置において、帯電防止
膜は、電子源および該電子源からの電子の照射により画
像を形成する画像形成部材を内包する容器内の絶縁性部
材の表面を導電性膜で被覆することにより、絶縁性部材
表面に蓄積される電荷を除去するものである。通常、帯
電防止膜の表面抵抗(シート抵抗Rs)は1012Ω以下
であることが好ましい。さらに、十分な帯電防止効果を
得るためにはより低い抵抗値であることが望ましく、そ
のシート抵抗Rsは1011Ω以下であることが特に好ま
しい。また、より低抵抗であれば除電効果が向上する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In an image forming apparatus, an antistatic film forms a conductive material on the surface of an insulating member in a container containing an electron source and an image forming member for forming an image by irradiation of electrons from the electron source. By covering with a film, the electric charge accumulated on the surface of the insulating member is removed. Usually, the surface resistance (sheet resistance Rs) of the antistatic film is preferably 10 12 Ω or less. Further, in order to obtain a sufficient antistatic effect, it is desirable to have a lower resistance value, and it is particularly preferable that the sheet resistance Rs is 10 11 Ω or less. If the resistance is lower, the charge eliminating effect is improved.

【0012】前記帯電防止膜を画像形成装置のとりわけ
スペーサに適応した場合においては、スペーサの表面抵
抗値Rsは帯電防止および消費電力からその望ましい範
囲に設定される。シート抵抗の下限はスペーサにおける
消費電力により制限される。低抵抗であるほどスペーサ
に蓄積する電荷を速やかに除去することが可能となる
が、スペーサで消費される電力が大きくなる。スペーサ
に使用する帯電防止膜としては比抵抗が小さい金属膜よ
りは半導電性の材料からなる膜であることが好ましい。
その理由は比抵抗が小さい金属材料からなる膜を帯電防
止膜として用いた場合、表面抵抗Rsを所望の値にする
ためには、帯電防止膜の厚みを極めて薄くしなければな
らないからである。帯電防止膜を構成する材料の表面エ
ネルギーおよび基材との密着性や基材温度によっても異
なるが、帯電防止膜を極端に薄くしすぎると薄膜は島状
となり、抵抗が不安定で成膜再現性が乏しくなる。
When the antistatic film is applied particularly to a spacer of an image forming apparatus, the surface resistance Rs of the spacer is set in a desirable range from the viewpoint of antistatic and power consumption. The lower limit of the sheet resistance is limited by the power consumption of the spacer. The lower the resistance, the quicker the charge accumulated in the spacer can be removed, but the more power is consumed by the spacer. The antistatic film used for the spacer is preferably a film made of a semiconductive material, rather than a metal film having a small specific resistance.
The reason is that when a film made of a metal material having a small specific resistance is used as an antistatic film, the thickness of the antistatic film must be extremely thin in order to make the surface resistance Rs a desired value. Depending on the surface energy of the material constituting the antistatic film, the adhesion to the substrate, and the substrate temperature, if the antistatic film is too thin, the thin film becomes island-shaped, and the resistance is unstable, and the film is reproduced. Sex becomes poor.

【0013】したがって、比抵抗値が金属導電体より大
きく、絶縁体よりは小さい範囲にある半導電性材料が好
ましいのであるが、これらは抵抗温度係数が負の材料が
多い。抵抗温度係数が負であると、スペーサ表面で消費
される電力による温度上昇で抵抗値が減少し、さらに発
熱し温度が上昇しつづけ、過大な電流が流れる、いわゆ
る熱暴走を引き起こす。しかし、発熱量すなわち消費電
力と放熱がバランスした状況では熱暴走は発生しない。
また、帯電防止膜材料の抵抗温度係数TCRの絶対値が
小さければ熱暴走し難い。
Therefore, it is preferable to use semiconductive materials having a specific resistance value larger than that of a metal conductor and smaller than that of an insulator. However, these materials often have a negative temperature coefficient of resistance. If the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the power consumed on the spacer surface, and the temperature continues to rise due to heat generation, causing an excessive current to flow, so-called thermal runaway. However, thermal runaway does not occur in a situation where the calorific value, that is, power consumption and heat radiation are balanced.
If the absolute value of the temperature coefficient of resistance TCR of the antistatic film material is small, it is difficult to cause thermal runaway.

【0014】TCRが−1%の帯電防止膜を用いた条件
で、スペーサ1cm2 当たりの消費電力がおよそ0.1
Wを越えるようになると、スペーサに流れる電流が増加
しつづけ、熱暴走状態となることが実験で認められた。
これはもちろん、スペーサ形状とスペーサ間に印加され
る電圧Va〔V〕および帯電防止膜の抵抗温度係数によ
り左右されるが、以上の条件から、消費電力が1cm2
当たり0.1Wを越えないRsの値は10×Va2 Ω/
□以上である。すなわち、スペーサ上に形成した帯電防
止膜のシート抵抗Rsは10×Va2 Ω/□から1011
Ω/□の範囲に設定されるのが好ましい。
[0014] In conditions TCR was used -1% of the antistatic film, the power consumption per spacer 1 cm 2 is about 0.1
Experiments have shown that when W exceeds W, the current flowing through the spacer continues to increase, resulting in a thermal runaway state.
This depends, of course, on the spacer shape, the voltage Va [V] applied between the spacers, and the temperature coefficient of resistance of the antistatic film. From the above conditions, the power consumption is 1 cm 2.
The value of Rs not exceeding 0.1 W per unit is 10 × Va 2 Ω /
□ or more. That is, the sheet resistance Rs of the antistatic film formed on the spacer is 10 × Va 2 Ω / □ to 10 11
It is preferable to set in the range of Ω / □.

【0015】上述したように、絶縁性のスペーサ基材上
に形成された帯電防止膜の厚みtは10nm以上が望ま
しい。一方、膜厚tが1μm以下では膜応力による膜は
がれの危険性が極めて少なく、また成膜時間も短縮化さ
れ生産性も高まる。したがって、膜厚は10nm〜1μ
mの範囲とされるのが好ましく、さらに20〜500n
mの範囲とされることが特に好ましい。
As described above, the thickness t of the antistatic film formed on the insulating spacer substrate is desirably 10 nm or more. On the other hand, when the film thickness t is 1 μm or less, the risk of film peeling due to film stress is extremely small, and the film formation time is shortened and productivity is increased. Therefore, the film thickness is 10 nm to 1 μm.
m, preferably in the range of 20 to 500 n
m is particularly preferable.

【0016】比抵抗ρは、シート抵抗Rsと膜厚tの積
であり、以上に述べたRsとtの好ましい範囲から、帯
電防止膜の比抵抗ρは10-5×Va2 〜107 Ωcmで
あることが好ましく、さらにシート抵抗と膜厚のより好
ましい範囲を実現するためには、ρは2×10-5Va2
〜5×106 Ωcmとするのがよい。
The specific resistance ρ is a product of the sheet resistance Rs and the film thickness t. From the preferable range of Rs and t described above, the specific resistance ρ of the antistatic film is 10 −5 × Va 2 to 10 7 Ωcm. Ρ is preferably 2 × 10 −5 Va 2 in order to realize a more preferable range of the sheet resistance and the film thickness.
It is preferable to set it to 5 × 10 6 Ωcm.

【0017】また、画像形成装置における電子の加速電
圧Vaは好ましくは100V以上であり、十分な輝度を
得るためには1kVの電圧であることがより好ましい。
Va=1kVの条件においては、帯電防止膜の比抵抗は
10〜107 Ωcmが好ましい範囲である。
The acceleration voltage Va of electrons in the image forming apparatus is preferably 100 V or more, and more preferably 1 kV in order to obtain sufficient luminance.
Under the condition of Va = 1 kV, the specific resistance of the antistatic film is preferably in the range of 10 to 10 7 Ωcm.

【0018】本発明者は、以上に述べた特性を実現する
帯電防止膜について鋭意検討した結果、上述比抵抗の導
電性膜上にさらに耐熱性有機ポリマーの膜を被覆した帯
電防止膜が極めて優れていることを見いだした。
As a result of the inventor's intensive study on the antistatic film realizing the above-mentioned characteristics, the antistatic film obtained by further coating a heat-resistant organic polymer film on the conductive film having the above specific resistance is extremely excellent. Was found.

【0019】以下に、本発明に係る帯電防止膜について
詳述する。
Hereinafter, the antistatic film according to the present invention will be described in detail.

【0020】まず前記導電性膜の材料としては、抵抗値
が上述したスペーサに好ましい範囲に調節でき、且つ安
定であるものが好ましく、とりわけ酸化物、窒化物の中
でもから選択されるのが好ましい。中でも、遷移金属と
セラミクスの複合体(サーメット)、Cr−SiO、C
r−SiO2 、Cr−Al2 3 、In2 3 −Al 2
3 等や遷移金属と高抵抗窒化物(窒化アルミニウム、
窒化ホウ素、窒化アルミニウム珪素など)の複合体等は
抵抗値の調節が容易且つ画像形成装置作製プロセス中で
抵抗値が安定で好ましい材料である。
First, the material of the conductive film is a resistance value
Can be adjusted to the preferable range for the spacer described above, and
Are preferred, especially oxides and nitrides.
However, it is preferable to select from. Among them, transition metals
Ceramics composite (cermet), Cr-SiO, C
r-SiOTwo, Cr-AlTwoOThree, InTwoOThree-Al Two
OThreeEtc. and transition metals and high resistance nitrides (aluminum nitride,
Composites such as boron nitride and aluminum silicon nitride)
Easy adjustment of resistance value and during image forming device manufacturing process
It is a preferable material having a stable resistance value.

【0021】遷移金属は、Ti,V,Cr,Mn,F
e,Co,Ni,Cu,Zr,Nb,Mo,Hf,T
a,W等の中でもから選ばれるものであり、これらを単
独で使用してもよいが、2種以上の遷移金属を合わせて
用いることも可能である。遷移金属窒化物は金属的な良
導電体であり、III 属あるいはIV属典型元素の窒化物は
絶縁体である。III 属あるいはIV属典型元素と遷移金属
との合金窒化膜は遷移金属組成を調整することにより、
良導電体からほぼ絶縁体まで広い範囲に比抵抗値を制御
できる。すなわち、スペーサ用帯電防止膜として望まし
い上述した比抵抗値を組成を変えることにより実現する
ことができる。さらに後述する画像形成装置の作製の工
程において抵抗値の変化が少なく比較的安定な材料であ
ることがわかっている。且つ、その抵抗温度係数は負で
あるが絶対値は1%より小さく熱暴走しにくい材料であ
る。
The transition metals are Ti, V, Cr, Mn, F
e, Co, Ni, Cu, Zr, Nb, Mo, Hf, T
a, W, and the like, and these may be used alone, or two or more transition metals may be used in combination. Transition metal nitrides are good metallic conductors, and nitrides of Group III or IV typical elements are insulators. An alloy nitride film of a group III or group IV typical element and a transition metal is adjusted by adjusting the transition metal composition.
The resistivity can be controlled in a wide range from a good conductor to an insulator. That is, the above-described specific resistance value desired as the spacer antistatic film can be realized by changing the composition. Further, it has been found that the material is relatively stable with little change in resistance value in a process of manufacturing an image forming apparatus described later. The material has a negative temperature coefficient of resistance but an absolute value of less than 1% and is unlikely to cause thermal runaway.

【0022】また、導電性膜上を被覆する耐熱性有機ポ
リマーに関しては、帯電荷の発生を抑制するために、二
次電子放出係数の小さい材料を用いるのがよい。
Further, as for the heat-resistant organic polymer covering the conductive film, it is preferable to use a material having a small secondary electron emission coefficient in order to suppress the generation of charge.

【0023】有機ポリマーあるいは種々の金属や無機絶
縁体に関して、二次電子放出効率δの最大値δm 、δm
をとるときの入射電子のエネルギーE0m〔keV単位の
値〕は、経験的にδm =9.5E0m、E0m=(K/1
2.09)0.580 と与えられることが知られている。
(E.A.Burke,IEEE Trans.on
Nuclear Sci.,NS−27,1760(1
980).)ここで、Kは物質によって決まる定数であ
る。一般にK値は有機ポリマーにおける繰り返しユニッ
トの構造的な複雑さとともに小さくなり、モノマーの価
電子数N(H,C,N,Oに対してそれぞれN=1,
3,4,5)とモノマー分子量Mの比(N/M)により
K=10.64(N/M)−3.15と定量的に表わさ
れる。たとえば、テフロンはK=1.55((N/M)
=0.44)であり、カプトン(ポリイミド)はK=
0.68((N/M)=0.360)であり、セラゾー
ル(ポリベンゾイミダゾール)はK=0.72((N/
M)=0.364)である。
For organic polymers or various metals and inorganic insulators, the maximum secondary electron emission efficiency δ, δ m , δ m
The energy E 0m [value in keV] of the incident electron when taking is empirically δ m = 9.5E 0m , E 0m = (K / 1
2.09) It is known to be given as 0.580 .
(EA Burke, IEEE Trans.on
Nuclear Sci. , NS- 27 , 1760 (1
980). Here, K is a constant determined by the substance. In general, the K value decreases with the structural complexity of the repeating unit in the organic polymer, and the number of valence electrons of the monomer N (N = 1, H, C, N, and O, respectively)
The ratio (N / M) of (3, 4, 5) to the monomer molecular weight M is quantitatively expressed as K = 10.64 (N / M) -3.15. For example, Teflon is K = 1.55 ((N / M)
= 0.44), and Kapton (polyimide) has K =
0.68 ((N / M) = 0.360), and K = 0.72 ((N / M) for cerazole (polybenzimidazole).
M) = 0.364).

【0024】したがって、合金窒化膜を被覆する耐熱性
有機ポリマー膜としては、モノマーの価電子数Nと分子
量Mの比(N/M)ができるだけ小さいものが好まし
く、(N/M)≦0.4が好適な範囲である。
Therefore, as the heat-resistant organic polymer film for covering the alloy nitride film, one having a ratio (N / M) of the number of valence electrons N to the molecular weight M of the monomer (N / M) as small as possible is preferable. 4 is a suitable range.

【0025】また、ポリイミドおよびポリベンゾイミダ
ゾール等の耐熱性有機ポリマー膜に関して、二次電子放
出による表面帯電層の厚さは400〜1000Åであ
る。本発明において帯電量の抑制と、さらに導電性の確
保の点から、膜厚の好適な範囲は10〜500Åであ
る。
Further, with respect to heat-resistant organic polymer films such as polyimide and polybenzimidazole, the thickness of the surface charging layer by secondary electron emission is 400 to 1000 °. In the present invention, the preferable range of the film thickness is 10 to 500 ° from the viewpoint of suppressing the charge amount and further ensuring the conductivity.

【0026】本発明における導電性膜は、スパッタ法、
反応性スパッタ法、電子ビーム蒸着法、イオンプレーテ
ィング法、イオンアシスト蒸着法、CVD法、アルコキ
シド法等の薄膜形成手段により絶縁性部材上に形成する
ことができる。
In the present invention, the conductive film is formed by a sputtering method,
It can be formed on an insulating member by a thin film forming means such as a reactive sputtering method, an electron beam evaporation method, an ion plating method, an ion assisted evaporation method, a CVD method, and an alkoxide method.

【0027】導電性膜は、熱的に安定であり、抵抗が雰
囲気に依存しない材料を用いるのが好ましいが、本発明
におけるスペーサは耐熱性有機ポリマー膜で前述の導電
性膜が被覆されるので、画像形成装置の作製工程での雰
囲気の影響を直接的に受けにくくなる。したがって、物
性についてだけでなく、材料費や製法上のメリットも含
めて材料選択が可能となる。
As the conductive film, it is preferable to use a material which is thermally stable and whose resistance does not depend on the atmosphere. However, since the spacer in the present invention is covered with a heat-resistant organic polymer film, the above-mentioned conductive film is covered. In addition, it is less likely to be directly affected by the atmosphere in the manufacturing process of the image forming apparatus. Therefore, it is possible to select materials not only in terms of physical properties but also in terms of material costs and advantages in the production method.

【0028】本発明における耐熱性有機ポリマー膜は、
スパッタ法、ディッピング法、スピンコート法、ラング
ミュアプロジェット法、有機分子線エピタキシー(OM
BE)法、蒸着重合法等の薄膜形成手段により合金窒化
膜上に形成することができる。
The heat-resistant organic polymer film of the present invention comprises:
Sputtering method, dipping method, spin coating method, Langmuir project method, organic molecular beam epitaxy (OM
It can be formed on the alloy nitride film by a thin film forming means such as a BE) method and a vapor deposition polymerization method.

【0029】以上、画像形成装置のスペーサの帯電防止
膜に関して説明したが、導電性膜を耐熱性有機ポリマー
膜で被覆した帯電防止膜は、非常に優れた帯電防止能を
有するので、画像形成装置のスペーサ以外の用途として
も非常に有用性が高い材料である。
The antistatic film of the spacer of the image forming apparatus has been described above. However, since the antistatic film in which the conductive film is coated with the heat-resistant organic polymer film has a very excellent antistatic ability, the image forming apparatus It is a very useful material for applications other than spacers.

【0030】本発明の画像形成装置についてさらに、好
ましい実施態様例を挙げて述べる。
The image forming apparatus of the present invention will be further described with reference to preferred embodiments.

【0031】図1は、本実施態様の画像形成装置のスペ
ーサ10を中心とした部分を模式的に示す断面図であ
る。図1において、符号1は多数の微小な電子放出素
子、13は電子源基板、2はリアプレート、3は側壁で
ある。また4は蛍光膜5が形成されたガラス基板、6は
メタルバックで、これによりフェースプレート7を構成
する。そしてリアプレート2、側壁3、フェースプレー
ト7により、表示パネルの内部を真空に維持するための
気密容器(外囲器8)を形成している。
FIG. 1 is a sectional view schematically showing a portion centering on a spacer 10 of the image forming apparatus according to the present embodiment. In FIG. 1, reference numeral 1 denotes a number of minute electron-emitting devices, 13 denotes an electron source substrate, 2 denotes a rear plate, and 3 denotes a side wall. Reference numeral 4 denotes a glass substrate on which the fluorescent film 5 is formed, and 6 denotes a metal back, which constitutes a face plate 7. The rear plate 2, the side walls 3, and the face plate 7 form an airtight container (enclosure 8) for maintaining the inside of the display panel at a vacuum.

【0032】電子放出素子としては、高密度化が可能な
円錐状あるいは針状の先端から電子を電界放出させる電
界放出型素子、あるいは表面伝導型電子放出素子などの
冷陰極であってよい。9はX方向配線、10はスペーサ
である。なお図1では、電子源を駆動するための配線は
省略してある。
As the electron-emitting device, a cold cathode such as a field-emission device that emits electrons from a conical or needle-like tip capable of increasing the density or a surface conduction electron-emitting device may be used. 9 is an X-direction wiring, and 10 is a spacer. In FIG. 1, wiring for driving the electron source is omitted.

【0033】スペーサ10は、絶縁性基材10aの表面
に、Naブロック層10bを有し、さらにその表面をII
I 属あるいはIV属典型元素と遷移金属との合金窒化膜か
らなる半導電性膜10cと耐熱性有機ポリマーからなる
絶縁膜10dの2つの層を有する帯電防止膜10eを形
成することにより構成されている。なお本実施態様に於
てNaブロック層10bは必要に応じて設けられ、スペ
ーサ10は外囲器8内を真空にすることにより大気圧を
受けて、外囲器8が破損あるいは変形するのを避けるた
めに設けられる。スペーサ10の材質、形状、配置、配
置本数は外囲器8の形状ならびに熱膨張係数等、外囲器
の受ける大気圧、熱等を考慮して決定される。スペーサ
の形状には、平板型、十字型、L字型等がある。スペー
サ10の利用は、画像形成装置が大型化するにしたがっ
て効果が顕著になる。
The spacer 10 has a Na block layer 10b on the surface of an insulating base material 10a,
It is constituted by forming an antistatic film 10e having two layers of a semiconductive film 10c made of an alloy nitride film of a group I or IV typical element and a transition metal and an insulating film 10d made of a heat-resistant organic polymer. I have. In this embodiment, the Na block layer 10b is provided as needed, and the spacer 10 receives atmospheric pressure by evacuating the envelope 8 to prevent the envelope 8 from being damaged or deformed. Provided to avoid. The material, shape, arrangement, and number of the spacers 10 are determined in consideration of the shape of the envelope 8, the coefficient of thermal expansion, the atmospheric pressure, heat, and the like that the envelope receives. The shape of the spacer includes a flat plate type, a cross type, an L-shaped type, and the like. The effect of using the spacer 10 becomes remarkable as the size of the image forming apparatus increases.

【0034】絶縁性基材10aはフェースプレート7お
よびリアプレート2にかかる大気圧を支持する必要か
ら、ガラス、セラミクス等の機械的強度の高く、耐熱性
の高い材料が適する。フェースプレート、リアプレート
の材質としてガラスを用いた場合、画像形成装置の作製
工程中の熱応力を抑えるために、絶縁性基材10aはで
きるだけこれらの材質と同じものか、同様の熱膨張係数
の材料であることが望ましい。
Since the insulating substrate 10a needs to support the atmospheric pressure applied to the face plate 7 and the rear plate 2, a material having high mechanical strength and high heat resistance, such as glass and ceramics, is suitable. When glass is used as the material of the face plate and the rear plate, in order to suppress thermal stress during the manufacturing process of the image forming apparatus, the insulating base material 10a is made of the same material as these materials as much as possible or has the same thermal expansion coefficient. Desirably, it is a material.

【0035】絶縁性基材10aにソーダガラス等、アル
カリイオンを含むガラスを使用した場合、たとえばNa
イオンにより帯電防止膜10eの導電性を変化させるお
それがある。必要に応じて窒化シリコン、酸化アルミニ
ウム等のNaブロック層10bを絶縁性基材と帯電防止
膜の中間に形成することでNa等アルカリイオンの帯電
防止膜への侵入を抑制することができる。
When glass containing alkali ions such as soda glass is used for the insulating base material 10a, for example, Na
There is a possibility that the conductivity of the antistatic film 10e is changed by ions. By forming a Na block layer 10b of silicon nitride, aluminum oxide or the like as needed between the insulating base material and the antistatic film, it is possible to prevent alkali ions such as Na from entering the antistatic film.

【0036】III 属あるいはIV属典型元素と遷移金属と
の合金窒化膜10cからなる半導電性膜は、たとえばA
l,SiまたはB等の典型元素と遷移金属としてCrま
たは,Wを組み合せたものを用いた。
The semiconductive film made of an alloy nitride film 10c of a group III or group IV typical element and a transition metal is made of, for example, A
A combination of a typical element such as l, Si or B and Cr or W as a transition metal was used.

【0037】耐熱性有機ポリマーからなる絶縁膜10d
としては、たとえばポリイミド、ポリベンゾイミダゾー
ルを用いた。
An insulating film 10d made of a heat-resistant organic polymer
For example, polyimide and polybenzimidazole were used.

【0038】スペーサ10は、メタルバック6およびX
方向配線9と電気的に接続することによりその電位が規
定され、スペーサ10の両端にはほぼ加速電圧Vaと同
じ電圧が印加される。本実施態様では、スペーサはX方
向配線9と接続されているが、別途形成した電極に接続
させて電位を規定してもよい。さらに、フェースプレー
ト7とリアプレート2の間に電子ビームの整形あるいは
基板絶縁部の帯電防止を目的とした中間電極板(グリッ
ド電極等)を設置した構成においては、スペーサが中間
電極板等を貫通しても、スペーサと中間電極間は絶縁さ
れていてもよいし、中間電極板等を介して別体の電位規
定手段に接続してもよい。
The spacer 10 is formed of a metal back 6 and X
By electrically connecting to the directional wiring 9, its potential is defined, and a voltage substantially equal to the acceleration voltage Va is applied to both ends of the spacer 10. In this embodiment, the spacer is connected to the X-direction wiring 9, but may be connected to an electrode formed separately to regulate the potential. Further, in a configuration in which an intermediate electrode plate (grid electrode or the like) is provided between the face plate 7 and the rear plate 2 for the purpose of shaping an electron beam or preventing electrification of a substrate insulating portion, the spacer penetrates the intermediate electrode plate or the like. Alternatively, the spacer and the intermediate electrode may be insulated, or may be connected to a separate potential regulating means via an intermediate electrode plate or the like.

【0039】なお、Al,Au等の良導電性である電極
11をスペーサの両端に形成すると、帯電防止膜とフェ
ースプレート上の電極およびリアプレート上の電極との
電気的接続の向上に効果がある。
When electrodes 11 of good conductivity such as Al and Au are formed at both ends of the spacer, the effect of improving the electrical connection between the antistatic film and the electrodes on the face plate and the electrodes on the rear plate is improved. is there.

【0040】次に、上に説明したスペーサを用いた画像
形成装置について説明する。図2は、後述の実施例に用
いた表示パネルの斜視図であり、内部構造を示すために
パネルの一部を切り欠いて示している。
Next, an image forming apparatus using the above-described spacer will be described. FIG. 2 is a perspective view of a display panel used in an embodiment described later, in which a part of the panel is cut away to show an internal structure.

【0041】図中、符号2はリアプレート、3は側壁、
7はフェースプレートであり、2,3,7により表示パ
ネルの内部を真空に維持するための気密容器(外囲器
8)を形成している。気密容器を組み立てるに当たって
は、各部材の接合部に十分な強度と気密性を保持させる
ために封着する必要があるが、たとえばフリットガラス
を接合部に塗布し、大気中あるいは窒素雰囲気中で、摂
氏400〜500度で10分以上焼成することにより封
着する。気密容器内部を真空に排気する方法については
後述する。
In the drawing, reference numeral 2 denotes a rear plate, 3 denotes a side wall,
Reference numeral 7 denotes a face plate, which forms an airtight container (enclosure 8) for maintaining the inside of the display panel at a vacuum by using 2, 3, and 7. In assembling the airtight container, it is necessary to seal the joint of each member to maintain sufficient strength and airtightness, for example, apply frit glass to the joint, and in the air or nitrogen atmosphere, Seal by baking at 400 to 500 degrees Celsius for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0042】リアプレート2には、基板13が固定され
ているが、この基板上には冷陰極素子1がN×M個形成
されている(N,Mは2以上の正の整数であり、目的と
する表示画素数に応じて適宜設定される。たとえば、高
品位テレビジョンの表示を目的とした画像形成装置にお
いては、N=3000、M=1000以上の数を設定す
ることが望ましい)。前記N×M個の冷陰極素子は、M
本のX方向配線9とN本のY方向配線12により単純マ
トリクス配線としている。前記、1,9,12,13に
よって構成される部分が電子源である。なお、電子源の
製造方法や構造については後で詳述する。
A substrate 13 is fixed to the rear plate 2, and N × M cold cathode elements 1 are formed on the substrate (N and M are positive integers of 2 or more, For example, in an image forming apparatus for displaying a high-definition television, it is desirable to set N = 3000 and M = 1000 or more). The N × M cold cathode elements are M
A simple matrix wiring is formed by the X-directional wirings 9 and the N Y-directional wirings 12. The portion constituted by 1, 9, 12, and 13 is an electron source. The manufacturing method and structure of the electron source will be described later in detail.

【0043】本実施態様においては、気密容器のリアプ
レート2に電子源の基板13を固定する構成としたが、
電子源の基板13が十分な強度を有するものである場合
には、気密容器のリアプレート2としてこの電子源の基
板13自体を用いてもよい。
In this embodiment, the substrate 13 of the electron source is fixed to the rear plate 2 of the airtight container.
If the electron source substrate 13 has a sufficient strength, the electron source substrate 13 itself may be used as the rear plate 2 of the airtight container.

【0044】また、フェースプレート7の下面には、蛍
光膜5とメタルバック6とで構成される画像形成部材が
配置されている。本実施態様ではカラー画像形成装置で
あるため、蛍光膜5の部分にはCRTの分野で用いられ
る赤、緑、青、の3原色の蛍光体が塗り分けられてい
る。各色の蛍光体は、たとえば図3の(a)に示すよう
にストライプ状に塗り分けられ、蛍光体のストライプの
間には黒色の導電体5bが設けてある。黒色の導電体5
bを設ける目的は、電子ビームの照射位置に多少のずれ
があっても表示色にずれが生じないようにすることや、
外光の反射を防止して表示コントラストの低下を防ぐこ
と、電子ビームによる蛍光膜5のチャージアップを防止
することなどである。黒色の導電体5bには、黒鉛を主
成分として用いたが、上記の目的に適するものであれば
これ以外の材料を用いてもよい。
On the lower surface of the face plate 7, an image forming member composed of the fluorescent film 5 and the metal back 6 is arranged. Since the present embodiment is a color image forming apparatus, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the fluorescent film 5. The phosphors of the respective colors are separately applied in stripes as shown in FIG. 3A, for example, and black conductors 5b are provided between the stripes of the phosphors. Black conductor 5
The purpose of providing b is to prevent the display color from being shifted even if the irradiation position of the electron beam is slightly shifted,
This includes preventing the reflection of external light to prevent the display contrast from lowering, and preventing the fluorescent film 5 from being charged up by an electron beam. Although graphite is used as a main component for the black conductor 5b, any other material may be used as long as it is suitable for the above purpose.

【0045】3原色の蛍光体の塗り分け方は、図3
(a)に示したストライプ状の配列に限られるものでは
なく、たとえば図3(b)に示すようなデルタ状配列
や、それ以外の配列であってもよい。
The method of applying the three primary color phosphors is shown in FIG.
The arrangement is not limited to the stripe arrangement shown in FIG. 3A, but may be a delta arrangement as shown in FIG. 3B or another arrangement.

【0046】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜5に用いればよ
く、また黒色導電材料は必ずしも用いなくともよい。
When a monochrome display panel is produced, a monochromatic phosphor material may be used for the phosphor film 5, and a black conductive material is not necessarily used.

【0047】また、蛍光膜5のリアプレート側の面に
は、CRTの分野では公知のメタルバック6を設けてあ
る。メタルバック6を設けた目的は、蛍光膜5が発する
光の一部を鏡面反射して光利用率を向上させることや、
負イオンの衝突から蛍光膜5を保護することや、電子ビ
ーム加速電圧を印加するための電極として作用させるこ
とや、蛍光膜5を励起した電子の導電路として作用させ
ることなどである。メタルバック6は、蛍光膜5をフェ
ースプレート基板4上に形成した後、蛍光膜表面を平滑
化処理し、その上にAlを真空蒸着する方法により形成
した。なお、蛍光膜5に低電圧用の蛍光体材料を用いた
場合には、画像形成部材としてメタルバック6は用いな
い。
On the surface of the fluorescent film 5 on the rear plate side, a metal back 6 known in the field of CRT is provided. The purpose of providing the metal back 6 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 5,
Examples include protecting the fluorescent film 5 from collision with negative ions, acting as an electrode for applying an electron beam acceleration voltage, and acting as a conductive path for excited electrons of the fluorescent film 5. The metal back 6 was formed by forming the fluorescent film 5 on the face plate substrate 4, then smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. When a fluorescent material for low voltage is used for the fluorescent film 5, the metal back 6 is not used as an image forming member.

【0048】また本実施態様では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板4と蛍光膜5との間に、たとえばIT
Oを材料とする透明電極を設けてもよい。
Although not used in this embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, for example, an IT
A transparent electrode made of O may be provided.

【0049】符号Dx1〜DxmおよびDyl〜Dyn
およびHvは、当該表示パネルと不図示の電気回路とを
電気的に接続するために設けた気密構造の電気接続用端
子である。Dx1〜Dxmは電子源のX方向配線と、D
y1〜Dynは電子源のY方向配線と、Hvはフェース
プレート7のメタルバック6と電気的に接続している。
Codes Dx1 to Dxm and Dyl to Dyn
And Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are the X-direction wiring of the electron source and Dx1 to Dxm.
y1 to Dyn are electrically connected to the Y-direction wiring of the electron source, and Hv is electrically connected to the metal back 6 of the face plate 7.

【0050】気密容器内部を真空に排気するには、気密
容器を組み立てた後、不図示の排気管と真空ポンプとを
接続し、気密容器内を10-7Torr程度の真空度まで
排気する。その後、排気管を封止するが、気密容器内の
真空度を維持するために、封止の直前あるいは封止後に
気密容器内の所定の位置にゲッター膜(不図示)を形成
する。ゲッター膜とは、たとえばBaを主成分とするゲ
ッター材料をヒーターもしくは高周波加熱により加熱し
蒸着して形成した膜であり、該ゲッター膜の吸着作用に
より気密容器内は10-5〜10-7Torrの真空度に維
持される。
In order to evacuate the inside of the hermetic container, after the hermetic container is assembled, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is evacuated to a degree of vacuum of about 10 -7 Torr. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 10 −5 to 10 −7 Torr by the adsorbing action of the getter film. Is maintained at a vacuum degree.

【0051】以上、好ましい実施態様を挙げて本発明の
画像形成装置の基本構成の一例を説明した。
As described above, an example of the basic configuration of the image forming apparatus of the present invention has been described with reference to the preferred embodiments.

【0052】次に、前記実施態様の画像形成装置に用い
られる電子源の製造方法について説明する。実施態様の
画像形成装置に用いる電子源は、冷陰極素子を単独マト
リクス配線した電子源であれば、冷陰極素子の材料や形
状あるいは製法に制限はない。したがって、たとえば表
面伝導型放出素子やFE型、あるいはMIM型などの冷
陰極素子を用いることができる。
Next, a method of manufacturing an electron source used in the image forming apparatus of the above embodiment will be described. The electron source used in the image forming apparatus of the embodiment is not limited as long as it is an electron source in which the cold cathode devices are individually arranged in a matrix, and the material, shape and manufacturing method of the cold cathode devices are not limited. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0053】ただし、表示画面が大きくてしかも安価な
画像形成装置が求められる状況のもとでは、これらの冷
陰極素子の中でも、表面伝導型放出素子が特に好まし
い。すなわち、FE型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、MIM型では、絶縁膜と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。
However, in a situation where an inexpensive image forming apparatus having a large display screen is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating film and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving an increase in area and a reduction in manufacturing cost.

【0054】その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。次に、好適な表面伝導型放出素子について基
本的な構成と製法および特性を説明し、その後で多数の
素子を単純マトリクス配線とした電子源の構造について
述べる。
On the other hand, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. Next, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described, and then, the structure of an electron source in which a large number of devices have simple matrix wiring will be described.

【0055】(表面伝導型放出素子の好適な素子構成と
製法)表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類が挙げられる。
(Preferable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) Typical configurations of the surface conduction type emission device include two types, a planar type and a vertical type.

【0056】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。
(Flat-type surface conduction electron-emitting device) First, the structure and manufacturing method of a flat-surface conduction electron-emitting device will be described.

【0057】図4に示すのは、平面型の表面伝導型放出
素子の構成を説明するための平面図(a)および断面図
(b)である。図中、13は基板、14と15は素子電
極、16は導電性薄膜、17は通電フォーミング処理に
より形成した電子放出部、18は通電活性化処理により
形成した薄膜である。
FIGS. 4A and 4B are a plan view and a sectional view, respectively, for explaining the structure of a planar type surface conduction electron-emitting device. In the figure, 13 is a substrate, 14 and 15 are device electrodes, 16 is a conductive thin film, 17 is an electron-emitting portion formed by an energization forming process, and 18 is a thin film formed by an energization activation process.

【0058】基板13としては、たとえば石英ガラスや
青板ガラスをはじめとする各種ガラス基板や、アルミナ
をはじめとする各種セラミクス基板、あるいは上述の各
種基板上にたとえばSiO2 を材料とする絶縁層を積層
した基板などを用いることができる。
As the substrate 13, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the various substrates described above. A substrate or the like can be used.

【0059】また、基板13上に基板面と平行に対向し
て設けられた素子電極14と15は、導電性を有する材
料によって形成されている。たとえば、Ni,Cr,A
u,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじ
めとする金属、あるいはこれらの金属の合金、あるいは
In2 3 −SnO2 をはじめとする金属酸化物、ポリ
シリコンなどの半導体などの中でもから適宜材料を選択
して用いればよい。電極を形成するには、たとえば真空
蒸着などの製膜技術とフォトリソグラフィー、エッチン
グなどのパターニング技術を組み合わせて用いれば容易
に形成できるが、それ以外の方法(たとえば印刷技術)
を用いて形成してもさしつかえない。
The device electrodes 14 and 15 provided on the substrate 13 in parallel with the substrate surface are formed of a conductive material. For example, Ni, Cr, A
Metals such as u, Mo, W, Pt, Ti, Cu, Pd, Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 -SnO 2 , and semiconductors such as polysilicon The material may be appropriately selected and used from among these. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, other methods (eg, printing technique)
It can be formed by using the same.

【0060】素子電極14と15の形状は、当該電子放
出素子の応用目的に合わせて適宜設計される。一般的に
は、電極間隔Lは通常は数十nmから数十μmの範囲か
ら適当な数値を選んで設計されるが、中でも画像形成装
置に応用するために好ましいのは数μmより数十μmの
範囲である。また、素子電極の厚さdについては、通常
は数十nmから数μmの範囲から適当な数値が選ばれ
る。
The shapes of the device electrodes 14 and 15 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several tens of nm to several tens of μm. Range. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from the range of several tens nm to several μm.

【0061】また、導電性薄膜16の部分には微粒子膜
を用いる。ここで述べた微粒子膜とは、構成要素として
多数の微粒子を含んだ膜(島状の集合体も含む)のこと
をさす。微粒子膜を微視的に調べれば、通常は個々の微
粒子が離間して配置された構造か、あるいは微粒子が互
いに隣接した構造か、あるいは微粒子が互いに重なり合
った構造が観測される。
Further, a fine particle film is used for the portion of the conductive thin film 16. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, a structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is usually observed.

【0062】微粒子膜に用いた微粒子の粒径は、10分
の数nmから数百nmの範囲に含まれるものであるが、
中でも好ましいのは1nmから20nmの範囲のもので
ある。また、微粒子膜の膜厚は以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極14
あるいは15と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件などである。具体的には、十分の数
nmから数百nmの範囲の中で設定するが、中でも好ま
しいのは1nmから50nmの間である。
The particle size of the fine particles used for the fine particle film is in the range of several tenths to several hundreds of nm.
Among them, those having a range of 1 nm to 20 nm are preferable. The thickness of the fine particle film is appropriately set in consideration of the following conditions. That is, the device electrode 14
Alternatively, conditions necessary for good electrical connection to 15, conditions necessary for good energization forming described later, conditions necessary for setting the electrical resistance of the fine particle film itself to an appropriate value described later, and the like. It is. Specifically, it is set within a sufficient range of several nanometers to several hundred nanometers, and particularly preferably, it is between 1 nm and 50 nm.

【0063】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,S
n,SnO2 ,In2 3 ,PbO,Sb2 3 などを
はじめとする酸化物や、HfB2 ,ZrB2 ,La
6,CeB6 ,YB4 ,GdB4 などをはじめとする
ホウ化物や、TiC,ZrC,HfC,TaC,Si
C,WCなどをはじめとする炭化物や、TiN,Zr
N,HfNなどをはじめとする窒化物や、Si,Geな
どをはじめとする半導体や、カーボンなどが挙げられ、
これらの中でもから適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, S
oxides such as n, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , La
Borides such as B 6 , CeB 6 , YB 4 , GdB 4 , TiC, ZrC, HfC, TaC, Si
Carbides such as C and WC, TiN, Zr
Nitrides such as N and HfN, semiconductors such as Si and Ge, carbon, and the like;
It is appropriately selected from these.

【0064】以上述べたように、導電性薄膜16を微粒
子膜で形成したが、そのシート抵抗値については、10
3 〜107 Ω/□の範囲に含まれるよう設定した。
As described above, the conductive thin film 16 is formed of a fine particle film.
3 ~10 7 Ω / □ of so as to be included in the scope has been set.

【0065】なお、導電性薄膜16と素子電極14およ
び15とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なりあうような構造をとっている。
その重なり方は、図4の例においては、下から、基板、
素子電極、導電性薄膜の順序で積層したが、場合によっ
ては下から基板、導電性薄膜、素子電極、の順序で積層
してもさしつかえない。
Since the conductive thin film 16 and the device electrodes 14 and 15 are desirably electrically connected to each other, they have a structure in which a part of each of them overlaps.
In the example of FIG. 4, the overlapping method is as follows.
Although the device electrode and the conductive thin film are laminated in this order, the substrate, the conductive thin film and the device electrode may be laminated in this order from the bottom in some cases.

【0066】また、電子放出部17は、導電性薄膜16
の一部に形成された亀裂状の部分であり、電気的には周
囲の導電性膜よりも高抵抗な性質を有している。亀裂
は、導電性薄膜16に対して、後述する通電フォーミン
グの処理を行うことにより形成する。亀裂内には、十分
の数nmから数十nmの粒径の微粒子を配置する場合が
ある。なお、実際の電子放出部の位置や形状を精密且つ
正確に図示するのは困難なため、図4においては模式的
に示した。
The electron emitting portion 17 is formed of a conductive thin film 16
Is a crack-like portion formed in a part of the conductive film, and has a property of being electrically higher in resistance than the surrounding conductive film. The cracks are formed by performing a later-described energization forming process on the conductive thin film 16. In some cases, fine particles having a sufficient particle size of several nm to several tens of nm are arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0067】また、薄膜18は炭素もしくは炭素化合物
よりなる薄膜で、電子放出部17およびその近傍を被覆
している。薄膜18は、通電フォーミング処理後に後述
する通電活性化の処理を行うことにより形成する。
The thin film 18 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 17 and its vicinity. The thin film 18 is formed by performing an energization activation process described later after the energization forming process.

【0068】薄膜18は、単結晶グラファイト、多結晶
グラファイト、非晶質カーボン、のいずれかか、もしく
はその混合物であり、膜厚は50nm以下とするが、3
0nm以下とするのがさらに好ましい。
The thin film 18 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 50 nm or less.
More preferably, it is 0 nm or less.

【0069】なお、実際の薄膜18の位置や形状を精密
に図示するのは困難なため、図4においては模式的に示
した。また、平面図(a)においては、薄膜18の一部
を除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 18, it is schematically shown in FIG. Further, in the plan view (a), an element in which a part of the thin film 18 is removed is shown.

【0070】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。
While the basic structure of the preferred device has been described above, the following device was used in the examples.

【0071】すなわち、基板13には青板ガラスを用
い、素子電極14と15にはPt薄膜を用いた。素子電
極の厚さdは100nm、電極間隔Lは2μmとした。
微粒子膜の主要材料としてPdもしくはPdOを用い、
微粒子膜の厚さは約10nm、幅Wは10nmとした。
That is, blue glass was used for the substrate 13 and Pt thin films were used for the device electrodes 14 and 15. The thickness d of the device electrode was 100 nm, and the electrode interval L was 2 μm.
Using Pd or PdO as the main material of the fine particle film,
The thickness of the fine particle film was about 10 nm, and the width W was 10 nm.

【0072】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。
Next, a method of manufacturing a preferred flat surface conduction electron-emitting device will be described.

【0073】図5の(a)〜(d)は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は前記図4と同一である。
FIGS. 5A to 5D are cross-sectional views for explaining a manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that of FIG.

【0074】1)まず、図5(a)に示すように、基板
13上に素子電極14および15を形成する。
1) First, device electrodes 14 and 15 are formed on a substrate 13 as shown in FIG.

【0075】形成するに当たっては、あらかじめ基板1
3を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子
電極の材料を堆積させる。(堆積する方法としては、た
とえば、蒸着法やスパッタ法などの真空成膜技術を用い
ればよい。)その後、堆積した電極材料や、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
(a)に示した一対の素子電極14および15を形成す
る。
When forming, the substrate 1
After sufficiently cleaning 3 with a detergent, pure water and an organic solvent, the material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, patterning is performed using the deposited electrode material or photolithography / etching technique.
A pair of device electrodes 14 and 15 shown in FIG.

【0076】2)次に、同図(b)に示すように、導電
性薄膜16を形成する。
2) Next, a conductive thin film 16 is formed as shown in FIG.

【0077】形成するに当たっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である(具体的に
は、本実施例では主要元素としてPdを用いた。また、
本例では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい)。
In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive thin film (specifically, Pd was used as a main element in this example.
In this example, a dipping method was used as a coating method.
Other than that, for example, a spinner method or a spray method may be used).

【0078】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本例で用いた有機金属溶液の塗布によ
る方法以外の、たとえば真空蒸着法やスパッタ法、ある
いは化学的気相堆積法などを用いる場合もある。
As a method of forming a conductive thin film made of a fine particle film, a method other than the method of applying an organic metal solution used in this example, such as a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method In some cases, such as is used.

【0079】3)次に、同図(c)に示すように、フォ
ーミング用電源19から素子電極14および15の間に
適宜の電圧を印加し、通電フォーミング処理を行って、
電子放出部17を形成する。
3) Next, as shown in FIG. 7C, an appropriate voltage is applied between the element electrodes 14 and 15 from the forming power supply 19, and an energization forming process is performed.
An electron emitting portion 17 is formed.

【0080】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜16に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。微粒子膜
で作られた導電性薄膜のうち電子放出を行うのに好適な
構造に変化した部分(すなわち電子放出部17)におい
ては、薄膜に適当な亀裂が形成されている。なお、電子
放出部17が形成される前と比較すると、形成された後
は素子電極14および15の間で計測される電気抵抗は
大幅に増加する。
The energization forming treatment is to energize the conductive thin film 16 made of a fine particle film and to appropriately break, deform, or alter the part, thereby changing the structure to a structure suitable for emitting electrons. This is the process that causes In a portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 17), an appropriate crack is formed in the thin film. It should be noted that the electrical resistance measured between the device electrodes 14 and 15 is significantly increased after the formation, as compared to before the electron emission portion 17 is formed.

【0081】通電方法をより詳しく説明するために、図
6に、フォーミング用電源19から印加する適宜の電圧
波形の一例を示す。微粒子膜で作られた導電性薄膜をフ
ォーミングする場合には、パルス状の電圧が好ましく、
本例の場合には同図に示したようにパルス幅T1の三角
波パルスをパルス間隔T2で連続的に印加した。その際
には、三角波パルスの波高値Vpfを順次昇圧した。ま
た、電子放出部17の形成状況をモニターするためのモ
ニターパルスPmを適宜の間隔で三角波パルスの間に挿
入し、その際に流れる電流を電流計20で計測した。
FIG. 6 shows an example of an appropriate voltage waveform applied from the forming power supply 19 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable,
In the case of this example, as shown in the figure, a triangular wave pulse having a pulse width T1 was continuously applied at a pulse interval T2. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portions 17 were inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 20.

【0082】本例においては、たとえば10-5Torr
程度の真空雰囲気下において、たとえばパルス幅T1を
1ms、パルス間隔T2を10msとし、波高値Vpf
を1パルスごとに0.1Vずつ昇圧した。そして、三角
波を5パルス印加するたびに1回の割りで、モニターパ
ルスPmを挿入した。フォーミング処理に悪影響を及ぼ
すことがないように、モニターパルスの電圧Vpfは
0.1Vに設定した。そして、素子電極14および15
の間の電気抵抗が1×106 Ωになった段階、すなわち
モニターパルス印加時に電流計20で計測される電流が
1×10-7Å以下になった段階で、フォーミング処理に
かかわる通電を終了した。
In this example, for example, 10 -5 Torr
Under a vacuum atmosphere of a degree, for example, the pulse width T1 is 1 ms, the pulse interval T2 is 10 ms, and the peak value Vpf
Was increased by 0.1 V for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpf was set to 0.1 V so as not to adversely affect the forming process. Then, the device electrodes 14 and 15
At the time when the electric resistance becomes 1 × 10 6 Ω, that is, when the current measured by the ammeter 20 when the monitor pulse is applied becomes 1 × 10 -7 Å or less, the energization related to the forming process is terminated. did.

【0083】なお、上記の方法は、本例の表面伝導型放
出素子に関する好ましい方法であり、たとえば微粒子膜
の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型
放出素子の設計を変更した場合には、それに応じて通電
の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present example, and is, for example, a case where the design of the surface conduction electron-emitting device is changed such as the material and thickness of the fine particle film or the element electrode interval L. Therefore, it is desirable to appropriately change the energization conditions accordingly.

【0084】4)次に、図5の(d)に示すように、活
性化用電源21から素子電極14および15の間に適宜
の電圧を印加し、通電活性化処理を行って、電子放出特
性の改善を行う。
4) Next, as shown in FIG. 5D, an appropriate voltage is applied between the element electrodes 14 and 15 from the activating power supply 21 to carry out an energization activating process, so that electron emission is performed. Improve characteristics.

【0085】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部17に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。(図においては、炭素も
しくは炭素化合物よりなる堆積物を部材18として模式
的に示した。)なお、通電活性化処理を行うことによ
り、行う前と比較して同じ印加電圧における放出電流を
典型的には100倍以上に増加させることができる。
The energization activation process is a process of energizing the electron-emitting portion 17 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as the member 18.) By performing the energization activation process, the emission current at the same applied voltage as compared with before the activation is typically obtained. Can be increased 100 times or more.

【0086】具体的には、10-4ないし10-5Torr
の範囲内の真空雰囲気中で、電圧パルスを定期的に印加
することにより、真空雰囲気中に存在する有機化合物を
起源とする炭素もしくは炭素化合物を堆積させる。堆積
物18は、単結晶グラファイト、多結晶グラファイト、
非晶質カーボンのいずれかか、もしくはその混合物であ
り、膜厚は50nm以下、より好ましくは30nm以下
である。
Specifically, 10 -4 to 10 -5 Torr
By applying a voltage pulse periodically in a vacuum atmosphere within the range of above, carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 18 is made of single crystal graphite, polycrystal graphite,
It is either amorphous carbon or a mixture thereof, and has a thickness of 50 nm or less, more preferably 30 nm or less.

【0087】通電方法をより詳しく説明するために、図
7の(a)に、活性化用電源21から印加する適宜の電
圧波形の一例を示す。本例においては、一定電圧の矩形
波を定期的に印加して通電活性化処理を行ったが、具体
的には、矩形波の電圧Vacは14V、パルス幅T3は
1ms、パルス間隔T4は10msとした。なお、上述
の通電条件は本例の表面伝導型放出素子に関する好まし
い条件であり、表面伝導型放出素子の設計を変更した場
合には、それに応じて条件を適宜変更するのが好まし
い。
FIG. 7A shows an example of an appropriate voltage waveform applied from the activation power supply 21 in order to describe the energization method in more detail. In this example, the energization activation process was performed by periodically applying a rectangular wave having a constant voltage. Specifically, the voltage Vac of the rectangular wave was 14 V, the pulse width T3 was 1 ms, and the pulse interval T4 was 10 ms. And Note that the above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is preferable to appropriately change the conditions accordingly.

【0088】図5の(d)に示す22は該表面伝導型放
出素子から放出される放出電流Ieを捕捉するためのア
ノード電極で、直流高電圧電源23および電流計24が
接続されている。(なお、基板13を表示パネルの中で
もに組み込んでから活性化処理を行う場合には、表示パ
ネルの蛍光面をアノード電極22として用いる。) 活性化用電源21から電圧を印加する間、電流計24で
放出電流Ieを計測して通電活性化処理の進行状況をモ
ニターし、活性化用電源21の動作を制御する。電流計
24で計測された放出電流Ieの一例を図7(b)に示
すが、活性化電源21からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ieは増加するが、や
がて飽和する。このように、放出電流Ieがほぼ飽和し
た時点で活性化用電源21からの電圧印加を停止し、通
電活性化処理を終了する。
Reference numeral 22 shown in FIG. 5D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power supply 23 and an ammeter 24 are connected. (If the activation process is performed after incorporating the substrate 13 into the display panel, the phosphor screen of the display panel is used as the anode electrode 22.) While the voltage is applied from the activation power supply 21, the ammeter is used. At 24, the emission current Ie is measured to monitor the progress of the energization activation process, and the operation of the activation power supply 21 is controlled. FIG. 7B shows an example of the emission current Ie measured by the ammeter 24. When the pulse voltage is started to be applied from the activation power supply 21, the emission current Ie increases with the passage of time, but eventually saturates. . As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 21 is stopped, and the energization activation process ends.

【0089】なお、上述の通電条件は本例の表面伝導型
放出素子に関する好ましい条件であり、表面伝導型放出
素子の設計を変更した場合には、それに応じて条件を適
宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0090】以上のようにして、図5(e)に示す平面
型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 5E was manufactured.

【0091】(垂直型の表面伝導型放出素子)図8は電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子である。図8は、垂直型の
基本構成を説明するための模式的な断面図であり、図中
の25は基板、26と27は素子電極、28は段差形成
部材、29は微粒子膜を用いた導電性薄膜、30は通電
フォーミング処理により形成した電子放出部、31は通
電活性化処理により形成した薄膜である。
(Vertical Type Surface Conduction Emission Element) FIG. 8 shows another typical configuration of a surface conduction type emission element in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. Element. FIG. 8 is a schematic cross-sectional view for explaining the basic structure of the vertical type. In the figure, 25 is a substrate, 26 and 27 are device electrodes, 28 is a step forming member, and 29 is a conductive film using a fine particle film. Reference numeral 30 denotes an electron emitting portion formed by an energization forming process, and 31 denotes a thin film formed by an energization activation process.

【0092】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(26)が段差形成部材28
上に設けられており、導電性薄膜29が段差形成部材2
8の側面を被覆している点にある。したがって、前記図
4の平面型における素子電極間隔Lは、垂直型において
は段差形成部材28の段差高Lsとして設定される。な
お、基板25、素子電極26および27、微粒子膜を用
いた導電性薄膜29については、前記平面型の説明中に
列挙した材料を同様に用いることが可能である。また、
段差形成部材28には、たとえばSiO2 のような電気
的に絶縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one (26) of the device electrodes is formed with a step forming member 28.
The conductive thin film 29 is provided on the step forming member 2.
8 is covered. Therefore, the element electrode interval L in the planar type shown in FIG. 4 is set as the step height Ls of the step forming member 28 in the vertical type. For the substrate 25, the device electrodes 26 and 27, and the conductive thin film 29 using the fine particle film, the materials listed in the description of the flat type can be used in the same manner. Also,
An electrically insulating material such as SiO 2 is used for the step forming member 28.

【0093】(画像形成装置に用いた表面伝導型放出素
子の特性)以上、平面型と垂直型の表面伝導型放出素子
について素子構成と製法を説明したが、次に画像形成装
置に用いた素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Image Forming Apparatus) The element structure and manufacturing method of the planar and vertical surface conduction electron emitting elements have been described above. The characteristics of will be described.

【0094】図9に、画像形成装置に用いた素子の、
(放出電流Ie)対(素子印加電圧Vf)特性、および
(素子電流If)対(素子印加電圧Vf)特性の典型的
な例を示す。なお、放出電流Ieは素子電流Ifに比べ
て著しく小さく、同一尺度で図示するのが困難であるう
え、これらの特性は素子の大きさや形状等の設計パラメ
ータを変更することにより変化するものであるため、2
本のグラフは各々任意単位で図示した。
FIG. 9 shows the elements used in the image forming apparatus.
Typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics are shown. Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the element. Therefore, 2
The graphs in the book are shown in arbitrary units.

【0095】画像形成装置に用いた素子は、放出電流I
eに関して以下に述べる3つの特性を有している。
The element used in the image forming apparatus has an emission current I
e has three characteristics described below.

【0096】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected.

【0097】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0098】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0099】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0100】以上のような特性を有するため、表面伝導
型放出素子を画像形成装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた画像形成装置において、第一の特性を利用すれば、
表示画面を順次走査して表示を行うことが可能である。
すなわち、駆動中の素子には所望の発光輝度に応じて閾
値電圧Vth以上の電圧を適宜印加し、非選択状態の素
子には閾値電圧Vth未満の電圧を印加する。駆動する
素子を順次切り替えてゆくことにより、表示画面を順次
走査して表示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used in an image forming apparatus. For example, in an image forming apparatus provided with a large number of elements corresponding to pixels of a display screen, if the first characteristic is used,
Display can be performed by sequentially scanning the display screen.
That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element under driving according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the element in the non-selected state. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0101】また、第二の特性または第三の特性を利用
することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, since the emission luminance can be controlled by utilizing the second characteristic or the third characteristic, gradation display can be performed.

【0102】(多数素子を単純マトリクス配線した電子
源の構造)次に、上述の表面伝導型放出素子を基板上に
複数個配列して単純マトリクス配線した電子源の構造に
ついて述べる。
(Structure of Electron Source in Which Many Devices are Wiring in Simple Matrix) Next, the structure of an electron source in which a plurality of the above-described surface conduction emission devices are arranged on a substrate and wired in a simple matrix will be described.

【0103】図10に示すのは、前記図4に示した表面
伝導型放出素子を基板13上に複数個配列して単純マト
リクス配線した電子源の平面図である。基板13上に
は、前記図4で示したものと同様な表面伝導型放出素子
が配列され、これらの素子はX方向配線9とY方向配線
12により単純マトリクス状に配線されている。X方向
配線9とY方向配線12の交差する部分には、配線間に
絶縁層(不図示)が形成されており、電気的な絶縁が保
たれている。
FIG. 10 is a plan view of an electron source in which a plurality of the surface conduction electron-emitting devices shown in FIG. On the substrate 13, surface conduction type emission elements similar to those shown in FIG. 4 are arranged, and these elements are wired in a simple matrix by the X-direction wiring 9 and the Y-direction wiring 12. An insulating layer (not shown) is formed between the X-directional wirings 9 and the Y-directional wirings 12 at the intersections of the wirings, so that electrical insulation is maintained.

【0104】図10のA−A′に沿った断面を、図11
に示す。
FIG. 11 is a sectional view taken along the line AA ′ in FIG.
Shown in

【0105】なお、このような構造の電子源は、あらか
じめ基板上にX方向配線9、Y方向配線12、電極間絶
縁層(不図示)、および表面伝導型放出素子の素子電極
14,15と導電性薄膜16を形成した後、X方向配線
9およびY方向配線12を介して各素子に通電フォーミ
ング処理と通電活性化処理を行うことにより製造した。
The electron source having such a structure includes an X-directional wiring 9, a Y-directional wiring 12, an inter-electrode insulating layer (not shown), and device electrodes 14 and 15 of a surface conduction electron-emitting device. After the conductive thin film 16 was formed, each element was subjected to an energization forming process and an energization activation process via the X-direction wiring 9 and the Y-direction wiring 12 to manufacture the device.

【0106】[0106]

【実施例】次に本発明の実施例を示す。Next, examples of the present invention will be described.

【0107】(実施例1)本実施例では複数の表面伝導
型電子放出素子を電子源として備える、前述の図1、図
2で示された画像形成装置を作製した。まず、図12に
示す様に、清浄化した青板ガラスからなる基板13上に
表面伝導型電子放出素子を形成するための、一対の素子
電極14,15と導電性膜16とをマトリクス状に16
0×720個、さらに、形成される複数の表面伝導型電
子放出素子をマトリクス配線する複数のX方向(行方
向)配線9および複数のY方向(列方向)配線12を形
成した。ここで素子電極14,15はスパッタ法により
形成したPt膜であり、X方向配線9、Y方向配線12
はスクリーン印刷法により形成したAg配線である。導
電性膜16はPdアミン錯体溶液を塗布し焼成して形成
したPdO微粒子膜である。なお、図13は、図12の
A−A′部分の断面図である。
Example 1 In this example, the above-described image forming apparatus shown in FIGS. 1 and 2 having a plurality of surface conduction electron-emitting devices as an electron source was manufactured. First, as shown in FIG. 12, a pair of device electrodes 14 and 15 and a conductive film 16 for forming a surface conduction electron-emitting device on a substrate 13 made of cleaned blue glass are arranged in a matrix.
A plurality of 0 × 720 wirings and a plurality of X direction (row direction) wirings 9 and a plurality of Y direction (column direction) wirings 12 for matrix wiring of the plurality of surface conduction electron-emitting devices to be formed were formed. Here, the element electrodes 14 and 15 are Pt films formed by a sputtering method, and the X-directional wiring 9 and the Y-directional wiring 12
Is an Ag wiring formed by a screen printing method. The conductive film 16 is a PdO fine particle film formed by applying and firing a Pd amine complex solution. FIG. 13 is a cross-sectional view taken along the line AA ′ of FIG.

【0108】次に、図1および図2で示された蛍光膜5
は図14に示すように、各色蛍光体5aがY方向にのび
るストライプ形状を採用し、黒色導電材5bとしては各
色蛍光体5a間にだけでなく、Y方向の画素間を分離し
かつ後述するスペーサを設置するための部分を加えた形
状を用いた。先に黒色導電材5bを形成し、その間隙部
に各色蛍光体5aを塗布して蛍光膜5を作成した。ブラ
ックストライプの材料として通常よく用いられている黒
鉛を主成分とする材料を用いた。ガラス基板上に各色蛍
光体5aを塗布する方法はスラリー法を用いた。
Next, the fluorescent film 5 shown in FIG. 1 and FIG.
As shown in FIG. 14, each of the color phosphors 5a adopts a stripe shape extending in the Y direction, and the black conductive material 5b separates not only between the color phosphors 5a but also between the pixels in the Y direction and will be described later. A shape including a portion for installing a spacer was used. First, a black conductive material 5b was formed, and a phosphor 5a of each color was applied to a gap portion between the black conductive material 5b to form a fluorescent film 5. As a material for the black stripe, a material mainly containing graphite, which is generally used, was used. A slurry method was used for applying each color phosphor 5a on a glass substrate.

【0109】また、図1および図2で示されるように蛍
光膜5の内面側にはメタルバック6が設けられ、このメ
タルバック6は、蛍光膜5の作成後、蛍光膜5の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着することで作成した。
As shown in FIGS. 1 and 2, a metal back 6 is provided on the inner surface side of the fluorescent film 5, and the metal back 6 is formed on the inner surface of the fluorescent film 5 after the fluorescent film 5 is formed. (Usually called filming), and then Al was vacuum-deposited.

【0110】また、図1および図2で示されたスペーサ
10は清浄化したソーダライムガラスからなる絶縁性基
材10a(高さ3.8mm、板厚200μm、長さ20
mm)上に、Naブロック層10bとして窒化シリコン
膜を0.5μm成膜し、その上に半導電性膜10cとし
て、W,AlおよびNの各元素を含有する膜を真空成膜
法により成膜し、さらにその上にポリイミドからなる耐
熱性有機ポリマー絶縁膜10dを真空成膜法により成膜
して形成した。
The spacer 10 shown in FIG. 1 and FIG. 2 is an insulating substrate 10a (3.8 mm in height, 200 μm in thickness, 20 μm in length) made of cleaned soda lime glass.
mm), a 0.5 μm-thick silicon nitride film is formed as the Na block layer 10b, and a film containing each element of W, Al, and N is formed thereon as the semiconductive film 10c by vacuum film formation. Then, a heat-resistant organic polymer insulating film 10d made of polyimide was formed thereon by vacuum film formation.

【0111】本実施例で用いたW,AlおよびNの各元
素を含有する半導電性膜10cはスパッタリング装置を
用いてアルゴンと窒素混合雰囲気中でWとAlのターゲ
ットを同時スパッタすることにより成膜した。それぞれ
のターゲットにかける電力を変化することにより組成の
調節を行い、最適の抵抗値を得た。基板は室温で、アー
スに接続されている。作製したW,AlおよびNの各元
素を含有する半導電性膜10cは、膜厚がt=200n
mで比抵抗がρ=2.8×105 Ωcmであった。
The semiconductive film 10c containing each element of W, Al and N used in this embodiment is formed by simultaneously sputtering W and Al targets in a mixed atmosphere of argon and nitrogen using a sputtering apparatus. Filmed. The composition was adjusted by changing the power applied to each target, and an optimum resistance value was obtained. The substrate is connected to ground at room temperature. The manufactured semiconductive film 10c containing each element of W, Al and N has a thickness of t = 200n.
m and the specific resistance was ρ = 2.8 × 10 5 Ωcm.

【0112】本実施例で用いたポリイミドからなる耐熱
性有機ポリマーの絶縁膜10dに関しては、まずポリイ
ミド・スパッタリングターゲットの作製から行い、スパ
ッタリング装置でこのターゲットをアルゴン雰囲気中で
RFスパッタすることにより成膜した。ポリイミド・タ
ーゲットは、φ5インチのNaフリー・ガラス基板上で
ポリイミド(バイヤーML:(株)I.S.T.製)の
ワニスをスピンナーにより1500rpm,30sの条
件で塗布・乾燥を5回行い、その後350℃でキュアし
てイミド化を行って作製した。キュア後において、Na
フリーガラス基板上に形成されたポリイミド膜厚は50
μmであった。
The insulating film 10d of the heat-resistant organic polymer made of polyimide used in this embodiment is formed by first preparing a polyimide sputtering target, and performing RF sputtering of this target in an argon atmosphere by a sputtering apparatus. did. The polyimide target was coated and dried five times on a φ5 inch Na-free glass substrate by applying a varnish of a polyimide (Bayer ML: manufactured by IST Co., Ltd.) using a spinner at 1500 rpm for 30 s. Thereafter, curing was performed at 350 ° C. to perform imidization, thereby producing the film. After curing, Na
The polyimide film thickness formed on the free glass substrate is 50
μm.

【0113】このポリイミド・ターゲットをAr0.5
Torr,200Wの条件でRFスパッタすることによ
り、前述の半導電性膜10c上にポリイミドからなる耐
熱性有機ポリマー絶縁膜10dを膜厚150Åで成膜し
た。
The polyimide target was Ar0.5
By RF sputtering under the conditions of Torr and 200 W, a heat-resistant organic polymer insulating film 10d made of polyimide was formed to a thickness of 150 ° on the above-mentioned semiconductive film 10c.

【0114】スペーサ10には図1に示すように、X方
向配線9との接続およびメタルバック6との接続を確実
にするためにその両接続部にAlによる電極11をそれ
ぞれ設けた。この電極11はX方向配線上面からフェー
スプレート7に向かって50μm、メタルバック表面か
らリアプレート2に向かって300μmの範囲で外囲器
8内に露出するスペーサ10の4面を完全に被覆した。
As shown in FIG. 1, the spacer 10 is provided with electrodes 11 made of Al at both connection portions to ensure the connection with the X-direction wiring 9 and the connection with the metal back 6. The electrodes 11 completely covered the four surfaces of the spacer 10 exposed in the envelope 8 within a range of 50 μm from the upper surface of the X-direction wiring toward the face plate 7 and 300 μm from the metal back surface toward the rear plate 2.

【0115】以上の様に作製された、W,Al,Nの各
元素を含有する半導電性膜10c上にポリイミドからな
る耐熱性有機ポリマー絶縁膜10dを成膜したスペーサ
10を等間隔でX方向配線9上に固定した。
The spacers 10 having the heat-resistant organic polymer insulating film 10d made of polyimide formed on the semiconductive film 10c containing each element of W, Al, and N formed as described above are arranged at regular intervals. It was fixed on the directional wiring 9.

【0116】その後、電子放出素子1の3.8mm上方
にフェースプレート7が配置されるよう、図1および図
2に示すようにフェースプレート7を支持枠3を介し配
置し、リアプレート2、フェースプレート7、支持枠3
およびスペーサ10の接合部を固定した。
Then, the face plate 7 is arranged via the support frame 3 as shown in FIGS. 1 and 2 so that the face plate 7 is arranged 3.8 mm above the electron-emitting device 1, and the rear plate 2 and the face Plate 7, support frame 3
And the joint part of the spacer 10 was fixed.

【0117】リアプレート2と支持枠3の接合部および
フェースプレート7と支持枠3の接合部はフリットガラ
スを塗布し、大気中で430℃で10分以上焼成するこ
とで封着した。スペーサ10はフェースプレート7側の
黒色導電材5b(線幅300μm)上に、Auで被覆さ
れたシリカ球を含有した導電性フリットガラス40を用
いることにより固定し、さらに、帯電防止膜10eとメ
タルバック6との導通を確保した。
The joint between the rear plate 2 and the support frame 3 and the joint between the face plate 7 and the support frame 3 were sealed by applying frit glass and firing at 430 ° C. for 10 minutes or more in the atmosphere. The spacer 10 is fixed on the black conductive material 5b (line width 300 μm) on the face plate 7 side by using a conductive frit glass 40 containing silica spheres coated with Au. The continuity with the back 6 was secured.

【0118】以上のようにして完成した外囲器8内の雰
囲気を排気管を通じ真空ポンプにて排気し、十分な真空
度に達した後、図2に示される容器外端子Dx1〜Dx
mとDy1〜DynおよびX方向配線9とY方向配線1
2を通じて、前述の図12に示された、基板13上の複
数対の素子電極14,15間に電圧を印加し、複数の導
電性膜16を通電処理(フォーミング処理)することに
より各導電性膜16に電子放出部を形成した。フォーミ
ング処理は、図6に示した波形の電圧を印加することに
より行った。
The atmosphere in the envelope 8 completed as described above is exhausted by a vacuum pump through an exhaust pipe, and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dx shown in FIG.
m, Dy1 to Dyn, X direction wiring 9 and Y direction wiring 1
12, a voltage is applied between the plurality of pairs of device electrodes 14 and 15 on the substrate 13 shown in FIG. An electron emission portion was formed on the film 16. The forming process was performed by applying a voltage having a waveform shown in FIG.

【0119】次に排気管を通してアセトンを1mTor
rとなるように外囲器8内に導入し、容器外端子Dx1
〜DxmとDy1〜Dynに電圧パルスを定期的に印加
することにより、炭素あるいは炭素化合物を各導電性膜
16上に堆積する活性化処理を行った。活性化処理は図
7に示すような波形の電圧を印加することにより行っ
た。以上のようにして、図10に示されるような、複数
の表面伝導型電子放出素子がマトリクス配線された電子
源を作製した。
Next, acetone was passed through the exhaust pipe for 1 mTorr.
r into the envelope 8 and the container outer terminal Dx1
An activation process for depositing carbon or a carbon compound on each conductive film 16 was performed by periodically applying a voltage pulse to Dxm and Dy1 to Dyn. The activation process was performed by applying a voltage having a waveform as shown in FIG. As described above, an electron source having a plurality of surface conduction electron-emitting devices arranged in a matrix as shown in FIG. 10 was manufactured.

【0120】次に、外囲器8全体を200℃に加熱しつ
つ10時間、真空排気した後、10 -6Torr程度の真
空度で、排気管をガスバーナーで熱することで溶着し外
囲器8の封止を行った。
Next, the entire envelope 8 was heated to 200 ° C.
After evacuating for 10 hours -6True about Torr
At the air temperature, the exhaust pipe is welded by heating with a gas burner.
The enclosure 8 was sealed.

【0121】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。
Finally, gettering was performed to maintain the degree of vacuum after sealing.

【0122】以上のように完成した図1および図2に示
される画像形成装置において、各電子放出素子1には、
容器外端子Dx1〜Dxm、Dy1〜Dynを通じ走査
信号および変調信号を不図示の信号発生手段よりそれぞ
れ印加することにより電子を放出させ、メタルバック6
には、高圧端子Hvを通じて高圧を印加することにより
放出電子ビームを加速し、蛍光膜5に電子を衝突させ、
蛍光体を励起・発光させることで画像を表示した。な
お、高圧端子Hvへの印加電圧Vaは1kV〜5kV、
素子電極14,15間への印加電圧Vfは14Vとし
た。
In the image forming apparatus shown in FIGS. 1 and 2 completed as described above, each electron-emitting device 1
Electrons are emitted by applying a scanning signal and a modulation signal from signal generation means (not shown) through terminals Dx1 to Dxm and Dy1 to Dyn outside the container, respectively.
The high-voltage terminal Hv applies a high voltage to accelerate the emitted electron beam, causing electrons to collide with the fluorescent film 5,
An image was displayed by exciting and emitting the phosphor. The applied voltage Va to the high voltage terminal Hv is 1 kV to 5 kV,
The applied voltage Vf between the device electrodes 14 and 15 was 14V.

【0123】スペーサ10について帯電防止膜10eの
抵抗値を、組み込み前、フェースプレートへの封着後、
リアプレートへの封着後、真空排気後、素子電極通電処
理後等各工程で計測したところ全工程を通じてほとんど
抵抗値の変動が見られなかった。
For the spacer 10, the resistance value of the antistatic film 10e is measured before assembling and after sealing to the face plate.
After the sealing to the rear plate, after evacuation, after the device electrode energization treatment, and the like, measurement was made in each step, and almost no change in the resistance value was observed throughout all the steps.

【0124】また、スペーサ10に近い位置にある電子
放出素子1からの放出電子による発光スポットも含め、
二次元上に等間隔の発光スポット列が形成され、鮮明で
色再現性のよいカラー画像表示ができた。このことはス
ペーサ10を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生せず、スペーサ10の帯電も無視でき
る程度であることを示している。また、本材料の抵抗温
度係数は−0.5%であり、Va=5kVにおいても熱
暴走は見られなかった。
In addition, a light emitting spot caused by electrons emitted from the electron emitting element 1 located near the spacer 10 is also included.
Emitting spot rows were formed at equal intervals on two dimensions, and a clear and good color reproducible color image could be displayed. This indicates that even if the spacer 10 is provided, no disturbance of the electric field which affects the electron trajectory occurs, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0125】(実施例2)本実施例において実施例1と
異なるのは、図1に示されるスペーサ10の半導電性膜
10cとして、W,BおよびNの各元素を含有する膜を
使用した点であり、その他は実施例1と同様にして図1
および図2に示される画像形成装置を作製した。
(Embodiment 2) This embodiment is different from Embodiment 1 in that a film containing each element of W, B and N is used as the semiconductive film 10c of the spacer 10 shown in FIG. The other points are the same as in the first embodiment.
And the image forming apparatus shown in FIG.

【0126】本実施例で用いたW,BおよびNの各元素
を含有する半導電性膜10cはスパッタリング装置を用
いてアルゴンと窒素混合雰囲気中でWとBのターゲット
を同時スパッタすることにより成膜した。それぞれのタ
ーゲットにかける電力を変化することにより組成の調節
を行い、最適の抵抗膜を得た。基板は室温で、アースに
接地されている。作製したW,BおよびNの各元素を含
有する半導電性膜10cは、膜厚がt=200nmで比
抵抗がρ=2.7×105 Ωcmであった。
The semiconductive film 10c containing each element of W, B and N used in this embodiment is formed by simultaneously sputtering W and B targets in a mixed atmosphere of argon and nitrogen using a sputtering apparatus. Filmed. The composition was adjusted by changing the power applied to each target, and an optimal resistive film was obtained. The substrate is at room temperature and grounded. The prepared semiconductive film 10c containing each element of W, B and N had a thickness t = 200 nm and a specific resistance ρ = 2.7 × 10 5 Ωcm.

【0127】さらにその上には実施例1と同様にポリイ
ミドからなる耐熱性有機ポリマー絶縁膜10dを成膜し
て本実施例のスペーサ10を作製した。
Further, a heat-resistant organic polymer insulating film 10d made of polyimide was formed thereon in the same manner as in Example 1 to produce the spacer 10 of this example.

【0128】本実施例におけるスペーサ10について、
帯電防止膜10eの抵抗値を、組み込み前、フェースプ
レートへの封着後、リアプレートへの封着後、真空排気
後、素子電極通電処理後等各工程で計測したところ全工
程を通じてほとんど抵抗値の変動が見られなかった。
Regarding the spacer 10 in this embodiment,
The resistance value of the antistatic film 10e was measured in each step before assembling, after sealing to the face plate, after sealing to the rear plate, after evacuation, and after energization of the device electrode. No fluctuation was observed.

【0129】また、スペーサ10に近い位置にある電子
放出素子1からの放出電子による発光スポットも含め、
二次元上に等間隔の発光スポット列が形成され、鮮明で
色再現性のよいカラー画像表示ができた。このことはス
ペーサ10を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生せず、スペーサ10の帯電も無視でき
る程度であることを示している。また、本材料の抵抗温
度係数は−0.5%であり、Va=5kVにおいても熱
暴走は見られなかった。
In addition, a light emitting spot due to electrons emitted from the electron emitting element 1 located near the spacer 10 is also included.
Emitting spot rows were formed at equal intervals on two dimensions, and a clear and good color reproducible color image could be displayed. This indicates that even if the spacer 10 is provided, no disturbance of the electric field which affects the electron trajectory occurs, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0130】(実施例3)本実施例において実施例1と
異なるのは、図1に示されるスペーサ10の耐熱性有機
ポリマー絶縁膜10dをポリイミド(PIX−L110
SX:日立化成工業(株)社製)を使用して成膜した点
であり、その他は実施例1と同様にして図1および図2
に示される画像形成装置を作製した。
Embodiment 3 This embodiment is different from Embodiment 1 in that the heat-resistant organic polymer insulating film 10d of the spacer 10 shown in FIG. 1 is made of polyimide (PIX-L110
SX: manufactured by Hitachi Chemical Co., Ltd.) and FIGS.
Was manufactured.

【0131】なお、実施例1と同様の方法で作製した
W,AlおよびNの各元素を含有する半導電性膜10c
は、膜厚がt=200nmで比抵抗がρ=2.8×10
5 Ωcmであった。
The semiconductive film 10c containing W, Al and N elements manufactured by the same method as in the first embodiment.
Means that the film thickness is t = 200 nm and the specific resistance is ρ = 2.8 × 10
It was 5 Ωcm.

【0132】本実施例で用いたポリイミドからなる耐熱
性有機ポリマーの絶縁膜10dに関しては、まずポリイ
ミド・スパッタリングターゲットの作製から行い、スパ
ッタリング装置でこのターゲットをアルゴン雰囲気中で
RFスパッタすることにより成膜した。ポリイミド・タ
ーゲットは、φ5インチのNaフリー・ガラス基板上に
ポリイミド(PIX−L110SX:日立化成工業
(株)社製)のワニスをスピンナーにより1500rp
m,30sの条件で塗布・乾燥を5回行い、その後35
0℃でキュアしてイミド化を行って作製した。キュア後
において、Naフリーガラス基板上に形成されたポリイ
ミド膜厚は50μmであった。
The insulating film 10d of a heat-resistant organic polymer made of polyimide used in this embodiment is formed by first preparing a polyimide sputtering target and performing RF sputtering of this target in an argon atmosphere by a sputtering apparatus. did. The polyimide target was a varnish of polyimide (PIX-L110SX: manufactured by Hitachi Chemical Co., Ltd.) on a φ5 inch Na-free glass substrate by a spinner at 1500 rpm.
The coating and drying were performed 5 times under the conditions of m and 30 s, and then 35
It was prepared by curing at 0 ° C. and imidization. After curing, the thickness of the polyimide formed on the Na-free glass substrate was 50 μm.

【0133】このポリイミド・ターゲットをAr0.5
Torr,200Wの条件でRFスパッタすることによ
り、前述の半導電性膜10c上にポリイミドからなる耐
熱性有機ポリマー絶縁膜10dを膜厚150Åで成膜し
た。
The polyimide target was Ar0.5
By RF sputtering under the conditions of Torr and 200 W, a heat-resistant organic polymer insulating film 10d made of polyimide was formed to a thickness of 150 ° on the above-mentioned semiconductive film 10c.

【0134】本実施例におけるスペーサ10について、
帯電防止膜10eの抵抗値を、組み込み前、フェースプ
レートへの封着後、リアプレートへの封着後、真空排気
後、素子電極通電処理後等各工程で計測したところ全工
程を通じてほとんど抵抗値の変動が見られなかった。
Regarding the spacer 10 in this embodiment,
The resistance value of the antistatic film 10e was measured in each step before assembling, after sealing to the face plate, after sealing to the rear plate, after evacuation, and after energization of the device electrode. No fluctuation was observed.

【0135】また、スペーサ10に近い位置にある電子
放出素子1からの放出電子による発光スポットも含め、
二次元上に等間隔の発光スポット列が形成され、鮮明で
色再現性のよいカラー画像表示ができた。このことはス
ペーサ10を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生せず、スペーサ10の帯電も無視でき
る程度であることを示している。また、本材料の抵抗温
度係数は−0.5%であり、Va=5kVにおいても熱
暴走は見られなかった。
In addition, a light emitting spot due to electrons emitted from the electron emitting element 1 located near the spacer 10 is also included.
Emitting spot rows were formed at equal intervals on two dimensions, and a clear and good color reproducible color image could be displayed. This indicates that even if the spacer 10 is provided, no disturbance of the electric field which affects the electron trajectory occurs, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0136】(実施例4)本実施例において実施例3と
異なるのは、図1に示されるスペーサ10の半導電性膜
10cとしてW,BおよびNの各元素を含有する膜を使
用した点であり、その他は実施例3と同様にして図1お
よび図2に示される画像形成装置を作製した。
(Embodiment 4) This embodiment is different from Embodiment 3 in that a film containing each element of W, B and N is used as the semiconductive film 10c of the spacer 10 shown in FIG. The image forming apparatus shown in FIGS. 1 and 2 was manufactured in the same manner as in Example 3.

【0137】本実施例で用いたW.BおよびNの各元素
を含有する半導電性膜10cはスパッタリング装置を用
いてアルゴンと窒素混合雰囲気中でWとBのターゲット
を同時スパッタすることにより成膜した。それぞれのタ
ーゲットにかける電力を変化することにより組成の調節
を行い、最適の抵抗値を得た。基板は室温で、アースに
接地されている。作製したW,BおよびNの各元素を含
有する半導電性膜10cは、膜厚がt=200nmで比
抵抗がρ=2.7×105 Ωcmであった。
The W.R. The semiconductive film 10c containing each element of B and N was formed by simultaneously sputtering W and B targets in a mixed atmosphere of argon and nitrogen using a sputtering apparatus. The composition was adjusted by changing the power applied to each target, and an optimum resistance value was obtained. The substrate is at room temperature and grounded. The prepared semiconductive film 10c containing each element of W, B and N had a thickness t = 200 nm and a specific resistance ρ = 2.7 × 10 5 Ωcm.

【0138】さらにその上には実施例3と同様に、ポリ
イミドからなる耐熱性有機ポリマー絶縁膜10dを成膜
して本実施例のスペーサ10を作製した。
Further, a heat-resistant organic polymer insulating film 10d made of polyimide was formed thereon in the same manner as in Example 3 to manufacture the spacer 10 of this example.

【0139】本実施例におけるスペーサ10について、
帯電防止膜10eの抵抗値を、組み込み前、フェースプ
レートへの封着後、リアプレートへの封着後、真空排気
後、素子電極通電処理後等各工程で計測したところ全工
程を通じてほとんど抵抗値の変動が見られなかった。
Regarding the spacer 10 in this embodiment,
The resistance value of the antistatic film 10e was measured in each step before assembling, after sealing to the face plate, after sealing to the rear plate, after evacuation, and after energization of the device electrode. No fluctuation was observed.

【0140】また、スペーサ10に近い位置にある電子
放出素子1からの放出電子による発光スポットも含め、
二次元上に等間隔の発光スポット列が形成され、鮮明で
色再現性のよいカラー画像表示ができた。このことはス
ペーサ10を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生せず、スペーサ10の帯電も無視でき
る程度であることを示している。また、本材料の抵抗温
度係数は−0.5%であり、Va=5kVにおいても熱
暴走は見られなかった。
In addition, a light emitting spot caused by electrons emitted from the electron emitting element 1 located near the spacer 10 is also included.
Emitting spot rows were formed at equal intervals on two dimensions, and a clear and good color reproducible color image could be displayed. This indicates that even if the spacer 10 is provided, no disturbance of the electric field which affects the electron trajectory occurs, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0141】(実施例5)本実施例において実施例1と
異なるのは、図1に示されるスペーサ10の耐熱性有機
ポリマー絶縁膜10dを、ポリベンゾイミダゾール(P
BI)(Cerazole:ヘキストインダストリー
(株)社製)を使用して成膜した点であり、その他は実
施例1と同様にして図1および図2に示される画像形成
装置を作製した。
(Embodiment 5) This embodiment is different from Embodiment 1 in that the heat-resistant organic polymer insulating film 10d of the spacer 10 shown in FIG. 1 is made of polybenzimidazole (P
BI) (Cerazole: manufactured by Hoechst Industry Co., Ltd.), and the image forming apparatus shown in FIGS. 1 and 2 was manufactured in the same manner as in Example 1 except for the above.

【0142】なお、実施例1と同様の方法で作製した
W,AlおよびNの各元素を含有する半導電性膜10c
は、膜厚がt=200nmで比抵抗がρ=2.8×10
5 Ωcmであった。
The semiconductive film 10c containing each element of W, Al and N manufactured by the same method as in the first embodiment.
Means that the film thickness is t = 200 nm and the specific resistance is ρ = 2.8 × 10
It was 5 Ωcm.

【0143】本実施例で用いたポリベンゾイミダゾール
(PBI)からなる耐熱性有機ポリマーの絶縁膜10d
に関しては、まずPBI・スパッタリングターゲットの
作製から行い、スパッタリング装置でこのターゲットを
アルゴン雰囲気中でRFスパッタすることにより成膜し
た。PBI・ターゲットは、φ5インチのNaフリー・
ガラス基板上にポリベンゾイミダゾール(Cerazo
le:ヘキストインダストリー(株)製)のワニスをス
ピンナーにより1000rpm,30sの条件で塗布・
乾燥を5回行い、その後300℃で熱処理を行って作製
した。熱処理後において、Naフリーガラス基板上に形
成されたPBI膜厚は60μmであった。
The insulating film 10d of the heat-resistant organic polymer made of polybenzimidazole (PBI) used in this embodiment.
Was performed first from the production of a PBI sputtering target, and a film was formed by RF sputtering the target in an argon atmosphere using a sputtering apparatus. PBI target is φ5 inch Na-free.
Polybenzimidazole (Cerazo) on a glass substrate
le: manufactured by Hoechst Industry Co., Ltd.) using a spinner at 1000 rpm for 30 seconds.
Drying was performed five times, and then heat treatment was performed at 300 ° C. After the heat treatment, the PBI film formed on the Na-free glass substrate had a thickness of 60 μm.

【0144】このPBI・ターゲットをAr0.5To
rr,200Wの条件でRFスパッタすることにより、
前述の半導電性膜10c上にポリベンゾイミダゾールか
らなる耐熱性有機ポリマー絶縁膜10dを膜厚150Å
で成膜した。
This PBI target is Ar0.5To
By performing RF sputtering under the conditions of rr and 200 W,
A heat-resistant organic polymer insulating film 10d made of polybenzimidazole is formed on the aforementioned semiconductive film 10c to a thickness of 150 °.
Was formed.

【0145】本実施例におけるスペーサ10について、
帯電防止膜10eの抵抗値を、組み込み前、フェースプ
レートへの封着後、リアプレートへの封着後、真空排気
後、素子電極通電処理後等各工程で計測したところ全工
程を通じてほとんど抵抗値の変動が見られなかった。
Regarding the spacer 10 in this embodiment,
The resistance value of the antistatic film 10e was measured in each step before assembling, after sealing to the face plate, after sealing to the rear plate, after evacuation, and after energization of the device electrode. No fluctuation was observed.

【0146】また、スペーサ10に近い位置にある電子
放出素子1からの放出電子による発光スポットも含め、
二次元上に等間隔の発光スポット列が形成され、鮮明で
色再現性のよいカラー画像表示ができた。このことはス
ペーサ10を設置しても電子軌道に影響を及ぼすような
電界の乱れは発生せず、スペーサ10の帯電も無視でき
る程度であることを示している。また、本材料の抵抗温
度係数は−0.5%であり、Va=5kVにおいても熱
暴走は見られなかった。
[0146] In addition, a light emitting spot due to electrons emitted from the electron emitting element 1 located near the spacer 10 is also included.
Emitting spot rows were formed at equal intervals on two dimensions, and a clear and good color reproducible color image could be displayed. This indicates that even if the spacer 10 is provided, no disturbance of the electric field which affects the electron trajectory occurs, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0147】(実施例6)本実施例において実施例5と
異なるのは、図1に示されるスペーサ10の半導電性膜
10cとして、W,BおよびNの各元素を含有する膜を
使用した点であり、その他は実施例5と同様にして図1
および図2に示される画像形成装置を作製した。
(Embodiment 6) This embodiment is different from Embodiment 5 in that a film containing each element of W, B and N is used as the semiconductive film 10c of the spacer 10 shown in FIG. The other points are the same as in the fifth embodiment.
And the image forming apparatus shown in FIG.

【0148】本実施例で用いたW,BおよびNの各元素
を含有する半導電性膜10cはスパッタリング装置を用
いてアルゴンと窒素混合雰囲気中でWとBのターゲット
を同時スパッタすることにより成膜した。それぞれのタ
ーゲットにかける電力を変化することにより組成の調節
を行い、最適の抵抗値を得た。基板は室温で、アースに
接地されている。作製したW,BおよびNの各元素を含
有する半導電性膜10cは、膜厚がt=200nmで比
抵抗がρ=2.7×105 Ωcmであった。
The semiconductive film 10c containing each element of W, B and N used in this embodiment is formed by simultaneously sputtering W and B targets in a mixed atmosphere of argon and nitrogen by using a sputtering apparatus. Filmed. The composition was adjusted by changing the power applied to each target, and an optimum resistance value was obtained. The substrate is at room temperature and grounded. The prepared semiconductive film 10c containing each element of W, B and N had a thickness t = 200 nm and a specific resistance ρ = 2.7 × 10 5 Ωcm.

【0149】さらにその上には実施例5と同様に、ポリ
ベンゾイミダゾールからなる耐熱性有機ポリマー絶縁膜
10dを成膜して本実施例のスペーサ10を作製した。
Further, a heat-resistant organic polymer insulating film 10d made of polybenzimidazole was formed thereon in the same manner as in Example 5 to produce the spacer 10 of this example.

【0150】本実施例におけるスペーサ10について、
帯電防止膜10eの抵抗値を、組み込み前、フェースプ
レートへの封着後、リアプレートへの封着後、真空排気
後、素子電極通電処理後等各工程で計測したところ全工
程を通じてほとんど抵抗値の変動が見られなかった。
With respect to the spacer 10 in this embodiment,
The resistance value of the antistatic film 10e was measured in each step before assembling, after sealing to the face plate, after sealing to the rear plate, after evacuation, and after energization of the device electrode. No fluctuation was observed.

【0151】またスペーサ10に近い位置にある電子放
出素子1からの放出電子による発光スポットも含め、二
次元上に等間隔の発光スポット列が形成され、鮮明で色
再現性のよいカラー画像表示ができた。このことはスペ
ーサ10を設置しても電子起動に影響を及ぼすような電
界の乱れは発生せず、スペーサ10の帯電も無視できる
程度であることを示している。また、本材料の抵抗温度
係数は−0.5%であり、Va=5kVにおいても熱暴
走は見られなかった。
In addition, a row of light-emitting spots are formed two-dimensionally at equal intervals, including light-emitting spots generated by the electrons emitted from the electron-emitting devices 1 located close to the spacer 10, and a clear color image with good color reproducibility can be obtained. did it. This indicates that even if the spacer 10 is provided, the electric field does not disturb the electron activation, and the charging of the spacer 10 is negligible. The temperature coefficient of resistance of the material was -0.5%, and no thermal runaway was observed even at Va = 5 kV.

【0152】(実施例7)本実施例において実施例1と
異なるのは、図1および図2に示される外囲器8を形成
する工程であり、それ以外は実施例1と同様にして、図
1および図2に示された画像形成装置を作製した。外囲
器8の形成に際し、実施例1では、フリットガラスおよ
び導電性フリットガラスを外囲器8内の所定の位置に塗
布し、大気中・430℃で10分以上焼成することで封
着した。これに対して、本実施例では下記工程を用い
た。
(Embodiment 7) This embodiment is different from Embodiment 1 in the step of forming the envelope 8 shown in FIGS. 1 and 2, and the other steps are the same as in Embodiment 1. The image forming apparatus shown in FIGS. 1 and 2 was manufactured. In forming the envelope 8, in Example 1, the frit glass and the conductive frit glass were applied to predetermined positions in the envelope 8 and sealed by firing at 430 ° C. in the atmosphere for 10 minutes or more. . On the other hand, the following steps were used in this example.

【0153】(a)リアプレート2と支持枠3の接合部
およびフェースプレート7と支持枠3の接合部にフリッ
トガラスを塗布し、溶媒を蒸発させるために120℃で
乾燥し、バインダを除去するために大気中で380℃で
焼成した。
(A) Frit glass is applied to the joint between the rear plate 2 and the support frame 3 and the joint between the face plate 7 and the support frame 3 and dried at 120 ° C. to evaporate the solvent to remove the binder. For this purpose, firing was performed at 380 ° C. in the air.

【0154】(b)フェースプレート7上のスペーサ1
0が接合される位置に、Auの被覆されたシリカ球を含
有した導電性フリットガラスを塗布し、溶媒を蒸発させ
るために120℃で乾燥し、バインダを除去するために
大気中で380℃で焼成した。
(B) Spacer 1 on face plate 7
A conductive frit glass containing silica spheres coated with Au is applied to the position where the O is bonded, dried at 120 ° C. to evaporate the solvent, and at 380 ° C. in air to remove the binder. Fired.

【0155】(c)リアプレート2、支持枠3、フェー
スプレート7およびスペーサ10は互いに所望の精度で
位置合せを行った後に、窒素雰囲気中・430℃で10
分以上加熱することで外囲器8を封着した。
(C) After the rear plate 2, the support frame 3, the face plate 7, and the spacer 10 are aligned with each other with desired accuracy, the rear plate 2, the support frame 3, the face plate 7, and the spacer 10 are placed in a nitrogen atmosphere at 430 ° C.
The envelope 8 was sealed by heating for more than one minute.

【0156】以上の工程を経る前後でのスペーサ10に
ついて、帯電防止膜10eの抵抗値を計測したところ、
顕著な抵抗値の変動は見られなかった。
With respect to the spacer 10 before and after the above steps, the resistance value of the antistatic film 10e was measured.
No remarkable fluctuation of the resistance value was observed.

【0157】(実施例8)本実施例において実施例1と
異なるのは、電子放出素子のフォーミング処理および通
電活性化後に行う、真空中加熱の条件を200℃、10
時間に換えて300℃、10時間とした点である。
(Embodiment 8) The present embodiment is different from Embodiment 1 in that the conditions of heating in a vacuum performed at 200 ° C.
The difference is that the temperature was changed to 300 ° C. for 10 hours.

【0158】以上の工程を経る前後でのスペーサ10に
ついて、帯電防止膜10eの抵抗値を計測したところ、
顕著な抵抗値の変動は見られなかった。
With respect to the spacer 10 before and after the above steps, the resistance value of the antistatic film 10e was measured.
No remarkable fluctuation of the resistance value was observed.

【0159】(実施例9)本実施例において実施例1と
異なるのは、図1に示されるスペーサ10の半導電性膜
10cとして酸化スズ(SnO2 )を用いた点であり、
それ以外は実施例1と同様にして図1および図2に示さ
れる画像形成装置を作製した。本実施例では真空成膜法
によりSnO2 を数十Å成膜し、その上に実施例1と同
様にポリイミドを成膜した。後述する比較例に比べて、
ディスプレイ作製工程での抵抗値変動は小さかった。
(Embodiment 9) This embodiment differs from Embodiment 1 in that tin oxide (SnO 2 ) is used as the semiconductive film 10c of the spacer 10 shown in FIG.
Other than that, the image forming apparatus shown in FIGS. 1 and 2 was produced in the same manner as in Example 1. In this embodiment, several tens of SnO 2 were formed by a vacuum film formation method, and a polyimide film was formed thereon in the same manner as in the first embodiment. Compared to a comparative example described later,
The change in resistance in the display manufacturing process was small.

【0160】以上のように、島状の半導電性膜について
も、耐熱性ポリマーを被覆することにより、プロセス安
定性を向上させることができた。
As described above, even for the island-shaped semiconductive film, the process stability could be improved by coating with the heat-resistant polymer.

【0161】また、実施例7に示した還元雰囲気での加
熱工程を経る場合においても、酸化物半導体であるSn
2 からなる半導電性膜の抵抗値変動は、耐熱性ポリマ
ーを被覆することにより減少した。
In the case where the heating step in the reducing atmosphere shown in Embodiment 7 is performed, the oxide semiconductor Sn
The resistance fluctuation of the semiconductive film made of O 2 was reduced by coating with a heat-resistant polymer.

【0162】また、以上述べた各実施例において、耐熱
性有機ポリマー膜の形成をRFスパッタに換えて、以下
の方法により行いスペーサ10を作製したが、上記各実
施例で述べた同様の効果が得られた。
In each of the embodiments described above, the spacer 10 was manufactured by the following method instead of forming the heat-resistant organic polymer film by RF sputtering. However, the same effect as described in each of the above embodiments was obtained. Obtained.

【0163】即ち、上記実施例1〜4および7〜9にお
けるポリイミド膜は、日立化成製のポリイミド溶液、P
IX−1500をN−2−メチル−ピロリドン溶液によ
り100倍容量となるように希釈した溶液をスプレーコ
ートにより基板温度80℃に加熱した基板上に塗布し、
表面の乾燥を確認後、オーブンにて350℃、30分間
の焼成を行った。形成された耐熱性有機ポリマー膜であ
るポリイミド膜の膜厚は、SEMにて観測した結果、1
0nmであった。
That is, the polyimide films in Examples 1 to 4 and 7 to 9 were made of a polyimide solution manufactured by Hitachi Chemical
A solution obtained by diluting IX-1500 with an N-2-methyl-pyrrolidone solution so as to have a 100-fold volume is applied on a substrate heated to a substrate temperature of 80 ° C. by spray coating,
After confirming the drying of the surface, baking was performed at 350 ° C. for 30 minutes in an oven. The thickness of the formed polyimide film, which is a heat-resistant organic polymer film, was 1
It was 0 nm.

【0164】また、上記実施例5,6におけるポリベン
ゾイミダゾール膜は、ヘキストインダストリー(株)製
のポリベンゾイミダゾール溶液、Cerazoleを
N,N−ジメチルアセトアミドにより希釈した溶液をス
プレーコートにより基板温度80℃に加熱した基板上に
塗布し、表面の乾燥を確認後、オーブンにて300℃、
30分間の焼成を行った。形成された耐熱性有機ポリマ
ー膜であるポリベンゾイミダゾール膜の膜厚は、SEM
にて観測した結果、10nmであった。
The polybenzimidazole films in the above Examples 5 and 6 were prepared by spray coating a polybenzimidazole solution manufactured by Hoechst Industries Co., Ltd., which was prepared by diluting Cerazole with N, N-dimethylacetamide. Apply on the heated substrate and confirm drying of the surface.
The firing was performed for 30 minutes. The thickness of the formed polybenzimidazole film, which is a heat-resistant organic polymer film, is SEM.
As a result, it was 10 nm.

【0165】以上述べた実施態様および実施例の画像形
成装置は、次にのような効果を奏する。まず、高品位な
画像を形成することができる。また、スペーサの画像形
成に及ぼす影響を極力低減することができる。また、ス
ペーサの帯電を抑制することができる。また、製造過程
あるいは装置の駆動過程において、熱によるスペーサの
電気的特性の変化を抑制することができる。また、装置
の駆動過程において、スペーサからの放出ガスによる画
像形成への影響を極力低減することができる。
The image forming apparatuses of the above-described embodiments and examples have the following effects. First, a high-quality image can be formed. Further, the influence of the spacer on the image formation can be reduced as much as possible. Further, the charging of the spacer can be suppressed. Further, it is possible to suppress a change in the electrical characteristics of the spacer due to heat during the manufacturing process or the driving process of the device. Further, in the driving process of the apparatus, the influence of the gas released from the spacer on the image formation can be reduced as much as possible.

【0166】(比較例)比較例として、帯電防止膜とし
てSnO2 単体を用いたところ各組立て工程において抵
抗値が大きく変動した。全組立工程通過後には比抵抗は
9.2Ωcm、抵抗値で1.8×106 Ωになり、Va
を1kVまで印加することができなかった。すなわち、
ディスプレイ作製工程で抵抗が大きく変化し、且つその
変化量が一定でないため、工程終了後の抵抗のバラツキ
が大きくなり制御性に乏しい。また、このSnO2 の比
抵抗値では膜厚を1nm以下と極めて薄くしなければな
らず、さらに抵抗の制御性は難しい。
(Comparative Example) As a comparative example, when SnO 2 alone was used as an antistatic film, the resistance value varied greatly in each assembly process. After passing through all the assembly processes, the specific resistance is 9.2 Ωcm, the resistance value is 1.8 × 10 6 Ω, and Va
Could not be applied up to 1 kV. That is,
Since the resistance greatly changes in the display manufacturing process and the amount of the change is not constant, the resistance variation after the process is large and the controllability is poor. In addition, the specific resistance value of SnO 2 must be extremely thin, that is, 1 nm or less, and it is difficult to control the resistance.

【0167】[0167]

【発明の効果】本発明は、高品位の画像を形成する画像
形成装置を提供することができる。
According to the present invention, an image forming apparatus for forming a high-quality image can be provided.

【0168】また、本発明は、画像形成装置内に配置さ
れたスペーサの画像形成に及ぼす影響を極力低減するこ
とができる。
Further, according to the present invention, it is possible to reduce as much as possible the effect of spacers arranged in the image forming apparatus on image formation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画像形成装置の一部を概略的に示す断
面図。
FIG. 1 is a cross-sectional view schematically showing a part of an image forming apparatus of the present invention.

【図2】本発明の画像形成装置の、表示パネルの一部を
切り欠いて示した斜視図。
FIG. 2 is a perspective view of the image forming apparatus of the present invention in which a part of a display panel is cut away.

【図3】表示パネルのフェースプレートの蛍光体配列を
例示するもので、(a)は平面図、(b)はその一部の
拡大平面図。
3A and 3B illustrate a phosphor array of a face plate of a display panel, wherein FIG. 3A is a plan view and FIG. 3B is an enlarged plan view of a part thereof.

【図4】平面型表面伝導型電子放出素子の構成を模式的
に示し、(a)は平面図、(b)は断面図。
FIGS. 4A and 4B schematically show a configuration of a planar surface conduction electron-emitting device, wherein FIG. 4A is a plan view and FIG.

【図5】平面型表面伝導型電子放出素子の形成工程を示
す工程図。
FIG. 5 is a process chart showing a process of forming a planar surface conduction electron-emitting device.

【図6】電子ビーム源のフォーミング形成印加パルス波
形。
FIG. 6 is a pulse waveform of a forming application pulse of an electron beam source.

【図7】通電活性化工程における印加パルスの波形を示
し、(a)は活性化電源出力電圧、(b)は放出電流を
示すグラフ。
FIGS. 7A and 7B are graphs showing waveforms of applied pulses in an energization activation step, wherein FIG. 7A is a graph showing an activation power supply output voltage, and FIG.

【図8】垂直型表面伝導型電子放出素子の断面図。FIG. 8 is a sectional view of a vertical surface conduction electron-emitting device.

【図9】表面伝導型電子放出素子の素子電圧と素子電
流、放出電流の関係を示すグラフ。
FIG. 9 is a graph showing the relationship between the device voltage, the device current, and the emission current of the surface conduction electron-emitting device.

【図10】単純マトリクス配置した電子源の構成を示す
平面図。
FIG. 10 is a plan view showing a configuration of an electron source arranged in a simple matrix.

【図11】図10のA−A′線における断面図。FIG. 11 is a sectional view taken along the line AA ′ in FIG. 10;

【図12】単純マトリクス配置した電子源の製造方法を
説明するための平面図。
FIG. 12 is a plan view for explaining a method of manufacturing an electron source arranged in a simple matrix.

【図13】図12のA−A′における断面図。FIG. 13 is a sectional view taken along line AA ′ of FIG. 12;

【図14】蛍光体配列の別の例を示す図。FIG. 14 is a diagram showing another example of a phosphor array.

【符号の説明】[Explanation of symbols]

4 ガラス基板 5 蛍光膜 8 外囲器 10 スペーサ 10a 絶縁性基材 10b Naブロック層 10c 半導電性膜 10d 絶縁膜 10e 帯電防止膜 13 電子源基板 Reference Signs List 4 glass substrate 5 fluorescent film 8 envelope 10 spacer 10a insulating base material 10b Na block layer 10c semiconductive film 10d insulating film 10e antistatic film 13 electron source substrate

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 間隔をおいて配置された第1の基板と第
2の基板とを構成部材として備える容器と、該容器内に
配置された、電子源と該電子源からの電子の照射により
画像を形成する画像形成部材と、前記第1の基板と前記
第2の基板の間隔を保持するスペーサとを備える画像形
成装置であって、前記スペーサは導電性を有し、且つ、
その表面に耐熱性の有機ポリマーの膜を有することを特
徴とする画像形成装置。
1. A container provided with a first substrate and a second substrate arranged at an interval as constituent members, an electron source disposed in the container, and irradiation of electrons from the electron source. An image forming apparatus comprising: an image forming member that forms an image; and a spacer that maintains a distance between the first substrate and the second substrate, wherein the spacer has conductivity, and
An image forming apparatus having a heat-resistant organic polymer film on its surface.
【請求項2】 間隔をおいて配置された第1の基板と第
2の基板とを構成部材として備える容器と、該容器内に
配置された、電子源と該電子源からの電子の照射により
画像を形成する画像形成部材と、前記第1の基板と前記
第2の基板の間隔を保持するスペーサとを備える画像形
成装置であって、前記スペーサは、絶縁性基材と、該絶
縁性基材上の導電性膜と、該導電性膜上の耐熱性の有機
ポリマーの膜とを有することを特徴とする画像形成装
置。
2. A container provided with a first substrate and a second substrate arranged at an interval as constituent members, an electron source disposed in the container, and irradiation of electrons from the electron source. An image forming apparatus, comprising: an image forming member for forming an image; and a spacer for maintaining a distance between the first substrate and the second substrate, wherein the spacer comprises: an insulating base; An image forming apparatus comprising: a conductive film on a material; and a heat-resistant organic polymer film on the conductive film.
【請求項3】 前記電子源は、前記第1の基板上に配置
されており、前記画像形成部材は、前記第2の基板上に
配置されている請求項1または2に記載の画像形成装
置。
3. The image forming apparatus according to claim 1, wherein the electron source is disposed on the first substrate, and the image forming member is disposed on the second substrate. .
【請求項4】 前記電子源は、複数の電子放出素子と複
数の電子放出素子を結線する配線とを備え、前記画像形
成部材は、蛍光膜とメタルバックとを備えており、前記
スペーサは、該配線と該メタルバックとに当接されてい
る請求項3に記載の画像形成装置。
4. The electron source includes a plurality of electron-emitting devices and wiring for connecting the plurality of electron-emitting devices, the image forming member includes a fluorescent film and a metal back, and the spacer includes: The image forming apparatus according to claim 3, wherein the image forming apparatus is in contact with the wiring and the metal back.
【請求項5】 前記耐熱性の有機ポリマーの膜は、10
Å〜500Åの範囲の膜厚を有する請求項1〜4のいず
れかに記載の画像形成装置。
5. The film of an organic polymer having heat resistance of 10
The image forming apparatus according to claim 1, wherein the image forming apparatus has a film thickness in a range of {500}.
【請求項6】 前記耐熱性の有機ポリマーの膜は、モノ
マーの価電子数Nと分子量Mの比が(N/M)≦0.4
の有機ポリマーからなる請求項1〜5のいずれかに記載
の画像形成装置。
6. The heat-resistant organic polymer film, wherein the ratio of the valence number N of the monomer to the molecular weight M is (N / M) ≦ 0.4.
The image forming apparatus according to any one of claims 1 to 5, comprising an organic polymer.
【請求項7】 前記耐熱性の有機ポリマーの膜は、ポリ
イミドからなる膜である請求項1〜6のいずれかに記載
の画像形成装置。
7. The image forming apparatus according to claim 1, wherein the heat-resistant organic polymer film is a film made of polyimide.
【請求項8】 前記耐熱性の有機ポリマーの膜は、ポリ
ベンゾイミダゾールからなる膜である請求項1〜6のい
ずれかに記載の画像形成装置。
8. The image forming apparatus according to claim 1, wherein the heat-resistant organic polymer film is a film made of polybenzimidazole.
【請求項9】 前記導電性膜は、100Å〜1000Å
の範囲の膜厚を有する請求項2に記載の画像形成装置。
9. The conductive film has a thickness of 100 ° to 1000 °.
The image forming apparatus according to claim 2, wherein the image forming apparatus has a thickness in the range of:
【請求項10】 前記電子源は、複数の表面伝導型電子
放出素子を備える請求項1〜9のいずれかに記載の画像
形成装置。
10. The image forming apparatus according to claim 1, wherein said electron source includes a plurality of surface conduction electron-emitting devices.
JP20752099A 1998-07-22 1999-07-22 Image forming device Expired - Fee Related JP3478763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20752099A JP3478763B2 (en) 1998-07-22 1999-07-22 Image forming device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20659498 1998-07-22
JP10-206594 1998-07-22
JP20752099A JP3478763B2 (en) 1998-07-22 1999-07-22 Image forming device

Publications (2)

Publication Number Publication Date
JP2000100356A true JP2000100356A (en) 2000-04-07
JP3478763B2 JP3478763B2 (en) 2003-12-15

Family

ID=26515748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20752099A Expired - Fee Related JP3478763B2 (en) 1998-07-22 1999-07-22 Image forming device

Country Status (1)

Country Link
JP (1) JP3478763B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543290A (en) * 2006-06-28 2009-12-03 トムソン ライセンシング Coating for spacers in emissive displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543290A (en) * 2006-06-28 2009-12-03 トムソン ライセンシング Coating for spacers in emissive displays

Also Published As

Publication number Publication date
JP3478763B2 (en) 2003-12-15

Similar Documents

Publication Publication Date Title
JP3302313B2 (en) Antistatic film, image forming apparatus and method of manufacturing the same
JP3302341B2 (en) Electrostatic beam device, image forming apparatus, and method of manufacturing image forming apparatus
US6265822B1 (en) Electron beam apparatus, image forming apparatus using the same, components for electron beam apparatus, and methods of manufacturing these apparatuses and components
US6566794B1 (en) Image forming apparatus having a spacer covered by heat resistant organic polymer film
JP4046959B2 (en) Electron beam generator and image forming apparatus
JP3639785B2 (en) Electron beam apparatus and image forming apparatus
JP4865169B2 (en) Manufacturing method of spacer
JP3762032B2 (en) Method for forming antistatic film and method for manufacturing image display device
JP3805265B2 (en) Electron beam apparatus and image forming apparatus
JP3478763B2 (en) Image forming device
JP3099003B2 (en) Image forming device
JP3740296B2 (en) Image forming apparatus
JP3762031B2 (en) Antistatic film, antistatic substrate and display device
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP4006110B2 (en) Method for producing antistatic film and display device
JP3745078B2 (en) Image forming apparatus
JP2000082424A (en) Image forming device and spacer
JP3825925B2 (en) Antistatic film and display device
JP2000082422A (en) Antistatic film for image display device
JP2001332194A (en) Electron beam generator and image forming device
JP2000021334A (en) Image forming apparatus
JP2000113997A (en) Antistatic film, member, electron beam device using this member, and image forming device
JP2000251784A (en) Spacer and image display device using therefor
JP2000154372A (en) Electrification-relaxing film, image formation unit, and its production
JP2000195413A (en) Spacer and its manufacture, and electron beam apparatus using the spacer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091003

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20101003

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20111003

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20121003

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20131003

LAPS Cancellation because of no payment of annual fees