CN117176100B - 一种改善带内平坦度的带通滤波电路及滤波器 - Google Patents

Abstract

本发明公开了一种改善带内平坦度的带通滤波电路及滤波器，属于滤波器技术领域，其中，改善带内平坦度的带通滤波电路包括主路和均衡器；主路一端接收输入信号为输入端，另一端输出输出信号为输出端，且从输入端至输出端之间依次串联有第一LC并联谐振单元至第n LC并联谐振单元形成主路；均衡器接入第n LC并联谐振单元与输出端之间，并接地。该改善带内平坦度的带通滤波电路在通带边缘高插损而中心频段低插损时，均衡器能够提高中心频段的插损，使整个通带平坦。而且，能够将滤波器和均衡器中各电子元器件件参数的设计和调试工作都完成后进行集成，简化后期调试的繁琐，使用更加方便，而且提高了滤波器的集成度，满足小型化的要求。

Description

一种改善带内平坦度的带通滤波电路及滤波器

技术领域

本发明属于滤波器技术领域，具体涉及一种改善带内平坦度的带通滤波电路及滤波器。

背景技术

滤波器是射频电路中一个重要的无源器件，它的主要功能是使通带内信号低损耗通过的同时，尽可能地减少其它信号的通过。一个好的滤波器不仅要求能够达到带内低损耗、带外高抑制，而且要求有尽可能小的体积，对平坦度有指标要求的滤波器由于材料的限制并做不到整个通带低损耗，这时还需要改善带内整体的插损，使滤波器具有高平坦度。

发明内容

有鉴于此，本发明提供了一种改善带内平坦度的带通滤波电路及滤波器，具有带内平坦度高、带外抑制高，以及滤波器尺寸小的优点。

一种改善带内平坦度的带通滤波电路采用以下技术方案：

改善带内平坦度的带通滤波电路包括主路和均衡器；

所述主路一端接收输入信号为输入端，另一端输出输出信号为输出端，且从所述输入端至所述输出端之间依次串联有第一LC并联谐振单元至第n LC并联谐振单元形成主路；n为大于1的整数；

所述均衡器接入所述第n LC并联谐振单元与所述输出端之间，并接地。

进一步地，在每两个所述LC并联谐振单元之间、所述主路的输入端与所述第一LC并联谐振单元之间、以及所述第n LC并联谐振单元与所述均衡器之间至少有一处与地之间连接有接地LC并联谐振单元。

进一步地，所述均衡器包括两个串联的LC并联谐振单元形成的LC并联谐振单元组以及电阻R1和电阻R2；电感L8、电容C8并联后与并联的电感L9、电容C9串联形成LC并联谐振单元组；

所述电阻R1的一端与所述主路连接，另一端与所述LC并联谐振单元组的一端连接；

所述电阻R2的一端与所述LC并联谐振单元组的另一端连接，所述电阻R2的另一端接地。

进一步地，所述n值为四；

且所述第一LC并联谐振单元中的电感为L1，电容为C1；第二LC并联谐振单元中的电感为L2，电容为C2；第三LC并联谐振单元中的电感为L3，电容为C3；第四LC并联谐振单元中的电感为L4，电容为C4。

进一步地，在所述主路的输入端与所述第一LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元A，且所述接地LC并联谐振单元A中的电感为L5，电容为C5；

在第二LC并联谐振单元与第三LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元B，且所述接地LC并联谐振单元B中的电感为L6，电容为C6；

在所述主路的输出端与第四LC并联谐振单元之间的节点与地之间连接有接地 LC并联谐振单元C，且所述接地 LC并联谐振单元C中的电感为L7，电容为C7。

本发明还提供一种基于LTCC技术的滤波器，该滤波器包括上述改善带内平坦度的带通滤波电路。

本发明还提供另一种基于LTCC技术的滤波器，其包括上述的一种改善带内平坦度的带通滤波电路，具体还包括从下至上依次堆叠的F00层至F22层，其中，F00层为底部焊盘层；F01层至F03层为接地电容层，用于形成所述电容C5、所述电容C6和所述电容C7；F04层为陶瓷板；F05层至F08层为接地电感层，用于形成所述电感L5、所述电感L6和所述电感L7；F09层为内埋电阻层，用于形成所述电阻R1和所述电阻R2；F10层至F17层为并联电容层，用于形成所述电容C1、所述电容C2、所述电容C3、所述电容C4、所述电容C8和所述电容C9；F18层为陶瓷板；F19层至F21层为并联电感层，用于形成所述电感L1、所述电感L2、所述电感L3、所述电感L4、所述电感L8和所述电感L9；F22层为顶部焊盘层。

进一步地，F10层至F17层基板下侧金属层构成所述电容C1；F13层F16层F13层至F16层基板中部金属层构成所述电容C3；F13层至F16层基板上的电容C1与电容C3之间的金属层构成电容C2；F13层至F15层基板上的电容C3和上侧之间的金属层电容C4；F01层至F03层基板上的金属层构成所述电容C5、所述电容C6和所述电容C7；F12层至F17层基板的上侧靠左金属层构成所述电容C8；F12层至F17层基板的上侧靠右金属层构成所述电容C9；所述电感L1的始端位于F19层，终端位于F20层；所述电感L2的始端和终端均位于F20层；所述电感L3的始端位于F20层，终端位于F19层；所述电感L4的始端位于F19层，终端位于F20层；F05层至F07层基板的下侧金属层构成所述电感L5；F05层至F07层基板的下侧和上侧之间金属层构成所述电感L6；F05层至F08层基板的上侧金属层构成所述电感L7；所述电感L8的始端位于F19层，终端位于F21层；所述电感L9的始端和终端均位于F20层；所述电阻R1位于F09层；所述电阻R2位于F09层。

进一步地，位于不同层的上下电容极板之间采用一大一小设计。

进一步地，各所述电感均为螺旋电感；各所述电容均为垂直交指型电容。

进一步地，F01层和F03层的基板上设置有多个方形孔。

有益效果：

1、主路一端接收输入信号为输入端，另一端输出输出信号为输出端，且从输入端起，在输入端与输出端之间依次串联有第一LC并联谐振单元至第n LC并联谐振单元形成主路；n为大于1的整数；均衡器接入第n LC并联谐振单元与输出端之间，并接地。

如此，在通带边缘高插损而中心频段低插损时，均衡器能够提高中心频段的插损，使整个通带平坦。而且，能够将滤波器和均衡器中各电子元器件件参数的设计和调试工作都完成后进行集成，简化后期调试的繁琐，使用更加方便，而且提高了滤波器的集成度，满足小型化的要求。

2、在每两个LC并联谐振单元之间、主路的输入端与第一LC并联谐振单元之间、以及第n LC并联谐振单元与均衡器之间至少有一处与地之间连接有接地LC并联谐振单元。如此，通过设计接地LC并联单元能够增加传输零点，从而改善带外抑制。

3、均衡器包括两个串联的LC并联谐振单元形成的LC并联谐振单元组以及电阻R1和电阻R2；电感L8、电容C8并联后与并联的电感L9、电容C9串联形成LC并联谐振单元组；电阻R1的一端与主路连接，另一端与LC并联谐振单元组的一端连接；电阻R2的一端与LC并联谐振单元组的另一端连接，另一端接地。

如此，能够通过调节谐振单元组的谐振频率来确定传输零点的位置，而且能够通过调节两个电阻的大小和均衡器中LC并联谐振单元组的元件值调整通带平坦度。

4、将上述连接有均衡器的滤波电路通过LTCC技术封装成滤波器，使滤波器既具有带内平坦度高、带外抑制高的优点，又有尺寸小、抗电磁干扰强的优点。

5、基于LTCC技术的滤波器包括从下至上依次堆叠的F00层至F22层，制作层数很高的电路基板可将多个无源元件埋入其中，降低了封装组件的成本，有利于提高电路的组装密度，进一步减小体积和重量；F01层至F03层为接地电容层，F05层至F08层为接地电感层，如此，接地电容、接地电感尽量分布于器件下方，电感之间尽量分布在同一层，且电感和电容有一定的间隔，可降低元件间的耦合。

6、位于不同层的上下电容极板之间可以采用一大一小设计，只要同一电容中的极板重合面积不变则电容值不变，能够提高了容差能力。

7、F04层和F18层为陶瓷板，能够减小该滤波器中各电感、电容与地面之间的寄生效应。

8、螺旋电感结构能减小滤波器的尺寸，而且，能够提高电感的Q值；电容为垂直交指型电容，与金属-介质-金属电容相比，能够减小端电极面积，有效减小滤波器尺寸。

9、在F01层和F03层的基板上设置多个方形孔，能够降低金属覆盖率，便于加工，并提高成品率。

附图说明

图1为不带均衡器的五阶椭圆带通滤波器的等效电路图；

图2为本发明提供的一种改善带内平坦度的等效带通滤波电路；

图3为本发明提供的一种改善带内平坦度的带通滤波器的封装结构示意图；

图4为图3滤波器封装结构内部F00层、F01层、F02层布线的结构示意图；

图5为图3滤波器封装结构内部F03层、F05层、F06层的结构示意图；

图6为图3滤波器封装结构内部F07层、F08层、F09层的结构示意图；

图7为图3滤波器封装结构内部F10层、F11层、F12层的结构示意图；

图8为图3滤波器封装结构内部F13层、F14层、F15层的结构示意图；

图9为图3滤波器封装结构内部F16层、F17层、F19层的结构示意图；

图10为图3滤波器封装结构内部F20层、F21层、F22层的结构示意图；

图11为图3滤波器封装结构内部总体布线的结构示意图；

图12为图1中电路的仿真结果；

图13为图3中集成有均衡器的滤波器的测试结果。

其中，1-滤波器，101-主路，2-均衡器。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

实施例一：

参照图1和图2，本发明提供的一种改善带内平坦度的带通滤波电路，包括主路101和均衡器2；主路101一端接收输入信号为输入端，另一端输出输出信号为输出端，且从输入端起，在输入端至输出端之间依次串联有第一LC并联谐振单元至第n LC并联谐振单元形成主路101；n为大于1的整数；均衡器2接入第n LC并联谐振单元与所述输出端之间，并接地。

如此，在通带边缘高插损而中心频段低插损时，均衡器2能够提高中心频段的插损，使整个通带平坦；而且，本发明将滤波器和均衡器中各电子元器件件参数的设计和调试工作都完成后进行集成，简化了后期调试的繁琐，使用更加方便，而且提高了滤波器1的集成度，满足小型化的要求。

更具体地说，上述的均衡器2包括两个串联的LC并联谐振单元形成的LC并联谐振单元组以及电阻R1和电阻R2；电感L8、电容C8并联后与并联的电感L9、电容C9串联形成LC并联谐振单元组；电阻R1的一端与主路101连接，另一端与均衡器2中的LC并联谐振单元组的一端连接；电阻R2的一端与LC并联谐振单元组的另一端连接，另一端接地。如此，能够通过调节LC并联谐振单元组的谐振频率来确定传输零点的位置，而且通过调节电阻R1和电阻R2的大小和均衡器2中LC并联谐振单元组中各元件的参数调整通带平坦度。

作为改进，在每两个相邻的LC并联谐振单元之间、主路101的输入端与第一LC并联谐振单元之间、以及第n LC并联谐振单元与均衡器2之间至少有一处与地之间连接有接地LC并联谐振单元。如此，通过设计接地LC并联单元能够增加传输零点，从而改善带外抑制。

实施例二：

在实施例一的基础上，并以五阶带通滤波电路为例，提供一种改善带内平坦度的等效带通滤波电路。

如图2所示，且从输入端起，在输入端至输出端之间依次串联有第一LC并联谐振单元至第四 LC并联谐振单元；令第一LC并联谐振单元中的电感为L1，电容为C1；第二LC并联谐振单元中的电感为L2，电容为C2；第三LC并联谐振单元中的电感为L3，电容为C3；第四LC并联谐振单元中的电感为L4，电容为C4。

另外，在主路的输入端与第一LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元A，且接地LC并联谐振单元A中的电感为L5，电容为C5；在第二LC并联谐振单元与第三LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元B，且接地LC并联谐振单元B中的电感为L6，电容为C6；在主路的输出端与第四LC并联谐振单元之间的节点与地之间连接有接地 LC并联谐振单元C，且接地 LC并联谐振单元C中的电感为L7，电容为C7。本实施例中，第一LC并联谐振单元、第四LC并联谐振单元和接地 LC并联谐振单元C可以起到增加传输零点的作用。令均衡器2中两个串联的LC并联谐振单元分别为均衡LC并联谐振单元A和均衡LC并联谐振单元B，电阻R1的一端与主路101连接，另一端与均衡LC并联谐振单元A的一端连接，电阻R2的一端与均衡LC并联谐振单元B的一端连接，另一端接地。

实施例三：

本实施例在上述实施二的基础上，提供一种基于LTCC技术的滤波器，该滤波器通过LTCC技术封装而成。

如图3所示，该基于LTCC技术的滤波器的整个器件尺寸约为长5mm×宽3.2mm×高1.5mm。该滤波器在两个相对侧面印制了作为滤波器的接地电极，在滤波器的另两个相对侧面印制了可焊的金属区域分别作为滤波器的输入电极和输出电极。

具体地，参照图4~图11（图11中为了说明各层电路的连接关系，层与层之间拉开了一定距离，且侧面的输入、输出和接地结构，以及底面、顶面的焊盘均未示出），该基于LTCC技术的滤波器包括从下至上依次堆叠的F00层至F22层，其中F04层和F18层为陶瓷板，未印制金属导体，其作用是减小该滤波器中各电感、电容与地面之间的寄生效应，在图中未示出。该基于LTCC技术的滤波器每一层采用的LTCC陶瓷介质的相对介电常数为7.4，F01层、F04层、C05层、C09层、C10层、C18层、C19层、C22层介质的厚度为0.108mm，其余的介质层厚度均为0.043mm，介质上印制的金属导体（即金属层）采用银。

在本实施例中，定义F00层为底部焊盘层；F01层至F03层为接地电容层，用于形成电容C5、电容C6和电容C7；F04层为陶瓷板；F05层至F08层为接地电感层，用于形成电感L5、电感L6和电感L7；F09层为内埋电阻层，用于形成电阻R1和电阻R2；F10层至F17层为并联电容层，用于形成电容C1、电容C2、电容C3、电容C4、电容C8和电容C9；F18层为陶瓷板；F19层至F21层为并联电感层，用于形成电感L1、电感L2、电感L3、电感L4、电感L8和电感L9；F22层为顶部焊盘层。

如此，制作层数很高的电路基板可将多个无源元件埋入其中，降低了封装组件的成本，有利于提高电路的组装密度，进一步减小体积和重量；接地电容、接地电感尽量分布于器件下方，电感之间尽量分布在同一层，且电感和电容有一定的间隔，可降低元件间的耦合；位于不同层的上下电容极板可以采用一大一小设计，这使得同一个电容中的小极板只要在大极板的正投影范围内（也即重合面积不变），则电容值都不发生改变，提高了容差能力。

具体地，为描述方便，定义输入端一侧为下侧，输出端一侧为上侧。F10层至F17层基板下侧金属层构成电容C1；F13层至F16层基板中部金属层构成电容C3；F13层至F16层基板电容C1与电容C3之间的金属层构成电容C2；F12层至F17层基板上侧靠左金属层构成电容C8，F13层至F17层基板上侧靠右金属层构成电容C9；F13层至F15层上的电容C3和上侧（也即F13层至F15层上的电容C3和电容C8/电容C9）之间的金属层构成电容C4；F01层至F03层基板上的金属层构成电容C5、电容C6和电容C7；电感L1的始端位于F19层，终端位于F20层；电感L2的始端和终端均位于F20层；电感L3的始端位于F20层，终端位于F19层；电感L4的始端位于F19层，终端位于F20层；F05层至F07层基板上下侧金属层构成电感L5，其中，图4中F05层上未标示的一小段金属导体为连接线路的延长线，用作使对应连接线路上的垂直金属通孔避开F03层上的接地层；F05层至F07层基板下侧和上侧之间的金属层构成电感L6；F05层至F08层基板上侧金属层构成电感L7；电感L8的始端位于F19层，终端位于F21层；电感L9的始端和终端均位于F20层；电阻R1位于F09层；电阻R2位于F09层。上述的各电阻、电容、电感的连接关系按照电路图中对应的连接关系进行连接即可，具体连接关系如下：

电感L1的始端位于F19层和电路输入端相连，电感L1的终端和电感L2的始端都在F20层并直接相连，并通过金属通孔与电容C1的终端相连；电感L2的终端位于F20层，并通过金属通孔与电容C2的终端、电容C3的始端、位于F20层的电感L3的始端、位于F07层的电感L6的始端相连；电感L3的终端位于F19层，并通过金属通孔与电容C4的始端、位于F19层的电感L4的始端相连；电感L4的终端位于F20层，并通过金属通孔与位于F09层的内埋电阻R1的始端、位于F08层的电感L7的始端、位于F02层的电容C7的极板相连；电感L5的始端位于F07层和电路输入端相连，并通过金属通孔与位于F03层的接地极板相连；电感L6的始端位于F07层，并通过金属通孔与位于F03层的接地极板相连；电感L7的始端位于F08层，并通过金属通孔与位于F03层的接地极板相连；电感L8的始端位于F19层，并通过金属通孔与位于F09层的内埋电阻R1的终端、电容C8的始端相连，位于F21层电感L8的终端与电容C8的终端、电容C9的始端以及位于F20层电感L9的始端通过金属通孔相连；电感L9的终端通过金属通孔与电容C9的终端、内埋电阻R2相连，内埋电阻R2的终端与位于F03层的接地极板相连。需要指出的是，图4~图5、图7~图9的标注的电容C1~C9应当理解为对应电容的极板。

按照上述关系连接后，电容构成垂直交指型电容，与金属-介质-金属电容相比，能够减小端电极面积，有效减小滤波器尺寸。F05层~F08层和F19层~F21层的金属层构成的电感为螺旋电感，具体地，每一层上的金属层都是由宽度为0.08m的微带线曲折两次或三次形成平面曲折结构，然后通过垂直金属通孔将上下两层微带线连接在一起，从而形成螺旋电感结构。更具体地，不同层之间电容和电感通过金属通孔连接时，金属通孔的半径为0.06mm，而且每一层的金属微带线如果要与金属通孔相连时，在金属微带线与金属通孔相连的位置加上半径为0.06mm的圆形金属。

更具体地，在本实施例中，参照图4，在F01层和F03层上加工了十二个尺寸为长0.5m×宽0.4mm的方形孔，十二个方形孔呈4×3的阵列式排布，这样可以降低金属覆盖率（本实施例F01层和F03层的金属覆盖率低于70%），便于加工，提高成品率；F02层下侧代表电容C5的矩形金属导体区域尺寸规格为长1.2mm×宽0.5mm， F02层上侧代表电容C7的矩形金属导体区域尺寸规格为长0.6mm×宽0.35mm，F02层下侧和上侧之间代表电容C6的矩形金属导体区域尺寸规格为长1.55 mm×宽0.6mm；F10层~F17层下侧代表电容C1的矩形金属导体区域的尺寸规格为长0.6mm×宽0.6mm；F13层~F15层代表电容C2的矩形金属导体区域的尺寸规格为长1.05mm×宽0.5mm，F13层~F15层代表电容C3的矩形金属导体区域的尺寸规格为长1.4mm×宽0.7mm，F13层~F15层代表电容C4的矩形金属导区域的尺寸规格为长0.5mm×宽0.2mm；F12层~F17层上侧靠左代表电容C8的矩形金属导体区域的尺寸规格为长0.75mm×宽0.65mm，F12层~F17层上侧靠右代表电容C9的矩形金属导体区域的尺寸规格为长0.75mm×宽0.65mm。

参照图13，与图12相比，本发明提供的滤波器大幅改善带内平坦度，通带频率为1.3GHz~2.3GHz，通带内插入损耗不大于5.0dB，通带内平坦度不大于1.0dB，阻带频率小于等于1.2GHz、大于等于2.4GHz，阻带抑制不小于10dBc，通带内驻波比(VSWR)不大于2.0。该滤波器可以进行贴片，方便使用，便于和其他微波元件集成，而且本发明提供的滤波器是基于LTCC工艺的，制造成本低，适合批量生产，可广泛应用于无线通信领城。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种基于LTCC技术的滤波器，其特征在于，包括一种改善带内平坦度的带通滤波电路；

所述改善带内平坦度的带通滤波电路包括主路和均衡器；

所述主路一端接收输入信号为输入端，另一端输出输出信号为输出端，且从所述输入端至所述输出端之间依次串联有第一LC并联谐振单元至第n LC并联谐振单元形成所述主路；n为大于1的整数；

所述均衡器接入所述第nLC并联谐振单元与所述输出端之间，并接地；

每两个相邻的所述LC并联谐振单元作为一组，相邻组之间、所述主路的输入端与第一LC并联谐振单元之间、以及所述第nLC并联谐振单元与所述均衡器之间至少有一处与地之间连接有接地LC并联谐振单元；

所述均衡器包括两个串联的LC并联谐振单元形成的LC并联谐振单元组以及电阻R1和电阻R2；电感L8、电容C8并联后与并联的电感L9、电容C9串联形成所述LC并联谐振单元组；

所述电阻R1的一端与所述主路连接，另一端与所述LC并联谐振单元组的一端连接；

所述电阻R2的一端与所述LC并联谐振单元组的另一端连接，所述电阻R2的另一端接地；

所述n值为四；

且第一LC并联谐振单元中的电感为L1，电容为C1；第二LC并联谐振单元中的电感为L2，电容为C2；第三LC并联谐振单元中的电感为L3，电容为C3；第四LC并联谐振单元中的电感为L4，电容为C4；

在所述主路的输入端与第一LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元A，且所述接地LC并联谐振单元A中的电感为L5，电容为C5；

在第二LC并联谐振单元与第三LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元B，且所述接地LC并联谐振单元B中的电感为L6，电容为C6；

在所述主路的输出端与第四LC并联谐振单元之间的节点与地之间连接有接地LC并联谐振单元C，且所述接地 LC并联谐振单元C中的电感为L7，电容为C7；

同一电容位于不同层的上下电容极板之间采用一大一小设计。

2.根据权利要求1所述的一种基于LTCC技术的滤波器，其特征在于，

包括从下至上依次堆叠的F00层至F22层；

F00层为底部焊盘层；

F01层至F03层为接地电容层，用于形成所述电容C5、所述电容C6和所述电容C7；

F04层为陶瓷板；

F05层至F08层为接地电感层，用于形成所述电感L5、所述电感L6和所述电感L7；

F09层为内埋电阻层，用于形成所述电阻R1和所述电阻R2；

F10层至F17层为并联电容层，用于形成所述电容C1、所述电容C2、所述电容C3、所述电容C4、所述电容C8和所述电容C9；

F18层为陶瓷板；

F19层至F21层为并联电感层，用于形成所述电感L1、所述电感L2、所述电感L3、所述电感L4、所述电感L8和所述电感L9；

F22层为顶部焊盘层。

3.根据权利要求2所述的一种基于LTCC技术的滤波器，其特征在于，

F10层至F17层基板下侧金属层构成所述电容C1；

F13层至F16层基板中部金属层构成所述电容C3；

F13层至F16层基板上的电容C1与电容C3之间的金属层构成电容C2；

F13层至F15层基板上的电容C3和上侧之间的金属层电容C4；

F01层至F03层基板上的金属层构成所述电容C5、所述电容C6和所述电容C7；

F12层至F17层基板的上侧靠左金属层构成所述电容C8；

F12层至F17层基板的上侧靠右金属层构成所述电容C9；

所述电感L1的始端位于F19层，终端位于F20层；

所述电感L2的始端和终端均位于F20层；

所述电感L3的始端位于F20层，终端位于F19层；

所述电感L4的始端位于F19层，终端位于F20层；

F05层至F07层基板的下侧金属层构成所述电感L5；

F05层至F07层基板的下侧和上侧之间金属层构成所述电感L6；

F05层至F08层基板的上侧金属层构成所述电感L7；

所述电感L8的始端位于F19层，终端位于F21层；

所述电感L9的始端和终端均位于F20层；

所述电阻R1位于F09层；

所述电阻R2位于F09层。

4.根据权利要求 3所述的一种基于LTCC技术的滤波器，其特征在于，各所述电感均为螺旋电感；

各所述电容均为垂直交指型电容。

5.根据权利要求1至4任意一项所述的一种基于LTCC技术的滤波器，其特征在于，F01层和F03层的基板上设置有多个方形孔。