WO2025216136A1 - 発光装置 - Google Patents

発光装置

Info

Publication number
WO2025216136A1
WO2025216136A1 PCT/JP2025/013434 JP2025013434W WO2025216136A1 WO 2025216136 A1 WO2025216136 A1 WO 2025216136A1 JP 2025013434 W JP2025013434 W JP 2025013434W WO 2025216136 A1 WO2025216136 A1 WO 2025216136A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
light
conductive layer
emitting device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/013434
Other languages
English (en)
French (fr)
Inventor
晃輝 坂本
渡 國師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of WO2025216136A1 publication Critical patent/WO2025216136A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11—Comprising a photonic bandgap structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Definitions

  • This disclosure relates to a light-emitting device.
  • Patent Document 1 discloses a semiconductor light-emitting device including a semiconductor light-emitting element, a switching element that drives the semiconductor light-emitting element, and a capacitor.
  • parasitic inductance exists in the wiring path of a circuit including a semiconductor light emitting element, and the parasitic inductance can affect the output characteristics of the semiconductor light emitting device.
  • a light-emitting device includes an insulating substrate that includes a first substrate surface and a second substrate surface opposite the first substrate surface, a first conductive layer provided on the first substrate surface, one or more intermediate conductive layers embedded in the substrate, a second conductive layer provided on the second substrate surface, a plurality of via conductors provided in the substrate that electrically connect the first conductive layer, the one or more intermediate conductive layers, and the second conductive layer, a light-emitting component mounted on the first substrate surface and electrically connected to the first conductive layer, and a driver mounted on the first substrate surface and electrically connected to the first conductive layer for driving the light-emitting component.
  • the light emitting component includes a base including a first surface and a second surface opposite the first surface, a semiconductor light emitting element mounted on the first surface and electrically connected to the base, a first lead connected to the second surface, and a second lead penetrating the base and electrically insulated from the base, the light emitting component is electrically connected to the first conductive layer by the first lead and the second lead, and a first distance between the first conductive layer and an intermediate conductive layer of the one or more intermediate conductive layers closest to the first conductive layer is shorter than a second distance between the first substrate surface and the base.
  • FIG. 1 is a schematic plan view of an exemplary light emitting device according to the first embodiment.
  • FIG. 2 is a schematic plan view of the intermediate conductive layer of the light emitting device of FIG.
  • FIG. 3 is a schematic plan view of the second conductive layer of the light emitting device of FIG.
  • FIG. 4 is a schematic cross-sectional view of the light emitting device taken along line F4-F4 in FIG.
  • FIG. 5 is a schematic plan view of the light emitting component of FIG.
  • FIG. 6 is a schematic cross-sectional view of the light emitting component taken along line F6-F6 in FIG.
  • FIG. 7 is a schematic perspective view of the semiconductor light emitting device of FIG.
  • FIG. 8 is a schematic circuit diagram of an exemplary lighting system including the lighting device of FIG. FIG.
  • FIG. 9 is a schematic cross-sectional view showing a current path in the light emitting device of FIG.
  • FIG. 10 is a schematic plan view of an exemplary light emitting device according to the second embodiment.
  • 11 is a schematic plan view of the intermediate conductive layer of the light emitting device of FIG.
  • FIG. 12 is a schematic plan view of the second conductive layer of the light emitting device of FIG.
  • FIG. 13 is a schematic cross-sectional view of the light emitting device taken along line F13-F13 in FIG.
  • FIG. 14 is a schematic plan view of an exemplary light emitting device according to the third embodiment.
  • 15 is a schematic plan view of the intermediate conductive layer of the light emitting device of FIG.
  • FIG. 16 is a schematic plan view of the second conductive layer of the light emitting device of FIG.
  • FIG. 17 is a schematic plan view of the light emitting component of FIG.
  • FIG. 18 is a schematic cross-sectional view of the light emitting component taken along line F18-F18 in FIG.
  • FIG. 19 is a schematic plan view of a light emitting component according to a modified example.
  • FIG. 20 is a schematic cross-sectional view of the light emitting component taken along line F20-F20 in FIG.
  • FIG. 21 is a schematic plan view of a light emitting component according to a modified example.
  • FIG. 22 is a schematic cross-sectional view of the light emitting component taken along line F22-F22 in FIG.
  • FIG. 23 is a schematic plan view of a light emitting device according to a modified example.
  • FIG. 24 is a schematic plan view of a light emitting device according to a modified example.
  • FIG. 25 is a schematic plan view of a light emitting device according to a modified example.
  • phrases "at least one” as used in this disclosure means “one or more” of the desired options.
  • the phrase “at least one” as used in this disclosure means “only one option” or “both of two options” if the number of options is two.
  • the phrase “at least one” as used in this disclosure means “only one option” or “any combination of two or more options” if the number of options is three or more.
  • FIG. 1 shows a schematic planar structure of a light-emitting device 10 according to the first embodiment, including a substrate 20, a first conductive layer 31, a light-emitting component 40, and a drive circuit 70.
  • FIG. 2 shows a schematic planar structure of an intermediate conductive layer 33 (first intermediate conductive layer 34).
  • FIG. 3 shows a schematic planar structure of a second conductive layer 32 (second intermediate conductive layer 35).
  • FIG. 3 shows the second conductive layer 32 seen through the substrate 20 from the first substrate surface 21 side of the substrate 20, which is the component mounting surface.
  • FIG. 4 shows a schematic cross-sectional structure taken along line F4-F4 in FIG. 1.
  • FIG. 5 shows a schematic planar structure of a light-emitting component 40
  • FIG. 6 shows a schematic cross-sectional structure taken along line F6-F6 in FIG. 5.
  • FIG. 7 is a schematic perspective view of the semiconductor light-emitting element 50 shown in FIG. 4.
  • Figure 8 is a schematic circuit diagram of an exemplary lighting system 800 including the lighting device 10 of Figure 1.
  • Figure 9 is a schematic cross-sectional view showing the current paths of the lighting device 10 of Figure 1.
  • planar view refers to viewing the light-emitting device 10 in the Z-axis direction.
  • the light emitting device 10 of the first embodiment includes a substrate 20 , a light emitting component 40 , and a drive circuit 70 .
  • the light emitting component 40 and the drive circuit 70 are provided on the substrate 20.
  • the drive circuit 70 drives the light emitting component 40.
  • the substrate 20 has a rectangular shape in a plan view. A plan view is synonymous with viewing the light-emitting device 10 in the thickness direction of the substrate 20 (a direction perpendicular to the paper surface in FIG. 1).
  • the substrate 20 includes a first substrate surface 21, a second substrate surface 22 (see FIG. 4) opposite the first substrate surface 21, and first to fourth side surfaces 23 to 26.
  • the first side surface 23 and the second side surface 24 correspond to both end surfaces of the substrate 20 in the Y-axis direction. In the example of FIG.
  • the first side surface 23 is located on the lower side of the paper surface, and the second side surface 24 is located on the upper side of the paper surface.
  • the third side surface 25 and the fourth side surface 26 correspond to both end surfaces of the substrate 20 in the X-axis direction.
  • the third side surface 25 is located on the left side of the paper surface, and the fourth side surface 26 is located on the right side of the paper surface.
  • the substrate 20 may be a multi-layer substrate.
  • the substrate 20 includes a first insulating layer 27A, a second insulating layer 27B, and a third insulating layer 27C.
  • the first insulating layer 27A and the second insulating layer 27B are arranged with the third insulating layer 27C sandwiched between them.
  • the third insulating layer 27C can be said to be arranged between the first insulating layer 27A and the second insulating layer 27B.
  • the first insulating layer 27A includes a first substrate surface 21.
  • the second insulating layer 27B includes a second substrate surface 22.
  • the first insulating layer 27A, the second insulating layer 27B, and the third insulating layer 27C are made of, for example, an insulating material.
  • the insulating material is a material containing epoxy resin, such as glass epoxy resin.
  • Another example of the insulating material is a material containing ceramic.
  • AlN (aluminum nitride) or Al 2 O 3 (alumina) may be used as the material containing ceramic.
  • the first insulating layer 27A includes the first substrate surface 21 of the substrate 20.
  • the front surface of the first insulating layer 27A can be said to constitute the first substrate surface 21 of the substrate 20.
  • the second insulating layer 27B includes the second substrate surface 22 of the substrate 20.
  • the back surface of the second insulating layer 27B can be said to constitute the second substrate surface 22 of the substrate 20.
  • the interfaces between the first insulating layer 27A, the second insulating layer 27B, and the third insulating layer 27C are shown with solid lines, but in reality these interfaces may not be clear.
  • the light emitting device 10 of the first embodiment may include a plurality of conductive layers.
  • the plurality of conductive layers may include a first conductive layer 31, a second conductive layer 32, and at least one intermediate conductive layer 33.
  • the first conductive layer 31 is provided on the first substrate surface 21 of the substrate 20.
  • the second conductive layer 32 is provided on the second substrate surface 22 of the substrate 20.
  • the intermediate conductive layer 33 is embedded within the substrate 20.
  • the light emitting device 10 includes two intermediate conductive layers 33.
  • the light emitting device 10 may include a first intermediate conductive layer 34 embedded between the first insulating layer 27A and the third insulating layer 27C, and a second intermediate conductive layer 35 embedded between the third insulating layer 27C and the second insulating layer 27B.
  • the light emitting device 10 may include three or more intermediate conductive layers 33.
  • the substrate 20, the first conductive layer 31, the second conductive layer 32, and the intermediate conductive layer 33 form a multilayer substrate.
  • the multilayer substrate may be, for example, a four-layer substrate.
  • the second intermediate conductive layer 35 may be omitted.
  • the first intermediate conductive layer 34 is a conductive layer closer to the first conductive layer 31 than the second conductive layer 32.
  • the second intermediate conductive layer 35 is a conductive layer closer to the second conductive layer 32 than the first conductive layer 31.
  • the first intermediate conductive layer 34 corresponds to the conductive layer closest to the first conductive layer 31.
  • the first conductive layer 31, the second conductive layer 32, and the intermediate conductive layer 33 (34, 35) may be composed of one or more materials selected from the group including, for example, Cu (copper), Al (aluminum), Ti (titanium), TiN (titanium nitride), Au (gold), Ag (silver), and W (tungsten).
  • the first conductive layer 31, the second conductive layer 32, and the intermediate conductive layer 33 (34, 35) may be composed of multiple conductive films.
  • the first conductive layer 31, the second conductive layer 32, and the intermediate conductive layer 33 (34, 35) may be composed of a first conductive film made of a material containing Cu and a second conductive film on the first conductive film.
  • the first conductive film may be, for example, copper foil, and the second conductive film may be a plated film.
  • the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34 may be different from the distance L13 between the first intermediate conductive layer 34 and the second intermediate conductive layer 35.
  • the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34 is smaller than the distance L13 between the first intermediate conductive layer 34 and the second intermediate conductive layer 35.
  • the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34 may be greater than 0 mm and less than or equal to 0.3 mm. In one example, the distance L11 is 0.1 mm.
  • the distance L13 between the first intermediate conductive layer 34 and the second intermediate conductive layer 35 may be greater than 0 mm and less than or equal to 1.0 mm. In one example, the distance L13 is 0.6 mm.
  • the distance L12 between the second intermediate conductive layer 35 and the second conductive layer 32 may be equal to the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34.
  • the distance L12 between the second intermediate conductive layer 35 and the second conductive layer 32 may be different from the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34.
  • the distance L12 between the second intermediate conductive layer 35 and the second conductive layer 32 may be smaller than the distance L13 between the first intermediate conductive layer 34 and the second intermediate conductive layer 35.
  • the first substrate surface 21 of the substrate 20 is covered with a first resist layer 37A.
  • the first resist layer 37A covers a portion of the first conductive layer 31 arranged on the first substrate surface 21.
  • the first resist layer 37A includes an opening that partially exposes the first conductive layer 31.
  • the portion of the first conductive layer 31 exposed from the first resist layer 37A may be a pad or land to which the light-emitting component 40 or the drive circuit 70 is electrically connected.
  • the second substrate surface 22 of the substrate 20 is covered with a second resist layer 37B.
  • the second resist layer 37B covers the second conductive layer 32 arranged on the second substrate surface 22.
  • the first resist layer 37A and the second resist layer 37B are formed of an insulating material such as an epoxy resin or a polyimide resin.
  • the first resist layer 37A and the second resist layer 37B may contain a filler such as silica or alumina.
  • the openings in the first resist layer 37A are indicated by dashed two-dot lines.
  • the substrate 20 includes a through-hole 28 at each of the four corners of the substrate 20.
  • the through-holes 28 penetrate the substrate 20 in the Z-axis direction.
  • Each through-hole 28 is provided for fixing the light-emitting device 10 to a support member or the like.
  • a fixing member such as a screw is inserted into each through-hole 28.
  • the light emitting component 40 includes a stem 41 and a semiconductor light emitting element 50 .
  • the stem 41 supports the semiconductor light emitting element 50.
  • the stem 41 also electrically connects the semiconductor light emitting element 50 to the substrate 20.
  • the stem 41 includes a base 42 , a first lead 43 , a second lead 44 , and an insulating material 45 .
  • the base 42 supports the semiconductor light-emitting element 50.
  • the base 42 is a plate-shaped member.
  • the base 42 has a substantially circular shape when viewed from the Z-axis direction.
  • the base 42 includes a first surface 42A and a second surface 42B opposite the first surface 42A.
  • the base 42 may be made of a material containing iron (Fe), for example.
  • the surface of the base 42 may include a plating layer.
  • the plating layer may be made of a material containing nickel (Ni), for example.
  • the thickness of the base 42 is, for example, approximately 1.2 mm.
  • the base 42 includes three through holes 42C that penetrate the base 42 in the Z-axis direction.
  • the through holes 42C are roughly circular when viewed in the Z-axis direction, and their diameter is large enough to allow the second lead 44 to be inserted through them.
  • the diameter of the through holes 42C is approximately 1.0 mm.
  • the through holes 42C are formed to fix the second lead 44 to the base 42. As shown in Figure 5, the multiple through holes 42C may be arranged on a circumference of a predetermined radius in a plan view.
  • the first lead 43 and the second lead 44 are provided to fix the light emitting component 40 to the substrate 20, and form a power supply path to the semiconductor light emitting element 50.
  • the first lead 43 and the second lead 44 may be made of a material containing, for example, Fe and Ni.
  • the first lead 43 and the second lead 44 may include a plating layer that forms the surface.
  • the plating layer may be made of a material containing, for example, Ni.
  • the first lead 43 and the second lead 44 are rod-shaped members with a diameter of approximately 0.45 mm.
  • the first lead 43 is connected to the base 42 .
  • the first lead 43 includes a connection portion 43A and a terminal portion 43C.
  • the connection portion 43A is provided at one end of the terminal portion 43C.
  • the terminal portion 43C has the same thickness as the second lead 44.
  • the connection portion 43A has a larger diameter than the terminal portion 43C, that is, the connection portion 43A is thicker than the terminal portion 43C.
  • the end surface of the connection portion 43A is a connection surface 43B.
  • the first lead 43 is arranged so that the connection surface 43B of the connection portion 43A faces the second surface 42B of the base 42.
  • the first lead 43 may be arranged on the circumference of the base 42 on which the multiple through holes 42C are arranged.
  • the connection surface 43B of the first lead 43 is joined to the second surface 42B of the base 42.
  • the connection surface 43B of the first lead 43 and the second surface 42B of the base 42 may be joined by, for example, silver brazing or resistance welding.
  • the multiple second leads 44 are inserted into the multiple through holes 42C.
  • An insulating material 45 is filled between each second lead 44 and each through hole 42C.
  • the second leads 44 are spaced apart from the base 42 by the insulating material 45.
  • the insulating material 45 is made of an electrically insulating material. This material is, for example, glass.
  • the insulating material 45 supports the second leads 44 while electrically insulating them from the base 42.
  • the second lead 44 includes a connection portion 44A and a terminal portion 44C.
  • the connection portion 44A protrudes from the first surface 42A of the base 42, and the terminal portion 44C protrudes from the second surface 42B of the base 42.
  • the connection portion 44A is connected to the semiconductor light-emitting element 50 by a wire 46.
  • the wire 46 is connected to the tip surface 44B of the connection portion 44A.
  • the terminal portion 44C is used when mounting the light-emitting device 10 on the substrate 20.
  • the height L21 of the connection portion 44A may be the length from the first surface 42A of the base 42 to the tip surface 44B of the connection portion 44A.
  • the height L21 of the connection portion 44A is, for example, approximately 0.1 mm.
  • the semiconductor light emitting element 50 is mounted on the first surface 42 A of the base 42 .
  • the semiconductor light emitting device 50 includes a light emitting chip 51 and a submount 55 .
  • the light emitting chip 51 is, for example, a semiconductor laser chip.
  • the submount 55 is connected to the first surface 42A of the base 42.
  • the light emitting chip 51 is electrically connected to the base 42 by the submount 55.
  • the light-emitting chip 51 is electrically connected to the second lead 44 by a wire 46.
  • a first end of the wire 46 is connected to the light-emitting chip 51, and a second end of the wire 46 is connected to the tip surface 44B of the second lead 44.
  • the wire 46 is made of a material containing Au, for example.
  • a current supply path to the light-emitting chip 51 is formed by the first lead 43, the base 42, the submount 55, the light-emitting chip 51, the wire 46, and the second lead 44.
  • the light-emitting component 40 includes a cover 47.
  • the cover 47 may be called a cap.
  • the cover 47 is fixed to the first surface 42A of the base 42.
  • the cover 47 covers the semiconductor light-emitting element 50.
  • the cover 47 is made of a material containing Fe.
  • the cover 47 has a body portion 47A, a flange portion 47B, and a top portion 47C.
  • the body portion 47A surrounds the semiconductor light-emitting element 50 when viewed from the Z-axis direction.
  • the body portion 47A has a cylindrical shape.
  • the flange portion 47B is connected to the lower end of the body portion 47A.
  • the flange portion 47B extends outward from the body when viewed from the Z-axis direction.
  • the flange portion 47B has a circular ring shape when viewed from the Z-axis direction.
  • the flange portion 47B is fixed to the first surface 42A of the base 42 by welding, a bonding material, or the like.
  • the top portion 47C is connected to the upper end of the body portion 47A.
  • the top portion 47C has a circular plate shape when viewed from the Z-axis direction.
  • the top portion 47C has a window portion 47D. Laser light emitted from the semiconductor light-emitting element 50 passes through the window portion 47D.
  • the top portion 47C includes a circular window portion 47D when viewed from the Z-axis direction.
  • the light-emitting component 40 may include a window member 48.
  • the window member 48 is attached to the underside of the top portion 47C in the figure.
  • the window member 48 covers the window portion 47D.
  • the window member 48 is translucent to light in a wavelength band that includes the laser light emitted from the semiconductor light-emitting element 50.
  • the window member 48 is made of glass.
  • the window member 48 may be omitted.
  • a semiconductor light emitting device 50 includes a light emitting chip 51 .
  • the light-emitting chip 51 emits laser light in a predetermined wavelength band.
  • the light-emitting chip 51 is a surface-emitting laser element.
  • the light-emitting chip 51 is configured with a photonic-crystal surface-emitting laser (PCSEL) element.
  • the PCSEL element is capable of high-power operation (high-brightness operation) by emitting a beam with high beam quality and a narrow divergence angle, and is characterized by having little temperature dependence of the operating wavelength.
  • the light-emitting chip 51 may also be configured with a vertical-cavity surface-emitting laser (VCSEL) element.
  • VCSEL vertical-cavity surface-emitting laser
  • the light-emitting chip 51 includes a first element surface 51A and a second element surface 51B opposite the first element surface 51A.
  • the light-emitting chip 51 includes a first electrode 52A provided on the first element surface 51A and a second electrode 52B provided on the second element surface 51B.
  • the light-emitting chip 51 includes a light-emitting region 53 in the center of the element surface.
  • the first electrode 52A is formed, for example, in the shape of a rectangular ring, including an opening (through-hole) that exposes the light-emitting region 53 on the element surface.
  • the second electrode 52B is formed, for example, over the entire back surface of the element.
  • the first electrode 52A corresponds to a cathode electrode
  • the second electrode 52B corresponds to an anode electrode.
  • the semiconductor light-emitting element 50 includes a submount 55.
  • the light-emitting chip 51 is mounted on the submount 55.
  • the light-emitting chip 51 is mounted on the base 42 using the submount 55.
  • the submount 55 is larger than the light-emitting chip 51 in a planar view.
  • the light-emitting chip 51 may be approximately 0.9 mm x 0.9 mm in size, while the submount 55 may be approximately 1.2 mm x 1.2 mm in size.
  • the submount 55 may be made of an alloy of Cu and W.
  • the submount 55 may also be made of a material other than Cu and W.
  • the submount 55 includes, for example, a surface bonding portion 56.
  • a material for the surface bonding portion 56 is an alloy of Au and tin (Sn), but other metal materials may also be used. Using such a submount 55 makes it easier to mount the light-emitting chip 51 on the base 42.
  • the first electrode 52A of the light-emitting chip 51 is electrically connected to the multiple second leads 44 by multiple wires 46.
  • the first ends of the wires 46 are connected to the first electrodes 52A provided on the first element surface 51A of the light-emitting chip 51, and the second ends of the wires 46 are connected to the tip surfaces 44B of the second leads 44.
  • the second electrodes 52B of the light-emitting chip 51 are electrically connected to the submount 55.
  • the height L21 of the tip surface 44B of the second lead 44 is lower than the height L22 of the first electrode 52A of the light-emitting chip 51 of the semiconductor light-emitting element 50.
  • the height L21 of the tip surface 44B of the second lead 44 may be said to be the length of the connection portion 44A of the second lead 44 protruding from the first surface 42A of the base 42.
  • the height L21 of the tip surface 44B of the second lead 44 may be the distance in the Z-axis direction from the first surface 42A of the base 42 to the tip surface 44B of the second lead 44.
  • the height L21 of the tip surface 44B of the second lead 44 may be equal to the height L22 of the first electrode 52A of the light-emitting chip 51 of the semiconductor light-emitting element 50.
  • the height L21 of the tip surface 44B of the second lead 44 may be higher than the height L22 of the first electrode 52A of the light-emitting chip 51 of the semiconductor light-emitting element 50.
  • the driving circuit 70 is provided to drive the light emitting component 40.
  • the driving circuit 70 is configured to drive the light emitting chip 51 of the light emitting component 40.
  • the drive circuit 70 includes a switching element 71 and one or more capacitors 72.
  • the drive circuit 70 includes five capacitors 72.
  • the number of capacitors 72 may be changed as appropriate, for example, depending on the light-emitting chips 51 of the light-emitting component 40.
  • the switching element 71 and the light-emitting component 40 are arranged side by side in a first direction in a plan view.
  • the first direction may be the Y-axis direction.
  • the switching element 71 is provided in a position adjacent to or close to the light-emitting component 40 in the Y-axis direction.
  • the switching element 71 has a rectangular shape in a plan view.
  • the switching element 71 includes a horizontal transistor.
  • the horizontal transistor may be a high electron mobility transistor (HEMT) made of a nitride semiconductor such as gallium nitride (GaN).
  • the horizontal transistor may be a metal-oxide-semiconductor field-effect transistor (MOSFET).
  • the switching element 71 includes a first element surface 71A and a second element surface 71B opposite the first element surface 71A. As shown in FIG. 1, the switching element 71 includes a gate electrode 71G, a source electrode 71S, and a drain electrode 71D provided on the first element surface 71A. In FIG. 4, the source electrode 71S and drain electrode 71D of the switching element 71 are shown. The switching element 71 is mounted with the first element surface 71A facing the substrate 20.
  • the multiple capacitors 72 are arranged on the opposite side of the light-emitting component 40 from the switching element 71.
  • the multiple capacitors 72 and the switching element 71 are arranged with the light-emitting component 40 in between.
  • the multiple capacitors 72 are arranged in a direction that intersects the first direction, the Y-axis direction, and in one example, along the X-axis direction that is perpendicular to the Y-axis direction.
  • the multiple capacitors 72 may be, for example, ceramic capacitors.
  • the multiple capacitors 72 are rectangular in plan view, with two long sides along the Y-axis direction and two short sides along the X-axis direction.
  • the multiple capacitors 72 are spaced apart from each other and lined up in a row in the X-axis direction with their long sides adjacent to each other.
  • the capacitor 72 includes a first electrode 72A and a second electrode 72B.
  • the first electrode 72A is located at one end of the capacitor 72 in the Y-axis direction
  • the second electrode 72B is located at the other end of the capacitor 72 in the Y-axis direction.
  • the light emitting device 10 includes a protection diode 73 that protects the light emitting chip 51 of the light emitting component 40.
  • the protection diode 73 is mounted on the first substrate surface 21 of the substrate 20.
  • the protection diode 73 is arranged in the X-axis direction relative to the light emitting component 40 in a planar view. It can be said that the light emitting component 40 and the protection diode 73 are arranged side by side in the X-axis direction in a planar view.
  • the protection diode 73 is arranged adjacent to or close to the light emitting component 40 in the X-axis direction.
  • the light-emitting device 10 includes a gate driver 76 for driving the switching element 71.
  • the gate driver 76 is disposed adjacent to or in close proximity to the switching element 71.
  • the gate driver 76 is mounted on the first substrate surface 21 of the substrate 20.
  • the gate driver 76 is disposed spaced apart from the switching element 71 in the X-axis direction in a plan view.
  • the light emitting device 10 may include a signal input connector 83 to which a pulse signal is supplied.
  • the signal input connector 83 may be a high-frequency connector such as an SMB connector.
  • the pulse signal is used to control the switching element 71 and is supplied to the gate driver 76.
  • the signal input connector 83 is mounted on the second substrate surface 22 of the substrate 20. In one example, the signal input connector 83 may be positioned closer to the third side surface 25 of the substrate 20.
  • the light emitting device 10 may include a second power connector 82 for supplying operating power to the gate driver 76.
  • the second power connector 82 is mounted on the second board surface 22 of the board 20. In one example, the second power connector 82 may be positioned closer to the first side surface 23 of the board 20.
  • the light-emitting device 10 may include a first power connector 81 that supplies a drive current for charging the capacitor 72.
  • the first power connector 81 is mounted on the second board surface 22 of the board 20. In one example, the first power connector 81 may be positioned closer to the fourth side surface of the board 20.
  • the light emitting device 10 may include a current limiting resistor 74.
  • the current limiting resistor 74 prevents backflow from the capacitor 72.
  • the light emitting device 10 may include one or more current limiting resistors 74.
  • the current limiting resistor 74 may be located adjacent to or in close proximity to the first power connector 81. In one example, the current limiting resistor 74 is mounted on the first board surface 21 of the board 20.
  • the light emitting device 10 may include a capacitor 75.
  • the capacitor 75 may be disposed adjacent to or in close proximity to the first power connector 81.
  • the capacitor 75 is mounted on the first board surface 21 of the board 20.
  • the light emitting device 10 includes a first conductive layer 31, a second conductive layer 32, a first intermediate conductive layer 34, and a second intermediate conductive layer 35.
  • the second intermediate conductive layer 35 has the same structure as the second conductive layer 32. Therefore, the first conductive layer 31, the first intermediate conductive layer 34, and the second conductive layer 32 will be described.
  • the first conductive layer 31 may include a plurality of patterned conductors spaced apart from one another.
  • the first conductive layer 31 includes first to eighth patterned conductors 101 to 108.
  • the first pattern conductor 101 constitutes a ground conductor.
  • the first pattern conductor 101 is arranged in the central portion in the Y-axis direction on the first substrate surface 21 of the substrate 20.
  • the first pattern conductor 101 is arranged spaced apart from the first side surface 23 and the second side surface 24 of the substrate 20.
  • the first pattern conductor 101 includes a first portion 101A, a second portion 101B, and a third portion 101C that electrically connects the first portion 101A and the second portion 101B.
  • the first portion 101A extends from the fourth side surface 26 of the substrate 20 along the X-axis direction to the central portion of the substrate 20 in the X-axis direction.
  • the second portion 101B is arranged spaced apart from the first portion 101A in the Y-axis direction.
  • the second portion 101B extends from the fourth side surface 26 of the substrate 20 along the X-axis direction.
  • the third portion 101C is a portion provided closer to the third side surface 25 of the substrate 20.
  • the third portion 101C extends along the third side surface 25 of the substrate 20.
  • the second pattern conductor 102 extends along the X-axis direction from the fourth side surface 26 of the substrate 20.
  • the second pattern conductor 102 is spaced apart in the Y-axis direction from the first portion 101A of the first pattern conductor 101.
  • the first portion 101A of the first pattern conductor 101 and the second pattern conductor 102 are used to mount the capacitor 72.
  • the capacitor 72 includes a first electrode 72A and a second electrode 72B.
  • the first electrode 72A of the capacitor 72 is bonded to the second pattern conductor 102 by a conductive bonding material SD (see Figure 4).
  • the second electrode 72B of the capacitor 72 is bonded to the first portion of the first pattern conductor 101 by a conductive bonding material SD (see Figure 4).
  • the third pattern conductor 103 is arranged spaced apart in the Y-axis direction from the second pattern conductor 102.
  • the third pattern conductor 103 is arranged between the second pattern conductor 102 and the second portion 101B of the first pattern conductor 101.
  • the second pattern conductor 102 and the third pattern conductor 103 are used to mount the light-emitting component 40.
  • the second pattern conductor 102 includes a first land 102A
  • the third pattern conductor 103 includes a plurality of second lands 103A.
  • the first land 102A and the second land 103A are used to connect the first lead 43 and the second lead 44 of the light-emitting component 40 shown in FIG. 5.
  • the first land 102A may be electrically connected to a first through-hole 102B that penetrates the substrate 20.
  • the first through-hole 102B may be a conductive film provided on the inner surface of a through-hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the second land 103A may be electrically connected to a second through-hole 103B that penetrates the substrate 20.
  • the second through-hole 103B may be a conductive film provided on the inner surface of a through-hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the first lead 43 of the light-emitting component 40 is inserted into the first through-hole 102B and is electrically connected to the first through-hole 102B and the first land 102A by conductive bonding material SD.
  • the second lead 44 of the light-emitting component 40 is inserted into the second through-hole 103B and is electrically connected to the second through-hole 103B and the second land 103A by conductive bonding material SD.
  • the light-emitting component 40 is electrically connected between the second pattern conductor 102 and the third pattern conductor 103.
  • the light emitting component 40 is fixed to the substrate 20 by connecting the first lead 43 and the second lead 44 to the first land 102A and the second land 103A.
  • the base 42 of the light emitting component 40 is disposed at a distance from the first substrate surface 21 of the substrate 20.
  • the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34 may be smaller than the distance L31 between the first substrate surface 21 of the substrate 20 and the base 42 of the light emitting component 40.
  • the distance L31 between the first substrate surface 21 of the substrate 20 and the base 42 of the light emitting component 40 may be greater than 0 mm and equal to or less than 2 mm. In one example, the distance L31 is 1 mm.
  • a protection diode 73 is electrically connected to the second pattern conductor 102 and the third pattern conductor 103.
  • the anode electrode 73A of the protection diode 73 is joined to the third pattern conductor 103 by a conductive bonding material.
  • the cathode electrode 73B of the protection diode 73 is joined to the second pattern conductor 102 by a conductive bonding material.
  • a fourth pattern conductor 104 is arranged between the second pattern conductor 102 and the second portion 101B of the first pattern conductor 101.
  • a first power connector 81 may be connected to the second portion 101B of the first pattern conductor 101 and the fourth pattern conductor 104.
  • the first power connector 81 includes two connector terminals.
  • the fourth pattern conductor 104 includes a third land 104A, and the second portion 101B of the first pattern conductor 101 includes a fourth land 101BA.
  • the third land 104A and the fourth land 101BA are used to connect the two connector terminals.
  • the third land 104A may be electrically connected to a third through hole 104B that penetrates the substrate 20.
  • the third through hole 104B may be a conductive film provided on the inner surface of a through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the fourth land 101BA may be electrically connected to a fourth through hole 101BB that penetrates the substrate 20.
  • the fourth through hole 101BB may be a conductive film provided on the inner surface of a through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the connector terminals of the first power connector 81 are inserted into the fourth through hole 101BB and the third through hole 104B, respectively, and are electrically connected to the third land 104A and the fourth land 101BA by a conductive bonding material.
  • a capacitor 75 is electrically connected to the fourth pattern conductor 104 and the second portion of the first pattern conductor 101.
  • the capacitor 75 includes a first electrode 75A and a second electrode 75B.
  • the first electrode 75A of the capacitor 75 is joined to the fourth pattern conductor 104 by a conductive bonding material.
  • the second electrode 75B of the capacitor 75 is joined to the second portion 101B of the first pattern conductor 101 by a conductive bonding material.
  • a current-limiting resistor 74 is electrically connected to the fourth pattern conductor 104 and the second pattern conductor 102.
  • the first electrode 74A of the current-limiting resistor 74 is joined to the fourth pattern conductor 104 by a conductive bonding material.
  • the second electrode 74B of the current-limiting resistor 74 is joined to the second pattern conductor 102 by a conductive bonding material.
  • the third pattern conductor 103 includes a drain connection portion 103C extending toward the second portion 101B of the first pattern conductor 101.
  • the second portion 101B of the first pattern conductor 101 includes portions that sandwich the drain connection portion 103C.
  • the drain electrode 71D of the switching element 71 is electrically connected to the drain connection portion 103C.
  • the switching element 71 is arranged so as to straddle the drain connection portion 103C of the third pattern conductor 103.
  • the source electrode 71S of the switching element 71 is electrically connected to the second portion 101B of the first pattern conductor 101.
  • the gate electrode 71G of the switching element 71 is electrically connected to the fifth pattern conductor 105, which is arranged adjacent to the drain connection portion 103C of the third pattern conductor 103.
  • the fifth pattern conductor 105 extends along the X-axis direction from the drain connection portion 103C of the third pattern conductor 103.
  • the third portion 101C of the first pattern conductor 101 includes a recess in which a portion of the fifth pattern conductor 105 is disposed.
  • the sixth pattern conductor 106 and the seventh pattern conductor 107 are disposed within the recess of the first pattern conductor 101.
  • the sixth pattern conductor 106 and the seventh pattern conductor 107 extend along the X-axis direction.
  • the gate driver 76 is electrically connected to the fifth pattern conductor 105, the sixth pattern conductor 106, and the seventh pattern conductor 107.
  • the sixth pattern conductor 106 includes a fifth land 106A arranged closer to the third side surface 25 of the substrate 20.
  • the third portion 101C of the first pattern conductor 101 includes a plurality of sixth lands 101CB arranged around the fifth land 106A.
  • the fifth land 106A and the sixth land 101CB are used to connect the signal input connector 83.
  • the fifth land 106A may be electrically connected to a through hole 106B that penetrates the substrate 20.
  • the through hole 106B may be a conductive film provided on the inner surface of a through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the sixth land 101CB may be electrically connected to a through hole 101CC that penetrates the substrate 20.
  • the through hole 101CC may be a conductive film provided on the inner surface of a through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the terminal of the signal input connector 83 is inserted into the through hole 106B and is electrically connected to the fifth land 106A and through hole 106B by a conductive bonding material.
  • the terminal (lead) of the signal input connector 83 is inserted into the through hole 101CC and is electrically connected to the sixth land 101CB and the through hole 101CC.
  • the seventh pattern conductor 107 is disposed apart from the sixth pattern conductor 106 in the Y-axis direction.
  • the first pattern conductor 101 includes a fourth portion 101D disposed between the sixth pattern conductor 106 and the seventh pattern conductor 107 in a plan view. The fourth portion 101D of the first pattern conductor 101, the fifth pattern conductor 105, the sixth pattern conductor 106, and the seventh pattern conductor 107 are electrically connected to terminals of the gate driver 76.
  • the eighth pattern conductor 108 is arranged between the sixth pattern conductor 106 and the seventh pattern conductor 107 and the fifth pattern conductor 105.
  • the eighth pattern conductor 108 may have a rectangular shape that is long in the Y-axis direction in a plan view.
  • the eighth pattern conductor 108 is connected to a pad of the gate driver 76.
  • the eighth pattern conductor 108 may be used for heat dissipation of the gate driver 76.
  • the eighth pattern conductor 108 may be connected to the first pattern conductor 101. For example, it may be connected to the fourth portion 101D of the first pattern conductor 101.
  • the first conductive layer 31 may include a seventh land 109A surrounded by a third portion 101C of the first pattern conductor 101.
  • the third portion 101C of the first pattern conductor 101 may include an eighth land 101CD located adjacent to the seventh land 109A.
  • the seventh land 109A and the eighth land 101CD are used to connect two connector terminals of the second power connector 82.
  • the seventh land 109A may be electrically connected to a through hole 109B that penetrates the substrate 20.
  • the through hole 109B may include a conductive film that is also received on the inner surface of the through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the eighth land 101CD may be electrically connected to a through hole 101CE that penetrates the substrate 20.
  • the through hole 101CE may also include a conductive film that is also received on the inner surface of the through hole that penetrates the first to third insulating layers 27A to 27C of the substrate 20.
  • the connector terminals of the second power connector 82 that are inserted into the through holes 109B and 101CE, respectively, are electrically connected to the seventh land 109A, the eighth land 101CD, and the through holes 109B and 101CE by a conductive bonding material.
  • the first intermediate conductive layer 34 may include a plurality of intermediate conductors spaced apart from one another.
  • the first intermediate conductive layer 34 may include first to sixth intermediate conductors 301 to 306.
  • the first intermediate conductor 301 has a rectangular shape in a plan view.
  • the first intermediate conductor 301 surrounds the second to sixth intermediate conductors 302 to 306.
  • the first intermediate conductor 301 may form a ground conductor.
  • the second intermediate conductor 302 is positioned so as to overlap the first land 102A of the second pattern conductor 102 shown in FIG. 1.
  • the second intermediate conductor 302 is electrically connected to the first land 102A via the first through hole 102B.
  • the second intermediate conductor 302 is electrically connected to the first lead 43 of the light-emitting component 40.
  • the third intermediate conductor 303 is positioned so as to overlap the second land 103A of the third pattern conductor 103 shown in FIG. 1.
  • the first intermediate conductive layer 34 includes a plurality of third intermediate conductors 303.
  • the third intermediate conductors 303 are electrically connected to the second land 103A via the second through hole 103B.
  • the third intermediate conductors 303 are electrically connected to the second lead 44 of the light-emitting component 40.
  • the fourth intermediate conductor 304 is positioned so as to overlap the third land 104A of the fourth pattern conductor 104 shown in FIG. 1.
  • the fourth intermediate conductor 304 is electrically connected to the third land 104A via the third through hole 104B.
  • the fourth intermediate conductor 304 is electrically connected to the connector terminal of the first power connector 81.
  • the fifth intermediate conductor 305 is positioned so as to overlap the fifth land 106A of the sixth pattern conductor 106 shown in FIG. 1.
  • the fifth intermediate conductor 305 is electrically connected to the fifth land 106A via the through hole 106B.
  • the fifth intermediate conductor 305 is electrically connected to a terminal of the signal input connector 83.
  • the sixth intermediate conductor 306 extends in the Y-axis direction from a position overlapping with the seventh land 109A shown in FIG. 1 to a position overlapping with the seventh pattern conductor 107.
  • the sixth intermediate conductor 306 is electrically connected to the seventh pattern conductor 107 by the third via conductor 403.
  • the sixth intermediate conductor 306 is also electrically connected to the seventh land 109A by the through hole 109B.
  • the sixth intermediate conductor 306 is electrically connected to a connector terminal of the second power connector 82.
  • the second conductive layer 32 may include a plurality of pattern conductors spaced apart from one another.
  • the second conductive layer 32 may include first to seventh pattern conductors 201 to 207.
  • the first patterned conductor 201 has a rectangular shape in a plan view and surrounds the second to seventh patterned conductors 202 to 207.
  • the second pattern conductor 202 is disposed at a position overlapping the first land 102A of the second pattern conductor 102 shown in Fig. 1.
  • the second pattern conductor 202 is electrically connected to the first land 102A via the first through hole 102B.
  • the second pattern conductor 202 is electrically connected to the first lead 43 of the light emitting component 40.
  • the third pattern conductor 203 is arranged in a position overlapping the second land 103A of the third pattern conductor 103 shown in FIG. 1.
  • the first intermediate conductive layer 34 includes a plurality of third pattern conductors 203.
  • the third pattern conductor 203 is electrically connected to the second land 103A via the second through hole 103B.
  • the third pattern conductor 203 is electrically connected to the second lead 44 of the light-emitting component 40.
  • the fourth pattern conductor 204 is positioned so as to overlap the third land 104A of the fourth pattern conductor 104 shown in FIG. 1.
  • the fourth pattern conductor 204 is electrically connected to the third land 104A via the third through hole 104B.
  • the fifth pattern conductor 205 is positioned so as to overlap the fifth land 106A of the sixth pattern conductor 106 shown in FIG. 1.
  • the fifth pattern conductor 205 is electrically connected to the fifth land 106A via the through hole 106B.
  • the sixth pattern conductor 206 is positioned so as to overlap the seventh land 109A shown in FIG. 1.
  • the sixth pattern conductor 206 is electrically connected to the seventh land 109A via a through hole 109B.
  • the seventh pattern conductor 207 is arranged in a position overlapping the seventh pattern conductor 107 shown in FIG. 1.
  • the seventh pattern conductor 207 is electrically connected to the seventh pattern conductor 107 by the fourth via conductor 404.
  • the light emitting component 40 includes a plurality of via conductors 400 provided in the substrate 20.
  • the plurality of via conductors 400 penetrate the substrate 20 from the first substrate surface 21 to the second substrate surface 22 of the substrate 20.
  • the substrate 20 includes a plurality of via holes that penetrate in the Z-axis direction, and the via conductors 400 may be conductive films provided on the inner surfaces of the via holes. Alternatively, the via conductors 400 may be conductors filled in the via holes.
  • the plurality of via conductors 400 electrically connect the first conductive layer 31, the intermediate conductive layer 33, and the second conductive layer 32.
  • the multiple via conductors include multiple first via conductors 401.
  • the multiple first via conductors 401 are arranged on the opposite side of the capacitor 72 from the light emitting component 40.
  • the multiple first via conductors 401 are provided in the first portion 101A of the first pattern conductor 101 of the first conductive layer 31.
  • the multiple first via conductors 401 are aligned along the X-axis direction.
  • the multiple first via conductors 401 may form a via row aligned in the X-axis direction.
  • Multiple via rows may be provided and aligned in the Y-axis direction.
  • the multiple first via rows may form multiple via rows.
  • the multiple first via conductors 401 may be arranged in a matrix.
  • the multiple first via conductors 401 electrically connect the first portion 101A of the first pattern conductor 101 of the first conductive layer 31, the first intermediate conductor 301 of the first intermediate conductive layer 34, and the first pattern conductor 201 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • the multiple via conductors 400 include multiple second via conductors 402.
  • the multiple second via conductors 402 are arranged on the opposite side of the switching element 71 from the light emitting component 40.
  • the multiple second via conductors 402 are provided in the second portion 101B of the first pattern conductor 101 of the first conductive layer 31.
  • the multiple second via conductors 402 are aligned along the X-axis direction.
  • the multiple second via conductors 402 may form a via row aligned in the X-axis direction.
  • Multiple via rows may be provided and aligned in the Y-axis direction.
  • the multiple second via rows may form multiple via rows.
  • the multiple second via conductors 402 may be arranged in a matrix.
  • the multiple second via conductors 402 electrically connect the second portion 101B of the first pattern conductor 101 of the first conductive layer 31, the first intermediate conductor 301 of the first intermediate conductive layer 34, and the first pattern conductor 201 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • the plurality of via conductors 400 include a third via conductor 403 and a fourth via conductor 404 .
  • the third via conductor 403 is disposed at a position overlapping the eighth pattern conductor 108 of the first conductive layer 31.
  • the third via conductor 403 electrically connects the eighth pattern conductor 108 of the first conductive layer 31, the first intermediate conductor 301 of the first intermediate conductive layer 34, and the first pattern conductor 201 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • the fourth via conductor 404 is positioned so as to overlap the seventh pattern conductor 107 of the first conductive layer 31.
  • the fourth via conductor 404 electrically connects the seventh pattern conductor 107 of the first conductive layer 31, the sixth intermediate conductor 306 of the first intermediate conductive layer 34, and the sixth pattern conductor 206 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • a light emitting system 800 includes a light emitting device 10 , a DC power supply 801 , a control power supply 802 , and a pulse generator 803 .
  • the DC power supply 801, capacitor 75, and current-limiting resistor 74 are configured to supply current to the light-emitting component 40 and drive circuit 70.
  • the first electrode 74A of the current-limiting resistor 74 is electrically connected to the positive electrode of the DC power supply 801 and the first electrode of the capacitor 75.
  • the second electrode 74B of the current-limiting resistor 74 is electrically connected to the second electrode 52B (anode electrode) of the light-emitting component 40 and the first electrode 72A of the capacitor 72.
  • the gate driver 76 is electrically connected to the gate electrode 71 G of the switching element 71 .
  • the pulse generator 803 and the control power supply 802 are each electrically connected to the gate driver 76.
  • the pulse generator 803 is configured to output a pulse signal to each of the gate drivers 76 for controlling the switching elements 71.
  • the control power supply 802 is configured to apply an operating voltage to each of the gate drivers 76.
  • the negative electrode of the DC power supply 801, the second electrode of the capacitor 75, the pulse generator 803, the second electrode 72B of the capacitor 72, the negative electrode of the control power supply 802, and the source electrode 71S of the switching element 71 are electrically connected to the ground terminal.
  • the drain electrode 71D of the switching element 71 is electrically connected to the second lead 44 of the light-emitting component 40 and the anode electrode 73A of the protection diode 73.
  • the cathode electrode 73B of the protection diode 73 is electrically connected to the first lead 43 of the light-emitting component 40.
  • the drive circuit 70 when the switching element 71 of the drive circuit 70 is in the OFF state, the capacitor 72 is charged by the DC power supply 801. When the switching element 71 switches from the OFF state to the ON state, current flows from the capacitor 72 to the light-emitting component 40. The switching element 71 is repeatedly turned on and off by a pulsed control signal supplied from the pulse generator 803, causing the light-emitting component 40 to emit pulsed laser light. In this way, the drive circuit 70 is configured to drive the light-emitting component 40.
  • (Operation of the first embodiment) 9 shows a current path CP1 of a current flowing through the switching element 71 and capacitor 72 of the drive circuit 70 and the semiconductor light emitting element 50 of the light emitting component 40.
  • the current path CP1 is indicated by a bold arrow.
  • Current path CP1 is generally configured as a loop in which current flows from the first electrode 72A of capacitor 72, through the light-emitting component 40, switching element 71, and first intermediate conductive layer 34, to the second electrode 72B of capacitor 72. More specifically, current in current path CP1 flows through the first electrode 72A of capacitor 72, the second pattern conductor 102 of the first conductive layer 31, the first lead 43 of the light-emitting component 40, the base 42, the submount 55, the light-emitting chip 51, the wire 46, the second lead 44, the third pattern conductor 103 of the first conductive layer 31, the switching element 71, the second portion 101B of the first pattern conductor 101 of the first conductive layer 31, the second via conductor 402, the first intermediate conductive layer 34, the first via conductor 401, the first portion 101A of the first pattern conductor 101 of the first conductive layer 31, and the second electrode 72B of capacitor 72, in that order.
  • Current path CP1 is composed of the light-emitting component 40, switching element 71, capacitor 72, first conductive layer 31 provided on the first substrate surface 21 of the substrate 20, and first intermediate conductive layer 34 embedded in the substrate 20 and close to the first conductive layer 31.
  • the light-emitting component 40 is electrically connected to the first conductive layer 31 by connecting the first lead 43 and second lead 44 to the first land 102A and second land 103A.
  • the semiconductor light-emitting element 50 of the light-emitting component 40 is bonded to the first surface 42A of the base 42 of the light-emitting component 40.
  • the light-emitting device 10 can bring the light-emitting chip 51 of the semiconductor light-emitting element 50 close to the first conductive layer 31 by connecting the semiconductor light-emitting element 50 to the first conductive layer 31 provided on the first substrate surface 21 of the substrate 20 using the base 42, first lead 43, and second lead 44. Furthermore, the area of the region surrounded by the current path CP1 that supplies current to the light-emitting chip 51 of the semiconductor light-emitting element 50 can be reduced when viewed from the X-axis direction. The area of the region surrounded by the current path CP1 affects the parasitic inductance of the current path CP1, and the smaller the area of the region, the smaller the parasitic inductance. Therefore, in the light-emitting device 10, the parasitic inductance can be reduced, and the effects of parasitic inductance can be reduced.
  • the light emitting device 10 of the first embodiment provides the following effects.
  • the light emitting device 10 includes an insulating substrate 20 including a first substrate surface 21 and a second substrate surface 22 opposite the first substrate surface 21.
  • a first conductive layer 31 is provided on the first substrate surface 21.
  • One or more intermediate conductive layers 33 are embedded in the substrate 20.
  • a second conductive layer 32 is provided on the second substrate surface 22.
  • a plurality of via conductors 400 are provided in the substrate 20 and electrically connect the first conductive layer 31, the intermediate conductive layer 33, and the second conductive layer 32.
  • a light emitting component 40 is mounted on the first substrate surface 21 and electrically connected to the first conductive layer 31.
  • a drive circuit 70 that drives the light emitting component 40 is mounted on the first substrate surface 21 and electrically connected to the first conductive layer 31.
  • the light-emitting component 40 includes a base 42 including a first surface 42A and a second surface 42B opposite the first surface 42A, a semiconductor light-emitting element 50 mounted on the first surface 42A and electrically connected to the base 42, a first lead 43 connected to the second surface 42B, and a second lead 44 that passes through the base 42 and is electrically insulated from the base 42.
  • the light-emitting component 40 is electrically connected to the first conductive layer 31 by the first lead 43 and the second lead 44.
  • the semiconductor light-emitting element 50 is bonded to the first surface 42A of the base 42.
  • the current path CP1 that passes current to the light-emitting chip 51 of the light-emitting component 40 is composed of the light-emitting component 40, the switching element 71, the capacitor 72, a first conductive layer 31 provided on the first substrate surface 21 of the substrate 20, and a first intermediate conductive layer 34 embedded in the substrate 20 and close to the first conductive layer 31.
  • a light-emitting device 10 that connects the semiconductor light-emitting element 50 to the first conductive layer 31 provided on the first substrate surface 21 of the substrate 20 using a base 42, a first lead 43, and a second lead 44 the light-emitting chip 51 of the semiconductor light-emitting element 50 can be brought closer to the first conductive layer 31.
  • the area of the region surrounded by the current path CP1 that supplies current to the light-emitting chip 51 of the semiconductor light-emitting element 50 can be reduced when viewed from the X-axis direction.
  • parasitic inductance can be reduced, thereby reducing the effects of parasitic inductance.
  • the light-emitting component 40 is fixed to the substrate 20 by connecting the first lead 43 and the second lead 44 to the first land 102A and the second land 103A.
  • the base 42 of the light-emitting component 40 is disposed at a distance from the first substrate surface 21 of the substrate 20.
  • the distance L11 between the first conductive layer 31 and the first intermediate conductive layer 34 is smaller than the distance L31 between the first substrate surface 21 of the substrate 20 and the base 42 of the light-emitting component 40. Therefore, the area of the region surrounded by the current path CP1 that supplies current to the light-emitting chip 51 of the semiconductor light-emitting element 50 can be made smaller.
  • parasitic inductance can be reduced, thereby reducing the effects of parasitic inductance.
  • the light-emitting component 40 has a semiconductor light-emitting element 50 mounted on the first surface 42A of the base 42.
  • the light-emitting component 40 is fixed to the substrate 20 by a first lead 43 connected to the base 42 and a second lead 44 fixed to the base 42. In this way, the light-emitting component 40 including the first lead 43 and second lead 44 allows the semiconductor light-emitting element 50 to be easily mounted on the substrate 20.
  • the light-emitting component 40 includes a cover 47 fixed to the stem 41.
  • the cover 47 covers the semiconductor light-emitting element 50 mounted on the first surface 42A of the base 42 of the stem 41. Therefore, the semiconductor light-emitting element 50 can be protected.
  • the light-emitting component 40 includes a plurality of second leads 44 that penetrate the base 42 and are electrically insulated from the base 42.
  • the plurality of second leads 44 are electrically connected to the light-emitting chip 51 of the semiconductor light-emitting element 50 by a plurality of wires 46.
  • Current flows through the light-emitting chip 51 via the plurality of second leads 44 and the plurality of wires 46. In this way, by using the plurality of second leads 44 and the plurality of wires 46, it is possible to reduce the parasitic inductance in the current path CP1 that carries current to the semiconductor light-emitting element 50.
  • first via conductors 401 By providing multiple first via conductors 401, it is possible to reduce the parasitic inductance in the current path CP1 that passes current through the semiconductor light emitting element 50.
  • the light-emitting component 40 includes a semiconductor light-emitting element 50 mounted on the first surface 42A of the base 42.
  • the semiconductor light-emitting element 50 includes a light-emitting chip 51, which is a surface-emitting laser element. Therefore, it is easy to obtain a light-emitting device 10 that emits laser light in a direction perpendicular to the first substrate surface 21 of the substrate 20.
  • the light emitting device 10 of the second embodiment differs from the light emitting device 10 of the first embodiment mainly in the arrangement of the light emitting components 40 and the switching elements 71 and capacitors 72 of the drive circuit 70.
  • the following describes the second embodiment, focusing on the differences from the light emitting device 10 of the first embodiment. Note that components common to the light emitting device 10 of the first embodiment are given the same reference numerals, and detailed descriptions thereof will be omitted.
  • FIG. 10 is a schematic plan view of an exemplary light-emitting device according to the second embodiment.
  • FIG. 11 is a schematic plan view of an intermediate conductive layer of the light-emitting device of FIG. 10.
  • FIG. 12 is a schematic plan view of a second conductive layer of the light-emitting device of FIG. 10.
  • FIG. 13 is a schematic cross-sectional view of the light-emitting device taken along line F13-F13 of FIG. 10.
  • the light emitting device 10 includes a substrate 20 , a light emitting component 40 , and a drive circuit 70 .
  • the drive circuit 70 includes a switching element 71 and one or more capacitors 72 .
  • the capacitor 72 and the light-emitting component 40 are arranged side by side in a first direction in a plan view.
  • the first direction may be the Y-axis direction.
  • the capacitor 72 is provided in a position adjacent to or close to the light-emitting component 40 in the Y-axis direction.
  • the switching element 71 is arranged on the opposite side of the capacitor 72 from the light-emitting component 40.
  • the light-emitting component 40, switching element 71, and capacitor 72 can be said to be arranged side by side in the Y-axis direction.
  • the light-emitting component 40 and switching element 71 can be said to be arranged with the capacitor 72 sandwiched between them.
  • the light emitting device 10 of the second embodiment includes a first conductive layer 31, a second conductive layer 32, a first intermediate conductive layer 34, and a second intermediate conductive layer 35.
  • the second intermediate conductive layer 35 has the same structure as the second conductive layer 32. Therefore, the first conductive layer 31, the first intermediate conductive layer 34, and the second conductive layer 32 will be described below.
  • the first conductive layer 31 may include a plurality of pattern conductors spaced apart from one another.
  • the first conductive layer 31 includes first to eighth pattern conductors 101 to 108 and a ninth pattern conductor 110.
  • the first pattern conductor 101 includes a fifth portion 101E that is spaced apart from the first portion 101A in the Y-axis direction.
  • the source electrode 71S of the switching element 71 is joined to the fifth portion 101E. As shown in FIG. 13, the source electrode 71S of the switching element 71 is joined to the fifth portion 101E of the first pattern conductor 101 by a conductive bonding material SD.
  • the ninth pattern conductor 110 is arranged in the Y-axis direction between the first portion 101A of the first pattern conductor 101 and the fifth portion 101E of the first pattern conductor 101.
  • the ninth pattern conductor 110 and the fifth portion 101E of the first pattern conductor 101 are arranged at a distance in the Y-axis direction from the first portion 101A of the first pattern conductor 101.
  • the ninth pattern conductor 110 includes a connection portion 110A extending toward the fifth portion 101E of the first pattern conductor 101.
  • the connection portion 110A of the ninth pattern conductor 110 is electrically connected to the drain electrode 71D of the switching element 71. As shown in FIG. 13, the drain electrode 71D of the switching element 71 is joined to the connection portion 110A of the ninth pattern conductor 110 by a conductive bonding material SD.
  • the second pattern conductor 102 includes a first portion 121 that is spaced apart in the Y-axis direction from the first portion 101A of the first pattern conductor 101.
  • the first portion 121 of the second pattern conductor 102 is the portion where the current-limiting resistor 74 is connected between the second pattern conductor 102 and the fourth pattern conductor 104.
  • the second pattern conductor 102 includes a second portion 122 that is arranged spaced apart in the Y-axis direction from the fifth portion 101E of the first pattern conductor 101.
  • the second portion 122 of the second pattern conductor 102 is arranged between the fifth portion 101E of the first pattern conductor 101 and the third pattern conductor 103 in the Y-axis direction.
  • a capacitor 72 is electrically connected to the second portion 122 of the second pattern conductor 102 and the fifth portion 101E of the first pattern conductor 101.
  • the capacitor 72 includes a first electrode 72A and a second electrode 72B. As shown in FIG. 13, the first electrode 72A of the capacitor 72 is joined to the second portion 122 of the second pattern conductor 102 by a conductive bonding material SD. The second electrode 72B of the capacitor 72 is joined to the fifth portion 101E of the first pattern conductor 101 by a conductive bonding material SD.
  • the light emitting component 40 is electrically connected to the second portion 122 of the second pattern conductor 102 and the third pattern conductor 103.
  • the second portion 122 of the second pattern conductor 102 includes a first land 102A
  • the third pattern conductor 103 includes a plurality of second lands 103A.
  • the first lead 43 of the light emitting component 40 is electrically connected to the first land 102A by a conductive bonding material SD.
  • the second lead 44 of the light emitting component 40 is electrically connected to the second land 103A by a conductive bonding material SD.
  • the light emitting component 40 is electrically connected between the second portion 122 of the second pattern conductor 102 and the third pattern conductor 103.
  • a protection diode 73 is electrically connected to the second portion 122 of the second pattern conductor 102 and the third pattern conductor 103.
  • the anode electrode 73A of the protection diode 73 is joined to the third pattern conductor 103 by a conductive bonding material.
  • the cathode electrode 73B of the protection diode 73 is joined to the second portion 122 of the second pattern conductor 102 by a conductive bonding material.
  • the first intermediate conductive layer 34 may include a plurality of intermediate conductors spaced apart from one another.
  • the first intermediate conductive layer 34 may include first to sixth intermediate conductors 301 to 306.
  • the third intermediate conductor 303 has a rectangular shape that is long in the Y-axis direction in a plan view.
  • the third intermediate conductor 303 is arranged to surround the second intermediate conductor 302.
  • the third intermediate conductor 303 extends from a position overlapping with the third pattern conductor 103 of the first conductive layer 31 shown in FIG. 10 to a position overlapping with the ninth pattern conductor 110 of the first conductive layer 31.
  • the second land 103A of the third pattern conductor 103 of the first conductive layer 31 shown in FIG. 10 overlaps with the third intermediate conductor 303.
  • the third intermediate conductor 303 is electrically connected to the second land 103A of the third pattern conductor 103 shown in FIG. 10 by a second through hole 103B.
  • the second conductive layer 32 may include a plurality of pattern conductors spaced apart from one another.
  • the second conductive layer 32 may include first to seventh pattern conductors 201 to 207.
  • the third patterned conductor 203 has the same shape as the third intermediate conductor 303 of the first intermediate conductive layer 34 .
  • the third pattern conductor 203 has a rectangular shape that is elongated in the Y-axis direction in plan view.
  • the third pattern conductor 203 is arranged to surround the second pattern conductor 202.
  • the third pattern conductor 203 extends from a position overlapping the third pattern conductor 203 of the first conductive layer 31 shown in FIG. 10 to a position overlapping the ninth pattern conductor 110 of the first conductive layer 31.
  • the second land 103A of the third pattern conductor 103 of the first conductive layer 31 shown in FIG. 10 overlaps the third pattern conductor 203 of the second conductive layer 32.
  • the third pattern conductor 203 of the second conductive layer 32 is electrically connected to the second land 103A of the first conductive layer 31 by a second through hole 103B.
  • the multiple first via conductors 401 are arranged on the opposite side of the switching element 71 from the capacitor 72.
  • the multiple first via conductors 401 are provided in the ninth pattern conductor 110 of the first conductive layer 31.
  • the multiple first via conductors 401 are aligned along the X-axis direction.
  • the multiple first via conductors 401 may form a via row aligned in the X-axis direction.
  • a plurality of via rows may be provided and aligned in the Y-axis direction.
  • the multiple first via rows may form multiple via rows.
  • the multiple first via conductors 401 may be arranged in a matrix.
  • the multiple first via conductors 401 electrically connect the ninth pattern conductor 110 of the first conductive layer 31, the third intermediate conductor 303 of the first intermediate conductive layer 34, and the third pattern conductor 203 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • the multiple second via conductors 402 are arranged on the opposite side of the light emitting component 40 from the capacitor 72.
  • the multiple second via conductors 402 are provided in the third pattern conductor 103 of the first conductive layer 31.
  • the multiple second via conductors 402 are aligned along the X-axis direction.
  • the multiple second via conductors 402 may form a via row aligned in the X-axis direction.
  • Multiple via rows may be provided and aligned in the Y-axis direction.
  • the multiple second via rows may form multiple via rows.
  • the multiple second via conductors 402 may be arranged in a matrix.
  • the multiple second via conductors 402 electrically connect the third pattern conductor 103 of the first conductive layer 31, the third intermediate conductor 303 of the first intermediate conductive layer 34, and the third pattern conductor 203 of the second intermediate conductive layer 35 and the second conductive layer 32.
  • a current path CP2 of a current flowing through the switching element 71 and capacitor 72 of the drive circuit 70 and the semiconductor light emitting element 50 of the light emitting component 40 is indicated by a thick arrow.
  • Current path CP2 is generally configured as a loop in which current flows from the first electrode 72A of capacitor 72, through the light-emitting component 40, the third intermediate conductor 303 of the first intermediate conductive layer 34, and the switching element 71, to the second electrode 72B of capacitor 72.
  • the current path CP2 is configured as a loop in which current flows in the following order: the first electrode 72A of the capacitor 72, the second portion 122 of the second pattern conductor 102 on the first conductive layer 31, the first lead 43 of the light-emitting component 40, the base 42 of the light-emitting component 40, the submount 55, the light-emitting chip 51, the wire 46, the second lead 44, the third pattern conductor 103 on the first conductive layer 31, the second via conductor 402, the third intermediate conductor 303 on the first intermediate conductive layer 34, the first via conductor 401, the ninth pattern conductor 110 on the first conductive layer 31, the switching element 71, the fifth portion 101E of the first pattern conductor 101 on the first conductive layer 31, and the second electrode 72B of the capacitor 72.
  • the light emitting device 10 of the second embodiment has the following advantages. (2-1) In the light emitting device 10 of the second embodiment, the light emitting component 40, the switching element 71, and the capacitor 72 are aligned in the Y-axis direction. The light emitting component 40 and the switching element 71 are arranged to sandwich the capacitor 72. The light emitting device 10 of the second embodiment can achieve the same effects as the light emitting device 10 of the first embodiment.
  • a light emitting device 10 according to a third embodiment will be described with reference to FIGS.
  • the light emitting device 10 of the third embodiment differs from the light emitting device 10 of the second embodiment mainly in the configuration of the light emitting component 500.
  • FIG. 14 is a schematic plan view of an exemplary light-emitting device according to the third embodiment.
  • FIG. 15 is a schematic plan view of an intermediate conductive layer of the light-emitting device of FIG. 14.
  • FIG. 16 is a schematic plan view of a second conductive layer of the light-emitting device of FIG. 14.
  • FIG. 17 is a schematic plan view of the light-emitting component of FIG. 14.
  • FIG. 18 is a schematic cross-sectional view of the light-emitting component taken along line F18-F18 of FIG. 17.
  • the light emitting device 10 includes a substrate 20 , a light emitting component 500 , and a drive circuit 70 .
  • the drive circuit 70 includes a switching element 71 and one or more capacitors 72 .
  • the light emitting component 500 includes a stem 41, a semiconductor light emitting element 510, and a reflecting element 520.
  • the stem 41 supports the semiconductor light emitting element 510.
  • the stem 41 also electrically connects the semiconductor light emitting element 510 to the substrate 20.
  • the stem 41 includes a base 42 , a first lead 43 , a second lead 44 , and an insulating material 45 .
  • the base 42 includes two through holes 42C that penetrate the base 42 in the Z-axis direction.
  • the through holes 42C are roughly circular when viewed from the Z-axis direction, and their diameter is large enough to allow the second lead 44 to be inserted through them.
  • the through holes 42C are formed to fix the second lead 44 to the base 42.
  • the two through holes 42C may be arranged on a straight line that passes through the center of the base 42 in a plan view.
  • the first lead 43 is connected to the base 42 .
  • the two second leads 44 are inserted into the plurality of through holes 42 C.
  • An insulating material 45 is filled between each of the second leads 44 and the through holes 42 C.
  • the semiconductor light emitting element 510 is mounted on the first surface 42A of the base 42. In one example, the semiconductor light emitting element 510 is disposed at a position overlapping the first lead 43 in a plan view.
  • the semiconductor light emitting device 510 includes a light emitting chip 511 and a submount 517 .
  • the light-emitting chip 511 is, for example, a semiconductor laser chip.
  • the submount 517 is connected to the first surface 42A of the base 42.
  • the light-emitting chip 511 is electrically connected to the base 42 via the submount 517.
  • the light-emitting chip 511 is electrically connected to the second lead 44 by a wire 46.
  • a first end of the wire 46 is connected to the light-emitting chip 511, and a second end of the wire 46 is connected to the tip surface 44B of the second lead 44.
  • the wire 46 is made of a material containing Au, for example.
  • a current supply path to the light-emitting chip 511 is formed by the first lead 43, the base 42, the submount 517, the light-emitting chip 511, the wire 46, and the second lead 44.
  • the light-emitting chip 511 is a laser diode that emits laser light in a predetermined wavelength band, and is an edge-emitting laser (EEL).
  • the light-emitting chip 511 includes a first element surface 512 and a second element surface 513 opposite to the first element surface 512.
  • the light-emitting chip 511 includes a first electrode 514 provided on the first element surface 512 and a second electrode 515 provided on the second element surface 513.
  • the first electrode 514 corresponds to an anode electrode
  • the second electrode 515 corresponds to a cathode electrode.
  • the light-emitting chip 511 has a roughly rectangular shape that is long in the Y-axis direction in plan view. As shown in Figures 17 and 18, the light-emitting chip 511 is positioned with the end surface 516 that emits laser light facing toward the center of the base 42.
  • the reflecting element 520 is fixed to the first surface 42A of the base 42.
  • the reflecting element 520 is a light-reflecting mirror.
  • the reflecting element 520 includes a fixed surface 521 fixed to the base 42 and a reflecting surface 522 that forms a predetermined angle with respect to the fixed surface 521. The angle formed between the fixed surface 521 and the reflecting surface 522 may be 45 degrees.
  • the reflecting element 520 is arranged with the reflecting surface 522 facing the end surface 516 of the light-emitting chip 511.
  • the reflecting element 520 is arranged to reflect the laser light emitted from the light-emitting chip 511 in a direction perpendicular to the first surface 42A of the base 42.
  • the reflective element 520 may be a diffraction grating.
  • the diffraction grating may be either a reflective or transmissive type.
  • a reflective diffraction grating like a light-reflecting mirror, may be configured to reflect the laser light emitted from the light-emitting chip 511 in a direction perpendicular to the first surface 42A of the base 42.
  • a transmissive diffraction grating may be configured to emit the laser light emitted from the light-emitting chip 511 in a direction perpendicular to the first surface 42A of the base 42 by refracting light.
  • the second portion 122 of the second pattern conductor 102 includes two first lands 102A.
  • the third pattern conductor 103 includes one second land 103A.
  • the first lead 43 of the light emitting component 500 is electrically connected to the second land 103A by a conductive adhesive.
  • the two second leads 44 of the light emitting component 500 are electrically connected to the two first lands 102A by a conductive adhesive.
  • the light emitting component 500 is electrically connected between the third pattern conductor 103 and the second portion 122 of the second pattern conductor 102.
  • the first intermediate conductive layer 34 includes two second intermediate conductors 302.
  • the two second intermediate conductors 302 are arranged at positions overlapping the two first lands 102A of the second portion 122 of the second pattern conductor 102 shown in Fig. 14.
  • the two second intermediate conductors 302 are electrically connected to the first lands 102A shown in Fig. 14 by first through holes 102B.
  • the second conductive layer 32 includes two second patterned conductors 202.
  • the two second patterned conductors 202 are arranged at positions overlapping the two first lands 102A of the second portion 122 of the second patterned conductor 102 shown in Fig. 14.
  • the two second patterned conductors 202 are electrically connected to the first lands 102A shown in Fig. 14 by first through holes 102B.
  • the light emitting device 10 of the third embodiment has the following advantages. (3-1)
  • the light emitting device 10 of the third embodiment includes a semiconductor light emitting element 510 in which a light emitting chip 511, which is an edge-emitting laser element, is mounted on the first surface 42A of the base 42.
  • the light emitting device 10 of the third embodiment can also achieve the same effects as the light emitting device 10 of the first embodiment.
  • the light-emitting component 500 includes a reflecting element 520 mounted on the base 42.
  • the reflecting element 520 reflects the laser light emitted from the end surface 516 of the light-emitting chip 511 in a direction perpendicular to the first surface 42A of the base 42. Therefore, it is easy to obtain a light-emitting device 10 that emits laser light in a direction perpendicular to the first substrate surface 21 of the substrate 20.
  • the configuration of the light emitting components 40 and 500 may be changed as appropriate.
  • 19 and 20 show a light emitting component 550 which is a modified example of the light emitting component 40 of the first embodiment.
  • the base 42 of the light emitting component 550 includes a mounting recess 551.
  • the mounting recess 551 is recessed in the first surface 42A of the base 42 toward the second surface 42B of the base 42.
  • the mounting recess 551 may have a rectangular shape in a planar view.
  • the shape of the mounting recess 551 in a planar view may be any shape, such as a circular shape.
  • the mounting recess 551 is larger than the outer shape of the semiconductor light emitting element 50 in a planar view.
  • the semiconductor light emitting element 50 is mounted on a bottom surface 552 of the mounting recess 551.
  • the depth L41 of the mounting recess 551 may be set so that at least a portion of the semiconductor light-emitting element 50 is disposed within the mounting recess 551.
  • the depth L41 of the mounting recess 551 may be set so that the height L42 of the first electrode 52A of the light-emitting chip 51 of the semiconductor light-emitting element 50 is equal to the height L21 of the tip surface 44B of the second lead 44, with respect to the first surface 42A of the base 42.
  • the height L42 of the first electrode 52A of the light-emitting chip 51 may be the distance in the Z-axis direction from the first surface 42A of the base 42 to the upper surface of the first electrode 52A of the light-emitting chip 51.
  • the height L21 of the tip surface 44B of the second lead 44 may be the distance in the Z-axis direction from the first surface 42A of the base 42 to the tip surface 44B of the second lead 44.
  • the first end of the wire 46 is connected to the first electrode 52A provided on the first element surface 51A of the light-emitting chip 51, and the second end of the wire 46 is connected to the tip surface 44B of the second lead 44.
  • the light-emitting component 500 shown in Figures 17 and 18 may also have a mounting recess 551 provided in the base 42.
  • the mounting recess 551 may have a size that allows the semiconductor light-emitting element 510 to be mounted on the bottom surface 552, and the reflective element 520 may be mounted on the first surface 42A of the base 42.
  • the mounting recess 551 may also have a size that allows the semiconductor light-emitting element 510 and the reflective element 520 to be mounted on the bottom surface 552.
  • FIG. 21 and 22 show a modified light emitting component 600.
  • the light emitting component 600 of the modified example includes a stem 601 and a semiconductor light emitting element 510 . It includes a stem 601 and a heat sink 602 .
  • the heat sink 602 is provided on the first surface 42A of the base 42.
  • the heat sink 602 is formed in a roughly fan shape.
  • the heat sink 602 includes a support surface 603 in its center.
  • the support surface 603 is provided for mounting the semiconductor light emitting element 510.
  • the support surface 603 is a flat surface along the Z-axis direction and the X-axis direction.
  • the heat sink 602 is made of a material containing Fe, for example.
  • the heat sink 602 is formed integrally with the base 42.
  • the second lead 44 includes a connection portion 44D and a terminal portion 44C.
  • the connection portion 44D includes a connection surface 44E to which the wire 46 is connected.
  • the connection surface 44E may be a plane extending along the Z-axis direction and the X-axis direction, similar to the support surface 603 of the heat sink 602.
  • the semiconductor light-emitting element 510 is mounted on the support surface 603 of the heat sink 602.
  • the semiconductor light-emitting element 510 includes a light-emitting chip 511 and a submount 517.
  • the light-emitting chip 511 is a laser diode that emits laser light in a predetermined wavelength band.
  • the light-emitting chip 511 is an edge-emitting laser element (EEL).
  • EEL edge-emitting laser element
  • the light-emitting chip 511 is mounted on the heat sink 602 with its end surface 516, which emits the laser light, facing in the Z-axis direction perpendicular to the first surface 42A of the base 42, and away from the first surface 42A of the base 42.
  • the semiconductor light-emitting element 510 includes the light-emitting chip 511, which is an edge-emitting laser element, and is positioned so as to emit laser light in a direction perpendicular to the first surface 42A of the base 42.
  • a light-emitting device using a light-emitting component 500 including semiconductor light-emitting elements 510 arranged in this manner can also reduce inductance in the current path.
  • FIG. 23 shows a schematic planar structure of a modified light-emitting device 10.
  • the substrate 20 has a generally rectangular shape in which the length in the Y-axis direction is longer than the length in the X-axis direction.
  • the switching element 700 of the drive circuit 70 includes a gate electrode 700G and three source electrodes 700S arranged along a first side edge 701, and four drain electrodes 700D arranged along a second side edge 702 opposite the first side edge 701.
  • the switching element 700 may be configured as a semiconductor package including a lateral transistor chip.
  • the switching element 700 is arranged such that the drain electrode 700D is located closer to the light-emitting component 40, and the gate electrode 700G and the source electrode 700S are located on the opposite side of the drain electrode 700D from the light-emitting component 40.
  • the gate driver 76 is arranged spaced apart from the gate electrode 700G of the switching element 700 in the Y-axis direction.
  • the fifth land 106A and sixth land 101CB, to which the signal input connector 83 is connected, are arranged closer to the first side surface 23 of the substrate 20 than the gate driver 76.
  • the sixth pattern conductor 106, including the fifth land 106A, extends toward the gate driver 76.
  • Figure 24 shows the schematic structure of a modified light-emitting device 10.
  • the switching element 710 of the drive circuit 70 includes a gate electrode 710G and three source electrodes 710S arranged along a first side 711, and four drain electrodes 710D arranged along a second side 712 opposite the first side 711.
  • the switching element 710 may be configured as a semiconductor package including a vertical transistor chip.
  • the switching element 710 is arranged such that the drain electrode 710D is located closer to the light-emitting component 40, and the gate electrode 710G and source electrode 710S are located on the opposite side of the drain electrode 710D from the light-emitting component 40.
  • the gate driver 76 is arranged spaced apart in the Y-axis direction from the gate electrode 710G of the switching element 710.
  • the fifth land 106A and sixth land 101CB, to which the signal input connector 83 is connected, are arranged closer to the second side surface 24 of the substrate 20 than the gate driver 76.
  • the fifth land 106A and sixth land 101CB, to which the signal input connector 83 is connected are arranged so as to overlap the light-emitting component 40 and the switching element 710 when viewed from the X-axis direction.
  • the switching element 720 of the drive circuit 70 includes a gate electrode 720G and two drain electrodes 720D arranged along a first side 721, and a source electrode 720S1 and two drain electrodes 720D arranged along a second side 722 opposite the first side 721.
  • the switching element 720 further includes a source electrode 720S2 arranged between the gate electrode 720G and the source electrode 720S1.
  • the switching element 720 may be configured as a semiconductor package including a vertical transistor chip.
  • the switching element 720 is arranged such that the drain electrode 720D is located closer to the light-emitting component 40, and the gate electrode 720G and the source electrodes 720S1 and 720S2 are located on the opposite side of the drain electrode 720D from the light-emitting component 40.
  • the gate driver 76 is spaced apart in the Y-axis direction from the gate electrode 720G of the switching element 720 and is positioned closer to the third side surface 25 of the substrate 20.
  • the fifth land 106A and sixth land 101CB, to which the signal input connector 83 is connected, are arranged closer to the second side surface 24 of the substrate 20 than the gate driver 76.
  • the fifth land 106A and sixth land 101CB, to which the signal input connector 83 is connected are arranged so as to overlap the light-emitting component 40 and the switching element 710 when viewed from the X-axis direction.
  • the term “on” includes both the meanings of “on” and “above,” unless the context clearly indicates otherwise.
  • the expression “a first layer is formed on a second layer” is intended to mean that in some embodiments, the first layer may be placed directly on the second layer in contact with the second layer, while in other embodiments, the first layer may be placed above the second layer without contacting the second layer.
  • the term “on” does not exclude a structure in which another layer is formed between the first and second layers.
  • the Z-axis direction used in this disclosure does not necessarily have to be the vertical direction, nor does it have to completely coincide with the vertical direction. Therefore, various structures according to this disclosure (for example, the structure shown in Figure 1) are not limited to the "up” and “down” in the Z-axis direction described in this disclosure being "up” and “down” in the vertical direction.
  • the X-axis direction may be the vertical direction
  • the Y-axis direction may be the vertical direction.
  • a first distance (L11) between the first conductive layer (31) and an intermediate conductive layer (34) among the one or more intermediate conductive layers that is closest to the first conductive layer (31) is shorter than a second distance (L31) between the first substrate surface (21) and the base (42); 2.
  • the first distance (L11) is greater than 0 mm and equal to or less than 0.3 mm
  • the second distance (L31) is greater than 0 mm and equal to or less than 2 mm. 3.
  • the substrate (20) includes a first insulating layer (27A) including the first substrate surface (21), a second insulating layer (27B) including the second substrate surface (22), and a third insulating layer (27C) disposed between the first insulating layer (27A) and the second insulating layer (27B),
  • the plurality of intermediate conductive layers (33) include a first intermediate conductive layer (34) embedded between the first insulating layer (27A) and the third insulating layer (27C), and a second intermediate conductive layer (35) embedded between the third insulating layer (27C) and the second insulating layer (27B),
  • the first distance is the distance between the first conductive layer (31) and the first intermediate conductive layer (34). 4.
  • the first insulating layer (27A) is thinner than the third insulating layer (27C). 5.
  • the thickness of the first insulating layer (27A) is equal to or less than half the thickness of the third insulating layer (27C). 5.
  • the thickness of the second insulating layer (27B) is equal to the thickness of the first insulating layer (27A). 7.
  • the semiconductor light emitting element (50) a submount (55) electrically connected to the base (42); a light-emitting chip (51) disposed on the submount; Including, 8. The light emitting device according to claim 1.
  • the light-emitting chip (51) includes a first electrode (52A) and a second electrode (52B) provided on the opposite side of the first electrode (52A), The first electrode (52A) is electrically connected to the second lead (44), The second electrode (52B) is electrically connected to the base (42) by the submount. 9. The light-emitting device of claim 8.
  • the light-emitting chip (51) is a surface-emitting laser element configured to emit light in a direction intersecting the first surface (42A) of the base (42). 10.
  • the light-emitting chip is a photonic crystal surface-emitting laser element or a vertical cavity surface-emitting laser element. 11. The light-emitting device of claim 10.
  • the base (42) includes a mounting recess (551) on the first surface (42A) that is recessed toward the second surface (42B),
  • the semiconductor light emitting element (50) is connected to the bottom surface (552) of the mounting recess (551). 12.
  • the light emitting device according to any one of claims 9 to 11.
  • the light-emitting chip (551) is an edge-emitting laser element
  • the light emitting component (500) includes a reflecting element (520) provided on the first surface (42A) of the base (42) and configured to reflect light emitted from the edge-emitting laser element. 10.
  • the reflective element (520) is a light-reflecting mirror or a diffraction grating; 14.
  • the base (42) includes a mounting recess (551) on the first surface (42A) that is recessed toward the second surface (42B),
  • the semiconductor light emitting element (50) is mounted on the bottom surface (552) of the mounting recess (551),
  • the reflective element (520) is mounted on the first surface (42A).
  • the base (42) includes a mounting recess (551) on the first surface (42A) that is recessed toward the second surface (42B),
  • the semiconductor light emitting element (50) and the reflecting element (520) are mounted on the bottom surface of the mounting recess (551).
  • the mounting recess (551) is configured so that the height from the first surface (42A) to the tip of the second lead (44) is equal to the height from the first surface (42A) to the first electrode. 17.
  • a height from the first surface (42A) of the base (42) to the tip of the second lead (44) is lower than a height from the first surface (42A) of the base (42) to the first electrode of the light-emitting chip; 17.
  • the light emitting device according to any one of claims 9 to 16.
  • the second lead (44) protrudes from the first surface (42A) of the base (42), The wire (46) is connected to the distal end surface of the second lead (44). 22.
  • the light emitting component (40, 500) includes a plurality of the second leads (44) and a plurality of the wires (46) that electrically connect the semiconductor light emitting element (50) and the plurality of the second leads (44). 23.
  • the light emitting component (40, 500) includes a cover (47) fixed to the first surface (42A) of the base (42) and covering the semiconductor light emitting element (50),
  • the cover (47) includes a window portion (47D) configured to allow light emitted from the semiconductor light emitting element (50) to pass through. 24.
  • the light emitting device according to any one of claims 1 to 23.
  • the light emitting component (40, 500) is translucent to the light emitted from the semiconductor light emitting element (50) and includes a window member (48) that closes the window portion (47D). 25.
  • the drive circuit (70) includes a switching element (71) and a capacitor (72), In a plan view seen from the thickness direction of the substrate (20), the light-emitting component, the switching element (71), and the capacitor (72) are aligned in a first direction, and the switching element (71) and the capacitor (72) are arranged so as to sandwich the light-emitting component. 26.
  • the plurality of via conductors includes a plurality of first via conductors (401) and a plurality of second via conductors (402),
  • the plurality of first via conductors (401) are arranged on the opposite side of the capacitor (72) from the light emitting component (40),
  • the plurality of second via conductors (402) are arranged on the opposite side of the switching element (71) from the light emitting component (40).
  • the drive circuit (70) includes a switching element (71) and a capacitor (72), In a plan view seen from the thickness direction of the substrate (20), the light-emitting component, the switching element (71), and the capacitor (72) are aligned in a first direction, and the light-emitting component and the switching element (71) are arranged so as to sandwich the capacitor (72). 26.
  • the plurality of via conductors includes a plurality of first via conductors (401) and a plurality of second via conductors (402),
  • the plurality of first via conductors (401) are arranged on the opposite side of the switching element (71) from the capacitor (72),
  • the plurality of second via conductors (402) are arranged on the opposite side of the light emitting component from the capacitor (72). 29.
  • the plurality of first via conductors (401) form a via row arranged along a second direction intersecting the first direction.
  • the plurality of second via conductors (402) form a via row arranged along a second direction intersecting the first direction.
  • the drive circuit (70) further includes a gate driver that drives the switching element (71). 32.
  • the light emitting device according to any one of claims 26 to 31.
  • the gate driver is disposed apart from the switching element (71) in a second direction intersecting the first direction. 33.
  • the driving circuit (70) further includes a protection diode connected in anti-parallel to the light emitting component. 34.
  • the protection diode is disposed apart from the light emitting component in a second direction intersecting the first direction with respect to the light emitting component; 35.
  • the substrate (20) is formed of any one of glass epoxy resin, ceramic, and silicon. 36.
  • the light emitting component is a base (42) including a first surface (42A) and a second surface (42B) opposite the first surface (42A); a heat sink provided upright from the first surface (42A) of the base (4
  • the light emitting component is a base (42) including a first surface (42A) and a second surface (42B) opposite the first surface (42A); a semiconductor light emitting element (50) mounted on the first surface (42A

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

発光部品は、ベースと半導体発光素子と第１リードと第２リードとを含む。ベースは、第１面と、第１面とは反対側の第２面と、を含む。半導体発光素子は、第１面の上に搭載され、ベースと電気的に接続される。第１リードは第２面に接続される。第２リードはベースを貫通するとともにベースと電気的に絶縁される。発光部品は、第１リードおよび第２リードによって第１導電層と電気的に接続されている。半導体発光素子は、ベースの第１面に接合されている。

Description

発光装置
　本開示は、発光装置に関するものである。
　特許文献１は、半導体発光素子と、半導体発光素子を駆動するスイッチング素子およびキャパシタを含む半導体発光装置を開示する。
特開２０２２－１３７８３９号公報
　［概要］
　半導体発光装置では、半導体発光素子を含む回路の配線経路には寄生インダクタンスが存在する。寄生インダクタンスは、半導体発光装置の出力特性に影響を及ぼし得る。
　本開示の一態様である発光装置は、第１基板面と、前記第１基板面とは反対側の第２基板面と、を含み、絶縁性を有する基板と、前記第１基板面に設けられた第１導電層と、前記基板内に埋め込まれた１または複数の中間導電層と、前記第２基板面に設けられた第２導電層と、前記基板内に設けられ、前記第１導電層、前記１または複数の中間導電層、および前記第２導電層を電気的に接続する複数のビア導体と、前記第１基板面に搭載され、前記第１導電層と電気的に接続された発光部品と、前記第１基板面に搭載され、前記第１導電層と電気的に接続され、前記発光部品を駆動する駆動回路と、を含み、前記発光部品は、第１面と、第１面とは反対側の第２面と、を含むベースと、前記第１面の上に搭載され、前記ベースと電気的に接続された半導体発光素子と、前記第２面に接続された第１リードと、前記ベースを貫通するとともに前記ベースと電気的に絶縁された第２リードと、を含み、前記発光部品は、前記第１リードおよび前記第２リードによって前記第１導電層と電気的に接続されており、前記１または複数の中間導電層のうちの前記第１導電層に最も近い中間導電層と前記第１導電層との間の第１距離は、前記第１基板面と前記ベースとの間の第２距離よりも短い。
図１は、第１実施形態に係る例示的な発光装置の概略平面図である。 図２は、図１の発光装置の中間導電層の概略平面図である。 図３は、図１の発光装置の第２導電層の概略平面図である。 図４は、図１のＦ４－Ｆ４線に沿った発光装置の概略断面図である。 図５は、図１の発光部品の概略平面図である。 図６は、図５のＦ６－Ｆ６線に沿った発光部品の概略断面図である。 図７は、図４の半導体発光素子の概略斜視図である。 図８は、図１の発光装置を含む例示的な発光システムの概略回路図である。 図９は、図１の発光装置の電流経路を示す概略断面図である。 図１０は、第２実施形態に係る例示的な発光装置の概略平面図である。 図１１は、図１０の発光装置の中間導電層の概略平面図である。 図１２は、図１０の発光装置の第２導電層の概略平面図である。 図１３は、図１０のＦ１３－Ｆ１３線に沿った発光装置の概略断面図である。 図１４は、第３実施形態に係る例示的な発光装置の概略平面図である。 図１５は、図１４の発光装置の中間導電層の概略平面図である。 図１６は、図１４の発光装置の第２導電層の概略平面図である。 図１７は、図１４の発光部品の概略平面図である。 図１８は、図１７のＦ１８－Ｆ１８線に沿った発光部品の概略断面図である。 図１９は、変更例の発光部品の概略平面図である。 図２０は、図１９のＦ２０－Ｆ２０線に沿った発光部品の概略断面図である。 図２１は、変更例の発光部品の概略平面図である。 図２２は、図２１のＦ２２－Ｆ２２線に沿った発光部品の概略断面図である。 図２３は、変更例の発光装置の概略平面図である。 図２４は、変更例の発光装置の概略平面図である。 図２５は、変更例の発光装置の概略平面図である。
　［詳細な説明］
　以下、添付図面を参照して本開示の発光装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
　以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
　本開示で使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示で使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示で使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
　［第１実施形態］
　図１から図９を参照して第１実施形態の発光装置１０について説明する。
　図１は、第１実施形態の発光装置１０の概略平面構造を示し、基板２０、第１導電層３１、発光部品４０、駆動回路７０を示している。図２は、中間導電層３３（第１中間導電層３４）の概略平面構造を示している。図３は、第２導電層３２（第２中間導電層３５）の概略平面構造を示している。図３は、部品搭載面である基板２０の第１基板面２１の側から基板２０を透過した第２導電層３２が示されている。図３では、図１の第１導電層３１および図２の第１中間導電層３４に対する第２導電層３２の位置を分かりやすくするために、基板２０の第２絶縁層２７Ｂが一点鎖線で示されている。図４は、図１のＦ４－Ｆ４線に沿った概略断面構造を示している。図５は、発光部品４０の概略平面構造を示し、図６は、図５のＦ６－Ｆ６線に沿った概略断面構造を示している。図７は、図４の半導体発光素子５０の概略斜視図である。図８は、図１の発光装置１０を含む例示的な発光システム８００の概略回路図である。図９は、図１の発光装置１０の電流経路を示す概略断面図である。
　なお、本開示では、図中に示された互いに直交するＸＹＺ軸に基づいて構成部材を説明する場合がある。本開示において使用される「平面視」という用語は、Ｚ軸方向に発光装置１０を視ることをいう。
　（発光装置の全体構成）
　第１実施形態の発光装置１０は、基板２０と、発光部品４０と、駆動回路７０と、を含む。
　発光部品４０、駆動回路７０は、基板２０の上に設けられている。第１実施形態の発光装置１０は、駆動回路７０により発光部品４０を駆動する。
　基板２０は平面視において矩形状を有している。なお、平面視とは、基板２０の厚さ方向（図１にて紙面に垂直な方向）に発光装置１０を視ることと同義である。基板２０は、第１基板面２１と、第１基板面２１とは反対側の第２基板面２２（図４参照）と、第１～第４側面２３～２６とを含む。第１側面２３および第２側面２４は、Ｙ軸方向における基板２０の両端面に相当する。図１の例では、第１側面２３は紙面下側に位置し、第２側面２４は紙面上側に位置する。第３側面２５および第４側面２６は、Ｘ軸方向における基板２０の両端面に相当する。図１の例では、第３側面２５は紙面左側に位置し、第４側面２６は紙面右側に位置する。
　図４に示されるように、基板２０は、多層基板であってよい。一例では、基板２０は、第１絶縁層２７Ａ、第２絶縁層２７Ｂ、および第３絶縁層２７Ｃを含む。第１絶縁層２７Ａおよび第２絶縁層２７Ｂは、第３絶縁層２７Ｃを挟んで配置されている。第３絶縁層２７Ｃは、第１絶縁層２７Ａと第２絶縁層２７Ｂとの間に配置されているといえる。第１絶縁層２７Ａは、第１基板面２１を含む。第２絶縁層２７Ｂは、第２基板面２２を含む。
　第１絶縁層２７Ａ、第２絶縁層２７Ｂ、および第３絶縁層２７Ｃは、たとえば絶縁材料によって構成されている。絶縁材料の一例は、エポキシ樹脂を含む材料であり、たとえばガラスエポキシ樹脂が用いられてよい。絶縁材料の他の例は、セラミックを含む材料である。セラミックを含む材料としては、たとえばＡｌＮ（窒化アルミニウム）またはＡｌ２Ｏ３（アルミナ）が用いられてよい。
　第１絶縁層２７Ａは、基板２０の第１基板面２１を含む。第１絶縁層２７Ａの表面は、基板２０の第１基板面２１を構成するといえる。第２絶縁層２７Ｂは、基板２０の第２基板面２２を含む。第２絶縁層２７Ｂの裏面は、基板２０の第２基板面２２を構成するといえる。図４では、説明を目的として第１絶縁層２７Ａ、第２絶縁層２７Ｂ、および第３絶縁層２７Ｃの間の界面を実線で示しているが、これらの界面は実際には明確でない場合がある。
　第１実施形態の発光装置１０は、複数の導電層を含んでいてよい。複数の導電層は、第１導電層３１、第２導電層３２、少なくとも１つの中間導電層３３を含んでいてよい。
　第１導電層３１は、基板２０の第１基板面２１に設けられている。第２導電層３２は、基板２０の第２基板面２２に設けられている。中間導電層３３は、基板２０内に埋め込まれている。一例では、発光装置１０は、２つの中間導電層３３を含む。発光装置１０は、第１絶縁層２７Ａと第３絶縁層２７Ｃとの間に埋め込まれた第１中間導電層３４と、第３絶縁層２７Ｃと第２絶縁層２７Ｂとの間に埋め込まれた第２中間導電層３５と、を含んでいてよい。発光装置１０は、３つ以上の中間導電層３３を含んでいてよい。基板２０、第１導電層３１、第２導電層３２、および中間導電層３３は、多層基板を構成している。多層基板は、たとえば４層基板であってよい。第２中間導電層３５は、省略されてもよい。
　第１中間導電層３４は、第２導電層３２に対して第１導電層３１寄りの導電層である。第２中間導電層３５は、第１導電層３１に対して第２導電層３２寄りの導電層である。第１中間導電層３４は、２つの中間導電層３３のうち、第１導電層３１に最も近い導電層に相当する。
　第１導電層３１、第２導電層３２、および中間導電層３３（３４，３５）は、たとえばＣｕ（銅）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ａｕ（金）、Ａｇ（銀）、およびＷ（タングステン）を含む群から選択された１つまたは複数の材料によって構成されていてよい。第１導電層３１、第２導電層３２、および中間導電層３３（３４，３５）は、複数の導電膜から構成されていてよい。たとえば、第１導電層３１、第２導電層３２、および中間導電層３３（３４，３５）は、Ｃｕを含む材料により構成された第１導電膜と、第１導電膜上の第２導電膜と、により構成されていてよい。第１導電膜はたとえば銅箔であってよく、第２導電膜はめっき膜であってよい。
　第１導電層３１と第１中間導電層３４との間の距離Ｌ１１は、第１中間導電層３４と第２中間導電層３５との間の距離Ｌ１３と異なっていてよい。第１導電層３１と第１中間導電層３４との間の距離Ｌ１１は、第１中間導電層３４と第２中間導電層３５との間の距離Ｌ１３よりも小さい。第１導電層３１と第１中間導電層３４との間の距離Ｌ１１は、０ｍｍより大きく０．３ｍｍ以下であってよい。一例では、距離Ｌ１１は、０．１ｍｍである。第１中間導電層３４と第２中間導電層３５との間の距離Ｌ１３は、０ｍｍより大きく１．０ｍｍ以下であってよい。一例では、距離Ｌ１３は、０．６ｍｍである。第２中間導電層３５と第２導電層３２との間の距離Ｌ１２は、第１導電層３１と第１中間導電層３４との間の距離Ｌ１１と等しくてよい。第２中間導電層３５と第２導電層３２との間の距離Ｌ１２は、第１導電層３１と第１中間導電層３４との間の距離Ｌ１１と異なっていてもよい。第２中間導電層３５と第２導電層３２との間の距離Ｌ１２は、第１中間導電層３４と第２中間導電層３５との間の距離Ｌ１３よりも小さくてよい。
　図４に示されるように、基板２０の第１基板面２１は、第１レジスト層３７Ａにより覆われている。第１レジスト層３７Ａは、第１基板面２１に配置された第１導電層３１の一部を覆っている。第１レジスト層３７Ａは、第１導電層３１を部分的に露出する開口部を含む。第１導電層３１のうちの第１レジスト層３７Ａから露出される部分は、発光部品４０、駆動回路７０が電気的に接続されるパッドやランド等であってよい。基板２０の第２基板面２２は、第２レジスト層３７Ｂにより覆われている。第２レジスト層３７Ｂは、第２基板面２２に配置された第２導電層３２を覆っている。第１レジスト層３７Ａおよび第２レジスト層３７Ｂは、たとえば、エポキシ樹脂またはポリイミド樹脂などの絶縁材料で形成されている。第１レジスト層３７Ａおよび第２レジスト層３７Ｂは、シリカまたはアルミナなどのフィラーを含んでもよい。なお、図１では、第１レジスト層３７Ａの開口部が二点鎖線によって示されている。
　図１から図３に示されるように、基板２０は、基板２０の四隅にそれぞれ貫通孔２８を含む。貫通孔２８は、基板２０をＺ軸方向に貫通している。各貫通孔２８は、発光装置１０を支持部材等に固定するために設けられている。各貫通孔２８には、ねじ等の固定部材が挿通される。
　（発光部品）
　図５、図６に示されるように、発光部品４０は、ステム４１、半導体発光素子５０を含む。
　ステム４１は、半導体発光素子５０を支持するものである。また、ステム４１は、半導体発光素子５０を基板２０に電気的に接続するものである。
　ステム４１は、ベース４２、第１リード４３、第２リード４４、および絶縁材４５を含む。
　ベース４２は、半導体発光素子５０を支持する。ベース４２は、板状の部材である。ベース４２は、Ｚ軸方向から視て略円形状である。ベース４２は、第１面４２Ａと、第１面４２Ａとは反対側の第２面４２Ｂと、を含む。ベース４２は、たとえば鉄（Ｆｅ）を含む材料により構成されていてよい。ベース４２は、表面をめっき層を含んでいてよい。めっき層は、たとえば、ニッケル（Ｎｉ）を含む材料により構成されていてよい。ベース４２の厚さは、一例では１.２ｍｍ程度である。
　ベース４２は、ベース４２をＺ軸方向に貫通する３つの貫通孔４２Ｃを含む。貫通孔４２Ｃは、Ｚ軸方向から視て概略円形状であり、その直径は第２リード４４が挿通される大きさである。貫通孔４２Ｃの直径は、１.０ｍｍ程度である。貫通孔４２Ｃは、第２リード４４をベース４２に固定するために形成されている。図５に示すように、複数の貫通孔４２Ｃは、平面視で、所定の半径の円周上に配置されていてよい。
　第１リード４３および第２リード４４は、発光部品４０を基板２０に固定するために設けられ、かつ半導体発光素子５０への電力供給経路をなす。第１リード４３および第２リード４４は、たとえばＦｅ、Ｎｉを含む材料により構成されていてよい。第１リード４３および第２リード４４は、表面を構成するめっき層を含んでいてよい。めっき層は、たとえばＮｉを含む材料により構成されていてよい。第１リード４３および第２リード４４の直径は、０．４５ｍｍ程度の棒状部材である。
　図６に示すように、第１リード４３は、ベース４２に接続されている。
　第１リード４３は、接続部４３Ａと端子部４３Ｃとを含む。接続部４３Ａは、端子部４３Ｃの一端に設けられている。端子部４３Ｃは、第２リード４４と同様の太さである。接続部４３Ａは、端子部４３Ｃよりも拡径された形状、つまり接続部４３Ａは端子部４３Ｃよりも太くなっている。その接続部４３Ａの端面は接続面４３Ｂである。
　第１リード４３は、接続部４３Ａの接続面４３Ｂをベース４２の第２面４２Ｂと対向して配置される。一例では、第１リード４３は、ベース４２の複数の貫通孔４２Ｃが配置された円周上に配置されていてよい。第１リード４３の接続面４３Ｂは、ベース４２の第２面４２Ｂが接合される。第１リード４３の接続面４３Ｂとベース４２の第２面４２Ｂとの間の接合方法は、たとえば銀ロウ付け、抵抗溶接、が用いられてよい。
　複数の第２リード４４は、各々複数の貫通孔４２Ｃに挿通されている。第２リード４４と貫通孔４２Ｃとの間にはそれぞれ絶縁材４５が充填されている。第２リード４４は、絶縁材４５により、ベース４２から離隔して配置されている。絶縁材４５は、電気絶縁性を有する材料により構成されている。この材料はたとえばガラスである。絶縁材４５により、第２リード４４は、ベース４２に対して電気絶縁がなされた状態で指示されている。
　第２リード４４は、接続部４４Ａと端子部４４Ｃとを含む。接続部４４Ａは、ベース４２の第１面４２Ａから突出した部分であり、端子部４４Ｃはベース４２の第２面４２Ｂから突出した部分である。接続部４４Ａは、ワイヤ４６により半導体発光素子５０と接続される部分である。ワイヤ４６は、接続部４４Ａの先端面４４Ｂに接続される。端子部４４Ｃは、発光装置１０を基板２０に実装する際に用いられる。接続部４４Ａの高さＬ２１は、ベース４２の第１面４２Ａから接続部４４Ａの先端面４４Ｂまでの長さであってよい。接続部４４Ａの高さＬ２１は、一例では０．１ｍｍ程度である。
　半導体発光素子５０は、ベース４２の第１面４２Ａに搭載されている。
　半導体発光素子５０は、発光チップ５１と、サブマウント５５と、を含む。
　発光チップ５１は、たとえば半導体レーザチップである。サブマウント５５は、ベース４２の第１面４２Ａに接続されている。発光チップ５１は、サブマウント５５により、ベース４２と電気的に接続されている。
　発光チップ５１は、ワイヤ４６により第２リード４４と電気的に接続されている。一例では、ワイヤ４６の第１端は、発光チップ５１に接続され、ワイヤ４６の第２端は第２リード４４の先端面４４Ｂに接続されている。ワイヤ４６は、たとえばＡｕを含む材料により構成されている。発光部品４０において、第１リード４３、ベース４２、サブマウント５５、発光チップ５１、ワイヤ４６、および第２リード４４によって、発光チップ５１への電流供給経路が形成される。
　発光部品４０は、カバー４７を含む。カバー４７は、キャップと呼ばれてよい。カバー４７は、ベース４２の第１面４２Ａに固定されている。カバー４７は、半導体発光素子５０を覆っている。カバー４７は、Ｆｅを含む材料により構成されている。
　カバー４７は、胴部４７Ａ、鍔部４７Ｂ、及び天部４７Ｃを有する。胴部４７ＡはＺ軸方向から視て半導体発光素子５０を囲んでいる。胴部４７Ａは、一例では円筒状を有している。鍔部４７Ｂは、胴部４７Ａの下端に繋がっている。鍔部４７Ｂは、Ｚ軸方向から視て胴部から外側に向かって延出している。鍔部４７Ｂは、一例では、Ｚ軸方向から視て円環形状を有している。鍔部４７Ｂは、ベース４２の第１面４２Ａに、溶接または接合材等によって固定されている。天部４７Ｃは、胴部４７Ａの上端に繋がっている。天部４７Ｃは、一例ではＺ軸方向から視て円形板状を有している。天部４７Ｃは、窓部４７Ｄを有している。半導体発光素子５０から出射されるレーザ光は、窓部４７Ｄを通過する。天部４７Ｃは、一例ではＺ軸方向から視て円形状の窓部４７Ｄを含む。
　発光部品４０は、窓部材４８を含んでいてよい。窓部材４８は、天部４７Ｃの図中下面に取付けられている。窓部材４８は、窓部４７Ｄを塞いでいる。窓部材４８は、半導体発光素子５０から出射されるレーザ光を含む波長帯の光に対する透光性を有している。窓部材４８は、一例ではガラスにより構成されている。窓部材４８は省略されてもよい。
　（半導体発光素子）
　図７に示されるように、半導体発光素子５０は、発光チップ５１を含む。
　発光チップ５１は、所定の波長帯のレーザ光を出射する。発光チップ５１は、面発光型レーザ素子である。発光チップ５１は、一例では、フォトニック結晶面発光レーザ（ＰＣＳＥＬ：Photonic-Crystal Surface-Emitting Laser）素子で構成されている。ＰＣＳＥＬ素子は、高ビーム品質かつ狭い拡がり角をもつビーム出射による高出力動作（高輝度動作）が可能であり、動作波長の温度依存性が少ないという特徴を有する。発光チップ５１は、垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）素子で構成されていてもよい。
　発光チップ５１は、第１素子面５１Ａと、第１素子面５１Ａとは反対側の第２素子面５１Ｂとを含む。発光チップ５１は、第１素子面５１Ａに設けられた第１電極５２Ａと、第２素子面５１Ｂに設けられた第２電極５２Ｂとを含む。発光チップ５１は、素子表面の中央部分に発光領域５３を含む。第１電極５２Ａは、素子表面の発光領域５３を露出させる開口（貫通孔）を含むたとえば矩形環状に形成されている。第２電極５２Ｂは、たとえば素子裏面の全面にわたって形成されている。第１電極５２Ａはカソード電極に対応し、第２電極５２Ｂはアノード電極に対応する。
　半導体発光素子５０は、サブマウント５５を含む。発光チップ５１は、サブマウント５５に実装されている。発光チップ５１は、サブマウント５５を用いてベース４２に実装されている。サブマウント５５は、平面視で発光チップ５１よりも大きさサイズを有している。一例では、発光チップ５１は０.９ｍｍ×０.９ｍｍ程度のサイズを有する一方、サブマウント５５は１.２ｍｍ×１.２ｍｍ程度のサイズを有し得る。サブマウント５５は、ＣｕとＷとの合金によって構成されていてよい。サブマウント５５は、Ｃｕ、Ｗ以外の材料により構成されていてもよい。サブマウント５５は、たとえば表面接合部５６を含む。表面接合部５６の材料の一例は、Ａｕと錫（Ｓｎ）との合金であるが、他の金属材料を用いてもよい。このようなサブマウント５５を用いることで、ベース４２への発光チップ５１の実装を容易化することができる。
　図５に示されるように、発光チップ５１の第１電極５２Ａは、複数のワイヤ４６により複数の第２リード４４と電気的に接続されている。ワイヤ４６の第１端は、発光チップ５１の第１素子面５１Ａに設けられた第１電極５２Ａと接続され、ワイヤ４６の第２端は第２リード４４の先端面４４Ｂと接続される。発光チップ５１の第２電極５２Ｂは、サブマウント５５と電気的に接続されている。
　図６に示されるように、一例では、第２リード４４の先端面４４Ｂの高さＬ２１は、半導体発光素子５０の発光チップ５１の第１電極５２Ａの高さＬ２２より低い。第２リード４４の先端面４４Ｂの高さＬ２１は、ベース４２の第１面４２Ａから突出する第２リード４４の接続部４４Ａの長さといってよい。第２リード４４の先端面４４Ｂの高さＬ２１は、ベース４２の第１面４２Ａから第２リード４４の先端面４４ＢまでのＺ軸方向の距離であってよい。第２リード４４の先端面４４Ｂの高さＬ２１は、半導体発光素子５０の発光チップ５１の第１電極５２Ａの高さＬ２２と等しくてよい。第２リード４４の先端面４４Ｂの高さＬ２１は、半導体発光素子５０の発光チップ５１の第１電極５２Ａの高さＬ２２より高くてもよい。
　（駆動回路）
　図１、図４に示されるように、駆動回路７０は、発光部品４０を駆動するために設けられている。駆動回路７０は、発光部品４０の発光チップ５１を駆動するように構成されている。
　駆動回路７０は、スイッチング素子７１と、１つまたは複数のキャパシタ７２と、を含む。一例では、駆動回路７０は、５個のキャパシタ７２を含む。キャパシタ７２の数は、たとえば発光部品４０の発光チップ５１に応じて適宜変更されてよい。
　スイッチング素子７１と発光部品４０は、平面視で第１方向に並んで配置されている。第１方向は、一例では、Ｙ軸方向であってよい。スイッチング素子７１は、発光部品４０とＹ軸方向に隣接または近接する位置に設けられている。
　スイッチング素子７１は、平面視矩形状を有している。スイッチング素子７１は、一例では、横型トランジスタを含む。横型トランジスタは、一例では窒化ガリウム（ＧａＮ）等の窒化物半導体によって構成された高電子移動度トランジスタ（ＨＥＭＴ：：High Electron Mobility Transistor）であってよい。横型トランジスタは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）であってよい。
　図４に示されるように、スイッチング素子７１は、第１素子面７１Ａと、第１素子面７１Ａとは反対側の第２素子面７１Ｂと、を含む。図１に示されるように、スイッチング素子７１は、第１素子面７１Ａに設けられたゲート電極７１Ｇ、ソース電極７１Ｓ、およびドレイン電極７１Ｄを含む。図４では、スイッチング素子７１のソース電極７１Ｓおよびドレイン電極７１Ｄが示されている。スイッチング素子７１は、第１素子面７１Ａを基板２０に向けて実装されている。
　複数のキャパシタ７２は、発光部品４０に対してスイッチング素子７１とは反対側に配置されている。複数のキャパシタ７２とスイッチング素子７１は、発光部品４０を挟んで配置されている。複数のキャパシタ７２は、第１方向であるＹ軸方向に対して交差する方向、一例では、Ｙ軸方向に直交するＸ軸方向に沿って配列されている。
　複数のキャパシタ７２は、たとえばセラミックキャパシタであってよい。複数のキャパシタ７２は、平面視矩形状であり、Ｙ軸方向に沿った２つの長辺と、Ｘ軸方向に沿った２つの短辺と、を含む。複数のキャパシタ７２は、互いに離隔しつつ長辺同士を隣り合わせてＸ方向に一列に並んでいる。図４に示されるように、キャパシタ７２は、第１電極７２Ａと第２電極７２Ｂとを含む。第１電極７２Ａはキャパシタ７２のＹ軸方向の一端に位置し、第２電極７２Ｂはキャパシタ７２のＹ軸方向の他端に位置している。
　発光装置１０は、発光部品４０の発光チップ５１を保護する保護ダイオード７３を含む。保護ダイオード７３は、一例では、基板２０の第１基板面２１に実装される。保護ダイオード７３は、発光部品４０に対して、平面視でＸ軸方向に配置されている。発光部品４０と保護ダイオード７３は、平面視でＸ軸方向に並んで配置されているといえる。保護ダイオード７３は、発光部品４０とＸ軸方向に隣接または近接する位置に配置されている。
　発光装置１０は、スイッチング素子７１を駆動するためのゲートドライバ７６を含む。ゲートドライバ７６は、スイッチング素子７１に隣接または近接する位置に配置されている。ゲートドライバ７６は、一例では、基板２０の第１基板面２１に実装される。一例では、ゲートドライバ７６は、スイッチング素子７１に対して、平面視でＸ軸方向に離隔して配置されている。
　発光装置１０は、パルス信号が供給される信号入力コネクタ８３を含んでいてよい。信号入力コネクタ８３は、ＳＭＢコネクタ等の高周波コネクタであってよい。パルス信号は、スイッチング素子７１を制御するために用いられるものであり、ゲートドライバ７６に供給される。信号入力コネクタ８３は、一例では、基板２０の第２基板面２２に実装される。信号入力コネクタ８３は、一例では、基板２０の第３側面２５寄りに配置されてよい。
　発光装置１０は、ゲートドライバ７６の動作電源を供給するための第２電源コネクタ８２を含んでいてよい。第２電源コネクタ８２は、一例では、基板２０の第２基板面２２に実装される。第２電源コネクタ８２は、一例では、基板２０の第１側面２３寄りに配置されてよい。
　発光装置１０は、キャパシタ７２を充電するための駆動電流を供給する第１電源コネクタ８１を含んでいてよい。第１電源コネクタ８１は、一例では、基板２０の第２基板面２２に実装される。第１電源コネクタ８１は、一例では、基板２０の第４側面寄りに配置されてよい。
　発光装置１０は、電流制限抵抗７４を含んでいてよい。電流制限抵抗７４は、キャパシタ７２から逆流を防止する。発光装置１０は、１つまたは複数の電流制限抵抗７４を含んでいてよい。電流制限抵抗７４は、第１電源コネクタ８１と隣接または近接する位置に配置されていてよい。電流制限抵抗７４は、一例では、基板２０の第１基板面２１に実装される。
　発光装置１０は、キャパシタ７５を含んでいてよい。キャパシタ７５は、第１電源コネクタ８１と隣接または近接する位置に配置されていてよい。キャパシタ７５は、一例では、基板２０の第１基板面２１に実装される。
　（導電層）
　発光装置１０は、第１導電層３１、第２導電層３２、第１中間導電層３４、および第２中間導電層３５を含む。一例では、第２中間導電層３５は、第２導電層３２と同一の構造を有している。このため、第１導電層３１、第１中間導電層３４、および第２導電層３２について説明する。
　（第１導電層）
　図１に示されるように、第１導電層３１は、互いに離隔して配置された複数のパターン導体を含んでいてよい。一例では、第１導電層３１は、第１～第８パターン導体１０１～１０８を含んでいる。
　第１パターン導体１０１は、一例では、グランド導体を構成する。第１パターン導体１０１は、基板２０の第１基板面２１において、Ｙ軸方向の中央部分に配置されている。第１パターン導体１０１は、基板２０の第１側面２３と第２側面２４とから離隔して配置されている。第１パターン導体１０１は、第１部分１０１Ａおよび第２部分１０１Ｂと、第１部分１０１Ａと第２部分１０１Ｂとを電気的に接続する第３部分１０１Ｃと、を含む。第１部分１０１Ａは、基板２０の第４側面２６からＸ軸方向に沿って、基板２０においてＸ軸方向の中央部分まで延びている。第２部分１０１Ｂは、第１部分１０１ＡからＹ軸方向に離隔して配置されている。第２部分１０１Ｂは、基板２０の第４側面２６からＸ軸方向に沿って延びている。第３部分１０１Ｃは、基板２０の第３側面２５寄りに設けられた部分である。第３部分１０１Ｃは、基板２０の第３側面２５に沿って延びている。
　第２パターン導体１０２は、基板２０の第４側面２６からＸ軸方向に沿って延びている。第２パターン導体１０２は、第１パターン導体１０１の第１部分１０１Ａに対してＹ軸方向に離隔して配置されている。第１パターン導体１０１の第１部分１０１Ａおよび第２パターン導体１０２は、キャパシタ７２の実装に用いられる。キャパシタ７２は、第１電極７２Ａおよび第２電極７２Ｂを含む。キャパシタ７２の第１電極７２Ａは、導電性接合材ＳＤ（図４参照）により第２パターン導体１０２に接合ざれている。キャパシタ７２の第２電極７２Ｂは、導電性接合材ＳＤ（図４参照）により第１パターン導体１０１の第１部分に接合されている。
　第３パターン導体１０３は、第２パターン導体１０２に対してＹ軸方向に離隔して配置されている。第３パターン導体１０３は、第２パターン導体１０２と、第１パターン導体１０１の第２部分１０１Ｂとの間に配置されている。
　第２パターン導体１０２および第３パターン導体１０３は、発光部品４０の実装に用いられる。第２パターン導体１０２は第１ランド１０２Ａを含み、第３パターン導体１０３は、複数の第２ランド１０３Ａを含む。第１ランド１０２Ａおよび第２ランド１０３Ａは、図５に示される発光部品４０の第１リード４３および第２リード４４の接続に用いられる。第１ランド１０２Ａは、基板２０を貫通する第１スルーホール１０２Ｂと電気的に接続されてよい。第１スルーホール１０２Ｂは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。第２ランド１０３Ａは、基板２０を貫通する第２スルーホール１０３Ｂと電気的に接続されてよい。第２スルーホール１０３Ｂは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。
　図４に示されるように、発光部品４０の第１リード４３は、第１スルーホール１０２Ｂに挿入され、導電性接合材ＳＤにより第１スルーホール１０２Ｂおよび第１ランド１０２Ａと電気的に接続されている。発光部品４０の第２リード４４は、第２スルーホール１０３Ｂに挿入され、導電性接合材ＳＤにより第２スルーホール１０３Ｂおよび第２ランド１０３Ａと電気的に接続されている。これにより、発光部品４０は、第２パターン導体１０２と第３パターン導体１０３との間に電気的に接続されている。
　発光部品４０は、第１リード４３と第２リード４４とが第１ランド１０２Ａと第２ランド１０３Ａとに接続されることにより、基板２０に固定されている。発光部品４０のベース４２は、基板２０の第１基板面２１から離隔して配置されている。第１導電層３１と第１中間導電層３４との間の距離Ｌ１１は、基板２０の第１基板面２１と発光部品４０のベース４２との間の距離Ｌ３１より小さくてよい。基板２０の第１基板面２１と発光部品４０のベース４２との間の距離Ｌ３１は、０ｍｍより大きく２ｍｍ以下であってよい。一例では、距離Ｌ３１は、１ｍｍである。
　図１に示されるように、第２パターン導体１０２および第３パターン導体１０３には、保護ダイオード７３が電気的に接続されている。保護ダイオード７３のアノード電極７３Ａは、導電性接合材により第３パターン導体１０３に接合されている。保護ダイオード７３のカソード電極７３Ｂは、導電性接合材により第２パターン導体１０２に接合されている。
　第２パターン導体１０２と第１パターン導体１０１の第２部分１０１Ｂとの間には、第４パターン導体１０４が配置されている。第１パターン導体１０１の第２部分１０１Ｂおよび第４パターン導体１０４には、第１電源コネクタ８１が接続されてよい。第１電源コネクタ８１は、２つのコネクタ端子を含む。第４パターン導体１０４は、第３ランド１０４Ａを含み、第１パターン導体１０１の第２部分１０１Ｂは、第４ランド１０１ＢＡを含む。第３ランド１０４Ａおよび第４ランド１０１ＢＡは、２つのコネクタ端子の接続に用いられる。
　第３ランド１０４Ａは、基板２０を貫通する第３スルーホール１０４Ｂと電気的に接続されてよい。第３スルーホール１０４Ｂは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。第４ランド１０１ＢＡは、基板２０を貫通する第４スルーホール１０１ＢＢと電気的に接続されてよい。第４スルーホール１０１ＢＢは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。第１電源コネクタ８１のコネクタ端子は、第４スルーホール１０１ＢＢ、第３スルーホール１０４Ｂにそれぞれ挿入され、導電性接合材により第３ランド１０４Ａ、第４ランド１０１ＢＡと電気的に接続される。
　第４パターン導体１０４および第１パターン導体１０１の第２部分にはキャパシタ７５が電気的に接続されている。キャパシタ７５は、第１電極７５Ａおよび第２電極７５Ｂを含む。キャパシタ７５の第１電極７５Ａは、導電性接合材により第４パターン導体１０４に接合されている。キャパシタ７５の第２電極７５Ｂは、導電性接合材により第１パターン導体１０１の第２部分１０１Ｂに接合されている。
　第４パターン導体１０４および第２パターン導体１０２には、電流制限抵抗７４が電気的に接続されている。電流制限抵抗７４の第１電極７４Ａは、導電性接合材により第４パターン導体１０４に接合される。電流制限抵抗７４の第２電極７４Ｂは、導電性接合材により第２パターン導体１０２に接合される。
　第３パターン導体１０３は、第１パターン導体１０１の第２部分１０１Ｂに向けて延びるドレイン接続部１０３Ｃを含む。第１パターン導体１０１の第２部分１０１Ｂは、ドレイン接続部１０３Ｃを挟む部分を含む。ドレイン接続部１０３Ｃには、スイッチング素子７１のドレイン電極７１Ｄが電気的に接続されている。スイッチング素子７１は、第３パターン導体１０３のドレイン接続部１０３Ｃを跨ぐように配置される。スイッチング素子７１のソース電極７１Ｓは、第１パターン導体１０１の第２部分１０１Ｂと電気的に接続されている。
　スイッチング素子７１のゲート電極７１Ｇは、第３パターン導体１０３のドレイン接続部１０３Ｃに隣接して配置された第５パターン導体１０５と電気的に接続されている。第５パターン導体１０５は、第３パターン導体１０３のドレイン接続部１０３ＣからＸ軸方向に沿って延びている。
　第１パターン導体１０１の第３部分１０１Ｃは、第５パターン導体１０５の一部が配置された凹部を含む。第１パターン導体１０１の凹部内には、第６パターン導体１０６および第７パターン導体１０７が配置されている。第６パターン導体１０６および第７パターン導体１０７は、一例では、Ｘ軸方向に沿って延びている。第５パターン導体１０５と第６パターン導体１０６と第７パターン導体１０７には、ゲートドライバ７６が電気的に接続されている。
　第６パターン導体１０６は、基板２０の第３側面２５寄りに配置された第５ランド１０６Ａを含む。第１パターン導体１０１の第３部分１０１Ｃは、第５ランド１０６Ａの周囲に配置される複数の第６ランド１０１ＣＢを含む。第５ランド１０６Ａおよび第６ランド１０１ＣＢは、信号入力コネクタ８３の接続に用いられる。
　第５ランド１０６Ａは、基板２０を貫通するスルーホール１０６Ｂと電気的に接続されてよい。スルーホール１０６Ｂは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。第６ランド１０１ＣＢは、基板２０を貫通するスルーホール１０１ＣＣと電気的に接続されてよい。スルーホール１０１ＣＣは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面に設けられた導電膜であってよい。信号入力コネクタ８３の端子はスルーホール１０６Ｂに挿入され、導電性接合材により第５ランド１０６Ａおよびスルーホール１０６Ｂと電気的に接続される。
　信号入力コネクタ８３の端子（リード）は、スルーホール１０１ＣＣに挿入され、第６ランド１０１ＣＢおよびスルーホール１０１ＣＣと電気的に接続される。
　第７パターン導体１０７は、第６パターン導体１０６に対してＹ軸方向に離隔して配置されている。第１パターン導体１０１は、平面視で、第６パターン導体１０６と第７パターン導体１０７との間に配置された第４部分１０１Ｄを含む。第１パターン導体１０１の第４部分１０１Ｄ、第５パターン導体１０５、第６パターン導体１０６、および第７パターン導体１０７は、ゲートドライバ７６の端子と電気的に接続されている。
　第８パターン導体１０８は、第６パターン導体１０６および第７パターン導体１０７と第５パターン導体１０５との間に配置されている。第８パターン導体１０８は、一例では、平面視でＹ軸方向に長い矩形状を有していてよい。第８パターン導体１０８は、一例では、ゲートドライバ７６のパッドと接続されている。第８パターン導体１０８は、ゲートドライバ７６の放熱に用いられてよい。第８パターン導体１０８は、第１パターン導体１０１と接続されていてよい。たとえば、第１パターン導体１０１の第４部分１０１Ｄと接続されていてよい。
　第１導電層３１は、第１パターン導体１０１の第３部分１０１Ｃに囲まれた第７ランド１０９Ａを含んでいてよい。第１パターン導体１０１の第３部分１０１Ｃは、第７ランド１０９Ａに隣接して位置に設けられた第８ランド１０１ＣＤを含んでいてよい。第７ランド１０９Ａおよび第８ランド１０１ＣＤは、第２電源コネクタ８２の２つのコネクタ端子の接続に用いられる。
　第７ランド１０９Ａは、基板２０を貫通するスルーホール１０９Ｂと電気的に接続されていてよい。スルーホール１０９Ｂは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面にも受けられた導電膜を含んでいてよい。第８ランド１０１ＣＤは、基板２０を貫通するスルーホール１０１ＣＥと電気的に接続されていてよい。スルーホール１０１ＣＥは、基板２０の第１～第３絶縁層２７Ａ～２７Ｃを貫通する貫通孔の内面にも受けられた導電膜を含んでいてよい。スルーホール１０９Ｂ、１０１ＣＥにそれぞれ挿入される第２電源コネクタ８２のコネクタ端子は、導電性接合材により、第７ランド１０９Ａ、第８ランド１０１ＣＤ、スルーホール１０９Ｂ，１０１ＣＥと電気的に接続される。
　（第１中間導電層）
　図２に示されるように、第１中間導電層３４は、互いに離隔して配置された複数の中間導体を含んでいてよい。一例では、第１中間導電層３４は、第１～第６中間導体３０１～３０６を含んでいてよい。
　第１中間導体３０１は、平面視矩形状を有している。第１中間導体３０１は、第２～第６中間導体３０２～３０６を囲んでいる。第１中間導体３０１は、グランド導体を構成していてよい。
　第２中間導体３０２は、図１に示される第２パターン導体１０２の第１ランド１０２Ａと重なる位置に配置されている。第２中間導体３０２は、第１スルーホール１０２Ｂにより第１ランド１０２Ａと電気的に接続されている。第２中間導体３０２は、発光部品４０の第１リード４３と電気的に接続されている。
　第３中間導体３０３は、図１に示される第３パターン導体１０３の第２ランド１０３Ａと重なる位置に配置されている。第１中間導電層３４は、複数の第３中間導体３０３を含む。第３中間導体３０３は、第２スルーホール１０３Ｂにより第２ランド１０３Ａと電気的に接続されている。第３中間導体３０３は、発光部品４０の第２リード４４と電気的に接続されている。
　第４中間導体３０４は、図１に示される第４パターン導体１０４の第３ランド１０４Ａと重なる位置に配置されている。第４中間導体３０４は、第３スルーホール１０４Ｂにより第３ランド１０４Ａと電気的に接続されている。第４中間導体３０４は、第１電源コネクタ８１のコネクタ端子と電気的に接続される。
　第５中間導体３０５は、図１に示される第６パターン導体１０６の第５ランド１０６Ａと重なる位置に配置されている。第５中間導体３０５は、スルーホール１０６Ｂにより第５ランド１０６Ａと電気的に接続されている。第５中間導体３０５は、信号入力コネクタ８３の端子と電気的に接続される。
　第６中間導体３０６は、図１に示される第７ランド１０９Ａと重なる位置から第７パターン導体１０７と重なる位置まで、Ｙ軸方向に延びている。第６中間導体３０６は、第３ビア導体４０３により第７パターン導体１０７と電気的に接続されている。また、第６中間導体３０６は、スルーホール１０９Ｂにより第７ランド１０９Ａと電気的に接続されている。第６中間導体３０６は、第２電源コネクタ８２のコネクタ端子と電気的に接続される。
　（第２導電層）
　図３に示されるように、第２導電層３２は、互いに離隔して配置された複数のパターン導体を含んでいてよい。一例では、第１～第７パターン導体２０１～２０７を含んでいてよい。
　第１パターン導体２０１は、平面視矩形状を有している。第１パターン導体２０１は、第２～第７パターン導体２０２～２０７を囲んでいる。
　第２パターン導体２０２は、図１に示される第２パターン導体１０２の第１ランド１０２Ａと重なる位置に配置されている。第２パターン導体２０２は、第１スルーホール１０２Ｂにより第１ランド１０２Ａと電気的に接続されている。第２パターン導体２０２は、発光部品４０の第１リード４３と電気的に接続されている。
　第３パターン導体２０３は、図１に示される第３パターン導体１０３の第２ランド１０３Ａと重なる位置に配置されている。第１中間導電層３４は、複数の第３パターン導体２０３を含む。第３パターン導体２０３は、第２スルーホール１０３Ｂにより第２ランド１０３Ａと電気的に接続されている。第３パターン導体２０３は、発光部品４０の第２リード４４と電気的に接続されている。
　第４パターン導体２０４は、図１に示される第４パターン導体１０４の第３ランド１０４Ａと重なる位置に配置されている。第４パターン導体２０４は、第３スルーホール１０４Ｂにより第３ランド１０４Ａと電気的に接続されている。
　第５パターン導体２０５は、図１に示される第６パターン導体１０６の第５ランド１０６Ａと重なる位置に配置されている。第５パターン導体２０５は、スルーホール１０６Ｂにより第５ランド１０６Ａと電気的に接続されている。
　第６パターン導体２０６は、図１に示される第７ランド１０９Ａと重なる位置に設けられている。第６パターン導体２０６は、スルーホール１０９Ｂにより第７ランド１０９Ａと電気的に接続されている。
　第７パターン導体２０７は、図１に示される第７パターン導体１０７と重なる位置に配置されている。第７パターン導体２０７は、第４ビア導体４０４により第７パターン導体１０７と電気的に接続されている。
　（ビア導体）
　図１から図４に示されるように、発光部品４０は、基板２０に設けられた複数のビア導体４００を含む。複数のビア導体４００は、基板２０の第１基板面２１から第２基板面２２まで基板２０を貫通している。基板２０は、Ｚ軸方向に貫通する複数のビアホールを含み、ビア導体４００は、ビアホールの内面に設けられた導電膜であってよい。また、ビア導体４００は、ビアホールに充填された導電体であってよい。複数のビア導体４００は、第１導電層３１、中間導電層３３、および第２導電層３２を電気的に接続する。
　複数のビア導体は、複数の第１ビア導体４０１を含む。複数の第１ビア導体４０１は、キャパシタ７２に対して、発光部品４０とは反対側に配置されている。複数の第１ビア導体４０１は、第１導電層３１の第１パターン導体１０１の第１部分１０１Ａに設けられている。複数の第１ビア導体４０１は、一例では、Ｘ軸方向に沿って並べられている。複数の第１ビア導体４０１は、Ｘ軸方向に並ぶビア列を構成していてよい。ビア列は、複数設けられ、Ｙ軸方向に並べられていてよい。複数の第１ビア列は、複数のビア列を構成していてよい。複数の第１ビア導体４０１は、行列状に配列されていてよい。複数の第１ビア導体４０１は、第１導電層３１の第１パターン導体１０１の第１部分１０１Ａ、第１中間導電層３４の第１中間導体３０１、および、第２中間導電層３５および第２導電層３２の第１パターン導体２０１を電気的に接続する。
　複数のビア導体４００は、複数の第２ビア導体４０２を含む。複数の第２ビア導体４０２は、スイッチング素子７１に対して、発光部品４０とは反対側に配置されている。複数の第２ビア導体４０２は、第１導電層３１の第１パターン導体１０１の第２部分１０１Ｂに設けられている。複数の第２ビア導体４０２は、一例では、Ｘ軸方向に沿って並べられている。複数の第２ビア導体４０２は、Ｘ軸方向に並ぶビア列を構成していてよい。ビア列は、複数設けられ、Ｙ軸方向に並べられていてよい。複数の第２ビア列は、複数のビア列を構成していてよい。複数の第２ビア導体４０２は、行列状に配列されていてよい。複数の第２ビア導体４０２は、第１導電層３１の第１パターン導体１０１の第２部分１０１Ｂ、第１中間導電層３４の第１中間導体３０１、および、第２中間導電層３５および第２導電層３２の第１パターン導体２０１を電気的に接続する。
　複数のビア導体４００は、第３ビア導体４０３、第４ビア導体４０４を含む。
　第３ビア導体４０３は、第１導電層３１の第８パターン導体１０８と重なる位置に配置されている。第３ビア導体４０３は、第１導電層３１の第８パターン導体１０８、第１中間導電層３４の第１中間導体３０１、および、第２中間導電層３５および第２導電層３２の第１パターン導体２０１を電気的に接続する。
　第４ビア導体４０４は、第１導電層３１の第７パターン導体１０７と重なる位置に配置されている。第４ビア導体４０４は、第１導電層３１の第７パターン導体１０７、第１中間導電層３４の第６中間導体３０６、および、第２中間導電層３５および第２導電層３２の第６パターン導体２０６を電気的に接続する。
　（発光装置、発光システムの回路構成）
　図８に示されるように、発光システム８００は、発光装置１０、直流電源８０１、制御電源８０２、およびパルスジェネレータ８０３を含む。
　直流電源８０１、キャパシタ７５、および電流制限抵抗７４は、発光部品４０および駆動回路７０に電流を供給するように構成されている。電流制限抵抗７４の第１電極７４Ａは、直流電源８０１の正極、キャパシタ７５の第１電極に電気的に接続されている。電流制限抵抗７４の第２電極７４Ｂは、発光部品４０の第２電極５２Ｂ（アノード電極）およびキャパシタ７２の第１電極７２Ａに電気的に接続されている。
　ゲートドライバ７６は、スイッチング素子７１のゲート電極７１Ｇに電気的に接続されている。
　パルスジェネレータ８０３および制御電源８０２は、ゲートドライバ７６にそれぞれ電気的に接続されている。パルスジェネレータ８０３は、スイッチング素子７１を制御するためのパルス信号をゲートドライバ７６にそれぞれ出力するように構成されている。制御電源８０２は、ゲートドライバ７６に動作電圧をそれぞれ印加するように構成されている。
　直流電源８０１の負極、キャパシタ７５の第２電極、およびパルスジェネレータ８０３、キャパシタ７２の第２電極７２Ｂ、制御電源８０２の負極、およびスイッチング素子７１のソース電極７１Ｓは、グランド端子に電気的に接続されている。
　スイッチング素子７１のドレイン電極７１Ｄは、発光部品４０の第２リード４４と、保護ダイオード７３のアノード電極７３Ａとに電気的に接続されている。保護ダイオード７３のカソード電極７３Ｂは、発光部品４０の第１リード４３に電気的に接続されている。
　上記のように構成された発光装置１０では、駆動回路７０のスイッチング素子７１がオフ状態のとき、直流電源８０１によってキャパシタ７２が充電される。そして、スイッチング素子７１がオフ状態からオン状態に切り替わると、キャパシタ７２から発光部品４０に電流が流れる。パルスジェネレータ８０３から供給されるパルス状の制御信号によりスイッチング素子７１がオンオフを繰り返すことにより、発光部品４０からパルス発光されたレーザ光が出射される。このように、駆動回路７０は、発光部品４０を駆動するように構成されている。
　（第１実施形態の作用）
　図９は、駆動回路７０のスイッチング素子７１およびキャパシタ７２と、発光部品４０の半導体発光素子５０とに流れる電流の電流経路ＣＰ１を示している。電流経路ＣＰ１は、太線の矢印によって示されている。
　電流経路ＣＰ１は、概略的に、キャパシタ７２の第１電極７２Ａから、発光部品４０、スイッチング素子７１、第１中間導電層３４を通って、キャパシタ７２の第２電極７２Ｂまで電流が流れるループ状に構成される。詳しくは、電流経路ＣＰ１の電流は、キャパシタ７２の第１電極７２Ａ、第１導電層３１の第２パターン導体１０２、発光部品４０の第１リード４３、ベース４２、サブマウント５５、発光チップ５１、ワイヤ４６、第２リード４４、第１導電層３１の第３パターン導体１０３、スイッチング素子７１、第１導電層３１の第１パターン導体１０１の第２部分１０１Ｂ、第２ビア導体４０２、第１中間導電層３４、第１ビア導体４０１、第１導電層３１の第１パターン導体１０１の第１部分１０１Ａ、およびキャパシタ７２の第２電極７２Ｂの順に流れる。
　電流経路ＣＰ１は、発光部品４０、スイッチング素子７１、キャパシタ７２、基板２０の第１基板面２１に設けられた第１導電層３１と、基板２０に埋め込まれ、第１導電層３１に近い第１中間導電層３４と、により構成される。発光部品４０は、第１リード４３と第２リード４４とが第１ランド１０２Ａと第２ランド１０３Ａとに接続されることにより、第１導電層３１と電気的に接続されている。発光部品４０の半導体発光素子５０は、発光部品４０のベース４２の第１面４２Ａに接合されている。このため、発光装置１０は、ベース４２、第１リード４３、および第２リード４４を用いて半導体発光素子５０を基板２０の第１基板面２１に設けられた第１導電層３１に接続することで、半導体発光素子５０の発光チップ５１を第１導電層３１に近づけることができる。そして、半導体発光素子５０の発光チップ５１に電流を供給する電流経路ＣＰ１について、Ｘ軸方向から視て電流経路ＣＰ１により囲まれた領域の面積を小さくできる。電流経路ＣＰ１により囲まれた領域の面積は、電流経路ＣＰ１の寄生インダクタンスに影響し、領域の面積が小さいほど寄生インダクタンスは小さい。したがって、発光装置１０では、寄生インダクタンスを小さくでき、寄生インダクタンスの影響を低減できる。
　（第１実施形態の効果）
　以上記述したように、第１実施形態の発光装置１０によれば、以下の効果を奏する。
　（１－１）発光装置１０は、第１基板面２１と、第１基板面２１とは反対側の第２基板面２２と、を含み、絶縁性を有する基板２０を含む。第１導電層３１は、第１基板面２１に設けられている。１または複数の中間導電層３３は、基板２０内に埋め込まれている。第２導電層３２は、第２基板面２２に設けられている。複数のビア導体４００は、基板２０内に設けられ、第１導電層３１、中間導電層３３、および第２導電層３２を電気的に接続する。発光部品４０は、第１基板面２１に搭載され、第１導電層３１と電気的に接続される。発光部品４０を駆動する駆動回路７０は、第１基板面２１に搭載され、第１導電層３１と電気的に接続される。
　発光部品４０は、第１面４２Ａと、第１面４２Ａとは反対側の第２面４２Ｂと、を含むベース４２と、第１面４２Ａの上に搭載され、ベース４２と電気的に接続された半導体発光素子５０と、第２面４２Ｂに接続された第１リード４３と、ベース４２を貫通するとともにベース４２と電気的に絶縁された第２リード４４と、を含む。発光部品４０は、第１リード４３および第２リード４４によって第１導電層３１と電気的に接続されている。半導体発光素子５０は、ベース４２の第１面４２Ａに接合されている。
　発光部品４０の発光チップ５１に電流を流す電流経路ＣＰ１は、発光部品４０、スイッチング素子７１、キャパシタ７２、基板２０の第１基板面２１に設けられた第１導電層３１と、基板２０に埋め込まれ、第１導電層３１に近い第１中間導電層３４と、により構成される。ベース４２、第１リード４３、および第２リード４４を用いて半導体発光素子５０を基板２０の第１基板面２１に設けられた第１導電層３１に接続する発光装置１０において、半導体発光素子５０の発光チップ５１を第１導電層３１に近づけることができる。このため、半導体発光素子５０の発光チップ５１に電流を供給する電流経路ＣＰ１について、Ｘ軸方向から視て電流経路ＣＰ１により囲まれた領域の面積を小さくできる。発光装置１０では、寄生インダクタンスを小さくでき、寄生インダクタンスの影響を低減できる。
　（１－２）発光部品４０は、第１リード４３と第２リード４４とが第１ランド１０２Ａと第２ランド１０３Ａとに接続されることにより、基板２０に固定されている。発光部品４０のベース４２は、基板２０の第１基板面２１から離隔して配置されている。第１導電層３１と第１中間導電層３４との間の距離Ｌ１１は、基板２０の第１基板面２１と発光部品４０のベース４２との間の距離Ｌ３１より小さい。したがって、半導体発光素子５０の発光チップ５１に電流を供給する電流経路ＣＰ１により囲まれた領域の面積をより小さくできる。そして、発光装置１０では、寄生インダクタンスを小さくでき、寄生インダクタンスの影響を低減できる。
　（１－３）発光部品４０は、ベース４２の第１面４２Ａの上に半導体発光素子５０が搭載されている。発光部品４０は、ベース４２に接続された第１リード４３と、ベース４２に固定された第２リード４４とにより、基板２０に対して固定されている。このように、第１リード４３と第２リード４４とを含む発光部品４０により、半導体発光素子５０を容易に基板２０の上に実装できる。
　（１－４）発光部品４０は、ステム４１に固定されたカバー４７を含む。カバー４７は、ステム４１のベース４２の第１面４２Ａに搭載された半導体発光素子５０を覆っている。したがって、半導体発光素子５０を保護できる。
　（１－５）発光部品４０は、ベース４２を貫通するとともにベース４２と電気的に絶縁された複数の第２リード４４を含む。複数の第２リード４４は、複数のワイヤ４６により半導体発光素子５０の発光チップ５１と電気的に接続されている。発光チップ５１に対して、複数の第２リード４４および複数のワイヤ４６により電流が流れる。このように、複数の第２リード４４および複数のワイヤ４６を用いることにより、半導体発光素子５０に電流を流す電流経路ＣＰ１における寄生インダクタンスを低減できる。
　（１－６）キャパシタ７２の第２電極７２Ｂが接続された第１導電層３１の第１パターン導体１０１の第１部分１０１Ａは、複数の第１ビア導体４０１により、第１中間導電層３４と電気的に接続されている。複数の第１ビア導体４０１を設けることにより、半導体発光素子５０に電流を流す電流経路ＣＰ１における寄生インダクタンスを低減できる。
　（１－７）発光部品４０は、ベース４２の第１面４２Ａに搭載された半導体発光素子５０を含む。半導体発光素子５０は、面発光型レーザ素子である発光チップ５１を含む。したがって、基板２０の第１基板面２１に対して垂直な方向に向けてレーザ光を出射する発光装置１０を容易に得ることができる。
　［第２実施形態］
　図１０から図１３を参照して、第２実施形態の発光装置１０について説明する。
　第２実施形態の発光装置１０は、第１実施形態の発光装置１０に対して、発光部品４０と駆動回路７０のスイッチング素子７１およびキャパシタ７２の配置が主に異なる。以下では、第１実施形態の発光装置１０との相違点を中心に第２実施形態を説明する。なお、第１実施形態の発光装置１０と共通する構成要素には同一符号を付し、その詳細な説明を省略する。
　図１０は、第２実施形態に係る例示的な発光装置の概略平面図である。図１１は、図１０の発光装置の中間導電層の概略平面図である。図１２は、図１０の発光装置の第２導電層の概略平面図である。図１３は、図１０のＦ１３－Ｆ１３線に沿った発光装置の概略断面図である。
　（発光装置の全体構成）
　発光装置１０は、基板２０と、発光部品４０と、駆動回路７０と、を含む。
　駆動回路７０は、スイッチング素子７１と、１つまたは複数のキャパシタ７２と、を含む。
　キャパシタ７２と発光部品４０は、平面視で第１方向に並んで配置されている。第１方向は、一例では、Ｙ軸方向であってよい。キャパシタ７２は、発光部品４０とＹ軸方向に隣接または近接する位置に設けられている。スイッチング素子７１は、キャパシタ７２に対して発光部品４０とは反対側に配置されている。
　発光部品４０とスイッチング素子７１とキャパシタ７２は、Ｙ軸方向に並んで配置されているといえる。発光部品４０とスイッチング素子７１は、キャパシタ７２を挟むように配置されているといえる。
　（導電層）
　第２実施形態の発光装置１０は、第１導電層３１、第２導電層３２、第１中間導電層３４、および第２中間導電層３５を含む。一例では、第２中間導電層３５は、第２導電層３２と同一の構造を有している。このため、第１導電層３１、第１中間導電層３４、および第２導電層３２について説明する。
　（第１導電層）
　図１０に示されるように、第１導電層３１は、互いに離隔して配置された複数のパターン導体を含んでいてよい。一例では、第１導電層３１は、第１～第８パターン導体１０１～１０８および第９パターン導体１１０を含んでいる。
　第１パターン導体１０１は、第１部分１０１ＡからＹ軸方向に離隔して配置された第５部分１０１Ｅを含む。第５部分１０１Ｅは、スイッチング素子７１のソース電極７１Ｓが接合される。図１３に示されるように、スイッチング素子７１のソース電極７１Ｓは、導電性接合材ＳＤにより第１パターン導体１０１の第５部分１０１Ｅに接合される。
　図１０に示されるように、第９パターン導体１１０は、Ｙ軸方向において、第１パターン導体１０１の第１部分１０１Ａと第１パターン導体１０１の第５部分１０１Ｅとの間に配置されている。第１パターン導体１０１の第１部分１０１Ａに対して、第９パターン導体１１０と第１パターン導体１０１の第５部分１０１ＥとがＹ軸方向に離隔して並べられている。
　第９パターン導体１１０は、第１パターン導体１０１の第５部分１０１Ｅに向かって延びる接続部１１０Ａを含む。第９パターン導体１１０の接続部１１０Ａは、スイッチング素子７１のドレイン電極７１Ｄが電気的に接続されている。図１３に示されるように、スイッチング素子７１のドレイン電極７１Ｄは、導電性接合材ＳＤにより第９パターン導体１１０の接続部１１０Ａに接合される。
　図１０に示されるように、第２パターン導体１０２は、第１パターン導体１０１の第１部分１０１ＡからＹ軸方向に離隔して配置された第１部分１２１を含む。第２パターン導体１０２の第１部分１２１は、第４パターン導体１０４との間に電流制限抵抗７４が接続される部分である。
　第２パターン導体１０２は、第１パターン導体１０１の第５部分１０１ＥからＹ軸方向に離隔して配置された第２部分１２２を含む。第２パターン導体１０２の第２部分１２２は、Ｙ軸方向において、第１パターン導体１０１の第５部分１０１Ｅと第３パターン導体１０３との間に配置される。
　第２パターン導体１０２の第２部分１２２および第１パターン導体１０１の第５部分１０１Ｅには、キャパシタ７２が電気的に接続されている。キャパシタ７２は、第１電極７２Ａおよび第２電極７２Ｂを含む。図１３に示されるように、キャパシタ７２の第１電極７２Ａは、導電性接合材ＳＤにより第２パターン導体１０２の第２部分１２２に接合される。キャパシタ７２の第２電極７２Ｂは、導電性接合材ＳＤにより第１パターン導体１０１の第５部分１０１Ｅに接合される。
　図１０に示されるように、第２パターン導体１０２の第２部分１２２および第３パターン導体１０３には、発光部品４０が電気的に接続されている。第２パターン導体１０２の第２部分１２２は第１ランド１０２Ａを含み、第３パターン導体１０３は、複数の第２ランド１０３Ａを含む。図１３に示されるように、発光部品４０の第１リード４３は、導電性接合材ＳＤにより第１ランド１０２Ａと電気的に接続されている。発光部品４０の第２リード４４は、導電性接合材ＳＤによりおよび第２ランド１０３Ａと電気的に接続されている。これにより、発光部品４０は、第２パターン導体１０２の第２部分１２２と第３パターン導体１０３との間に電気的に接続されている。
　図１０に示されるように、第２パターン導体１０２の第２部分１２２および第３パターン導体１０３には、保護ダイオード７３が電気的に接続されている。保護ダイオード７３のアノード電極７３Ａは、導電性接合材により第３パターン導体１０３に接合されている。保護ダイオード７３のカソード電極７３Ｂは、導電性接合材により第２パターン導体１０２の第２部分１２２に接合されている。
　（第１中間導電層）
　図１１に示されるように、第１中間導電層３４は、互いに離隔して配置された複数の中間導体を含んでいてよい。一例では、第１中間導電層３４は、第１～第６中間導体３０１～３０６を含んでいてよい。
　第３中間導体３０３は、平面視でＹ軸方向に長い矩形状を有している。第３中間導体３０３は、第２中間導体３０２を囲むように配置されている。第３中間導体３０３は、図１０に示される第１導電層３１の第３パターン導体１０３と重なる位置から、第１導電層３１の第９パターン導体１１０と重なる位置まで延びている。図１０に示される第１導電層３１の第３パターン導体１０３の第２ランド１０３Ａは、第３中間導体３０３と重なっている。第３中間導体３０３は、第２スルーホール１０３Ｂにより図１０に示される第３パターン導体１０３の第２ランド１０３Ａと電気的に接続されている。
　（第２導電層）
　図１２に示されるように、第２導電層３２は、互いに離隔して配置された複数のパターン導体を含んでいてよい。一例では、第２導電層３２は、第１～第７パターン導体２０１～２０７を含んでいてよい。
　第３パターン導体２０３は、第１中間導電層３４の第３中間導体３０３と同じ形状を有している。
　第３パターン導体２０３は、平面視でＹ軸方向に長い矩形状を有している。第３パターン導体２０３は、第２パターン導体２０２を囲むように配置されている。第３パターン導体２０３は、図１０に示される第１導電層３１の第３パターン導体２０３と重なる位置から、第１導電層３１の第９パターン導体１１０と重なる位置まで延びている。図１０に示される第１導電層３１の第３パターン導体１０３の第２ランド１０３Ａは、第２導電層３２の第３パターン導体２０３と重なっている。第２導電層３２の第３パターン導体２０３は、第２スルーホール１０３Ｂにより第１導電層３１の第２ランド１０３Ａと電気的に接続されている。
　（ビア導体）
　図１０、図１４に示されるように、複数の第１ビア導体４０１は、スイッチング素子７１に対してキャパシタ７２とは反対側に配置されている。複数の第１ビア導体４０１は、第１導電層３１の第９パターン導体１１０に設けられている。複数の第１ビア導体４０１は、一例では、Ｘ軸方向に沿って並べられている。複数の第１ビア導体４０１は、Ｘ軸方向に並ぶビア列を構成していてよい。ビア列は、複数設けられ、Ｙ軸方向に並べられていてよい。複数の第１ビア列は、複数のビア列を構成していてよい。複数の第１ビア導体４０１は、行列状に配列されていてよい。複数の第１ビア導体４０１は、第１導電層３１の第９パターン導体１１０、第１中間導電層３４の第３中間導体３０３、および、第２中間導電層３５および第２導電層３２の第３パターン導体２０３を電気的に接続する。
　複数の第２ビア導体４０２は、発光部品４０に対してキャパシタ７２とは反対側に配置されている。複数の第２ビア導体４０２は、第１導電層３１の第３パターン導体１０３に設けられている。複数の第２ビア導体４０２は、一例では、Ｘ軸方向に沿って並べられている。複数の第２ビア導体４０２は、Ｘ軸方向に並ぶビア列を構成していてよい。ビア列は、複数設けられ、Ｙ軸方向に並べられていてよい。複数の第２ビア列は、複数のビア列を構成していてよい。複数の第２ビア導体４０２は、行列状に配列されていてよい。複数の第２ビア導体４０２は、第１導電層３１の第３パターン導体１０３、第１中間導電層３４の第３中間導体３０３、および、第２中間導電層３５および第２導電層３２の第３パターン導体２０３を電気的に接続する。
　（第２実施形態の作用）
　図１３には、駆動回路７０のスイッチング素子７１およびキャパシタ７２と、発光部品４０の半導体発光素子５０とに流れる電流の電流経路ＣＰ２が太線の矢印によって示されている。
　電流経路ＣＰ２は、概略的に、キャパシタ７２の第１電極７２Ａから、発光部品４０、第１中間導電層３４の第３中間導体３０３、スイッチング素子７１を通って、キャパシタ７２の第２電極７２Ｂまで電流が流れるループ状に構成される。
　電流経路ＣＰ２は、キャパシタ７２の第１電極７２Ａ、第１導電層３１の第２パターン導体１０２の第２部分１２２、発光部品４０の第１リード４３、発光部品４０のベース４２、サブマウント５５、発光チップ５１、ワイヤ４６、第２リード４４、第１導電層３１の第３パターン導体１０３、第２ビア導体４０２、第１中間導電層３４の第３中間導体３０３、第１ビア導体４０１、第１導電層３１の第９パターン導体１１０、スイッチング素子７１、第１導電層３１の第１パターン導体１０１の第５部分１０１Ｅ、およびキャパシタ７２の第２電極７２Ｂの順に電流が流れるループ状に構成される。
　（第２実施形態の効果）
　以上記述したように、第２実施形態の発光装置１０によれば、以下の効果を奏する。
　（２－１）第２実施形態の発光装置１０では、発光部品４０とスイッチング素子７１とキャパシタ７２は、Ｙ軸方向に並べられている。発光部品４０とスイッチング素子７１は、キャパシタ７２を挟むように配置されている。この第２実施形態の発光装置１０は、第１実施形態の発光装置１０と同様の効果を得ることができる。
　［第３実施形態］
　図１４から図１８を参照して、第３実施形態の発光装置１０について説明する。
　第３実施形態の発光装置１０は、第２実施形態の発光装置１０に対して、発光部品５００の構成が主に異なる。以下では、第２実施形態の発光装置１０との相違点を中心に第３実施形態を説明する。なお、第２実施形態の発光装置１０と共通する構成要素には同一符号を付し、その詳細な説明を省略する。
　図１４は、第３実施形態に係る例示的な発光装置の概略平面図である。図１５は、図１４の発光装置の中間導電層の概略平面図である。図１６は、図１４の発光装置の第２導電層の概略平面図である。図１７は、図１４の発光部品の概略平面図である。図１８は、図１７のＦ１８－Ｆ１８線に沿った発光部品の概略断面図である。
　（発光装置の全体構成）
　発光装置１０は、基板２０と、発光部品５００と、駆動回路７０と、を含む。
　駆動回路７０は、スイッチング素子７１と、１つまたは複数のキャパシタ７２と、を含む。
　（発光部品）
　図１７、図１８に示されるように、発光部品５００は、ステム４１、半導体発光素子５１０、反射素子５２０を含む。
　ステム４１は、半導体発光素子５１０を支持するものである。また、ステム４１は、半導体発光素子５１０を基板２０に電気的に接続するものである。
　ステム４１は、ベース４２、第１リード４３、第２リード４４、および絶縁材４５を含む。
　第３実施形態において、ベース４２は、ベース４２をＺ軸方向に貫通する２つの貫通孔４２Ｃを含む。貫通孔４２Ｃは、Ｚ軸方向から視て概略円形状であり、その直径は第２リード４４が挿通される大きさである。貫通孔４２Ｃは、第２リード４４をベース４２に固定するために形成されている。図１７に示すように、２つの貫通孔４２Ｃは、平面視で、ベース４２の中心を通る直線上に配置されていてよい。
　図１８に示すように、第１リード４３は、ベース４２に接続されている。
　２つの第２リード４４は、各々複数の貫通孔４２Ｃに挿通されている。第２リード４４と貫通孔４２Ｃとの間にはそれぞれ絶縁材４５が充填されている。
　半導体発光素子５１０は、ベース４２の第１面４２Ａに搭載されている。一例では、半導体発光素子５１０は、平面視で、第１リード４３と重なる位置に配置されている。
　半導体発光素子５１０は、発光チップ５１１と、サブマウント５１７と、を含む。
　発光チップ５１１は、たとえば半導体レーザチップである。サブマウント５１７は、ベース４２の第１面４２Ａに接続されている。発光チップ５１１は、サブマウント５１７により、ベース４２と電気的に接続されている。
　発光チップ５１１は、ワイヤ４６により第２リード４４と電気的に接続されている。一例では、ワイヤ４６の第１端は、発光チップ５１１に接続され、ワイヤ４６の第２端は第２リード４４の先端面４４Ｂに接続されている。ワイヤ４６は、たとえばＡｕを含む材料により構成されている。発光部品５００において、第１リード４３、ベース４２、サブマウント５１７、発光チップ５１１、ワイヤ４６、および第２リード４４によって、発光チップ５１１への電流供給経路が形成される。
　発光チップ５１１は、所定の波長帯のレーザ光を出射するレーザダイオードである。発光チップ５１１は、端面発光型レーザ素子（Edge Emitting Laser：ＥＥＬ）である。
　発光チップ５１１は、第１素子面５１２と、第１素子面５１２とは反対側の第２素子面５１３と、を含む。発光チップ５１１は、第１素子面５１２に設けられた第１電極５１４と、第２素子面５１３に設けられた第２電極５１５と、を含む。第１電極５１４はアノード電極に対応し、第２電極５１５はカソード電極に対応する。
　図１７に示されるように、発光チップ５１１は、平面視で、Ｙ軸方向に長い概略矩形状を有している。図１７、図１８に示されるように、発光チップ５１１は、レーザ光を出射する端面５１６を、ベース４２の中心に向けて配置されている。
　反射素子５２０は、ベース４２の第１面４２Ａに固定されている。反射素子５２０は、一例では光反射ミラーである。反射素子５２０は、ベース４２に固定される固定面５２１と、固定面５２１に対して所定の角度を成す反射面５２２とを含む。固定面５２１と反射面５２２とが成す角度は、４５度であってよい。反射素子５２０は、反射面５２２を発光チップ５１１の端面５１６に向けて配置されている。反射素子５２０は、発光チップ５１１から出射されたレーザ光を、ベース４２の第１面４２Ａに垂直な方向に向けて反射するように配置されている。
　反射素子５２０は、回折格子であってよい。回折格子は、反射型または透過型のいずれであってよい。反射型の回折格子は、光反射ミラーと同様に、発光チップ５１１から出射されるレーザ光を、ベース４２の第１面４２Ａに垂直な方向に向けて反射するように構成され得る。透過型の回折格子は、光の屈折によって発光チップ５１１から出射されるレーザ光を、ベース４２の第１面４２Ａに垂直な方向に出射するように構成され得る。
　（第１導電層）
　図１４に示されるように、第２パターン導体１０２の第２部分１２２は、２つの第１ランド１０２Ａを含む。第３パターン導体１０３は、１つの第２ランド１０３Ａを含む。発光部品５００の第１リード４３は、導電性接合材により第２ランド１０３Ａと電気的に接続される。発光部品５００の２つの第２リード４４は、導電性接合材により２つの第１ランド１０２Ａと電気的に接続される。これにより、発光部品５００は、第３パターン導体１０３と第２パターン導体１０２の第２部分１２２との間に電気的に接続される。
　（第１中間導電層）
　図１５に示されるように、第１中間導電層３４は、２つの第２中間導体３０２を含む。２つの第２中間導体３０２は、図１４に示される第２パターン導体１０２の第２部分１２２の２つの第１ランド１０２Ａと重なる位置に配置されている。２つの第２中間導体３０２は、第１スルーホール１０２Ｂにより図１４に示される第１ランド１０２Ａと電気的に接続されている。
　（第２導電層）
　図１６に示されるように、第２導電層３２は、２つの第２パターン導体２０２を含む。２つの第２パターン導体２０２は、図１４に示される第２パターン導体１０２の第２部分１２２の２つの第１ランド１０２Ａと重なる位置に配置されている。２つの第２パターン導体２０２は、第１スルーホール１０２Ｂにより図１４に示される第１ランド１０２Ａと電気的に接続されている。
　（第３実施形態の効果）
　以上記述したように、第３実施形態の発光装置１０によれば、以下の効果を奏する。
　（３－１）第３実施形態の発光装置１０は、端面発光型レーザ素子である発光チップ５１１をベース４２の第１面４２Ａに搭載した半導体発光素子５１０を含む。この第３実施形態の発光装置１０においても、第１実施形態の発光装置１０と同様の効果を得ることができる。
　（３－２）発光部品５００は、ベース４２に搭載された反射素子５２０を含む。反射素子５２０は、発光チップ５１１の端面５１６から出射されるレーザ光を、ベース４２の第１面４２Ａに垂直な方向に向けて反射する。したがって、基板２０の第１基板面２１に対して垂直な方向に向けてレーザ光を出射する発光装置１０を容易に得ることができる。
　（変更例）
　上記実施形態はたとえば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
　・発光部品４０，５００の構成は適宜変更されてもよい。
　図１９、図２０は、第１実施形態の発光部品４０に対する変更例の発光部品５５０を示している。発光部品５５０のベース４２は、搭載凹部５５１を含む。搭載凹部５５１は、ベース４２の第１面４２Ａに、ベース４２の第２面４２Ｂに向けて凹んでいる。搭載凹部５５１は、平面視で矩形状を有していてよい。搭載凹部５５１の平面視における形状は、円形状等の任意の形状としてもよい。搭載凹部５５１は、平面視で半導体発光素子５０の外形よりも大きい。半導体発光素子５０は、搭載凹部５５１の底面５５２に搭載されている。
　図２０に示されるように、搭載凹部５５１の深さＬ４１は、半導体発光素子５０の少なくとも一部が搭載凹部５５１内に配置されるように設定されてよい。一例では、搭載凹部５５１の深さＬ４１は、ベース４２の第１面４２Ａを基準として、半導体発光素子５０の発光チップ５１の第１電極５２Ａの高さＬ４２を、第２リード４４の先端面４４Ｂの高さＬ２１とを等しくするように設定されてよい。発光チップ５１の第１電極５２Ａの高さＬ４２は、ベース４２の第１面４２Ａから発光チップ５１の第１電極５２Ａの上面までのＺ軸方向の距離であってよい。第２リード４４の先端面４４Ｂの高さＬ２１は、ベース４２の第１面４２Ａから第２リード４４の先端面４４ＢまでのＺ軸方向の距離であってよい。
　ワイヤ４６の第１端は、発光チップ５１の第１素子面５１Ａに設けられた第１電極５２Ａと接続され、ワイヤ４６の第２端は第２リード４４の先端面４４Ｂと接続される。発光チップ５１の第１電極５２Ａの高さＬ４２と、第２リード４４の先端面４４Ｂの高さＬ２１とを等しくすることにより、ワイヤ４６の長さを短くできる。このため、半導体発光素子５０の発光チップ５１に電流を供給する電流経路における寄生インダクタンスをより低減できる。
　図１７、図１８に示される発光部品５００についても同様に、ベース４２に搭載凹部５５１が設けられてもよい。搭載凹部５５１は、底面５５２に半導体発光素子５１０が搭載される大きさを有していてよく、反射素子５２０はベース４２の第１面４２Ａに搭載されていてよい。また、搭載凹部５５１は、底面５５２に半導体発光素子５１０および反射素子５２０が搭載される大きさを有していてよい。
　図２１、図２２は、変更例の発光部品６００を示している。
　変更例の発光部品６００は、ステム６０１、半導体発光素子５１０を含む。
　ステム６０１、ヒートシンク６０２を含む。
　ヒートシンク６０２は、ベース４２の第１面４２Ａに設けられている。本実施形態において、ヒートシンク６０２は、概略扇型状に形成されている。ヒートシンク６０２は、その中心部に支持面６０３を含む。支持面６０３は、半導体発光素子５１０を搭載するために設けられている。支持面６０３は、Ｚ軸方向およびＸ軸方向に沿った平面である。ヒートシンク６０２は、たとえばＦｅを含む材料により構成されている。本実施形態において、ヒートシンク６０２は、ベース４２と一体に形成されている。
　第２リード４４は、接続部４４Ｄと端子部４４Ｃとを含む。接続部４４Ｄは、ワイヤ４６が接続される接続面４４Ｅを含む。接続面４４Ｅは、ヒートシンク６０２の支持面６０３と同様に、Ｚ軸方向およびＸ軸方向に沿った平面であってよい。
　半導体発光素子５１０は、ヒートシンク６０２の支持面６０３に搭載されている。半導体発光素子５１０は、発光チップ５１１と、サブマウント５１７と、を含む。発光チップ５１１は、所定の波長帯のレーザ光を出射するレーザダイオードである。発光チップ５１１は、端面発光型レーザ素子（ＥＥＬ）である。発光チップ５１１は、レーザ光を出射する端面５１６を、ベース４２の第１面４２Ａに垂直なＺ軸方向であり、ベース４２の第１面４２Ａとは反対側に向けて、ヒートシンク６０２に搭載されている。半導体発光素子５１０は、端面発光型レーザ素子である発光チップ５１１を含み、レーザ光をベース４２の第１面４２Ａに垂直な方向に向けて出射するように配置されている。
　このように配置された半導体発光素子５１０を含む発光部品５００を用いた発光装置についても、上記実施形態と同様に、電流経路におけるインダクタンスの低減を図ることができる。
　・駆動回路７０に含まれる部材の配置は適宜変更されてもよい。
　図２３は、変更例の発光装置１０の概略平面構造を示している。変更例の発光装置１０において、基板２０は、Ｘ軸方向の長さに対してＹ軸方向の長さが長い概略矩形状を有している。駆動回路７０のスイッチング素子７００は、第１側辺７０１に沿って配置されたゲート電極７００Ｇおよび３つのソース電極７００Ｓと、第１側辺７０１と反対側の第２側辺７０２に沿って配置された４つのドレイン電極７００Ｄと、を含む。スイッチング素子７００は、一例では、横型トランジスタチップを含む半導体パッケージとして構成されていてよい。スイッチング素子７００は、ドレイン電極７００Ｄが発光部品４０寄りに配置されるとともに、ゲート電極７００Ｇおよびソース電極７００Ｓがドレイン電極７００Ｄに対して発光部品４０とは反対側に位置するように配置されている。ゲートドライバ７６は、スイッチング素子７００のゲート電極７００Ｇに対してＹ軸方向に離隔して配置されている。
　信号入力コネクタ８３が接続される第５ランド１０６Ａおよび第６ランド１０１ＣＢは、ゲートドライバ７６よりも基板２０の第１側面２３寄りに配置されている。第５ランド１０６Ａを含む第６パターン導体１０６は、ゲートドライバ７６に向けて延びている。
　図２４は、変更例の発光装置１０の概略構造を示している。変更例の発光装置１０において、駆動回路７０のスイッチング素子７１０は、第１側辺７１１に沿って配置されたゲート電極７１０Ｇおよび３つのソース電極７１０Ｓと、第１側辺７１１と反対側の第２側辺７１２に沿って配置された４つのドレイン電極７１０Ｄと、を含む。スイッチング素子７１０は、一例では、縦型トランジスタチップを含む半導体パッケージとして構成されていてよい。スイッチング素子７１０は、ドレイン電極７１０Ｄが発光部品４０寄りに配置されるとともに、ゲート電極７１０Ｇおよびソース電極７１０Ｓがドレイン電極７１０Ｄに対して発光部品４０とは反対側に位置するように配置されている。ゲートドライバ７６は、スイッチング素子７１０のゲート電極７１０Ｇに対してＹ軸方向に離隔して配置されている。
　信号入力コネクタ８３が接続される第５ランド１０６Ａおよび第６ランド１０１ＣＢは、ゲートドライバ７６よりも基板２０の第２側面２４寄りに配置されている。信号入力コネクタ８３が接続される第５ランド１０６Ａおよび第６ランド１０１ＣＢは、一例では、Ｘ軸方向から視て、発光部品４０およびスイッチング素子７１０と重なるように配置されている。第５ランド１０６Ａを含む第６パターン導体１０６は、ゲートドライバ７６に向けて延びている。
　図２５変更例の発光装置１０の概略構造を示している。変更例の発光装置１０において、駆動回路７０のスイッチング素子７２０は、第１側辺７２１に沿って配置されたゲート電極７２０Ｇおよび２つのドレイン電極７２０Ｄと、第１側辺７２１と反対側の第２側辺７２２に沿って配置されたソース電極７２０Ｓ１および２つのドレイン電極７２０Ｄと、を含む。さらに、スイッチング素子７２０は、ゲート電極７２０Ｇとソース電極７２０Ｓ１との間に配置されたソース電極７２０Ｓ２とを含む。スイッチング素子７２０は、一例では、縦型トランジスタチップを含む半導体パッケージとして構成されていてよい。スイッチング素子７２０は、ドレイン電極７２０Ｄが発光部品４０寄りに配置されるとともに、ゲート電極７２０Ｇおよびソース電極７２０Ｓ１，７２０Ｓ２がドレイン電極７２０Ｄに対して発光部品４０とは反対側に位置するように配置されている。ゲートドライバ７６は、スイッチング素子７２０のゲート電極７２０Ｇに対してＹ軸方向に離隔し、かつ基板２０の第３側面２５寄りの位置に配置されている。
　信号入力コネクタ８３が接続される第５ランド１０６Ａおよび第６ランド１０１ＣＢは、ゲートドライバ７６よりも基板２０の第２側面２４寄りに配置されている。信号入力コネクタ８３が接続される第５ランド１０６Ａおよび第６ランド１０１ＣＢは、一例では、Ｘ軸方向から視て、発光部品４０およびスイッチング素子７１０と重なるように配置されている。第５ランド１０６Ａを含む第６パターン導体１０６は、ゲートドライバ７６に向けて延びている。
　本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。
　本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（たとえば、図１に示される構造）は、本開示で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。たとえば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
　（付記）
　本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
　（付記１）
　第１基板面（２１）と、前記第１基板面（２１）とは反対側の第２基板面（２２）と、を含み、絶縁性を有する基板（２０）と、
　前記第１基板面（２１）に設けられた第１導電層（３１）と、
　前記基板（２０）内に埋め込まれた１または複数の中間導電層（３３，３４，３５）と、
　前記第２基板面（２２）に設けられた第２導電層（３２）と、
　前記基板（２０）内に設けられ、前記第１導電層（３１）、前記１または複数の中間導電層（３３，３４，３５）、および前記第２導電層（３２）を電気的に接続する複数のビア導体（４００）と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続された発光部品（４０，５００，５１０）と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続され、前記発光部品（４０，５００，５１０）を駆動する駆動回路（７０）と、
　を含み、
　前記発光部品（４０，５００，５１０）は、
　第１面（４２Ａ）と、第１面（４２Ａ）とは反対側の第２面（４２Ｂ）と、を含むベース（４２）と、
　前記第１面（４２Ａ）の上に搭載され、前記ベース（４２）と電気的に接続された半導体発光素子（５０）と、
　前記第２面（４２Ｂ）に接続された第１リード（４３）と、
　前記ベース（４２）を貫通するとともに前記ベース（４２）と電気的に絶縁された第２リード（４４）と、
　を含み、
　前記発光部品（４０，５００，５１０）は、前記第１リード（４３）および前記第２リード（４４）によって前記第１導電層（３１）と電気的に接続されており、
　前記半導体発光素子（５０）は、前記ベース（４２）の前記第１面（４２Ａ）に接合されている、
　発光装置。
　（付記２）
　前記１または複数の中間導電層のうちの前記第１導電層（３１）に最も近い中間導電層（３４）と前記第１導電層（３１）との間の第１距離（Ｌ１１）は、前記第１基板面（２１）と前記ベース（４２）との間の第２距離（Ｌ３１）よりも短い、
　付記１に記載の発光装置。
　（付記３）
　前記第１距離（Ｌ１１）は０ｍｍより大きく０．３ｍｍ以下であり、
　前記第２距離（Ｌ３１）は０ｍｍより大きく２ｍｍ以下である、
　付記２に記載の発光装置。
　（付記４）
　前記基板（２０）は、前記第１基板面（２１）を含む第１絶縁層（２７Ａ）と、前記第２基板面（２２）を含む第２絶縁層（２７Ｂ）と、前記第１絶縁層（２７Ａ）と前記第２絶縁層（２７Ｂ）との間に配置された第３絶縁層（２７Ｃ）と、を含み、
　複数の前記中間導電層（３３）は、前記第１絶縁層（２７Ａ）と前記第３絶縁層（２７Ｃ）との間に埋め込まれた第１中間導電層（３４）と、前記第３絶縁層（２７Ｃ）と前記第２絶縁層（２７Ｂ）との間に埋め込まれた第２中間導電層（３５）と、を含み、
　前記第１距離は、前記第１導電層（３１）と前記第１中間導電層（３４）との間の距離である、
　付記２または付記３に記載の発光装置。
　（付記５）
　前記第１絶縁層（２７Ａ）は前記第３絶縁層（２７Ｃ）より薄い、
　付記４に記載の発光装置。
　（付記６）
　前記第１絶縁層（２７Ａ）の厚さは、前記第３絶縁層（２７Ｃ）の厚さの１／２以下である、
　付記４に記載の発光装置。
　（付記７）
　前記第２絶縁層（２７Ｂ）の厚さは、前記第１絶縁層（２７Ａ）の厚さと等しい、
　付記４から付記６のいずれか１つに記載の発光装置。
　（付記８）
　前記半導体発光素子（５０）は、
　前記ベース（４２）と電気的に接続されたサブマウント（５５）と、
　前記サブマウント上に配置された発光チップ（５１）と、
　を含む、
　付記１から付記７のいずれか１つに記載の発光装置。
　（付記９）
　前記発光チップ（５１）は、第１電極（５２Ａ）と、前記第１電極（５２Ａ）とは反対側に設けられた第２電極（５２Ｂ）と、を含み、
　前記第１電極（５２Ａ）は、前記第２リード（４４）と電気的に接続され、
　前記第２電極（５２Ｂ）は、前記サブマウントにより前記ベース（４２）と電気的に接続されている、
　付記８に記載の発光装置。
　（付記１０）
　前記発光チップ（５１）は、前記ベース（４２）の前記第１面（４２Ａ）と交差する方向に光を出射するように構成される面発光型レーザ素子である、
　付記９に記載の発光装置。
　（付記１１）
　前記発光チップは、フォトニック結晶面発光レーザ素子または垂直共振器型面発光レーザ素子である、
　付記１０に記載の発光装置。
　（付記１２）
　前記ベース（４２）は、前記第１面（４２Ａ）に、前記第２面（４２Ｂ）に向け凹む搭載凹部（５５１）を含み、
　前記半導体発光素子（５０）は、前記搭載凹部（５５１）の底面（５５２）に接続されている、
　付記９から付記１１のいずれか１つに記載の発光装置。
　（付記１３）
　前記発光チップ（５５１）は、端面発光型レーザ素子であり、
　前記発光部品（５００）は、前記ベース（４２）の前記第１面（４２Ａ）に設けられ、前記端面発光型レーザ素子から出射される光を反射するように構成される反射素子（５２０）を含む、
　付記９に記載の発光装置。
　（付記１４）
　前記反射素子（５２０）は、光反射ミラーまたは回折格子である、
　付記１３に記載の発光装置。
　（付記１５）
　前記ベース（４２）は、前記第１面（４２Ａ）に、前記第２面（４２Ｂ）に向け凹む搭載凹部（５５１）を含み、
　前記半導体発光素子（５０）は、前記搭載凹部（５５１）の底面（５５２）に搭載され、
　前記反射素子（５２０）は、前記第１面（４２Ａ）に搭載されている、
　付記１３または付記１４に記載の発光装置。
　（付記１６）
　前記ベース（４２）は、前記第１面（４２Ａ）に、前記第２面（４２Ｂ）に向け凹む搭載凹部（５５１）を含み、
　前記半導体発光素子（５０）および前記反射素子（５２０）は、前記搭載凹部（５５１）の底面に搭載されている、
　付記１３または付記１４に記載の発光装置。
　（付記１７）
　前記搭載凹部（５５１）は、前記第１面（４２Ａ）から前記第２リード（４４）の先端までの高さと、前記第１面（４２Ａ）から前記第１電極までの高さとを等しくするように構成されている、
　付記１２、付記１５、および付記１６のいずれか１つに記載の発光装置。
　（付記１８）
　前記ベース（４２）の前記第１面（４２Ａ）から前記第２リード（４４）の先端までの高さは、前記ベース（４２）の前記第１面（４２Ａ）から前記発光チップの前記第１電極までの高さより低い、
　付記９から付記１６のいずれか１つに記載の発光装置。
　（付記１９）
　前記ベース（４２）の前記第１面（４２Ａ）から前記第２リード（４４）の先端までの高さは、前記ベース（４２）の前記第１面（４２Ａ）から前記発光チップの前記第１電極までの高さと等しい、
　付記９から付記１６のいずれか１つに記載の発光装置。
　（付記２０）
　前記ベース（４２）の前記第１面（４２Ａ）から前記第２リード（４４）の先端までの高さは、前記ベース（４２）の前記第１面（４２Ａ）から前記発光チップの前記第１電極の高さより高い、
　付記９から付記１６のいずれか１つに記載の発光装置。
　（付記２１）
　前記第２リード（４４）と前記半導体発光素子（５０）とを電気的に接続するワイヤ（４６）を含む、
　付記１から付記２０のいずれか１つに記載の発光装置。
　（付記２２）
　前記第２リード（４４）は、前記ベース（４２）の前記第１面（４２Ａ）から突出しており、
　前記ワイヤ（４６）は、前記第２リード（４４）の先端面に接続されている、
　付記２１に記載の発光装置。
　（付記２３）
　前記発光部品（４０，５００）は、複数の前記第２リード（４４）と、前記半導体発光素子（５０）と複数の前記第２リード（４４）とを電気的に接続する複数の前記ワイヤ（４６）と、を含む、
　付記２１または付記２２に記載の発光装置。
　（付記２４）
　前記発光部品（４０，５００）は、前記ベース（４２）の前記第１面（４２Ａ）に固定され、前記半導体発光素子（５０）を覆うカバー（４７）を含み、
　前記カバー（４７）は、前記半導体発光素子（５０）から出射される光が通過するように構成される窓部（４７Ｄ）を含む、
　付記１から付記２３のいずれか１つに記載の発光装置。
　（付記２５）
　前記発光部品（４０，５００）は、前記半導体発光素子（５０）から出射される光に対する透光性を有し、前記窓部（４７Ｄ）を塞ぐ窓部材（４８）を含む、
　付記２４に記載の発光装置。
　（付記２６）
　前記駆動回路（７０）は、スイッチング素子（７１）とキャパシタ（７２）とを含み、
　前記基板（２０）の厚さ方向から視た平面視において、前記発光部品と前記スイッチング素子（７１）と前記キャパシタ（７２）は第１方向に並んでおり、且つ前記スイッチング素子（７１）と前記キャパシタ（７２）は、前記発光部品を挟むように配置されている、
　付記１から付記２５のいずれか１つに記載の発光装置。
　（付記２７）
　前記複数のビア導体は、複数の第１ビア導体（４０１）および複数の第２ビア導体（４０２）を含み、
　前記複数の第１ビア導体（４０１）は、前記キャパシタ（７２）に対して前記発光部品（４０）とは反対側に配置され、
　前記複数の第２ビア導体（４０２）は、前記スイッチング素子（７１）に対して前記発光部品（４０）とは反対側に配置されている、
　付記２６に記載の発光装置。
　（付記２８）
　前記駆動回路（７０）は、スイッチング素子（７１）とキャパシタ（７２）とを含み、
　前記基板（２０）の厚さ方向から視た平面視において、前記発光部品と前記スイッチング素子（７１）と前記キャパシタ（７２）は第１方向に並んでおり、且つ前記発光部品と前記スイッチング素子（７１）は、前記キャパシタ（７２）を挟むように配置されている、
　付記１から付記２５のいずれか１つに記載の発光装置。
　（付記２９）
　前記複数のビア導体は、複数の第１ビア導体（４０１）および複数の第２ビア導体（４０２）を含み、
　前記複数の第１ビア導体（４０１）は、前記スイッチング素子（７１）に対して前記キャパシタ（７２）とは反対側に配置され、
　前記複数の第２ビア導体（４０２）は、前記発光部品に対して前記キャパシタ（７２）とは反対側に配置されている、
　付記２８に記載の発光装置。
　（付記３０）
　前記複数の第１ビア導体（４０１）は、前記第１方向と交差する第２方向に沿って並べられたビア列を構成している、
　付記２７または付記２９に記載の発光装置。
　（付記３１）
　前記複数の第２ビア導体（４０２）は、前記第１方向と交差する第２方向に沿って並べられたビア列を構成している、
　付記２７または付記２９に記載の発光装置。
　（付記３２）
　前記駆動回路（７０）は、前記スイッチング素子（７１）を駆動するゲートドライバをさらに含む、
　付記２６から付記３１のいずれか１つに記載の発光装置。
　（付記３３）
　前記ゲートドライバは、前記スイッチング素子（７１）に対して前記第１方向と交差する第２方向に前記スイッチング素子（７１）と離隔して配置されている、
　付記３２に記載の発光装置。
　（付記３４）
　前記駆動回路（７０）は、前記発光部品に対して逆並列に接続された保護ダイオードをさらに含む、
　付記２６から付記３３のいずれか１つに記載の発光装置。
　（付記３５）
　前記保護ダイオードは、前記発光部品に対して前記第１方向と交差する第２方向に前記発光部品から離隔して配置されている、
　付記３４に記載の発光装置。
　（付記３６）
　前記基板（２０）は、ガラスエポキシ樹脂、セラミック、およびシリコンのうちのいずれか一つによって形成されている、
　付記１から付記３５のいずれか１つに記載の発光装置。
　（付記３７）
　第１基板面（２１）と、前記第１基板面（２１）とは反対側の第２基板面（２２）と、を含み、絶縁性を有する基板（２０）と、
　前記第１基板面（２１）に設けられた第１導電層（３１）と、
　前記基板（２０）内に埋め込まれた１または複数の中間導電層と、
　前記第２基板面（２２）に設けられた第２導電層（３２）と、
　前記基板（２０）内に設けられ、前記第１導電層（３１）、前記１または複数の中間導電層、および前記第２導電層（３２）を電気的に接続する複数のビア導体と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続された発光部品と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続され、前記発光部品を駆動する駆動回路（７０）と、
　を含み、
　前記発光部品は、
　第１面（４２Ａ）と、第１面（４２Ａ）とは反対側の第２面（４２Ｂ）と、を含むベース（４２）と、
　前記ベース（４２）の前記第１面（４２Ａ）から立設され、前記第１面（４２Ａ）と交差する搭載面を含むヒートシンクと、
　端面発光型レーザ素子であり、前記搭載面に接合された半導体発光素子（５０）と、
　前記第２面（４２Ｂ）に接続された第１リード（４３）と、
　前記ベース（４２）を貫通するとともに前記ベース（４２）と電気的に絶縁された第２リード（４４）と、
　を含み、
　前記発光部品は、前記第１リード（４３）および前記第２リード（４４）によって前記第１導電層（３１）と電気的に接続されている、
　発光装置。
　（付記３８）
　第１基板面（２１）と、前記第１基板面（２１）とは反対側の第２基板面（２２）と、を含み、絶縁性を有する基板（２０）と、
　前記第１基板面（２１）に設けられた第１導電層（３１）と、
　前記基板（２０）内に埋め込まれた１または複数の中間導電層と、
　前記第２基板面（２２）に設けられた第２導電層（３２）と、
　前記基板（２０）内に設けられ、前記第１導電層（３１）、前記１または複数の中間導電層、および前記第２導電層（３２）を電気的に接続する複数のビア導体と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続された発光部品と、
　前記第１基板面（２１）に搭載され、前記第１導電層（３１）と電気的に接続され、前記発光部品を駆動する駆動回路（７０）と、
　を含み、
　前記発光部品は、
　第１面（４２Ａ）と、第１面（４２Ａ）とは反対側の第２面（４２Ｂ）と、を含むベース（４２）と、
　前記第１面（４２Ａ）の上に搭載され、前記ベース（４２）と電気的に接続された半導体発光素子（５０）と、
　前記第２面（４２Ｂ）に接続された第１リード（４３）と、
　前記ベース（４２）を貫通するとともに前記ベース（４２）と電気的に絶縁された第２リード（４４）と、
　を含み、
　前記発光部品は、前記第１リード（４３）および前記第２リード（４４）によって前記第１導電層（３１）と電気的に接続されており、
　前記１または複数の中間導電層のうちの前記第１導電層（３１）に最も近い中間導電層と前記第１導電層（３１）との間の第１距離は、前記第１基板面（２１）と前記ベース（４２）との間の第２距離よりも短い、
　発光装置。
　以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
　１０　発光装置
　２０　基板
　２１　第１基板面
　２２　第２基板面
　２３　第１側面
　２４　第２側面
　２５　第３側面
　２６　第４側面
　２７Ａ～２７Ｃ　第１～第３絶縁層
　２８　貫通孔
　３１　第１導電層
　３２　第２導電層
　３３　中間導電層
　３４　第１中間導電層
　３５　第２中間導電層
　３７Ａ　第１レジスト層
　３７Ｂ　第２レジスト層
　４０　発光部品
　４１　ステム
　４２　ベース
　４２Ａ　第１面
　４２Ｂ　第２面
　４２Ｃ　貫通孔
　４３　第１リード
　４３Ａ　接続部
　４３Ｂ　接続面
　４３Ｃ　端子部
　４４　第２リード
　４４Ａ　接続部
　４４Ｂ　先端面
　４４Ｃ　端子部
　４４Ｄ　接続部
　４４Ｅ　接続面
　４５　絶縁材
　４６　ワイヤ
　４７　カバー
　４７Ｄ　窓部
　４８　窓部材
　５０　半導体発光素子
　５１　発光チップ
　５１Ａ　第１素子面
　５１Ｂ　第２素子面
　５２Ａ　第１電極
　５２Ｂ　第２電極
　５３　発光領域
　５５　サブマウント
　５６　表面接合部
　７０　駆動回路
　７１　スイッチング素子
　７１Ａ　第１素子面
　７１Ｂ　第２素子面
　７１Ｄ　ドレイン電極
　７１Ｇ　ゲート電極
　７１Ｓ　ソース電極
　７２　キャパシタ
　７２Ａ　第１電極
　７２Ｂ　第２電極
　７３　保護ダイオード
　７３Ａ　アノード電極
　７３Ｂ　カソード電極
　７４　電流制限抵抗
　７５　キャパシタ
　７６　ゲートドライバ
　１０１～１０８　第１～第８パターン導体
　１１０　第９パターン導体
　２０１～２０７　第１～第７パターン導体
　３０１～３０６　第１～第６中間導体
　４００　ビア導体
　４０１～４０４　第１～第４ビア導体
　５００　発光部品
　５１０　半導体発光素子
　５１１　発光チップ
　５１４　第１電極
　５１５　第２電極
　５１６　端面
　５１７　サブマウント
　５２０　反射素子
　５５０　発光部品
　５５１　搭載凹部
　５５２　底面
　６００　発光部品
　６０１　ステム
　６０２　ヒートシンク
　７００，７１０，７２０　スイッチング素子
　８００　発光システム
　８０１　直流電源
　８０２　制御電源
　８０３　パルスジェネレータ
　ＣＰ１，ＣＰ２　電流経路
　Ｌ１１，Ｌ１２，Ｌ１３　距離
　Ｌ２１，Ｌ２２　高さ
　Ｌ３１　距離
　Ｌ４１　深さ
　Ｌ４２　高さ

Claims (20)

  1. 　第１基板面と、前記第１基板面とは反対側の第２基板面と、を含み、絶縁性を有する基板と、
    　前記第１基板面に設けられた第１導電層と、
    　前記基板内に埋め込まれた１または複数の中間導電層と、
    　前記第２基板面に設けられた第２導電層と、
    　前記基板内に設けられ、前記第１導電層、前記１または複数の中間導電層、および前記第２導電層を電気的に接続する複数のビア導体と、
    　前記第１基板面に搭載され、前記第１導電層と電気的に接続された発光部品と、
    　前記第１基板面に搭載され、前記第１導電層と電気的に接続され、前記発光部品を駆動する駆動回路と、
    　を含み、
    　前記発光部品は、
    　第１面と、第１面とは反対側の第２面と、を含むベースと、
    　前記第１面の上に搭載され、前記ベースと電気的に接続された半導体発光素子と、
    　前記第２面に接続された第１リードと、
    　前記ベースを貫通するとともに前記ベースと電気的に絶縁された第２リードと、
    　を含み、
    　前記発光部品は、前記第１リードおよび前記第２リードによって前記第１導電層と電気的に接続されており、
    　前記半導体発光素子は、前記ベースの前記第１面に接合されている、
    　発光装置。
  2. 　前記１または複数の中間導電層のうちの前記第１導電層に最も近い中間導電層と前記第１導電層との間の第１距離は、前記第１基板面と前記ベースとの間の第２距離よりも短い、
    　請求項１に記載の発光装置。
  3. 　前記第１距離は０ｍｍより大きく０．３ｍｍ以下であり、
    　前記第２距離は０ｍｍより大きく２ｍｍ以下である、
    　請求項２に記載の発光装置。
  4. 　前記基板は、前記第１基板面を含む第１絶縁層と、前記第２基板面を含む第２絶縁層と、前記第１絶縁層と前記第２絶縁層との間に配置された第３絶縁層と、を含み、
    　複数の前記中間導電層は、前記第１絶縁層と前記第３絶縁層との間に埋め込まれた第１中間導電層と、前記第３絶縁層と前記第２絶縁層との間に埋め込まれた第２中間導電層と、を含み、
    　前記第１距離は、前記第１導電層と前記第１中間導電層との間の距離である、
    　請求項２または３に記載の発光装置。
  5. 　前記第１絶縁層は前記第３絶縁層より薄い、
    　請求項４に記載の発光装置。
  6. 　前記第１絶縁層の厚さは、前記第３絶縁層の厚さの１／２以下である、
    　請求項４に記載の発光装置。
  7. 　前記第２絶縁層の厚さは、前記第１絶縁層の厚さと等しい、
    　請求項４～６のいずれか一項に記載の発光装置。
  8. 　前記半導体発光素子は、
    　前記ベースと電気的に接続されたサブマウントと、
    　前記サブマウント上に配置された発光チップと、
    　を含む、
    　請求項１～７のいずれか一項に記載の発光装置。
  9. 　前記発光チップは、第１電極と、前記第１電極とは反対側に設けられた第２電極と、を含み、
    　前記第１電極は、前記第２リードと電気的に接続され、
    　前記第２電極は、前記サブマウントにより前記ベースと電気的に接続されている、
    　請求項８に記載の発光装置。
  10. 　前記発光チップは、前記ベースの前記第１面と交差する方向に光を出射するように構成される面発光型レーザ素子である、
    　請求項９に記載の発光装置。
  11. 　前記発光チップは、フォトニック結晶面発光レーザ素子または垂直共振器型面発光レーザ素子である、
    　請求項１０に記載の発光装置。
  12. 　前記ベースは、前記第１面に、前記第２面に向け凹む搭載凹部を含み、
    　前記半導体発光素子は、前記搭載凹部の底面に接続されている、
    　請求項９～１１のいずれか一項に記載の発光装置。
  13. 　前記発光チップは、端面発光型レーザ素子であり、
    　前記発光部品は、前記ベースの前記第１面に設けられ、前記端面発光型レーザ素子から出射される光を反射するように構成される反射素子を含む、
    　請求項９に記載の発光装置。
  14. 　前記反射素子は、光反射ミラーまたは回折格子である、
    　請求項１３に記載の発光装置。
  15. 　前記ベースは、前記第１面に、前記第２面に向け凹む搭載凹部を含み、
    　前記半導体発光素子は、前記搭載凹部の底面に搭載され、
    　前記反射素子は、前記第１面に搭載されている、
    　請求項１３または１４に記載の発光装置。
  16. 　前記ベースは、前記第１面に、前記第２面に向け凹む搭載凹部を含み、
    　前記半導体発光素子および前記反射素子は、前記搭載凹部の底面に搭載されている、
    　請求項１３または１４に記載の発光装置。
  17. 　前記ベースの前記第１面から前記第２リードの先端までの高さは、前記ベースの前記第１面から前記発光チップの前記第１電極までの高さより低い、
    　請求項９～１６のいずれか一項に記載の発光装置。
  18. 　前記第２リードと前記半導体発光素子とを電気的に接続するワイヤを含む、
    　請求項１～１７のいずれか一項に記載の発光装置。
  19. 　前記第２リードは、前記ベースの前記第１面から突出しており、
    　前記ワイヤは、前記第２リードの先端面に接続されている、
    　請求項１８に記載の発光装置。
  20. 　前記発光部品は、複数の前記第２リードと、前記半導体発光素子と複数の前記第２リードとを電気的に接続する複数の前記ワイヤと、を含む、
    　請求項１８または１９に記載の発光装置。
PCT/JP2025/013434 2024-04-11 2025-04-01 発光装置 Pending WO2025216136A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-063990 2024-04-11
JP2024063990 2024-04-11

Publications (1)

Publication Number Publication Date
WO2025216136A1 true WO2025216136A1 (ja) 2025-10-16

Family

ID=97350470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/013434 Pending WO2025216136A1 (ja) 2024-04-11 2025-04-01 発光装置

Country Status (1)

Country Link
WO (1) WO2025216136A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174820A (ja) * 2020-04-21 2021-11-01 ローム株式会社 半導体発光装置
WO2023100887A1 (ja) * 2021-11-30 2023-06-08 ローム株式会社 半導体発光装置および半導体発光ユニット
WO2023229021A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 半導体発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174820A (ja) * 2020-04-21 2021-11-01 ローム株式会社 半導体発光装置
WO2023100887A1 (ja) * 2021-11-30 2023-06-08 ローム株式会社 半導体発光装置および半導体発光ユニット
WO2023229021A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 半導体発光装置

Similar Documents

Publication Publication Date Title
JP7783528B2 (ja) 発光装置、及び、基部
US7026655B2 (en) Light-transmitting module containing an driving device in a package
KR101619832B1 (ko) 발광다이오드 패키지, 이를 구비한 발광다이오드 패키지 모듈과 그 제조 방법, 및 이를 구비한 헤드 램프 모듈과 그 제어 방법
US20240396295A1 (en) Semiconductor laser device
JP7642379B2 (ja) 半導体発光装置
US12255191B2 (en) Semiconductor device
CN111566882B (zh) 半导体激光装置
US20240313501A1 (en) Semiconductor light emitting device and semiconductor light emitting unit
JP4127763B2 (ja) 半導体装置
JP2020194959A (ja) 半導体装置
US20160020577A1 (en) Semiconductor laser device
WO2025216136A1 (ja) 発光装置
US20250239555A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2022060630A (ja) 半導体レーザ素子、半導体レーザユニット、半導体レーザ装置
JP7329519B2 (ja) 半導体レーザ装置
JP7628993B2 (ja) Ｖｃｓｅｌモジュール
US20230187595A1 (en) Semiconductor light emitting device
WO2023229021A1 (ja) 半導体発光装置
JP7790949B2 (ja) 半導体発光装置
US20220029079A1 (en) Light emitting element and light emitting device
WO2026048696A1 (ja) 発光装置
JP2025099275A (ja) 半導体発光装置
JP2008211131A (ja) 発光部品およびその製造法
US12593552B2 (en) Semiconductor light emitting device
US20260095019A1 (en) Light-emitting module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25786418

Country of ref document: EP

Kind code of ref document: A1