WO2025206341A1 - はんだペースト、はんだ接合体、および、はんだ接合体の製造方法 - Google Patents

Abstract

このはんだペーストは、はんだ粉末と、スペーサーと、を含有し、前記スペーサーの含有量が１質量％以下とされており、前記スペーサーは、溶融温度が前記はんだ粉末の溶融温度よりも高く、前記はんだ粉末の融点＋２０℃の温度で５分間加熱してもはんだに溶解せず、前記スペーサーが円柱状またはチューブ状をなしており、前記スペーサーの平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされている。

Description

はんだペースト、はんだ接合体、および、はんだ接合体の製造方法

　本発明は、はんだ粉末を含むはんだペースト、第一部材と第二部材とがはんだ層を介して接合されたはんだ接合体、および、はんだ接合体の製造方法に関するものである。
　本願は、２０２４年３月２９日に、日本に出願された特願２０２４－０５５３３２号に基づき優先権を主張し、その内容をここに援用する。

　例えば、ＬＥＤやパワーモジュールといった各種デバイスにおいては、回路基板の上に半導体素子等の電子部品が接合された構造とされている。
　半導体素子等の電子部品を回路基板上に接合する際には、例えば特許文献１，２に示すように、はんだ材を用いた方法が広く使用されている。

　ここで、電子部品が、広い面積を有する半導体チップ、高発熱を生じるパワー半導体、複数の電気接続部を有するフリップチップ実装式のチップである場合には、電子部品と基板との間のはんだ層の厚さがばらついて、電子部品と基板との間の距離を一定にすることが困難であった。
　はんだ層の厚さがばらついて電子部品が傾斜して基板に接合されると、電子部品であるチップ内において熱抵抗変化が生じ、期待した放熱性が得られない問題があった。また、電子部品が高輝度のＬＥＤである場合には、ＬＥＤからの発光角度が期待した角度にならない問題があった。

　そこで、例えば特許文献３には、はんだ付けの温度で溶融しない直径が１～３００μｍの真球度が０．９０以上のＮｉボールを使用したはんだペーストが開示されている。特許文献１においては、Ｎｉボールを半導体素子の電極等に実装した際のセルフアライメント性を確保できると共に、Ｎｉボールははんだ付けの温度で溶融しないため、はんだ継手における高さのばらつきを抑制できる旨が記載されている。

特開２０００－２７１７８２号公報 特開２０２１－０１０１５２号公報 日本特許第５５８５７５２号公報

　しかし、特許文献３においては、はんだ付けの温度で溶融しない直径が１～３００μｍの真球度が０．９０以上であるＮｉボールを使用したはんだペーストの記載はあるが、Ｎｉボールがどの程度の割合ではんだペーストに含有されているか等の詳細については開示されていなかった。特に、Ｎｉボールの集合体であるＮｉパウダの場合、Ｎｉパウダをどの程度の割合ではんだペーストに含有させるか開示されていなかった。このため、はんだ層におけるＮｉボールによる電子部品の傾斜を抑制する効果を十分に得ることができないおそれがあった。
　また、電子部品の傾斜を抑制する効果を得るために、Ｎｉボールの含有量を多くした場合には、はんだ層にボイドが形成されやすくなり、電子部品から発生する熱をはんだ層を介して基板側に効率良く伝達することができなくなるおそれがあった。

　この発明は、前述した事情に鑑みてなされたものであって、部材同士を接合する際に形成されるはんだ層の厚さを均一にすることができ、かつ、はんだ層におけるボイドの発生を抑制可能なはんだペースト、第一部材と第二部材とが均一な厚さでボイドの少ないはんだ層を介して接合されたはんだ接合体、および、はんだ接合体の製造方法を提供することを目的とする。

　上記課題を解決するために、本発明の態様１のはんだペーストは、はんだ粉末と、スペーサーと、を含有し、前記スペーサーの含有量が１質量％以下とされており、前記スペーサーは、溶融温度が前記はんだ粉末の溶融温度よりも高く、前記はんだ粉末の融点＋２０℃の温度で５分間加熱してもはんだに溶解せず、前記スペーサーが円柱状またはチューブ状をなしており、前記スペーサーの平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされていることを特徴としている。

　本発明の態様１のはんだペーストによれば、溶融温度が前記はんだ粉末の溶融温度よりも高く、前記はんだ粉末の融点＋２０℃の温度で５分間加熱してもはんだに溶解しないスペーサーを含有しており、前記スペーサーの平均直径Ｄａと直径の標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされているので、はんだペーストを塗布して加熱することで形成されたはんだ層の厚さを均一化することが可能となる。
　そして、前記スペーサーの含有量が１質量％以下とされているので、はんだ層中にボイドが形成されることを抑制できる。
　また、前記スペーサーが円柱状またはチューブ状をなしていることから、長手方向での直径のばらつきが少ない円柱素材およびチューブ素材を切断することにより、前記スペーサーの平均直径Ｄａと直径の標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａを小さく抑えることができる。また、スペーサーの含有量を少なく抑えることができ、はんだ層におけるボイドの発生を抑制することが可能となる。

　本発明の態様２のはんだペーストは、本発明の態様１のはんだペーストにおいて、前記スペーサーの平均直径Ｄａが１μｍ以上３００μｍ以下の範囲内とされていることを特徴としている。
　本発明の態様２のはんだペーストによれば、前記スペーサーの平均直径Ｄａが１μｍ以上３００μｍ以下の範囲内とされているので、はんだ層の厚さを１μｍ以上３００μｍ以下の範囲内で均一に形成することができる。

　本発明の態様３のはんだ接合体は、第一部材と、第二部材と、はんだ層とを有し、前記第一部材と前記第二部材とが前記はんだ層を介して接合され、前記はんだ層には、溶融温度が前記はんだ層の溶融温度よりも高く、前記はんだ層の融点＋２０℃の温度で５分間加熱しても溶解しないスペーサーが分散しており、前記スペーサーが円柱状またはチューブ状をなしており、前記スペーサーの平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされており、前記はんだ層中の前記スペーサーの含有量が１質量％以下とされており、前記第一部材の接合面に対する前記第二部材の接合面の傾き角度が１．０°未満であるとともに、前記はんだ層のボイド率が２０％以下であることを特徴としている。

　本発明の態様３のはんだ接合体によれば、前記はんだ層に、溶融温度が前記はんだ層の溶融温度よりも高く、前記はんだ層の融点＋２０℃の温度で５分間加熱しても溶解しないスペーサーが分散しているので、はんだ層の厚さを均一に形成することができ、前記第一部材の接合面に対する前記第二部材の接合面の傾き角度を１．０°未満とすることができる。また、前記はんだ層のボイド率が２０％以下とされているので、はんだ層を介して第一部材と第二部材との間の熱の伝達を安定して行うことができる。

　本発明の態様４のはんだ接合体は、本発明の態様３のはんだ接合体において、前記スペーサーの平均高さが１μｍ以上３００μｍ以下の範囲内とされていることを特徴としている。
　本発明の態様４のはんだ接合体によれば、前記スペーサーの平均高さが１μｍ以上３００μｍ以下の範囲内とされているので、はんだ層の厚さが１μｍ以上３００μｍ以下の範囲内となり、第一部材と第二部材との距離を一定とすることができる。

　本発明の態様５のはんだ接合体は、本発明の態様３または態様４のはんだ接合体において、前記第一部材が回路基板とされ、前記第二部材が半導体素子とされていることを特徴としている。
　本発明の態様５のはんだ接合体によれば、前記第一部材が回路基板とされ、前記第二部材が半導体素子とされているので、半導体素子と回路基板とが傾いて接合されることが抑制されるとともに、半導体素子で発生した熱をはんだ層を介して回路基板側への効率的に伝達することができ、性能の安定した半導体デバイスを構成することが可能となる。

　本発明の態様６のはんだ接合体の製造方法は、第一部材と第二部材とがはんだ層を介して接合されたはんだ接合体の製造方法であって、前記第一部材の接合面および前記第二部材の接合面のいずれか一方又は両方に態様１または態様２のはんだペーストを塗布するペースト塗布工程と、塗布した前記はんだペーストを介して前記第一部材と前記第二部材とを積層する積層工程と、前記はんだペーストを介して積層した前記第一部材および前記第二部材を熱処理してはんだ層を形成し、前記第一部材と前記第二部材とを前記はんだ層を介して接合するはんだ接合工程と、を有しており、前記はんだ接合工程における加熱温度が、前記はんだ粉末の溶融温度以上、かつ、前記スペーサーの溶融温度未満であることを特徴としている。

　本発明の態様６のはんだ接合体の製造方法によれば、本発明の態様１または態様２のはんだペーストを用いているので、はんだ接合工程において、はんだ粉末の溶融物の中にスペーサーが分散することになり、このスペーサーによってはんだ層の厚さを規定することができる。また、スペーサーの含有量が少ないはんだペーストを用いているので、はんだ層におけるボイドの発生を抑制することができる。

　本発明の態様によれば、部材同士を接合する際に形成されるはんだ層の厚さを均一にすることができ、かつ、はんだ層におけるボイドの発生を抑制可能なはんだペースト、第一部材と第二部材とが均一な厚さでボイドの少ないはんだ層を介して接合されたはんだ接合体、および、はんだ接合体の製造方法を提供することが可能となる。

本発明の一実施形態に係るはんだ接合体の概略説明図である。 本発明の一実施形態に係るはんだ層の拡大説明図である。 本発明の一実施形態に係るはんだペーストおよびはんだ接合体のはんだ層に含まれるスペーサーの概略説明図である。 本発明の一実施形態に係るはんだ接合体の製造方法を示すフロー図である。

　以下に、本発明の実施形態であるはんだペースト、はんだ接合体、および、はんだ接合体の製造方法について、図面を参照して説明する。

　本実施形態に係るはんだ接合体１０は、図１に示すように、第一部材１１と、第二部材１２と、はんだ層２０とを有し、第一部材１１と第二部材１２とが、はんだ層２０を介して接合されたものである。本実施形態では、はんだ接合体１０は、回路基板（第一部材１１）と半導体素子（第二部材１２）とが、はんだ層２０を介して接合された半導体デバイスとされている。

　ここで、回路基板（第一部材１１）は、例えば、銅又は銅合金、アルミニウム又はアルミニウム合金、鉄又は鉄合金、窒化アルミニウム等の熱伝導性に優れた物質で構成されており、本実施形態では、鉄合金（コバール）で構成されたものとされている。なお、回路基板（第一部材１１）の接合面には、はんだとの濡れを確保するためＡｕ等の膜が成膜されていることが好ましい。
　また、半導体素子（第二部材１２）の接合面には、はんだとの濡れを確保するためＡｕ等の膜が成膜されていることが好ましい。

　はんだ層２０は、本実施形態であるはんだペーストによって形成されており、図２に示すように、はんだ層２０の内部には、スペーサー２１が分散している。
　ここで、本実施形態においては、スペーサー２１は、図３に示すように、円柱状またはチューブ状をなしている。

　以下に、本実施形態であるはんだペーストについて説明する。本実施形態であるはんだペーストは、はんだ粉末と、スペーサー２１と、を含有している。
　本実施形態においては、はんだペーストにおけるスペーサー２１の含有量が１質量％以下とされている。
　なお、スペーサー２１の含有量の上限は０．５質量％以下であることが好ましい。一方、スペーサー２１の含有量の下限は０．０１質量％以上であることが好ましく、０．１質量％以上であることがさらに好ましい。

　はんだ粉末は、接合する第一部材１１および第二部材１２の接合面の材質に応じて、適宜選択される。
　本実施形態において、回路基板（第一部材１１）の接合面、および、半導体素子（第二部材１２）の接合面が貴金属（Ａｕ）で構成されている場合には、はんだ粉末としては、例えば、Ｓｎ－Ａｇ－Ｃｕ系はんだ、Ａｕ－Ｓｎ系はんだ、Ｓｎ－Ｃｕ系はんだ、等を適用することができる。
　本実施形態では、はんだ粉末は、Ｓｎの含有量が１０ｍａｓｓ％以上８０ｍａｓｓ％以下とされ、残部がＡｕおよび不可避不純物とされたＡｕ－Ｓｎはんだとされている。
　なお、はんだ粉末の平均粒径は、１μｍ以上３００μｍ以下の範囲内とされていることが好ましい。

　スペーサー２１は、溶融温度がはんだ粉末の溶融温度よりも高く、はんだ粉末の融点＋２０℃の温度で５分間加熱しても溶解しない材質で構成されている。ここで、スペーサー２１を構成する材質としては、例えば、Ｃｕ，Ａｇ，Ａｕ，Ｎｉ，Ｐｔ，Ｐｄ，Ｗ，及び、これらの金属を異種材料の表面にコーティングした複合体、等が挙げられる。
　本実施形態では、はんだ粉末が上述のＡｕ－Ｓｎはんだとされていることから、スペーサー２１は、はんだ粉末（Ａｕ－Ｓｎはんだ）の溶融温度（２８０℃）よりも溶融温度が高いものとされている。

　そして、図３に示すように、本実施形態においては、スペーサー２１は、円柱状またはチューブ状をなしており、スペーサー２１の平均直径Ｄａ（直径Ｄの平均値）と直径Ｄの標準偏差σから算出されるスペーサー２１の直径ばらつきσ／Ｄａが６．０％以下とされている。なお、直径ばらつきσ／Ｄａは、２．０％以下であることがさらに好ましい。また直径ばらつきσ／Ｄａは、０％以上でもよく、１．０％以上でもよく、１．５％以上でもよい。
　ここで、円柱状またはチューブ状をなすスペーサー２１の直径Ｄは、円柱またはチューブの長さ方向に直交する切断面において、１つのスペーサー内のもっとも離れた２点の距離である。

　また、本実施形態においては、スペーサー２１の平均直径Ｄａは、１μｍ以上３００μｍ以下の範囲内とされていることが好ましく、１μｍ以上１００μｍ以下の範囲内とされていることがより好ましい。
　さらに、本実施形態においては、スペーサー２１のアスペクト比（平均直径Ｄａと平均長さＬとの比）Ｌ／Ｄａが１以上５０以下であることが好ましい。

　さらに、スペーサー２１は、その表面がはんだ粉末の溶融物との濡れ性が良い材質とされていることが好ましい。
　本実施形態では、はんだ粉末が上述のＡｕ－Ｓｎはんだとされていることから、スペーサー２１の少なくとも表面は、Ｎｉ、Ｃｕから選択される一種または二種からなる金属材料で構成されていることが好ましい。

　次に、本実施形態である半導体デバイス（はんだ接合体１０）の製造方法について、図４のフロー図を参照して説明する。

（ペースト塗布工程Ｓ０１）
　まず、回路基板（第一部材１１）の接合面および半導体素子（第二部材１２）の接合面のいずれか一方又は両方に、本実施形態であるはんだペーストを塗布する。なお、はんだペーストの塗布方法は特に限定されないが、例えば、メタルマスク法、スクリーン印刷法、ディスペンス法等を適用することができる。

（積層工程Ｓ０２）
　上述のように塗布したはんだペーストを介して、回路基板（第一部材１１）と半導体素子（第二部材１２）を積層する。

（はんだ接合工程Ｓ０３）
　はんだペーストを介して積層した回路基板（第一部材１１）と半導体素子（第二部材１２）に対して加熱処理を行う。なお、この加熱処理時における加熱温度は、はんだ粉末の溶融温度以上、かつ、スペーサー２１の溶融温度未満に設定する。

　溶融したはんだペーストを凝固することにより、はんだ層２０が形成され、回路基板（第一部材１１）と半導体素子（第二部材１２）とがはんだ層２０を介して接合される。
　ここで、はんだ粉末の溶融物中において、スペーサー２１が分散されていることから、はんだ層２０の厚さ（回路基板（第一部材１１）と半導体素子（第二部材１２）との距離）が一定となる。

　以上のような構成とされた本実施形態であるはんだペーストにおいては、溶融温度がはんだ粉末の溶融温度よりも高く、はんだ粉末の融点＋２０℃の温度で５分間加熱してもはんだに溶解しないスペーサー２１を含有しており、このスペーサー２１の平均直径Ｄａと直径Ｄの標準偏差σから算出されるスペーサー２１の直径ばらつきσ／Ｄａが６．０％以下とされているので、はんだペーストを塗布して加熱することで形成されたはんだ層２０の厚さを均一化することが可能となる。
　そして、はんだペーストにおけるスペーサー２１の含有量が１質量％以下とされているので、形成されたはんだ層２０中にボイドが形成されることを抑制できる。

　また、本実施形態において、スペーサー２１の平均直径Ｄａが１μｍ以上３００μｍ以下の範囲内とされている場合には、形成されたはんだ層２０の厚さを１μｍ以上３００μｍ以下の範囲内で均一に形成することができる。

　さらに、本実施形態において、スペーサー２１が円柱状またはチューブ状をなしている場合には、長手方向での直径のばらつきが少ない円柱素材およびチューブ素材を切断することにより、スペーサー２１の平均直径Ｄａと直径Ｄの標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａを小さく抑えることができる。また、スペーサー２１の含有量を少なく抑えることができ、形成されたはんだ層２０におけるボイドの発生をさらに抑制することが可能となる。

　本実施形態であるはんだ接合体１０においては、はんだ層２０に、溶融温度がはんだ層２０の溶融温度よりも高く、前記はんだ層の融点＋２０℃の温度で５分間加熱しても溶解しないスペーサー２１が分散しており、スペーサー２１の平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされているので、はんだ層２０の厚さを均一に形成することができ、回路基板（第一部材１１）と半導体素子（第二部材１２）とが傾いて接合されることが抑制され、回路基板（第一部材１１）の接合面に対する半導体素子（第二部材１２）の接合面の傾き角度が１．０°未満となる。回路基板（第一部材１１）接合面に対する半導体素子（第二部材１２）の接合面の傾き角度は、好ましくは０．５°以下であり、さらに好ましくは０．３°以下である。また、回路基板（第一部材１１）接合面に対する半導体素子（第二部材１２）の接合面の傾き角度は、０°以上でもよく、０．１°以上でもよく、０．２°以上でもよい。
　また、はんだペーストに対するスペーサー２１の含有量が１質量％以下とされているので、はんだ層２０のボイド率が２０％以下となる。はんだ層２０のボイド率は、好ましくは１５％以下である。また、はんだ層２０のボイド率は、０％以上でもよく、５％以上でもよく、１０％以上でもよい。
　よって、性能の安定した半導体デバイス（はんだ接合体１０）を構成することが可能となる。

　また、本実施形態において、スペーサー２１の平均直径Ｄａが１μｍ以上３００μｍ以下の範囲内とされている場合には、はんだ層２０の厚さを１μｍ以上３００μｍ以下の範囲内で均一に形成することができ、回路基板（第一部材１１）と半導体素子（第二部材１２）との距離が一定となり、安定した性能の半導体デバイス（はんだ接合体１０）を製造することができる。スペーサー２１の平均直径Ｄａは、はんだ層２０の厚さ方向に沿ったスペーサー２１の平均高さと言うこともできる。

　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的要件を逸脱しない範囲で適宜変更可能である。
　本実施形態では、はんだ接合体１０を、回路基板（第一部材１１）と半導体素子（第二部材１２）とが、はんだ層２０を介して接合された半導体デバイスとして説明したが、これに限定されることはなく、他のはんだ接合体であってもよい。
　また、はんだ粉末をＡｕ－Ｓｎはんだで構成したものとして説明したが、これに限定されることはなく、例えばＳｎ系はんだ、Ｐｂ系はんだ等の他のはんだ材料であってもよい。なお、はんだ粉末の材質に応じて、スペーサー２１の材質を適宜選択することが好ましい。

　以下に、本発明の有効性を確認するために行った確認実験の結果について説明する。

　表１に示すはんだ粉末およびスペーサーを含むはんだペーストを準備した。
　なお、表１に記載のはんだ粉末の平均粒径は、レーザー回析散乱式粒度分布測定装置で測定された体積基準の粒度分布において、粒子の体積の累積頻度が５０％の粒径（ｄ５０）である。
　円柱状またはチューブ状をなすスペーサーの平均直径Ｄａは、次のように測定した。スペーサーをカーボンテープ表面に静置して、日立卓上顕微鏡ＴＭ３０３を用いて倍率５００倍でスペーサーのＳＥＭ像を撮像した。得られたＳＥＭ像から、スペーサー１個の長さ方向と直交する面の全体の形状が認識できる５個のスペーサーをランダムに選定した。スペーサーの長さ方向と直交する方向で、１つのスペーサー内のもっとも離れた２点の距離を測定し、そのスペーサーの直径Ｄとし、５個のスペーサーで測定した直径Ｄの平均値を平均直径Ｄａとした。また５個のスペーサーで測定した直径Ｄから標準偏差σを算出した。
　また、５個のスペーサーの長さを測定し、その長さの平均値を平均長さＬとした。

　表面にＡｕメタライズ処理を施したＡｌ_２Ｏ_３からなる基板上に、上述のはんだペーストを、リフロー加熱後にスペーサーの直径Ｄの厚みとなるように塗布した。
　適正ペースト塗布厚さの算出式：（（チップ下のスペーサーを除いたはんだ体積）／（スペーサーを除いたはんだペースト中のはんだの体積比率）＋（チップ下のスペーサー体積））／（チップ面積）
　ここで、はんだ体積は、はんだ層の厚さがスペーサー厚み１個分の厚さとなる前提で算出し、スペーサー体積は、はんだペースト中のスペーサー濃度から算出した。
　塗布したはんだペーストの上にチップ（１ｍｍ×１ｍｍ）を積層した。

　そして、リフロー炉（マルコム社製ＳＲＳ－１Ｃ）を用いて、窒素雰囲気で、以下の加熱パターンで加熱処理し、回路基板とチップとをはんだ接合した。
　常温から２００℃まで昇温速度１．５℃／秒で加熱、２００℃で２分間保持、２００℃から３００℃まで昇温速度１．５℃／秒で加熱、３００℃で５秒保持。

　上述のようにして得られたはんだ接合体について、はんだ層のボイド、チップの傾きについて、以下のように評価した。また、これらの評価からはんだ接合体の総合評価を行った。

（はんだ層のボイド）
　チップの真上から透過Ｘ線装置にて観察し、チップの面積に対して投影して観察されたボイドの合計面積が占める割合をボイド率とした。測定を３回実施してボイド率の平均値を算出した。

（チップの傾き）
　はんだ接合体をチップ面の中央線と直交する面で切断し、基板面とチップ面とがなす角度（基板の接合面に対するチップの接合面の傾き角度）を測定し、これをチップの傾きとした。測定を３回実施してチップの傾きを測定した。

　比較例１においては、スペーサーを含有していないはんだペーストであり、チップの傾きが１．６°と大きくなった。
　比較例２においては、スペーサーの含有量が３０質量％と多く、はんだ層におけるボイド率が３５％と高くなった。
　比較例３においては、スペーサーの直径ばらつきσ／Ｄａが１０．０％と大きく、はんだ層におけるボイド率が２５％と高く、チップの傾きが１．０°と大きくなった。
　比較例４においては、スペーサーの直径ばらつきσ／Ｄａが１０．０％と大きく、チップの傾きが１．４°と大きくなった。

　これに対して、本発明例１～９においては、はんだ層におけるボイドの発生を抑制できるとともに、チップの傾きを抑制できた。

　以上の確認実験の結果から、本発明例によれば、部材同士を接合する際に形成されるはんだ層の厚さを均一にすることができ、かつ、はんだ層におけるボイドの発生を抑制可能なはんだペースト、第一部材と第二部材とが均一な厚さでボイドの少ないはんだ層を介して接合されたはんだ接合体、および、はんだ接合体の製造方法を提供可能であることが確認された。

　本実施形態のはんだペーストは、ＬＥＤやパワーモジュールなどのように、回路基板の上に半導体素子等の電子部品が接合された各種デバイスに好適に適用される。

１０　はんだ接合体
１１　第一部材
１２　第二部材
２０　はんだ層
２１　スペーサー
Ｓ０１　ペースト塗布工程
Ｓ０２　積層工程
Ｓ０３　はんだ接合工程

Claims (6)

1. 　はんだ粉末と、スペーサーと、を含有し、前記スペーサーの含有量が１質量％以下とされており、
   　前記スペーサーは、溶融温度が前記はんだ粉末の溶融温度よりも高く、前記はんだ粉末の融点＋２０℃の温度で５分間加熱してもはんだに溶解せず、
   　前記スペーサーが円柱状またはチューブ状をなしており、前記スペーサーの平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされていることを特徴とするはんだペースト。
2. 　前記スペーサーの平均直径Ｄａが１μｍ以上３００μｍ以下の範囲内とされていることを特徴とする請求項１に記載のはんだペースト。
3. 　第一部材と、第二部材と、はんだ層とを有し、
   　前記第一部材と前記第二部材とが前記はんだ層を介して接合され、
   　前記はんだ層には、溶融温度が前記はんだ層の溶融温度よりも高く、前記はんだ層の融点＋２０℃の温度で５分間加熱しても溶解しないスペーサーが分散しており、
   　前記スペーサーが円柱状またはチューブ状をなしており、前記スペーサーの平均直径Ｄａと標準偏差σから算出される前記スペーサーの直径ばらつきσ／Ｄａが６．０％以下とされており、
   　前記はんだ層中の前記スペーサーの含有量が１質量％以下とされており、
   　前記第一部材の接合面に対する前記第二部材の接合面の傾き角度が１．０°未満であるとともに、前記はんだ層のボイド率が２０％以下であることを特徴とするはんだ接合体。
4. 　前記スペーサーの平均高さが１μｍ以上３００μｍ以下の範囲内とされていることを特徴とする請求項３に記載のはんだ接合体。
5. 　前記第一部材が回路基板とされ、前記第二部材が半導体素子とされていることを特徴とする請求項３または請求項４に記載のはんだ接合体。
6. 　第一部材と第二部材とがはんだ層を介して接合されたはんだ接合体の製造方法であって、
   　前記第一部材の接合面および前記第二部材の接合面のいずれか一方又は両方に請求項１または請求項２に記載のはんだペーストを塗布するペースト塗布工程と、
   　塗布した前記はんだペーストを介して前記第一部材と前記第二部材とを積層する積層工程と、
   　前記はんだペーストを介して積層した前記第一部材および前記第二部材を熱処理してはんだ層を形成し、前記第一部材と前記第二部材とを前記はんだ層を介して接合するはんだ接合工程と、
   　を有しており、
   　前記はんだ接合工程における加熱温度が、前記はんだ粉末の溶融温度以上、かつ、前記スペーサーの溶融温度未満であることを特徴とするはんだ接合体の製造方法。