WO2025192070A1 - ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック - Google Patents

ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック

Info

Publication number
WO2025192070A1
WO2025192070A1 PCT/JP2025/002760 JP2025002760W WO2025192070A1 WO 2025192070 A1 WO2025192070 A1 WO 2025192070A1 JP 2025002760 W JP2025002760 W JP 2025002760W WO 2025192070 A1 WO2025192070 A1 WO 2025192070A1
Authority
WO
WIPO (PCT)
Prior art keywords
chuck
wafer
burrs
testing device
wafer testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/002760
Other languages
English (en)
French (fr)
Inventor
祐司 鈴木
哲司 林
健人 森
謙 上仮屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Publication of WO2025192070A1 publication Critical patent/WO2025192070A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Definitions

  • the present invention relates to a surface treatment method for a chuck of a wafer testing device and a chuck for a wafer testing device.
  • wafer testing equipment that performs functional tests on semiconductor chips mounted on semiconductor wafers (hereinafter sometimes referred to as "wafers") such as silicon wafers (see, for example, Patent Document 1).
  • the wafer inspection device (wafer testing device) described in Patent Document 1 is equipped with a vacuum chuck (chuck) on which the wafer is placed and which vacuum-sucks the wafer.
  • the top surface of the vacuum chuck has numerous holes and grooves (recesses) formed to stably suck and hold the wafer.
  • a probe card corresponding to the semiconductor chip to be inspected formed on the wafer is attached to the upper side of the vacuum chuck.
  • the probe card is equipped with multiple probes that come into contact with the semiconductor chip.
  • the vacuum chuck is connected to a temperature control system, making it possible to control the temperature of the wafer placed on the vacuum chuck.
  • the chuck of this type of wafer testing device has the following problems.
  • minute burrs of several tens of micrometers may occur in recesses formed by holes, grooves, or steps recessed from the top surface of the chuck, or in the outer periphery of the top surface.
  • the inventors of the present invention have found that the influence of these burrs can cause various problems.
  • the first defect is as follows: The metal film formed on the underside of the wafer is damaged by contact with burrs due to the suction pressure when the wafer is vacuum-attached to the upper surface of the chuck, or the contact pressure when multiple probes come into contact with the wafer. This damage prevents a complete seal from being created between the underside and the frame tape when the frame tape is attached to the underside of the wafer in a process later than the wafer testing equipment. This causes air bubbles to form between the underside of the wafer and the frame tape, and when the wafer is diced into individual semiconductor chips, chip cracks can occur, originating near these air bubbles.
  • the second defect is as follows: When a wafer is placed on the top surface of a chuck that has been heated to a high temperature, the wafer undergoes thermal expansion changes as it is adsorbed to the chuck. Specifically, the wafer is subjected to an adsorption force on the underside of the wafer and an expansion force in the radial outward direction of the wafer. However, contact with the burrs prevents the wafer from thermally expanding, causing the metal film on the underside of the wafer to peel off and resulting in a stuck state between the underside of the wafer and the adsorption hole (recess). When this stuck state occurs, it becomes difficult to remove the wafer from the top surface of the chuck when retrieving it into a cassette after a functional test.
  • the third problem is as follows: In order to obtain accurate test results by passing electricity through the wafer using wafer testing equipment, it is ideal to bring the contact resistance between the wafer and chuck close to the limit of 0.000 ⁇ . However, when burrs of several tens of microns are present on the top surface of the chuck, the top surface of the chuck and the bottom surface of the wafer do not come into full surface contact and are in tight contact, making it difficult to approach the ideal state.
  • the present invention aims to provide a surface treatment method for a chuck for wafer testing equipment, and a chuck for wafer testing equipment, that can reduce the height of burrs on the top surface of the chuck to a specified dimension or below, or can remove the burrs, thereby suppressing chip cracks when the wafer is diced, preventing the top surface of the chuck from adhering to the bottom surface of the wafer, and achieving a stable, tight contact state with low contact resistance between the top surface of the chuck and the bottom surface of the wafer.
  • the present invention provides the following means.
  • a surface treatment method for a disk-shaped chuck that is provided in a wafer testing device and holds a wafer by vacuum suction, the chuck having an upper surface on which the wafer is placed and a recess formed by a hole, groove, or step recessed from the upper surface, the surface treatment method for the chuck comprising, in this order, a blast polishing step for blast polishing the outer periphery of the upper surface, an electrolytic polishing step for electrolytic polishing the chuck, and a chemical polishing step for chemical polishing the chuck.
  • removing burrs from the top surface of the chuck using physical polishing such as grinding or lapping has limitations, making it impossible to remove burrs with heights of 20 ⁇ m to several tens of ⁇ m.
  • the external dimensions of the chuck are large for the object to be polished, with a diameter of approximately 205 mm (periphery length approximately 644 mm) for 8-inch wafers and a diameter of approximately 305 mm (periphery length approximately 958 mm) for 12-inch wafers. For this reason, physical polishing is prone to variations, bias, and unevenness, making it difficult to polish the entire top surface of the chuck uniformly.
  • the surface treatment method for a chuck of a wafer testing device of the present invention includes a blast polishing process, an electrolytic polishing process, and a chemical polishing process, in that order. As a result, the following excellent effects are obtained.
  • burrs with large protruding heights are present on the top surface of the chuck, particularly on the outer periphery.
  • these high burrs on the outer periphery of the chuck are first subjected to a blast polishing process. This breaks down the high burrs and reduces the burr height to a certain level or below (below the target value for blast polishing).
  • electrolytic polishing has a strong dissolving power and has the property of easily dissolving sharp objects. By utilizing this property, the height dimension of high burrs (sharp burrs) can be further reduced by electrolytic polishing.
  • chemical polishing has weaker dissolving power than electrolytic polishing, it has excellent uniformity. Utilizing this property, chemical polishing is used to perform uniform polishing without variation, bias, or unevenness over the entire area, including recesses such as the suction holes of the chuck, thereby reducing the overall height of burrs on the top surface of the chuck.
  • the present invention therefore prevents defects such as damage to the metal film formed on the underside of the wafer due to contact with burrs caused by the suction pressure when the wafer is vacuum-sucked to the upper surface of the chuck, or the contact pressure when multiple probes come into contact with the wafer.
  • This makes it possible to create a completely sealed condition between the underside and the tape when a frame tape is attached to the underside of the wafer in a process subsequent to the wafer testing equipment. Since air bubbles can be prevented from forming between the underside of the wafer and the frame tape, chip cracks originating near these air bubbles can be prevented when the wafer is diced into individual semiconductor chips.
  • the underside of the wafer and the upper surface of the chuck are in tight contact across the entire surface. This allows the contact resistance between the wafer and the chuck to approach the limit of 0.000 ⁇ , making it possible to pass electricity through the wafer using a wafer testing device and obtain accurate test results.
  • the present invention is applied to power devices that use the metal film on the underside of the wafer as an electrode, the above-mentioned effects become even more pronounced.
  • the height of burrs on the upper surface of the chuck can be reduced to a predetermined dimension or less, or the burrs can be removed, thereby suppressing chip cracks when the wafer is diced, preventing the upper surface of the chuck and the lower surface of the wafer from adhering to each other, and achieving a stable, tight contact state with low contact resistance between the upper surface of the chuck and the lower surface of the wafer. This enables the consistent production of high-quality wafers and semiconductor chips.
  • the surface of the chuck which has become rough due to blast polishing, can be restored to a flat surface by the lapping process.
  • the lapping process may result in new burrs on the top surface of the chuck, but according to the present invention, the height of these new burrs can be sufficiently reduced by the electrolytic polishing and chemical polishing processes that follow the lapping process.
  • the new burrs will be explained in detail.
  • the collision of media with the upper surface of the chuck creates a fine uneven shape, and also creates a gentle downward slope (incline) along the blast irradiation angle.
  • this upper surface of the chuck is subjected to lapping in the lapping process, the uneven shape is removed and a flat surface is recreated, and a boundary line is formed on the upper surface of the chuck between the gentle downward slope and the flat surface.
  • New burrs low-height convex burrs
  • the lapping time As short as possible.
  • a surface treatment method for a chuck of a wafer testing apparatus wherein the diameter of the chuck is 8 inches or more, and in the electrolytic polishing step, three or more electrode wirings are connected to the outer periphery of the chuck at intervals in the circumferential direction of the chuck.
  • the size of the chuck is for 8-inch wafers or larger, such as 12-inch wafers.
  • the dissolution effect tends to be weaker at points farther away from the electrode.
  • three or more electrode wirings are connected to the outer periphery of the chuck at intervals around the circumference of the chuck, and then the chuck is subjected to electrolytic polishing.
  • a disk-shaped chuck that is provided in a wafer testing device and holds a wafer by vacuum suction, the chuck having an upper surface on which the wafer is placed and a recess formed by a hole, groove, or step recessed from the upper surface, and the height dimension of burrs protruding from the upper surface or the recess is 15 ⁇ m or less.
  • the chuck for a wafer testing device of the present invention is obtained by the surface treatment method for a chuck for a wafer testing device described above. Furthermore, with this chuck for a wafer testing device, the height of burrs protruding from the top surface or recess of the chuck is kept low to 15 ⁇ m or less, ensuring the excellent effects described above are consistently achieved.
  • the chuck of the wafer testing device of the present invention has a height dimension on the chuck's upper surface around the recess that decreases as it approaches the recess (a downward gradient is created by dissolution). As a result, even when a wafer is held by suction on the upper surface of the chuck that has been heated to a high temperature, it is possible to more reliably prevent the underside of the wafer from becoming stuck in the recess.
  • the surface treatment method for a chuck for a wafer testing device and the chuck for a wafer testing device according to the above aspects of the present invention can reduce the height of burrs on the top surface of the chuck to a predetermined dimension or less, or can remove the burrs. This reduces chip cracks during the wafer dicing process, prevents the top surface of the chuck from adhering to the bottom surface of the wafer, and ensures stable adhesion between the top surface of the chuck and the bottom surface of the wafer with low contact resistance.
  • FIG. 1 is a side view (side cross-sectional view) that schematically shows the wafer testing apparatus of this embodiment.
  • FIG. 2 is a flowchart illustrating the surface treatment method for the chuck of the wafer testing device of this embodiment.
  • FIG. 3 is a diagram schematically showing an electrolytic polishing step included in the surface treatment method for a chuck of a wafer test apparatus according to this embodiment.
  • FIG. 4 is an image showing suction holes (recesses) recessed from the top surface of the chuck, and shows the state before the surface treatment method for the chuck of the wafer testing device of this embodiment is carried out.
  • FIG. 5 is a cross-sectional view showing the V-V cross section of FIG. FIG.
  • FIG. 6 is an image showing suction holes (recesses) recessed from the top surface of the chuck, and shows the state after the surface treatment method for the chuck of the wafer testing device of this embodiment has been carried out.
  • FIG. 7 is a cross-sectional view showing a cross section taken along line VII-VII in FIG.
  • the wafer testing apparatus 1 of this embodiment is a device that performs functional testing (electrical testing) of semiconductor chips mounted on a semiconductor wafer (wafer) W such as a silicon wafer, and is also known as a prober.
  • the wafer testing device 1 includes a disk-shaped chuck 10 that holds the wafer W, an X-Y axis movement means 2, a Z axis movement means 3, a drain cable 4, a probe card 5, a probe card fixing mechanism 6, a contact spring pin mechanism 7, and an electrical test measuring instrument 8.
  • the central axis C of the chuck 10 provided in the wafer testing apparatus 1 extends in the vertical direction. That is, in this embodiment, the direction in which the central axis C of the chuck 10 extends (axial direction) corresponds to the vertical direction.
  • the one plate surface facing upward (one axial side) is the upper surface 10a
  • the other plate surface facing downward (the other axial side) is the lower surface 10b.
  • the direction perpendicular to the central axis C is referred to as the radial direction.
  • the direction approaching the central axis C is referred to as the radially inner direction
  • the direction away from the central axis C is referred to as the radially outer direction.
  • the direction going around the central axis C is called the circumferential direction.
  • the chuck 10 has a larger diameter (outer diameter) than the disk-shaped wafer W.
  • the diameter of the chuck 10 is 8 inches or greater. That is, the chuck 10 is for 8-inch wafers or larger diameters such as 12-inch wafers.
  • the chuck 10 has a temperature control means (not shown).
  • the temperature control means has at least a heating means.
  • the temperature control means may also have a cooling means.
  • the temperature control means heats (or cools) the chuck 10 to a predetermined temperature and maintains it at that temperature.
  • the chuck 10 also has an upper surface 10a on which the wafer W is placed, and a recess 11 formed by a hole, groove, or step recessed from the upper surface 10a.
  • the recess 11 is a suction hole that opens to the upper surface 10a.
  • the suction hole is, for example, a circular hole.
  • an air suction means such as a vacuum pump is connected to the suction hole (recess 11) via a flow path within the chuck and piping.
  • the wafer W placed on the upper surface 10a of the chuck 10 is held by suction to the upper surface 10a by air suction (vacuum suction) by an air suction means through a recess 11 (not shown in FIG. 1). That is, the chuck 10 holds the wafer W by vacuum suction.
  • air suction vacuum suction
  • the chuck 10 holds the wafer W by vacuum suction.
  • the X-Y axis moving means 2 moves the chuck 10 and the wafer W held by the chuck 10 in the plane direction of the X-Y axes, i.e., in the horizontal plane direction (the direction in which the horizontal plane perpendicular to the up-down direction extends).
  • the Z-axis moving means 3 moves the chuck 10 and the wafer W held by the chuck 10 in the up-down direction.
  • the drain cable 4 is connected to the chuck 10.
  • the probe card 5 is placed directly above the wafer W held by the chuck 10.
  • the probe card 5 has multiple probes (contact needles) 5a that protrude downward from the probe card 5.
  • the multiple probes 5a are placed facing from above the tiny terminals of the semiconductor chip provided on the wafer W.
  • the probe card fixing mechanism 6 supports the probe card 5 in a fixed state.
  • the probe card 5 is removably attached to the probe card fixing mechanism 6.
  • a probe card 5 corresponding to the semiconductor chip to be inspected provided on the wafer W is appropriately selected and attached to the probe card fixing mechanism 6.
  • the contact spring pin mechanism 7 is arranged above the probe card 5, facing the probe card 5.
  • the contact spring pin mechanism 7 can contact the probe card 5 from above. This electrically connects the contact spring pin mechanism 7 to each probe 5a of the probe card 5.
  • the electrical test meter 8 is positioned above the contact spring pin mechanism 7.
  • the electrical test meter 8 measures information about the semiconductor chip detected by the probe 5a via the contact spring pin mechanism 7.
  • the electrical test meter 8 has a test head 8a and a performance board 8b mounted on the underside of the test head 8a.
  • burrs B protruding to a height of several tens of micrometers from the upper surface 10a are formed on the opening edges of the suction holes (recesses 11) shown in FIGS. 4 and 5, for example.
  • suction holes holes 11
  • the protruding height of the burrs B is approximately 40 to 50 micrometers.
  • the height of such burrs B is reduced to a predetermined dimension or less, or the burrs B are removed.
  • the surface treatment method for the chuck 10 of the wafer testing device 1 comprises, in this order, a blast polishing process S1 in which the outer periphery of the upper surface 10a of the chuck 10 is blast polished, an electrolytic polishing process S3 in which the chuck 10 is electrolytically polished, and a chemical polishing process S4 in which the chuck 10 is chemically polished.
  • the surface treatment method of this embodiment comprises a lapping process S2 in which the upper surface 10a of the chuck 10 is lapped between the blast polishing process S1 and the electrolytic polishing process S3.
  • the blast polishing process S1 is carried out, for example, by arranging a blast nozzle inclined at a predetermined angle with respect to the central axis C facing the outer periphery of the upper surface 10a of the chuck 10, and performing blast polishing using media made of metal or plastic spheres or the like with an average particle size of 100 to 1000 ⁇ m at an injection pressure of 6 kgf/cm 2 and an injection flow rate of 4000 L/min.
  • the blast polishing step S1 it is preferable to cover the entire upper surface 10a of the chuck 10 except for the outer periphery with masking tape or the like before spraying media onto the outer periphery of the upper surface 10a.
  • the lapping step S2 is performed, for example, by placing the chuck 10 on a lapping machine with a larger diameter than the chuck 10, pouring an abrasive (lapping agent) containing abrasive grains onto the upper surface 10a, and applying pressure from above and below with a weight of approximately 7 kgf to perform the lapping process.
  • abrasive lapping agent
  • the electrolytic polishing process S3 is performed by immersing the chuck 10 in a tank containing an electrolytic polishing liquid such as an acidic liquid, connecting the anode to the outer periphery of the chuck 10 using bolts or the like, and connecting the cathode to the tank, and applying a current value of 0.15 A to perform the electrolytic polishing process.
  • an electrolytic polishing liquid such as an acidic liquid
  • anode cables are connected to the outer periphery of the chuck 10 at intervals in the circumferential direction of the chuck 10.
  • four anode cables are connected to the outer periphery of the chuck 10 at equal intervals in the circumferential direction of the chuck 10.
  • the chemical polishing step S4 is performed by, for example, immersing the chuck 10 in a tank containing a chemical polishing liquid such as an acidic liquid, heating the liquid to a temperature of 15 to 25°C, and performing the chemical polishing process for a predetermined processing time while stirring the liquid or agitating the chuck 10 in the liquid.
  • a chemical polishing liquid such as an acidic liquid
  • Figures 4 and 5 show images and cross-sectional views of the vicinity of the suction holes (recesses 11) on the upper surface 10a of the chuck 10 before the above-mentioned surface treatment method was performed
  • Figures 6 and 7 show images and cross-sectional views of the vicinity of the suction holes (recesses 11) on the upper surface 10a of the chuck 10 after the above-mentioned surface treatment method was performed. Note that in the cross-sectional views of Figures 5 and 7, the cross-sectional shape of the suction holes (recesses 11) appears wavy because the depth dimension of the suction holes was so large that the cross-sectional shape could not be measured accurately.
  • burrs B measuring several tens of microns in height are present on the opening edges of the suction holes.
  • the particularly dark parts of the opening edges of the suction holes correspond to burrs B.
  • burrs B measuring several tens of microns in height are no longer present on the opening edges of the suction holes.
  • the underside of the wafer W and the upper surface 10a of the chuck are in tight contact over the entire surface. This allows the contact resistance between the wafer W and the chuck 10 to approach the limit of 0.000 ⁇ , allowing accurate test results to be obtained by passing electricity through the wafer W using the wafer testing device 1.
  • this embodiment is applied to a power device that uses a metal film on the underside of the wafer W as an electrode, the above-mentioned effects become even more pronounced.
  • the height of the burrs on the chuck upper surface 10a can be reduced to a predetermined dimension or less, or the burrs can be removed. This suppresses chip cracks when the wafer W is diced, prevents the upper surface 10a of the chuck from adhering to the lower surface of the wafer W, and ensures stable adhesion between the upper surface 10a of the chuck and the lower surface of the wafer W with low contact resistance. This enables the stable production of high-quality wafers W and semiconductor chips.
  • the surface treatment method of this embodiment further includes a lapping step S2 for lapping the chuck upper surface 10a between the blast polishing step S1 and the electrolytic polishing step S3.
  • a lapping step S2 for lapping the chuck upper surface 10a between the blast polishing step S1 and the electrolytic polishing step S3.
  • the surface of the chuck 10 that has become rough due to blast polishing can be restored to a flat surface by the lapping step S2.
  • the height dimension of the new burrs can also be sufficiently reduced by the electrolytic polishing step S3 and the chemical polishing step S4 after the lapping step S2.
  • the new burrs will be described in detail.
  • the collision of media with the chuck upper surface 10a creates a fine uneven shape, and also creates a gentle downward slope (incline) along the blast irradiation angle.
  • this chuck upper surface 10a is subjected to lapping in the lapping step S2
  • the uneven shape is removed and a flat surface is recreated, and a boundary line is formed on the chuck upper surface 10a between the gentle downward slope and the flat surface.
  • New burrs (low-height convex burrs) may occur along this boundary line.
  • the lapping time As short as possible. In order to keep the lapping time to the minimum necessary, it is preferable to cover the portion of the chuck upper surface 10a other than the outer periphery with masking tape or the like in advance in the blast polishing step S1 before the lapping step S2, thereby minimizing the area to be blast polished. By shortening the lapping time in this way, it is possible to prevent new burrs from being generated along the boundary line.
  • the diameter of the chuck 10 is 8 inches or more, and in the electrolytic polishing process S3, three or more electrode wirings are connected to the outer periphery of the chuck 10 at intervals in the circumferential direction of the chuck 10. More preferably, three or more electrode wirings (four in this embodiment) are connected to the outer periphery of the chuck 10 at equal intervals in the circumferential direction of the chuck 10.
  • the size of the chuck 10 is for an 8-inch wafer or a larger 12-inch wafer.
  • the dissolution effect tends to be weaker at points farther away from the electrode.
  • three or more electrode wirings are connected to the outer periphery of the chuck 10 at intervals around the circumference of the chuck 10, and then the chuck 10 is subjected to electrolytic polishing.
  • the chuck 10 is a disk-shaped chuck that is provided in the wafer testing device 1 and holds the wafer W by vacuum suction.
  • the chuck 10 has an upper surface 10a on which the wafer W is placed and a recess 11 formed by a hole, groove, or step recessed from the upper surface 10a, and the height of any burrs protruding from the upper surface 10a or the recess 11 is 15 ⁇ m or less.
  • the chuck 10 of the wafer testing apparatus 1 of this embodiment is obtained by the surface treatment method for the chuck 10 of the wafer testing apparatus 1 described above. Furthermore, with this chuck 10 of the wafer testing apparatus 1, the height of burrs protruding from the chuck upper surface 10a or recess 11 is kept low to 15 ⁇ m or less, ensuring the excellent effects described above are consistently achieved.
  • the height of the chuck upper surface 10 a in the vertical direction decreases as it approaches the recess 11 .
  • the chuck 10 of the wafer testing apparatus 1 of this embodiment undergoes the electrolytic polishing step S3 and chemical polishing step S4 described above, so that the height dimension of the chuck upper surface 10a around the recess 11 becomes lower as it approaches the recess 11 (a downward gradient is provided by dissolution). Therefore, even when the wafer W is held by suction on the upper surface 10a of the chuck 10, which has been heated to a high temperature, it is possible to more reliably prevent the lower surface of the wafer W from becoming stuck to the recess 11 (the opening edge of the recess 11).
  • the recesses 11 recessed from the upper surface 10a of the chuck 10 are suction holes (holes), but this is not limited to this.
  • the recesses 11 may also be, for example, suction grooves (grooves) recessed from the chuck upper surface 10a.
  • a step recessed from the rest of the outer periphery of the chuck upper surface 10a may be formed in correspondence with the thick outer periphery of the TAIKO (registered trademark) wafer, and this step may be used as the recess 11.
  • the surface treatment method for a chuck for a wafer testing device and the chuck for the wafer testing device of the present invention can reduce the height of burrs on the top surface of the chuck to a predetermined dimension or below, or can remove the burrs. This reduces chip cracks when dicing the wafer, prevents the top surface of the chuck from adhering to the bottom surface of the wafer, and ensures stable adhesion with low contact resistance between the top surface of the chuck and the bottom surface of the wafer. This allows for the consistent production of high-quality wafers and semiconductor chips. Therefore, it has industrial applicability.

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

このウェーハ試験装置のチャックの表面処理方法は、ウェーハ試験装置に設けられ、真空吸着によりウェーハを保持する円板状のチャックの表面処理方法であって、チャックは、ウェーハが載置される上面と、上面から窪む孔、溝または段差からなる凹部と、を有し、チャックの表面処理方法は、上面の外周部にブラスト研磨を施すブラスト研磨工程(S1)と、チャックに電解研磨を施す電解研磨工程(S3)と、チャックに化学研磨を施す化学研磨工程(S4)と、をこの順に備える。

Description

ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック
 本発明は、ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャックに関する。本願は、2024年03月15日に、日本に出願された特願2024-040983号に基づき優先権を主張し、その内容をここに援用する。
 従来、シリコンウェーハ等の半導体ウェーハ(以下、ウェーハと呼ぶ場合がある)に搭載される半導体チップの機能検査を行うウェーハ試験装置が知られている(例えば、特許文献1)。
 特許文献1に記載のウェーハ検査装置(ウェーハ試験装置)は、ウェーハが載置され、ウェーハを真空吸着する真空チャック(チャック)を備える。真空チャックの上面には、ウェーハを安定して吸着・保持するために多数の穴や溝(凹部)が形成されている。
 また、真空チャックの上側には、ウェーハに形成される検査対象の半導体チップに応じたプローブカードが取り付けられている。プローブカードには、半導体チップに当接する複数のプローブが配設される。
 そして、ウェーハ上に形成された半導体チップのパッドに、プローブカードが有する複数のプローブを同時に接触させて、電気的検査を実施する。電気的検査では、各種温度状態における作動状態をもチェックする。真空チャックは、温度制御システムに接続されており、真空チャックに載置されるウェーハの温度を制御可能になっている。
日本国特開2022-113293号公報
 この種のウェーハ試験装置のチャックでは、以下の課題があった。
 チャックを製作する際に、チャックの上面から窪む孔、溝または段差により形成される凹部や上面の外周部に、数十μmの微細なバリが生じることがある。本発明の発明者は、このバリの影響により、様々な不具合が生じ得るという知見を得た。
 具体的に、一つ目の不具合は、次の通りである。ウェーハがチャックの上面に真空吸着されるときの吸着圧によって、または、ウェーハ上に複数のプローブが接触するときのコンタクト圧によって、ウェーハ下面に成膜された金属膜が、バリとの接触でダメージを受ける。このダメージは、ウェーハ試験装置よりも後工程においてウェーハ下面にフレームテープを貼り付けるときに、下面とテープとの間に完全な密閉状態を作るのを阻害する。このため、ウェーハ下面とフレームテープとの間に気泡が生じ、ウェーハをダイシング加工によって半導体チップに個片化するときに、この気泡付近を起点としてチップクラックが生じる場合がある。
 二つ目の不具合は、次の通りである。高温とされたチャックの上面にウェーハを載置する場合には、ウェーハがチャックに吸着されるのと同時にウェーハの熱膨張変化が起きる。具体的に、ウェーハには、ウェーハ下側への吸着力とウェーハ径方向外側への膨張力とが作用する。しかしながら、バリとの接触によりウェーハの熱膨張が妨げられることで、ウェーハ下面の金属膜が剥離するとともに、ウェーハ下面と吸着孔(凹部)とが噛り付いたような固着状態となってしまう。このような固着状態になると、機能試験後にウェーハをカセットへ回収するときに、チャック上面からウェーハを剥離することが困難になる。
 三つ目の不具合は、次の通りである。ウェーハ試験装置によりウェーハに通電して的確な試験結果を得るためには、ウェーハとチャックとの接触抵抗を0.000Ωの極限状態に近づけることが理想である。しかしながら、チャック上面に数十μmのバリが存在している状態では、チャック上面とウェーハ下面とが全面にわたって面接触した密着状態とはならず、上記理想に近づけることが難しい。
 特に、ウェーハ下面の金属膜を電極として利用するパワーデバイスにおいては、上述のような問題が顕著となりやすい。昨今ウェーハの薄膜化が進んでおり、ウェーハ下面の金属膜もより膜厚が薄くなることが想定される。また、ウェーハ径(直径寸法)は従来の8インチから12インチへ移行することが想定され、これにともないチャック径も大きくなる。またウェーハ試験温度は、従来の室温から高温に切り替わることが想定される。
 本発明は、チャック上面のバリの高さを所定寸法以下にまで低減でき、またはバリを除去することができ、これにより、ウェーハをダイシング加工する際のチップクラックを抑制でき、チャック上面とウェーハ下面とが固着状態となる不具合を抑えることができ、かつ、チャック上面とウェーハ下面とを接触抵抗の小さい安定した密着状態とすることができるウェーハ試験装置のチャックの表面処理方法、及びウェーハ試験装置のチャックを提供することを目的とする。
 本発明は、上記課題を解決するため、以下の手段を提供する。
〔本発明の態様1〕
 ウェーハ試験装置に設けられ、真空吸着によりウェーハを保持する円板状のチャックの表面処理方法であって、前記チャックは、前記ウェーハが載置される上面と、前記上面から窪む孔、溝または段差により形成される凹部と、を有し、前記チャックの表面処理方法は、前記上面の外周部にブラスト研磨を施すブラスト研磨工程と、前記チャックに電解研磨を施す電解研磨工程と、前記チャックに化学研磨を施す化学研磨工程と、をこの順に備える、ウェーハ試験装置のチャックの表面処理方法。
 本発明とは異なり、例えば砥石加工やラップ加工等の物理的研磨によってチャック上面のバリを除去する場合には限界があり、20μmから数十μmの高さのバリを取り除くことができない。また、チャックの外形寸法は、8インチウェーハ用で直径φ205mm程度(外周長644mm程度)、12インチウェーハ用で直径φ305mm程度(外周長958mm程度)であり、研磨対象物としての外形寸法が大きい。このため、物理的研磨ではバラツキ、偏り、ムラなどが生じやすく、チャック上面全体に均一な研磨を施すことが難しい。
 一方、本発明のウェーハ試験装置のチャックの表面処理方法では、ブラスト研磨工程、電解研磨工程及び化学研磨工程をこの順に備えている。このため、下記の優れた作用効果が得られる。
 チャックを製作する際、チャック上面のうち特に外周部には、突出高さの大きいバリ(数十μmの高さのバリ)が存在している。このようなチャック外周部の高いバリに対して、本発明ではまず、ブラスト研磨工程を施す。これにより、高いバリを打ち砕いてバリ高さを一定以下(ブラスト研磨による目的値以下)にまで低減させる。
 その後、電解研磨工程及び化学研磨工程をこの順に施すことで、チャック上面に残っているバリを溶解により縮小させ、または除去する。
 具体的に、電解研磨は溶解力が強く、尖った物などを溶解しやすい性質がある。この性質を利用し、電解研磨によって高いバリ(尖ったバリ)の高さ寸法をより低減させる。
 また、化学研磨は電解研磨に比べて溶解力は弱いものの、均一性に優れている。この性質を利用し、化学研磨によってチャックの吸着孔等の凹部を含む全域にわたって、バラツキ、偏り、ムラなどの無い均一な研磨を施し、チャック上面のバリの高さ寸法を全体的に低減させる。
 本発明では上記各工程を経ることにより、チャック上面から突出するバリの高さ寸法を、例えば15μm以下の所定寸法以下にまで低減でき、またはバリを除去することが可能となる。
 したがって本発明によれば、ウェーハがチャックの上面に真空吸着されるときの吸着圧によって、または、ウェーハ上に複数のプローブが接触するときのコンタクト圧によって、ウェーハ下面に成膜された金属膜が、バリとの接触でダメージを受けるような不具合を抑制することができる。このため、ウェーハ試験装置よりも後工程においてウェーハ下面にフレームテープを貼り付けるときに、下面とテープとの間に完全な密閉状態を作ることができる。ウェーハ下面とフレームテープとの間に気泡が生じることを防止できるため、ウェーハをダイシング加工によって半導体チップに個片化するときに、上記気泡付近を起点としてチップクラックが生じることを抑制できる。
 また、高温とされたチャックの上面にウェーハを載置する場合に、ウェーハがチャックに吸着されるのと同時にウェーハの熱膨張変化が起きても、バリとの接触によってウェーハの熱膨張(径方向への膨張)が妨げられるようなことが抑制される。このため、ウェーハ下面の金属膜が剥離することが防止され、ウェーハ下面と吸着孔等の凹部とが噛り付いたような固着状態となることも防止される。したがって、機能試験後にウェーハをカセットへ回収するときに、チャック上面からウェーハを安定して剥離することができる。
 また、バリの高さ寸法が十分に低減されているため、ウェーハ下面とチャック上面とが全面にわたって面接触した密着状態とされる。このため、ウェーハとチャックとの接触抵抗を0.000Ωの極限状態に近づけることができ、ウェーハ試験装置によりウェーハに通電して的確な試験結果を得ることができる。特に、ウェーハ下面の金属膜を電極として利用するパワーデバイスに本発明を適用した場合には、上述の作用効果がより格別顕著なものとなる。
 以上説明したように、本発明によれば、チャック上面のバリの高さを所定寸法以下にまで低減でき、またはバリを除去することができ、これにより、ウェーハをダイシング加工する際のチップクラックを抑制でき、チャック上面とウェーハ下面とが固着状態となる不具合を抑えることができ、かつ、チャック上面とウェーハ下面とを接触抵抗の小さい安定した密着状態とすることができる。これにより、品質のよいウェーハ及び半導体チップを安定して製造することができる。
〔本発明の態様2〕
 前記ブラスト研磨工程と前記電解研磨工程との間に、前記上面にラップ処理を施すラップ工程をさらに備える、態様1に記載のウェーハ試験装置のチャックの表面処理方法。
 この場合、ブラスト研磨によって粗くなったチャックの表面を、ラップ工程により平らな面に復元することができる。なお、ラップ工程を経ることによりチャック上面に新たなバリが生じる場合があるが、本発明によれば、ラップ工程後の電解研磨工程及び化学研磨工程によって、新たなバリの高さ寸法についても十分に低減させることができる。
 ここで、上記新たなバリについて、詳しく説明する。ラップ工程前のブラスト研磨工程では、チャック上面にメディアが衝突することで微細な凹凸形状が付与されるほか、ブラスト照射角度に沿って緩やかな下り勾配(傾斜)が付与されている。このチャック上面に対して、ラップ工程においてラップ処理を施すと、凹凸形状が削られ平らな面が作り直されるとともに、チャック上面には、緩やかな下り勾配と平らな面との間に境界線が形成される。この境界線に沿って、新たなバリ(高さの低い凸バリ)が生じる場合がある。
 本発明では、このような新たなバリについても、例えば15μm以下の所定寸法以下にまで高さを低減でき、または除去することが可能である。
 なお、ラップ工程によりチャック上面に新たなバリが生じるデメリットを低減するには、ラップ処理時間を極力少なく抑えるのがよい。ラップ処理時間を必要最低限に抑えるには、ラップ工程前のブラスト研磨工程において、チャック上面のうち外周部以外の部分についてはあらかじめマスキングテープ等で覆い、ブラスト研磨を施す処理領域を必要最低限に抑えることが好ましい。
 このようにしてラップ処理時間が短縮されることで、上記境界線に沿って新たなバリが発生するのを抑制できる。
〔本発明の態様3〕
 前記チャックの直径寸法は、8インチ以上であり、前記電解研磨工程では、前記チャックの外周部に、前記チャックの周方向に互いに間隔をあけて3つ以上の電極配線を接続する、態様1または2に記載のウェーハ試験装置のチャックの表面処理方法。
 この場合、チャックの大きさは、8インチウェーハ用またはそれよりも大きな12インチウェーハ用などである。このような大きな対象物に対して電解研磨を行う場合、電極から遠く離れた箇所では、溶解の効果が弱まる傾向がある。
 そこで本発明の上記構成では、チャックの外周部に、チャックの周方向に互いに間隔をあけて3つ以上の電極配線を接続した状態として、チャックに電解研磨処理を行う。これにより、チャックの外周部には電極から遠く離れた箇所が生じにくくなるとともに、チャック外周部の全域にわたって、溶解の効果が均等に得られやすくなる。したがって、チャックの外周部に存在する尖ったバリの高さ寸法を、電解研磨工程によって均等に低減させることができる。
〔本発明の態様4〕
 ウェーハ試験装置に設けられ、真空吸着によりウェーハを保持する円板状のチャックであって、前記チャックは、前記ウェーハが載置される上面と、前記上面から窪む孔、溝または段差により形成される凹部と、を有し、前記上面または前記凹部から突出するバリの高さ寸法が、15μm以下である、ウェーハ試験装置のチャック。
 本発明のウェーハ試験装置のチャックは、上述したウェーハ試験装置のチャックの表面処理方法により得られる。そして、このウェーハ試験装置のチャックによれば、チャック上面または凹部から突出するバリの高さ寸法が、15μm以下にまで低く抑えられているため、上述した優れた作用効果が安定して奏功される。
〔本発明の態様5〕
 前記上面は、前記凹部に近づくに従い、上下方向の高さが低くなる、態様4に記載のウェーハ試験装置のチャック。
 本発明のウェーハ試験装置のチャックは、上述した電解研磨工程及び化学研磨工程を経ることにより、チャック上面のうち凹部周辺の高さ寸法が、凹部へ近づくに従い低くされている(溶解による下り勾配が付与されている)。このため、高温とされたチャックの上面にウェーハを吸着保持する場合であっても、ウェーハ下面と凹部とが噛り付いたような固着状態となることを、より安定して防止できる。
 本発明の前記態様のウェーハ試験装置のチャックの表面処理方法、及びウェーハ試験装置のチャックによれば、チャック上面のバリの高さを所定寸法以下にまで低減でき、またはバリを除去することができ、これにより、ウェーハをダイシング加工する際のチップクラックを抑制でき、チャック上面とウェーハ下面とが固着状態となる不具合を抑えることができ、かつ、チャック上面とウェーハ下面とを接触抵抗の小さい安定した密着状態とすることができる。
図1は、本実施形態のウェーハ試験装置を模式的に示す側面図(側断面図)である。 図2は、本実施形態のウェーハ試験装置のチャックの表面処理方法を説明するフローチャートである。 図3は、本実施形態のウェーハ試験装置のチャックの表面処理方法が備える電解研磨工程を模式的に示す図である。 図4は、チャック上面から窪む吸着孔(凹部)を示す画像であり、本実施形態のウェーハ試験装置のチャックの表面処理方法を実施する前の状態を表している。 図5は、図4のV-V断面を示す断面図である。 図6は、チャック上面から窪む吸着孔(凹部)を示す画像であり、本実施形態のウェーハ試験装置のチャックの表面処理方法を実施した後の状態を表している。 図7は、図6のVII-VII断面を示す断面図である。
 本発明の一実施形態のウェーハ試験装置1、ウェーハ試験装置1のチャック10、及び、ウェーハ試験装置1のチャック10の表面処理方法について、図面を参照して説明する。本実施形態のウェーハ試験装置1は、シリコンウェーハ等の半導体ウェーハ(ウェーハ)Wに搭載される半導体チップの機能検査(電気的検査)を行う装置であり、プローバなどと呼ばれる。
 図1に示すように、ウェーハ試験装置1は、ウェーハWを保持する円板状のチャック10と、X-Y軸移動手段2と、Z軸移動手段3と、ドレインケーブル4と、プローブカード5と、プローブカード固定機構6と、コンタクトスプリングピン機構7と、電気試験測定器8と、を備える。
 ウェーハ試験装置1に設けられるチャック10の中心軸Cは、上下方向に延びている。すなわち本実施形態において、チャック10の中心軸Cが延びる方向(軸方向)は、上下方向に相当する。チャック10の上下方向を向く一対の板面のうち、上側(軸方向一方側)を向く一方の板面は上面10aであり、下側(軸方向他方側)を向く他方の板面は下面10bである。
 また本実施形態では、中心軸Cと直交する方向を径方向と呼ぶ。径方向のうち、中心軸Cに近づく方向を径方向内側と呼び、中心軸Cから離れる方向を径方向外側と呼ぶ。
 また、中心軸C回りに周回する方向を周方向と呼ぶ。
 チャック10は、円板状をなすウェーハWよりも大きな直径寸法(外径寸法)を有する。本実施形態において、チャック10の直径寸法は、8インチ以上である。すなわち、チャック10は、8インチウェーハ用またはそれよりも直径寸法が大きい12インチウェーハ用等である。
 チャック10は、図示しない温度制御手段を有している。温度制御手段は、少なくとも加熱手段を有する。また温度制御手段は、冷却手段を有していてもよい。温度制御手段により、チャック10は所定の温度に加熱(または冷却)され、所定の温度に維持される。
 またチャック10は、ウェーハWが載置される上面10aと、上面10aから窪む孔、溝または段差により形成される凹部11と、を有している。
 図4及び図6に示すように、本実施形態では凹部11が、上面10aに開口する吸着孔とされている。吸着孔は、例えば円孔状である。特に図示しないが、吸着孔(凹部11)には、チャック内流路及び配管等を介して、真空ポンプなどのエア吸引手段が接続されている。
 図1において、チャック10の上面10aに載置されたウェーハWは、凹部11(図1では不図示)を通してエア吸引手段によってエア吸引(真空吸着)されることにより、上面10aに吸着保持される。すなわち、チャック10は、真空吸着によりウェーハWを保持する。
 チャック10の上記以外の構成については、別途後述する。
 X-Y軸移動手段2は、チャック10及びチャック10が保持するウェーハWを、X-Y軸の面方向すなわち水平面方向(上下方向と垂直な水平面が広がる方向)に移動させる。Z軸移動手段3は、チャック10及びチャック10が保持するウェーハWを、上下方向に移動させる。ドレインケーブル4は、チャック10に接続されている。
 プローブカード5は、チャック10が保持するウェーハWの直上に配置される。プローブカード5は、プローブカード5から下側へ突出する複数のプローブ(コンタクト針)5aを有する。複数のプローブ5aは、ウェーハW上に設けられた半導体チップの微小な端子に上側から対向して配置される。
 プローブカード固定機構6は、プローブカード5を固定した状態で支持する。プローブカード固定機構6には、プローブカード5が着脱可能に取り付けられる。プローブカード固定機構6には、ウェーハWに設けられる検査対象の半導体チップに対応するプローブカード5が適宜選択されて装着される。
 コンタクトスプリングピン機構7は、プローブカード5の上側に、プローブカード5と対向して配置される。コンタクトスプリングピン機構7は、プローブカード5に対して上側から接触可能である。これによりコンタクトスプリングピン機構7は、プローブカード5の各プローブ5aと電気的に接続される。
 電気試験測定器8は、コンタクトスプリングピン機構7の上側に配置される。電気試験測定器8は、コンタクトスプリングピン機構7を介して、プローブ5aが検出した半導体チップの情報を測定する。電気試験測定器8は、テストヘッド8aと、テストヘッド8aの下面に設けられるパフォーマンスボード8bと、を有する。
 次に、ウェーハ試験装置1のチャック10の表面処理方法について、説明する。
 チャック10の製作時には、切削や研削等により加工されたチャック10の上面10aの外周部や、上面10aから窪む孔、溝または段差により形成される凹部11などに、数十μmの高さの尖ったバリ(高いバリ)が発生する。具体的には、例えば図4及び図5に示す吸着孔(凹部11)の開口縁などに、上面10aから数十μmの高さで突出するバリBが形成される。図5に示す例では、バリBの突出高さが40~50μm程度である。本実施形態のウェーハ試験装置1のチャック10の表面処理方法では、このようなバリBの高さを所定寸法以下にまで低減し、またはバリBを除去する。
 図2に示すように、ウェーハ試験装置1のチャック10の表面処理方法(以下、単に表面処理方法と呼ぶ場合がある)は、チャック10の上面10aの外周部にブラスト研磨を施すブラスト研磨工程S1と、チャック10に電解研磨を施す電解研磨工程S3と、チャック10に化学研磨を施す化学研磨工程S4と、をこの順に備えている。さらに本実施形態の表面処理方法では、ブラスト研磨工程S1と電解研磨工程S3との間に、チャック10の上面10aにラップ処理を施すラップ工程S2を備えている。
 ブラスト研磨工程S1は、例えば、中心軸Cに対して所定角度で傾斜するブラストノズルを、チャック10の上面10aの外周部に対向配置し、金属製もしくはプラスチック製の球形等からなる平均粒径100~1000μmのメディアで、噴射圧力6kgf/cm、噴出流量4000L/minにてブラスト研磨処理することにより行う。
 なお、ブラスト研磨工程S1では、チャック10の上面10aの外周部にメディアを噴射する前に、あらかじめ上面10aのうち外周部以外の部分を、マスキングテープ等で覆うことが好ましい。
 ラップ工程S2は、例えば、チャック10よりも直径寸法が大きいラップ盤にチャック10を乗せ、砥粒を含んだ研磨剤(ラップ剤)を上面10aに流し込みながら、上下方向から約7kgfの重量の錘により圧力をかけてラップ処理することにより行う。
 電解研磨工程S3は、図3に示すように、例えば、酸性液体等の電解研磨液が貯留された槽内にチャック10を浸漬し、チャック10の外周部にボルト等を用いて陽極を接続し、槽には陰極を接続した状態として、電流値0.15Aを印加し、電解研磨処理することにより行う。
 具体的に本実施形態では、電解研磨工程S3において、チャック10の外周部に、チャック10の周方向に互いに間隔をあけて3つ以上の陽極ケーブル(電極配線)を接続している。図示の例では、チャック10の外周部に、チャック10の周方向に等ピッチで4つの陽極ケーブル(電極配線)を接続している。
 化学研磨工程S4は、例えば、酸性液体等の化学研磨液が貯留された槽内にチャック10を浸漬し、この液を15~25℃の温度に加熱した状態で、液を撹拌しまたは液内でチャック10を揺動させつつ、所定の処理時間で化学研磨処理することにより行う。
 ここで、図4及び図5は、上述した表面処理方法を実施する前のチャック10の上面10aの吸着孔(凹部11)付近の画像及び断面図を表しており、図6及び図7は、上述した表面処理方法を実施した後のチャック10の上面10aの吸着孔(凹部11)付近の画像及び断面図を表している。なお、図5及び図7の各断面図において、吸着孔(凹部11)内の断面形状が波形となっているのは、吸着孔の深さ寸法が大きいために、正確な断面形状が測定できなかったことに因る。
 図4及び図5に示すように、本実施形態の表面処理方法を実施する前は、吸着孔の開口縁に数十μmの高さの高いバリBが存在している。図4においては、吸着孔の開口縁のうち、特に色の濃い部分がバリBに相当する。これに対し、図6及び図7に示すように、本実施形態の表面処理方法を実施した後は、吸着孔の開口縁に数十μmの高さの高いバリBは存在していない。
 具体的に、本実施形態の表面処理方法を実施したウェーハ試験装置1のチャック10では、上面10aまたは凹部11から突出するバリの高さ寸法が、15μm以下とされている。また、上述の表面処理方法(特に電解研磨工程S3及び化学研磨工程S4)が実施されることにより、図7に示すように、チャック10の上面10aは、凹部11に近づくに従い、上下方向の高さが低くなる。
 以上説明した本実施形態のウェーハ試験装置1のチャック10の表面処理方法、及び、ウェーハ試験装置1のチャック10によれば、下記の作用効果を奏する。
 本実施形態とは異なり、例えば砥石加工やラップ加工等の物理的研磨によってチャック上面10aのバリを除去する場合には限界があり、20μmから数十μmの高さのバリを取り除くことができない。また、チャック10の外形寸法は、8インチウェーハ用で直径φ205mm程度(外周長644mm程度)、12インチウェーハ用で直径φ305mm程度(外周長958mm程度)であり、研磨対象物としての外形寸法が大きい。このため、物理的研磨ではバラツキ、偏り、ムラなどが生じやすく、チャック上面10a全体に均一な研磨を施すことが難しい。
 一方、本実施形態のウェーハ試験装置1のチャック10の表面処理方法では、ブラスト研磨工程S1、電解研磨工程S3及び化学研磨工程S4をこの順に備えている。このため、下記の優れた作用効果が得られる。
 チャック10を製作する際、チャック上面10aのうち特に外周部には、突出高さの大きいバリ(数十μmの高さのバリ)が存在している。このようなチャック外周部の高いバリに対して、本実施形態ではまず、ブラスト研磨工程S1を施す。これにより、高いバリを打ち砕いてバリ高さを一定以下(ブラスト研磨による目的値以下)にまで低減させる。
 その後、電解研磨工程S3及び化学研磨工程S4をこの順に施すことで、チャック上面10aに残っているバリを溶解により縮小させ、または除去する。
 具体的に、電解研磨は溶解力が強く、尖った物などを溶解しやすい性質がある。この性質を利用し、電解研磨によって高いバリ(尖ったバリ)の高さ寸法をより低減させる。
 また、化学研磨は電解研磨に比べて溶解力は弱いものの、均一性に優れている。この性質を利用し、化学研磨によってチャック10の吸着孔等の凹部11を含む全域にわたって、バラツキ、偏り、ムラなどの無い均一な研磨を施し、チャック上面10aのバリの高さ寸法を全体的に低減させる。
 本実施形態では上記各工程を経ることにより、チャック上面10aから突出するバリの高さ寸法を、例えば15μm以下の所定寸法以下にまで低減でき、またはバリを除去することが可能となる。
 したがって本実施形態によれば、ウェーハWがチャック10の上面10aに真空吸着されるときの吸着圧によって、または、ウェーハW上に複数のプローブ5aが接触するときのコンタクト圧によって、ウェーハW下面に成膜された金属膜が、バリとの接触でダメージを受けるような不具合を抑制することができる。このため、ウェーハ試験装置1よりも後工程においてウェーハW下面にフレームテープを貼り付けるときに、下面とテープとの間に完全な密閉状態を作ることができる。ウェーハW下面とフレームテープとの間に気泡が生じることを防止できるため、ウェーハWをダイシング加工によって半導体チップに個片化するときに、上記気泡付近を起点としてチップクラックが生じることを抑制できる。
 また、加熱手段により高温とされたチャック10の上面10aにウェーハWを載置する場合に、ウェーハWがチャック10に吸着されるのと同時にウェーハWの熱膨張変化が起きても、バリとの接触によってウェーハWの熱膨張(径方向への膨張)が妨げられるようなことが抑制される。このため、ウェーハW下面の金属膜が剥離することが防止され、ウェーハW下面と吸着孔等の凹部11とが噛り付いたような固着状態となることも防止される。したがって、機能試験後にウェーハWをカセットへ回収するときに、チャック上面10aからウェーハWを安定して剥離することができる。
 また、バリの高さ寸法が十分に低減されているため、ウェーハW下面とチャック上面10aとが全面にわたって面接触した密着状態とされる。このため、ウェーハWとチャック10との接触抵抗を0.000Ωの極限状態に近づけることができ、ウェーハ試験装置1によりウェーハWに通電して的確な試験結果を得ることができる。特に、ウェーハW下面の金属膜を電極として利用するパワーデバイスに本実施形態を適用した場合には、上述の作用効果がより格別顕著なものとなる。
 以上説明したように、本実施形態によれば、チャック上面10aのバリの高さを所定寸法以下にまで低減でき、またはバリを除去することができ、これにより、ウェーハWをダイシング加工する際のチップクラックを抑制でき、チャック上面10aとウェーハW下面とが固着状態となる不具合を抑えることができ、かつ、チャック上面10aとウェーハW下面とを接触抵抗の小さい安定した密着状態とすることができる。これにより、品質のよいウェーハW及び半導体チップを安定して製造することができる。
 また、本実施形態の表面処理方法は、ブラスト研磨工程S1と電解研磨工程S3との間に、チャック上面10aにラップ処理を施すラップ工程S2をさらに備えている。
 この場合、ブラスト研磨によって粗くなったチャック10の表面を、ラップ工程S2により平らな面に復元することができる。なお、ラップ工程S2を経ることによりチャック上面10aに新たなバリが生じる場合があるが、本実施形態によれば、ラップ工程S2後の電解研磨工程S3及び化学研磨工程S4によって、新たなバリの高さ寸法についても十分に低減させることができる。
 ここで、上記新たなバリについて、詳しく説明する。ラップ工程S2前のブラスト研磨工程S1では、チャック上面10aにメディアが衝突することで微細な凹凸形状が付与されるほか、ブラスト照射角度に沿って緩やかな下り勾配(傾斜)が付与されている。このチャック上面10aに対して、ラップ工程S2においてラップ処理を施すと、凹凸形状が削られ平らな面が作り直されるとともに、チャック上面10aには、緩やかな下り勾配と平らな面との間に境界線が形成される。この境界線に沿って、新たなバリ(高さの低い凸バリ)が生じる場合がある。
 本実施形態では、このような新たなバリについても、例えば15μm以下の所定寸法以下にまで高さを低減でき、または除去することが可能である。
 なお、ラップ工程S2によりチャック上面10aに新たなバリが生じるデメリットを低減するには、ラップ処理時間を極力少なく抑えるのがよい。ラップ処理時間を必要最低限に抑えるには、ラップ工程S2前のブラスト研磨工程S1において、チャック上面10aのうち外周部以外の部分についてはあらかじめマスキングテープ等で覆い、ブラスト研磨を施す処理領域を必要最低限に抑えることが好ましい。
 このようにしてラップ処理時間が短縮されることで、上記境界線に沿って新たなバリが発生するのを抑制できる。
 また本実施形態において、チャック10の直径寸法は8インチ以上であり、電解研磨工程S3では、チャック10の外周部に、チャック10の周方向に互いに間隔をあけて3つ以上の電極配線を接続する。より好ましくは、チャック10の外周部に、チャック10の周方向に等ピッチで3つ以上(本実施形態の例では4つ)の電極配線を接続する。
 この場合、チャック10の大きさは、8インチウェーハ用またはそれよりも大きな12インチウェーハ用などである。このような大きな対象物に対して電解研磨を行う場合、電極から遠く離れた箇所では、溶解の効果が弱まる傾向がある。
 そこで本実施形態の上記構成では、チャック10の外周部に、チャック10の周方向に互いに間隔をあけて3つ以上の電極配線を接続した状態として、チャック10に電解研磨処理を行う。これにより、チャック10の外周部には電極から遠く離れた箇所が生じにくくなるとともに、チャック10外周部の全域にわたって、溶解の効果が均等に得られやすくなる。したがって、チャック10の外周部に存在する尖ったバリの高さ寸法を、電解研磨工程S3によって均等に低減させることができる。
 また本実施形態は、ウェーハ試験装置1に設けられ、真空吸着によりウェーハWを保持する円板状のチャック10であって、チャック10は、ウェーハWが載置される上面10aと、上面10aから窪む孔、溝または段差により形成される凹部11と、を有し、上面10aまたは凹部11から突出するバリの高さ寸法が、15μm以下である。
 本実施形態のウェーハ試験装置1のチャック10は、上述したウェーハ試験装置1のチャック10の表面処理方法により得られる。そして、このウェーハ試験装置1のチャック10によれば、チャック上面10aまたは凹部11から突出するバリの高さ寸法が、15μm以下にまで低く抑えられているため、上述した優れた作用効果が安定して奏功される。
 また本実施形態では、チャック上面10aが、凹部11に近づくに従い、上下方向の高さが低くなる。
 本実施形態のウェーハ試験装置1のチャック10は、上述した電解研磨工程S3及び化学研磨工程S4を経ることにより、チャック上面10aのうち凹部11周辺の高さ寸法が、凹部11へ近づくに従い低くされている(溶解による下り勾配が付与されている)。このため、高温とされたチャック10の上面10aにウェーハWを吸着保持する場合であっても、ウェーハW下面と凹部11(の開口縁)とが噛り付いたような固着状態となることを、より安定して防止できる。
 なお、本発明は前述の実施形態に限定されず、例えば下記に説明するように、本発明の趣旨を逸脱しない範囲において構成の変更等が可能である。
 前述の実施形態では、チャック10の上面10aから窪む凹部11が、吸着孔(孔)である例を挙げたが、これに限らない。凹部11は、例えば、チャック上面10aから窪む吸着溝(溝)等であってもよい。あるいは、ウェーハWとしてTAIKO(登録商標)ウェーハを用いる場合などには、TAIKO(登録商標)ウェーハの肉厚とされた外周部に対応して、チャック上面10aの外周部に、この外周部以外の部分よりも窪む段差を形成し、この段差を凹部11としてもよい。
 本発明は、本発明の趣旨から逸脱しない範囲において、前述の実施形態及び変形例等で説明した各構成を組み合わせてもよく、また、構成の付加、省略、置換、その他の変更が可能である。また本発明は、前述した実施形態等によって限定されず、特許請求の範囲によってのみ限定される。
 本発明のウェーハ試験装置のチャックの表面処理方法、及びウェーハ試験装置のチャックによれば、チャック上面のバリの高さを所定寸法以下にまで低減でき、またはバリを除去することができ、これにより、ウェーハをダイシング加工する際のチップクラックを抑制でき、チャック上面とウェーハ下面とが固着状態となる不具合を抑えることができ、かつ、チャック上面とウェーハ下面とを接触抵抗の小さい安定した密着状態とすることができる。これにより、品質のよいウェーハ及び半導体チップを安定して製造することができる。したがって、産業上の利用可能性を有する。
 1…ウェーハ試験装置、10…チャック、10a…上面、11…凹部、B…バリ、S1…ブラスト研磨工程、S2…ラップ工程、S3…電解研磨工程、S4…化学研磨工程、W…ウェーハ

Claims (5)

  1.  ウェーハ試験装置に設けられ、真空吸着によりウェーハを保持する円板状のチャックの表面処理方法であって、
     前記チャックは、
     前記ウェーハが載置される上面と、
     前記上面から窪む孔、溝または段差により形成される凹部と、を有し、
     前記チャックの表面処理方法は、
     前記上面の外周部にブラスト研磨を施すブラスト研磨工程と、
     前記チャックに電解研磨を施す電解研磨工程と、
     前記チャックに化学研磨を施す化学研磨工程と、をこの順に備える、
     ウェーハ試験装置のチャックの表面処理方法。
  2.  前記ブラスト研磨工程と前記電解研磨工程との間に、前記上面にラップ処理を施すラップ工程をさらに備える、
     請求項1に記載のウェーハ試験装置のチャックの表面処理方法。
  3.  前記チャックの直径寸法は、8インチ以上であり、
     前記電解研磨工程では、前記チャックの外周部に、前記チャックの周方向に互いに間隔をあけて3つ以上の電極配線を接続する、
     請求項1または2に記載のウェーハ試験装置のチャックの表面処理方法。
  4.  ウェーハ試験装置に設けられ、真空吸着によりウェーハを保持する円板状のチャックであって、
     前記チャックは、
     前記ウェーハが載置される上面と、
     前記上面から窪む孔、溝または段差により形成される凹部と、を有し、
     前記上面または前記凹部から突出するバリの高さ寸法が、15μm以下である、
     ウェーハ試験装置のチャック。
  5.  前記上面は、前記凹部に近づくに従い、上下方向の高さが低くなる、
     請求項4に記載のウェーハ試験装置のチャック。
PCT/JP2025/002760 2024-03-15 2025-01-29 ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック Pending WO2025192070A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024040983A JP2025141172A (ja) 2024-03-15 2024-03-15 ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック
JP2024-040983 2024-03-15

Publications (1)

Publication Number Publication Date
WO2025192070A1 true WO2025192070A1 (ja) 2025-09-18

Family

ID=97063240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/002760 Pending WO2025192070A1 (ja) 2024-03-15 2025-01-29 ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック

Country Status (2)

Country Link
JP (1) JP2025141172A (ja)
WO (1) WO2025192070A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340896A (ja) * 1997-06-06 1998-12-22 Nippon Asm Kk プラズマcvd装置用サセプタ及びその製造方法
JP2002170753A (ja) * 1999-11-30 2002-06-14 Ibiden Co Ltd 半導体製造・検査用セラミックヒータ
JP2004006485A (ja) * 2002-05-31 2004-01-08 Toshiba Ceramics Co Ltd 真空吸着ステージ
JP2006032686A (ja) * 2004-07-16 2006-02-02 Hitachi Chem Co Ltd 導体層パターン及び電磁波遮蔽体の製造法
JP2008266693A (ja) * 2007-04-17 2008-11-06 Tokyo Seimitsu Co Ltd 電解加工による導電性膜の除去方法及び電解加工装置
JP2013210638A (ja) * 2013-04-17 2013-10-10 Dnp Fine Chemicals Co Ltd 反射防止膜及びその製造方法
WO2020090164A1 (ja) * 2018-10-30 2020-05-07 株式会社アルバック 真空処理装置
JP2022117692A (ja) * 2021-02-01 2022-08-12 三菱電機株式会社 半導体試験装置および半導体試験方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340896A (ja) * 1997-06-06 1998-12-22 Nippon Asm Kk プラズマcvd装置用サセプタ及びその製造方法
JP2002170753A (ja) * 1999-11-30 2002-06-14 Ibiden Co Ltd 半導体製造・検査用セラミックヒータ
JP2004006485A (ja) * 2002-05-31 2004-01-08 Toshiba Ceramics Co Ltd 真空吸着ステージ
JP2006032686A (ja) * 2004-07-16 2006-02-02 Hitachi Chem Co Ltd 導体層パターン及び電磁波遮蔽体の製造法
JP2008266693A (ja) * 2007-04-17 2008-11-06 Tokyo Seimitsu Co Ltd 電解加工による導電性膜の除去方法及び電解加工装置
JP2013210638A (ja) * 2013-04-17 2013-10-10 Dnp Fine Chemicals Co Ltd 反射防止膜及びその製造方法
WO2020090164A1 (ja) * 2018-10-30 2020-05-07 株式会社アルバック 真空処理装置
JP2022117692A (ja) * 2021-02-01 2022-08-12 三菱電機株式会社 半導体試験装置および半導体試験方法

Also Published As

Publication number Publication date
JP2025141172A (ja) 2025-09-29

Similar Documents

Publication Publication Date Title
JP5735941B2 (ja) 試験器インタフェース接触要素及び支持ハードウエアを清浄化するための器具、装置、及び方法
CN105842611A (zh) 倒装芯片检测样品的制备方法
US6777966B1 (en) Cleaning system, device and method
US7202683B2 (en) Cleaning system, device and method
KR100303396B1 (ko) 반도체장치제조용웨이퍼그라인딩장치
US12459007B2 (en) Separating apparatus and separating method
US20200200800A1 (en) Apparatuses, device, and methods for cleaning tester interface contact elements and support hardware
US20220270895A1 (en) Separating apparatus and separating method
WO2025192070A1 (ja) ウェーハ試験装置のチャックの表面処理方法及びウェーハ試験装置のチャック
US20060065290A1 (en) Working surface cleaning system and method
US20030102878A1 (en) Bore probe card and method of testing
JP2002334858A (ja) 半導体基板の研磨装置
JP6887016B2 (ja) ゲッタリング層形成装置、ゲッタリング層形成方法及びコンピュータ記憶媒体
JP2009162634A (ja) 絶縁被覆プローブ針
CN114609502A (zh) 于失效分析中观察失效区域的样品制作方法
KR102907721B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN113053774A (zh) 探测装置
JP2006237413A (ja) プローブ針のクリーニング方法、これに用いるウエハおよびウエハプローバ装置
TWI737548B (zh) 於失效分析中觀察失效區域的樣品製作方法
KR101297968B1 (ko) 웨이퍼 에지 연마 장치 및 웨이퍼 에지 연마 방법
JPH11111788A (ja) プローブ針の研磨装置及び研磨方法
JPH05175286A (ja) 半導体ペレット検査方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25770109

Country of ref document: EP

Kind code of ref document: A1