WO2025192016A1 - 撮像装置および撮像方法 - Google Patents

撮像装置および撮像方法

Info

Publication number
WO2025192016A1
WO2025192016A1 PCT/JP2025/001023 JP2025001023W WO2025192016A1 WO 2025192016 A1 WO2025192016 A1 WO 2025192016A1 JP 2025001023 W JP2025001023 W JP 2025001023W WO 2025192016 A1 WO2025192016 A1 WO 2025192016A1
Authority
WO
WIPO (PCT)
Prior art keywords
floating diffusion
potential
assist
transistor
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/001023
Other languages
English (en)
French (fr)
Inventor
謙吾 梅田
祐人 佐藤
公康 椎名
頼人 坂野
聡子 飯田
ヨハネス ソルハスビック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025192016A1 publication Critical patent/WO2025192016A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • This technology relates to an imaging device and an imaging method. More specifically, this technology relates to an imaging device and an imaging method that are provided with multiple floating diffusions.
  • multiple floating diffusions may be provided in a pixel.
  • an imaging device has been disclosed that generates an autofocus signal in response to a row driver activation signal for half or less of the light-receiving elements included in one pixel that includes first to fourth subpixels (see, for example, Patent Document 1).
  • This technology was developed in light of these circumstances, and aims to improve the efficiency of charge transfer between floating diffusions.
  • This technology has been developed to solve the above-mentioned problems, and its first aspect is an imaging device that includes a first floating diffusion to which charge is transferred from a photoelectric conversion unit, a second floating diffusion connectable to the first floating diffusion, and an assist electrode that assists the transfer of charge between the first floating diffusion and the second floating diffusion. This has the effect of improving the efficiency of charge transfer between the first floating diffusion and the second floating diffusion.
  • the assist electrode may be disposed on the first floating diffusion. This has the effect of improving the efficiency of charge transfer via the first floating diffusion.
  • the assist electrode may be disposed on the second floating diffusion. This has the effect of improving the efficiency of charge transfer via the second floating diffusion.
  • the device may further comprise a plurality of pixels sharing the first floating diffusion, a reset transistor that resets the first floating diffusion and the second floating diffusion, an amplification transistor that outputs a signal according to the potential of the first floating diffusion, and a selection transistor that selects the output of the amplification transistor.
  • a switching transistor may be further provided that switches the conversion efficiency of the amplifying transistor. This brings about the effect of realizing DCG (Dual Conversion Gain)-HDR.
  • an assist control unit may be provided that increases the potential of the second floating diffusion via the assist electrode when phase difference information is acquired, and decreases the potential of the second floating diffusion via the assist electrode when luminance information is acquired. This reduces conversion efficiency, enabling the acquisition of phase difference information, while enabling charge to be transferred from the second floating diffusion to the first floating diffusion.
  • a capacitor may be provided for storing the charge photoelectrically converted by the pixel. This has the effect of holding the charge transferred from the photoelectric conversion unit.
  • an assist control unit may be provided that reduces the potential of the first floating diffusion via the assist electrode for each subframe obtained by dividing a frame, and transfers the charge accumulated in the first floating diffusion to the capacitor. This has the effect of making it possible to read out the charge accumulated for each subframe from the capacitor for each frame.
  • the device may further include an assist control unit that reduces the potential of the first floating diffusion via the assist electrode and transfers the charge that has overflowed into the first floating diffusion to the capacitor. This has the effect of causing the charge that has overflowed into the first floating diffusion to be held in the capacitor.
  • an assist control unit may be provided that increases the potential of the first floating diffusion via the assist electrode when charge is accumulated in the photoelectric conversion unit, and decreases the potential of the first floating diffusion via the assist electrode when phase difference information is acquired, and transfers the charge accumulated in the first floating diffusion to the second floating diffusion. This provides the effect of retaining charge that has overflowed from the photoelectric conversion unit, emptying the first floating diffusion of charge, and then transferring charge from the photoelectric conversion unit to the first floating diffusion.
  • the assist control unit may lower the potential of the first floating diffusion via the assist electrode when acquiring a luminance signal, and transfer the charge accumulated in the first floating diffusion to the capacitor. This has the effect of causing the charge that has overflowed to the second floating diffusion to be held in the capacitor.
  • the pixels may be arranged in a quad-Bayer array. This has the effect of achieving HDR while increasing the resolution of color images.
  • an overflow control transistor may be further provided that controls overflow from the pixel to the capacitor. This has the effect of retaining charge that overflows from the pixel without passing through the first floating diffusion and the second floating diffusion.
  • the second aspect is an imaging method that controls the potential of the first floating diffusion or the second floating diffusion via an assist electrode provided on the first floating diffusion to which charge is transferred from a photoelectric conversion unit or on a second floating diffusion connectable to the first floating diffusion, thereby assisting the transfer of charge between the first floating diffusion and the second floating diffusion. This has the effect of improving the efficiency of charge transfer between the first floating diffusion and the second floating diffusion.
  • the potential of the second floating diffusion may be increased via the assist electrode, and a pixel signal used for phase difference information may be read from the pixel when the conversion efficiency of converting charge to voltage is reduced; the potential of the second floating diffusion may be decreased via the assist electrode, and charge may be transferred from the second floating diffusion to the first floating diffusion; and a pixel signal used for luminance information may be read from the first floating diffusion when the conversion efficiency is increased.
  • the potential of the first floating diffusion may be lowered via the assist electrode for each subframe obtained by dividing a frame, the charge accumulated in the first floating diffusion may be transferred to a capacitor, and the charge transferred to the capacitor may be read out for each frame. This brings about the effect that the charge accumulated for each subframe can be read out from the capacitor for each frame.
  • the potential of the first floating diffusion may be increased via the assist electrode when charge is accumulated in the photoelectric conversion unit, and the potential of the first floating diffusion may be decreased via the assist electrode when phase difference information is acquired, and the charge accumulated in the first floating diffusion may be transferred to the second floating diffusion. This results in the effect that the charge accumulated in the first floating diffusion is held in the second floating diffusion.
  • FIG. 1 is a block diagram illustrating an example of the configuration of an imaging apparatus according to a first embodiment.
  • 1 is a block diagram illustrating an example of the configuration of a solid-state imaging device according to a first embodiment.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of a cell provided in the solid-state imaging device according to the first embodiment.
  • 4 is a timing chart showing an example of a readout operation of the solid-state imaging device according to the first embodiment.
  • FIG. 4 is a diagram illustrating an example of potential during a readout period of the solid-state imaging device according to the first embodiment.
  • FIG. 2 is a plan view showing a first example of a cell layout according to the first embodiment; FIG.
  • FIG. 2 is a cross-sectional view showing a first example of a cell configuration according to the first embodiment.
  • FIG. 10 is a plan view showing a second example of a cell layout according to the first embodiment.
  • FIG. 4 is a cross-sectional view showing a second example of the configuration of the cell according to the first embodiment.
  • FIG. 10 is a diagram illustrating an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a second embodiment. 10 is a timing chart showing an example of a readout operation of the solid-state imaging device according to the second embodiment.
  • FIG. 10 is a diagram illustrating an example of potential during a readout period of the solid-state imaging device according to the second embodiment.
  • FIG. 10 is a diagram illustrating an example of potential during a readout period of the solid-state imaging device according to the second embodiment.
  • FIG. 10 is a plan view showing an example of a pixel layout according to a second embodiment.
  • FIG. 10 is a cross-sectional view illustrating a configuration example of a pixel according to a second embodiment.
  • FIG. 10 is a diagram illustrating an example of a circuit configuration of a cell provided in a solid-state imaging device according to a third embodiment. 10 is a timing chart showing an example of a readout operation of the solid-state imaging device according to the third embodiment.
  • FIG. 11 is a diagram illustrating an example of potential during a readout period of a solid-state imaging device according to a third embodiment.
  • FIG. 10 is a plan view showing an example of a pixel layout according to a second embodiment.
  • FIG. 10 is a cross-sectional view illustrating a configuration example of a pixel according to a second embodiment.
  • FIG. 10 is
  • FIG. 11 is a diagram illustrating an example of potential during a readout period of a solid-state imaging device according to a third embodiment.
  • FIG. 11 is a plan view showing an example of a layout of cells according to a third embodiment.
  • FIG. 10 is a cross-sectional view showing a configuration example of a cell according to a third embodiment.
  • FIG. 10 is a diagram illustrating an example of a circuit configuration of a cell provided in a solid-state imaging device according to a fourth embodiment.
  • 13 is a timing chart showing an example of a readout operation of the solid-state imaging device according to the fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of potential during a readout period of a solid-state imaging device according to a fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of potential during a readout period of a solid-state imaging device according to a fourth embodiment.
  • FIG. 13 is a plan view showing an example of a layout of cells according to a fourth embodiment;
  • FIG. 10 is a cross-sectional view showing a configuration example of a cell according to a fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of a circuit configuration of a cell provided in a solid-state imaging device according to a fifth embodiment.
  • FIG. 13 is a plan view showing a first layout example of a cell according to a fifth embodiment;
  • FIG. 13 is a cross-sectional view showing a first configuration example of a cell according to a fifth embodiment.
  • FIG. 13 is a plan view showing a second layout example of the cell according to the fifth embodiment.
  • FIG. 13 is a cross-sectional view showing a second configuration example of the cell according to the fifth embodiment.
  • FIG. 13 is a perspective view showing an example of a stack of layers in a solid-state imaging device according to a sixth embodiment.
  • 1 is a block diagram illustrating a schematic configuration example of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • First embodiment an example in which an assist electrode is provided to control the potential of the floating diffusion, and the potential of the floating diffusion is increased via the assist electrode when phase difference information is acquired, and the potential of the floating diffusion is decreased via the assist electrode when luminance information is acquired
  • Second embodiment an example in which the potential of the floating diffusion is lowered via an assist electrode for each subframe obtained by dividing a frame, and the charge accumulated in the floating diffusion is transferred to a capacitor
  • Third embodiment (example in which the potential of the floating diffusion is lowered via the assist electrode when phase difference information is acquired, and the charge overflowing into the floating diffusion is transferred to the capacitor) 4.
  • FIG. 1 is a block diagram showing an example of the configuration of an imaging apparatus according to the first embodiment.
  • the imaging device 100 includes an optical system 101, a solid-state imaging device 102, an imaging control unit 103, an image processing unit 104, a memory unit 105, a display unit 106, and an operation unit 107.
  • the imaging device 100 also includes a drive control unit 109.
  • the imaging control unit 103, the image processing unit 104, the memory unit 105, the display unit 106, the operation unit 107, and the drive control unit 109 are connected to one another via a bus 108.
  • the imaging device 100 may be used standalone, or may be incorporated into a mobile terminal such as a smartphone, an authentication device or a monitoring device, or a vehicle or drone.
  • the optical system 101 allows light from a subject to be incident on the solid-state imaging device 102, and forms an optical image on the light-receiving surface of the solid-state imaging device 102.
  • the optical system 101 may include, for example, a focus lens, a zoom lens, and an aperture.
  • the optical system 101 may also include multiple lenses, such as a wide-angle lens, a standard lens, and a telephoto lens.
  • the solid-state imaging device 102 converts the optical image formed on the light-receiving surface into an electrical signal for each pixel, digitizes the electrical signal, and outputs it. At this time, the solid-state imaging device 102 can perform HDR by switching the conversion efficiency of the pixels.
  • the solid-state imaging device 102 can also include multiple floating diffusions to which charges are transferred from the pixels.
  • the solid-state imaging device 102 may also include multiple pixels per column that can acquire phase difference information.
  • the solid-state imaging device 102 may also acquire luminance information from the multiple pixels used to acquire the phase difference information.
  • the solid-state imaging device 102 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the CMOS image sensor may be a back-illuminated image sensor or a front-illuminated image sensor.
  • the imaging control unit 103 controls imaging by the solid-state imaging device 102 based on commands from the operation unit 107. At this time, the imaging control unit 103 can control the exposure time, exposure amount, imaging timing, etc. of the solid-state imaging device 102.
  • the image processing unit 104 performs image processing based on the output from the solid-state imaging device 102.
  • Image processing includes, for example, gamma correction, white balance processing, sharpness processing, and tone conversion processing.
  • the image processing unit 104 may include a processor that executes processing based on software.
  • the image processing unit 104 includes an HDR processing unit 104A.
  • HDR processing unit 104A performs HDR processing based on pixel signals read out from solid-state imaging device 102.
  • HDR processing unit 104A can generate an HDR image based on a combination of pixel signals read out from solid-state imaging device 102 with low conversion efficiency and pixel signals read out from solid-state imaging device 102 with high conversion efficiency.
  • the storage unit 105 stores images captured by the solid-state imaging device 102, as well as imaging parameters of the solid-state imaging device 102.
  • the storage unit 105 can also store programs that operate the imaging device 100 based on software.
  • the storage unit 105 may include ROM (Read Only Memory), RAM (Random Access Memory), and a memory card.
  • the display unit 106 displays captured images and various information that supports the capture operation.
  • the display unit 106 may be a liquid crystal display, an organic EL (Electro Luminescence) display, or a micro LED display.
  • the operation unit 107 provides a user interface for operating the imaging device 100.
  • the operation unit 107 may include, for example, buttons, dials, and switches provided on the imaging device 100.
  • the operation unit 107 may also be configured as a touch panel together with the display unit 106.
  • the drive control unit 109 controls the drive of the optical system 101 based on pixel signals read out from the solid-state imaging device 102 and operation information operated by the operation unit 107.
  • the drive control unit 109 can obtain phase difference information based on pixel signals read out from the solid-state imaging device 102, and control autofocus based on the phase difference information.
  • the drive control unit 109 can also perform manual focus and control zoom magnification based on operation information operated by the operation unit 107.
  • FIG. 2 is a block diagram showing an example configuration of a solid-state imaging device according to the first embodiment.
  • the solid-state imaging device 102 includes a pixel array section 111, a vertical scanning circuit 112, a column readout circuit 113, a column signal processing section 114, a horizontal scanning circuit 115, and a control circuit 116.
  • the pixel array section 111 includes a plurality of cells 120.
  • the cells 120 are arranged in a matrix along the row direction (also referred to as the horizontal direction) and the column direction (also referred to as the vertical direction).
  • a cell 120 may share two pixels with one floating diffusion, four pixels with one floating diffusion, eight pixels with one floating diffusion, or may be composed of a single pixel. Multiple pixels included in a cell 120 may be used as phase difference pixels.
  • a cell 120 may also include a capacitor that stores charge transferred from the pixel.
  • the capacitor may be an MIM (Metal Insulation Metal) capacitor.
  • a cell 120 can form a source follower with the column readout circuit 113 when reading out a signal.
  • Each cell 120 is connected to a horizontal drive line 131 in the row direction and to a vertical signal line 132 in the column direction.
  • the horizontal drive line 131 drives each cell 120 horizontally when reading out a signal from the cell 120.
  • the vertical signal line 132 vertically transmits a potential based on the current that flows when a signal is read from the cell 120 to the column signal processing unit 114.
  • the pixels included in the cell 120 may be arranged in a Bayer array or a quad-Bayer array.
  • the light received by each pixel included in each cell 120 may be visible light, near-infrared light (NIR: Near Infrared), short-wave infrared light (SWIR: Short Wavelength Infrared), ultraviolet light, or X-rays.
  • NIR Near Infrared
  • SWIR Short Wavelength Infrared
  • ultraviolet light or X-rays.
  • the vertical scanning circuit 112 vertically scans each pixel included in the cell 120 to be read.
  • the vertical scanning circuit 112 may be configured using a vertical register.
  • the vertical scanning circuit 112 may include an address decoder, or may include a driver that drives the horizontal drive lines 131 selected via the address decoder for each row.
  • the vertical scanning circuit 112 includes an assist control unit 112A.
  • the assist control unit 112A assists in the transfer of charge between the multiple floating diffusions included in the cell 120.
  • the assist control unit 112A can control the potential of the floating diffusion of each cell 120 to assist in the transfer of charge between the multiple floating diffusions.
  • the assist control unit 112A can form a potential gradient between the floating diffusions of each cell 120.
  • the column readout circuit 113 When reading out a signal from a cell 120, the column readout circuit 113 can form a source follower with each cell 120. At this time, the column readout circuit 113 can change the potential of the vertical signal line 132 based on the charge held in the cell 120.
  • the column signal processing unit 114 processes signals transmitted vertically from the cells 120.
  • the column signal processing unit 114 can perform correlated double sampling (CDS) processing based on the signals transmitted vertically from the cells 120.
  • CDS correlated double sampling
  • the column signal processing unit 114 can also perform AD (Analog to Digital) conversion processing based on the signals transmitted vertically from each cell 120, and output the imaging signal Gout.
  • AD Analog to Digital
  • the column signal processing unit 114 includes a column ADC unit 114A.
  • the column ADC unit 114A can perform AD conversion processing in parallel for each column. At this time, the column ADC unit 114A can perform AD conversion for each column based on the results of comparing the pixel signal read from the cell 120 with a reference signal.
  • the horizontal scanning circuit 115 scans each pixel included in the cell 120 to be read in the row direction.
  • the horizontal scanning circuit 115 may be configured using a horizontal register.
  • the control circuit 116 controls the vertical scanning circuit 112, column readout circuit 113, column signal processing unit 114, and horizontal scanning circuit 115.
  • the control circuit 116 can control the scanning timing in the column direction, the scanning timing in the row direction, the operation timing of the column readout circuit 113, and the processing timing of the column signal processing unit 114.
  • the control circuit 116 can coordinate the vertical scanning circuit 112, column readout circuit 113, column signal processing unit 114, and horizontal scanning circuit 115 so that the accumulation operation, shutter operation, and read operation are performed for each row in each frame.
  • FIG. 3 is a diagram showing an example of the circuit configuration of a cell provided in a solid-state imaging device according to the first embodiment.
  • cell 120 includes photodiodes PD1 and PD2, transfer transistors TG1 and TG2, reset transistor 121, amplification transistor 122, selection transistor 123, switching transistor 124, assist electrode 125, and floating diffusions FD1 and FD2.
  • the transfer transistors TG1 and TG2, reset transistor 121, amplification transistor 122, selection transistor 123, and switching transistor 124 may be MOS (Metal Oxide Semiconductor) transistors.
  • Each photodiode PD1, PD2 performs photoelectric conversion and accumulates the photoelectrically converted charge. At this time, the photodiodes PD1, PD2 can be used to acquire phase difference information or brightness information. Each photodiode PD1, PD2 can constitute a pixel. Each transfer transistor TG1, TG2 transfers the charge accumulated in each photodiode PD1, PD2 to the floating diffusion FD1. The reset transistor 121 resets the floating diffusions FD1, FD2. At this time, the floating diffusion FD2 can be provided between the reset transistor 121 and the switching transistor 124. The amplification transistor 122 outputs a signal according to the potential of the floating diffusion FD1. The selection transistor 123 selects the output of the amplification transistor 122.
  • the switching transistor 124 switches the conversion efficiency of the amplification transistor 122. At this time, the switching transistor 124 can switch the capacitance added to the gate of the amplification transistor 122.
  • the assist electrode 125 assists in the transfer of charges between the floating diffusions FD1 and FD2.
  • the assist electrode 125 can be placed on the floating diffusion FD2. In this case, the assist electrode 125 can control the potential of the floating diffusion FD2.
  • Each transfer transistor TG1, TG2 is connected between the cathode of each photodiode PD1, PD2 and the floating diffusion FD1.
  • the floating diffusion FD1 is shared by the photodiodes PD1 and PD2.
  • the amplification transistor 122 and selection transistor 123 are connected in series.
  • the drain of the amplification transistor 122 is connected to the power supply voltage VDD.
  • the gate of the amplification transistor 122 is connected to the floating diffusion FD1.
  • the source of the selection transistor 123 is connected to the vertical signal line 132.
  • the switching transistor 124 is connected between the floating diffusions FD1 and FD2.
  • the reset transistor 121 is connected between the floating diffusion FD2 and the power supply voltage VDD.
  • Transfer signals TGL1 and TGL2 are applied to the gates of the transfer transistors TG1 and TG2.
  • a reset signal RST is applied to the gate of the reset transistor 121.
  • a selection signal SEL is applied to the gate of the selection transistor 123.
  • a switching signal FDG is applied to the gate of the switching transistor 124.
  • An assist signal AST1 is applied to the assist electrode 125.
  • the transfer signals TGL1 and TGL2, the reset signal RST, the selection signal SEL, the switching signal FDG, and the assist signal AST1 can be transmitted to the cell 120 via the horizontal drive line 131.
  • FIG. 4 is a timing chart showing an example of a readout operation of the solid-state imaging device according to the first embodiment.
  • this signal readout process includes a high conversion efficiency P-phase readout period T1, a low conversion efficiency P-phase readout period T2, a low conversion efficiency first D-phase readout period T3, a low conversion efficiency second D-phase readout period T4, and a high conversion efficiency D-phase readout period T5.
  • the assist control unit 112A can assist the transfer of charge between the floating diffusions FD1 and FD2 based on the timing set by these periods T1 to T5.
  • the high conversion efficiency P-phase readout period T1 and the low conversion efficiency P-phase readout period T2 can acquire reset signals used in CDS processing for high and low conversion efficiencies, respectively.
  • the low conversion efficiency first D-phase readout period T3 and the low conversion efficiency second D-phase readout period T4 can acquire phase difference information used for autofocus.
  • the high conversion efficiency D-phase readout period T5 can acquire brightness information used for captured images. Note that the P phase is the period during which the reset level is AD converted, and the D phase is the period during which the reset level + pixel signal is AD converted.
  • the reset signal RST rises, turning on the reset transistor 121 and resetting the floating diffusion FD1. Thereafter, the reset signal RST falls and the reset transistor 121 turns off. Also, before the high conversion efficiency P-phase read period T1, the switch signal FDG rises, turning on the switch transistor 124 and setting the conversion efficiency of the cell 120 to low conversion efficiency. Furthermore, before the high conversion efficiency P-phase read period T1, the assist signal AST1 rises and the potential of the floating diffusion FD2 is lowered via the assist electrode 125.
  • the switching signal FDG is set to a low level.
  • the switching transistor 124 is turned off, and the conversion efficiency of the cell 120 is set to high conversion efficiency.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency P-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency P-phase level, and the high conversion efficiency P-phase level read from the cell 120 is AD converted for each column.
  • the switching signal FDG is set to a high level.
  • the switching transistor 124 is turned on, and the conversion efficiency of the cell 120 is set to a low conversion efficiency.
  • the floating diffusions FD1 and FD2 are connected.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the low conversion efficiency P-phase level of the floating diffusions FD1 and FD2 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the low conversion efficiency P-phase level, and the low conversion efficiency P-phase level read from the cell 120 is AD converted for each column.
  • the transfer signal TGL1 rises, the transfer transistor TG1 turns on, and the charge accumulated in the photodiode PD1 is transferred to the floating diffusions FD1 and FD2.
  • the transfer signal TGL1 falls, and the transfer transistor TG1 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the low conversion efficiency first D-phase level of the floating diffusions FD1 and FD2 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the low conversion efficiency first D-phase level, and the low conversion efficiency first D-phase level read out from the cell 120 is AD converted for each column.
  • the transfer signals TGL1 and TGL2 rise, turning on the transfer transistors TG1 and TG2 and transferring the charge accumulated in each photodiode PD1 and PD2 to the floating diffusions FD1 and FD2. Then, the transfer signals TGL1 and TGL2 fall, turning off the transfer transistors TG1 and TG2.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the low conversion efficiency second D-phase level of the floating diffusions FD1 and FD2 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the low conversion efficiency second D-phase level, and the low conversion efficiency second D-phase level read out from the cell 120 is AD converted for each column.
  • the assist signal AST1 falls, and the potential of the floating diffusion FD2 rises via the assist electrode 125.
  • the switching signal FDG is set to a low level. At this time, the switching transistor 124 turns off, and the conversion efficiency of the cell 120 is set to high conversion efficiency. If the potential of the floating diffusion FD2 rises before the switching signal FDG falls, a potential gradient is formed from the floating diffusion FD2 to the floating diffusion FD1. The charge stored in the floating diffusion FD2 is then transferred to the floating diffusion FD1.
  • the switching signal FDG may be gradually lowered to improve the efficiency of the transfer from the floating diffusion FD2 to the floating diffusion FD1.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency D-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122. Then, in the column ADC unit 114A, a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency D-phase level, and the high conversion efficiency D-phase level read from the cell 120 is AD converted for each column.
  • FIG. 5 is a diagram showing an example of potentials during a readout period of the solid-state imaging device according to the first embodiment. Note that a to e in FIG. 5 show an example of potentials at timings P1 to P5 in FIG. 4. Also, a to e in FIG. 5 show an example of potentials of the photodiode PD1, transfer transistor TG1, and floating diffusions FD1 and FD2.
  • the transfer transistor TG1 and switching transistor 124 are turned off. At this time, the charge EL1 photoelectrically converted by the photodiode PD1 is stored in the photodiode PD1. In addition, the potential of the floating diffusion FD2 is lowered via the assist electrode 125.
  • the transfer transistor TG1 and switching transistor 124 are turned on.
  • the charge EL1 accumulated in the photodiode PD1 is transferred to the floating diffusions FD1 and FD2.
  • the conversion efficiency of the amplification transistor 122 is set to low. In this state, by reading out the pixel signal via the amplification transistor 122, left-side phase difference information can be obtained from the cell 120.
  • the transfer transistor TG2 is turned on.
  • the charge EL2 accumulated in the photodiode PD2 is transferred to the floating diffusions FD1 and FD2.
  • the charges EL1 and EL2 accumulated in the photodiodes PD1 and PD2 are held in the floating diffusions FD1 and FD2.
  • the sum of the left-side phase difference information and the right-side phase difference information can be obtained from the cell 120.
  • the right-side phase difference information can be obtained.
  • left-side phase difference information and right-side phase difference information can be obtained based on pixel signals read out with low conversion efficiency. Therefore, even when the signal strength is so large that the charge photoelectrically converted by photodiode PD1 cannot be contained within the capacity of floating diffusion FD1, saturation of the left-side phase difference information can be prevented, preventing autofocus failures.
  • the switching transistor 124 is turned off.
  • the conversion efficiency of the amplifier transistor 122 is set to high conversion efficiency.
  • a luminance signal can be obtained from the cell 120 by reading out the pixel signal via the amplifier transistor 122.
  • the charges accumulated in the two photodiodes PD1 and PD2 can be detected with high conversion efficiency, improving sensitivity.
  • FIG. 6 is a plan view showing a first example of a cell layout according to the first embodiment
  • FIG. 7 is a cross-sectional view showing a first example of a pixel configuration according to the first embodiment. Note that FIG. 7 shows an example configuration cut along line A1-A2 in FIG. 6.
  • the solid-state imaging device 102 includes a semiconductor substrate SUB.
  • a P-type semiconductor substrate can be used for the semiconductor substrate SUB.
  • the semiconductor substrate SUB is separated into cells 120 by pixel isolation regions ISG1.
  • the pixel isolation regions ISG1 may be, for example, rear deep trench isolation (RDTI).
  • RDTI rear deep trench isolation
  • the pixel isolation regions ISG1 can be formed in the depth direction from the back surface side of the semiconductor substrate SUB.
  • the pixel isolation regions ISG1 can be arranged at the boundaries of the cells 120.
  • An active region AK1 is provided on the semiconductor substrate SUB, and the active region AK1 is isolated by an isolation region ISA1.
  • the isolation region ISA1 may be STI (Shallow Trench Isolation).
  • Photodiodes PD1 and PD2, a channel region, and impurity diffusion layers DF1 to DF4 are formed in the active region AK1.
  • the photodiodes PD1 and PD2 are arranged symmetrically.
  • Floating diffusions FD1 and FD2 and source and drain layers of the pixel transistors are formed in the impurity diffusion layers DF1 to DF4.
  • the pixel transistors may include transfer transistors TG1 and TG2, a reset transistor 121, an amplification transistor 122, a selection transistor 123, and a switching transistor 124.
  • the impurity diffusion layer DF1 can be an N - type impurity diffusion layer.
  • the impurity diffusion layer DF1 can be disposed at the position of the photodiodes PD1 and PD2.
  • the impurity diffusion layer DF2 can be an N-type impurity diffusion layer.
  • the impurity diffusion layer DF2 can be disposed within the impurity diffusion layer DF1.
  • the impurity diffusion layer DF2 can be disposed at the position of the channel regions of the photodiodes PD1 and PD2 and the transfer transistors TG1 and TG2.
  • the impurity diffusion layer DF3 can be an N-type impurity diffusion layer.
  • the impurity diffusion layer DF3 can be disposed at the position of the channel regions of the reset transistor 121, the amplification transistor 122, the selection transistor 123, and the switching transistor 124. Furthermore, floating diffusions FD1 and FD2 can be formed in the impurity diffusion layer DF3.
  • the impurity diffusion layer DF4 can be an N + type impurity diffusion layer.
  • the impurity diffusion layer DF4 can be disposed at the position of the source layer or drain layer of the pixel transistor.
  • Gate electrodes E1, E2, G1 to G4 and an assist electrode 125 are formed on the active region AK1, with a gate insulating film GZ interposed between them. Gate electrodes E1 and E2 can be arranged symmetrically. Each gate electrode E1 and E2 can be arranged at the corner of photodiode PD1 and PD2, respectively. An impurity diffusion layer DF2 is formed below gate electrodes E1 and E2, and an impurity diffusion layer DF3 is formed below gate electrodes G1 to G4 and the assist electrode 125. The assist electrode 125 is arranged between gate electrodes G1 and G4. Gate electrodes G2 and G3 are arranged adjacent to each other. Gate electrode E1 is used for transfer transistor TG1. Gate electrode E2 is used for transfer transistor TG2. Gate electrode G1 is used for reset transistor 121. Gate electrode G2 is used for amplification transistor 122. Gate electrode G3 is used for selection transistor 123. Gate electrode G4 is used for switching transistor 124.
  • Contact CN1 is arranged at the corner between photodiodes PD1 and PD2.
  • Contact CN2 is arranged next to gate electrode G3.
  • Contact CN3 is arranged next to gate electrode G1.
  • Ground potential is applied to contact CN1.
  • the potential VSL of vertical signal line 132 is applied to contact CN2.
  • Power supply potential VDD is applied to contact CN3.
  • the semiconductor substrate SUB may be made of Si, InGaAs, InP, InSb, HgCdTe, or the like.
  • the gate electrodes E1, E2, G1 to G4 and the assist electrode 125 may be made of, for example, polycrystalline silicon.
  • the pixel isolation region ISG1 and the element isolation region ISA1 may be made of, for example, an insulator such as SiO2 .
  • a light-shielding material such as carbon black may be embedded in the pixel isolation region ISG1 to prevent color mixing, etc.
  • FIG. 8 is a plan view showing a second example of a cell layout according to the first embodiment
  • FIG. 9 is a cross-sectional view showing a second example of a cell configuration according to the first embodiment.
  • this solid-state imaging device 102 has an element isolation region ISA2, an active region AK2, and contacts CN4 and CN5 instead of the element isolation region ISA1, active region AK1, and contact CN3 of Figures 6 and 7.
  • the rest of the configuration of this solid-state imaging device 102 is the same as the configuration of the solid-state imaging device 102 of Figures 6 and 7.
  • the semiconductor substrate SUB is separated into cells 120 by pixel isolation regions ISG2.
  • the pixel isolation regions ISG2 may be, for example, FFTI (Full-thickness Front Deep Trench Isolation). In this case, the pixel isolation regions ISG2 can penetrate the semiconductor substrate SUB in the depth direction.
  • the pixel isolation regions ISG2 can be arranged on the boundaries of the cells 120.
  • An active region AK2 is provided on the semiconductor substrate SUB, and the active region AK2 is isolated by an element isolation region ISA2.
  • the element isolation region ISA2 may be STI.
  • the active region AK2 can be bent at right angles at both ends of the cell 120.
  • Photodiodes PD1 and PD2, channel regions, and impurity diffusion layers DF1 to DF4 are formed in the active region AK2.
  • Floating diffusions FD1 and FD2, and source and drain layers of the pixel transistors are formed in the impurity diffusion layers DF1 to DF4.
  • Contact CN4 is arranged adjacent to gate electrode G2 in the column direction.
  • Contact CN5 is arranged adjacent to gate electrode G1 in the column direction.
  • the power supply potential VDD is applied to contacts CN4 and CN5.
  • an assist electrode 125 that controls the potential of floating diffusion FD2, and floating diffusions FD1 and FD2 are connected to acquire phase difference information with low conversion efficiency.
  • the potential of floating diffusion FD2 is then controlled via assist electrode 125 to transfer the charge of floating diffusion FD2 to floating diffusion FD1, and floating diffusions FD1 and FD2 are separated to acquire luminance information with high conversion efficiency.
  • DCG Direct Conversion Gain
  • Second embodiment In the first embodiment described above, it is possible to acquire phase difference information at low conversion efficiency by controlling the potential of the floating diffusion FD2 via the assist electrode 125. In this second embodiment, it is possible to control the potential of the floating diffusion FD1 via the assist electrode, and transfer the charge accumulated in the floating diffusion FD1 to a capacitor for each subframe obtained by dividing a frame.
  • FIG. 10 is a diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the second embodiment.
  • pixel 220 has a photodiode PD, a transfer transistor TG, and an assist electrode 225 instead of the photodiodes PD1 and PD2, transfer transistors TG1 and TG2, and assist electrode 125 of the first embodiment described above. Furthermore, pixel 220 has a capacitor 221 added to cell 120 of the first embodiment described above. The other configuration of pixel 220 of the second embodiment is the same as the configuration of cell 120 of the first embodiment described above.
  • the photodiode PD performs photoelectric conversion and accumulates the photoelectrically converted charge.
  • the transfer transistor TG transfers the charge accumulated in the photodiode PD to the floating diffusion FD1.
  • the assist electrode 225 assists in the transfer of charge between the floating diffusions FD1 and FD2.
  • the assist electrode 225 can be placed on the floating diffusion FD1. In this case, the assist electrode 225 can control the potential of the floating diffusion FD1.
  • Capacitor 221 holds the charge accumulated in photodiode PD. At this time, the charge accumulated in photodiode PD can be transferred to capacitor 221 via floating diffusions FD1 and FD2.
  • Capacitor 221 can be a MOM (Metal Oxide Metal) capacitor or an MIM capacitor. Capacitor 221 can be connected in series to switching transistor 124. At this time, floating diffusion FD2 can be connected between capacitor 221 and switching transistor 124. The other end of capacitor 221 can be connected to control potential MVDD. Control potential MVDD can control the voltage applied to capacitor 221 during the shutter period, accumulation period, etc. At this time, capacitor 221 can be pulse-driven based on control potential MVDD to reduce dark current. Note that control potential MVDD may be power supply potential VDD.
  • a transfer signal TGL is applied to the gate of the transfer transistor TG.
  • An assist signal AST2 is applied to the assist electrode 225.
  • the transfer signal TGL and the assist signal AST2 can be transmitted to the pixel 220 via the horizontal drive line 131.
  • FIG. 11 is a timing chart showing an example of a readout operation of a solid-state imaging device according to the second embodiment. While the diagram shows an example in which one frame is divided into eight subframes, one frame may also be divided into a number of subframes other than eight.
  • the assist control unit 112A can assist in the transfer of charge between the floating diffusions FD1 and FD2 based on the timing set for each subframe.
  • the reset signal RST falls. After that, the transfer signal TGL1 rises, and the charge accumulated in the photodiode PD is transferred to the floating diffusion FD1.
  • the transfer signal TGL1 falls.
  • the assist signal AST2 falls, and then the switching signal FDG rises.
  • a potential gradient is formed from the floating diffusion FD1 to the floating diffusion FD2, and the charge accumulated in the floating diffusion FD1 is transferred to the capacitor 221 via the floating diffusion FD2.
  • the charge accumulated in the photodiode PD in one subframe is held in the capacitor 221.
  • the switching signal FDG falls, the assist signal AST2 rises, and the reset signal RST rises.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the potential based on the charge held in the capacitor 221 is applied to the gate of the amplification transistor 122. Then, in the column ADC unit 114A, a counting operation is performed based on the potential VSL of the vertical signal line 132 at this time, and the pixel signal read from the pixel 220 is AD converted for each frame.
  • the subject includes an LED (Light Emitting Diode) light source.
  • the brightness of LED light sources is adjusted using PWM (Pulse Width Modulation) control. As a result, they repeatedly turn on and off.
  • PWM Pulse Width Modulation
  • the LED light source is on during the eight subframes, charge accumulates in the photodiode PD.
  • no charge accumulates in the photodiode PD.
  • at least one of the eight subframes can include a period during which the LED light source is on.
  • FIGS. 12 and 13 are diagrams showing an example of potential during the readout period of a solid-state imaging device according to the second embodiment. Note that a to e in FIG. 12 and a to e in FIG. 13 show an example of potential at timings P21 to P25 in FIG. 11 in each of two consecutive subframes. Also, a to e in FIG. 12 and 13 show an example of potential of the photodiode PD, transfer transistor TG, and floating diffusions FD1 and FD2. Also, FIGS. 12 and 13 show a state in which the LED light source is lit.
  • the transfer transistor TG is turned off.
  • the photodiode PD and the floating diffusion FD1 are separated from each other.
  • the potential of the floating diffusion FD1 is increased via the assist electrode 225.
  • the switching transistor 124 is turned on. At this time, a potential gradient is formed from the floating diffusion FD1 to the floating diffusion FD2, and the charge EL1 stored in the floating diffusion FD1 is transferred to the capacitor 221 via the floating diffusion FD2. As a result, the charge EL1 stored in the photodiode PD in one subframe is held in the capacitor 221.
  • switching transistor 124 is turned on. At this time, a potential gradient is formed from floating diffusion FD1 to floating diffusion FD2, and charge EL2 accumulated in floating diffusion FD1 is transferred to capacitor 221 via floating diffusion FD2. As a result, charge EL2 accumulated in photodiode PD in one subframe is held in capacitor 221.
  • FIG. 14 is a plan view showing an example of a pixel layout according to the second embodiment
  • FIG. 15 is a cross-sectional view showing an example of a pixel configuration according to the second embodiment. Note that FIG. 15 shows an example of a configuration cut along line B1-B2 in FIG. 14.
  • the semiconductor substrate SUB is separated into pixels 220 by pixel isolation regions ISG1.
  • the pixel isolation regions ISG1 can be arranged at the boundaries of the pixels 220.
  • An active region AK2 is provided on the semiconductor substrate SUB, and the active region AK2 is isolated by an element isolation region ISA2.
  • a photodiode PD, a channel region, and impurity diffusion layers DF23 and DF24 are formed in the active region AK2.
  • Floating diffusions FD1 and FD2, and the source and drain layers of the pixel transistors are formed in the impurity diffusion layers DF23 and DF24.
  • the impurity diffusion layer DF23 can be an N-type impurity diffusion layer.
  • the impurity diffusion layer DF23 can be disposed at the position of the channel regions of the reset transistor 121, the amplification transistor 122, the selection transistor 123, and the switching transistor 124.
  • the impurity diffusion layer DF24 can be an N + type impurity diffusion layer.
  • the impurity diffusion layer DF24 can be disposed at the position of the source layer or drain layer of the pixel transistor. Furthermore, floating diffusions FD1 and FD2 can be formed in the impurity diffusion layer DF24.
  • Gate electrodes E21, G21 to G24, and assist electrode 225 are formed on active region AK2, each with a gate insulating film GZ interposed therebetween.
  • Gate electrode E21 can be arranged at the center of a side of photodiode PD.
  • An impurity diffusion layer DF23 is formed below gate electrodes G21 to G24 and assist electrode 225.
  • Assist electrode 225 is arranged between gate electrodes G21 and G24.
  • Gate electrode E21 is used for transfer transistor TG1.
  • Gate electrode G21 is used for reset transistor 121.
  • Gate electrode G22 is used for amplification transistor 122.
  • Gate electrode G23 is used for selection transistor 123.
  • Gate electrode G24 is used for switching transistor 124.
  • a contact CN21 is arranged in the center of one side of the photodiode PD.
  • a contact CN23 is arranged between the gate electrodes G21 and G22.
  • a contact CN22 is arranged next to the gate electrode G23.
  • a floating diffusion FD2 is arranged next to the gate electrode G24.
  • a ground potential is applied to the contact CN21.
  • a potential VSL of the vertical signal line 132 is applied to the contact CN22.
  • a power supply potential VDD is applied to the contact CN23.
  • a capacitor 221 is connected to the floating diffusion FD2.
  • pixel isolation region ISG1 was formed based on RDTI, but pixel isolation region ISG2 may also be formed based on FFTI.
  • the potential of the floating diffusion FD1 is controlled via the assist electrode 225, making it possible to transfer the charge accumulated in the floating diffusion FD1 to the capacitor 221 for each subframe into which a frame is divided.
  • This allows the charge accumulated in the photodiode PD and floating diffusion FD1 to be transferred to the capacitor 221 for each subframe without leaving any signal charge in the photodiode PD and floating diffusion FD1. Therefore, the charge generated based on intermittent exposure can be transferred to the capacitor 221 for each subframe, while the charge accumulated in the capacitor 221 can be read out for each frame, making it possible to suppress flicker that occurs when photographing an LED light source.
  • FIG. 16 is a diagram showing an example of the circuit configuration of a cell provided in a solid-state imaging device according to the third embodiment.
  • cell 320 has an assist electrode 325 instead of the assist electrode 125 of the first embodiment described above. Furthermore, cell 320 has a capacitor 321 added to cell 120 of the first embodiment described above. The rest of the configuration of cell 320 of the third embodiment is the same as the configuration of cell 120 of the first embodiment described above.
  • the assist electrode 325 assists in the transfer of charge between the floating diffusions FD1 and FD2.
  • the assist electrode 325 can be placed on the floating diffusion FD1. In this case, the assist electrode 325 can control the potential of the floating diffusion FD1.
  • Capacitor 321 holds the charge accumulated in photodiodes PD1 and PD2. At this time, the charge accumulated in photodiodes PD1 and PD2 can be transferred to capacitor 321 via floating diffusions FD1 and FD2.
  • a lateral overflow integration capacitor (LOFIC) can be used as capacitor 321.
  • Capacitor 321 can be connected in series with switching transistor 124. At this time, floating diffusion FD2 can be connected between capacitor 321 and switching transistor 124.
  • the switching transistor 124 and the reset transistor 121 can be connected in parallel to the floating diffusion FD1.
  • FIG. 17 is a timing chart showing an example of a readout operation of a solid-state imaging device according to the third embodiment.
  • this signal readout process includes a high conversion efficiency P-phase readout period T31, a high conversion efficiency first D-phase readout period T32, a high conversion efficiency second D-phase readout period T33, a D-phase batch readout period T34, and a P-phase batch readout period T35.
  • the assist control unit 112A can assist the transfer of charge between the floating diffusions FD1 and FD2 based on the timing set in these periods T31 to T35.
  • the high conversion efficiency P-phase readout period T31 can acquire a reset signal used for CDS processing for high conversion efficiency.
  • the high conversion efficiency first D-phase readout period T32 and the high conversion efficiency second D-phase readout period T33 can acquire phase difference information used for autofocus.
  • the D-phase batch readout period T34 can acquire brightness information used for captured images.
  • the P-phase batch readout period T35 can acquire a reset signal used for DDS (Double Data Sampling) processing.
  • the reset signal RST and transfer signals TGL1 and TGL2 are set to low level, and the reset transistor 121 and transfer transistors TG1 and TG2 are turned off. Furthermore, the switching signal FDG and assist signal AST3 are set to high level, turning on the switching transistor 124 and lowering the potential of the floating diffusion FD1 via the assist electrode 325. At this time, charge is accumulated in each of the photodiodes PD1 and PD2 based on the incident light, and charge overflowing from each of the photodiodes PD1 and PD2 is accumulated in the floating diffusions FD1 and FD2 and the capacitor 321.
  • the switching signal FDG falls, the switching transistor 124 turns off, and the floating diffusions FD1 and FD2 are separated from each other.
  • the assist signal AST3 falls, and the potential of the floating diffusion FD1 rises via the assist electrode 325.
  • the charge accumulated in the floating diffusion FD1 is transferred to the floating diffusion FD2.
  • the switching signal FDG rises, the switching signal FDG falls, and the charge remaining in the floating diffusion FD1 is transferred to the floating diffusion FD2.
  • the switching transistor 124 turns off, and the conversion efficiency of the cell 320 is set to high conversion efficiency.
  • the assist signal AST3 rises, and the potential of the floating diffusion FD1 is lowered via the assist electrode 325.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency P-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency P-phase level, and the high conversion efficiency P-phase level read from the cell 320 is AD converted for each column.
  • the transfer signal TGL1 rises, the transfer transistor TG1 turns on, and the charge accumulated in the photodiode PD1 is transferred to the floating diffusion FD1.
  • the transfer signal TGL1 falls, and the transfer transistor TG1 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency first D-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency first D-phase level, and the high conversion efficiency first D-phase level read out from the cell 320 is AD converted for each column.
  • the transfer signals TGL1 and TGL2 rise, turning on the transfer transistors TG1 and TG2 and transferring the charge accumulated in each photodiode PD1 and PD2 to the floating diffusion FD1.
  • the transfer signals TGL1 and TGL2 fall, turning off the transfer transistors TG1 and TG2.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency second D-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency second D-phase level, and the high conversion efficiency second D-phase level read out from the cell 120 is AD converted for each column.
  • the switching signal FDG rises, the switching transistor 124 turns on, and the conversion efficiency of cell 320 is set to low.
  • the floating diffusions FD1 and FD2 are connected to each other.
  • the transfer signals TGL1 and TGL2 rise, the transfer transistors TG1 and TG2 turn on, and the charge accumulated in each photodiode PD1 and PD2 is transferred to the floating diffusions FD1 and FD2.
  • the transfer signals TGL1 and TGL2 fall, and the transfer transistors TG1 and TG2 turn off.
  • the D-phase batch level applied to the gate of the amplifier transistor 122 is set based on the charge accumulated in the floating diffusions FD1 and FD2 and the capacitor 321.
  • the potential VSL of the vertical signal line 132 is then set based on the source follower operation when this D-phase batch level is applied to the gate of the amplifier transistor 122.
  • a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the D-phase collective level, and the D-phase collective level read from the cell 320 is AD converted for each column.
  • the reset signal RST rises, turning on the reset transistor 121 and resetting the floating diffusions FD1, FD2 and capacitor 321. After that, the reset signal RST falls, turning off the reset transistor 121.
  • the P-phase batch level applied to the gate of the amplifier transistor 122 is set based on the reset state of the floating diffusions FD1, FD2 and capacitor 321.
  • the potential VSL of the vertical signal line 132 is then set based on the source follower operation when this P-phase batch level is applied to the gate of the amplifier transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the P-phase batch level, and the P-phase batch level read out from the cell 320 is AD converted for each column.
  • FIGS. 18 and 19 are diagrams showing an example of potentials during the readout period of a solid-state imaging device according to the third embodiment. Note that a to d in FIG. 18 and a to c in FIG. 19 show an example of potentials at timings P31 to P37 in FIG. 17. Also, a to d in FIG. 18 and a to c in FIG. 19 show an example of potentials of photodiode PD1, transfer transistor TG1, and floating diffusions FD1 and FD2.
  • the transfer transistor TG1 is turned on and the switching transistor 124 is turned off.
  • the charge EL1 accumulated in the photodiode PD1 is transferred to the floating diffusion FD1.
  • the conversion efficiency of the amplifier transistor 122 is set to high conversion efficiency. In this state, by reading out the pixel signal via the amplifier transistor 122, it is possible to obtain left-side phase difference information from the cell 320.
  • the charges EL1 and EL2 in the floating diffusion FD1 empty, the charge EL1 accumulated in the photodiode PD1 can be transferred to the floating diffusion FD1. Therefore, even when the intensity of the incident light is strong, it is possible to prevent the charge transferred to the floating diffusion FD1 from overflowing, and to prevent failure to obtain phase difference information.
  • the transfer transistor TG2 is turned on.
  • the charge EL2 accumulated in the photodiode PD2 is transferred to the floating diffusion FD1.
  • the charges EL1 and EL2 accumulated in the photodiodes PD1 and PD2 are held in the floating diffusion FD1.
  • the sum of the left-side phase difference information and the right-side phase difference information can be obtained from the cell 320.
  • the right-side phase difference information can be obtained.
  • the switching transistor 124 is turned on.
  • the conversion efficiency of the amplifier transistor 122 is set to low.
  • a luminance signal can be obtained from the cell 320 by reading out the pixel signal via the amplifier transistor 122.
  • the charges accumulated in the two photodiodes PD1 and PD2 and the charges overflowing from the photodiodes PD1 and PD2 can be detected with low conversion efficiency, improving the dynamic range.
  • the charges overflowing from the photodiodes PD1 and PD2 can be stored in the capacitor 321. This makes it possible to use long exposure times while achieving HDR, and suppress flicker that occurs when photographing an LED light source.
  • FIG. 20 is a plan view showing an example of a pixel layout according to the third embodiment
  • FIG. 21 is a cross-sectional view showing an example of a pixel configuration according to the third embodiment. Note that FIG. 21 shows an example of a configuration cut along line B1-B2 in FIG. 20.
  • the semiconductor substrate SUB is separated into cells 320 by pixel isolation regions ISG1.
  • the pixel isolation regions ISG1 can be arranged on the boundaries of the cells 320.
  • An active region AK3 is provided on the semiconductor substrate SUB, and the active region AK3 is isolated by an element isolation region ISA3.
  • Photodiodes PD1 and PD2, a channel region, and impurity diffusion layers DF23 and DF24 are formed in the active region AK3.
  • Floating diffusions FD1 and FD2, and the source and drain layers of the pixel transistors are formed in the impurity diffusion layers DF23 and DF24.
  • Gate electrodes E1, E2, G21 to G24 and an assist electrode 325 are formed on the active region AK3, each with a gate insulating film GZ interposed therebetween.
  • the assist electrode 325 is disposed between the gate electrodes G21 and G24.
  • pixel isolation region ISG1 was formed based on RDTI, but pixel isolation region ISG2 may also be formed based on FFTI.
  • the potential of the floating diffusion FD1 is lowered via the assist electrode 325, and the charge that has overflowed into the floating diffusion FD1 is transferred to the capacitor 321.
  • This allows overflow from the photodiodes PD1 and PD2 to the capacitor 321 via the floating diffusions FD1 and FD2, while also emptying the charge in the floating diffusion FD1 when phase difference information is acquired.
  • This makes it possible to acquire phase difference information while suppressing an increase in cell size, and also enables DCG-HDR to be achieved.
  • FIG. 22 is a diagram showing an example of the circuit configuration of a cell provided in a solid-state imaging device according to the fourth embodiment.
  • cell 420 has an assist electrode 425 instead of the assist electrode 125 of the first embodiment described above. Furthermore, cell 420 has photodiodes PD3 to PD8, transfer transistors TG3 to TG8, pass transistor 127, and capacitor 321 added to cell 120 of the first embodiment described above. The rest of the configuration of cell 420 of the fourth embodiment is the same as the configuration of cell 120 of the first embodiment described above.
  • Each photodiode PD1 to PD8 performs photoelectric conversion and accumulates the photoelectrically converted charge.
  • photodiodes PD1 to PD8 can be used to acquire phase difference information or brightness information.
  • photodiodes PD1 and PD2 can be paired to acquire phase difference information
  • photodiodes PD3 and PD4 can be paired to acquire phase difference information
  • photodiodes PD5 and PD6 can be paired to acquire phase difference information
  • photodiodes PD7 and PD8 can be paired to acquire phase difference information.
  • Each photodiode PD1 to PD8 can form a pixel. These eight pixels can be pixels of the same color.
  • a quad Bayer array can be formed with four cells 420 arranged in two rows and two columns. Each transfer transistor TG1 to TG8 transfers the charge accumulated in each photodiode PD1 to PD8 to the floating diffusion FD1.
  • the assist electrode 425 assists in the transfer of charge between the floating diffusions FD1 and FD2.
  • the assist electrode 425 can be placed on the floating diffusion FD1. In this case, the assist electrode 425 can control the potential of the floating diffusion FD1.
  • Pass transistor 127 establishes a charge transfer path between each of photodiodes PD1 to PD8 and capacitor 321 in cell 420. Pass transistor 127 is connected in series with capacitor 321. In this case, pass transistor 127 can be connected between capacitor 321 and floating diffusion FD2.
  • Each transfer transistor TG1 to TG8 is connected between the cathode of each photodiode PD1 to PD8 and the floating diffusion FD1.
  • the floating diffusion FD1 is shared by the photodiodes PD1 to PD8.
  • Transfer signals TGL1 to TGL8 are applied to the gates of the transfer transistors TG1 to TG8.
  • An assist signal AST4 is applied to the assist electrode 425.
  • the transfer signals TGL1 to TGL8 and the assist signal AST4 can be transmitted to the cell 420 via the horizontal drive line 131.
  • FIG. 23 is a timing chart showing an example of a readout operation of a solid-state imaging device according to the fourth embodiment.
  • this signal readout process includes high conversion efficiency first to fourth P-phase readout periods T41, T44, T47, and T50, high conversion efficiency first to eighth D-phase readout periods T42, T43, T45, T46, T48, T49, T51, and T52, a D-phase batch readout period T53, and a P-phase batch readout period T54.
  • the assist control unit 112A can assist the transfer of charge between the floating diffusions FD1 and FD2 based on the timing set in these periods T41 to T54.
  • reset signals used in CDS processing for high conversion efficiency can be obtained.
  • phase difference information used for autofocus can be obtained.
  • D-phase batch readout period T53 brightness information used for captured images can be obtained.
  • P-phase batch readout period T54 a reset signal used for DDS processing can be obtained.
  • the reset signal RST and transfer signals TGL1 to TGL8 are set to low level, and the reset transistor 121 and transfer transistors TG1 to TG8 are turned off. Furthermore, the switching signal FDG and assist signal AST4 are set to high level, turning on the switching transistor 124 and lowering the potential of the floating diffusion FD1 via the assist electrode 425. At this time, charge is accumulated in each of the photodiodes PD1 to PD8 based on the incident light, and charge that overflows from each of the photodiodes PD1 to PD8 is accumulated in the floating diffusions FD1, FD2 and capacitor 321.
  • the switching signal FDG falls, the switching transistor 124 turns off, and the floating diffusions FD1 and FD2 are separated from each other.
  • the assist signal AST4 falls, and the potential of the floating diffusion FD1 rises via the assist electrode 425. At this time, the charge accumulated in the floating diffusion FD1 is transferred to the floating diffusion FD2.
  • the switching signal FDG rises, the switching signal FDG falls, and the charge remaining in the floating diffusion FD1 is transferred to the floating diffusion FD2.
  • the switching transistor 124 turns off, and the conversion efficiency of the cell 420 is set to high conversion efficiency.
  • the assist signal AST4 rises, and the potential of the floating diffusion FD1 is lowered via the assist electrode 425.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency P-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency P-phase level, and the high conversion efficiency P-phase level read from the cell 420 is AD converted for each column.
  • the transfer signal TGL1 rises, the transfer transistor TG1 turns on, and the charge accumulated in the photodiode PD1 is transferred to the floating diffusion FD1.
  • the transfer signal TGL1 falls, and the transfer transistor TG1 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency first D-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency first D-phase level, and the high conversion efficiency first D-phase level read out from the cell 420 is AD converted for each column.
  • the transfer signals TGL1 and TGL2 rise, turning on the transfer transistors TG1 and TG2 and transferring the charge accumulated in each photodiode PD1 and PD2 to the floating diffusion FD1.
  • the transfer signals TGL1 and TGL2 fall, turning off the transfer transistors TG1 and TG2.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency second D-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency second D-phase level, and the high conversion efficiency second D-phase level read out from the cell 420 is AD converted for each column.
  • the assist signal AST4 falls, increasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG rises, turning on the switching transistor 124. At this time, the floating diffusions FD1 and FD2 are connected to each other, forming a potential gradient from the floating diffusion FD1 to the floating diffusion FD2. As a result, the charge stored in the floating diffusion FD1 is transferred to the floating diffusion FD2, and the floating diffusion FD1 becomes empty. Thereafter, the assist signal AST4 rises, decreasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG falls, turning off the switching transistor 124.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency first P-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency first P-phase level, and the high conversion efficiency first P-phase level read from the cell 420 is AD converted for each column.
  • the transfer signal TGL3 rises, the transfer transistor TG3 turns on, and the charge accumulated in the photodiode PD3 is transferred to the floating diffusion FD1.
  • the transfer signal TGL3 falls, and the transfer transistor TG3 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency third-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency third-phase level, and the high conversion efficiency third-phase level read out from the cell 420 is AD converted for each column.
  • the transfer signals TGL3 and TGL4 rise, turning on the transfer transistors TG3 and TG4 and transferring the charge accumulated in each photodiode PD3 and PD4 to the floating diffusion FD1. Then, the transfer signals TGL3 and TGL4 fall, turning off the transfer transistors TG3 and TG4. At this time, the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency fourth-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency fourth-phase level, and the high conversion efficiency fourth-phase level read out from the cell 420 is AD converted for each column.
  • the assist signal AST4 falls, increasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG rises, turning on the switching transistor 124. At this time, the floating diffusions FD1 and FD2 are connected to each other, forming a potential gradient from the floating diffusion FD1 to the floating diffusion FD2. As a result, the charge stored in the floating diffusion FD1 is transferred to the floating diffusion FD2, and the floating diffusion FD1 becomes empty. Thereafter, the assist signal AST4 rises, decreasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG falls, turning off the switching transistor 124.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency third P-phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency third P-phase level, and the high conversion efficiency third P-phase level read from the cell 420 is AD converted for each column.
  • the transfer signal TGL5 rises, the transfer transistor TG5 turns on, and the charge accumulated in the photodiode PD5 is transferred to the floating diffusion FD1.
  • the transfer signal TGL5 falls, and the transfer transistor TG5 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency 5D phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency 5D phase level, and the high conversion efficiency 5D phase level read out from the cell 420 is AD converted for each column.
  • the transfer signals TGL5 and TGL6 rise, turning on the transfer transistors TG5 and TG6 and transferring the charge accumulated in each photodiode PD5 and PD6 to the floating diffusion FD1. Then, the transfer signals TGL5 and TGL6 fall, turning off the transfer transistors TG5 and TG6.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency 6D phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency 6D phase level, and the high conversion efficiency 6D phase level read out from the cell 420 is AD converted for each column.
  • the assist signal AST4 falls, increasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG rises, turning on the switching transistor 124. At this time, the floating diffusions FD1 and FD2 are connected to each other, forming a potential gradient from the floating diffusion FD1 to the floating diffusion FD2. As a result, the charge stored in the floating diffusion FD1 is transferred to the floating diffusion FD2, and the floating diffusion FD1 becomes empty. Thereafter, the assist signal AST4 rises, decreasing the potential of the floating diffusion FD1 via the assist electrode 425. Furthermore, the switching signal FDG falls, turning off the switching transistor 124.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency fourth P phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency fourth P phase level, and the high conversion efficiency fourth P phase level read from the cell 420 is AD converted for each column.
  • the transfer signal TGL7 rises, the transfer transistor TG7 turns on, and the charge accumulated in the photodiode PD7 is transferred to the floating diffusion FD1.
  • the transfer signal TGL7 falls, and the transfer transistor TG7 turns off.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency 7D phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency 7D phase level, and the high conversion efficiency 7D phase level read out from the cell 420 is AD converted for each column.
  • the transfer signals TGL7 and TGL8 rise, turning on the transfer transistors TG7 and TG8 and transferring the charge accumulated in each photodiode PD7 and PD8 to the floating diffusion FD1. Then, the transfer signals TGL7 and TGL8 fall, turning off the transfer transistors TG7 and TG8.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when the high conversion efficiency 8D phase level of the floating diffusion FD1 is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A a counting operation is performed based on the potential VSL of the vertical signal line 132 corresponding to the high conversion efficiency 8D phase level, and the high conversion efficiency 8D phase level read out from the cell 420 is AD converted for each column.
  • the assist signal AST4 falls, increasing the potential of the floating diffusion FD1 via the assist electrode 425.
  • the switching signal FDG rises, turning on the switching transistor 124 and setting the conversion efficiency of the cell 420 to low conversion efficiency.
  • the floating diffusions FD1 and FD2 are connected to each other.
  • the transfer signals TGL1 to TGL8 rise, turning on the transfer transistors TG1 to TG8, and transferring the charge accumulated in each photodiode PD1 to PD8 to the floating diffusions FD1 and FD2. Thereafter, the transfer signals TGL1 to TGL8 fall, turning off the transfer transistors TG1 to TG8.
  • the D-phase batch level applied to the gate of the amplification transistor 122 is set based on the charge accumulated in the floating diffusions FD1 and FD2 and the capacitor 321.
  • the potential VSL of the vertical signal line 132 is set based on the source follower operation when this D-phase collective level is applied to the gate of the amplification transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the D-phase collective level, and the D-phase collective level read from the cell 420 is AD converted for each column.
  • the reset signal RST rises, turning on the reset transistor 121 and resetting the floating diffusions FD1, FD2 and capacitor 321. After that, the reset signal RST falls, turning off the reset transistor 121.
  • the P-phase batch level applied to the gate of the amplifier transistor 122 is set based on the reset state of the floating diffusions FD1, FD2 and capacitor 321.
  • the potential VSL of the vertical signal line 132 is then set based on the source follower operation when this P-phase batch level is applied to the gate of the amplifier transistor 122.
  • the column ADC unit 114A then performs a counting operation based on the potential VSL of the vertical signal line 132 corresponding to the P-phase batch level, and the P-phase batch level read from the cell 420 is AD converted for each column.
  • FIGS. 24 and 25 are diagrams showing an example of potential during the readout period of a solid-state imaging device according to the fourth embodiment. Note that a to d in FIG. 24 and a to d in FIG. 25 show an example of potential at the timings of P41 to P48 in FIG. 23. Also, a to d in FIG. 24 and a to d in FIG. 25 show an example of potential at the photodiode PD1, transfer transistor TG1, and floating diffusions FD1 and FD2.
  • the transfer transistor TG1 is turned on and the switching transistor 124 is turned off.
  • the charge EL1 accumulated in the photodiode PD1 is transferred to the floating diffusion FD1.
  • the conversion efficiency of the amplification transistor 122 is set to high conversion efficiency. In this state, by reading out the pixel signal via the amplification transistor 122, left-side phase difference information can be obtained from the cell 420.
  • the transfer transistor TG2 is turned on.
  • the charge EL2 accumulated in the photodiode PD2 is transferred to the floating diffusion FD1.
  • the charges EL1 and EL2 accumulated in the photodiodes PD1 and PD2 are held in the floating diffusion FD1.
  • the sum of the left-side phase difference information and the right-side phase difference information can be obtained from the cell 320.
  • the right-side phase difference information can be obtained.
  • FIG. 26 is a plan view showing an example of a pixel layout according to the fourth embodiment
  • FIG. 27 is a cross-sectional view showing an example of a pixel configuration according to the fourth embodiment. Note that FIG. 27 shows an example of a configuration cut along line C1-C2 in FIG. 26.
  • the semiconductor substrate SUB is separated into cells 420 by pixel isolation regions ISG1.
  • the pixel isolation regions ISG1 can be arranged at the boundaries of the cells 420.
  • An active region AK4 is provided on the semiconductor substrate SUB, and the active region AK4 is isolated by an element isolation region ISA4. Photodiodes PD1 to PD8, channel regions, and impurity diffusion layers DF41 to DF44 are formed in the active region AK4. Floating diffusions FD1 and FD2, and the source and drain layers of the pixel transistors are formed in the impurity diffusion layers DF43 and DF44.
  • Photodiodes PD1 and PD2 can be arranged line-symmetrically, photodiodes PD3 and PD4 can be arranged line-symmetrically, photodiodes PD5 and PD6 can be arranged line-symmetrically, and photodiodes PD7 and PD8 can be arranged line-symmetrically.
  • the planar shape of each photodiode PD1 to PD8 can be a right-angled triangle.
  • photodiodes PD1 and PD2 can be paired to form a square region
  • photodiodes PD3 and PD4 can be paired to form a square region
  • photodiodes PD5 and PD6 can be paired to form a square region
  • photodiodes PD7 and PD8 can be paired to form a square region. It is also possible to form one larger square region to include these four square regions.
  • each photodiode PD1 and PD8 can face each other in the diagonal direction
  • the ends of each photodiode PD2 and PD7 can face each other in the diagonal direction
  • the ends of each photodiode PD3 and PD6 can face each other in the diagonal direction
  • the ends of each photodiode PD4 and PD5 can face each other in the diagonal direction.
  • the impurity diffusion layer DF41 can be an N - type impurity diffusion layer.
  • the impurity diffusion layer DF41 can be disposed at the position of the photodiodes PD1 to PD8.
  • the impurity diffusion layer DF42 can be an N-type impurity diffusion layer.
  • the impurity diffusion layer DF42 can be disposed within the impurity diffusion layer DF41.
  • the impurity diffusion layer DF42 can be disposed at the position of the channel regions of the photodiodes PD1 to PD8 and the transfer transistors TG1 to TG8.
  • the impurity diffusion layer DF43 can be an N-type impurity diffusion layer.
  • the impurity diffusion layer DF43 can be disposed at the position of the channel regions of the reset transistor 121, the amplification transistor 122, the selection transistor 123, the switching transistor 124, and the pass transistor 127. Furthermore, floating diffusions FD1 and FD2 can be formed in the impurity diffusion layer DF43.
  • the impurity diffusion layer DF44 can be an N + type impurity diffusion layer.
  • the impurity diffusion layer DF44 can be disposed at the position of the source layer or drain layer of the pixel transistor.
  • Gate electrodes E41 to E48, G41 to G45, and assist electrode 425 are formed on active region AK4, each with a gate insulating film GZ interposed therebetween. Assist electrode 425 is arranged in a position surrounded by photodiodes PD1 to PD8. Each gate electrode E41 to E48 can be arranged at the end of each photodiode PD1 to PD8. Here, gate electrodes E41 to E48 can be arranged adjacent to assist electrode 425. In this case, each gate electrode E41 to E48 can be arranged between each photodiode PD1 to PD8 and assist electrode 425.
  • An impurity diffusion layer DF42 is formed below gate electrodes E41 to E48, and an impurity diffusion layer DF43 is formed below gate electrodes G41 to G45 and assist electrode 425.
  • Gate electrodes G42 and G43 are arranged adjacent to each other.
  • Gate electrodes G41 and G44 are arranged adjacent to each other.
  • Gate electrodes E41 to E48 are used for transfer transistors TG1 to TG8, respectively.
  • Gate electrode G41 is used for the reset transistor 121.
  • Gate electrode G42 is used for the amplification transistor 122.
  • Gate electrode G43 is used for the selection transistor 123.
  • Gate electrode G44 is used for the switching transistor 124.
  • Gate electrode G45 is used for the pass transistor 127.
  • a contact CN41 is arranged between photodiodes PD2 and PD3.
  • a contact CN42 is arranged next to gate electrode G43.
  • a contact CN43 is arranged next to gate electrode G41.
  • a contact CN44 is arranged next to gate electrode G45.
  • a ground potential is applied to contact CN41.
  • a potential VSL of vertical signal line 132 is applied to contact CN42.
  • a power supply potential VDD is applied to contact CN43.
  • a capacitor 321 is connected to contact CN44.
  • pixel isolation region ISG1 was formed based on RDTI, but pixel isolation region ISG2 may also be formed based on FFTI.
  • the potential of the floating diffusion FD1 is boosted via the assist electrode 425 when charge is accumulated in the photodiodes PD1 to PD8, and the potential of the floating diffusion FD1 is lowered via the assist electrode 425 when phase difference information is acquired, transferring charge between the floating diffusions FD1 and FD2.
  • This allows overflow from the photodiodes PD1 to PD8 to the capacitor 321 via the floating diffusions FD1 and FD2, while also emptying the charge in the floating diffusion FD1 when phase difference information is acquired. This makes it possible to acquire phase difference information while suppressing an increase in cell size, and achieves DCG-HDR.
  • FIG. 28 is a diagram showing an example of the circuit configuration of a cell provided in a solid-state imaging device according to the fifth embodiment.
  • cell 520 is the same as cell 420 of the fourth embodiment described above, with overflow control transistors TF1 and TF2 added.
  • the rest of the configuration of cell 520 of the fifth embodiment is the same as the configuration of cell 420 of the fourth embodiment described above.
  • the overflow control transistor TF1 controls the overflow of charge from the photodiodes PD1 to PD4 to the capacitor 321.
  • the overflow control transistor TF2 controls the overflow of charge from the photodiodes PD5 to PD8 to the capacitor 321.
  • the overflow control transistor TF1 is connected between the drain of each transfer transistor TG1 to TG4 and the capacitor 321.
  • the overflow control transistor TF2 is connected between the drain of each transfer transistor TG5 to TG8 and the capacitor 321.
  • the overflow control transistors TF1 and TF2 may be MOS transistors. Overflow control voltages OFG1 and OFG2 are applied to the gates of each overflow control transistor TF1 and TF2.
  • the overflow control voltages OFG1 and OFG2 may be fixed potentials. By providing the overflow control transistors TF1 and TF2, charge can be overflowed from the photodiodes PD1 to PD8 to the capacitor 321 without passing through the floating diffusions FD1 and FD2.
  • cell 520 can be performed in the same way as the read operation of cell 420. At this time, cell 520 can perform the read operation according to the timing shown in Figure 23.
  • FIG. 29 is a plan view showing a first example layout of a pixel according to the fifth embodiment
  • FIG. 30 is a cross-sectional view showing a first example configuration of a pixel according to the fifth embodiment
  • FIG. 31 is a plan view showing a second example layout of a pixel according to the fifth embodiment
  • FIG. 32 is a cross-sectional view showing the second example configuration of a pixel according to the fifth embodiment.
  • the difference between FIG. 29 and FIG. 31 is that a cutout is provided in the assist electrode 525.
  • providing a cutout in the assist electrode 525 reduces the parasitic capacitance of FD1, thereby improving conversion efficiency.
  • FIGS. 30 and 32 show example configurations cut along lines C1-C2 in FIGS. 29 and 31, respectively.
  • the semiconductor substrate SUB is separated into cells 520 by pixel isolation regions ISG1.
  • the pixel isolation regions ISG1 can be arranged on the boundaries of the cells 520.
  • An active region AK5 is provided on the semiconductor substrate SUB, and the active region AK5 is isolated by an element isolation region ISA5. Photodiodes PD1 to PD8, channel regions, and impurity diffusion layers DF41 to DF44 are formed in the active region AK5.
  • Gate electrodes E41 to E48, G41 to G45, F1, F2, and an assist electrode 525 are formed on the active region AK5, each with a gate insulating film GZ interposed therebetween.
  • the assist electrode 525 is disposed in a position surrounded by the photodiodes PD1 to PD8.
  • an opening K5 is formed in the assist electrode 525.
  • the opening K5 can be disposed in the center of the assist electrode 525.
  • a floating diffusion FD1 can be disposed in the opening K5.
  • Gate electrode F1 can be arranged between photodiodes PD2 and PD3.
  • contact CN41 can be arranged between gate electrode F1 and assist electrode 525.
  • Gate electrode F2 can be arranged between photodiodes PD6 and PD7.
  • contact CN44 can be arranged between gate electrodes F2 and G45.
  • pixel isolation region ISG1 was formed based on RDTI, but pixel isolation region ISG2 may also be formed based on FFTI.
  • overflow control transistors TF1 and TF2 are added to the fifth embodiment described above. This makes it possible to control overflow from photodiodes PD1 to PD8 to capacitor 321, while also emptying the charge in floating diffusion FD1 when acquiring phase difference information. This makes it possible to acquire phase difference information while suppressing an increase in cell size, and also enables DCG-HDR to be achieved.
  • Figure 33 is a perspective view showing an example of the stacking of a pixel array unit according to the sixth embodiment.
  • the solid-state imaging device includes semiconductor chips 921 and 922.
  • Semiconductor chip 922 is stacked on semiconductor chip 921.
  • a pixel array section 923 is formed in the semiconductor chip 922.
  • pixels 931 are arranged in a matrix in the row and column directions.
  • the pixel 931 may be cell 120 of FIG. 3, pixel 220 of FIG. 10, cell 320 of FIG. 16, cell 420 of FIG. 22, or cell 520 of FIG. 28.
  • Pad electrodes 932 and via electrodes 933 are formed around the periphery of the pixel array section 923.
  • the via electrodes 933 pass through the semiconductor chip 922 and can electrically connect the semiconductor chips 921 and 922 to each other.
  • a peripheral circuit 924 is formed on the semiconductor chip 921.
  • a column readout circuit 925, a column ADC 926, a communication interface 927, and an oscillator circuit 928 are formed in the peripheral circuit 924.
  • the column readout circuit 925 and the column ADC 926 may be formed so as to correspond to positions on both sides of the pixel array unit 923 in the column direction.
  • the column ADC 926 can be provided with an AD conversion unit according to any of the first to eleventh embodiments described above.
  • the semiconductor chips 921 and 922 may be directly bonded. Hybrid bonding can be used to directly bond the semiconductor chips 921 and 922. In this case, the semiconductor chips 921 and 922 may be electrically connected based on a Cu-Cu connection.
  • the material of the semiconductor substrate used for the semiconductor chips 921 and 922 may be Si, InGaAs, or InP.
  • the semiconductor chip 922 on which the pixel array section 923 is formed is stacked on the semiconductor chip 921 on which the peripheral circuit 924 is formed. This makes it possible to increase the sensitivity of the solid-state imaging device while suppressing an increase in the mounting area of the semiconductor chip on which the solid-state imaging device is formed.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 34 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 35 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the foregoing describes an example of a vehicle control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the configuration described above.
  • the imaging devices of the first to tenth embodiments described above can be applied to the imaging unit 12031.
  • the present technology can also be configured as follows. (1) a first floating diffusion to which charges are transferred from the photoelectric conversion unit; a second floating diffusion connectable to the first floating diffusion; an assist electrode that assists the transfer of charges between the first floating diffusion and the second floating diffusion. (2) The imaging device according to (1), wherein the assist electrode is disposed on the first floating diffusion. (3) The imaging device according to (1) or (2), wherein the assist electrode is disposed on the second floating diffusion. (4) a plurality of pixels sharing the first floating diffusion; a reset transistor that resets the first floating diffusion and the second floating diffusion; an amplifying transistor that outputs a signal according to the potential of the first floating diffusion; The imaging device according to any one of claims 1 to 3, further comprising a selection transistor that selects an output of the amplification transistor.
  • the imaging device according to (4) further comprising a switching transistor that switches the conversion efficiency of the amplifying transistor.
  • the imaging device described in (5) further includes an assist control unit that increases the potential of the second floating diffusion via the assist electrode when phase difference information is acquired, and decreases the potential of the second floating diffusion via the assist electrode when brightness information is acquired.
  • the imaging device according to (5) further comprising a capacitor that stores electric charges photoelectrically converted by the pixel.
  • the imaging device described in (7) further includes an assist control unit that reduces the potential of the first floating diffusion via the assist electrode for each subframe obtained by dividing a frame, and transfers the charge accumulated in the first floating diffusion to the capacitor.
  • the imaging device described in (7) further comprising an assist control unit that lowers the potential of the first floating diffusion via the assist electrode and transfers charge that has overflowed into the first floating diffusion to the capacitor.
  • the imaging device described in (7) further includes an assist control unit that increases the potential of the first floating diffusion via the assist electrode when accumulating charge in the photoelectric conversion unit, decreases the potential of the first floating diffusion via the assist electrode when acquiring phase difference information, and transfers the charge accumulated in the first floating diffusion to the second floating diffusion.
  • the assist control unit lowers the potential of the first floating diffusion via the assist electrode when acquiring a luminance signal, and transfers the charge accumulated in the first floating diffusion to the capacitor.
  • An imaging method that controls the potential of the first floating diffusion or the second floating diffusion via an assist electrode provided on the first floating diffusion to which charges are transferred from a photoelectric conversion unit or on a second floating diffusion connectable to the first floating diffusion, thereby assisting the transfer of charges between the first floating diffusion and the second floating diffusion.
  • Imaging device 101 Optical system 102 Solid-state imaging device 103 Imaging control unit 104 Image processing unit 105 Memory unit 106 Display unit 107 Operation unit 108 Bus 111 Pixel array unit 112 Vertical scanning circuit 112A Assist control unit 113 Column readout circuit 114 Column signal processing unit 115 Horizontal scanning circuit 116 Control circuit 120 Cell PD1, PD2 Photodiode FD1, FD2 Floating diffusion TG1, TG2 Transfer transistor 121 Reset transistor 122 Amplification transistor 123 Selection transistor 124 Switching transistor 125 Assist electrode 131 Horizontal drive line 132 Vertical signal line

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

フローティングディフュージョン間での電荷の転送効率を向上させる。　撮像装置は、光電変換部から電荷が転送される第１フローティングディフュージョンと、第１フローティングディフュージョンに接続可能な第２フローティングディフュージョンと、第１フローティングディフュージョンと第２フローティングディフュージョンとの間の電荷の転送をアシストするアシスト電極とを備える。アシスト電極は、第１フローティングディフュージョン上に配置されてもよい。

Description

撮像装置および撮像方法
　本技術は、撮像装置および撮像方法に関する。詳しくは、本技術は、複数のフローティングディフュージョンが設けられた撮像装置および撮像方法に関する。
　画素の変換効率を切り替えてＨＤＲ（High Dynamic Range）を実現するために、複数のフローティングディフュージョンが画素に設けられることがある。例えば、第１～第４のサブピクセルを含む画素のうちの1つの画素に含まれる半分以下の受光素子の行ドライバ活性化信号に応答してオートフォーカス信号を生成する撮像装置が開示されている（例えば、特許文献１参照）。
米国特許出願公開第２０２２／０３３７７７１号明細書
　しかしながら、上述の従来技術では、フローティングディフュージョン間での電荷の転送効率を十分に確保できないことがあり、フローティングディフュージョンを介した信号の転送が困難になるおそれがあった。
　本技術はこのような状況に鑑みて生み出されたものであり、フローティングディフュージョン間での電荷の転送効率を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換部から電荷が転送される第１フローティングディフュージョンと、前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョンと、前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストするアシスト電極とを備える撮像装置である。これにより、第１フローティングディフュージョンと第２フローティングディフュージョンとの間での電荷の転送が効率化されるという作用をもたらす。
　また、第１の側面において、前記アシスト電極は、前記第１フローティングディフュージョン上に配置されてもよい。これにより、第１フローティングディフュージョンを介した電荷の転送が効率化されるという作用をもたらす。
　また、第１の側面において、前記アシスト電極は、前記第２フローティングディフュージョン上に配置されてもよい。これにより、第２フローティングディフュージョンを介した電荷の転送が効率化されるという作用をもたらす。
　また、第１の側面において、前記第１フローティングディフュージョンを共有する複数の画素と、前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンをリセットするリセットトランジスタと、前記第１フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、前記増幅トランジスタの出力を選択する選択トランジスタとをさらに備えてもよい。これにより、画素トランジスタを共有しつつ、複数の画素から信号が読出されるという作用をもたらす。
　また、第１の側面において、前記増幅トランジスタにおける変換効率を切り替える切替トランジスタをさらに備えてもよい。これにより、ＤＣＧ（Dual Conversion Gain）－ＨＤＲが実現されるという作用をもたらす。
　また、第１の側面において、位相差情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、輝度情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧するアシスト制御部をさらに備えてもよい。これにより、変換効率を低下させて位相差情報の取得を可能としつつ、第２フローティングディフュージョンから第１フローティングディフュージョンに電荷が転送可能となるという作用をもたらす。
　また、第１の側面において、前記画素で光電変換された電荷を蓄積するキャパシタをさらに備えてもよい。これにより、光電変換部から転送された電荷が保持されるという作用をもたらす。
　また、第１の側面において、フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送するアシスト制御部をさらに備えてもよい。これにより、サブフレームごとに蓄積された電荷がフレームごとにキャパシタから読出し可能になるという作用をもたらす。
　また、第１の側面において、前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンにオーバーフローした電荷を前記キャパシタに転送するアシスト制御部をさらに備えてもよい。これにより、第１フローティングディフュージョンにオーバーフローした電荷がキャパシタに保持されるという作用をもたらす。
　また、第１の側面において、前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送するアシスト制御部をさらに備えてもよい。これにより、光電変換部からオーバーフローした電荷を保持しつつ、第１フローティングディフュージョンの電荷を空にしてから光電変換部から第１フローティングディフュージョンに電荷が転送されるという作用をもたらす。
　また、第１の側面において、前記アシスト制御部は、輝度信号の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送してもよい。これにより、第２フローティングディフュージョンにオーバーフローした電荷がキャパシタに保持されるという作用をもたらす。
　また、第１の側面において、前記画素はクワッドベイヤ配列でもよい。これにより、カラー画像の高解像度化を図りつつ、ＨＤＲが実現されるという作用をもたらす。
　また、第１の側面において、前記画素から前記キャパシタへのオーバーフローを制御するオーバーフロー制御トランジスタをさらに備えてもよい。これにより、第１フローティングディフュージョンおよび第２フローティングディフュージョンを介することなく、画素からオーバーフローした電荷が保持されるという作用をもたらす。
　また、第２の側面は、光電変換部から電荷が転送される第１フローティングディフュージョン上または前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョン上に設けられたアシスト電極を介して前記第１フローティングディフュージョンまたは前記第２フローティングディフュージョンの電位を制御し、前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストする撮像方法である。これにより、第１フローティングディフュージョンと第２フローティングディフュージョンとの間での電荷の転送が効率化されるという作用をもたらす。
　また、第２の側面において、前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、電荷を電圧に変換する変換効率の低下時に位相差情報に用いられる画素信号を前記画素から読出し、前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧して前記第２フローティングディフュージョンから前記第１フローティングディフュージョンに電荷を転送し、前記変換効率の上昇時に輝度情報に用いられる画素信号を前記第１フローティングディフュージョンから読出してもよい。これにより、変換効率を低下させて位相差情報の取得を可能としつつ、第２フローティングディフュージョンから第１フローティングディフュージョンに電荷が転送可能となるという作用をもたらす。
　また、第２の側面において、フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷をキャパシタに転送し、前記キャパシタに転送された電荷を前記フレームごとに読出してもよい。これにより、サブフレームごとに蓄積された電荷がキャパシタからフレームごとに読出し可能になるという作用をもたらす。
　また、第２の側面において、前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送してもよい。これにより、第１フローティングディフュージョンに蓄積された電荷が第２フローティングディフュージョンに保持されるという作用をもたらす。
第１の実施の形態に係る撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。 第１の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。 第１の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第１の実施の形態に係るセルのレイアウトの第１の例を示す平面図である。 第１の実施の形態に係るセルの構成の第１の例を示す断面図である。 第１の実施の形態に係るセルのレイアウトの第２の例を示す平面図である。 第１の実施の形態に係るセルの構成の第２の例を示す断面図である。 第２の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示す図である。 第２の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。 第２の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第２の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第２の実施の形態に係る画素のレイアウト例を示す平面図である。 第２の実施の形態に係る画素の構成例を示す断面図である。 第３の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。 第３の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。 第３の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第３の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第３の実施の形態に係るセルのレイアウト例を示す平面図である。 第３の実施の形態に係るセルの構成例を示す断面図である。 第４の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。 第４の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。 第４の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第４の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。 第４の実施の形態に係るセルのレイアウト例を示す平面図である。 第４の実施の形態に係るセルの構成例を示す断面図である。 第５の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。 第５の実施の形態に係るセルの第１のレイアウト例を示す平面図である。 第５の実施の形態に係るセルの第１の構成例を示す断面図である。 第５の実施の形態に係るセルの第２のレイアウト例を示す平面図である。 第５の実施の形態に係るセルの第２の構成例を示す断面図である。 第６の実施の形態に係る固体撮像装置の積層例を示す斜視図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（フローティングディフュージョンのポテンシャルを制御するアシスト電極を設け、位相差情報の取得時にアシスト電極を介してフローティングディフュージョンの電位を昇圧し、輝度情報の取得時にアシスト電極を介してフローティングディフュージョンの電位を降圧する例）
　２．第２の実施の形態（フレームを分割したサブフレームごとにアシスト電極を介してフローティングディフュージョンの電位を降圧し、フローティングディフュージョンに蓄積された電荷をキャパシタに転送する例）
　３．第３の実施の形態（位相差情報の取得時にアシスト電極を介してフローティングディフュージョンの電位を降圧し、フローティングディフュージョンにオーバーフローした電荷をキャパシタに転送する例）
　４．第４の実施の形態（フォトダイオードの電荷蓄積時にアシスト電極を介してフローティングディフュージョンの電位を昇圧し、位相差情報の取得時にアシスト電極を介してフローティングディフュージョンの電位を降圧し、フローティングディフュージョン間で電荷を転送する例）
　５．第５の実施の形態（フォトダイオードの電荷蓄積時にアシスト電極を介してフローティングディフュージョンの電位を昇圧し、位相差情報の取得時にアシスト電極を介してフローティングディフュージョンの電位を降圧し、フローティングディフュージョン間で電荷を転送するとともに、オーバーフローを制御するオーバーフロー制御トランジスタを設けた例）
　６．第６の実施の形態（画素アレイ部を積層した例）
　７．移動体への応用例
　＜１．第１の実施の形態＞
　図１は、第１の実施の形態に係る撮像装置の構成例を示すブロック図である。
　同図において、撮像装置１００は、光学系１０１、固体撮像装置１０２、撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７を備える。また、撮像装置１００は、駆動制御部１０９を備える。撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６、操作部１０７および駆動制御部１０９は、バス１０８を介して互いに接続されている。なお、撮像装置１００は、単体としても用いられてもよいし、スマートフォンなどの携帯端末に組み込まれてもよいし、認証装置や監視装置に組み込まれてもよいし、車両やドローンに組み込まれてもよい。
　光学系１０１は、被写体からの光を固体撮像装置１０２に入射させ、光学像を固体撮像装置１０２の受光面に結像させる。光学系１０１は、例えば、フォーカスレンズ、ズームレンズおよび絞りなどを備えることができる。光学系１０１は、広角レンズ、標準レンズおよび望遠レンズなどの複数のレンズを備えてもよい。
　固体撮像装置１０２は、受光面に結像された光学像を画素ごとに電気信号に変換し、その電気信号をデジタル化して出力する。このとき、固体撮像装置１０２は、画素の変換効率を切り替えてＨＤＲを実施することができる。また、固体撮像装置１０２は、画素から電荷が転送される複数のフローティングディフュージョンを備えることができる。また、固体撮像装置１０２は、位相差情報を取得可能な複数の画素をカラムごとに備えてもよい。また、固体撮像装置１０２は、位相差情報の取得に用いた複数の画素から輝度情報を取得してもよい。固体撮像装置１０２は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。ＣＭＯＳイメージセンサは、裏面照射型イメージセンサでもよいし、表面照射型イメージセンサでもよい。
　撮像制御部１０３は、操作部１０７からの指令に基づいて固体撮像装置１０２による撮像を制御する。このとき、撮像制御部１０３は、固体撮像装置１０２の露光時間、露光量および撮像タイミングなどを制御することができる。
　画像処理部１０４は、固体撮像装置１０２からの出力に基づいて画像処理を実施する。画像処理は、例えば、ガンマ補正、ホワイトバランス処理、シャープネス処理、階調変換処理である。画像処理部１０４は、ソフトウェアに基づいて処理を実行するプロセッサを備えてもよい。画像処理部１０４は、ＨＤＲ処理部１０４Ａを備える。
　ＨＤＲ処理部１０４Ａは、固体撮像装置１０２から読出された画素信号に基づいて、ＨＤＲ処理を実施する。例えば、ＨＤＲ処理部１０４Ａは、固体撮像装置１０２から低変換効率で読出された画素信号と、固体撮像装置１０２から高変換効率で読出された画素信号との合成に基づいてＨＤＲ画像を生成することができる。
　記憶部１０５は、固体撮像装置１０２で撮像された撮像画像を記憶したり、固体撮像装置１０２の撮像パラメータなどを記憶したりする。また、記憶部１０５は、ソフトウェアに基づいて撮像装置１００を動作させるプログラムを記憶することができる。記憶部１０５は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードを含んでもよい。
　表示部１０６は、撮像画像を表示したり、撮像操作をサポートする各種情報を表示したりする。表示部１０６は、液晶ディスプレイでもよいし、有機ＥＬ（Electro Luminescence）ディスプレイでもよいし、マイクロＬＥＤディスプレイでもよい。
　操作部１０７は、撮像装置１００を操作するユーザインターフェースを提供する。操作部１０７は、例えば、撮像装置１００に設けられたボタン、ダイヤルおよびスイッチを含んでもよい。操作部１０７は、表示部１０６とともにタッチパネルで構成してもよい。
　駆動制御部１０９は、固体撮像装置１０２から読出された画素信号および操作部１０７で操作された操作情報に基づいて光学系１０１の駆動を制御する。例えば、駆動制御部１０９は、固体撮像装置１０２から読出された画素信号に基づいて位相差情報を取得し、その位相差情報に基づいてオートフォーカスを制御することができる。また、駆動制御部１０９は、操作部１０７で操作された操作情報に基づいて、マニュアルフォーカスを実施したり、ズーム倍率を制御したりすることができる。
　なお、撮像装置１００の形態によっては、上述の機能の一部がなくてよいし、逆に開示していない機能をさらに有してもよい。
　図２は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
　同図において、固体撮像装置１０２は、画素アレイ部１１１、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４、水平走査回路１１５および制御回路１１６を備える。
　画素アレイ部１１１は、複数のセル１２０を備える。セル１２０は、ロウ方向（水平方向とも言う）およびカラム方向（垂直方向とも言う）に沿ってマトリックス状に配列される。セル１２０は、１つのフローティングディフージョンで２画素を共有してもよいし、１つのフローティングディフージョンで４画素を共有してもよいし、１つのフローティングディフージョンで８画素を共有してもよいし、単一画素で構成されてもよい。また、セル１２０に含まれる複数の画素を位相差画素として用いてもよい。また、セル１２０は、画素から転送された電荷を蓄積するキャパシタを備えてもよい。キャパシタは、ＭＩＭ（Metal Insulation Metal）容量を用いてもよい。セル１２０は、信号の読出し時にカラム読出し回路１１３との間でソースフォロワを構成することができる。各セル１２０は、ロウ方向に水平駆動線１３１に接続され、カラム方向に垂直信号線１３２に接続される。水平駆動線１３１は、各セル１２０からの信号の読出し時に各セル１２０を水平に駆動する。垂直信号線１３２は、セル１２０からの信号読出し時に流れる電流に基づく電位を垂直にカラム信号処理部１１４に伝送する。
　セル１２０に含まれる各画素は、ベイヤ配列を構成してもよいし、クワッドベイヤ配列を構成してもよい。各セル１２０に含まれる各画素で受光される光は、可視光であってもよいし、近赤外光（ＮＩＲ：Near InfraRed）、短波赤外光（ＳＷＩＲ：Short Wavelength InfraRed）、紫外光またはＸ線などでもよい。
　垂直走査回路１１２は、読出し対象となるセル１２０に含まれる各画素を垂直に走査する。垂直走査回路１１２は、垂直レジスタを用いて構成してもよい。垂直走査回路１１２は、アドレスデコーダを含んでもよいし、アドレスデコーダを介して選択された水平駆動線１３１をロウごとに駆動するドライバを含んでもよい。垂直走査回路１１２は、アシスト制御部１１２Ａを備える。
　アシスト制御部１１２Ａは、セル１２０に含まれる複数のフローティングディフュージョン間の電荷の転送をアシストする。ここで、アシスト制御部１１２Ａは、複数のフローティングディフュージョン間の電荷の転送をアシストするために、各セル１２０のフローティングディフュージョンのポテンシャルを制御することができる。例えば、アシスト制御部１１２Ａは、各セル１２０のフローティングディフュージョン間にポテンシャル勾配を形成することができる。
　カラム読出し回路１１３は、セル１２０からの信号の読出し時に、各セル１２０との間でソースフォロワを構成することができる。このとき、カラム読出し回路１１３は、セル１２０に保持された電荷に基づいて垂直信号線１３２の電位を変化させることができる。
　カラム信号処理部１１４は、セル１２０から垂直方向に伝送された信号を処理する。例えば、カラム信号処理部１１４は、セル１２０から垂直方向に伝送された信号に基づいて、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を実施することができる。また、カラム信号処理部１１４は、各セル１２０から垂直方向に伝送された信号に基づいて、ＡＤ（Analog to Digital）変換処理を実施し、撮像信号Ｇｏｕｔを出力することができる。
　カラム信号処理部１１４は、カラムＡＤＣ部１１４Ａを備える。カラムＡＤＣ部１１４Ａは、ＡＤ変換処理をカラムごとに並列に実施することができる。このとき、カラムＡＤＣ部１１４Ａは、セル１２０から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ変換することができる。
　水平走査回路１１５は、読出し対象となるセル１２０に含まれる各画素をロウ方向に走査する。水平走査回路１１５は、水平レジスタを用いて構成してもよい。
　制御回路１１６は、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を制御する。例えば、制御回路１１６は、カラム方向の走査タイミング、ロウ方向の走査タイミング、カラム読出し回路１１３の動作タイミングおよびカラム信号処理部１１４の処理タイミングを制御することができる。このとき、制御回路１１６は、各フレームにおいて、蓄積動作、シャッタ動作およびリード動作がロウごとに実施されるように、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を連携させることができる。
　図３は、第１の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。
　同図において、セル１２０は、フォトダイオードＰＤ１、ＰＤ２、転送トランジスタＴＧ１、ＴＧ２、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３、切替トランジスタ１２４、アシスト電極１２５およびフローティングディフュージョンＦＤ１、ＦＤ２を備える。転送トランジスタＴＧ１、ＴＧ２、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３および切替トランジスタ１２４は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタでもよい。
　各フォトダイオードＰＤ１、ＰＤ２は、光電変換を実施し、光電変換した電荷を蓄積する。このとき、フォトダイオードＰＤ１、ＰＤ２は、位相差情報の取得に用いたり、輝度情報の取得に用いたりすることができる。各フォトダイオードＰＤ１、ＰＤ２は、画素を構成することができる。各転送トランジスタＴＧ１、ＴＧ２は、各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷をフローティングディフュージョンＦＤ１に転送する。リセットトランジスタ１２１は、フローティングディフュージョンＦＤ１、ＦＤ２をリセットする。このとき、フローティングディフュージョンＦＤ２は、リセットトランジスタ１２１と切替トランジスタ１２４との間に設けることができる。増幅トランジスタ１２２は、フローティングディフュージョンＦＤ１の電位に応じた信号を出力する。選択トランジスタ１２３は、増幅トランジスタ１２２の出力を選択する。切替トランジスタ１２４は、増幅トランジスタ１２２における変換効率を切り替える。このとき、切替トランジスタ１２４は、増幅トランジスタ１２２のゲートに付加される容量を切り替えることができる。アシスト電極１２５は、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストする。アシスト電極１２５は、フローティングディフュージョンＦＤ２上に配置することができる。このとき、アシスト電極１２５は、フローティングディフュージョンＦＤ２のポテンシャルを制御することができる。
　各転送トランジスタＴＧ１、ＴＧ２は、各フォトダイオードＰＤ１、ＰＤ２のカソードとフローティングディフュージョンＦＤ１との間に接続される。このとき、フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１、ＰＤ２にて共有される。増幅トランジスタ１２２と選択トランジスタ１２３とは、直列に接続されている。増幅トランジスタ１２２のドレインは、電源電圧ＶＤＤに接続されている。増幅トランジスタ１２２のゲートは、フローティングディフュージョンＦＤ１に接続されている。選択トランジスタ１２３のソースは、垂直信号線１３２に接続されている。
　切替トランジスタ１２４は、フローティングディフュージョンＦＤ１、ＦＤ２の間に接続されている。リセットトランジスタ１２１は、フローティングディフュージョンＦＤ２と電源電圧ＶＤＤとの間に接続されている。
　各転送トランジスタＴＧ１、ＴＧ２のゲートには、転送信号ＴＧＬ１、ＴＧＬ２が印加される。リセットトランジスタ１２１ゲートには、リセット信号ＲＳＴが印加される。選択トランジスタ１２３のゲートには、選択信号ＳＥＬが印加される。切替トランジスタ１２４のゲートには、切替信号ＦＤＧが印加される。アシスト電極１２５には、アシスト信号ＡＳＴ１が印加される。転送信号ＴＧＬ１、ＴＧＬ２、リセット信号ＲＳＴ、選択信号ＳＥＬ、切替信号ＦＤＧおよびアシスト信号ＡＳＴ１は、水平駆動線１３１を介してセル１２０に伝送することができる。
　図４は、第１の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。
　同図において、この信号読出し処理では、高変換効率Ｐ相読出し期間Ｔ１、低変換効率Ｐ相読出し期間Ｔ２、低変換効率第１Ｄ相読出し期間Ｔ３、低変換効率第２Ｄ相読出し期間Ｔ４および高変換効率Ｄ相読出し期間Ｔ５が設けられる。アシスト制御部１１２Ａは、これらの期間Ｔ１からＴ５で設定されるタイミングに基づいて、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストすることができる。高変換効率Ｐ相読出し期間Ｔ１および低変換効率Ｐ相読出し期間Ｔ２は、高変換効率および低変換効率のそれぞれについてＣＤＳ処理に用いるリセット信号を取得することができる。低変換効率第１Ｄ相読出し期間Ｔ３および低変換効率第２Ｄ相読出し期間Ｔ４は、オートフォーカスに用いる位相差情報を取得することができる。高変換効率Ｄ相読出し期間Ｔ５は、撮像画像に用いる輝度情報を取得することができる。なお、Ｐ相はリセットレベルをＡＤ変換する期間、Ｄ相はリセットレベル＋画素信号をＡＤ変換する期間である。
　高変換効率Ｐ相読出し期間Ｔ１前では、リセット信号ＲＳＴが立ち上がり、リセットトランジスタ１２１がオンしてフローティングディフュージョンＦＤ１がリセットされる。その後、リセット信号ＲＳＴが立ち下がり、リセットトランジスタ１２１がオフする。また、高変換効率Ｐ相読出し期間Ｔ１前では、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンしてセル１２０の変換効率は低変換効率に設定される。さらに、高変換効率Ｐ相読出し期間Ｔ１前では、アシスト信号ＡＳＴ１が立ち上がり、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルが低下される。
　次に、高変換効率Ｐ相読出し期間Ｔ１では、切替信号ＦＤＧがロウレベルに設定される。このとき、切替トランジスタ１２４がオフし、セル１２０の変換効率は高変換効率に設定される。そして、フローティングディフュージョンＦＤ１の高変換効率Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された高変換効率Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、低変換効率Ｐ相読出し期間Ｔ２では、切替信号ＦＤＧがハイレベルに設定される。このとき、切替トランジスタ１２４がオンし、セル１２０の変換効率は低変換効率に設定される。ここで、切替トランジスタ１２４がオンすると、フローティングディフュージョンＦＤ１、ＦＤ２が接続される。そして、フローティングディフュージョンＦＤ１、ＦＤ２の低変換効率Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、低変換効率Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された低変換効率Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、低変換効率第１Ｄ相読出し期間Ｔ３では、転送信号ＴＧＬ１が立ち上がり、転送トランジスタＴＧ１がオンしてフォトダイオードＰＤ１に蓄積された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。その後、転送信号ＴＧＬ１が立ち下がり、転送トランジスタＴＧ１がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２の低変換効率第１Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、低変換効率第１Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された低変換効率第１Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、低変換効率第２Ｄ相読出し期間Ｔ４では、転送信号ＴＧＬ１、ＴＧＬ２が立ち上がり、転送トランジスタＴＧ１、ＴＧ２がオンして各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。その後、転送信号ＴＧＬ１、ＴＧＬ２が立ち下がり、転送トランジスタＴＧ１、ＴＧ２がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２の低変換効率第２Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、低変換効率第２Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された低変換効率第２Ｄ相レベルがカラムごとにＡＤ変換される。
　その後、アシスト信号ＡＳＴ１が立ち下がり、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルが上昇される。また、切替信号ＦＤＧがロウレベルに設定される。このとき、切替トランジスタ１２４がオフし、セル１２０の変換効率は高変換効率に設定される。ここで、切替信号ＦＤＧが立ち下がる前に、フローティングディフュージョンＦＤ２のポテンシャルが上昇されると、フローティングディフュージョンＦＤ２からフローティングディフュージョンＦＤ１へのポテンシャル勾配が形成される。そして、フローティングディフュージョンＦＤ２に蓄積されていた電荷がフローティングディフュージョンＦＤ１に転送される。なお、フローティングディフュージョンＦＤ２からフローティングディフュージョンＦＤ１への転送を効率化するために、切替信号ＦＤＧを段階的に立ち下げてもよい。
　次に、高変換効率Ｄ相読出し期間Ｔ５では、フローティングディフュージョンＦＤ１の高変換効率Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された高変換効率Ｄ相レベルがカラムごとにＡＤ変換される。
　図５は、第１の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。なお、図５におけるａからｅでは、図４のＰ１からＰ５のタイミングのポテンシャルの一例を示した。また、図５におけるａからｅでは、フォトダイオードＰＤ１、転送トランジスタＴＧ１およびフローティングディフュージョンＦＤ１、ＦＤ２のポテンシャルの一例を示した。
　同図におけるａにおいて、図４のタイミングＰ１では、転送トランジスタＴＧ１および切替トランジスタ１２４はオフされる。このとき、フォトダイオードＰＤ１にて光電変換された電荷ＥＬ１はフォトダイオードＰＤ１に蓄積される。また、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルが低下される。
　次に、同図におけるｂにおいて、図４のタイミングＰ２では、転送トランジスタＴＧ１および切替トランジスタ１２４はオンされる。このとき、フォトダイオードＰＤ１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。また、増幅トランジスタ１２２における変換効率が低変換効率に設定される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報をセル１２０から取得することができる。
　次に、同図におけるｃにおいて、図４のタイミングＰ３では、転送トランジスタＴＧ２がオンされる。このとき、フォトダイオードＰＤ２に蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。このため、フローティングディフュージョンＦＤ１、ＦＤ２には、各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷ＥＬ１、ＥＬ２が保持される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報と右側の位相差情報との合算結果をセル１２０から取得することができる。そして、左側の位相差情報と右側の位相差情報との合算結果から左側の位相差情報を減算することにより、右側の位相差情報を取得することができる。
　ここで、低変換効率で読出された画素信号に基づいて、左側の位相差情報および右側の位相差情報を取得することができる。このため、フォトダイオードＰＤ１で光電変換された電荷がフローティングディフュージョンＦＤ１の容量に収まらない程度に信号強度が大きい場合においても、左側の位相差情報の飽和を防止することができ、オートフォーカスの失敗を防止することができる。
　次に、同図におけるｄにおいて、図４のタイミングＰ４では、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ２に保持されていた電荷がフローティングディフュージョンＦＤ１に転送される。
　次に、同図におけるｅにおいて、図４のタイミングＰ５では、切替トランジスタ１２４はオフされる。このとき、増幅トランジスタ１２２における変換効率が高変換効率に設定される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、セル１２０から輝度信号を取得することができる。ここで、２つのフォトダイオードＰＤ１、ＰＤ２に蓄積された電荷を高変換効率で検出することができ、感度を向上させることができる。
　図６は、第１の実施の形態に係るセルのレイアウトの第１の例を示す平面図、図７は、第１の実施の形態に係る画素の構成の第１の例を示す断面図である。なお、図７では、図６のＡ１－Ａ２線に沿って切断した構成例を示した。
　図６および図７において、固体撮像装置１０２は、半導体基板ＳＵＢを備える。半導体基板ＳＵＢは、Ｐ型半導体基板を用いることができる。半導体基板ＳＵＢは、画素分離領域ＩＳＧ１にてセル１２０ごとに分離される。画素分離領域ＩＳＧ１は、例えば、ＲＤＴＩ（Rear Deep Trench Isolation）でもよい。このとき、画素分離領域ＩＳＧ１は、半導体基板ＳＵＢの裏面側から深さ方向に形成することができる。画素分離領域ＩＳＧ１は、セル１２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ１が設けられ、アクティブ領域ＡＫ１は素子分離領域ＩＳＡ１にて素子分離される。素子分離領域ＩＳＡ１は、ＳＴＩ（Shallow Trench Isolation）でもよい。アクティブ領域ＡＫ１には、フォトダイオードＰＤ１、ＰＤ２、チャンネル領域および不純物拡散層ＤＦ１からＤＦ４が形成される。フォトダイオードＰＤ１、ＰＤ２は、左右対称に配置される。不純物拡散層ＤＦ１からＤＦ４には、フローティングディフュージョンＦＤ１、ＦＤ２、画素トランジスタのソース層およびドレイン層が形成される。画素トランジスタは、転送トランジスタＴＧ１、ＴＧ２、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３および切替トランジスタ１２４を含むことができる。
　不純物拡散層ＤＦ１は、Ｎ－型不純物拡散層を用いることができる。不純物拡散層ＤＦ１は、フォトダイオードＰＤ１、ＰＤ２の位置に配置することができる。不純物拡散層ＤＦ２は、Ｎ型不純物拡散層を用いることができる。不純物拡散層ＤＦ２は、不純物拡散層ＤＦ１内に配置することができる。不純物拡散層ＤＦ２は、フォトダイオードＰＤ１、ＰＤ２および転送トランジスタＴＧ１、ＴＧ２のチャンネル領域の位置に配置することができる。不純物拡散層ＤＦ３は、Ｎ型不純物拡散層を用いることができる。不純物拡散層ＤＦ３は、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３および切替トランジスタ１２４のチャンネル領域の位置に配置することができる。また、不純物拡散層ＤＦ３には、フローティングディフュージョンＦＤ１、ＦＤ２を形成することができる。不純物拡散層ＤＦ４は、Ｎ＋型不純物拡散層を用いることができる。不純物拡散層ＤＦ４は、画素トランジスタのソース層やドレイン層の位置に配置することができる。
　アクティブ領域ＡＫ１上には、ゲート絶縁膜ＧＺをそれぞれ介してゲート電極Ｅ１、Ｅ２、Ｇ１からＧ４およびアシスト電極１２５が形成される。ゲート電極Ｅ１、Ｅ２は、左右対称に配置することができる。各ゲート電極Ｅ１、Ｅ２は、フォトダイオードＰＤ１、ＰＤ２の隅にそれぞれ配置することができる。ゲート電極Ｅ１、Ｅ２下には、不純物拡散層ＤＦ２が形成され、ゲート電極Ｇ１からＧ４およびアシスト電極１２５下には、不純物拡散層ＤＦ３が形成される。アシスト電極１２５は、ゲート電極Ｇ１、Ｇ４間に配置される。ゲート電極Ｇ２、Ｇ３は、互いに隣接して配置される。ゲート電極Ｅ１は、転送トランジスタＴＧ１に用いられる。ゲート電極Ｅ２は、転送トランジスタＴＧ２に用いられる。ゲート電極Ｇ１は、リセットトランジスタ１２１に用いられる。ゲート電極Ｇ２は、増幅トランジスタ１２２に用いられる。ゲート電極Ｇ３は、選択トランジスタ１２３に用いられる。ゲート電極Ｇ４は、切替トランジスタ１２４に用いられる。
　フォトダイオードＰＤ１、ＰＤ２間の隅には、コンタクトＣＮ１が配置される。ゲート電極Ｇ３の横には、コンタクトＣＮ２が配置される。ゲート電極Ｇ１の横には、コンタクトＣＮ３が配置される。コンタクトＣＮ１には、接地電位が印加される。コンタクトＣＮ２には、垂直信号線１３２の電位ＶＳＬが印加される。コンタクトＣＮ３には、電源電位ＶＤＤが印加される。
　半導体基板ＳＵＢの材料は、Ｓｉ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＨｇＣｄＴｅなどでもよい。ゲート電極Ｅ１、Ｅ２、Ｇ１からＧ４およびアシスト電極１２５の材料は、例えば、多結晶シリコンを用いることができる。画素分離領域ＩＳＧ１および素子分離領域ＩＳＡ１の材料は、ＳｉＯ２などの絶縁体を用いることができる。画素分離領域ＩＳＧ１には、混色などを防止するため、例えば、カーボンブラックなどの遮光材が埋め込まれてもよい。
　図８は、第１の実施の形態に係るセルのレイアウトの第２の例を示す平面図、図９は、第１の実施の形態に係るセルの構成の第２の例を示す断面図である。
　図８および図９において、この固体撮像装置１０２は、図６および図７の素子分離領域ＩＳＡ１、アクティブ領域ＡＫ１およびコンタクトＣＮ３に代えて、素子分離領域ＩＳＡ２、アクティブ領域ＡＫ２およびコンタクトＣＮ４、ＣＮ５を備える。この固体撮像装置１０２のそれ以外の構成は、図６および図７の固体撮像装置１０２の構成と同様である。
　半導体基板ＳＵＢは、画素分離領域ＩＳＧ２にてセル１２０ごとに分離される。画素分離領域ＩＳＧ２は、例えば、ＦＦＴＩ（Full-thickness Front deep Trench Isolation）でもよい。このとき、画素分離領域ＩＳＧ２は、半導体基板ＳＵＢを深さ方向に貫通することができる。画素分離領域ＩＳＧ２は、セル１２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ２が設けられ、アクティブ領域ＡＫ２は素子分離領域ＩＳＡ２にて素子分離される。素子分離領域ＩＳＡ２は、ＳＴＩでもよい。アクティブ領域ＡＫ２は、セル１２０の両端で直角に折り曲げることができる。アクティブ領域ＡＫ２には、フォトダイオードＰＤ１、ＰＤ２、チャンネル領域および不純物拡散層ＤＦ１からＤＦ４が形成される。不純物拡散層ＤＦ１からＤＦ４には、フローティングディフュージョンＦＤ１、ＦＤ２、画素トランジスタのソース層およびドレイン層が形成される。
　コンタクトＣＮ４は、カラム方向にゲート電極Ｇ２に隣接して配置される。コンタクトＣＮ５は、カラム方向にゲート電極Ｇ１に隣接して配置される。コンタクトＣＮ４、ＣＮ５には、電源電位ＶＤＤが印加される。
　このように、上述の第１の実施の形態では、フローティングディフュージョンＦＤ２のポテンシャルを制御するアシスト電極１２５を設け、フローティングディフュージョンＦＤ１、ＦＤ２を接続して低変換効率で位相差情報を取得する。そして、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルを制御してフローティングディフュージョンＦＤ２の電荷をフローティングディフュージョンＦＤ１に転送し、フローティングディフュージョンＦＤ１、ＦＤ２を切り離して高変換効率で輝度情報を取得する。これにより、位相差情報の飽和を防止しつつ、ＤＣＧ（Dual Conversion Gain）－ＨＤＲを実現することができ、オートフォーカスの失敗を防止しつつ、画質を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルを制御し、低変換効率での位相差情報の取得を可能とした。この第２の実施の形態では、アシスト電極を介してフローティングディフュージョンＦＤ１のポテンシャルを制御し、フレームを分割したサブフレームごとにフローティングディフュージョンＦＤ１に蓄積された電荷をキャパシタに転送可能とする。
　図１０は、第２の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示す図である。
　同図において、画素２２０は、上述の第１の実施の形態のフォトダイオードＰＤ１、ＰＤ２、転送トランジスタＴＧ１、ＴＧ２およびアシスト電極１２５に代えて、フォトダイオードＰＤ、転送トランジスタＴＧおよびアシスト電極２２５を備える。また、画素２２０は、上述の第１の実施の形態のセル１２０にキャパシタ２２１が追加されている。第２の実施の形態の画素２２０のそれ以外の構成は、上述の第１の実施の形態のセル１２０の構成と同様である。
　フォトダイオードＰＤは、光電変換を実施し、光電変換した電荷を蓄積する。転送トランジスタＴＧは、フォトダイオードＰＤに蓄積された電荷をフローティングディフュージョンＦＤ１に転送する。アシスト電極２２５は、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストする。アシスト電極２２５は、フローティングディフュージョンＦＤ１上に配置することができる。このとき、アシスト電極２２５は、フローティングディフュージョンＦＤ１のポテンシャルを制御することができる。
　キャパシタ２２１は、フォトダイオードＰＤに蓄積された電荷を保持する。このとき、フォトダイオードＰＤに蓄積された電荷は、フローティングディフュージョンＦＤ１、ＦＤ２を介してキャパシタ２２１に転送することができる。キャパシタ２２１は、ＭＯＭ（Metal Oxide Metal）容量やＭＩＭ容量を用いることができる。キャパシタ２２１は、切替トランジスタ１２４に直列に接続することができる。このとき、フローティングディフュージョンＦＤ２は、キャパシタ２２１と切替トランジスタ１２４との間に接続することができる。また、キャパシタ２２１の他端は、制御電位ＭＶＤＤに接続することができる。制御電位ＭＶＤＤは、シャッタ期間や蓄積期間などにおいてキャパシタ２２１にかかる電圧を制御することができる。このとき、暗電流を低減するため、制御電位ＭＶＤＤに基づいてキャパシタ２２１をパルス駆動することができる。なお、制御電位ＭＶＤＤは、電源電位ＶＤＤでもよい。
　転送トランジスタＴＧのゲートには、転送信号ＴＧＬが印加される。アシスト電極２２５には、アシスト信号ＡＳＴ２が印加される。転送信号ＴＧＬおよびアシスト信号ＡＳＴ２は、水平駆動線１３１を介して画素２２０に伝送することができる。
　図１１は、第２の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。なお、同図では、１フレームを８つのサブフレームに分割した例を示すが、１フレームを８以外の複数のサブフレームに分割してもよい。アシスト制御部１１２Ａは、各サブフレームで設定されるタイミングに基づいて、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストすることができる。
　同図において、各サブフレームでは、リセット信号ＲＳＴおよびアシスト信号ＡＳＴ２がハイレベル、切替信号ＦＤＧがロウレベルのときに、転送信号ＴＧＬが立ち上がり、フォトダイオードＰＤから電荷が排出される。
　次に、転送信号ＴＧＬ１が立ち下がった後、リセット信号ＲＳＴが立ち下がる。その後、転送信号ＴＧＬ１が立ち上がり、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。
　次に、転送信号ＴＧＬ１が立ち下がる。その後、アシスト信号ＡＳＴ２が立ち下がった後、切替信号ＦＤＧが立ち上がる。このとき、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成され、フローティングディフュージョンＦＤ１に蓄積された電荷がフローティングディフュージョンＦＤ２を介してキャパシタ２２１に転送される。これにより、１つのサブフレームでフォトダイオードＰＤに蓄積された電荷がキャパシタ２２１に保持される。そして、切替信号ＦＤＧが立ち下がった後、アシスト信号ＡＳＴ２が立ち上がり、リセット信号ＲＳＴが立ち上がる。
　以上の動作を８つのサブフレームで連続して実施した後、キャパシタ２２１に保持された電荷に基づく電位が増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、この時の垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、画素２２０から読出された画素信号がフレームごとにＡＤ変換される。
　ここで、被写体にＬＥＤ（Light Emitting Diode）光源が含まれた場合を考える。一般的にＬＥＤ光源はＰＷＭ（Pulse Width Modulation）制御により明るさを調整している。そのため点灯と消灯を繰り返している。８つのサブフレームのうちＬＥＤ光源が点灯している時には、フォトダイオードＰＤに電荷が蓄積される。また、８つのサブフレームのうちＬＥＤ光源が消灯している時には、フォトダイオードＰＤに電荷が蓄積されない。このとき、８つのサブフレームのうちの少なくとも１つのサブフレームは、ＬＥＤ光源が点灯している期間を含むことができる。このため、８つのサブフレームでキャパシタ２２１に保持された電荷を一括して検出することにより、ＬＥＤ光源が点灯している時にフォトダイオードＰＤに蓄積された電荷をフレームごとに検出することができ、ＬＥＤ光源を撮影した際に発生するフリッカを抑制することができる。
　図１２および図１３は、第２の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。なお、図１２におけるａからｅおよび図１３におけるａからｅでは、連続する２つのサブフレームのそれぞれにおいて、図１１のＰ２１からＰ２５のタイミングのポテンシャルの一例を示した。また、図１２および図１３におけるａからｅでは、フォトダイオードＰＤ、転送トランジスタＴＧおよびフローティングディフュージョンＦＤ１、ＦＤ２のポテンシャルの一例を示した。また、図１２および図１３では、ＬＥＤ光源が点灯している状態を示した。
　図１２におけるａにおいて、図１１のタイミングＰ２１では、転送トランジスタＴＧおよび切替トランジスタ１２４はオフされる。このとき、フォトダイオードＰＤにて光電変換された電荷ＥＬ１はフォトダイオードＰＤに蓄積される。また、アシスト電極２２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。
　次に、図１２におけるｂにおいて、図１１のタイミングＰ２２では、転送トランジスタＴＧはオンされ、リセットトランジスタ１２１はオフされる。このとき、フォトダイオードＰＤに蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤ１に転送される。
　次に、図１２におけるｃにおいて、図１１のタイミングＰ２３では、転送トランジスタＴＧはオフされる。このとき、フォトダイオードＰＤとフローティングディフュージョンＦＤ１とは互いに分離される。また、アシスト電極２２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。
　次に、図１２におけるｄにおいて、図１１のタイミングＰ２４では、切替トランジスタ１２４はオンされる。このとき、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成され、フローティングディフュージョンＦＤ１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤ２を介してキャパシタ２２１に転送される。これにより、１つのサブフレームでフォトダイオードＰＤに蓄積された電荷ＥＬ１がキャパシタ２２１に保持される。
　次に、図１２におけるｅにおいて、図１１のタイミングＰ２５では、切替信号ＦＤＧが立ち下がった後、アシスト信号ＡＳＴ２が立ち上がる。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに分離される。
　次に、図１３におけるａにおいて、次のサブフレームの図１１のタイミングＰ２１では、転送トランジスタＴＧおよび切替トランジスタ１２４はオフされる。このとき、フォトダイオードＰＤにて光電変換された電荷ＥＬ２はフォトダイオードＰＤに蓄積される。また、アシスト電極２２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。
　次に、図１３におけるｂにおいて、次のサブフレームの図１１のタイミングＰ２２では、転送トランジスタＴＧはオンされ、リセットトランジスタ１２１はオフされる。このとき、フォトダイオードＰＤに蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤ１に転送される。
　次に、図１３におけるｃにおいて、次のサブフレームの図１１のタイミングＰ２３では、転送トランジスタＴＧはオフされる。このとき、フォトダイオードＰＤとフローティングディフュージョンＦＤ１とは互いに分離される。また、アシスト電極２２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。
　次に、図１３におけるｄにおいて、次のサブフレームの図１１のタイミングＰ２４では、切替トランジスタ１２４はオンされる。このとき、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成され、フローティングディフュージョンＦＤ１に蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤ２を介してキャパシタ２２１に転送される。これにより、１つのサブフレームでフォトダイオードＰＤに蓄積された電荷ＥＬ２がキャパシタ２２１に保持される。
　次に、図１３におけるｅにおいて、次のサブフレームの図１１のタイミングＰ２５では、切替信号ＦＤＧが立ち下がった後、アシスト信号ＡＳＴ２が立ち上がる。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに分離される。
　図１４は、第２の実施の形態に係る画素のレイアウト例を示す平面図、図１５は、第２の実施の形態に係る画素の構成例を示す断面図である。なお、図１５では、図１４のＢ１－Ｂ２線に沿って切断した構成例を示した。
　図１４および図１５において、半導体基板ＳＵＢは、画素分離領域ＩＳＧ１にて画素２２０ごとに分離される。画素分離領域ＩＳＧ１は、画素２２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ２が設けられ、アクティブ領域ＡＫ２は素子分離領域ＩＳＡ２にて素子分離される。アクティブ領域ＡＫ２には、フォトダイオードＰＤ、チャンネル領域および不純物拡散層ＤＦ２３、ＤＦ２４が形成される。不純物拡散層ＤＦ２３、ＤＦ２４には、フローティングディフュージョンＦＤ１、ＦＤ２、画素トランジスタのソース層およびドレイン層が形成される。
　不純物拡散層ＤＦ２３は、Ｎ型不純物拡散層を用いることができる。不純物拡散層ＤＦ２３は、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３および切替トランジスタ１２４のチャンネル領域の位置に配置することができる。不純物拡散層ＤＦ２４は、Ｎ＋型不純物拡散層を用いることができる。不純物拡散層ＤＦ２４は、画素トランジスタのソース層やドレイン層の位置に配置することができる。また、不純物拡散層ＤＦ２４には、フローティングディフュージョンＦＤ１、ＦＤ２を形成することができる。
　アクティブ領域ＡＫ２上には、ゲート絶縁膜ＧＺをそれぞれ介してゲート電極Ｅ２１、Ｇ２１からＧ２４およびアシスト電極２２５が形成される。ゲート電極Ｅ２１は、フォトダイオードＰＤの辺の中央に配置することができる。ゲート電極Ｇ２１からＧ２４およびアシスト電極２２５下には、不純物拡散層ＤＦ２３が形成される。アシスト電極２２５は、ゲート電極Ｇ２１、Ｇ２４間に配置される。ゲート電極Ｅ２１は、転送トランジスタＴＧ１に用いられる。ゲート電極Ｇ２１は、リセットトランジスタ１２１に用いられる。ゲート電極Ｇ２２は、増幅トランジスタ１２２に用いられる。ゲート電極Ｇ２３は、選択トランジスタ１２３に用いられる。ゲート電極Ｇ２４は、切替トランジスタ１２４に用いられる。
　フォトダイオードＰＤの辺の中央には、コンタクトＣＮ２１が配置される。ゲート電極Ｇ２１、Ｇ２２間には、コンタクトＣＮ２３が配置される。ゲート電極Ｇ２３の横には、コンタクトＣＮ２２が配置される。ゲート電極Ｇ２４の横には、フローティングディフュージョンＦＤ２が配置される。コンタクトＣＮ２１には、接地電位が印加される。コンタクトＣＮ２２には、垂直信号線１３２の電位ＶＳＬが印加される。コンタクトＣＮ２３には、電源電位ＶＤＤが印加される。フローティングディフュージョンＦＤ２には、キャパシタ２２１が接続される。
　なお、上述の第２の実施の形態では、ＲＤＴＩに基づいて画素分離領域ＩＳＧ１を形成した例を示したが、ＦＦＴＩに基づいて画素分離領域ＩＳＧ２を形成してもよい。
　このように、上述の第２の実施の形態では、アシスト電極２２５を介してフローティングディフュージョンＦＤ１のポテンシャルを制御し、フレームを分割したサブフレームごとにフローティングディフュージョンＦＤ１に蓄積された電荷をキャパシタ２２１に転送可能とする。これにより、フォトダイオードＰＤおよびフローティングディフュージョンＦＤ１に信号電荷を残すことなく、フォトダイオードＰＤおよびフローティングディフュージョンＦＤ１に蓄積された電荷をサブフレームごとにキャパシタ２２１に転送することができる。このため、間欠露光に基づいて生成された電荷をサブフレームごとにキャパシタ２２１に転送しつつ、キャパシタ２２１に蓄積された電荷をフレームごとに読出すことができ、ＬＥＤ光源を撮影した際に発生するフリッカを抑制することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルを制御し、低変換効率での位相差情報の取得を可能とした。この第３の実施の形態では、位相差情報の取得時にアシスト電極を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１にオーバーフローした電荷をキャパシタに転送する。
　図１６は、第３の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。
　同図において、セル３２０は、上述の第１の実施の形態のアシスト電極１２５に代えて、アシスト電極３２５を備える。また、セル３２０は、上述の第１の実施の形態のセル１２０にキャパシタ３２１が追加されている。第３の実施の形態のセル３２０のそれ以外の構成は、上述の第１の実施の形態のセル１２０の構成と同様である。
　アシスト電極３２５は、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストする。アシスト電極３２５は、フローティングディフュージョンＦＤ１上に配置することができる。このとき、アシスト電極３２５は、フローティングディフュージョンＦＤ１のポテンシャルを制御することができる。
　キャパシタ３２１は、フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷を保持する。このとき、フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷は、フローティングディフュージョンＦＤ１、ＦＤ２を介してキャパシタ３２１に転送することができる。キャパシタ３２１は、ＬＯＦＩＣ（Lateral Overflow Integration Capacitor）を用いることができる。キャパシタ３２１は、切替トランジスタ１２４に直列に接続することができる。このとき、フローティングディフュージョンＦＤ２は、キャパシタ３２１と切替トランジスタ１２４との間に接続することができる。
　また、切替トランジスタ１２４およびリセットトランジスタ１２１は、フローティングディフュージョンＦＤ１に対して並列に接続することができる。
　図１７は、第３の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。
　同図において、この信号読出し処理では、高変換効率Ｐ相読出し期間Ｔ３１、高変換効率第１Ｄ相読出し期間Ｔ３２、高変換効率第２Ｄ相読出し期間Ｔ３３、Ｄ相一括読出し期間Ｔ３４およびＰ相一括読出し期間Ｔ３５が設けられる。アシスト制御部１１２Ａは、これらの期間Ｔ３１からＴ３５で設定されるタイミングに基づいて、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストすることができる。高変換効率Ｐ相読出し期間Ｔ３１は、高変換効率についてＣＤＳ処理に用いるリセット信号を取得することができる。高変換効率第１Ｄ相読出し期間Ｔ３２および高変換効率第２Ｄ相読出し期間Ｔ３３は、オートフォーカスに用いる位相差情報を取得することができる。Ｄ相一括読出し期間Ｔ３４は、撮像画像に用いる輝度情報を取得することができる。Ｐ相一括読出し期間Ｔ３５は、ＤＤＳ（Double Data Sampling)処理に用いるリセット信号を取得することができる。
　高変換効率Ｐ相読出し期間Ｔ３１前では、リセット信号ＲＳＴおよび転送信号ＴＧＬ１、ＴＧＬ２はロウレベルに設定され、リセットトランジスタ１２１および転送トランジスタＴＧ１、ＴＧ２はオフされる。また、切替信号ＦＤＧおよびアシスト信号ＡＳＴ３がハイレベルに設定され、切替トランジスタ１２４がオンするとともに、アシスト電極３２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。このとき、入射光に基づいて各フォトダイオードＰＤ１、ＰＤ２に電荷が蓄積されるとともに、各フォトダイオードＰＤ１、ＰＤ２からオーバーフローした電荷はフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積される。
　そして、切替信号ＦＤＧが立ち下がり、切替トランジスタ１２４がオフしてフローティングディフュージョンＦＤ１、ＦＤ２が互いに分離される。その後、アシスト信号ＡＳＴ３が立ち下がり、アシスト電極３２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ１に蓄積されていた電荷はフローティングディフュージョンＦＤ２に転送される。さらに、切替信号ＦＤＧが立ち上がった後、切替信号ＦＤＧが立ち下がり、フローティングディフュージョンＦＤ１に残っていた電荷はフローティングディフュージョンＦＤ２に転送される。このとき、切替トランジスタ１２４がオフし、セル３２０の変換効率は高変換効率に設定される。
　次に、高変換効率Ｐ相読出し期間Ｔ３１では、アシスト信号ＡＳＴ３が立ち上がり、アシスト電極３２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。そして、フローティングディフュージョンＦＤ１の高変換効率Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル３２０から読出された高変換効率Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第１Ｄ相読出し期間Ｔ３２では、転送信号ＴＧＬ１が立ち上がり、転送トランジスタＴＧ１がオンしてフォトダイオードＰＤ１に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ１が立ち下がり、転送トランジスタＴＧ１がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第１Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第１Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル３２０から読出された高変換効率第１Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第２Ｄ相読出し期間Ｔ３３では、転送信号ＴＧＬ１、ＴＧＬ２が立ち上がり、転送トランジスタＴＧ１、ＴＧ２がオンして各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ１、ＴＧＬ２が立ち下がり、転送トランジスタＴＧ１、ＴＧ２がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第２Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第２Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル１２０から読出された高変換効率第２Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、Ｄ相一括読出し期間Ｔ３４では、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンしてセル３２０の変換効率は低変換効率に設定される。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに接続される。また、転送信号ＴＧＬ１、ＴＧＬ２が立ち上がり、転送トランジスタＴＧ１、ＴＧ２がオンして各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。その後、転送信号ＴＧＬ１、ＴＧＬ２が立ち下がり、転送トランジスタＴＧ１、ＴＧ２がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積された電荷に基づいて増幅トランジスタ１２２のゲートに印加されるＤ相一括レベルが設定される。そして、このＤ相一括レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、Ｄ相一括レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル３２０から読出されたＤ相一括レベルがカラムごとにＡＤ変換される。
　次に、Ｐ相一括読出し期間Ｔ３５では、リセット信号ＲＳＴが立ち上がり、リセットトランジスタ１２１がオンしてフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１がリセットされる。その後、リセット信号ＲＳＴが立ち下がり、リセットトランジスタ１２１がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１のリセット状態に基づいて増幅トランジスタ１２２のゲートに印加されるＰ相一括レベルが設定される。そして、このＰ相一括レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、Ｐ相一括レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル３２０から読出されたＰ相一括レベルがカラムごとにＡＤ変換される。
　図１８および図１９は、第３の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。なお、図１８におけるａからｄおよび図１９におけるａからｃでは、図１７のＰ３１からＰ３７のタイミングのポテンシャルの一例を示した。また、図１８におけるａからｄおよび図１９におけるａからｃでは、フォトダイオードＰＤ１、転送トランジスタＴＧ１およびフローティングディフュージョンＦＤ１、ＦＤ２のポテンシャルの一例を示した。
　図１８におけるａにおいて、図１７のタイミングＰ３１では、リセットトランジスタ１２１および転送トランジスタＴＧ１、ＴＧ２はオフされるとともに、切替トランジスタ１２４はオンされる。また、アシスト電極３２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。このとき、入射光に基づいて各フォトダイオードＰＤ１、ＰＤ２に電荷ＥＬ１、ＥＬ２が蓄積されるとともに、各フォトダイオードＰＤ１、ＰＤ２からオーバーフローした電荷ＥＬ１、ＥＬ２はフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積される。
　次に、図１８におけるｂにおいて、図１７のタイミングＰ３２では、切替トランジスタ１２４がオフされ、フローティングディフュージョンＦＤ１、ＦＤ２が互いに分離される。
　次に、図１８におけるｃにおいて、図１７のタイミングＰ３３では、アシスト電極３２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１、ＥＬ２はフローティングディフュージョンＦＤ２に転送される。
　次に、図１８におけるｄにおいて、図１７のタイミングＰ３４では、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１、ＥＬ２がフローティングディフュージョンＦＤ２に転送されることにより、フローティングディフュージョンＦＤ１の電荷ＥＬ１、ＥＬ２は空になる。
　次に、図１９におけるａにおいて、図１７のタイミングＰ３５では、転送トランジスタＴＧ１はオン、切替トランジスタ１２４はオフされる。このとき、フォトダイオードＰＤ１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤ１に転送される。また、増幅トランジスタ１２２における変換効率が高変換効率に設定される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報をセル３２０から取得することができる。ここで、フローティングディフュージョンＦＤ１の電荷ＥＬ１、ＥＬ２が空の状態で、フォトダイオードＰＤ１に蓄積された電荷ＥＬ１をフローティングディフュージョンＦＤ１に転送することができる。このため、入射光の強度が強い場合においても、フローティングディフュージョンＦＤ１に転送された電荷が溢れるのを抑制することができ、位相差情報の取得の失敗を抑制することができる。
　次に、図１９におけるｂにおいて、図１７のタイミングＰ３６では、転送トランジスタＴＧ２はオンされる。このとき、フォトダイオードＰＤ２に蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤ１に転送される。このため、フローティングディフュージョンＦＤ１には、各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷ＥＬ１、ＥＬ２が保持される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報と右側の位相差情報との合算結果をセル３２０から取得することができる。そして、左側の位相差情報と右側の位相差情報との合算結果から左側の位相差情報を減算することにより、右側の位相差情報を取得することができる。
　次に、図１９におけるｃにおいて、図１７のタイミングＰ３７では、切替トランジスタ１２４はオンされる。このとき、増幅トランジスタ１２２における変換効率が低変換効率に設定される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、セル３２０から輝度信号を取得することができる。ここで、２つのフォトダイオードＰＤ１、ＰＤ２に蓄積された電荷およびフォトダイオードＰＤ１、ＰＤ２からオーバーフローした電荷を低変換効率で検出することができ、ダイナミックレンジを向上させることができる。また、フォトダイオードＰＤ１、ＰＤ２からオーバーフローした電荷をキャパシタ３２１に蓄積することができる。このため、ＨＤＲを実現しつつ、長時間露光を採用することが可能となり、ＬＥＤ光源を撮影した際に発生するフリッカを抑制することができる。
　図２０は、第３の実施の形態に係る画素のレイアウト例を示す平面図、図２１は、第３の実施の形態に係る画素の構成例を示す断面図である。なお、図２１では、図２０のＢ１－Ｂ２線に沿って切断した構成例を示した。
　図２０および図２１において、半導体基板ＳＵＢは、画素分離領域ＩＳＧ１にてセル３２０ごとに分離される。画素分離領域ＩＳＧ１は、セル３２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ３が設けられ、アクティブ領域ＡＫ３は素子分離領域ＩＳＡ３にて素子分離される。アクティブ領域ＡＫ３には、フォトダイオードＰＤ１、ＰＤ２、チャンネル領域および不純物拡散層ＤＦ２３、ＤＦ２４が形成される。不純物拡散層ＤＦ２３、ＤＦ２４には、フローティングディフュージョンＦＤ１、ＦＤ２、画素トランジスタのソース層およびドレイン層が形成される。
　アクティブ領域ＡＫ３上には、ゲート絶縁膜ＧＺをそれぞれ介してゲート電極Ｅ１、Ｅ２、Ｇ２１からＧ２４およびアシスト電極３２５が形成される。アシスト電極３２５は、ゲート電極Ｇ２１、Ｇ２４間に配置される。
　なお、上述の第３の実施の形態では、ＲＤＴＩに基づいて画素分離領域ＩＳＧ１を形成した例を示したが、ＦＦＴＩに基づいて画素分離領域ＩＳＧ２を形成してもよい。
　このように、上述の第３の実施の形態では、位相差情報の取得時にアシスト電極３２５を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１にオーバーフローした電荷をキャパシタ３２１に転送する。これにより、フォトダイオードＰＤ１、ＰＤ２からフローティングディフュージョンＦＤ１、ＦＤ２を介したキャパシタ３２１へのオーバーフローを可能としつつ、位相差情報の取得時にフローティングディフュージョンＦＤ１の電荷を空にすることができる。このため、セルサイズの増大を抑制しつつ、位相差情報を取得することが可能となるとともに、ＤＣＧ－ＨＤＲを実現することができる。
　＜４．第４の実施の形態＞
　上述の第３の実施の形態では、位相差情報の取得時にアシスト電極３２５を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１にオーバーフローした電荷をキャパシタ３２１に転送した。この第４の実施の形態では、フォトダイオードＰＤ１からＰＤ８の電荷蓄積時にアシスト電極を介してフローティングディフュージョンＦＤ１の電位を昇圧した後、位相差情報の取得時にアシスト電極を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１、ＦＤ２間で電荷を転送する。
　図２２は、第４の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。
　同図において、セル４２０は、上述の第１の実施の形態のアシスト電極１２５に代えて、アシスト電極４２５を備える。また、セル４２０は、上述の第１の実施の形態のセル１２０にフォトダイオードＰＤ３からＰＤ８、転送トランジスタＴＧ３からＴＧ８、パストランジスタ１２７およびキャパシタ３２１が追加されている。第４の実施の形態のセル４２０のそれ以外の構成は、上述の第１の実施の形態のセル１２０の構成と同様である。
　各フォトダイオードＰＤ１からＰＤ８は、光電変換を実施し、光電変換した電荷を蓄積する。このとき、フォトダイオードＰＤ１からＰＤ８は、位相差情報の取得に用いたり、輝度情報の取得に用いたりすることができる。ここで、フォトダイオードＰＤ１、ＰＤ２をペアとして位相差情報を取得し、フォトダイオードＰＤ３、ＰＤ４をペアとして位相差情報を取得し、フォトダイオードＰＤ５、ＰＤ６をペアとして位相差情報を取得し、フォトダイオードＰＤ７、ＰＤ８をペアとして位相差情報を取得することができる。各フォトダイオードＰＤ１からＰＤ８は、画素を構成することができる。これらの８個の画素は、同色画素を用いることができる。また、２行２列に配列された４つのセル４２０にてクワッドベイヤ配列を構成することができる。各転送トランジスタＴＧ１からＴＧ８は、各フォトダイオードＰＤ１からＰＤ８に蓄積された電荷をフローティングディフュージョンＦＤ１に転送する。
　アシスト電極４２５は、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストする。アシスト電極４２５は、フローティングディフュージョンＦＤ１上に配置することができる。このとき、アシスト電極４２５は、フローティングディフュージョンＦＤ１のポテンシャルを制御することができる。
　パストランジスタ１２７は、各フォトダイオードＰＤ１からＰＤ８とキャパシタ３２１との間の電荷の転送パスをセル４２０に設定する。パストランジスタ１２７は、キャパシタ３２１に直列に接続される。このとき、パストランジスタ１２７は、キャパシタ３２１とフローティングディフュージョンＦＤ２との間に接続することができる。
　各転送トランジスタＴＧ１からＴＧ８は、各フォトダイオードＰＤ１からＰＤ８のカソードとフローティングディフュージョンＦＤ１との間に接続される。このとき、フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１からＰＤ８にて共有される。
　各転送トランジスタＴＧ１からＴＧ８のゲートには、転送信号ＴＧＬ１からＴＧＬ８が印加される。アシスト電極４２５には、アシスト信号ＡＳＴ４が印加される。転送信号ＴＧＬ１からＴＧＬ８およびアシスト信号ＡＳＴ４は、水平駆動線１３１を介してセル４２０に伝送することができる。
　図２３は、第４の実施の形態に係る固体撮像装置の読出し動作の一例を示すタイミングチャートである。
　同図において、この信号読出し処理では、高変換効率第１から第４Ｐ相読出し期間Ｔ４１、Ｔ４４、Ｔ４７、Ｔ５０、高変換効率第１から第８Ｄ相読出し期間Ｔ４２、Ｔ４３、Ｔ４５、Ｔ４６、Ｔ４８、Ｔ４９、Ｔ５１、Ｔ５２、Ｄ相一括読出し期間Ｔ５３およびＰ相一括読出し期間Ｔ５４が設けられる。アシスト制御部１１２Ａは、これらの期間Ｔ４１からＴ５４で設定されるタイミングに基づいて、フローティングディフュージョンＦＤ１、ＦＤ２間の電荷の転送をアシストすることができる。高変換効率第１から第４Ｐ相読出し期間Ｔ４１、Ｔ４４、Ｔ４７、Ｔ５０は、高変換効率についてＣＤＳ処理に用いるリセット信号を取得することができる。高変換効率第１から第８Ｄ相読出し期間Ｔ４２、Ｔ４３、Ｔ４５、Ｔ４６、Ｔ４８、Ｔ４９、Ｔ５１、Ｔ５２は、オートフォーカスに用いる位相差情報を取得することができる。Ｄ相一括読出し期間Ｔ５３は、撮像画像に用いる輝度情報を取得することができる。Ｐ相一括読出し期間Ｔ５４は、ＤＤＳ処理に用いるリセット信号を取得することができる。
　高変換効率Ｐ相読出し期間Ｔ４１前では、リセット信号ＲＳＴおよび転送信号ＴＧＬ１からＴＧＬ８はロウレベルに設定され、リセットトランジスタ１２１および転送トランジスタＴＧ１からＴＧ８はオフされる。また、切替信号ＦＤＧおよびアシスト信号ＡＳＴ４がハイレベルに設定され、切替トランジスタ１２４がオンするとともに、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。このとき、入射光に基づいて各フォトダイオードＰＤ１からＰＤ８に電荷が蓄積されるとともに、各フォトダイオードＰＤ１からＰＤ８からオーバーフローした電荷はフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積される。
　そして、切替信号ＦＤＧが立ち下がり、切替トランジスタ１２４がオフしてフローティングディフュージョンＦＤ１、ＦＤ２が互いに分離される。その後、アシスト信号ＡＳＴ４が立ち下がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ１に蓄積されていた電荷はフローティングディフュージョンＦＤ２に転送される。さらに、切替信号ＦＤＧが立ち上がった後、切替信号ＦＤＧが立ち下がり、フローティングディフュージョンＦＤ１に残っていた電荷はフローティングディフュージョンＦＤ２に転送される。このとき、切替トランジスタ１２４がオフし、セル４２０の変換効率は高変換効率に設定される。
　次に、高変換効率第１Ｐ相読出し期間Ｔ４１では、アシスト信号ＡＳＴ４が立ち上がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。そして、フローティングディフュージョンＦＤ１の高変換効率Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第１Ｄ相読出し期間Ｔ４２では、転送信号ＴＧＬ１が立ち上がり、転送トランジスタＴＧ１がオンしてフォトダイオードＰＤ１に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ１が立ち下がり、転送トランジスタＴＧ１がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第１Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第１Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第１Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第２Ｄ相読出し期間Ｔ４３では、転送信号ＴＧＬ１、ＴＧＬ２が立ち上がり、転送トランジスタＴＧ１、ＴＧ２がオンして各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ１、ＴＧＬ２が立ち下がり、転送トランジスタＴＧ１、ＴＧ２がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第２Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第２Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第２Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第２Ｐ相読出し期間Ｔ４４では、アシスト信号ＡＳＴ４が立ち下がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。また、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに接続され、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成される。このため、フローティングディフュージョンＦＤ１に蓄積されていた電荷がフローティングディフュージョンＦＤ２に転送され、フローティングディフュージョンＦＤ１の電荷は空になる。その後、アシスト信号ＡＳＴ４が立ち上がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。また、切替信号ＦＤＧが立ち下がり、切替トランジスタ１２４がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに分離される。そして、フローティングディフュージョンＦＤ１の高変換効率第１Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第１Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第１Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第３Ｄ相読出し期間Ｔ４５では、転送信号ＴＧＬ３が立ち上がり、転送トランジスタＴＧ３がオンしてフォトダイオードＰＤ３に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ３が立ち下がり、転送トランジスタＴＧ３がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第３Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第３Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第３Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第４Ｄ相読出し期間Ｔ４６では、転送信号ＴＧＬ３、ＴＧＬ４が立ち上がり、転送トランジスタＴＧ３、ＴＧ４がオンして各フォトダイオードＰＤ３、ＰＤ４に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ３、ＴＧＬ４が立ち下がり、転送トランジスタＴＧ３、ＴＧ４がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第４Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第４Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第４Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第３Ｐ相読出し期間Ｔ４７では、アシスト信号ＡＳＴ４が立ち下がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。また、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに接続され、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成される。このため、フローティングディフュージョンＦＤ１に蓄積されていた電荷がフローティングディフュージョンＦＤ２に転送され、フローティングディフュージョンＦＤ１の電荷は空になる。その後、アシスト信号ＡＳＴ４が立ち上がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。また、切替信号ＦＤＧが立ち下がり、切替トランジスタ１２４がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに分離される。そして、フローティングディフュージョンＦＤ１の高変換効率第３Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第３Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第３Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第５Ｄ相読出し期間Ｔ４８では、転送信号ＴＧＬ５が立ち上がり、転送トランジスタＴＧ５がオンしてフォトダイオードＰＤ５に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ５が立ち下がり、転送トランジスタＴＧ５がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第５Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第５Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第５Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第６Ｄ相読出し期間Ｔ４９では、転送信号ＴＧＬ５、ＴＧＬ６が立ち上がり、転送トランジスタＴＧ５、ＴＧ６がオンして各フォトダイオードＰＤ５、ＰＤ６に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ５、ＴＧＬ６が立ち下がり、転送トランジスタＴＧ５、ＴＧ６がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第６Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第６Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第６Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第４Ｐ相読出し期間Ｔ５０では、アシスト信号ＡＳＴ４が立ち下がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。また、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに接続され、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤ２へのポテンシャル勾配が形成される。このため、フローティングディフュージョンＦＤ１に蓄積されていた電荷がフローティングディフュージョンＦＤ２に転送され、フローティングディフュージョンＦＤ１の電荷は空になる。その後、アシスト信号ＡＳＴ４が立ち上がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。また、切替信号ＦＤＧが立ち下がり、切替トランジスタ１２４がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに分離される。そして、フローティングディフュージョンＦＤ１の高変換効率第４Ｐ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第４Ｐ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第４Ｐ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第７Ｄ相読出し期間Ｔ５１では、転送信号ＴＧＬ７が立ち上がり、転送トランジスタＴＧ７がオンしてフォトダイオードＰＤ７に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ７が立ち下がり、転送トランジスタＴＧ７がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第７Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第７Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第７Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、高変換効率第８Ｄ相読出し期間Ｔ５２では、転送信号ＴＧＬ７、ＴＧＬ８が立ち上がり、転送トランジスタＴＧ７、ＴＧ８がオンして各フォトダイオードＰＤ７、ＰＤ８に蓄積された電荷がフローティングディフュージョンＦＤ１に転送される。その後、転送信号ＴＧＬ７、ＴＧＬ８が立ち下がり、転送トランジスタＴＧ７、ＴＧ８がオフする。このとき、フローティングディフュージョンＦＤ１の高変換効率第８Ｄ相レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、高変換効率第８Ｄ相レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出された高変換効率第８Ｄ相レベルがカラムごとにＡＤ変換される。
　次に、Ｄ相一括読出し期間Ｔ５３では、アシスト信号ＡＳＴ４が立ち下がり、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。また、切替信号ＦＤＧが立ち上がり、切替トランジスタ１２４がオンしてセル４２０の変換効率は低変換効率に設定される。このとき、フローティングディフュージョンＦＤ１、ＦＤ２は互いに接続される。また、転送信号ＴＧＬ１からＴＧＬ８が立ち上がり、転送トランジスタＴＧ１からＴＧ８がオンして各フォトダイオードＰＤ１からＰＤ８に蓄積された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。その後、転送信号ＴＧＬ１からＴＧＬ８が立ち下がり、転送トランジスタＴＧ１からＴＧ８がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積された電荷に基づいて増幅トランジスタ１２２のゲートに印加されるＤ相一括レベルが設定される。そして、このＤ相一括レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、Ｄ相一括レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出されたＤ相一括レベルがカラムごとにＡＤ変換される。
　次に、Ｐ相一括読出し期間Ｔ５４では、リセット信号ＲＳＴが立ち上がり、リセットトランジスタ１２１がオンしてフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１がリセットされる。その後、リセット信号ＲＳＴが立ち下がり、リセットトランジスタ１２１がオフする。このとき、フローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１のリセット状態に基づいて増幅トランジスタ１２２のゲートに印加されるＰ相一括レベルが設定される。そして、このＰ相一括レベルが増幅トランジスタ１２２のゲートに印加された時のソースフォロワ動作に基づいて垂直信号線１３２の電位ＶＳＬが設定される。そして、カラムＡＤＣ部１１４Ａにおいて、Ｐ相一括レベルに応じた垂直信号線１３２の電位ＶＳＬに基づいてカウント動作が実施され、セル４２０から読出されたＰ相一括レベルがカラムごとにＡＤ変換される。
　図２４および図２５は、第４の実施の形態に係る固体撮像装置の読出し期間のポテンシャルの一例を示す図である。なお、図２４におけるａからｄおよび図２５におけるａからｄでは、図２３のＰ４１からＰ４８のタイミングのポテンシャルの一例を示した。また、図２４におけるａからｄおよび図２５におけるａからｄでは、フォトダイオードＰＤ１、転送トランジスタＴＧ１およびフローティングディフュージョンＦＤ１、ＦＤ２のポテンシャルの一例を示した。
　図２４におけるａにおいて、図２３のタイミングＰ４１では、リセットトランジスタ１２１および転送トランジスタＴＧ１からＴＧ８はオフされるとともに、切替トランジスタ１２４はオンされる。また、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが低下される。このとき、入射光に基づいて各フォトダイオードＰＤ１からＰＤ８に電荷ＥＬ１からＥＬ８が蓄積されるとともに、各フォトダイオードＰＤ１からＰＤ８からオーバーフローした電荷ＥＬ１からＥＬ８はフローティングディフュージョンＦＤ１、ＦＤ２およびキャパシタ３２１に蓄積される。
　次に、図２４におけるｂにおいて、図２３のタイミングＰ４２では、切替トランジスタ１２４がオフされ、フローティングディフュージョンＦＤ１、ＦＤ２が互いに分離される。
　次に、図２４におけるｃにおいて、図２３のタイミングＰ４３では、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１はフローティングディフュージョンＦＤ２に転送される。
　次に、図２４におけるｄにおいて、図２３のタイミングＰ４４では、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１がフローティングディフュージョンＦＤ２に転送されることにより、フローティングディフュージョンＦＤ１の電荷ＥＬ１は空になる。
　次に、図２５におけるａにおいて、図２３のタイミングＰ４５では、転送トランジスタＴＧ１はオン、切替トランジスタ１２４はオフされる。このとき、フォトダイオードＰＤ１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤ１に転送される。また、増幅トランジスタ１２２における変換効率が高変換効率に設定される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報をセル４２０から取得することができる。
　次に、図２５におけるｂにおいて、図２３のタイミングＰ４６では、転送トランジスタＴＧ２はオンされる。このとき、フォトダイオードＰＤ２に蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤ１に転送される。このため、フローティングディフュージョンＦＤ１には、各フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷ＥＬ１、ＥＬ２が保持される。この状態で増幅トランジスタ１２２を介して画素信号を読出すことにより、左側の位相差情報と右側の位相差情報との合算結果をセル３２０から取得することができる。そして、左側の位相差情報と右側の位相差情報との合算結果から左側の位相差情報を減算することにより、右側の位相差情報を取得することができる。
　次に、図２５におけるｃにおいて、図２３のタイミングＰ４７では、アシスト電極４２５を介してフローティングディフュージョンＦＤ１のポテンシャルが上昇される。このとき、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１、ＥＬ２はフローティングディフュージョンＦＤ２に転送される。
　次に、図２５におけるｄにおいて、図２３のタイミングＰ４８では、フローティングディフュージョンＦＤ１に蓄積されていた電荷ＥＬ１、ＥＬ２がフローティングディフュージョンＦＤ２に転送されることにより、フローティングディフュージョンＦＤ１の電荷ＥＬ１、ＥＬ２は空になる。
　図２６は、第４の実施の形態に係る画素のレイアウト例を示す平面図、図２７は、第４の実施の形態に係る画素の構成例を示す断面図である。なお、図２７では、図２６のＣ１－Ｃ２線に沿って切断した構成例を示した。
　図２６および図２７において、半導体基板ＳＵＢは、画素分離領域ＩＳＧ１にてセル４２０ごとに分離される。画素分離領域ＩＳＧ１は、セル４２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ４が設けられ、アクティブ領域ＡＫ４は素子分離領域ＩＳＡ４にて素子分離される。アクティブ領域ＡＫ４には、フォトダイオードＰＤ１からＰＤ８、チャンネル領域および不純物拡散層ＤＦ４１からＤＦ４４が形成される。不純物拡散層ＤＦ４３、ＤＦ４４には、フローティングディフュージョンＦＤ１、ＦＤ２、画素トランジスタのソース層およびドレイン層が形成される。
　フォトダイオードＰＤ１、ＰＤ２は線対称に配置し、フォトダイオードＰＤ３、ＰＤ４は線対称に配置し、フォトダイオードＰＤ５、ＰＤ６は線対称に配置し、フォトダイオードＰＤ７、ＰＤ８は線対称に配置することができる。ここで、各フォトダイオードＰＤ１からＰＤ８の平面形状は直角三角形とすることができる。このとき、フォトダイオードＰＤ１、ＰＤ２をペアとして正方領域を形成し、フォトダイオードＰＤ３、ＰＤ４をペアとして正方領域を形成し、フォトダイオードＰＤ５、ＰＤ６をペアとして正方領域を形成し、フォトダイオードＰＤ７、ＰＤ８をペアとして正方領域を形成することができる。また、これら４つの正方領域を含むように１つのより大きな正方領域を形成することができる。このとき、各フォトダイオードＰＤ１、ＰＤ８の端部は、その対角方向に対向し、各フォトダイオードＰＤ２、ＰＤ７の端部は、その対角方向に対向し、各フォトダイオードＰＤ３、ＰＤ６の端部は、その対角方向に対向し、各フォトダイオードＰＤ４、ＰＤ５の端部は、その対角方向に対向することができる。
　不純物拡散層ＤＦ４１は、Ｎ－型不純物拡散層を用いることができる。不純物拡散層ＤＦ４１は、フォトダイオードＰＤ１からＰＤ８の位置に配置することができる。不純物拡散層ＤＦ４２は、Ｎ型不純物拡散層を用いることができる。不純物拡散層ＤＦ４２は、不純物拡散層ＤＦ４１内に配置することができる。不純物拡散層ＤＦ４２は、フォトダイオードＰＤ１からＰＤ８および転送トランジスタＴＧ１からＴＧ８のチャンネル領域の位置に配置することができる。不純物拡散層ＤＦ４３は、Ｎ型不純物拡散層を用いることができる。不純物拡散層ＤＦ４３は、リセットトランジスタ１２１、増幅トランジスタ１２２、選択トランジスタ１２３、切替トランジスタ１２４およびパストランジスタ１２７のチャンネル領域の位置に配置することができる。また、不純物拡散層ＤＦ４３には、フローティングディフュージョンＦＤ１、ＦＤ２を形成することができる。不純物拡散層ＤＦ４４は、Ｎ＋型不純物拡散層を用いることができる。不純物拡散層ＤＦ４４は、画素トランジスタのソース層やドレイン層の位置に配置することができる。
　アクティブ領域ＡＫ４上には、ゲート絶縁膜ＧＺをそれぞれ介してゲート電極Ｅ４１からＥ４８、Ｇ４１からＧ４５およびアシスト電極４２５が形成される。アシスト電極４２５は、フォトダイオードＰＤ１からＰＤ８で囲まれる位置に配置される。各ゲート電極Ｅ４１からＥ４８は、各フォトダイオードＰＤ１からＰＤ８の端部にそれぞれ配置することができる。ここで、ゲート電極Ｅ４１からＥ４８は、アシスト電極４２５に隣接して配置することができる。このとき、各ゲート電極Ｅ４１からＥ４８は、各フォトダイオードＰＤ１からＰＤ８とアシスト電極４２５との間に配置することができる。ゲート電極Ｅ４１からＥ４８下には、不純物拡散層ＤＦ４２が形成され、ゲート電極Ｇ４１からＧ４５およびアシスト電極４２５下には、不純物拡散層ＤＦ４３が形成される。ゲート電極Ｇ４２、Ｇ４３は、互いに隣接して配置される。ゲート電極Ｇ４１、Ｇ４４は、互いに隣接して配置される。各ゲート電極Ｅ４１からＥ４８は、転送トランジスタＴＧ１からＴＧ８にそれぞれ用いられる。ゲート電極Ｇ４１は、リセットトランジスタ１２１に用いられる。ゲート電極Ｇ４２は、増幅トランジスタ１２２に用いられる。ゲート電極Ｇ４３は、選択トランジスタ１２３に用いられる。ゲート電極Ｇ４４は、切替トランジスタ１２４に用いられる。ゲート電極Ｇ４５は、パストランジスタ１２７に用いられる。
　フォトダイオードＰＤ２、ＰＤ３間には、コンタクトＣＮ４１が配置される。ゲート電極Ｇ４３の横には、コンタクトＣＮ４２が配置される。ゲート電極Ｇ４１の横には、コンタクトＣＮ４３が配置される。ゲート電極Ｇ４５の横には、コンタクトＣＮ４４が配置される。コンタクトＣＮ４１には、接地電位が印加される。コンタクトＣＮ４２には、垂直信号線１３２の電位ＶＳＬが印加される。コンタクトＣＮ４３には、電源電位ＶＤＤが印加される。コンタクトＣＮ４４には、キャパシタ３２１が接続加される。
　なお、上述の第４の実施の形態では、ＲＤＴＩに基づいて画素分離領域ＩＳＧ１を形成した例を示したが、ＦＦＴＩに基づいて画素分離領域ＩＳＧ２を形成してもよい。
　このように、上述の第４の実施の形態では、フォトダイオードＰＤ１からＰＤ８の電荷蓄積時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を昇圧し、位相差情報の取得時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１、ＦＤ２間で電荷を転送する。これにより、フォトダイオードＰＤ１からＰＤ８からフローティングディフュージョンＦＤ１、ＦＤ２を介したキャパシタ３２１へのオーバーフローを可能としつつ、位相差情報の取得時にフローティングディフュージョンＦＤ１の電荷を空にすることができる。このため、セルサイズの増大を抑制しつつ、位相差情報を取得することが可能となるとともに、ＤＣＧ－ＨＤＲを実現することができる。
　＜５．第５の実施の形態＞
　上述の第４の実施の形態では、フォトダイオードＰＤ１からＰＤ８の電荷蓄積時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を昇圧し、位相差情報の取得時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１、ＦＤ２間で電荷を転送した。この第５の実施の形態では、フォトダイオードＰＤ１からＰＤ８の電荷蓄積時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を昇圧し、位相差情報の取得時にアシスト電極４２５を介してフローティングディフュージョンＦＤ１の電位を降圧し、フローティングディフュージョンＦＤ１、ＦＤ２間で電荷を転送するとともに、オーバーフローを制御するオーバーフロー制御トランジスタを設ける。
　図２８は、第５の実施の形態に係る固体撮像装置に設けられたセルの回路構成例を示す図である。
　同図において、セル５２０は、上述の第４の実施の形態のセル４２０にオーバーフロー制御トランジスタＴＦ１、ＴＦ２が追加されている。第５の実施の形態のセル５２０のそれ以外の構成は、上述の第４の実施の形態のセル４２０の構成と同様である。
　オーバーフロー制御トランジスタＴＦ１は、フォトダイオードＰＤ１からＰＤ４からキャパシタ３２１への電荷のオーバーフローを制御する。オーバーフロー制御トランジスタＴＦ２は、フォトダイオードＰＤ５からＰＤ８からキャパシタ３２１への電荷のオーバーフローを制御する。オーバーフロー制御トランジスタＴＦ１は、各転送トランジスタＴＧ１からＴＧ４のドレインとキャパシタ３２１との間に接続される。オーバーフロー制御トランジスタＴＦ２は、各転送トランジスタＴＧ５からＴＧ８のドレインとキャパシタ３２１との間に接続される。オーバーフロー制御トランジスタＴＦ１、ＴＦ２はＭＯＳトランジスタでもよい。各オーバーフロー制御トランジスタＴＦ１、ＴＦ２のゲートには、オーバーフロー制御電圧ＯＦＧ１、ＯＦＧ２が印加される。オーバーフロー制御電圧ＯＦＧ１、ＯＦＧ２は、固定電位でもよい。オーバーフロー制御トランジスタＴＦ１、ＴＦ２を設けることにより、フローティングディフュージョンＦＤ１、ＦＤ２を介することなく、フォトダイオードＰＤ１からＰＤ８からキャパシタ３２１へ電荷をオーバーフローさせることができる。
　なお、セル５２０の読出し動作はセル４２０の読出し動作と同様に実施することができる。このとき、セル５２０は、図２３のタイミングに従って読出し動作を実施することができる。
　図２９は、第５の実施の形態に係る画素の第１のレイアウト例を示す平面図、図３０は、第５の実施の形態に係る画素の第１の構成例を示す断面図である。また、図３１は、第５の実施の形態に係る画素の第２のレイアウト例を示す平面図、図３２は第５の実施の形態に係る画素の第２の構成例を示す断面図である。図２９と図３１の違いはアシスト電極５２５にくり抜きを設けている点が差分点になる。図３１ではアシスト電極５２５にくり抜きを設けることでＦＤ１の寄生容量を低減し、変換効率を高めることができる。なお、図３０および図３２では、図２９および図３１のＣ１－Ｃ２線にそれぞれ沿って切断した構成例を示した。
　図２９から図３２において、半導体基板ＳＵＢは、画素分離領域ＩＳＧ１にてセル５２０ごとに分離される。画素分離領域ＩＳＧ１は、セル５２０の境界に配置することができる。
　半導体基板ＳＵＢには、アクティブ領域ＡＫ５が設けられ、アクティブ領域ＡＫ５は素子分離領域ＩＳＡ５にて素子分離される。アクティブ領域ＡＫ５には、フォトダイオードＰＤ１からＰＤ８、チャンネル領域および不純物拡散層ＤＦ４１からＤＦ４４が形成される。
　アクティブ領域ＡＫ５上には、ゲート絶縁膜ＧＺをそれぞれ介してゲート電極Ｅ４１からＥ４８、Ｇ４１からＧ４５、Ｆ１、Ｆ２およびアシスト電極５２５が形成される。アシスト電極５２５は、フォトダイオードＰＤ１からＰＤ８で囲まれる位置に配置される。第２の例では、図３１および図３２に示すように、アシスト電極５２５には、開口部Ｋ５が形成される。開口部Ｋ５は、アシスト電極５２５の中央に配置することができる。開口部Ｋ５には、フローティングディフュージョンＦＤ１を配置することができる。
　ゲート電極Ｆ１は、フォトダイオードＰＤ２、ＰＤ３間に配置することができる。このとき、コンタクトＣＮ４１は、ゲート電極Ｆ１とアシスト電極５２５との間に配置することができる。ゲート電極Ｆ２は、フォトダイオードＰＤ６、ＰＤ７間に配置することができる。このとき、コンタクトＣＮ４４は、ゲート電極Ｆ２、Ｇ４５間に配置することができる。
　なお、上述の第５の実施の形態では、ＲＤＴＩに基づいて画素分離領域ＩＳＧ１を形成した例を示したが、ＦＦＴＩに基づいて画素分離領域ＩＳＧ２を形成してもよい。
　このように、上述の第５の実施の形態では、上述の第５の実施の形態にオーバーフロー制御トランジスタＴＦ１、ＴＦ２を追加する。これにより、フォトダイオードＰＤ１からＰＤ８からキャパシタ３２１へのオーバーフローを制御可能としつつ、位相差情報の取得時にフローティングディフュージョンＦＤ１の電荷を空にすることができる。このため、セルサイズの増大を抑制しつつ、位相差情報を取得することが可能となるとともに、ＤＣＧ－ＨＤＲを実現することができる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、アシスト電極１２５を介してフローティングディフュージョンＦＤ２のポテンシャルを制御し、低変換効率での位相差情報の取得を可能とした。この第６の実施の形態では、画素がマトリックス状に配列された画素アレイ部が設けられた半導体チップを積層化する。
　図３３は、第６の実施の形態に係る画素アレイ部の積層例を示す斜視図である。
　同図において、固体撮像装置は、半導体チップ９２１、９２２を備える。半導体チップ９２２は、半導体チップ９２１上に積層される。
　半導体チップ９２２には、画素アレイ部９２３が形成される。画素アレイ部９２３には、画素９３１がロウ方向およびカラム方向にマトリックス状に配置される。画素９３１は、図３のセル１２０を設けてもよいし、図１０の画素２２０を設けてもよいし、図１６のセル３２０を設けてもよいし、図２２のセル４２０を設けてもよいし、図２８のセル５２０を設けてもよい。画素アレイ部９２３の周辺には、パッド電極９３２およびビア電極９３３が形成される。ビア電極９３３は、半導体チップ９２２を貫通し、半導体チップ９２１、９２２同士を電気的に接続することができる。
　半導体チップ９２１には、周辺回路９２４が形成される。周辺回路９２４には、カラム読出し回路９２５、カラムＡＤＣ９２６、通信インタフェース９２７および発振回路９２８が形成される。カラム読出し回路９２５およびカラムＡＤＣ９２６は、画素アレイ部９２３のカラム方向の両側の位置に対応するように形成してもよい。カラムＡＤＣ９２６には、上述の第１から第１１の実施の形態のいずれかのＡＤ変換部を設けることができる。
　半導体チップ９２１、９２２は、直接接合してもよい。半導体チップ９２１、９２２の直接接合では、ハイブリッドボンディングを用いることができる。このとき、半導体チップ９２１、９２２は、Ｃｕ－Ｃｕ接続に基づいて電気的に接続してもよい。半導体チップ９２１、９２２に用いられる半導体基板の材料は、Ｓｉでもよいし、ＩｎＧａＡｓでもよいし、ＩｎＰでもよい。
　このように、上述の第６の実施の形態では、画素アレイ部９２３が形成される半導体チップ９２２を、周辺回路９２４が形成される半導体チップ９２１上に積層する。これにより、固体撮像装置が形成された半導体チップの実装面積の増大を抑制しつつ、固体撮像装置の感度を増大させることが可能となる。
　＜７．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３５は、撮像部１２０３１の設置位置の例を示す図である。
　図３５では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、上述の第１から第１０の実施の形態の撮像装置は、撮像部１２０３１に適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、ダイナミックレンジを拡大したり、オートフォーカスの信頼性を向上させたり、フリカを抑制したりすることができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）光電変換部から電荷が転送される第１フローティングディフュージョンと、
　前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョンと、
　前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストするアシスト電極と
を備える撮像装置。
（２）前記アシスト電極は、前記第１フローティングディフュージョン上に配置される
前記（１）に記載の撮像装置。
（３）前記アシスト電極は、前記第２フローティングディフュージョン上に配置される
前記（１）または（２）に記載の撮像装置。
（４）前記第１フローティングディフュージョンを共有する複数の画素と、
　前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンをリセットするリセットトランジスタと、
　前記第１フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、
　前記増幅トランジスタの出力を選択する選択トランジスタと
をさらに備える前記（１）から（３）のいずれか請求項１に記載の撮像装置
。
（５）前記増幅トランジスタにおける変換効率を切り替える切替トランジスタ
をさらに備える前記（４）に記載の撮像装置。
（６）位相差情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、輝度情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧するアシスト制御部
をさらに備える前記（５）に記載の撮像装置。
（７）前記画素で光電変換された電荷を蓄積するキャパシタ
をさらに備える前記（５）に記載の撮像装置。
（８）フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送するアシスト制御部
をさらに備える前記（７）に記載の撮像装置。
（９）前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンにオーバーフローした電荷を前記キャパシタに転送するアシスト制御部
をさらに備える前記（７）に記載の撮像装置。
（１０）前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送するアシスト制御部
をさらに備える前記（７）に記載の撮像装置。
（１１）前記アシスト制御部は、輝度信号の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送する
前記（１０）に記載の撮像装置。
（１２）前記画素はクワッドベイヤ配列である
前記（１１）に記載の撮像装置。
（１３）前記画素から前記キャパシタへのオーバーフローを制御するオーバーフロー制御トランジスタ
をさらに備える前記（１１）または（１２）に記載の撮像装置。
（１４）光電変換部から電荷が転送される第１フローティングディフュージョン上または前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョン上に設けられたアシスト電極を介して前記第１フローティングディフュージョンまたは前記第２フローティングディフュージョンの電位を制御し、前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストする撮像方法。
（１５）前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、
　電荷を電圧に変換する変換効率の低下時に位相差情報に用いられる画素信号を前記画素から読出し、
　前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧して前記第２フローティングディフュージョンから前記第１フローティングディフュージョンに電荷を転送し、
　前記変換効率の上昇時に輝度情報に用いられる画素信号を前記第１フローティングディフュージョンから読出す
前記（１４）に記載の撮像方法。
（１６）フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送し、
　前記キャパシタに転送された電荷を前記フレームごとに読出す
前記（１４）に記載の撮像方法。
（１７）前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、
　位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、
　前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送する
前記（１４）に記載の撮像方法。
　１００　撮像装置
　１０１　光学系
　１０２　固体撮像装置
　１０３　撮像制御部
　１０４　画像処理部
　１０５　記憶部
　１０６　表示部
　１０７　操作部
　１０８　バス
　１１１　画素アレイ部
　１１２　垂直走査回路
　１１２Ａ　アシスト制御部
　１１３　カラム読出し回路
　１１４　カラム信号処理部
　１１５　水平走査回路
　１１６　制御回路
　１２０　セル
　ＰＤ１、ＰＤ２　フォトダイオード
　ＦＤ１、ＦＤ２　フローティングディフュージョン
　ＴＧ１、ＴＧ２　転送トランジスタ
　１２１　リセットトランジスタ
　１２２　増幅トランジスタ
　１２３　選択トランジスタ
　１２４　切替トランジスタ
　１２５　アシスト電極
　１３１　水平駆動線
　１３２　垂直信号線

Claims (17)

  1. 　光電変換部から電荷が転送される第１フローティングディフュージョンと、
    　前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョンと、
    　前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストするアシスト電極と
    を備える撮像装置。
  2. 　前記アシスト電極は、前記第１フローティングディフュージョン上に配置される
    請求項１に記載の撮像装置。
  3. 　前記アシスト電極は、前記第２フローティングディフュージョン上に配置される
    請求項１に記載の撮像装置。
  4. 　前記第１フローティングディフュージョンを共有する複数の画素と、
    　前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンをリセットするリセットトランジスタと、
    　前記第１フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、
    　前記増幅トランジスタの出力を選択する選択トランジスタと
    をさらに備える請求項１に記載の撮像装置。
  5. 　前記増幅トランジスタにおける変換効率を切り替える切替トランジスタ
    をさらに備える請求項４に記載の撮像装置。
  6. 　位相差情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、輝度情報の取得時に前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧するアシスト制御部
    をさらに備える請求項５に記載の撮像装置。
  7. 　前記画素で光電変換された電荷を蓄積するキャパシタ
    をさらに備える請求項５に記載の撮像装置。
  8. 　フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送するアシスト制御部
    をさらに備える請求項７に記載の撮像装置。
  9. 　前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンにオーバーフローした電荷を前記キャパシタに転送するアシスト制御部
    をさらに備える請求項７に記載の撮像装置。
  10. 　前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送するアシスト制御部
    をさらに備える請求項７に記載の撮像装置。
  11. 　前記アシスト制御部は、輝度信号の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷を前記キャパシタに転送する
    請求項１０に記載の撮像装置。
  12. 　前記画素はクワッドベイヤ配列である
    請求項１１に記載の撮像装置。
  13. 　前記画素から前記キャパシタへのオーバーフローを制御するオーバーフロー制御トランジスタ
    をさらに備える請求項１１に記載の撮像装置。
  14. 　光電変換部から電荷が転送される第１フローティングディフュージョン上または前記第１フローティングディフュージョンに接続可能な第２フローティングディフュージョン上に設けられたアシスト電極を介して前記第１フローティングディフュージョンまたは前記第２フローティングディフュージョンの電位を制御し、前記第１フローティングディフュージョンと前記第２フローティングディフュージョンとの間の電荷の転送をアシストする撮像方法。
  15. 　前記アシスト電極を介して前記第２フローティングディフュージョンの電位を昇圧し、
    　電荷を電圧に変換する変換効率の低下時に位相差情報に用いられる画素信号を前記画素から読出し、
    　前記アシスト電極を介して前記第２フローティングディフュージョンの電位を降圧して前記第２フローティングディフュージョンから前記第１フローティングディフュージョンに電荷を転送し、
    　前記変換効率の上昇時に輝度情報に用いられる画素信号を前記第１フローティングディフュージョンから読出す
    請求項１４に記載の撮像方法。
  16. 　フレームを分割したサブフレームごとに前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、前記第１フローティングディフュージョンに蓄積された電荷をキャパシタに転送し、
    　前記キャパシタに転送された電荷を前記フレームごとに読出す
    請求項１４に記載の撮像方法。
  17. 　前記光電変換部の電荷の蓄積時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を昇圧し、
    　位相差情報の取得時に前記アシスト電極を介して前記第１フローティングディフュージョンの電位を降圧し、
    　前記第１フローティングディフュージョンに蓄積された電荷を前記第２フローティングディフュージョンに転送する
    請求項１４に記載の撮像方法。
PCT/JP2025/001023 2024-03-11 2025-01-15 撮像装置および撮像方法 Pending WO2025192016A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024036620 2024-03-11
JP2024-036620 2024-03-11

Publications (1)

Publication Number Publication Date
WO2025192016A1 true WO2025192016A1 (ja) 2025-09-18

Family

ID=97063127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/001023 Pending WO2025192016A1 (ja) 2024-03-11 2025-01-15 撮像装置および撮像方法

Country Status (1)

Country Link
WO (1) WO2025192016A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119349A (ja) * 2010-11-29 2012-06-21 Sony Corp 固体撮像装置とその駆動方法、及び電子機器
WO2018155297A1 (ja) * 2017-02-27 2018-08-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2020047734A (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2023002643A1 (ja) * 2021-07-19 2023-01-26 テックポイント インク 撮像素子及び撮像装置
JP2023114999A (ja) * 2022-02-07 2023-08-18 三星電子株式会社 イメージセンサー及びその駆動方法
JP2023162762A (ja) * 2022-04-27 2023-11-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置および増幅回路
WO2023234069A1 (ja) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2024029309A (ja) * 2022-08-22 2024-03-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119349A (ja) * 2010-11-29 2012-06-21 Sony Corp 固体撮像装置とその駆動方法、及び電子機器
WO2018155297A1 (ja) * 2017-02-27 2018-08-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2020047734A (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2023002643A1 (ja) * 2021-07-19 2023-01-26 テックポイント インク 撮像素子及び撮像装置
JP2023114999A (ja) * 2022-02-07 2023-08-18 三星電子株式会社 イメージセンサー及びその駆動方法
JP2023162762A (ja) * 2022-04-27 2023-11-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置および増幅回路
WO2023234069A1 (ja) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2024029309A (ja) * 2022-08-22 2024-03-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器

Similar Documents

Publication Publication Date Title
US11438533B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JPWO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
US20250060489A1 (en) Solid-state imaging device and electronic apparatus
US11997400B2 (en) Imaging element and electronic apparatus
US12041368B2 (en) Imaging device
US11438534B2 (en) Solid-state imaging device and electronic apparatus
KR20240163666A (ko) 고체 촬상 장치 및 전자 기기
CN114008783B (zh) 摄像装置
US20250267962A1 (en) Imaging element and electronic device
WO2025192016A1 (ja) 撮像装置および撮像方法
US12003878B2 (en) Imaging device
WO2025158777A1 (ja) 撮像装置
WO2025253778A1 (ja) 撮像装置
US20250194280A1 (en) Photodetection device and electronic apparatus
WO2025028425A1 (en) Imaging element and electronic apparatus
WO2026078992A1 (ja) 撮像装置
WO2024252696A1 (ja) 撮像装置
WO2025182307A1 (ja) 固体撮像装置
WO2026094419A1 (ja) 撮像装置
WO2026048282A1 (ja) 駆動回路および撮像装置
WO2025126754A1 (ja) 光検出装置および電子機器
WO2023100547A1 (ja) 撮像装置および電子機器
WO2025197256A1 (ja) 撮像装置
WO2025154549A1 (ja) 光検出装置及び電子機器
WO2026018563A1 (ja) コンパレータ、ａｄ変換器および撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25771599

Country of ref document: EP

Kind code of ref document: A1