WO2025041267A1

WO2025041267A1 - 電源装置及び電子機器

Info

Publication number: WO2025041267A1
Application number: PCT/JP2023/030164
Authority: WO
Inventors: 弘樹奥田
Original assignee: Nisshinbo Micro Devices Inc
Current assignee: Nisshinbo Micro Devices Inc
Priority date: 2023-08-22
Filing date: 2023-08-22
Publication date: 2025-02-27
Anticipated expiration: 2026-02-22

Abstract

無負荷時等に出力電圧が上昇することを防止可能な電源装置を提供する。電源装置は、互いに並列に接続された電圧制御部と電流制御部とを備える。電圧制御部は、入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、電圧制御部の出力電圧が実質的に基準電圧に対応する電圧になるように電圧制御部の出力電流を制御することで、入力電圧に基づいて電圧制御部の出力電圧を発生して出力する電圧制御回路とを備える。電流制御部は、電流制御部の出力電流を検出して当該出力電流に対応する値を示す電流検出信号を発生して出力する電流検出回路と、電流検出信号が実質的に、電圧制御部の出力電流値に対応する値になるように電流制御部の出力電流を制御する電流制御回路と、電圧制御部の出力電流が所定のしきい値以上となったときに電流制御回路を起動して電流制御部の出力電流を流すように制御する起動制御回路とを備える。

Description

電源装置及び電子機器

　本発明は、例えば、基準電圧発生回路を用いたリニアレギュレータである電圧制御部と、少なくとも１個の電流制御部とを備える電源装置と、前記電源装置を備える電子機器とに関する。

　従来技術に係る電源装置において、例えばリニアレギュレータを使用した場合に、入力電圧と出力電圧の差と、出力電流に応じて発熱する。その発熱は基板及びモールドによって許容量が決定される。すなわち、リニアレギュレータの出力電流に制限があり、要求する負荷電流値を満たさない場合がある。

　その対応策として、複数個のリニアレギュレータを並列に接続し、各リニアレギュレータの出力端子を負荷に共通接続しようと考えると、製造プロセスのバラつきなどの影響により、各々異なった出力設定電圧を持つ複数のリニアレギュレータが存在することになる。そのため、出力設定電圧が一番高いリニアレギュレータから出力電流が供給される一方、出力設定電圧が低いリニアレギュレータでは、自身の出力設定電圧よりも高く出力電圧が固定されるため、内部回路が出力電流を止めるよう働きかける。

　負荷電流が増大すると出力電圧が低下し始めるため、ある一定以上の負荷電流のもとでは、出力設定電圧が低いリニアレギュレータの出力設定電圧を下回ると、こちらのレギュレータから出力電流の供給が開始される。しかし、出力電流の供給バランスは不均一であり、出力設定電圧が低いリニアレギュレータが他方のリニアレギュレータの出力電流と同等に出力電流を供給できないため、要求する負荷電流値を満たせなくなる可能性がある。また、信頼性の面において、出力電流に不均衡が生じると発熱にも不均衡が生じるため、出力電流が一番多いリニアレギュレータの寿命を加速させ、破壊につながる恐れがある。

　上記の電源回路において、２つのリニアレギュレータの入力端子と出力端子を共通にして並列接続すると、出力電流の供給が不均一になってしまう。ここで、各々のリニアレギュレータが自身の出力電流を検知し、それをアナログ電圧信号に変換して各々のバス端子を介して、一方のリニアレギュレータから電圧信号情報を出力し、他方のリニアレギュレータへ電圧信号情報を入力して各々の電圧信号を比較することで、２つのリニアレギュレータの出力電流を均等に保つ技術が既に知られている。

特許第７１７０９３５号公報

　上記のような従来の電流を均等に保つ方式では、製造プロセスのバラつきなどの影響により、電流情報を入力されるスレーブ側が電流情報を出力するマスター側に比べて多く電流を流すようにオフセットが発生してしまうと、無負荷時にマスター側が電流を停止するように制御しようとするにも関わらず、スレーブ側が電流を流してしまい、出力電圧が入力電圧まで上昇してしまうという問題点があった。

　本発明の目的は、上記問題点を解消し、無負荷時又は軽負荷時において、出力電圧が上昇することを防ぐことができる電源装置、及び前記電源装置を備える電子機器を提供することにある。

　本開示の一態様に係る電源装置は、
　電圧制御部と電流制御部とを備え、前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
　前記電圧制御部は、
　入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
　前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路とを備え、
　前記電流制御部は、
　前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路と、
　前記第１の電流検出信号が実質的に、前記電圧制御部の出力電流に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路と、
　前記電圧制御部の出力電流が所定の第１のしきい値以上となったとき、前記電流制御回路を起動して前記電流制御部の出力電流を流すように制御する起動制御回路とを備える。

　従って、本開示の一態様に係る電源装置によれば、無負荷時又は軽負荷時において、出力電圧が入力電圧まで上昇することを防ぐことができ、出力電圧が上昇することを防ぐことができる。

実施形態１に係る電源装置の構成例を示す回路図である。実施形態１の変形例に係る電源装置の詳細構成例を示す回路図である。図２の電源装置の動作を示す各電流及び電圧のタイミングチャートである。実施形態２に係る電源装置の構成例を示す回路図である。実施形態３に係る電源装置の構成例を示す回路図である。実施形態４に係る電源装置の構成例を示す回路図である。実施形態５に係る電源装置の構成例を示す回路図である。実施形態６に係る電源装置の構成例を示す回路図である。図８の電源装置の動作を示す各電流及び電圧のタイミングチャートである。実施形態７に係る電源装置の構成例を示す回路図である。図１０の電源装置の動作を示す各電流及び電圧のタイミングチャートである。実施形態８に係る電源装置の構成例を示す回路図である。図１２の電源装置において出力電流Ｉｏｔに対する、各電圧とオフセット電圧Ｖｏｆｆｓｅｔとの関係を示すグラフである。図１２の電源装置において出力電流Ｉｏｔに対する、意図的に付与したオフセット電圧があるときの出力電流Ｉｏ１，Ｉｏ２を示すグラフである。図１２の電源装置において出力電流Ｉｏｔに対する、意図的に付与したオフセット電圧がないときの出力電流Ｉｏ１，Ｉｏ２を示すグラフである。実施形態９に係る電源装置の構成例を示す回路図である。図１４の電源装置において出力電流Ｉｏｔに対する、電流電圧変換回路に流れ込む電流の関係を示すグラフである。実施形態１０に係る電源装置の構成例を示す回路図である。図１６の電源装置に電流及び電圧を示すタイミングチャートである。比較例に係る電源装置の構成を示すブロック図である。

　以下、本発明に係る実施形態及び変形例について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。

（発明者の知見）
　図１８は特許文献１に開示された比較例に係る電源装置６１の構成を示すブロック図である。

　図１８において、電源装置６１は、電圧制御部１と、電流制御部２とを備えて構成される。ここで、電圧制御部１の入力端子Ｔ１１と、電流制御部２の入力端子Ｔ２１とは互いに接続されるとともに、入力電圧Ｖｉｎの電圧源に接続される。また、電圧制御部１の出力端子Ｔ１３と、電流制御部２の出力端子Ｔ２３とは互いに接続されるとともに、負荷３に接続される。これにより、電圧制御部１と電流制御部２とは互いに並列に接続される。さらに、電圧制御部１の電流検出信号出力端子Ｔ１２と、電流制御部２の電流検出信号入力端子Ｔ２２とは互いに接続され、電圧制御部１の接地端子Ｔ１４と、電流制御部２の接地端子Ｔ２４は互いに接続されて接地される。なお、図１８等において、ＩＮは入力電圧の入力端子を示し、ＯＵＴは出力端子を示し、ＢＳｏｕｔは電流検出信号ＢＳ１の出力端子を示し、ＢＳｉｎは電流検出信号ＢＳの入力端子を示し、ＧＮＤは接地端子を示す。

　以上のように構成された電源装置６１において、入力電圧Ｖｉｎは、電圧制御部１の入力端子Ｔ１１及び電流制御部２の入力端子Ｔ２１に入力される。電圧制御部１は、基準電圧発生回路を内蔵するリニアレギュレータであって、入力電圧Ｖｉｎを基準電圧になるように制御する。電圧制御部１からの出力電流Ｉｏｕｔ０と、電流制御部２からの出力電流Ｉｏｕｔ１を加算した合計電流Ｉｏｕｔｔｏｔａｌが負荷３に流れる。

　また、電圧制御部１は、出力電流Ｉｏｕｔ０に対して例えば比例するなど所定の相関を有して対応するアナログ電圧信号である電流検出信号ＢＳ１を発生して、電流検出信号出力端子Ｔ１２から、電流制御部２の電流検出信号入力端子Ｔ２２に出力する。これに応答して、電流制御部２は、出力電流Ｉｏｕｔ１に対して例えば比例するなど所定の相関を有して対応するアナログ電圧信号である電流検出信号を発生して、当該電流検出信号を入力される電流検出信号ＢＳ１と比較することにより、その差が実質的にゼロになるように制御し、すなわち、出力電流Ｉｏｕｔ０と出力電流Ｉｏｕｔ１が互いに、例えば等しくなるように、電流制御部２の出力電流Ｉｏｕｔ１を制御する出力トランジスタ（例えば図１のＭＯＳトランジスタＱ１１に対応する）のインピーダンスが制御される。

　負荷３は、電圧制御部１及び電流制御部２から電源電圧及び電源電流の供給を受ける、所定の機能を有する例えば電子機器であり、具体的には、電源供給を受ける自動車用の電子機器、もしくは、電源供給を受けるコピー機又はプリンタといった画像形成装置、パーソナルコンピュータ、タブレット、スマートホン、携帯電話機等である。

　以上のように構成された電源装置６１によれば、電圧制御部１における電圧制御系と、電流制御部２における電流制御系とは分離されているので、互いに影響を及ぼすことがない。従って、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置６１を実現できる。

　しかしながら、上記のような比較例に係る電流を均等に保つ方式の電源装置６１では、製造プロセスのバラつきなどの影響により、電流情報を入力されるスレーブ側の電流制御部２が電流情報を出力するマスター側の電圧制御部１に比べて、多く電流を流すようにオフセットが発生してしまうと、無負荷時にマスター側の電圧制御部１が電流を停止するように制御しようとするにも関わらず、スレーブ側の電流制御部２が電流を流してしまい、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎまで上昇してしまうという問題点があった。

　本発明に係る実施形態の目的は、上記問題点を解消し、無負荷時又は軽負荷時において、出力電圧が上昇することを防ぐことができる電源装置、及び前記電源装置を備える電子機器を提供することにあり、各実施形態について以下に説明する。

（実施形態１）
　図１は実施形態１に係る電源装置５１の構成例を示す回路図である。

　図１において、電源装置５１は、電圧制御部１０１と、電流制御部２０１とを備えて構成される。ここで、電圧制御部１０１の入力端子Ｐ１（ＩＮ）と、電流制御部２０１の入力端子Ｐ２と（ＩＮ）は互いに接続されるとともに、入力電圧Ｖｉｎの電圧源に接続される。また、電圧制御部１０１の出力端子Ｐ２（ＯＵＴ）と、電流制御部２０１の出力端子Ｐ１２（ＯＵＴ）とは互いに接続されるとともに、負荷３０１に接続される。これにより、電圧制御部１０１と電流制御部２０１とは互いに並列に接続される。さらに、電圧制御部１０１の電流検出信号（電流Ｉ３）を出力する出力端子Ｐ４（ＢＳｍｏｕｔ）と、電流制御部１０２の電流検出信号（電流Ｉ３）を入力する入力端子Ｐ１４（ＢＳｍｉｎ）とは互いに接続される。また、電圧制御部１０１の電流電圧変換信号（変換電圧Ｖ１３）を出力する出力端子Ｐ５（ＢＳｏｕｔ）と、電流制御部１０２の電流電圧変換信号（変換電圧Ｖ１３）を入力する入力端子Ｐ１５（ＢＳｉｎ）とは互いに接続される。電圧制御部１０１の接地端子Ｐ３と、電流制御部２０１の接地端子Ｐ１３は互いに接続されて接地される。

　以上のように構成された電源装置５１において、入力電圧Ｖｉｎは、出力電圧Ｖｏｕｔを決定する基準電圧リニアレギュレータを構成する電圧制御部１０１の入力端子Ｐ１に入力されるとともに、電流制御部２０１の入力端子Ｐ１１に入力される。電圧制御部１０１の出力端子Ｐ２からの出力電流Ｉｏ１と、電流制御部２０１の出力端子Ｐ１２からの出力電流Ｉｏ２とは加算された後、加算電流Ｉｏｔが負荷３０１に流れる。電圧制御部１０１において検出されるアナログ電流検出信号であって、出力電流Ｉｏ１と相関を有し、例えば比例関係で対応するアナログ電流検出信号（電流Ｉ３）は、出力端子Ｐ４及び電流制御部２０１の入力端子Ｐ１４を介して電流制御部２０１に入力される。電流制御部２０１は、電流制御部２０１の出力電流Ｉｏ２と相関を有し、例えば比例関係で対応する電流電圧変換信号（変換電圧Ｖ２３）を発生し、電圧制御部１０１の電流電圧変換信号（変換電圧Ｖ１３）を電流制御部２０１の電流電圧変換信号（変換電圧Ｖ２３）と比較することで、出力電流Ｉｏ１と出力電流Ｉｏ２とが互いに等しくなるように電流制御部２０１の出力トランジスタＱ１１のインピーダンスが制御される。なお、電流電圧変換信号は電流検出信号の一例であり、以下の明細書において同様である。

　電圧制御部１０１は基準電圧リニアレギュレータであって、基準電圧発生回路１１と、演算増幅回路１２と、電流電圧変換回路１３と、ＰＭＯＳトランジスタＱ１～Ｑ３と、分圧抵抗Ｒ１，Ｒ２とを備えて構成される。基準電圧発生回路１１は入力電圧Ｖｉｎに基づいて所定の基準電圧Ｖｒｅｆを発生して演算増幅回路１２の反転入力端子に出力する。演算増幅回路１２は、分圧抵抗Ｒ１，Ｒ２により分圧された帰還電圧Ｖｆｂから基準電圧Ｖｒｅｆを減算して増幅した誤差電圧Ｖ１２をＰＭＯＳトランジスタＱ１～Ｑ３の各ゲートに出力する。

　ＰＭＯＳトランジスタＱ１は、誤差電圧Ｖ１２に基づいて、入力電圧Ｖｉｎから発生した出力電流Ｉ１を制御して、出力電流Ｉｏ１を発生して出力端子Ｐ２から負荷３０１に出力する。ＰＭＯＳトランジスタＱ２は、入力電圧Ｖｉｎから、出力電流Ｉｏ１と相関を有し例えば比例関係で対応する検出電流Ｉ２（＝ａ・Ｉ１（ａ＞０））を発生して電流電圧変換回路１３に出力する。電流電圧変換回路１３は、検出電流Ｉ２をそれに対応し、例えば比例する検出電圧に変換して電流電圧変換信号（変換電圧Ｖ１３）として出力端子Ｐ５を介して電流制御部２０１の入力端子Ｐ１５に出力する。ＰＭＯＳトランジスタＱ３は、入力電圧Ｖｉｎから、出力電流Ｉｏ１と相関を有し例えば比例関係で対応する検出電流Ｉ３（＝ｂ・Ｉ１（ｂ＞０））を発生して出力端子Ｐ４を介して電流制御部２０１の入力端子Ｐ１４に出力する。分圧抵抗Ｒ１，Ｒ２は、出力電流Ｉｏ１で発生される出力電圧Ｖｏｕｔを帰還電圧Ｖｆｂに分圧して演算増幅回路１２の非反転入力端子に出力する。

　以上のように構成された電圧制御部１０１では、演算増幅回路１２と、ＰＭＯＳトランジスタＱ１と、分圧抵抗Ｒ１，Ｒ２とにより構成される帰還制御回路（電圧制御回路）が、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタであるＰＭＯＳトランジスタＱ１の出力電流Ｉ１を制御する。

　電流制御部２０１は、演算増幅回路２１と、電流検出回路２２と、電流電圧変換回路２３と、ＰＭＯＳトランジスタＱ１１，Ｑ１２とを備えて構成される。演算増幅回路２１は、電流電圧変換回路２３からの電流電圧変換信号（変換電圧Ｖ２３）から電流電圧変換信号（変換電圧Ｖ１３）を減算して増幅した誤差電圧Ｖ２１を、ＰＭＯＳトランジスタＱ１１，Ｑ１２の各ゲートに出力する。ＰＭＯＳトランジスタＱ１１は、誤差電圧Ｖ２１に基づいて、入力電圧Ｖｉｎから発生した出力電流Ｉ１１を制御して、出力電流Ｉｏ２を発生して出力端子Ｐ１２から負荷３０１に出力する。ＰＭＯＳトランジスタＱ１２は、入力電圧Ｖｉｎから、出力電流Ｉｏ２と相関を有し例えば比例関係で対応する検出電流Ｉ１２（＝ｃ・Ｉ１１（ｃ＞０））を発生して電流電圧変換回路２３に出力する。

　電流電圧変換回路２３は、検出電流Ｉ１２を、それに対応し例えば比例する検出電圧に変換して電流電圧変換信号（変換電圧Ｖ２３）として演算増幅回路２１の非反転入力端子に出力する。電流検出回路２２は入力端子Ｐ１４に入力される電流Ｉ３に基づいて、電流Ｉ３が所定の第３のしきい値電流未満のとき、Ｌレベルの電流検出信号Ｓ２２を発生して演算増幅回路２１の起動制御端子に非起動信号として出力する一方、電流Ｉ３が第３のしきい値電流以上のとき（すなわち、出力電流Ｉ１が所定の第１のしきい値電流以上のとき）、Ｈレベルの電流検出信号Ｓ２２を発生して演算増幅回路２１の起動制御端子に起動信号として出力することで、演算増幅回路２１を含む電流制御回路を起動して電流制御部の出力電流を流すように制御する。ここで、演算増幅回路２１はＨレベルの電圧検出信号に応答して起動して演算増幅処理を実行するが、Ｌレベルの電圧検出信号に応答して起動しない。

　ここで、電流検出回路２２は起動制御回路の一例である。なお、起動信号と非起動信号とを総称して、起動制御信号という。当該起動制御信号は、起動制御回路が発生する信号である。

　以上のように構成された電流制御部２０１では、電流Ｉ３に対応する出力電流Ｉ１が所定の第１のしきい値電流以上のとき、電流検出回路２２と、ＰＭＯＳトランジスタＱ１２と、電流電圧変換回路２３とにより構成される帰還制御回路（電流制御回路）が、出力電流Ｉｏ１と出力電流Ｉｏ２とが互いに等しくなるように出力トランジスタであるＰＭＯＳトランジスタＱ１１の出力電流Ｉ１１を制御する。一方、電流検出回路２２に所定の第３のしきい値電流以上の電流が流入していないときは、演算増幅回路２１の動作を停止し、演算増幅回路２１の出力端子に接続される出力トランジスタであるＰＭＯＳトランジスタＱ１１の動作を停止するように制御することで、電流制御部２０１の出力電流Ｉｏ２が発生しない。

　以上のように構成された電源装置５１において、一般的には、電圧制御部１０１からの出力電流Ｉｏ１と、電流制御部２０１からの出力電流Ｉｏ２とが互いに実質的に同じになるように設定される。しかし、例えば、製造バラつきによって、演算増幅回路２１にオフセット電圧Ｖｏｆｆが付加された場合（以下、第１のケースという。）、もしくは、電流制御部２０１内の帰還制御回路の所定の利得によるシステマティックオフセット電圧が発生した場合（以下、第２のケースという。）、出力電流Ｉｏ１，Ｉｏ２が互いに実質的に同一でなくなる。

　前者の第１のケースの例では、電流電圧変換回路１３，２３の入力抵抗をＲｉｎ［Ω］とすることを想定し、電流Ｉ１と電流Ｉ２のカレントミラー比をＡ１：Ａ２（Ａ２／Ａ１＝ａ）と仮定すると、演算増幅回路２１で発生したオフセット電圧Ｖｏｆｆに対し、出力トランジスタＱ１，Ｑ１１の出力電流差ΔＩは次式で表される。

ΔＩ＝Ｖｏｆｆ×Ａ１／（Ａ２×Ｒｉｎ）　　　（１）

　このとき、出力トランジスタＱ１の出力電流Ｉ１に比べて出力トランジスタＱ１１の出力電流Ｉ１１が多くなるようにオフセット電圧Ｖｏｆｆが発生していた場合に、出力端子Ｐ２，Ｐ１２に負荷３が接続されていない無負荷状態であるときを考える。このとき、電圧制御部１０１が出力電流Ｉｏ１の出力を停止して出力電圧Ｖｏｕｔを所定値に保持しようとするにも関わらず、電流制御部２０１が所定の出力電流Ｉｏ２を流してしまい、出力端子Ｐ２，Ｐ１２の出力電圧Ｖｏｕｔが入力端子Ｐ１，Ｐ１１の入力電圧Ｖｉｎまで上昇してしまう。後者の第２のケースの例においても、システマティックオフセット電圧により電流制御部２０１が所定の出力電流Ｉｏ２を流してしまう場合には、出力端子Ｐ２，Ｐ１２の出力電圧Ｖｏｕｔが入力端子Ｐ１，Ｐ１１の入力電圧Ｖｉｎまで上昇してしまう。そのため、上記の電流差程度もしくは前記第１のしきい値電流以上の出力電流Ｉｏ１が流れ始めるまで、電流制御部２０１が電流を流さないように制御することで、上記課題を解決する。

　以上説明したように、実施形態１によれば、電流制御部２０１において、電流検出回路２２を設け、電流検出回路２２が電流Ｉ１に対応する出力電流Ｉ３が第３のしきい値電流未満のときに演算増幅回路２１を起動しないように制御するので、演算増幅回路２１にオフセット電圧Ｖｏｆｆが付加された場合であっても、出力電圧Ｖｏｕｔが上昇することを防ぐことができる。

　従って、実施形態１に係る電源装置５１によれば、マスター側の電圧制御部１０１の駆動状態を監視し、必要に応じてスレーブ側の電流制御部２０１の電流出力を抑制するように制御できることから、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎまで上昇することを防ぐことができる。すなわち、無負荷時又は軽負荷時にはスレーブ側の電流制御部２０１の出力電流Ｉｏ２の出力を停止することで出力電圧Ｖｏｕｔが上昇することを防ぐことができる。

　なお、実施形態１では、電圧制御部１の出力電流Ｉｏ１と、電流制御部２の出力電流Ｉｏ２が互いに実質的に等しくなるように、電流制御部２の出力電流Ｉｏ２を制御している。しかし、電圧制御部１の出力電流Ｉｏ１と、電流制御部２の出力電流Ｉｏ２との比の値が所定値になるように、電流制御部２の出力電流Ｉｏ２を電流分散して制御してもよい。

（実施形態１の変形例）
　図２は実施形態１の変形例に係る電源装置５１Ａの詳細構成例を示す回路図であり、図２において、電流検出回路２２の詳細構成例を示す。なお、以下では、図１との相違点について説明する。

　図２において、電流検出回路２２は、ダイオード接続のＮＭＯＳトランジスタＱ１３と、コンパレータ２２１と、基準電圧発生回路２２２とを備えて構成される。ここで、基準電圧発生回路２２２は、２個のスイッチＳＷ１，ＳＷ２と、それぞれ電圧Ｖ２２３＝Ａ３×Ｉｄｅｔ，Ｖ２２４＝Ａ３×Ｉｄｅｔ／２を有する２個の電圧源２２３，２２４と、インバータＩＮＶ１とを備えて構成される。ここで、Ａ３は電流電圧変換係数である。

　入力端子Ｐ１４に入力される電流Ｉ３は、ＮＭＯＳトランジスタＱ１３のドレイン及びソースを介して接地されて対応する電圧Ｖ３に変換された後、変換された電圧Ｖ３がコンパレータ２２１の非反転入力端子に印加される。コンパレータ２２１は、変換された電圧Ｖ３を、基準電圧発生回路２２２からの基準電圧Ｖｒｅｆ２と比較して、Ｖ３＜Ｖｒｅｆ２のとき、Ｌレベルの電流検出信号Ｓ２２を発生して演算増幅回路２１の起動制御端子に非起動信号として出力する一方、Ｖ３≧Ｖｒｅｆ２のとき、Ｈレベルの電流検出信号Ｓ２２を発生して演算増幅回路２１の起動制御端子に起動信号として出力する。コンパレータ２２１からの電流検出信号Ｓ２２はスイッチＳＷ２の制御端子に入力されるとともに、インバータＩＮＶ１を介してスイッチＳＷ１の制御端子に入力される。スイッチＳＷ１，ＳＷ２はそれぞれ、制御端子にＨレベルの制御信号が入力されるときにオンされる一方、Ｌレベルの制御信号が入力されるときにオフされる。

　ここで、コンパレータ２２１と基準電圧発生回路２２２は切替制御回路の一例である。

　以上のように構成された電流制御部２０１において、モニタトランジスタであるＰＭＯＳトランジスタＱ３の電流Ｉ３が増大するにつれて、ダイオード接続されたＮＭＯＳトランジスタＱ１３のドレイン電圧Ｖ３が上昇するため、その電圧Ｖ３の上昇を検知するために、コンパレータ２２１は、当該電圧Ｖ３を、基準電圧発生回路２２２の基準電圧Ｖｒｅｆ２と比較することで電流検出信号Ｓ２２を発生する。

　以上の図２の電流制御部２０１の電流検出回路２２において、ＮＭＯＳトランジスタＱ１３に代えて、抵抗と、バイアス電流源の直列回路で構成してもよい。

　図３は図２の電源装置５１Ａの動作を示す各電流及び電圧のタイミングチャートである。図３を参照して、図２の電源装置５１Ａの動作について以下に説明する。

　図３の時刻ｔ１で、電流制御部２０１が起動すると、全体の出力電流Ｉｏｔの半分を電流制御部２０１が分担するため（図３（ａ）参照）、電流電圧変換回路１３からの変換電圧Ｖ１３が低下する。このとき、出力トランジスタＱ１，Ｑ１１の各電流Ｉｏ１，Ｉｏ２はおおよそ互いに同一で、全体の出力電流Ｉｏｔの半分程度に分流するため、モニタトランジスタＱ３の電流Ｉ３はその最大値のおよそ半分程度となる（図３（ｂ）参照）。このとき、電流制御部２０１をディスエーブルする、電流Ｉ３に対するしきい値電流をＩｒｅｌは、電流制御部２０１の起動検出用しきい値電流Ｉｄｅｔの半分以下ではないとき、電流制御部２０１は再度ディスエーブルしてしまう。そのため、チャタリングを防ぐために解除しきい値電流Ｉｒｅｌは前記起動検出用しきい値電流Ｉｄｅｔの半分以下になるように、ヒステリシス特性を設ける。また、このときに使用する電圧源２２３，２２４は、上記の条件に合うようにそれぞれ、例えば電圧Ｖ２２３＝Ａ３×Ｉｄｅｔ，Ｖ２２４＝Ａ３×Ｉｄｅｔ／２を有するように調整されることが好ましい。

　以上説明したように、実施形態１の変形例によれば、図３（ｃ）に示すように、コンパレータ２２１の電流検出信号Ｓ２２を用いて、電圧源２２３，２２４を選択的に切り替えすることで、所定のヒステリシス特性を有して電流制御部２０１の起動又は停止を選択的に切り替えることができる。これにより、電流制御部２０１が起動後、意図しない解除を防止することで、起動と停止を繰り返すことによるチャタリングなどの発振を防止することができる。

（実施形態２）
　図４は実施形態２に係る電源装置５２の構成例を示す回路図である。図４において、実施形態２に係る電源装置５２は、図１の電源装置５１に比較して以下の点が異なる。
（１）電流制御部２０１に代えて、電流制御部２０１Ａを備える。
（２）電流制御部２０１Ａにおいて、電流検出回路２２に代えて、電流検出回路２２Ａを備える。電流検出回路２２Ａは、モニタトランジスタであるダイオード接続のＮＭＯＳトランジスタＱ１４と、コンパレータ２２１と、基準電圧発生回路２２５とを備える。ここで、基準電圧発生回路２２５は所定の基準電圧Ｖｒｅｆ３を発生してコンパレータ２２１の反転入力端子に出力する。
（３）電流制御部２０１Ａにおいて、モニタトランジスタであるＰＭＯＳトランジスタＱ１３をさらに備える。ＰＭＯＳトランジスタＱ１３のソースは入力端子Ｐ１１に接続され、そのゲートは演算増幅回路２１の出力端子に接続される。ＰＭＯＳトランジスタＱ１３は、出力電流Ｉ１１と相関関係を有してそれに対応して例えば比例する電流Ｉ１３（＝ｄ・Ｉ１１（ｄ＞０））を発生してＮＭＯＳトランジスタＱ１４のドレイン及びゲートに流入させる。
　以下、相違点について説明する。

　図４の電流制御部２０１Ａは、電流検出回路２２Ａの検出対象を、電流Ｉ３に加えて、電流制御部２０１Ａの出力電流Ｉ１１に対応する電流Ｉ１３を加算した電流値とし、ＮＭＯＳトランジスタＱ１４は当該電流値を電圧に変換してコンパレータ２２１の非反転入力端子に印加する。

　ここで、電流検出回路２２Ａは起動制御回路の一例である。

　以上のように構成された電源装置５２において、電流制御部２０１Ａが起動されると、電圧制御部１０１の出力電流Ｉｏ１の半分について、電流制御部２０１がその発生を分担するために、図１のモニタトランジスタＱ３検出電流が減るが、電圧制御部１０１の出力電流Ｉｏ１と電流制御部２０１の出力電流Ｉｏ２の和は変わらないため、モニタトランジスタＱ１４の検出電流値は電流制御部２０１Ａが起動する前のモニタトランジスタＱ３の検出電流値と変わらない。従って、実施形態２に係る電源装置５２は電源装置５１と同様の作用効果を有し、電流制御部２０１Ａの起動に伴う検出情報の変動をトリガとした発振現象を抑制できる。

（実施形態３）
　図５は実施形態３に係る電源装置５３の構成例を示す回路図である。図５において、実施形態３に係る電源装置５３は、図２の電源装置５１Ａに比較して以下の点が異なる。
（１）電圧制御部１０１に代えて、ＰＭＯＳトランジスタＱ３及び出力端子Ｐ４を削除した電圧制御部１０１Ａを備える。
（２）電流制御部２０１に代えて、入力端子Ｐ１４を削除した電流制御部２０１Ｂを備える。電流制御部２０１Ｂはさらに、電流検出回路２２に代えて、基準電圧発生回路２２２及びコンパレータ２４を備える。
　以下、相違点について説明する。

　図５において、電流電圧変換回路１３から入力端子Ｐ１５に入力される変換電圧Ｖ１３は、演算増幅回路２１の反転入力端子及びコンパレータ２４の非反転入力端子に印加される。基準電圧発生回路２２２は、図２と同様に構成され、コンパレータ２４は電流検出信号Ｓ２４（コンパレータ２４は入力される２つの電圧を比較しているので、電圧検出信号であるが、元々は、電流制御部１０１Ａの出力電流に対応する電流検出信号なので、「電流検出信号」とし、以下同様である。）を演算増幅回路２１の起動制御端子に出力するとともに、基準電圧発生回路２２２内のスイッチＳＷ２の制御端子に入力され、また、インバータＩＮＶ１を介してスイッチＳＷ１の制御端子に入力される。なお、スイッチＳＷ１，ＳＷ２はそれぞれ、制御端子にＨレベルの制御信号が入力されるときにオンされる一方、Ｌレベルの制御信号が入力されるときにオフされる。

　ここで、コンパレータ２４は起動制御回路の一例であり、コンパレータ２４と基準電圧発生回路２２２は切替制御回路の一例である。

　以上のように構成された電源装置５３は、電流電圧変換回路１３からの変換電圧Ｖ１３に基づいて、電流制御部２０１Ｂの起動判定を行うことを特徴としている。具体的には以下の通りである。コンパレータ２４は、変換電圧Ｖ１３を、基準電圧発生回路２２２からの基準電圧Ｖｒｅｆ４と比較して、Ｖ１３＜Ｖｒｅｆ４のとき、Ｌレベルの電流検出信号Ｓ２４を発生して演算増幅回路２１の起動制御端子に非起動信号として出力する一方、Ｖ１３≧Ｖｒｅｆ４のとき、Ｈレベルの電流検出信号Ｓ２４を発生して演算増幅回路２１の起動制御端子に起動信号として出力する。

　以上のように構成された電流制御部２０１Ｂにおいて、コンパレータ２４は、変換電圧Ｖ１３を、基準電圧発生回路２２２の基準電圧Ｖｒｅｆ４と比較することで電流検出信号Ｓ２４を発生する。実施形態２と同様に、基準電圧Ｖｒｅｆ４を、ヒステリシス特性を有して選択的に切り替えることで電流制御部２０１Ｂのイネーブルとディスエーブルを繰り返すチャタリングを防止する。このとき、解除電流を検出電圧に対応する検出電流の半分以下とする必要があり、変換電圧Ｖ１３が所定の基準電圧Ｖｒｅｆ４になったか否か、所定の解除電圧に対応する解除電流になったときの変換電圧Ｖ１３を参照して電圧源２２３，２２４の電圧値Ｖ２２３，Ｖ２２４を設定する。

　以上説明したように、実施形態３によれば、実施形態２と同様の作用効果を有する。

（実施形態４）
　図６は実施形態４に係る電源装置５４の構成例を示す回路図である。図６において、実施形態４に係る電源装置５４は図５の電源装置５３に比較して以下の点が異なる。
（１）電流制御部２０１Ｂに代えて、電流制御部２０１Ｃを備える。
（２）電流制御部２０１Ｃにおいて、基準電圧発生回路２２２に代えて、加算回路２５及び基準電圧発生回路２６を備える。
　以下、相違点について説明する。

　図６において、入力端子Ｐ１５に入力される変換電圧Ｖ１３は、演算増幅回路２１の反転入力端子及び加算回路２５の第１の入力端子に入力される。加算回路２５の第２の入力端子には、電流電圧変換回路２３からの変換電圧Ｖ２３が入力され、加算回路２５は、２つの入力端子に入力される電圧を加算して、加算結果の電圧（Ｖ１３＋Ｖ２３）をコンパレータ２４の非反転入力端子に出力する。基準電圧発生回路２６は電流制御部２０１Ｃを起動又は解除する所定の基準電圧Ｖｒｅｆ５を発生してコンパレータ２４の反転入力端子に出力する。コンパレータ２４は、加算電圧（Ｖ１３＋Ｖ２３）を基準電圧Ｖｒｅｆ５と比較して、（Ｖ１３＋Ｖ２３）＜Ｖｒｅｆ５のとき、Ｌレベルの電流検出信号Ｓ２４を発生して演算増幅回路２１の起動制御端子に非起動信号として出力する一方、（Ｖ１３＋Ｖ２３）≧Ｖｒｅｆ５のとき、Ｈレベルの電流検出信号Ｓ２４を発生して演算増幅回路２１の起動制御端子に起動信号として出力する。

　以上のように構成された電源装置５４では、電流制御部２０１Ｃの起動判定に用いる検出対象電圧を、電流電圧変換回路１３，２３の変換電圧の和（Ｖ１３＋Ｖ２３）としている。電流制御部２０１Ｃが起動すると、電圧制御部１０１Ａの出力電流Ｉｏ１の半分を、電流制御部２０１Ｃが分担するため、電流電圧変換回路１３の変換電圧Ｖ１３が低下する。しかし、電圧制御部１０１Ａと電流制御部２０１Ｃの出力電流の和Ｉｏｔ（＝Ｉｏ１＋Ｉｏ２）は変わらないため、電流電圧変換回路１３，２３が出力する電圧制御部１０１Ａ及び電流制御部２０１Ｃの電流情報の和は変わらない。

　以上説明したように、実施形態４によれば、電流制御部２０１Ｃが起動後も電流検出情報が大きく変動しないことにより、電流制御部２０１Ｃの起動に伴う電流検出情報の変動に基づいて演算増幅回路２１を起動する。これにより、電流制御部２０１Ｃが起動後、意図しない解除を防止することで、起動と停止を繰り返すことによるチャタリングなどの発振を防止することができる。

（実施形態５）
　図７は実施形態５に係る電源装置５５の構成例を示す回路図である。図７において、実施形態５に係る電源装置５５は、図１の電源装置５１に比較して以下の点が異なる。
（１）電圧制御部１０１に代えて、ＰＭＯＳトランジスタＱ３、出力端子Ｐ４、及び電流電圧変換回路１３を削除した電圧制御部１０１Ｂを備える。
（２）電流制御部２０１に代えて、電流制御部２０１Ｄを備える。ここで、電流制御部２０１の電流検出回路２２及び電流電圧変換回路２３に代えて、基準電流発生回路２８、カレントミラー回路ＣＭ１と、インバータＩＮＶ２と、ダイオード接続のＮＭＯＳトランジスタＱ１７とを備える。
　以下、相違点について説明する。

　図７の電圧制御部１０１Ｂにおいて、ＰＭＯＳトランジスタＱ２に流れる電流Ｉ２は出力端子Ｐ５を介して電流制御部２０１Ｄの入力端子Ｐ１５に入力される。

　また、電流制御部２０１Ｄにおいて、カレントミラー回路ＣＭ１は、ＮＭＯＳトランジスタＱ１５，Ｑ１６を備えて構成される。ここで、入力端子Ｐ１５は、ダイオード接続されたＮＭＯＳトランジスタＱ１５のドレイン及びソースを介して接地され、ＮＭＯＳトランジスタＱ１５のゲートはＮＭＯＳトランジスタＱ１６のゲートに接続される。入力端子Ｐ１５に入力される電流Ｉ２は、カレントミラー回路ＣＭ１のＮＭＯＳトランジスタＱ１５により電圧Ｖ１３に変換された後、演算増幅回路２１の反転入力端子に入力される。

　基準電流発生回路２８は入力端子Ｐ１１に印加される入力電圧Ｖｉｎに基づいて、所定の基準電流Ｉｒｅｆを発生してＮＭＯＳトランジスタＱ１６のドレインに出力する。基準電流発生回路２８の出力端子はＮＭＯＳトランジスタＱ１６のドレイン及びソースを介して接地される。基準電流発生回路２８からの基準電流Ｉｒｅｆがカレントミラー回路ＣＭ１のＮＭＯＳトランジスタＱ１６に流れ込むが、ＮＭＯＳトランジスタＱ１５に流れる電流に対応する電流Ｉ１６がＮＭＯＳトランジスタＱ１６から流出する。すなわち、ＮＭＯＳトランジスタＱ１６に流れる電流値はＩｒｅｆ－Ｉ１６となり、電流値（Ｉｒｅｆ－Ｉ１６）に対応する電圧Ｖ９１がＮＭＯＳトランジスタＱ１６のドレインに発生し、電圧Ｖ９１はインバータＩＮＶ２を介して起動信号である電圧検出信号Ｓ９３として演算増幅回路２１の起動制御端子に入力される。

　さらに、ＰＭＯＳトランジスタＱ１２のドレインは、ダイオード接続されたＮＭＯＳトランジスタＱ１７のドレイン及びソースを介して接地される。ここで、ＮＭＯＳトランジスタＱ１７のドレイン及びゲートは演算増幅回路２１の非反転入力端子に接続される。

　ここで、インバータＩＮＶ２と基準電流発生回路２８とカレントミラー回路ＣＭ１は、起動制御回路の一例である。

　以上のように構成された電源装置５５において、電圧制御部１０１Ｂの出力電流Ｉｏ１が増大して出力電流Ｉｏ１に対応するＩ１６が増大すると、電流値（Ｉｒｅｆ－Ｉ１６）に対応する電圧Ｖ９１がインバータＩＮＶ２のしきい値Ｖ_{ＩＮＶ＿ＴＨ}未満となり、インバータＩＮＶ２の電圧検出信号はＬレベルからＨレベルになる。従って、インバータＩＮＶ２の起動制御信号がＨレベルの起動信号となって演算増幅回路２１を起動させる。

　以上説明したように、実施形態５によれば、カレントミラー回路ＣＭ１によって電圧制御部１０１Ｂの出力電流Ｉｏ１に対応する電流Ｉ２の情報を、電流制御部２０１Ｄにおけるカレントミラー回路ＣＭ１の電流Ｉ１６にコピーすることで、電圧制御部１０１Ｂの出力電流Ｉｏ１に比例した電流Ｉ１６を基準電流Ｉｒｅｆと比較し、比較結果信号を演算増幅回路２１の起動制御信号として用いている。

　実施形態５では、実施形態１～４に係る抵抗を用いた電流電圧変換回路１３，２３を用いることなく、ダイオード接続のＮＭＯＳトランジスタＱ１５を含むカレントミラー回路ＣＭ１及びダイオード接続のＮＭＯＳトランジスタＱ１７を用いる。これにより、別途定電圧発生回路又はコンパレータ等を用意する必要なく、極めて簡単に電流制御部２０１Ｄの演算増幅回路２１の起動制御信号の判定回路を生成できる。

（実施形態６）
　図８は実施形態６に係る電源装置５６の構成例を示す回路図である。また、図９は図８の電源装置５６の動作を示す各電流及び電圧のタイミングチャートである。図８において、電源装置５６は、図７の電源装置５５に比較して以下の点が異なる。
（１）電流制御部２０１Ｄに代えて、電流制御部２０１Ｅを備える。
（２）電流制御部２０１Ｅにおいて、基準電流発生回路２８に代えて、基準電流発生回路２８Ａを備える。
（３）基準電流発生回路２８Ａは、定電流Ｉ２９ａ，Ｉ２９ｂ（Ｉ２９ａ＋１２９ｂ＞Ｉ２９ａ）をそれぞれ有する定電流源２９ａ，２９ｂと、スイッチトランジスタであるＰＭＯＳトランジスタＱ２９とを備える。図８において、基準電流発生回路２８Ａにおける各電流値は次式のように設定される。

Ｉｒｅｆ＿ｄｅｔ＝Ｉ２９ａ＋１２９ｂ（ＰＭＯＳトランジスタＱ２９がオンのとき）
　　　（２）

Ｉｒｅｆ＿ｒｅｌ＝Ｉ２９ａ（ＰＭＯＳトランジスタＱ２９がオフのとき）
　　　（３）

　ここで、図９（ｃ）に示すように、
Ｉｒｅｆ＿ｒｅｌ＜Ｉｒｅｆ＿ｄｅｔ／２　　　（４）
である。

　以下、相違点について説明する。

　図８において、入力端子Ｐ１１は定電流源２９ａを介してＮＭＯＳトランジスタＱ１６のドレインに接続されるとともに、定電流源２９ｂ及びＰＭＯＳトランジスタＱ２９のソース及びドレインを介してＮＭＯＳトランジスタＱ１６のドレインに接続される。インバータＩＮＶ２からの電流検出信号Ｓ９３はＮＭＯＳトランジスタＱ２９のゲートに印加される。ＰＭＯＳトランジスタＱ２９は、Ｈレベルの電流検出信号Ｓ９３に応答してオフされる一方、Ｌレベルの電流検出信号Ｓ９３に応答してオンされる。

　ここで、インバータＩＮＶ２と、基準電流発生回路２８Ａと、カレントミラー回路ＣＭ１は起動制御回路の一例であり、インバータＩＮＶ２と基準電流発生回路２８Ａは切替制御回路の一例である。

　以上のように構成された電流制御部２０１Ｅでは、電流検出信号Ｓ９３に応じて、基準電流Ｉｒｅｆを電流Ｉ２９ａ又は加算電流（Ｉ２９ａ＋Ｉ２９ｂ）のいずれかに選択的に切り替えることを特徴としている。

　図７の実施形態５と同様に、電流制御部２０１Ｅが起動すると、全体の出力電流Ｉｏｔの半分を電流制御部２０１Ｅが分担して生成するため（図９（ａ）参照）、電流Ｉ２に対応する電圧Ｖ１３が低下し、カレントミラー回路ＣＭ１のＮＭＯＳトランジスタＱ１６に流れる電流Ｉ１６が減少する。本来、出力トランジスタＱ１の電流Ｉ１が所定のしきい値電流以上となったときに、図９（ｂ）に示すように、時刻ｔ２で、カレントミラー回路ＣＭ１はそれを検知して、ＮＭＯＳトランジスタＱ１６のドレイン電圧Ｖ９１はＨレベルからＬレベルになり、ドレイン電圧Ｖ９１がインバータＩＮＶ２のしきい値Ｖ_{ＩＮＶ＿ＴＨ}を跨いだときに、演算増幅回路２１のイネーブルを制御する起動制御信号Ｓ９３はＬレベルからＨレベルとなる。

　しかし、基準電流発生回路２８Ａの基準電流Ｉｒｅｆがそのままであった場合、電圧制御部１０１Ｂの出力電流Ｉｏ１に対応するカレントミラー回路ＣＭ１のＮＭＯＳトランジスタＱ１６の電流が減少する前記作用により、ドレイン電圧Ｖ９１はＬレベルからＨレベルとなり、演算増幅回路２１はディスエーブルされてしまい、上述のようにチャタリングが発生してしまう。そのため、基準電流発生回路２８Ａからの基準電流Ｉｒｅｆを前記式（２）から前記式（３）に切り替え、電流Ｉ１６に対する電圧Ｖ９１の特性において、解除しきい値を下回らないようにヒステリシス特性を設ける。すなわち、チャタリングが発生しないようにするには、演算増幅回路２１の電流検出信号Ｓ９３がＬレベルからＨレベルとなったことを受けて、図９（ｃ）に示すように、基準電流発生回路２８０の電流値Ｉｒｅｆを半分以下の電流値Ｉｒｅｆ＿ｒｅｌにすることが好ましい。

　以上説明したように、実施形態６に係る電源装置５６によれば、実施形態５と同様の作用効果を有し、さらに、電流制御部２０１Ｅが起動後、意図しない解除を防止することで、起動と停止を繰り返すことによる発振を防止することができる。

（実施形態７）
　図１０は実施形態７に係る電源装置５７の構成例を示す回路図である。また、図１１は図１０の電源装置の動作を示す各電流及び電圧のタイミングチャートである。図１０において、実施形態７に係る電源装置５７は、図７の電源装置５５に比較して以下の点が異なる。
（１）電流制御部２０１Ｄに代えて、電流制御部２０１Ｆを備える。
（２）電流制御部２０１Ｆにおいて、ＮＭＯＳトランジスタＱ１８をさらに備え，ＮＭＯＳトランジスタＱ１８とＮＭＯＳトランジスタＱ１７とにより、カレントミラー回路ＣＭ２を構成する。
　以下、相違点について説明する。

　図１０の電流制御部２０１Ｆにおいて、ダイオード接続されたＮＭＯＳトランジスタＱ１７と、ＮＭＯＳトランジスタＱ１８の各ゲート及び各ソースは互いに接続されて、カレントミラー回路ＣＭ２を構成する。ＮＭＯＳトランジスタＱ１８の電流Ｉ１８は、電流制御部２０１Ｆの出力電流Ｉｏ２＝Ｉ１１に比例するモニタ電流Ｉ１２であって、モニタ電流Ｉ１２に比例する電流となる。

　図１０の電流制御部２０１Ｆでは、図７の実施形態５とは異なり、電流制御部２０１Ｆの起動判定に用いる電流検出信号Ｓ９３の検出対象電流を、カレントミラー回路ＣＭ１のＮＭＯＳトランジスタＱ１６の電流Ｉ１６と、カレントミラー回路ＣＭ２のＮＭＯＳトランジスタＱ１８の電流Ｉ１８との和電流としたことを特徴としている。

　ここで、インバータＩＮＶ２と、基準電流発生回路２８と、カレントミラー回路ＣＭ１、ＣＭ２は起動制御回路の一例である。

　図１１の時刻ｔ３で、電流制御部２０１Ｆが起動すると、全体出力電流Ｉｏｔの半分を電流制御部２０１Ｆが分担するため、電流Ｉ１６が減少するが、電圧制御部１０１Ｂと電流制御部２０１Ｆの各出力電流Ｉｏ１，Ｉｏ２の和電流Ｉｏｔは変わらないため（図１１（ａ）参照）、各制御部１０１Ｂ，２０１Ｆの出力電流の情報の和と相関性を持つカレントミラー回路ＣＭ１，ＣＭ２の和電流量は変わらない。

　以上説明したように、実施形態７によれば、実施形態６と同様の作用効果を有し、電流制御部２０１Ｆが起動後も電流検出情報が大きく変動しないことにより、電流制御部２０１Ｆの起動に伴う電流検出情報の変動をトリガとした発振現象を抑制できる。

（実施形態８）
　図１２は実施形態８に係る電源装置５８の構成例を示す回路図である。図１２において、実施形態８に係る電源装置５８は、図５の電源装置５３に比較して以下の点が異なる。
（１）電流制御部２０１Ｂに代えて、電流制御部２０１Ｇを備える。電流制御部２０１Ｇは、電流制御部２０１Ｂに比較して、基準電圧発生回路２２２及びコンパレータ２４に代えて、オフセット電圧Ｖ３０を有するオフセット電圧源３０を備える。なお、演算増幅回路２１への起動制御信号である電流検出信号を用いない。
　以下、相違点について説明する。

　図１２の電流制御部２０１Ｇにおいては、意図的に電圧制御部１０１Ａの出力電流Ｉｏ１よりも電流制御部２０１の出力電流Ｉｏ２が低くなるよう、演算増幅回路２１の非反転入力端子にオフセット電圧源３０を設ける。すなわち、演算増幅回路２１の非反転入力端子には、電流電圧変換回路２３からの変換電圧Ｖ２３と、オフセット電圧Ｖｏｆｆｓｅｔとの和電圧が印加される。

　図１の実施形態１にて説明したように、出力電圧Ｖｏｕｔが入力端子Ｔ１の入力電圧Ｖｉｎまで上昇してしまう現象は、電圧制御部１０１が出力電流Ｉｏ１を止めて出力電圧Ｖｏｕｔを保持しようとするにも関わらず、電流制御部２０１が出力電流Ｉｏ２を流してしまうためである。電流制御部２０１が起動されたときに、演算増幅回路２１が、その非反転入力端子の電圧よりも高い電圧に制御するようにオフセット電圧が付いてしまうことで、上記現象が顕在化する。

　図１３Ａは図１２の電源装置５８において出力電流Ｉｏｔに対する、各電圧とオフセット電圧Ｖｏｆｆｓｅｔとの関係を示すグラフである。また、図１３Ｂは図１２の電源装置５８において出力電流Ｉｏｔに対する、意図的に付与したオフセット電圧Ｖｏｆｆｓｅｔがあるときの出力電流Ｉｏ１，Ｉｏ２を示すグラフである。さらに、図１３Ｃは図１２の電源装置５８において出力電流Ｉｏｔに対する、意図的に付与したオフセット電圧Ｖｏｆｆｓｅｔがないときの出力電流Ｉｏ１，Ｉｏ２を示すグラフである。

　前記現象を回避するために、図１２のように演算増幅回路２１にオフセット電圧源３０を設けることで、図１３Ａに示すように、変換電圧Ｖ２３が変換電圧Ｖ１３よりも低く制御し、無負荷時は電流制御部２０１Ｇの出力電流Ｉｏ２をカットオフする。また、電圧制御部１０１Ａ内のトランジスタＱ１がある一定以上の出力電流Ｉｏｔ１を流し、変換電圧Ｖ１３がオフセット電圧源３０より大きくなるまで、演算増幅回路２１の非反転入力端子側の電圧Ｖ２３１の方が高くなるため、ＰＭＯＳトランジスタＱ１２及び出力トランジスタＱ１１をオフするよう制御する。図１３Ｂ及び図１３Ｃに示すように、前記オフセット電圧源３０により、演算増幅回路２１を停止する回路を設けずとも、無負荷時において電流制御部２０１Ｇが無用に起動せず、出力電圧Ｖｏｕｔの浮き上がりを防止できる。すなわち、オフセット電圧源３０が、上述した実施形態１～７の起動制御回路の一部の構成要素に相当する。

（実施形態９）
　図１４は実施形態９に係る電源装置５９の構成例を示す回路図である。図１４において、実施形態９に係る電源装置５９は、図１２の実施形態８に係る電源装置５８に比較して以下の点が異なる。
（１）電流制御部２０１Ｇに代えて、電流制御部２０１Ｈを備える。
（２）電流制御部２０１Ｈにおいて、オフセット電圧源３０に代えて、バイアス電圧発生回路３１及びＰＭＯＳトランジスタＱ１９を備える。
　以下、相違点について説明する。

　図１４において、電流制御部２０１Ｈの入力端子Ｐ１１はバイアストランジスタであるＰＭＯＳトランジスタＱ１９のソース及びドレインを介して電流電圧変換回路２３の入力端子に接続される。バイアス電圧発生回路３１は所定のバイアス電圧Ｖｂｉａｓを発生してＰＭＯＳトランジスタＱ１９のゲートに印加する。ＰＭＯＳトランジスタＱ１９はバイアス電圧Ｖｂｉａｓに対応する電流Ｉ１９を発生して、電流電圧変換
回路２３に流入させる。すなわち、電流電圧変換回路２３に流入する電流は、電流Ｉ１２と電流Ｉ１９の和となり、電流電圧変換回路２３は和の電流（Ｉ１２＋Ｉ１９）に対応する変換電圧Ｖ２３を発生して演算増幅回路２１の非反転入力端子に印加する。

　図１５は図１４の電源装置５９において出力電流Ｉｏｔに対する、電流電圧変換回路１３，２３に流れ込む電流の関係を示すグラフである。

　以上のように構成された電源装置５９では、図１５と図１４とを参照すると、図中、図１５のＩｏｔＡよりもＩｏｔが少ない条件では、電圧制御部１０１Ａの電流電圧変換回路１３（電流検出回路）により検出される電流Ｉ２が、バイアス電圧発生回路３１によるバイアス電流Ｉ１９よりも小さくなり、変換電圧Ｖ２３が変換電圧Ｖ１３よりも大きくなるため、ＰＭＯＳトランジスタＱ１２及び出力トランジスタＱ１１をオフとするよう制御する。

　以上説明したように、実施形態９によれば、実施形態８と同様のオフセット電圧Ｖｏｆｆｓｅｔを付加するために、バイアス電圧発生回路３１及びＰＭＯＳトランジスタＱ１９を設けた。ここで、バイアス電圧発生回路３１によって、電流制御部２０１Ｈが電圧制御部１０１Ａに比較して多大な電流を流しているかのように演算増幅回路２１が認識し、電流制御部２０１Ｈが出力電流Ｉｏ２を少なくする方向となるようにオフセットをつける。従って、実施形態９に係る電源装置５９は、実施形態８に係る電源装置５８と同様の作用効果を有する。

（実施形態１０）
　図１６は実施形態１０に係る電源装置６０の構成例を示す回路図である。図１６において、実施形態１０に係る電源装置６０は、図１４の実施形態９に係る電源装置５９に比較して以下の点が異なる。
（１）電流制御部２０１Ｈに代えて、電流制御部２０１Ｉを備える。
（２）電流制御部２０１Ｉは、電流制御部２０１Ｈに比較して、基準電圧発生回路３２と、コンパレータ３３と、ＰＭＯＳトランジスタＱ２０とをさらに備える。
　以下、相違点について説明する。

　図１６において、電流制御部２０１Ｉの入力端子Ｐ１１はＰＭＯＳトランジスタＱ１９のソース及びドレインと、ＰＭＯＳトランジスタＱ２０のソース及びドレインを介して電流電圧変換回路２３の入力端子に接続される。入力端子Ｐ１５に入力される変換電圧Ｖ１３は演算増幅回路２１の非反転入力端子及びコンパレータ３３の非反転入力端子に入力される。基準電圧発生回路３２は所定の基準電圧Ｖｒｅｆ６をコンパレータ３３の反転入力端子に出力する。コンパレータ３３は、変換電圧Ｖ１３＜Ｖｒｅｆ６のときに、Ｌレベルの電流検出信号Ｓ３３をＰＭＯＳトランジスタＱ２０のゲートに印加してＰＭＯＳトランジスタＱ２０をオンすることでオフセット電流Ｉ１９を流す。一方、コンパレータ３３は、変換電圧Ｖ１３≧Ｖｒｅｆ６のときに、Ｈレベルの電流検出信号Ｓ３３をＰＭＯＳトランジスタＱ２０のゲートに印加してＰＭＯＳトランジスタＱ２０をオフすることでオフセット電流Ｉ１９を流さない。

　ここで、ＮＭＯＳトランジスタＱ２０と、コンパレータ３３と、基準電圧発生回路３２とは切替制御回路の一例である。

　以上のように構成された電流制御部２０１Ｉでは、図５の電源装置５３のコンパレータ２４による演算増幅回路２１の起動制御を、ＰＭＯＳトランジスタＱ２０の電流制御による演算増幅回路２１の基準電圧により実現することを特徴としている。

　図１７は図１６の電源装置６０に電流及び電圧を示すタイミングチャートである。

　図１７に示すように、出力電流Ｉｏｔがある一定値以下である場合、コンパレータ３３の電圧検出信号Ｓ３３はＬレベルとなり、ＰＭＯＳトランジスタＱ２０をオンすることで、電圧制御部１０１Ａの出力電流Ｉｏ１に対して電流制御部２０１Ｉの出力電流Ｉｏ２を小さくするようオフセット電流Ｉ１９を付加する。電流制御部２０１Ｉの出力電流Ｉｏ２がある程度流れ始めたタイミング（時刻ｔ４）でＰＭＯＳトランジスタＱ２０をオフにすることで、電流制御部２０１Ｉのオフセット電流Ｉ１９を流さない。これにより、所定のしきい値出力電流以上の時には出力電流の偏りを抑える。

　以上説明したように、実施形態１０によれば、軽負荷時には、出力電圧Ｖｏｕｔが浮き上がらないよう電流制御部２０１Ｉの出力電流Ｉｏ２を減少させ、所定のしきい値出力電流が流れ始めると、ＰＭＯＳトランジスタＱ２０をオフすることで、各制御部１０１Ａ，２０１Ｉの電流バランスを整えることで発熱の影響が大きい重負荷時の電流の偏りを防止することができる。

（変形例）
　以上の実施形態に係る電源装置では、電圧制御回路に使用した場合を例にして示したが、これは一例であり、本発明はこれに限定するものではなく、演算増幅回路を使用したすべての制御回路に適用することができる。例えば、電流制御回路に適用してもよい。

　以上詳述したように、本発明に係る電源装置によれば、マスター側の電圧制御部の駆動状態を監視し、必要に応じてスレーブ側の電流制御部の電流出力を抑制するように制御できることから、出力電圧が入力電圧まで上昇することを防ぐことができる。

　実施形態に係る電源装置５１～６０と、負荷３０１とを備えて、電子機器を構成してもよい。電子機器は例えば、電源供給を受ける自動車用の電子機器、もしくは、電源供給を受けるコピー機又はプリンタといった画像形成装置、パーソナルコンピュータ、タブレット、スマートホン、携帯電話機等である。

１，１０１，１０１Ａ～１０１Ｂ　電圧制御部
２，２０１，２０１Ａ～２０１Ｉ　電流制御部
３，３０１　負荷
１１　基準電圧発生回路
１２　演算増幅回路
１３　電流電圧変換回路
２１　演算増幅回路
２２，２２Ａ　電流検出回路
２３　電流電圧変換回路
２４　コンパレータ
２５　加算回路
２６　基準電圧発生回路
２８，２８Ａ，２９　基準電流発生回路
２９ａ，２９ｂ　定電流源
３０　オフセット電圧源
３１　バイアス電圧発生回路
３２　基準電圧発生回路
３３　コンパレータ
５１～６１，５１Ａ　電源装置
２２１　コンパレータ
２２２　基準電圧発生回路
２２３，２２４　電圧源
２２５　基準電圧発生回路
ＣＭ１，ＣＭ２　カレントミラー回路
ＩＮＶ１，ＩＮＶ２　インバータ
Ｑ１～Ｑ２９　ＭＯＳトランジスタ
Ｒ１，Ｒ２　分圧抵抗
ＳＷ１，ＳＷ２　スイッチ
Ｔ１１～Ｔ２４，Ｐ１～Ｐ１５　端子

Claims

　電圧制御部と電流制御部とを備え、前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
　前記電圧制御部は、
　入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
　前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路とを備え、
　前記電流制御部は、
　前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路と、
　前記第１の電流検出信号が実質的に、前記電圧制御部の出力電流に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路と、
　前記電圧制御部の出力電流が所定の第１のしきい値以上となったとき、前記電流制御回路を起動して前記電流制御部の出力電流を流すように制御する起動制御回路とを備える、
電源装置。
　前記電圧制御部又は前記電流制御部は、
　前記電圧制御部の出力電流を検出して当該出力電流に対応する値を示す第２の電流検出信号を発生して出力する第２の電流検出回路をさらに備え、
　前記起動制御回路は、前記第２の電流検出信号が所定の第２のしきい値以上となったときに前記電流制御回路を起動するように制御する、
請求項１に記載の電源装置。
　前記第２の電流検出信号の値が前記第２のしきい値以上となったときに、前記第２のしきい値を、所定の第１の値から、前記第１の値よりも小さい所定の第２の値に選択的に切り替える第１の切替制御回路をさらに備える、
請求項２に記載の電源装置。
　前記起動制御回路は、前記第１の電流検出信号と前記第２の電流検出信号の加算値が所定の第３のしきい値以上となったときに前記電流制御回路を起動するように制御する、
請求項２に記載の電源装置。
　前記起動制御回路は、前記第２の電流検出信号が、前記第１の電流検出信号と所定のオフセット値の加算値以上となったときに前記電流制御回路を起動するように制御する、
請求項２に記載の電源装置。
　前記起動制御回路は、前記第２の電流検出信号が、前記第１の電流検出信号と所定のバイアス電流値の加算値以上となったときに前記電流制御回路を起動するように制御する、
請求項２に記載の電源装置。
　前記起動制御回路は、前記バイアス電流値を、前記第２の電流検出信号の値が所定の第３のしきい値以上となったときにゼロに切り替える第２の切替制御回路をさらに備える、
請求項６に記載の電源装置。
　請求項１又は２に記載の電源装置と、
　電子機器の負荷とを備える、前記電子機器。
　請求項３に記載の電源装置と、
　電子機器の負荷とを備える、前記電子機器。
　請求項４～７のうちのいずれか１つに記載の電源装置と、
　電子機器の負荷とを備える、前記電子機器。