WO2025013397A1

WO2025013397A1 - 表示装置

Info

Publication number: WO2025013397A1
Application number: PCT/JP2024/017712
Authority: WO
Inventors: 隆文西岡; 一紀道家; 拓磨藤井
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2023-07-07
Filing date: 2024-05-14
Publication date: 2025-01-16
Anticipated expiration: 2026-01-07
Also published as: CN121444155A

Abstract

［課題］表示情報の解像度および表示位置をフレキシブルに調整できる表示装置を提供する。［解決手段］本開示の表示装置は、複数の画素が２次元アレイ状に配列された画素アレイ部と、画像データの入力を受け付けて、一時的に保存するメモリと、前記メモリから出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、水平ロジック回路とを備え、前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される。

Description

表示装置

　本開示は、表示装置に関する。

　従来の表示装置では、ユーザは表示解像度を数種類に変更することができ、例えば、表示解像度を変更した後、画像のセンター等の固定の位置を中心として変更後の表示解像度で画像を表示していた。

特開２０１７―９７３０６号公報

　表示装置に関する技術として、情報処理端末を備えたヘッドマウントディスプレイ（以下、ＨＭＤ：head-mounted display）システムがある。このシステムでは、情報処理端末は、使用者の頭部の動きを検出した際に、表示情報のヘッドマウントディスプレイ上の表示位置と、使用者の視線方向との間のズレを軽減する方向に表示位置を変更する。

　情報処理端末によって表示位置を変更する技術は存在するが、表示装置によって表示情報の表示位置や解像度をフレキシブルに調整する技術は存在しない。

　そこで、本開示はこれらの問題に鑑み、表示情報の解像度および表示位置をフレキシブルに調整できる表示装置を提供する。

　本開示の第１の側面の表示装置は、複数の画素が２次元アレイ状に配列された画素アレイ部と、画像データの入力を受け付けて、一時的に保存するメモリと、前記メモリから出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、水平ロジック回路とを備え、前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、この第１の側面において、前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる。これにより、表示装置は、黒データの挿入は、内部生成クロックで行うため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができ、低消費電力化を実現することができる。

　また、この第１の側面において、前記第２クロックにおけるクロック周波数は、前記第１クロックにおけるクロック周波数よりも高い。これにより、表示装置は、黒データの挿入は、内部生成クロックで行うため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができ、低消費電力化を実現することができる。

　また、この第１の側面において、前記表示装置は、オシレータまたはＰＬＬ回路をさらに備え、前記第２クロックは、前記オシレータまたは前記ＰＬＬ回路によって生成される。これにより、表示装置は、黒データの挿入は、内部生成クロックで行うため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができ、低消費電力化を実現することができる。

　また、この第１の側面において、前記垂直ドライバは、シフト動作を行う１つまたは複数のフリップフロップと、前記１つまたは複数のフリップフロップに接続され、選択パルスを前記画素アレイ部に供給する１つまたは複数の選択スイッチと、前記１つまたは複数のフリップフロップに垂直スタートパルスを供給するセレクタとを含み、前記セレクタは、前記１つまたは複数のフリップフロップのうち、先頭の前記フリップフロップに接続される、第ｎ群のシフトレジスタ（ｎは自然数）を含む。これにより、表示装置におけるシフトレジスタの各群は、複数のフリップフロップがセレクタを共有する構成をとっているため、フリップフロップごとにセレクタを備える構成と比較して、回路規模が大きくなることを抑制することができる。

　また、この第１の側面において、前記表示装置は、前記表示開始位置に基づいて、前記垂直スタートパルスが入力される前記セレクタと、前記画素アレイ部に前記選択パルスの供給を開始する前記シフトレジスタとが決定される。これにより、表示装置におけるシフトレジスタの各群は、複数のフリップフロップがセレクタを共有する構成をとっているため、フリップフロップごとにセレクタを備える構成と比較して、回路規模が大きくなることを抑制することができる。

　また、この第１の側面において、前記垂直ドライバは、前記垂直スタートパルスの転送を前記出力データに対して相対的に早めてスキャン動作（以降、空転送）を行い、前記垂直方向における表示開始位置を決定する。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、この第１の側面において、前記表示装置は、前記空転送が行われた行は黒領域となる。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、この第１の側面において、前記表示装置は、前記メモリは、ラインメモリまたはフレームメモリである。これにより、表示装置は、ラインメモリを備えることで、回路規模が大きくなることを抑制することができる。また、ラインメモリの代わりにフレームメモリ等を備えることで、外部の機器から一度に画像データの入力を受け付けて、その後の処理を行うことができる。フレームメモリの出力の際に、画像処理部は、画像データに対して黒データを挿入することで、垂直方向における部分スキャン処理を不要とすることができる。フレームメモリを備えた表示装置は、回路規模が大きくなるが、入力データフォーマットの自由度を向上させることができ、また外部の機器から画像データの入力を受け付ける際の消費電力を抑えることができる。

　また、この第１の側面において、前記メモリは、前記画像データの入力を受け付けるデータ入力インターフェースの出力側に備えられる。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、この第１の側面において、前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける。これにより、表示装置は、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができるため、低消費電力化を実現することができる。

　また、この第１の側面において、前記画素に含まれる発光素子は、有機ＥＬ素子または液晶素子である。これにより、前記画素に含まれる発光素子は、有機ＥＬ素子または液晶素子等、種々の発光素子を採用することができ、また、種々の画素を備えた表示装置を実現することができる。

　また、この第１の側面において、前記垂直ドライバは、垂直方向の表示開始位置を示すアドレス信号の入力を受け付けて、垂直方向における表示開始位置を決定する１つまたは複数のアドレスデコーダを含む。これにより、表示装置は、アドレスデコーダを用いることで、シフトレジスタ方式と比較して、垂直ドライバの制御を容易化することができる。

　また、この第１の側面において、前記水平ドライバは、前記黒領域における前記画素の信号線の電位状態を固定処理とする。これにより、表示装置は、黒領域について画素のトランジスタの処理が固定であるため、垂直ドライバによるスキャン処理を不要とすることができる。また、画素への信号フォーマットの入力形式は、特定の信号フォーマットに限られないため自由度が増し、さらに低速化が実現できる。

　本開示の第２の側面の表示装置は、複数の画素が２次元アレイ状に配列された画素アレイ部と、画像データの入力を受け付けて、一時的に保存する第１水平ロジック回路と、前記第１水平ロジック回路から出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、第２水平ロジック回路とを備え、前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。また、表示装置は、ラインメモリの出力時以外のタイミングで画像データに黒データを挿入することができ、表示装置の設計の自由度を向上させることができる。

　また、この第２の側面において、前記画像データへの前記黒データの挿入は、前記垂直ロジック回路および前記水平ロジック回路を含むディスプレイコントローラの動作タイミングを制御するタイミングコントローラの出力後に行われる。これにより、表示装置は、ラインメモリの出力時以外のタイミングで画像データに黒データを挿入することができ、表示装置の設計の自由度を向上させることができる。

　また、この第２の側面において、前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける。これにより、表示装置は、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができるため、低消費電力化を実現することができる。

　また、この第２の側面において、前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる。これにより、表示装置は、黒データの挿入は、内部生成クロックで行うため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができ、低消費電力化を実現することができる。

　また、この第１の側面において、前記表示装置は、ウェアラブル型の電子機器の一部となっている。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、この第１の側面において、前記電子機器は、前記表示装置を備えるヘッドマウントディスプレイであり、前記表示開始位置は、前記ヘッドマウントディスプレイを装着したユーザの視線の位置に基づいて決められる。これにより、表示装置は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

第１実施形態における表示装置の構成例を示すブロック図である。第１実施形態におけるデータ入力インターフェースの構成例を示す図である。第１実施形態におけるタイミングコントローラの構成例を示す図である。第１実施形態におけるディスプレイコントローラの構成例を示す図である。第１実施形態における表示部の構成例を示す図である。第１実施形態における画素の構成例を示す図である。第１実施形態の表示装置における表示開始位置の指定例である。第１実施形態の表示装置における水平系の制御に関する説明図である。第１実施形態の表示装置における垂直系の制御に関する説明図である。第１実施形態における画素の有効領域と黒領域におけるタイミングチャートの例である。第１実施形態における画素の変形例１である。第１実施形態における画素の変形例２である。第１実施形態における画素の変形例３である。第１実施形態における画素の変形例４である。第１実施形態における画素の変形例５である。第１実施形態における画素の変形例６である。第１実施形態における画素の変形例７である。第１実施形態における画素の変形例８である。第１実施形態における画素の変形例９である。第１実施形態の表示装置の変形例における垂直系の制御に関する説明図である。第２実施形態におけるタイミングコントローラのブロック図である。第２実施形態の表示装置における動作説明図である。第２実施形態の表示装置の変形例における動作説明図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の一例である、ヘッドマウントディスプレイの外観を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の他の例である、ヘッドマウントディスプレイの外観を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の一例である、デジタルカメラの外観を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の一例である、テレビジョン装置の外観を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の一例である、スマートフォンの外観を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用された車両の一構成例を示す図である。第１実施形態、第２実施形態およびそれらの変形例における表示装置が適用される電子機器の一例である、液晶プロジェクタの外観を示す図である。

　以下、本開示の実施形態を、図面を参照して説明する。

（第１実施形態）
　図１は、第１実施形態における表示装置の構成例を示すブロック図である。

　この表示装置１は、画像を表示するための装置であり、データ入力インターフェース１１、タイミングコントローラ１２、ディスプレイコントローラ１３、表示部１４、オシレータ１５、シリアルインターフェース１６、レジスタ１７および電子ヒューズ１８を備える。また、表示装置１は、外部の機器２とＭＩＰＩ　ＤＳＩ（Display Serial Interface）インターフェース２０’を介して接続される。

　表示部１４は、２次元アレイ状に配置された複数の画素を備える。以下、水平方向に配置された画素の集合を「行」と呼び、行に垂直な方向に配置された画素の集合を「列」と呼ぶ。

　データ入力インターフェース１１は、表示装置１の外部の機器２から、外部クロックのタイミングで、シリアル転送された画像データ等の入力を受け付ける。この画像データは、表示部１４に表示するためのデータであり、例えば複数の画像データを時系列順に含む動画データや、静止画データが入力される。表示装置１は、画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける、データ入力インターフェース１１は、シリアルの表示データをパラレルデータに変換する。

　また、データ入力インターフェース１１は、垂直同期信号および水平同期信号を生成して、パラレルデータとともに、タイミングコントローラ１２に供給する。ここで、垂直同期信号は、画像データを表示するタイミングを示す信号であり、水平同期信号は、行を表示するタイミングを示す信号である。データ入力インターフェース１１を構成するＭＩＰＩ　ＤＳＩインターフェース２０、クロック制御部２１、同期信号生成部２２、シリアルパラレル変換部２３、コマンドインターフェース２４およびラインメモリ２５については後述する。

　タイミングコントローラ１２は、ディスプレイコントローラ１３が動作するタイミングを制御する。このタイミングコントローラ１２は、パラレルデータから画素データを生成して、スタート信号とともにディスプレイコントローラ１３に供給する。以下では、水平方向のスタート信号を水平スタートパルスＨＳＴと呼び、垂直方向のスタート信号を垂直スタートパルスＶＳＴと呼ぶ。タイミングコントローラ１２を構成するクロック生成部３１、タイミング生成部３２、画像処理部３３および輝度制御部３４については後述する。

　ディスプレイコントローラ１３は、表示部１４の各ドライバ回路を制御する。ディスプレイコントローラ１３は、水平スタートパルスＨＳＴに同期して、画素データを水平ドライバ５３に供給する。この画素データは、Ｒ（red）、Ｇ（Green）およびＢ（blue）等の色ごとに、その階調を示す階調情報を含む。

　また、ディスプレイコントローラ１３は、垂直スタートパルスＶＳＴに同期して、垂直ドライバ５２を制御する。垂直ドライバ５２は、ディスプレイコントローラ１３の制御に従って、画素の行を順に駆動する。ディスプレイコントローラ１３を構成する垂直ロジック回路４１および水平ロジック回路４２については後述する。

　表示部１４は、ディスプレイコントローラ１３の制御に基づいて、垂直ドライバ５２および水平ドライバ５３を駆動させ、画素データを表示する。表示部１４を構成する画素アレイ５１、垂直ドライバ５２、水平ドライバ５３およびガンマ補正回路５４については後述する。

　オシレータ１５は、表示装置１の内部でクロックを生成する。表示装置１は、この内部生成クロックと同期して画像データの処理を行う。例えば、オシレータ１５は、リングオシレータを採用することができる。

　シリアルインターフェース１６は、レジスタ１７や各種機能ブロックとシリアル通信を行う。シリアルインターフェース１６は、例えばレジスタ１７と３線シリアル通信を行う。

　電子ヒューズ１８は、表示装置１のディスプレイ固有の特性値情報などを記憶できる電子ヒューズでＯＴＰ（One Time Programmable）を備える。

　図２は、第１実施形態におけるデータ入力インターフェースの構成例を示す図である。

　データ入力インターフェース１１は、ＭＩＰＩ　ＤＳＩ（Display Serial Interface）インターフェース２０、クロック制御部２１、同期信号生成部２２、シリアルパラレル変換部２３、コマンドインターフェース２４およびラインメモリ２５を備える。

　ＭＩＰＩ　ＤＳＩインターフェース２０は、他のＭＩＰＩ　ＤＳＩインターフェース２０’で接続された外部の機器２から、ＭＩＰＩ　ＤＳＩ通信によって、シリアル転送された画像データ及び同期信号を一定の形式の入力データフォーマットで受信する。この例では、ＭＩＰＩ　ＤＳＩ通信により通信を行う例を示しているが、他の通信方式によって、画像データ等の入力を受け付けてもよい。本実施形態おける表示装置１は、画像データ等について、表示開始位置によらず、一定の形式の入力データフォーマットで入力を受け付けることができる。クロック制御部２１は、タイミングコントローラ１２を制御して、画像データを表示する期間にわたって、後述するクロック生成部３１にクロック信号を生成させる。同期信号生成部２２は、画像データに基づいて、水平同期信号および垂直同期信号を生成する。また、シリアルパラレル変換部２３は、シリアルの画像データをパラレルデータに変換する。コマンドインターフェース２４は、例えば、シリアル通信によって、レジスタ１７からデータの入力を受け付ける。ラインメモリ２５は、データ入力インターフェース１１の出力側に備えられ、１行分の画像データの入力を受け付けて一時的に保存する。ラインメモリ２５は、メモリの例である。保存された画像データは、ラインメモリ２５の出力時に黒データが挿入され、水平方向におけるフレキシブルな表示位置が実現される。ラインメモリ２５の詳細については後述する。

　図３は、第１実施形態におけるタイミングコントローラの構成例を示す図である。

　タイミングコントローラ１２は、クロック生成部３１、タイミング生成部３２、画像処理部３３および輝度制御部３４を備える。

　クロック生成部３１は、クロック制御部２１の制御に従って、所定の周波数の水平クロック信号および垂直クロック信号を生成する。これらクロック信号の周波数は、水平同期信号より高い周波数が生成される。クロック生成部３１は、これらクロック信号をディスプレイコントローラ１３に供給する。

　タイミング生成部３２は、同期信号生成部２２から供給される垂直同期信号および水平同期信号に基づいて、垂直スタートパルスＶＳＴおよび水平スタートパルスＨＳＴを生成してディスプレイコントローラ１３に供給する。

　画像処理部３３は、ラインメモリ２５を介してシリアルパラレル変換部２３から供給されるパラレルデータに対して種々の画像処理を行う。例えば、画像処理部３３は、解像度を変換する処理や、画素毎に色情報（Ｗ等）を補間する処理等が行われる。画像処理部３３は、画像処理によって、画素毎に画素データを生成し、出力データとして出力する。

　また、本実施形態では、後述する黒データの挿入は、ラインメモリ２５の出力時に、画像処理部３３によって行われる例を用いて説明する。例えば、黒データの挿入は、データ入力インターフェース１１に黒データ挿入部の機能ブロックを設けて、この機能ブロックが実現してもよい。

　輝度制御部３４は、輝度を無段階調整するため演算や輝度変調速度をコントロールし、ガンマ補正回路５４を制御する。

　図４は、第１実施形態におけるディスプレイコントローラの構成例を示す図である。

　ディスプレイコントローラ１３は、垂直ロジック回路４１および水平ロジック回路４２を備える。

　垂直ロジック回路４１は、垂直スタートパルスＶＳＴに同期して、垂直ドライバ５２を制御する。水平ロジック回路４２は、水平スタートパルスＨＳＴに同期して、水平ドライバ５３を制御する。

　図５は、第１実施形態における表示部の構成例を示す図である。

　表示部１４は、画素アレイ５１、垂直ドライバ５２、水平ドライバ５３およびガンマ補正回路５４を備える。

　画素アレイ５１は、２次元アレイ状に配列された複数の画素を含む。表示部１４は、カラー表示が可能であり、カラー画像を形成する単位となる１つの画素は、複数の副画素から構成される。例えば、１つの画素は、赤色光を発光する副画素、緑色光を発光する副画素および青色光を発光する副画素の３つの副画素から構成される。各画素における発光が適宜制御されることにより、画素アレイ５１において所望の画像が表示される。画素の詳細な回路構成については後述する。

　１つの画素を構成する副画素の組み合わせは、３色に限定されない。例えば、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成してもよい。また、表示装置１は、副画素が存在せず、１つの画素アレイ５１が１つの画素に対応するように構成されてもよい。また、表示装置１は、カラー表示可能なものでなくてもよく、モノクロ表示を行うものであってもよい。

　画素のそれぞれは、信号線ＷＳＬと、信号線ＳＧＬとに接続される。信号線ＳＧＬのそれぞれは、水平ドライバ５３に接続され、信号線ＷＳＬのそれぞれは、垂直ドライバ５２に接続される。また、画素には、信号線ＳＧＬを介して画素信号が供給され、信号線ＷＳＬを介して選択パルスＳＥＬが供給される。この選択パルスＳＥＬは、所定の行を駆動するための信号である。

　ガンマ補正回路５４は、表示装置１の特性に合わせて、階調電圧を調整し、ガンマ補正を行う。ガンマ補正回路５４は、輝度制御部３４によって制御され、レジスタ１７に保存された輝度レベルを調整するための設定値を読出し、階調を示す階調電圧を生成する。例えば、階調を２５６段階に制御する場合、互いに異なる２５６の値の階調電圧が生成される。ガンマ補正回路５４は、それらの階調電圧を水平ドライバ５３に供給する。

　水平ドライバ５３は、選択された行内の画素ごとに、その画素データ内の階調情報に対応する階調電圧を選択し、画素信号として供給する。垂直ドライバ５２は、ディスプレイコントローラ１３の制御に従って、画素アレイ５１の行を順に駆動する。水平ドライバ５３は、ボルテージフォロワ形式や、ＲＡＭＰＤＡＣ方式等、種々の構成の水平ドライバ５３を採用することができる。

　図６は、第１実施形態における画素の構成例を示す図である。

　上述した副画素のそれぞれは、図６の画素ＰＩＸに相当する。図６は、本実施形態における画素ＰＩＸとして、有機ＥＬ表示装置１における画素ＰＩＸの回路構成の一例を示す回路図である。例えば、画素ＰＩＸの発光部は、発光素子ＥＬが用いられる。発光素子ＥＬは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。

　図６に示すように、画素ＰＩＸは、発光素子ＥＬおよび発光素子ＥＬに電流を流すことによって当該発光素子ＥＬを駆動する駆動回路によって構成される。発光素子ＥＬのカソード電極は、全ての画素ＰＩＸに対して共通に配線されたカソード電位Ｖcathのノードに接続されている。

　発光素子ＥＬを駆動する駆動回路は、トランジスタＴ１～Ｔ４、キャパシタＣ１～Ｃ２によって構成される。ここでは、トランジスタＴ１～Ｔ４については、Ｐチャネル型のトランジスタを用いる構成となっている。

　トランジスタＴ１～Ｔ４はそれぞれ、駆動トランジスタ、サンプリングトランジスタ、発光制御トランジスタおよびリセットトランジスタとも呼ばれる。また、キャパシタＣ１～Ｃ２はそれぞれ、保持容量および補助容量とも呼ばれる。

　トランジスタＴ２のゲートは信号線ＷＳＬに接続され、ソースは信号線ＳＧＬに接続され、ドレインはトランジスタＴ１のゲートおよびキャパシタＣ１に接続される。キャパシタＣ１の一端は、トランジスタＴ２のドレインおよびトランジスタＴ１のゲートに接続され、他端は、キャパシタＣ２およびトランジスタＴ３のドレイン、トランジスタＴ１のソースに接続される。トランジスタＴ３のゲートは信号線ＤＳＬに接続され、ソースは電源線ＶＣＣＰに接続され、ドレインはトランジスタＴ１のドレインに接続される。トランジスタＴ１のゲートはトランジスタＴ２のドレインおよびキャパシタＣ１の一端に接続され、ソースはトランジスタＴ３のドレイン、キャパシタＣ１の他端およびキャパシタＣ２に接続され、ドレインは発光素子ＥＬのアノードおよびトランジスタＴ４のソースに接続される。トランジスタＴ４のゲートは、信号線ＡＺＳＬに接続され、ソースはトランジスタＴ１のソースおよび発光素子ＥＬのアノードに接続され、ドレインは、電源線ＶＳＳに接続される。

　信号線ＤＳＬは、発光素子ＥＬの発光および非発光を制御する発光制御信号の入力を受け付ける信号線であり、ＡＺＳＬは、発光素子ＥＬの非発光期間に発光素子ＥＬが発光しないように制御する駆動信号の入力を受け付ける信号線である。

　トランジスタＴ１～Ｔ４は、スイッチ素子として機能するスイッチングトランジスタであることから、Ｐチャネル型のトランジスタに限定されない。例えば、トランジスタＴ１～Ｔ４は、Ｎチャネル型のトランジスタでも、Ｐチャネル型とＮチャネル型が混在した構成のものでもよい。

　上記の回路構成の画素ＰＩＸにおいて、トランジスタＴ１は、発光素子ＥＬに対して直列に接続されている。トランジスタＴ２は、水平ドライバ５３から供給される階調電圧をサンプリングすることによって、キャパシタＣ１に書き込む。トランジスタＴ３は、発光素子ＥＬの発光および非発光を制御する。トランジスタＴ４は、低電位側の電源線ＶＳＳに接続され、発光素子ＥＬのアノードの電圧を初期化する。

　キャパシタＣ１は、トランジスタＴ２によるサンプリングによって書き込まれた階調電圧を保持する。トランジスタＴ１は、キャパシタＣ１の保持電圧に応じた駆動電流を発光素子ＥＬに流すことによって発光素子ＥＬを駆動する。

　キャパシタＣ２は、階調電圧を書き込んだときに駆動トランジスタＴ１のソース電位が変動するのを抑制するとともに、駆動トランジスタＴ１のゲート、ドレイン間電圧を、駆動トランジスタＴ１の閾値電圧にする。

　以下、表示装置１は、入力データである画像データについて、ユーザが解像度を調整し、その表示位置をフレキシブルに調整する例について説明する。

　図７は、第１実施形態の表示装置における表示開始位置の指定例である。

　以下では、画素アレイ５１上の位置を説明するにあたり、Ｘ、Ｙ座標を用いて説明する。この例では、表示装置１の水平方向をＸ方向とし、垂直方向をＹ方向とする。また、画素アレイ５１の左上を原点とする。

　この図では、表示装置１はヘッドマウントディスプレイとして実装される例を取り上げて、ユーザが画像データの表示位置を指定する例について説明する。この表示装置１は、ヘッドマウントディスプレイの他、例えば、ＡＲまたはＶＲといった技術を用いるその他のウェアラブル型の電子機器、テレビジョン装置またはスマートフォンといった種々の電子機器の一部として実装される。ユーザは、ヘッドマウントディスプレイ上において、表示開始座標を指定する。図７Ａ～７Ｃの例では、表示開始座標は、画素アレイ５１の左上を（Ｘ、Ｙ）＝（０、０）の座標とし、図面右側方向を＋Ｘ方向、図面下側方向を＋Ｙ方向とした場合、表示開始位置は、（Ｘ、Ｙ）＝（Ｈ＿ＳＨＩＦＴ、Ｖ＿ＳＨＩＦＴ）として表される。Ｈ＿ＳＨＩＦＴおよびＶ＿ＳＨＩＦＴの値は、例えば、レジスタ１７に格納され、シリアルインターフェース１６を用いて通信される。この値は、レジスタ１７以外の記憶領域（不図示）に格納されてもよい。

　また、表示開始座標の指定は、例えば、ヘッドマウントディスプレイを装着したユーザが視線をずらした際等、ヘッドマウントディスプレイが、視線の位置の変化量から表示開始位置を自動で特定してもよい。

　図７Ａは、画素アレイ５１の左上をユーザが表示開始位置として指定した例を示している。また、図７Ｂは、画素アレイの中心付近をユーザが表示開始位置として指定した例を示している。また、図７Ｃは、画素アレイ５１の外部（この例では、（－Ｘ、－Ｙ）座標に対応）を表示開始位置として指定した例を示している。図７Ｂおよび７Ｃのように、表示する画像データに見切れが発生する場合、表示装置１は表示開始位置に応じて、画素アレイ５１内に表示可能な部分の画像データを表示する。もし、ユーザが表示開始位置として、画素アレイ５１の外部を指定し、画素アレイ５１上に表示可能な部分の画像データが存在しない場合、表示装置１は、画像データを表示しなくてもよい。以下、「ユーザにより指定された表示開始位置」とは、ユーザが入力用のインターフェース（不図示）を介して表示開始位置を指定した場合や、表示装置１がユーザの視線から自動で表示開始位置を特定する場合を含む。

　また、ユーザは、表示解像度についても指定してよい。ユーザが指定した表示解像度の大きさは、Ｘ方向について、Ｈ＿ＡＣＴＩＶＥとし、Ｙ方向についてＶ＿ＡＣＴＩＶＥとして説明する。

　図８は、第１実施形態の表示装置における水平系の制御に関する説明図である。

　この図では、表示装置１は、ユーザが指定した表示開始位置を起点として、画像データを表示するための水平系の制御について説明する。また、説明のため、画素アレイ５１の大きさを（Ｘ、Ｙ）＝（Ｘ＿ＭＡＸ、Ｙ＿ＭＡＸ）とし、画像データの解像度の大きさを（Ｘ、Ｙ）＝（Ｈ＿ＡＣＴＩＶＥ、Ｖ＿ＡＣＴＩＶＥ）とする。また、Ｈ＿ＡＣＴＩＶＥおよびＶ＿ＡＣＴＩＶＥは、例えば、表示装置１において、それぞれ垂直方向および水平方向のデータの有効期間を表す値としても用いられる。Ｈ＿ＡＣＴＩＶＥおよびＶ＿ＡＣＴＩＶＥは、例えば、レジスタ１７に格納される。

　表示装置１は、ＭＩＰＩ　ＤＳＩインターフェース２０において、入力クロックのタイミングで入力データである画像データを受信する。また表示装置１は、シリアルパラレル変換部２３において、シリアルデータをパラレルデータに変換する。パラレルデータに変換された画像データは、この入力クロックのタイミングでラインメモリ２５に格納される。ラインメモリ２５では、一度に１行分の画像データが格納される。

　表示装置１は、オシレータ１５でクロックを生成し、この内部生成クロックのタイミングでラインメモリ２５に格納されたデータをタイミングコントローラ１２に供給する。入力クロックは、画像データのデータ量に応じた低速なクロック周波数でよい。また、画像処理部３３が以下で説明する黒データを挿入し、出力データを生成するにあたり、画像解像度を大きくするため、内部生成クロックは、入力クロックよりも高いクロック周波数を用いる。黒データの挿入は、内部生成クロックのタイミングで行われる。この内部生成クロックは、例えば、出力データを垂直ドライバ５２および水平ドライバ５３でスキャン処理するための必要最小限のクロック周波数とすることができる。入力クロックは、第１クロックの例であり、内部生成クロックは、第２クロックの例である。第１クロックは、オシレータ１５の他、ＰＬＬ回路等、他の発振回路によって生成されてもよい。

　画像処理部３３は、ラインメモリ２５から一行分の画像データを出力するにあたり、Ｘ＝０から、Ｘ＝Ｈ＿ＳＨＩＦＴの間に、黒データを挿入する。また、画像処理部３３は、画像データの出力にあたり、Ｘ＝Ｈ＿ＳＨＩＦＴ＋Ｈ＿ＡＣＴＩＶＥから、Ｘ＝Ｈ＿ＭＡＸの間に、黒データを挿入する。また、画像処理部３３は、各行の画像データについて、同様の方法により、黒データの挿入を行う。これにより表示装置１は、各行について、画像データの表示位置以外の位置に黒データの挿入を行うことができ、水平方向における表示位置をフレキシブルに調整することができる。

　ここで、図８Ａを取り上げて水平系の制御について説明すると、表示装置１は、画像データのデータ量に応じた低速な入力クロックで外部の機器２から画像データの入力を受け付ける。また、画像処理部３３は、ラインメモリ２５の出力時に、所定の位置に黒データを挿入し、入力クロックよりも高速な内部生成クロックで画像データを出力する。図８Ａの例では、画像処理部３３は、１行分の出力データとして、Ｈ＿ＳＨＩＦＴの位置まで黒データを挿入する。また、画像処理部３３は、黒データの挿入後、画像データを有効データとして挿入する。また、画像処理部３３は、有効データの挿入後（Ｈ＿ＳＨＩＦＴ＋Ｈ＿ＡＣＴＩＶＥの位置）、Ｈ＿ＭＡＸの位置まで再び黒データを挿入する。画像処理部３３は、水平方向について、Ｖ＿ＡＣＴＩＶＥ分の行数だけこの動作を繰り返す。このように、黒データの挿入位置は、ユーザにより指定された表示開始位置に基づいて決定される。

　次に、図８Ｂを取り上げて、水平系の制御について説明する。図８Ｂでは、画像データが画素アレイ５１から見切れる位置にある場合について説明する。この図では、Ｈ＿ＳＨＦＴの位置は、図８Ａよりも＋Ｘ方向側にあるため、画像データが水平方向に収まりきらない例を示している。この場合、画像処理部３３は、図８Ａの場合と同様に、ラインメモリ２５の出力時にＨ＿ＳＨＦＴの位置まで黒データを挿入する。また、画像処理部３３は、黒データの挿入後、画像データを有効データとして挿入する。この場合、画像処理部３３は、Ｈ＿ＳＨＩＦＴの位置からＨ＿ＭＡＸの位置まで画像データを挿入する。画像処理部３３は、水平方向について、Ｖ＿ＡＣＴＩＶＥ分の行数だけこの動作を繰り返す。この黒データの挿入は、Ｈ＿ＳＨＦＴおよびＨ＿ＡＣＴＩＶＥから生成されるデータイネーブル信号に基づいて行われる。

　図９は、第１実施形態の表示装置における垂直系の制御に関する説明図である。

　図９は、表示装置１の垂直ドライバ５２の一部を示している。この図では、表示装置１は、ユーザが指定した表示開始位置に基づいて、その位置を起点として画像データを表示するための垂直系の制御について説明する。

　本実施形態における垂直ドライバ５２は、複数のフリップフロップ４５がカスケード接続されたシフトレジスタ４３を含むシフトレジスタ方式であり、先頭のフリップフロップ４５の入力側に、複数のフリップフロップに対して垂直スタートパルスを供給する１つまたは複数のセレクタ４４を含んでいる。本実施形態では、垂直ドライバ５２は、４つのフリップフロップ４５が１つのセレクタ４４を共有する構成となっている。また、フリップフロップ４５は、垂直方向における画素数分だけ含まれており、例えば、画素アレイ５１が、垂直方向に１００画素含む場合、フリップフロップ４５も同じ数だけ含まれる。

　本実施形態における垂直ドライバ５２は、垂直スタートパルスＶＳＴを垂直クロック信号に同期してシフト動作を行う。この際、垂直ドライバ５２は、垂直スタートパルスＶＳＴの転送を出力データに対して相対的に早めてスキャン動作を行う空転送を行う。また、空転送によって、垂直方向における表示開始位置を決定することを垂直方向における部分スキャンと呼ぶ。空転送は、Ｙ＝０～Ｖ＿ＳＨＩＦＴまでの行について行われる。垂直スタートパルスＶＳＴが出力データよりも早められた行については、空転送が行われるため、フリップフロップ４５からの出力である選択パルスＳＥＬが選択スイッチ４６を介して画素アレイ５１に供給されず、出力データが画素アレイ５１に表示されない。そのため、これらの行については、黒領域となる。

　一方、垂直スタートパルスＶＳＴは、順次、シフト動作によって各フリップフロップ４５に転送される。表示装置１は、垂直ドライバ５２において出力データと、垂直スタートパルスＶＳＴとのタイミングが一致した行から、出力データの出力を開始する。水平ドライバ５３が、選択された行内の画素ＰＩＸごとに、階調情報に対応する階調電圧を選択し、画素信号として画素アレイ５１に供給することで、表示装置１は、出力データを画素アレイ５１に表示する。このように、垂直ドライバ５２は垂直方向における表示位置を決定する。

　これにより、垂直ドライバ５２は、垂直ロジック回路４１の制御によって、垂直スタートパルスＶＳＴが画像データに対して早められた行（Ｖ＿ＳＨＩＦＴの位置）まで、出力データの表示位置をずらすことができ、垂直方向における表示位置をフレキシブルに調整することができる。

　図９では、垂直ドライバ５２は、ブランキング期間を考慮し、全てのフリップ４５にセレクタ４４を接続するのではなく、４つのフリップフロップ４５が１つのセレクタ４４を共有する構成となっている。以下では、１つまたは複数のフリップフロップ４５がカスケード接続され、先頭のフリップフロップ４５にセレクタ４４が接続され、１つまたは複数のフリップフロップ４５がセレクタ４４を共有し、１つまたは複数のフリップフロップ４５のそれぞれに選択スイッチ４６が接続される構成をシフトレジスタの群と呼ぶ。本実施形態では、垂直ドライバ５２は、第ｎ群のシフトレジスタ（ｎは自然数）を含み、表示位置の調整は、群のシフトレジスタごとに行われる。図９では、上から順に、第１群のシフトレジスタの全体および第２群のシフトレジスタの一部を示している。

　図９では、垂直ドライバ５２は、垂直ロジック回路４１より、Ｖ＿ＳＨＩＦＴ[ｉ:ｊ]信号（ｉおよびｊは自然数）の入力を受け付ける。Ｖ＿ＳＨＩＦＴ[ｉ:ｊ]信号は垂直方向の表示位置を決定する信号である。例えば、２進数の１１ビットから構成されるＶ＿ＳＨＩＦＴ[ｉ:ｊ]信号の場合、上位９ビットで垂直スタートパルスＶＳＴのセレクタ４４の入力位置を決定し、下位２ビットで群内の選択スイッチ４６のオンオフを開始する位置を決定する。

　ある群のセレクタ４４に入力された垂直スタートパルスＶＳＴは、シフト動作によって、順次、それ以降のフリップフロップ４５に転送される。このように、ユーザにより指定された表示開始位置に基づいて、垂直スタートパルスが入力されるセレクタ４４が決定され、また、画素アレイ５１に選択パルスの供給を開始するその群内のシフトレジスタ４３が決定される。

　図９の例では、垂直ドライバ５２は、垂直ロジック回路４１より、１１ビットの２進数によるＶ＿ＳＨＩＦＴ［ｉ:ｊ］信号の入力を受け付けて、Ｖ＿ＳＨＩＦＴ［１０:２］（上位９ビット分に該当）によって垂直スタートパルスＶＳＴを入力する群のシフトレジスタ４３を決定する。また、垂直ドライバ５２は、Ｖ＿ＳＨＩＦＴ［１:０］（下位２ビット分に該当）によって、群内の選択スイッチ４６のオンオフを開始する位置を決定する。例えば、Ｖ＿ＳＨＩＦＴ[ｉ:ｊ]信号が“０００＿００００＿００１０“のように表される場合、Ｖ＿ＳＨＩＦＴ［１０:２］は、”０００＿００００＿００“が該当し、Ｖ＿ＳＨＩＦＴ［２:０］は、”１０“が該当する。この例では、”０００＿００００＿００“は、垂直ドライバ５２の最上位の群のシフトレジスタ４３を表し、”１０“は、その群内における上から３番目スイッチを表している。この場合、垂直ドライバ５２は、行方向において上から１行目（ｏｕｔ［０］）および２行目（ｏｕｔ［１］）について空転送を行い、上から３行目（ｏｕｔ［３］）から出力データの出力を開始することを決定する。このように、垂直方向の表示位置は、ユーザにより指定された表示開始位置に基づいて決定される。

　１つの群に含まれるフリップフロップ４５は、４つに限定されない。例えば、1つの群のシフトレジスタ４３は、２つまたは８つといった数のフリップフロップ４５を含んでいてもよく、任意の数のフリップフロップ４５を１つの群に含めることができる。

　表示装置１は、ラインメモリ２５を備える代わりに、一画面分の画像データを格納するフレームメモリを備えていてもよい。表示装置１は、ラインメモリ２５の代わりにフレームメモリ等を備えることで、外部の機器２から一度に画像データの入力を受け付けて、その後の処理を行うことができる。フレームメモリの出力の際に、画像処理部３３は、画像データに対して黒データを挿入することで、垂直方向における部分スキャン処理を不要とすることができる。フレームメモリを備えた表示装置１は、回路規模が大きくなるが、入力データフォーマットの自由度を向上させることができ、また外部の機器２から画像データの入力を受け付ける際の消費電力を抑えることができる。その他、表示装置１は、ラインメモリ２５を備える代わりに、数行分の画像データを格納するパーシャルフレームメモリを備えてもよい。

　図１０は、第１実施形態における画素の有効領域と黒領域におけるタイミングチャートの例である。

　図１０Ａは、有効領域を表示する画素ＰＩＸのタイミングチャートの例である。具体的には、図１０Ａは、信号線ＷＳＬの電位、信号線ＤＳＬの電位、信号線ＡＺＳＬの電位の変化を表したタイミングチャートである。有効領域とは、有効データを出力する領域である。

　なお、トランジスタＴ１～Ｔ４はＰチャネル型であるため、信号線ＷＳＬ、信号線ＤＳＬおよび信号線ＡＺＳＬが低電位の状態で、これらのトランジスタがオン状態、すなわち導通状態となり、信号線ＷＳＬ、信号線ＤＳＬおよび信号線ＡＺＳＬが高電位の状態で、これらのトランジスタがオフ状態、すなわち非導通状態となる。

　図１０Ａの構成により、画素ＰＩＸは、発光期間の前に、信号線ＡＺＳＬをオン状態とすることにより、トランジスタＴ４をオン状態として、発光素子ＥＬのアノードの電圧を初期化する。発光素子ＥＬのアノードの電圧を初期化した後、画素ＰＩＸは、トランジスタＴ４をオフ状態とする。発光期間において、画素ＰＩＸは、トランジスタＴ２がオン状態（信号線ＷＳＬがオン状態）となることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ２の両端側の電圧が設定される。トランジスタＴ３は、信号線ＤＳＬがオン状態となったときにオン状態となる。トランジスタＴ１は、トランジスタＴ３がオン状態である期間において、キャパシタＣ２の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＴ１から供給された電流に基づいて発光する。

　次に、消灯期間では、画素ＰＩＸは、信号線ＤＳＬをオフ状態とし、信号線ＡＺＳＬをオン状態として、発光素子ＥＬへの電流を遮断し、発光素子ＥＬのアノードの電圧を初期化する。

　図１０Ｂは、黒領域を表示する画素ＰＩＸのタイミングチャートの例である。図１０Ｂは図１０Ａと同様に、信号線ＷＳＬの電位、信号線ＤＳＬの電位、信号線ＡＺＳＬの電位の変化を表したタイミングチャートである。

　黒領域では、電位状態は、信号線ＷＳＬをオフ状態とし、信号線ＤＳＬをオフ状態とし、信号線ＡＺＳＬをオン状態とした固定処理（つまり、図１０Ａの消光期間と同様の処理）となる。そのため、表示装置１は、垂直ロジック回路４１によるスキャン処理が不要となり、画素ＰＩＸへ入力する信号フォーマットが特定の形式に限られないため自由度が増し、さらに低速化が実現できる。

　図１１は、第１実施形態における画素の変形例１である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１１の画素ＰＩＸを採用することができる。図１１では、画素ＰＩＸは、キャパシタＣ０１と、トランジスタＭＮ０２～ＭＮ０３と、発光素子ＥＬとを有している。トランジスタＭＮ０２～ＭＮ０３は、Ｎ型のＭＯＳＦＥＴである。トランジスタＭＮ０２のゲートは信号線ＷＳＬに接続され、ドレインは信号線ＳＧＬに接続され、ソースはトランジスタＭＮ０３のゲートおよびキャパシタＣ０１に接続される。キャパシタＣ０１の一端はトランジスタＭＮ０２のソースおよびトランジスタＭＮ０３のゲートに接続され、他端はトランジスタＭＮ０３のソースおよび発光素子ＥＬのアノードに接続される。トランジスタＭＮ０３のゲートはトランジスタＭＮ０２のソースおよびキャパシタＣ０１の一端に接続され、ドレインは電源線ＶＣＣＰに接続され、ソースはキャパシタＣ０１の他端および発光素子ＥＬのアノードに接続される。発光素子ＥＬは例えば有機ＥＬ素子であり、アノードはトランジスタＭＮ０３のソースおよびキャパシタＣ０１の他端に接続され、カソードは電源線Ｖcathに接続される。電源線ＶＣＣＰの電圧は、第１電圧と、第１電圧よりも低い第２電圧と、に適宜切り替わる。

　この構成により、画素ＰＩＸでは、トランジスタＭＮ０２がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ０１の両端間の電圧が設定される。電源線ＶＣＣＰの電圧が第１電圧である期間に、トランジスタＭＮ０３は、キャパシタＣ０１の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＮ０３から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。なお、電源線ＶＣＣＰの電圧が第２電圧である期間には、発光素子ＥＬは消光する。

　図１２は、第１実施形態における画素の変形例２である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１２の画素ＰＩＸを採用することができる。図１２では、画素ＰＩＸは、キャパシタＣ１１と、Ｃ１２と、トランジスタＭＰ１２～ＭＰ１５と、発光素子ＥＬとを有している。トランジスタＭＰ１２～ＭＰ１５はＰ型のＭＯＳＦＥＴである。トランジスタＭＰ１２のゲートは信号線ＷＳＬに接続され、ソースは信号線ＳＧＬに接続され、ドレインはトランジスタＭＰ１４のゲートおよびキャパシタＣ１２に接続される。キャパシタＣ１１の一端は電源線ＶＣＣＰに接続され、他端はキャパシタＣ１２、トランジスタＭＰ１３のドレイン、およびトランジスタＭＰ１４のソースに接続される。キャパシタＣ１２の一端はキャパシタＣ１１の他端、トランジスタＭＰ１３のドレイン、およびトランジスタＭＰ１４のソースに接続され、他端はトランジスタＭＰ１２のドレインおよびトランジスタＭＰ１４のゲートに接続される。トランジスタＭＰ１３のゲートは信号線ＤＳＬに接続され、ソースは電源線ＶＣＣＰに接続され、ドレインはトランジスタＭＰ１４のソース、キャパシタＣ１１の他端、およびキャパシタＣ１２の一端に接続される。トランジスタＭＰ１４のゲートはトランジスタＭＰ１２のドレインおよびキャパシタＣ１２の他端に接続され、ソースはトランジスタＭＰ１３のドレイン、キャパシタＣ１１の他端、およびキャパシタＣ１２の一端に接続され、ドレインは発光素子ＥＬのアノードおよびトランジスタＭＰ１５のソースに接続される。トランジスタＭＰ１５のゲートは信号線ＡＺＳＬに接続され、ソースはトランジスタＭＰ１４のドレインおよび発光素子ＥＬのアノードに接続され、ドレインは電源線ＶＳＳに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＰ１２がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ１２の両端間の電圧が設定される。トランジスタＭＰ１３は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＰ１４は、トランジスタＭＰ１３がオン状態である期間において、キャパシタＣ１２の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ１４から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＰ１５は、信号線ＡＺＳＬの信号に基づいてオンオフする。トランジスタＭＰ１５がオン状態である期間において、発光素子ＥＬのアノードの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。

　図１３は、第１実施形態における画素の変形例３である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１３の画素ＰＩＸを採用することができる。この画素ＰＩＸは、キャパシタＣ２１と、トランジスタＭＮ２２～ＭＮ２５と、発光素子ＥＬとを有している。トランジスタＭＮ２２～ＭＮ２５はＮ型のＭＯＳＦＥＴである。トランジスタＭＮ２２のゲートは信号線ＷＳＬに接続され、ドレインは信号線ＳＧＬに接続され、ソースはトランジスタＭＮ２４のゲートおよびキャパシタＣ２１に接続される。キャパシタＣ２１の一端はトランジスタＭＮ２２のソースおよびトランジスタＭＮ２４のゲートに接続され、他端はトランジスタＭＮ２４のソース、トランジスタＭＮ２５のドレイン、および発光素子ＥＬのアノードに接続される。トランジスタＭＮ２３のゲートは信号線ＤＳＬに接続され、ドレインは電源線ＶＣＣＰに接続され、ソースはトランジスタＭＮ２４のドレインに接続される。トランジスタＭＮ２４のゲートはトランジスタＭＮ２２のソースおよびキャパシタＣ２１の一端に接続され、ドレインはトランジスタＭＮ２３のソースに接続され、ソースはキャパシタＣ２１の他端、トランジスタＭＮ２５のドレイン、および発光素子ＥＬのアノードに接続される。トランジスタＭＮ２５のゲートは信号線ＡＺＳＬに接続され、ドレインはトランジスタＭＮ２４のソース、キャパシタＣ２１の他端、および発光素子ＥＬのアノードに接続され、ソースは電源線ＶＳＳに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＮ２２がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ２１の両端間の電圧が設定される。トランジスタＭＮ２３は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＮ２４は、トランジスタＭＮ２３がオン状態である期間において、キャパシタＣ２１の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＮ２４から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＮ２５は、信号線ＡＺＳＬの信号に基づいてオンオフする。トランジスタＭＮ２５がオン状態である期間において、発光素子ＥＬのアノードの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。

　図１４は、第１実施形態における画素の変形例４である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１４の画素ＰＩＸを採用することができる。この画素ＰＩＸは、キャパシタＣ３１と、トランジスタＭＰ３２～ＭＰ３６と、発光素子ＥＬとを有している。トランジスタＭＰ３２～ＭＰ３６はＰ型のＭＯＳＦＥＴである。トランジスタＭＰ３２のゲートは信号線ＷＳＬに接続され、ソースは信号線ＳＧＬに接続され、ドレインはトランジスタＭＰ３３のゲート、トランジスタＭＰ３４のドレイン、およびキャパシタＣ３１に接続される。キャパシタＣ３１の一端は電源線ＶＣＣＰに接続され、他端はトランジスタＭＰ３２のドレイン、トランジスタＭＰ３３のゲート、およびトランジスタＭＰ３４のドレインに接続される。トランジスタＭＰ３４のゲートは信号線ＡＺＳＬ１に接続され、ソースはトランジスタＭＰ３３のドレインおよびトランジスタＭＰ３５のソースに接続され、ドレインはトランジスタＭＰ３２のドレイン、トランジスタＭＰ３３のゲート、およびキャパシタＣ３１の他端に接続される。トランジスタＭＰ３５のゲートは信号線ＤＳＬに接続され、ソースはトランジスタＭＰ３３のドレインおよびトランジスタＭＰ３４のソースに接続され、ドレインはトランジスタＭＰ３６のソースおよび発光素子ＥＬのアノードに接続される。トランジスタＭＰ３６のゲートは信号線ＡＺＳＬ２に接続され、ソースはトランジスタＭＰ３５のドレインおよび発光素子ＥＬのアノードに接続され、ドレインは電源線ＶＳＳに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＰ３２がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ３１の両端間の電圧が設定される。トランジスタＭＰ３５は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＰ３３は、トランジスタＭＰ３５がオン状態である期間において、キャパシタＣ３１の両端間の電圧に応じた電流を、発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ３３から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＰ３４は、信号線ＡＺＳＬ１の信号に基づいてオンオフする。トランジスタＭＰ３４がオン状態である期間において、トランジスタＭＰ３３のドレインおよびゲートが互いに接続される。トランジスタＭＰ３６は、信号線ＡＺＳＬ２の信号に基づいてオンオフする。トランジスタＭＰ３６がオン状態になる期間において、発光素子ＥＬのアノードの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。

　図１５は、第１実施形態における画素の変形例５である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１５の画素ＰＩＸを採用することができる。キャパシタＣ４８の一端は信号線ＳＧＬ１に接続され、他端は電源線ＶＳＳに接続される。キャパシタＣ４９の一端は信号線ＳＧＬ１に接続され、他端は信号線ＳＧＬ２に接続される。トランジスタＭＰ４９はＰ型のＭＯＳＦＥＴであり、ゲートは信号線ＷＳＬ２に接続され、ソースは信号線ＳＧＬ１に接続され、ドレインは信号線ＳＧＬ２に接続される。

　画素ＰＩＸは、キャパシタＣ４１と、トランジスタＭＰ４２～ＭＰ４６と、発光素子ＥＬとを有している。トランジスタＭＰ４２～ＭＰ４６は、Ｐ型のＭＯＳＦＥＴである。トランジスタＭＰ４２のゲートは信号線ＷＳＬ１に接続され、ソースは信号線ＳＧＬ２に接続され、ドレインはトランジスタＭＰ４３のゲートおよびキャパシタＣ４１に接続される。キャパシタ４１の一端は電源線ＶＣＣＰに接続され、他端はトランジスタＭＰ４２のドレインおよびトランジスタＭＰ４３のゲートに接続される。トランジスタＭＰ４３のゲートはトランジスタＭＰ４２のドレインおよびキャパシタＣ４１の他端に接続され、ソースは電源線ＶＣＣＰに接続され、ドレインはトランジスタＭＰ４４、ＭＰ４５のソースに接続される。トランジスタＭＰ４４のゲートは信号線ＡＺＳＬ１に接続され、ソースはトランジスタＭＰ４３のドレインおよびトランジスタＭＰ４５のソースに接続され、ドレインは信号線ＳＧＬ２に接続される。トランジスタＭＰ４５のゲートは信号線ＤＳＬに接続され、ソースはトランジスタＭＰ４３のドレインおよびトランジスタＭＰ４４のソースに接続され、ドレインはトランジスタＭＰ４６のソースおよび発光素子ＥＬのアノードに接続される。トランジスタＭＰ４６のゲートは信号線ＡＺＳＬ２に接続され、ソースはトランジスタＭＰ４５のドレインおよび発光素子ＥＬのアノードに接続され、ドレインは電源線ＶＳＳに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＰ４２がオン状態になることにより、信号線ＳＧＬ１からキャパシタＣ４９を介して供給された画素信号に基づいてキャパシタＣ４１の両端間の電圧が設定される。トランジスタＭＰ４５は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＰ４３は、トランジスタＭＰ４５がオン状態である期間において、キャパシタＣ４１の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ４３から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＰ４４は、信号線ＡＺＳＬ１の信号に基づいてオンオフする。トランジスタＭＰ４４がオン状態である期間において、トランジスタＭＰ４３のドレインおよび信号線ＳＧＬ２が互いに接続される。トランジスタＭＰ４６は、信号線ＡＺＳＬ２の信号に基づいてオンオフする。トランジスタＭＰ４６がオン状態になる期間において、発光素子ＥＬのアノードの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。

　図１６は、第１実施形態における画素の変形例６である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１６の画素ＰＩＸを採用することができる。複数の画素ＰＩＸは、表示領域１００にマトリクス状に設けられ、表示領域１００は、第１の制御部４０と第２の制御部７０の間に設けられる。

　第１の制御部４０は、トランスミッションゲートＴＧ４５、ＴＧ４６と、トランジスタＭＰ５６、ＭＰ５７と、キャパシタＣ６１とを有している。トランジスタＭＰ５６、ＭＰ５７は、Ｐ型のＭＯＳＦＥＴである。トランスミッションゲートＴＧ４５の入力端には画素信号が供給され、トランスミッションゲートＴＧ４５の出力端は信号線１４ａの一端に接続される。トランスミッションゲートＴＧ４６の入力端は信号線１４ｂに接続され、トランスミッションゲートＴＧ４６の出力端は電源線Ｖｏｒｓｔに接続される。キャパシタＣ６１の一端は信号線１４ａに接続され、他端は電源線ＶＳＳ１に接続される。トランジスタＭＰ５６のゲートは信号線ＩＮＩＬに接続され、ソースは電源線Ｖｉｎｉに接続され、ドレインは信号線１４ｂに接続される。トランジスタＭＰ５７のゲートは信号線ＥＬＬに接続され、ソースは電源線Ｖｅｌに接続され、ドレインは信号線１４ｂに接続される。

　第２の制御部７０は、トランスミッションゲートＴＧ７２と、トランジスタＭＰ７３と、キャパシタＣ８２とを有している。トランジスタＭＰ７３は、Ｐ型のＭＯＳＦＥＴである。トランスミッションゲートＴＧ７２の入力端は信号線１４ａの他端に接続され、出力端はトランジスタＭＰ７３のドレインおよびキャパシタＣ８２の一端に接続される。トランジスタＭＰ７３のゲートは信号線ＲＥＦＬに接続され、ソースは電源線Ｖｒｅｆに接続され、ドレインはトランスミッションゲートＴＧ７２の出力端およびキャパシタＣ８２の一端に接続される。キャパシタＣ８２の一端はトランスミッションゲートＴＧ７２の出力端およびトランジスタＭＰ７３のドレインに接続され、他端は信号線１４ｂの一端に接続される。

　画素ＰＩＸは、キャパシタＣ１３２と、トランジスタＭＰ１２１～ＭＰ１２５と、発光素子ＥＬとを有している。トランジスタＭＰ１２１～ＭＰ１２５は、Ｐ型のＭＯＳＦＥＴである。トランジスタＭＰ１２２のゲートは信号線ＷＳＬに接続され、ソースは信号線１４ｂに接続され、ドレインはトランジスタＭＰ１２１のゲートおよびキャパシタＣ１３２に接続される。キャパシタＣ１３２の一端は電源線Ｖｅｌに接続され、他端はトランジスタＭＰ１２２のドレインおよびトランジスタＭＰ１２１のゲートに接続される。トランジスタＭＰ１２１のゲートはトランジスタＭＰ１２２のドレインおよびキャパシタＣ１３２の他端に接続され、ソースは電源線Ｖｅｌに接続され、ドレインはトランジスタＭＰ１２３、ＭＰ１２４のソースに接続される。トランジスタＭＰ１２３のゲートは信号線ＡＺＳＬに接続され、ソースはトランジスタＭＰ１２１のドレインおよびトランジスタＭＰ１２４のソースに接続され、ドレインは信号線１４ｂに接続される。トランジスタＭＰ１２４のゲートは信号線ＤＳＬに接続され、ソースはトランジスタＭＰ１２１のドレインおよびトランジスタＭＰ１２３のソースに接続され、ドレインはトランジスタＭＰ１２５のドレインおよび発光素子１３０のアノードに接続される。トランジスタＭＰ１２５のゲートは信号線ＡＺＳＬに接続され、ソースは電源線Ｖｏｒｓｔに接続され、ドレインはトランジスタＭＰ１２４のドレインおよび発光素子１３０のアノードに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＰ１２２がオン状態になることにより、トランスミッションゲートＴＧ４５、信号線１４ａ、トランスミッションゲートＴＧ７２、キャパシタＣ８２および信号線１４ｂを介して供給された画素信号に基づいてキャパシタＣ１３２の両端間の電圧が設定される。トランジスタＭＰ１２４は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＰ１２１は、トランジスタＭＰ１２４がオン状態である期間において、キャパシタＣ１３２の両端間の電圧に応じた電流を発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ１２１から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＰ１２３，ＭＰ１２５は、信号線ＡＺＳＬの信号に基づいてオンオフする。トランジスタＭＰ１２３がオン状態である期間において、トランジスタＭＰ１２１のドレインおよびトランジスタＭＰ１２４のソースが信号線１４ｂに接続される。トランジスタＭＰ１２５がオン状態になる期間において、発光素子ＥＬのアノードの電圧は電源線Ｖｏｒｓｔの電圧に設定されることにより初期化される。また、トランジスタＭＰ５６は、信号線ＩＮＩＬの信号に基づいてオンオフし、トランジスタＭＰ５７は、信号線ＥＬＬの信号に基づいてオンオフし、トランジスタＭＰ７３は、信号線ＲＥＦＬの信号に基づいてオンオフする。トランジスタＭＰ５６がオン状態になると、信号線１４ｂは電源線Ｖｉｎｉの電圧に設定され、トランジスタＭＰ５７がオン状態になると、信号線１４ｂは電源線Ｖｅｌの電圧に設定される。トランジスタＭＰ７３がオン状態になると、キャパシタＣ８２の一端は電源線Ｖｒｅｆの電圧に設定されることにより初期化される。

　図１７は、第１実施形態における画素の変形例７である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１７の画素ＰＩＸを採用することができる。この画素ＰＩＸは、キャパシタＣ５１と、トランジスタＭＰ５２～ＭＰ６０と、発光素子ＥＬとを有している。トランジスタＭＰ５２～ＭＰ６０はＰ型のＭＯＳＦＥＴである。トランジスタＭＰ５２のゲートは信号線ＷＳＬに接続され、ソースは信号線ＳＧＬに接続され、ドレインはトランジスタＭＰ５３のドレインおよびトランジスタＭＰ５４のソースに接続される。トランジスタＭＰ５３のゲートは信号線ＤＳＬに接続され、ソースは電源線ＶＣＣＰに接続され、ドレインはトランジスタＭＰ５２のドレインおよびトランジスタＭＰ５４のソースに接続される。トランジスタＭＰ５４のゲートはトランジスタＭＰ５５のソース、トランジスタＭＰ５７のドレイン、およびキャパシタＣ５１に接続され、ソースはトランジスタＭＰ５２，ＭＰ５３のドレインに接続され、ドレインはトランジスタＭＰ５８，ＭＰ５９のソースに接続される。キャパシタＣ５１の一端は電源線ＶＣＣＰに接続され、他端はトランジスタＭＰ５４のゲート、トランジスタＭＰ５５のソース、およびトランジスタＭＰ５７のドレインに接続される。キャパシタＣ５１は、互いに並列に接続された２つのキャパシタを含んでいてもよい。トランジスタＭＰ５５のゲートは信号線ＡＺＳＬ１に接続され、ソースはトランジスタＭＰ５４のゲート、トランジスタＭＰ５７のドレイン、およびキャパシタＣ５１の他端に接続され、ドレインはトランジスタＭＰ５６のソースに接続される。トランジスタＭＰ５６のゲートは信号線ＡＺＳＬ１に接続され、ソースはトランジスタＭＰ５５のドレインに接続され、ドレインは電源線ＶＳＳに接続される。トランジスタＭＰ５７のゲートは信号線ＷＳＬに接続され、ドレインはトランジスタＭＰ５４のゲート、トランジスタＭＰ５５のソース、およびキャパシタＣ５１の他端に接続され、ソースはトランジスタＭＰ５８のドレインに接続される。トランジスタＭＰ５８のゲートは信号線ＷＳＬに接続され、ドレインはトランジスタＭＰ５７のソースに接続され、ソースはトランジスタＭＰ５４のドレインおよびトランジスタＭＰ５９のソースに接続される。トランジスタ５９のゲートは信号線ＤＳＬに接続され、ソースはトランジスタＭＰ５４のドレインおよびトランジスタＭＰ５８のソースに接続され、ドレインはトランジスタＭＰ６０のソースおよび発光素子ＥＬのアノードに接続される。トランジスタＭＰ６０のゲートは信号線ＡＺＳＬ２に接続され、ソースはトランジスタＭＰ５９のドレインおよび発光素子ＥＬのアノードに接続され、ドレインは電源線ＶＳＳに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＰ５２，ＭＰ５４，ＭＰ５８，ＭＰ５７がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ５１の両端間の電圧が設定される。トランジスタＭＰ５３，ＭＰ５９は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＰ５４は、トランジスタＭＰ５３，ＭＰ５９がオン状態である期間において、キャパシタＣ５１の両端間の電圧に応じた電流を、発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ５４から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＰ５５，ＭＰ５６は、信号線ＡＺＳＬ１の信号に基づいてオンオフする。トランジスタＭＰ５５，ＭＰ５６がオン状態である期間において、トランジスタＭＰ５４のゲートの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。トランジスタＭＰ６０は、信号線ＡＺＳＬ２の信号に基づいてオンオフする。トランジスタＭＰ６０がオン状態である期間において、発光素子ＥＬのアノードの電圧は電源線ＶＳＳの電圧に設定されることにより初期化される。

　図１８は、第１実施形態における画素の変形例８である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１８の画素ＰＩＸを採用することができる。信号線ＷＳＮＬの信号および信号線ＷＳＰＬの信号は、互いに反転した信号である。

　画素ＰＩＸは、キャパシタＣ６１，Ｃ６２と、トランジスタＭＮ６３，ＭＰ６４，ＭＮ６５～ＭＮ６７と、発光素子ＥＬとを有している。トランジスタＭＮ６３，ＭＮ６５～ＭＮ６７はＮ型のＭＯＳＦＥＴであり、トランジスタＭＰ６４はＰ型のＭＯＳＦＥＴである。トランジスタＭＮ６３のゲートは信号線ＷＳＮＬに接続され、ドレインは信号線ＳＧＬおよびトランジスタＭＰ６４のソースに接続され、ソースはトランジスタＭＰ６４のドレイン、キャパシタＣ６１，Ｃ６２、およびトランジスタＭＮ６５のゲートに接続される。トランジスタＭＰ６４のゲートは信号線ＷＳＰＬに接続され、ソースは信号線ＳＧＬおよびトランジスタＭＮ６３のドレインに接続され、ドレインはトランジスタＭＮ６３のソース、キャパシタＣ６１，Ｃ６２、およびトランジスタＭＮ６５のゲートに接続される。キャパシタＣ６１は、例えばＭＯＭ（Metal Oxide Metal）キャパシタを用いて構成され、一端はトランジスタＭＮ６３のソース、トランジスタＭＰ６４のドレイン、キャパシタＣ６２、およびトランジスタＭＮ６５のゲートに接続され、他端は電源線ＶＳＳ２に接続される。なお、キャパシタＣ６１は、例えばＭＯＳキャパシタやＭＩＭ（Metal Insulator Metal）キャパシタを用いて構成されてもよい。キャパシタＣ６２は、例えばＭＯＳキャパシタを用いて構成され、一端はトランジスタＭＮ６３のソース、トランジスタＭＰ６４のドレイン、キャパシタＣ６１の一端、およびトランジスタＭＮ６５のゲートに接続され、他端は電源線ＶＳＳ２に接続される。なお、キャパシタＣ６２は、例えば、ＭＯＭキャパシタやＭＩＭキャパシタを用いて構成されてもよい。また、キャパシタＣ６２の他端は、電源線ＶＳＳ３（図示省略）に接続されてもよい。トランジスタＭＮ６５のゲートはトランジスタＭＮ６３のソース、トランジスタＭＰ６４のドレイン、およびキャパシタＣ６１，Ｃ６２の一端に接続され、ドレインは電源線ＶＣＣＰに接続され、ソースはトランジスタＭＮ６６，ＭＮ６７のドレインに接続される。トランジスタＭＮ６６のゲートは信号線ＡＺＬに接続され、ドレインはトランジスタＭＮ６５のソースおよびトランジスタＭＮ６７のドレインに接続され、ソースは電源線ＶＳＳ１に接続される。トランジスタＭＮ６７のゲートは信号線ＤＳＬに接続され、ドレインはトランジスタＭＮ６５のソースおよびトランジスタＭＮ６６のドレインに接続され、ソースは発光素子ＥＬのアノードに接続される。

　この構成により、画素ＰＩＸでは、トランジスタＭＮ６３，ＭＰ６４のうちの少なくとも一方がオン状態になることにより、信号線ＳＧＬから供給された画素信号に基づいてキャパシタＣ６１，Ｃ６２の両端間の電圧が設定される。トランジスタＭＮ６７は、信号線ＤＳＬの信号に基づいてオンオフする。トランジスタＭＮ６５は、トランジスタＭＮ６７がオン状態である期間において、キャパシタＣ６１，Ｃ６２の両端間の電圧に応じた電流を、発光素子ＥＬに流す。発光素子ＥＬは、トランジスタＭＰ６５から供給された電流に基づいて発光する。このようにして、画素ＰＩＸは、画素信号に応じた輝度で発光する。トランジスタＭＮ６６は、信号線ＡＺＬの信号に基づいてオンオフしてもよい。また、トランジスタＭＮ６６は、信号線ＡＺＬの信号に応じた抵抗値を有する抵抗素子として機能してもよい。この場合、トランジスタＭＮ６５およびトランジスタＭＮ６６はいわゆるソースフォロワ回路を構成する。

　図１９は、第１実施形態における画素の変形例９である。

　表示装置１は、図６で説明した画素ＰＩＸの他、図１９の画素ＰＩＸを採用することができる。図１９は、液晶表示装置における画素ＰＩＸの構成を表したものである。なお、図１９では、４つの画素ＰＩＸに対応する領域について示している。このように、画素ＰＩＸは、液晶素子ＬＣと、保持容量Ｃｐと、ＦＥＴ１１０とを含むものである。各画素ＰＩＸには、走査線ＧＬと信号線ＤＬとが接続されている。走査線ＧＬは、ＦＥＴ１１０の例えばゲートに接続されており、図示しない走査線駆動回路から、所定のタイミングでＦＥＴ１１０へ走査信号を供給するための配線である。信号線ＤＬは、外部から入力された映像信号に基づく信号を、信号線駆動回路から各画素Ｐへ供給するための配線である。なお、走査線駆動回路および信号線駆動回路は、有効画素領域Ａの周辺領域に形成されるか、または接続されている。この画素は、駆動基板１０に複数層にわたって形成されている。

　図２０は、第１実施形態の表示装置の変形例における垂直系の制御に関する説明図である。

　本変形例では、垂直ドライバ５２の構成は、シフトレジスタ方式ではなく、アドレスデコード方式である。図９に示した構成以外は、第１実施形態と同様であるため、説明を省略する。垂直ドライバ５２は、１または複数のアドレスデコーダ４７を含み、垂直ロジック回路４１から垂直方向の表示開始位置を示す信号（アドレス信号）を入力として受け付ける。また、アドレスデコーダ４７は、垂直方向における画素数分だけ備えられ、例えば、画素アレイ５１が、垂直方向に１００画素含む場合、アドレスデコーダ４７も同じ数だけ含まれる。垂直ドライバ５２は、アドレス信号から対象となるアドレスデコーダ４７を選択し、出力データの垂直方向における表示位置を決定する。

　例えば、垂直ロジック回路４１は、ユーザが指定した垂直方向の表示開始位置に関する信号をデコードし、デコード値を含むアドレス信号を生成する。垂直ロジック回路４１は、デコード値から、特定の行を選択し、選択パルスＳＥＬを出力する。水平ドライバ５３は、選択パルスＳＥＬの出力に基づいて、その行における出力データを出力する。垂直ロジック回路４１は、アドレスデコード方式を用いることで、シフトレジスタ方式と比較して、垂直ドライバ５２の制御を容易化することができる。

　図２０の例では、垂直ドライバ５２は、垂直ロジック回路４１からデコード信号に含まれるデコード値として、“２３４”という値の入力を受け付ける例である。この値は、行方向において上から３番目の行を表しており、垂直ドライバ５２がその行のアドレスデコーダ４７からから選択パルスＳＥＬを出力する。水平ドライバ５３は、選択パルスＳＥＬに基づいて、水平方向における出力データを出力する。一方で、上から１、２番目の行は、黒領域となる。

　本実施形態によれば、表示装置１は、ユーザが指定した表示開始位置に基づいて、入力された画像データの解像度および表示位置をフレキシブルに調整することができる。

　また、本実施形態によれば、表示装置１は、画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける。そのため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができるため、低消費電力化を実現することができる。

　また、本実施形態によれば、表示装置１は、黒データの挿入は、内部生成クロックで行うため、入力クロックについて画像データのデータ量に応じた低速なクロック周波数とすることができ、低消費電力化を実現することができる。

　また、本実施形態によれば、表示装置１におけるシフトレジスタ４３の各群は、複数のフリップフロップ４５がセレクタ４４を共有する構成をとっているため、フリップフロップ４５ごとにセレクタ４４を備える構成と比較して、回路規模が大きくなることを抑制することができる。また、表示装置１は、ラインメモリ２５を備えることで、同様に回路規模が大きくなることを抑制することができる。

　また、本実施形態によれば、表示する画像データに見切れが発生する場合、表示装置１はユーザが指定した表示開始位置から、画素アレイ５１内に表示できる分の画像データを表示することができる。

　また、本実施形態によれば、表示装置１は、黒領域について画素ＰＩＸのトランジスタの処理が固定であるため、垂直ドライバ５２によるスキャン処理を不要とすることができる。また、画素ＰＩＸへの信号フォーマットの入力形式は、特定の信号フォーマットに限られないため自由度が増し、さらに低速化が実現できる。

　また、本実施形態によれば、前記画素に含まれる発光素子は、有機ＥＬ素子または液晶素子等、種々の発光素子を採用することができ、また、種々の画素ＰＩＸを備えた表示装置１を実現することができる。

　また、本実施形態によれば、表示装置１は、垂直ロジック回路４１として、アドレスデコード方式を採用することができる。表示装置１は、アドレスデコーダ４７を用いることで、シフトレジスタ方式と比較して、垂直ドライバ５２の制御を容易化することができる。

（第２実施形態）
　図２１は、第２実施形態におけるタイミングコントローラのブロック図である。

　本実施形態では、第１実施形態とは異なり、表示装置１は、水平ロジック回路４２の代わりに、第１水平ロジック回路４３および第２水平ロジック回路４４を備える。その他の構成は第１実施形態と同様であるため省略する。本実施形態では、表示装置１は、第１水平ロジック回路４３の出力時に画素データに対して、黒データの挿入を行う。

　図２２は、第２実施形態の表示装置における動作説明図である。

　この例では、画像処理部３３が、１行分の有効データの前後に、黒データを挿入する例を取り上げて、第１実施形態と第２実施形態とを比較する。第１実施形態では、画像処理部３３は、ラインメモリ２５の出力時に黒データを挿入する。黒データは、Ｈ＿ＳＨＩＦＴの位置まで挿入され、続いて表示解像度（Ｈ＿ＡＣＴＩＶＥ）分の有効データが挿入される。有効データの挿入後、再び黒データが挿入され、出力データが作成される。黒データの挿入により、第２水平ロジック回路４４では、有効データは第１水平ロジック回路４３とは記憶領域の対応関係がずれて格納されることになる。第２実施形態では、タイミングコントローラ１２は、水平スタートパルスＨＳＴに同期して、画素データを第１水平ロジック回路４３に供給する。この画素データは、Ｒ、ＧおよびＢ等の色ごとに、その階調を示す階調情報を含む。第１水平ロジック回路４３は、この画素データを一時的に保存する。また、画像処理部３３は、第１水平ロジック回路４３の出力時に、黒データの階調情報を挿入した画素データを、第２水平ロジック回路４４に供給する。この黒データの挿入は、データイネーブル信号に基づいて行われる。本実施形態においては、表示装置１は、ラインメモリ２５を備えていなくてもよい。また、黒データの挿入は、ディスプレイコントローラ１３内に黒データ挿入部を設けて、この機能ブロックにより実現してもよい。

　図２３は、第２実施形態の表示装置の変形例における動作説明図である。

　本変形例では、画像処理部３３は、ラインメモリ２５の出力時に黒データを挿入するのではなく、タイミングコントローラ１２の出力時に画像データに対して、黒データの挿入を行う。この黒データの挿入は、データイネーブル信号に基づいて行われる。また、黒データの挿入は、タイミングコントローラ１２内に黒データ挿入部を設けて、この機能ブロックにより実現してもよい。また、本変形例においては、第１水平ロジック回路４３および第２水平ロジック回路４４の構成は、第１実施形態と同様な水平ロジック回路４２であってもよい。

　本実施形態によれば、表示装置１は、ラインメモリ２５の出力時以外のタイミングで画像データに黒データを挿入することができ、表示装置１の設計の自由度を向上させることができる。

（適用例１）
　次に、上記実施の形態および変形例で説明した表示システムの適用例について説明する。

（適用例１）
　図２４は、ヘッドマウントディスプレイ１１０の外観の一例を表すものである。ヘッドマウントディスプレイ１１０は、例えば、眼鏡形の表示部１１１の両側に、使用者の頭部に装着するための耳掛け部１１２を有する。このようなヘッドマウントディスプレイ１１０に、上記実施の形態等に係る技術を適用することができる。

（適用例２）
　図２５は、他のヘッドマウントディスプレイ１２０の外観の一例を表すものである。ヘッドマウントディスプレイ１２０は、本体部１２１と、アーム部１２２と、鏡筒部１２３とを有する、透過式のヘッドマウントディスプレイである。このヘッドマウントディスプレイ１２０は、眼鏡１２８に装着されている。本体部１２１は、ヘッドマウントディスプレイ１２０の動作を制御するための制御基板や表示部を有している。この表示部は、表示画像の画像光を射出する。アーム部１２２は、本体部１２１と鏡筒部１２３とを連結し、鏡筒部１２３を支持する。鏡筒部１２３は、本体部１２１からアーム部１２２を介して供給された画像光を、眼鏡１２８のレンズ１２９を介して、ユーザの目に向かって投射する。このようなヘッドマウントディスプレイ１２０に、上記実施の形態等に係る技術を適用することができる。

　なお、このヘッドマウントディスプレイ１２０は、いわゆる導光板方式のヘッドマウントディスプレイであるが、これに限定されるものではなく、例えば、いわゆるバードバス方式のヘッドマウントディスプレイであってもよい。このバードバス方式のヘッドマウントディスプレイは、例えば、ビームスプリッタと、部分的に透明なミラーとを備えている。ビームスプリッタは、画像情報でエンコードされた光をミラーに向けて出力し、ミラーは、光をユーザの目に向かって反射させる。ビームスプリッタおよび部分的に透明なミラーの両方は、部分的に透明である。これにより、周囲環境からの光がユーザの目に到達する。

（適用例３）
　図２６Ａ、２６Ｂは、デジタルスチルカメラ１３０の外観の一例を表すものであり、図２６Ａは正面図を示し、図２６Ｂは背面図を示す。このデジタルスチルカメラ１３０は、レンズ交換式一眼レフレックスタイプのカメラであり、カメラ本体部（カメラボディ）１３１と、撮影レンズユニット１３２と、グリップ部１３３と、モニタ１３４と、電子ビューファインダ１３５とを有する。撮像レンズユニット１３２は、交換式のレンズユニットであり、カメラ本体部３１１の正面のほぼ中央付近に設けられる。グリップ部１３３は、カメラ本体部３１１の正面の左側に設けられ、撮影者は、このグリップ部１３３を把持するようになっている。モニタ１３４は、カメラ本体部１３１の背面のほぼ中央よりも左側に設けられる。電子ビューファインダ１３５は、カメラ本体部１３１の背面において、モニタ１４の上部に設けられる。撮影者は、この電子ビューファインダ１３５を覗くことにより、撮影レンズユニット１３２から導かれた被写体の光像を視認し、構図を決定することができる。電子ビューファインダ１３５に、上記実施の形態等に係る技術を適用することができる。

（適用例４）
　図２７は、テレビジョン装置１４０の外観の一例を表すものである。テレビジョン装置１４０は、フロントパネル１４２およびフィルターガラス１４３を含む映像表示画面部１４１を有する。この映像表示画面部１４１に、上記実施の形態等に係る技術を適用することができる。

（適用例５）
　図２８は、スマートフォン１５０の外観の一例を表すものである。スマートフォン１５０は、各種情報を表示する表示部１５１と、ユーザによる操作入力を受け付けるボタンなどを含む操作部１５２とを有する。この表示部１５１に、上記実施の形態等に係る技術を適用することができる。

（適用例６）
　図２９Ａ、２９Ｂは、本開示の技術が適用された車両の一構成例を表すものであり、図２９Ａは、車両２００の後部から見た車両の内部の一例を示し、図２９Ｂは、車両２００の左後方からみた車両の内部の一例を示す。

　図２９Ａ，２９Ｂの車両は、センターディスプレイ２０１と、コンソールディスプレイ２０２と、ヘッドアップディスプレイ２０３と、デジタルリアミラー２０４と、ステアリングホイールディスプレイ２０５と、リアエンタテイメントディスプレイ２０６とを有する。

　センターディスプレイ２０１は、ダッシュボード２６１における、運転席２６２および助手席２６３に対向する場所に配置されている。図２９Ａでは、運転席２６２側から助手席２６３側まで延びる横長形状のセンターディスプレイ２０１の例を示すが、センターディスプレイ２０１の画面サイズや配置場所はこれに限定されるものではない。センターディスプレイ２０１は、種々のセンサで検知された情報を表示可能である。具体的な一例として、センターディスプレイ２０１には、イメージセンサで撮影した撮影画像、ＴｏＦセンサで計測された、車両前方や側方の障害物までの距離画像、赤外線センサで検出された乗員の体温などを表示可能である。センターディスプレイ２０１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。

　安全関連情報は、センサの検出結果に基づく、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報である。操作関連情報は、センサを用いて検出された、乗員の操作に関するジェスチャの情報である。ジェスチャは、車両内の種々の設備の操作を含んでいてもよく、例えば、空調設備、ナビゲーション装置、ＡＶ（Audio Visual）装置、照明装置等の操作を含む。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、各乗員の行動記録を含む。ライフログを取得し保存することにより、事故が生じた際、乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて検出された乗員の体温や、検出された体温に基づいて推測された乗員の健康状態の情報を含む。あるいは、乗員の健康状態の情報は、イメージセンサにより撮像された乗員の顔に基づいて推測されてもよい。また、乗員の健康状態の情報は、乗員と自動音声を用いて会話を行うことにより得られた乗員の回答内容に基づいて推測されてもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などの情報を含む。エンタテイメント関連情報は、センサにより検出された乗員によるＡＶ装置の操作情報や、センサにより検出され認識された乗員に適した、表示すべきコンテンツの情報などを含む。

　コンソールディスプレイ２０２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ２０２は、運転席２６２と助手席２６３の間のセンターコンソール２６４における、シフトレバー２６５の近くに配置されている。コンソールディスプレイ２０２も、種々のセンサで検知された情報を表示可能である。また、コンソールディスプレイ２０２は、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。

　ヘッドアップディスプレイ２０３は、運転席２６２の前方のフロントガラス２６６の奥に仮想的に表示される。ヘッドアップディスプレイ２０３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ２０３は、運転席２６２の正面に仮想的に配置されることが多いため、車両の速度、燃料の残量、バッテリの残量などの車両の操作に直接関連する情報を表示するのに適している。

　デジタルリアミラー２０４は、車両の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、例えば後部座席の乗員のライフログ情報の表示に用いることができる。

　ステアリングホイールディスプレイ２０５は、車両のステアリングホイール２６７の中心付近に配置されている。ステアリングホイールディスプレイ２０５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ２０５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示するのに適している。

　リアエンタテイメントディスプレイ２０６は、運転席２６２や助手席２６３の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ２０６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、およびエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ２０６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。リアエンタテイメントディスプレイ２０６は、例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサ５で計測した結果を表示してもよい。

　これらのセンターディスプレイ２０１、コンソールディスプレイ２０２、ヘッドアップディスプレイ２０３、デジタルリアミラー２０４、ステアリングホイールディスプレイ２０５、リアエンタテイメントディスプレイ２０６に、上記実施の形態等に係る技術を適用することができる。

（適用例７）
　図３０に図示した液晶プロジェクタ３００は、光源からの光を赤色、青色、緑色の３原色に分離し、それぞれの色に対して液晶表示パネルを１枚ずつ用いてカラー画像表示を行なう、いわゆる３板方式のプロジェクタである。以下では、便宜上、赤色光が入射する液晶表示パネル１０を液晶表示装置３２５Ｒ、緑色光が入射する液晶表示パネル１０を液晶表示装置３２５Ｇ、青色光が入射する液晶表示パネル１０を液晶表示装置３２５Ｂと呼称する。液晶表示装置３２５Ｒ、３２５Ｇ、３２５Ｂは、液晶表示パネルであり、３枚ともほぼ同じ構造を有している。これらの液晶表示装置３２５Ｒ、３２５Ｇ、３２５Ｂは、制御回路２０により制御される。

　図３０の液晶プロジェクタ３００は、光を発する光源３１１と、光源３１１からの光の出射側に配置される第１のレンズアレイ３１２と、第１のレンズアレイ３１２からの出射光を反射し、出射光の光路（光軸３１０）を９０°変更するミラー３１４と、ミラー３１４からの反射光が入射する第２のレンズアレイ３１３とを備えている。

　ミラー３１４は、好適には全反射ミラーである。

　第１レンズアレイ３１２と第２レンズアレイ３１３には、それぞれ複数のマイクロレンズ３１２Ｍ、３１３Ｍが２次元的に配列されている。第１レンズアレイ３１２、第２レンズアレイ３１３は、光の照度分布を均一化させるためのものであり、入射した光を複数の小光束に分割する機能を有している。

　なお、光源３１１と第１レンズアレイ３１２との間に、図示しないＵＶ（Ｕｌｔｒａ　Ｖｉｏｌｅｔ）／ＩＲ（Ｉｎｆｒａｒｅｄ）カットフィルタを設置してもよい。

　光源３１１は、カラー画像表示に必要とされる、赤色光、青色光および緑色光を含んだ白色光を発する。光源３１１は、白色光を発する発光体（図示せず）と、発光体から発せられた光を反射、集光するリフレクターとを含んで構成されている。

　発光体としては、たとえば、超高圧水銀ランプ、ハロゲンランプ、メタルハライドランプまたはキセノンランプ等のランプが使用される。リフレクターは、集光効率が良い形状であることが望ましく、たとえば回転楕円鏡や回転放物面等の回転対称な凹面形状となっている。また、発光体の発光点は、凹面形状のリフレクターの焦点位置に配置される。

　光源３１１の発光体から出射された白色光は、リフレクターによって略平行光となり、第１レンズアレイ３１２を通過して全反射ミラー３１４に入射する。全反射ミラー３１４によって光軸３１０が９０°曲がった白色光は、第２レンズアレイ３１３に入射する。

　図３０に図解の液晶プロジェクタ３００は、第２レンズアレイ３１３からの光の出射側に、ＰＳ合成素子３１５と、コンデンサレンズ３１６と、ダイクロイックミラー３１７とを有する。

　ＰＳ合成素子３１５には、第２レンズアレイ３１３における隣り合うマイクロレンズ間に対応する位置に、複数の位相差板３１５Ａが設けられている。１／２波長板が、位相差板３１５Ａの一例である。

　ＰＳ合成素子３１５は、入射した光をＰ偏光成分およびＳ偏光成分の偏光に分離する。また、ＰＳ合成素子３１５は、分離した２つの偏光のうち、一方の偏光を、その偏光方向（たとえばＰ偏光）を保ったまま偏光変換素子３１５から出射し、他方の偏光（たとえばＳ偏光成分）を、１／２波長板３１５Ａの作用により、他の偏光成分（たとえばＰ偏光成分）に変換して出射する。

　ＰＳ合成素子３１５から出射した光は、コンデンサレンズ３１６によって集光されてダイクロイックミラー３１７に入射する。

　ダイクロイックミラー３１７は、入射した光のうち、たとえば赤色光ＬＲを反射し、その他の色の光を透過することにより、入射光を赤色光ＬＲとその他の色とに色分解する。

　さらに、液晶プロジェクタ３００は、ダイクロイックミラー３１７によって色分解された赤色光ＬＲの光路に沿って、ミラー３１８と、フィールドレンズ３２４Ｒと、入射側偏光板３３０Ｉと、液晶表示装置３２５Ｒと、出射側偏光板３３０Ｓとを有する。

　ミラー３１８としては、好適には全反射ミラーが用いられる。全反射ミラー３１８は、ダイクロイックミラー３１７によって色分解された赤色光ＬＲを、入射側偏光板３３０Ｉおよび液晶表示装置３２５Ｒに向けて反射する。

　入射側偏光板３３０Ｉは、前述のように、全反射ミラー３１８から入射する赤色光ＬＲのうち、偏光軸３３０ａに一致する方向の光を通過させる。

　液晶表示装置３２５Ｒは、入射側偏光板３３０Ｉを介して入射した赤色光ＬＲを、入力される画像データに応じて空間的に変調する。出射側偏光板３３０Ｓは、液晶表示パネル３２５Ｒからの変調された赤色光ＬＲのうち、偏光軸３３０ｂに一致する方向の光を通過させる。

　液晶プロジェクタ３００は、ダイクロイックミラー３１７によって色分解された他の色の光の光路に沿って、ダイクロイックミラー３１９を有している。ダイクロイックミラー３１９は、入射した光のうち、たとえば緑色光ＬＧを反射して青色光ＬＢを透過することにより、入射した光を緑色光ＬＧと青色光ＬＢとに色分解する。

　ダイクロイックミラー３１９によって色分解された緑色光ＬＧの光路には、フィールドレンズ３２４Ｇと、入射側偏光板３３０Ｉと、液晶表示パネル３２５Ｇと、出射側偏光板３３０Ｓとが設けられている。

　入射側偏光板３３０Ｉは、ダイクロイックミラー３１９から入射する緑色光ＬＧのうち、偏光軸３３０ａに一致する方向の光を通過させる。

　液晶表示装置３２５Ｇは、入射側偏光板３３０Ｉを介して入射した緑色光ＬＧを、入力される画像データに応じて空間的に変調する。

　出射側偏光板３３０Ｓは、液晶表示パネル３２５Ｇからの変調された緑色光ＬＧのうち、偏光軸３３０ｂに一致する方向の光を通過させる。

　さらに、ダイクロイックミラー３１９によって色分解された青色光ＬＢの光路に沿って、リレーレンズ３２０と、ミラー３２１と、リレーレンズ３２２と、ミラー３２３と、フィールドレンズ３２４Ｂと、入射側偏光板３３０Ｉと、液晶表示装置３２５Ｂと、出射側偏光板３３０Ｓとが設けられている。

　ミラー３２１、３２３は、好適には全反射ミラーである。全反射ミラー３２１は、リレーレンズ３２０を介して入射した青色光ＬＢを、全反射ミラー３２３に向けて反射する。全反射ミラー３２３は、全反射ミラー３２１によって反射され、リレーレンズ３２２を介して入射した青色光ＬＢを、入射側偏光板３３０Ｉおよび液晶表示パネル３２５Ｂに向けて反射する。

　入射側偏光板３３０Ｉは、全反射ミラー３２３から入射する緑色光ＬＧのうち、偏光軸３３０ａに一致する方向の光を通過させる。

　液晶表示装置３２５Ｂは、全反射ミラー３２３によって反射され、フィールドレンズ３２４Ｂおよび入射側偏光板３３０Ｉを介して入射した青色光ＬＢを、入力される画像データに応じて空間的に変調する。

　出射側偏光板３３０Ｓは、液晶表示パネル３２５Ｂからの変調された青色光ＬＢのうち、偏光軸３３０ｂに一致する方向の光を通過させる。赤色光ＬＲ、緑色光ＬＧおよび青色光ＬＢの光路が交わる位置には、これら３つの色光を合成する機能を有したクロスプリズム３２６が設置されている。

　クロスプリズム３２６は、一例として、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢがそれぞれ入射する入射面３２６Ｒ、３２６Ｇ、３２６Ｂ、および、赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢが合成された光が出射する出射面３２６Ｔを各々有する４つの直角プリズムを接合して構成されている。

　液晶プロジェクタ３００においては、クロスプリズム３２６内に入射した緑色光ＬＧを出射面３２６Ｔ側に向けて透過し、クロスプリズム３２６内に入射した赤色光ＬＲおよび青色光ＬＢを出射面３２６Ｔ側に向けて反射するように、ダイクロイック膜が各直角プリズムの接合面にコートされている。

　以上により、クロスプリズム３２６は、入射面３２６Ｒ、３２６Ｇ、３２６Ｂに入射した３つの色光を合成して出射面３２６Ｔから出射する。

　また、液晶プロジェクタ３００は、クロスプリズム３２６から出射された合成光を、スクリーン３２８に向けて投射するための投射レンズ３２７を有している。投射レンズ３２７は、好適には複数のレンズからなり、スクリーン３２８に投射する画像の大きさを調整するズーム機能や、ピント合わせ機能を有する。

　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

　また、例えば、本開示は以下のような構成を取ることができる。

（１）
　複数の画素が２次元アレイ状に配列された画素アレイ部と、
　画像データの入力を受け付けて、一時的に保存するメモリと、
　前記メモリから出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、
　前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、
　前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、水平ロジック回路とを備え、
　前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される、
　表示装置。

（２）
　前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる、（１）に記載の表示装置。

（３）
　前記第２クロックにおけるクロック周波数は、前記第１クロックにおけるクロック周波数よりも高い、（２）に記載の表示装置。

（４）
　前記表示装置は、オシレータまたはＰＬＬ回路をさらに備え、
　前記第２クロックは、前記オシレータまたは前記ＰＬＬ回路によって生成される、
　（２）に記載の表示装置。

（５）
　前記垂直ドライバは、
　シフト動作を行う１つまたは複数のフリップフロップと、
　前記１つまたは複数のフリップフロップに接続され、選択パルスを前記画素アレイ部に供給する１つまたは複数の選択スイッチと、
　前記１つまたは複数のフリップフロップに垂直スタートパルスを供給するセレクタとを含み、
　前記セレクタは、前記１つまたは複数のフリップフロップのうち、先頭の前記フリップフロップに接続される、
　第ｎ群のシフトレジスタ（ｎは自然数）を含む、
　（１）に記載の表示装置。

（６）
　前記表示開始位置に基づいて、前記垂直スタートパルスが入力される前記セレクタと、前記画素アレイ部に前記選択パルスの供給を開始する前記シフトレジスタとが決定される、（５）に記載の表示装置。

（７）
　前記垂直ドライバは、前記垂直スタートパルスの転送を前記出力データに対して相対的に早めて空転送を行い、前記垂直方向における表示開始位置を決定する、（５）に記載の表示装置。

（８）
　前記空転送が行われた行は黒領域となる、請求項７に記載の表示装置。

（９）
　前記メモリは、ラインメモリまたはフレームメモリである、（１）に記載の表示装置。

（１０）
　前記メモリは、前記画像データの入力を受け付けるデータ入力インターフェースの出力側に備えられる、（１）に記載の表示装置。

（１１）
　前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける、（１）に記載の表示装置。

（１２）
　前記画素に含まれる発光素子は、有機ＥＬ素子または液晶素子である、（１）に記載の表示装置。

（１３）
　前記垂直ドライバは、垂直方向の表示開始位置を示すアドレス信号の入力を受け付けて、垂直方向における表示開始位置を決定する１つまたは複数のアドレスデコーダを含む、（１）に記載の表示装置。

（１４）
　前記水平ドライバは、前記黒領域における前記画素の信号線の電位状態を固定処理とする、（８）に記載の表示装置。

（１５）
　複数の画素が２次元アレイ状に配列された画素アレイ部と、
　画像データの入力を受け付けて、一時的に保存する第１水平ロジック回路と、
　前記第１水平ロジック回路から出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、
　前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、
　前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、第２水平ロジック回路とを備え、
　前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される、
　表示装置。

（１６）
　前記画像データへの前記黒データの挿入は、前記垂直ロジック回路および前記水平ロジック回路を含むディスプレイコントローラの動作タイミングを制御するタイミングコントローラの出力後に行われる、（１）に記載の表示装置。

（１７）
　前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける、（１５）に記載の表示装置。

（１８）
　前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる、（１５）に記載の表示装置。

（１９）
　前記表示装置は、ウェアラブル型の電子機器の一部となっている、（１）に記載の表示装置。

（２０）
　前記電子機器は、前記表示装置を備えるヘッドマウントディスプレイであり、前記表示開始位置は、前記ヘッドマウントディスプレイを装着したユーザの視線の位置に基づいて決められる、（１９）に記載の表示装置。

　１：表示装置、２：外部の機器、１１：データ入力インターフェース、
　１２：タイミングコントローラ、１３：ディスプレイコントローラ、
　１４：表示部、１５：オシレータ、１６：シリアルインターフェース、
　１７：レジスタ、１８：電子ヒューズ、２０：ＭＩＰＩ　ＤＳＩインターフェース、
　２０’：ＭＩＰＩ　ＤＳＩインターフェース、２１：クロック制御部、
　２２：同期信号生成部、２３：シリアルパラレル変換部、
　２４：コマンドインターフェース、２５：ラインメモリ、
　３１：クロック生成部、３２：タイミング生成部、３３：画像処理部、
　３４：輝度制御部、４１：垂直ロジック回路、４２：水平ロジック回路、
　４３：シフトレジスタ、４４：セレクタ、４５：フリップフロップ
　４６：選択スイッチ、４７：アドレスデコーダ、５１：画素アレイ、
　５２：垂直ドライバ、５３：水平ドライバ、５４：ガンマ補正回路、
　１１０：ヘッドマウントディスプレイ、１１１：表示部、１１２：耳掛け部、
　１２０：ヘッドマウントディスプレイ、１２１：本体部、１２２：アーム部、
　１２３：鏡筒部１２３、１２８：眼鏡、１２９：レンズ、
　１３０：デジタルスチルカメラ、１３１：カメラ本体部、
　１３２：撮影レンズユニット、１３３：グリップ部、１３４：モニタ、
　１３５：電子ビューファインダ、１４０：テレビジョン装置、
　１４１：映像表示画面部、１４２：フロントパネル、
　１４３：フィルターガラス、１５０：スマートフォン、１５１：表示部、
　１５２：操作部、２００：車両、２０１：センターディスプレイ、
　２０２：コンソールディスプレイ、２０３：ヘッドアップディスプレイ、
　２０４：デジタルリアミラー、２０５：ステアリングホイールディスプレイ、
　２０６：リアエンタテイメントディスプレイ、２６１：ダッシュボード、
　２６２：運転席、２６３：助手席、２６４：センターコンソール、
　２６５：シフトレバー、２６６：フロントガラス、２６７：ステアリングホイール

Claims

　複数の画素が２次元アレイ状に配列された画素アレイ部と、
　画像データの入力を受け付けて、一時的に保存するメモリと、
　前記メモリから出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、
　前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、
　前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、水平ロジック回路とを備え、
　前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される、
　表示装置。
　前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる、請求項１に記載の表示装置。
　前記第２クロックにおけるクロック周波数は、前記第１クロックにおけるクロック周波数よりも高い、請求項２に記載の表示装置。
　前記表示装置は、オシレータまたはＰＬＬ回路をさらに備え、
　前記第２クロックは、前記オシレータまたは前記ＰＬＬ回路によって生成される、
　請求項２に記載の表示装置。
　前記垂直ドライバは、
　シフト動作を行う１つまたは複数のフリップフロップと、
　前記１つまたは複数のフリップフロップに接続され、選択パルスを前記画素アレイ部に供給する１つまたは複数の選択スイッチと、
　前記１つまたは複数のフリップフロップに垂直スタートパルスを供給するセレクタとを含み、
　前記セレクタは、前記１つまたは複数のフリップフロップのうち、先頭の前記フリップフロップに接続される、
　第ｎ群のシフトレジスタ（ｎは自然数）を含む、
　請求項１に記載の表示装置。
　前記表示開始位置に基づいて、前記垂直スタートパルスが入力される前記セレクタと、前記画素アレイ部に前記選択パルスの供給を開始する前記シフトレジスタとが決定される、請求項５に記載の表示装置。
　前記垂直ドライバは、前記垂直スタートパルスの転送を前記出力データに対して相対的に早めてスキャン動作を行う空転送を行い、前記垂直方向における表示開始位置を決定する、請求項５に記載の表示装置。
　前記空転送が行われた行は黒領域となる、請求項７に記載の表示装置。
　前記メモリは、ラインメモリまたはフレームメモリである、請求項１に記載の表示装置。
　前記メモリは、前記画像データの入力を受け付けるデータ入力インターフェースの出力側に備えられる、請求項１に記載の表示装置。
　前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける、請求項１に記載の表示装置。
　前記画素に含まれる発光素子は、有機ＥＬ素子または液晶素子である、請求項１に記載の表示装置。
　前記垂直ドライバは、垂直方向の表示開始位置を示すアドレス信号の入力を受け付けて、垂直方向における表示開始位置を決定する１つまたは複数のアドレスデコーダを含む、請求項１に記載の表示装置。
　前記水平ドライバは、前記黒領域における前記画素の信号線の電位状態を固定処理とする、請求項８に記載の表示装置。
　複数の画素が２次元アレイ状に配列された画素アレイ部と、
　画像データの入力を受け付けて、一時的に保存する第１水平ロジック回路と、
　前記第１水平ロジック回路から出力された前記画像データに黒データを挿入し、出力データを生成する画像処理部と、
　前記出力データの垂直方向における表示位置を決定する垂直ドライバを制御する、垂直ロジック回路と、
　前記出力データの水平方向における各画素に、前記出力データの階調情報に対応する階調電圧を供給する水平ドライバを制御する、第２水平ロジック回路とを備え、
　前記黒データの挿入位置と、前記垂直方向の表示位置とは、ユーザにより指定された表示開始位置に基づいて決定される、
　表示装置。
　前記画像データへの前記黒データの挿入は、前記垂直ロジック回路および前記水平ロジック回路を含むディスプレイコントローラの動作タイミングを制御するタイミングコントローラの出力後に行われる、請求項１に記載の表示装置。
　前記表示装置は、前記画像データおよび同期信号を含む一定の形式の入力データフォーマットで外部の機器から入力を受け付ける、請求項１５に記載の表示装置。
　前記画像データの入力は、入力クロックである第１クロックのタイミングで行われ、前記画像データへの前記黒データの挿入は、前記表示装置の内部で生成された第２クロックのタイミングで行われる、請求項１５に記載の表示装置。
　前記表示装置は、ウェアラブル型の電子機器の一部となっている、請求項１に記載の表示装置。
　前記電子機器は、前記表示装置を備えるヘッドマウントディスプレイであり、前記表示開始位置は、前記ヘッドマウントディスプレイを装着したユーザの視線の位置に基づいて決められる、請求項１９に記載の表示装置。