WO2025004802A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2025004802A1
WO2025004802A1 PCT/JP2024/021283 JP2024021283W WO2025004802A1 WO 2025004802 A1 WO2025004802 A1 WO 2025004802A1 JP 2024021283 W JP2024021283 W JP 2024021283W WO 2025004802 A1 WO2025004802 A1 WO 2025004802A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
illuminance
signal line
determination unit
reset potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/021283
Other languages
English (en)
French (fr)
Inventor
友策 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202480030586.8A priority Critical patent/CN121058256A/zh
Publication of WO2025004802A1 publication Critical patent/WO2025004802A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • This disclosure relates to an imaging device.
  • CMOS image sensor In a typical CMOS image sensor (hereafter referred to as CIS), a vertical signal line is provided for each pixel column arranged in the vertical direction, and each vertical signal line transmits pixel signals output from each pixel in the corresponding pixel column.
  • the time required for the potential of a vertical signal line to stabilize is called the settling time.
  • a constant current load is sometimes used to shorten the settling time of the vertical signal line.
  • a constant current load has the problem of large power consumption, as it continuously flows current from the power supply voltage through the vertical signal line to the ground node.
  • Patent Document 1 discloses a technology in which a current flows from a power supply voltage node connected to the drain of an amplification transistor in a pixel to a vertical signal line through the amplification transistor, thereby storing charge in a capacitor connected to the vertical signal line.
  • a charge corresponding to the potential difference obtained by subtracting the threshold voltage of the amplification transistor from the potential of the floating diffusion (hereinafter, FD potential) can be stored in the capacitor, and since no current flows from the amplification transistor to the vertical signal line after storage in the capacitor, power saving can be achieved.
  • the present disclosure provides an imaging device that can reduce power consumption by making the reset potential of the vertical signal line variable, and can shorten the settling time of the vertical signal line.
  • a liquid crystal display device comprising: a plurality of pixels arranged in one direction, each of which has a photoelectric conversion element; a signal line for transmitting a plurality of pixel signals photoelectrically converted by the plurality of pixels; an illuminance determination unit that determines an illuminance of light incident on the plurality of pixels; a reset potential switch that switches a reset potential for initializing a potential of the signal line based on the illuminance determined by the illuminance determination unit.
  • An imaging device is provided.
  • the illuminance determination unit may determine the illuminance in at least two stages.
  • the illuminance determination unit determines whether the illuminance is high or low
  • the reset potential switch may set the reset potential higher when the illuminance is determined to be low than when the illuminance is determined to be high.
  • the reset potential switch may set the reset potential when the signal line is at a noise potential higher than the reset potential when the illuminance determination unit determines that the illuminance is low.
  • a pixel array section having the plurality of pixels arranged in a first direction and a second direction; a plurality of the signal lines each extending in the second direction and arranged in the first direction, transmitting two or more pixel signals photoelectrically converted by two or more of the pixels arranged in the second direction;
  • the illuminance determining unit and the reset potential switch may be provided for each of the plurality of signal lines.
  • the reset potential switch may select one of a number of input potentials, each of which has a different potential level, as the reset potential.
  • the plurality of input potentials may include at least three types of input potentials for setting a noise potential, a low-illuminance reset potential, or a high-illuminance reset potential to the signal line.
  • Each of the plurality of pixels includes a transfer transistor and a floating diffusion
  • the illuminance determination unit may determine the illuminance based on charges leaking from the photoelectric conversion element to the floating diffusion before starting charge transfer by photoelectric conversion from the photoelectric conversion element to the floating diffusion via the transfer transistor.
  • the illuminance determination unit may determine the illuminance based on the signal potential of the pixel signal corresponding to the amount of light incident on the plurality of pixels.
  • the plurality of pixels are capable of switching photoelectric conversion efficiency between at least two stages
  • the illuminance determining unit may determine the illuminance based on a signal potential of the pixel signal in a state where photoelectric conversion efficiency is maximum.
  • the reset potential switch may set the reset potential on the signal line to a value corresponding to the noise potential, and then set the reset potential on the signal line to a value corresponding to the illuminance determined by the illuminance determination unit.
  • the reset potential switch may determine the illuminance in the illuminance determination unit, and then set the reset potential corresponding to the noise potential to the signal line to read out the noise potential, and then set the reset potential corresponding to the illuminance determined by the illuminance determination unit to the signal line for each of the multiple photoelectric conversion elements in turn, to read out the signal potential.
  • the illuminance determining unit may determine the illuminance based on a potential difference between a potential of the signal line and the reference potential.
  • the power supply may further comprise a first switch for connecting the constant current source to the signal line only when the signal line is set to a reference potential.
  • the reset potential switch includes a plurality of reset potential setting circuits connected in parallel between the signal line and a reference potential node; Each of the plurality of reset potential setting circuits Voltage sources with different potential levels,
  • the power supply may further include a second switch configured to switch whether or not to set the potential of the voltage source as the reset potential based on the illuminance determined by the illuminance determination unit.
  • the illuminance determination unit determines whether the illuminance is high or low.
  • the plurality of reset potential setting circuits may set, as the reset potential, a potential of the voltage source that is higher in potential level than when the illuminance determination unit determines that the illuminance is high.
  • the reset potential switch includes a plurality of source follower circuits, a third switch, and a current source, which are connected in series between the signal line and a reference potential node;
  • Each of the plurality of source follower circuits comprises: A transistor having gates to which potentials of different potential levels are input; a fourth switch that switches whether or not the signal line is set to a reset potential corresponding to a potential input to the gate of the transistor; the third switch is turned on when the signal line is set to a reference potential, and causes a constant current to flow through the signal line using the current source; After the signal line is set to the reference potential, any one of the plurality of fourth switches may be turned on based on the illuminance determined by the illuminance determination unit to set a reset potential of the signal line.
  • the illuminance determination unit determines whether the illuminance is high or low.
  • the multiple source follower circuits may set a reset potential of the signal line by turning on the fourth switch connected to the transistor to whose gate a higher potential is input than when the illuminance determination unit determines that the illuminance is high.
  • the reset potential switch includes a single voltage source connected to the signal line, and a plurality of reset potential setting circuits connected in parallel between the signal line and the voltage source;
  • Each of the plurality of reset potential setting circuits includes a third switch that switches whether or not to select the corresponding reset potential setting circuit, and a potential setting unit that is connected in series to the third switch;
  • the potential setting units may each have a different number of diodes or diode-connected transistors connected in series, or the third switch may be connected to the voltage source.
  • the illuminance determination unit determines whether the illuminance is high or low.
  • the multiple reset potential setting circuits may set as the reset potential a potential of a greater number of diodes or diode-connected transistors connected in series than when the illuminance determination unit determines that the illuminance is high.
  • FIG. 1 is a block diagram showing a schematic configuration of an imaging device according to the present disclosure.
  • FIG. 1 is a schematic perspective view showing an example of an imaging device according to the present disclosure having a two-layer structure.
  • FIG. 1 is a schematic perspective view showing an example of an imaging device according to the present disclosure having a three-layer structure.
  • 1 is a circuit diagram showing a main part of an imaging device according to a first embodiment.
  • FIG. 4 is a timing chart of the imaging apparatus according to the first embodiment.
  • FIG. 11 is a circuit diagram showing a main part of an imaging device according to a second embodiment.
  • FIG. 11 is a timing chart of an imaging apparatus according to a second embodiment.
  • FIG. 11 is a circuit diagram showing a main part of an imaging device according to a third embodiment.
  • FIG. 5 is a waveform diagram showing a reset potential that is set by a reset potential switch to a vertical signal line according to illuminance.
  • FIG. 13 is a circuit diagram showing a main part of an imaging device according to a fourth embodiment.
  • FIG. 13 is a circuit diagram showing a main part of an imaging device according to a fifth embodiment.
  • FIG. 13 is a circuit diagram showing a main part of an imaging device according to a sixth embodiment.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 4 is an explanatory diagram showing an example of the installation positions of an outside-vehicle information detection unit and an imaging unit.
  • an imaging device will be described with reference to the drawings.
  • the following description will focus on the main components of the imaging device, but the imaging device may have components and functions that are not shown or described.
  • the following description does not exclude components and functions that are not shown or described.
  • FIG. 1 is a block diagram showing a schematic configuration of an imaging device 1 according to the present disclosure.
  • the imaging device 1 according to the present disclosure includes a pixel array section 2, a vertical scanning circuit 3, a column readout circuit 4, a column signal processing circuit 5, a horizontal scanning circuit 6, a control circuit 7, and a digital-to-analog converter (hereinafter, DAC) 8.
  • DAC digital-to-analog converter
  • the pixel array section 2 has a plurality of pixels 10.
  • the plurality of pixels 10 are arranged in one or two dimensions.
  • a pixel array section 2 in which a plurality of pixels 10 are arranged in a first direction (horizontal direction) X and a second direction (vertical direction) Y is described.
  • a plurality of pixels 10 arranged in the first direction X is called a pixel row
  • a plurality of pixels 10 arranged in the second direction Y is called a pixel column.
  • a plurality of pixel rows are arranged in the second direction Y
  • a plurality of pixel columns are arranged in the first direction X.
  • a vertical signal line VSL is arranged for each pixel column
  • a row selection line L1 is arranged for each pixel row.
  • the pixel 10 has a photoelectric conversion element 11, a transfer transistor 12, a reset transistor 13, an amplification transistor 14, and a selection transistor 15.
  • the pixel 10 may also be provided with a discharge transistor or a conversion efficiency switching transistor.
  • a pixel 10 may be provided with multiple photoelectric conversion elements 11, each with a different sensitivity.
  • the photoelectric conversion element 11 accumulates electric charge according to the amount of incident light.
  • the photoelectric conversion element 11 is, for example, a photodiode PD.
  • the transfer transistor 12 switches whether or not to transfer the accumulated electric charge of the photodiode PD to the floating diffusion FD.
  • the reset transistor 13 switches whether or not to set the floating diffusion FD to a reset signal level by discharging the electric charge of the floating diffusion FD to the power supply voltage VDD node.
  • the amplification transistor 14 forms a source follower circuit together with the selection transistor 15, and generates a pixel signal according to the accumulated electric charge of the floating diffusion FD and outputs it to the vertical signal line VSL.
  • the selection transistor 15 outputs the pixel signal to the vertical signal line VSL when the selection signal is at a high level.
  • the vertical scanning circuit 3 sequentially drives the row selection lines L1. For example, the vertical scanning circuit 3 sets the row selection line L1 to be driven to a high-level potential. This causes the selection signal of each pixel 10 included in the pixel row connected to the row selection line L1 to be driven to go to a high level, and the selection transistor 15 is turned on.
  • the column readout circuit 4 has a plurality of current sources that draw in currents flowing through a plurality of vertical signal lines VSL arranged in the first direction X.
  • the column readout circuit 4 may also have a plurality of capacitors that hold charges according to the potentials of the plurality of vertical signal lines VSL.
  • the column readout circuit 4 is sometimes called a load MOS circuit.
  • the column signal processing circuit 5 generates a digital signal based on the result of comparing the potentials of multiple vertical signal lines VSL with a reference signal (also called a ramp signal) Ramp.
  • the column signal processing circuit 5 has multiple analog-to-digital converters (AD converters). Each AD converter has a comparator and a counter. The comparator compares the potential of the corresponding vertical signal line VSL with the reference signal Ramp. The reference signal Ramp is generated by the DAC 8. The counter performs a counting operation until the comparator detects a match between the potential of the vertical signal line VSL and the reference signal Ramp. The count value of the counter corresponds to a digital signal.
  • the column signal processing circuit 5 can also perform correlated double sampling (CDS) processing to detect the difference between the noise potential and the signal potential.
  • CDS correlated double sampling
  • the horizontal scanning circuit 6 sequentially selects and outputs digital signals output from a plurality of AD converters corresponding to a plurality of vertical signal lines VSL arranged in the first direction X.
  • the control circuit 7 controls the operation timing of the vertical scanning circuit 3, the column readout circuit 4, the column signal processing circuit 5, the horizontal scanning circuit 6, and the DAC 8.
  • FIG. 2A is a schematic perspective view showing an example of an imaging device 1 according to the present disclosure having a two-layer structure.
  • the imaging device 1 in FIG. 2A includes a first substrate 16 arranged on the light incident surface side, and a second substrate 17 stacked on the first substrate 16.
  • the first substrate 16 includes, for example, a photodiode PD of each pixel 10, a transfer transistor 12, a reset transistor 13, an amplifier transistor 14, and a selection transistor 15.
  • the second substrate 17 includes, for example, a vertical scanning circuit 3, a column readout circuit 4, a column signal processing circuit 5, a horizontal scanning circuit 6, and a control circuit 7.
  • the first substrate 16 and the second substrate 17 are bonded and transmit signals by, for example, a CCC (Cupper-Cupper Connection).
  • the first substrate 16 and the second substrate 17 may be bonded by vias or bumps other than CCC.
  • FIG. 2B is a schematic perspective view showing an example of an imaging device 1 according to the present disclosure having a three-layer structure.
  • the imaging device 1 in FIG. 2B includes a first substrate 16 arranged on the light incident surface side, a second substrate 17 laminated on the first substrate 16, and a third substrate 18 laminated on the second substrate 17.
  • the photodiode PD and transfer transistor 12 of each pixel 10 are arranged on the first substrate 16.
  • the pixel transistors other than the transfer transistor 12 of each pixel 10 (such as the reset transistor 13, the amplification transistor 14, and the selection transistor 15) are arranged on the second substrate 17.
  • circuits including the vertical scanning circuit 3, the column readout circuit 4, the column signal processing circuit 5, the horizontal scanning circuit 6, and the DAC 8 are arranged on the second substrate 17, and the remaining circuits are arranged on the third substrate 18.
  • the first substrate 16 and the second substrate 17 are joined and signal transmitted, for example, by a TSV (Through Silicon Via), and the second substrate 17 and the third substrate 18 are joined and signal transmitted, for example, by a CCC.
  • Fig. 3 is a circuit diagram showing a main part of the imaging device 1 according to the first embodiment. More specifically, Fig. 3 shows a circuit configuration of the pixels 10, the column readout circuit 4, and the column signal processing circuit 5 connected to one vertical signal line VSL.
  • the pixel 10 includes a photodiode PD, a floating diffusion FD, a transfer transistor 12, a reset transistor 13, an amplification transistor 14, and a selection transistor 15, as well as a conversion efficiency switching transistor 19.
  • a charge holding unit LFD is connected to the conversion efficiency switching transistor 19 in addition to the floating diffusion FD.
  • the pixel 10 performs photoelectric conversion with high conversion efficiency when the conversion efficiency switching transistor 19 is off, and with low conversion efficiency when it is on.
  • the mode in which photoelectric conversion is performed with high conversion efficiency is called HCG (High Conversion Gain)
  • the mode in which photoelectric conversion is performed with low conversion efficiency is called LCG (Low Conversion Gain).
  • the transistors provided within the pixel 10 are collectively called pixel transistors.
  • an example in which the pixel transistor is configured with an NMOS transistor is shown, but it is also possible to configure it with a PMOS transistor.
  • the amplification transistor 14 and the selection transistor 15 form a source follower circuit, and the source of the selection transistor 15 is connected to the vertical signal line VSL.
  • a capacitor 21 that accumulates a charge according to the FD potential is connected to the vertical signal line VSL via the source follower circuit.
  • the charge corresponding to the FD potential is stored in the capacitor 21 connected to the vertical signal line VSL via the source follower circuit, so this source follower circuit can be called a dynamic source follower circuit.
  • the dynamic source follower circuit can quickly store charge in capacitor 21 in proportion to the increase in FD potential when the FD potential rises, but does not have the function of discharging charge from capacitor 21 when the FD potential falls.
  • the imaging device 1 is therefore provided with a reset potential switch 22 that forcibly sets the vertical signal line VSL to a reset potential.
  • the reset potential switch 22 is disposed for each vertical signal line VSL.
  • the reset potential switch 22 is provided in, for example, the column readout circuit 4.
  • the reset potential switch 22 can switch the reset potential depending on the illuminance.
  • the imaging device 1 includes an illuminance determination unit 23 for each vertical signal line VSL.
  • the illuminance determination unit 23 determines the illuminance of light incident on a plurality of pixels 10 connected to the corresponding vertical signal line VSL.
  • the illuminance determination unit 23 is provided in, for example, the column signal processing circuit 5. More specifically, the illuminance determination unit 23 is connected to the output node of the comparator 27 of the column signal processing circuit 5.
  • the illuminance determination unit 23 determines the illuminance in at least two stages. In this specification, an example in which the illuminance determination unit 23 determines high illuminance or low illuminance is described, but the illuminance determination unit 23 may determine three or more stages of illuminance.
  • the illuminance determination unit 23 determines the illuminance based on the signal potential of the pixel signal corresponding to the amount of light incident on the plurality of pixels. More specifically, the illuminance determination unit 23 determines the illuminance based on the signal potential of the pixel signal in a state in which the photoelectric conversion efficiency is maximum.
  • the above-mentioned reset potential switch 22 switches the reset potential for initializing the potential of the vertical signal line VSL based on the illuminance determined by the illuminance determination unit 23.
  • the reset potential switch 22 sets a higher reset potential than when the illuminance is determined to be high. The reason for this is that when the illuminance is low, the signal potential of the pixel signal is higher than when the illuminance is high, so when the reset potential is lowered, it becomes necessary to change the potential of the vertical signal line VSL significantly, and it takes time for the vertical signal line VSL to settle.
  • the reset potential switch 22 also sets the reset potential when the vertical signal line VSL is at a noise potential higher than the reset potential when the illuminance determination unit 23 determines that the illuminance is low.
  • the noise potential is the potential of the vertical signal line VSL when the photodiode PD is not performing photoelectric conversion, and since the signal level of the pixel signal corresponding to the noise potential is higher than the signal level of the pixel signal at low illuminance, the reset potential for the noise potential is set higher in advance.
  • the reset potential switch 22 has a plurality of reset potential setting circuits 24 connected in parallel between the corresponding vertical signal line VSL and a reference voltage node (e.g., a ground node) as shown in FIG. 3.
  • a reference voltage node e.g., a ground node
  • three reset potential setting circuits 24 are provided.
  • Each reset potential setting circuit 24 has a voltage source 25 having a different potential level and a switch (second switch) 26 that switches whether or not to set the potential of this voltage source 25 as the reset potential based on the illuminance determined by the illuminance determination unit 23.
  • the plurality of voltage sources 25 may be provided outside the imaging device 1. In that case, pads that apply voltages from the plurality of externally provided voltage sources 25 are provided in the imaging device 1.
  • the reset potential switch 22 selects one of a plurality of input potentials having different potential levels as the reset potential.
  • the plurality of input potentials include at least three types of input potentials for setting the vertical signal line VSL to a noise potential, a low illuminance reset potential, or a high illuminance reset potential.
  • the imaging device 1 in FIG. 3 includes a voltage source 25 that supplies a potential for noise potential, a voltage source 25 that supplies a potential for low illuminance, a voltage source 25 that supplies a potential for high illuminance, and three switches 26 connected to each voltage source 25. Only one of the three switches 26 is turned on, and the potential of the voltage source 25 connected to the switched-on switch 26 is set as the reset potential of the vertical signal line VSL.
  • the illuminance determination unit 23 is connected to the output node of the comparator 27 of the column signal processing circuit 5 as shown in FIG. 3.
  • the illuminance determination unit 23 determines the illuminance based on the amount of light incident on the pixel 10, for example, as described later.
  • the pixel 10 outputs a pixel signal having a signal potential corresponding to the amount of light incident on the pixel 10 to the vertical signal line VSL.
  • the comparator 27 outputs a comparison result between the potential of the vertical signal line VSL and the reference signal Ramp.
  • the illuminance determination unit 23 determines the illuminance based on the output signal of the comparator 27.
  • the reference signal Ramp is a ramp signal whose potential changes over time.
  • the comparator 27 changes the logic of its output signal at the point in time when it detects a match.
  • the illuminance determination unit 23 can determine whether the illuminance is high or low based on the length of time it takes for the logic of the output signal of the comparator 27 to change.
  • the three switches 26 of the reset potential setting circuit 24 are switched on or off based on the result of the judgment by the illuminance judgment unit 23. Specifically, if the illuminance judgment unit 23 judges that the illuminance is high, the switch 26 connected to the voltage source 25 that supplies a potential for high illuminance is turned on. If the illuminance judgment unit 23 judges that the illuminance is low, the switch 26 connected to the voltage source 25 that supplies a potential for low illuminance is turned on. Furthermore, when reading out the noise potential, the switch 26 connected to the voltage source 25 that supplies a potential for the noise potential is turned on.
  • FIG. 3 the circuit configuration of the column readout circuit 4 and column signal processing circuit 5 connected to one vertical signal line VSL is shown, but a circuit similar to that in FIG. 3 is connected to each of a plurality of vertical signal lines VSL arranged in the first direction X.
  • FIG. 4 is a timing diagram of the imaging device 1 according to the first embodiment.
  • FIG. 4 shows the gate voltage TRG of the transfer transistor 12, the gate voltage RST of the reset transistor 13, the gate voltage FDG of the conversion efficiency switching transistor 19, the gate voltage SEL of the selection transistor 15, the reference signal Ramp output from the DAC 8, the on/off timing of the three switches 26 of the reset potential setting circuit 24, the potential of the vertical signal line VSL at high illuminance, the potential of the vertical signal line VSL at low illuminance, and the waveforms of the potential of the vertical signal line VSL when illuminance determination is not performed.
  • the operation of the light emitting device according to the first embodiment will be described below with reference to FIG. 4.
  • the imaging device 1 includes an illuminance determination unit 23, it is also possible to select a mode in which illuminance determination is not performed by the illuminance determination unit 23.
  • the potential of the vertical signal line VSL has a waveform shown in the bottom row of FIG. 4 when illuminance determination is not performed.
  • FIG. 4 shows an example of driving the row selection line L1 of a pixel row, and the selection transistors 15 of all pixels 10 included in this pixel row are turned on.
  • the reset transistor 13 is turned on to pull the charge (electrons) of the floating diffusion FD to the power supply voltage VDD node and reset the FD potential.
  • the conversion efficiency switching transistor 19 is on, and the charge (electrons) held in the charge holding unit LFD connected to the conversion efficiency switching transistor 19 is also pulled to the power supply voltage VDD node.
  • the signal level of the reference signal Ramp output from the DAC 8 is constant (high level potential).
  • the signal level of the reference signal Ramp output from the DAC 8 gradually decreases.
  • the noise potential is read out at low conversion efficiency.
  • the switch 26 connected to the voltage source 25 for noise potential in the reset potential switch 22 is temporarily turned on. This sets the vertical signal line VSL to the reset potential for noise potential.
  • the reference signal Ramp output from the DAC 8 returns to its original high-level potential, and thereafter, the signal level of the reference signal Ramp gradually decreases until time t4. Furthermore, at time t3, the conversion efficiency switching transistor 19 is turned off.
  • the period between times t3 and t4 is the period during which the noise potential is read out at high conversion efficiency.
  • the switch 26 connected to the high illuminance voltage source 25 in the reset potential switch 22 is temporarily turned on. This sets the vertical signal line VSL to the high illuminance reset potential. In this way, at time t4 when the noise potential reading ends, the vertical signal line VSL is lowered to the high illuminance reset potential regardless of the illuminance.
  • the reference signal Ramp output from the DAC 8 returns to its original high level potential, and thereafter the signal level of the reference signal Ramp gradually decreases until time t5.
  • the noise potential is read out with a reset potential for the noise potential set on the vertical signal line VSL, regardless of the illuminance of the light incident on the pixel 10.
  • the period between times t4 and t5 is the period during which the signal potential is read out at high conversion efficiency. Also, between times t4 and t5, the illuminance is determined by the illuminance determination unit 23. At time t4, the vertical signal line VSL is set to a reset potential for high illuminance, so that between times t4 and t5, if the illuminance is high, the potential of the vertical signal line VSL does not rise significantly, but if the illuminance is low, the potential of the vertical signal line VSL rises significantly.
  • the conversion efficiency switching transistor 19 is turned on, and between times t5 and t6, the signal potential is read out at low conversion efficiency.
  • the switch 26 connected to the voltage source 25 for high illuminance in the reset potential switch 22 or the switch 26 connected to the voltage source 25 for low illuminance is turned on. If the illuminance determination unit 23 determines that the illuminance is high, the switch 26 connected to the voltage source 25 for high illuminance is turned on, and the vertical signal line VSL is set to the reset potential for high illuminance.
  • the illuminance determination unit 23 determines that the illuminance is low, the switch 26 connected to the voltage source 25 for low illuminance is turned on, and the vertical signal line VSL is set to the reset potential for low illuminance. In this case, the potential of the vertical signal line VSL is raised higher than at time t4. Furthermore, if the illuminance determination unit 23 does not perform an illuminance determination, a reset potential similar to that when the illuminance is determined to be high is set on the vertical signal line VSL at time t5.
  • the signal potential of the pixel signal is read out. This makes it possible to reduce the amount of fluctuation in the potential of the vertical signal line VSL, shorten the settling time of the vertical signal line VSL, and reduce the current flowing through the vertical signal line VSL, thereby saving power.
  • FIG. 5 is a circuit diagram showing a main part of the imaging device 1 according to the second embodiment.
  • the imaging device 1 according to the second embodiment includes a pixel 10 having a different configuration from that of the imaging device 1 according to the first embodiment.
  • the pixel 10 according to the second embodiment has a plurality of photoelectric conversion elements 11 (e.g., photodiodes PD) each having a different light receiving area.
  • the pixel 10 has two photodiodes PD having different light receiving areas, but three or more photodiodes PD may be provided.
  • the two photodiodes PD provided in the pixel 10 of FIG.
  • the first photodiode PD1 and the second photodiode PD2 are referred to as the first photodiode PD1 and the second photodiode PD2.
  • the first photodiode PD1 has a larger light receiving area than the second photodiode PD2.
  • the larger the light receiving area the weaker the light can be detected, but the more likely it is to be saturated.
  • the dynamic range can be expanded.
  • the pixel 10 in FIG. 5 also has a charge holding unit 28 that holds the accumulated charge in the second photodiode PD2, and a second transfer transistor 12b that switches whether or not the source of the reset transistor 13 and the cathode of the second photodiode PD2 are connected.
  • the transistor that transfers the accumulated charge in the first photodiode PD1 to the floating diffusion FD is referred to as the first transfer transistor 12a.
  • the imaging device 1 according to the second embodiment is configured in the same manner as the imaging device 1 according to the first embodiment, except that the configuration of the pixel 10 differs from that of the first embodiment.
  • FIG. 6 is a timing diagram of the imaging device 1 according to the second embodiment.
  • FIG. 6 shows the gate potential waveforms of the first transfer transistor 12a, the reset transistor 13, the conversion efficiency switching transistor 19, the second transfer transistor 12b, and the selection transistor 15, the potential waveform of the reference signal Ramp output from the DAC 8, and the potential waveform of the vertical signal line VSL.
  • the potential waveform of the vertical signal line VSL includes a potential waveform when no illuminance determination is performed or when illuminance is high, and a potential waveform when illuminance is low.
  • the illuminance determination unit 23 determines the illuminance after the noise potential is read, but in the second embodiment, the illuminance determination unit 23 determines the illuminance before the noise potential is read. More specifically, in the first embodiment, the illuminance is determined based on the charge generated by photoelectric conversion of the photodiode PD, but in the second embodiment, the illuminance is determined based on the charge that has overflowed from the photodiode PD to the floating diffusion FD with the first transfer transistor 12a turned off.
  • the vertical signal line VSL is set to the reset potential of the noise potential regardless of the illuminance.
  • the first photodiode PD1 performs exposure. Charge that cannot be accumulated in the first photodiode PD1 and overflows is transferred to the floating diffusion FD.
  • the FD potential becomes a potential that corresponds to the accumulated charge in the floating diffusion FD. The more charge that overflows from the first photodiode PD1, the lower the FD potential becomes.
  • the vertical signal line VSL becomes a potential that corresponds to the FD potential.
  • the illuminance determination unit 23 determines the illuminance based on the potential of the vertical signal line VSL between times t1 and t2. That is, the illuminance determination unit 23 determines the illuminance based on the charge overflowing from the first photodiode PD1. The higher the illuminance, the more charge overflows from the first photodiode PD1, and the lower the FD potential and the potential of the vertical signal line VSL become. The illuminance determination unit 23 determines, for example, whether the illuminance is high or low based on the potential of the vertical signal line VSL.
  • the illuminance determination unit 23 determines the illuminance based on the charge leaking from the photoelectric conversion element 11 to the floating diffusion FD before starting charge transfer from the photoelectric conversion element 11 to the floating diffusion FD via the transfer transistor 12 by photoelectric conversion.
  • DAC8 keeps the signal level of the reference signal Ramp low between times t1 and t2, raises it to a high-level potential at time t2, and then gradually lowers the signal level of the reference signal Ramp. Between times t2 and t3, the conversion efficiency switching transistor 19 is on, so the noise potential is read out at a low conversion efficiency.
  • the conversion efficiency switching transistor 19 turns off.
  • the DAC 8 raises the signal level of the reference signal Ramp to a high-level potential at time t3, and then gradually lowers the signal level of the reference signal Ramp. Between times t3 and t4, the noise potential is read out with high conversion efficiency.
  • the first transfer transistor 12a turns on.
  • the reset potential switch 22 sets the vertical signal line VSL to a reset potential for high illuminance, regardless of the illuminance.
  • the signal potential is read out with high conversion efficiency.
  • the reset potential switch 22 sets the reset potential of the vertical signal line VSL based on the result of the illuminance determination made by the illuminance determination unit 23 between times t1 and t2. For example, if the illuminance determination unit 23 determines that the illuminance is high, the reset potential switch 22 sets the vertical signal line VSL to a reset potential for high illuminance, and if it determines that the illuminance is low, the reset potential switch 22 sets the vertical signal line VSL to a reset potential for low illuminance. As shown in FIG. 6, if the illuminance determination unit 23 determines that the illuminance is low, the reset potential switch 22 makes the potential level of the reset potential higher than when it determines that the illuminance is high.
  • the conversion efficiency switching transistor 19 turns on. Between times t5 and t6 and between times t6 and t7, the signal potential is read out at low conversion efficiency.
  • the DAC 8 raises the reference signal Ramp to a high-level potential at time t5, and then gradually lowers it until time t6. Similarly, the DAC 8 raises the reference signal Ramp to a high-level potential at time t6, and then gradually lowers it until time t7.
  • the reset transistor 13 is temporarily turned on. This causes the charge stored in the floating diffusion FD to be discharged to the power supply voltage VDD node via the reset transistor 13. Between times t7 and t8, the noise potential is read out.
  • the reset transistor 13 turns on temporarily.
  • the second transfer transistor 12b turns on. This causes a charge corresponding to the amount of photoelectric conversion by the second photodiode PD2 to accumulate in the floating diffusion FD.
  • the signal potential photoelectrically converted by the second photodiode PD2 is read out.
  • the reset transistor 13 is temporarily turned on. This causes the charge stored in the floating diffusion FD to be discharged to the power supply voltage VDD node via the reset transistor 13. Between times t9 and t10, the noise potential of the second photodiode PD2 is read out.
  • the reset potential switch 22 determines the illuminance in the illuminance determination unit 23, sets a reset potential corresponding to the noise potential to the vertical signal line VSL, and reads out the noise potential. Then, for each of the multiple photoelectric conversion elements 11, the reset potential corresponding to the illuminance determined by the illuminance determination unit 23 is set to the vertical signal line VSL, and the signal potential is read out.
  • the reset potential switch 22 turns on the switch 26 connected to the high illuminance voltage source 25 at times t4 and t5, and sets the high illuminance reset potential to the vertical signal line VSL.
  • the reset potential switch 22 sets the high illuminance reset potential to the vertical signal line VSL at time t4, and sets the low illuminance reset potential to the vertical signal line VSL at time t5. Therefore, from time t5 onwards, the amount of potential fluctuation in the vertical signal line VSL is suppressed, the settling time of the vertical signal line VSL can be shortened, and the current flowing through the vertical signal line VSL can be reduced, resulting in power savings.
  • the third embodiment is characterized in that the reference potential of the vertical signal line VSL for illuminance determination is generated by a reference signal generating circuit.
  • FIG. 7 is a circuit diagram showing a main part of an imaging device 1 according to a third embodiment.
  • the imaging device 1 according to the third embodiment is obtained by adding a reference signal generating circuit 30 to the circuit configuration of FIG. 3.
  • the reference signal generating circuit 30 generates a reference signal for setting the vertical signal line VSL to a reference potential.
  • the reference signal generating circuit 30 has two transistors 31 and 32 that are cascode-connected between a power supply voltage VDD node and the vertical signal line VSL. These transistors 31 and 32 are, for example, NMOS transistors. These transistors 31 and 32 output, for example, a pixel signal corresponding to the potential of a floating diffusion FD of a dummy pixel (not shown) to the vertical signal line VSL.
  • the dummy pixel is a pixel that is shielded from light and can output a pixel signal of a stable signal level.
  • the gate voltages of the two transistors 31 and 32 may be controlled from the outside.
  • the reference signal generating circuit 30 is a source follower circuit.
  • the current flowing through the two transistors 31, 32 in the reference signal generating circuit 30 flows to the capacitor 21 via the vertical signal line VSL.
  • the vertical signal line VSL has a potential that corresponds to the charge held in the capacitor 21.
  • the reference signal generating circuit 30 constitutes a dynamic source follower circuit in order to hold a charge that corresponds to the current flowing through the two transistors 31, 32 in the capacitor 21 connected to the vertical signal line VSL.
  • a charge corresponding to the reference signal generated by the reference signal generation circuit 30 is held in the capacitor 21, and the vertical signal line VSL is set to the reference potential.
  • the illuminance determination unit 23 determines the illuminance based on the amount of potential fluctuation from the reference potential. After that, the reset potential switch 22 sets a reset potential for high illuminance or low illuminance to the vertical signal line VSL based on the illuminance determined by the illuminance determination unit 23.
  • FIG. 8 is a waveform diagram showing the reset potential that the reset potential switch 22 sets on the vertical signal line VSL according to the illuminance determined by the illuminance determination unit 23, with FIG. 8A showing the reset potential for low illuminance and FIG. 8B showing the reset potential for high illuminance.
  • the illuminance determination unit 23 determines the illuminance, for example, when the noise potential reading is completed, and based on the determination result, the reset potential switch 22 switches the reset potential of the vertical signal line VSL. Note that, as shown in the first embodiment, the illuminance may be determined before the noise potential is read.
  • the reference signal generating circuit 30 sets the vertical signal line VSL to a reference potential, and then the illuminance determination unit 23 determines the illuminance, so that the illuminance determination results are less likely to vary for each vertical signal line VSL.
  • the fourth embodiment differs from the third embodiment in the circuit configuration of the reference signal generating circuit 30.
  • FIG. 9 is a circuit diagram showing the main parts of an imaging device 1 according to the fourth embodiment.
  • the imaging device 1 according to the fourth embodiment has a reference signal generation circuit 30 having a different configuration from that of the third embodiment.
  • the reference signal generation circuit 30 according to the fourth embodiment has two transistors 31 and 32 connected in cascode between the power supply voltage VDD node and the vertical signal line VSL, and also has a switch 33 and a current source 34 connected in series between the vertical signal line VSL and a reference voltage (e.g., ground) node.
  • the switch 33 is turned on when the vertical signal line VSL is to be set to the reference potential.
  • the switch 33 is turned on, the current flowing through the two transistors 31 and 32 in the reference signal generating circuit 30 flows to the current source 34 via the switch 33. Since the current source 34 is a constant current source that flows a constant current, the vertical signal line VSL can be set to a constant reference potential.
  • the switch 33 is turned on and the vertical signal line VSL is set to a reference potential with a constant current load, after which the illuminance determination unit 23 determines the illuminance, and based on the determination result, the reset potential of the vertical signal line VSL is set and the signal potential is read out.
  • the reference signal generating circuit 30 sets the vertical signal line VSL to a reference potential, and then the illuminance determination unit 23 determines the illuminance, so that the illuminance determination results are less likely to vary for each vertical signal line VSL.
  • the fifth embodiment differs from the first to fourth embodiments in the configuration of the reset potential switch 22.
  • FIG. 10 is a circuit diagram showing the main parts of an imaging device 1 according to the fifth embodiment.
  • the imaging device 1 according to the fifth embodiment has a reset potential switch 22 having a different configuration from those of the first to fourth embodiments.
  • the reset potential switch 22 according to the fifth embodiment has a plurality of source follower circuits 35, a switch (fourth switch) 36, and a current source 37 connected in series between the vertical signal line VSL and a reference potential (e.g., ground) node.
  • Each of the multiple source follower circuits 35 has a transistor 38 and a switch (fifth switch) 39 connected in series between the power supply voltage VDD node and the vertical signal line VSL.
  • the transistor 38 is, for example, an NMOS transistor.
  • the drain of the transistor 38 is connected to the power supply voltage VDD node, and the source is connected to one end of the switch 39.
  • the other end of the switch 39 is connected to the vertical signal line VSL. Potentials of different potential levels are input to the gates of the transistors 38.
  • FIG. 10 shows an example in which two source follower circuits 35 are connected in series, but three or more source follower circuits 35 may be connected in series and different potential levels may be input to the gate of the transistor 38 in each source follower circuit 35.
  • the two source follower circuits 35 shown in FIG. 10 are referred to as the first source follower circuit 35 and the second source follower circuit 35.
  • a reset potential for low illuminance is input to the gate of the transistor 38 in the first source follower circuit 35.
  • a reset potential for high illuminance is input to the gate of the transistor 38 in the second source follower circuit 35.
  • Switch 36 is turned on when the vertical signal line VSL is set to the reference potential. When switch 36 is turned on, a constant current flows from the vertical signal line VSL to the current source 37 via switch 36.
  • the reset potential switch 22 turns on one of the switches 39 based on the illuminance determined by the illuminance determination unit 23, and sets the vertical signal line VSL to a reset potential corresponding to the illuminance.
  • the reset potential of the vertical signal line VSL is set by the source follower circuit 35, so the reset potential is not affected by the potential fluctuation of the connection node of the current source 37. Therefore, it is possible to take measures against streaking.
  • the reset potential switch 22 is provided with a single voltage source.
  • FIG. 11 is a circuit diagram showing the main parts of an imaging device 1 according to the sixth embodiment.
  • the imaging device 1 according to the sixth embodiment differs from the first to fifth embodiments in the configuration of the reset potential switch 22.
  • the reset potential switch 22 according to the sixth embodiment has a single voltage source 41 and a plurality of reset potential setting circuits 24 connected in parallel between the vertical signal line VSL and the voltage source 25.
  • Each of the multiple reset potential setting circuits 24 has a switch 26 and a potential setting unit 42.
  • the switch 26 switches whether or not to select the corresponding reset potential setting circuit 24.
  • the potential setting units 42 each have a different number of serially connected diodes or diode-connected transistors 43, or connect the corresponding switch 26 to a voltage source 41.
  • the diode or diode-connected transistor 43 has a predetermined forward voltage (e.g., about 0.6 V) between the anode and cathode or between the drain and source. Therefore, by adjusting the number of diodes or diode-connected transistors 43 connected in series, it can be used as the voltage source 41 in Figure 3.
  • a predetermined forward voltage e.g., about 0.6 V
  • a reset potential for noise potential is generated by connecting two diode-connected transistors 43 in series.
  • a reset potential for low illuminance is generated by using one diode-connected transistor 43.
  • a reset potential for high illuminance is generated by not connecting the diode-connected transistor 43 to the switch 26.
  • the number of diode-connected transistors 43 connected in series is arbitrary.
  • a single voltage source 41 can generate multiple reset potentials, making it possible to reduce the number of pads for applying voltage from an external voltage source 41 and the number of wires connected to the pads.
  • the technology disclosed herein can be applied to various products.
  • the technology disclosed herein may be realized as a device mounted on any type of moving object, such as an automobile, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc.
  • FIG. 12 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also perform cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation, by controlling the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040.
  • the microcomputer 12051 can also output control commands to the body system control unit 12030 based on information outside the vehicle acquired by the outside information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 13 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 13 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or avoidance steering via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the image captured by the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the image captured by the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031, among the configurations described above.
  • the imaging device 1 according to each embodiment can be applied to the imaging unit 12031.
  • This technology can be configured as follows:
  • the illuminance determination unit determines the illuminance in at least two stages. The imaging device according to (1).
  • the illuminance determination unit determines whether the illuminance is high or low, the reset potential switch sets the reset potential higher when the illuminance is determined to be low than when the illuminance is determined to be high;
  • the reset potential switch sets the reset potential when the signal line is at a noise potential to be higher than the reset potential when the illuminance determination unit determines that the signal line is at a low illuminance.
  • a pixel array unit having the plurality of pixels arranged in a first direction and a second direction; a plurality of the signal lines each extending in the second direction and arranged in the first direction, transmitting two or more pixel signals photoelectrically converted by two or more of the pixels arranged in the second direction; the illuminance determination unit and the reset potential switch are provided for each of the plurality of signal lines,
  • An imaging device according to any one of (1) to (4).
  • the reset potential switch selects one of a plurality of input potentials having different potential levels as a reset potential.
  • An imaging device according to any one of (1) to (5).
  • the plurality of input potentials include at least three types of input potentials for setting a noise potential, a low illuminance reset potential, or a high illuminance reset potential to the signal line.
  • the imaging device according to (6).
  • Each of the plurality of pixels has a transfer transistor and a floating diffusion, the illuminance determination unit determines an illuminance based on charges leaking from the photoelectric conversion element to the floating diffusion before starting charge transfer from the photoelectric conversion element to the floating diffusion via the transfer transistor due to photoelectric conversion.
  • the imaging device according to any one of (1) to (7).
  • the illuminance determination unit determines an illuminance based on a signal potential of the pixel signal corresponding to an amount of light incident on the plurality of pixels.
  • the imaging device according to any one of (1) to (7).
  • the plurality of pixels are capable of switching photoelectric conversion efficiency between at least two stages, the illuminance determination unit determines the illuminance based on a signal potential of the pixel signal in a state where photoelectric conversion efficiency is maximum;
  • the imaging device according to (9).
  • a signal processing unit that performs signal processing including generating a digital signal according to a potential of the signal line based on a result of comparing the potential of the signal line with a reference signal, the reset potential switch sets the reset potential corresponding to the noise potential on the signal line when the signal line is at a noise potential, and thereafter sets the reset potential corresponding to the illuminance determined by the illuminance determination unit on the signal line.
  • Each of the plurality of pixels includes a plurality of the photoelectric conversion elements having different sensitivities, the reset potential switcher, after determining the illuminance by the illuminance determination unit, sets the reset potential corresponding to a noise potential to the signal line to read out the noise potential, and then sets the reset potential corresponding to the illuminance determined by the illuminance determination unit to the signal line for each of the plurality of photoelectric conversion elements in turn to read out a signal potential;
  • the imaging device according to any one of (1) to (10).
  • a reference signal generating circuit for generating a reference signal for setting the signal line to a reference potential, the illuminance determination unit determines the illuminance based on a potential difference between the potential of the signal line and the reference potential.
  • the imaging device according to any one of (1) to (12).
  • a constant current source that supplies a constant current to the signal line; a first switch that connects the constant current source to the signal line only when the signal line is set to a reference potential;
  • the imaging device according to any one of (1) to (12).
  • the reset potential switch includes a plurality of reset potential setting circuits connected in parallel between the signal line and a reference potential node, Each of the plurality of reset potential setting circuits Voltage sources with different potential levels, and a second switch that switches whether or not to set the potential of the voltage source as the reset potential based on the illuminance determined by the illuminance determination unit.
  • the imaging device according to any one of (1) to (14).
  • the illuminance determination unit determines whether the illuminance is high or low, When the illuminance determination unit determines that the illuminance is low, the plurality of reset potential setting circuits set, as the reset potential, a potential of the voltage source having a higher potential level than when the illuminance determination unit determines that the illuminance is high.
  • the imaging device according to (15).
  • the reset potential switch includes a plurality of source follower circuits, a third switch, and a current source connected in series between the signal line and a reference potential node,
  • Each of the plurality of source follower circuits comprises: A transistor having gates to which potentials of different potential levels are input; a fourth switch that switches whether or not the signal line is set to a reset potential corresponding to a potential input to the gate of the transistor; the third switch is turned on when the signal line is set to a reference potential, and causes a constant current to flow through the signal line using the current source; after setting the signal line to the reference potential, turning on any one of the plurality of fourth switches based on the illuminance determined by the illuminance determination unit to set a reset potential of the signal line;
  • the imaging device according to any one of (1) to (14).
  • the illuminance determination unit determines whether the illuminance is high or low, When the illuminance determination unit determines that the illuminance is low, the plurality of source follower circuits turn on the fourth switch connected to the transistor to which a higher potential is inputted than when the illuminance determination unit determines that the illuminance is high, to set a reset potential of the signal line.
  • the reset potential switch includes a single voltage source connected to the signal line, and a plurality of reset potential setting circuits connected in parallel between the signal line and the voltage source, Each of the plurality of reset potential setting circuits includes a third switch that switches whether or not to select the corresponding reset potential setting circuit, and a potential setting unit that is connected in series to the third switch;
  • the potential setting unit has a different number of diodes or diode-connected transistors connected in series, or connects the third switch to the voltage source.
  • the illuminance determination unit determines whether the illuminance is high or low, When the illuminance determination unit determines that the illuminance is low, the plurality of reset potential setting circuits set, as the reset potential, a potential of a greater number of diodes or diode-connected transistors connected in series than when the illuminance determination unit determines that the illuminance is high.
  • the imaging device according to (19).

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］垂直信号線のリセット電位を可変にして消費電力を削減するとともに、垂直信号線のセトリング時間を短縮させる。 ［解決手段］撮像装置は、一方向に配列され、それぞれが光電変換素子を有する複数の画素と、前記複数の画素で光電変換された複数の画素信号を伝送する信号線と、前記複数の画素に入射された光の照度を判定する照度判定部と、前記照度判定部で判定された照度に基づいて、前記信号線の電位を初期化するためのリセット電位を切り替えるリセット電位切替器と、を備える。

Description

撮像装置
　本開示は、撮像装置に関する。
　通常のＣＭＯＳイメージセンサ（以下、ＣＩＳ）では、垂直（縦）方向に配列された画素列ごとに垂直信号線を設けており、各垂直信号線は、対応する画素列の各画素から出力された画素信号を伝送する。垂直信号線の電位が安定するまでに要する時間は、セトリング時間と呼ばれる。従前のＣＩＳでは、垂直信号線のセトリング時間を短くするために、定電流負荷を用いることがある。定電流負荷は、電源電圧から垂直信号線を通って接地ノードまで電流を流し続けるため、消費電力が大きいという問題がある。
　これに対して、特許文献１には、画素内の増幅トランジスタのドレインに接続された電源電圧ノードから、増幅トランジスタを通って垂直信号線に電流を流すことで、垂直信号線に接続されたキャパシタに電荷を蓄積する技術が開示されている。特許文献１では、フローティングディフュージョンの電位（以下、ＦＤ電位）から増幅トランジスタの閾値電圧を引いた電位差に応じた電荷をキャパシタに蓄積でき、キャパシタの蓄積後は増幅トランジスタから垂直信号線に電流を流さないため、省電力化を図ることができる。
特開２０２１－４０２７０号公報
　特許文献１の回路構成では、上述した電位差に応じた電荷がキャパシタに蓄積されるまでは増幅トランジスタから垂直信号線に電流が流れ続けるため、増幅トランジスタがオフしかかっている状態でも微小電流が流れて、垂直信号線のセトリング時間が長くなるという問題がある。
　また、特許文献１の回路構成では、ＦＤ電位が上昇する際には、ＦＤ電位に追従して垂直信号線の電位を上昇させることができるが、ＦＤ電位が低下しても、それに追従して垂直信号線の電位を低下させることができない。
　このため、特許文献１の回路構成では、垂直信号線を強制的にリセット電位まで引き下げる必要がある。例えば、高照度の光が画素に入射される場合には、画素信号の電位が低くなるため、垂直信号線をリセット電位から画素信号の電位まで遷移させるのにそれほど時間はかからないが、低照度の光が画素に入射される場合には、垂直信号線をリセット電位から画素信号の電位までの電位差が大きいことから、垂直信号線の電位を安定化させるのに時間がかかる上に、消費電力も大きくなる。
　そこで、本開示では、垂直信号線のリセット電位を可変にして消費電力を削減するとともに、垂直信号線のセトリング時間を短縮可能な撮像装置を提供するものである。
　上記の課題を解決するために、本開示によれば、一方向に配列され、それぞれが光電変換素子を有する複数の画素と、
　前記複数の画素で光電変換された複数の画素信号を伝送する信号線と、
　前記複数の画素に入射された光の照度を判定する照度判定部と、
　前記照度判定部で判定された照度に基づいて、前記信号線の電位を初期化するためのリセット電位を切り替えるリセット電位切替器と、を備える、
　撮像装置が提供される。
　前記照度判定部は、少なくとも二段階に照度を判定してもよい。
　前記照度判定部は、高照度又は低照度を判定し、
　前記リセット電位切替器は、低照度と判定された場合には、高照度と判定された場合よりも、前記リセット電位を高くしてもよい。
　前記リセット電位切替器は、前記信号線がノイズ電位の場合の前記リセット電位を、前記照度判定部にて低照度と判定された場合の前記リセット電位よりも高くしてもよい。
　第１方向及び第２方向に配列される前記複数の画素を有する画素アレイ部と、
　それぞれが前記第２方向に延びるとともに前記第１方向に配列され、前記第２方向に配列される２以上の前記画素で光電変換された２以上の画素信号を伝送する複数の前記信号線と、を備え、
　前記照度判定部及び前記リセット電位切替器は、前記複数の信号線のそれぞれごとに設けられてもよい。
　前記リセット電位切替器は、電位レベルがそれぞれ異なる複数の入力電位の中からいずれか一つをリセット電位として選択してもよい。
　前記複数の入力電位は、ノイズ電位、低照度用リセット電位、又は高照度用リセット電位を前記信号線に設定するための少なくとも３種類の入力電位を含んでもよい。
　前記複数の画素のそれぞれは、転送トランジスタ及びフローティングディフュージョンを有し、
　前記照度判定部は、前記転送トランジスタを介して前記光電変換素子から前記フローティングディフュージョンに光電変換による電荷転送を開始する前に、前記光電変換素子から前記フローティングディフュージョンに漏れ出す電荷に基づいて、照度を判定してもよい。
　前記照度判定部は、前記複数の画素に入射された光の光量に応じた前記画素信号の信号電位に基づいて、照度を判定してもよい。
　前記複数の画素は、光電変換効率を少なくとも二段階に切替可能であり、
　前記照度判定部は、光電変換効率が最大の状態での前記画素信号の信号電位に基づいて、照度を判定してもよい。
　前記信号線の電位を参照信号と比較した結果に基づいて、前記信号線の電位に応じたデジタル信号の生成を含む信号処理を行う信号処理部を備え、
　前記リセット電位切替器は、前記信号線がノイズ電位の場合には、前記ノイズ電位に応じた前記リセット電位を前記信号線に設定し、その後、前記照度判定部で判定された照度に応じた前記リセット電位を前記信号線に設定してもよい。
　前記複数の画素のそれぞれは、感度の異なる複数の前記光電変換素子を有し、
　前記リセット電位切替器は、前記照度判定部にて照度を判定した後に、ノイズ電位に対応する前記リセット電位を前記信号線に設定してノイズ電位の読出を行い、その後、前記複数の光電変換素子のそれぞれについて順に、前記照度判定部にて判定された照度に応じた前記リセット電位を前記信号線に設定して、信号電位の読出を行ってもよい。
　前記信号線を基準電位に設定するための基準信号を生成する基準信号生成回路を備え、
　前記照度判定部は、前記信号線の電位と前記基準電位との電位差により照度を判定してもよい。
　前記信号線に一定の電流を流す定電流源と、
　前記信号線を基準電位に設定する場合に限って前記信号線に前記定電流源を接続する第１切替器と、を備えてもよい。
　前記リセット電位切替器は、前記信号線と基準電位ノードとの間に並列に接続される複数のリセット電位設定回路を有し、
　前記複数のリセット電位設定回路のそれぞれは、
　それぞれ異なる電位レベルの電圧源と、
　前記照度判定部で判定された照度に基づいて、前記電圧源の電位を前記リセット電位として設定するか否かを切り替える第２切替器と、を有してもよい。
　前記照度判定部は、高照度又は低照度を判定し、
　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より電位レベルが高い前記電圧源の電位を前記リセット電位として設定してもよい。
　前記リセット電位切替器は、前記信号線と基準電位ノードとの間に直列に接続される複数のソースフォロワ回路、第３切替器、及び電流源を有し、
　前記複数のソースフォロワ回路のそれぞれは、
　ゲートにそれぞれ異なる電位レベルの電位が入力されるトランジスタと、
　前記信号線を前記トランジスタのゲートに入力される電位に応じたリセット電位に設定するか否かを切り替える第４切替器と、を有し、
　前記第３切替器は、前記信号線を基準電位に設定する際にオンして、前記電流源を用いて前記信号線に一定の電流を流し、
　前記信号線を前記基準電位に設定した後に、前記照度判定部で判定された照度に基づいて複数の前記第４切替器のいずれか一つをオンさせて前記信号線のリセット電位を設定してもよい。
　前記照度判定部は、高照度又は低照度を判定し、
　前記複数のソースフォロワ回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より高い電位がゲートに入力される前記トランジスタに接続される前記第４切替器をオンさせて前記信号線のリセット電位を設定してもよい。
　前記リセット電位切替器は、前記信号線に接続される単一の電圧源と、前記信号線と前記電圧源との間に並列に接続される複数のリセット電位設定回路とを有し、
　前記複数のリセット電位設定回路のそれぞれは、対応する前記リセット電位設定回路を選択するか否かを切り替える第３切替器と、前記第３切替器に直列に接続される電位設定部と、を有し、
　前記電位設定部は、それぞれ異なる数の直列に接続されたダイオード又はダイオード接続されたトランジスタを有するか、又は前記第３切替器を前記電圧源に接続してもよい。
　前記照度判定部は、高照度又は低照度を判定し、
　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より多くの数が直列に接続されるダイオード又はダイオード接続されたトランジスタの電位を前記リセット電位として設定してもよい。
本開示に係る撮像装置の概略構成を示すブロック図。 本開示に係る撮像装置を二層構造にする例を示す模式的な斜視図。 本開示に係る撮像装置を三層構造にする例を示す模式的な斜視図。 第１の実施形態に係る撮像装置の要部を示す回路図。 第１の実施形態に係る撮像装置のタイミング図。 第２の実施形態に係る撮像装置の要部を示す回路図。 第２の実施形態に係る撮像装置のタイミング図。 第３の実施形態に係る撮像装置の要部を示す回路図。 照度に応じてリセット電位切替器が垂直信号線に設定するリセット電位を示す波形図。 第４の実施形態に係る撮像装置の要部を示す回路図。 第５の実施形態に係る撮像装置の要部を示す回路図。 第６の実施形態に係る撮像装置の要部を示す回路図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、撮像装置の実施形態について説明する。以下では、撮像装置の主要な構成部分を中心に説明するが、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　図１は本開示に係る撮像装置１の概略構成を示すブロック図である。図１に示すように、本開示に係る撮像装置１は、画素アレイ部２と、垂直走査回路３と、カラム読出回路４と、カラム信号処理回路５と、水平走査回路６と、制御回路７と、デジタル－アナログ変換器（以下、ＤＡＣ）８とを備える。
　画素アレイ部２は、複数の画素１０を有する。複数の画素１０は一次元又は二次元方向に配列されている。本明細書では、第１方向（水平方向）Ｘと第２方向（垂直方向）Ｙに複数個ずつの画素１０が配列された画素アレイ部２について説明する。本明細書では、第１方向Ｘに配列された複数の画素１０を画素行と呼び、第２方向Ｙに配列された複数の画素１０を画素列と呼ぶ。画素アレイ部２には、複数の画素行が第２方向Ｙに配列され、かつ複数の画素列が第１方向Ｘに配列されている。画素アレイ部２には、画素列ごとに垂直信号線ＶＳＬが配置され、画素行ごとに行選択線Ｌ１が配置される。
　画素１０は、後述するように、光電変換素子１１と、転送トランジスタ１２と、リセットトランジスタ１３と、増幅トランジスタ１４と、選択トランジスタ１５とを有する。画素１０には、排出トランジスタ又は変換効率切替トランジスタが設けられる場合もある。
　また、画素１０には、後述するように、それぞれ感度が異なる複数の光電変換素子１１が設けられる場合もある。
　光電変換素子１１は、入射光の光量に応じた電荷を蓄積する。光電変換素子１１は、例えばフォトダイオードＰＤである。転送トランジスタ１２は、フォトダイオードＰＤの蓄積電荷をフローティングディフュージョンＦＤに転送するか否かを切り替える。リセットトランジスタ１３は、フローティングディフュージョンＦＤの電荷を電源電圧ＶＤＤノードに排出して、フローティングディフュージョンＦＤをリセット信号レベルにするか否かを切り替える。増幅トランジスタ１４は、選択トランジスタ１５とともにソースフォロワ回路を構成しており、フローティングディフュージョンＦＤの蓄積電荷に応じた画素信号を生成して、垂直信号線ＶＳＬに出力する。選択トランジスタ１５は、選択信号がハイレベルのときに、画素信号を垂直信号線ＶＳＬに出力する。
　垂直走査回路３は、複数の行選択線Ｌ１を順次に駆動する。例えば、垂直走査回路３は、駆動対象の行選択線Ｌ１をハイレベル電位に設定する。これにより、駆動対象の行選択線Ｌ１に接続される画素行に含まれる各画素１０の選択信号がハイレベルになり、選択トランジスタ１５がオンする。
　カラム読出回路４は、第１方向Ｘに配列される複数の垂直信号線ＶＳＬに流れる電流を引き込む複数の電流源を有する。また、カラム読出回路４は、複数の垂直信号線ＶＳＬの電位に応じた電荷を保持する複数のキャパシタを有する場合もある。カラム読出回路４は、負荷ＭＯＳ回路と呼ばれることもある。
　カラム信号処理回路５は、複数の垂直信号線ＶＳＬの電位を参照信号（ランプ信号とも呼ばれる）Ｒａｍｐと比較した結果に基づいてデジタル信号を生成する。後述するように、カラム信号処理回路５は、複数のアナログ－デジタル変換器（ＡＤ変換器）を有する。各ＡＤ変換器は、コンパレータと、カウンタとを有する。コンパレータは、対応する垂直信号線ＶＳＬの電位と参照信号Ｒａｍｐとを比較する。参照信号Ｒａｍｐは、ＤＡＣ８で生成される。カウンタは、コンパレータで垂直信号線ＶＳＬの電位と参照信号Ｒａｍｐとの一致が検出されるまでの間、カウント動作を行う。カウンタのカウント値がデジタル信号に相当する。カラム信号処理回路５は、ノイズ電位と信号電位との差分を検出する相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を実施することも可能である。
　水平走査回路６は、第１方向Ｘに配列される複数の垂直信号線ＶＳＬに対応する複数のＡＤ変換器から出力されるデジタル信号を順次に選択して出力させる。
　制御回路７は、垂直走査回路３、カラム読出回路４、カラム信号処理回路５、水平走査回路６、及びＤＡＣ８の動作タイミングを制御する。
　本開示に係る撮像装置１は、積層構造のチップで実現することができる。図２Ａは、本開示に係る撮像装置１を二層構造にする例を示す模式的な斜視図である。図２Ａの撮像装置１は、光入射面側に配置される第１基板１６と、第１基板１６に積層される第２基板１７を備える。第１基板１６には、例えば、各画素１０のフォトダイオードＰＤと、転送トランジスタ１２と、リセットトランジスタ１３と、増幅トランジスタ１４と、選択トランジスタ１５とが配置される。第２基板１７には、例えば、垂直走査回路３と、カラム読出回路４と、カラム信号処理回路５と、水平走査回路６、制御回路７とが配置される。第１基板１６と第２基板１７は、例えばＣＣＣ（Cupper-Cupper Connection）で接合及び信号伝送を行う。あるいは、第１基板１６と第２基板１７は、ＣＣＣ以外のビア又はバンプなどで接合されてもよい。
　図２Ｂは、本開示に係る撮像装置１を三層構造にする例を示す模式的な斜視図である。図２Ｂの撮像装置１は、光入射面側に配置される第１基板１６と、第１基板１６に積層される第２基板１７と、第２基板１７に積層される第３基板１８とを備える。第１基板１６には、例えば、各画素１０のフォトダイオードＰＤと転送トランジスタ１２が配置される。第２基板１７には、各画素１０の転送トランジスタ１２以外の画素トランジスタ（リセットトランジスタ１３と、増幅トランジスタ１４と、選択トランジスタ１５など）が配置される。この他、第２基板１７には、垂直走査回路３、カラム読出回路４、カラム信号処理回路５、水平走査回路６、及びＤＡＣ８のうち一部の回路が配置され、残りの回路は、第３基板１８に配置される。第１基板１６と第２基板１７は、例えばＴＳＶ（Through Silicon Via）で接合及び信号伝送を行い、第２基板１７と第３基板１８は、例えばＣＣＣで接合及び信号伝送を行う。
　（第１の実施形態）
　図３は第１の実施形態に係る撮像装置１の要部を示す回路図である。より具体的には、図３は、１本の垂直信号線ＶＳＬに接続される画素１０、カラム読出回路４、及びカラム信号処理回路５の回路構成を示す。
　第１の実施形態に係る画素１０は、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、及び選択トランジスタ１５を備える他に、変換効率切替トランジスタ１９を備える。変換効率切替トランジスタ１９には、フローティングディフュージョンＦＤとは別に、電荷保持部ＬＦＤが接続される。
　画素１０は、変換効率切替トランジスタ１９がオフのときは高変換効率で光電変換を行い、オンのときは低変換効率で光電変換を行う。本明細書では、高変換効率で光電変換を行うモードをＨＣＧ（High Conversion Gain）と呼び、低変換効率で光電変換を行うモードをＬＣＧ（Low Conversion Gain）と呼ぶ。画素１０内に設けられるトランジスタを総称して画素トランジスタと呼ぶ。本明細書では、画素トランジスタをＮＭＯＳトランジスタで構成する例を示すが、ＰＭＯＳトランジスタで構成することも可能である。
　増幅トランジスタ１４と選択トランジスタ１５はソースフォロワ回路を構成しており、選択トランジスタ１５のソースは垂直信号線ＶＳＬに接続される。垂直信号線ＶＳＬには、ソースフォロワ回路を介してＦＤ電位に応じた電荷を蓄積するキャパシタ２１が接続される。
　このように、図３の回路では、ＦＤ電位に応じた電荷がソースフォロワ回路を介して、垂直信号線ＶＳＬに接続されたキャパシタ２１に蓄積されるため、このソースフォロワ回路はダイナミック・ソースフォロワ回路と呼ぶことができる。
　ダイナミック・ソースフォロワ回路は、ＦＤ電位が上昇する際には、ＦＤ電位の上昇分の電荷をキャパシタ２１に迅速に蓄積できるが、ＦＤ電位が低下しても、キャパシタ２１から電荷を放電させる機能を持たない。
　そこで、第１の実施形態に係る撮像装置１は、垂直信号線ＶＳＬを強制的にリセット電位に設定するリセット電位切替器２２を備える。リセット電位切替器２２は、垂直信号線ＶＳＬごとに配置される。リセット電位切替器２２は、例えばカラム読出回路４に設けられる。リセット電位切替器２２は、照度に応じてリセット電位を切り替えることができる。
　第１の実施形態に係る撮像装置１は、垂直信号線ＶＳＬごとに照度判定部２３を備える。照度判定部２３は、対応する垂直信号線ＶＳＬに接続される複数の画素１０に入射された光の照度を判定する。照度判定部２３は、例えばカラム信号処理回路５に設けられる。より詳細には、照度判定部２３は、カラム信号処理回路５のコンパレータ２７の出力ノードに接続される。照度判定部２３は、少なくとも二段階に照度を判定する。本明細書では、照度判定部２３が高照度又は低照度を判定する例を説明するが、照度判定部２３は三段階以上の照度を判定してもよい。このように、照度判定部２３は、複数の画素に入射された光の光量に応じた画素信号の信号電位に基づいて、照度を判定する。より具体的には、照度判定部２３は、光電変換効率が最大の状態での画素信号の信号電位に基づいて、照度を判定する。
　上述したリセット電位切替器２２は、照度判定部２３で判定された照度に基づいて、垂直信号線ＶＳＬの電位を初期化するためのリセット電位を切り替える。リセット電位切替器２２は、低照度と判定された場合には、高照度と判定された場合よりも、リセット電位を高くする。その理由は、低照度の場合、高照度の場合よりも、画素信号の信号電位が高いため、リセット電位を低くすると、垂直信号線ＶＳＬの電位を大きく変化させる必要が生じ、垂直信号線ＶＳＬのセトリングに時間がかかるためである。
　また、リセット電位切替器２２は、垂直信号線ＶＳＬがノイズ電位の場合のリセット電位を、照度判定部２３にて低照度と判定された場合のリセット電位よりも高くする。ノイズ電位は、フォトダイオードＰＤが光電変換を行わない場合の垂直信号線ＶＳＬの電位であり、ノイズ電位に対応する画素信号の信号レベルは低照度時の画素信号の信号レベルよりも高いため、ノイズ電位用のリセット電位を予め高くしておく。
　第１の実施形態に係るリセット電位切替器２２は、図３に示すように、対応する垂直信号線ＶＳＬと基準電圧ノード（例えば接地ノード）との間に並列に接続される複数のリセット電位設定回路２４を有する。図３の例では、３つのリセット電位設定回路２４が設けられる。各リセット電位設定回路２４は、それぞれ異なる電位レベルの電圧源２５と、この電圧源２５の電位を照度判定部２３で判定された照度に基づいてリセット電位として設定するか否かを切り替える切替器（第２切替器）２６とを有する。複数の電圧源２５は、撮像装置１の外部に設けてもよい。その場合、外部に設けた複数の電圧源２５からの電圧を印加するパッドが撮像装置１に設けられる。このように、リセット電位切替器２２は、電位レベルがそれぞれ異なる複数の入力電位の中からいずれか一つをリセット電位として選択する。複数の入力電位は、ノイズ電位、低照度用リセット電位、又は高照度用リセット電位を垂直信号線ＶＳＬに設定するための少なくとも３種類の入力電位を含む。
　図３の撮像装置１は、ノイズ電位用の電位を供給する電圧源２５と、低照度用の電位を供給する電圧源２５と、高照度用の電位を供給する電圧源２５と、各電圧源２５に接続される３つの切替器２６とを備える。３つの切替器２６のうち一つだけがオンし、オンした切替器２６に接続される電圧源２５の電位が垂直信号線ＶＳＬのリセット電位として設定される。
　照度判定部２３は、図３に示すように、カラム信号処理回路５のコンパレータ２７の出力ノードに接続される。照度判定部２３は、後述するように、例えば、画素１０の入射光の光量に基づいて照度を判定する。画素１０は、入射光の光量に応じた信号電位の画素信号を垂直信号線ＶＳＬに出力する。コンパレータ２７は、垂直信号線ＶＳＬの電位と参照信号Ｒａｍｐとの比較結果を出力する。照度判定部２３は、コンパレータ２７の出力信号に基づいて照度を判定する。参照信号Ｒａｍｐは、時間に応じて電位が変化するランプ信号である。参照信号Ｒａｍｐが時間の経過に応じて電位が下がるランプ信号の場合、垂直信号線ＶＳＬの電位が低いほど、コンパレータ２７はより遅く一致を検出する。コンパレータ２７は一致を検出した時点で出力信号の論理を変化させる。照度判定部２３は、例えば、コンパレータ２７の出力信号の論理が変化するまでの時間の長さにより、高照度か低照度かを判定することができる。
　リセット電位設定回路２４の３つの切替器２６は、照度判定部２３の判定結果に基づいて、オン又はオフに切り替えられる。具体的には、照度判定部２３が高照度と判定した場合には、高照度用の電位を供給する電圧源２５に接続された切替器２６がオンする。照度判定部２３が低照度と判定した場合には、低照度用の電位を供給する電圧源２５に接続された切替器２６がオンする。また、ノイズ電位の読出を行う場合には、ノイズ電位用の電位を供給する電圧源２５に接続された切替器２６がオンする。
　図３では、１本の垂直信号線ＶＳＬに接続されるカラム読出回路４とカラム信号処理回路５の回路構成を示すが、第１方向Ｘに配列される複数の垂直信号線ＶＳＬのそれぞれに図３と同様の回路が接続される。
　図４は第１の実施形態に係る撮像装置１のタイミング図である。図４には、転送トランジスタ１２のゲート電圧ＴＲＧ、リセットトランジスタ１３のゲート電圧ＲＳＴ、変換効率切替トランジスタ１９のゲート電圧ＦＤＧ、及び選択トランジスタ１５のゲート電圧ＳＥＬ、ＤＡＣ８から出力される参照信号Ｒａｍｐ、リセット電位設定回路２４の３つの切替器２６のオン／オフタイミング、高照度時の垂直信号線ＶＳＬの電位、低照度時の垂直信号線ＶＳＬの電位、及び照度判定を行わない場合の垂直信号線ＶＳＬの電位の波形が示される。以下、図４を参照して、第１の実施形態に係る発光装置の動作を説明する。
　第１の実施形態に係る撮像装置１は、照度判定部２３を備えているものの、照度判定部２３による照度判定を行わないモードを選択することも可能である。この場合、垂直信号線ＶＳＬの電位は、図４の最下段に示す照度判定を行わない場合の波形になる。
　図４は、ある画素行の行選択線Ｌ１を駆動する例を示しており、この画素行に含まれるすべての画素１０の選択トランジスタ１５がオンする。時刻ｔ１～ｔ２では、リセットトランジスタ１３をオンして、フローティングディフュージョンＦＤの電荷（電子）を電源電圧ＶＤＤノードに引き抜いて、ＦＤ電位をリセットする。時刻ｔ１～ｔ３の間は、変換効率切替トランジスタ１９がオンしており、変換効率切替トランジスタ１９に接続された電荷保持部ＬＦＤの保持電荷（電子）も電源電圧ＶＤＤノードに引き抜かれる。時刻ｔ１～ｔ２の間は、ＤＡＣ８から出力される参照信号Ｒａｍｐの信号レベルは一定（ハイレベル電位）である。
　時刻ｔ２～ｔ３の間、ＤＡＣ８から出力される参照信号Ｒａｍｐの信号レベルは徐々に下がる。時刻ｔ２～ｔ３の間は、低変換効率でのノイズ電位の読出期間である。時刻ｔ３で、リセット電位切替器２２におけるノイズ電位用の電圧源２５に接続された切替器２６が一時的にオンする。これにより、垂直信号線ＶＳＬはノイズ電位用のリセット電位に設定される。また、時刻ｔ３で、ＤＡＣ８から出力される参照信号Ｒａｍｐは、元のハイレベル電位に復帰し、その後、時刻ｔ４まで参照信号Ｒａｍｐの信号レベルは徐々に下がる。さらに、時刻ｔ３で、変換効率切替トランジスタ１９はオフする。
　時刻ｔ３～ｔ４の間は、高変換効率でのノイズ電位の読出期間である。時刻ｔ４で、リセット電位切替器２２における高照度用の電圧源２５に接続された切替器２６が一時的にオンする。これにより、垂直信号線ＶＳＬは高照度用のリセット電位に設定される。このように、ノイズ電位の読出が終了した時刻ｔ４では、照度に関係なく、垂直信号線ＶＳＬは高照度用のリセット電位まで下げられる。また、時刻ｔ４で、ＤＡＣ８から出力される参照信号Ｒａｍｐは、元のハイレベル電位に復帰し、その後、時刻ｔ５まで参照信号Ｒａｍｐの信号レベルは徐々に下がる。
　時刻ｔ１～ｔ４の間は、画素１０に入射される光の照度に関係なく、垂直信号線ＶＳＬにはノイズ電位用のリセット電位が設定された状態で、ノイズ電位の読出を行う。
　時刻ｔ４～ｔ５の間は、高変換効率での信号電位の読出期間である。また、時刻ｔ４～ｔ５の間に、照度判定部２３による照度の判定が行われる。時刻ｔ４で、垂直信号線ＶＳＬは高照度用のリセット電位に設定されるため、時刻ｔ４～ｔ５の間は、高照度であれば、垂直信号線ＶＳＬの電位はそれほど上昇しないが、低照度であれば、垂直信号線ＶＳＬの電位が大きく上昇する。
　時刻ｔ５で、変換効率切替トランジスタ１９がオンし、時刻ｔ５～ｔ６の間は、低変換効率での信号電位の読出が行われる。時刻ｔ５では、照度判定部２３により判定された照度に応じて、リセット電位切替器２２における高照度用の電圧源２５に接続された切替器２６、又は低照度用の電圧源２５に接続された切替器２６がオンする。照度判定部２３が高照度と判定した場合には、高照度用の電圧源２５に接続された切替器２６がオンし、垂直信号線ＶＳＬは高照度用のリセット電位に設定される。一方、照度判定部２３が低照度と判定した場合には、低照度用の電圧源２５に接続された切替器２６がオンし、垂直信号線ＶＳＬは低照度用のリセット電位に設定される。この場合、垂直信号線ＶＳＬの電位は、時刻ｔ４よりも大きく引き上げられる。また、照度判定部２３が照度判定を行わない場合は、高照度と判定された場合と同様のリセット電位が時刻ｔ５で垂直信号線ＶＳＬに設定される。
　このように、第１の実施形態では、照度判定部２３で判定された照度に応じた電位レベルのリセット電位を垂直信号線ＶＳＬに設定した後に（時刻ｔ５）、画素信号の信号電位の読出を行うため、垂直信号線ＶＳＬの電位の変動量を小さくすることができ、垂直信号線ＶＳＬのセトリング時間を短縮できるとともに、垂直信号線ＶＳＬに流れる電流を削減できて省電力化を図れる。
　（第２の実施形態）
　図５は第２の実施形態に係る撮像装置１の要部を示す回路図である。第２の実施形態に係る撮像装置１は、第１の実施形態に係る撮像装置１とは異なる構成の画素１０を備える。第２の実施形態に係る画素１０は、それぞれ異なる受光面積の複数の光電変換素子１１（例えば、フォトダイオードＰＤ）を有する。図５の例では、互いに受光面積の異なる２つのフォトダイオードＰＤを有するが、３つ以上のフォトダイオードＰＤを設けてもよい。以下では、図５の画素１０に設けられる２つのフォトダイオードＰＤを第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２と呼ぶ。例えば、第１フォトダイオードＰＤ１は、第２フォトダイオードＰＤ２よりも受光面積が大きい。受光面積が大きいほど、微弱な光でも検出できるが、飽和しやすくなる。それぞれ受光面積が異なる複数のフォトダイオードＰＤを画素１０に設けることで、ダイナミックレンジを拡大することができる。
　また、図５の画素１０は、第２フォトダイオードＰＤ２の蓄積電荷を保持する電荷保持部２８と、リセットトランジスタ１３のソースと第２フォトダイオードＰＤ２のカソードを接続するか否かを切り替える第２転送トランジスタ１２ｂとを有する。以下では、第１フォトダイオードＰＤ１の蓄積電荷をフローティングディフュージョンＦＤに転送するトランジスタを第１転送トランジスタ１２ａと呼ぶ。
　第２の実施形態に係る撮像装置１は、画素１０の構成が第１の実施形態と異なる他は、第１の実施形態に係る撮像装置１と同様に構成される。
　図６は第２の実施形態に係る撮像装置１のタイミング図である。図６は、第１転送トランジスタ１２ａ、リセットトランジスタ１３、変換効率切替トランジスタ１９、第２転送トランジスタ１２ｂ、及び選択トランジスタ１５の各ゲート電位波形と、ＤＡＣ８から出力される参照信号Ｒａｍｐの電位波形と、及び垂直信号線ＶＳＬの電位波形を示す。垂直信号線ＶＳＬの電位波形は、照度判定を行わない場合又は高照度時の電位波形と、低照度時の電位波形とを含む。
　第１の実施形態では、ノイズ電位の読出を行った後に、照度判定部２３による照度の判定を行ったが、第２の実施形態では、ノイズ電位の読出を行う前に照度判定部２３による照度の判定を行う。より具体的には、第１の実施形態では、フォトダイオードＰＤの光電変換で生成された電荷に基づいて照度の判定を行ったが、第２の実施形態では、第１転送トランジスタ１２ａをオフにした状態で、フォトダイオードＰＤからフローティングディフュージョンＦＤに溢れた電荷に基づいて照度の判定を行う。
　図６の時刻ｔ１では、垂直信号線ＶＳＬは、照度に関係なく、ノイズ電位のリセット電位に設定される。時刻ｔ１～ｔ２の間は、第１フォトダイオードＰＤ１が露光を行う。第１フォトダイオードＰＤ１で蓄積できずに溢れた電荷は、フローティングディフュージョンＦＤに転送される。ＦＤ電位は、フローティングディフュージョンＦＤの蓄積電荷に応じた電位になる。第１フォトダイオードＰＤ１から溢れた電荷が多いほど、ＦＤ電位は下がる。垂直信号線ＶＳＬは、ＦＤ電位に応じた電位になる。
　照度判定部２３は、時刻ｔ１～ｔ２の間に、垂直信号線ＶＳＬの電位に基づいて照度の判定を行う。すなわち、照度判定部２３は、第１フォトダイオードＰＤ１から溢れた電荷に基づいて照度の判定を行う。高照度ほど第１フォトダイオードＰＤ１から溢れる電荷は多くなり、ＦＤ電位及び垂直信号線ＶＳＬの電位はより低下する。照度判定部２３は、垂直信号線ＶＳＬの電位により、例えば、高照度又は低照度であるかを判定する。このように、照度判定部２３は、転送トランジスタ１２を介して光電変換素子１１からフローティングディフュージョンＦＤに光電変換による電荷転送を開始する前に、光電変換素子１１からフローティングディフュージョンＦＤに漏れ出す電荷に基づいて、照度を判定する。
　ＤＡＣ８は、時刻ｔ１～ｔ２の間は参照信号Ｒａｍｐの信号レベルをローレベルにし、時刻ｔ２でハイレベル電位に引き上げて、その後、参照信号Ｒａｍｐの信号レベルを徐々に下げる。時刻ｔ２～ｔ３の間、変換効率切替トランジスタ１９はオンするため、低変換効率でノイズ電位の読出が行われる。
　時刻ｔ３になると、変換効率切替トランジスタ１９がオフする。ＤＡＣ８は、時刻ｔ３で参照信号Ｒａｍｐの信号レベルをハイレベル電位まで引き上げて、その後、参照信号Ｒａｍｐの信号レベルを徐々に下げる。時刻ｔ３～ｔ４の間は、高変換効率でノイズ電位の読出が行われる。
　時刻ｔ４の直前に、第１転送トランジスタ１２ａがオンする。時刻ｔ４の時点では、リセット電位切替器２２は、照度に関係なく、垂直信号線ＶＳＬを高照度用のリセット電位に設定する。時刻ｔ４～ｔ５の間は、高変換効率にて信号電位の読出が行われる。
　時刻ｔ５で、リセット電位切替器２２は、時刻ｔ１～ｔ２の間に行った照度判定部２３による照度の判定結果に基づいて、垂直信号線ＶＳＬのリセット電位を設定する。例えば、リセット電位切替器２２は、照度判定部２３が高照度と判定した場合は、高照度用のリセット電位を垂直信号線ＶＳＬに設定し、低照度と判定した場合は、低照度用のリセット電位を垂直信号線ＶＳＬに設定する。図６に示すように、照度判定部２３が低照度と判定した場合、高照度と判定した場合よりも、リセット電位切替器２２はリセット電位の電位レベルを高くする。
　また、時刻ｔ５以降は、変換効率切替トランジスタ１９がオンする。時刻ｔ５～ｔ６と時刻ｔ６～ｔ７の間は、低変換効率での信号電位の読出が行われる。ＤＡＣ８は、時刻ｔ５に参照信号Ｒａｍｐをハイレベル電位まで引き上げて、その後、時刻ｔ６まで徐々に下げる。同様に、ＤＡＣ８は、時刻ｔ６に参照信号Ｒａｍｐをハイレベル電位まで引き上げて、その後、時刻ｔ７まで徐々に下げる。
　時刻ｔ７になると、リセットトランジスタ１３が一時的にオンする。これにより、フローティングディフュージョンＦＤの蓄積電荷は、リセットトランジスタ１３を介して電源電圧ＶＤＤノードに排出される。時刻ｔ７～ｔ８の間は、ノイズ電位の読出が行われる。
　時刻ｔ８になると、リセットトランジスタ１３が一時的にオンする。また、時刻ｔ８から少し遅れて、第２転送トランジスタ１２ｂがオンする。これにより、フローティングディフュージョンＦＤには、第２フォトダイオードＰＤ２の光電変換量に応じた電荷が蓄積される。時刻ｔ８～ｔ９では、第２フォトダイオードＰＤ２で光電変換された信号電位の読出が行われる。
　時刻ｔ９になると、リセットトランジスタ１３が一時的にオンする。これにより、フローティングディフュージョンＦＤの蓄積電荷はリセットトランジスタ１３を介して電源電圧ＶＤＤノードに排出される。時刻ｔ９～ｔ１０の間は、第２フォトダイオードＰＤ２のノイズ電位の読出が行われる。
　高照度時は、時刻ｔ２～ｔ６の間、カラム信号処理回路５のコンパレータ２７の後段に設けられるカウンタのカウント動作を停止する。高照度時は、時刻ｔ６以降にカウンタのカウント動作を行うことで、ノイズ電位と信号電位のデジタル信号を生成する。また、低照度時は、時刻ｔ６～ｔ１０の間、カラム信号処理回路５のカウンタのカウント動作を停止する。低照度時は、時刻ｔ２～ｔ６の間にカウンタのカウント動作を行うことで、ノイズ電位と信号電位のデジタル信号を生成する。図６のタイミング図に示すように、第２の実施形態に係るリセット電位切替器２２は、照度判定部２３にて照度を判定した後に、ノイズ電位に対応するリセット電位を垂直信号線ＶＳＬに設定してノイズ電位の読出を行い、その後、複数の光電変換素子１１のそれぞれについて順に、照度判定部２３にて判定された照度に応じたリセット電位を垂直信号線ＶＳＬに設定して、信号電位の読出を行う。
　このように、第２の実施形態では、図６の時刻ｔ１～ｔ２の間に照度判定部２３が高照度と判定した場合、又は照度判定部２３による照度判定を行わない場合において、リセット電位切替器２２は、時刻ｔ４と時刻ｔ５で高照度用の電圧源２５に接続された切替器２６をオンし、高照度用のリセット電位を垂直信号線ＶＳＬに設定する。一方、時刻ｔ１～ｔ２の間に照度判定部２３が低照度と判定した場合、リセット電位切替器２２は、時刻ｔ４では高照度用のリセット電位を垂直信号線ＶＳＬに設定し、時刻ｔ５では低照度用のリセット電位を垂直信号線ＶＳＬに設定する。よって、時刻ｔ５以降では、垂直信号線ＶＳＬの電位変動量が抑制され、垂直信号線ＶＳＬのセトリング時間を短縮できるとともに、垂直信号線ＶＳＬに流れる電流を削減できることから省電力化を図れる。
　（第３の実施形態）
　第３の実施形態では、照度判定を行うための垂直信号線ＶＳＬの基準電位を基準信号生成回路で生成することを特徴とする。
　図７は第３の実施形態に係る撮像装置１の要部を示す回路図である。第３の実施形態に係る撮像装置１は、図３の回路構成に基準信号生成回路３０を追加したものである。基準信号生成回路３０は、垂直信号線ＶＳＬを基準電位に設定するための基準信号を生成する。基準信号生成回路３０は、電源電圧ＶＤＤノードと垂直信号線ＶＳＬの間にカスコード接続される２つのトランジスタ３１、３２を有する。これらトランジスタ３１、３２は、例えばＮＭＯＳトランジスタである。これらトランジスタ３１、３２は、例えば、不図示のダミー画素のフローティングディフュージョンＦＤの電位に応じた画素信号を垂直信号線ＶＳＬに出力する。ダミー画素は、光を遮蔽した画素であり、安定した信号レベルの画素信号を出力することができる。あるいは、２つのトランジスタ３１、３２のゲート電圧を外部から制御してもよい。
　基準信号生成回路３０は、ソースフォロワ回路である。基準信号生成回路３０内の２つのトランジスタ３１、３２を流れる電流は、垂直信号線ＶＳＬを介してキャパシタ２１に流れる。これにより、垂直信号線ＶＳＬは、キャパシタ２１の保持電荷に応じた電位になる。このように、基準信号生成回路３０は、２つのトランジスタ３１、３２を流れる電流に応じた電荷を垂直信号線ＶＳＬに接続されたキャパシタ２１に保持させるために、ダイナミック・ソースフォロワ回路を構成する。
　基準信号生成回路３０で生成された基準信号に応じた電荷がキャパシタ２１に保持され、垂直信号線ＶＳＬは基準電位に設定される。照度判定部２３は、基準信号生成回路３０が垂直信号線ＶＳＬを基準電位に設定した後、基準電位からの電位変動量に基づいて照度を判定する。その後、リセット電位切替器２２は、照度判定部２３が判定した照度に基づいて、高照度用又は低照度用のリセット電位を垂直信号線ＶＳＬに設定する。
　図８は照度判定部２３により判定された照度に応じてリセット電位切替器２２が垂直信号線ＶＳＬに設定するリセット電位を示す波形図であり、図８Ａは低照度の場合のリセット電位、図８Ｂは高照度の場合のリセット電位の波形図を示す。照度判定部２３は、例えば、ノイズ電位の読出が終わったタイミングで照度の判定を行い、その判定結果に基づいて、リセット電位切替器２２は垂直信号線ＶＳＬのリセット電位を切り替える。なお、第１の実施形態に示すように、ノイズ電位の読出の前に照度の判定を行ってもよい。
　このように、第３の実施形態では、基準信号生成回路３０で垂直信号線ＶＳＬを基準電位に設定した後に照度判定部２３による照度の判定を行うため、垂直信号線ＶＳＬごとに照度の判定結果のばらつきが生じにくくなる。
　（第４の実施形態）
　第４の実施形態は、基準信号生成回路３０の回路構成が第３の実施形態と異なる。
　図９は第４の実施形態に係る撮像装置１の要部を示す回路図である。第４の実施形態に係る撮像装置１は、第３の実施形態とは異なる構成の基準信号生成回路３０を有する。図９に示すように、第４の実施形態に係る基準信号生成回路３０は、電源電圧ＶＤＤノードと垂直信号線ＶＳＬの間にカスコード接続される２つのトランジスタ３１、３２を有する他に、垂直信号線ＶＳＬと基準電圧（例えば接地）ノードとの間に直列に接続される切替器３３と電流源３４を有する。
　切替器３３は、垂直信号線ＶＳＬを基準電位に設定する場合にオンする。切替器３３がオンすると、基準信号生成回路３０内の２つのトランジスタ３１、３２を流れる電流が切替器３３を介して電流源３４に流れる。電流源３４は、一定の電流を流す定電流源であるため、垂直信号線ＶＳＬを一定の基準電位に設定できる。
　第４の実施形態では、切替器３３をオンして垂直信号線ＶＳＬを定電流負荷で基準電位に設定した後に照度判定部２３による照度の判定を行い、その判定結果に基づいて垂直信号線ＶＳＬのリセット電位を設定して、信号電位の読出を行う。
　第４の実施形態では、第３の実施形態と同様に、基準信号生成回路３０で垂直信号線ＶＳＬを基準電位に設定した後に照度判定部２３による照度の判定を行うため、垂直信号線ＶＳＬごとに照度の判定結果のばらつきが生じにくくなる。
　（第５の実施形態）
　第５の実施形態は、リセット電位切替器２２の構成が第１～第４の実施形態とは異なる。
　図１０は第５の実施形態に係る撮像装置１の要部を示す回路図である。第５の実施形態に係る撮像装置１は、第１～第４の実施形態とは異なる構成のリセット電位切替器２２を備える。第５の実施形態に係るリセット電位切替器２２は、垂直信号線ＶＳＬと基準電位（例えば接地）ノードとの間に直列に接続される複数のソースフォロワ回路３５、切替器（第４切替器）３６、及び電流源３７を有する。
　複数のソースフォロワ回路３５のそれぞれは、電源電圧ＶＤＤノードと垂直信号線ＶＳＬの間に直列に接続されるトランジスタ３８と切替器（第５切替器）３９を有する。トランジスタ３８は例えばＮＭＯＳトランジスタである。トランジスタ３８のドレインは電源電圧ＶＤＤノードに接続され、ソースは切替器３９の一端に接続される。切替器３９の他端は垂直信号線ＶＳＬに接続される。トランジスタ３８のゲートには、それぞれ異なる電位レベルの電位を入力される。
　図１０は、２つのソースフォロワ回路３５を直列に接続する例を示すが、３つ以上のソースフォロワ回路３５を直列に接続し、各ソースフォロワ回路３５内のトランジスタ３８のゲートに、それぞれ異なる電位レベルの電位を入力してもよい。以下では、図１０に示す２つのソースフォロワ回路３５を第１ソースフォロワ回路３５及び第２ソースフォロワ回路３５と呼ぶ。第１ソースフォロワ回路３５内のトランジスタ３８のゲートには低照度用のリセット電位が入力される。第２ソースフォロワ回路３５内のトランジスタ３８のゲートには高照度用のリセット電位が入力される。
　切替器３６は、垂直信号線ＶＳＬを基準電位に設定する際にオンする。切替器３６がオンすると、垂直信号線ＶＳＬから切替器３６を介して電流源３７に定電流が流れる。
　垂直信号線ＶＳＬを基準電位に設定した後に、照度判定部２３による照度の判定が行われる。その後、リセット電位切替器２２は、照度判定部２３で判定された照度に基づいて、いずれかの切替器３９をオンして、垂直信号線ＶＳＬを照度に応じたリセット電位に設定する。
　第５の実施形態では、同時に読み出す複数の画素１０の照度によってリセット電流を排出する電流源３７の接続ノードの電位が揺れても、垂直信号線ＶＳＬのリセット電位はソースフォロワ回路３５にて設定するため、リセット電位は電流源３７の接続ノードの電位変動の影響を受けない。よって、ストリーキング対策を行うことができる。
　（第６の実施形態）
　第６の実施形態は、リセット電位切替器２２に単一の電圧源を設けるものである。
　図１１は第６の実施形態に係る撮像装置１の要部を示す回路図である。第６の実施形態に係る撮像装置１は、リセット電位切替器２２の構成が第１～第５の実施形態とは異なる。第６の実施形態に係るリセット電位切替器２２は、単一の電圧源４１と、垂直信号線ＶＳＬと電圧源２５との間に並列に接続される複数のリセット電位設定回路２４とを有する。
　複数のリセット電位設定回路２４のそれぞれは、切替器２６と電位設定部４２を有する。切替器２６は、対応するリセット電位設定回路２４を選択するか否かを切り替える。電位設定部４２は、それぞれ異なる数の直列に接続されたダイオード又はダイオード接続されたトランジスタ４３を有するか、又は対応する切替器２６を電圧源４１に接続する。
　ダイオード又はダイオード接続されたトランジスタ４３は、アノードとカソード間、又はドレインとソース間が所定の順方向電圧（例えば、約０．６Ｖ）になる。よって、ダイオード又はダイオード接続されたトランジスタ４３を直列に接続する個数を調整することで、図３の電圧源４１として用いることができる。
　図１０の例では、ダイオード接続されたトランジスタ４３を２つ直列接続することで、ノイズ電位用のリセット電位が生成される。また、ダイオード接続されたトランジスタ４３を１つ用いることで、低照度用のリセット電位が生成される。さらに、ダイオード接続されたトランジスタ４３を切替器２６に接続しないことで、高照度用のリセット電位が生成される。ダイオード接続されたトランジスタ４３を直列に接続する数は任意である。
　第６の実施形態によれば、単一の電圧源４１で複数のリセット電位を生成できるため、外部に設けた電圧源４１からの電圧を印加するためのパッドの数と、パッドに接続される配線の数を削減できる。
　＜移動体への応用例＞　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１３は、撮像部１２０３１の設置位置の例を示す図である。
　図１３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等）に適用され得る。具体的には、各実施形態に係る撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）一方向に配列され、それぞれが光電変換素子を有する複数の画素と、
　前記複数の画素で光電変換された複数の画素信号を伝送する信号線と、
　前記複数の画素に入射された光の照度を判定する照度判定部と、
　前記照度判定部で判定された照度に基づいて、前記信号線の電位を初期化するためのリセット電位を切り替えるリセット電位切替器と、を備える、
　撮像装置。
　（２）前記照度判定部は、少なくとも二段階に照度を判定する、
　（１）に記載の撮像装置。
　（３）前記照度判定部は、高照度又は低照度を判定し、
　前記リセット電位切替器は、低照度と判定された場合には、高照度と判定された場合よりも、前記リセット電位を高くする、
　（１）又は（２）に記載の撮像装置。
　（４）前記リセット電位切替器は、前記信号線がノイズ電位の場合の前記リセット電位を、前記照度判定部にて低照度と判定された場合の前記リセット電位よりも高くする、
　（３）に記載の撮像装置。
　（５）第１方向及び第２方向に配列される前記複数の画素を有する画素アレイ部と、
　それぞれが前記第２方向に延びるとともに前記第１方向に配列され、前記第２方向に配列される２以上の前記画素で光電変換された２以上の画素信号を伝送する複数の前記信号線と、を備え、
　前記照度判定部及び前記リセット電位切替器は、前記複数の信号線のそれぞれごとに設けられる、
　（１）乃至（４）のいずれか一項に記載の撮像装置。
　（６）前記リセット電位切替器は、電位レベルがそれぞれ異なる複数の入力電位の中からいずれか一つをリセット電位として選択する、
　（１）乃至（５）のいずれか一項に記載の撮像装置。
　（７）前記複数の入力電位は、ノイズ電位、低照度用リセット電位、又は高照度用リセット電位を前記信号線に設定するための少なくとも３種類の入力電位を含む、
　（６）に記載の撮像装置。
　（８）前記複数の画素のそれぞれは、転送トランジスタ及びフローティングディフュージョンを有し、
　前記照度判定部は、前記転送トランジスタを介して前記光電変換素子から前記フローティングディフュージョンに光電変換による電荷転送を開始する前に、前記光電変換素子から前記フローティングディフュージョンに漏れ出す電荷に基づいて、照度を判定する、
　（１）乃至（７）のいずれか一項に記載の撮像装置。
　（９）前記照度判定部は、前記複数の画素に入射された光の光量に応じた前記画素信号の信号電位に基づいて、照度を判定する、
　（１）乃至（７）のいずれか一項に記載の撮像装置。
　（１０）前記複数の画素は、光電変換効率を少なくとも二段階に切替可能であり、
　前記照度判定部は、光電変換効率が最大の状態での前記画素信号の信号電位に基づいて、照度を判定する、
　（９）に記載の撮像装置。
　（１１）前記信号線の電位を参照信号と比較した結果に基づいて、前記信号線の電位に応じたデジタル信号の生成を含む信号処理を行う信号処理部を備え、
　前記リセット電位切替器は、前記信号線がノイズ電位の場合には、前記ノイズ電位に応じた前記リセット電位を前記信号線に設定し、その後、前記照度判定部で判定された照度に応じた前記リセット電位を前記信号線に設定する、
　（１）乃至（１０）のいずれか一項に記載の撮像装置。
　（１２）前記複数の画素のそれぞれは、感度の異なる複数の前記光電変換素子を有し、
　前記リセット電位切替器は、前記照度判定部にて照度を判定した後に、ノイズ電位に対応する前記リセット電位を前記信号線に設定してノイズ電位の読出を行い、その後、前記複数の光電変換素子のそれぞれについて順に、前記照度判定部にて判定された照度に応じた前記リセット電位を前記信号線に設定して、信号電位の読出を行う、
　（１）乃至（１０）のいずれか一項に記載の撮像装置。
　（１３）前記信号線を基準電位に設定するための基準信号を生成する基準信号生成回路を備え、
　前記照度判定部は、前記信号線の電位と前記基準電位との電位差により照度を判定する、
　（１）乃至（１２）のいずれか一項に記載の撮像装置。
　（１４）前記信号線に一定の電流を流す定電流源と、
　前記信号線を基準電位に設定する場合に限って前記信号線に前記定電流源を接続する第１切替器と、を備える、
　（１）乃至（１２）のいずれか一項に記載の撮像装置。
　（１５）前記リセット電位切替器は、前記信号線と基準電位ノードとの間に並列に接続される複数のリセット電位設定回路を有し、
　前記複数のリセット電位設定回路のそれぞれは、
　それぞれ異なる電位レベルの電圧源と、
　前記照度判定部で判定された照度に基づいて、前記電圧源の電位を前記リセット電位として設定するか否かを切り替える第２切替器と、を有する、
　（１）乃至（１４）のいずれか一項に記載の撮像装置。
　（１６）前記照度判定部は、高照度又は低照度を判定し、
　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より電位レベルが高い前記電圧源の電位を前記リセット電位として設定する、
　（１５）に記載の撮像装置。
　（１７）前記リセット電位切替器は、前記信号線と基準電位ノードとの間に直列に接続される複数のソースフォロワ回路、第３切替器、及び電流源を有し、
　前記複数のソースフォロワ回路のそれぞれは、
　ゲートにそれぞれ異なる電位レベルの電位が入力されるトランジスタと、
　前記信号線を前記トランジスタのゲートに入力される電位に応じたリセット電位に設定するか否かを切り替える第４切替器と、を有し、
　前記第３切替器は、前記信号線を基準電位に設定する際にオンして、前記電流源を用いて前記信号線に一定の電流を流し、
　前記信号線を前記基準電位に設定した後に、前記照度判定部で判定された照度に基づいて複数の前記第４切替器のいずれか一つをオンさせて前記信号線のリセット電位を設定する、
　（１）乃至（１４）のいずれか一項に記載の撮像装置。
　（１８）前記照度判定部は、高照度又は低照度を判定し、
　前記複数のソースフォロワ回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より高い電位がゲートに入力される前記トランジスタに接続される前記第４切替器をオンさせて前記信号線のリセット電位を設定する、
　（１７）に記載の撮像装置。
　（１９）前記リセット電位切替器は、前記信号線に接続される単一の電圧源と、前記信号線と前記電圧源との間に並列に接続される複数のリセット電位設定回路とを有し、
　前記複数のリセット電位設定回路のそれぞれは、対応する前記リセット電位設定回路を選択するか否かを切り替える第３切替器と、前記第３切替器に直列に接続される電位設定部と、を有し、
　前記電位設定部は、それぞれ異なる数の直列に接続されたダイオード又はダイオード接続されたトランジスタを有するか、又は前記第３切替器を前記電圧源に接続する、
　（１）乃至（１４）のいずれか一項に記載の撮像装置。
　（２０）前記照度判定部は、高照度又は低照度を判定し、
　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より多くの数が直列に接続されるダイオード又はダイオード接続されたトランジスタの電位を前記リセット電位として設定する、
　（１９）に記載の撮像装置。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１　撮像装置、２　画素アレイ部、３　垂直走査回路、４　カラム読出回路、５　カラム信号処理回路、６　水平走査回路、７　制御回路、８　ＤＡＣ、１０　画素、１１　光電変換素子、１２　転送トランジスタ、１２ａ　第１転送トランジスタ、１２ｂ　第２転送トランジスタ、１３　蓄積電荷はリセットトランジスタ、１３　リセットトランジスタ、１４　増幅トランジスタ、１５　選択トランジスタ、１５　及び選択トランジスタ、１６　第１基板、１７　第２基板、１８　第３基板、１９　変換効率切替トランジスタ、２１　キャパシタ、２２　リセット電位切替器、２３　照度判定部、２４　リセット電位設定回路、２５　電圧源、２６　切替器、２７　コンパレータ、２８　電荷保持部、３０　基準信号生成回路、３１　トランジスタ、３２　トランジスタ、３３　切替器、３４　電流源、３５　ソースフォロワ回路、３６　切替器、３７　電流源、３８　トランジスタ、３９　切替器、４１　電圧源、４１　単一の電圧源、４２　電位設定部、４３　トランジスタ

Claims (20)

  1. 　一方向に配列され、それぞれが光電変換素子を有する複数の画素と、
    　前記複数の画素で光電変換された複数の画素信号を伝送する信号線と、
    　前記複数の画素に入射された光の照度を判定する照度判定部と、
    　前記照度判定部で判定された照度に基づいて、前記信号線の電位を初期化するためのリセット電位を切り替えるリセット電位切替器と、を備える、
    　撮像装置。
  2. 　前記照度判定部は、少なくとも二段階に照度を判定する、
    　請求項１に記載の撮像装置。
  3. 　前記照度判定部は、高照度又は低照度を判定し、
    　前記リセット電位切替器は、低照度と判定された場合には、高照度と判定された場合よりも、前記リセット電位を高くする、
    　請求項１に記載の撮像装置。
  4. 　前記リセット電位切替器は、前記信号線がノイズ電位の場合の前記リセット電位を、前記照度判定部にて低照度と判定された場合の前記リセット電位よりも高くする、
    　請求項３に記載の撮像装置。
  5. 　第１方向及び第２方向に配列される前記複数の画素を有する画素アレイ部と、
    　それぞれが前記第２方向に延びるとともに前記第１方向に配列され、前記第２方向に配列される２以上の前記画素で光電変換された２以上の画素信号を伝送する複数の前記信号線と、を備え、
    　前記照度判定部及び前記リセット電位切替器は、前記複数の信号線のそれぞれごとに設けられる、
    　請求項１に記載の撮像装置。
  6. 　前記リセット電位切替器は、電位レベルがそれぞれ異なる複数の入力電位の中からいずれか一つをリセット電位として選択する、
    　請求項１に記載の撮像装置。
  7. 　前記複数の入力電位は、ノイズ電位、低照度用リセット電位、又は高照度用リセット電位を前記信号線に設定するための少なくとも３種類の入力電位を含む、
    　請求項６に記載の撮像装置。
  8. 　前記複数の画素のそれぞれは、転送トランジスタ及びフローティングディフュージョンを有し、
    　前記照度判定部は、前記転送トランジスタを介して前記光電変換素子から前記フローティングディフュージョンに光電変換による電荷転送を開始する前に、前記光電変換素子から前記フローティングディフュージョンに漏れ出す電荷に基づいて、照度を判定する、
    　請求項１に記載の撮像装置。
  9. 　前記照度判定部は、前記複数の画素に入射された光の光量に応じた前記画素信号の信号電位に基づいて、照度を判定する、
    　請求項１に記載の撮像装置。
  10. 　前記複数の画素は、光電変換効率を少なくとも二段階に切替可能であり、
    　前記照度判定部は、光電変換効率が最大の状態での前記画素信号の信号電位に基づいて、照度を判定する、
    　請求項９に記載の撮像装置。
  11. 　前記信号線の電位を参照信号と比較した結果に基づいて、前記信号線の電位に応じたデジタル信号の生成を含む信号処理を行う信号処理部を備え、
    　前記リセット電位切替器は、前記信号線がノイズ電位の場合には、前記ノイズ電位に応じた前記リセット電位を前記信号線に設定し、その後、前記照度判定部で判定された照度に応じた前記リセット電位を前記信号線に設定する、
    　請求項１に記載の撮像装置。
  12. 　前記複数の画素のそれぞれは、感度の異なる複数の前記光電変換素子を有し、
    　前記リセット電位切替器は、前記照度判定部にて照度を判定した後に、ノイズ電位に対応する前記リセット電位を前記信号線に設定してノイズ電位の読出を行い、その後、前記複数の光電変換素子のそれぞれについて順に、前記照度判定部にて判定された照度に応じた前記リセット電位を前記信号線に設定して、信号電位の読出を行う、
    　請求項１に記載の撮像装置。
  13. 　前記信号線を基準電位に設定するための基準信号を生成する基準信号生成回路を備え、
    　前記照度判定部は、前記信号線の電位と前記基準電位との電位差により照度を判定する、
    　請求項１に記載の撮像装置。
  14. 　前記信号線に一定の電流を流す定電流源と、
    　前記信号線を基準電位に設定する場合に限って前記信号線に前記定電流源を接続する第１切替器と、を備える、
    　請求項１に記載の撮像装置。
  15. 　前記リセット電位切替器は、前記信号線と基準電位ノードとの間に並列に接続される複数のリセット電位設定回路を有し、
    　前記複数のリセット電位設定回路のそれぞれは、
    　それぞれ異なる電位レベルの電圧源と、
    　前記照度判定部で判定された照度に基づいて、前記電圧源の電位を前記リセット電位として設定するか否かを切り替える第２切替器と、を有する、
    　請求項１に記載の撮像装置。
  16. 　前記照度判定部は、高照度又は低照度を判定し、
    　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より電位レベルが高い前記電圧源の電位を前記リセット電位として設定する、
    　請求項１５に記載の撮像装置。
  17. 　前記リセット電位切替器は、前記信号線と基準電位ノードとの間に直列に接続される複数のソースフォロワ回路、第３切替器、及び電流源を有し、
    　前記複数のソースフォロワ回路のそれぞれは、
    　ゲートにそれぞれ異なる電位レベルの電位が入力されるトランジスタと、
    　前記信号線を前記トランジスタのゲートに入力される電位に応じたリセット電位に設定するか否かを切り替える第４切替器と、を有し、
    　前記第３切替器は、前記信号線を基準電位に設定する際にオンして、前記電流源を用いて前記信号線に一定の電流を流し、
    　前記信号線を前記基準電位に設定した後に、前記照度判定部で判定された照度に基づいて複数の前記第４切替器のいずれか一つをオンさせて前記信号線のリセット電位を設定する、
    　請求項１に記載の撮像装置。
  18. 　前記照度判定部は、高照度又は低照度を判定し、
    　前記複数のソースフォロワ回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より高い電位がゲートに入力される前記トランジスタに接続される前記第４切替器をオンさせて前記信号線のリセット電位を設定する、
    　請求項１７に記載の撮像装置。
  19. 　前記リセット電位切替器は、前記信号線に接続される単一の電圧源と、前記信号線と前記電圧源との間に並列に接続される複数のリセット電位設定回路とを有し、
    　前記複数のリセット電位設定回路のそれぞれは、対応する前記リセット電位設定回路を選択するか否かを切り替える第３切替器と、前記第３切替器に直列に接続される電位設定部と、を有し、
    　前記電位設定部は、それぞれ異なる数の直列に接続されたダイオード又はダイオード接続されたトランジスタを有するか、又は前記第３切替器を前記電圧源に接続する、
    　請求項１に記載の撮像装置。
  20. 　前記照度判定部は、高照度又は低照度を判定し、
    　前記複数のリセット電位設定回路は、前記照度判定部が低照度と判定した場合には、高照度と判定した場合よりも、より多くの数が直列に接続されるダイオード又はダイオード接続されたトランジスタの電位を前記リセット電位として設定する、
    　請求項１９に記載の撮像装置。
PCT/JP2024/021283 2023-06-28 2024-06-12 撮像装置 Ceased WO2025004802A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202480030586.8A CN121058256A (zh) 2023-06-28 2024-06-12 成像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-106472 2023-06-28
JP2023106472A JP2025005985A (ja) 2023-06-28 2023-06-28 撮像装置

Publications (1)

Publication Number Publication Date
WO2025004802A1 true WO2025004802A1 (ja) 2025-01-02

Family

ID=93938854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/021283 Ceased WO2025004802A1 (ja) 2023-06-28 2024-06-12 撮像装置

Country Status (3)

Country Link
JP (1) JP2025005985A (ja)
CN (1) CN121058256A (ja)
WO (1) WO2025004802A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004399A (ja) * 1998-06-17 2000-01-07 Canon Inc 固体撮像装置とその駆動方法
JP2010192989A (ja) * 2009-02-16 2010-09-02 Canon Inc 固体撮像素子及び撮像装置
JP2012060538A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 固体撮像装置
JP2021040270A (ja) * 2019-09-04 2021-03-11 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004399A (ja) * 1998-06-17 2000-01-07 Canon Inc 固体撮像装置とその駆動方法
JP2010192989A (ja) * 2009-02-16 2010-09-02 Canon Inc 固体撮像素子及び撮像装置
JP2012060538A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 固体撮像装置
JP2021040270A (ja) * 2019-09-04 2021-03-11 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Also Published As

Publication number Publication date
CN121058256A (zh) 2025-12-02
JP2025005985A (ja) 2025-01-17

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
CN114339098B (zh) 光传感器
US11523079B2 (en) Solid-state imaging element and imaging device
CN112640428A (zh) 固态成像装置、信号处理芯片和电子设备
JP2020072317A (ja) センサ及び制御方法
CN113396579A (zh) 事件信号检测传感器和控制方法
US20230300495A1 (en) Solid-state imaging device and control method of the same
US20230262362A1 (en) Imaging apparatus and imaging method
US20250240543A1 (en) Imaging device and distance measurement system
WO2020129657A1 (ja) センサ及び制御方法
US12581211B2 (en) Imaging circuit and imaging device
JP7741810B2 (ja) 固体撮像装置
JP7751602B2 (ja) 固体撮像素子
WO2025004802A1 (ja) 撮像装置
US20260046531A1 (en) Light detection element
US12452561B2 (en) Image capturing apparatus and electronic device
JP2025005287A (ja) 光検出装置
US20250227390A1 (en) Linear sensor
WO2024180928A1 (ja) 固体撮像素子
WO2024236931A1 (ja) 撮像装置
KR20260003001A (ko) 촬상 장치
WO2023112594A1 (ja) 物理量検出装置及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24831668

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE