WO2024257619A1 - 発光素子の製造方法及び発光素子 - Google Patents

発光素子の製造方法及び発光素子 Download PDF

Info

Publication number
WO2024257619A1
WO2024257619A1 PCT/JP2024/019848 JP2024019848W WO2024257619A1 WO 2024257619 A1 WO2024257619 A1 WO 2024257619A1 JP 2024019848 W JP2024019848 W JP 2024019848W WO 2024257619 A1 WO2024257619 A1 WO 2024257619A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
insulating film
electrode
semiconductor layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/019848
Other languages
English (en)
French (fr)
Inventor
亮太 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2025527646A priority Critical patent/JPWO2024257619A1/ja
Priority to EP24823239.9A priority patent/EP4726784A1/en
Publication of WO2024257619A1 publication Critical patent/WO2024257619A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8502—Surface mount technology [SMT] type packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means

Definitions

  • the present invention relates to a method for manufacturing a light-emitting element and a light-emitting element.
  • Patent Document 1 discloses a light-emitting element having a first electrode arranged on the main light extraction surface of the light-emitting layer, and a second electrode arranged on a surface of the light-emitting layer opposite the main light extraction surface.
  • the present invention aims to provide a method for manufacturing a light-emitting element that can improve brightness, and a light-emitting element.
  • a method for manufacturing a light-emitting element includes the steps of: preparing a wafer having a first substrate; a semiconductor structure disposed on the first substrate, the semiconductor structure having a first semiconductor layer, a second semiconductor layer disposed further from the first substrate than the first semiconductor layer, and an active layer located between the first semiconductor layer and the second semiconductor layer; a first insulating film disposed on the second semiconductor layer and having an opening located above the second semiconductor layer; a first electrode disposed on the first insulating film; and a second electrode disposed on the first insulating film at a distance from the first electrode and electrically connected to the second semiconductor layer through the opening; bonding the side of the wafer on which the second electrode and the first electrode are disposed to a second substrate; removing the first substrate after the step of bonding the wafer to the second substrate to expose the top surface of the first semiconductor layer; and bonding the first insulating film to the first insulating film.
  • the method includes the steps of removing a portion of the semiconductor structure from the upper surface side and separating the semiconductor structure into a plurality of light-emitting sections, the step of separating the semiconductor structure into the plurality of light-emitting sections such that the first electrode has a first portion located outside the outer edge of the light-emitting section in a plan view; forming a second insulating film covering the light-emitting section; removing a portion of the first insulating film to expose the first portion of the first electrode from the first insulating film and removing a portion of the second insulating film to expose a portion of the first semiconductor layer of the light-emitting section from the second insulating film; forming a first wiring on the second insulating film that electrically connects the portion of the first semiconductor layer exposed from the second insulating film and the first portion of the first electrode exposed from the first insulating film; and separating the light-emitting section from the second substrate after forming the first wiring.
  • a light-emitting element includes a semiconductor structure having a first surface, a second surface located opposite to the first surface, and a side surface connecting the first surface and the second surface, the semiconductor structure having a first semiconductor layer located on the first surface side, a second semiconductor layer located on the second surface side, and an active layer located between the first semiconductor layer and the second semiconductor layer, a first insulating film disposed on the second surface and having an opening disposed at a position overlapping the second surface in a planar view, a first electrode disposed on the first insulating film and not connected to the second surface, the first electrode having a first portion located outside the outer edge of the semiconductor structure in a planar view, a second electrode disposed on the first insulating film apart from the first electrode and electrically connected to the second semiconductor layer at the opening on the second surface, a second insulating film disposed on the first surface and the side surface of the semiconductor structure, and a first wiring disposed on the second insulating film and electrically connecting a part
  • the present invention provides a method for manufacturing a light-emitting element that can improve brightness, and a light-emitting element.
  • FIG. 2 is a schematic top view of the light-emitting element according to the first embodiment.
  • FIG. 2 is a schematic bottom view of the light-emitting element according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 3A to 3C are schematic top views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • 5A to 5C are schematic cross-sectional views for explaining a step of the method for manufacturing the light-emitting element according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view of a light-emitting element according to a second embodiment.
  • 10A to 10C are schematic cross-sectional views illustrating a step of a method for manufacturing a light-emitting element according to a second embodiment.
  • 10A to 10C are schematic cross-sectional views illustrating a step of a method for manufacturing a light-emitting element according to a second embodiment.
  • 13 is a schematic bottom view of a light-emitting element according to a third embodiment.
  • 21B is a schematic cross-sectional view taken along line XXIB-XXIB of FIG. 21A.
  • 13A to 13C are schematic cross-sectional views for explaining a step of a method for manufacturing a light-emitting element according to a third embodiment.
  • 13A to 13C are schematic cross-sectional views for explaining a step of a method for manufacturing a light-emitting element according to a third embodiment.
  • 13A to 13C are schematic cross-sectional views for explaining a step of a method for manufacturing a light-emitting element according to a third embodiment.
  • 13A to 13C are schematic cross-sectional views for explaining a step of a method for manufacturing a light-emitting element according to a third embodiment.
  • the positional relationship expressed as "above (or below)" includes, for example, when there are two members, a case in which the two members are in contact with each other, and a case in which the two members are not in contact with each other and one member is located above (or below) the other member.
  • a member covering an object to be covered includes a case in which the member is in contact with the object to be covered and directly covers the object to be covered, and a case in which the member indirectly covers the object to be covered without contacting the object to be covered.
  • FIG. 1A A light-emitting element 1 according to a first embodiment will be described with reference to Figures 1A, 1B, and 2.
  • a top view of the light-emitting element 1 shown in Figure 1A and a bottom view of the light-emitting element 1 shown in Figure 1B two directions perpendicular to each other are defined as a first direction X and a second direction Y.
  • a direction perpendicular to the first direction X and the second direction Y is defined as a third direction Z.
  • Figure 2 is a schematic cross-sectional view taken along line II-II in Figure 1.
  • the light-emitting element 1 comprises a semiconductor structure 10, a first insulating film 20, a first electrode 31, a second electrode 32, a second insulating film 52, and a first wiring 61.
  • the semiconductor structure 10 has a first surface 10b, a second surface 10a located on the opposite side of the first surface 10b in the third direction Z, and a side surface 10c connecting the first surface 10b and the second surface 10a.
  • the semiconductor structure 10 has a first semiconductor layer 11 located on the first surface 10b side, a second semiconductor layer 13 located on the second surface 10a side, and an active layer 12 located between the first semiconductor layer 11 and the second semiconductor layer 13.
  • the active layer 12 is a light-emitting layer that emits light, and has, for example, a multiple quantum well (MQW) structure including a plurality of barrier layers and a plurality of well layers.
  • MQW multiple quantum well
  • the active layer 12 emits light having, for example, a peak wavelength of 210 nm or more and 580 nm or less.
  • the first semiconductor layer 11 has a semiconductor layer including an n-type impurity
  • the second semiconductor layer 13 has a semiconductor layer including a p-type impurity.
  • Light emitted by the active layer 12 is emitted to the outside of the semiconductor structure 10 mainly from the first surface 10b and the side surface 10c.
  • the first semiconductor layer 11 does not have a portion exposed from the second semiconductor layer 13 and the active layer 12.
  • the active layer 12 is in contact with the entire surface of the first semiconductor layer 11 located opposite the first surface 10b. This allows the area of the active layer 12 to be larger in a planar view than when the first semiconductor layer 11 has an opening on the second surface 10a side that exposes a portion of the first semiconductor layer 11 from the second semiconductor layer 13 and the active layer 12, thereby improving the brightness of the light-emitting element 1.
  • the first surface 10b is a surface of the first semiconductor layer 11 located on the opposite side to the active layer 12.
  • the second surface 10a is a surface of the second semiconductor layer 13 located on the opposite side to the active layer 12.
  • the side surface 10c of the semiconductor structure 10 includes the side surface of the first semiconductor layer 11, the side surface of the active layer 12, and the side surface of the second semiconductor layer 13. In a planar view, the area of the second surface 10a is larger than the area of the first surface 10b.
  • the active layer 12 is located closer to the second surface 10a than the first surface 10b.
  • the area of the second surface 10a is larger than the area of the first surface 10b in a planar view
  • the area of the active layer 12 in a planar view can be made larger than when the area of the first surface 10b is larger than the area of the second surface 10a in a planar view.
  • the first surface 10b and the side surface 10c form an obtuse angle
  • the second surface 10a and the side surface 10c form an acute angle, so that the side surface 10c is inclined with respect to the first surface 10b and the second surface 10a.
  • the shape of the outer edge 10d of the semiconductor structure 10 is, for example, a square shape. Furthermore, the outer edge 10d is the outer edge of the second surface 10a.
  • the length of one side of the outer edge 10d is, for example, 5 ⁇ m or more and 150 ⁇ m or less.
  • the corners of the outer edge 10d can be rounded, and in that case, the length of one side of the outer edge 10d is the length of the straight portion of that side of the outer edge 10d.
  • the semiconductor structure 10 is made of a nitride semiconductor.
  • nitride semiconductor includes all compositions in which the composition ratios x and y are changed within the respective ranges in the chemical formula In x Al y Ga 1-x-y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x+y ⁇ 1).
  • those that further include a Group V element other than N (nitrogen) and those that further include various elements added to control various physical properties such as the conductivity type are also included in the "nitride semiconductor".
  • the first insulating film 20 is disposed on the second surface 10a of the semiconductor structure 10 and covers the second surface 10a. As shown in FIG. 1B, the first insulating film 20 has a first opening 20a disposed at a position overlapping the second surface 10a of the semiconductor structure 10 in a plan view. In the example shown in FIG. 1B, the first insulating film 20 has one first opening 20a, but the first insulating film 20 may have a plurality of first openings 20a. In a plan view, an outer edge 20d of the first insulating film 20 is located outside the outer edge 10d of the semiconductor structure 10. In addition, the first insulating film 20 has a second opening 20b in a portion located outside the outer edge 10d of the semiconductor structure 10.
  • the first insulating film 20 for example, a silicon oxide film or a silicon nitride film can be used.
  • the first insulating film 20 can also include a dielectric multilayer film.
  • the light directed from the active layer 12 toward the second surface 10a can be reflected by the dielectric multilayer film and directed toward the first surface 10b and the side surface 10c. This can improve the brightness of the light emitting element 1.
  • the reflectance of the dielectric multilayer film with respect to the peak wavelength of the light emitted by the active layer 12 is, for example, 60% or more, preferably 70% or more.
  • the first insulating film 20 can include, as the dielectric multilayer film, for example, SiO 2 layers and Nb 2 O 5 layers alternately stacked.
  • pairs of Nb 2 O 5 layers having a thickness of 10 nm or more and 100 nm or less and SiO 2 layers having a thickness of 10 nm or more and 100 nm or less can be formed with a number of pairs of 2 to 6.
  • the first electrode 31 is disposed on the first insulating film 20.
  • the first electrode 31 is not connected to the second surface 10a of the semiconductor structure 10.
  • the first insulating film 20 is located between the first electrode 31 and the second surface 10a.
  • the first electrode 31 has a first portion 31a located outside the outer edge 10d of the semiconductor structure 10 in a plan view. As will be described later, the first electrode 31 is electrically connected to the first semiconductor layer 11 via a first wiring 61.
  • the first electrode 31 can be, for example, a single metal layer containing Ti, Rh, Au, Pt, Al, Ag, Rh, or Ru, or a laminate structure containing at least two of these metal layers.
  • the second electrode 32 is disposed on the first insulating film 20. As shown in FIG. 1B, the second electrode 32 is separated from the first electrode 31. As shown in FIG. 2, a part of the second electrode 32 is disposed in the first opening 20a of the first insulating film 20. The second electrode 32 is electrically connected to the second semiconductor layer 13 at the first opening 20a on the second surface 10a of the semiconductor structure 10.
  • FIG. 2 shows an example in which the second electrode 32 is electrically connected to the second semiconductor layer 13 via a conductive layer 41 described later. Alternatively, the second electrode 32 may be electrically connected to the second semiconductor layer 13 by directly contacting the second semiconductor layer 13 at the first opening 20a.
  • the second electrode 32 can be a single metal layer of the same material as the first electrode 31, or a laminated structure including at least two of these metal layers.
  • the second insulating film 52 is disposed on the first surface 10b and the side surface 10c of the semiconductor structure 10.
  • the second insulating film 52 covers the first surface 10b and the side surface 10c.
  • the second insulating film 52 is disposed on a portion of the first insulating film 20 that is located outside the outer edge 10d of the semiconductor structure 10 in a plan view.
  • the transmittance of the second insulating film 52 for the peak wavelength of the light emitted by the active layer 12 is, for example, 60% or more, preferably 70% or more.
  • a silicon oxide film or a silicon nitride film can be used as the second insulating film 52.
  • the second insulating film 52 has a third opening 52a located above the first surface 10b of the semiconductor structure 10.
  • the third opening 52a may be located above the side surface 10c of the semiconductor structure 10.
  • the second insulating film 52 also has a fourth opening 52b located above the second opening 20b of the first insulating film 20.
  • the first wiring 61 is arranged on the second insulating film 52 and electrically connects a portion of the first semiconductor layer 11 exposed from the second insulating film 52 in the third opening 52a to a first portion 31a of the first electrode 31 exposed from the first insulating film 20 in the second opening 20b.
  • the first wiring 61 is disposed in the third opening 52a of the second insulating film 52 and has a first connection portion 61a electrically connected to the first semiconductor layer 11 on the first surface 10b. When the third opening 52a is located above the side surface 10c of the semiconductor structure 10, the first wiring 61 is electrically connected to the first semiconductor layer 11 on the side surface 10c.
  • the first wiring 61 is also disposed in the second opening 20b of the first insulating film 20 and has a second connection portion 61b electrically connected to the first portion 31a of the first electrode 31.
  • the first wiring 61 also has an intermediate portion 61c that connects the first connection portion 61a and the second connection portion 61b and is located on the second insulating film 52 covering the side surface 10c of the semiconductor structure 10.
  • the lower end of the intermediate portion 61c is disposed in the fourth opening 52b of the second insulating film 52 and is connected to the second connection portion 61b.
  • the intermediate portion 61c is in contact with the second insulating film 52.
  • the first wiring 61 is made of a transparent conductive film or a metal film.
  • the light-emitting element 1 can be arranged on the wiring board with the second surface 10a side of the semiconductor structure 10 facing the wiring board.
  • the first electrode 31 and the second electrode 32 arranged on the second surface 10a side can be electrically connected to the conductive part of the wiring board via a connecting member such as solder.
  • the second electrode 32 is electrically connected to the second semiconductor layer 13 on the second surface 10a side through the first opening 20a of the first insulating film 20.
  • the first electrode 31 is not electrically connected to the first semiconductor layer 11 on the second surface 10a side, but is electrically connected to the first semiconductor layer 11 on the first surface 10b side through the first wiring 61. Therefore, since the semiconductor structure 10 is electrically connected to the first electrode 31 and the second electrode 32 without removing the active layer 12, the area of the active layer 12 in a plan view can be made large, and the brightness of the light-emitting element 1 can be improved.
  • the first semiconductor layer 11 is electrically connected to the conductive portion of the wiring board via the first wiring 61 arranged on the second insulating film 52 covering the side surface 10c of the semiconductor structure 10, and the first electrode 31 arranged on the second surface 10a side.
  • the area of the region for arranging and connecting the light-emitting element to the wiring board can be reduced compared to the reference example. This makes it possible to miniaturize a light-emitting device including the light-emitting element and the wiring board. It also becomes easier to arrange multiple light-emitting elements on the wiring board at high density.
  • the width of the first wiring 61 in the second direction Y is smaller than the width of the first surface 10b in the second direction Y and the width of the side surface 10c in the second direction Y. This reduces the absorption of the light emitted by the active layer 12 in the first wiring 61, and improves the brightness of the light-emitting element 1.
  • the area of the first connection portion 61a in a plan view is preferably 1% to 20% of the area of the first surface 10b. By making the first connection portion 61a have such an area, it is possible to reduce the absorption of light emitted by the active layer 12 by the first wiring 61. In addition, it is preferable that the width of the intermediate portion 61c in the second direction Y is smaller than the width of the first connection portion 61a in the second direction Y. This makes it possible to reduce the absorption of light emitted by the active layer 12 by the intermediate portion 61c.
  • the width of the intermediate portion 61c in the second direction Y is smaller than the width of the first connection portion 61a in the second direction Y, for example, the width of the intermediate portion 61c in the second direction Y is 5% to 50% of the width of the first connection portion 61a in the second direction Y.
  • the first wiring 61 is made of a translucent conductive film. This makes it possible to reduce the absorption of light emitted by the active layer 12 in the first wiring 61, and improve the brightness of the light-emitting element 1.
  • Examples of materials that can be used for the translucent conductive film of the first wiring 61 include indium tin oxide (ITO), zinc oxide (ZnO), and indium oxide ( In2O3 ).
  • the transmittance of the translucent conductive film for the peak wavelength of the light emitted by the active layer 12 is, for example, 60% or more, and preferably 70% or more. Furthermore, a translucent conductive film using these materials can reduce the contact resistance with the semiconductor structure 10 on the first surface 10b, compared to a case where a metal film is used.
  • the configuration of this embodiment in which the active layer 12 is not removed has a significant effect of ensuring a large area in a planar view of the active layer 12 when, for example, the length of one side in a planar view of the light-emitting element 1 is 100 ⁇ m or less, making it easier to improve brightness.
  • the first electrode 31 further has a second portion 31b located inside the outer edge 10d of the semiconductor structure 10 in a plan view.
  • the second portion 31b and the first portion 31a can be integrally formed of the same material. Since the first electrode 31 has the second portion 31b located inside the outer edge 10d of the semiconductor structure 10 in a plan view, the area of the first electrode 31 can be increased while reducing the size of the light-emitting element 1 in a plan view. By increasing the area of the first electrode 31 in a plan view, the contact area between the first electrode 31 and the conductive portion of the wiring board can be increased, and the forward voltage of the light-emitting element 1 can be reduced. In addition, the heat generated by the semiconductor structure 10 can be easily dissipated to the wiring board via the second portion 31b.
  • the second portion 31b overlaps the second surface 10a of the semiconductor structure 10 in a plan view.
  • the area of the first electrode 31 having the first portion 31a and the second portion 31b can be, for example, 80% to 120% of the area of the second electrode 32. In this way, the difference between the area of the first electrode 31 and the area of the second electrode 32 in a plan view can be reduced, and misalignment that occurs when the light-emitting element 1 is placed on a wiring board via a connecting member such as solder can be reduced.
  • the area of the first portion 31a located outside the outer edge 10d of the semiconductor structure 10 is preferably smaller than the area of the second portion 31b. This allows the size of the light-emitting element 1 to be reduced.
  • the area of the second portion 31b is larger than the area of the first portion 31a, which improves the ease of arrangement of the light-emitting element 1 on the wiring board, the effect of reducing the forward voltage, and the heat dissipation effect, as described above.
  • the area of the first portion 31a is, for example, 5% to 20% of the area of the second portion 32b.
  • the sum of the area of the second portion 31b and the area of the second electrode 32 is preferably 60% to 90% of the area of the second surface 10a.
  • the light-emitting element 1 may further include a conductive layer 41 disposed on the second surface 10a of the semiconductor structure 10.
  • the conductive layer 41 is electrically connected to the second semiconductor layer 13 on the second surface 10a.
  • the conductive layer 41 is covered with the first insulating film 20. A portion of the conductive layer 41 is exposed from the first insulating film 20 in the first opening 20a and is electrically connected to the second electrode 32.
  • the outer edge 41a of the conductive layer 41 is located inside the outer edge 10d of the semiconductor structure 10.
  • the area of the conductive layer 41 is larger than the area of the first opening 20a.
  • the conductive layer 41 makes it easier to diffuse the current supplied through the second electrode 32 in the surface direction of the second semiconductor layer 13.
  • a transparent conductive film can be used as the material of the conductive layer 41 .
  • the transparent conductive film for example, ITO, ZnO, In 2 O 3, etc. can be used.
  • a metal material may be used as the material of the conductive layer 41.
  • the metal material of the conductive layer 41 for example, a material similar to the material used for the first electrode 31 can be used. By using these materials, it is possible to easily reflect light from the active layer 12 compared to the case where a transparent conductive film is used, and the light extraction efficiency of the light-emitting element 1 can be improved.
  • the light emitting element 1 can further include a third insulating film 53.
  • the third insulating film 53 covers the first wiring 61.
  • As the third insulating film 53 for example, a silicon oxide film or a silicon nitride film can be used.
  • the method for manufacturing the light-emitting element according to the first embodiment includes the steps of preparing a wafer, bonding the wafer to a second substrate, exposing an upper surface of the first semiconductor layer, separating the semiconductor structure into a plurality of light-emitting sections, forming a second insulating film, exposing a first portion of the first electrode from the first insulating film and exposing a portion of the first semiconductor layer from the second insulating film, forming a first wiring, and separating the light-emitting section from the second substrate.
  • ⁇ Wafer Preparation Step> 6 shows a portion of a wafer W.
  • the wafer W has a first substrate 101, a semiconductor structure 10, a first insulating film 20, a first electrode 31, and a second electrode 32.
  • an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as the main surface can be used.
  • a conductive substrate such as SiC (including 6H, 4H, and 3C), ZnS, ZnO, GaAs, and Si can be used.
  • a sapphire substrate having the C-plane as the main surface is used for the first substrate 101.
  • the semiconductor structure 10 is disposed on the main surface of the first substrate 101.
  • the semiconductor structure 10 has a first semiconductor layer 11, a second semiconductor layer 13 that is farther from the first substrate 101 than the first semiconductor layer, and an active layer 12 that is located between the first semiconductor layer 11 and the second semiconductor layer 13.
  • the surface of the first semiconductor layer 11 facing the active layer 12 does not have any portion exposed from the second semiconductor layer 13 and the active layer 12. This allows the area of the active layer 12 to be increased in a plan view, as described above.
  • the metal contained in the first electrode 31 or the second electrode 32 is ionized in the liquid, and the occurrence of metal migration due to the potential difference between a portion (exposed portion) of the first semiconductor layer 11 and the second semiconductor layer 13 can be reduced. Therefore, it is possible to make it difficult for metal to deposit in unintended areas, and the reliability of the light-emitting device can be improved.
  • the first insulating film 20 is disposed on the second semiconductor layer 13 and has a first opening 20a located above the second semiconductor layer 13.
  • the first electrode 31 is disposed on the first insulating film 20.
  • the second electrode 32 is disposed on the first insulating film 20 at a distance from the first electrode 31 and is electrically connected to the second semiconductor layer 13 through the first opening 20a.
  • the wafer W may further have a conductive layer 41 disposed on the second semiconductor layer 13 and electrically connected to the second electrode 32.
  • the wafer W shown in FIG. 6 can be purchased and prepared.
  • the process of preparing the wafer W may also include the steps shown in Figures 3 to 6. Each step shown in Figures 3 to 6 will be described below.
  • the semiconductor structure 10 is formed on the first substrate 101.
  • the semiconductor structure 10 is formed by sequentially forming the first semiconductor layer 11, the active layer 12, and the second semiconductor layer 13 on the first substrate 101 by MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the process of removing a part of the second semiconductor layer 13 and a part of the active layer 12 to expose a part of the first semiconductor layer 11 from the second semiconductor layer 13 and the active layer 12 is not performed.
  • the process of preparing the wafer W can include a process of forming a conductive layer 41 on the second semiconductor layer 13, as shown in FIG. 4.
  • the conductive layer 41 contacts the upper surface of the second semiconductor layer 13 and is electrically connected to the second semiconductor layer 13.
  • the conductive layer 41 can be formed by, for example, a sputtering method or a vapor deposition method.
  • the conductive layer 41 does not have to be formed. The following description will be given of the case where the conductive layer 41 is formed.
  • the process of preparing the wafer W includes forming a first insulating film 20 having a first opening 20a located above the conductive layer 41 on the second semiconductor layer 13 and the conductive layer 41, as shown in FIG. 5. A portion of the conductive layer 41 is exposed from the first insulating film 20 at the first opening 20a.
  • the first insulating film 20 can be formed, for example, by a chemical vapor deposition (CVD) method or a sputtering method.
  • the first opening 20a can be formed, for example, by removing a portion of the first insulating film 20 by etching.
  • the process of preparing the wafer W includes a process of forming a first electrode 31 and a second electrode 32, as shown in FIG. 6.
  • the second electrode 32 is formed on the first insulating film 20 and in the first opening 20a, and is electrically connected to the conductive layer 41 in the first opening 20a.
  • the second electrode 32 is electrically connected to the second semiconductor layer 13 via the conductive layer 41.
  • the first electrode 31 is formed on the first insulating film 20, separated from the second electrode 32. In the process shown in FIG. 6, the first electrode 31 is not electrically connected to the first semiconductor layer 11.
  • the first electrode 31 and the second electrode 32 can be formed, for example, by a sputtering method or a vapor deposition method.
  • the first electrode 31 and the second electrode 32 can be formed simultaneously using the same material.
  • the side of the wafer W on which the second electrode 32 and the first electrode 31 are arranged is bonded to the second substrate 102 via a bonding member 51.
  • the top and bottom positions of the wafer W shown in Fig. 7 are shown opposite to the top and bottom positions of the wafer W shown in Fig. 6.
  • the bonding member 51 is disposed between the first insulating film 20 and the second substrate 102.
  • the bonding member 51 covers the first electrode 31 and the second electrode 32.
  • a resin member mainly composed of epoxy resin, acrylic resin, or polyimide resin can be used as the bonding member 51.
  • a substrate similar to the first substrate 101 can be used as the second substrate 102.
  • the first substrate 101 is removed to expose the upper surface 11a of the first semiconductor layer 11 as shown in Fig. 8.
  • the first substrate 101 can be removed by, for example, a laser lift off (LLO) method, grinding, polishing, etching, or other method.
  • LLO laser lift off
  • Fig. 9 is a schematic cross-sectional view taken along line IX-IX in Fig. 10.
  • the semiconductor structure 10 is separated into a plurality of light emitting sections 100 so that the first electrode 31 has a first portion 31a located outside the outer edge 100d of the light emitting section 100 in a planar view.
  • the semiconductor structure 10 that overlaps a part of the first electrode 31 (the part that becomes the first portion 31a) in a planar view is removed.
  • a portion of the semiconductor structure 10 is removed, exposing the upper surface of the first insulating film 20 from the semiconductor structure 10 (light emitting portion 100).
  • a groove extending in the first direction X and the second direction Y is formed on the first insulating film 20, and the semiconductor structure 10 is separated into a plurality of light emitting portions 100 aligned in the first direction X and the second direction Y.
  • a part of the semiconductor structure 10 can be removed by dry etching using a mask.
  • the dry etching method is RIE (Reactive Ion Etching).
  • RIE reactive Ion Etching
  • a chlorine-containing gas such as Cl 2 or SiCl 4 can be used. Since the amount of etching is easier to control in dry etching than in wet etching, the shape of the light emitting portion 100 can be made into a desired shape by removing a part of the semiconductor structure 10 by dry etching. Alternatively, a part of the semiconductor structure 10 can be removed by wet etching using a mask.
  • the light emitting unit 100 has an upper surface 100a, a lower surface 100c located on the opposite side of the upper surface 100a in the third direction Z, and a side surface 100b connecting the upper surface 100a and the lower surface 100c.
  • the upper surface 100a of the light emitting unit 100 is the upper surface 11a of the first semiconductor layer 11.
  • the lower surface 100c of the light emitting unit 100 is the lower surface of the second semiconductor layer 13.
  • the side surface 100b of the light emitting unit 100 corresponds to the side surface 10c of the semiconductor structure 10 shown in FIG. 2.
  • the area of the lower surface 100c of the light emitting unit 100 is larger than the area of the upper surface 100a of the light emitting unit 100.
  • the side surface 100b of the light emitting unit 100 includes the side surface of the first semiconductor layer 11, the side surface of the active layer 12, and the side surface of the second semiconductor layer 13.
  • the cross-sectional shape of the light-emitting section 100 can be made substantially trapezoidal.
  • the active layer 12 is located closer to the bottom surface 100c than to the top surface 100a of the light-emitting section 100.
  • the area of the bottom surface 100c of the light-emitting section 100 is larger than the area of the top surface 100a of the light-emitting section 100. Therefore, the light-emitting section 100 can have a larger area of the active layer 12 than when the area of the top surface 100a is larger than the area of the bottom surface 100c.
  • the side surface 100b is inclined with respect to the top surface 100a.
  • the angle between the side surface 100b and the bottom surface 100c is an acute angle
  • the angle between the side surface 100b and the top surface 100a is an obtuse angle.
  • a second insulating film 52 is formed to cover the light emitting portions 100, as shown in Fig. 11.
  • the second insulating film 52 covers the upper surface 100a and the side surface 100b of the light emitting portion 100.
  • the second insulating film 52 also covers the upper surface of the first insulating film 20 exposed from the light emitting portion 100.
  • the second insulating film 52 does not have to cover the upper surface of the first insulating film 20.
  • the second insulating film 52 can be formed by, for example, a CVD method or a sputtering method.
  • Step of exposing a first portion of a first electrode from a first insulating film and exposing a part of a first semiconductor layer from a second insulating film After the process of forming the second insulating film 52, as shown in FIG. 12 , a portion of the first insulating film 20 is removed to expose the first portion 31 a of the first electrode 31 from the first insulating film 20, and a portion of the second insulating film 52 is removed to expose a portion of the first semiconductor layer 11 of the light emitting portion 100 from the second insulating film 52.
  • a part of the first insulating film 20 and a part of the second insulating film 52 can be removed by RIE using a mask.
  • a gas containing fluorine can be used as the gas in the RIE method.
  • a third opening 52a is formed in the second insulating film 52.
  • a portion of the upper surface 11a of the first semiconductor layer 11 is exposed from the second insulating film 52.
  • the third opening 52a may be formed in the second insulating film 52 at a position where the side surface 10c is exposed.
  • a second opening 20b is formed in the first insulating film 20.
  • the first portion 31a of the first electrode 31 is exposed from the first insulating film 20.
  • the second insulating film 52 covers the upper surface of the first insulating film 20, before forming the second opening 20b in the first insulating film 20, a part of the second insulating film 52 located above the first portion 31a of the first electrode 31 is removed to form a fourth opening 52b in the second insulating film 52. After forming the fourth opening 52b in the second insulating film 52, a part of the first insulating film 20 exposed from the second insulating film 52 in the fourth opening 52b is removed to form the second opening 20b below the fourth opening 52b. The first portion 31a of the first electrode 31 is exposed from the first insulating film 20 and the second insulating film 52 in the second opening 20b and the fourth opening 52b.
  • a first wiring 61 is formed on the second insulating film 52 as shown in Fig. 13.
  • the first wiring 61 can be formed by a sputtering method or a vapor deposition method.
  • the first wiring 61 electrically connects a portion of the first semiconductor layer 11 exposed from the second insulating film 52 to the first portion 31a of the first electrode 31 exposed from the first insulating film 20. This makes it possible to electrically connect the first electrode 31 arranged on the lower surface 100c side of the light emitting section 100 to the first semiconductor layer 11 on the upper surface 11a side of the first semiconductor layer 11, even if a portion of the first semiconductor layer 11 is not exposed from the second semiconductor layer 13 and the active layer 12 on the lower surface 100c side of the light emitting section 100.
  • the first connection portion 61a of the first wiring 61 is electrically connected to the upper surface 11a of the first semiconductor layer 11.
  • the first wiring 61 is electrically connected to the first semiconductor layer 11 at the side surface 10c.
  • the second connection portion 61b of the first wiring 61 is electrically connected to the first portion 31a of the first electrode 31.
  • the intermediate portion 61c that connects the first connection portion 61a and the second connection portion 61b of the first wiring 61 is formed on the second insulating film 52 that covers the side surface 100b of the light emitting portion 100. The intermediate portion 61c is in contact with the second insulating film 52.
  • the method for manufacturing the light-emitting element according to the first embodiment may include a step of forming a third insulating film 53 that covers the first wiring 61, as shown in Fig. 14.
  • the third insulating film 53 can be formed by, for example, a CVD method or a sputtering method.
  • Step of separating the light emitting section and the second substrate After the first wiring 61 is formed, the light emitting section 100 is separated from the second substrate 102.
  • the process of separating the light emitting section 100 from the second substrate 102 can include the steps shown in FIGS.
  • the first insulating film 20 located in the region between the light-emitting sections 100 in a plan view is removed to form a first groove 71 in the first insulating film 20 as shown in FIG. 15.
  • the upper surface of the joining member 51 is exposed from the second insulating film 52 and the first insulating film 20.
  • the second insulating film 52 is also disposed in the region between the light-emitting sections 100 in a plan view, the first insulating film 20 is removed after the second insulating film 52 is removed.
  • the second insulating film 52 can be removed using a method similar to that used to remove the first insulating film 20.
  • each light-emitting element 1 has a light-emitting portion 100, a first electrode 31, a second electrode 32, a first insulating film 20, a second insulating film 52, and a first wiring 61. Furthermore, the light-emitting element 1 can have a conductive layer 41 and a third insulating film 53, as necessary.
  • the first groove 71 and the second groove 72 can be formed by, for example, the RIE method. After the first groove 71 is formed by the RIE method, the gas can be switched and the second groove 72 can be formed by the RIE method.
  • the first groove 71 can be formed by, for example, the RIE method using a gas containing fluorine.
  • the second groove 72 can be formed by, for example, the RIE method using a gas containing oxygen.
  • the first groove 71 and the second groove 72 may be formed successively by the RIE method using the same gas.
  • the light-emitting element 1 is supported on the second substrate 102 via a bonding member 51.
  • the light-emitting element 1 can be separated from the second substrate 102 by irradiating the second substrate 102 with laser light to remove the bonding member 51.
  • the upper surface 100a of the light-emitting portion 100 in the light-emitting element 1 separated from the second substrate 102 is bonded to, for example, an adhesive support member 103.
  • the light-emitting element 1 may be separated from the second substrate 102 after being bonded to the support member 103.
  • the bonding member 51 may be removed by, for example, an RIE method to expose the first electrode 31 and the second electrode 32.
  • the first electrode 31 and the second electrode 32 function as external connection terminals bonded to the conductive portion of the wiring substrate.
  • the semiconductor structure 10 can be separated into a plurality of light-emitting sections 100 so that the first electrode 31 has a second portion 31b located inside the outer edge 100d of the light-emitting section 100 in a plan view.
  • This allows the area of the first electrode 31 to be increased while reducing the size of the light-emitting element.
  • the forward voltage can be reduced and the heat dissipation effect can be improved.
  • the area of the first portion 31a is smaller than the area of the second portion 31b. This allows the size of the light-emitting element to be reduced.
  • the area of the second portion 31b is larger than the area of the first portion 31a, which improves the ease of arranging the light-emitting element on the wiring board, the effect of reducing the forward voltage, and the heat dissipation effect, as described above.
  • the first wiring 61 it is preferable to form the first wiring 61 from a light-transmitting conductive film. This makes it possible to reduce absorption of light emitted by the active layer 12 in the first wiring 61.
  • FIG. 18 is a schematic cross-sectional view of a light-emitting element 2 according to the second embodiment.
  • the first surface 10b of the semiconductor structure 10 includes a plurality of protrusions 10b1
  • the side surface 10c of the semiconductor structure 10 includes a plurality of protrusions 10c1. This can improve the light extraction efficiency from the first surface 10b and the side surface 10c.
  • the arithmetic mean height of the first surface 10b which includes multiple convex portions 10b1
  • a convex portion shaped along the convex portion 10b1 is formed on the surface of the second insulating film 52 covering the first face 10b, and a convex portion shaped along the convex portion 10c1 of the side face 10c is formed on the surface of the second insulating film 52 covering the side face 10c. This can improve the extraction efficiency of light extracted from the first face 10b and the side face 10c through the second insulating film 52.
  • a convex portion shaped along the convex portion 10c1 is formed on the surface of the first wiring 61 arranged on the second insulating film 52 covering the side face 10c and on the surface of the third insulating film 53 covering the first wiring 61. This can improve the extraction efficiency of light extracted from the side face 10c through the first wiring 61 and the third insulating film 53.
  • the upper surface 11a of the first semiconductor layer 11 is roughened before the semiconductor structure 10 is separated into a plurality of light emitting units 100 as shown in Fig. 19.
  • the upper surface 11a of the first semiconductor layer 11 can be roughened by dry etching using a chlorine-containing gas such as Cl2 or SiCl4 , or by wet etching using an alkaline solution such as TMAH (tetramethylammonium hydroxide).
  • a part of the semiconductor structure 10 is removed to separate the semiconductor structure 10 into a plurality of light emitting units 100.
  • a mask placed on the upper surface 11a of the first semiconductor layer 11 is used to remove a part of the semiconductor structure 10 by dry etching.
  • the dry etching method for example, the RIE method can be used.
  • a gas containing chlorine such as Cl 2 or SiCl 4 can be used. Dry etching has good etching controllability, and it is easy to make the shape of the light emitting unit 100 after etching into a desired shape.
  • the dry etching proceeds from the roughened upper surface 11a of the first semiconductor layer 11 exposed from the mask. Therefore, the surface roughness of the dry etched surface of the semiconductor structure 10 is greater than when the upper surface 11a is not roughened in advance. Therefore, as shown in FIG. 20, the side surface 100b of the light emitting portion 100 exposed by removing a portion of the semiconductor structure 10 can be roughened. This allows the process of separating the semiconductor structure 10 into a plurality of light emitting portions 100 and the roughening of the side surface 100b of the light emitting portion 100 to be performed in a single process, so that light emitting devices with improved light extraction efficiency can be efficiently manufactured.
  • the side surface 100b of the light emitting portion 100 exposed by removing a portion of the semiconductor structure 10 shown in FIG. 20 corresponds to the side surface 10c of the semiconductor structure 10 in the light emitting element 2 shown in FIG. 18.
  • a portion of the semiconductor structure 10 may be removed by wet etching to separate it into the light emitting portion 100. Compared to dry etching, wet etching makes it easier to increase the surface roughness of the side surface 10c and improve the efficiency of extracting light from the side surface 10c.
  • the upper surface 100a and the side surface 100b of the light emitting portion 100 are roughened as shown in FIG. 20.
  • the top surface 100a and the side surface 100b of the light emitting portion 100 are roughened by dry etching using a chlorine-containing gas or wet etching using an alkaline solution such as TMAH.
  • the top surface 100a and the side surface 100b of the light emitting portion 100 can be roughened in a single process, so that a light emitting element with improved light extraction efficiency can be efficiently manufactured.
  • the top surface 100a and the side surface 100b of the light emitting portion 100 in FIG. 20 correspond to the first surface 10b and the side surface 10c, respectively, of the semiconductor structure 10 in the light emitting element 2 shown in FIG. 18.
  • the semiconductor structure 10 is removed while the upper surface 11a of the first semiconductor layer 11 is not roughened, and the semiconductor structure 10 is separated into a plurality of light emitting sections 100.
  • the upper surface 11a of the first semiconductor layer 11, which becomes the first surface 100a of the light emitting section 100 is etched while having a high degree of flatness, so that it is easier to shape the light emitting section 100 into the desired shape.
  • the crystal orientation of the upper surface 100a of the light emitting portion 100 is different from that of the side surface 100b of the light emitting portion 100. Therefore, after separation into the light emitting portions 100, a roughening process is performed on the upper surface 100a and the side surface 100b of the light emitting portion 100, so that the surface roughness of the upper surface 100a of the light emitting portion 100 can be made larger than the surface roughness of the side surface 100b of the light emitting portion 100. This makes it easier for light to be extracted from the first surface 10b than from the side surface 10c of the semiconductor structure 10 in the light emitting element 2, and light distribution characteristics with high directivity in the direction directly above the first surface 10b can be obtained.
  • Fig. 21A is a schematic bottom view of the light-emitting element 3 according to the third embodiment.
  • Fig. 21B is a schematic cross-sectional view taken along line XXIB-XXIB in Fig. 21A.
  • the light-emitting element 3 further includes a reflective film 42 disposed between the second semiconductor layer 13 and the second electrode 32.
  • the reflective film 42 is reflective to the light emitted by the active layer 12.
  • a metal can be used as the material of the reflective film 42.
  • the reflective film 42 can include, for example, an Al film, a Ti film, or a laminated structure thereof.
  • the light traveling from the active layer 12 toward the second surface 10a of the semiconductor structure 10 can be reflected by the reflective film 42 and directed toward the first surface 10b and the side surface 10c. This can improve the brightness of the light-emitting element 3.
  • the reflectance of the reflective film 42 for the peak wavelength of the light emitted by the active layer 12 is, for example, 60% or more, preferably 70% or more.
  • the reflective film 42 can be disposed, for example, between the conductive layer 41 and the second portion 31b.
  • the first insulating film 20 is located between the reflective film 42 and the conductive layer 41, between the reflective film 42 and the second electrode 32, and between the reflective film 42 and the second portion 31b of the first electrode 31.
  • a reflective film 42 is formed on the first layer 21.
  • the reflective film 42 can be formed by, for example, a sputtering method or a vapor deposition method.
  • the structure of the light-emitting element 2 of the second embodiment and the structure of the light-emitting element 3 of the third embodiment can be combined to form a light-emitting element having a semiconductor structure 10 including a roughened first surface 10b and side surface 10c, and a reflective film 42.
  • Embodiments of the present invention include the following light-emitting device manufacturing method and light-emitting device.
  • a step of preparing a wafer including: a first substrate; a semiconductor structure disposed on the first substrate, the semiconductor structure having a first semiconductor layer, a second semiconductor layer located farther from the first substrate than the first semiconductor layer, and an active layer located between the first semiconductor layer and the second semiconductor layer; a first insulating film disposed on the second semiconductor layer and having an opening located above the second semiconductor layer; a first electrode disposed on the first insulating film; and a second electrode disposed on the first insulating film and spaced apart from the first electrode, electrically connecting to the second semiconductor layer through the opening; bonding the side of the wafer on which the second electrode and the first electrode are disposed to a second substrate; removing the first substrate after bonding the wafer and the second substrate to expose an upper surface of the first semiconductor layer; a step of removing a portion of the semiconductor structure from the upper surface side of the first semiconductor layer and dividing the semiconductor structure into a plurality of light emitting sections, the step of dividing the semiconductor structure into the plurality of light
  • the wafer further includes a reflective film disposed between the conductive layer and the second electrode.
  • Item 9 Item 9. The method for manufacturing a light-emitting element according to item 8, wherein an area of the reflective film is 60% to 90% of an area of the conductive layer in a plan view.
  • a semiconductor structure having a first surface, a second surface located on the opposite side of the first surface, and a side surface connecting the first surface and the second surface, the semiconductor structure having a first semiconductor layer located on the first surface side, a second semiconductor layer located on the second surface side, and an active layer located between the first semiconductor layer and the second semiconductor layer; a first insulating film disposed on the second surface and having an opening disposed at a position overlapping the second surface in a plan view; a first electrode disposed on the first insulating film and not connected to the second surface, the first electrode having a first portion located outside an outer edge of the semiconductor structure in a plan view; a second electrode disposed on the first insulating film and spaced apart from the first electrode, and electrically connected to the second semiconductor layer on the second surface through the opening; a second insulating film disposed on the first surface and the side surface of the semiconductor structure; a first wiring disposed on the second insulating film and electrically connecting a part of the first semiconductor layer exposed from the second
  • the light-emitting element according to item 10 wherein the first electrode has a second portion located inside the outer edge of the semiconductor structure in a plan view.
  • Item 12 Item 12.
  • Item 13 Item 13.
  • Item 14 Item 14.
  • the light-emitting device according to item 16, further comprising a reflective film disposed between the conductive layer and the second electrode.
  • Item 18 Item 18.

Landscapes

  • Led Devices (AREA)

Abstract

輝度を向上できる発光素子の製造方法及び発光素子を提供すること。　発光素子の製造方法は、半導体構造体の第２半導体層上に配置された第１絶縁膜と、第１絶縁膜上に配置された第１電極と、第１絶縁膜上に配置され、第２半導体層と第１絶縁膜の開口で接続する第２電極とを有するウェハを準備する工程と、第１半導体層の上面側から半導体構造体の一部を除去し、平面視において第１電極が発光部の外縁よりも外側に位置する第１部分を有するように半導体構造体を複数の発光部に分離する工程と、第１絶縁膜の一部を除去し、第１電極の第１部分を第１絶縁膜から露出させ、且つ発光部を覆う第２絶縁膜の一部を除去し、第１半導体層の一部を第２絶縁膜から露出させる工程と、第２絶縁膜から露出する第１半導体層の一部と、第１絶縁膜から露出する第１電極の第１部分とを電気的に接続する第１配線を第２絶縁膜上に形成する工程とを備える。

Description

発光素子の製造方法及び発光素子
　本発明は、発光素子の製造方法及び発光素子に関する。
　特許文献１には、発光層における光の主な取り出し面に配置された第１の電極と、発光層における光の主な取り出し面の反対側に位置する面に配置された第２の電極と、を有する発光素子が開示されている。
特開２０１５－３２８０９号公報
　本発明は、輝度を向上できる発光素子の製造方法及び発光素子を提供することを目的とする。
　本発明の一態様によれば、発光素子の製造方法は、第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体と、前記第２半導体層上に配置され、前記第２半導体層の上方に位置する開口を有する第１絶縁膜と、前記第１絶縁膜上に配置された第１電極と、前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２半導体層と前記開口で電気的に接続する第２電極と、を有するウェハを準備する工程と、前記ウェハにおける前記第２電極及び前記第１電極が配置された側を第２基板に接合する工程と、前記ウェハと前記第２基板とを接合する工程の後、前記第１基板を除去し、前記第１半導体層の上面を露出させる工程と、前記第１半導体層の前記上面側から前記半導体構造体の一部を除去し、前記半導体構造体を複数の発光部に分離する工程であって、平面視において前記第１電極が前記発光部の外縁よりも外側に位置する第１部分を有するように、前記半導体構造体を前記複数の発光部に分離する工程と、前記発光部を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜の一部を除去し、前記第１電極の前記第１部分を前記第１絶縁膜から露出させ、且つ前記第２絶縁膜の一部を除去し、前記発光部の前記第１半導体層の一部を前記第２絶縁膜から露出させる工程と、前記第２絶縁膜から露出する前記第１半導体層の前記一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線を、前記第２絶縁膜上に形成する工程と、前記第１配線を形成した後、前記発光部と前記第２基板とを分離する工程と、を備える。
　本発明の一態様によれば、発光素子は、第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有する半導体構造体であって、前記第１面側に位置する第１半導体層と、前記第２面側に位置する第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する前記半導体構造体と、前記第２面上に配置され、平面視において前記第２面と重なる位置に配置される開口を有する第１絶縁膜と、前記第１絶縁膜上に配置され、前記第２面と接続しない第１電極であって、平面視において前記半導体構造体の外縁よりも外側に位置する第１部分を有する前記第１電極と、前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２面において前記第２半導体層と前記開口で電気的に接続する第２電極と、前記半導体構造体の前記第１面上及び前記側面上に配置された第２絶縁膜と、前記第２絶縁膜上に配置され、前記第２絶縁膜から露出する前記第１半導体層の一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線と、を備える。
　本発明によれば、輝度を向上できる発光素子の製造方法及び発光素子を提供することができる。
第１実施形態に係る発光素子の模式上面図である。 第１実施形態に係る発光素子の模式下面図である。 図１のII-II線における模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式上面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第１実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第２実施形態に係る発光素子の模式断面図である。 第２実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第２実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第３実施形態に係る発光素子の模式下面図である。 図２１ＡのXXIB-XXIB線における模式断面図である。 第３実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第３実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第３実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。 第３実施形態に係る発光素子の製造方法の一工程を説明するための模式断面図である。
　以下、図面を参照し、実施形態について説明する。実施形態に記載されている構成部の寸法、材料、形状、相対的配置などは、特定的な記載がない限り、それのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさ、位置関係などは、説明を明確にするため誇張していることがある。また、以下の説明において、同一の名称、符号については、同一もしくは同質の部材を示しており、詳細説明を適宜省略する。また、断面図として、切断面のみを示す端面図を示す場合がある。また、断面図において、半導体構造体の各層の境界を見やすくするために、半導体構造体の断面にはハッチングを付していない。
　以下の説明において、特定の方向又は位置を示す用語（例えば、「上」、「下」、及びそれらの用語を含む別の用語）を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向又は位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向又は位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。本明細書において「上（又は下）」と表現する位置関係は、例えば、２つの部材があると仮定した場合に、２つの部材が接している場合と、２つの部材が接しておらず一方の部材が他方の部材の上方（又は下方）に位置している場合を含む。また、本明細書において、特定的な記載がない限り、部材が被覆対象を覆うとは、部材が被覆対象に接して被覆対象を直接覆う場合と、部材が被覆対象に非接触で被覆対象を間接的に覆う場合を含む。
　［第１実施形態］
　（発光素子）
　図１Ａ、図１Ｂ、及び図２を参照して、第１実施形態に係る発光素子１について説明する。図１Ａに示す発光素子１の上面視及び図１Ｂに示す発光素子１の下面視において、互いに直交する２つの方向を第１方向Ｘ及び第２方向Ｙとする。また、第１方向Ｘ及び第２方向Ｙに直交する方向を第３方向Ｚとする。図２は、図１のII-II線における模式断面図である。
　発光素子１は、半導体構造体１０と、第１絶縁膜２０と、第１電極３１と、第２電極３２と、第２絶縁膜５２と、第１配線６１とを備える。
　＜半導体構造体＞
　半導体構造体１０は、第１面１０ｂと、第３方向Ｚにおいて第１面１０ｂの反対側に位置する第２面１０ａと、第１面１０ｂと第２面１０ａとを接続する側面１０ｃとを有する。半導体構造体１０は、第１面１０ｂ側に位置する第１半導体層１１と、第２面１０ａ側に位置する第２半導体層１３と、第１半導体層１１と第２半導体層１３との間に位置する活性層１２とを有する。活性層１２は、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むＭＱＷ（Multiple Quantum well）構造を有する。活性層１２は、例えば、ピーク波長が２１０ｎｍ以上５８０ｎｍ以下の光を発する。例えば、第１半導体層１１はｎ型不純物を含む半導体層を有し、第２半導体層１３はｐ型不純物を含む半導体層を有する。活性層１２が発する光は、主に、第１面１０ｂ及び側面１０ｃから半導体構造体１０の外部に出射する。
　第２面１０ａ側において、第１半導体層１１は、第２半導体層１３及び活性層１２から露出する部分を有さない。第１半導体層１１における第１面１０ｂの反対側に位置する面の全面に活性層１２が接している。これにより、第１半導体層１１が第２面１０ａ側において第１半導体層１１の一部を第２半導体層１３及び活性層１２から露出させる開口部を有する場合に比べて、活性層１２の平面視における面積を大きくでき、発光素子１の輝度を向上できる。
　第１面１０ｂは、第１半導体層１１における活性層１２の反対側に位置する面である。第２面１０ａは、第２半導体層１３における活性層１２の反対側に位置する面である。半導体構造体１０の側面１０ｃは、第１半導体層１１の側面、活性層１２の側面、及び第２半導体層１３の側面を含む。平面視において、第２面１０ａの面積は、第１面１０ｂの面積よりも大きい。活性層１２は、第１面１０ｂよりも第２面１０ａに近い位置に位置している。そのため、平面視において第２面１０ａの面積が第１面１０ｂの面積よりも大きいことで、平面視において第１面１０ｂの面積が第２面１０ａの面積よりも大きい場合と比較して、活性層１２の平面視における面積を大きくすることができる。図２に示す例では、断面視において、第１面１０ｂと側面１０ｃとは鈍角をなし、第２面１０ａと側面１０ｃとは鋭角をなすように、側面１０ｃが第１面１０ｂ及び第２面１０ａに対して傾斜している。
　発光素子１の平面視（図１Ａに示す上面視または図１Ｂに示す下面視）において、半導体構造体１０の外縁１０ｄの形状は、例えば、四角形状である。また、外縁１０ｄは、第２面１０ａの外縁である。外縁１０ｄの１辺の長さは、例えば、５μｍ以上１５０μｍ以下である。例えば、外縁１０ｄの角部は丸みを帯びることができ、その場合の外縁１０ｄの１辺の長さは、外縁１０ｄの１辺のうち、直線である部分の長さである。
　半導体構造体１０は、窒化物半導体からなる。本明細書において「窒化物半導体」とは、例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
　＜第１絶縁膜＞
　第１絶縁膜２０は、半導体構造体１０の第２面１０ａ上に配置され、第２面１０ａを覆っている。図１Ｂに示すように、第１絶縁膜２０は、平面視において、半導体構造体１０の第２面１０ａと重なる位置に配置される第１開口２０ａを有する。図１Ｂに示す例では第１絶縁膜２０は１つの第１開口２０ａを有するが、第１絶縁膜２０は複数の第１開口２０ａを有してよい。平面視において、第１絶縁膜２０の外縁２０ｄは、半導体構造体１０の外縁１０ｄよりも外側に位置する。また、第１絶縁膜２０は、半導体構造体１０の外縁１０ｄよりも外側に位置する部分に第２開口２０ｂを有する。
　第１絶縁膜２０として、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。また、第１絶縁膜２０は、誘電体多層膜を含むことができる。この場合、活性層１２から第２面１０ａ側に向かった光を誘電体多層膜で反射させて、第１面１０ｂ及び側面１０ｃに向かわせることができる。これにより、発光素子１の輝度を向上させることができる。活性層１２が発する光のピーク波長に対する誘電体多層膜の反射率は、例えば、６０％以上、好ましくは７０％以上である。第１絶縁膜２０は、誘電体多層膜として、例えば、交互に積層されたＳｉＯ２層とＮｂ２Ｏ５層とを含むことができる。誘電体多層膜として、例えば、厚さが１０ｎｍ以上１００ｎｍ以下のＮｂ２Ｏ５層と、厚さが１０ｎｍ以上１００ｎｍ以下のＳｉＯ２層とのペアを２以上６以下のペア数で形成することができる。誘電体多層膜の各層の膜厚及び積層数を、このように設定することで、良好な光反射性にすることができる。
　＜第１電極＞
　図２に示すように、第１電極３１は、第１絶縁膜２０上に配置されている。第１電極３１は、半導体構造体１０の第２面１０ａと接続しない。第１電極３１と第２面１０ａとの間に第１絶縁膜２０が位置する。図１Ｂに示すように、第１電極３１は、平面視において、半導体構造体１０の外縁１０ｄよりも外側に位置する第１部分３１ａを有する。後述するように、第１電極３１は、第１配線６１を介して第１半導体層１１と電気的に接続する。
　第１電極３１は、例えば、Ｔｉ、Ｒｈ、Ａｕ、Ｐｔ、Ａｌ、Ａｇ、Ｒｈ、若しくはＲｕを含む単層の金属層、または、これら金属層のうち少なくとも２つを含む積層構造とすることができる。
　＜第２電極＞
　第２電極３２は、第１絶縁膜２０上に配置されている。図１Ｂに示すように、第２電極３２は、第１電極３１と離隔している。図２に示すように、第２電極３２の一部は、第１絶縁膜２０の第１開口２０ａに配置されている。第２電極３２は、半導体構造体１０の第２面１０ａにおいて、第２半導体層１３と第１開口２０ａで電気的に接続する。図２には、第２電極３２が、後述する導電層４１を介して第２半導体層１３と電気的に接続する例を示す。または、第２電極３２は、第１開口２０ａにおいて第２半導体層１３と直接接することで電気的に接続してもよい。
　第２電極３２は、第１電極３１と同じ材料の単層の金属層、または、これら金属層のうち少なくとも２つを含む積層構造とすることができる。
　＜第２絶縁膜＞
　第２絶縁膜５２は、半導体構造体１０の第１面１０ｂ上及び側面１０ｃ上に配置されている。第２絶縁膜５２は、第１面１０ｂ及び側面１０ｃを覆っている。また、第２絶縁膜５２は、第１絶縁膜２０のうち平面視において半導体構造体１０の外縁１０ｄよりも外側に位置する部分の上に配置されている。活性層１２が発する光のピーク波長に対する第２絶縁膜５２の透過率は、例えば、６０％以上、好ましくは７０％以上である。第２絶縁膜５２として、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。
　第２絶縁膜５２は、半導体構造体１０の第１面１０ｂの上方に位置する第３開口５２ａを有する。第３開口５２ａは、半導体構造体１０の側面１０ｃの上方に位置してもよい。また、第２絶縁膜５２は、第１絶縁膜２０の第２開口２０ｂの上方に位置する第４開口５２ｂを有する。
　＜第１配線＞
　第１配線６１は、第２絶縁膜５２上に配置され、第３開口５２ａにおいて第２絶縁膜５２から露出する第１半導体層１１の一部と、第２開口２０ｂにおいて第１絶縁膜２０から露出する第１電極３１の第１部分３１ａとを電気的に接続している。
　第１配線６１は、第２絶縁膜５２の第３開口５２ａに配置され、第１面１０ｂにおいて第１半導体層１１と電気的に接続された第１接続部６１ａを有する。第３開口５２ａが半導体構造体１０の側面１０ｃの上方に位置する場合、第１配線６１は、側面１０ｃにおいて第１半導体層１１と電気的に接続される。また、第１配線６１は、第１絶縁膜２０の第２開口２０ｂに配置され、第１電極３１の第１部分３１ａと電気的に接続された第２接続部６１ｂを有する。また、第１配線６１は、第１接続部６１ａと第２接続部６１ｂとを接続し、半導体構造体１０の側面１０ｃを覆う第２絶縁膜５２上に位置する中間部６１ｃを有する。中間部６１ｃの下端部は、第２絶縁膜５２の第４開口５２ｂに配置され、第２接続部６１ｂと接続されている。中間部６１ｃは、第２絶縁膜５２に接している。第１配線６１は、透光性導電膜または金属膜からなる。
　発光素子１は、半導体構造体１０の第２面１０ａ側を配線基板に向けて配線基板上に配置することができる。第２面１０ａ側に配置された第１電極３１及び第２電極３２のそれぞれを、例えばはんだ等の接続部材を介して、配線基板の導電部と電気的に接続させることができる。第２電極３２は、第２面１０ａ側において、第１絶縁膜２０の第１開口２０ａを通じて第２半導体層１３と電気的に接続されている。これに対して、第１電極３１は、第２面１０ａ側において第１半導体層１１と電気的に接続されず、第１配線６１を介して、第１面１０ｂ側において第１半導体層１１と電気的に接続されている。したがって、半導体構造体１０は活性層１２が除去されることなく第１電極３１及び第２電極３２と電気的に接続されているため、平面視における活性層１２の面積を大きく確保でき、発光素子１の輝度を向上できる。
　第１半導体層１１を配線基板の導電部と電気的に接続させる構成の参照例として、第１面１０ｂと配線基板の導電部とをワイヤで接続する構成が考えられ得る。本実施形態によれば、第１半導体層１１は、半導体構造体１０の側面１０ｃを覆う第２絶縁膜５２上に配置した第１配線６１、及び第２面１０ａ側に配置した第１電極３１を介して、配線基板の導電部と電気的に接続される。このような本実施形態の構成によれば、参照例に比べて、発光素子を配線基板に対して配置及び接続するための領域の面積を低減することができる。これにより、発光素子及び配線基板を含む発光装置の小型化が可能になる。また、配線基板上に複数の発光素子を高密度に配置しやすくなる。
　前述したように、活性層１２が発する光は、半導体構造体１０の第１面１０ｂ及び側面１０ｃから出射される。そのため、図１Ａに示すように、平面視において、第１配線６１の第２方向Ｙにおける幅は、第１面１０ｂの第２方向Ｙの幅及び側面１０ｃの第２方向Ｙにおける幅よりも小さいことが好ましい。これにより、活性層１２が発する光の第１配線６１における吸収を低減し、発光素子１の輝度を向上させることができる。
　第１接続部６１ａの平面視における面積は、第１面１０ｂの面積の１％以上２０％以下が好ましい。第１接続部６１ａがこのような面積であることで、第１配線６１による活性層１２が発する光の吸収を低減することができる。また、中間部６１ｃの第２方向Ｙにおける幅は、第１接続部６１ａの第２方向Ｙにおける幅よりも小さくすることが好ましい。これにより、中間部６１ｃによる活性層１２が発する光の吸収を低減することができる。中間部６１ｃの第２方向Ｙにおける幅を、第１接続部６１ａの第２方向Ｙにおける幅よりも小さくする場合、例えば、中間部６１ｃの第２方向Ｙにおける幅は、第１接続部６１ａの第２方向Ｙにおける幅の５％以上５０％以下である。また、第１配線６１は、透光性導電膜からなることが好ましい。これにより、活性層１２が発する光の第１配線６１における吸収を低減し、発光素子１の輝度を向上させることができる。第１配線６１の透光性導電膜の材料として、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯ（Zinc Oxide）、Ｉｎ２Ｏ３（Indium Oxide）などを用いることができる。活性層１２が発する光のピーク波長に対する透光性導電膜の透過率は、例えば、６０％以上、好ましくは７０％以上である。また、これら材料を用いた透光性導電膜は、金属膜を用いた場合に比べて、第１面１０ｂにおける半導体構造体１０との接触抵抗を低減することができる。
　第２面１０ａ側において第１半導体層１１と第１電極３１とを接続させる場合、平面視において、第１半導体層１１を第２半導体層１３及び活性層１２から露出させる面積の第２面１０ａの全面積に対する割合は、発光素子１のサイズが小さくなるほど大きくなる傾向がある。したがって、活性層１２を除去しない本実施形態の構成は、例えば、発光素子１の平面視における一辺の長さが１００μｍ以下の場合において、活性層１２の平面視における面積を大きく確保できる効果が大きく、輝度を向上させやすい。
　図１Ｂに示すように、平面視において、第１電極３１は、半導体構造体１０の外縁１０ｄよりも内側に位置する第２部分３１ｂをさらに有する。第２部分３１ｂ及び第１部分３１ａは、同材料で一体に構成することができる。第１電極３１が平面視において半導体構造体１０の外縁１０ｄよりも内側に位置する第２部分３１ｂを有することで、平面視において、発光素子１のサイズを低減しつつ、第１電極３１の面積を大きくすることができる。平面視における第１電極３１の面積を大きくすることで、第１電極３１と配線基板の導電部との接触面積を大きくでき、発光素子１の順方向電圧を低減できる。また、半導体構造体１０が発する熱を、第２部分３１ｂを介して配線基板に放熱しやすくできる。第２部分３１ｂは、平面視において半導体構造体１０の第２面１０ａに重なる。
　平面視において、第１部分３１ａ及び第２部分３１ｂを有する第１電極３１の面積は、第２電極３２の面積に対して、例えば、８０％以上１２０％以下とすることができる。このようにすることで、平面視における第１電極３１の面積と第２電極３２の面積との差を小さくし、発光素子１をはんだ等の接続部材を介して配線基板に配置する際に生じる位置ずれを低減できる。
　平面視において、半導体構造体１０の外縁１０ｄよりも外側に位置する第１部分３１ａの面積は、第２部分３１ｂの面積よりも小さいことが好ましい。これにより、発光素子１のサイズを低減できる。また、平面視において、第２部分３１ｂの面積が、第１部分３１ａの面積よりも大きいことにより、前述した、発光素子１の配線基板への配置のしやすさ、順方向電圧の低減効果、及び放熱効果を向上できる。平面視において、第１部分３１ａの面積は、例えば、第２部分３２ｂの面積の５％以上２０％以下である。
　平面視において、第２部分３１ｂの面積と、第２電極３２の面積との合計は、第２面１０ａの面積の６０％以上９０％以下とすることが好ましい。このような値とすることで、活性層１２からの光のうち第２面１０ａ側に向かう光を第２部分３１ｂ及び第２電極３２により反射させやくできるので光取り出し効率を向上できる。
　＜導電層＞
　図２に示すように、発光素子１は、半導体構造体１０の第２面１０ａに配置された導電層４１をさらに備えることができる。導電層４１は、第２面１０ａにおいて第２半導体層１３と電気的に接続されている。導電層４１は、第１絶縁膜２０に覆われている。導電層４１の一部が、第１開口２０ａにおいて第１絶縁膜２０から露出し、第２電極３２と電気的に接続されている。
　図１Ｂに示すように、平面視において、導電層４１の外縁４１ａは、半導体構造体１０の外縁１０ｄよりも内側に位置する。平面視において、導電層４１の面積は、第１開口２０ａの面積よりも大きい。第１開口２０ａを通じて第２電極３２が第２面１０ａに直接接続する場合に比べて、導電層４１により、第２電極３２を通じて供給される電流を第２半導体層１３の面方向に拡散させやすくなる。
　導電層４１の材料として、例えば、透光性導電膜を用いることができる。透光性導電膜として、例えば、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３など透光性導電膜が挙げられる。これら材料を用いることで、金属材料を用いた場合に比べて、導電層４１と第２面１０ａとの接触抵抗を低減して、発光素子１の順方向電圧を低減することができる。また、導電層４１の材料として、金属材料を用いてもよい。導電層４１の金属材料として、例えば、第１電極３１に用いる材料と同様の材料が挙げられる。これらの材料を用いることで、透光性導電膜を用いた場合に比べて、活性層１２からの光を反射しやすくでき、発光素子１の光取り出し効率を向上することができる。
　＜第３絶縁膜＞
　発光素子１は、第３絶縁膜５３をさらに備えることができる。第３絶縁膜５３は、第１配線６１を覆っている。第３絶縁膜５３として、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。
　（発光素子の製造方法）
　図３～図１７を参照して、第１実施形態に係る発光素子の製造方法について説明する。第１実施形態に係る発光素子の製造方法は、ウェハを準備する工程と、ウェハを第２基板に接合する工程と、第１半導体層の上面を露出させる工程と、半導体構造体を複数の発光部に分離する工程と、第２絶縁膜を形成する工程と、第１電極の第１部分を第１絶縁膜から露出させ且つ第１半導体層の一部を第２絶縁膜から露出させる工程と、第１配線を形成する工程と、発光部と第２基板とを分離する工程と、を備える。
　＜ウェハを準備する工程＞
　図６は、ウェハＷの一部分を表す。ウェハＷは、第１基板１０１と、半導体構造体１０と、第１絶縁膜２０と、第１電極３１と、第２電極３２とを有する。
　第１基板１０１として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイアまたはスピネル（ＭｇＡ１２Ｏ４）のような絶縁性基板を用いることができる。また、第１基板１０１として、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの導電性の基板を用いても良い。本実施形態においては、Ｃ面を主面とするサファイア基板を第１基板１０１に用いている。半導体構造体１０は、第１基板１０１の主面上に配置されている。半導体構造体１０は、第１半導体層１１と、第１半導体層よりも第１基板１０１から離れた第２半導体層１３と、第１半導体層１１と第２半導体層１３との間に位置する活性層１２とを有する。
　第１半導体層１１において活性層１２側に位置する面は、第２半導体層１３及び活性層１２から露出する部分を有さない。これにより、前述したように活性層１２の平面視における面積を大きくできる。
　また、半導体構造体１０における第２半導体層１３が位置する上面側において、第１半導体層１１の一部を第２半導体層１３及び活性層１２から露出させないことが好ましい。これにより、以降の工程でウェットエッチング等の液体を用いた処理がある場合に、第１電極３１または第２電極３２に含まれる金属が液体中でイオン化し、第１半導体層１１の一部（露出部）と第２半導体層１３との間の電位差による金属のマイグレーションの発生を低減できる。したがって、意図しない部分への金属の析出を起こりにくくでき、発光素子の信頼性を向上させることができる。
　第１絶縁膜２０は、第２半導体層１３上に配置され、第２半導体層１３の上方に位置する第１開口２０ａを有する。第１電極３１は、第１絶縁膜２０上に配置されている。第２電極３２は、第１絶縁膜２０上に第１電極３１と離隔して配置され、第２半導体層１３と第１開口２０ａで電気的に接続している。また、ウェハＷは、第２半導体層１３上に配置され、第２電極３２と電気的に接続する導電層４１をさらに有してよい。
　ウェハＷを準備する工程において、図６に示すウェハＷを購入して準備することができる。
　また、ウェハＷを準備する工程は、図３～図６に示す工程を含んでもよい。以下、図３～図６に示す各工程について説明する。
　図３に示す工程において、第１基板１０１上に半導体構造体１０が形成される。例えばＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法により、第１基板１０１上に、第１半導体層１１、活性層１２、及び第２半導体層１３を順に形成することで半導体構造１０が形成される。本実施形態においては、第１基板１０１上に半導体構造体１０を形成した後、第２半導体層１３の一部及び活性層１２の一部を除去して、第１半導体層１１の一部を第２半導体層１３及び活性層１２から露出させる工程が行われない。
　ウェハＷを準備する工程は、図４に示すように、導電層４１を第２半導体層１３上に形成する工程を有することができる。導電層４１は、第２半導体層１３の上面に接し、第２半導体層１３と電気的に接続される。導電層４１は、例えば、スパッタリング法または蒸着法により形成することができる。導電層４１は形成しなくてもよい。以下の説明では、導電層４１を形成した場合について説明する。
　ウェハＷを準備する工程は、図５に示すように、導電層４１の上方に位置する第１開口２０ａを有する第１絶縁膜２０を、第２半導体層１３上及び導電層４１上に形成する工程を有する。導電層４１の一部は、第１開口２０ａにおいて第１絶縁膜２０から露出する。第１絶縁膜２０は、例えば、ＣＶＤ（Chemical Vapor Deposition）法またはスパッタリング法により形成することができる。第１開口２０ａは、例えば、第１絶縁膜２０の一部をエッチングにより除去することで形成することができる。
　ウェハＷを準備する工程は、図６に示すように、第１電極３１及び第２電極３２を形成する工程を有する。第２電極３２は、第１絶縁膜２０上及び第１開口２０ａ内に形成され、第１開口２０ａにおいて導電層４１と電気的に接続される。第２電極３２は、導電層４１を介して第２半導体層１３と電気的に接続される。第１電極３１は、第２電極３２と離隔して、第１絶縁膜２０上に形成される。図６に示す工程において、第１電極３１は、第１半導体層１１と電気的に接続されない。第１電極３１及び第２電極３２は、例えば、スパッタリング法または蒸着法により形成することができる。第１電極３１及び第２電極３２は、同じ材料を用いて同時に形成することができる。
　＜ウェハを第２基板に接合する工程＞
　図７に示すように、ウェハＷにおける第２電極３２及び第１電極３１が配置された側を、接合部材５１を介して第２基板１０２に接合する。図７に示すウェハＷの上下の位置は、図６に示すウェハＷの上下の位置と逆に表している。
　接合部材５１は、第１絶縁膜２０と第２基板１０２との間に配置される。また、接合部材５１は、第１電極３１及び第２電極３２を覆う。接合部材５１として、例えば、エポキシ樹脂、アクリル樹脂、又はポリイミド樹脂から主として構成される樹脂部材を用いることができる。第２基板１０２として、例えば、第１基板１０１と同様の基板を用いることができる。
　＜第１半導体層の上面を露出させる工程＞
　ウェハＷと第２基板１０２とを接合する工程の後、第１基板１０１を除去し、図８に示すように、第１半導体層１１の上面１１ａを露出させる。第１基板１０１は、例えば、ＬＬＯ（Laser　Lift　Off）法、研削、研磨、エッチング等の方法によって除去することができる。
　＜半導体構造体を複数の発光部に分離する工程＞
　第１基板１０１を除去した後、露出した第１半導体層１１の上面１１ａ側から半導体構造体１０の一部を除去し、図９及び図１０に示すように、半導体構造体１０を複数の発光部１００に分離する。図９は、図１０のIＸ-IＸ線における模式断面図である。
　半導体構造体１０を複数の発光部１００に分離する工程において、図１０に示すように、平面視において第１電極３１が発光部１００の外縁１００ｄよりも外側に位置する第１部分３１ａを有するように半導体構造体１０を複数の発光部１００に分離する。すなわち、平面視において第１電極３１の一部（第１部分３１ａとなる部分）に重なる半導体構造体１０を除去する。
　半導体構造体１０を複数の発光部１００に分離する工程において、半導体構造体１０の一部が除去されることで、第１絶縁膜２０の上面が半導体構造体１０（発光部１００）から露出する。半導体構造体１０の一部を除去することで、第１絶縁膜２０上に第１方向Ｘ及び第２方向Ｙに延びる溝が形成され、半導体構造体１０は第１方向Ｘ及び第２方向Ｙに並ぶ複数の発光部１００に分離される。
　半導体構造体１０の一部は、マスクを用いてドライエッチングにより除去することができる。ドライエッチングとして、例えば、ＲＩＥ（Reactive Ion Etching）法が挙げられる。ＲＩＥ法において、例えば、Ｃｌ２、ＳｉＣｌ４などの塩素を含むガスを用いることができる。ドライエッチングはウェットエッチングと比較して、エッチング量を制御しやすいため、ドライエッチングにより半導体構造体１０の一部を除去することで発光部１００の形状を所望の形状とすることができる。または、半導体構造体１０の一部を、マスクを用いてウェットエッチングにより除去することもできる。
　発光部１００は、上面１００ａと、第３方向Ｚにおいて上面１００ａの反対側に位置する下面１００ｃと、上面１００ａと下面１００ｃとを接続する側面１００ｂとを有する。発光部１００の上面１００ａは、第１半導体層１１の上面１１ａである。発光部１００の下面１００ｃは、第２半導体層１３の下面である。発光部１００の側面１００ｂは、図２に示す半導体構造体１０の側面１０ｃに相当する。発光部１００の下面１００ｃの面積は、発光部１００の上面１００ａの面積よりも大きい。発光部１００の側面１００ｂは、第１半導体層１１の側面、活性層１２の側面、及び第２半導体層１３の側面を含む。
　図９に示すように、発光部１００の断面形状は、略台形状にすることができる。活性層１２は、発光部１００の上面１００ａよりも下面１００ｃに近い位置に位置する。また、発光部１００の下面１００ｃの面積は、発光部１００の上面１００ａの面積よりも大きい。従って、上面１００ａの面積が下面１００ｃの面積よりも大きい場合と比較して、活性層１２の面積が大きい発光部１００とすることができる。側面１００ｂは、上面１００ａに対して傾斜している。側面１００ｂと下面１００ｃとがなす角は鋭角であり、側面１００ｂと上面１００ａとがなす角は鈍角である。
　＜第２絶縁膜を形成する工程＞
　半導体構造体１０を複数の発光部１００に分離する工程の後、図１１に示すように、発光部１００を覆う第２絶縁膜５２を形成する。第２絶縁膜５２は、発光部１００の上面１００ａ及び側面１００ｂを覆う。また、第２絶縁膜５２は、発光部１００から露出する第１絶縁膜２０の上面を覆う。なお、第２絶縁膜５２は、第１絶縁膜２０の上面を覆わなくてもよい。第２絶縁膜５２は、例えば、ＣＶＤ法またはスパッタリング法により形成することができる。
　＜第１電極の第１部分を第１絶縁膜から露出させ且つ第１半導体層の一部を第２絶縁膜から露出させる工程＞
　第２絶縁膜５２を形成する工程の後、図１２に示すように、第１絶縁膜２０の一部を除去し、第１電極３１の第１部分３１ａを第１絶縁膜２０から露出させ、且つ第２絶縁膜５２の一部を除去し、発光部１００の第１半導体層１１の一部を第２絶縁膜５２から露出させる。
　例えば、マスクを用いたＲＩＥ法により、第１絶縁膜２０の一部及び第２絶縁膜５２の一部を除去することができる。ＲＩＥ法におけるガスとして、例えば、フッ素を含むガスを用いることができる。
　発光部１００の上面１００ａである第１半導体層１１の上面１１ａを覆う第２絶縁膜５２の一部を除去することで、第２絶縁膜５２に第３開口５２ａが形成される。第３開口５２ａにおいて、第１半導体層１１の上面１１ａの一部が第２絶縁膜５２から露出する。第２絶縁膜５２において、側面１０ｃが露出する位置に第３開口５２ａを形成してもよい。
　第１電極３１の第１部分３１ａの上方に位置する第１絶縁膜２０の一部を除去することで、第１絶縁膜２０に第２開口２０ｂが形成される。第２開口２０ｂにおいて、第１電極３１の第１部分３１ａが第１絶縁膜２０から露出する。
　第２絶縁膜５２が第１絶縁膜２０の上面を覆っている場合には、第１絶縁膜２０に第２開口２０ｂを形成する前に、第１電極３１の第１部分３１ａの上方に位置する第２絶縁膜５２の一部を除去することで、第２絶縁膜５２に第４開口５２ｂを形成する。第２絶縁膜５２に第４開口５２ｂを形成した後、第４開口５２ｂにおいて第２絶縁膜５２から露出する第１絶縁膜２０の一部を除去して、第４開口５２ｂの下方に第２開口２０ｂを形成する。第１電極３１の第１部分３１ａは、第２開口２０ｂ及び第４開口５２ｂにおいて、第１絶縁膜２０及び第２絶縁膜５２から露出する。
　＜第１配線を形成する工程＞
　第１電極３１の第１部分３１ａを第１絶縁膜２０から露出させ且つ第１半導体層１１の一部を第２絶縁膜５２から露出させる工程の後、図１３に示すように、第２絶縁膜５２上に第１配線６１を形成する。例えば、スパッタリング法または蒸着法により、第１配線６１を形成することができる。
　第１配線６１は、第２絶縁膜５２から露出する第１半導体層１１の一部と、第１絶縁膜２０から露出する第１電極３１の第１部分３１ａとを電気的に接続する。これにより、発光部１００の下面１００ｃ側において第１半導体層１１の一部を第２半導体層１３及び活性層１２から露出させなくても、発光部１００の下面１００ｃ側に配置された第１電極３１を、第１半導体層１１の上面１１ａ側において第１半導体層１１と電気的に接続させることができる。
　第２絶縁膜５２に形成した第３開口５２ａにおいて、第１配線６１の第１接続部６１ａが第１半導体層１１の上面１１ａと電気的に接続される。第３開口５２ａが半導体構造体１０の側面１０ｃの上方に位置する場合、第１配線６１は、側面１０ｃにおいて第１半導体層１１と電気的に接続される。第１絶縁膜２０に形成した第２開口２０ｂにおいて、第１配線６１の第２接続部６１ｂが第１電極３１の第１部分３１ａと電気的に接続される。第１配線６１において第１接続部６１ａと第２接続部６１ｂとを接続する中間部６１ｃは、発光部１００の側面１００ｂを覆う第２絶縁膜５２上に形成される。中間部６１ｃは、第２絶縁膜５２に接している。
　＜第３絶縁膜を形成する工程＞
　第１配線６１を形成した後、第１実施形態に係る発光素子の製造方法は、図１４に示すように、第１配線６１を覆う第３絶縁膜５３を形成する工程を備えてもよい。第３絶縁膜５３は、例えば、ＣＶＤ法またはスパッタリング法により形成することができる。
　＜発光部と第２基板とを分離する工程＞
　第１配線６１を形成した後、発光部１００と第２基板１０２とを分離する。発光部１００と第２基板１０２とを分離する工程は、図１５～図１７に示す工程を有することができる。
　第１配線６１を形成した後、平面視において発光部１００間の領域に位置する第１絶縁膜２０を除去することで、図１５に示す第１溝７１を第１絶縁膜２０に形成する。第１溝７１において、接合部材５１の上面が第２絶縁膜５２及び第１絶縁膜２０から露出する。平面視において発光部１００間の領域に第２絶縁膜５２も配置されている場合、第２絶縁膜５２が除去された後、第１絶縁膜２０が除去される。第２絶縁膜５２の除去には、第１絶縁膜２０の除去と同様の方法を用いることができる。
　第１溝７１を形成した後、図１６に示す工程において、第１溝７１の下方の接合部材５１を除去して、第１溝７１の下方に第２溝７２を形成する。第１溝７１及び第２溝７２によって第２基板１０２上で互いに分離された複数の発光素子１が得られる。各発光素子１は、発光部１００、第１電極３１、第２電極３２、第１絶縁膜２０、第２絶縁膜５２、及び第１配線６１を有する。また、発光素子１は、必要に応じて、導電層４１及び第３絶縁膜５３を有することができる。
　第１溝７１及び第２溝７２は、例えば、ＲＩＥ法により形成することができる。第１溝７１をＲＩＥ法により形成した後、ガスを切り替えて第２溝７２をＲＩＥ法により形成することができる。第１溝７１は、例えば、フッ素を含むガスを用いたＲＩＥ法により形成することができる。第２溝７２は、例えば、酸素を含むガスを用いたＲＩＥ法により形成することができる。第１溝７１及び第２溝７２は、同じガスを用いたＲＩＥ法により連続して形成してもよい。
　発光素子１は、接合部材５１を介して第２基板１０２上に支持されている。例えば、第２基板１０２側からレーザ光を照射して接合部材５１を除去することで、発光素子１と第２基板１０２とを分離することができる。図１７に示すように、第２基板１０２と分離した発光素子１における発光部１００の上面１００ａ側が、例えば粘着性のある支持部材１０３に接着される。発光素子１は、支持部材１０３に接着させた後、第２基板１０２から分離してもよい。発光素子１を第２基板１０２から分離した後、第１電極３１及び第２電極３２側に接合部材５１が残っている場合、例えば、接合部材５１をＲＩＥ法により除去して、第１電極３１及び第２電極３２を露出させてよい。第１電極３１及び第２電極３２は、配線基板の導電部に接合される外部接続端子として機能する。
　半導体構造体１０を複数の発光部１００に分離する工程において、図１０に示すように、平面視において第１電極３１が発光部１００の外縁１００ｄよりも内側に位置する第２部分３１ｂを有するように、半導体構造体１０を複数の発光部１００に分離することができる。これにより、発光素子のサイズを低減しつつ、第１電極３１の面積を大きくすることができる。第１電極３１の面積を大きくすることで、前述したように、発光素子を配線基板に配置した際に、順方向電圧を低減、及び放熱効果を向上できる。
　平面視において、第１部分３１ａの面積は第２部分３１ｂの面積よりも小さいことが好ましい。これにより、発光素子のサイズを低減できる。また、平面視において、第２部分３１ｂの面積が第１部分３１ａの面積よりも大きいことにより、前述した、発光素子の配線基板への配置のしやすさ、順方向電圧の低減効果、及び放熱効果を向上できる。
　また、第１配線６１を形成する工程において、第１配線６１を透光性導電膜で形成することが好ましい。これにより、活性層１２が発する光の第１配線６１における吸収を低減できる。
　［第２実施形態］
　図１８は、第２実施形態に係る発光素子２の模式断面図である。
　第２実施形態に係る発光素子２において、半導体構造体１０の第１面１０ｂは複数の凸部１０ｂ１を含み、半導体構造体１０の側面１０ｃは複数の凸部１０ｃ１を含む。これにより、第１面１０ｂ及び側面１０ｃからの光の取り出し効率を向上させることができる。
　複数の凸部１０ｂ１を含む第１面１０ｂの算術平均高さは、複数の凸部１０ｃ１を含む側面１０ｃの算術平均高さよりも大きくすることができる。これにより、側面１０ｃよりも第１面１０ｂから光が取り出されやすくなり、第１面１０ｂの直上方向に高い指向性を持つ配光特性を得ることができる。
　また、第１面１０ｂを覆う第２絶縁膜５２の表面に凸部１０ｂ１に沿った形状の凸部が形成され、側面１０ｃを覆う第２絶縁膜５２の表面に側面１０ｃの凸部１０ｃ１に沿った形状の凸部が形成される。これにより、第１面１０ｂ及び側面１０ｃから第２絶縁膜５２を介して取り出される光の取り出し効率を向上させることができる。さらに、側面１０ｃを覆う第２絶縁膜５２上に配置される第１配線６１の表面及び第１配線６１を覆う第３絶縁膜５３の表面に、凸部１０ｃ１に沿った形状の凸部が形成される。これにより、側面１０ｃから第１配線６１及び第３絶縁膜５３を介して取り出される光の取り出し効率を向上させることができる。
　図８、図１９及び図２０を参照し、発光素子２における半導体構造体１０の第１面１０ｂ及び側面１０ｃに、複数の凸部を形成する第１の方法を説明する。
　第１の方法においては、図８に示す第１半導体層１１の上面１１ａを露出させる工程の後、図１９に示すように、半導体構造体１０を複数の発光部１００に分離する前に、第１半導体層１１の上面１１ａを粗面化する。例えば、Ｃｌ２、ＳｉＣｌ４などの塩素を含むガスによるドライエッチング、またはＴＭＡＨ（Tetramethylammonium hydroxide）等のアルカリ溶液を使用したウェットエッチングにより、第１半導体層１１の上面１１ａを粗面化することができる。
　第１半導体層１１の上面１１ａを粗面化した後、図２０に示すように、半導体構造体１０の一部を除去して、半導体構造体１０を複数の発光部１００に分離する。例えば、第１半導体層１１の上面１１ａに配置されるマスクを用いて、半導体構造体１０の一部をドライエッチングにより除去する。ドライエッチングとしては、例えば、ＲＩＥ法が挙げられる。ＲＩＥ法において、例えば、Ｃｌ２、ＳｉＣｌ４などの塩素を含むガスを用いることができる。ドライエッチングはエッチング制御性が良く、エッチング後の発光部１００の形状を所望の形状にさせやすい。
　半導体構造体１０の一部を除去して発光部１００に分離する工程において、ドライエッチングはマスクから露出する粗面化された第１半導体層１１の上面１１ａから進行していく。そのため、上面１１ａがあらかじめ粗面化されてない場合よりも、半導体構造体１０におけるドライエッチングされた面の表面粗さが大きくなる。したがって、図２０に示すように、半導体構造体１０の一部を除去することで露出する発光部１００の側面１００ｂを粗面化することができる。これにより、半導体構造体１０を複数の発光部１００に分離する工程と、発光部１００の側面１００ｂの粗面化とを１つの工程で行うことができるため、光取り出し効率が向上された発光素子を効率良く製造することができる。図２０に示す半導体構造体１０の一部を除去することで露出する発光部１００の側面１００ｂは、図１８に示す発光素子２における半導体構造体１０の側面１０ｃに相当する。
　また、半導体構造体１０の一部をウェットエッチングにより除去して発光部１００に分離してもよい。ウェットエッチングは、ドライエッチングに比べて、側面１０ｃの表面粗さを大きくしやすく、側面１０ｃからの光の取り出し効率を向上させやすい。
　図９及び図２０を参照し、発光素子２における半導体構造体１０の第１面１０ｂ及び側面１０ｃに、複数の凸部を形成する第２の方法を説明する。
　第２の方法によれば、図９に示す半導体構造体１０を複数の発光部１００に分離する工程の後、図２０に示すように、発光部１００の上面１００ａ及び側面１００ｂを粗面化する。
　例えば、塩素を含むガスによるドライエッチング、またはＴＭＡＨ等のアルカリ溶液を使用したウェットエッチングにより、発光部１００の上面１００ａ及び側面１００ｂが粗面化される。第２の方法によれば、発光部１００の上面１００ａ及び側面１００ｂを１つの工程で粗面化することができるため、光取り出し効率が向上された発光素子を効率良く製造することができる。図２０における発光部１００の上面１００ａ及び側面１００ｂは、図１８に示す発光素子２における半導体構造体１０の第１面１０ｂ及び側面１０ｃにそれぞれ相当する。
　第２の方法によれば、第１半導体層１１の上面１１ａが粗面化されていない状態で半導体構造体１０の一部を除去し、複数の発光部１００に分離する。このような第２の方法によれば、第１の方法に比べて、発光部１００の第１面１００ａとなる第１半導体層１１の上面１１ａが高い平坦性を有する状態でエッチングされるため、発光部１００の形状を所望の形状にしやすい。
　また、第１基板１０１としてサファイア基板のＣ面上に半導体構造体１０を成長させた場合には、発光部１００の上面１００ａと、発光部１００の側面１００ｂとのの結晶方位が異なる。従って、発光部１００に分離した後に、発光部１００の上面１００ａと、発光部１００の側面１００ｂとに粗面化工程を行うことで、発光部１００の上面１００ａの表面粗さを発光部１００の側面１００ｂの表面粗さよりも大きくすることができる。これにより、発光素子２における半導体構造体１０の側面１０ｃよりも第１面１０ｂから光が取り出されやすくなり、第１面１０ｂの直上方向に高い指向性を持つ配光特性を得ることができる。
　［第３実施形態］
　図２１Ａは、第３実施形態に係る発光素子３の模式下面図である。図２１Ｂは、図２１ＡのXXIB-XXIB線における模式断面図である。
　第３実施形態に係る発光素子３は、第２半導体層１３と第２電極３２との間に配置された反射膜４２をさらに備える。反射膜４２は、活性層１２が発する光に対する反射性を有する。反射膜４２の材料として、例えば、金属を用いることができる。反射膜４２は、例えば、Ａｌ膜、Ｔｉ膜、またはこれらの積層構造を含むことができる。活性層１２から半導体構造体１０の第２面１０ａ側に向かった光を反射膜４２で反射させて、第１面１０ｂ及び側面１０ｃに向かわせることができる。これにより、発光素子３の輝度を向上させることができる。活性層１２が発する光のピーク波長に対する反射膜４２の反射率は、例えば、６０％以上、好ましくは７０％以上である。
　反射膜４２は、例えば、導電層４１と第２部分３１ｂとの間に配置することができる。反射膜４２と導電層４１との間、反射膜４２と第２電極３２との間、及び反射膜４２と第１電極３１の第２部分３１ｂとの間には、第１絶縁膜２０が位置する。
　図２１Ａに示すように、平面視において、反射膜４２の外縁４２ａは、例えば、導電層４１の外縁４１ａよりも内側に位置することができる。平面視において、反射膜４２は、第２電極３２が第１絶縁膜２０の第１開口２０ａにおいて導電層４１に接続する部分に重ならない。
　平面視において、反射膜４２は、第１電極３１と、第２電極３２との間の領域に重なる位置に配置されることが好ましい。このように反射膜４２が配置されていることで、第１電極３１と、第２電極３２との間の領域において、活性層１２からの光のうち第２面１０ａ側に向かう光を第１面１０ｂ側に反射することができるので、発光素子３の光取り出し効率を向上することができる。また、平面視において、反射膜４２の面積は、第２面１０ａの面積の６０％以上９０％以下とすることができる。これにより、発光素子３の光取り出し効率を向上することができる。
　第３実施形態に係る発光素子３の製造方法におけるウェハを準備する工程は、図２２～図２５に示す工程を有することができる。
　図２２に示すように、第２半導体層１３の上面に配置された導電層４１上の第２半導体層１３の上面上に、第１絶縁膜２０の第１層２１が形成される。
　第１層２１を形成した後、図２３に示すように、第１層２１上に反射膜４２を形成する。反射膜４２は、例えば、スパッタリング法または蒸着法により形成することができる。
　反射膜４２を形成した後、図２４に示すように、反射膜４２を覆うように、第１層２１上に、第１絶縁膜２０の第２層２２を形成する。第２層２２を形成した後、第１絶縁膜２０に第１開口２０ａが形成される。第１開口２０ａは、導電層４１の上方において反射膜４２が配置されていない部分に形成される。
　第１開口２０ａを形成した後、図２５に示すように、第１開口２０ａ内及び第２層２２上に第２電極３２が形成される。また、第２層２２上に第１電極３１が形成される。
　第２実施形態の発光素子２の構造と第３実施形態の発光素子３の構造とを組み合わせ、粗面化された第１面１０ｂ及び側面１０ｃを含む半導体構造体１０と、反射膜４２と、を備える発光素子とすることもできる。
　本発明の実施形態は、以下の発光素子の製造方法及び発光素子を含む。
　［項１］
　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体と、前記第２半導体層上に配置され、前記第２半導体層の上方に位置する開口を有する第１絶縁膜と、前記第１絶縁膜上に配置された第１電極と、前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２半導体層と前記開口で電気的に接続する第２電極と、を有するウェハを準備する工程と、
　前記ウェハにおける前記第２電極及び前記第１電極が配置された側を第２基板に接合する工程と、
　前記ウェハと前記第２基板とを接合する工程の後、前記第１基板を除去し、前記第１半導体層の上面を露出させる工程と、
　前記第１半導体層の前記上面側から前記半導体構造体の一部を除去し、前記半導体構造体を複数の発光部に分離する工程であって、平面視において前記第１電極が前記発光部の外縁よりも外側に位置する第１部分を有するように、前記半導体構造体を前記複数の発光部に分離する工程と、
　前記発光部を覆う第２絶縁膜を形成する工程と、
　前記第１絶縁膜の一部を除去し、前記第１電極の前記第１部分を前記第１絶縁膜から露出させ、且つ前記第２絶縁膜の一部を除去し、前記発光部の前記第１半導体層の一部を前記第２絶縁膜から露出させる工程と、
　前記第２絶縁膜から露出する前記第１半導体層の前記一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線を、前記第２絶縁膜上に形成する工程と、
　前記第１配線を形成した後、前記発光部と前記第２基板とを分離する工程と、
　を備える、発光素子の製造方法。
　［項２］
　前記半導体構造体を前記複数の発光部に分離する工程において、平面視において前記第１電極が前記発光部の前記外縁よりも内側に位置する第２部分を有するように、前記半導体構造体を前記複数の発光部に分離する、項１に記載の発光素子の製造方法。
　［項３］
　平面視において、前記第１部分の面積は、前記第２部分の面積よりも小さい、項２に記載の発光素子の製造方法。
　［項４］
　前記第１半導体層の前記上面を露出させる工程の後、前記第１半導体層の前記上面を粗面化する工程をさらに備える、項１～３のいずれか１つに記載の発光素子の製造方法。
　［項５］
　前記半導体構造体を前記複数の発光部に分離する工程の後、前記発光部の上面及び側面を粗面化する工程をさらに備える、項１～３のいずれか１つに記載の発光素子の製造方法。
　［項６］
　前記第１配線を形成する工程において、前記第１配線を透光性導電膜で形成する、項１～５のいずれか１つに記載の発光素子の製造方法。
　［項７］
　前記ウェハを準備する工程において、前記第２半導体層上に配置され、前記第２電極と電気的に接続する導電層をさらに有する前記ウェハを準備する、項１～６のいずれか１つに記載の発光素子の製造方法。
　［項８］
　前記ウェハを準備する工程において、前記導電層と前記第２電極との間に配置された反射膜をさらに有する前記ウェハを準備する、項７に記載の発光素子の製造方法。
　［項９］
　平面視において、前記反射膜の面積は、前記導電層の面積の６０％以上９０％以下である、項８に記載の発光素子の製造方法。
　［項１０］
　第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有する半導体構造体であって、前記第１面側に位置する第１半導体層と、前記第２面側に位置する第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する前記半導体構造体と、
　前記第２面上に配置され、平面視において前記第２面と重なる位置に配置される開口を有する第１絶縁膜と、
　前記第１絶縁膜上に配置され、前記第２面と接続しない第１電極であって、平面視において前記半導体構造体の外縁よりも外側に位置する第１部分を有する前記第１電極と、
　前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２面において前記第２半導体層と前記開口で電気的に接続する第２電極と、
　前記半導体構造体の前記第１面上及び前記側面上に配置された第２絶縁膜と、
　前記第２絶縁膜上に配置され、前記第２絶縁膜から露出する前記第１半導体層の一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線と、
　を備える、発光素子。
　［項１１］
　平面視において、前記第１電極は、前記半導体構造体の前記外縁よりも内側に位置する第２部分を有する、項１０に記載の発光素子。
　［項１２］
　平面視において、前記第１部分の面積は、前記第２部分の面積よりも小さい、項１１に記載の発光素子。
　［項１３］
　前記半導体構造体の前記第１面及び前記側面は、複数の凸部を含む、項１０～１２のいずれか１つに記載の発光素子。
　［項１４］
　前記複数の凸部を含む前記半導体構造体の前記第１面の算術平均高さは、前記複数の凸部を含む前記半導体構造体の前記側面における算術平均高さよりも大きい、項１３に記載の発光素子。
　［項１５］
　前記第１配線は、透光性導電膜からなる、項１０～１４のいずれか１つに記載の発光素子。
　［項１６］
　前記半導体構造体の前記第２面に配置され、前記第２半導体層及び前記第２電極と電気的に接続された導電層をさらに備える、項１０～１５のいずれか１つに記載の発光素子。
　［項１７］
　前記導電層と前記第２電極との間に配置された反射膜をさらに備える、項１６に記載の発光素子。
　［項１８］
　平面視において、前記反射膜の面積は、前記導電層の面積の６０％以上９０％以下である、項１７に記載の発光素子。
　以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
　１～３…発光素子、１０…半導体構造体、１０ａ…第２面、１０ｂ…第１面、１０ｃ…側面、１０ｄ…外縁、１１…第１半導体層、１２…活性層、１３…第２半導体層、２０…第１絶縁膜、２０ａ…第１開口、２０ｂ…第２開口、２１…第１層、２２…第２層、３１…第１電極、３１ａ…第１部分、３１ｂ…第２部分、３２…第２電極、４１…導電層、４２…反射膜、５１…接合部材、５２…第２絶縁膜、５２ａ…第３開口、５２ｂ…第４開口、５３…第３絶縁膜、６１…第１配線、１００…発光部、１００ｄ…外縁、１０１…第１基板、１０２…第２基板、Ｗ…ウェハ

Claims (18)

  1. 　第１基板と、前記第１基板上に配置され、第１半導体層と、前記第１半導体層よりも前記第１基板から離れた第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層とを有する半導体構造体と、前記第２半導体層上に配置され、前記第２半導体層の上方に位置する開口を有する第１絶縁膜と、前記第１絶縁膜上に配置された第１電極と、前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２半導体層と前記開口で電気的に接続する第２電極と、を有するウェハを準備する工程と、
    　前記ウェハにおける前記第２電極及び前記第１電極が配置された側を第２基板に接合する工程と、
    　前記ウェハと前記第２基板とを接合する工程の後、前記第１基板を除去し、前記第１半導体層の上面を露出させる工程と、
    　前記第１半導体層の前記上面側から前記半導体構造体の一部を除去し、前記半導体構造体を複数の発光部に分離する工程であって、平面視において前記第１電極が前記発光部の外縁よりも外側に位置する第１部分を有するように、前記半導体構造体を前記複数の発光部に分離する工程と、
    　前記発光部を覆う第２絶縁膜を形成する工程と、
    　前記第１絶縁膜の一部を除去し、前記第１電極の前記第１部分を前記第１絶縁膜から露出させ、且つ前記第２絶縁膜の一部を除去し、前記発光部の前記第１半導体層の一部を前記第２絶縁膜から露出させる工程と、
    　前記第２絶縁膜から露出する前記第１半導体層の前記一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線を、前記第２絶縁膜上に形成する工程と、
    　前記第１配線を形成した後、前記発光部と前記第２基板とを分離する工程と、
    　を備える、発光素子の製造方法。
  2. 　前記半導体構造体を前記複数の発光部に分離する工程において、平面視において前記第１電極が前記発光部の前記外縁よりも内側に位置する第２部分を有するように、前記半導体構造体を前記複数の発光部に分離する、請求項１に記載の発光素子の製造方法。
  3. 　平面視において、前記第１部分の面積は、前記第２部分の面積よりも小さい、請求項２に記載の発光素子の製造方法。
  4. 　前記第１半導体層の前記上面を露出させる工程の後、前記第１半導体層の前記上面を粗面化する工程をさらに備える、請求項１～３のいずれか１つに記載の発光素子の製造方法。
  5. 　前記半導体構造体を前記複数の発光部に分離する工程の後、前記発光部の上面及び側面を粗面化する工程をさらに備える、請求項１～３のいずれか１つに記載の発光素子の製造方法。
  6. 　前記第１配線を形成する工程において、前記第１配線を透光性導電膜で形成する、請求項１～３のいずれか１つに記載の発光素子の製造方法。
  7. 　前記ウェハを準備する工程において、前記第２半導体層上に配置され、前記第２電極と電気的に接続する導電層をさらに有する前記ウェハを準備する、請求項１～３のいずれか１つに記載の発光素子の製造方法。
  8. 　前記ウェハを準備する工程において、前記導電層と前記第２電極との間に配置された反射膜をさらに有する前記ウェハを準備する、請求項７に記載の発光素子の製造方法。
  9. 　平面視において、前記反射膜の面積は、前記導電層の面積の６０％以上９０％以下である、請求項８に記載の発光素子の製造方法。
  10. 　第１面と、前記第１面の反対側に位置する第２面と、前記第１面と前記第２面とを接続する側面とを有する半導体構造体であって、前記第１面側に位置する第１半導体層と、前記第２面側に位置する第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を有する前記半導体構造体と、
    　前記第２面上に配置され、平面視において前記第２面と重なる位置に配置される開口を有する第１絶縁膜と、
    　前記第１絶縁膜上に配置され、前記第２面と接続しない第１電極であって、平面視において前記半導体構造体の外縁よりも外側に位置する第１部分を有する前記第１電極と、
    　前記第１絶縁膜上に前記第１電極と離隔して配置され、前記第２面において前記第２半導体層と前記開口で電気的に接続する第２電極と、
    　前記半導体構造体の前記第１面上及び前記側面上に配置された第２絶縁膜と、
    　前記第２絶縁膜上に配置され、前記第２絶縁膜から露出する前記第１半導体層の一部と、前記第１絶縁膜から露出する前記第１電極の前記第１部分とを電気的に接続する第１配線と、
    　を備える、発光素子。
  11. 　平面視において、前記第１電極は、前記半導体構造体の前記外縁よりも内側に位置する第２部分を有する、請求項１０に記載の発光素子。
  12. 　平面視において、前記第１部分の面積は、前記第２部分の面積よりも小さい、請求項１１に記載の発光素子。
  13. 　前記半導体構造体の前記第１面及び前記側面は、複数の凸部を含む、請求項１０～１２のいずれか１つに記載の発光素子。
  14. 　前記複数の凸部を含む前記半導体構造体の前記第１面の算術平均高さは、前記複数の凸部を含む前記半導体構造体の前記側面における算術平均高さよりも大きい、請求項１３に記載の発光素子。
  15. 　前記第１配線は、透光性導電膜からなる、請求項１０～１２のいずれか１つに記載の発光素子。
  16. 　前記半導体構造体の前記第２面に配置され、前記第２半導体層及び前記第２電極と電気的に接続された導電層をさらに備える、請求項１０～１２のいずれか１つに記載の発光素子。
  17. 　前記導電層と前記第２電極との間に配置された反射膜をさらに備える、請求項１６に記載の発光素子。
  18. 　平面視において、前記反射膜の面積は、前記導電層の面積の６０％以上９０％以下である、請求項１７に記載の発光素子。
PCT/JP2024/019848 2023-06-12 2024-05-30 発光素子の製造方法及び発光素子 Ceased WO2024257619A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2025527646A JPWO2024257619A1 (ja) 2023-06-12 2024-05-30
EP24823239.9A EP4726784A1 (en) 2023-06-12 2024-05-30 Method for manufacturing light emitting element, and light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023096360 2023-06-12
JP2023-096360 2023-06-12

Publications (1)

Publication Number Publication Date
WO2024257619A1 true WO2024257619A1 (ja) 2024-12-19

Family

ID=93851730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/019848 Ceased WO2024257619A1 (ja) 2023-06-12 2024-05-30 発光素子の製造方法及び発光素子

Country Status (4)

Country Link
EP (1) EP4726784A1 (ja)
JP (1) JPWO2024257619A1 (ja)
TW (1) TW202520949A (ja)
WO (1) WO2024257619A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359399A (ja) * 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006190854A (ja) * 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2009289965A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd ＧａＮ系半導体装置
JP2015032809A (ja) 2013-08-07 2015-02-16 ソニー株式会社 発光素子、発光素子ウェーハ及び電子機器
WO2020044991A1 (ja) * 2018-08-28 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 発光素子及び電子機器
US20200357955A1 (en) * 2019-03-22 2020-11-12 Genesis Photonics Inc. Red light emitting diode and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359399A (ja) * 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006190854A (ja) * 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2009289965A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd ＧａＮ系半導体装置
JP2015032809A (ja) 2013-08-07 2015-02-16 ソニー株式会社 発光素子、発光素子ウェーハ及び電子機器
WO2020044991A1 (ja) * 2018-08-28 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 発光素子及び電子機器
US20200357955A1 (en) * 2019-03-22 2020-11-12 Genesis Photonics Inc. Red light emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
TW202520949A (zh) 2025-05-16
EP4726784A1 (en) 2026-04-15
JPWO2024257619A1 (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
CN113594331B (zh) 发光元件
JP5719110B2 (ja) 発光素子
JP6176032B2 (ja) 半導体発光素子
CN111477647B (zh) 发光元件及其制造方法
EP2159852A1 (en) Semiconductor light-emitting device
CN102792466B (zh) 半导体发光元件及其制造方法
CN114361310B (zh) 紫外发光二极管芯片及其制备方法
WO2017167189A1 (zh) 半导体发光器件及其制造方法
CN115332410B (zh) 发光二极管
KR102562063B1 (ko) 발광 다이오드
JP2013045846A (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
US20210193875A1 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JP6747353B2 (ja) 半導体発光素子とその製造方法
US20240363802A1 (en) Method of manufacturing light emitting element and light emitting element
CN119855332A (zh) 一种发光二极管和发光装置
CN119894195A (zh) 一种发光二极管及发光装置
JP7506327B2 (ja) 発光素子、発光素子の製造方法、及び発光装置
CN118983380A (zh) 一种发光二极管及其制造方法及发光装置
TW202520949A (zh) 發光元件之製造方法及發光元件
US20250287732A1 (en) Light emitting element manufacturing method and light emitting element
JP2023086403A (ja) 発光素子の製造方法
WO2025105266A1 (ja) 発光素子
JP2026018653A (ja) 発光素子の製造方法
US20260082745A1 (en) Method for manufacturing light-emitting device, light-emitting device, and light-emitting module
JP2024092619A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823239

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025527646

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025527646

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2024823239

Country of ref document: EP

Effective date: 20260112

WWE Wipo information: entry into national phase

Ref document number: 2024823239

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2024823239

Country of ref document: EP

Effective date: 20260112

ENP Entry into the national phase

Ref document number: 2024823239

Country of ref document: EP

Effective date: 20260112

ENP Entry into the national phase

Ref document number: 2024823239

Country of ref document: EP

Effective date: 20260112

ENP Entry into the national phase

Ref document number: 2024823239

Country of ref document: EP

Effective date: 20260112

WWP Wipo information: published in national office

Ref document number: 2024823239

Country of ref document: EP