WO2024252782A1 - 基板処理方法及び改質ユニット - Google Patents

基板処理方法及び改質ユニット Download PDF

Info

Publication number
WO2024252782A1
WO2024252782A1 PCT/JP2024/014467 JP2024014467W WO2024252782A1 WO 2024252782 A1 WO2024252782 A1 WO 2024252782A1 JP 2024014467 W JP2024014467 W JP 2024014467W WO 2024252782 A1 WO2024252782 A1 WO 2024252782A1
Authority
WO
WIPO (PCT)
Prior art keywords
ald film
film
processing method
substrate processing
ald
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/014467
Other languages
English (en)
French (fr)
Inventor
笠間　邦彦
昭宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Publication of WO2024252782A1 publication Critical patent/WO2024252782A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials

Definitions

  • the present invention relates to a substrate processing method and a modification unit.
  • Self-aligned multi-patterning processes such as SADP (Self-Aligned Double Patterning) and SAQP (Self-Aligned Quadrable Patterning) are known as semiconductor miniaturization techniques using photolithography.
  • SADP Self-Aligned Double Patterning
  • SAQP Self-Aligned Quadrable Patterning
  • a conformal film is formed on the underlying pattern, and the conformal film is etched back to leave only the film along the sidewalls of the underlying pattern, and the remaining film is used as an etching mask.
  • Patent Document 1 is a document that describes such a self-aligned multi-patterning technology.
  • this document describes the use of an ALD film formed by the ALD (Atomic Layer Deposition) method as a conformal film formed on an underlying pattern.
  • the ALD method is a film formation method that forms a film with a thickness controlled at the atomic layer order on the top, bottom, and side surfaces of an underlying three-dimensional structure.
  • the sidewalls used in the self-aligned multi-patterning process are used as an etching mask. Therefore, the sidewalls are required to have high etching resistance. If the sidewalls are removed by etching, they may become damaged or tilted. In particular, since ALD films are thin, there is a high risk of damage or tilting when the sidewalls are made of ALD films. Sidewalls made of ALD films require high etching resistance.
  • the objective is to provide a substrate processing method for improving the etching resistance of sidewalls formed by ALD films and obtaining the desired fine pattern, and a substrate processing unit for implementing the substrate processing method.
  • the substrate processing method of the present invention includes the steps of: irradiating at least a sidewall of an ALD film formed on a substrate having a three-dimensional structure with vacuum ultraviolet light to modify the ALD film; Etching back the ALD film so as to leave sidewalls of the ALD film conforming to the three-dimensional structure; and and etching the substrate using the modified ALD film remaining after the etch-back as an etching mask.
  • the inventors of the present invention conducted extensive research based on the new idea of improving the etching resistance of the ALD film itself, without relying solely on the film thickness. As a result, the inventors of the present invention discovered that the etching resistance changes depending on the amount of impurities and defects contained in the ALD film, and created a method for modifying an ALD film that removes impurities and defects in the ALD film by irradiating the ALD film with vacuum ultraviolet light.
  • the above-mentioned substrate processing method can remove impurities and defects in the ALD film, improving the etching resistance.
  • the sidewalls of the ALD film remaining after etch-back can be used as an etching mask without being damaged or tilted, allowing precise etching of the underlying layer.
  • the ALD film may be etched back, or the ALD film remaining after the ALD film is etched back may be modified. At this time, the ALD film may be modified while leaving the three-dimensional structure, or the ALD film may be modified after removing the three-dimensional structure.
  • an ALD film may be formed on the substrate having the three-dimensional structure, and the combination of forming the ALD film and modifying the formed ALD film may be repeated multiple times. This allows an ALD film of the desired thickness to be formed, and the etching resistance is further improved by irradiating the ALD film with vacuum ultraviolet light multiple times. Note that the ALD film formation and the modification of the ALD film may not be combined, and the number of times the ALD film is modified (the number of times the ALD film is irradiated with vacuum ultraviolet light) may be set independently of the number of times the ALD film is formed.
  • the ALD film may be primarily composed of any one of a silicon oxide film, a silicon oxynitride film, and a silicon nitride film.
  • the vacuum ultraviolet light may have a maximum intensity at a wavelength of 10 nm or more and 200 nm or less in the optical spectrum.
  • the optical spectrum may have a maximum intensity at a wavelength of 172 nm.
  • the sidewall of the ALD film used as an etching mask can be used in various ways.
  • the first way is as a sidewall used in a self-aligned multi-patterning process.
  • the substrate processing method may be part of a self-aligned multi-patterning process.
  • the self-aligned multi-patterning process may be a SADP (Self-Aligned Double Patterning) process or a SAQP (Self-Aligned Quadrable Patterning) process.
  • the second use is as a sidewall that prevents contact between a contact hole and a gate electrode when forming a self-aligned contact hole.
  • the substrate processing method may be part of a self-aligned contact hole formation process.
  • a third use is as a sidewall to reduce the diameter of a hole formed in a lithographic apparatus.
  • the substrate processing method may be a part of a process for forming a hole having a smaller diameter than that of a hole formed by lithography.
  • the substrate processing unit of the present invention is a modification unit, a chuck for fixing a substrate having an ALD film on a three-dimensional structure; a processing chamber having the chuck therein; a vacuum ultraviolet light source for irradiating at least a portion of the ALD film along a sidewall of the three-dimensional structure with vacuum ultraviolet light; a gas supply control valve for controlling the supply of an inert gas to the processing chamber; a gas exhaust control valve for controlling exhaust of gas from within the processing chamber;
  • the ALD film is modified by irradiating the ALD film with vacuum ultraviolet light.
  • the present invention provides a substrate processing method for improving the etching resistance of sidewalls and obtaining a desired fine pattern, and a modification unit for implementing the substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • 1A to 1C are cross-sectional views of a substrate illustrating a first substrate processing method.
  • FIG. 4 is a flow diagram of a first substrate processing method.
  • FIG. 1 is a diagram illustrating a light irradiation process.
  • FIG. 4 is a flow diagram of a first substrate processing method.
  • FIG. 1 is a diagram illustrating a light irradiation process.
  • FIG. 4 is a flow diagram of a first substrate processing method.
  • FIG. 1 is a diagram illustrating a light irradiation process.
  • FIG. 1 is a diagram showing a substrate processing apparatus.
  • 11A to 11C are cross-sectional views of a substrate illustrating a first modified example of the first substrate processing method.
  • 11A to 11C are cross-sectional views of a substrate illustrating a first modified example of the first substrate processing method.
  • 11A to 11C are cross-sectional views of a substrate illustrating a second modified example of the first substrate processing method.
  • 11A to 11C are cross-sectional views of a substrate illustrating a second modified example of the first substrate processing method.
  • 11 is a cross-sectional view of a substrate processed by a second substrate processing method.
  • 11A and 11B are top views of a substrate processed by a third substrate processing method.
  • 11A and 11B are cross-sectional views of a substrate processed by a third substrate processing method.
  • FIG. 1A to 1F are all cross-sectional views of a substrate 1, and show how processing progresses in sequence from Figure 1A to Figure 1F.
  • Figure 2 is a flow diagram of the substrate processing method.
  • An example of application of the substrate processing method to the formation of a fine pattern 4 by a SADP process will be described using Figures 1A to 1F and 2.
  • a three-dimensional structure 2 is formed on a substrate 1.
  • the substrate 1 will now be described.
  • the substrate 1 refers to a wafer on which a hard mask or a base pattern including a film to be processed is formed, which is etched using the ALD sidewall as a mask.
  • the substrate 1 may be a bare wafer on which no pattern is formed.
  • FIG. 1A shows a plurality of three-dimensional structures 2, sometimes called mandrel patterns, formed on such a substrate 1.
  • the multiple three-dimensional structures 2 are line and space (hereinafter, sometimes referred to as "L/S") patterns, and in reality, many more L/S patterns are present on the substrate 1.
  • L/S line and space
  • an ALD film 3a is formed on the substrate 1 on which the three-dimensional structure 2 is formed.
  • the ALD film 3a for example, a silicon oxide film (a film mainly composed of SiO2 ) can be formed.
  • the ALD film is a film formed by the ALD method. In a normal CVD method, a film is deposited by utilizing a thermally activated gas phase reaction, whereas in the ALD method, a precursor gas and a gas that functions as an oxidizer are alternately fed onto the substrate 1, and a film can be formed on the top, bottom, and side surfaces of the three-dimensional structure 2 while controlling the film thickness on the order of atomic layers.
  • ALD film 3 when referring to one layer of ALD film, the layers are numbered 3a, 3b, ... from the bottom up (see FIG. 1D described later). When it is not necessary to specify which layer of ALD film it is, or when referring to the entire ALD film, it may be written as "ALD film 3". The details of the film formation method of ALD film 3 will be described later, but as shown in FIG. 1B, ALD film 3 can be formed as a relatively uniform film on both the surfaces (top and side surfaces) of the convex portions of the three-dimensional structure 2, and on the surfaces of the concave portions without the three-dimensional structure 2.
  • the ALD film is required to have high etching resistance as an etching mask. If the ALD film that is to be used as an etching mask is removed by etching, the desired pattern shape cannot be obtained. Furthermore, as will be explained from the second substrate processing method onwards, etching resistance is also required for the sidewalls made of the ALD film in situations other than self-aligned multi-patterning.
  • step S3 the formed ALD film 3a is irradiated with vacuum ultraviolet light L1 to modify the ALD film 3a.
  • FIG. 1B shows how the entire ALD film 3a formed on the three-dimensional structure 2 is irradiated with vacuum ultraviolet light L1.
  • the symbol L1 is attached only to the arrows representing some of the light rays.
  • the vacuum ultraviolet light L1 is shown as being incident perpendicularly to the substrate 1, but in reality, the vacuum ultraviolet light L1 contains light rays that are obliquely incident on the substrate 1, so that the vacuum ultraviolet light L1 is also irradiated to the sidewall portion of the ALD film 3a that contacts the side surface of the three-dimensional structure 2.
  • step S4 the combination of forming ALD films (3b, 3c, ...) and modifying the ALD films by irradiating them with vacuum ultraviolet light is repeated until a predetermined number of times is reached.
  • Figure 1C shows the irradiation of vacuum ultraviolet light L1 onto the formed second ALD film 3b.
  • Figure 1D shows the combination of forming ALD films (3a, 3b, 3c, 3d) and modifying the ALD films by irradiating them with vacuum ultraviolet light repeated four times.
  • step S5 the ALD film (3d, 3c, 3b, 3a) is etched back until the three-dimensional structure 2 is exposed.
  • the purpose of the etch back is to etch vertically to the entire surface of the substrate 1 by anisotropic etching such as plasma etching.
  • Figure 1E shows the state after the etch back. As shown in Figure 1E, at least a part of the sidewall of the ALD film remains after the etch back.
  • the sidewall refers to the film provided along the side of the three-dimensional structure 2.
  • the width of the sidewall is determined by the thickness of the ALD film, and therefore the width can be precisely controlled.
  • step S6 the exposed three-dimensional structure 2 is selectively removed by etching.
  • an SAQP process may be performed in which the fine pattern 4 is regarded as the three-dimensional structure 2 and a second SADP process is performed.
  • the ALD film formed in the second SADP process may also be irradiated with the vacuum ultraviolet light L1.
  • the ALD film may not be irradiated with the vacuum ultraviolet light L1 in the first SADP process, and the ALD film may be irradiated with the vacuum ultraviolet light L1 in the second SADP process.
  • the ALD film may not be formed in the first SADP process, and the ALD film may be formed in the second SADP process.
  • the combination of the deposition of the ALD film 3 and the irradiation of the vacuum ultraviolet light L1 is repeated four times, but it may be repeated more than four times or less than four times.
  • the combination of the deposition of the ALD film 3 and the irradiation of the ultraviolet light may be performed once each without repeating.
  • the vacuum ultraviolet light L1 is irradiated to all four ALD film layers (3a, 3b, 3c, 3d), but the vacuum ultraviolet light L1 may be irradiated only when the ALD film of a specific layer is deposited.
  • the vacuum ultraviolet light L1 may be irradiated, and after the third ALD film layer 3c and the fourth ALD film layer 3d are deposited, the vacuum ultraviolet light L1 may be irradiated.
  • this is a method of irradiating the vacuum ultraviolet light once after the deposition of two layers is completed.
  • a method of irradiating vacuum ultraviolet light once after three or more layers of film formation may be used.
  • the timing of irradiation with ultraviolet light for the number of ALD film formations may be determined according to the penetration depth of the ultraviolet light.
  • the thicknesses of the ALD films may be the same or different.
  • the irradiation intensity or irradiation time of the vacuum ultraviolet light L1 may be different for each ALD film.
  • the irradiation intensity or irradiation time of the vacuum ultraviolet light L1 may be the same for each ALD film.
  • FIG. 3A shows a chemical structure 30 of the ALD film 3 mainly composed of silicon oxide film (SiO 2 ).
  • the ALD film 3 contains carbon atoms (C) as impurities and dangling bonds (unbonded hands) 9 of Si atoms as defects in its chemical structure 30.
  • the impurities and defects are often introduced during the film formation process of the ALD film 3. These impurities and defects reduce the etching resistance of the ALD film 3.
  • the sidewall of the ALD film 3 after etch-back is used as an etching mask, the sidewall itself may be chipped by etching or the sidewall may tilt due to thinning of the sidewall.
  • the main component in the ALD film 3 refers to a material with the maximum atomic percent concentration in the ALD film 3.
  • the vacuum ultraviolet light L1 refers to light having a wavelength of 10 nm or more and 200 nm or less in the optical spectrum.
  • ultraviolet light having a wavelength of 172 nm may be used as the vacuum ultraviolet light L1.
  • "ultraviolet light having a wavelength of 172 nm” refers to light that shows a light intensity at a wavelength of 172 nm in the optical spectrum distribution, and may show a light intensity at other wavelengths. Note that light other than the vacuum ultraviolet light L1, for example, light having a wavelength range exceeding 200 nm in the optical spectrum, may be included.
  • a light source for example, a xenon excimer lamp having an emission spectrum of 172 nm ⁇ 14 nm (half width) in the light emitting part of the light source may be used.
  • a light source in which the light emitted from the light emitting part is transmitted through a wavelength selection filter or glass, etc., may be used so that the maximum intensity is at the desired wavelength.
  • the bond energy between a Si atom and a carbon atom is 338 kJ/mol.
  • the Si-C bond can be broken.
  • the photon energy of ultraviolet light with a wavelength of 172 nm is 698 kJ/mol, so ultraviolet light with a wavelength of 172 nm can break the Si-C bond and remove the impurity C from the chemical structure 30.
  • the bond between Si and the impurity C can be broken by using the vacuum ultraviolet light L1.
  • the ultraviolet light with a wavelength of 172 nm also contributes to the generation of atomic oxygen (excited state O( 1 D) or ground state O( 3 P)).
  • the generated atomic oxygen O( 3 P) also bonds with O 2 to help generate O 3 (ozone).
  • O 3 or atomic oxygen (especially excited state O( 1 D)) may break the bond of Si-C.
  • atomic oxygen or O of O 3 (ozone) bonds with the dangling bond 9 to form Si-O.
  • SiO 2 silicon oxide film having a chemical structure 31 with few impurities and defects as shown in FIG. 3B is obtained.
  • irradiation with vacuum ultraviolet light has a special effect in modifying the ALD film 3 into a film with few impurities and defects.
  • the ALD film 3 is mainly composed of silicon oxide film
  • the ALD film 3 may be mainly composed of silicon oxynitride film, silicon nitride film, aluminum oxide film, aluminum nitride film, titanium oxide film, or titanium nitride film
  • the above-mentioned modification mechanism of the ALD film is valid even when the ALD film is mainly composed of other components. Therefore, the ALD film 3 may be mainly composed of silicon oxynitride film, silicon nitride film, aluminum oxide film, aluminum nitride film, titanium oxide film, or titanium nitride film.
  • the substrate processing apparatus 100 includes a film forming unit 11, a modification unit 21, a wafer transport device 40 for transporting the wafer W1, and a control unit 50.
  • the control unit 50 is designed to collectively control the film forming unit 11, the modification unit 21, and the wafer transport device 40 for transporting the wafer W1, but each unit may have its own control unit.
  • the wafer transport device 40 transports the wafer W1 to the film forming unit 11 or the modification unit 21.
  • the wafer transport device 40 does not have to be included in the substrate processing apparatus 100.
  • the film forming unit 11 includes a chuck 12 for fixing the wafer W1, a heater 13 for heating the wafer W1 via the chuck 12, a gas supply head 14 for supplying gas, a gas supply control valve 15 connected to a gas supply source (not shown), a gas exhaust control valve 16 connected to a vacuum source (not shown), lift pins 17 and a lift pin drive unit 18 for moving the wafer W1 up and down, and a housing 19.
  • the inside of the housing 19 is divided into a processing chamber 19a and a machine chamber 19b.
  • a shutter 35 for closing an opening for loading and unloading the wafer W1 is attached to the housing 19.
  • the gas supply control valve 15, the gas exhaust control valve 16, the lift pin drive unit 18, and the heater 13 are electrically connected to a control unit 50 and controlled by the control unit 50.
  • the shutter 35 is also electrically connected to the control unit 50 and controlled by the control unit 50.
  • control by the control unit 50 is shown below.
  • the shutter 35 is opened, the wafer W1 is placed in the processing chamber 19a by the wafer transport device 40, the wafer W1 is placed on the raised lift pins 17, the lift pins 17 are lowered, and the wafer W1 is fixed to the chuck 12.
  • the wafer transport device 40 is retracted from the processing chamber 19a, and the shutter 35 is closed.
  • Gases (precursors and other gases) for forming an ALD film and an inert gas are supplied from the gas supply head 14 into the processing chamber.
  • a silane-based organic gas for example, di(isopropylamino)silane gas (SiH 3 N(C 3 H 9 ) 2 , DIPAS) is supplied as a precursor to the processing chamber 19a.
  • This gas is fixed to the substrate 1 so as to replace the OH groups on the surface of the substrate 1.
  • the gas is not further fixed to the substrate 1, and a self-stopping action is activated. Therefore, a film of one atomic layer is formed.
  • O 3 (ozone) gas is supplied as an oxidizing gas to the processing chamber 19a, so that OH groups are added to the surface of the formed film.
  • the inert gas is used as a carrier gas supplied simultaneously with the process gas or oxidizing gas, and as a purge gas for purging the processing chamber.
  • the wafer W1 may be heated by the heater 13 to a temperature of 200 to 300° C. This temperature is merely an example, and the temperature of the wafer W1 may be less than 200° C. or more than 300° C.
  • the gas supplied from the gas supply head 14 may be turned into plasma.
  • the lift pins 17 are raised to release the wafer W1 from the chuck 12, the shutter 35 is opened, and the wafer transport device 40 receives the wafer W1 on the lift pins 17, and then the wafer transport device 40 removes the wafer W1 from the processing chamber 19a.
  • the thickness of the ALD film formed in one run is preferably 1 nm or more and 7 nm or less, and more preferably 3 nm or more and 5 nm or less.
  • the number of times of ALD film formation is preferably 2 to 7, and more preferably 3 to 5.
  • the film formation time of the ALD film varies depending on the film thickness, but for example, when an ALD film having a thickness of 5 nm is formed, the film formation time is preferably 4 to 6 minutes.
  • the modification unit 21 includes a chuck 22 for fixing the wafer W1, a heater 23 for heating the wafer W1 via the chuck 22, an ultraviolet light irradiation unit 24, a gas supply control valve 25 connected to a gas supply source (not shown), a gas exhaust control valve 26 connected to a vacuum source (not shown), lift pins 27 and a lift pin drive unit 28 for moving the wafer W1 up and down, and a housing 29.
  • the inside of the housing 29 is divided into a processing chamber 29a and a machine chamber 29b.
  • a shutter 36 is attached to the housing 29 for closing the opening for loading and unloading the wafer W1.
  • the gas supply control valve 25, the gas exhaust control valve 26, the lift pin drive unit 28, and the heater 23 are electrically connected to the control unit 50 and controlled by the control unit 50.
  • the shutter 36 is also electrically connected to the control unit 50 and controlled by the control unit 50.
  • control by the control unit 50 is shown below.
  • the shutter 36 is opened, the wafer W1 is placed in the processing chamber 29a by the wafer transport device 40, the wafer W1 is placed on the raised lift pins 27, and the lift pins 27 are lowered to fix the wafer W1 to the chuck 22.
  • the wafer transport device 40 is retracted from the processing chamber 29a, and the shutter 36 is closed.
  • the gas supply control valve is opened to supply an inert gas (e.g., nitrogen gas) into the processing chamber 29a, thereby lowering the oxygen concentration in the processing chamber 29a. Since the vacuum ultraviolet light L1 is absorbed by oxygen in the atmosphere, the oxygen concentration is lowered to allow the vacuum ultraviolet light L1 to reach the wafer W1. However, as described above, in this substrate processing method, atomic oxygen is obtained from oxygen molecules in the processing chamber 29a, so it is not necessary to completely remove oxygen from the processing chamber 29a. However, after the inside of the processing chamber 29a is completely replaced with an inert gas, a gas such as ozone may be supplied to the processing chamber 29a.
  • an inert gas e.g., nitrogen gas
  • the ultraviolet light irradiation unit 24 is a xenon excimer lamp that emits ultraviolet light with a wavelength of 172 nm.
  • Xenon (Xe) gas is sealed in the enclosure as the light emitting gas G1.
  • the ultraviolet light irradiation unit 24 is arranged outside the housing 29 via a quartz window so as to be in contact with the housing 29.
  • the ultraviolet light irradiation unit 24 is turned on to perform the above-mentioned ALD film modification process.
  • the wafer W1 may be heated by the heater 23.
  • the temperature of the wafer W1 may be 200°C or higher and 600°C or lower, and preferably 300°C or higher and 500°C or lower.
  • the ultraviolet light irradiation unit 24 is turned on, the lift pins 27 are raised, the wafer W1 is removed from the chuck 22, the shutter 36 is opened, and the wafer transfer device 40 receives the wafer W1 on the lift pins 27, and the wafer transfer device 40 removes the wafer W1 from the processing chamber 29a.
  • the distance between the ultraviolet light irradiation unit 24 and the wafer W1 fixed to the chuck 22 is preferably 10 mm or more and 80 mm or less, and preferably 30 mm or more and 60 mm or less.
  • the illuminance of the quartz window surface of the ultraviolet light irradiation unit 24 is preferably 70 mW/cm 2 or more, and preferably 100 mW/cm 2 or more.
  • the illuminance of the ultraviolet light irradiation unit 24 on the surface of the wafer W1 is preferably 30 mW/cm 2 or more, and preferably 50 mW/cm 2 or more.
  • the number of irradiations of the vacuum ultraviolet light L1 is preferably 2 times or more and 7 times or less, and preferably 3 times or more and 5 times or less.
  • the irradiation amount of the vacuum ultraviolet light L1 per irradiation is preferably 10 J/cm 2 or more and 40 J/cm 2 or less, and preferably 15 J/cm 2 or more and 30 J/cm 2 or less.
  • Figure 5A shows the state in which a four-layer ALD film has been formed. At this stage, vacuum ultraviolet light has not yet been irradiated. The ALD film is then etched back until the three-dimensional structure 2 is exposed. Then, as shown in Figure 5B, after the three-dimensional structure 2 is exposed, vacuum ultraviolet light L2 is irradiated to modify the sidewall of the remaining ALD film. After modification, etching is performed to remove the three-dimensional structure 2. When the three-dimensional structure 2 is removed, only the sidewall of the ALD film remains. The sidewall of the remaining ALD film is used as an etching mask to etch the base.
  • FIG. 6A shows a state where four layers of ALD films are formed. At this stage, vacuum ultraviolet light has not yet been irradiated. Then, the ALD film is etched back until the three-dimensional structure 2 is exposed, and then etched to remove the three-dimensional structure 2, leaving only the sidewall of the ALD film. Then, as shown in Fig. 6B, the sidewall of the remaining ALD film is irradiated with vacuum ultraviolet light L3 to modify the sidewall.
  • the modified ALD film is used as an etching mask to etch the base.
  • At least one of vacuum ultraviolet light L2 and vacuum ultraviolet light L3 may be irradiated after etch-back.
  • ⁇ Second substrate processing method> A second substrate processing method will be described. The following description will focus on the differences from the first substrate processing method. In the second substrate processing method, if the second substrate processing method has the same configuration as the first substrate processing method, the description of the second substrate processing method may be omitted. The same applies to the third substrate processing method and onward.
  • FIG. 7 is a cross-sectional view of substrate 1. With reference to FIG. 7, an example of applying the substrate processing method to a self-aligned contact (SAC) process will be described.
  • SAC self-aligned contact
  • FIG. 7 shows a contact hole forming process. Specifically, after the transistor is buried in a SiO 2 film 41, a contact hole CH that penetrates the SiO 2 film 41 and is connected to the source/drain region 42 is formed next to the gate electrode 43. If the overlay accuracy of the base pattern and the resist pattern 44 in lithography is high and the shift component d is small, there is no problem. However, if the shift component d is large, the contact hole CH contacts the gate electrode 43, and the contact plug that is later filled in the contact hole CH conducts with the gate electrode 43, causing the transistor to stop operating. Therefore, an insulating side wall 45 is provided so as to cover the gate electrode 43.
  • the side wall 45 Since the side wall 45 has a high etching resistance, it is not removed by the etching that forms the contact hole CH, or the amount of removal is smaller than that of the SiO 2 film 41. Therefore, even if the overlay accuracy of lithography is low, the side wall 45 prevents the contact hole CH from contacting the gate electrode 43.
  • the sidewall 45 is formed of an ALD film. Since the ALD film is used for the sidewall 45, the contact hole CH connected to the source/drain region 42 can be formed with high accuracy. As the ALD film, a highly insulating material such as a SiO2 film is used. Then, in order to increase the etching resistance of the ALD film, the above-mentioned modification process is performed. This reduces defects in the sidewall 45, and further reduces the risk of contact between the contact hole CH and the gate electrode 43. Note that the sidewall 45 does not have to be entirely formed by the ALD method. For example, the sidewall may be formed by a normal CVD method after one or two layers of ALD film are stacked on the gate electrode.
  • Fig. 8 is a top view of the substrate 1
  • Fig. 9 is a cross-sectional view taken along the line C1-C1 in Fig. 8.
  • a line pattern 51 (linearly hatched area) is embedded in an insulating film 52.
  • a mask pattern 53 is formed to form contact holes CH penetrating the insulating film 52 up to the line pattern 51.
  • hole pattern 54 has the smallest diameter that can be formed in mask pattern 53 due to the resolution limit of the lithography equipment used, the diameter of contact hole CH2 that can be formed by hole pattern 54 will be large. A large-diameter contact hole CH2 will cover line pattern 51 so that it protrudes from it, and if the overlay accuracy of the lithography equipment is low, there is a risk that contact hole CH2 will overlap an adjacent line pattern.
  • an ALD film is formed so as to cover a hole pattern 54 formed in a mask pattern, and then the ALD film is etched back so as to leave side walls 55 of the ALD film.
  • a sidewall 55 made of three ALD film layers is formed in a hole pattern 54. This makes it possible to reduce the diameter of the hole pattern formed in the mask pattern 53 beyond the resolution limit of the lithography apparatus. As a result, a contact hole CH with a small diameter can be formed.
  • the sidewalls of this ALD film function as an etching mask when etching the insulating film 52, so high etching resistance is required. Therefore, in order to increase the etching resistance of the ALD film, the above-mentioned modification process is performed.
  • each substrate processing method and modification processing unit in detail.
  • the present invention is not limited to the above substrate processing methods and modification processing units, and the above substrate processing methods or their variations can be combined, and various modifications or improvements can be made to the above substrate processing methods and their variations, or the modification processing units, without departing from the spirit of the present invention.
  • Three substrate processing methods have been described to show three types of use for the sidewall of an ALD film, but vacuum ultraviolet light modification processing can also be applied to the sidewall of an ALD film in other use modes.
  • Substrate 2 Three-dimensional structure 3, 3a, 3b, 3c, 3d: ALD film 4: Fine pattern 9: Dangling bond 11: Film formation unit 12: Chuck (of film formation unit) 13: Heater (of film formation unit) 14: Gas supply head 15: Gas supply control valve (of film formation unit) 16: Gas exhaust control valve (of film formation unit) 17: Lift pin (of film formation unit) 18: Lift pin drive unit (of film formation unit) 19: Housing (of film formation unit) 19a: Processing chamber (of film formation unit) 19b: Machine chamber (of film formation unit) 21: Modification unit 22: Chuck (of modification unit) 23: Heater (of modification unit) 24: Ultraviolet light irradiation unit 25: Gas supply control valve (of modification unit) 26: Gas exhaust control valve (of modification unit) 27 : Lift pins 28 (of the modification unit): Lift pin drive section 29 (of the modification unit): Housing 29a (of the modification unit): Processing chamber 29b (of the modification unit): Machine chamber 35 (of the modification

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

側壁のエッチング耐性を向上させて、所期の微細パターンを得るための基板処理方法を提供する。　基板処理方法は、立体構造を有する基板上に成膜されたＡＬＤ膜のうち、少なくとも、前記立体構造に沿うＡＬＤ膜の側壁に真空紫外光を照射して前記ＡＬＤ膜を改質すること、前記立体構造に沿うＡＬＤ膜の側壁を残すように、ＡＬＤ膜をエッチバックすること、及び、改質され、かつ、前記エッチバックで残した前記ＡＬＤ膜をエッチングマスクにして、前記基板をエッチングすること、を含む。

Description

基板処理方法及び改質ユニット
　本発明は、基板処理方法及び改質ユニットに関する。
　フォトリソグラフィによる半導体の微細化技術として、ＳＡＤＰ(Self-Aligned Double Patterning)、やＳＡＱＰ(Self-Aligned Quadrable Patterning)などの自己整合型マルチパターニングプロセスが知られている。これらの自己整合型マルチパターニングプロセスでは、下地となるパターン上にコンフォーマルな膜を成膜し、成膜したコンフォーマルな膜をエッチバックして、下地となるパターンの側壁に沿う部分の膜だけを残し、残した膜をエッチングマスクとして使用する。
　特許文献１は、このような自己整合型マルチパターニング技術について記載された文献である。特に、当該文献には、下地となるパターン上に成膜するコンフォーマルな膜に、ＡＬＤ（Atomic Layer Deposition、原子層堆積）法により成膜した、ＡＬＤ膜を使用することが記載されている。ＡＬＤ法は、下地となる立体構造の上面、底面及び側面に、原子層オーダーで膜厚制御した膜を形成する成膜法である。
特表２０１６－５３９３６１号公報
　自己整合型マルチパターニングプロセスで使用される側壁は、エッチングマスクとして使用される。そのため、側壁には高いエッチング耐性が求められる。側壁がエッチングにより削られると、当該側壁が欠損したり傾倒したりするおそれがある。特にＡＬＤ膜は薄いため、側壁をＡＬＤ膜で構成する場合は、欠損又は傾倒のリスクが高い。ＡＬＤ膜で構成される側壁には、高いエッチング耐性を要する。
　そこで、ＡＬＤ膜で構成される側壁のエッチング耐性を向上させ、所期の微細パターンを得るための基板処理方法と、当該基板処理方法を実現するための基板処理ユニットを提供することを目的とする。
　本発明の基板処理方法は、
　立体構造を有する基板上に成膜されたＡＬＤ膜のうち、少なくとも、前記立体構造に沿うＡＬＤ膜の側壁に真空紫外光を照射して前記ＡＬＤ膜を改質すること、
　前記立体構造に沿うＡＬＤ膜の側壁を残すように、ＡＬＤ膜をエッチバックすること、及び、
　改質され、かつ、前記エッチバックで残した前記ＡＬＤ膜をエッチングマスクにして、前記基板をエッチングすること、を含む。
　上記基板処理方法を創出するに至った経緯を説明する。自己整合型マルチパターニングプロセスでＡＬＤ膜の側壁を使用する方法は知られていたが、ＡＬＤ膜のエッチング耐性を高めることは、厚く成膜することぐらいしか検討されてこなかった。本発明者らは、膜厚だけに頼ることなく、ＡＬＤ膜自体のエッチング耐性を向上させたいという新たな発想のもと、鋭意研究を重ねた。その結果、本発明者らは、ＡＬＤ膜に含まれる不純物量と欠陥量によってエッチング耐性が変化することを見出し、ＡＬＤ膜に真空紫外光を照射することで、ＡＬＤ膜中の不純物や欠陥を取り除く、ＡＬＤ膜の改質方法を創出した。
　前記基板処理方法により、ＡＬＤ膜中の不純物や欠陥を取り除くことができ、エッチング耐性を向上させることができる。そして、エッチバックで残したＡＬＤ膜の側壁を欠損又は傾倒させることなく、エッチングマスクとして利用し、下地を精緻にエッチングできる。
　前記ＡＬＤ膜を改質することの後に、前記ＡＬＤ膜をエッチバックしても構わない。また、前記ＡＬＤ膜をエッチバックした後に残ったＡＬＤ膜に対して改質しても構わない。
このとき、立体構造を残した状態でＡＬＤ膜を改質しても構わないし、立体構造を除去した後でＡＬＤ膜を改質しても構わない。
　前記基板処理方法に先立って、前記立体構造を有する前記基板上にＡＬＤ膜を成膜し、　前記ＡＬＤ膜を成膜することと、成膜した前記ＡＬＤ膜を改質することの組み合わせを、複数回繰り返しても構わない。これにより、所望の厚みのＡＬＤ膜を成膜できるとともに、複数回の真空紫外光の照射により、エッチング耐性がさらに向上する。なお、前記ＡＬＤ膜の成膜と前記ＡＬＤ膜の改質を組み合わせず、前記ＡＬＤ膜の改質回数（真空紫外光の照射回数）を、前記ＡＬＤ膜の成膜回数から独立して設定してもよい。
　前記ＡＬＤ膜は、シリコン酸化膜、シリコン酸窒化膜及びシリコン窒化膜のうちいずれか一つを主成分としても構わない。
　前記真空紫外光は、光スペクトルにおいて波長が１０ｎｍ以上２００ｎｍ以下に最大強度を示しても構わない。前記光スペクトルは、波長が１７２ｎｍの波長において光強度を示しても構わない。
　ところで、エッチングマスクとして使用する、ＡＬＤ膜の側壁には、種々の使用態様がある。第一の使用態様は、自己整合型マルチパターニングプロセスに使用する側壁である。つまり、前記基板処理方法は、自己整合型マルチパターニングプロセスの一部であっても構わない。前記自己整合型マルチパターニングプロセスは、ＳＡＤＰ(Self-Aligned Double Patterning)プロセスであってもよく、ＳＡＱＰ(Self-Aligned Quadrable Patterning)プロセスであってもよい。
　第二の使用態様は、自己整合型コンタクトホールを形成する際の、コンタクトホールとゲート電極との接触を防止する側壁である。つまり、前記基板処理方法は、自己整合型コンタクトホール形成プロセスの一部であっても構わない。
　第三の使用態様は、リソグラフィ装置で形成したホールの径を小さくする側壁である。
つまり、前記基板処理方法は、リソグラフィで形成したホール径より小さいホール径を有するホールの形成プロセスの一部であっても構わない。
　本発明の基板処理ユニットは、改質ユニットであり、
　立体構造上にＡＬＤ膜を有する基板を固定するためのチャックと、
　前記チャックを内部に有する処理室と、
　前記ＡＬＤ膜のうち、少なくとも、前記立体構造の側壁に沿う部分に真空紫外光を照射するための真空紫外光源と、
　不活性ガスを前記処理室に供給することを制御するガス供給制御弁と、
　前記処理室内のガスを排出することを制御するガス排出制御弁と、を備え、
　前記真空紫外光を照射して前記ＡＬＤ膜を改質することを特徴とする。
　本発明によれば、側壁のエッチング耐性を向上させ、所期の微細パターンを得るための基板処理方法と、当該基板処理方法を実現するための改質ユニットを提供できる。
第一基板処理方法を示す基板の断面図である。 第一基板処理方法を示す基板の断面図である。 第一基板処理方法を示す基板の断面図である。 第一基板処理方法を示す基板の断面図である。 第一基板処理方法を示す基板の断面図である。 第一基板処理方法を示す基板の断面図である。 第一基板処理方法のフロー図である。 光照射プロセスを説明する図である。 光照射プロセスを説明する図である。 基板処理装置を示す図である。 第一基板処理方法の第一変形例を示す基板の断面図である。 第一基板処理方法の第一変形例を示す基板の断面図である。 第一基板処理方法の第二変形例を示す基板の断面図である。 第一基板処理方法の第二変形例を示す基板の断面図である。 第二基板処理方法により処理した基板の断面図である。 第三基板処理方法により処理した基板の上面図である。 第三基板処理方法により処理した基板の断面図である。
　以下、上述した基板処理方法及び改質ユニットの具体例について、適宜図面を参照しながら説明する。なお、以下の各図面は、いずれも模式的に図示されたものであり、図面上の個数は、実際の個数と必ずしも一致していない。
＜第一基板処理方法＞
［全体概要］
　図１Ａ～図１Ｆ及び図２を参照しながら、第一基板処理方法の一例を説明する。図１Ａ～図１Ｆはいずれも基板１の断面図であり、図１Ａから図１Ｆまで順に処理が進む様子を表している。図２は、基板処理方法のフロー図である。図１Ａ～図１Ｆ及び図２を使用して、前記基板処理方法を、ＳＡＤＰプロセスによる微細パターン４の形成に適用する例を説明する。
　ステップＳ１で、基板１上に立体構造２を形成する。基板１について説明する。通常、基板１は、ウェハ上に、ＡＬＤ側壁をマスクとしてエッチングされるハードマスク又は被加工膜を含む下地パターンが形成されているものを言う。しかしながら、基板１が、パターンが形成されていないベアウェハであっても構わない。図１Ａは、このような基板１の上に、マンドレルパターンと呼ばれることのある、複数の立体構造２が形成されている。
第一基板処理方法では、複数の立体構造２は、ラインアンドスペース（以降、「Ｌ／Ｓ」ということがある。）パターンであり、実際にはより多くのＬ／Ｓパターンが基板１上に存在する。なお、図を見やすくするために、４つの立体構造２のうち、一つの立体構造２にのみ符号を付し、他の立体構造２の符号を省略している。図１Ａ以外の図面においても、全ての部材に符号を付すことなく、一部の部材のみに符号を付すことがある。
　ステップＳ２で、立体構造２の形成された基板１上に、ＡＬＤ膜３ａを成膜する。ＡＬＤ膜３ａとして、例えば、シリコン酸化膜（ＳｉＯ２を主成分とする膜）を成膜できる。
ＡＬＤ膜は、ＡＬＤ法により形成された膜である。通常のＣＶＤ法では、熱的に活性化された気相反応を利用して膜を蒸着形成するのに対し、ＡＬＤ法では、プリカーサと呼ばれる前駆体ガスと、酸化剤として機能するガスを、基板１上に交互に送り込み、立体構造２の上面、底面及び側面に、原子層オーダーで膜厚制御しながら成膜できる。
　本明細書において、一層分のＡＬＤ膜を示す場合は、下層から順に、３ａ，３ｂ，・・・と符号を付す（後述する図１Ｄ参照）。どの層のＡＬＤ膜であるかを特定する必要のないとき、又は、ＡＬＤ膜全体を総称して表現するときには、「ＡＬＤ膜３」と記すことがある。ＡＬＤ膜３の成膜法の詳細は後述するが、図１Ｂに示されるように、ＡＬＤ膜３は、立体構造２である凸部の表面（上面若しくは側面）、及び、立体構造２の無い凹部の表面のいずれにも、比較的均一な膜を形成できる。
　ＡＬＤ膜を自己整合型マルチパターニングに使用するため、ＡＬＤ膜にはエッチングマスクとしての高いエッチング耐性が要求される。エッチングマスクとして使用するはずのＡＬＤ膜がエッチングにより削られると、所期の形状のパターンを得られない。また、第二基板処理方法以降で説明するように、自己整合型マルチパターニング以外の場面においても、ＡＬＤ膜で構成される側壁においてもエッチング耐性が求められる。
　そこで、ステップＳ３で、成膜されたＡＬＤ膜３ａに真空紫外光Ｌ１を照射し、ＡＬＤ膜３ａを改質する。図１Ｂは、立体構造２上に成膜したＡＬＤ膜３ａの全体に真空紫外光Ｌ１を照射する様子を示す。図１Ｂ及び後述する図１Ｃでは、見やすくするため、一部の光線を表す矢印にのみＬ１の符号を付している。真空紫外光Ｌ１は、基板１に対して垂直に入射させるように示しているが、実際には、基板１に対して斜めに入射する光線が真空紫外光Ｌ１に含まれているから、立体構造２の側面に接するＡＬＤ膜３ａの側壁部分にも、真空紫外光Ｌ１が照射されることになる。
　ステップＳ４では、ＡＬＤ膜（３ｂ，３ｃ，・・・）の成膜と真空紫外光の照射によるＡＬＤ膜の改質の組み合わせを、所定回数に到達するまで繰り返す。図１Ｃは、成膜した２層目のＡＬＤ膜３ｂに対して真空紫外光Ｌ１を照射する様子を表している。図１Ｄは、ＡＬＤ膜（３ａ，３ｂ，３ｃ，３ｄ）の成膜と真空紫外光の照射によるＡＬＤ膜の改質の組み合わせを４回繰り返した様子を示す。
　ステップＳ５で、立体構造２が露出するまでＡＬＤ膜（３ｄ，３ｃ，３ｂ，３ａ）をエッチバックする。エッチバックは、プラズマエッチング等の異方性エッチングにより基板１の表面全体に対して垂直方向にエッチングすることを目的とする。図１Ｅはエッチバック後の様子を示す。図１Ｅに示されるように、エッチバック後に、ＡＬＤ膜の側壁の少なくとも一部が残る。側壁とは、立体構造２の側面に沿って設けられた膜をいう。側壁の幅はＡＬＤ膜の膜厚によって決定されるため、該幅は精密に制御可能である。
　ステップＳ６で、エッチングにより、露出した立体構造２を選択的に除去する。これにより、ＳＡＤＰプロセスによる微細パターン４が形成される。なお、微細パターン４を立体構造２とみなして２回目のＳＡＤＰプロセスを行うＳＡＱＰプロセスを行ってもよい。
このとき、２回目のＳＡＤＰプロセスにおいて形成されるＡＬＤ膜にも、真空紫外光Ｌ１を照射してもよい。また、１回目のＳＡＤＰプロセスではＡＬＤ膜に真空紫外光Ｌ１を照射せず、２回目のＳＡＤＰプロセスではＡＬＤ膜に真空紫外光Ｌ１を照射してもよい。また、１回目のＳＡＤＰプロセスではＡＬＤ膜を成膜せず、２回目のＳＡＤＰプロセスでＡＬＤ膜を成膜してもよい。
　本基板処理方法では、ＡＬＤ膜３の成膜と真空紫外光Ｌ１の照射の組み合わせを４回繰り返しているが、４回より多く繰り返してもよく、４回より少なく繰り返してもよい。繰り返すことなく、ＡＬＤ膜３の成膜と紫外光の照射の組み合わせを１度ずつ行ってもよい。本基板処理方法では、４層全てのＡＬＤ膜（３ａ，３ｂ，３ｃ，３ｄ）に対して真空紫外光Ｌ１を照射しているが、特定層のＡＬＤ膜を成膜したときにのみ、真空紫外光Ｌ１を照射してもよい。例えば、１層目のＡＬＤ膜３ａと２層目のＡＬＤ膜３ｂを成膜したのちに、真空紫外光Ｌ１を照射し、３層目のＡＬＤ膜３ｃと４層目のＡＬＤ膜３ｄを成膜したのちに、真空紫外光Ｌ１を照射してもよい。つまり、２層分の成膜を終えた後で真空紫外光を一回照射する方法である。３層分以上の成膜を終えた後で真空紫外光を一回照射する方法であってもよい。紫外光の浸入深さに応じて、ＡＬＤ膜の成膜回数に対する紫外光の照射タイミングを決定してもよい。各ＡＬＤ膜の膜厚は同じでもよく、異なっていてもよい。真空紫外光Ｌ１の照射強度又は照射時間を、各ＡＬＤ膜で異ならせてもよい。各ＡＬＤ膜で、真空紫外光Ｌ１の照射強度又は照射時間を同じにしてもよい。
［改質メカニズム］
　真空紫外光Ｌ１を照射することでＡＬＤ膜３を改質するメカニズムを、図３Ａ及び図３Ｂを参照しながら説明する。図３Ａは、シリコン酸化膜（ＳｉＯ２）を主成分とするＡＬＤ膜３の化学構造３０を示す。ＡＬＤ膜３は、その化学構造３０内に、不純物である炭素原子（Ｃ）を含んでいたり、欠陥であるＳｉ原子のダングリングボンド（未結合手）９を含んでいたりしている。不純物や欠陥は、ＡＬＤ膜３の成膜過程で導入されることが多い。これらの不純物や欠陥が、ＡＬＤ膜３のエッチング耐性を低下させる。エッチング耐性が低下すると、エッチバック後のＡＬＤ膜３である側壁をエッチングマスクとして利用するとき、側壁自体がエッチングで削られて欠損したり、側壁の減肉により側壁が傾倒したりすることがある。なお、本明細書において、ＡＬＤ膜３における主成分とは、ＡＬＤ膜３の中で原子％濃度が最大の材料をいう。
　そこで、ＡＬＤ膜３に真空紫外光Ｌ１を照射し、ＡＬＤ膜３を緻密化する。真空紫外光Ｌ１は、光スペクトルにおいて波長が１０ｎｍ以上２００ｎｍ以下の光をいう。真空紫外光Ｌ１として、例えば、１７２ｎｍの波長の紫外光を使用してもよい。本明細書において、「１７２ｎｍの波長の紫外光」とは、光スペクトル分布において１７２ｎｍの波長において光強度を示す光を表し、他の波長において光強度を示しても構わない。なお、真空紫外光Ｌ１以外の光、例えば、光スペクトルにおいて２００ｎｍを超える波長域の光を含んでいてもよい。「１７２ｎｍの波長の紫外光」を得るには、光源における発光部における発光スペクトルが、１７２ｎｍ±１４ｎｍ（半値幅）である光源（例えば、キセノンエキシマランプ）を使用してもよい。また、最大強度が所望の波長となるように、発光部からの出射光を、波長選択フィルタ又はガラス等を透過させた光源を使用しても構わない。
　Ｓｉ原子と炭素原子の結合エネルギー（Ｓｉ－Ｃの結合エネルギー）は、３３８ｋＪ／ｍｏｌである。これに対して、紫外光により当該結合エネルギーよりも大きなエネルギーを与えると、Ｓｉ－Ｃの結合を切断できる。例えば、１７２ｎｍの波長の紫外光のフォトンエネルギーは６９８ｋＪ／ｍｏｌであるから、１７２ｎｍの波長の紫外光は、Ｓｉ－Ｃの結合を切断し、不純物Ｃを化学構造３０から離脱させることができる。このように、真空紫外光Ｌ１を使用することで、Ｓｉと不純物Ｃの結合を切断できる。不純物Ｃの離脱後に、Ｏ２から生成された原子状酸素（励起状態のＯ（１Ｄ））や、Ｏ３（オゾン）に含まれるＯが、切断されたＳｉに結合し、Ｓｉ－Ｏが形成される。
　波長が１７２ｎｍの紫外光は、原子状酸素（励起状態のＯ（１Ｄ）、又は基底状態のＯ（３Ｐ））の生成にも寄与する。また、生成された原子状酸素Ｏ（３Ｐ）がＯ２と結合して、Ｏ３（オゾン）が生成するのを助ける。Ｏ３や原子状酸素（特に励起状態のＯ（１Ｄ））がＳｉ－Ｃの結合を切断することがある。また、ダングリングボンド９にも、原子状酸素や、Ｏ３（オゾン）のＯが結合することにより、Ｓｉ－Ｏが形成される。その結果、図３Ｂに示される、不純物や欠陥の少ない化学構造３１を有するシリコン酸化膜（ＳｉＯ２）が得られる。このように、ＡＬＤ膜３を不純物や欠陥の少ない膜に改質するために、真空紫外光を照射することには、格別の効果を有する。
　以上、ＡＬＤ膜３がシリコン酸化膜を主成分とする場合の改質メカニズムを説明したが、ＡＬＤ膜３は、シリコン酸窒化膜、シリコン窒化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、又はチタン窒化膜を主成分としてもよく、これら他の成分を主成分とするＡＬＤ膜である場合にも、上述したＡＬＤ膜の改質メカニズムは成立する。よって、ＡＬＤ膜３は、シリコン酸窒化膜、シリコン窒化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、又はチタン窒化膜を主成分とするものであってもよい。
［基板処理装置］
　図４を参照しながら基板処理装置の一例を説明する。基板処理装置１００は、成膜ユニット１１と、改質ユニット２１と、ウェハＷ１を搬送するウェハ搬送装置４０と、制御部５０と、を有する。制御部５０は、成膜ユニット１１と、改質ユニット２１と、ウェハＷ１を搬送するウェハ搬送装置４０と、を一括して制御できるように設計されているが、各ユニットが個別に制御部を有していても構わない。ウェハ搬送装置４０は、ウェハＷ１を、成膜ユニット１１又は改質ユニット２１に搬送する。なお、ウェハ搬送装置４０は、基板処理装置１００に含まれなくても構わない。
［成膜ユニット］
　成膜ユニット１１について説明する。成膜ユニット１１は、ウェハＷ１を固定するためのチャック１２、チャック１２を介してウェハＷ１を加熱するヒータ１３、ガスを供給するガス供給ヘッド１４、ガス供給源（不図示）に接続されるガス供給制御弁１５、真空源（不図示）に接続されるガス排出制御弁１６、ウェハＷ１を上下動させるリフトピン１７とリフトピン駆動部１８、及び筐体１９を有する。筐体１９内は、処理室１９ａと機械室１９ｂに区分される。筐体１９には、ウェハＷ１を搬入及び搬出するための開口を閉じるためのシャッタ３５が取り付けられている。ガス供給制御弁１５、ガス排出制御弁１６、リフトピン駆動部１８、及びヒータ１３は、制御部５０に電気的に接続され、制御部５０により制御される。図では示していないが、シャッタ３５もまた制御部５０に電気的に接続され、制御部５０により制御される。
　制御部５０による制御例を示す。シャッタ３５を開き、ウェハ搬送装置４０で処理室１９ａにウェハＷ１を入れ、上昇しているリフトピン１７上にウェハＷ１を載置し、リフトピン１７を下ろして、ウェハＷ１をチャック１２に固定する。ウェハ搬送装置４０を処理室１９ａから退避させ、シャッタ３５を閉じる。
　ガス供給ヘッド１４から、処理室内にＡＬＤ膜を成膜するためのガス（プリカーサと他のガス）と不活性ガスを供給する。シリコン酸化膜系のＡＬＤ膜を成膜するためには、プリカーサとしてシラン系有機ガス、例えば、ジ（イソプロピルアミノ）シランガス（ＳｉＨ３Ｎ（Ｃ３Ｈ９）２、ＤＩＰＡＳ）を、処理室１９ａに供給する。このガスは、基板１の表面にあるＯＨ基を置換するように基板１に固定される。基板１の表面にあるＯＨ基が無くなると、当該ガスの基板１へのさらなる固定が行われず、自己停止作用が働く。そのため、一原子層分の膜を成膜する。その後、酸化ガスとして例えばＯ３（オゾン）ガスを処理室１９ａに供給することで、成膜された膜の表面にＯＨ基が付与される。不活性ガスは、プロセスガス又は酸化ガスと同時に供給されるキャリアガス、及び、処理室をパージするためのパージガスとして使用される。このとき、例えば、ヒータ１３でウェハＷ１を加熱して、ウェハＷ１の温度を２００～３００℃にしてもよい。この温度は一例にすぎず、ウェハＷ１の温度が２００℃以下でも構わないし、３００℃超でも構わない。ガス供給ヘッド１４から供給するガスをプラズマ化させても構わない。
　ＡＬＤ膜３が成膜されると、リフトピン１７を上昇させて、ウェハＷ１をチャック１２から離脱させて、シャッタ３５を開き、ウェハ搬送装置４０がリフトピン１７上のウェハＷ１を受け取り、ウェハ搬送装置４０がウェハＷ１を処理室１９ａから搬出する。
　以下に、ＡＬＤ膜に関する好適なパラメータ例を示す。１回のＡＬＤ膜の膜厚は、１ｎｍ以上かつ７ｎｍ以下であるとよい。３ｎｍ以上かつ５ｎｍ以下であるとより好ましい。
ＡＬＤ膜の成膜回数は２回以上かつ７回以下であるとよく、３回以上かつ５回以下であると好ましい。ＡＬＤ膜の成膜時間は、膜厚によって異なるが、例えば５ｎｍの膜厚のＡＬＤ膜を成膜するとき、４～６分の成膜時間であるとよい。
［改質ユニット］
　ＡＬＤ膜を成膜したウェハＷ１を改質ユニット２１に搬送し、ＡＬＤ膜を改質する。改質ユニット２１について説明する。改質ユニット２１は、ウェハＷ１を固定するためのチャック２２、チャック２２を介してウェハＷ１を加熱するヒータ２３、紫外光照射部２４、ガス供給源（不図示）に接続されるガス供給制御弁２５、真空源（不図示）に接続されるガス排出制御弁２６、ウェハＷ１を上下動させるリフトピン２７とリフトピン駆動部２８、及び筐体２９を有する。
　筐体２９内は、処理室２９ａと機械室２９ｂに区分される。筐体２９には、ウェハＷ１を搬入及び搬出するための開口を閉じるためのシャッタ３６が取り付けられている。ガス供給制御弁２５、ガス排出制御弁２６、リフトピン駆動部２８、及びヒータ２３は、制御部５０に電気的に接続され、制御部５０により制御される。図では示していないが、シャッタ３６もまた制御部５０に電気的に接続され、制御部５０により制御される。
　制御部５０による制御例を示す。シャッタ３６を開き、ウェハ搬送装置４０で処理室２９ａにウェハＷ１を入れ、上昇しているリフトピン２７上にウェハＷ１を載置し、リフトピン２７を下ろして、ウェハＷ１をチャック２２に固定する。ウェハ搬送装置４０を処理室２９ａから退避させ、シャッタ３６を閉じる。
　ガス供給制御弁を開いて不活性ガス（例えば窒素ガス）を処理室２９ａ内に供給し、処理室２９ａ内の酸素濃度を低下させる。真空紫外光Ｌ１は大気中の酸素に吸収されるため、酸素濃度を低下させて、真空紫外光Ｌ１がウェハＷ１に届くようにする。ただし、上述したように、この基板処理方法では、処理室２９ａ内の酸素分子から原子状酸素を得るから、処理室２９ａから酸素を完全に取り除く必要はない。しかしながら、処理室２９ａ内を一度不活性ガスで完全に置換した後に、処理室２９ａにオゾン等のガスを供給してもよい。
　紫外光照射部２４は、１７２ｎｍの波長の紫外光を発するキセノンエキシマランプである。発光ガスＧ１として、キセノン（Ｘｅ）ガスを封体内に封入されている。紫外光照射部２４は、筐体２９の外に、筐体２９に接するように石英窓を介して配置されている。紫外光照射部２４を点灯させ、上述したＡＬＤ膜の改質処理を行う。改質処理を行うとき、ヒータ２３でウェハＷ１を加熱してもよい。ウェハＷ１の温度は２００℃以上かつ６００℃以下であるとよく、３００℃以上かつ５００℃以下であると好ましい。
　ＡＬＤ膜３の改質が終わると、紫外光照射部２４を点灯させ、リフトピン２７を上昇させて、ウェハＷ１をチャック２２から離脱させて、シャッタ３６を開き、ウェハ搬送装置４０がリフトピン２７上のウェハＷ１を受け取り、ウェハ搬送装置４０がウェハＷ１を処理室２９ａから搬出する。
　以下に、改質ユニット及び改質処理に関する好適なパラメータ例を示す。紫外光照射部２４とチャック２２に固定されたウェハＷ１との間隔は、１０ｍｍ以上かつ８０ｍｍ以下であるとよく、３０ｍｍ以上かつ６０ｍｍ以下であると好ましい。紫外光照射部２４の石英窓面における照度は、７０ｍＷ／ｃｍ２以上であるとよく、１００ｍＷ／ｃｍ２以上であると好ましい。紫外光照射部２４のウェハＷ１表面における照度は、３０ｍＷ／ｃｍ２以上であるとよく、５０ｍＷ／ｃｍ２以上であると好ましい。真空紫外光Ｌ１の照射回数は、２回以上かつ７回以下であるとよく、３回以上かつ５回以下であると好ましい。真空紫外光Ｌ１の１回当たりの照射量は、１０Ｊ／ｃｍ２以上かつ４０Ｊ／ｃｍ２以下であるとよく、１５Ｊ／ｃｍ２以上かつ３０Ｊ／ｃｍ２以下であると好ましい。
［第一基板処理方法の第一変形例］
　上記基板処理方法では、ＡＬＤ膜を一層成膜すると、成膜した一層に対し真空紫外光を照射し、さらに、ＡＬＤ膜を一層成膜すると、成膜した一層に対し真空紫外光を照射するという方法であった。これに対し、第一基板処理方法の第一変形例では、先に全てのＡＬＤ膜を成膜して、ＡＬＤ膜のエッチバックを行った後に、真空紫外光Ｌ２を照射する。
　図５Ａ及び図５Ｂを参照しながら説明する。図５Ａは、ＡＬＤ膜を四層成膜した様子を示す。この段階で、真空紫外光は未だ照射されていない。そして、立体構造２が露出するまでＡＬＤ膜をエッチバックする。そして、図５Ｂに示されるように、立体構造２が露出した後で、真空紫外光Ｌ２を照射し、残ったＡＬＤ膜の側壁を改質する。改質後、立体構造２を除去するためにエッチングする。立体構造２を除去すると、ＡＬＤ膜の側壁だけが残る。残ったＡＬＤ膜の側壁をエッチングマスクにして下地をエッチングする。
［第一基板処理方法の第二変形例］
　第二変形例を説明する。図６Ａは、ＡＬＤ膜を四層成膜した様子を示す。この段階で、真空紫外光は未だ照射されていない。そして、立体構造２が露出するまでＡＬＤ膜をエッチバックし、次に立体構造２を除去するためエッチングして、ＡＬＤ膜の側壁だけを残す。そして、図６Ｂに示されるように、残ったＡＬＤ膜の側壁に真空紫外光Ｌ３を照射して、側壁を改質する。改質したＡＬＤ膜をエッチングマスクにして下地をエッチングする。
　また、更なる変形例として、ＡＬＤ膜を各層成膜するときの真空紫外光Ｌ１の照射に加えて、エッチバック後の真空紫外光Ｌ２及び真空紫外光Ｌ３の少なくともいずれか一方を照射してもよい。
＜第二基板処理方法＞
　第二基板処理方法を説明する。以下では、第一基板処理方法と異なる箇所を中心に説明する。第二基板処理方法において、第一基板処理方法における説明事項と同様の構成である場合には、第二基板処理方法における説明を省略することがある。第三基板処理方法以降も同様である。
　図７は基板１の断面図である。図７を参照しながら、前記基板処理方法を、自己整合型コンタクトホール形成（Self-Aligned Contact；ＳＡＣ）プロセスに適用する例を説明する。
　自己整合型コンタクトホールについて簡単に説明する。図７は、コンタクトホール形成プロセスを示している。具体的には、トランジスタをＳｉＯ２膜４１で埋没させた後に、ＳｉＯ２膜４１を貫通し、ソース／ドレイン領域４２に接続されるコンタクトホールＣＨを、ゲート電極４３の横に形成する。リソグラフィにおける下地パターンとレジストパターン４４の重ね合わせ精度が高く、シフト成分ｄが小さければ問題はない。しかし、シフト成分ｄが大きいと、コンタクトホールＣＨがゲート電極４３と接し、後にコンタクトホールＣＨに埋められるコンタクトプラグがゲート電極４３と導通しトランジスタが動作しなくなる。そこで、ゲート電極４３を覆うように、絶縁性の側壁４５が設けられる。この側壁４５はエッチング耐性が大きいため、コンタクトホールＣＨを形成するエッチングで削られないか、削られる量がＳｉＯ２膜４１に比べて少ない。そのため、リソグラフィの重ね合わせ精度が低くても、側壁４５がコンタクトホールＣＨとゲート電極４３の接触を防ぐ。
　この側壁４５をＡＬＤ膜で形成する。側壁４５にＡＬＤ膜を使用するため、ソース／ドレイン領域４２に接続されるコンタクトホールＣＨを高精度に形成できる。ＡＬＤ膜として、例えば、ＳｉＯ２膜等、絶縁性の高い材料を使用する。そして、ＡＬＤ膜のエッチング耐性を高めるために、上述した改質処理を行う。これにより、側壁４５の欠損を低減し、コンタクトホールＣＨとゲート電極４３の接触リスクをさらに低減する。なお、側壁４５は全て、ＡＬＤ法で構成しなくてもよい。例えば、ゲート電極の上からＡＬＤ膜を１層又は２層積層した後に、通常のＣＶＤ法により側壁を形成してもよい。
＜第三基板処理方法＞
　第三基板処理方法の一例を説明する。図８は基板１の上面図であり、図９は、図８のＣ１－Ｃ１線分における断面図である。ラインパターン５１（直線状のハッチング領域）が絶縁膜５２に埋没している。絶縁膜５２を貫通するコンタクトホールＣＨをラインパターン５１まで形成するために、マスクパターン５３を形成する。
　使用するリソグラフィ装置の解像限界により、マスクパターン５３に形成可能な最小径のホールパターン５４である場合、ホールパターン５４により形成できるコンタクトホールＣＨ２の径は大きくなる。大径のコンタクトホールＣＨ２は、ラインパターン５１をはみ出すように覆い、リソグラフィ装置の重ね合わせ精度が低い場合には、コンタクトホールＣＨ２が隣のラインパターンに重なるリスクが生じる。
　本基板処理方法ではマスクパターンに形成したホールパターン５４を覆うようにＡＬＤ膜を成膜する。その後、ＡＬＤ膜の側壁５５を残すようにＡＬＤ膜をエッチバックする。
本基板処理方法では、ホールパターン５４内に三層分のＡＬＤ膜から構成される側壁５５が形成される。これにより、リソグラフィ装置の解像限界を超えて、マスクパターン５３に生じるホールパターンの径を縮小できる。その結果、小径のコンタクトホールＣＨを形成できる。
　このＡＬＤ膜の側壁は、絶縁膜５２をエッチングする際のエッチングマスクとして機能することから、高いエッチング耐性が求められる。そこで、ＡＬＤ膜のエッチング耐性を高めるために、上述した改質処理を行う。
　以上で各基板処理方法及び改質処理ユニットを具体的に説明した。本発明は、上記した基板処理方法及び改質処理ユニットに限定されるものではなく、上記した基板処理方法又はその変形例を組み合わせたり、本発明の趣旨を逸脱しない範囲内で、上記の基板処理方法とその変形例、又は改質処理ユニットに、種々の変更又は改良を加えたりできる。ＡＬＤ膜の側壁として、３つの基板処理方法を説明することにより３種類の使用態様を示したが、それ以外の使用態様におけるＡＬＤ膜の側壁にも、真空紫外光の改質処理を適用できる。
１　　　：基板
２　　　：立体構造
３，３ａ，３ｂ，３ｃ，３ｄ：ＡＬＤ膜
４　　　：微細パターン
９　　　：ダングリングボンド
１１　　：成膜ユニット
１２　　：（成膜ユニットの）チャック
１３　　：（成膜ユニットの）ヒータ
１４　　：ガス供給ヘッド
１５　　：（成膜ユニットの）ガス供給制御弁
１６　　：（成膜ユニットの）ガス排出制御弁
１７　　：（成膜ユニットの）リフトピン
１８　　：（成膜ユニットの）リフトピン駆動部
１９　　：（成膜ユニットの）筐体
１９ａ　：（成膜ユニットの）処理室
１９ｂ　：（成膜ユニットの）機械室
２１　　：改質ユニット
２２　　：（改質ユニットの）チャック
２３　　：（改質ユニットの）ヒータ
２４　　：紫外光照射部
２５　　：（改質ユニットの）ガス供給制御弁
２６　　：（改質ユニットの）ガス排出制御弁
２７　　：（改質ユニットの）リフトピン
２８　　：（改質ユニットの）リフトピン駆動部
２９　　：（改質ユニットの）筐体
２９ａ　：（改質ユニットの）処理室
２９ｂ　：（改質ユニットの）機械室
３５　　：（成膜ユニットの）シャッタ
３６　　：（改質ユニットの）シャッタ
４０　　：ウェハ搬送装置
４１　　：ＳｉＯ２膜
４２　　：ソース／ドレイン領域
４３　　：ゲート電極
４４　　：レジストパターン
４５　　：側壁
５０　　：制御部
５１　　：ラインパターン
５２　　：絶縁膜
５３　　：マスクパターン
５４　　：ホールパターン
５５　　：側壁
１００　：基板処理装置
ＣＨ　　：コンタクトホール
Ｇ１　　：発光ガス
Ｌ１，Ｌ２，Ｌ３：真空紫外光
 

Claims (9)

  1. 　立体構造を有する基板上に成膜されたＡＬＤ膜のうち、少なくとも、前記立体構造に沿うＡＬＤ膜の側壁に真空紫外光を照射して前記ＡＬＤ膜を改質すること、
    　前記立体構造に沿うＡＬＤ膜の側壁を残すように、ＡＬＤ膜をエッチバックすること、及び、
    　改質され、かつ、前記エッチバックで残した前記ＡＬＤ膜をエッチングマスクにして、前記基板をエッチングすること、を含むことを特徴とする、基板処理方法。
  2. 　前記ＡＬＤ膜を改質することの後に、前記ＡＬＤ膜をエッチバックすることを特徴とする、請求項１に記載の基板処理方法。
  3. 　前記基板処理方法に先立って、前記立体構造を有する前記基板上にＡＬＤ膜を成膜し、　前記ＡＬＤ膜を成膜することと、成膜した前記ＡＬＤ膜を改質することの組み合わせを、複数回繰り返すことを特徴とする、請求項２に記載の基板処理方法。
  4. 　前記ＡＬＤ膜は、シリコン酸化膜、シリコン酸窒化膜及びシリコン窒化膜のうちいずれか一つを主成分とすることを特徴とする、請求項１～３のいずれか一項に記載の基板処理方法。
  5. 　前記真空紫外光は、光スペクトルにおいて波長が１０ｎｍ以上２００ｎｍ以下に最大強度を示すことを特徴とする請求項１～３のいずれか一項に記載の基板処理方法。
  6. 　前記基板処理方法は、自己整合型マルチパターニングプロセスの一部であることを特徴とする、請求項１～３のいずれか一項に記載の基板処理方法。
  7. 　前記基板処理方法は、自己整合型コンタクトホール形成プロセスの一部であることを特徴とする、請求項１～３のいずれか一項に記載の基板処理方法。
  8. 　前記基板処理方法は、リソグラフィで形成したホール径より小さいホール径を有するホールの形成プロセスの一部であることを特徴とする、請求項１～３のいずれか一項に記載の基板処理方法。
  9. 　立体構造上にＡＬＤ膜を有する基板を固定するためのチャックと、
    　前記チャックを内部に有する処理室と、
    　前記ＡＬＤ膜のうち、少なくとも、前記立体構造の側壁に沿う部分に真空紫外光を照射するための真空紫外光源と、
    　不活性ガスを前記処理室に供給することを制御するガス供給制御弁と、
    　前記処理室内のガスを排出するガス排出制御弁と、を備え、
    　前記真空紫外光を照射して前記ＡＬＤ膜を改質することを特徴とする、改質ユニット。
     
PCT/JP2024/014467 2023-06-06 2024-04-10 基板処理方法及び改質ユニット Ceased WO2024252782A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-093165 2023-06-06
JP2023093165A JP2024175399A (ja) 2023-06-06 2023-06-06 基板処理方法及び改質ユニット

Publications (1)

Publication Number Publication Date
WO2024252782A1 true WO2024252782A1 (ja) 2024-12-12

Family

ID=93795358

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/014467 Ceased WO2024252782A1 (ja) 2023-06-06 2024-04-10 基板処理方法及び改質ユニット

Country Status (3)

Country Link
JP (1) JP2024175399A (ja)
TW (1) TW202449523A (ja)
WO (1) WO2024252782A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343336A (ja) * 1992-06-09 1993-12-24 Handotai Process Kenkyusho:Kk 半導体製造装置及び半導体装置の製造方法
JP2000087247A (ja) * 1998-09-10 2000-03-28 Tokyo Electron Ltd 被処理膜の改質方法及びその装置
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
US20130032949A1 (en) * 2011-08-03 2013-02-07 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
JP2014143416A (ja) * 2013-01-10 2014-08-07 Novellus Systems Incorporated 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
JP2018061007A (ja) * 2016-07-29 2018-04-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 半導体パターニング用途のためのドープａｌｄ膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343336A (ja) * 1992-06-09 1993-12-24 Handotai Process Kenkyusho:Kk 半導体製造装置及び半導体装置の製造方法
JP2000087247A (ja) * 1998-09-10 2000-03-28 Tokyo Electron Ltd 被処理膜の改質方法及びその装置
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
US20130032949A1 (en) * 2011-08-03 2013-02-07 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
JP2014143416A (ja) * 2013-01-10 2014-08-07 Novellus Systems Incorporated 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
JP2018061007A (ja) * 2016-07-29 2018-04-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 半導体パターニング用途のためのドープａｌｄ膜

Also Published As

Publication number Publication date
TW202449523A (zh) 2024-12-16
JP2024175399A (ja) 2024-12-18

Similar Documents

Publication Publication Date Title
JP7504977B2 (ja) リソグラフィにおける確率的な歩留まりへの影響の排除
US8202805B2 (en) Substrate processing method
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
TWI451528B (zh) 空氣間隙結構之形成方法與系統
US20100267231A1 (en) Apparatus for uv damage repair of low k films prior to copper barrier deposition
CN101689501A (zh) 半导体装置的制造方法、半导体装置、半导体制造装置和存储介质
TW201337027A (zh) 原子層沉積微影技術
JP7712351B2 (ja) 窒化ケイ素膜の多層堆積及び処理
US7955948B2 (en) Manufacturing method of semiconductor device
US20100330773A1 (en) Substrate processing method and substrate processing apparatus
KR101423019B1 (ko) 미세 패턴의 형성 방법
TW201447983A (zh) 半導體裝置的製造方法，基板處理裝置及記錄媒體
JP2024175399A (ja) 基板処理方法及び改質ユニット
TWI886595B (zh) 用於半導體處理之含矽材料之碳補充
KR100538865B1 (ko) 낱장식 열처리 장치, 막 형성 시스템 및 박막 형성 방법
TW202414542A (zh) 離子佈植用於增加與阻劑材料的黏合
JP2007227691A (ja) 基板処理方法および基板処理装置
US20260110092A1 (en) Substrate processing method
JP2012256724A (ja) 基板処理装置及び半導体装置の製造方法
TW202533289A (zh) 用於減少厚度損失的含矽材料之碳補充
JP2026514702A (ja) 厚さ損失を低減するためのケイ素含有材料の炭素補充
KR20200083309A (ko) 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24819021

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE