WO2024143385A1 - ＳｉＣ半導体装置 - Google Patents

ＳｉＣ半導体装置 Download PDF

Info

Publication number
WO2024143385A1
WO2024143385A1 PCT/JP2023/046706 JP2023046706W WO2024143385A1 WO 2024143385 A1 WO2024143385 A1 WO 2024143385A1 JP 2023046706 W JP2023046706 W JP 2023046706W WO 2024143385 A1 WO2024143385 A1 WO 2024143385A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
layer
less
regions
thickness
Prior art date
Application number
PCT/JP2023/046706
Other languages
English (en)
French (fr)
Inventor
誠悟 森
佑紀 中野
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024143385A1 publication Critical patent/WO2024143385A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the chip 2 has a first main surface 3 on one side, a second main surface 4 on the other side, and first to fourth side surfaces 5A to 5D connecting the first main surface 3 and the second main surface 4.
  • the first main surface 3 and the second main surface 4 are formed in a quadrangular shape in a plan view seen from the vertical direction Z (hereinafter simply referred to as "plan view").
  • the vertical direction Z is also the thickness direction of the chip 2 and the normal direction of the first main surface 3 (second main surface 4).
  • the first main surface 3 and the second main surface 4 may be formed in a square or rectangular shape in a plan view.
  • the chip 2 (first main surface 3 and second main surface 4) has an off angle ⁇ off inclined at a predetermined angle in a predetermined off direction Doff with respect to the c-plane of the SiC single crystal.
  • the c-axis ((0001) axis) of the SiC single crystal is inclined by the off angle ⁇ off from the vertical axis toward the off direction Doff.
  • the c-plane of the SiC single crystal is inclined by the off angle ⁇ off with respect to the horizontal plane.
  • the n-type impurity concentration of the first layer 8 is preferably lower than the n-type impurity concentration of the base layer 6.
  • the first layer 8 may have a peak n-type impurity concentration of 1 ⁇ 10 15 cm -3 or more and 1 ⁇ 10 18 cm -3 or less.
  • the n-type impurity concentration of the first layer 8 may be approximately constant in the thickness direction.
  • the n-type impurity concentration of the first layer 8 may have a concentration gradient that gradually increases and/or gradually decreases in the stacking direction (crystal growth direction).
  • the SiC semiconductor device 1A includes a peripheral region 11 that is set outside the active region 10 in the chip 2.
  • the peripheral region 11 is provided in a region between the periphery of the chip 2 and the active region 10 in a planar view.
  • the peripheral region 11 extends in a band shape along the active region 10 in a planar view, and is set in a polygonal ring shape (a square ring in this embodiment) that surrounds the active region 10.
  • the multiple first regions 14 are arranged at intervals in the first array direction Da1 in the first layer 8, and are each formed in a strip shape extending in the first extension direction De1.
  • the first extension direction De1 is a direction that intersects or is perpendicular to the first array direction Da1.
  • the multiple first regions 14 are formed in a stripe shape extending in the first extension direction De1
  • the multiple first drift regions 16 are formed in a stripe shape extending in the first extension direction De1.
  • the multiple first regions 14 have an off direction Doff and an off angle ⁇ off that are approximately the same as the off direction Doff and the off angle ⁇ off of the first axis channel CH1. In other words, the multiple first regions 14 are inclined by the off angle ⁇ off from the vertical axis toward the off direction Doff.
  • the first upper end 14b may be formed at a distance from the upper end of the first layer 8 (i.e., the second layer 9) toward the lower end, and may face the upper end of the first layer 8 across a portion (upper end) of the first layer 8.
  • the first upper end 14b may be substantially coincident with the upper end of the first layer 8 and connected to the second layer 9.
  • the distance between the upper end of the first layer 8 and the first upper end 14b may be 0 ⁇ m or more and 1 ⁇ m or less.
  • the distance between the upper end of the first layer 8 and the first upper end 14b may have a value that falls within any one of the ranges of 0 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, and 0.75 ⁇ m or more and 1 ⁇ m or less.
  • the first regions 14 each have a first width W1.
  • the first width W1 is the width along the first arrangement direction Da1 of the first regions 14. It is preferable that the first width W1 is less than the first thickness T1 of the first layer 8. Of course, the first width W1 may be equal to or greater than the first thickness T1. It is preferable that the first width W1 is less than the second thickness T2 of the second layer 9. Of course, the first width W1 may be equal to or greater than the second thickness T2.
  • the first width W1 may be 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the first width W1 may have a value belonging to any one of the following ranges: 0.1 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, 0.75 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the first width W1 is preferably 0.5 ⁇ m or more and 1.5 ⁇ m or less.
  • the first region thickness TR1 is preferably 1 ⁇ m or more.
  • the first region thickness TR1 is preferably 5 ⁇ m or less.
  • the first region thickness TR1 may have a value that falls within any one of the following ranges: 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the first width W1 is less than the first thickness T1 of the first layer 8, and that the first region thickness TR1 is greater than the first width W1.
  • each of the multiple first regions 14 has a first aspect ratio TR1/W1 that extends in a vertically elongated columnar shape along the first axial channel CH1.
  • the first aspect ratio TR1/W1 is the ratio of the first region thickness TR1 to the first width W1.
  • the first region thickness TR1 is greater than the first thickness T1.
  • the first aspect ratio TR1/W1 may be greater than 1 and less than or equal to 100.
  • the first regions 14 are formed at intervals of a first pitch P1 in the first arrangement direction Da1. It is preferable that the first pitch P1 is less than the first thickness T1 of the first layer 8. Of course, the first pitch P1 may be equal to or greater than the first thickness T1. It is preferable that the first pitch P1 is less than the second thickness T2 of the second layer 9. Of course, the first pitch P1 may be equal to or greater than the second thickness T2.
  • the first pitch P1 may be 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the first pitch P1 may have a value that belongs to any one of the following ranges: 0.1 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, 0.75 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the first pitch P1 is preferably 0.5 ⁇ m or more and 1.5 ⁇ m or less.
  • the second regions 15 are formed in the second layer 9 at intervals in the horizontal direction, and define a plurality of n-type second drift regions 17, each of which is made up of a part of the second layer 9.
  • the multiple second regions 15 and the second layer 9 form a second superjunction structure SJ2.
  • the state of charge balance means that, for multiple adjacent second regions 15, the depletion layer extending from one second pn junction and the depletion layer extending from the other second pn junction are connected within the multiple second drift regions 17.
  • the second regions 15 are formed in the second layer 9 so as to overlap the first regions 14 in the stacking direction. Specifically, the second regions 15 are arranged at intervals in the second layer 9 in a second array direction Da2 different from the first array direction Da1, and are each formed in a band shape extending in a second extension direction De2 different from the first extension direction De1.
  • the second array direction Da2 is a direction that intersects with the first array direction Da1
  • the second extension direction De2 is a direction that intersects with the first extension direction De1.
  • the second extension direction De2 is a direction that intersects or is perpendicular to the second array direction Da2.
  • the multiple second regions 15 are formed in stripes extending in the second extension direction De2
  • the multiple second drift regions 17 are formed in stripes extending in the second extension direction De2.
  • the multiple second regions 15 intersect with the multiple first regions 14 in a planar view.
  • the multiple second drift regions 17 are connected in a lattice pattern to the multiple first drift regions 16 at the boundary between the first layer 8 and the second layer 9, and together with the multiple first drift regions 16 form a single three-dimensional lattice-shaped drift region 13.
  • the multiple second drift regions 17 form a three-dimensional lattice-shaped current path together with the multiple first drift regions 16.
  • the second regions 15 are made up of channeling regions (second channeling regions) that extend along the second axis channel CH2 in the second layer 9 in a cross-sectional view.
  • the second regions 15 are impurity regions that are introduced parallel or nearly parallel to the region (second axis channel CH2) surrounded by atomic rows along the low-index crystal axis in the second layer 9, and extend at an angle with respect to the first main surface 3.
  • the second regions 15 have an off direction Doff and an off angle ⁇ off that are approximately equal to the off direction Doff and the off angle ⁇ off of the second axis channel CH2. In other words, the second regions 15 are inclined by the off angle ⁇ off from the vertical axis toward the off direction Doff.
  • the second regions 15 each have a second lower end 15a at the lower end of the second layer 9 and a second upper end 15b at the upper end of the second layer 9.
  • the second lower end 15a is located in a region on the lower end side of the second layer 9 relative to the intermediate part of the thickness range of the second layer 9, and the second upper end 15b is located in a region on the upper end side of the second layer 9 relative to the intermediate part of the thickness range of the second layer 9.
  • the second regions 15 each consist of a single impurity region having a thickness (depth) that crosses the intermediate part of the second layer 9 along the second axial channel CH2.
  • the second lower end 15a may be formed with a gap from the lower end to the upper end of the second layer 9, and may face the first layer 8 (plurality of first regions 14) across a portion (lower end) of the second layer 9.
  • the second lower end 15a may be substantially coincident with the lower end of the second layer 9 and connected to the first layer 8.
  • the distance between the lower end of the second layer 9 and the second lower end 15a may be 0 ⁇ m or more and 2 ⁇ m or less.
  • the distance between the lower end of the second layer 9 and the second lower end 15a may have a value that belongs to any one of the ranges of 0 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, and 1.5 ⁇ m or more and 2 ⁇ m or less.
  • the second upper end 15b may be formed at a distance from the upper end of the second layer 9 (i.e., the first main surface 3) toward the lower end, and may face the upper end of the second layer 9 across a part (upper end) of the second layer 9.
  • the space between the first main surface 3 and the second upper end 15b of the second layer 9 may be used as a region for forming a device structure (other impurity regions, etc.).
  • the second upper end 15b may be exposed from the upper end of the second layer 9 (i.e., the first main surface 3).
  • the distance between the upper end of the second layer 9 and the second upper end 15b may be 0 ⁇ m or more and 1 ⁇ m or less.
  • the distance between the upper end of the second layer 9 and the second upper end 15b may have a value that falls within any one of the ranges of 0 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, and 0.75 ⁇ m or more and 1 ⁇ m or less.
  • the second regions 15 may have a peak p-type impurity concentration of 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the p-type impurity concentration (peak value) of the second regions 15 may be equal to or more than the p-type impurity concentration (peak value) of the first region 14.
  • the p-type impurity concentration (peak value) of the second regions 15 may be less than the p-type impurity concentration (peak value) of the first region 14.
  • the p-type impurity concentration (peak value) of the second regions 15 may be approximately equal to the p-type impurity concentration (peak value) of the first region 14.
  • the second region thickness TR2 may be less than the first thickness T1 of the first layer 8.
  • the second region thickness TR2 may be greater than the first thickness T1.
  • the second region thickness TR2 may be approximately equal to the first thickness T1.
  • the second region thickness TR2 may be less than the first region thickness TR1 of the first region 14.
  • the second region thickness TR2 may be greater than the first region thickness TR1.
  • the second region thickness TR2 may be approximately equal to the first region thickness TR1.
  • the second region thickness TR2 is preferably 1 ⁇ m or more.
  • the second region thickness TR2 is preferably 5 ⁇ m or less.
  • the second region thickness TR2 may have a value that falls within any one of the following ranges: 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • a superjunction structure SJ having a two-layer structure is shown.
  • a superjunction structure SJ having a stacked structure of three or more layers may also be adopted.
  • a stack section 7 having a stacked structure of three or more layers may be formed, and a column region 12 having a stacked structure of three or more layers may be formed.
  • the third and subsequent semiconductor layers in the stack 7 are formed in the same configuration as the second layer 9.
  • the regions formed in the odd-numbered (2n+1: n is a natural number equal to or greater than 1) semiconductor layers are formed in the same configuration as the first region 14, and the regions formed in the even-numbered (2n+2) semiconductor layers are formed in the same configuration as the second region 15.
  • the (n+2)th region of the column region 12 is formed in the (n+2)th semiconductor layer in the same relationship as the (n+1)th region to the nth region.
  • the first arrangement direction Da1 of the first regions 14 may be the m-axis direction (first direction X), and the first extension direction De1 of the first regions 14 may be the a-axis direction (second direction Y).
  • first direction X the first direction
  • the multiple first regions 14 extend in the substantially vertical direction Z in a cross-sectional view seen from the a-plane of the SiC single crystal.
  • the multiple first regions 14 are inclined by substantially the off angle ⁇ off from the vertical axis toward the off-direction Doff in a cross-sectional view seen from the m-plane of the SiC single crystal.
  • the first extension direction De1 intersects with the off direction Doff, so that the first regions 14 are inclined from the vertical axis toward the off direction Doff by approximately the off angle ⁇ off in a cross-sectional view seen from the a-plane of the SiC single crystal and in a cross-sectional view seen from the m-plane of the SiC single crystal.
  • the multiple second regions 15 extend in a direction intersecting both the a-axis direction and the m-axis direction, and are perpendicular to the multiple first regions 14.
  • the sum of the absolute value of the first extension angle ⁇ 1 and the absolute value of the second extension angle ⁇ 2 is approximately a right angle (approximately 90°).
  • a region having a p-type impurity concentration of 1 ⁇ 10 15 cm ⁇ 3 or more is defined as the second region 15 and is shown as a graph.
  • the values of the impurity concentration, thickness, etc. shown below are examples for explaining the basic configuration of the second region 15 based on the concentration gradient, and are not shown with the intention of uniquely limiting the configuration of the second region 15.
  • the impurity concentration, thickness, etc. are adjusted to various values depending on the implantation conditions of the trivalent element (dose amount, implantation temperature, implantation energy, etc.), etc.
  • Peak portion 21 is a portion having a peak value P (maximum value) of the p-type impurity concentration. Peak portion 21 is also a convex main concentration transition portion including a series of concentration changes (inflection points) where the p-type impurity concentration changes from an increase (increasing trend) to a decrease (decreasing trend).
  • the depth position of peak portion 21 is 0.1 ⁇ m or more and 0.5 ⁇ m or less.
  • the gradually decreasing portion 23 is a portion that forms the second lower end 15a of the second region 15.
  • the gradually decreasing portion 23 has a concentration decrease rate that is greater than the concentration decrease rate in the gradual portion 22, and is a portion where the p-type impurity concentration gradually decreases from the gradual portion 22 toward the lower end of the second layer 9.
  • the concentration decrease rate per unit thickness of the gradually decreasing portion 23 is greater than the concentration decrease rate per unit thickness of the gradual portion 22.
  • the p-type impurity concentration of the gradually decreasing portion 23 gradually decreases from the gradual portion 22 to 1 ⁇ 10 15 cm -3 .
  • the second region 15 (380 KeV) has a second region thickness TR2 of 2.2 ⁇ m or more and 2.4 ⁇ m or less, and has a second lower end 15a spaced from the lower end to the upper end of the second layer 9, and a second upper end 15b spaced from the upper end (first main surface 3) of the second layer 9 to the lower end side (first layer 8 side).
  • the distance between the lower end of the second layer 9 and the second lower end 15a is 0.5 ⁇ m or more and 0.8 ⁇ m or less.
  • the distance between the upper end of the second layer 9 and the second upper end 15b of the second region 15 is 0.01 ⁇ m or more and 0.2 ⁇ m or less.
  • the p-type impurity concentration of the second region 15 has a concentration gradient from the second upper end 15b to the second lower end 15a, similar to the example of FIG. 11A, that includes a gradually increasing portion 20, a peak portion 21, a gradual portion 22, and a gradually decreasing portion 23.
  • the gradually increasing portion 20 also increases gradually from the second upper end 15b of the second region 15 to the peak portion 21 at a relatively steep rate of increase.
  • the depth position of the peak portion 21 is 0.6 ⁇ m or more and 1 ⁇ m or less.
  • the second lower end 15a has an extension that crosses the boundary between the first layer 8 and the second layer 9 and extends into the first layer 8.
  • the extension of the second lower end 15a has a thickness of 1.4 ⁇ m or more and 1.8 ⁇ m or less based on the upper end of the first layer 8.
  • the distance between the upper end of the second layer 9 and the second upper end 15b of the second region 15 is 0.7 ⁇ m or more and 1 ⁇ m or less.
  • the gradual portion 22 has a thickness of 1.5 ⁇ m or more and 1.8 ⁇ m or less, and has a concentration decrease rate of 50% or less in this thickness range.
  • the gradual portion 22 crosses the boundary between the first layer 8 and the second layer 9 and is located within the first layer 8. That is, the extension of the second region 15 includes a part of the gradual portion 22.
  • the p-type impurity concentration of the gradual portion 22 is within a concentration range of 2 ⁇ 10 16 cm ⁇ 3 or more and 4 ⁇ 10 16 cm ⁇ 3 or less.
  • the p-type impurity concentration of the gradually decreasing portion 23 gradually decreases from the gradual portion 22 to 1 ⁇ 10 15 cm ⁇ 3 .
  • the p-type impurity concentration of second region 15 has a gradually increasing portion 20, a peak portion 21, a gradual portion 22, and a gradually decreasing portion 23 at any implantation energy.
  • the second region thickness TR2 (depth) of second region 15 increases with increasing implantation energy.
  • the depth position of second upper end 15b of second region 15 relative to the upper end of second layer 9 increases with increasing implantation energy.
  • a second region 15 having a slow portion 22 with a thickness of 0.5 ⁇ m to 2 ⁇ m is formed in a second layer 9 having a relatively large thickness (for example, a thickness of 1 ⁇ m to 5 ⁇ m). Therefore, a second region 15 having a charge balance is formed with fewer steps than the steps required when the random injection method is adopted.
  • the p-type impurity concentration (concentration gradient) of each second region 15 is the sum of the p-type impurity concentrations (concentration gradients) of the multiple impurity regions (second regions 15).
  • the p-type impurity concentration of each second region 15 has a concentration gradient (sum of concentration gradients) obtained by superimposing at least two of the five graphs shown in Figures 11A to 11E.
  • the upper limit of the implantation energy for the channeling implantation method is 2000 KeV, but the second region 15 can also be formed with an implantation energy greater than 2000 KeV. In this case, a relatively thick second region 15 is formed at a position deeper than the concentration gradient shown in Figure 11E.
  • the amount of trivalent elements passing through the upper end of the second layer 9 increases, and the range of the free space on the upper end side (i.e., the distance between the first main surface 3 and the second region 15) expands, making it more difficult to design the column region 12.
  • the size of the ion accelerator may reach several tens of meters, which is considered to be unrealistic from the standpoint of cost-effectiveness (installation space and capital investment).
  • first to twelfth embodiment examples of the column region 12 are shown with reference to Figures 13 to 33.
  • the column region 12 according to the first to third basic embodiments may have at least one of the multiple features shown in the first to twelfth embodiment examples.
  • the column region 12 according to the first to third basic embodiments may have a feature that combines multiple (two or more) features shown in the first to twelfth embodiment examples.
  • the second region 15 has a second region thickness TR2 that is greater than the second thickness T2 of the second layer 9.
  • the second region thickness TR2 is also greater than the first thickness T1 of the first layer 8.
  • the second region thickness TR2 is also greater than the first region thickness TR1 of the first region 14.
  • the second region thickness TR2 may be less than the second thickness T2.
  • the second region thickness TR2 may be less than the first region thickness TR1.
  • the second region thickness TR2 may be less than the first region thickness TR1.
  • the first region 14 has a first region thickness TR1 that is greater than the first thickness T1 of the first layer 8.
  • the first region thickness TR1 is also greater than the second thickness T2 of the second layer 9.
  • the first region thickness TR1 is also greater than the second region thickness TR2 of the second region 15.
  • the first region thickness TR1 may be less than the first thickness T1.
  • the first region thickness TR1 may be less than the second thickness T2.
  • the first region thickness TR1 may be less than the second region thickness TR2.
  • FIG. 21 is a cross-sectional perspective view showing the column region 12 according to the fifth embodiment.
  • FIG. 22 is a graph showing an example of a concentration gradient in the column region 12 shown in FIG. 21.
  • the column region 12 according to the fifth embodiment has a shape obtained by modifying the first region 14 according to the fourth embodiment.
  • the second region 15 according to the fifth embodiment has a shape similar to that of the second region 15 according to the second embodiment.
  • the second region 15 according to the fifth embodiment may have a shape similar to that of the second region 15 according to the third embodiment.
  • the first region 14 may have a shape similar to any one of the shapes of the first region 14 according to the first to fifth embodiment examples.
  • the first region 14 has a shape similar to the shape of the first region 14 according to the fourth embodiment example.
  • the second region 15 may have a shape similar to any one of the shapes of the second region 15 according to the first to fifth embodiment examples.
  • the second region 15 has a shape similar to the shape of the second region 15 according to the fourth embodiment example (second embodiment example).
  • the intermediate regions 25 are formed in the first layer 8 in a region between the upper end of the first layer 8 and the first upper end 14b of the first region 14.
  • the intermediate regions 25 are preferably located on the upper end side of the first layer 8 relative to the middle part of the thickness range of the first layer 8.
  • the intermediate regions 25 may be exposed from the upper end of the first layer 8, or may be formed at intervals from the upper end to the lower end side of the first layer 8.
  • Each intermediate region 25 may be formed in a horizontally elongated columnar shape extending in the horizontal direction in a cross-sectional view. Of course, each intermediate region 25 may be formed in a vertically elongated columnar shape extending in the vertical direction Z.
  • the intermediate regions 25 form intermediate pn junctions having charge balance together with the first layer 8.
  • the intermediate regions 25 form part of the first superjunction structure SJ1 together with the first drift regions 16.
  • the state of having charge balance means that, for adjacent intermediate regions 25, the depletion layer extending from one intermediate pn junction and the depletion layer extending from the other intermediate pn junction are connected within the first drift regions 16.
  • the region element 25a does not have a gradual portion 22 having a thickness of 0.5 ⁇ m or more, and has a concentration gradient including a gradually increasing portion 20, a peak portion 21, and a gradually decreasing portion 23 in a range of 0.5 ⁇ m.
  • each intermediate region 25 has multiple peak portions 21 (peak value P) according to the number of multiple region elements 25a in the thickness direction of the first layer 8.
  • the p-type impurity concentration of the intermediate region 25 is preferably adjusted by at least one trivalent element.
  • the trivalent element of the intermediate region 25 may be the same as the trivalent element of the first region 14, etc., or may be a different species from the trivalent element of the first region 14, etc.
  • the trivalent element of the intermediate region 25 may be at least one of boron, aluminum, gallium, and indium.
  • the intermediate width WM is approximately equal to the first width W1 of the first region 14.
  • the intermediate width WM may be greater than or equal to the first width W1, or less than the first width W1. It is preferable that the intermediate width WM is greater than or equal to 1 ⁇ m. It is preferable that the intermediate width WM is less than or equal to 5 ⁇ m.
  • the intermediate pitch PM may be 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the intermediate pitch PM may have a value that belongs to any one of the following ranges: 0.1 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, 0.75 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the intermediate pitch PM is preferably 0.5 ⁇ m or more and 1.5 ⁇ m or less.
  • the second region 15 preferably has an extension located within the first layer 8 and is connected to the intermediate region 25 within the first layer 8.
  • the second region 15 preferably is electrically connected to the first region 14 via the intermediate region 25 within the first layer 8.
  • the second region 15 forms one drift region 13 that extends continuously in the stacking direction together with the first region 14 and the intermediate region 25.
  • the extension of the second region 15 may be connected to both the intermediate region 25 and the first region 14 within the first layer 8.
  • the concentration gradient in the region between the first region 14 and the second region 15 is mitigated by the intermediate region 25, improving the accuracy of the charge balance.
  • the first region 14 is exposed from the upper end of the first layer 8.
  • the first region 14 does not have part or all of the first gradually increasing portion 20A.
  • Figure 26 shows an example in which the first region 14 does not have all of the first gradually increasing portion 20A and the first peak portion 21A. That is, in this example, the first upper end 14b includes the first gradual portion 22A exposed from the upper end of the first layer 8.
  • the second region 15 has an extension located within the first layer 8 and is connected to the first region 14 within the first layer 8.
  • the concentration gradient formed in the region between the first region 14 and the second region 15 is mitigated by the exposed portion of the first region 14, improving the accuracy of the charge balance.
  • the upper end of the first layer 8 may be partially removed by an etching method.
  • the etching method may be a wet etching method and/or a dry etching method.
  • the upper end of the first layer 8 is an etched surface, and the first region 14 is exposed from the etched surface.
  • the second layer 9 is laminated on top of the etched surface of the first layer 8.
  • FIG. 27 is a cross-sectional perspective view showing the column region 12 according to the eighth embodiment.
  • FIG. 28 is a graph showing an example of a concentration gradient in the column region 12 shown in FIG. 27.
  • the column region 12 according to the eighth embodiment has a form obtained by modifying the second region 15 according to the first to seventh embodiments.
  • the first region 14 according to the eighth embodiment may have a form similar to any one of the forms of the first region 14 according to the first to seventh embodiments.
  • the first region 14 according to the seventh embodiment is shown.
  • FIG. 29 is a cross-sectional perspective view showing the column region 12 according to the ninth embodiment.
  • FIG. 30 is a cross-sectional perspective view showing the column region 12 according to the tenth embodiment.
  • the stacked portion 7 may have a stacked structure including a buffer layer 26, a first layer 8, and a second layer 9 stacked in this order from the base layer 6 side.
  • the buffer layer 26 may be referred to as a "buffer SiC layer", a "buffer region”, etc.
  • the buffer axis channel CHBu is composed of a region surrounded by atomic rows along the c-axis of the SiC single crystal.
  • the buffer axis channel CHBu extends along the c-axis and has an off-direction Doff and an off-angle ⁇ off.
  • the buffer axis channel CHBu is inclined from the vertical axis toward the off-direction Doff by the off-angle ⁇ off.
  • the buffer layer 26 has a buffer thickness TBu.
  • the buffer thickness TBu is preferably less than the base thickness TB.
  • the buffer thickness TBu is preferably 1 ⁇ m or more.
  • the buffer thickness TBu is preferably 5 ⁇ m or less.
  • the buffer thickness TBu may have a value that falls within any one of the following ranges: 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the first thickness T1 of the first layer 8 is preferably greater than the buffer thickness TBu.
  • the first thickness T1 may be less than the buffer thickness TBu.
  • the first thickness T1 may be approximately equal to the buffer thickness TBu.
  • the second thickness T2 of the second layer 9 is preferably greater than the buffer thickness TBu.
  • the second thickness T2 may be less than the buffer thickness TBu.
  • the second thickness T2 may be approximately equal to the buffer thickness TBu.
  • the first lower end 14a may have an extension that crosses the boundary between the buffer layer 26 and the first layer 8 and is located within the buffer layer 26. Since the first axial channel CH1 is approximately coincident with the buffer axial channel CHBu, the extension of the first lower end 14a is formed along the buffer axial channel CHBu within the buffer layer 26.
  • Figure 31 is a cross-sectional perspective view showing a column region 12 according to an eleventh embodiment.
  • a superjunction structure SJ having a stacked structure of three or more layers may be adopted.
  • Figure 31 shows a stacked portion 7 having a three-layer structure and a column region 12 having a three-layer structure.
  • the laminated portion 7 includes an n-type third layer 27 made of single crystal SiC laminated on the second layer 9.
  • the third layer 27 may be referred to as a "third SiC layer", a "third semiconductor layer”, or the like.
  • the second layer 9 forms the middle portion of the chip 2 and forms part of the first to fourth side surfaces 5A to 5D.
  • the third layer 27 extends in a layered manner in the horizontal direction, forms the first main surface 3, and forms part of the first to fourth side surfaces 5A to 5D.
  • the third layer 27 is made of an epitaxial layer (i.e., a SiC epitaxial layer) that is crystal-grown starting from the second layer 9.
  • the third layer 27 has a lower end and an upper end.
  • the lower end of the third layer 27 is the starting point of crystal growth, and the upper end of the third layer 27 is the end point of crystal growth. Since the third layer 27 is grown continuously from the second layer 9, the lower end of the third layer 27 coincides with the upper end of the second layer 9.
  • the boundary between the second layer 9 and the third layer 27 is not necessarily visible, and can be indirectly evaluated and/or determined from other configurations or elements.
  • the third layer 27 has an off direction Doff and an off angle ⁇ off that are approximately the same as the off direction Doff and the off angle ⁇ off of the second layer 9.
  • the third axis channel CH3 consists of a region surrounded by atomic rows along the c-axis of the SiC single crystal.
  • the third axis channel CH3 extends along the c-axis and has an off-direction Doff and an off-angle ⁇ off.
  • the third axis channel CH3 is inclined from the vertical axis toward the off-direction Doff by the off-angle ⁇ off.
  • the n-type impurity concentration of the third layer 27 is preferably lower than the n-type impurity concentration of the base layer 6.
  • the third layer 27 may have a peak n-type impurity concentration of 1 ⁇ 10 15 cm -3 or more and 1 ⁇ 10 18 cm -3 or less.
  • the n-type impurity concentration of the third layer 27 may be approximately constant in the thickness direction.
  • the n-type impurity concentration of the third layer 27 may have a concentration gradient that gradually increases and/or gradually decreases in the stacking direction (crystal growth direction).
  • the third layer 27 has a third thickness T3.
  • the third thickness T3 is preferably less than the base thickness TB.
  • the third thickness T3 may be approximately equal to the second thickness T2, may be greater than or equal to the second thickness T2, or may be less than the second thickness T2.
  • the third thickness T3 may be approximately equal to the first thickness T1, may be greater than or equal to the first thickness T1, or may be less than the first thickness T1.
  • the third thickness T3 is preferably 1 ⁇ m or more.
  • the third thickness T3 is preferably 5 ⁇ m or less.
  • the third thickness T3 may have a value that falls within any one of the following ranges: 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the column region 12 includes a third region 28 formed in the third layer 27.
  • the third regions 28 are formed horizontally at intervals in the third layer 27, and define a plurality of n-type third drift regions 29 each made of a part of the third layer 27.
  • the third regions 28 form a plurality of third pn junctions having charge balance together with the third drift regions 29.
  • the multiple third regions 28 and the third layer 27 form a third superjunction structure SJ3.
  • the state of charge balance means that, for multiple adjacent third regions 28, the depletion layer extending from one third pn junction and the depletion layer extending from the other third pn junction are connected within the multiple third drift regions 29.
  • the third regions 28 are formed in the third layer 27 so as to overlap the second regions 15 in the stacking direction. Specifically, the third regions 28 are arranged at intervals in the third layer 27 in a third array direction Da3 different from the second array direction Da2, and are each formed in a band shape extending in a third extension direction De3 different from the second extension direction De2. In other words, the third regions 28 are formed in stripes extending in the third extension direction De3, and the third drift regions 29 are formed in stripes extending in the third extension direction De3.
  • the multiple third regions 28 may be arranged offset from the multiple first regions 14 in the first array direction Da1 and may face either one or both of the first regions 14 and the first drift region 16 in the stacking direction.
  • the third array direction Da3 may be different from the first array direction Da1.
  • the third extension direction De3 may be different from the first extension direction De1.
  • the multiple third regions 28 may intersect (for example, perpendicular to) the multiple first regions 14 in a planar view.
  • the multiple third regions 28 are made up of channeling regions (third channeling regions) that extend along the third axis channel CH3 in the third layer 27 in a cross-sectional view.
  • the third regions 28 are impurity regions that are introduced parallel or nearly parallel to the region (third axis channel CH3) surrounded by the atomic rows along the low-index crystal axis in the third layer 27, and extend at an angle with respect to the first main surface 3.
  • the third regions 28 each have a third lower end 28a at the lower end of the third layer 27 and a third upper end 28b at the upper end of the third layer 27.
  • the third lower end 28a is located in a region on the lower end side of the third layer 27 relative to the intermediate part of the thickness range of the third layer 27, and the third upper end 28b is located in a region on the upper end side of the third layer 27 relative to the intermediate part of the thickness range of the third layer 27.
  • the third regions 28 each consist of a single impurity region having a thickness (depth) that crosses the intermediate part of the third layer 27 along the third axial channel CH3.
  • the third lower end 28a may be formed with a gap from the lower end of the third layer 27 toward the upper end, and may face the second layer 9 across a portion (lower end) of the third layer 27.
  • the third lower end 28a may be substantially coincident with the lower end of the third layer 27 and connected to the second layer 9.
  • the distance between the lower end of the third layer 27 and the third lower end 28a may be 0 ⁇ m or more and 2 ⁇ m or less.
  • the distance between the lower end of the third layer 27 and the third lower end 28a may have a value that falls within any one of the ranges of 0 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, and 1.5 ⁇ m or more and 2 ⁇ m or less.
  • the p-type impurity concentration of the third region 28 is preferably adjusted by at least one trivalent element. It is particularly preferable that the p-type impurity concentration of the third region 28 is adjusted by a trivalent element that is heavier than carbon. In other words, the third region 28 preferably contains a trivalent element other than boron (at least one of aluminum, gallium, and indium). In this embodiment, the p-type impurity concentration of the third region 28 is adjusted by aluminum.
  • the third width W3 may be greater than or equal to the first width W1 of the first region 14, or less than the first width W1. It is preferable that the third width W3 is approximately equal to the first width W1.
  • the third width W3 may be greater than or equal to the second width W2 of the second region 15, or less than the second width W2. It is preferable that the third width W3 is approximately equal to the second width W2.
  • the multiple third regions 28 each have a third region thickness TR3.
  • the third region thickness TR3 may be less than the third thickness T3 of the third layer 27.
  • the third region thickness TR3 may be greater than the third thickness T3.
  • the third region thickness TR3 may be approximately equal to the third thickness T3.
  • the third region thickness TR3 may be less than the first thickness T1 of the first layer 8. The third region thickness TR3 may be greater than the first thickness T1. The third region thickness TR3 may be approximately equal to the first thickness T1. The third region thickness TR3 may be less than the second thickness T2 of the second layer 9. The third region thickness TR3 may be greater than the second thickness T2. The third region thickness TR3 may be approximately equal to the second thickness T2.
  • the third region thickness TR3 is preferably 1 ⁇ m or more.
  • the third region thickness TR3 is preferably 5 ⁇ m or less.
  • the third region thickness TR3 may have a value that falls within any one of the following ranges: 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the third width W3 is less than the third thickness T3 of the third layer 27, and that the third region thickness TR3 is greater than the third width W3.
  • each of the multiple third regions 28 has a third aspect ratio TR3/W3 that extends in a vertically elongated columnar shape along the third axial channel CH3.
  • the third aspect ratio TR3/W3 is the ratio of the third region thickness TR3 to the third width W3.
  • the third region thickness TR3 is greater than the third thickness T3.
  • the third aspect ratio TR3/W3 may be greater than 1 and less than or equal to 100.
  • the third regions 28 are formed at intervals of a third pitch P3 in the third arrangement direction Da3. It is preferable that the third pitch P3 is less than the third thickness T3 of the third layer 27. Of course, the third pitch P3 may be equal to or greater than the third thickness T3. It is preferable that the third pitch P3 is less than the first thickness T1 of the first layer 8. Also, it is preferable that the third pitch P3 is less than the second thickness T2 of the second layer 9. Of course, the third pitch P3 may be equal to or greater than the first thickness T1. Also, the third pitch P3 may be equal to or greater than the second thickness T2.
  • the third pitch P3 may be 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the third pitch P3 may have a value that belongs to any one of the following ranges: 0.1 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 0.75 ⁇ m or less, 0.75 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 2.5 ⁇ m or less, 2.5 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 3.5 ⁇ m or less, 3.5 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 4.5 ⁇ m or less, and 4.5 ⁇ m or more and 5 ⁇ m or less.
  • the third pitch P3 is preferably 0.5 ⁇ m or more and 1.5 ⁇ m or less.
  • FIG. 32 is a cross-sectional perspective view showing the column region 12 according to the twelfth embodiment.
  • the stacked portion 7 in this example includes a top layer 30 of n-type single crystalline SiC stacked on the second layer 9.
  • the top layer 30 is formed to separate the first main surface 3 from the column region 12.
  • the top layer 30 also forms at least a part of the region between the first main surface 3 and the second upper ends 15b of the multiple second regions 15.
  • the top layer 30 may be considered to be a portion that forms the upper ends of the second layer 9.
  • the top layer 30 has an n-type conductivity, but the conductivity type of the top layer 30 can be adjusted as appropriate depending on the properties of the device structure formed on the first main surface 3. Therefore, the conductivity type of the top layer 30 does not necessarily need to be limited to n-type, and may be p-type.
  • the body regions 32 are each formed in a region between the first main surface 3 and the second upper ends 15b of the second regions 15.
  • the body regions 32 are preferably formed on the first main surface 3 side relative to the intermediate portion of the thickness range of the second layer 9, and are preferably exposed from the first main surface 3.
  • the body regions 32 are preferably connected to the corresponding second regions 15 (second upper ends 15b).
  • the SiC semiconductor device 1A includes multiple gate structures 35 of a planar electrode type arranged on the first main surface 3 in the active region 10.
  • the gate structures 35 may be referred to as "planar gate structures.”
  • the multiple gate structures 35 are arranged at intervals on the first main surface 3 so as to overlap at least one body region 32 (channel) in the stacking direction.
  • a gate potential is applied to the multiple gate structures 35 as a control potential.
  • the multiple gate structures 35 control the inversion and non-inversion of the channel (current path) in the body region 32 in response to the gate potential.
  • the multiple field regions 38 are preferably formed at a pitch different from the second pitch P2 of the second region 15 (the first pitch P1 of the first region 14). It is particularly preferable that the pitch of the multiple field regions 38 is larger than the second pitch P2 (the first pitch P1). Of course, the pitch of the multiple field regions 38 may be smaller than the second pitch P2 (the first pitch P1). Also, the pitch of the multiple field regions 38 may be approximately equal to the second pitch P2 (the first pitch P1).
  • the SiC semiconductor device 1A includes an interlayer insulating film 40 covering the first main surface 3.
  • the interlayer insulating film 40 may be referred to as an "insulating film,” an "interlayer film,” an “intermediate insulating film,” or the like.
  • the interlayer insulating film 40 has a layered structure including a first insulating film 41 and a second insulating film 42.
  • the first insulating film 41 may include at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film. It is particularly preferable that the first insulating film 41 includes a silicon oxide film made of an oxide of the chip 2 (second layer 9).
  • the source pad 47 is disposed on a portion of the interlayer insulating film 40 that covers the active region 10.
  • the source pad 47 may be disposed at a distance from the peripheral region 11 toward the active region 10.
  • the source pad 47 is formed in a polygonal shape having a recess that is recessed along the gate pad 45 in a plan view.
  • the source pad 47 may also be formed in a rectangular shape in a plan view.
  • the source pad 47 penetrates the interlayer insulating film 40 through a plurality of contact openings 43, and is electrically connected to a plurality of body regions 32, a plurality of source regions 33, and a plurality of contact regions 34. In other words, the source pad 47 is electrically connected to the column region 12 through a plurality of body regions 32.
  • the SiC semiconductor device 1A includes a drain pad 48 covering the second main surface 4.
  • the drain pad 48 is an electrode to which a drain potential is applied from the outside.
  • the drain pad 48 may be referred to as a "drain pad electrode", a “third pad electrode”, etc.
  • the drain pad 48 forms an ohmic contact with the base layer 6 exposed from the second main surface 4.
  • the drain pad 48 is electrically connected to the first layer 8 (the multiple first drift regions 16) and the second layer 9 (the multiple second drift regions 17) via the base layer 6.
  • the breakdown voltage that can be applied between the source pad 47 and the drain pad 48 (between the first main surface 3 and the second main surface 4) may be 500 V or more and 3000 V or less.
  • the breakdown voltage may have a value that belongs to any one of the following ranges: 500 V or more and 1000 V or less, 1000 V or more and 1500 V or less, 1500 V or more and 2000 V or less, 2000 V or more and 2500 V or less, and 2500 V or more and 3000 V or less.
  • FIG. 36 is a cross-sectional perspective view showing a gate structure 35 according to the second embodiment.
  • the multiple gate structures 35 according to the first embodiment extend along the second extension direction De2 of the multiple second regions 15.
  • the multiple gate structures 35 according to the second embodiment extend in a direction other than the second extension direction De2 so as to intersect with the multiple second regions 15.
  • each body region 32 may face multiple first drift regions 16 in the stacking direction.
  • the multiple body regions 32 may be arranged offset from the multiple first regions 14 in the first array direction Da1 and face either one or both of the first regions 14 and the first drift regions 16 in the stacking direction.
  • the arrangement direction and extension direction of the multiple body regions 32 are changed according to the first arrangement direction Da1 and first extension direction De1 of the multiple first regions 14. Therefore, the first arrangement direction Da1 may be the m-axis direction, and the first extension direction De1 may be the a-axis direction. Also, the first arrangement direction Da1 may be a direction other than the a-axis direction and the m-axis direction, and the first extension direction De1 may be a direction other than the a-axis direction and the m-axis direction.
  • the multiple gate structures 35 may face the multiple first regions 14 in a one-to-one correspondence in the stacking direction. Of course, each gate structure 35 may face the multiple first regions 14 in the stacking direction. The multiple gate structures 35 may face the multiple first drift regions 16 in a one-to-one correspondence in the stacking direction.
  • each gate structure 35 may face multiple first drift regions 16 in the stacking direction.
  • the multiple gate structures 35 may be arranged offset from the multiple first regions 14 in the first array direction Da1 and face either one or both of the first regions 14 and the first drift regions 16 in the stacking direction.
  • the arrangement direction and extension direction of the multiple gate structures 35 are changed according to the first arrangement direction Da1 and first extension direction De1 of the multiple first regions 14 (body regions 32). Therefore, the first arrangement direction Da1 may be the m-axis direction, and the first extension direction De1 may be the a-axis direction. Also, the first arrangement direction Da1 may be a direction other than the a-axis direction and the m-axis direction, and the first extension direction De1 may be a direction other than the a-axis direction and the m-axis direction.
  • the arrangement direction of the multiple gate structures 35 may be a direction other than the first arrangement direction Da1 and the second arrangement direction D2.
  • the extension direction of the multiple gate structures 35 may be a direction other than the first extension direction De1 and the second extension direction De2.
  • the multiple gate structures 35 may intersect both the multiple first regions 14 and the multiple second regions 15 in a planar view. In this case, a configuration in which the arrangement direction of the multiple gate structures 35 is one of the a-axis direction and the m-axis direction, and the extension direction of the multiple gate structures 35 is the other of the a-axis direction and the m-axis direction, is not prevented.
  • the angle (absolute value) between the extension direction of the gate structure 35 and the second extension direction De2 may be greater than 0° and less than 90°.
  • the angle (absolute value) of the gate structure 35 may have a value belonging to any one of the ranges of greater than 0° and less than 18°, 18° or more and less than 36°, 36° or more and less than 54°, 54° or more and less than 72°, and 72° or more and less than 90°.
  • the angle (absolute value) of the gate structure 35 may be set to a value belonging to any one of the ranges of 30° ⁇ 5°, 45° ⁇ 5°, and 60° ⁇ 5°.
  • the multiple gate structures 35 are each arranged to straddle two adjacent body regions 32, and each cover the multiple source regions 33 located in one and the other body region 32. In addition, the multiple gate structures 35 each face the multiple second regions 15 (second regions 15) and the multiple second drift regions 17 in the stacking direction.
  • FIG 37 is a schematic diagram showing a wafer 50 used in the manufacture of SiC semiconductor device 1A.
  • Wafer 50 is a substrate for base layer 6 and contains SiC single crystal.
  • Wafer 50 is formed in a flat disk shape. Of course, wafer 50 may also be formed in a flat rectangular parallelepiped shape.
  • Wafer 50 has a first wafer main surface 51 on one side, a second wafer main surface 52 on the other side, and a wafer side surface 53 connecting first wafer main surface 51 and second wafer main surface 52.
  • the wafer 50 has a mark 54 on the wafer side surface 53 that indicates the crystal orientation of the SiC single crystal.
  • the mark 54 may include either or both of an orientation flat and an orientation notch.
  • the orientation flat consists of a cutout that is cut in a straight line in a plan view.
  • the orientation notch consists of a cutout that is cut in a concave shape (e.g., a tapered shape) toward the center of the first wafer main surface 51 in a plan view.
  • a plurality of device regions 55 and a plurality of cutting lines 56 are set on the wafer 50 by alignment marks or the like.
  • Each device region 55 corresponds to the SiC semiconductor device 1A.
  • Each of the plurality of device regions 55 is set to have a rectangular shape in a plan view.
  • FIG. 38 is a flow chart showing an example of a method for manufacturing a SiC semiconductor device 1A.
  • FIG. 39A to FIG. 39H are cross-sectional perspective views showing an example of a method for manufacturing a SiC semiconductor device 1A.
  • FIG. 40A to FIG. 40B are schematic diagrams for explaining the crystal orientation measurement process.
  • FIG. 41A to FIG. 41B are schematic diagrams for explaining the ion implantation process.
  • FIG. 39A to FIG. 39H show cross-sectional perspective views of a portion of an active region 10 of one device region 55.
  • step S1 in FIG. 38 the aforementioned wafer 50 preparation process is performed (step S1 in FIG. 38).
  • a determination process is performed as to whether or not an n-type buffer layer 26 (see FIG. 29 and FIG. 30) formation process is performed (step S2 in FIG. 38). If a buffer layer 26 is to be formed (step S2 in FIG. 38: YES), the buffer layer 26 is formed starting from the first wafer main surface 51 (wafer 50) by epitaxial growth (step S3 in FIG. 38). If a buffer layer 26 formation process is not performed (step S2 in FIG. 38: NO), this process is omitted.
  • the X-ray diffraction device 57 includes an irradiation unit 58 and a detection unit 59, and performs the rocking curve measurement method.
  • the irradiation unit 58 irradiates the incident X-ray L1 having a predetermined incident angle ⁇ with respect to the upper end of the first layer 8 (the first wafer main surface 51 of the wafer 50).
  • the incident angle ⁇ is defined as the angle between the incident X-ray L1 and the upper end of the first layer 8 (the first wafer main surface 51 of the wafer 50).
  • the rocking curve measurement method is performed only at one location (e.g., the center) of the upper end of the first layer 8 (first wafer main surface 51 of the wafer 50). If in-plane variation in the off angle ⁇ off is expected, the rocking curve measurement method may be performed at multiple locations (e.g., the center and peripheral areas) of the upper end of the first layer 8 (first wafer main surface 51 of the wafer 50).
  • the fourth measurement point Po4 is set on the periphery of the first layer 8 at a distance from the first measurement point Po1 to the other side in the second direction Y (the side toward the mark 54).
  • the fifth measurement point Po5 is set on the periphery of the first layer 8 at a distance from the first measurement point Po1 to the other side in the first direction X (to the left of the mark 54).
  • the measurement results of the incident angle ⁇ , diffraction angle 2 ⁇ , and off angle ⁇ off at the first to fifth measurement points Po1 to Po5 are shown in the following Table 1.
  • the off angle ⁇ off is calculated using the incident angle ⁇ and diffraction angle 2 ⁇ by the formula " ⁇ -(2 ⁇ 1/2)".
  • the average value of the off angle ⁇ off of the first to fifth measurement points Po1 to Po5 was 4.036°, and the standard deviation of these off angles ⁇ off was 0.009° ( ⁇ 0.01°). From this, it can be understood that the in-plane variation of the off angle ⁇ off occurring at the upper end of the first layer 8 (first wafer main surface 51 of wafer 50) is extremely small, and is not enough to interfere with the channeling implantation process.
  • the measurement point may be any one or more (all) of the first to fifth measurement points Po1 to Po5.
  • the measurement point may be only the first measurement point Po1.
  • the off angle ⁇ off may be measured at multiple points on the upper end of the first layer 8 (first wafer main surface 51 of the wafer 50) and an implantation angle may be set in the channeling implantation process according to the in-plane variation of the off angle ⁇ off.
  • the manufacturing man-hours manufactured costs
  • the in-plane error of the first region 14 formed in the first layer 8 is appropriately suppressed.
  • the off-angle ⁇ off of the first layer 8 is approximately equal to the off-angle ⁇ off of the wafer 50 and the off-angle ⁇ off of the buffer layer 26. Therefore, the crystal orientation measurement process may be performed on the wafer 50 or the buffer layer 26 prior to the formation process of the first layer 8. However, from the standpoint of ensuring accuracy, it is preferable that the crystal orientation measurement process be performed on the first layer 8.
  • a step of forming a first mask 60 having a predetermined pattern is carried out (step S6 in FIG. 38).
  • the first mask 60 is preferably an organic mask (resist mask).
  • the first mask 60 is disposed on the upper end of the first layer 8, and has a plurality of first openings 61 that expose areas in the first layer 8 where a plurality of first regions 14 are to be formed.
  • the multiple first openings 61 are formed at intervals in the first array direction Da1, and are each partitioned into bands extending in the first extension direction De1.
  • a process for forming a plurality of first regions 14 is carried out (step S7 in FIG. 38).
  • the process for forming a plurality of first regions 14 includes a channeling injection process of a trivalent element (p-type impurity) into the first layer 8.
  • the first layer 8 (wafer 50) has an off angle ⁇ off inclined at a predetermined angle in a predetermined off direction Doff with respect to the first wafer main surface 51.
  • the channeling injection process is carried out based on data (information) of the off angle ⁇ off.
  • a trivalent element is introduced into the first layer 8 with a predetermined implantation energy in a direction intersecting the first axial channel CH1 (off angle ⁇ off) (see also FIG. 12).
  • a trivalent element is implanted along the vertical direction Z perpendicular to the upper end of the first layer 8 (first wafer main surface 51).
  • the trivalent element is introduced along a direction in which the atomic rows are relatively dense in plan view, so the trivalent element collides with the atomic rows at a relatively shallow depth position. Therefore, the atomic rows prevent the introduction of the trivalent element into the first layer 8 at a relatively deep depth position. As a result, a first region 14 that does not have a slow portion 22 is formed (see also FIG. 12).
  • the injection angle of the trivalent element into the first layer 8 is controlled, and the trivalent element is introduced into the first layer 8 along the first axial channel CH1 (in this embodiment, the c-axis of the SiC single crystal) with a predetermined injection energy (also refer to FIGS. 11A to 11E).
  • a predetermined injection energy also refer to FIGS. 11A to 11E.
  • the wafer 50 may be supported horizontally and the trivalent element may be introduced into the first layer 8 along the first axial channel CH1.
  • the wafer 50 may be supported tilted by the off angle ⁇ off from the horizontal and the trivalent element may be introduced into the first layer 8 along the first axial channel CH1.
  • a plurality of first regions 14 having a predetermined thickness are formed at a predetermined depth (see also Figures 11A to 11E).
  • the implantation energy of the trivalent element may be 100 KeV or more and 2000 KeV or less.
  • the implantation energy may have a value that belongs to any one of the following ranges: 100 KeV or more and 250 KeV or less, 250 KeV or more and 500 KeV or less, 500 KeV or more and 750 KeV or less, 750 KeV or more and 1000 KeV or less, 1000 KeV or more and 1250 KeV or less, 1250 KeV or more and 1500 KeV or less, 1500 KeV or more and 1750 KeV or less, and 1750 KeV or more and 2000 KeV or less.
  • the injection temperature of the trivalent element may be adjusted in the range of 0°C to 1500°C.
  • the injection temperature may have a value that belongs to any one of the following ranges: 0°C to 25°C, 25°C to 50°C, 50°C to 100°C, 100°C to 250°C, 250°C to 500°C, 500°C to 750°C, 750°C to 1000°C, 1000°C to 1250°C, and 1250°C to 1500°C.
  • the trivalent element is introduced along the first axial channel CH1, in which the atomic rows are relatively sparse in plan view.
  • the trivalent element travels through the first axial channel CH1 while repeatedly undergoing small-angle scattering due to the channeling effect, and reaches a relatively deep position in the first layer 8.
  • the probability of the trivalent element colliding with the atomic rows of the SiC single crystal is reduced.
  • a trivalent element belonging to the heavy elements heavier than carbon is introduced into the first layer 8.
  • the trivalent element is a trivalent element other than boron (at least one of aluminum, gallium, and indium).
  • the trivalent element is aluminum.
  • the first extension direction De1 may be the a-axis direction or the m-axis direction.
  • the first extension direction De1 may be a direction other than the a-axis direction or the m-axis direction.
  • the trivalent element is introduced into the first layer 8 through the multiple first openings 61 at an angle of approximately the off angle ⁇ off with respect to the upper end of the first layer 8 in a cross-sectional view along the first array direction Da1.
  • first extension direction De1 is a direction other than the a-axis direction and the m-axis direction (see also Figures 10A to 10C, etc.), there is no need to strictly control the alignment misalignment of the multiple first regions 14 with respect to the crystal orientation of the SiC single crystal.
  • the trivalent element may be electrically activated by an annealing method, and at the same time, lattice defects and the like that have occurred in the first layer 8 may be repaired.
  • the annealing temperature for the first layer 8 may be 500°C or higher and 2000°C or lower. This forms a first superjunction structure SJ1 at the same time that a plurality of first regions 14 are formed. After the step of forming a plurality of first regions 14, the first mask 60 is removed.
  • a determination step is performed as to whether or not a thickness adjustment step for the first layer 8 is to be performed (step S8 in FIG. 38). If the thickness of the first layer 8 is to be adjusted (step S8 in FIG. 38: YES), the first layer 8 is thinned from the upper end side (step S9 in FIG. 38).
  • the thickness adjustment process may include a step of exposing the first regions 14 from the upper end of the first layer 8 (see also Figures 25 to 28, etc.). In other words, the thickness adjustment process may include a step of removing part or all of the first gradually increasing portions 20A of the first regions 14. If the thickness adjustment process is not performed (Step S8 in Figure 38: NO), this step is omitted.
  • the process of forming the multiple intermediate regions 25 includes placing a mask (not shown) having a predetermined pattern on the upper end of the first layer 8.
  • the mask (not shown) is preferably an organic mask (resist mask).
  • the mask (not shown) has multiple openings that expose the areas in the first layer 8 where the multiple first regions 14 are formed.
  • the multiple openings are formed at intervals in the first direction X, and are each partitioned into bands extending in the second direction Y.
  • the process of forming the multiple intermediate regions 25 includes a process of introducing a trivalent element into the first layer 8 with a predetermined implantation energy in a direction intersecting the first axial channel CH1 (off angle ⁇ off) by a random implantation method through a mask (not shown) (see also FIG. 12).
  • the trivalent element may be introduced into the first layer 8 once or multiple times.
  • a step of forming a second mask 62 having a predetermined pattern is performed (step S13 in FIG. 38).
  • the second mask 62 is preferably an organic mask (resist mask).
  • the second mask 62 is disposed on the upper end of the first layer 8, and has a plurality of second openings 63 that expose areas in the first layer 8 where a plurality of second regions 15 are to be formed.
  • the multiple second openings 63 are formed at intervals in a second arrangement direction Da2 different from the first arrangement direction Da1, and are each partitioned into bands extending in a second extension direction De2 different from the first extension direction De1.
  • a process for forming a plurality of second regions 15 is carried out (step S14 in FIG. 38).
  • the process for forming a plurality of second regions 15 includes a channeling injection process of a trivalent element (p-type impurity) into the second layer 9.
  • the channeling injection process is carried out based on the data (information) of the off angle ⁇ off described above.
  • the injection angle of the trivalent element into the second layer 9 is controlled, and the trivalent element is introduced into the second layer 9 along the second axial channel CH2 (the c-axis of the SiC single crystal in this embodiment) with a predetermined injection energy (see also Figures 11A to 11E).
  • a predetermined injection energy see also Figures 11A to 11E.
  • the wafer 50 may be supported horizontally and the trivalent element may be introduced into the second layer 9 along the second axial channel CH2.
  • the wafer 50 may be supported tilted by the off angle ⁇ off from the horizontal and the trivalent element may be introduced into the second layer 9 along the second axial channel CH2.
  • a plurality of second regions 15 having a predetermined thickness are formed at a predetermined depth (see also Figures 11A to 11E).
  • the second extension direction De2 is also a direction other than the a-axis direction and the m-axis direction.
  • the multiple first regions 14 have a first extension angle ⁇ 1 inclined toward one side of the m-axis with respect to the a-axis
  • the multiple second regions 15 have a second extension angle ⁇ 2 toward the other side of the m-axis with respect to the a-axis.
  • FIG. 42 is a plan view showing a SiC semiconductor device 1B according to the second embodiment.
  • FIG. 43 is a cross-sectional view taken along line XLIII-XLIII shown in FIG. 42.
  • FIG. 44 is a plan view showing an example layout of chip 2.
  • FIG. 45 is a perspective view showing an example layout of chip 2.
  • the active surface 71 may be referred to as the "first surface portion,” the outer peripheral surface 72 as the “second surface portion,” the first to fourth connection surfaces 73A to 73D as the “connection surface portions,” and the active plateau 74 as the “mesa portion.”
  • the active surface 71, the outer peripheral surface 72, and the first to fourth connection surfaces 73A to 73D may be considered to be components of the chip 2 (first main surface 3).
  • the outer peripheral surface 72 is formed in the outer peripheral region 11. In other words, the outer peripheral surface 72 is formed outside the active surface 71.
  • the outer peripheral surface 72 is recessed in the thickness direction of the chip 2 (toward the second main surface 4) relative to the active surface 71. Specifically, in this embodiment, the outer peripheral surface 72 is recessed to a depth less than the thickness of the second layer 9 so as to expose the second layer 9.
  • the outer peripheral surface 72 extends in a band shape along the active surface 71 in a plan view, and is formed in a ring shape (specifically a square ring shape) surrounding the active surface 71.
  • the SiC semiconductor device 1B includes a p-type body region 32 formed in the surface layer of the first main surface 3 (active surface 71).
  • the body region 32 is formed in a layer extending along the active surface 71.
  • the body region 32 may be formed over the entire active surface 71 and exposed from the first to fourth connection surfaces 73A to 73D.
  • the body region 32 is formed at a distance from the lower end of the second layer 9 toward the active surface 71, and overlaps the column region 12 (the multiple second regions 15) in the stacking direction.
  • the body region 32 is preferably formed at a distance from the depth position of the outer peripheral surface 72 toward the active surface 71, and is exposed from the first main surface 3.
  • the body region 32 is formed in the region between the active surface 71 and the second upper ends 15b of the multiple second regions 15.
  • the body region 32 is preferably connected to the multiple second regions 15 (the second upper ends 15b).
  • body region 32 does not have gradual portion 22 having a thickness of 0.5 ⁇ m or more, and has a concentration gradient including gradually increasing portion 20, peak portion 21, and gradually decreasing portion 23 within a range of 0.5 ⁇ m.
  • Body region 32 may have a peak value of a p-type impurity concentration of 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the multiple gate structures 35 are arranged at intervals inward from the periphery (first to fourth connection surfaces 73A to 73D) of the active surface 71 in the active region 10.
  • the multiple gate structures 35 are arranged at intervals in the second array direction Da2, and are each formed in a strip shape extending in the second extension direction De2. That is, in this embodiment, the multiple gate structures 35 are arranged in stripes extending along the multiple second regions 15, and intersect with the multiple first regions 14 and the multiple first drift regions 16 in the stacking direction.
  • the second array direction Da2 is the m-axis direction (first direction X), and the second extension direction De2 is the a-axis direction (second direction Y).
  • the array direction and extension direction of the multiple gate structures 35 are changed according to the second array direction Da2 and second extension direction De2 of the multiple second regions 15. Therefore, the second array direction Da2 may be the a-axis direction, and the second extension direction De2 may be the m-axis direction.
  • the second array direction Da2 may be a direction other than the a-axis direction and the m-axis direction, and the second extension direction De2 may be a direction other than the a-axis direction and the m-axis direction.
  • the multiple gate structures 35 are arranged offset from the multiple second regions 15 toward the multiple second drift regions 17. Specifically, the multiple gate structures 35 penetrate the body region 32 at intervals from the multiple second regions 15, and are arranged in a one-to-one correspondence within the multiple second drift regions 17. In other words, the multiple gate structures 35 are arranged alternately with the multiple second regions 15 along the second array direction Da2, and face the multiple second regions 15 in the horizontal direction.
  • the multiple gate structures 35 are formed at intervals from the lower ends of the multiple second drift regions 17 toward the active surface 71, and face the multiple first regions 14 and the multiple first drift regions 16 across parts of the multiple second drift regions 17. It is preferable that the multiple gate structures 35 are formed at intervals from the intermediate portions of the thickness ranges of the multiple second regions 15 toward the active surface 71. Of course, the multiple gate structures 35 may be formed at a depth position that crosses the intermediate portions of the thickness ranges of the multiple second regions 15.
  • Each gate structure 35 has a trench width WT in the arrangement direction (first direction X in this embodiment) and a trench depth DT in the vertical direction Z.
  • the trench width WT is less than the second pitch P2 (first pitch P1).
  • the trench depth DT is less than the second thickness T2 of the second layer 9. It is preferable that the trench depth DT is approximately equal to the aforementioned peripheral depth DO. Of course, the trench depth DT may be greater than or equal to the peripheral depth DO, or may be less than the peripheral depth DO.
  • the trench depth DT may be 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the trench depth DT may have a value that falls within any one of the following ranges: 0.1 ⁇ m or more and 0.25 ⁇ m or less, 0.25 ⁇ m or more and 0.5 ⁇ m or less, 0.5 ⁇ m or more and 1 ⁇ m or less, 1 ⁇ m or more and 1.5 ⁇ m or less, 1.5 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 3 ⁇ m or less, 3 ⁇ m or more and 4 ⁇ m or less, and 4 ⁇ m or more and 5 ⁇ m or less.
  • the trench depth DT is preferably 0.1 ⁇ m or more and 1.5 ⁇ m or less.
  • the insulating film 76 has a single-layer structure made of a silicon oxide film. It is particularly preferable that the insulating film 76 includes a silicon oxide film made of an oxide of the chip 2.
  • the buried electrode 77 is embedded in the trench 75 with the insulating film 76 in between, and faces the channel with the insulating film 76 in between.
  • the buried electrode 77 may include p-type or n-type conductive polysilicon.
  • the SiC semiconductor device 1B includes a plurality of source regions 33 formed on both sides of a plurality of gate structures 35 in a surface layer portion of the first main surface 3 (active surface 71).
  • the plurality of source regions 33 are formed in a surface layer portion of the body region 32.
  • the plurality of source regions 33 have a higher n-type impurity concentration (peak value) than the second layer 9 (second drift region 17).
  • the plurality of source regions 33 may have an n-type impurity concentration of 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less as a peak value.
  • the multiple source regions 33 extend in a band shape along the corresponding gate structures 35 in a plan view.
  • the multiple source regions 33 are formed at intervals from the bottom of the body region 32 toward the active surface 71, and face the second drift region 17 across a portion of the body region 32 in the stacking direction.
  • the multiple source regions 33, together with the multiple second drift regions 17 located directly below, define a channel (current path) that extends along the wall surface of the corresponding gate structure 35.
  • the multiple source regions 33 may face the second region 15 across a portion of the body region 32 in the stacking direction.
  • the multiple source regions 33 may be formed at intervals from the second region 15 to the second drift region 17 side (gate structure 35 side) so as not to face the second region 15 in the stacking direction.
  • the plurality of contact regions 34 have a p-type impurity concentration (peak value) higher than the p-type impurity concentration (peak value) of the plurality of body regions 32.
  • the p-type impurity concentration (peak value) of the plurality of contact regions 34 is higher than the p-type impurity concentration (peak value) of the plurality of second regions 15.
  • the plurality of contact regions 34 may have a p-type impurity concentration (peak value) of 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less as a peak value.
  • the multiple contact regions 34 may face the second drift region 17 across a portion of the body region 32 in the stacking direction.
  • the multiple contact regions 34 may be formed at intervals from the second drift region 17 toward the second region 15 so as not to face the second drift region 17 in the stacking direction.
  • the bottom of the well region 78 is located closer to the lower end of the second layer 9 than the bottom wall of the gate structure 35. It is preferable that the bottom of the well region 78 is located closer to the outer circumferential surface 72 than the second lower ends 15a of the second regions 15. It is particularly preferable that the bottom of the well region 78 is located closer to the outer circumferential surface 72 than the intermediate portions of the thickness ranges of the second regions 15.
  • the multiple field regions 38 are arranged at intervals from the periphery of the active surface 71 (first to fourth connection surfaces 73A to 73D) and the periphery of the chip 2 (first to fourth side surfaces 5A to 5D). Specifically, the multiple field regions 38 are arranged at intervals from the well region 78 to the periphery side of the outer circumferential surface 72.
  • the multiple field regions 38 extend in a band shape along the active surface 71 in a plan view, and are formed in a ring shape (specifically, a square ring shape) surrounding the active surface 71.
  • the multiple field regions 38 are formed at intervals from the bottom of the second layer 9 toward the outer circumferential surface 72, and face the first layer 8 with a part of the second layer 9 in between.
  • the multiple field regions 38 are located closer to the lower end of the second layer 9 than the bottom of the gate structure 35.
  • the first insulating film 41 covers the well region 78 and the multiple field regions 38 on the outer peripheral surface 72.
  • the first insulating film 41 is continuous with the first to fourth side surfaces 5A to 5D.
  • the first insulating film 41 may be formed at a distance inward from the periphery of the outer peripheral surface 72, exposing the second layer 9 from the periphery of the outer peripheral surface 72.
  • the first insulating film 41 covers the well region 78 on the first to fourth connection surfaces 73A to 73D.
  • the second insulating film 42 selectively covers the active surface 71, the outer peripheral surface 72, and the first to fourth connection surfaces 73A to 73D, sandwiching the first insulating film 41 between them.
  • the second insulating film 42 covers the multiple gate structures 35 in the active region 10.
  • the second insulating film 42 covers the multiple field regions 38 and well regions 78 in the outer peripheral region 11, sandwiching the first insulating film 41 between them.
  • the second insulating film 42 is continuous with the first to fourth side surfaces 5A to 5D.
  • the second insulating film 42 may be formed at a distance inward from the periphery of the outer peripheral surface 72, and the second layer 9 may be exposed from the periphery of the outer peripheral surface 72 together with the first insulating film 41.
  • the SiC semiconductor device 1A includes a plurality of contact openings 43 formed in the interlayer insulating film 40.
  • the plurality of contact openings 43 include a plurality of contact openings 43 (not shown) that expose a plurality of gate structures 35 (buried electrodes 77), and a plurality of contact openings 43 that expose a plurality of source regions 33.
  • the plurality of contact openings 43 for the source regions 33 are formed in the regions between the plurality of adjacent gate structures 35, and expose the plurality of source regions 33 and the plurality of contact regions 34.
  • the SiC semiconductor device 1B includes a sidewall structure 79 disposed in the interlayer insulating film 40 so as to cover at least one of the first to fourth connection surfaces 73A to 73D.
  • the sidewall structure 79 is disposed on the first insulating film 41 and is covered by the second insulating film 42.
  • the sidewall structure 79 reduces the step formed between the active surface 71 and the outer peripheral surface 72.
  • the sidewall structure 79 is formed in a band shape extending along at least one of the first to fourth connection surfaces 73A to 73D.
  • the sidewall structure 79 is formed in a ring shape (specifically, a square ring shape) extending along the first to fourth connection surfaces 73A to 73D so as to surround the active surface 71 in a plan view.
  • the sidewall structure 79 may have a portion that extends in a film-like manner along the outer peripheral surface 72, and a portion that extends in a film-like manner along the first to fourth connection surfaces 73A to 73D.
  • the sidewall structure 79 is formed at a distance from the innermost field region 38 toward the active surface 71, and faces the well region 78 in the horizontal direction and stacking direction, sandwiching the first insulating film 41 therebetween.
  • the sidewall structure 79 may face the body region 32, sandwiching the first insulating film 41 therebetween.
  • the SiC semiconductor device 1B includes a gate pad 45, a plurality of gate wirings 46, a source pad 47, and a drain pad 48.
  • the drain pad 48 is formed in the same manner as in the first embodiment.
  • the gate pad 45 is disposed on the active surface 71 at a distance from the outer peripheral surface 72 in a plan view.
  • the gate pad 45 is disposed in a region close to the center of one side of the active surface 71 (the second connection surface 73B in this embodiment) in a plan view.
  • the gate pad 45 may also be disposed at a corner of the active surface 71 or in the center of the active surface 71 in a plan view.
  • the multiple gate wirings 46 are arranged on the active surface 71 at a distance from the outer peripheral surface 72 in a plan view.
  • the multiple gate wirings 46 include a first gate wiring 46A and a second gate wiring 46B.
  • the first gate wiring 46A is pulled out from the gate pad 45 toward the first connection surface 73A and extends in a line along the periphery of the active surface 71 so as to intersect (specifically, perpendicular to) a portion (specifically, one end) of the multiple gate structures 35.
  • the first gate wiring 46A penetrates the interlayer insulating film 40 via the multiple contact openings 43 and is electrically connected to one end of the multiple gate structures 35 (buried electrodes 77).
  • the second gate wiring 46B is pulled out from the gate pad 45 toward the third connection surface 73C and extends in a line along the periphery of the active surface 71 so as to intersect (specifically, perpendicular to) a portion (specifically, the other end) of the multiple gate structures 35.
  • the second gate wiring 46B penetrates the interlayer insulating film 40 via the multiple contact openings 43 and is electrically connected to the other end of the multiple gate structures 35 (buried electrodes 77).
  • the source pad 47 is disposed on the active surface 71 at a distance from the outer peripheral surface 72 in a plan view.
  • the source pad 47 penetrates the interlayer insulating film 40 via a plurality of contact openings 43, and is electrically connected to the body region 32, the plurality of source regions 33, and the plurality of contact regions 34. In other words, the source pad 47 is electrically connected to the column region 12 via the body region 32.
  • FIG. 49 is a cross-sectional perspective view showing a gate structure 35 according to the second embodiment.
  • the multiple gate structures 35 according to the first embodiment described above were arranged shifted from the column region 12 (multiple second regions 15) toward the multiple second drift regions 17.
  • the multiple gate structures 35 according to the second embodiment are arranged so as to overlap the multiple second regions 15 in the stacking direction.
  • the multiple gate structures 35 overlap the multiple second regions 15 in a one-to-one correspondence in the stacking direction.
  • the multiple gate structures 35 each have a bottom wall connected to a corresponding second region 15. Specifically, the multiple gate structures 35 are formed wider than the corresponding second region 15, and each have a bottom wall connected to the corresponding second region 15 and a side wall connected to the corresponding second drift region 17.
  • the buried electrodes 77 face the corresponding second regions 15 across the insulating film 76 in the stacking direction, and face the corresponding second drift regions 17 across the insulating film 76 in the horizontal direction.
  • the aforementioned multiple source regions 33 and multiple contact regions 34 each face the corresponding second drift regions 17 across a portion of the body region 32 in the stacking direction.
  • FIG. 50 is a cross-sectional perspective view showing a gate structure 35 according to a third embodiment.
  • the multiple gate structures 35 according to the third embodiment each have a layout that does not require consideration of misalignment with respect to the multiple second regions 15.
  • the multiple gate structures 35 may face the multiple first regions 14 in a one-to-one correspondence in the stacking direction. Of course, each gate structure 35 may face the multiple first regions 14 in the stacking direction. The multiple gate structures 35 may face the multiple first drift regions 16 in a one-to-one correspondence in the stacking direction.
  • each gate structure 35 may face multiple first drift regions 16 in the stacking direction.
  • the multiple gate structures 35 may be arranged offset from the multiple first regions 14 in the first array direction Da1 and face either one or both of the first regions 14 and the first drift regions 16 in the stacking direction.
  • the arrangement direction and extension direction of the multiple gate structures 35 are changed according to the first arrangement direction Da1 and first extension direction De1 of the multiple first regions 14. Therefore, the first arrangement direction Da1 may be the m-axis direction, and the first extension direction De1 may be the a-axis direction. Also, the first arrangement direction Da1 may be a direction other than the a-axis direction and the m-axis direction, and the first extension direction De1 may be a direction other than the a-axis direction and the m-axis direction.
  • the arrangement direction of the multiple gate structures 35 may be a direction other than the first arrangement direction Da1 and the second arrangement direction D2.
  • the extension direction of the multiple gate structures 35 may be a direction other than the first extension direction De1 and the second extension direction De2.
  • the multiple gate structures 35 may intersect both the multiple first regions 14 and the multiple second regions 15 in a planar view.
  • the angle (absolute value) between the extension direction of the gate structure 35 and the second extension direction De2 may be greater than 0° and less than 90°.
  • the angle (absolute value) of the gate structure 35 may have a value belonging to any one of the ranges of greater than 0° and less than 18°, 18° or more and less than 36°, 36° or more and less than 54°, 54° or more and less than 72°, and 72° or more and less than 90°.
  • the angle (absolute value) of the gate structure 35 may be set to a value belonging to any one of the ranges of 30° ⁇ 5°, 45° ⁇ 5°, and 60° ⁇ 5°.
  • the buried electrode 77 faces the second regions 15 and the second drift regions 17 across the insulating film 76 in the stacking direction and horizontal direction.
  • the source regions 33 and contact regions 34 described above face the second regions 15 and the second drift regions 17 across a portion of the body region 32 in the stacking direction.
  • FIG. 51 is a cross-sectional perspective view showing a gate structure 35 according to the fourth embodiment.
  • the multiple gate structures 35 according to the fourth embodiment each have a configuration that contributes to narrowing the pitch.
  • the multiple gate structures 35 according to the fourth embodiment are particularly effective in realizing a narrower pitch in the column region 12 (multiple second regions 15).
  • FIG. 51 shows an example in which the gate structure 35 according to the first embodiment described above is replaced with the gate structure 35 according to the fourth embodiment, but the configuration of the gate structure 35 according to the fourth embodiment is also applicable to the configurations of the gate structures 35 according to the second and third embodiments.
  • the multiple gate structures 35 each include a trench 75, an insulating film 76, a buried electrode 77, and a buried insulator 80.
  • the trench 75 has a form similar to that of the first embodiment.
  • the insulating film 76 is formed at a distance from the first main surface 3 (active surface 71) to the bottom wall side of the trench 75, exposing a surface portion of the first main surface 3 (active surface 71) at the opening end of the trench 75. It is preferable that the upper end of the insulating film 76 is located on the first main surface 3 side relative to the intermediate depth range of the trench 75.
  • the buried electrode 77 is buried in the trench 75 at a distance from the first main surface 3 (active surface 71) toward the bottom wall of the trench 75, and defines an open recess that is recessed toward the bottom wall of the trench 75 at the opening end of the trench 75.
  • the buried electrode 77 exposes the surface portion of the first main surface 3 (active surface 71) and the upper end of the insulating film 76 at the opening end of the trench 75. It is preferable that the upper end of the buried electrode 77 is located on the first main surface 3 side relative to the middle part of the depth range of the trench 75.
  • the upper end of the buried insulator 80 is preferably located on the first main surface 3 side relative to the intermediate portion of the depth range of the trench 75.
  • the buried insulator 80 may include at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
  • the buried insulator 80 preferably includes a silicon oxide film.
  • the aforementioned multiple source regions 33 are each formed in a region between multiple adjacent gate structures 35 in the surface layer portion of the first main surface 3 (active surface 71).
  • the multiple source regions 33 are arranged at intervals along the multiple gate structures 35 so as to be connected to the multiple gate structures 35 located on both sides.
  • the multiple source regions 33 arranged along one sidewall of the gate structure 35 face the multiple source regions 33 arranged along the other sidewall of the gate structure 35 in a one-to-one correspondence.
  • the multiple source regions 33 are arranged in a matrix in a planar view.
  • the multiple contact regions 34 on one side may face the regions between the multiple source regions 33 on the other side (i.e., the multiple source regions 33) in a one-to-one correspondence.
  • the multiple contact regions 34 may be arranged in a staggered pattern in a planar view.
  • the multiple contact regions 34 have portions exposed from the sidewall of the trench 75 at the opening end of the trench 75, and face the buried electrode 77 and the buried insulator 80 with the insulating film 76 between them.
  • the first insulating film 41 covers the peripheral portion of the active surface 71 and exposes the multiple gate structures 35 collectively in the inner portion of the active surface 71. Specifically, the first insulating film 41 is connected to the insulating film 76 at both ends of the multiple gate structures 35, exposing the buried electrodes 77. The first insulating film 41 also covers the outer peripheral surface 72 and the first to fourth connection surfaces 73A to 73D in the same manner as in the first embodiment.
  • the second insulating film 42 selectively covers the active surface 71, the outer peripheral surface 72, and the first to fourth connection surfaces 73A to 73D across the first insulating film 41.
  • the second insulating film 42 covers the peripheral portion of the active surface 71, exposing the multiple gate structures 35 collectively at the inner portion of the active surface 71.
  • the second insulating film 42 penetrates into the trench 75 from above the first main surface 3 (active surface 71) at both ends of the multiple gate structures 35, and is connected to the buried insulator 80 within the trench 75.
  • the aforementioned gate pad 45, the aforementioned multiple gate wirings 46, and the aforementioned drain pad 48 have the same configuration as in the first embodiment.
  • the aforementioned source pad 47 penetrates into the single contact opening 43 from above the interlayer insulating film 40, and collectively covers the inner parts (buried insulator 80) of the multiple gate structures 35, the multiple source regions 33, and the multiple contact regions 34 within the single contact opening 43.
  • the source pad 47 is electrically insulated from the multiple gate structures 35 (buried electrodes 77) by the buried insulator 80, and is electrically connected to the multiple source regions 33 and multiple contact regions 34 at the first main surface 3 (active surface 71).
  • the source pad 47 has a buried portion buried in the trench 75. The buried portion of the source pad 47 faces the buried electrode 77 within the trench 75 with the buried insulator 80 in between, and is electrically connected to the multiple source regions 33 and multiple contact regions 34 at the opening end of the trench 75.
  • the multiple gate structures 35 each include a trench 75, an insulating film 76, a buried electrode 77, and a buried insulator 80.
  • the trench 75 has a similar configuration to that of the first embodiment.
  • the insulating film 76 includes an upper insulating film 81 and a lower insulating film 82.
  • the upper insulating film 81 may include a silicon oxide film. It is preferable that the upper insulating film 81 includes a silicon oxide film made of an oxide of the chip 2.
  • the upper insulating film 81 may have a thickness of 1 nm or more and 100 nm or less. The thickness of the upper insulating film 81 may have a value that belongs to any one of the following ranges: 1 nm or more and 25 nm or less, 25 nm or more and 50 nm or less, 50 nm or more and 75 nm or less, and 75 nm or more and 100 nm or less.
  • the lower insulating film 82 covers the wall surface on the bottom wall side of the trench 75 relative to the bottom of the body region 32.
  • the lower insulating film 82 covers the second drift region 17.
  • the coverage area of the lower insulating film 82 relative to the second drift region 17 is larger than the coverage area of the upper insulating film 81 relative to the body region 32.
  • the lower insulating film 82 may include a silicon oxide film.
  • the lower insulating film 82 may include a silicon oxide film made of an oxide of the chip 2, or may include a silicon oxide film formed by a CVD method.
  • the lower insulating film 82 has a thickness greater than that of the upper insulating film 81.
  • the thickness of the lower insulating film 82 is preferably 10 to 50 times the thickness of the upper insulating film 81.
  • the lower insulating film 82 may have a thickness of 100 nm or more and 500 nm or less.
  • the thickness of the lower insulating film 82 may have a value that belongs to any one of the following ranges: 100 nm or more and 150 nm or less, 150 nm or more and 200 nm or less, 200 nm or more and 250 nm or less, 250 nm or more and 300 nm or less, 300 nm or more and 350 nm or less, 350 nm or more and 400 nm or less, 400 nm or more and 450 nm or less, and 450 nm or more and 500 nm or less.
  • the aforementioned multiple source regions 33 have portions exposed from the sidewall of trench 75 at the opening end of trench 75, and face upper electrode 83 and buried insulator 80 across upper insulating film 81.
  • the aforementioned multiple contact regions 34 have portions exposed from the sidewall of trench 75 at the opening end of trench 75, and face upper electrode 83 and buried insulator 80 across upper insulating film 81.
  • the interlayer insulating film 90 has a contact opening 91 that exposes the active region 10.
  • the contact opening 91 has an opening wall surface positioned above the innermost field region 38, exposing the entire active region 10 and the inner edge of the innermost field region 38.
  • the width of the surface region 95 may be greater than the width of the multiple first regions 14, and the pitch of the surface region 95 may be less than the pitch of the multiple first regions 14.
  • the width of the surface region 95 may be greater than the width of the multiple first regions 14, and the pitch of the surface region 95 may be greater than the pitch of the multiple first regions 14.
  • the width of the multiple surface regions 95 may be approximately equal to the width of the multiple first regions 14.
  • the pitch of the multiple surface regions 95 may be approximately equal to the pitch of the multiple first regions 14.
  • the multiple surface regions 95 are arranged at intervals in the first arrangement direction Da1 of the first region 14 and extend in the first extension direction De1 of the first region 14.
  • the first arrangement direction Da1 is the m-axis direction
  • the first extension direction De1 is the a-axis direction.
  • the arrangement direction and extension direction of the multiple surface regions 95 are changed according to the first arrangement direction Da1 and first extension direction De1 of the multiple first regions 14. Therefore, the first arrangement direction Da1 may be the a-axis direction, and the first extension direction De1 may be the m-axis direction.
  • the first arrangement direction Da1 may be a direction other than the a-axis direction and the m-axis direction
  • the first extension direction De1 may be a direction other than the a-axis direction and the m-axis direction.
  • the base layer 6, the first layer 8, the second layer 9, the buffer layer 26, and the top layer 30 each contain a SiC single crystal.
  • at least one or all of the base layer 6, the first layer 8, the second layer 9, the buffer layer 26, and the top layer 30 may contain a single crystal of a wide band gap semiconductor other than a SiC single crystal.
  • a wide band gap semiconductor is a semiconductor having a band gap larger than that of silicon.
  • Examples of single crystals of wide band gap semiconductors include silicon carbide (SiC), gallium nitride (GaN), diamond (C), and gallium oxide (Ga 2 O 3 ).
  • the base layer 6, the first layer 8, the second layer 9, the buffer layer 26, and the top layer 30 may be made of the same type of single crystal or different types of single crystals.
  • the aforementioned channeling injection process (the process of injecting impurities into regions with sparse atomic rows) can also be applied to single crystals that form a cubic crystal.
  • the single crystal of the wide band gap semiconductor may be a cubic crystal or a hexagonal crystal.
  • these axial channels are formed by regions surrounded by atomic rows that are aligned along the low-index crystal axes of the cubic crystal axes.
  • the low-index crystal axis of a cubic crystal is a crystal axis in which the absolute values of "h", "k” and “l” in the Miller indices (h, k, l) are all 2 or less (preferably 1 or less).
  • the base layer 6, the first layer 8, the second layer 9, the buffer layer 26 and the top layer 30 may contain single crystal silicon.
  • an n-type base layer 6 is shown.
  • a p-type base layer 6 may be adopted.
  • an IGBT (Insulated Gate Bipolar Transistor) structure is formed instead of the MISFET structure.
  • the "source” of the MISFET structure is replaced with the "emitter” of the IGBT structure, and the "drain” of the MISFET structure is replaced with the "collector” of the IGBT structure.
  • the p-type base layer 6 may be a p-type region containing a trivalent element introduced into the surface layer of the second main surface 4 of the chip 2 by ion implantation.
  • a semiconductor device (1A, 1B, 1C) including a first layer (8) of a first conductivity type (n type) including a semiconductor single crystal and having a first axial channel (CH1) along the stacking direction, a second layer (9) of a first conductivity type (n type) including a semiconductor single crystal and having a second axial channel (CH2) along the stacking direction and stacked on the first layer (8), a first region (14) of a second conductivity type (p type) extending along the first axial channel (CH1) in the first layer (8) in a cross-sectional view and extending in a first extension direction (De1) in a planar view, and a second region (15) of a second conductivity type (p type) extending along the second axial channel (CH2) in the second layer (9) in a cross-sectional view and extending in a second extension direction (De2) intersecting the first extension direction (De1) so as to intersect the first region (14) in a planar view.
  • p-type second conductivity type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

ＳｉＣ半導体装置は、積層方向に沿う第１軸チャネルを有する第１導電型の第１ＳｉＣ層と、前記積層方向に沿う第２軸チャネルを有し、前記第１ＳｉＣ層の上に積層された第１導電型の第２ＳｉＣ層と、断面視において前記第１ＳｉＣ層内で前記第１軸チャネルに沿って延び、平面視において第１延在方向に延びる第２導電型の第１領域と、断面視において前記第２ＳｉＣ層内で前記第２軸チャネルに沿って延び、平面視において前記第１領域に交差するように前記第１延在方向に交差する第２延在方向に延びる第２導電型の第２領域と、を含む。

Description

ＳｉＣ半導体装置
　この出願は、２０２２年１２月２８日に日本国特許庁に提出された特許出願２０２２－２１２６０９号に基づく優先権を主張しており、この出願の全開示はここに引用により組み込まれる。本開示は、ＳｉＣ半導体装置に関する。
　特許文献１（US2015/0028351A1）は、チャネリング注入法によって炭化ケイ素層に導入された不純物領域を有する電子デバイスを開示している。
米国特許出願公開第２０１５／００２８３５１号明細書
［概要］
　本開示は、新規なＳｉＣ半導体装置を提供する。
　本開示は、積層方向に沿う第１軸チャネルを有する第１導電型の第１ＳｉＣ層と、前記積層方向に沿う第２軸チャネルを有し、前記第１ＳｉＣ層の上に積層された第１導電型の第２ＳｉＣ層と、断面視において前記第１ＳｉＣ層内で前記第１軸チャネルに沿って延び、平面視において第１延在方向に延びる第２導電型の第１領域と、断面視において前記第２ＳｉＣ層内で前記第２軸チャネルに沿って延び、平面視において前記第１領域に交差するように前記第１延在方向に交差する第２延在方向に延びる第２導電型の第２領域と、を含む、ＳｉＣ半導体装置を提供する。
　上述のまたはさらに他の目的、特徴および効果は、添付図面を参照する詳細な説明により明らかにされる。
図１は、第１形態に係るＳｉＣ半導体装置を示す平面図である。 図２は、図１に示すII-II線に沿う断面図である。 図３は、チップのレイアウト例を示す平面図である。 図４は、チップのレイアウト例を示す斜視図である。 図５は、コラム領域の第１基本形態を示す断面斜視図である。 図６Ａは、第１基本形態の第１レイアウト例を示す平面図である。 図６Ｂは、第１基本形態の第２レイアウト例を示す平面図である。 図７は、コラム領域の第２基本形態を示す断面斜視図である。 図８Ａは、第２基本形態の第１レイアウト例を示す平面図である。 図８Ｂは、第２基本形態の第２レイアウト例を示す平面図である。 図９は、コラム領域の第３基本形態を示す断面斜視図である。 図１０Ａは、第３基本形態の第１レイアウト例を示す平面図である。 図１０Ｂは、第３基本形態の第２レイアウト例を示す平面図である。 図１０Ｃは、第３基本形態の第３レイアウト例を示す平面図である。 図１１Ａは、第２領域（第１領域）の濃度勾配の一例を示すグラフである。 図１１Ｂは、第２領域（第１領域）の濃度勾配の一例を示すグラフである。 図１１Ｃは、第２領域（第１領域）の濃度勾配の一例を示すグラフである。 図１１Ｄは、第２領域（第１領域）の濃度勾配の一例を示すグラフである。 図１１Ｅは、第２領域（第１領域）の濃度勾配の一例を示すグラフである。 図１２は、第２領域（第１領域）の濃度勾配の比較例を示すグラフである。 図１３は、第１形態例に係るコラム領域を示す断面斜視図である。 図１４は、図１３に示すコラム領域の濃度勾配の一例を示すグラフである。 図１５は、第２形態例に係るコラム領域を示す断面斜視図である。 図１６は、図１５に示すコラム領域の濃度勾配の一例を示すグラフである。 図１７は、第３形態例に係るコラム領域を示す断面斜視図である。 図１８は、図１７に示すコラム領域の濃度勾配の一例を示すグラフである。 図１９は、第４形態例に係るコラム領域を示す断面斜視図である。 図２０は、図１９に示すコラム領域の濃度勾配の一例を示すグラフである。 図２１は、第５形態例に係るコラム領域を示す断面斜視図である。 図２２は、図２１に示すコラム領域の濃度勾配の一例を示すグラフである。 図２３は、第６形態例に係るコラム領域を示す断面斜視図である。 図２４は、図２３に示すコラム領域の濃度勾配の一例を示すグラフである。 図２５は、第７形態例に係るコラム領域を示す断面斜視図である。 図２６は、図２５に示すコラム領域の濃度勾配の一例を示すグラフである。 図２７は、第８形態例に係るコラム領域を示す断面斜視図である。 図２８は、図２７に示すコラム領域の濃度勾配の一例を示すグラフである。 図２９は、第９形態例に係るコラム領域を示す断面斜視図である。 図３０は、第１０形態例に係るコラム領域を示す断面斜視図である。 図３１は、第１１形態例に係るコラム領域を示す断面斜視図である。 図３２は、第１２形態例に係るコラム領域を示す断面斜視図である。 図３３は、活性領域の一要部を示す平面図である。 図３４は、第１形態例に係るゲート構造を示す断面斜視図である。 図３５は、外周領域の一要部を示す断面図である。 図３６は、第２形態例に係るゲート構造を示す断面斜視図である。 図３７は、ＳｉＣ半導体装置の製造に使用されるウエハを示す概略図である。 図３８は、ＳｉＣ半導体装置の製造方法例を示すフローチャートである。 図３９Ａは、ＳｉＣ半導体装置の製造方法例を示す断面斜視図である。 図３９Ｂは、図３９Ａの後の工程を示す断面斜視図である。 図３９Ｃは、図３９Ｂの後の工程を示す断面斜視図である。 図３９Ｄは、図３９Ｃの後の工程を示す断面斜視図である。 図３９Ｅは、図３９Ｄの後の工程を示す断面斜視図である。 図３９Ｆは、図３９Ｅの後の工程を示す断面斜視図である。 図３９Ｇは、図３９Ｆの後の工程を示す断面斜視図である。 図３９Ｈは、図３９Ｇの後の工程を示す断面斜視図である。 図４０Ａは、結晶方位の測定工程を説明するための概略図である。 図４０Ｂは、結晶方位の測定工程を説明するための概略図である。 図４１Ａは、イオン注入工程を説明するための概略図である。 図４１Ｂは、イオン注入工程を説明するための概略図である。 図４２は、第２形態に係るＳｉＣ半導体装置を示す平面図である。 図４３は、図４２に示すXLIII-XLIII線に沿う断面図である。 図４４は、チップのレイアウト例を示す平面図である。 図４５は、チップのレイアウト例を示す斜視図である。 図４６は、活性領域の一要部を示す平面図である。 図４７は、第１形態例に係るゲート構造を示す断面斜視図である。 図４８は、外周領域の一要部を示す断面図である。 図４９は、第２形態例に係るゲート構造を示す断面斜視図である。 図５０は、第３形態例に係るゲート構造を示す断面斜視図である。 図５１は、第４形態例に係るゲート構造を示す断面斜視図である。 図５２は、第５形態例に係るゲート構造を示す断面斜視図である。 図５３は、第３形態に係るＳｉＣ半導体装置を示す平面図である。 図５４は、図５３に示すLIV-LIV線に沿う断面図である。 図５５は、チップのレイアウト例を示す平面図である。 図５６は、チップのレイアウト例を示す斜視図である。 図５７は、第１形態例に係るダイオード構造を示す断面斜視図である。 図５８は、第２形態例に係るダイオード構造を示す断面斜視図である。 図５９は、第３形態例に係るダイオード構造を示す断面斜視図である。 図６０は、第４形態例に係るダイオード構造を示す断面斜視図である。 図６１は、第５形態例に係るダイオード構造を示す断面斜視図である。
［詳細な説明］
　以下、添付図面を参照して、具体的な形態が詳細に説明される。添付図面は、いずれも模式図であり、厳密に図示されたものではなく、相対的な位置関係、縮尺、比率、角度等は必ずしも一致しない。添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
　この明細書において「ほぼ（substantially）」の文言が使用される場合、この文言は、比較対象の数値（形態）と等しい数値（形態）を含む他、比較対象の数値（形態）を基準とする±１０％の範囲の数値誤差（形態誤差）も含む。以下の説明では「第１」、「第２」、「第３」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。
　以下の説明では、「ｐ型」または「ｎ型」を用いて半導体（不純物）の導電型が示されるが、「ｐ型」が「第１導電型」と称され、「ｎ型」が「第２導電型」と称されてもよい。むろん、「ｎ型」が「第１導電型」と称され、「ｐ型」が「第２導電型」と称されてもよい。「ｐ型」は３価元素に起因する導電型であり、「ｎ型」は５価元素に起因する導電型である。３価元素は、特に言及されない限り、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種である。５価元素は、特に言及されない限り、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種である。
　図１は、第１形態に係るＳｉＣ半導体装置１Ａを示す平面図である。図２は、図１に示すII-II線に沿う断面図である。図３は、チップ２のレイアウト例を示す平面図である。図４は、チップ２のレイアウト例を示す斜視図である。図５は、チップ２の一要部をコラム領域１２の第１基本形態と共に示す断面斜視図である。
　図１～図５を参照して、ＳｉＣ半導体装置１Ａは、ＳｉＣ単結晶を含むチップ２を含む。チップ２は、「ＳｉＣチップ」または「半導体チップ」と称されてもよい。チップ２は、この形態（this embodiment）では、六方晶のＳｉＣ単結晶からなり、直方体形状に形成されている。六方晶のＳｉＣ単結晶は、２Ｈ（Hexagonal）－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶等を含む複数種のポリタイプを有している。この形態では、チップ２が４Ｈ－ＳｉＣ単結晶からなる例が示されるが、チップ２は他のポリタイプからなっていてもよい。
　チップ２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する第１～第４側面５Ａ～５Ｄを有している。第１主面３および第２主面４は、鉛直方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。鉛直方向Ｚは、チップ２の厚さ方向や第１主面３（第２主面４）の法線方向でもある。第１主面３および第２主面４は、平面視において正方形状または長方形状に形成されていてもよい。
　第１主面３および第２主面４は、ＳｉＣ単結晶のｃ面によって形成されていることが好ましい。この場合、第１主面３はＳｉＣ単結晶のシリコン面（（０００１）面）によって形成され、第２主面４はＳｉＣ単結晶のカーボン面（（０００ー１）面）によって形成されていることが好ましい。
　第１側面５Ａを起点とするチップ２の周方向（図１では反時計回り）に関して、第２側面５Ｂは第１側面５Ａに接続され、第３側面５Ｃは第２側面５Ｂに接続され、第４側面５Ｄは第１側面５Ａおよび第３側面５Ｃに接続されている。第１側面５Ａおよび第３側面５Ｃは、第１主面３に沿う第１方向Ｘに延び、第１方向Ｘに交差（具体的には直交）する第２方向Ｙに対向している。第２側面５Ｂおよび第４側面５Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。
　この形態では、第１方向ＸがＳｉＣ単結晶のｍ軸方向（［１－１００］方向）であり、第２方向ＹがＳｉＣ単結晶のａ軸方向（［１１－２０］方向）である。むろん、第１方向ＸがＳｉＣ単結晶のａ軸方向であり、第２方向ＹがＳｉＣ単結晶のｍ軸方向であってもよい。
　第１方向Ｘおよび第２方向Ｙを含むＸＹ平面は、鉛直方向Ｚに直交する水平面を形成する。以下では、鉛直方向Ｚに沿って延びる軸が「鉛直軸」と表現されることがある。また、以下では、第１方向Ｘおよび第２方向Ｙが「水平方向」と表現されることがある。水平方向は、第１主面３に沿って延びる方向でもある。
　図５を参照して、チップ２（第１主面３および第２主面４）は、ＳｉＣ単結晶のｃ面に対して所定のオフ方向Ｄｏｆｆに所定の角度で傾斜したオフ角θｏｆｆを有している。つまり、ＳｉＣ単結晶のｃ軸（（０００１）軸）は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。また、ＳｉＣ単結晶のｃ面は、水平面に対してオフ角θｏｆｆ分だけ傾斜している。
　オフ方向Ｄｏｆｆは、ＳｉＣ単結晶のａ軸方向（つまり第２方向Ｙ）であることが好ましい。オフ角θｏｆｆは、０°を超えて１０°以下であってもよい。オフ角θｏｆｆは、０°を超えて１°以下、１°以上２．５°以下、２．５°以上５°以下、５°以上７．５°以下、および、７．５°以上１０°以下のいずれか１つの範囲に属する値を有していてもよい。
　オフ角θｏｆｆは、５°以下であることが好ましい。オフ角θｏｆｆは、２°以上４．５°以下であることが特に好ましい。オフ角θｏｆｆは、典型的には、４°±０．１°の範囲に設定される。むろん、この明細書は、オフ角θｏｆｆが０°である形態（つまり、第１主面３がｃ面に対してジャスト面である形態）を除外しない。
　チップ２は、ＳｉＣ単結晶からなるｎ型のベース層６を含む。ベース層６は、「ベースＳｉＣ層」、「ベース領域」等と称されてもよい。ベース層６は、水平方向に層状に延び、第２主面４および第１～第４側面５Ａ～５Ｄの一部を形成している。ベース層６は、この形態では、ＳｉＣ単結晶製の基板（つまりＳｉＣ基板）からなる。ベース層６は、前述のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　ベース層６は、積層方向に沿うベース軸チャネルＣＨＢを有している。ベース軸チャネルＣＨＢは、ベース層６を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸を構成する原子列によって取り囲まれている。
　つまり、ベース軸チャネルＣＨＢは、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。ベース軸チャネルＣＨＢは、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。低指数結晶軸は、ミラー指数（ａ１、ａ２、ａ３、ｃ）に関して、「ａ１」、「ａ２」、「ａ３」および「ｃ」の絶対値がいずれも２以下（好ましくは１以下）で表現される結晶軸である（以下、この明細書において同じ）。
　ベース軸チャネルＣＨＢは、この形態では、ＳｉＣ単結晶のｃ軸（（０００１）軸）に沿う原子列によって取り囲まれた領域からなる。つまり、ベース軸チャネルＣＨＢは、ｃ軸に沿って延び、前述のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、ベース軸チャネルＣＨＢは、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　ベース層６は、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。ベース層６は、厚さ方向にほぼ一定のｎ型不純物濃度を有していることが好ましい。ベース層６のｎ型不純物濃度は、単一種の５価元素によって調整されていることが好ましい。ベース層６のｎ型不純物濃度は、リン以外の５価元素によって調整されていることが特に好ましい。ベース層６のｎ型不純物濃度は、この形態では、窒素によって調整されている。
　ベース層６は、ベース厚さＴＢを有している。ベース厚さＴＢは、５μｍ以上３００μｍ以下であってもよい。ベース厚さＴＢは、５μｍ以上５０μｍ以下、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、および、２５０μｍ以上３００μｍ以下のいずれか１つの範囲に属する値を有していてもよい。ベース厚さＴＢは、５０μｍ以上２５０μｍ以下であることが好ましい。
　チップ２は、ベース層６の上に積層された積層部７を含む。積層部７は、「半導体層」、「ＳｉＣ層」、「ＳｉＣ積層部」、「半導体積層部」等と称されてもよい。積層部７は、ＳｉＣ単結晶からなる複数（２層以上）の半導体層が積層された積層構造を有している。複数の半導体層は、この形態では、スーパージャンクション構造ＳＪの形成層として設けられている。複数の半導体層（スーパージャンクション構造ＳＪ）の積層数は任意であり、達成すべき電気的特性に応じて適宜調節される。耐圧値（ブレークダウン電圧）や抵抗値等が電気的特性として例示される。
　複数の半導体層（スーパージャンクション構造ＳＪ）の積層数は、典型的には、２層以上５層以下（２層、３層、４層または５層）である。積層部７は、この形態では、ＳｉＣ単結晶製のｎ型の第１層８およびＳｉＣ単結晶製のｎ型の第２層９を含む２層構造を有している。第１層８は「第１ＳｉＣ層」、「第１半導体層」等と称されてもよい。第２層９は「第２ＳｉＣ層」、「第２半導体層」等と称されてもよい。
　第１層８は、ベース層６の上に積層されている。第１層８は、水平方向に層状に延び、チップ２の中間部および第１～第４側面５Ａ～５Ｄの一部を形成している。第１層８は、ベース層６を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなる。
　第１層８は、下端および上端を有している。第１層８の下端は結晶成長起点であり、第１層８の上端は結晶成長終点である。第１層８はベース層６から連続的に結晶成長されているため、第１層８の下端はベース層６の上端に一致している。ベース層６および第１層８の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。第１層８は、ベース層６のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　第１層８は、積層方向に沿う第１軸チャネルＣＨ１を有している。第１軸チャネルＣＨ１は、第１層８を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸に沿う原子列によって取り囲まれている。
　つまり、第１軸チャネルＣＨ１は、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。第１軸チャネルＣＨ１は、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。
　第１軸チャネルＣＨ１は、この形態では、ＳｉＣ単結晶のｃ軸に沿う原子列によって取り囲まれた領域からなる。つまり、第１軸チャネルＣＨ１は、ｃ軸に沿って延び、オフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、第１軸チャネルＣＨ１は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　第１層８のｎ型不純物濃度は、ベース層６のｎ型不純物濃度未満であることが好ましい。第１層８は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。第１層８のｎ型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、第１層８のｎ型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
　第１層８は、少なくとも１種の５価元素によって調整されたｎ型不純物濃度を有している。たとえば、第１層８のｎ型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種によって調節されていてもよい。第１層８は、リン以外の５価元素を含むことが好ましい。
　第１層８のｎ型不純物濃度は、少なくとも窒素によって調整されていることが好ましい。第１層８が２種以上の５価元素を含む場合、第１層８は、窒素および窒素以外の５価元素を含むことが好ましい。この場合、第１層８は、リンおよび窒素以外の５価元素として、ヒ素およびアンチモンのいずれか一方または双方を含むことが好ましい。
　第１層８は、第１厚さＴ１を有している。第１厚さＴ１は、ベース厚さＴＢ未満であることが好ましい。第１厚さＴ１は、１μｍ以上であることが好ましい。第１厚さＴ１は、５μｍ以下であることが好ましい。第１厚さＴ１は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第２層９は、第１層８の上に積層されている。第２層９は、水平方向に層状に延び、第１主面３を形成し、第１～第４側面５Ａ～５Ｄの一部を形成している。第２層９は、第１層８を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなる。
　第２層９は、下端および上端を有している。第２層９の下端は結晶成長起点であり、第２層９の上端は結晶成長終点である。第２層９は第１層８から連続的に結晶成長されているため、第２層９の下端は第１層８の上端に一致している。第１層８および第２層９の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。第２層９は、第１層８のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　第２層９は、積層方向に沿う第２軸チャネルＣＨ２を有している。第２軸チャネルＣＨ２は、第２層９を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸に沿う原子列によって取り囲まれている。
　つまり、第２軸チャネルＣＨ２は、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。第２軸チャネルＣＨ２は、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。
　第２軸チャネルＣＨ２は、この形態では、ＳｉＣ単結晶のｃ軸に沿う原子列によって取り囲まれた領域からなる。つまり、第２軸チャネルＣＨ２は、ｃ軸に沿って延び、オフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、第２軸チャネルＣＨ２は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　第２層９のｎ型不純物濃度は、ベース層６のｎ型不純物濃度未満であることが好ましい。第２層９は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。第２層９のｎ型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、第２層９のｎ型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
　第２層９のｎ型不純物濃度は、第１層８のｎ型不純物濃度とほぼ等しいことが好ましい。むろん、第２層９のｎ型不純物濃度は、第１層８のｎ型不純物濃度と異なっていてもよい。この場合、第２層９のｎ型不純物濃度（ピーク値）は、第１層８のｎ型不純物濃度（ピーク値）よりも高くてもよいし、第１層８のｎ型不純物濃度（ピーク値）未満であってもよい。
　第２層９は、少なくとも１種の５価元素によって調整されたｎ型不純物濃度を有している。たとえば、第２層９のｎ型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種によって調節されていてもよい。第２層９は、リン以外の５価元素を含むことが好ましい。
　第２層９のｎ型不純物濃度は、少なくとも窒素によって調整されていることが好ましい。第２層９が２種以上の５価元素を含む場合、第２層９は、窒素および窒素以外の５価元素を含むことが好ましい。この場合、第２層９は、リンおよび窒素以外の５価元素として、ヒ素およびアンチモンのいずれか一方または双方を含むことが好ましい。
　第２層９は、第２厚さＴ２を有している。第２厚さＴ２は、ベース厚さＴＢ未満であることが好ましい。第２厚さＴ２は、第１厚さＴ１とほぼ等しくてもよいし、第１厚さＴ１とは異なっていてもよい。第２厚さＴ２は、第１厚さＴ１よりも大きくてもよいし、第１厚さＴ１未満であってもよい。
　第２厚さＴ２は、１μｍ以上であることが好ましい。第２厚さＴ２は、５μｍ以下であることが好ましい。第２厚さＴ２は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　ＳｉＣ半導体装置１Ａは、チップ２に設定された活性領域１０を含む。活性領域１０は、平面視においてチップ２の周縁（第１～第４側面５Ａ～５Ｄ）から間隔を空けてチップ２の内方部に設定されている。活性領域１０は、平面視においてチップ２の周縁に平行な４辺を有する多角形状（この形態では四角形状）に設定されている。活性領域１０の平面積は、第１主面３の平面積の５０％以上９０％以下であることが好ましい。
　ＳｉＣ半導体装置１Ａは、チップ２において活性領域１０外に設定された外周領域１１を含む。外周領域１１は、平面視においてチップ２の周縁および活性領域１０の間の領域に設けられている。外周領域１１は、平面視において活性領域１０に沿って帯状に延び、活性領域１０を取り囲む多角環状（この形態では四角環状）に設定されている。
　ＳｉＣ半導体装置１Ａは、活性領域１０において積層部７に形成されたｐ型のコラム領域１２を含む。コラム領域１２は、「コラム層」、「ピラー層（領域）」、「ｐ型層（領域）」、「ｐ型ゾーン」等と称されてもよい。コラム領域１２は、積層部７内において立体格子状に形成され、積層部７の一部からなる立体格子状のｎ型のドリフト領域１３を区画している。
　コラム領域１２は、積層部７を構成する複数の半導体層のうちの少なくとも１つの半導体層に形成され、積層部７内においてドリフト領域１３とスーパージャンクション構造ＳＪを形成している。コラム領域１２は、この形態では、ｐ型の複数の第１領域１４およびｐ型の複数の第２領域１５を含む積層構造を有している。
　複数の第１領域１４は、第１層８内において水平方向に間隔を空けて形成され、第１層８の一部からそれぞれなるｎ型の複数の第１ドリフト領域１６を区画している。複数の第１領域１４は、複数の第１ドリフト領域１６と共にチャージバランスを有する複数の第１ｐｎ接合部を形成している。
　つまり、複数の第１領域１４は、複数の第１ドリフト領域１６と第１スーパージャンクション構造ＳＪ１を構成している。チャージバランスを有する状態は、互いに隣り合う複数の第１領域１４に関して、一方の第１ｐｎ接合部から拡がる空乏層、および、他方の第１ｐｎ接合部から拡がる空乏層が、複数の第１ドリフト領域１６内で接続される状態を意味する。
　複数の第１領域１４は、第１層８内において第１配列方向Ｄａ１に間隔を空けて配列され、第１延在方向Ｄｅ１に延びる帯状にそれぞれ形成されている。第１延在方向Ｄｅ１は、第１配列方向Ｄａ１に交差または直交する方向である。つまり、複数の第１領域１４は第１延在方向Ｄｅ１に延びるストライプ状に形成され、複数の第１ドリフト領域１６は第１延在方向Ｄｅ１に延びるストライプ状に形成されている。
　複数の第１領域１４は、断面視において第１層８内で第１軸チャネルＣＨ１に沿って延びるチャネリング領域（第１チャネリング領域）からなる。つまり、第１領域１４は、第１層８内において低指数結晶軸に沿う原子列によって取り囲まれた領域（第１軸チャネルＣＨ１）に対して平行にまたはほぼ平行に導入された不純物領域であり、第１主面３に対して傾斜して延びている。
　したがって、複数の第１領域１４は、第１軸チャネルＣＨ１のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、複数の第１領域１４は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　複数の第１領域１４は、第１層８の下端側の第１下端部１４ａおよび第１層８の上端側の第１上端部１４ｂをそれぞれ有している。第１下端部１４ａは第１層８の厚さ範囲中間部に対して第１層８の下端側の領域に位置され、第１上端部１４ｂは第１層８の厚さ範囲中間部に対して第１層８の上端側の領域に位置されている。つまり、複数の第１領域１４は、第１軸チャネルＣＨ１に沿って第１層８の中間部を横切る厚さ（深さ）を有する単一の不純物領域からそれぞれなる。
　第１下端部１４ａは、第１層８の下端から上端側に間隔を空けて形成され、第１層８の一部（下端部）を挟んでベース層６に対向していてもよい。第１下端部１４ａは、第１層８の下端とほぼ一致し、ベース層６に接続されていてもよい。
　第１層８の下端および第１下端部１４ａの間の距離は、０μｍ以上２μｍ以下であってもよい。第１層８の下端および第１下端部１４ａの間の距離は、０μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第１下端部１４ａは、ベース層６および第１層８の境界部を横切り、ベース層６内に位置する延部を有していてもよい。この場合、ベース層６の上端を基準とする第１下端部１４ａの延部の厚さは、０μｍを超えて２μｍ以下であってもよい。第１下端部１４ａの延部の厚さは、０μｍを超えて０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第１上端部１４ｂは、第１層８の上端（つまり第２層９）から下端側に間隔を空けて形成され、第１層８の一部（上端部）を挟んで第１層８の上端に対向していてもよい。第１上端部１４ｂは、第１層８の上端とほぼ一致し、第２層９に接続されていてもよい。
　第１層８の上端および第１上端部１４ｂの間の距離は、０μｍ以上１μｍ以下であってもよい。第１層８の上端および第１上端部１４ｂの間の距離は、０μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、および、０．７５μｍ以上１μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　複数の第１領域１４は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。第１領域１４のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。第１領域１４のｐ型不純物濃度は、炭素よりも重たい重元素に属する３価元素によって調整されていることが特に好ましい。つまり、第１領域１４は、ホウ素以外の３価元素（アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種）を含むことが好ましい。第１領域１４のｐ型不純物濃度は、この形態では、アルミニウムによって調整されている。
　複数の第１領域１４は、第１幅Ｗ１をそれぞれ有している。第１幅Ｗ１は、第１領域１４の第１配列方向Ｄａ１に沿う幅である。第１幅Ｗ１は、第１層８の第１厚さＴ１未満であることが好ましい。むろん、第１幅Ｗ１は、第１厚さＴ１以上であってもよい。第１幅Ｗ１は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第１幅Ｗ１は、第２厚さＴ２以上であってもよい。
　第１幅Ｗ１は、０．１μｍ以上５μｍ以下であってもよい。第１幅Ｗ１は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第１幅Ｗ１は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　複数の第１領域１４は、第１領域厚さＴＲ１（第１領域深さ）をそれぞれ有している。第１領域厚さＴＲ１は、第１層８の第１厚さＴ１未満であってもよい。第１領域厚さＴＲ１は、第１厚さＴ１よりも大きくてもよい。第１領域厚さＴＲ１は、第１厚さＴ１とほぼ等しくてもよい。第１領域厚さＴＲ１は、第２層９の第２厚さＴ２未満であってもよい。第１領域厚さＴＲ１は、第２厚さＴ２よりも大きくてもよい。第１領域厚さＴＲ１は、第２厚さＴ２とほぼ等しくてもよい。
　第１領域厚さＴＲ１は、１μｍ以上であることが好ましい。第１領域厚さＴＲ１は、５μｍ以下であることが好ましい。第１領域厚さＴＲ１は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第１幅Ｗ１が第１層８の第１厚さＴ１未満であり、第１領域厚さＴＲ１が第１幅Ｗ１よりも大きいことが好ましい。つまり、複数の第１領域１４は、第１軸チャネルＣＨ１に沿って縦長柱状に延びる第１アスペクト比ＴＲ１／Ｗ１をそれぞれ有していることが好ましい。第１アスペクト比ＴＲ１／Ｗ１は、第１幅Ｗ１に対する第１領域厚さＴＲ１の比である。この場合、第１領域厚さＴＲ１は、第１厚さＴ１よりも大きいことが特に好ましい。たとえば、第１アスペクト比ＴＲ１／Ｗ１は、１を超えて１００以下であってもよい。
　複数の第１領域１４は、第１配列方向Ｄａ１に第１ピッチＰ１の間隔を空けて形成されている。第１ピッチＰ１は、第１層８の第１厚さＴ１未満であることが好ましい。むろん、第１ピッチＰ１は、第１厚さＴ１以上であってもよい。第１ピッチＰ１は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第１ピッチＰ１は、第２厚さＴ２以上であってもよい。
　第１ピッチＰ１は、０．１μｍ以上５μｍ以下であってもよい。第１ピッチＰ１は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第１ピッチＰ１は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　複数の第２領域１５は、第２層９内において水平方向に間隔を空けて形成され、第２層９の一部からそれぞれなるｎ型の複数の第２ドリフト領域１７を区画している。複数の第２領域１５は、複数の第２ドリフト領域１７と共にチャージバランスを有する複数の第２ｐｎ接合部を形成している。
　つまり、複数の第２領域１５は、第２層９と第２スーパージャンクション構造ＳＪ２を構成している。チャージバランスを有する状態は、互いに隣り合う複数の第２領域１５に関して、一方の第２ｐｎ接合部から拡がる空乏層、および、他方の第２ｐｎ接合部から拡がる空乏層が、複数の第２ドリフト領域１７内で接続される状態を意味する。
　複数の第２領域１５は、積層方向に複数の第１領域１４に重なるように第２層９内に形成されている。具体的には、複数の第２領域１５は、第２層９内において第１配列方向Ｄａ１とは異なる第２配列方向Ｄａ２に間隔を空けて配列され、第１延在方向Ｄｅ１とは異なる第２延在方向Ｄｅ２に延びる帯状にそれぞれ形成されている。
　第２配列方向Ｄａ２は第１配列方向Ｄａ１に交差する方向であり、第２延在方向Ｄｅ２は第１延在方向Ｄｅ１に交差する方向である。第２延在方向Ｄｅ２は、第２配列方向Ｄａ２に交差または直交する方向である。つまり、複数の第２領域１５は第２延在方向Ｄｅ２に延びるストライプ状に形成され、複数の第２ドリフト領域１７は第２延在方向Ｄｅ２に延びるストライプ状に形成されている。
　複数の第２領域１５は、平面視において複数の第１領域１４に交差している。つまり、複数の第２ドリフト領域１７は、第１層８および第２層９の境界部において複数の第１ドリフト領域１６に格子状に接続され、複数の第１ドリフト領域１６と共に１つの立体格子状のドリフト領域１３を形成している。複数の第２ドリフト領域１７は、複数の第１ドリフト領域１６と共に立体格子状の電流経路を形成する。
　複数の第２領域１５は、断面視において第２層９内で第２軸チャネルＣＨ２に沿って延びるチャネリング領域（第２チャネリング領域）からなる。つまり、第２領域１５は、第２層９内において低指数結晶軸に沿う原子列によって取り囲まれた領域（第２軸チャネルＣＨ２）に対して平行にまたはほぼ平行に導入された不純物領域であり、第１主面３に対して傾斜して延びている。
　したがって、複数の第２領域１５は、第２軸チャネルＣＨ２のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、複数の第２領域１５は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　複数の第２領域１５は、第２層９の下端側の第２下端部１５ａおよび第２層９の上端側の第２上端部１５ｂをそれぞれ有している。第２下端部１５ａは第２層９の厚さ範囲中間部に対して第２層９の下端側の領域に位置され、第２上端部１５ｂは第２層９の厚さ範囲中間部に対して第２層９の上端側の領域に位置されている。つまり、複数の第２領域１５は、第２軸チャネルＣＨ２に沿って第２層９の中間部を横切る厚さ（深さ）を有する単一の不純物領域からそれぞれなる。
　第２下端部１５ａは、第２層９の下端から上端側に間隔を空けて形成され、第２層９の一部（下端部）を挟んで第１層８（複数の第１領域１４）に対向していてもよい。第２下端部１５ａは、第２層９の下端とほぼ一致し、第１層８に接続されていてもよい。
　第２層９の下端および第２下端部１５ａの間の距離は、０μｍ以上２μｍ以下であってもよい。第２層９の下端および第２下端部１５ａの間の距離は、０μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第２下端部１５ａは、第１層８および第２層９の境界部を横切り、第１層８内に位置する延部を有していてもよい。この場合、第１層８の上端を基準とする第２下端部１５ａの延部の厚さは、０μｍを超えて２μｍ以下であってもよい。第２下端部１５ａの延部の厚さは、０μｍを超えて０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第２上端部１５ｂは、第２層９の上端（つまり第１主面３）から下端側に間隔を空けて形成され、第２層９の一部（上端部）を挟んで第２層９の上端に対向していてもよい。この場合、第２層９における第１主面３および第２上端部１５ｂの間のスペースは、デバイス構造（他の不純物領域等）を形成するための領域として使用されてもよい。むろん、第２上端部１５ｂは、第２層９の上端（つまり第１主面３）から露出していてもよい。
　第２層９の上端および第２上端部１５ｂの間の距離は、０μｍ以上１μｍ以下であってもよい。第２層９の上端および第２上端部１５ｂの間の距離は、０μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、および、０．７５μｍ以上１μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　複数の第２領域１５は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。第２領域１５のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）以上であってもよい。第２領域１５のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）未満であってもよい。第２領域１５のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）とほぼ等しくてもよい。
　第２領域１５のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。第２領域１５のｐ型不純物濃度は、炭素よりも重たい重元素に属する３価元素によって調整されていることが特に好ましい。つまり、第２領域１５は、ホウ素以外の３価元素（アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種）を含むことが好ましい。第２領域１５のｐ型不純物濃度は、この形態では、アルミニウムによって調整されている。
　複数の第２領域１５は、第２幅Ｗ２をそれぞれ有している。第２幅Ｗ２は、第２領域１５の第２配列方向Ｄａ２に沿う幅である。第２幅Ｗ２は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第２幅Ｗ２は、第２厚さＴ２以上であってもよい。
　第２幅Ｗ２は、第１層８の第１厚さＴ１未満であることが好ましい。むろん、第２幅Ｗ２は、第１厚さＴ１以上であってもよい。第２幅Ｗ２は、第１領域１４の第１幅Ｗ１とほぼ等しいことが好ましい。むろん、第２幅Ｗ２は、第１幅Ｗ１以上であってもよいし、第１幅Ｗ１未満であってもよい。
　第２幅Ｗ２は、０．１μｍ以上５μｍ以下であってもよい。第２幅Ｗ２は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第２幅Ｗ２は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　複数の第２領域１５は、第２領域厚さＴＲ２（領域深さ）をそれぞれ有している。第２領域厚さＴＲ２は、第２層９の第２厚さＴ２未満であってもよい。第２領域厚さＴＲ２は、第２厚さＴ２よりも大きくてもよい。第２領域厚さＴＲ２は、第２厚さＴ２とほぼ等しくてもよい。
　第２領域厚さＴＲ２は、第１層８の第１厚さＴ１未満であってもよい。第２領域厚さＴＲ２は、第１厚さＴ１よりも大きくてもよい。第２領域厚さＴＲ２は、第１厚さＴ１とほぼ等しくてもよい。第２領域厚さＴＲ２は、第１領域１４の第１領域厚さＴＲ１未満であってもよい。第２領域厚さＴＲ２は、第１領域厚さＴＲ１よりも大きくてもよい。第２領域厚さＴＲ２は、第１領域厚さＴＲ１とほぼ等しくてもよい。
　第２領域厚さＴＲ２は、１μｍ以上であることが好ましい。第２領域厚さＴＲ２は、５μｍ以下であることが好ましい。第２領域厚さＴＲ２は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第２幅Ｗ２が第２層９の第２厚さＴ２未満であり、第２領域厚さＴＲ２が第２幅Ｗ２よりも大きいことが好ましい。つまり、複数の第２領域１５は、第２軸チャネルＣＨ２に沿って縦長柱状に延びる第２アスペクト比ＴＲ２／Ｗ２をそれぞれ有していることが好ましい。第２アスペクト比ＴＲ２／Ｗ２は、第２幅Ｗ２に対する第２領域厚さＴＲ２の比である。この場合、第２領域厚さＴＲ２は、第２厚さＴ２よりも大きいことが特に好ましい。たとえば、第２アスペクト比ＴＲ２／Ｗ２は、１を超えて１００以下であってもよい。
　複数の第２領域１５は、第２配列方向Ｄａ２に第２ピッチＰ２の間隔を空けて形成されている。第２ピッチＰ２は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第２ピッチＰ２は、第２層９の第２厚さＴ２以上であってもよい。第２ピッチＰ２は、第１層８の第１厚さＴ１未満であることが好ましい。むろん、第２ピッチＰ２は、第１厚さＴ１以上であってもよい。
　第２ピッチＰ２は、第１ピッチＰ１とほぼ等しくてもよいし、第１ピッチＰ１とは異なっていてもよい。第２ピッチＰ２は、第１ピッチＰ１よりも大きくてもよいし、第１ピッチＰ１よりも小さくてもよい。
　第２ピッチＰ２は、０．１μｍ以上５μｍ以下であってもよい。第２ピッチＰ２は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第２ピッチＰ２は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　この形態では、２層構造を有するスーパージャンクション構造ＳＪが示された。しかし、３層以上の積層構造を有するスーパージャンクション構造ＳＪが採用されてもよい。つまり、３層以上の積層構造を有する積層部７が形成され、３層以上の積層構造を有するコラム領域１２が形成されてもよい。
　この場合、積層部７において３層目以降の半導体層は、第２層９と同様の構成で形成される。一方、コラム領域１２において奇数（２ｎ＋１：ｎは１以上自然数）層の半導体層に形成される領域は第１領域１４と同様の構成で形成され、偶数（２ｎ＋２）層の半導体層に形成される領域は第２領域１５と同様の構成で形成される。コラム領域１２のうちの第（ｎ＋２）層目の領域は、第ｎ層目の領域に対する第（ｎ＋１）層目の領域の関係と同様の関係で、第（ｎ＋２）層目の半導体層に形成される。
　以下、図５、図６Ａおよび図６Ｂを参照して、第１領域１４および第２領域１５のレイアウト例が説明される。図６Ａは、第１基本形態に係るコラム領域１２の第１レイアウト例を示す平面図である。図６Ｂは、第１基本形態に係るコラム領域１２の第２レイアウト例を示す平面図である。図６Ａおよび図６Ｂでは、第１領域１４が破線によって示され、第２領域１５がハッチングによって示されている。
　図５、図６Ａおよび図６Ｂを参照して、第１領域１４の第１配列方向Ｄａ１はａ軸方向（第２方向Ｙ）であり、第１領域１４の第１延在方向Ｄｅ１はｍ軸方向（第１方向Ｘ）であってもよい。この場合、第１延在方向Ｄｅ１が第１層８のオフ方向Ｄｏｆｆに交差（具体的には直交）するため、複数の第１領域１４はＳｉＣ単結晶のｍ面（（１－１００）面）から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜する。ＳｉＣ単結晶のｍ面は、ｍ軸方向に直交する結晶面である。
　一方、図５および図６Ａを参照して、複数の第２領域１５は、平面視において複数の第１領域１４に直交していてもよい。つまり、第２領域１５の第２配列方向Ｄａ２はｍ軸方向（第１方向Ｘ）であり、第２領域１５の第２延在方向Ｄｅ２はａ軸方向（第２方向Ｙ）であってもよい。この場合、第２配列方向Ｄａ２は、第１延在方向Ｄｅ１に一致し、第１配列方向Ｄａ１に直交する。また、第２延在方向Ｄｅ２は、第１配列方向Ｄａ１に一致し、第１延在方向Ｄｅ１に直交する。
　この場合、第２延在方向Ｄｅ２が第２層９のオフ方向Ｄｏｆｆに一致するため、複数の第２領域１５はＳｉＣ単結晶のａ面（（１１－２０）面）から見た断面視においてほぼ鉛直方向Ｚに延びている。ＳｉＣ単結晶のａ面は、ａ軸方向に直交する方向である。複数の第２領域１５は、ＳｉＣ単結晶のｍ面から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜している。
　むろん、図６Ｂを参照して、複数の第２領域１５は、平面視において複数の第１領域１４に非直交に交差していてもよい。つまり、第２領域１５の第２配列方向Ｄａ２はｍ軸方向およびａ軸方向以外の方向であり、第２領域１５の第２延在方向Ｄｅ２はｍ軸方向およびａ軸方向以外の方向であってもよい。この場合、第２配列方向Ｄａ２は第１配列方向Ｄａ１および第１延在方向Ｄｅ１の双方に交差し、第２延在方向Ｄｅ２は第１配列方向Ｄａ１および第１延在方向Ｄｅ１の双方に交差する。また、第２延在方向Ｄｅ２は、第２層９のオフ方向Ｄｏｆｆに交差する。
　第２延在方向Ｄｅ２は、平面視においてａ軸からｍ軸の一方側（紙面左側）または他方側（紙面右側）に向けて傾斜していてもよい。複数の第２領域１５は、ａ軸を基準（０°）としたとき、ａ軸と延在角θａを形成する第２延在方向Ｄｅ２を有している。
　延在角θａの絶対値は、０°を超えて９０°未満であってもよい。延在角θａは、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°未満のうちのいずれか１つの範囲に属する値を有していてもよい。延在角θａの絶対値は、典型的には、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定される。
　コラム領域１２は、図７、図８Ａおよび図８Ｂに示される形態を有していてもよい。図７は、コラム領域１２の第２基本形態を示す断面斜視図である。図８Ａおよび図８Ｂは、第２基本形態に係るコラム領域１２の第１レイアウト例および第２レイアウト例を示す平面図である。図８Ａおよび図８Ｂでは、第１領域１４が破線によって示され、第２領域１５がハッチングによって示されている。
　図７、図８Ａおよび図８Ｂを参照して、第１領域１４の第１配列方向Ｄａ１はｍ軸方向（第１方向Ｘ）であり、第１領域１４の第１延在方向Ｄｅ１はａ軸方向（第２方向Ｙ）であってもよい。この場合、第１延在方向Ｄｅ１が第１層８のオフ方向Ｄｏｆｆに一致するため、複数の第１領域１４はＳｉＣ単結晶のａ面から見た断面視においてほぼ鉛直方向Ｚに延びている。複数の第１領域１４は、ＳｉＣ単結晶のｍ面から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜している。
　一方、図７および図８Ａを参照して、複数の第２領域１５は、平面視において複数の第１領域１４に直交していてもよい。つまり、第２領域１５の第２配列方向Ｄａ２はａ軸方向（第２方向Ｙ）であり、第２領域１５の第２延在方向Ｄｅ２はｍ軸方向（第１方向Ｘ）であってもよい。この場合、第２配列方向Ｄａ２は、第１延在方向Ｄｅ１に一致し、第１配列方向Ｄａ１に直交する。また、第２延在方向Ｄｅ２は、第１配列方向Ｄａ１に一致し、第１延在方向Ｄｅ１に直交する。
　この場合、第２延在方向Ｄｅ２が第２層９のオフ方向Ｄｏｆｆに交差（具体的には直交）するため、複数の第２領域１５はＳｉＣ単結晶のｍ面から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜する。
　むろん、図８Ｂを参照して、複数の第２領域１５は、平面視において複数の第１領域１４に非直交に交差していてもよい。つまり、第２領域１５の第２配列方向Ｄａ２はａ軸方向およびｍ軸方向以外の方向であり、第２領域１５の第２延在方向Ｄｅ２はａ軸方向およびｍ軸方向以外の方向であってもよい。この場合、第２配列方向Ｄａ２は第１配列方向Ｄａ１および第１延在方向Ｄｅ１の双方に交差し、第２延在方向Ｄｅ２は第１配列方向Ｄａ１および第１延在方向Ｄｅ１の双方に交差する。また、第２延在方向Ｄｅ２は、第２層９のオフ方向Ｄｏｆｆに交差する。
　第２延在方向Ｄｅ２は、平面視においてａ軸からｍ軸の一方側（紙面左側）または他方側（紙面右側）に向けて傾斜していてもよい。複数の第２領域１５は、ａ軸を基準（０°）としたとき、ａ軸と延在角θａを形成する第２延在方向Ｄｅ２を有している。
　延在角θａの絶対値は、０°を超えて９０°未満であってもよい。延在角θａは、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°未満のうちのいずれか１つの範囲に属する値を有していてもよい。延在角θａの絶対値は、典型的には、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定される。
　コラム領域１２は、図９、図１０Ａ、図１０Ｂおよび図１０Ｃに示される形態を有していてもよい。図９は、コラム領域１２の第３基本形態を示す断面斜視図である。図１０Ａ、図１０Ｂおよび図１０Ｃは、第３基本形態に係るコラム領域１２の第１レイアウト例、第２レイアウト例および第３レイアウト例を示す平面図である。図１０Ａ～図１０Ｃでは、第１領域１４が破線によって示され、第２領域１５がハッチングによって示されている。
　図９および図１０Ａ～図１０Ｃを参照して、第１領域１４の第１配列方向Ｄａ１はａ軸方向（第２方向Ｙ）およびｍ軸方向（第１方向Ｘ）以外の方向であり、第１領域１４の第１延在方向Ｄｅ１はａ軸方向およびｍ軸方向以外の方向であってもよい。つまり、複数の第１領域１４は、ａ軸方向およびｍ軸方向の双方に交差していてもよい。図１０Ａ～図１０Ｃでは、第１領域１４がａ軸を基準にｍ軸の一方側（紙面左側）に向けて傾斜した例が示されている。
　この場合、第１延在方向Ｄｅ１がオフ方向Ｄｏｆｆに交差するため、複数の第１領域１４はＳｉＣ単結晶のａ面から見た断面視およびＳｉＣ単結晶のｍ面から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜する。
　第１延在方向Ｄｅ１は、ａ軸を基準（０°）としたとき、ａ軸と第１延在角θ１を形成する。第１延在角θ１の絶対値は、０°を超えて９０°未満であってもよい。第１延在角θ１は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°未満のうちのいずれか１つの範囲に属する値を有していてもよい。
　第１延在角θ１の絶対値は、典型的には、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定される。図１０Ａでは第１延在角θ１の絶対値がほぼ４５°であるレイアウト例が示され、図１０Ｂでは第１延在角θ１の絶対値がほぼ３０°であるレイアウト例が示され、図１０Ｃでは第１延在角θ１の絶対値がほぼ６０°であるレイアウト例が示されている。
　一方、図９および図１０Ａ～図１０Ｃを参照して、第２領域１５の第１配列方向Ｄａ１はａ軸方向（第２方向Ｙ）およびｍ軸方向（第１方向Ｘ）以外の方向であり、第２領域１５の第１延在方向Ｄｅ１はａ軸方向およびｍ軸方向以外の方向であってもよい。つまり、複数の第２領域１５は、ａ軸方向およびｍ軸方向の双方に交差していてもよい。第２領域１５は、この例では、ａ軸を基準にｍ軸の他方側（紙面右側）に向けて傾斜している。
　この場合、第２延在方向Ｄｅ２がオフ方向Ｄｏｆｆに交差するため、複数の第２領域１５はＳｉＣ単結晶のａ面から見た断面視およびｍ面から見た断面視において鉛直軸からオフ方向Ｄｏｆｆに向けてほぼオフ角θｏｆｆ分だけ傾斜する。
　第２延在方向Ｄｅ２は、ａ軸を基準（０°）としたとき、ａ軸と第２延在角θ２を形成する。第１延在角θ１が「正値」であると定義された場合、第２延在角θ２は「負値」である。一方、第１延在角θ１が「負値」であると定義された場合、第２延在角θ２は「正値」である。
　第２延在角θ２の絶対値は、０°を超えて９０°未満であってもよい。第２延在角θ２は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°未満のうちのいずれか１つの範囲に属する値を有していてもよい。
　第２延在角θ２の絶対値は、典型的には、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定される。第２延在角θ２の絶対値は、第１延在角θ１の絶対値とほぼ等しいことが好ましい。つまり、複数の第２領域１５は、単位面積当たりの平面視（つまり部分的な平面視）においてａ軸を基準に複数の第１領域１４とほぼ線対称となるレイアウトを有していることが好ましい。換言すると、複数の第２領域１５は、単位面積当たりの平面視（つまり部分的な平面視）において鉛直軸を基準に複数の第１領域１４とほぼ点対象となるレイアウトを有していることが好ましい。
　図１０Ａでは第２延在角θ２の絶対値がほぼ４５°（≒θ１）であるレイアウト例が示され、図１０Ｂでは第２延在角θ２の絶対値がほぼ３０°（≒θ１）であるレイアウト例が示され、図１０Ｃでは第２延在角θ２の絶対値がほぼ６０°（≒θ１）であるレイアウト例が示されている。
　つまり、図１０Ａのレイアウト例では、複数の第２領域１５は、ａ軸方向およびｍ軸方向の双方に交差する方向に延び、かつ、複数の第１領域１４に直交している。第１延在角θ１の絶対値および第２延在角θ２の絶対値の和は、ほぼ直角（ほぼ９０°）である。
　一方、図１０Ｂのレイアウト例では、複数の第２領域１５は、ａ軸方向およびｍ軸方向の双方に交差する方向に延び、かつ、複数の第１領域１４に非直交に交差している。第１延在角θ１の絶対値および第２延在角θ２の絶対値の和は鋭角（ほぼ６０°）である。他方、図１０Ｃのレイアウト例では、複数の第２領域１５は、ａ軸方向およびｍ軸方向の双方に交差する方向に延び、かつ、複数の第１領域１４に非直交に交差している。第１延在角θ１の絶対値および第２延在角θ２の絶対値の和は鈍角（ほぼ１２０°）である。
　むろん、第２延在角θ２の絶対値は、第１延在角θ１の絶対値よりも大きくてもよいし、第１延在角θ１の絶対値未満であってもよい。つまり、複数の第２領域１５は、単位面積当たりの平面視（つまり部分的な平面視）においてａ軸を基準に複数の第１領域１４と非線対称となるレイアウトを有していてもよい。換言すると、複数の第２領域１５は、単位面積当たりの平面視（つまり部分的な平面視）において鉛直軸を基準に複数の第１領域１４と非点対象となるレイアウトを有していてもよい。
　以下、第１領域１４のｐ型不純物濃度の濃度勾配および第２領域１５のｐ型不純物濃度の濃度勾配が具体的に説明される。第１領域１４の濃度勾配および第２領域１５の濃度勾配はほぼ同様であるため、以下では、第２領域１５の濃度勾配が例示される。
　第１領域１４の濃度勾配の説明は、以下の説明において、必要に応じて、「第１層８」を「ベース層６」に置き換え、「第２層９」を「第１層８」に置き換え、「第２領域１５（第２下端部１５ａおよび第２上端部１５ｂ）」を「第１領域１４（第１下端部１４ａおよび第１上端部１４ｂ）」に置き換え、「第２軸チャネルＣＨ２」を「第１軸チャネルＣＨ１」に置き換えることによって得られる。つまり、第１層８および第２層９に対する第２領域１５の相対的または絶対的な位置関係は、ベース層６および第１層８に対する第１領域１４の相対的または絶対的な位置関係に準用される。
　図１１Ａ～図１１Ｅは、第２領域１５（第１領域１４）の濃度勾配の一例を示すグラフである。図１２は、第２領域１５（第１領域１４）の濃度勾配の比較例を示すグラフである。図１１および図１２において、縦軸は第２領域１５のｐ型不純物濃度を示し、横軸は第２層９の上端（第１主面３）を基準（ゼロ地点）とする第２軸チャネルＣＨ２に沿う深さを示している。
　図１１Ａ～図１１Ｅおよび図１２では、１×１０１５ｃｍ－３以上のｐ型不純物濃度を有する領域が第２領域１５と定義され、グラフとして図示されている。以下に示される不純物濃度や厚さ等の数値は、第２領域１５の基本的な構成を濃度勾配に基づいて説明するための例示であり、第２領域１５の構成を一義的に限定する趣旨で示されていない。不純物濃度や厚さ等は、３価元素の注入条件（ドーズ量、注入温度、注入エネルギ等）等に応じて種々の値に調節される。
　図１１Ａ～図１１Ｅは、それぞれ、チャネリング注入法によって第２領域１５を形成した場合のグラフである。図１１Ａ～図１１Ｅは、１９０ＫｅＶ（図１１Ａ）、３８０ＫｅＶ（図１１Ｂ）、６５０ＫｅＶ（図１１Ｃ）、９６０ＫｅＶ（図１１Ｄ）、または、２０００ＫｅＶ（図１１Ｅ）の注入エネルギによって、第２軸チャネルＣＨ２に対して平行にまたはほぼ平行に所定の３価元素（ここではアルミニウム）を第２層９に導入したときの第２領域１５の濃度勾配を示している。第２層９の第２厚さＴ２は３μｍ程度であり、３価元素のドーズ量は１×１０１３ｃｍ－２である。
　一方、図１２は、ランダム注入法によって第２領域１５を形成した場合のグラフである。図１２は、１９０ＫｅＶ、３８０ＫｅＶ、６５０ＫｅＶ、９６０ＫｅＶ、または、２０００ＫｅＶの注入エネルギによって、ランダム方向に所定の３価元素（ここではアルミニウム）を第２層９に導入したときの第２領域１５の濃度勾配を示している。ランダム方向は、第２軸チャネルＣＨ２に平行（ほぼ平行）ではない方向（たとえば鉛直方向Ｚ）である。第２層９の第２厚さＴ２は３μｍ程度であり、３価元素のドーズ量は１×１０１３ｃｍ－２である。
　図１１Ａを参照して、第２領域１５（１９０ＫｅＶ）は、１．５μｍ以上１．８μｍ以下の第２領域厚さＴＲ２を有し、第２層９の下端から上端側に離間した第２下端部１５ａ、および、第２層９の上端（第１主面３）から露出した第２上端部１５ｂを有している。第２層９の下端および第２下端部１５ａの間の距離は、１．２μｍ以上１．５μｍ以下である。
　第２領域１５のｐ型不純物濃度は、第２層９の上端から下端に向けて、漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を含む濃度勾配を有している。漸増部２０は、第２領域１５の第２上端部１５ｂを形成する部分であり、第２上端部１５ｂから第２層９の下端側に向けて比較的急峻な増加率でピーク部２１までｐ型不純物濃度が漸増する部分である。
　ピーク部２１は、ｐ型不純物濃度のピーク値Ｐ（最大値）を有する部分である。ピーク部２１は、ｐ型不純物濃度が増加（増加傾向）から低下（低下傾向）に転じる一連の濃度変化（変曲点）を含む凸状の主たる濃度遷移部でもある。ピーク部２１の深さ位置は、０．１μｍ以上０．５μｍ以下である。
　緩慢部２２は、ピーク部２１よりも第２下端部１５ａ側の領域に形成され、比較的緩慢な低下率で不純物濃度が漸減する部分である。つまり、緩慢部２２は、一定の深さ範囲において一定のｐ型不純物濃度を維持する部分であり、第２領域１５の本体部を形成している。緩慢部２２のｐ型不純物濃度は、ピーク部２１のｐ型不純物濃度未満の濃度範囲において漸減している。
　緩慢部２２は、少なくとも０．５μｍの厚さ範囲において５０％以下の濃度低下率を有する部分によって定義される。緩慢部２２は、この例では、０．７μｍ以上０．８μｍ以下の厚さを有し、当該厚さ範囲において５０％以下の濃度低下率を有している。緩慢部２２のｐ型不純物濃度は、この例では、４．５×１０１６ｃｍ－３以上９×１０１６ｃｍ－３以下の濃度範囲に収まっている。
　漸減部２３は、第２領域１５の第２下端部１５ａを形成する部分である。漸減部２３は、緩慢部２２における濃度低下率よりも大きい濃度低下率を有し、緩慢部２２から第２層９の下端に向けてｐ型不純物濃度が漸減する部分である。漸減部２３の単位厚さ当たりの濃度低下率は、緩慢部２２の単位厚さ当たりの濃度低下率よりも大きい。漸減部２３のｐ型不純物濃度は、緩慢部２２から１×１０１５ｃｍ－３まで漸減している。
　図１１Ｂを参照して、第２領域１５（３８０ＫｅＶ）は、２．２μｍ以上２．４μｍ以下の第２領域厚さＴＲ２を有し、第２層９の下端から上端側に離間した第２下端部１５ａ、および、第２層９の上端（第１主面３）から下端側（第１層８側）に離間した第２上端部１５ｂを有している。第２層９の下端および第２下端部１５ａの間の距離は、０．５μｍ以上０．８μｍ以下である。第２層９の上端および第２領域１５の第２上端部１５ｂの間の距離は、０．０１μｍ以上０．２μｍ以下である。
　第２領域１５のｐ型不純物濃度は、図１１Ａの例と同様、第２層９の上端から下端に向けて、漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を含む濃度勾配を有している。漸増部２０は、この例においても、第２上端部１５ｂから第２層９の下端側に向けて比較的急峻な増加率でピーク部２１まで漸増している。ピーク部２１の深さ位置は、０．３μｍ以上０．７μｍ以下である。
　緩慢部２２は、０．８μｍ以上１．１μｍ以下の厚さを有し、当該厚さ範囲において５０％以下の濃度低下率を有している。緩慢部２２のｐ型不純物濃度は、この例では、３．５×１０１６ｃｍ－３以上７×１０１６ｃｍ－３以下の濃度範囲に収まっている。漸減部２３のｐ型不純物濃度は、緩慢部２２から１×１０１５ｃｍ－３まで漸減している。
　図１１Ｃを参照して、第２領域１５（６５０ＫｅＶ）は、２．５μｍ以上２．８μｍ以下の第２領域厚さＴＲ２を有し、第２層９の下端から上端側に離間した第２下端部１５ａ、および、第２層９の上端（第１主面３）から下端側（第１層８側）に離間した第２上端部１５ｂを有している。第２層９の下端および第２下端部１５ａの間の距離は、０．０１μｍ以上０．１μｍ以下である。第２層９の上端および第２領域１５の第２上端部１５ｂの間の距離は、０．１μｍ以上０．４μｍ以下である。
　第２領域１５のｐ型不純物濃度は、図１１Ａの例と同様、第２上端部１５ｂから第２下端部１５ａに向けて、漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を含む濃度勾配を有している。漸増部２０は、この例においても、第２領域１５の第２上端部１５ｂから比較的急峻な増加率でピーク部２１まで漸増している。ピーク部２１の深さ位置は、０．６μｍ以上１μｍ以下である。
　緩慢部２２は、１μｍ以上１．３μｍ以下の厚さを有し、当該厚さ範囲において５０％以下の濃度低下率を有している。緩慢部２２のｐ型不純物濃度は、この例では、３×１０１６ｃｍ－３以上６×１０１６ｃｍ－３以下の濃度範囲に収まっている。漸減部２３のｐ型不純物濃度は、緩慢部２２から１×１０１５ｃｍ－３まで漸減している。
　図１１Ｄを参照して、第２領域１５（９６０ＫｅＶ）は、３．１μｍ以上３．３μｍ以下の第２領域厚さＴＲ２を有し、第２層９の上端（第１主面３）から下端側（第１層８側）に離間した第２上端部１５ｂ、および、第１層８内に位置する第２下端部１５ａを有している。つまり、第２領域１５は、第２層９の第２厚さＴ２（＝３μｍ）よりも大きい第２領域厚さＴＲ２を有している。
　また、第２下端部１５ａは、第１層８および第２層９の境界を横切り、第１層８内に延在した延部を有している。第２下端部１５ａの延部は、第１層８の上端を基準に０．４μｍ以上０．７μｍ以下の厚さを有している。第２層９の上端および第２領域１５の第２上端部１５ｂの間の距離は、０．３μｍ以上０．６μｍ以下である。
　第２領域１５のｐ型不純物濃度は、図１１Ａの例と同様、第２上端部１５ｂから第２下端部１５ａに向けて、漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を含む濃度勾配を有している。漸増部２０は、この例においても、第２領域１５の第２上端部１５ｂから比較的急峻な増加率でピーク部２１まで漸増している。ピーク部２１の深さ位置は、０．７μｍ以上１．３μｍ以下である。
　緩慢部２２は、１．３μｍ以上１．７μｍ以下の厚さを有し、当該厚さ範囲において５０％以下の濃度低下率を有している。緩慢部２２のｐ型不純物濃度は、この例では、２．２×１０１６ｃｍ－３以上４．５×１０１６ｃｍ－３以下の濃度範囲に収まっている。漸減部２３のｐ型不純物濃度は、緩慢部２２から１×１０１５ｃｍ－３まで漸減している。
　図１１Ｅを参照して、第２領域１５（２０００ＫｅＶ）は、３．５μｍ以上３．８μｍ以下の第２領域厚さＴＲ２を有し、第２層９の上端（第１主面３）から下端側（第１層８側）に離間した第２上端部１５ｂ、および、第１層８内に位置する第２下端部１５ａを有している。つまり、第２領域１５は、第２層９の第２厚さＴ２（＝３μｍ）よりも大きい第２領域厚さＴＲ２を有している。
　また、第２下端部１５ａは、第１層８および第２層９の境界を横切り、第１層８内に延在した延部を有している。第２下端部１５ａの延部は、第１層８の上端を基準に１．４μｍ以上１．８μｍ以下の厚さを有している。第２層９の上端および第２領域１５の第２上端部１５ｂの間の距離は、０．７μｍ以上１μｍ以下である。
　第２領域１５のｐ型不純物濃度は、図１１Ａの例と同様、第２上端部１５ｂから第２下端部１５ａに向けて、漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を含む濃度勾配を有している。漸増部２０は、この例においても、第２領域１５の第２上端部１５ｂから比較的急峻な増加率でピーク部２１まで漸増している。ピーク部２１の深さ位置は、１．３μｍ以上１．９μｍ以下である。
　緩慢部２２は、１．５μｍ以上１．８μｍ以下の厚さを有し、当該厚さ範囲において５０％以下の濃度低下率を有している。緩慢部２２は、この例では、第１層８および第２層９の境界を横切り、第１層８内に位置されている。つまり、第２領域１５の延部は、緩慢部２２の一部を含む。緩慢部２２のｐ型不純物濃度は、この例では、２×１０１６ｃｍ－３以上４×１０１６ｃｍ－３以下の濃度範囲に収まっている。漸減部２３のｐ型不純物濃度は、緩慢部２２から１×１０１５ｃｍ－３まで漸減している。
　図１１Ａ～図１１Ｅを参照して、第２領域１５のｐ型不純物濃度は、いずれの注入エネルギにおいても漸増部２０、ピーク部２１、緩慢部２２および漸減部２３を有していている。また、第２領域１５の第２領域厚さＴＲ２（深さ）は、注入エネルギの増加に伴って大きくなっている。また、第２層９の上端に対する第２領域１５の第２上端部１５ｂの深さ位置は、注入エネルギの増加に伴って大きくなっている。
　漸増部２０の厚さ、ピーク部２１の厚さ、緩慢部２２の厚さおよび漸減部２３の厚さは、いずれも注入エネルギの増加に伴って大きくなっている。一方、第２領域１５のピーク値Ｐは、注入エネルギの増加に伴って低下している。これは、注入エネルギの増加に伴って深い領域まで３価元素が導入され、当該深い領域のｐ型不純物濃度が増加したことに起因している。
　緩慢部２２は、第２領域１５（第２領域厚さＴＲ２）のうちの１／４以上の厚さ範囲を占め、第２層９内に位置されている。具体的には、第２領域１５に占める緩慢部２２の割合は、１／３以上である。第２領域１５に占める緩慢部２２の割合は、典型的には、１／２以下（１／２未満）である。第２領域１５に占める緩慢部２２の割合は、１／２以上であってもよい。
　一方、図１２を参照して、ランダム注入法の場合、第２領域１５は０．５μｍの範囲に漸増部２０、ピーク部２１（ピーク値Ｐ）および漸減部２３を有する一方、０．５μｍ以上の厚さを有する緩慢部２２を有することはなかった。また、ランダム注入法の場合、注入エネルギの増加に伴って第２層９の上端に対するピーク部２１（ピーク値Ｐ）の深さ位置は大きくなったが、第２領域１５の第２領域厚さＴＲ２はいずれの注入エネルギにおいても２μｍ未満であった。つまり、注入エネルギを増加させたとしても、第２領域厚さＴＲ２は大きく変動しなかった。
　このことから、ランダム注入法の場合、比較的大きい第２厚さＴ２（たとえば１μｍ以上の第２厚さＴ２）を有する第２層９に対して、単一の不純物領域からなる第２領域１５によってチャージバランスの精度を高めることが困難であると理解される。ＳｉＣ単結晶は、Ｓｉ単結晶とは異なり、不純物が拡散し難い物性を有している。したがって、前記問題は、一般的に、マルチエピタキシャル成長法や多段階ランダム注入法によって解消される。
　マルチエピタキシャル成長法では、比較的小さい厚さ（たとえば１μｍ未満の厚さ）を有するエピタキシャル層に３価元素をランダム注入法によって導入する工程が複数回繰り返される。この工程の場合、エピタキシャル成長の工程数およびランダム注入法の工程数が増加するため、製造工程が煩雑化する。
　多段階ランダム注入法では、複数の注入エネルギで３価元素を異なる深さ位置に多段階的に導入する工程が実施される。たとえば、図１２の例を取り上げると、１μｍの第２層９が形成された場合、５段階（１９０ＫｅＶ、３８０ＫｅＶ、６５０ＫｅＶおよび９６０ＫｅＶ）の注入エネルギで３価元素が第２層９に導入される。この工程の場合、目的の深さ位置に３価元素を導入できるが、３価元素を導入できる深さ位置は浅い。そのため、エピタキシャル成長の工程数およびランダム注入法の工程数を増加せざるを得ず、マルチエピタキシャル成長法と同様の問題が生じる。
　これに対して、チャネリング注入法の場合、比較的大きい厚さ（たとえば１μｍ以上５μｍ以下の厚さ）を有する第２層９に対して０．５μｍ以上２μｍの厚さの緩慢部２２を有する第２領域１５が形成される。したがって、ランダム注入法を採用した場合の工数よりも少ない工数によってチャージバランスを有する第２領域１５が形成される。
　むろん、この明細書は、複数の注入エネルギを利用したチャネリング注入法によって異なる深さ位置に多段階的に複数の第２領域１５を導入し、１つの第２領域１５を形成する技術的思想を除外しない。この場合、各第２領域１５は、第２層９の中間部を横切るように第２軸チャネルＣＨ２に沿って第２層９にそれぞれ形成された複数の不純物領域（第２領域１５）の一体化領域からなる。
　この場合、各第２領域１５のｐ型不純物濃度（濃度勾配）は、複数の不純物領域（第２領域１５）のｐ型不純物濃度（濃度勾配）の加算値になる。たとえば、各第２領域１５のｐ型不純物濃度は、図１１Ａ～図１１Ｅに示された５つのグラフのうちの少なくとも２つを重ね合わせた濃度勾配（加算した濃度勾配）を有する。
　図１１Ａ～図１１Ｅの例では、チャネリング注入法の注入エネルギの上限が２０００ＫｅＶであったが、第２領域１５は２０００ＫｅＶよりも大きい注入エネルギによって形成されることもできる。この場合、図１１Ｅに示された濃度勾配よりも深い位置に、比較的厚い第２領域１５が形成される。
　ただし、２０００ＫｅＶよりも大きい注入エネルギを実現する場合、第２層９の上端部を通過する３価元素量が増加し、当該上端部側の空き領域の範囲（つまり第１主面３および第２領域１５の間の距離）が拡大するため、コラム領域１２の設計難度が高まる。また、２０００ＫｅＶよりも大きい注入エネルギを実現する場合、イオン加速器のサイズが数十メートルに及ぶ事態にもなり得るため、費用対効果（設置個所や設備投資）の観点から現実的ではないことが想定される。
　したがって、チャネリング注入法によって比較的厚いコラム領域１２を形成する場合、注入エネルギを２０００ＫｅＶ以下に制限し、積層部７の積層数（スーパージャンクション構造ＳＪの積層数）を増加させることが好ましい。
　以下、図１３～図３３を参照して、コラム領域１２の第１～第１２形態例が示される。第１～第３基本形態に係るコラム領域１２は、第１～第１２形態例に示される複数の特徴のうちの少なくとも１つの特徴を有していてもよい。第１～第３基本形態に係るコラム領域１２は、第１～第１２形態例に示される複数（２つ以上）の特徴が組み合わされた特徴を有していてもよい。
　以下では、第１領域１４の「漸増部２０」、「ピーク部２１（ピーク値Ｐ）」、「緩慢部２２」および「漸減部２３」が「第１漸増部２０Ａ」、「第１ピーク部２１Ａ（第１ピーク値ＰＡ）」、「第１緩慢部２２Ａ」および「第１漸減部２３Ａ」と称される。また、以下では、第２領域１５の「漸増部２０」、「ピーク部２１（ピーク値Ｐ）」、「緩慢部２２」および「漸減部２３」が「第２漸増部２０Ｂ」、「第２ピーク部２１Ｂ（第２ピーク値ＰＢ）」、「第２緩慢部２２Ｂ」および「第２漸減部２３Ｂ」と称される。
　図１３は、第１形態例に係るコラム領域１２を示す断面斜視図である。図１４は、図１３に示すコラム領域１２の濃度勾配の一例を示すグラフである。
　図１３および図１４を参照して、第１領域１４は、第１層８の第１厚さＴ１未満の第１領域厚さＴＲ１を有し、第１層８の下端および上端の双方から間隔を空けて第１層８内に形成されている。具体的には、第１領域１４の第１下端部１４ａは、第１層８の下端（ベース層６）から上端側に間隔を空けて形成され、第１層８の一部（下端部）を挟んでベース層６に対向している。
　一方、第１領域１４の第１上端部１４ｂは、第１層８の上端（第２層９）から下端側に間隔を空けて形成され、第１層８の一部（上端部）を挟んで第２層９に対向している。第１領域１４の第１漸増部２０Ａ、第１ピーク部２１Ａ、第１緩慢部２２Ａおよび第１漸減部２３Ａは、第１層８内に位置されている。
　図１４では、第１層８が３μｍの第１厚さＴ１を有し、第１領域１４が６５０ＫｅＶの注入エネルギによって第１層８内に形成された例が示されている。むろん、第１領域１４は、６５０ＫｅＶ以下の注入エネルギによって形成されていてもよい。
　第２領域１５は、第２層９の第２厚さＴ２未満の第２領域厚さＴＲ２を有し、第２層９の下端および上端の双方から間隔を空けて第２層９内に形成されている。具体的には、第２領域１５の第２下端部１５ａは、第２層９の下端（第１層８）から上端側に間隔を空けて形成され、第２層９の一部（下端部）を挟んで第１層８に対向している。
　一方、第２領域１５の第２上端部１５ｂは、第２層９の上端（第１主面３）から下端側に間隔を空けて形成され、第２層９の一部（上端部）を挟んで第１主面３に対向している。第２領域１５の第２漸増部２０Ｂ、第２ピーク部２１Ｂ、第２緩慢部２２Ｂおよび第２漸減部２３Ｂは、第２層９内に位置されている。
　図１４では、第２層９が３μｍの第２厚さＴ２を有し、第２領域１５が６５０ＫｅＶの注入エネルギによって第２層９内に形成された例が示されている。むろん、第２領域１５は、６５０ＫｅＶ以下の注入エネルギによって形成されていてもよい。また、第２領域１５に係る注入エネルギは、第１領域１４に係る注入エネルギとは異なっていてもよい。
　つまり、第２領域１５の第２領域厚さＴＲ２は、第１領域１４の第１領域厚さＴＲ１とは異なっていてもよい。第２領域厚さＴＲ２は、第１領域厚さＴＲ１未満であってもよいし、第１領域厚さＴＲ１よりも大きくてもよい。
　図１５は、第２形態例に係るコラム領域１２を示す断面斜視図である。図１６は、図１５に示すコラム領域１２の濃度勾配の一例を示すグラフである。図１５および図１６を参照して、第２形態例に係るコラム領域１２は、第１形態例に係る第２領域１５を変形させた形態を有している。第２形態例に係る第１領域１４の形態は、第１形態例に係る第１領域１４と同様である。
　第２領域１５は、第２層９の上端から下端側に間隔を空けて第２層９内に形成され、第１層８および第２層９の境界を横切って第１層８内に位置する部分を有している。つまり、第２領域１５の第２下端部１５ａは、第１層８および第２層９の境界部を横切って第１層８内に位置する延部を有している。
　第２軸チャネルＣＨ２は第１軸チャネルＣＨ１とほぼ一致しているため、第２下端部１５ａの延部は第１層８内において第１軸チャネルＣＨ１に沿って形成されている。第２下端部１５ａの延部は、第１層８の厚さ範囲中間部に対して第１層８の上端側に位置されていることが好ましい。第２下端部１５ａの延部は、第１層８内において第１領域１４（第１上端部１４ｂ）に接続されている。
　この構成では、第１層８の上端および第１領域１４の第１上端部１４ｂの間のスペースに第２領域１５の一部（延部）が設けられ、第１領域１４および第２領域１５によって連続的に立体格子状に延びる１つのコラム領域１２が形成される。したがって、チャージバランスの精度が向上される。
　第２領域１５は、この例では、第２層９の第２厚さＴ２よりも大きい第２領域厚さＴＲ２を有している。また、第２領域厚さＴＲ２は、第１層８の第１厚さＴ１よりも大きい。また、第２領域厚さＴＲ２は、第１領域１４の第１領域厚さＴＲ１よりも大きい。むろん、第２領域厚さＴＲ２は、第２厚さＴ２未満であってもよい。また、第２領域厚さＴＲ２は、第１領域厚さＴＲ１未満であってもよい。また、第２領域厚さＴＲ２は、第１領域厚さＴＲ１未満であってもよい。
　第２領域１５の第２漸増部２０Ｂ、第２ピーク部２１Ｂ、第２緩慢部２２Ｂおよび第２漸減部２３Ｂは、第２層９内に位置されている。第２漸減部２３Ｂの少なくとも一部は、第１層８内に位置されている。つまり、第２下端部１５ａの延部は、第２漸減部２３Ｂを含む。むろん、第２緩慢部２２Ｂの一部が第１層８内に位置されていてもよい（図１１Ｅ参照）。つまり、第２下端部１５ａの延部は、第２緩慢部２２Ｂの一部および第２漸減部２３Ｂを含んでいてもよい。
　図１６では、第２層９が３μｍの第１厚さＴ１を有し、第２領域１５が９６０ＫｅＶの注入エネルギによって第２層９内に形成された例が示されている。むろん、第２領域１５は、９６０ＫｅＶ以上の注入エネルギによって形成されていてもよい。たとえば、第２厚さＴ２は、３μｍよりも大きく５μｍ以下であってもよい。この場合、９６０ＫｅＶ以上の注入エネルギによって、第１層８内で第１領域１４に接続される第２領域１５が形成される（図１１Ｆ～図１１Ｅも併せて参照）。
　図１７は、第３形態例に係るコラム領域１２を示す断面斜視図である。図１８は、図１７に示すコラム領域１２の濃度勾配の一例を示すグラフである。図１７および図１８を参照して、第３形態例に係るコラム領域１２は、第２形態例に係る第２領域１５を変形させた形態を有している。第３形態例に係る第１領域１４は、第１形態例に係る第１領域１４と同様の形態を有している。
　第２形態例に係る第２領域１５は、第１層８の第１厚さＴ１とほぼ等しい第２厚さＴ２を有する第２層９に形成されていた。これに対して、第３形態例に係る第２領域１５は、第１層８の第１厚さＴ１未満の第２厚さＴ２を有する第２層９に形成されている。第２領域１５は、この例では、第２層９の第２厚さＴ２よりも大きい第２領域厚さＴＲ２を有している。
　図１７では、第２層９が３μｍ未満（ここでは２μｍ）の第２厚さＴ２を有し、第２領域１５が６５０ＫｅＶの注入エネルギによって第２層９内に形成された例が示されている。むろん、第２領域１５は、６５０ＫｅＶ以下の注入エネルギによって形成されていてもよい。
　たとえば、第２厚さＴ２は、１μｍ以上２μｍ以下であってもよい。この場合、１９０ＫｅＶ以上の注入エネルギによって、第１層８内で第１領域１４に接続される第２領域１５が形成される（図１１Ａ～図１１Ｅも併せて参照）。たとえば、第２厚さＴ２は、２μｍ以上３μｍ未満であってもよい。この場合、３８０ＫｅＶ以上の注入エネルギによって、第１層８内で第１領域１４に接続される第２領域１５が形成される（図１１Ｂ～図１１Ｅも併せて参照）。
　この構成では、第１領域１４および第２領域１５の接続部に形成される濃度勾配が緩和され、チャージバランスの精度が向上される。また、比較的小さい第２厚さＴ２を有する第２層９によれば、比較的小さい注入エネルギによって第１領域１４に接続される第２領域１５が形成されることができる。したがって、製造コストが削減される。
　たとえば、比較的小さい第２厚さＴ２によれば、第１領域１４の第１領域厚さＴＲ１（注入エネルギ）および第２領域１５の第２領域厚さＴＲ２（注入エネルギ）が同一に設定される一方で、第１層８内で第１領域１４に接続される第２領域１５が形成されることもできる。この場合、製造工程の工程管理が容易になる。これらの場合において、第２層９の第２厚さＴ２が第１層８の第１厚さＴ１未満に設定され、第２厚さＴ２よりも大きい第２領域厚さＴＲ２を有する第２領域１５が形成されてもよい。
　図１９は、第４形態例に係るコラム領域１２を示す断面斜視図である。図２０は、図１９に示すコラム領域１２の濃度勾配の一例を示すグラフである。図１９および図２０を参照して、第４形態例に係るコラム領域１２は、第２形態例に係る第１領域１４を変形させた形態を有している。第４形態例に係る第２領域１５は、第２形態例に係る第２領域１５の形態と同様の形態を有している。むろん、第４形態例に係る第２領域１５は、第３形態例に係る第２領域１５の形態と同様の形態を有していてもよい。
　第１領域１４は、第１層８の上端から下端側に間隔を空けて第１層８内に形成され、ベース層６および第１層８の境界を横切ってベース層６内に位置する部分を有している。つまり、第１領域１４の第１下端部１４ａは、ベース層６および第１層８の境界部を横切ってベース層６内に位置する延部を有している。
　第１軸チャネルＣＨ１はベース軸チャネルＣＨＢにほぼ一致しているため、第１下端部１４ａの延部はベース層６内においてベース軸チャネルＣＨＢに沿って形成されている。第１下端部１４ａの延部は、ベース層６の厚さ範囲中間部に対してベース層６の上端側に位置されていることが好ましい。第１下端部１４ａの延部は、ベース層６内において当該ベース層６に接続されている。
　第１領域１４は、この例では、第１層８の第１厚さＴ１よりも大きい第１領域厚さＴＲ１を有している。また、第１領域厚さＴＲ１は、第２層９の第２厚さＴ２よりも大きい。また、第１領域厚さＴＲ１は、第２領域１５の第２領域厚さＴＲ２よりも大きい。むろん、第１領域厚さＴＲ１は、第１厚さＴ１未満であってもよい。また、第１領域厚さＴＲ１は、第２厚さＴ２未満であってもよい。また、第１領域厚さＴＲ１は、第２領域厚さＴＲ２未満であってもよい。
　第１領域１４の第１漸増部２０Ａ、第１ピーク部２１Ａ、第１緩慢部２２Ａおよび第１漸減部２３Ａは、第１層８内に位置されている。第１漸減部２３Ａの少なくとも一部は、ベース層６内に位置されている。つまり、第１下端部１４ａの延部は、第１漸減部２３Ａを含む。むろん、第１緩慢部２２Ａの一部がベース層６内に位置されていてもよい（図１１Ｅ参照）。つまり、第１下端部１４ａの延部は、第１緩慢部２２Ａの一部および第１漸減部２３Ａを含んでいてもよい。
　図２０では、第１層８が３μｍの第１厚さＴ１を有し、第１領域１４が９６０ＫｅＶの注入エネルギによって第１層８内に形成された例が示されている。むろん、第１領域１４は、９６０ＫｅＶ以上の注入エネルギによって形成されていてもよい。たとえば、第１厚さＴ１は、３μｍよりも大きく５μｍ以下であってもよい。この場合、９６０ＫｅＶ以上の注入エネルギによって、ベース層６内に部分的に位置される第１領域１４が形成される（図１１Ｆ～図１１Ｅも併せて参照）。
　図２１は、第５形態例に係るコラム領域１２を示す断面斜視図である。図２２は、図２１に示すコラム領域１２の濃度勾配の一例を示すグラフである。図２１および図２２を参照して、第５形態例に係るコラム領域１２は、第４形態例に係る第１領域１４を変形させた形態を有している。第５形態例に係る第２領域１５は、第２形態例に係る第２領域１５の形態と同様の形態を有している。むろん、第５形態例に係る第２領域１５は、第３形態例に係る第２領域１５の形態と同様の形態を有していてもよい。
　第４形態例では、第１層８が３μｍの第１厚さＴ１を有し、第１領域１４が９６０ＫｅＶ以上の注入エネルギによって第１層８内に形成されていた。これに対して、第５形態例では、第１層８が３μｍ未満の第１厚さＴ１を有し、第１領域１４が６５０ＫｅＶ以上の注入エネルギによって第１層８内に形成されている。第１領域１４は、この例では、第１厚さＴ１よりも大きい第１領域厚さＴＲ１を有している。第１厚さＴ１は、この例では、第２層９の第２厚さＴ２未満である。
　たとえば、第１厚さＴ１は、１μｍ以上２μｍ以下であってもよい。この場合、１９０ＫｅＶ以上の注入エネルギによって、ベース層６内に部分的に位置される第１領域１４が形成される（図１１Ａ～図１１Ｅも併せて参照）。たとえば、第１厚さＴ１は、２μｍ以上３μｍ未満であってもよい。この場合、３８０ＫｅＶ以上の注入エネルギによって、ベース層６内に部分的に位置される第１領域１４が形成される（図１１Ｂ～図１１Ｅも併せて参照）。
　図２３は、第６形態例に係るコラム領域１２を示す断面斜視図である。図２４は、図２３に示すコラム領域１２の濃度勾配の一例を示すグラフである。図２３および図２４を参照して、コラム領域１２は、第１領域１４および第２領域１５に加えて、第１領域１４および第２領域１５の間に介在されたｐ型の中間領域２５を含む。
　第１領域１４は、第１～第５形態例に係る第１領域１４の形態のいずれか１つと同様の形態を有していてもよい。第１領域１４は、この例では、第４形態例に係る第１領域１４の形態と同様の形態を有している。第２領域１５は、第１～第５形態例に係る第２領域１５の形態のいずれか１つと同様の形態を有していてもよい。第２領域１５は、この例では、第４形態例（第２形態例）に係る第２領域１５の形態と同様の形態を有している。
　複数の中間領域２５は、少なくとも複数の第１領域１４および複数の第２領域１５の間の複数の交差部に位置されるように第１層８の上端側の表層部に形成され、積層方向に対応する第１領域１４および第２領域１５にそれぞれ重なっている。複数の中間領域２５は、この形態では、積層方向に複数の第１領域１４に１対１の対応関係で重なるように第１配列方向Ｄａ１に間隔を空けて配列され、第１延在方向Ｄｅ１に延びる帯状にそれぞれ形成されている。
　この例では、第１配列方向Ｄａ１がａ軸方向（第２方向Ｙ）であり、第１延在方向Ｄｅ１がｍ軸方向（第１方向Ｘ）である。むろん、複数の中間領域２５の配列方向および延在方向は、複数の第１領域１４の第１配列方向Ｄａ１および第１延在方向Ｄｅ１に応じて変更される。したがって、第１配列方向Ｄａ１がｍ軸方向であり、第１延在方向Ｄｅ１がａ軸方向であってもよい。また、第１配列方向Ｄａ１がａ軸方向およびｍ軸方向以外の方向であり、第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向であってもよい。
　複数の中間領域２５は、第１層８内において第１層８の上端および第１領域１４の第１上端部１４ｂの間の領域に形成されている。複数の中間領域２５は、第１層８の厚さ範囲中間部に対して第１層８の上端側に位置されていることが好ましい。複数の中間領域２５は、第１層８の上端から露出していてもよいし、第１層８の上端から下端側に間隔を空けて形成されていてもよい。各中間領域２５は、断面視において水平方向に延びる横長柱状に形成されていてもよい。むろん、各中間領域２５は、鉛直方向Ｚに延びる縦長柱状に形成されていてもよい。
　複数の中間領域２５は、第１層８と共にチャージバランスを有する複数の中間ｐｎ接合部を形成している。つまり、複数の中間領域２５は、複数の第１ドリフト領域１６と第１スーパージャンクション構造ＳＪ１の一部を構成している。チャージバランスを有する状態は、互いに隣り合う複数の中間領域２５に関して、一方の中間ｐｎ接合部から拡がる空乏層、および、他方の中間ｐｎ接合部から拡がる空乏層が、複数の第１ドリフト領域１６内で接続される状態を意味する。
　図２４を参照して、各中間領域２５は、単一または複数の領域要素２５ａを含んでいてもよい。図２４では、各中間領域２５が複数（２つ）の領域要素２５ａを含む例が示されている。各中間領域２５が単一の領域要素２５ａによって構成される場合、単一の領域要素２５ａは第１層８の上端および第１領域１４の第１上端部１４ｂの間の領域に形成され、第１領域１４の第１上端部１４ｂに接続される。
　各中間領域２５が複数の領域要素２５ａによって構成される場合、複数の領域要素２５ａは第１層８の上端および第１領域１４の第１上端部１４ｂの間の領域において異なる深さ位置にそれぞれ形成される。この場合、複数の領域要素２５ａは、積層方向に互いに接続されるようにそれぞれ形成される。また、少なくとも最下の領域要素２５ａは、第１領域１４の第１上端部１４ｂに接続される。
　領域要素２５ａは、第１層８に対するランダム注入法によって第１層８の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。つまり、領域要素２５ａは、第２層９に形成されていない。また、領域要素２５ａは、第１軸チャネルＣＨ１に沿う方向に関して第１領域１４の第１領域厚さＴＲ１未満の厚さを有している。また、領域要素２５ａの厚さは、第２領域１５の第２領域厚さＴＲ２未満である。
　領域要素２５ａは、第１領域１４等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。各中間領域２５が複数の領域要素２５ａを含む場合、各中間領域２５は第１層８の厚さ方向に複数の領域要素２５ａの個数に応じた複数のピーク部２１（ピーク値Ｐ）を有する。
　領域要素２５ａは、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値Ｐとして有していてもよい。図２４では、領域要素２５ａのｐ型不純物濃度のピーク値Ｐが１×１０１６ｃｍ－３以上１×１０１７ｃｍ－３以下である例が示されている。
　中間領域２５のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。中間領域２５の３価元素は、第１領域１４等の３価元素と同一種であってもよいし、第１領域１４等の３価元素と異なる種であってもよい。中間領域２５の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。
　複数の中間領域２５は、中間幅ＷＭをそれぞれ有している。中間幅ＷＭは、第１配列方向Ｄａ１に沿う幅である。中間幅ＷＭは、第１層８の第１厚さＴ１未満であることが好ましい。むろん、中間幅ＷＭは、第１厚さＴ１以上であってもよい。中間幅ＷＭは、第２層９の第２厚さＴ２未満であることが好ましい。むろん、中間幅ＷＭは、第２厚さＴ２以上であってもよい。
　中間幅ＷＭは、第１領域１４の第１幅Ｗ１とほぼ等しいことが好ましい。むろん、中間幅ＷＭは、第１幅Ｗ１以上であってもよいし、第１幅Ｗ１未満であってもよい。中間幅ＷＭは、１μｍ以上であることが好ましい。中間幅ＷＭは、５μｍ以下であることが好ましい。
　中間幅ＷＭは、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　複数の中間領域２５は、中間厚さＴＭをそれぞれ有している。中間厚さＴＭは、第１層８の上端および第１領域１４の第１上端部１４ｂの間の距離以上であることが好ましい。中間厚さＴＭは、０．１μｍ以上２μｍ以下であってもよい。中間厚さＴＭは、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　複数の中間領域２５は、第１配列方向Ｄａ１に中間ピッチＰＭの間隔を空けて形成されている。中間ピッチＰＭは、第１領域１４の第１ピッチＰ１とほぼ等しいことが好ましい。むろん、中間ピッチＰＭは、第１ピッチＰ１以上であってもよいし、第１ピッチＰ１未満であってもよい。図２３では、明瞭化のため、第１ピッチＰ１よりも大きい中間ピッチＰＭが示されている。
　中間ピッチＰＭは、０．１μｍ以上５μｍ以下であってもよい。中間ピッチＰＭは、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。中間ピッチＰＭは、０．５μｍ以上１．５μｍ以下であることが好ましい。
　このような構成において、第２領域１５は、第１層８内に位置する延部を有し、第１層８内において中間領域２５に接続されていることが好ましい。つまり、第２領域１５は、第１層８内において中間領域２５を介して第１領域１４に電気的に接続されていることが好ましい。この場合、第２領域１５は、第１領域１４および中間領域２５と共に積層方向に連続的に延びる１つのドリフト領域１３を形成する。
　むろん、第２領域１５の延部は、第１層８内において中間領域２５および第１領域１４の双方に接続されていてもよい。中間領域２５を有する構成では、第１領域１４および第２領域１５の間の領域の濃度勾配が中間領域２５によって緩和され、チャージバランスの精度が向上される。
　図２５は、第７形態例に係るコラム領域１２を示す断面斜視図である。図２６は、図２５に示すコラム領域１２の濃度勾配の一例を示すグラフである。図２５および図２６を参照して、第７形態例に係るコラム領域１２は、第１～第６形態例に係る第１領域１４を変形させた形態を有している。第７形態例に係る第２領域１５は、第１～第６形態例に係る第２領域１５の形態のいずれか１つと同様の形態を有していてもよい。
　第１領域１４は、この例では、第１層８の上端から露出している。第１領域１４は、第１漸増部２０Ａの一部または全部を有さない。図２６では、第１領域１４が第１漸増部２０Ａの全部および第１ピーク部２１Ａを有さない例が示されている。つまり、第１上端部１４ｂは、この例では、第１層８の上端から露出した第１緩慢部２２Ａを含む。
　第１領域１４は、第１層８の上端に第１ピーク値ＰＡを有し、第１層８の下端側に向けて漸減する濃度勾配を有している。むろん、第１上端部１４ｂは第１漸増部２０Ａの一部または第１ピーク部２１Ａの一部を含み、第１漸増部２０Ａの一部または第１ピーク部２１Ａの一部が第１層８の上端から露出していてもよい。
　この構成において、第２領域１５は、第１層８内に位置する延部を有し、第１層８内において第１領域１４に接続されていることが好ましい。第１層８の上端から第１領域１４が露出する構成では、第１領域１４および第２領域１５の間の領域に形成される濃度勾配が第１領域１４の露出部によって緩和され、チャージバランスの精度が向上される。
　このような構成は、第１領域１４の形成後、第１領域１４の第１漸増部２０Ａの一部または全部が消失するまで第１層８の上端を部分的に除去することによって得られる。たとえば、第１層８の上端は、研削法によって部分的に除去されてもよい。研削法は、機械研磨法および／または化学機械研磨法であってもよい。この場合、第１層８の上端は研削面からなり、第１領域１４は当該研削面から露出する。第２層９は、第１層８の研削面の上に積層される。
　たとえば、第１層８の上端は、エッチング法によって部分的に除去されてもよい。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。この場合、第１層８の上端はエッチング面からなり、第１領域１４は当該エッチング面から露出する。第２層９は、第１層８のエッチング面の上に積層される。
　図２７は、第８形態例に係るコラム領域１２を示す断面斜視図である。図２８は、図２７に示すコラム領域１２の濃度勾配の一例を示すグラフである。図２７および図２８を参照して、第８形態例に係るコラム領域１２は、第１～第７形態例に係る第２領域１５を変形させた形態を有している。第８形態例に係る第１領域１４は、第１～第７形態例に係る第１領域１４の形態のいずれか１つと同様の形態を有していてもよい。図２７および図２８では、第７形態例に係る第１領域１４が示されている。
　第２領域１５は、この例では、第２層９の上端（第１主面３）から露出している。第２領域１５は、第２漸増部２０Ｂの一部または全部を有さない。図２８では、第２領域１５が第２漸増部２０Ｂの全部および第２ピーク部２１Ｂを有さない例が示されている。つまり、第２上端部１５ｂは、この例では、第２層９の上端から露出した第２緩慢部２２Ｂを含む。
　第２領域１５は、第２層９の上端に第２ピーク値ＰＢを有し、第２層９の下端側に向けて漸減する濃度勾配を有している。むろん、第２上端部１５ｂは、第２漸増部２０Ｂの一部または第２ピーク部２１Ｂの一部を含み、第２漸増部２０Ｂの一部または第２ピーク部２１Ｂの一部が第２層９の上端から露出していてもよい。
　第２層９の上端から第２領域１５が露出する構成は、第２層９（第１主面３）を利用してデバイス構造物が形成される場合において、第２領域１５を用いてデバイス構造物の電気的特性を調整する場合に有効である。
　このような構成は、第２領域１５の形成後、第２領域１５の第２漸増部２０Ｂの一部または全部が消失するまで第２層９の上端を部分的に除去することによって得られる。たとえば、第２層９の上端（第１主面３）は、研削法によって部分的に除去されてもよい。研削法は、機械研磨法および／または化学機械研磨法であってもよい。この場合、第２層９の上端は研削面からなり、第２領域１５は当該研削面から露出する。
　たとえば、第２層９の上端（第１主面３）は、エッチング法によって部分的に除去されてもよい。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。この場合、第２層９の上端はエッチング面からなり、第２領域１５は当該エッチング面から露出する。
　図２９は、第９形態例に係るコラム領域１２を示す断面斜視図である。図３０は、第１０形態例に係るコラム領域１２を示す断面斜視図である。図２９および図３０を参照して、積層部７は、ベース層６側からこの順に積層されたバッファ層２６、第１層８および第２層９を含む積層構造を有していてもよい。バッファ層２６は、「バッファＳｉＣ層」、「バッファ領域」等と称されてもよい。
　バッファ層２６は、ＳｉＣ単結晶を含み、ｎ型の導電型を有している。バッファ層２６は、ベース層６の上に積層されている。バッファ層２６は、水平方向に層状に延び、チップ２の中間部を形成し、第１～第４側面５Ａ～５Ｄの一部を形成している。バッファ層２６は、ベース層６を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなる。
　バッファ層２６は、下端および上端を有している。バッファ層２６の下端は結晶成長起点であり、バッファ層２６の上端は結晶成長終点である。バッファ層２６はベース層６から連続的に結晶成長されているため、バッファ層２６の下端はベース層６の上端に一致している。ベース層６およびバッファ層２６の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。バッファ層２６は、ベース層６のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　バッファ層２６は、積層方向に沿うバッファ軸チャネルＣＨＢｕを有している。バッファ軸チャネルＣＨＢｕは、バッファ層２６を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸に沿う原子列によって取り囲まれている。
　つまり、バッファ軸チャネルＣＨＢｕは、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。バッファ軸チャネルＣＨＢｕは、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。
　バッファ軸チャネルＣＨＢｕは、この形態では、ＳｉＣ単結晶のｃ軸に沿う原子列によって取り囲まれた領域からなる。つまり、バッファ軸チャネルＣＨＢｕは、ｃ軸に沿って延び、オフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、バッファ軸チャネルＣＨＢｕは、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　バッファ層２６のｎ型不純物濃度は、ベース層６のｎ型不純物濃度未満であることが好ましい。バッファ層２６は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。バッファ層２６のｎ型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、バッファ層２６のｎ型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
　バッファ層２６は、少なくとも１種の５価元素によって調整されたｎ型不純物濃度を有している。たとえば、バッファ層２６のｎ型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種によって調節されていてもよい。バッファ層２６は、リン以外の５価元素を含むことが好ましい。
　バッファ層２６のｎ型不純物濃度は、少なくとも窒素によって調整されていることが好ましい。バッファ層２６が２種以上の５価元素を含む場合、バッファ層２６は、窒素および窒素以外の５価元素を含むことが好ましい。この場合、バッファ層２６は、リンおよび窒素以外の５価元素として、ヒ素およびアンチモンのいずれか一方または双方を含むことが好ましい。
　バッファ層２６は、バッファ厚さＴＢｕを有している。バッファ厚さＴＢｕは、ベース厚さＴＢ未満であることが好ましい。バッファ厚さＴＢｕは、１μｍ以上であることが好ましい。バッファ厚さＴＢｕは、５μｍ以下であることが好ましい。バッファ厚さＴＢｕは、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第１層８は、この形態では、バッファ層２６の上に積層され、第２層９は第１層８の上に積層されている。第１層８は、バッファ層２６を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなり、ｎ型の導電型を有している。したがって、第１層８は、バッファ層２６のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。また、第１軸チャネルＣＨ１は、バッファ軸チャネルＣＨＢｕにほぼ一致している。
　第１層８の第１厚さＴ１は、バッファ厚さＴＢｕよりも大きいことが好ましい。むろん、第１厚さＴ１は、バッファ厚さＴＢｕ未満であってもよい。また、第１厚さＴ１は、バッファ厚さＴＢｕとほぼ等しくてもよい。第２層９の第２厚さＴ２は、バッファ厚さＴＢｕよりも大きいことが好ましい。むろん、第２厚さＴ２は、バッファ厚さＴＢｕ未満であってもよい。また、第２厚さＴ２は、バッファ厚さＴＢｕとほぼ等しくてもよい。
　第１領域１４は、第１～第８形態例に係る第１領域１４の形態のいずれか１つと同様の形態を有し、第１層８内に形成されている。第２領域１５は、第１～第８形態例に係る第１領域１４の形態のいずれか１つと同様の形態を有し、第２層９内に形成されている。
　図２９を参照して、第１領域１４の第１下端部１４ａは、第１層８の下端から上端側に間隔を空けて形成され、第１層８の一部（下端部）を挟んでバッファ層２６に対向していてもよい。つまり、第１領域１４の全域（第１漸増部２０Ａ、第１ピーク部２１Ａ、第１緩慢部２２Ａおよび第１漸減部２３Ａ）は、第１層８内に位置されていてもよい。むろん、第１下端部１４ａは、第１層８の下端とほぼ一致し、バッファ層２６に接続されていてもよい。
　図３０を参照して、第１下端部１４ａは、バッファ層２６および第１層８の境界部を横切り、バッファ層２６内に位置する延部を有していてもよい。第１軸チャネルＣＨ１はバッファ軸チャネルＣＨＢｕとほぼ一致しているため、第１下端部１４ａの延部はバッファ層２６内においてバッファ軸チャネルＣＨＢｕに沿って形成されている。
　第１下端部１４ａの延部は、バッファ層２６の厚さ範囲中間部に対してバッファ層２６の上端側に位置されていることが好ましい。第１下端部１４ａの延部は、第１漸減部２３Ａを含む。むろん、第１下端部１４ａの延部は、第１緩慢部２２Ａの一部および第１漸減部２３Ａを含んでいてもよい。
　図３１は、第１１形態例に係るコラム領域１２を示す断面斜視図である。前述の形態では、３層以上の積層構造を有するスーパージャンクション構造ＳＪが採用され得る趣旨の説明がなされた。図３１では、この一例として、３層構造を有する積層部７、および、３層構造を有するコラム領域１２が示されている。
　具体的には、積層部７は、第２層９の上に積層されたＳｉＣ単結晶製のｎ型の第３層２７を含む。第３層２７は「第３ＳｉＣ層」、「第３半導体層」等と称されてもよい。第２層９は、この例では、チップ２の中間部を形成し、第１～第４側面５Ａ～５Ｄの一部を形成している。第３層２７は、水平方向に層状に延び、第１主面３を形成し、第１～第４側面５Ａ～５Ｄの一部を形成している。第３層２７は、第２層９を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなる。
　第３層２７は、下端および上端を有している。第３層２７の下端は結晶成長起点であり、第３層２７の上端は結晶成長終点である。第３層２７は第２層９から連続的に結晶成長されているため、第３層２７の下端は第２層９の上端に一致している。第２層９および第３層２７の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。第３層２７は、第２層９のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　第３層２７は、積層方向に沿う第３軸チャネルＣＨ３を有している。第３軸チャネルＣＨ３は、第３層２７を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸に沿う原子列によって取り囲まれている。
　つまり、第３軸チャネルＣＨ３は、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。第３軸チャネルＣＨ３は、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。
　第３軸チャネルＣＨ３は、この形態では、ＳｉＣ単結晶のｃ軸に沿う原子列によって取り囲まれた領域からなる。つまり、第３軸チャネルＣＨ３は、ｃ軸に沿って延び、オフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、第３軸チャネルＣＨ３は、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　第３層２７のｎ型不純物濃度は、ベース層６のｎ型不純物濃度未満であることが好ましい。第３層２７は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。第３層２７のｎ型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、第３層２７のｎ型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
　第３層２７は、少なくとも１種の５価元素によって調整されたｎ型不純物濃度を有している。たとえば、第３層２７のｎ型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種によって調節されていてもよい。第３層２７は、リン以外の５価元素を含むことが好ましい。
　第３層２７のｎ型不純物濃度は、少なくとも窒素によって調整されていることが好ましい。第３層２７が２種以上の５価元素を含む場合、第３層２７は、窒素および窒素以外の５価元素を含むことが好ましい。この場合、第３層２７は、リンおよび窒素以外の５価元素として、ヒ素およびアンチモンのいずれか一方または双方を含むことが好ましい。
　第３層２７は、第３厚さＴ３を有している。第３厚さＴ３は、ベース厚さＴＢ未満であることが好ましい。第３厚さＴ３は、第２厚さＴ２とほぼ等しくてもよいし、第２厚さＴ２以上であってもよいし、第２厚さＴ２未満であってもよい。第３厚さＴ３は、第１厚さＴ１とほぼ等しくてもよいし、第１厚さＴ１以上であってもよいし、第１厚さＴ１未満であってもよい。
　第３厚さＴ３は、１μｍ以上であることが好ましい。第３厚さＴ３は、５μｍ以下であることが好ましい。第３厚さＴ３は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　コラム領域１２は、第３層２７内に形成された第３領域２８を含む。複数の第３領域２８は、第３層２７内において水平方向に間隔を空けて形成され、第３層２７の一部からそれぞれなるｎ型の複数の第３ドリフト領域２９を区画している。複数の第３領域２８は、複数の第３ドリフト領域２９と共にチャージバランスを有する複数の第３ｐｎ接合部を形成している。
　つまり、複数の第３領域２８は、第３層２７と第３スーパージャンクション構造ＳＪ３を構成している。チャージバランスを有する状態は、互いに隣り合う複数の第３領域２８に関して、一方の第３ｐｎ接合部から拡がる空乏層、および、他方の第３ｐｎ接合部から拡がる空乏層が、複数の第３ドリフト領域２９内で接続される状態を意味する。
　複数の第３領域２８は、積層方向に複数の第２領域１５に重なるように第３層２７内に形成されている。具体的には、複数の第３領域２８は、第３層２７内において第２配列方向Ｄａ２とは異なる第３配列方向Ｄａ３に間隔を空けて配列され、第２延在方向Ｄｅ２とは異なる第３延在方向Ｄｅ３に延びる帯状にそれぞれ形成されている。つまり、複数の第３領域２８は第３延在方向Ｄｅ３に延びるストライプ状に形成され、複数の第３ドリフト領域２９は第３延在方向Ｄｅ３に延びるストライプ状に形成されている。
　複数の第３領域２８は、平面視において複数の第２領域１５に交差している。したがって、複数の第３ドリフト領域２９は、第２層９および第３層２７の境界部において複数の第２ドリフト領域１７に接続され、複数の第１ドリフト領域１６および複数の第２ドリフト領域１７と共に１つの立体格子状のドリフト領域１３を形成している。複数の第３ドリフト領域２９は、複数の第１ドリフト領域１６および複数の第２ドリフト領域１７と共に積層方向に延びる立体格子状の電流経路を形成する。
　第３配列方向Ｄａ３は、第１配列方向Ｄａ１と一致していてもよい。また、第３延在方向Ｄｅ３は、第１延在方向Ｄｅ１と一致していてもよい。つまり、複数の第３領域２８は、平面視において複数の第１領域１４と同一方向に延びていてもよい。この場合、複数の第３領域２８は、積層方向に複数の第１領域１４に１対１対応の関係で対向していてもよい。
　むろん、複数の第３領域２８は、複数の第１領域１４から第１配列方向Ｄａ１にずれて配列され、積層方向に第１領域１４および第１ドリフト領域１６のいずれか一方または双方に対向していてもよい。むろん、第３配列方向Ｄａ３は、第１配列方向Ｄａ１と異なっていてもよい。また、第３延在方向Ｄｅ３は、第１延在方向Ｄｅ１と異なっていてもよい。つまり、複数の第３領域２８は、平面視において複数の第１領域１４に交差（たとえば直交）していてもよい。
　複数の第３領域２８は、断面視において第３層２７内において第３軸チャネルＣＨ３に沿って延びるチャネリング領域（第３チャネリング領域）からなる。つまり、第３領域２８は、第３層２７内において低指数結晶軸に沿う原子列によって取り囲まれた領域（第３軸チャネルＣＨ３）に対して平行にまたはほぼ平行に導入された不純物領域であり、第１主面３に対して傾斜して延びている。
　複数の第３領域２８は、第３層２７の下端側の第３下端部２８ａおよび第３層２７の上端側の第３上端部２８ｂをそれぞれ有している。第３下端部２８ａは第３層２７の厚さ範囲中間部に対して第３層２７の下端側の領域に位置され、第３上端部２８ｂは第３層２７の厚さ範囲中間部に対して第３層２７の上端側の領域に位置されている。つまり、複数の第３領域２８は、第３軸チャネルＣＨ３に沿って第３層２７の中間部を横切る厚さ（深さ）を有する単一の不純物領域からそれぞれなる。
　第３下端部２８ａは、第３層２７の下端から上端側に間隔を空けて形成され、第３層２７の一部（下端部）を挟んで第２層９に対向していてもよい。第３下端部２８ａは、第３層２７の下端とほぼ一致し、第２層９に接続されていてもよい。
　第３層２７の下端および第３下端部２８ａの間の距離は、０μｍ以上２μｍ以下であってもよい。第３層２７の下端および第３下端部２８ａの間の距離は、０μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第３下端部２８ａは、第２層９および第３層２７の境界部を横切り、第２層９内に位置する延部を有していてもよい。この場合、第２層９の上端を基準とする第３下端部２８ａの延部の厚さは、０μｍを超えて２μｍ以下であってもよい。第３下端部２８ａの延部の厚さは、０μｍを超えて０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第３上端部２８ｂは、第３層２７の上端（つまり第１主面３）から下端側に間隔を空けて形成され、第３層２７の一部（上端部）を挟んで第３層２７の上端に対向していてもよい。第３上端部２８ｂは、第３層２７の上端（つまり第１主面３）から露出していてもよい。
　第３層２７の上端および第３上端部２８ｂの間の距離は、０μｍ以上１μｍ以下であってもよい。第３層２７の上端および第３上端部２８ｂの間の距離は、０μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、および、０．７５μｍ以上１μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　複数の第３領域２８は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。第３領域２８のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）以上であってもよい。第３領域２８のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）未満であってもよい。第３領域２８のｐ型不純物濃度（ピーク値）は、第１領域１４のｐ型不純物濃度（ピーク値）とほぼ等しいことが好ましい。
　第３領域２８のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。第３領域２８のｐ型不純物濃度は、炭素よりも重たい重元素に属する３価元素によって調整されていることが特に好ましい。つまり、第３領域２８は、ホウ素以外の３価元素（アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種）を含むことが好ましい。第３領域２８のｐ型不純物濃度は、この形態では、アルミニウムによって調整されている。
　複数の第３領域２８は、第３幅Ｗ３をそれぞれ有している。第３幅Ｗ３は、第３配列方向Ｄａ３に沿う幅である。第３幅Ｗ３は、第３層２７の第３厚さＴ３未満であることが好ましい。むろん、第３幅Ｗ３は、第３厚さＴ３以上であってもよい。第３幅Ｗ３は、第１層８の第１厚さＴ１未満であることが好ましい。むろん、第３幅Ｗ３は、第１厚さＴ１以上であってもよい。第３幅Ｗ３は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第３幅Ｗ３は、第２厚さＴ２以上であってもよい。
　第３幅Ｗ３は、第１領域１４の第１幅Ｗ１以上であってもよいし、第１幅Ｗ１未満であってもよい。第３幅Ｗ３は、第１幅Ｗ１とほぼ等しいことが好ましい。第３幅Ｗ３は、第２領域１５の第２幅Ｗ２以上であってもよいし、第２幅Ｗ２未満であってもよい。第３幅Ｗ３は、第２幅Ｗ２とほぼ等しいことが好ましい。
　第３幅Ｗ３は、０．１μｍ以上５μｍ以下であってもよい。第３幅Ｗ３は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第３幅Ｗ３は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　複数の第３領域２８は、第３領域厚さＴＲ３をそれぞれ有している。第３領域厚さＴＲ３は、第３層２７の第３厚さＴ３未満であってもよい。第３領域厚さＴＲ３は、第３厚さＴ３よりも大きくてもよい。第３領域厚さＴＲ３は、第３厚さＴ３とほぼ等しくてもよい。
　第３領域厚さＴＲ３は、第１層８の第１厚さＴ１未満であってもよい。第３領域厚さＴＲ３は、第１厚さＴ１よりも大きくてもよい。第３領域厚さＴＲ３は、第１厚さＴ１とほぼ等しくてもよい。第３領域厚さＴＲ３は、第２層９の第２厚さＴ２未満であってもよい。第３領域厚さＴＲ３は、第２厚さＴ２よりも大きくてもよい。第３領域厚さＴＲ３は、第２厚さＴ２とほぼ等しくてもよい。
　第３領域厚さＴＲ３は、１μｍ以上であることが好ましい。第３領域厚さＴＲ３は、５μｍ以下であることが好ましい。第３領域厚さＴＲ３は、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　第３幅Ｗ３が第３層２７の第３厚さＴ３未満であり、第３領域厚さＴＲ３が第３幅Ｗ３よりも大きいことが好ましい。つまり、複数の第３領域２８は、第３軸チャネルＣＨ３に沿って縦長柱状に延びる第３アスペクト比ＴＲ３／Ｗ３をそれぞれ有していることが好ましい。第３アスペクト比ＴＲ３／Ｗ３は、第３幅Ｗ３に対する第３領域厚さＴＲ３の比である。この場合、第３領域厚さＴＲ３は、第３厚さＴ３よりも大きいことが特に好ましい。たとえば、第３アスペクト比ＴＲ３／Ｗ３は、１を超えて１００以下であってもよい。
　複数の第３領域２８は、第３配列方向Ｄａ３に第３ピッチＰ３の間隔を空けて形成されている。第３ピッチＰ３は、第３層２７の第３厚さＴ３未満であることが好ましい。むろん、第３ピッチＰ３は、第３厚さＴ３以上であってもよい。第３ピッチＰ３は、第１層８の第１厚さＴ１未満であることが好ましい。また、第３ピッチＰ３は、第２層９の第２厚さＴ２未満であることが好ましい。むろん、第３ピッチＰ３は、第１厚さＴ１以上であってもよい。また、第３ピッチＰ３は、第２厚さＴ２以上であってもよい。
　第３ピッチＰ３は、第１ピッチＰ１とほぼ等しくてもよいし、第１ピッチＰ１とは異なっていてもよい。第３ピッチＰ３は、第１ピッチＰ１よりも大きくてもよいし、第１ピッチＰ１よりも小さくてもよい。第３ピッチＰ３は、第２ピッチＰ２とほぼ等しくてもよいし、第２ピッチＰ２とは異なっていてもよい。第３ピッチＰ３は、第２ピッチＰ２よりも大きくてもよいし、第２ピッチＰ２よりも小さくてもよい。
　第３ピッチＰ３は、０．１μｍ以上５μｍ以下であってもよい。第３ピッチＰ３は、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。第３ピッチＰ３は、０．５μｍ以上１．５μｍ以下であることが好ましい。
　その他、図１１Ａ～図１１Ｅに示された濃度勾配の説明は、第３領域２８の濃度勾配の説明に適用される。また、第１～第１２形態例に示された第１領域１４（第１層８）や第２領域１５（第２層９）の構成は、第３領域２８（第３層２７）の構成に適用される。
　図３２は、第１２形態例に係るコラム領域１２を示す断面斜視図である。図３２を参照して、積層部７は、この例では、第２層９の上に積層されたＳｉＣ単結晶性のｎ型のトップ層３０を含む。トップ層３０は、コラム領域１２から第１主面３を離間させるために形成されている。つまり、トップ層３０は、第１主面３および複数の第２領域１５の第２上端部１５ｂの間の領域の少なくとも一部を形成する部分でもある。トップ層３０は、第２層９の上端部を形成する部分であると見做されてもよい。
　この例では、トップ層３０がｎ型の導電型を有しているが、トップ層３０の導電型は第１主面３に形成されるデバイス構造物の性質に応じて適宜調整されることもできる。したがって、トップ層３０の導電型は、必ずしもｎ型に制限される必要はなく、ｐ型であってもよい。
　トップ層３０は、第２層９の上に積層されている。トップ層３０は、水平方向に層状に延び、第１主面３を形成し、第１～第４側面５Ａ～５Ｄの一部を形成している。トップ層３０は、第２層９を起点に結晶成長されたエピタキシャル層（つまりＳｉＣエピタキシャル層）からなる。
　トップ層３０は第２層９から連続的に結晶成長されているため、トップ層３０の下端は第２層９の上端に一致している。トップ層３０および第２層９の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。トップ層３０は、第２層９のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆにほぼ一致したオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　トップ層３０は、積層方向に沿うトップ軸チャネルＣＨＴを有している。トップ軸チャネルＣＨＴは、トップ層３０を構成するＳｉＣ単結晶に関して原子間距離（原子間隔）が比較的広い領域（チャネル）であり、積層方向（結晶成長方向）に延びる結晶軸に沿う原子列によって取り囲まれている。
　つまり、トップ軸チャネルＣＨＴは、原子列が疎である領域が積層方向に延在し、平面視において水平方向の原子列（原子間距離／原子密度）が疎である領域である。トップ軸チャネルＣＨＴは、結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域であることが好ましい。
　トップ軸チャネルＣＨＴは、この形態では、ＳｉＣ単結晶のｃ軸に沿う原子列によって取り囲まれた領域からなる。つまり、トップ軸チャネルＣＨＴは、ｃ軸に沿って延び、オフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。換言すると、トップ軸チャネルＣＨＴは、鉛直軸からオフ方向Ｄｏｆｆに向けてオフ角θｏｆｆ分だけ傾斜している。
　トップ層３０のｎ型不純物濃度は、ベース層６のｎ型不純物濃度未満であることが好ましい。トップ層３０は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。トップ層３０のｎ型不純物濃度は、第１層８（第２層９）のｎ型不純物濃度とほぼ等しくてもよい。トップ層３０のｎ型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、トップ層３０のｎ型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
　トップ層３０は、少なくとも１種の５価元素によって調整されたｎ型不純物濃度を有している。たとえば、トップ層３０のｎ型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも１種によって調節されていてもよい。トップ層３０は、リン以外の５価元素を含むことが好ましい。
　トップ層３０のｎ型不純物濃度は、少なくとも窒素によって調整されていることが好ましい。トップ層３０が２種以上の５価元素を含む場合、トップ層３０は、窒素および窒素以外の５価元素を含むことが好ましい。この場合、トップ層３０は、リンおよび窒素以外の５価元素として、ヒ素およびアンチモンのいずれか一方または双方を含むことが好ましい。
　トップ層３０は、トップ厚さＴＴを有している。トップ厚さＴＴは、ベース厚さＴＢ未満であることが好ましい。トップ厚さＴＴは、第１厚さＴ１（第２厚さＴ２）未満であることが好ましい。むろん、トップ厚さＴＴは、第１厚さＴ１（第２厚さＴ２）以上であってもよい。
　トップ厚さＴＴは、０．１μｍ以上５μｍ以下であってもよい。トップ厚さＴＴは、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　以下、活性領域１０内に形成されるデバイス構造物の形態例が示される。図３３は、活性領域１０の一要部を示す平面図である。図３４は、第１形態例に係るゲート構造３５を示す断面斜視図である。図３４では、第１基本形態に係るコラム領域１２に第２形態例に係るコラム領域１２が適用された構成が例示されている。むろん、図３４では、第１～第３基本形態に係るコラム領域１２のいずれか１つに第１～第１２形態例に係るコラム領域１２のいずれか１つまたは複数が適用された構成が適用されてもよい。
　図３３および図３４を参照して、ＳｉＣ半導体装置１Ａは、この形態では、活性領域１０に形成されたデバイス構造物の一例としてのＭＩＳ構造３１（Metal Insulator Semiconductor structure）を含む。ＭＩＳ構造３１は、「電界効果トランジスタ構造」と称されてもよい。
　ここでは、ＭＩＳ構造３１が第２層９（第１主面３）に形成された例が示される。前述のトップ層３０が形成される場合、ＭＩＳ構造３１はトップ層３０（第１主面３）に形成される。この場合の形態は、以下の説明において必要に応じて「第２層９」を「トップ層３０」に置き換えることによって得られる。以下の構成は、ＳｉＣ半導体装置１Ａの構成要素として説明されるが、ＭＩＳ構造３１の構成要素でもある。
　ＳｉＣ半導体装置１Ａは、活性領域１０に形成されたｐ型の複数のボディ領域３２を含む。複数のボディ領域３２は、積層方向に複数の第２領域１５に重なるように第１主面３の表層部に形成されている。複数のボディ領域３２は、この形態では、積層方向に複数の第２領域１５に１対１の対応関係で重なるように第２配列方向Ｄａ２に間隔を空けて配列され、第２延在方向Ｄｅ２に延びる帯状にそれぞれ形成されている。
　この例では、第２配列方向Ｄａ２がｍ軸方向（第１方向Ｘ）であり、第２延在方向Ｄｅ２がａ軸方向（第２方向Ｙ）である。むろん、複数のボディ領域３２の配列方向および延在方向は、複数の第２領域１５の第２配列方向Ｄａ２および第２延在方向Ｄｅ２に応じて変更される。したがって、第２配列方向Ｄａ２がａ軸方向であり、第２延在方向Ｄｅ２がｍ軸方向であってもよい。また、第２配列方向Ｄａ２がａ軸方向およびｍ軸方向以外の方向であり、第２延在方向Ｄｅ２がａ軸方向およびｍ軸方向以外の方向であってもよい。
　複数の第２領域１５が第１主面３から間隔を空けて形成されている場合、複数のボディ領域３２は第１主面３および複数の第２領域１５の第２上端部１５ｂの間の領域にそれぞれ形成される。複数のボディ領域３２は、第２層９の厚さ範囲中間部に対して第１主面３側に形成され、第１主面３から露出していることが好ましい。複数のボディ領域３２は、対応する第２領域１５（第２上端部１５ｂ）に接続されていることが好ましい。
　複数のボディ領域３２は、直下の第２領域１５よりも幅広にそれぞれ形成され、隣り合う複数の第２領域１５から直下の第２領域１５側に間隔を空けて形成されている。複数のボディ領域３２は、第１主面３のうち隣り合う複数の第２領域１５の間の領域から第２ドリフト領域１７の一部を露出させている。
　複数のボディ領域３２は、第２層９に対するランダム注入法によって第２層９の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。したがって、複数のボディ領域３２は、第２軸チャネルＣＨ２に沿う方向に関して第２領域１５の第２領域厚さＴＲ２未満の厚さを有している。複数のボディ領域３２の厚さは、第１領域１４の第１領域厚さＴＲ１未満である。
　複数のボディ領域３２は、第２領域１５等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。複数のボディ領域３２は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　複数のボディ領域３２のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。ボディ領域３２の３価元素は、第２領域１５等の３価元素と同一種であってもよいし、第２領域１５等の３価元素と異なる種であってもよい。ボディ領域３２の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。
　ＳｉＣ半導体装置１Ａは、活性領域１０において複数のボディ領域３２の表層部にそれぞれ形成されたｎ型の１つまたは複数のソース領域３３を含む。この形態では、各ボディ領域３２の表層部に複数（この形態では２つ）のソース領域３３が間隔を空けて形成されている。複数のソース領域３３は、第２層９（複数の第２ドリフト領域１７）のｎ型不純物濃度よりも高いｎ型不純物濃度を有している。複数のソース領域３３は、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。
　複数のソース領域３３は、対応するボディ領域３２の延在方向に沿って帯状にそれぞれ延びていてもよい。むろん、複数のソース領域３３は、対応するボディ領域３２の延在方向に沿って間隔を空けて形成されていてもよい。複数のソース領域３３は、対応するボディ領域３２の底部から第１主面３側に間隔を空けて形成され、対応するボディ領域３２の周縁から内方に間隔を空けて形成されている。複数のソース領域３３は、ボディ領域３２の周縁部において複数の第２ドリフト領域１７と共に第１主面３に沿うチャネル（電流経路）を区画している。
　ＳｉＣ半導体装置１Ａは、活性領域１０において複数のボディ領域３２の表層部にそれぞれ形成されたｐ型の１つまたは複数のコンタクト領域３４を含む。コンタクト領域３４は、「バックゲート領域」と称されてもよい。この形態では、各ボディ領域３２の表層部において互いに隣り合う複数のソース領域３３の間の領域に１つのコンタクト領域３４が形成されている。
　複数のコンタクト領域３４は、複数のボディ領域３２のｐ型不純物濃度（ピーク値）よりも高いｐ型不純物濃度（ピーク値）を有している。複数のコンタクト領域３４のｐ型不純物濃度（ピーク値）は、複数の第２領域１５のｐ型不純物濃度（ピーク値）よりも高い。複数のコンタクト領域３４は、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　複数のコンタクト領域３４は、対応するボディ領域３２の延在方向に沿って帯状にそれぞれ延びていてもよい。むろん、複数のコンタクト領域３４は、対応するボディ領域３２の延在方向に沿って間隔を空けて形成されていてもよい。複数のコンタクト領域３４は、対応するボディ領域３２の底部から第１主面３側に間隔を空けて形成され、対応するボディ領域３２の周縁部から内方に間隔を空けて形成されている。
　ＳｉＣ半導体装置１Ａは、活性領域１０において第１主面３の上に配置されたプレーナ電極型の複数のゲート構造３５を含む。ゲート構造３５は、「プレーナゲート構造」と称されてもよい。複数のゲート構造３５は、積層方向に少なくとも１つのボディ領域３２（チャネル）に重なるように第１主面３の上に間隔を空けて配列されている。複数のゲート構造３５には、制御電位としてのゲート電位が付与される。複数のゲート構造３５は、ゲート電位に応答してボディ領域３２内におけるチャネル（電流経路）の反転および非反転を制御する。
　複数のゲート構造３５は、この形態では、第２配列方向Ｄａ２に間隔を空けて配列され、第２延在方向Ｄｅ２に延びる帯状にそれぞれ形成されている。この例では、第２配列方向Ｄａ２がｍ軸方向（第１方向Ｘ）であり、第２延在方向Ｄｅ２がａ軸方向（第２方向Ｙ）である。
　むろん、複数のゲート構造３５の配列方向および延在方向は、複数の第２領域１５（ボディ領域３２）の第２配列方向Ｄａ２および第２延在方向Ｄｅ２に応じて変更される。したがって、第２配列方向Ｄａ２がａ軸方向であり、第２延在方向Ｄｅ２がｍ軸方向であってもよい。また、第２配列方向Ｄａ２がａ軸方向およびｍ軸方向以外の方向であり、第２延在方向Ｄｅ２がａ軸方向およびｍ軸方向以外の方向であってもよい。
　複数のゲート構造３５は、複数の第２領域１５から複数の第２ドリフト領域１７側にずれて配置され、積層方向に複数の第２ドリフト領域１７に１対１の対応関係で重なっている。複数のゲート構造３５は、この形態では、隣り合う２つのボディ領域３２に跨るようにそれぞれ配置され、一方および他方のボディ領域３２内に位置された複数のソース領域３３をそれぞれ被覆している。
　複数のゲート構造３５は、第１主面３の上に配置されたゲート絶縁膜３６、および、ゲート絶縁膜３６の上に配置されたゲート電極３７を含む積層構造をそれぞれ有している。ゲート絶縁膜３６は、酸化シリコン膜を含んでいてもよい。ゲート電極３７は、導電性ポリシリコンを含んでいてもよい。
　ゲート絶縁膜３６およびゲート電極３７のいずれか一方または双方は、積層方向に第２領域１５に部分的に重なるように配置されていてもよい。むろん、ゲート絶縁膜３６およびゲート電極３７のいずれか一方または双方は、積層方向に第２領域１５に部分的に重ならないように配置されていてもよい。
　以下、外周領域１１側の構成が示される。図３５は、外周領域１１の一要部を示す断面図である。ＳｉＣ半導体装置１Ａは、外周領域１１において第１主面３の表層部に形成された少なくとも１つ（好ましくは２個以上２０個以下）のｐ型のフィールド領域３８を含む。
　複数のフィールド領域３８の個数は、典型的には、４個以上８個以下である。複数のフィールド領域３８は、電気的に浮遊状態に形成され、第１主面３の周縁部においてチップ２内の電界を緩和する。フィールド領域３８の個数、幅、深さ、ｐ型不純物濃度等は任意であり、緩和すべき電界に応じて種々の値を取り得る。
　複数のフィールド領域３８は、チップ２の周縁および活性領域１０の間の領域に間隔を空けて形成されている。複数のフィールド領域３８は、平面視において活性領域１０に沿って延びる帯状に形成されている。複数のフィールド領域３８は、第１方向Ｘに帯状に延びる部分、および、第２方向Ｙに帯状に延びる部分をそれぞれ有している。複数のフィールド領域３８は、この形態では、平面視において活性領域１０（つまりコラム領域１２）を取り囲む環状（具体的には四角環状）に形成されている。
　複数のフィールド領域３８は、第２層９の下端から第１主面３側に間隔を空けて第２層９内に形成され、第２層９とｐｎ接合部をそれぞれ形成している。複数のフィールド領域３８は、第２層９の厚さ範囲中間部に対して第１主面３側に位置する底部を有していることが好ましい。複数のフィールド領域３８は、この形態では、コラム領域１２からチップ２の周縁側に間隔を空けて形成されている。したがって、複数のフィールド領域３８は、積層方向にコラム領域１２に対向していない。
　複数のフィールド領域３８の底部は、第２領域１５の第２上端部１５ｂの深さ位置よりも第１主面３側に位置されていてもよい。むろん、複数のフィールド領域３８の底部は、第２領域１５の第２上端部１５ｂの深さ位置よりも第２領域１５の第２下端部１５ａ側に位置されていてもよい。この場合、複数のフィールド領域３８の底部は、第２領域１５の厚さ範囲中間部に対して第１主面３側に位置されていることが好ましい。
　複数のフィールド領域３８は、複数のボディ領域３２の厚さとほぼ等しい厚さを有していてもよい。この場合、複数のフィールド領域３８は、複数のボディ領域３２と同時に形成されることができる。むろん、複数のフィールド領域３８の厚さは、複数のボディ領域３２の厚さよりも大きくてもよい。また、複数のフィールド領域３８の厚さは、複数のボディ領域３２の厚さよりも小さくてもよい。
　複数のフィールド領域３８は、第２層９に対するランダム注入法によって第２層９の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。したがって、複数のフィールド領域３８は、第２軸チャネルＣＨ２に沿う方向に関して第２領域１５の第２領域厚さＴＲ２未満の厚さを有している。複数のフィールド領域３８の厚さは、第１領域１４の第１領域厚さＴＲ１未満である。
　複数のフィールド領域３８は、第２領域１５等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。複数のフィールド領域３８は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　フィールド領域３８のｐ型不純物濃度は、ボディ領域３２のｐ型不純物濃度とほぼ等しくてもよい。むろん、複数のフィールド領域３８のｐ型不純物濃度は、複数のボディ領域３２のｐ型不純物濃度も高くてもよい。また、複数のフィールド領域３８のｐ型不純物濃度は、複数のボディ領域３２のｐ型不純物濃度よりも低くてもよい。
　複数のフィールド領域３８のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。フィールド領域３８の３価元素は、第２領域１５等の３価元素と同一種であってもよいし、第２領域１５等の３価元素と異なる種であってもよい。フィールド領域３８の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。
　複数のフィールド領域３８は、第２領域１５の第２幅Ｗ２（第１領域１４の第１幅Ｗ１）とは異なる幅を有していることが好ましい。つまり、複数のフィールド領域３８による電界緩和効果は、コラム領域１２から切り離して調節されることが好ましい。
　複数のフィールド領域３８の幅は、第２領域１５の第２幅Ｗ２（第１幅Ｗ１）よりも大きいことが特に好ましい。むろん、複数のフィールド領域３８の幅は、第２幅Ｗ２（第１幅Ｗ１）よりも小さくてもよい。また、コラム領域１２の幅は、第２幅Ｗ２（第１幅Ｗ１）とほぼ等しくてもよい。
　複数のフィールド領域３８は、第２領域１５の第２ピッチＰ２（第１領域１４の第１ピッチＰ１）とは異なるピッチで形成されていることが好ましい。複数のフィールド領域３８のピッチは、第２ピッチＰ２（第１ピッチＰ１）よりも大きいことが特に好ましい。むろん、複数のフィールド領域３８のピッチは、第２ピッチＰ２（第１ピッチＰ１）よりも小さくてもよい。また、複数のフィールド領域３８のピッチは、第２ピッチＰ２（第１ピッチＰ１）とほぼ等しくてもよい。
　ＳｉＣ半導体装置１Ａは、第１主面３を被覆する層間絶縁膜４０を含む。層間絶縁膜４０は、「絶縁膜」、「層間膜」、「中間絶縁膜」等と称されてもよい。層間絶縁膜４０は、この形態では、第１絶縁膜４１および第２絶縁膜４２を含む積層構造を有している。第１絶縁膜４１は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。第１絶縁膜４１は、チップ２（第２層９）の酸化物からなる酸化シリコン膜を含むことが特に好ましい。
　第１絶縁膜４１は、活性領域１０および外周領域１１において第１主面３を選択的に被覆している。第１絶縁膜４１は、活性領域１０においてゲート絶縁膜３６外の領域を被覆し、ゲート絶縁膜３６に接続されている。第１絶縁膜４１は、外周領域１１において複数のフィールド領域３８を被覆している。第１絶縁膜４１は、この形態では、第１主面３の周縁（第１～第４側面５Ａ～５Ｄ）に連なっている。むろん、第１絶縁膜４１は、第１主面３の周縁から内方に間隔を空けて形成され、第１主面３の周縁部から第２層９を露出させていてもよい。
　第２絶縁膜４２は、第１絶縁膜４１の上に積層されている。第２絶縁膜４２は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。層間絶縁膜４０は、酸化シリコン膜を含むことが好ましい。第２絶縁膜４２は、活性領域１０および外周領域１１において第１絶縁膜４１を挟んで第１主面３を被覆している。
　第２絶縁膜４２は、活性領域１０において複数のゲート構造３５を被覆している。第２絶縁膜４２は、外周領域１１において第１絶縁膜４１を挟んで複数のフィールド領域３８を被覆している。第２絶縁膜４２は、この形態では、第１主面３の周縁に連なっている。むろん、第２絶縁膜４２は、第１主面３の周縁から内方に間隔を空けて形成され、第１絶縁膜４１と共に第１主面３の周縁部を露出させていてもよい。
　ＳｉＣ半導体装置１Ａは、層間絶縁膜４０に形成された複数のコンタクト開口４３を含む。複数のコンタクト開口４３は、複数のゲート構造３５（ゲート電極３７）を露出させる複数のコンタクト開口４３（図示略）、および、複数のソース領域３３を露出させる複数のコンタクト開口４３を含む。ソース領域３３用の複数のコンタクト開口４３は、隣り合う複数のゲート構造３５の間の領域に形成され、複数のソース領域３３および複数のコンタクト領域３４を露出させている。
　図１を参照して、ＳｉＣ半導体装置１Ａは、層間絶縁膜４０の上に配置されたゲートパッド４５を含む。ゲートパッド４５は、外部からゲート電位が付与される電極である。ゲートパッド４５は、「ゲートパッド電極」、「第１パッド電極」等と称されてもよい。ゲートパッド４５は、層間絶縁膜４０側からこの順に積層されたＴｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。
　ゲートパッド４５は、この形態では、層間絶縁膜４０のうち活性領域１０を被覆する部分の上に配置されている。ゲートパッド４５は、外周領域１１から活性領域１０側に間隔を空けて配置されていてもよい。ゲートパッド４５は、この形態では、平面視において活性領域１０の周縁部に配置されている。
　図１では、ゲートパッド４５が活性領域１０の周縁部において第２側面５Ｂの中央部に沿う領域に配置された例が示されている。むろん、ゲートパッド４５は、第１～第４側面５Ａ～５Ｄの中央部のいずれかに沿う領域に配置されていてもよい。むろん、ゲートパッド４５は、平面視において活性領域１０の任意の角部に配置されていてもよい。また、ゲートパッド４５は、平面視において活性領域１０の中央部に配置されていてもよい。ゲートパッド４５は、この形態では、平面視において四角形状に形成されている。
　ＳｉＣ半導体装置１Ａは、ゲートパッド４５から層間絶縁膜４０の上に引き出された少なくとも１つ（この形態では複数）のゲート配線４６を含む。ゲート配線４６は、「配線」、「配線電極」等と称されてもよい。複数のゲート配線４６は、層間絶縁膜４０側からこの順に積層されたＴｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。複数のゲート配線４６は、この形態では、第１ゲート配線４６Ａおよび第２ゲート配線４６Ｂを含む。
　第１ゲート配線４６Ａは、ゲートパッド４５から第１側面５Ａ側に向けて引き出され、複数のゲート構造３５の一部（具体的には一端部）に交差（具体的には直交）するように活性領域１０の周縁に沿ってライン状に延びている。第１ゲート配線４６Ａは、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数のゲート構造３５の一端部に電気的に接続されている。
　第２ゲート配線４６Ｂは、ゲートパッド４５から第３側面５Ｃ側に向けて引き出され、複数のゲート構造３５の一部（具体的には他端部）に交差（具体的には直交）するように活性領域１０の周縁に沿ってライン状に延びている。第２ゲート配線４６Ｂは、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数のゲート構造３５の他端部に電気的に接続されている。
　ＳｉＣ半導体装置１Ａは、ゲートパッド４５およびゲート配線４６から間隔を空けて層間絶縁膜４０の上に配置されたソースパッド４７を含む。ソースパッド４７は、外部からソース電位が付与される電極である。ソースパッド４７は、「ソースパッド電極」、「第２パッド電極」等と称されてもよい。ソースパッド４７は、層間絶縁膜４０側からこの順に積層されたＴｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。
　ソースパッド４７は、層間絶縁膜４０のうち活性領域１０を被覆する部分の上に配置されている。ソースパッド４７は、外周領域１１から活性領域１０側に間隔を空けて配置されていてもよい。ソースパッド４７は、この形態では、平面視においてゲートパッド４５に沿って窪んだ凹部を有する多角形状に形成されている。むろん、ソースパッド４７は、平面視において四角形状に形成されていてもよい。
　ソースパッド４７は、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数のボディ領域３２、複数のソース領域３３および複数のコンタクト領域３４に電気的に接続されている。つまり、ソースパッド４７は、複数のボディ領域３２を介してコラム領域１２に電気的に接続されている。
　ＳｉＣ半導体装置１Ａは、第２主面４を被覆するドレインパッド４８を含む。ドレインパッド４８は、外部からドレイン電位が付与される電極である。ドレインパッド４８は、「ドレインパッド電極」、「第３パッド電極」等と称されてもよい。ドレインパッド４８は、第２主面４から露出したベース層６とオーミック接触を形成している。つまり、ドレインパッド４８は、ベース層６を介して第１層８（複数の第１ドリフト領域１６）および第２層９（複数の第２ドリフト領域１７）に電気的に接続されている。
　ドレインパッド４８は、チップ２の周縁（第１～第４側面５Ａ～５Ｄ）に連なるように第２主面４の全域を被覆していてもよい。ドレインパッド４８は、チップ２の周縁部を露出させるように、チップ２の周縁から内方に間隔を空けて第２主面４を被覆していてもよい。
　ソースパッド４７およびドレインパッド４８の間（第１主面３および第２主面４の間）に印加可能なブレークダウン電圧は、５００Ｖ以上３０００Ｖ以下であってもよい。ブレークダウン電圧は、５００Ｖ以上１０００Ｖ以下、１０００Ｖ以上１５００Ｖ以下、１５００Ｖ以上２０００Ｖ以下、２０００Ｖ以上２５００Ｖ以下、および、２５００Ｖ以上３０００Ｖ以下のいずれか１つの範囲に属する値を有していてもよい。
　２層構造を有する積層部７が採用される場合、ブレークダウン電圧は５００Ｖ以上１０００Ｖ以下、１０００Ｖ以上１５００Ｖ以下、および、１５００Ｖ以上２０００Ｖ以下のいずれか１つの範囲に属する値に設定されることが好ましい。３層構造を有する積層部７が採用される場合、ブレークダウン電圧は１０００Ｖ以上１５００Ｖ以下、１５００Ｖ以上２０００Ｖ以下、２０００Ｖ以上２５００Ｖ以下、および、２５００Ｖ以上３０００Ｖ以下のいずれか１つの範囲に属する値に設定されることが好ましい。
　図３６は、第２形態例に係るゲート構造３５を示す断面斜視図である。第１形態例に係る複数のゲート構造３５は、複数の第２領域１５の第２延在方向Ｄｅ２に沿って延びていた。これに対して、第２形態例に係る複数のゲート構造３５は、複数の第２領域１５に交差するように第２延在方向Ｄｅ２以外の方向に延びている。
　前述の複数のボディ領域３２は、この形態では、積層方向に複数の第２領域１５に交差するように第２延在方向Ｄｅ２以外の方向に延びている。複数のボディ領域３２は、この形態では、第１領域１４の第１配列方向Ｄａ１に間隔を空けて配列され、第１領域１４の第１延在方向Ｄｅ１に延びている。つまり、複数のボディ領域３２は、複数の第２領域１５に直交している。この例では、第１配列方向Ｄａ１がａ軸方向（第２方向Ｙ）であり、第１延在方向Ｄｅ１がｍ軸方向（第１方向Ｘ）である。
　複数のボディ領域３２は、積層方向に複数の第１領域１４に１対１対応の関係で対向していてもよい。むろん、各ボディ領域３２は、積層方向に複数の第１領域１４に対向していてもよい。複数のボディ領域３２は、積層方向に複数の第１ドリフト領域１６に１対１対応の関係で対向していてもよい。
　むろん、各ボディ領域３２は、積層方向に複数の第１ドリフト領域１６に対向していてもよい。複数のボディ領域３２は、複数の第１領域１４から第１配列方向Ｄａ１にずれて配列され、積層方向に第１領域１４および第１ドリフト領域１６のいずれか一方または双方に対向していてもよい。
　むろん、複数のボディ領域３２の配列方向および延在方向は、複数の第１領域１４の第１配列方向Ｄａ１および第１延在方向Ｄｅ１に応じて変更される。したがって、第１配列方向Ｄａ１がｍ軸方向であり、第１延在方向Ｄｅ１がａ軸方向であってもよい。また、第１配列方向Ｄａ１がａ軸方向およびｍ軸方向以外の方向であり、第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向であってもよい。
　むろん、複数のボディ領域３２の配列方向は、第１配列方向Ｄａ１および第２配列方向Ｄ２以外の方向であってもよい。また、複数のボディ領域３２の延在方向は、第１延在方向Ｄｅ１および第２延在方向Ｄｅ２以外の方向であってもよい。つまり、複数のボディ領域３２は、平面視において複数の第１領域１４および複数の第２領域１５の双方に交差していてもよい。この場合、複数のボディ領域３２の配列方向がａ軸方向およびｍ軸方向の一方であり、複数のボディ領域３２の延在方向がａ軸方向およびｍ軸方向の他方である形態は妨げられない。
　たとえば、ボディ領域３２の延在方向および第２延在方向Ｄｅ２の間の角度（絶対値）は、０°を超えて９０°以下であってもよい。ボディ領域３２の角度（絶対値）は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°以下のうちのいずれか１つの範囲に属する値を有していてもよい。ボディ領域３２の角度（絶対値）は、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定されてもよい。
　前述の複数のソース領域３３および複数のコンタクト領域３４は、対応するボディ領域３２の延在方向に沿って形成され、積層方向に対応するボディ領域３２の一部を挟んで複数の第２領域１５および複数の第２ドリフト領域１７にそれぞれ対向している。
　複数のゲート構造３５は、この形態では、第１領域１４の第１配列方向Ｄａ１に間隔を空けて配列され、第１領域１４の第１延在方向Ｄｅ１に延びている。つまり、複数のゲート構造３５は、複数の第２領域１５に直交している。この例では、第１配列方向Ｄａ１がａ軸方向（第２方向Ｙ）であり、第１延在方向Ｄｅ１がｍ軸方向（第１方向Ｘ）である。
　複数のゲート構造３５は、積層方向に複数の第１領域１４に１対１対応の関係で対向していてもよい。むろん、各ゲート構造３５は、積層方向に複数の第１領域１４に対向していてもよい。複数のゲート構造３５は、積層方向に複数の第１ドリフト領域１６に１対１対応の関係で対向していてもよい。
　むろん、各ゲート構造３５は、積層方向に複数の第１ドリフト領域１６に対向していてもよい。複数のゲート構造３５は、複数の第１領域１４から第１配列方向Ｄａ１にずれて配列され、積層方向に第１領域１４および第１ドリフト領域１６のいずれか一方または双方に対向していてもよい。
　むろん、複数のゲート構造３５の配列方向および延在方向は、複数の第１領域１４（ボディ領域３２）の第１配列方向Ｄａ１および第１延在方向Ｄｅ１に応じて変更される。したがって、第１配列方向Ｄａ１がｍ軸方向であり、第１延在方向Ｄｅ１がａ軸方向であってもよい。また、第１配列方向Ｄａ１がａ軸方向およびｍ軸方向以外の方向であり、第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向であってもよい。
　むろん、複数のゲート構造３５の配列方向は、第１配列方向Ｄａ１および第２配列方向Ｄ２以外の方向であってもよい。また、複数のゲート構造３５の延在方向は、第１延在方向Ｄｅ１および第２延在方向Ｄｅ２以外の方向であってもよい。つまり、複数のゲート構造３５は、平面視において複数の第１領域１４および複数の第２領域１５の双方に交差していてもよい。この場合、複数のゲート構造３５の配列方向がａ軸方向およびｍ軸方向の一方であり、複数のゲート構造３５の延在方向がａ軸方向およびｍ軸方向の他方である形態は妨げられない。
　たとえば、ゲート構造３５の延在方向および第２延在方向Ｄｅ２の間の角度（絶対値）は、０°を超えて９０°以下であってもよい。ゲート構造３５の角度（絶対値）は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°以下のうちのいずれか１つの範囲に属する値を有していてもよい。ゲート構造３５の角度（絶対値）は、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定されてもよい。
　複数のゲート構造３５は、この形態では、隣り合う２つのボディ領域３２に跨るようにそれぞれ配置され、一方および他方のボディ領域３２内に位置された複数のソース領域３３をそれぞれ被覆している。また、複数のゲート構造３５は、積層方向に複数の第２領域１５（第２領域１５）および複数の第２ドリフト領域１７にそれぞれ対向している。
　図３７は、ＳｉＣ半導体装置１Ａの製造に使用されるウエハ５０を示す概略図である。ウエハ５０は、ベース層６の基材であり、ＳｉＣ単結晶を含む。ウエハ５０は、扁平な円盤状に形成されている。むろん、ウエハ５０は、扁平な直方体形状に形成されていてもよい。ウエハ５０は、一方側の第１ウエハ主面５１、他方側の第２ウエハ主面５２、ならびに、第１ウエハ主面５１および第２ウエハ主面５２を接続するウエハ側面５３を有している。
　第１ウエハ主面５１はベース層６の上端に対応し、第２ウエハ主面５２はベース層６の下端に対応している。第１ウエハ主面５１および第２ウエハ主面５２は、ＳｉＣ単結晶のｃ面によって形成されている。第１ウエハ主面５１はＳｉＣ単結晶のシリコン面によって形成され、第２ウエハ主面５２はＳｉＣ単結晶のカーボン面によって形成されている。ウエハ５０（第１ウエハ主面５１および第２ウエハ主面５２）は、前述のオフ方向Ｄｏｆｆおよびオフ角θｏｆｆを有している。
　ウエハ５０は、ウエハ側面５３においてＳｉＣ単結晶の結晶方位を示す目印５４を有している。目印５４は、オリエンテーションフラットおよびオリエンテーションノッチのいずれか一方または双方を含んでいてもよい。オリエンテーションフラットは、平面視において直線状に切り欠かれた切り欠き部からなる。オリエンテーションノッチは、平面視において第１ウエハ主面５１の中央部に向けて凹形状（たとえば先細り形状）に切り欠かれた切り欠き部からなる。
　目印５４は、ｍ軸方向に延びる第１のオリエンテーションフラット、および、ａ軸方向に延びる第２のオリエンテーションフラットのいずれか一方または双方を含んでいてもよい。目印５４は、ｍ軸方向に窪んだオリエンテーションノッチ、および、ａ軸方向に窪んだオリエンテーションノッチのいずれか一方または双方を含んでいてもよい。図３７では、平面視においてｍ軸方向に延びるオリエンテーションフラットが示されている。
　たとえば、ウエハ５０には、アライメントマーク等によって複数のデバイス領域５５および複数の切断予定ライン５６が設定される。各デバイス領域５５は、ＳｉＣ半導体装置１Ａに対応する領域である。複数のデバイス領域５５は、平面視において四角形状にそれぞれ設定されている。
　複数のデバイス領域５５は、この形態では、平面視において第１方向Ｘおよび第２方向Ｙに沿って行列状に設定される。複数のデバイス領域５５は、平面視において第１ウエハ主面５１の周縁から内方に間隔を空けてそれぞれ設定されている。複数の切断予定ライン５６は、複数のデバイス領域５５を区画するように第１方向Ｘおよび第２方向Ｙに沿って延びる格子状に設定されている。
　図３８は、ＳｉＣ半導体装置１Ａの製造方法例を示すフローチャートである。図３９Ａ～図３９Ｈは、ＳｉＣ半導体装置１Ａの製造方法例を示す断面斜視図である。図４０Ａ～図４０Ｂは、結晶方位の測定工程を説明するための概略図である。図４１Ａ～図４１Ｂは、イオン注入工程を説明するための概略図である。図３９Ａ～図３９Ｈは、１つのデバイス領域５５の活性領域１０の一部の断面斜視図を示している。
　まず、図３９Ａを参照して、前述のウエハ５０の用意工程が実施される（図３８のステップＳ１）。次に、ｎ型のバッファ層２６（図２９および図３０参照）の形成工程が実施されるか否かの判定工程が実施される（図３８のステップＳ２）。バッファ層２６が形成される場合（図３８のステップＳ２：ＹＥＳ）、バッファ層２６が、エピタキシャル成長法によって第１ウエハ主面５１（ウエハ５０）を起点に形成される（図３８のステップＳ３）。バッファ層２６の形成工程が実施されない場合（図３８のステップＳ２：ＮＯ）、この工程は省略される。
　次に、図３９Ｂを参照して、ｎ型の第１層８の形成工程が実施される（図３８のステップＳ４）。バッファ層２６の形成工程が省略された場合、第１層８は、エピタキシャル成長法によって第１ウエハ主面５１（ウエハ５０）を起点に形成される。バッファ層２６が形成された場合、第１層８は、エピタキシャル成長法によってバッファ層２６を起点に形成される。この場合、第１層８は、バッファ層２６の形成工程後、バッファ層２６の形成工程を利用してバッファ層２６から連続的に結晶成長されることによって形成されてもよい。
　次に、第１層８の結晶方位の測定工程が実施される（図３８のステップＳ５）。第１層８の結晶方位は、第１層８のオフ角θｏｆｆを測定する工程を含む。つまり、この工程は、第１層８の第１軸チャネルＣＨ１の結晶方位を測定する工程を含む。
　ウエハ５０は結晶塊であるインゴット（ＳｉＣインゴット）から切り出されるが、プロセス誤差に起因してオフ角θｏｆｆに誤差が生じるリスクがある。ウエハ５０のオフ角θｏｆｆに誤差が生じた場合、第１層８のオフ角θｏｆｆにもプロセス誤差が生じ、チャネリング注入工程時の障害になる。したがって、チャネリング注入工程に先立ってオフ角θｏｆｆのデータ（情報）が取得され、当該オフ角θｏｆｆのデータ（情報）に基づいてチャネリング注入工程が実施されることが好ましい。
　図４０Ａを参照して、この工程では、Ｘ線回折装置５７を用いたＸ線回折法（所謂ω-２θ測定法）によって第１層８の結晶方位が測定される。Ｘ線回折装置５７は、「ＸＲＤ（X-ray Diffraction）装置」と称されてもよい。
　Ｘ線回折装置５７は、照射部５８および検出部５９を含み、ロッキングカーブ測定法を実行する。照射部５８は、第１層８の上端（ウエハ５０の第１ウエハ主面５１）に対して所定の入射角ωを有する入射Ｘ線Ｌ１を照射する。入射角ωは、入射Ｘ線Ｌ１および第１層８の上端（ウエハ５０の第１ウエハ主面５１）の間の角度によって定義される。
　検出部５９は、ウエハ５０に対する入射Ｘ線Ｌ１の照射位置に対して回折角２θ（θはブラッグ角）の角度位置に配置され、回折Ｘ線Ｌ２を検出する。回折角２θは、入射Ｘ線Ｌ１の入射方向および回折Ｘ線Ｌ２の回折方向の間の角度である。
　ロッキングカーブ測定法では、回折角２θが固定された状態で、入射角ωが微小な角度範囲で変移させられ、回折Ｘ線Ｌ２の強度（回折Ｘ線Ｌ２の強度プロファイル）を表すロッキングカーブが測定される。ロッキングカーブは、回折Ｘ線Ｌ２の強度を縦軸に有し、入射角ωを横軸に有している。入射角ωは、回折Ｘ線Ｌ２の強度がピーク値を取る角度位置で求められる。
　この工程では、第１層８の上端（ウエハ５０の第１ウエハ主面５１）の一箇所（たとえば中央部）についてのみ、ロッキングカーブ測定法が実施される。オフ角θｏｆｆの面内ばらつきが想定される場合、ロッキングカーブ測定法は第１層８の上端（ウエハ５０の第１ウエハ主面５１）の複数個所（たとえば中央部および周縁部）について実施されてもよい。
　図４０Ｂでは、第１層８の上端の複数個所（ここでは５か所）についてロッキングカーブ測定法を実施した場合の測定箇所が示されている。第１層８のオフ角θｏｆｆは、ここでは、約４°に設定されている。図４０Ｂでは、第１～第５測定点Ｐｏ１～Ｐｏ５が示されている。
　第１測定点Ｐｏ１は、第１層８の中央部に設定されている。第２測定点Ｐｏ２は、第１測定点Ｐｏ１から第２方向Ｙの一方側（目印５４とは反対側）に間隔を空けて第１層８の周縁部に設定されている。第３測定点Ｐｏ３は、第１測定点Ｐｏ１から第１方向Ｘの一方側（目印５４に対して右側）に間隔を空けて第１層８の周縁部に設定されている。
　第４測定点Ｐｏ４は、第１測定点Ｐｏ１から第２方向Ｙの他方側（目印５４側）に間隔を空けて第１層８の周縁部に設定されている。第５測定点Ｐｏ５は、第１測定点Ｐｏ１から第１方向Ｘの他方側（目印５４に対して左側）に間隔を空けて第１層８の周縁部に設定されている。
　第１～第５測定点Ｐｏ１～Ｐｏ５における入射角ω、回折角２θおよびオフ角θｏｆｆの測定結果は、以下の表１（Table 1）の通りである。オフ角θｏｆｆは、入射角ωおよび回折角２θを用いて「ω－（２θ×１／２）」の計算式によって求められる。
Figure JPOXMLDOC01-appb-T000001
　表１に示される通り、第１～第５測定点Ｐｏ１～Ｐｏ５のオフ角θｏｆｆの平均値は４．０３６°であり、これらのオフ角θｏｆｆの標準偏差は０．００９°（±０．０１°）であった。このことから、第１層８の上端（ウエハ５０の第１ウエハ主面５１）に生じるオフ角θｏｆｆの面内ばらつきは極めて小さく、チャネリング注入工程に支障を来たさない程度であることが理解される。
　したがって、第１層８の上端（ウエハ５０の第１ウエハ主面５１）に対する測定箇所は少なくとも一箇所で問題ないことが理解される。たとえば、測定箇所は、第１～第５測定点Ｐｏ１～Ｐｏ５のいずれか１つまたは複数（全部）であってもよい。たとえば、測定箇所は、第１測定点Ｐｏ１のみであってもよい。測定箇所（測定回数）を減らすことにより、製造工数（製造コスト）が削減される。
　むろん、第１層８の上端（ウエハ５０の第１ウエハ主面５１）の複数個所についてオフ角θｏｆｆを測定し、チャネリング注入工程においてオフ角θｏｆｆの面内ばらつきに応じた注入角度が設定されてもよい。この場合、製造工数（製造コスト）が増大するが、第１層８に形成される第１領域１４の面内誤差が適切に抑制される。
　第１層８のオフ角θｏｆｆは、ウエハ５０のオフ角θｏｆｆおよびバッファ層２６のオフ角θｏｆｆにほぼ一致している。したがって、結晶方位の測定工程は、第１層８の形成工程に先立ってウエハ５０またはバッファ層２６に対して実施されてもよい。ただし、正確を期す観点から、結晶方位の測定工程は第１層８に対して実施されることが好ましい。
　次に、図３９Ｃを参照して、所定パターンを有する第１マスク６０の形成工程が実施される（図３８のステップＳ６）。第１マスク６０は、有機マスク（レジストマスク）であることが好ましい。第１マスク６０は、第１層８の上端の上に配置され、第１層８において複数の第１領域１４を形成すべき領域を露出させる複数の第１開口６１を有している。複数の第１開口６１は、第１配列方向Ｄａ１に間隔を空けて形成され、第１延在方向Ｄｅ１に延びる帯状にそれぞれ区画される。
　次に、図３９Ｄを参照して、複数の第１領域１４の形成工程が実施される（図３８のステップＳ７）。複数の第１領域１４の形成工程は、第１層８に対する３価元素（ｐ型不純物）のチャネリング注入工程を含む。第１層８（ウエハ５０）は、第１ウエハ主面５１に対して所定のオフ方向Ｄｏｆｆに所定の角度で傾斜したオフ角θｏｆｆを有している。チャネリング注入工程は、オフ角θｏｆｆのデータ（情報）に基づいて実施される。
　図４１Ａを参照して、ランダム注入法では、第１軸チャネルＣＨ１（オフ角θｏｆｆ）に交差する方向に３価元素が所定の注入エネルギで第１層８に導入される（図１２も併せて参照）。たとえば、ランダム注入法では、第１層８の上端（第１ウエハ主面５１）に垂直な鉛直方向Ｚに沿って３価元素が注入される。
　ランダム注入法の場合、平面視において原子列が比較的密である方向に沿って３価元素が導入されるため、３価元素は比較的浅い深さ位置において原子列に衝突する。そのため、第１層８の比較的深い深さ位置に対する３価元素の導入が原子列によって阻害される。その結果、緩慢部２２を有さない第１領域１４が形成される（図１２も併せて参照）。
　一方、図４１Ｂを参照して、チャネリング注入法では、第１層８に対する３価元素の注入角度が制御され、第１軸チャネルＣＨ１（この形態ではＳｉＣ単結晶のｃ軸）に沿って３価元素が所定の注入エネルギで第１層８に導入される（図１１Ａ～図１１Ｅも併せて参照）。この場合、第１層８に対する３価元素の注入角度、および、３価元素の注入角度に対する第１層８の傾斜角度のいずれか一方または双方が調節される。
　たとえば、ウエハ５０が水平に支持され、３価元素が第１軸チャネルＣＨ１に沿って第１層８に導入されてもよい。むろん、ウエハ５０が水平に対してオフ角θｏｆｆ分だけ傾斜した状態で支持され、３価元素が第１軸チャネルＣＨ１に沿って第１層８に導入されてもよい。３価元素の注入エネルギおよび３価元素の注入温度（ウエハ５０の温度）の任意の組み合わせによって、所定の厚さを有する複数の第１領域１４が所定の深さ位置に形成される（図１１Ａ～図１１Ｅも併せて参照）。
　３価元素の注入エネルギは、１００ＫｅＶ以上２０００ＫｅＶ以下であってもよい。注入エネルギは、１００ＫｅＶ以上２５０ＫｅＶ以下、２５０ＫｅＶ以上５００ＫｅＶ以下、５００ＫｅＶ以上７５０ＫｅＶ以下、７５０ＫｅＶ以上１０００ＫｅＶ以下、１０００ＫｅＶ以上１２５０ＫｅＶ以下、１２５０ＫｅＶ以上１５００ＫｅＶ以下、１５００ＫｅＶ以上１７５０ＫｅＶ以下、および、１７５０ＫｅＶ以上２０００ＫｅＶ以下のいずれか１つの範囲に属する値を有していてもよい。
　３価元素の注入温度は、０℃以上１５００℃以下の範囲で調整されてもよい。注入温度は、０℃以上２５℃以下、２５℃以上５０℃以下、５０℃以上１００℃以下、１００℃以上２５０℃以下、２５０℃以上５００℃以下、５００℃以上７５０℃以下、７５０℃以上１０００℃以下、１０００℃以上１２５０℃以下、および、１２５０℃以上１５００℃以下のいずれか１つの範囲に属する値を有していてもよい。
　３価元素の注入角度は、第１軸チャネルＣＨ１に沿う軸（この形態ではＳｉＣ単結晶のｃ軸）を基準（０°）として±２°の範囲内に設定されることが好ましい。３価元素の注入角度は、第１軸チャネルＣＨ１に沿う軸（この形態ではＳｉＣ単結晶のｃ軸）を基準（０°）として±１°の範囲内に設定されることが特に好ましい。
　チャネリング注入法の場合、３価元素が平面視において原子列が比較的疎である第１軸チャネルＣＨ１に沿って導入される。３価元素は、チャネリング効果によって小角散乱を繰り返しながら第１軸チャネルＣＨ１内を進行し、第１層８の比較的深い深さ位置まで到達する。つまり、チャネリング注入法の場合、ＳｉＣ単結晶の原子列に対する３価元素の衝突確率が低減される。
　この場合、炭素よりも重たい重元素に属する３価元素が第１層８に導入されることが好ましい。つまり、３価元素は、ホウ素以外の３価元素（アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種）であることが好ましい。３価元素は、この形態では、アルミニウムである。
　第１延在方向Ｄｅ１は、ａ軸方向またはｍ軸方向であってもよい。第１延在方向Ｄｅ１は、ａ軸方向およびｍ軸方向以外の方向であってもよい。第１延在方向Ｄｅ１がｍ軸方向に一致している場合（図６Ａ等も併せて参照）、３価元素は第１配列方向Ｄａ１に沿う断面視において複数の第１開口６１を介して第１層８の上端に対してほぼオフ角θｏｆｆ分だけ傾斜して第１層８内に導入される。
　第１延在方向Ｄｅ１がａ軸方向（オフ方向Ｄｏｆｆ）に一致している場合（図８Ａ等も併せて参照）、３価元素は第１配列方向Ｄａ１に沿う断面視において複数の第１開口６１を介して第１層８の上端に対してほぼ垂直に第１層８内に導入される。したがって、複数の第１領域１４が傾斜した姿勢で第１層８内に形成されることが抑制される。また、複数の第１開口６１の壁面が３価元素の入射経路に対する遮蔽物となることが抑制される。
　第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向である場合（図１０Ａ～図１０Ｃ等も併せて参照）、ＳｉＣ単結晶の結晶方位に対する複数の第１領域１４のアライメントずれを厳密に制御する必要がなくなる。
　３価元素の注入工程後、アニール法によって、３価元素が電気的に活性化されると同時に、第１層８に生じた格子欠陥等が修復されてもよい。第１層８に対するアニール温度は、５００℃以上２０００℃以下であってもよい。これにより、複数の第１領域１４が形成されると同時に、第１スーパージャンクション構造ＳＪ１が形成される。複数の第１領域１４の形成工程後、第１マスク６０は除去される。
　次に、第１層８の厚さ調節工程が実施されるか否かの判定工程が実施される（図３８のステップＳ８）。第１層８の厚さが調節される場合（図３８のステップＳ８：ＹＥＳ）、第１層８が上端側から薄化される（図３８のステップＳ９）。
　厚さ調節工程（薄化工程）は、研削法によって第１層８の上端部を部分的に除去する工程を含んでいてもよい。研削法は、機械研磨法および／または化学機械研磨法であってもよい。厚さ調節工程は、エッチング法によって第１層８の上端部を部分的に除去する工程を含んでいてもよい。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。
　厚さ調節工程は、第１層８の上端から複数の第１領域１４を露出させる工程を含んでいてもよい（図２５～図２８等も併せて参照）。つまり、厚さ調節工程は、複数の第１領域１４の第１漸増部２０Ａの一部または全部を取り除く工程を含んでいてもよい。厚さ調節工程が実施されない場合（図３８のステップＳ８：ＮＯ）、この工程は省略される。
　次に、複数の中間領域２５（図２３および図２４も併せて参照）の形成工程が実施されるか否かの判定工程が実施される（図３８のステップＳ１０）。複数の中間領域２５が形成される場合（図３８のステップＳ１０：ＹＥＳ）、第１層８の表層部に複数の中間領域２５が形成される（図３８のステップＳ１１）。
　複数の中間領域２５の形成工程は、所定パターンを有するマスク（図示せず）を第１層８の上端の上に配置する工程を含む。マスク（図示せず）は、有機マスク（レジストマスク）であることが好ましい。マスク（図示せず）は、第１層８において複数の第１領域１４が形成された領域をそれぞれ露出させる複数の開口を有している。複数の開口は、第１方向Ｘに間隔を空けて形成され、第２方向Ｙに延びる帯状にそれぞれ区画される。
　複数の中間領域２５の形成工程は、マスク（図示せず）を介するランダム注入法によって、第１軸チャネルＣＨ１（オフ角θｏｆｆ）に交差する方向に３価元素を所定の注入エネルギで第１層８に導入する工程を含む（図１２も併せて参照）。３価元素は、第１層８内に１回または複数回導入されてもよい。
　３価元素が複数回導入される場合、３価元素は複数の注入エネルギで第１層８の異なる深さ位置に多段階的に導入されてもよい。複数の中間領域２５の形成工程後、マスク（図示せず）は除去される。前述の第１層８の厚さ調節工程が実施されない場合、複数の中間領域２５の形成工程は、複数の第１領域１４の形成工程から連続的に実施されてもよい。この場合、前述の第１マスク６０を利用して複数の中間領域２５が形成されてもよい。
　次に、図３９Ｅを参照して、第２層９の形成工程が実施される（図３８のステップＳ１２）。第２層９は、エピタキシャル成長法によって第１層８を起点に形成される。この後、図３８のステップＳ４と同様の方法によって、第２層９の結晶方位（オフ角θｏｆｆ）の測定工程が実施されてもよい（図４０Ａおよび図４０Ｂも併せて参照）。
　次に、図３９Ｆを参照して、所定パターンを有する第２マスク６２の形成工程が実施される（図３８のステップＳ１３）。第２マスク６２は、有機マスク（レジストマスク）であることが好ましい。第２マスク６２は、第１層８の上端の上に配置され、第１層８において複数の第２領域１５を形成すべき領域を露出させる複数の第２開口６３を有している。複数の第２開口６３は、第１配列方向Ｄａ１とは異なる第２配列方向Ｄａ２に間隔を空けて形成され、第１延在方向Ｄｅ１とは異なる第２延在方向Ｄｅ２に延びる帯状にそれぞれ区画される。
　次に、図３９Ｇを参照して、複数の第２領域１５の形成工程が実施される（図３８のステップＳ１４）。複数の第２領域１５の形成工程は、第２層９に対する３価元素（ｐ型不純物）のチャネリング注入工程を含む。チャネリング注入工程は、前述のオフ角θｏｆｆのデータ（情報）に基づいて実施される。
　チャネリング注入法では、第２層９に対する３価元素の注入角度が制御され、第２軸チャネルＣＨ２（この形態ではＳｉＣ単結晶のｃ軸）に沿って３価元素が所定の注入エネルギで第２層９に導入される（図１１Ａ～図１１Ｅも併せて参照）。この場合、第２層９に対する３価元素の注入角度、および、３価元素の注入角度に対する第２層９の傾斜角度のいずれか一方または双方が調節される。
　たとえば、ウエハ５０が水平に支持され、３価元素が第２軸チャネルＣＨ２に沿って第２層９に導入されてもよい。むろん、ウエハ５０が水平に対してオフ角θｏｆｆ分だけ傾斜した状態で支持され、３価元素が第２軸チャネルＣＨ２に沿って第２層９に導入されてもよい。３価元素の注入エネルギおよび３価元素の注入温度の任意の組み合わせによって、所定の厚さを有する複数の第２領域１５が所定の深さ位置に形成される（図１１Ａ～図１１Ｅも併せて参照）。
　３価元素の注入エネルギは、１００ＫｅＶ以上２０００ＫｅＶ以下であってもよい。注入エネルギは、１００ＫｅＶ以上２５０ＫｅＶ以下、２５０ＫｅＶ以上５００ＫｅＶ以下、５００ＫｅＶ以上７５０ＫｅＶ以下、７５０ＫｅＶ以上１０００ＫｅＶ以下、１０００ＫｅＶ以上１２５０ＫｅＶ以下、１２５０ＫｅＶ以上１５００ＫｅＶ以下、１５００ＫｅＶ以上１７５０ＫｅＶ以下、および、１７５０ＫｅＶ以上２０００ＫｅＶ以下のいずれか１つの範囲に属する値を有していてもよい。
　第２領域１５に係る注入エネルギは、第１領域１４に係る注入エネルギとほぼ等しくてもよいし、第１領域１４に係る注入エネルギと異なっていてもよい。第２領域１５に係る注入エネルギは、第１領域１４に係る注入エネルギ以上であってもよい。また、第２領域１５に係る注入エネルギは、第１領域１４に係る注入エネルギ未満であってもよい。
　３価元素の注入温度は、０℃以上１５００℃以下の範囲で調整されてもよい。注入温度は、０℃以上２５℃以下、２５℃以上５０℃以下、５０℃以上１００℃以下、１００℃以上２５０℃以下、２５０℃以上５００℃以下、５００℃以上７５０℃以下、７５０℃以上１０００℃以下、１０００℃以上１２５０℃以下、および、１２５０℃以上１５００℃以下のいずれか１つの範囲に属する値を有していてもよい。
　第２領域１５に係る注入温度は、第１領域１４に係る注入温度とほぼ等しくてもよいし、第１領域１４に係る注入温度と異なっていてもよい。第２領域１５に係る注入温度は、第１領域１４に係る注入温度以上であってもよい。また、第２領域１５に係る注入温度は、第１領域１４に係る注入温度未満であってもよい。
　３価元素の注入角度は、第２軸チャネルＣＨ２に沿う軸（この形態ではＳｉＣ単結晶のｃ軸）を基準（０°）として±２°の範囲内に設定されることが好ましい。３価元素の注入角度は、第２軸チャネルＣＨ２に沿う軸（この形態ではＳｉＣ単結晶のｃ軸）を基準（０°）として±１°の範囲内に設定されることが特に好ましい。
　チャネリング注入法の場合、３価元素が平面視において原子列が比較的疎である第２軸チャネルＣＨ２に沿って導入される。３価元素は、チャネリング効果によって小角散乱を繰り返しながら第２軸チャネルＣＨ２内を進行し、第２層９の比較的深い深さ位置まで到達する。つまり、チャネリング注入法の場合、ＳｉＣ単結晶の原子列に対する３価元素の衝突確率が低減される。
　この場合、炭素よりも重たい重元素に属する３価元素が第２層９に導入されることが好ましい。つまり、３価元素は、ホウ素以外の３価元素（アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種）であることが好ましい。３価元素は、この形態では、アルミニウムである。
　第２延在方向Ｄｅ２は、ａ軸方向またはｍ軸方向であってもよい。第２延在方向Ｄｅ２は、ａ軸方向およびｍ軸方向以外の方向であってもよい。第２延在方向Ｄｅ２がａ軸方向（オフ方向Ｄｏｆｆ）に一致している場合（図６Ａ等も併せて参照）、３価元素は第２配列方向Ｄａ２に沿う断面視において複数の第２開口６３を介して第２層９の上端に対してほぼ垂直に第２層９内に導入される。したがって、複数の第２領域１５が傾斜した姿勢で第２層９内に形成されることが抑制される。また、複数の第２開口６３の壁面が３価元素の入射経路に対する遮蔽物となることが抑制される。
　第２延在方向Ｄｅ２がｍ軸方向に一致している場合（図８Ａ等も併せて参照）、３価元素は第２配列方向Ｄａ２に沿う断面視において複数の第２開口６３を介して第２層９の上端に対してほぼオフ角θｏｆｆ分だけ傾斜して第２層９内に導入される。
　第２延在方向Ｄｅ２がａ軸方向およびｍ軸方向以外の方向である場合（図１０Ａ～図１０Ｃ等も併せて参照）、ＳｉＣ単結晶の結晶方位に対する複数の第２領域１５のアライメントずれを厳密に制御する必要がなくなる。
　第１領域１４の第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向である場合、第２延在方向Ｄｅ２もａ軸方向およびｍ軸方向以外の方向であることが好ましい。この場合、複数の第１領域１４はａ軸に対してｍ軸の一方側に傾斜した第１延在角θ１を有し、複数の第２領域１５はａ軸に対してｍ軸の他方側に第２延在角θ２を有している。
　第２延在角θ２の絶対値は第１延在角θ１の絶対値と異なっていてもよい。ただし、この場合、第２領域１５の形成工程における３価元素の相対的な注入角度の条件が、第１領域１４の形成工程における３価元素の相対的な注入角度の条件と異なる。そのため、３価元素の入射経路に対する複数の第２開口６３の遮蔽面積が、３価元素の入射経路に対する複数の第１開口６１の遮蔽面積と異なる。
　つまり、複数の第２開口６３のシャドウイングに起因する複数の第２領域１５のプロセス誤差が、複数の第１開口６１のシャドウイングに起因する複数の第１領域１４のプロセス誤差と異なる。したがって、第２延在角θ２の絶対値は第１延在角θ１の絶対値とほぼ等しいことが好ましい。この場合、複数の第２領域１５のプロセス誤差が、複数の第１領域１４のプロセス誤差とほぼ同じになる。したがって、チャージバランスの精度が向上される。
　一例として、第１延在角θ１が＋４５°±５°であり、第２延在角θ２が－４５°±５°であってもよい（図１０Ａ参照）。一例として、第１延在角θ１が＋３０°±５°であり、第２延在角θ２が－３０°±５°であってもよい（図１０Ｂ参照）。一例として、第１延在角θ１が＋６０°±５°であり、第２延在角θ２が－６０°±５°であってもよい（図１０Ｃ参照）。
　３価元素の注入工程後、アニール法によって、３価元素が電気的に活性化されると同時に、第２層９に生じた格子欠陥等が修復されてもよい。第２層９に対するアニール温度は、５００℃以上２０００℃以下であってもよい。これにより、複数の第２領域１５が形成されると同時に、第２スーパージャンクション構造ＳＪ２が形成される。複数の第２領域１５に係るアニール法は、前述の複数の第１領域１４に係るアニール法を兼ねていてもよい。この場合、第２領域１５の形成工程前における複数の第１領域１４に係るアニール法は省略されてもよい。
　次に、第２層９の厚さ調節工程が実施されるか否かの判定工程が実施される（図３８のステップＳ１５）。第２層９の厚さが調節される場合（図３８のステップＳ１５：ＹＥＳ）、第２層９が上端側から薄化される（図３８のステップＳ１６）。
　厚さ調節工程（薄化工程）は、研削法によって第２層９の上端部を部分的に除去する工程を含んでいてもよい。研削法は、機械研磨法および／または化学機械研磨法であってもよい。第２層９の薄化工程は、エッチング法によって第２層９の上端部を部分的に除去する工程を含んでいてもよい。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。
　厚さ調節工程は、第２層９の上端から複数の第２領域１５を露出させる工程を含んでいてもよい（図２５～図２８等も併せて参照）。つまり、厚さ調節工程は、複数の第２領域１５の第２漸増部２０Ｂの一部または全部を取り除く工程を含んでいてもよい。厚さ調節工程が実施されない場合（図３８のステップＳ１５：ＮＯ）、この工程は省略される。
　次に、第２層９の上に更なるスーパージャンクション構造ＳＪの形成工程が実施されるか否かの判定工程が実施される（図３８のステップＳ１７）。たとえば、第３スーパージャンクション構造ＳＪ３（図３１も併せて参照）の形成工程が実施される場合（図３８のステップＳ１７：ＹＥＳ）、図３８のステップＳ１２～Ｓ１４と同様の工程を経て、第２層９の上に第３層２７が形成され、第３層２７内に複数の第３領域２８が形成される（図３８のステップＳ１８）。
　むろん、更なるスーパージャンクション構造ＳＪの形成工程に先立って、図３８のステップＳ１１と同様の工程を経て、第２層９の表層部に複数の中間領域２５が形成されてもよい（図２３および図２４も併せて参照）。更なるスーパージャンクション構造ＳＪの形成工程が実施されない場合（図３８のステップＳ１７：ＮＯ）、この工程は省略される。
　次に、トップ層３０（図３２も併せて参照）の形成工程が実施されるか否かの判定工程が実施される（図３８のステップＳ１９）。トップ層３０の形成工程が実施される場合（図３８のステップＳ１９：ＹＥＳ）、トップ層３０が、エピタキシャル成長法によって第２層９を起点に形成される（図３８のステップＳ２０）。トップ層３０の形成工程が実施されない場合（図３８のステップＳ１９：ＮＯ）、この工程は省略される。
　その後、ＭＩＳ構造３１、複数のフィールド領域３８、層間絶縁膜４０、ゲートパッド４５、ゲート配線４６、ソースパッド４７、ドレインパッド４８等が形成される（図３８のステップＳ２１）。そして、ウエハ５０が複数の切断予定ライン５６に沿って切断される。これにより、１枚のウエハ５０から複数のＳｉＣ半導体装置１Ａが製造される。
　前述の各種判定工程（図３８のステップＳ２、Ｓ８、Ｓ１０、Ｓ１５、Ｓ１７およびＳ１９）は、ウエハ５０の用意工程（図３８のステップＳ１）の段階において予め決定されていてもよい。つまり、ＳｉＣ半導体装置１Ａは、予め定められた製造ラインに沿って製造されてもよい。
　図４２は、第２形態に係るＳｉＣ半導体装置１Ｂを示す平面図である。図４３は、図４２に示すXLIII-XLIII線に沿う断面図である。図４４は、チップ２のレイアウト例を示す平面図である。図４５は、チップ２のレイアウト例を示す斜視図である。
　図４２～図４５を参照して、ＳｉＣ半導体装置１Ｂは、ＳｉＣ半導体装置１Ａの場合と同様、チップ２、ベース層６、積層部７（第１層８および第２層９）、活性領域１０および外周領域１１を含む。
　ＳｉＣ半導体装置１Ｂは、この形態では、第１主面３に形成された活性面７１（active surface）、外周面７２（outer surface）および第１～第４接続面７３Ａ～７３Ｄ（connecting surface）を含む。活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄは、第１主面３において活性台地７４を区画している。
　活性面７１が「第１面部」と称され、外周面７２が「第２面部」と称され、第１～第４接続面７３Ａ～７３Ｄが「接続面部」と称され、活性台地７４が「メサ部」と称されてもよい。活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄ（つまり活性台地７４）は、チップ２（第１主面３）の構成要素と見なされてもよい。
　活性面７１は、活性領域１０に形成されている。つまり、活性面７１は、第１主面３の周縁（第１～第４側面５Ａ～５Ｄ）から内方に間隔を空けて形成されている。活性面７１は、第１方向Ｘおよび第２方向Ｙに延びる平坦面を有している。活性面７１は、この形態では、ｃ面（Ｓｉ面）によって形成されている。活性面７１は、この形態では、平面視において第１～第４側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。
　外周面７２は、外周領域１１に形成されている。つまり、外周面７２は、活性面７１外に形成されている。外周面７２は、活性面７１に対してチップ２の厚さ方向（第２主面４側）に窪んでいる。具体的には、外周面７２は、この形態では、第２層９を露出させるように第２層９の厚さ未満の深さで窪んでいる。外周面７２は、平面視において活性面７１に沿って帯状に延び、活性面７１を取り囲む環状（具体的には四角環状）に形成されている。
　外周面７２は、第１方向Ｘおよび第２方向Ｙに延びる平坦面を有し、活性面７１に対してほぼ平行に形成されている。外周面７２は、この形態では、ｃ面（Ｓｉ面）によって形成されている。外周面７２は、第１～第４側面５Ａ～５Ｄに連なっている。外周面７２は、外周深さＤＯを有している。
　外周深さＤＯは、０．１μｍ以上２μｍ以下であってもよい。外周深さＤＯは、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、および、１．５μｍ以上２μｍ以下のいずれか１つの範囲に属する値を有していてもよい。外周深さＤＯは、０．１μｍ以上１．５μｍ以下であることが好ましい。
　第１～第４接続面７３Ａ～７３Ｄは、鉛直方向Ｚに延び、活性面７１および外周面７２を接続している。第１接続面７３Ａは第１側面５Ａ側に位置され、第２接続面７３Ｂは第２側面５Ｂ側に位置され、第３接続面７３Ｃは第３側面５Ｃ側に位置され、第４接続面７３Ｄは第４側面５Ｄ側に位置されている。第１接続面７３Ａおよび第３接続面７３Ｃは、第１方向Ｘに延び、第２方向Ｙに対向している。第２接続面７３Ｂおよび第４接続面７３Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。
　第１～第４接続面７３Ａ～７３Ｄは、四角柱状の活性台地７４が区画されるように活性面７１および外周面７２の間をほぼ垂直に延びていてもよい。第１～第４接続面７３Ａ～７３Ｄは、四角錘台状の活性台地７４が区画されるように活性面７１から外周面７２に向かって斜め下り傾斜していてもよい。このように、活性台地７４は、第１主面３において第２層９に突状に区画されている。活性台地７４は、第２層９のみに形成され、第１層８には形成されていない。
　ＳｉＣ半導体装置１Ｂは、活性領域１０において積層部７に形成されたｐ型のコラム領域１２を含む。コラム領域１２は、ＳｉＣ半導体装置１Ａの場合と同様のレイアウトで形成されている。つまり、複数の第１領域１４は、ＳｉＣ半導体装置１Ａに係る複数の第１領域１４と同様のレイアウトで第１層８に形成され、複数の第１ドリフト領域１６を区画している。また、複数の第２領域１５は、ＳｉＣ半導体装置１Ａに係る複数の第２領域１５と同様のレイアウトで第２層９に形成され、複数の第２ドリフト領域１７を区画している。
　コラム領域１２は、第１～第１２形態例に示される複数の特徴のうちの少なくとも１つの特徴を有していてもよい。コラム領域１２は、前述の第１～第１２形態例に示された複数（２つ以上）の特徴が組み合わされた特徴を有していてもよい。
　複数の第１領域１４は、この形態では、平面視において活性面７１の周縁（第１～第４接続面７３Ａ～７３Ｄ）によって取り囲まれた領域内にそれぞれ形成されている。複数の第１領域１４は、平面視において活性面７１の周縁から内方に間隔を空けて形成されていてもよい。むろん、複数の第１領域１４は、第１～第４接続面７３Ａ～７３Ｄから露出していてもよい。複数の第１領域１４の第１上端部１４ｂは、外周面７２の深さ位置に対して第１層８の下端側に間隔を空けて形成されていることが好ましい。
　複数の第２領域１５は、この形態では、平面視において活性面７１の周縁（第１～第４接続面７３Ａ～７３Ｄ）によって取り囲まれた領域内にそれぞれ形成されている。複数の第２領域１５は、平面視において活性面７１の周縁から内方に間隔を空けて形成されていてもよい。むろん、複数の第２領域１５は、第１～第４接続面７３Ａ～７３Ｄから露出していてもよい。
　複数の第２領域１５の第２下端部１５ａは、第２層９の厚さ方向に関して、外周面７２の深さ位置よりも第２層９の下端側の領域に位置されていることが好ましい。複数の第２領域１５の第２上端部１５ｂは、第２層９の厚さ方向に関して、外周面７２よりも活性面７１側の領域に位置されていることが好ましい。
　図４６は、活性領域１０の一要部を示す平面図である。図４７は、第１形態例に係るゲート構造３５を示す断面斜視図である。図４６および図４７を参照して、ＳｉＣ半導体装置１Ｂは、活性領域１０に形成されたＭＩＳ構造３１を含む。以下の構成は、ＳｉＣ半導体装置１Ｂの構成要素として説明されるが、ＭＩＳ構造３１の構成要素でもある。
　ＳｉＣ半導体装置１Ｂは、第１主面３（活性面７１）の表層部に形成されたｐ型のボディ領域３２を含む。ボディ領域３２は、この形態では、活性面７１に沿って延びる層状に形成されている。ボディ領域３２は、活性面７１の全域に形成され、第１～第４接続面７３Ａ～７３Ｄから露出していてもよい。
　ボディ領域３２は、第２層９の下端から活性面７１側に間隔を空けて形成され、積層方向にコラム領域１２（複数の第２領域１５）に重なっている。ボディ領域３２は、外周面７２の深さ位置から活性面７１側に間隔を空けて形成され、第１主面３から露出していることが好ましい。複数の第２領域１５が第１主面３から間隔を空けて形成されている場合、ボディ領域３２は活性面７１および複数の第２領域１５の第２上端部１５ｂの間の領域に形成される。ボディ領域３２は、複数の第２領域１５（第２上端部１５ｂ）に接続されていることが好ましい。
　ボディ領域３２は、第２層９に対するランダム注入法によって第２層９の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。したがって、ボディ領域３２は、第２軸チャネルＣＨ２に沿う方向に関して第２領域１５の第２領域厚さＴＲ２未満の厚さを有している。ボディ領域３２の厚さは、第１領域１４の第１領域厚さＴＲ１未満である。
　ボディ領域３２は、第２領域１５等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。ボディ領域３２は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　ボディ領域３２のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。ボディ領域３２の３価元素は、第２領域１５等の３価元素と同一種であってもよいし、第２領域１５等の３価元素と異なる種であってもよい。ボディ領域３２の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。むろん、ボディ領域３２は、ｐ型のトップ層３０の一部を利用して形成されていてもよい。
　ＳｉＣ半導体装置１Ｂは、活性領域１０において第１主面３（活性面７１）に形成されたトレンチ電極型の複数のゲート構造３５を含む。ゲート構造３５は、「トレンチゲート構造」と称されてもよい。複数のゲート構造３５には、制御電位としてのゲート電位が付与される。複数のゲート構造３５は、ゲート電位に応答してボディ領域３２内におけるチャネル（電流経路）の反転および非反転を制御する。
　複数のゲート構造３５は、活性領域１０において活性面７１の周縁（第１～第４接続面７３Ａ～７３Ｄ）から内方に間隔を空けて配置されている。複数のゲート構造３５は、この形態では、第２配列方向Ｄａ２に間隔を空けて配列され、第２延在方向Ｄｅ２に延びる帯状にそれぞれ形成されている。つまり、複数のゲート構造３５は、この形態では、複数の第２領域１５に沿って延びるストライプ状に配列され、積層方向に複数の第１領域１４および複数の第１ドリフト領域１６に交差している。
　この例では、第２配列方向Ｄａ２がｍ軸方向（第１方向Ｘ）であり、第２延在方向Ｄｅ２がａ軸方向（第２方向Ｙ）である。むろん、複数のゲート構造３５の配列方向および延在方向は、複数の第２領域１５の第２配列方向Ｄａ２および第２延在方向Ｄｅ２に応じて変更される。したがって、第２配列方向Ｄａ２がａ軸方向であり、第２延在方向Ｄｅ２がｍ軸方向であってもよい。また、第２配列方向Ｄａ２がａ軸方向およびｍ軸方向以外の方向であり、第２延在方向Ｄｅ２がａ軸方向およびｍ軸方向以外の方向であってもよい。
　複数のゲート構造３５は、この形態では、複数の第２領域１５から複数の第２ドリフト領域１７側にずれて配置されている。具体的には、複数のゲート構造３５は、複数の第２領域１５から間隔を空けてボディ領域３２を貫通し、複数の第２ドリフト領域１７内に１対１の対応関係で配置されている。つまり、複数のゲート構造３５は、第２配列方向Ｄａ２に沿って複数の第２領域１５と交互に配列され、水平方向に複数の第２領域１５に対向している。
　複数のゲート構造３５は、複数の第２ドリフト領域１７の下端から活性面７１側に間隔を空けて形成され、複数の第２ドリフト領域１７の一部を挟んで複数の第１領域１４および複数の第１ドリフト領域１６に対向している。複数のゲート構造３５は、複数の第２領域１５の厚さ範囲中間部から活性面７１側に間隔を形成されていることが好ましい。むろん、複数のゲート構造３５は、複数の第２領域１５の厚さ範囲中間部を横切る深さ位置に形成されていてもよい。
　各ゲート構造３５は、配列方向（この形態では第１方向Ｘ）にトレンチ幅ＷＴを有し、鉛直方向Ｚにトレンチ深さＤＴを有している。トレンチ幅ＷＴは、第２ピッチＰ２（第１ピッチＰ１）未満である。トレンチ深さＤＴは、第２層９の第２厚さＴ２未満である。トレンチ深さＤＴは、前述の外周深さＤＯとほぼ等しいことが好ましい。むろん、トレンチ深さＤＴは、外周深さＤＯ以上であってもよいし、外周深さＤＯ未満であってもよい。
　トレンチ幅ＷＴは、０．１μｍ以上５μｍ以下であってもよい。トレンチ幅ＷＴは、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上０．７５μｍ以下、０．７５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、２．５μｍ以上３μｍ以下、３μｍ以上３．５μｍ以下、３．５μｍ以上４μｍ以下、４μｍ以上４．５μｍ以下、および、４．５μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　トレンチ深さＤＴは、０．１μｍ以上５μｍ以下であってもよい。トレンチ深さＤＴは、０．１μｍ以上０．２５μｍ以下、０．２５μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上３μｍ以下、３μｍ以上４μｍ以下、および、４μｍ以上５μｍ以下のいずれか１つの範囲に属する値を有していてもよい。トレンチ深さＤＴは、０．１μｍ以上１．５μｍ以下であることが好ましい。
　各ゲート構造３５は、トレンチ７５、絶縁膜７６および埋設電極７７を含む。トレンチ７５は、活性面７１に形成され、ゲート構造３５の壁面を区画している。絶縁膜７６は、トレンチ７５の壁面を被覆している。絶縁膜７６は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。
　絶縁膜７６は、この形態では、酸化シリコン膜からなる単層構造を有している。絶縁膜７６は、チップ２の酸化物からなる酸化シリコン膜を含むことが特に好ましい。埋設電極７７は、絶縁膜７６を挟んでトレンチ７５に埋設され、絶縁膜７６を挟んでチャネルに対向している。埋設電極７７は、ｐ型またはｎ型の導電性ポリシリコンを含んでいてもよい。
　ＳｉＣ半導体装置１Ｂは、第１主面３（活性面７１）の表層部において複数のゲート構造３５の両サイドに形成された複数のソース領域３３を含む。複数のソース領域３３は、ボディ領域３２の表層部に形成されている。複数のソース領域３３は、第２層９（第２ドリフト領域１７）よりも高いｎ型不純物濃度（ピーク値）を有している。複数のソース領域３３は、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下のｎ型不純物濃度をピーク値として有していてもよい。
　複数のソース領域３３は、平面視において対応するゲート構造３５に沿って帯状に延びている。複数のソース領域３３は、ボディ領域３２の底部から活性面７１側に間隔を空けて形成され、積層方向にボディ領域３２の一部を挟んで第２ドリフト領域１７に対向している。複数のソース領域３３は、直下に位置された複数の第２ドリフト領域１７と共に対応するゲート構造３５の壁面に沿って延びるチャネル（電流経路）を区画する。
　複数のソース領域３３は、積層方向にボディ領域３２の一部を挟んで第２領域１５に対向していてもよい。むろん、複数のソース領域３３は、積層方向に第２領域１５に対向しないように第２領域１５から第２ドリフト領域１７側（ゲート構造３５側）に間隔を空けて形成されていてもよい。
　ＳｉＣ半導体装置１Ａは、第１主面３（活性面７１）の表層部において複数のゲート構造３５の間の領域に形成された複数のコンタクト領域３４を含む。複数のコンタクト領域３４は、ボディ領域３２の表層部に形成されている。
　複数のコンタクト領域３４は、複数のボディ領域３２のｐ型不純物濃度（ピーク値）よりも高いｐ型不純物濃度（ピーク値）を有している。複数のコンタクト領域３４のｐ型不純物濃度（ピーク値）は、複数の第２領域１５のｐ型不純物濃度（ピーク値）よりも高い。複数のコンタクト領域３４は、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　複数のコンタクト領域３４は、互いに隣り合う複数のソース領域３３の間の領域に介在され、複数のゲート構造３５に沿って帯状に延びている。複数のコンタクト領域３４は、ボディ領域３２の底部から活性面７１側に間隔を空けて形成され、積層方向にボディ領域３２の一部を挟んで複数の第２領域１５に対向している。
　複数のコンタクト領域３４は、積層方向にボディ領域３２の一部を挟んで第２ドリフト領域１７に対向していてもよい。むろん、複数のコンタクト領域３４は、積層方向に第２ドリフト領域１７に対向しないように第２ドリフト領域１７から第２領域１５側に間隔を空けて形成されていてもよい。
　以下、外周領域１１側の構成が示される。図４８は、外周領域１１の一要部を示す断面図である。図４８を参照して、ＳｉＣ半導体装置１Ｂは、外周面７２の表層部に形成されたｐ型のウェル領域７８を含む。ウェル領域７８は、平面視において外周面７２の周縁（第１～第４側面５Ａ～５Ｄ）から活性面７１側に間隔を空けて形成され、活性面７１に沿って帯状に延びている。
　ウェル領域７８は、この形態では、平面視において活性面７１を取り囲む環状（具体的には四角環状）に形成されている。ウェル領域７８は、外周面７２の表層部から第１～第４接続面７３Ａ～７３Ｄ側に引き出され、第１～第４接続面７３Ａ～７３Ｄの表層部に沿って延びている。ウェル領域７８は、活性面７１の表層部においてボディ領域３２に電気的に接続されている。ウェル領域７８は、第２層９の下端から外周面７２側に間隔を空けて形成され、第２層９の一部を挟んで第１層８に対向している。
　ウェル領域７８の底部は、ゲート構造３５の底壁よりも第２層９の下端側に位置されている。ウェル領域７８の底部は、複数の第２領域１５の第２下端部１５ａに対して外周面７２側に位置されていることが好ましい。ウェル領域７８の底部は、複数の第２領域１５の厚さ範囲中間部に対して外周面７２側に位置されていることが特に好ましい。
　ウェル領域７８は、第２層９に対するランダム注入法によって第２層９の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。したがって、ウェル領域７８は、第２軸チャネルＣＨ２に沿う方向に関して第２領域１５の第２領域厚さＴＲ２未満の厚さを有している。ウェル領域７８の厚さは、第１領域１４の第１領域厚さＴＲ１未満である。
　ウェル領域７８は、第２領域１５等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。ウェル領域７８は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　ウェル領域７８は、コンタクト領域３４のｐ型不純物濃度よりも低いｐ型不純物濃度を有している。ウェル領域７８のｐ型不純物濃度は、ボディ領域３２のｐ型不純物濃度よりも高い。むろん、ウェル領域７８のｐ型不純物濃度は、ボディ領域３２よりも低くてもよい。ウェル領域７８は、第２層９とｐｎ接合部を形成している。
　ウェル領域７８のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。ウェル領域７８の３価元素は、第２領域１５等の３価元素と同一種であってもよいし、第２領域１５等の３価元素と異なる種であってもよい。ウェル領域７８の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。
　ＳｉＣ半導体装置１Ｂは、外周領域１１において外周面７２の表層部に形成された少なくとも１つ（好ましくは２個以上２０個以下）のｐ型のフィールド領域３８を含む。複数のフィールド領域３８は、ＳｉＣ半導体装置１Ａの場合と同様の態様で、外周面７２の表層部に形成されている。
　複数のフィールド領域３８は、この形態では、活性面７１の周縁（第１～第４接続面７３Ａ～７３Ｄ）およびチップ２の周縁（第１～第４側面５Ａ～５Ｄ）から間隔を空けて配列されている。具体的には、複数のフィールド領域３８は、ウェル領域７８から外周面７２の周縁側に間隔を空けて配列されている。
　複数のフィールド領域３８は、平面視において活性面７１に沿って帯状に延び、活性面７１を取り囲む環状（具体的には四角環状）に形成されている。複数のフィールド領域３８は、第２層９の底部から外周面７２側に間隔を空けて形成され、第２層９の一部を挟んで第１層８に対向している。複数のフィールド領域３８は、ゲート構造３５の底部よりも第２層９の下端側に位置されている。
　ＳｉＣ半導体装置１Ｂは、第１主面３を被覆する前述の層間絶縁膜４０を含む。層間絶縁膜４０は、第１絶縁膜４１および第２絶縁膜４２を含む積層構造を有している。第１絶縁膜４１は、この形態では、活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄを選択的に被覆している。第１絶縁膜４１は、活性面７１において絶縁膜７６に接続され、埋設電極７７を露出させている。
　第１絶縁膜４１は、外周面７２においてウェル領域７８および複数のフィールド領域３８を被覆している。第１絶縁膜４１は、この形態では、第１～第４側面５Ａ～５Ｄに連なっている。むろん、第１絶縁膜４１は、外周面７２の周縁から内方に間隔を空けて形成され、外周面７２の周縁部から第２層９を露出させていてもよい。第１絶縁膜４１は、第１～第４接続面７３Ａ～７３Ｄにおいてウェル領域７８を被覆している。
　第２絶縁膜４２は、この形態では、第１絶縁膜４１を挟んで活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄを選択的に被覆している。第２絶縁膜４２は、活性領域１０において複数のゲート構造３５を被覆している。第２絶縁膜４２は、外周領域１１において第１絶縁膜４１を挟んで複数のフィールド領域３８およびウェル領域７８を被覆している。第２絶縁膜４２は、この形態では、第１～第４側面５Ａ～５Ｄに連なっている。むろん、第２絶縁膜４２は、外周面７２の周縁から内方に間隔を空けて形成され、第１絶縁膜４１と共に外周面７２の周縁部から第２層９を露出させていてもよい。
　ＳｉＣ半導体装置１Ａは、層間絶縁膜４０に形成された複数のコンタクト開口４３を含む。複数のコンタクト開口４３は、複数のゲート構造３５（埋設電極７７）を露出させる複数のコンタクト開口４３（図示略）、および、複数のソース領域３３を露出させる複数のコンタクト開口４３を含む。ソース領域３３用の複数のコンタクト開口４３は、隣り合う複数のゲート構造３５の間の領域に形成され、複数のソース領域３３および複数のコンタクト領域３４を露出させている。
　ＳｉＣ半導体装置１Ｂは、第１～第４接続面７３Ａ～７３Ｄのうちの少なくとも１つを被覆するように層間絶縁膜４０内に配置されたサイドウォール構造７９を含む。サイドウォール構造７９は、第１絶縁膜４１の上に配置され、第２絶縁膜４２によって被覆されている。サイドウォール構造７９は、活性面７１および外周面７２の間に形成された段差を緩和する。
　サイドウォール構造７９は、第１～第４接続面７３Ａ～７３Ｄのうちの少なくとも１つに沿って延びる帯状に形成されている。サイドウォール構造７９は、この形態では、平面視において活性面７１を取り囲むように第１～第４接続面７３Ａ～７３Ｄに沿って延びる環状（具体的には四角環状）に形成されている。
　サイドウォール構造７９は、外周面７２に沿って膜状に延びる部分、および、第１～第４接続面７３Ａ～７３Ｄに沿って膜状に延びる部分を有していてもよい。サイドウォール構造７９は、この形態では、最内のフィールド領域３８から活性面７１側に間隔を空けて形成され、水平方向および積層方向に第１絶縁膜４１を挟んでウェル領域７８に対向している。サイドウォール構造７９は、第１絶縁膜４１を挟んでボディ領域３２に対向していてもよい。
　ＳｉＣ半導体装置１Ｂは、ＳｉＣ半導体装置１Ａの場合と同様、ゲートパッド４５、複数のゲート配線４６、ソースパッド４７およびドレインパッド４８を含む。ドレインパッド４８は、第１形態例の場合と同様の形態で形成されている。
　ゲートパッド４５は、この形態では、平面視において外周面７２から間隔を空けて活性面７１の上に配置されている。ゲートパッド４５は、平面視において活性面７１の一辺（この形態では第２接続面７３Ｂ）の中央部に近接する領域に配置されている。むろん、ゲートパッド４５は、平面視において活性面７１の角部や活性面７１の中央部に配置されていてもよい。
　複数のゲート配線４６は、この形態では、平面視において外周面７２から間隔を空けて活性面７１の上に配置されている。複数のゲート配線４６は、第１ゲート配線４６Ａおよび第２ゲート配線４６Ｂを含む。
　第１ゲート配線４６Ａは、ゲートパッド４５から第１接続面７３Ａ側に向けて引き出され、複数のゲート構造３５の一部（具体的には一端部）に交差（具体的には直交）するように活性面７１の周縁に沿ってライン状に延びている。第１ゲート配線４６Ａは、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数のゲート構造３５（埋設電極７７）の一端部に電気的に接続されている。
　第２ゲート配線４６Ｂは、ゲートパッド４５から第３接続面７３Ｃ側に向けて引き出され、複数のゲート構造３５の一部（具体的には他端部）に交差（具体的には直交）するように活性面７１の周縁に沿ってライン状に延びている。第２ゲート配線４６Ｂは、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数のゲート構造３５（埋設電極７７）の他端部に電気的に接続されている。
　ソースパッド４７は、この形態では、平面視において外周面７２から間隔を空けて活性面７１の上に配置されている。ソースパッド４７は、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、ボディ領域３２、複数のソース領域３３および複数のコンタクト領域３４に電気的に接続されている。つまり、ソースパッド４７は、ボディ領域３２を介してコラム領域１２に電気的に接続されている。
　図４９は、第２形態例に係るゲート構造３５を示す断面斜視図である。前述の第１形態例に係る複数のゲート構造３５は、コラム領域１２（複数の第２領域１５）から複数の第２ドリフト領域１７側にずれて配列されていた。これに対して、図４９を参照して、第２形態例に係る複数のゲート構造３５は、積層方向に複数の第２領域１５に重なるように配列されている。複数のゲート構造３５は、積層方向に複数の第２領域１５に１対１の対応関係で重なっている。
　複数のゲート構造３５は、対応する第２領域１５に接続された底壁をそれぞれ有している。具体的には、複数のゲート構造３５は、対応する第２領域１５よりも幅広に形成され、対応する第２領域１５に接続された底壁、および、対応する第２ドリフト領域１７に接続された側壁をそれぞれ有している。
　つまり、埋設電極７７は、積層方向に絶縁膜７６を挟んで対応する第２領域１５に対向し、水平方向に絶縁膜７６を挟んで対応する第２ドリフト領域１７に対向している。前述の複数のソース領域３３および複数のコンタクト領域３４は、積層方向にボディ領域３２の一部を挟んで対応する第２ドリフト領域１７にそれぞれ対向している。
　図５０は、第３形態例に係るゲート構造３５を示す断面斜視図である。第３形態例に係る複数のゲート構造３５は、複数の第２領域１５に対する位置ずれを考慮しなくて済むレイアウトをそれぞれ有している。
　具体的には、図５０を参照して、複数のゲート構造３５は、複数の第２領域１５に交差するように第２延在方向Ｄｅ２以外の方向に延びている。複数のゲート構造３５は、この形態では、第１領域１４の第１配列方向Ｄａ１に間隔を空けて配列され、第１領域１４の第１延在方向Ｄｅ１に延びている。この例では、第１配列方向Ｄａ１がａ軸方向（第２方向Ｙ）であり、第１延在方向Ｄｅ１がｍ軸方向（第１方向Ｘ）である。
　複数のゲート構造３５は、積層方向に複数の第１領域１４に１対１対応の関係で対向していてもよい。むろん、各ゲート構造３５は、積層方向に複数の第１領域１４に対向していてもよい。複数のゲート構造３５は、積層方向に複数の第１ドリフト領域１６に１対１対応の関係で対向していてもよい。
　むろん、各ゲート構造３５は、積層方向に複数の第１ドリフト領域１６に対向していてもよい。複数のゲート構造３５は、複数の第１領域１４から第１配列方向Ｄａ１にずれて配列され、積層方向に第１領域１４および第１ドリフト領域１６のいずれか一方または双方に対向していてもよい。
　むろん、複数のゲート構造３５の配列方向および延在方向は、複数の第１領域１４の第１配列方向Ｄａ１および第１延在方向Ｄｅ１に応じて変更される。したがって、第１配列方向Ｄａ１がｍ軸方向であり、第１延在方向Ｄｅ１がａ軸方向であってもよい。また、第１配列方向Ｄａ１がａ軸方向およびｍ軸方向以外の方向であり、第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向であってもよい。
　むろん、複数のゲート構造３５の配列方向は、第１配列方向Ｄａ１および第２配列方向Ｄ２以外の方向であってもよい。また、複数のゲート構造３５の延在方向は、第１延在方向Ｄｅ１および第２延在方向Ｄｅ２以外の方向であってもよい。つまり、複数のゲート構造３５は、平面視において複数の第１領域１４および複数の第２領域１５の双方に交差していてもよい。
　たとえば、ゲート構造３５の延在方向および第２延在方向Ｄｅ２の間の角度（絶対値）は、０°を超えて９０°以下であってもよい。ゲート構造３５の角度（絶対値）は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°以下のうちのいずれか１つの範囲に属する値を有していてもよい。ゲート構造３５の角度（絶対値）は、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定されてもよい。
　埋設電極７７は、この形態では、積層方向および水平方向に絶縁膜７６を挟んで複数の第２領域１５および複数の第２ドリフト領域１７に対向している。前述の複数のソース領域３３および複数のコンタクト領域３４は、この形態では、積層方向にボディ領域３２の一部を挟んで複数の第２領域１５および複数の第２ドリフト領域１７に対向している。
　図５１は、第４形態例に係るゲート構造３５を示す断面斜視図である。図５１を参照して、第４形態例に係る複数のゲート構造３５は、狭ピッチ化に寄与する構成をそれぞれ有している。第４形態例に係る複数のゲート構造３５は、コラム領域１２（複数の第２領域１５）の狭ピッチ化を実現する上で特に有効である。図５１では、前述の第１形態例に係るゲート構造３５が第４形態例に係るゲート構造３５に置き換えられた例が示されているが、第４形態例に係るゲート構造３５の構成は第２～第３形態例に係るゲート構造３５の構成にも適用可能である。
　複数のゲート構造３５は、トレンチ７５、絶縁膜７６、埋設電極７７、および、埋設絶縁体８０をそれぞれ含む。トレンチ７５は、第１形態例の場合と同様の形態を有している。絶縁膜７６は、この形態では、第１主面３（活性面７１）からトレンチ７５の底壁側に間隔を空けて形成され、トレンチ７５の開口端において第１主面３（活性面７１）の表層部を露出させている。絶縁膜７６の上端部は、トレンチ７５の深さ範囲中間部に対して第１主面３側に位置されていることが好ましい。
　埋設電極７７は、この形態では、第１主面３（活性面７１）からトレンチ７５の底壁側に間隔を空けてトレンチ７５に埋設され、トレンチ７５の開口端においてトレンチ７５の底壁に向けて窪んだ開口リセスを区画している。埋設電極７７は、トレンチ７５の開口端において第１主面３（活性面７１）の表層部および絶縁膜７６の上端部を露出させている。埋設電極７７の上端部は、トレンチ７５の深さ範囲中間部に対して第１主面３側に位置されていることが好ましい。
　埋設絶縁体８０は、第１主面３（活性面７１）を露出させるようにトレンチ７５（開口リセス）に埋設され、トレンチ７５内において絶縁膜７６および埋設電極７７を被覆している。埋設絶縁体８０は、第１主面３（活性面７１）から埋設電極７７側に間隔を空けてトレンチ７５に埋設され、トレンチ７５の開口端において第１主面３（活性面７１）の表層部を露出させている。
　埋設絶縁体８０の上端部は、トレンチ７５の深さ範囲中間部に対して第１主面３側に位置されていることが好ましい。埋設絶縁体８０は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。埋設絶縁体８０は、酸化シリコン膜を含むことが好ましい。
　前述の複数のソース領域３３は、この形態では、第１主面３（活性面７１）の表層部において互いに隣り合う複数のゲート構造３５の間の領域にそれぞれ形成されている。複数のソース領域３３は、両サイドに位置された複数のゲート構造３５に接続されるように複数のゲート構造３５に沿って間隔を空けて配列されている。
　具体的には、ゲート構造３５の一方側の側壁に沿って配列された一方側の複数のソース領域３３は、ゲート構造３５の他方側の側壁に沿って配列されて他方側の複数のソース領域３３に１対１の対応関係で対向している。つまり、複数のソース領域３３は、平面視において行列状に配列されている。
　むろん、一方側の複数のソース領域３３は、他方側の複数のソース領域３３の間の領域に１対１の対応関係で対向していてもよい。つまり、複数のソース領域３３は、平面視において千鳥状に配列されていてもよい。複数のソース領域３３は、トレンチ７５の開口端においてトレンチ７５の側壁から露出した部分を有し、絶縁膜７６を挟んで埋設電極７７および埋設絶縁体８０に対向している。
　前述の複数のコンタクト領域３４は、この形態では、第１主面３（活性面７１）の表層部において互いに隣り合う複数のゲート構造３５の間の領域にそれぞれ形成されている。複数のコンタクト領域３４は、両サイドに位置された複数のゲート構造３５に接続されるように複数のゲート構造３５に沿って間隔を空けて配列されている。
　具体的には、複数のコンタクト領域３４は、複数のゲート構造３５に沿って複数のソース領域３３と交互に配列されている。さらに具体的には、ゲート構造３５の一方側の側壁に沿って配列された一方側の複数のコンタクト領域３４は、ゲート構造３５の他方側の側壁に沿って配列されて他方側の複数のコンタクト領域３４に１対１の対応関係で対向している。また、複数のソース領域３３は、平面視において行列状に配列されている。
　むろん、一方側の複数のコンタクト領域３４は、他方側の複数のソース領域３３の間の領域（つまり、複数のソース領域３３）に１対１の対応関係で対向していてもよい。つまり、複数のコンタクト領域３４は、平面視において千鳥状に配列されていてもよい。複数のコンタクト領域３４は、トレンチ７５の開口端においてトレンチ７５の側壁から露出した部分を有し、絶縁膜７６を挟んで埋設電極７７および埋設絶縁体８０に対向している。
　具体的な図示は省略されるが、前述の層間絶縁膜４０は、第１絶縁膜４１および第２絶縁膜４２を含む積層構造を有している。第１絶縁膜４１は、第１形態例に係る場合と同様、活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄを選択的に被覆している。
　第１絶縁膜４１は、この形態では、活性面７１の周縁部を被覆し、活性面７１の内方部において複数のゲート構造３５を一括して露出させている。具体的には、第１絶縁膜４１は、複数のゲート構造３５の両端部において絶縁膜７６に接続され、埋設電極７７を露出させている。また、第１絶縁膜４１は、第１形態例に係る場合と同様の態様で外周面７２および第１～第４接続面７３Ａ～７３Ｄを被覆している。
　第２絶縁膜４２は、第１形態例に係る場合と同様、第１絶縁膜４１を挟んで活性面７１、外周面７２および第１～第４接続面７３Ａ～７３Ｄを選択的に被覆している。第２絶縁膜４２は、この形態では、活性面７１の周縁部を被覆し、活性面７１の内方部において複数のゲート構造３５を一括して露出させている。具体的には、第２絶縁膜４２は、複数のゲート構造３５の両端部において第１主面３（活性面７１）の上からトレンチ７５内に入り込み、トレンチ７５内において埋設絶縁体８０に接続されている。
　層間絶縁膜４０は、この形態では、複数のゲート構造３５の両端部（埋設電極７７）を露出させる複数のコンタクト開口４３（図示略）、および、複数のゲート構造３５の内方部（埋設絶縁体８０）、複数のソース領域３３および複数のコンタクト領域３４を一括して露出させる単一のコンタクト開口４３を含む。
　前述のゲートパッド４５、前述の複数のゲート配線４６および前述のドレインパッド４８は、第１形態例の場合と同様の形態を有している。前述のソースパッド４７は、層間絶縁膜４０の上から単一のコンタクト開口４３に入り込み、単一のコンタクト開口４３内において複数のゲート構造３５の内方部（埋設絶縁体８０）、複数のソース領域３３および複数のコンタクト領域３４を一括して被覆している。
　ソースパッド４７は、埋設絶縁体８０によって複数のゲート構造３５（埋設電極７７）から電気的に絶縁され、第１主面３（活性面７１）において複数のソース領域３３および複数のコンタクト領域３４に電気的に接続されている。ソースパッド４７は、トレンチ７５に埋設された埋設部を有している。ソースパッド４７の埋設部は、トレンチ７５内において埋設絶縁体８０を挟んで埋設電極７７に対向し、トレンチ７５の開口端において複数のソース領域３３および複数のコンタクト領域３４に電気的に接続されている。
　図５２は、第５形態例に係るゲート構造３５を示す断面斜視図である。図５２を参照して、第５形態例に係る複数のゲート構造３５は、第４形態例に係る複数のゲート構造３５を変形させた構成をそれぞれ有している。第５形態例に係るゲート構造３５の構成は第１～第３形態例に係るゲート構造３５の構成にも適用可能である。
　複数のゲート構造３５は、トレンチ７５、絶縁膜７６、埋設電極７７、および、埋設絶縁体８０をそれぞれ含む。トレンチ７５は、第１形態例の場合と同様の形態を有している。絶縁膜７６は、この形態では、上絶縁膜８１および下絶縁膜８２を含む。
　上絶縁膜８１は、チャネル制御用の絶縁膜として形成され、ボディ領域３２の底部に対してトレンチ７５の開口側の壁面を被覆している。上絶縁膜８１は、第２ドリフト領域１７およびボディ領域３２の境界部を横切って第２ドリフト領域１７を被覆する部分を有している。この場合、ボディ領域３２に対する上絶縁膜８１の被覆面積は、第２ドリフト領域１７に対する上絶縁膜８１の被覆面積よりも大きいことが好ましい。
　上絶縁膜８１は、酸化シリコン膜を含んでいてもよい。上絶縁膜８１は、チップ２の酸化物からなる酸化シリコン膜を含むことが好ましい。上絶縁膜８１は、１ｎｍ以上１００ｎｍ以下の厚さを有していてもよい。上絶縁膜８１の厚さは、１ｎｍ以上２５ｎｍ以下、２５ｎｍ以上５０ｎｍ以下、５０ｎｍ以上７５ｎｍ以下、および、７５ｎｍ以上１００ｎｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　下絶縁膜８２は、ボディ領域３２の底部に対してトレンチ７５の底壁側の壁面を被覆している。下絶縁膜８２は、第２ドリフト領域１７を被覆している。第２ドリフト領域１７に対する下絶縁膜８２の被覆面積は、ボディ領域３２に対する上絶縁膜８１の被覆面積よりも大きい。
　下絶縁膜８２は、酸化シリコン膜を含んでいてもよい。下絶縁膜８２は、チップ２の酸化物からなる酸化シリコン膜を含んでいてもよいし、ＣＶＤ法によって形成された酸化シリコン膜を含んでいてもよい。下絶縁膜８２は、上絶縁膜８１の厚さよりも大きい厚さを有している。下絶縁膜８２の厚さは、上絶縁膜８１の厚さの１０倍以上５０倍以下であることが好ましい。
　下絶縁膜８２は、１００ｎｍ以上５００ｎｍ以下の厚さを有していてもよい。下絶縁膜８２の厚さは、１００ｎｍ以上１５０ｎｍ以下、１５０ｎｍ以上２００ｎｍ以下、２００ｎｍ以上２５０ｎｍ以下、２５０ｎｍ以上３００ｎｍ以下、３００ｎｍ以上３５０ｎｍ以下、３５０ｎｍ以上４００ｎｍ以下、４００ｎｍ以上４５０ｎｍ以下、および、４５０ｎｍ以上５００ｎｍ以下のいずれか１つの範囲に属する値を有していてもよい。
　埋設電極７７は、この形態では、上電極８３、下電極８４および中間絶縁膜８５を含むマルチ電極構造（ダブル電極構造）を有している。上電極８３は、絶縁膜７６を挟んでトレンチ７５の開口側に埋設されている。具体的には、上電極８３は、上絶縁膜８１を挟んでトレンチ７５の開口側に埋設され、上絶縁膜８１を挟んでボディ領域３２に対向している。
　ボディ領域３２に対する上電極８３の対向面積は、第２ドリフト領域１７に対する上電極８３の対向面積よりも大きい。上電極８３は、この形態では、第１主面３（活性面７１）からトレンチ７５の底壁側に間隔を空けてトレンチ７５に埋設され、トレンチ７５の開口端においてトレンチ７５の底壁に向けて窪んだ開口リセスを区画している。上電極８３は、トレンチ７５の開口端において第１主面３（活性面７１）の表層部および上絶縁膜８１の上端部を露出させている。
　上電極８３には、制御電位としてのゲート電位が付与される。上電極８３は、ゲート電位に応答してボディ領域３２内におけるチャネル（電流経路）の反転および非反転を制御する。上電極８３は、ｐ型またはｎ型の導電性ポリシリコンを含んでいてもよい。
　下電極８４は、絶縁膜７６を挟んでトレンチ７５の底壁側に埋設されている。具体的には、下電極８４は、下絶縁膜８２を挟んでトレンチ７５の底壁側に埋設され、下絶縁膜８２を挟んで第２ドリフト領域１７に対向している。つまり、下電極８４は、ボディ領域３２の底部に対してトレンチ７５の底壁側に埋設されている。具体的な図示は省略されるが、下電極８４は、トレンチ７５の一部（この形態では両端部）においてトレンチ７５の開口側に引き出されている。
　第２ドリフト領域１７に対する下電極８４の対向面積は、ボディ領域３２に対する上電極８３の対向面積よりも大きい。下電極８４は、トレンチ７５の深さ方向に沿って壁状に延びている。下電極８４は、下絶縁膜８２から上電極８３側に突出した上端部を有し、上電極８３の下端部に系合している。下電極８４の上端部は、水平方向に上電極８３の下端部を挟んで上絶縁膜８１（ボディ領域３２）に対向している。
　下電極８４には、ゲート電位またはソース電位が付与されてもよい。下電極８４にゲート電位が付与される場合、下電極８４は上電極８３と同電位になる。したがって、上電極８３および下電極８４の間の電圧降下が抑制される。これにより、ゲート構造３５に対する電界集中が抑制される。
　一方、下電極８４にソース電位が付与される場合、下電極８４をフィールド電極として機能させることができる。したがって、下電極８４（フィールド電極）および第２層９（ドリフト領域１３）の間の寄生容量が低下される。これにより、寄生容量に起因するスイッチング速度の低下が抑制される。下電極８４は、ｐ型またはｎ型の導電性ポリシリコンを含んでいてもよい。
　中間絶縁膜８５は、上電極８３および下電極８４の間に介在され、トレンチ７５内において上電極８３および下電極８４を電気的に絶縁させている。中間絶縁膜８５は、上絶縁膜８１および下絶縁膜８２に連なっている。中間絶縁膜８５は、下絶縁膜８２の厚さよりも小さい厚さを有している。中間絶縁膜８５の厚さは、上絶縁膜８１の厚さよりも大きいことが好ましい。中間絶縁膜８５は、酸化シリコン膜を含んでいてもよい。中間絶縁膜８５は、下電極８４の酸化物からなる酸化シリコン膜を含むことが好ましい。
　埋設絶縁体８０は、第１主面３（活性面７１）を露出させるようにトレンチ７５（開口リセス）に埋設され、リセス内において上絶縁膜８１および上電極８３を被覆している。埋設絶縁体８０は、第１主面３（活性面７１）から上電極８３側に間隔を空けてトレンチ７５に埋設され、トレンチ７５の開口端において第１主面３（活性面７１）の表層部を露出させている。
　前述の複数のソース領域３３は、この形態では、トレンチ７５の開口端においてトレンチ７５の側壁から露出した部分を有し、上絶縁膜８１を挟んで上電極８３および埋設絶縁体８０に対向している。前述の複数のコンタクト領域３４は、この形態では、トレンチ７５の開口端においてトレンチ７５の側壁から露出した部分を有し、上絶縁膜８１を挟んで上電極８３および埋設絶縁体８０に対向している。
　前述の複数のフィールド領域３８、層間絶縁膜４０、ゲートパッド４５、前述の複数のゲート配線４６、前述のソースパッド４７および前述のドレインパッド４８は、第２形態例の場合と同様の形態を有している。複数のゲート配線４６は、この形態では、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数の上電極８３に電気的に接続される。下電極８４にゲート電位が付与される場合、複数のゲート配線４６は、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数の上電極８３および複数の下電極８４に電気的に接続される。
　下電極８４にソース電位が付与される場合、ソースパッド４７は、複数の下電極８４に電気的に接続される。この場合、ＳｉＣ半導体装置１Ｂは、ソースパッド４７から層間絶縁膜４０の上に引き出されたソース配線を含んでいてもよい。この場合、ソース配線は、複数のゲート配線４６よりも外側の領域において複数のゲート構造３５の一部（一端部または両端部）に交差（具体的には直交）するように活性面７１の周縁に沿って延びるライン状に形成される。ソース配線は、複数のコンタクト開口４３を介して層間絶縁膜４０を貫通し、複数の下電極８４に電気的に接続される。
　図５３は、第３形態に係るＳｉＣ半導体装置１Ｃを示す平面図である。図５４は、図５３に示すLIV-LIV線に沿う断面図である。図５５は、チップ２のレイアウト例を示す平面図である。図５６は、チップ２のレイアウト例を示す斜視図である。
　図５３～図５６を参照して、ＳｉＣ半導体装置１Ｃは、ＳｉＣ半導体装置１Ａの場合と同様、チップ２、ベース層６、積層部７（第１層８および第２層９）、活性領域１０、外周領域１１、コラム領域１２および複数のフィールド領域３８を含む。コラム領域１２は、前述の第１～第１２形態例に示される複数の特徴のうちの少なくとも１つの特徴を有していてもよい。コラム領域１２は、前述の第１～第１２形態例に示された複数（２つ以上）の特徴が組み合わされた特徴を有していてもよい。
　ＳｉＣ半導体装置１Ｃは、第１主面３を選択的に被覆する層間絶縁膜９０を含む。層間絶縁膜９０は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含む単層構造または積層構造を有していてもよい。層間絶縁膜９０は、この形態では、酸化シリコン膜を含む単層構造を有している。
　層間絶縁膜９０は、外周領域１１において複数のフィールド領域３８を被覆している。層間絶縁膜９０は、この形態では、第１主面３の周縁（第１～第４側面５Ａ～５Ｄ）に連なっている。むろん、層間絶縁膜９０は、第１主面３の周縁から内方に間隔を空けて形成され、第１主面３の周縁部から第２層９を露出させていてもよい。
　層間絶縁膜９０は、活性領域１０を露出させるコンタクト開口９１を有している。コンタクト開口９１は、この形態では、最内のフィールド領域３８の上に位置された開口壁面を有し、活性領域１０の全域および最内のフィールド領域３８の内縁部を露出させている。
　ＳｉＣ半導体装置１Ｃは、活性領域１０において第１主面３を被覆する第１パッド電極９２を含む。第１パッド電極９２は、アノードパッドとして形成されている。第１パッド電極９２は、チップ２の周縁から内方に間隔を空けて配置されている。第１パッド電極９２は、平面視においてチップ２の周縁に沿う多角形状（この形態では四角形状）に形成されている。
　第１パッド電極９２は、層間絶縁膜９０の上からコンタクト開口９１に入り込み、コンタクト開口９１内において第１主面３および最内のフィールド領域３８に電気的に接続されている。第１パッド電極９２は、第１主面３（第２層９）とショットキー接合を形成している。これにより、ダイオード構造（デバイス構造物）としてのＳＢＤ構造９３（Schottky Barrier Diode structure）が活性領域１０に形成されている。
　ＳｉＣ半導体装置１Ｃは、第２主面４を被覆する第２パッド電極９４を含む。第２パッド電極９４は、カソードパッドとして形成されている。第２パッド電極９４は、第２主面４から露出したベース層６とオーミック接触を形成している。つまり、第２パッド電極９４は、ベース層６を介して第１層８（複数の第１ドリフト領域１６）および第２層９（複数の第２ドリフト領域１７）に電気的に接続されている。
　第２パッド電極９４は、チップ２の周縁（第１～第４側面５Ａ～５Ｄ）に連なるように第２主面４の全域を被覆していてもよい。第２パッド電極９４は、チップ２の周縁部を露出させるように、チップ２の周縁から内方に間隔を空けて第２主面４を被覆していてもよい。
　第１パッド電極９２および第２パッド電極９４の間（第１主面３および第２主面４の間）に印加可能なブレークダウン電圧は、５００Ｖ３０００Ｖ以下であってもよい。ブレークダウン電圧は、５００Ｖ１０００Ｖ以下、１０００Ｖ以上１５００Ｖ以下、１５００Ｖ以上２０００Ｖ以下、２０００Ｖ以上２５００Ｖ以下、および、２５００Ｖ以上３０００Ｖ以下のいずれか１つの範囲に属する値を有していてもよい。
　２層構造を有する積層部７が採用される場合、ブレークダウン電圧は５００Ｖ以上１０００Ｖ以下、１０００Ｖ以上１５００Ｖ以下、および、１５００Ｖ以上２０００Ｖ以下のいずれか１つの範囲に属する値に設定されることが好ましい。３層構造を有する積層部７が採用される場合、ブレークダウン電圧は１０００Ｖ以上１５００Ｖ以下、１５００Ｖ以上２０００Ｖ以下、２０００Ｖ以上２５００Ｖ以下、および、２５００Ｖ以上３０００Ｖ以下のいずれか１つの範囲に属する値に設定されることが好ましい。
　以下、図５７～図６１を参照して、ＳＢＤ構造９３の第１～第５形態例が示される。図５７は、第１形態例に係るＳＢＤ構造９３を示す断面斜視図である。図５７を参照して、複数の第２領域１５の第２上端部１５ｂが第１主面３から第２層９の下端側に間隔を空けて形成されている場合（たとえば図１８～図２５等も併せて参照）、第１パッド電極９２は第２層９のうち第１主面３および第２上端部１５ｂの間に介在された部分とショットキー接合を形成する。
　図５８は、第２形態例に係るＳＢＤ構造９３を示す断面斜視図である。図５８を参照して、複数の第２領域１５および複数の第２ドリフト領域１７が第１主面３から露出している場合（たとえば図２７等も併せて参照）、第１パッド電極９２は第１主面３において複数の第２領域１５および複数の第２ドリフト領域１７に機械的および電気的に接続される。この場合、第１パッド電極９２は、複数の第２領域１５とＪＢＳ構造（Junction Barrier Controlled Schottky structure）を形成し、複数の第２ドリフト領域１７とショットキー接合を形成する。
　図５９は、第３形態例に係るＳＢＤ構造９３を示す断面斜視図である。図５９を参照して、積層部７がトップ層３０を含む場合（図３２等も併せて参照）、第１パッド電極９２はトップ層３０（第１主面３）とショットキー接合を形成する。むろん、トップ層３０が形成されていない状態において、第２層９において第１主面３およびコラム領域１２の間に十分なスペースが形成されている場合、トップ層３０は省略されてもよい。
　図６０は、第４形態例に係るＳＢＤ構造９３を示す断面斜視図である。図６０を参照して、積層部７がトップ層３０を含む場合（図３２等も併せて参照）、ＳｉＣ半導体装置１Ｃは、活性領域１０のトップ層３０内において第１主面３の表層部に形成されたｐ型の複数の表層領域９５（不純物領域）を含んでいてもよい。
　複数の表層領域９５は、この形態では、第２配列方向Ｄａ２に間隔を空けて配列され、第２延在方向Ｄｅ２に延びる帯状にそれぞれ形成されている。つまり、複数の表層領域９５は、この形態では、複数の第２領域１５の第２延在方向Ｄｅ２に沿って延びるストライプ状に配列されている。
　この例では、第２配列方向Ｄａ２がｍ軸方向であり、第２延在方向Ｄｅ２がａ軸方向である。むろん、複数の表層領域９５の配列方向および延在方向は、複数の第２領域１５の第２配列方向Ｄａ２および第２延在方向Ｄｅ２に応じて変更される。したがって、第２配列方向Ｄａ２がａ軸方向であり、第２延在方向Ｄｅ２がｍ軸方向であってもよい。また、第２配列方向Ｄａ２がａ軸方向およびｍ軸方向以外の方向であり、第２延在方向Ｄｅ２がａ軸方向およびｍ軸方向以外の方向であってもよい。
　複数の表層領域９５は、複数の第１領域１４の幅とは異なる幅をそれぞれ有し、複数の第１領域１４のピッチとは異なるピッチで配列されていることが好ましい。表層領域９５の幅は複数の第１領域１４の幅未満であり、表層領域９５のピッチは複数の第１領域１４のピッチ未満であってもよい。表層領域９５の幅は複数の第１領域１４の幅未満であり、表層領域９５のピッチは複数の第１領域１４のピッチよりも大きくてもよい。
　表層領域９５の幅は複数の第１領域１４の幅よりも大きく、表層領域９５のピッチは複数の第１領域１４のピッチ未満であってもよい。表層領域９５の幅は複数の第１領域１４の幅よりも大きく、表層領域９５のピッチは複数の第１領域１４のピッチよりも大きくてもよい。むろん、複数の表層領域９５の幅は、複数の第１領域１４の幅とほぼ等しくてもよい。また、複数の表層領域９５のピッチは、複数の第１領域１４のピッチとほぼ等しくてもよい。
　複数の表層領域９５は、複数の第２領域１５の幅とは異なる幅をそれぞれ有し、複数の第２領域１５のピッチとは異なるピッチで配列されていることが好ましい。表層領域９５の幅は複数の第２領域１５の幅未満であり、表層領域９５のピッチは複数の第２領域１５のピッチ未満であってもよい。表層領域９５の幅は複数の第２領域１５の幅未満であり、表層領域９５のピッチは複数の第２領域１５のピッチよりも大きくてもよい。
　表層領域９５の幅は複数の第２領域１５の幅よりも大きく、表層領域９５のピッチは複数の第２領域１５のピッチ未満であってもよい。表層領域９５の幅は複数の第２領域１５の幅よりも大きく、表層領域９５のピッチは複数の第２領域１５のピッチよりも大きくてもよい。むろん、複数の表層領域９５の幅は、複数の第２領域１５の幅とほぼ等しくてもよい。また、複数の表層領域９５のピッチは、複数の第２領域１５のピッチとほぼ等しくてもよい。
　複数の表層領域９５は、複数の第２領域１５から第１主面３側に間隔を空けて形成されている。複数の表層領域９５は、トップ層３０の下端（第２層９）から第１主面３側に間隔を空けて形成され、少なくともトップ層３０の一部を挟んで複数の第２層９に対向していることが好ましい。複数の表層領域９５は、積層方向に第２領域１５および第２ドリフト領域１７のいずれか一方または双方に対向していてもよい。
　複数の表層領域９５は、第２層９に対するランダム注入法によって第２層９の表層部に導入されたランダム不純物領域からなる（図１２も併せて参照）。したがって、複数の表層領域９５は、トップ軸チャネルＣＨＴに沿う方向に関して第２領域１５の第２領域厚さＴＲ２未満の厚さを有している。複数の表層領域９５の厚さは、第１領域１４の第１領域厚さＴＲ１未満である。
　複数の表層領域９５は、第２領域１５等とは異なり、０．５μｍ以上の厚さを有する緩慢部２２を有さず、０．５μｍの範囲に漸増部２０、ピーク部２１および漸減部２３を含む濃度勾配を有している。複数の表層領域９５は、１×１０１５ｃｍ－３以上１×１０２１ｃｍ－３以下のｐ型不純物濃度をピーク値として有していてもよい。
　複数の表層領域９５のｐ型不純物濃度は、少なくとも１種の３価元素によって調整されていることが好ましい。表層領域９５の３価元素は、第２領域１５等の３価元素と同一種であってもよいし、第２領域１５等の３価元素と異なる種であってもよい。表層領域９５の３価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１種であってもよい。
　第１パッド電極９２は、第１主面３においてトップ層３０に機械的および電気的に接続されている。この場合、第１パッド電極９２は、第１主面３において複数の表層領域９５とＪＢＳ構造を形成し、第１主面３において複数の表層領域９５の間の領域とショットキー接合を形成する。つまり、第４形態例に係るＳＢＤ構造９３では、スーパージャンクション構造ＳＪ（第２スーパージャンクション構造ＳＪ２）のレイアウトに起因するＪＢＳ構造のレイアウトの制限および電気的特性の制限が緩和される。
　この例では、複数の表層領域９５がトップ層３０に形成されていた。しかし、トップ層３０が形成されていない状態において、第２層９において第１主面３およびコラム領域１２の間に十分なスペースが形成されている場合、トップ層３０は省略されてもよい。
　図６１は、第５形態例に係るＳＢＤ構造９３を示す断面斜視図である。第５形態例に係るＳＢＤ構造９３は、第４形態例に係る複数の表層領域９５のレイアウトを変形させたレイアウトを有している。具体的には、複数の表層領域９５は、活性領域１０において複数の第２領域１５の第２延在方向Ｄｅ２に交差する方向に延びるストライプ状に配列されている。
　複数の表層領域９５は、この形態では、第１領域１４の第１配列方向Ｄａ１に間隔を空けて配列され、第１領域１４の第１延在方向Ｄｅ１に延びている。この例では、第１配列方向Ｄａ１がｍ軸方向であり、第１延在方向Ｄｅ１がａ軸方向である。むろん、複数の表層領域９５の配列方向および延在方向は、複数の第１領域１４の第１配列方向Ｄａ１および第１延在方向Ｄｅ１に応じて変更される。したがって、第１配列方向Ｄａ１がａ軸方向であり、第１延在方向Ｄｅ１がｍ軸方向であってもよい。また、第１配列方向Ｄａ１がａ軸方向およびｍ軸方向以外の方向であり、第１延在方向Ｄｅ１がａ軸方向およびｍ軸方向以外の方向であってもよい。
　むろん、複数の表層領域９５の配列方向は、第１配列方向Ｄａ１および第２配列方向Ｄ２以外の方向であってもよい。また、複数の表層領域９５の延在方向は、第１延在方向Ｄｅ１および第２延在方向Ｄｅ２以外の方向であってもよい。つまり、複数の表層領域９５は、平面視において複数の第１領域１４および複数の第２領域１５の双方に交差していてもよい。
　たとえば、表層領域９５の延在方向および第２延在方向Ｄｅ２の間の角度（絶対値）は、０°を超えて９０°以下であってもよい。表層領域９５の角度（絶対値）は、０°を超えて１８°以下、１８°以上３６°以下、３６°以上５４°以下、５４°以上７２°以下、および、７２°以上９０°以下のうちのいずれか１つの範囲に属する値を有していてもよい。表層領域９５の角度（絶対値）は、３０°±５°、４５°±５°、および、６０°±５°のうちのいずれか１つの範囲に属する値に設定されてもよい。
　前述の形態はさらに他の形態で実施できる。たとえば、前述の各形態では、ＳｉＣ単結晶をそれぞれ含むベース層６、第１層８、第２層９、バッファ層２６およびトップ層３０が採用された。しかし、ベース層６、第１層８、第２層９、バッファ層２６およびトップ層３０の少なくとも１つまたは全部は、ＳｉＣ単結晶以外のワイドバンドギャップ半導体の単結晶を含んでいてもよい。
　ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する半導体である。ワイドバンドギャップ半導体の単結晶として、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）、酸化ガリウム（Ｇａ２Ｏ３）等が例示される。ベース層６、第１層８、第２層９、バッファ層２６およびトップ層３０は、同一種類の単結晶によって構成されていてもよいし、異なる種類の単結晶によって構成されていてもよい。
　前述のチャネリング注入工程（原子列が疎な領域に不純物を注入する工程）は立方晶を構成する単結晶にも適用可能である。したがって、ワイドバンドギャップ半導体の単結晶は、立方晶または六方晶であってもよい。ベース層６、第１層８、第２層９、バッファ層２６およびトップ層３０のうちの少なくとも１つまたは全部に対して立方晶の単結晶が適用される場合、これらの軸チャネルは、立方晶の結晶軸のうち低指数結晶軸に沿う原子列によって取り囲まれた領域によって形成される。
　立方晶に係る低指数結晶軸は、ミラー指数（ｈ、ｋ、ｌ）に関して、「ｈ」、「ｋ」および「ｌ」の絶対値がいずれも２以下（好ましくは１以下）で表現される結晶軸である。むろん、ベース層６、第１層８、第２層９、バッファ層２６およびトップ層３０のうちの少なくとも１つまたは全部は、シリコン単結晶を含んでいてもよい。
　前述の各形態では、ＭＩＳ構造３１およびＳＢＤ構造９３が異なるチップ２に個別的に形成された例が示された。しかし、ＭＩＳ構造３１およびＳＢＤ構造９３は１つのチップ２に形成されてもよい。この場合、ＳＢＤ構造９３は、ＭＩＳ構造３１に対する還流ダイオードとしてソースパッド４７（アノードパッド）およびドレインパッド４８（カソードパッド）の間に電気的に介装されてもよい。
　前述の各形態では、ｎ型のベース層６が示された。しかし、ｐ型のベース層６が採用されてもよい。この場合、ＭＩＳＦＥＴ構造に代えてＩＧＢＴ（Insulated Gate Bipolar Transistor）構造が形成される。この場合、前述の説明において、ＭＩＳＦＥＴ構造の「ソース」がＩＧＢＴ構造の「エミッタ」に置き換えられ、ＭＩＳＦＥＴ構造の「ドレイン」がＩＧＢＴ構造の「コレクタ」に置き換えられる。ｐ型のベース層６はイオン注入法によってチップ２の第２主面４の表層部に導入された３価元素を含むｐ型領域であってもよい。
　以下、この明細書および図面から抽出される特徴例が示される。以下、括弧内の英数字等は前述の各形態における対応構成要素等を表すが、各項目（Clause）の範囲を前述の形態に限定する趣旨ではない。以下の項目に係る「半導体装置」は、必要に応じて「ＳｉＣ半導体装置」、「ワイドバンドギャップ半導体装置」、「半導体スイッチング装置」、「半導体整流装置」、「ＭＩＳＦＥＴ装置」、「ＩＧＢＴ装置」、「ダイオード装置」等に置き換えられてもよい。
　［Ａ１］半導体単結晶を含み、積層方向に沿う第１軸チャネル（ＣＨ１）を有する第１導電型（ｎ型）の第１層（８）と、半導体単結晶を含み、前記積層方向に沿う第２軸チャネル（ＣＨ２）を有し、前記第１層（８）の上に積層された第１導電型（ｎ型）の第２層（９）と、断面視において前記第１層（８）内で前記第１軸チャネル（ＣＨ１）に沿って延び、平面視において第１延在方向（Ｄｅ１）に延びる第２導電型（ｐ型）の第１領域（１４）と、断面視において前記第２層（９）内で前記第２軸チャネル（ＣＨ２）に沿って延び、平面視において前記第１領域（１４）に交差するように前記第１延在方向（Ｄｅ１）に交差する第２延在方向（Ｄｅ２）に延びる第２導電型（ｐ型）の第２領域（１５）と、を含む、半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ２］前記第１延在方向（Ｄｅ１）は、結晶方位のうちのｍ軸方向またはａ軸方向である、Ａ１に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ３］前記第２延在方向（Ｄｅ２）は、前記第１延在方向（Ｄｅ１）に直交している、Ａ２に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ４］前記第２延在方向（Ｄｅ２）は、前記第１延在方向（Ｄｅ１）に直交していない、Ａ２に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ５］前記第１延在方向（Ｄｅ１）は、結晶方位のうちのｍ軸方向およびａ軸方向以外の方向である、Ａ１に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ６］前記第２延在方向（Ｄｅ２）は、前記第１延在方向（Ｄｅ１）に直交している、Ａ５に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ７］前記第２延在方向（Ｄｅ２）は、前記第１延在方向（Ｄｅ１）に直交していない、Ａ５に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ８］前記第２延在方向（Ｄｅ２）は、結晶方位のうちのｍ軸方向およびａ軸方向以外の方向である、Ａ１～Ａ７のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ９］前記第２領域（１５）は、前記第１層（８）および前記第２層（９）の間の境界部を横切り、前記第１層（８）内に位置する延部を有している、Ａ１～Ａ８のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１０］前記第２領域（１５）の前記延部は、前記第１層（８）内で前記第１領域（１４）に接続されている、Ａ９に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１１］前記第１領域（１４）は、前記第１層（８）の上端から下端側に間隔を空けて形成されている、Ａ９またはＡ１０に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１２］前記第１領域（１４）および前記第２領域（１５）の間の領域に介在された第２導電型（ｐ型）の中間領域（２５）をさらに含む、Ａ１～Ａ１１のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１３］前記中間領域（２５）は、前記第１領域（１４）および前記第２領域（１５）の間の領域において前記第１層（８）に形成されている、Ａ１２に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１４］前記第１領域（１４）は、前記第１軸チャネル（ＣＨ１）に沿って前記第１層（８）の中間部を横切る単一の不純物領域からなり、前記第２領域（１５）は、前記第２軸チャネル（ＣＨ２）に沿って前記第２層（９）の中間部を横切る単一の不純物領域からなる、Ａ１～Ａ１３のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１５］前記第１領域（１４）は、前記第１層（８）の下端側の第１下端部（１４ａ）、および、前記第１層（８）の上端側の第１上端部（１４ｂ）を有し、前記第１上端部（１４ｂ）から前記第１下端部（１４ａ）に向けて漸減する第１濃度勾配を有している、Ａ１～Ａ１４のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１６］前記第１濃度勾配は、前記第１上端部（１４ｂ）側の第１ピーク値（ＰＡ、２１Ａ）、および、前記第１ピーク値（ＰＡ、２１Ａ）よりも前記第１下端部（１４ａ）側の領域において緩慢な低下率で不純物濃度が漸減する第１緩慢部（２２Ａ）を含む、Ａ１５に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１７］前記第１緩慢部（２２Ａ）は、前記第１領域（１４）のうちの１／４以上の厚さ範囲を占めている、Ａ１６に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１８］前記第２領域（１５）は、前記第２層（９）の下端側の第２下端部（１５ａ）、および、前記第２層（９）の上端側の第２上端部（１５ｂ）を有し、前記第２上端部（１５ｂ）から前記第２下端部（１５ａ）に向けて漸減する第２濃度勾配を有している、Ａ１～Ａ１７のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ１９］前記第２濃度勾配は、前記第２上端部（１５ｂ）側の第２ピーク値（ＰＢ、２１Ｂ）、および、前記第２ピーク値（ＰＢ、２１Ｂ）よりも前記第２下端部（１５ａ）側の領域において緩慢な低下率で不純物濃度が漸減する第２緩慢部（２２Ｂ）を含む、Ａ１８に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ２０］前記第２緩慢部（２２Ｂ）は、前記第２領域（１５）のうちの１／４以上の厚さ範囲を占めている、Ａ１９に記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　［Ａ２１］前記第１層（８）は、ＳｉＣ単結晶を含む第１ＳｉＣ層（８）であり、前記第２層（９）は、ＳｉＣ単結晶を含む第２ＳｉＣ層（９）である、Ａ１～Ａ２０のいずれか一つに記載の半導体装置（１Ａ、１Ｂ、１Ｃ）。
　以上、具体的な形態が詳細に説明されたが、これらは技術的内容を明示する具体例に過ぎない。この明細書から抽出される種々の技術的思想は、明細書内の説明順序、形態例の順序、変形例の順序等に制限されずにそれらの間で適宜組み合わせ可能である。
１Ａ　　　ＳｉＣ半導体装置
１Ｂ　　　ＳｉＣ半導体装置
１Ｃ　　　ＳｉＣ半導体装置
８　　　　第１層
９　　　　第２層
１４　　　第１領域
１４ａ　　第１下端部
１４ｂ　　第１上端部
１５　　　第２領域
１５ａ　　第２下端部
１５ｂ　　第２上端部
２１Ａ　　第１ピーク部
２１Ｂ　　第２ピーク部
２２Ａ　　第１緩慢部
２２Ｂ　　第２緩慢部
２５　　　中間領域
ＣＨ１　　第１軸チャネル
ＣＨ２　　第２軸チャネル
Ｄｅ１　　第１延在方向
Ｄｅ２　　第２延在方向
ＰＡ　　　第１ピーク値
ＰＢ　　　第２ピーク値
Ｔ１　　　第１厚さ
Ｔ２　　　第１厚さ
Ｗ１　　　第１幅
Ｗ２　　　第１幅
Ｄｏｆｆ　オフ方向
θｏｆｆ　オフ角

Claims (20)

  1. 　積層方向に沿う第１軸チャネルを有する第１導電型の第１ＳｉＣ層と、
    　前記積層方向に沿う第２軸チャネルを有し、前記第１ＳｉＣ層の上に積層された第１導電型の第２ＳｉＣ層と、
    　断面視において前記第１ＳｉＣ層内で前記第１軸チャネルに沿って延び、平面視において第１延在方向に延びる第２導電型の第１領域と、
    　断面視において前記第２ＳｉＣ層内で前記第２軸チャネルに沿って延び、平面視において前記第１領域に交差するように前記第１延在方向に交差する第２延在方向に延びる第２導電型の第２領域と、を含む、ＳｉＣ半導体装置。
  2. 　前記第１延在方向は、ＳｉＣの結晶方位のうちのｍ軸方向またはａ軸方向である、請求項１に記載のＳｉＣ半導体装置。
  3. 　前記第２延在方向は、前記第１延在方向に直交している、請求項２に記載のＳｉＣ半導体装置。
  4. 　前記第２延在方向は、前記第１延在方向に直交していない、請求項２に記載のＳｉＣ半導体装置。
  5. 　前記第１延在方向は、ＳｉＣの結晶方位のうちのｍ軸方向およびａ軸方向以外の方向である、請求項１に記載のＳｉＣ半導体装置。
  6. 　前記第２延在方向は、前記第１延在方向に直交している、請求項５に記載のＳｉＣ半導体装置。
  7. 　前記第２延在方向は、前記第１延在方向に直交していない、請求項５に記載のＳｉＣ半導体装置。
  8. 　前記第２延在方向は、ＳｉＣの結晶方位のうちのｍ軸方向およびａ軸方向以外の方向である、請求項１～７のいずれか一項に記載のＳｉＣ半導体装置。
  9. 　前記第２領域は、前記第１ＳｉＣ層および前記第２ＳｉＣ層の間の境界部を横切り、前記第１ＳｉＣ層内に位置する延部を有している、請求項１～８のいずれか一項に記載のＳｉＣ半導体装置。
  10. 　前記第２領域の前記延部は、前記第１ＳｉＣ層内で前記第１領域に接続されている、請求項９に記載のＳｉＣ半導体装置。
  11. 　前記第１領域は、前記第１ＳｉＣ層の上端から下端側に間隔を空けて形成されている、請求項９または１０に記載のＳｉＣ半導体装置。
  12. 　前記第１領域および前記第２領域の間の領域に介在された第２導電型の中間領域をさらに含む、請求項１～１１のいずれか一項に記載のＳｉＣ半導体装置。
  13. 　前記中間領域は、前記第１領域および前記第２領域の間の領域において前記第１ＳｉＣ層に形成されている、請求項１２に記載のＳｉＣ半導体装置。
  14. 　前記第１領域は、前記第１軸チャネルに沿って前記第１ＳｉＣ層の中間部を横切る単一の不純物領域からなり、
    　前記第２領域は、前記第２軸チャネルに沿って前記第２ＳｉＣ層の中間部を横切る単一の不純物領域からなる、請求項１～１３のいずれか一項に記載のＳｉＣ半導体装置。
  15. 　前記第１領域は、前記第１ＳｉＣ層の下端側の第１下端部、および、前記第１ＳｉＣ層の上端側の第１上端部を有し、前記第１上端部から前記第１下端部に向けて漸減する第１濃度勾配を有している、請求項１～１４のいずれか一項に記載のＳｉＣ半導体装置。
  16. 　前記第１濃度勾配は、前記第１上端部側の第１ピーク値、および、前記第１ピーク値よりも前記第１下端部側の領域において緩慢な低下率で不純物濃度が漸減する第１緩慢部を含む、請求項１５に記載のＳｉＣ半導体装置。
  17. 　前記第１緩慢部は、前記第１領域のうちの１／４以上の厚さ範囲を占めている、請求項１６に記載のＳｉＣ半導体装置。
  18. 　前記第２領域は、前記第２ＳｉＣ層の下端側の第２下端部、および、前記第２ＳｉＣ層の上端側の第２上端部を有し、前記第２上端部から前記第２下端部に向けて漸減する第２濃度勾配を有している、請求項１～１７のいずれか一項に記載のＳｉＣ半導体装置。
  19. 　前記第２濃度勾配は、前記第２上端部側の第２ピーク値、および、前記第２ピーク値よりも前記第２下端部側の領域において緩慢な低下率で不純物濃度が漸減する第２緩慢部を含む、請求項１８に記載のＳｉＣ半導体装置。
  20. 　前記第２緩慢部は、前記第２領域のうちの１／４以上の厚さ範囲を占めている、請求項１９に記載のＳｉＣ半導体装置。
PCT/JP2023/046706 2022-12-28 2023-12-26 ＳｉＣ半導体装置 WO2024143385A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-212609 2022-12-28
JP2022212609 2022-12-28

Publications (1)

Publication Number Publication Date
WO2024143385A1 true WO2024143385A1 (ja) 2024-07-04

Family

ID=91718130

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/046706 WO2024143385A1 (ja) 2022-12-28 2023-12-26 ＳｉＣ半導体装置

Country Status (1)

Country Link
WO (1) WO2024143385A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158045A (ja) * 2014-04-23 2014-08-28 Fuji Electric Co Ltd 超接合半導体装置の製造方法
JP2015192028A (ja) * 2014-03-28 2015-11-02 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
JP2018206923A (ja) * 2017-06-02 2018-12-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2020087956A (ja) * 2018-11-15 2020-06-04 トヨタ自動車株式会社 スイッチング素子
JP2020150182A (ja) * 2019-03-14 2020-09-17 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2022090527A (ja) * 2020-12-07 2022-06-17 株式会社デンソー 電界効果トランジスタの製造方法
WO2022163082A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣ半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192028A (ja) * 2014-03-28 2015-11-02 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
JP2014158045A (ja) * 2014-04-23 2014-08-28 Fuji Electric Co Ltd 超接合半導体装置の製造方法
JP2018206923A (ja) * 2017-06-02 2018-12-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2020087956A (ja) * 2018-11-15 2020-06-04 トヨタ自動車株式会社 スイッチング素子
JP2020150182A (ja) * 2019-03-14 2020-09-17 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2022090527A (ja) * 2020-12-07 2022-06-17 株式会社デンソー 電界効果トランジスタの製造方法
WO2022163082A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣ半導体装置

Similar Documents

Publication Publication Date Title
US20240170558A1 (en) Semiconductor device having a protrusion projection formed under a gate electrode and between body regions
US11355609B2 (en) Semiconductor device
CN110556413A (zh) 绝缘栅极型半导体装置及其制造方法
US11515387B2 (en) Method of manufacturing silicon carbide semiconductor device, method of manufacturing silicon carbide substrate, and silicon carbide substrate
WO2022163081A1 (ja) ＳｉＣ半導体装置
WO2022107854A1 (ja) 炭化珪素半導体装置
WO2022163082A1 (ja) ＳｉＣ半導体装置
WO2024143385A1 (ja) ＳｉＣ半導体装置
WO2024143383A1 (ja) ＳｉＣ半導体装置
WO2024143382A1 (ja) ＳｉＣ半導体装置
US20230261042A1 (en) Silicon carbide semiconductor device
WO2024143386A1 (ja) ＳｉＣ半導体装置
WO2024143377A1 (ja) 半導体装置
WO2024143380A1 (ja) ＳｉＣ半導体装置
US20230197786A1 (en) SiC SEMICONDUCTOR DEVICE
WO2024143379A1 (ja) ＳｉＣ半導体装置
WO2024143384A1 (ja) ＳｉＣ半導体装置
WO2024143381A1 (ja) ＳｉＣ半導体装置
WO2024204492A1 (ja) 半導体装置およびその製造方法
CN116057712A (zh) 半导体装置及其制造方法
US20230053874A1 (en) Sic mosfet with transverse p+ region
US20230326961A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2024203338A1 (ja) 半導体装置およびその製造方法
US20230317842A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20230387193A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23912163

Country of ref document: EP

Kind code of ref document: A1