WO2024095841A1 - 発光装置および表示装置の製造方法ならびに画像表示装置 - Google Patents

発光装置および表示装置の製造方法ならびに画像表示装置 Download PDF

Info

Publication number
WO2024095841A1
WO2024095841A1 PCT/JP2023/038416 JP2023038416W WO2024095841A1 WO 2024095841 A1 WO2024095841 A1 WO 2024095841A1 JP 2023038416 W JP2023038416 W JP 2023038416W WO 2024095841 A1 WO2024095841 A1 WO 2024095841A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
emitting elements
emitting
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/038416
Other languages
English (en)
French (fr)
Inventor
宣年 藤井
卓 齋藤
駿介 古瀬
聡哲 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to KR1020257016892A priority Critical patent/KR20250103667A/ko
Priority to CN202380074616.0A priority patent/CN120113371A/zh
Priority to JP2024554425A priority patent/JPWO2024095841A1/ja
Priority to DE112023004570.4T priority patent/DE112023004570T5/de
Publication of WO2024095841A1 publication Critical patent/WO2024095841A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/036—Manufacture or treatment of packages
    • H10H29/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/021—Singulating, e.g. dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/012—Manufacture or treatment of active-matrix LED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/30—Active-matrix LED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/8508—Package substrates, e.g. submounts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/85—Packages
    • H10H29/851—Wavelength conversion means
    • H10H29/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H29/8512—Wavelength conversion materials
    • H10H29/8513—Wavelength conversion materials having two or more wavelength conversion materials

Definitions

  • This disclosure relates to a light-emitting device, a method for manufacturing the same, and an image display device including the same.
  • Patent Document 1 discloses a method for manufacturing a solid-state imaging device in which, when attaching individualized semiconductor chips made of different materials to a semiconductor substrate, a highly planarized attachment surface is prepared, the temperature is raised while a load is applied, and covalent bonds are generated at the interface through a dehydration condensation reaction, thereby ensuring bonding strength.
  • the light emitting device of one embodiment of the present disclosure has a drive substrate, a first surface facing the drive substrate, and a second surface opposite the first surface that serves as a light emitting surface, and is equipped with a plurality of light emitting elements made of compound semiconductors arranged in an array on the one surface side of the drive substrate, and a growth substrate that contacts the second surface of the plurality of light emitting elements and forms an interface with no lattice mismatch with the compound semiconductor that constitutes the light emitting elements.
  • the method for manufacturing a light-emitting device includes epitaxially growing a compound semiconductor layer including an active layer on a growth substrate, dicing the compound semiconductor layer together with the growth substrate into a plurality of pieces, bonding the diced compound semiconductor layer to a first support substrate so that the growth substrate faces the first support substrate, separating the compound semiconductor layer to form a plurality of light-emitting elements, bonding the plurality of light-emitting elements together with the growth substrate to a second support substrate, and then grinding the growth substrate to leave a portion of the growth substrate on the light-emitting surface of the plurality of light-emitting elements.
  • An image display device includes a light-emitting device, and the light-emitting device includes the light-emitting device according to one embodiment of the present disclosure.
  • a growth substrate is left behind that forms an interface with no lattice mismatch on the light-emitting surfaces of multiple light-emitting elements made of compound semiconductors. This prevents peeling of the light-emitting elements.
  • FIG. 1 is a schematic cross-sectional view illustrating an example of a configuration of a light-emitting device according to a first embodiment of the present disclosure.
  • 2 is a schematic diagram illustrating an example of an overall planar configuration of the light emitting device illustrated in FIG. 1.
  • 3 is a schematic diagram showing an enlarged portion of the planar configuration of the light emitting device shown in FIG. 2.
  • 2 is a schematic diagram showing an example of a planar layout of a sapphire substrate on a light emission surface of each light emitting element shown in FIG. 1 .
  • 4 is a schematic diagram showing another example of a planar layout of a sapphire substrate at a light emission surface of each light emitting element shown in FIG. 1 .
  • FIG. 2 is a schematic diagram illustrating an example of an optical path of emitted light from the light-emitting element illustrated in FIG. 1 .
  • 2A to 2C are schematic cross-sectional views illustrating an example of a manufacturing process for the light-emitting device shown in FIG. 1 .
  • FIG. 7B is a schematic cross-sectional view showing a step following FIG. 7A.
  • FIG. 7C is a schematic cross-sectional view showing a step following FIG. 7B.
  • FIG. 7D is a schematic cross-sectional view showing a step following FIG. 7C.
  • FIG. 7B is a schematic cross-sectional view showing a step following FIG. 7D.
  • FIG. 7B is a schematic cross-sectional view showing a step following FIG. 7E.
  • FIG. 7E is a schematic cross-sectional view showing a step following FIG. 7E.
  • FIG. 7C is a schematic cross-sectional view showing a step following FIG. 7F.
  • FIG. 7C is a schematic cross-sectional view showing a step following FIG. 7G.
  • FIG. 7C is a schematic cross-sectional view showing a step following FIG. 7H.
  • FIG. 7I is a schematic cross-sectional view showing a step following FIG. 7I.
  • FIG. 7C is a schematic cross-sectional view showing a step following FIG. 7J.
  • FIG. 7K is a schematic cross-sectional view showing a step following FIG. 7K.
  • FIG. 8B is a schematic cross-sectional view showing a step subsequent to FIG. 8A.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8B.
  • FIG. 8D is a schematic cross-sectional view showing a step following FIG. 8C.
  • FIG. 8E is a schematic cross-sectional view showing a step following FIG. 8D.
  • FIG. 8E is a schematic cross-sectional view showing a step following FIG. 8E.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8F.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8G.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8H.
  • FIG. 8I is a schematic cross-sectional view showing a step following FIG. 8I.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8J.
  • FIG. 7K is a schematic cross-sectional view showing a step following FIG. 7K.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8L.
  • FIG. 8M is a schematic cross-sectional view showing a step subsequent to FIG.
  • FIG. 8N is a schematic cross-sectional view showing a step following FIG.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8O.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8P.
  • FIG. 8Q is a schematic cross-sectional view showing a process following FIG.
  • FIG. 8C is a schematic cross-sectional view showing a step subsequent to FIG. 8R.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8S.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8T.
  • FIG. 8U is a schematic cross-sectional view showing a step following FIG. 8U.
  • FIG. 8C is a schematic cross-sectional view showing a step following FIG. 8V.
  • FIG. 11 is a schematic cross-sectional view illustrating an example of a configuration of a light-emitting device according to a second embodiment of the present disclosure.
  • 10 is a schematic diagram showing an enlarged view of a part of the planar configuration of the light emitting device shown in FIG. 9.
  • FIG. 11A to 11C are schematic cross-sectional views illustrating an example of a manufacturing process for the light-emitting device shown in FIG. 10.
  • FIG. 11B is a schematic cross-sectional view showing a step subsequent to FIG. 11A.
  • FIG. 11C is a schematic cross-sectional view showing a step following FIG.
  • FIG. 11D is a schematic cross-sectional view showing a step following FIG.
  • FIG. 11 is a schematic cross-sectional view illustrating an example of a configuration of a light-emitting device according to a first modified example of the present disclosure.
  • 11 is a schematic diagram showing an enlarged view of a part of a planar configuration of a light emitting device according to a second modified example of the present disclosure.
  • FIG. 1 is a perspective view illustrating an example of a configuration of an image display device according to an application example of the present disclosure.
  • 15 is a schematic diagram illustrating an example of a wiring layout of the image display device illustrated in FIG. 14.
  • FIG. 1 is a perspective view illustrating an example of a configuration of an image display device according to an application example of the present disclosure.
  • 17 is a perspective view illustrating a configuration of the mounting board illustrated in FIG. 16.
  • 18 is a perspective view illustrating a configuration of a unit board illustrated in FIG. 17.
  • FIG. 1 is a diagram illustrating an example of an image display device according to an application example of the present disclosure.
  • Fig. 1 is a schematic diagram showing an example of a cross-sectional configuration of a light-emitting device (light-emitting device 1) according to a first embodiment of the present disclosure.
  • Fig. 2 is a schematic diagram showing an example of an overall planar configuration of the light-emitting device 1 shown in Fig. 1.
  • the light-emitting device 1 is suitably applicable to an image display device (e.g., image display device 100, see Fig. 14) that is a so-called LED display.
  • the light-emitting device 1 has a display section 100A in which a plurality of light-emitting elements 11 are arranged in a two-dimensional array, and a frame section 100B provided around the display section 100A.
  • the light-emitting device 1 is, for example, a light-emitting section 10 in which a plurality of light-emitting elements 11 are arranged in an array in the display section 100A, and a wavelength conversion section 20, which are stacked in this order on the surface 30S1 side of a driving substrate 30 having a front surface (surface 30S1) and a back surface (surface 30S2) facing each other.
  • the surface 11S1 which is the light-emitting surface of the light-emitting element 11, has a sapphire substrate 114 that forms an interface with the compound semiconductor layer 110 constituting the light-emitting element 11 without lattice mismatch.
  • the sapphire substrate 114 is a growth substrate for the compound semiconductor layer 110, and is patterned so that the aperture ratio of the surface 11S1 is, for example, 50% or more.
  • the light-emitting section 10 has a plurality of light-emitting elements 11 arranged in a two-dimensional array in the display section 100A.
  • the plurality of light-emitting elements 11 have a generally regular hexagonal shape, for example as shown in FIG. 3, and are arranged in a honeycomb shape, for example.
  • a sapphire substrate 114, an electrode layer 12, an insulating layer 13, and an extraction electrode 14 are formed in this order on the surface 11S1 side of the plurality of light-emitting elements 11.
  • an electrode layer 115, an insulating layer 116, and a protective layer 117 provided for each element, an insulating film 118A and a reflective film 118B continuous with the plurality of light-emitting elements 11, and an embedding layer 119 in which the plurality of light-emitting elements 11 are embedded are formed.
  • a plug 15 provided for each element, an insulating layer 17 including a pad portion 16A and a pad electrode 16B, and an insulating layer 18 including a pad portion 19 that electrically and physically bonds the light-emitting portion 10 to the drive substrate 30.
  • the light-emitting element 11 corresponds to one specific example of a "light-emitting element" in the present disclosure.
  • the light-emitting element 11 is a solid-state light-emitting element that emits light in a predetermined wavelength band from surface 11S1, for example, an LED (Light Emitting Diode) chip.
  • the LED chip refers to an element cut out from a wafer used for crystal growth, and is not a packaged type covered with molded resin or the like.
  • the LED chip is, for example, 5 ⁇ m or more and 100 ⁇ m or less in size, and is what is known as a micro LED.
  • the light-emitting element 11 is made up of a first conductive type layer 111, an active layer 112, and a second conductive type layer 113 stacked in this order, with the upper surface of the second conductive type layer 113 being the light-emitting surface (surface 11S1).
  • the first conductive type layer 111 is formed, for example, from an n-type GaN-based semiconductor material.
  • the active layer 112 has a multiple quantum well structure in which, for example, InGaN and GaN are alternately stacked, and has a light-emitting region within the layer. Light in the blue band of, for example, 430 nm or more and 500 nm or less is extracted from the active layer 112. In addition, light with a wavelength corresponding to, for example, the ultraviolet region (ultraviolet light) may also be extracted from the active layer 112.
  • the second conductive type layer 113 is formed, for example, from a p-type GaN-based semiconductor material.
  • a sapphire substrate 114 is patterned on the surface 11S1 of the light-emitting element 11.
  • This sapphire substrate is a growth substrate for growing crystals of the compound semiconductor layer 110 including the first conductive type layer 111, the active layer, and the second conductive type layer 113. Therefore, the sapphire substrate forms an interface with no lattice mismatch with the compound semiconductor layer 110 (specifically, the second conductive type layer 113).
  • the sapphire substrate 114 has stripe-shaped openings, for example, as shown in FIG. 4. Alternatively, the sapphire substrate 114 has lattice-shaped openings, as shown in FIG. 5. In either case, the opening ratio of the surface 11S1 is 50% or more, taking into account the light extraction efficiency from the surface 11S1.
  • the sapphire substrate 114 patterned on the surface 11S1 of the light-emitting element 11 has a thickness of, for example, 500 nm or more and 6 ⁇ m or less.
  • the thickness of the sapphire substrate 114 may be uniform within the surface 11S1, or may be formed into a concave shape in which the thickness at the center of the surface 11S1 is smaller than the thickness at the periphery, as shown in FIG. 6.
  • An electrode layer 12 made of, for example, ITO is formed on the surface and side of the sapphire substrate 114 patterned on the surface 11S1 of the light-emitting element 11.
  • the sapphire substrate 114 has a refractive index of about 1.6, and the electrode layer 12 (indium tin oxide (ITO)) has a refractive index of about 2.0.
  • ITO indium tin oxide
  • the sapphire substrate 114 into a concave shape as described above, a lens effect is obtained for the light emitted from the active layer 112. Specifically, as shown in FIG. 6, light L emitted obliquely from the active layer is extracted in a direction approximately perpendicular to surface 11S1 due to the difference in refractive index at the interface between sapphire substrate 114 and electrode layer 12, improving brightness.
  • the electrode layer 12 is formed continuously on the surface 11S1 of each of the light-emitting elements 11 and on the upper and side surfaces of the sapphire substrate 114 patterned on the surface 11S1 as a common electrode for the light-emitting elements 11.
  • the electrode layer 12 is in ohmic contact with the second conductive type layer 113 and is formed of a transparent electrode material such as ITO, indium zinc oxide (IZO), tin oxide (SnO) or TiO.
  • the insulating layer 13 fills in the irregularities formed above the multiple light-emitting elements 11.
  • the insulating layer 13 is made of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the extraction electrode 14 applies a voltage to the second conductive layer 113 of each of the light-emitting elements 11, and is electrically connected to the electrode layer 12, for example, through an opening 13H (see FIG. 8Q) provided in the insulating layer 13 between adjacent light-emitting elements 11.
  • the extraction electrode 14 is formed continuously between adjacent light-emitting elements 11 so as to avoid the surfaces 11S1 of the light-emitting elements 11 arranged in a honeycomb pattern, and extends to a part of the frame unit 100B.
  • the extraction electrode 14 formed in the frame unit 100B is electrically connected to the pad electrode 16B through an opening H1 that penetrates the insulating layer 13, the embedded layer 119, and the protective layer 117.
  • the extraction electrode 14 is formed, for example, using a multilayer film (Ti/Al) of titanium (Ti) and aluminum (Al) or a multilayer film (Cr/Au) of chromium (Cr) and gold (Au).
  • An electrode layer 115 is formed on the lower surface (surface 11S2) of the first conductivity type layer 111 of the light emitting element 11.
  • the electrode layer 115 is in ohmic contact with the first conductivity type layer 111, and is formed using a transparent conductive material such as a multilayer film (Ni/Au) of nickel (Ni) and gold (Au) or ITO.
  • the insulating layer 116 is provided on the electrode layer 115.
  • the insulating layer 116 is made of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the light-emitting element 11 has a mesa shape on the driving substrate 30 side, including the first conductive type layer 111, the active layer 112, and a part of the second conductive type layer 113.
  • the surface 11S2 of the light-emitting element 11 processed into a mesa shape and the side surfaces of the first conductive type layer 111, the active layer 112, and a part of the second conductive type layer 113 are covered with a protective layer 117.
  • the protective layer 117 is formed of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the protective layer 117 and the side surface of the second conductive type layer 113 exposed from the protective layer 117 are covered with a laminated film consisting of an insulating film 118A and a reflective film 118B.
  • the laminated film is continuously formed on the multiple light-emitting elements 11.
  • the laminated film has an opening 118H on the surface 11S2 side of the light-emitting element 11, and a plug 15 is formed in the opening 118H.
  • the embedding layer 119 embeds the multiple light-emitting elements 11 and forms the flat front and back surfaces of the light-emitting section 10.
  • the embedding layer 119 is made of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the plug 15 applies a voltage to the first conductive layer 111 of each of the multiple light-emitting elements 11.
  • the plug 15 is formed using, for example, copper (Cu), aluminum (Al), tungsten (W), silver (Ag), or an alloy thereof.
  • An insulating layer 17 is provided on the driving substrate 30 side of the embedded layer 119.
  • a plurality of pad portions 16A provided on each light-emitting element 11A in the display unit 100A, a plurality of pad electrodes 16B provided on the frame unit 100B, and vias are formed.
  • the insulating layer 17 is formed of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the pad portions 16A, pad electrodes 16B, and vias are formed of, for example, copper (Cu), aluminum (Al), tungsten (W), silver (Ag), or alloys thereof.
  • the insulating layer 17 on the drive substrate 30 side is further provided with an insulating layer 18 that forms a bonding surface with the drive substrate 30, and a pad portion 19 embedded in the insulating layer 18.
  • the insulating layer 18 is formed from, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the pad portion 19 is formed from, for example, copper (Cu).
  • the wavelength conversion section 20 is provided on the light extraction surface S1 side of the light emitting section 10.
  • the wavelength conversion section 20 has a planarization layer 21, a partition layer 22 having an opening 22H for each light emitting element 11, for example, and a wavelength conversion layer 23 formed in the opening 22H.
  • a reflective film 24 is further provided between the partition layer 22 and the wavelength conversion layer 23.
  • a protective layer 25 is further provided on the light emission surface 22S1 side of the wavelength conversion layer 23, and a wavelength selection layer 26 is provided within the protective layer 25.
  • An on-chip lens layer 27 is further provided on the protective layer 25.
  • the planarization layer 21 is intended to planarize the surface of the light-emitting section 10 on the light extraction surface S1 side.
  • the planarization layer 21 is formed of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the partition layer 22 is for suppressing the occurrence of color mixing due to light leakage between adjacent RGB sub-pixels (red pixel Pr, green pixel Pg, and blue pixel Pb) when the light emitting device 1 is applied to the image display device 100.
  • the partition layer 22 has, for example, a honeycomb structure. Specifically, as shown in FIG. 3, the partition layer 22 has, for example, an opening 22H having a substantially regular hexagonal shape for each of the plurality of light emitting elements 11 arranged in an array. In cross-sectional view, the opening 22H has, for example, an inclined surface that is less than 90° with respect to the surface 20S2 opposite to the surface 20S1 of the wavelength conversion unit 20.
  • the partition layer 22 has a forward tapered shape between the adjacent color pixels Pr, Pg, and Pb.
  • the partition layer 22 is preferably formed using a material with high thermal conductivity and electrical conductivity, and is formed using, for example, a metal material such as copper (Cu), aluminum (Al), gold (Au), nickel (Ni), and platinum (Pt).
  • the wavelength conversion layer 23 corresponds to a specific example of the "wavelength conversion layer" of the present disclosure.
  • the wavelength conversion layer 23 converts the light emitted from the multiple light-emitting elements 11 into a desired wavelength (e.g., red (R)/green (G)/blue (B)) and emits it, and is formed in an opening 22H provided above each light-emitting element 11.
  • a desired wavelength e.g., red (R)/green (G)/blue (B)
  • the red pixel Pr is provided with a red wavelength conversion layer 23R that converts the light emitted from the light-emitting element 11 into light in the red band (red light)
  • the green pixel Pg is provided with a green wavelength conversion layer 23G that converts the light emitted from the light-emitting element 11 into light in the green band (green light)
  • the blue pixel Pb is provided with a blue wavelength conversion layer 23B that converts the light emitted from the light-emitting element 11 into light in the blue band (blue light).
  • Each of the wavelength conversion layers 23R, 23G, and 23B can be formed using quantum dots corresponding to each color.
  • the quantum dots can be selected from, for example, InP, GaInP, InAsP, CdSe, CdZnSe, CdTeSe, or CdTe.
  • the quantum dots can be selected from, for example, InP, GaInP, ZnSeTe, ZnTe, CdSe, CdZnSe, CdS, or CdSeS.
  • the quantum dots can be selected from, for example, ZnSe, ZnTe, ZnSeTe, CdSe, CdZnSe, CdS, CdZnS, and CdSeS.
  • the blue wavelength conversion layer 23B may be formed from a resin layer having optical transparency.
  • the reflective film 24 is provided on the side of the opening 22H to efficiently extract the colored light emitted from the light-emitting element 11 and converted in each of the wavelength conversion layers 23R, 23G, 23B from the light extraction surface (surface 22S1) of the wavelength conversion layer 23.
  • the reflective film 24 is formed using a metal material that has light reflectivity.
  • the metal material that forms the reflective film 24 include metals that have a high reflectivity in the visible light range. Specific examples of the material include silver (Ag), aluminum (Al), copper (Cu), gold (Au), platinum (Pt), rhodium (Rh), and alloys thereof.
  • the reflective film 24 does not necessarily need to be formed if the partition layer 22 is formed using the above-mentioned light-reflective metal material.
  • the protective layer 25 is intended to protect the surface of the light-emitting device 1 and is made of, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • a wavelength selection layer 26 is provided within the protective layer 25 across the red pixel Pr and the green pixel Pg.
  • the wavelength selection layer 26 selectively reflects, for example, light in the blue band (blue light), thereby improving the color purity of the red light and green light extracted from the red pixel Pr and the green pixel Pg, respectively.
  • the on-chip lens layer 27 is provided so as to cover the entire surfaces of the display unit 100A and the frame unit 100B.
  • the on-chip lens layer 27 is made of a light-transmitting material, and is made of, for example, a single layer film made of any of silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiCN), etc., or a laminated film made of two or more of these materials.
  • the frame portion 100B has an opening H2 that penetrates the on-chip lens layer 27, the protective layer 25, the partition layer 22, the planarization layer 21, the insulating layer 13, the embedded layer 119, and the protective layer 117, and reaches the pad electrode 18B.
  • the pad electrode 18B exposed at the bottom of this opening H2 is used as an electrode for connecting to the outside.
  • the driving substrate 30 is provided with a driving circuit and the like that controls the driving of the multiple light-emitting elements 11 arranged in the display section 100A.
  • the driving substrate 30 has a support substrate 31, an interlayer insulating layer 32 that is provided on the support substrate 31 and includes multiple wiring layers (e.g., wiring layers M1, M2, M3, M4, M5) and vias that electrically connect the wiring layers, an insulating layer 33 that forms a joint surface with the light-emitting section 10, and a pad section 34 that is embedded in the insulating layer 33.
  • the interlayer insulating layer 32 is formed, for example, from silicon oxide (SiO) or silicon nitride (SiN).
  • the wiring layers M1, M2, M3, M4, and M5 and the vias electrically connecting each wiring layer are formed using, for example, copper (Cu), aluminum (Al), tungsten (W), silver (Ag), or alloys thereof.
  • the insulating layer 33 is formed using, for example, silicon oxide (SiO) or silicon nitride (SiN).
  • the pad portion 35 is formed using, for example, copper (Cu).
  • the light emitting device 1 of this embodiment can be manufactured, for example, as follows: Figures 7A to 7K and Figures 8A to 8W show an example of a manufacturing process for the light emitting device 1.
  • a compound semiconductor layer 110 is formed by epitaxial crystal growth using a method such as Metal Organic Chemical Vapor Deposition (MOCVD) or Molecular Beam Epitaxy (MBE) on a sapphire substrate 114 as a growth substrate.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • an electrode layer 115 and an insulating layer 116 are formed on the compound semiconductor layer 110 by, for example, chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • the surface of the insulating layer 116 is planarized by, for example, chemical mechanical polishing (CMP).
  • the insulating layer 116, the electrode layer 115, and the compound semiconductor layer 110 are etched and patterned using, for example, photolithography technology.
  • the sapphire substrate 114 is transferred to the support substrate 51 so that the insulating layer 116 faces the support substrate 51, and the sapphire substrate 114 is then cut into individual pieces.
  • each of the individual sapphire substrates 114 is bonded to the transferred substrate 52 so that the insulating layer 116 faces the transfer substrate 52.
  • the sapphire substrate 114 is thinned, for example, by grinding and polishing, to a thickness of, for example, 500 nm.
  • an inversion substrate 53 is attached to the sapphire substrate 114 side and inverted, and the transfer substrate 52 is peeled off.
  • the surface of the insulating layer 116 is flattened again, for example, by CMP, and then the insulating layer 116 is bonded to the support substrate 54, as shown in FIG. 7G.
  • a buried layer 119 is formed on the support substrate 54 by, for example, CVD and flattened, and then the edge of the support substrate 54 is trimmed as shown in Figure 7I.
  • the buried layer 119 is bonded to the support substrate 55 by, for example, plasma bonding, and then the support substrate 54 is peeled off.
  • the inside of the frame X shown in Figure 7K is enlarged and explained.
  • the insulating layer 116 and the electrode layer 115 are etched and patterned using, for example, photolithography.
  • a part of the compound semiconductor layer is etched using, for example, photolithography to form a mesa structure including the first conductivity type layer 111, the active layer 112, and a part of the second conductivity type layer 113.
  • an AlO film is formed, for example, by atomic layer deposition (ALD), on the top surface of the insulating layer 116 and on the side and bottom surfaces of the insulating layer 116, the electrode layer 115, and the first conductive type layer 111, the active layer 112, and the second conductive type layer 113 that constitute the mesa structure, and then a SiN film is further formed, for example, by CVD.
  • the SiN film is etched, for example, by photolithography, to form a protective layer 117 as a sidewall on the top surface and side surface of the mesa structure, as shown in FIG. 8C.
  • the second conductive type layer 113 and the sapphire substrate 114 exposed from the protective layer 117 are separated, for example, by photolithography to form a plurality of light emitting elements 11.
  • an AlO film is formed, for example, by ALD, to cover the upper surface of the protective layer 117 and the exposed side surfaces of the light emitting elements 11.
  • an insulating film 118A and a reflective film 118B are formed in this order, for example, by CVD, and then an opening 118H is formed in the upper surface of the mesa structure.
  • a buried layer 119 is formed again by, for example, CVD and planarized, and then an insulating layer 17 is formed for each light-emitting element 11, in which a plug 15, a plurality of pad portions 16A, and a pad electrode 16B are buried, as shown in Fig. 8G.
  • the insulating layer 17 is thickened, and an insulating layer 18 is formed on the insulating layer 17, and then the ends are trimmed as shown in Fig. 8I.
  • openings 18H are formed on each pad portion 16A and pad electrode 16B, and then, as shown in FIG. 8K, multiple pad portions 19 are formed by filling the openings 18H with, for example, Cu. Thereafter, the surfaces of the insulating layer 18 and the multiple pad portions 19 are polished, for example, by CMP, to flatten the bonding surface with the drive substrate 30.
  • FIG. 8L a plurality of pad portions 34 of a separately formed drive substrate 30 and a plurality of pad portions 19 are bonded together by Cu-Cu bonding, and then the support substrate 55 is peeled off as shown in FIG. 8M.
  • the sapphire substrate 114 is patterned using, for example, photolithography to form an opening 114H.
  • FIG. 8O an ITO film is formed using, for example, a CVD method, and then the ITO film is patterned using, for example, photolithography to form an electrode layer 12.
  • an insulating layer 13 is formed by, for example, CVD, and then, as shown in Fig. 8Q, an opening 13H is formed between adjacent light-emitting elements 11 and an opening H1 reaching the pad electrode 16B is formed by, for example, photolithography.
  • a laminated film of, for example, Ti/W is formed by, for example, CVD, and then the laminated film is patterned by, for example, photolithography to form an extraction electrode 14 as shown in Fig. 8R.
  • a planarization layer 21 and a partition layer 22 are formed in order, for example, by CVD.
  • an opening 22H is formed in the partition layer 22 above each light-emitting element 11, for example, by photolithography.
  • an Al film is formed on the top surface of the partition layer 22 and the side and bottom surfaces of the opening 22H, for example, by CVD, and then the Al film formed on the top surface of the partition layer 22 and the bottom surface of the opening 22H is removed by etch-back to form a reflective film 24 on the side surface of the opening 22H.
  • wavelength conversion layers 23 (23R, 23G, 23B) of each color are formed in opening 22H using a coating method such as an inkjet method.
  • a protective layer 25 including a wavelength selection layer 26 is formed on partition layer 22 and wavelength conversion layer 23, and then on-chip lens layer 27 is bonded.
  • the sapphire substrate 114 which is a growth substrate for the compound semiconductor layer 110 constituting each of the plurality of light emitting elements 11 in the manufacturing process and forms an interface with the compound semiconductor layer 110 with no lattice mismatch, is left on the light emission surface (surface 11S1) of each of the plurality of light emitting elements 11. This prevents the light emitting element 11 from peeling off. This will be described below.
  • GaN gallium nitride
  • GaN chips have internal stress, they tend to float when the sapphire substrate is removed, causing the GaN chip to peel off from the substrate in subsequent processes. Cracks and other defects occur in the peeled GaN chips, making it difficult to fabricate LED devices.
  • the sapphire substrate 114 is thinned by, for example, grinding and polishing, and is etched and patterned so that it remains on the surface 11S1 of the light-emitting element 11. This reinforces, for example, the compound semiconductor layer 110 on the transfer substrate 52 and the support substrate 54, and suppresses peeling due to internal stress.
  • Second embodiment Fig. 9 is a schematic diagram showing an example of a cross-sectional configuration of a light-emitting device (light-emitting device 2) according to a second embodiment of the present disclosure.
  • Fig. 10 is a schematic diagram showing an enlarged part of the planar configuration of the light-emitting device 2 shown in Fig. 9.
  • the light-emitting device 2 like the light-emitting device 1 of the first embodiment, is suitably applicable to an image display device known as a so-called LED display (e.g., image display device 100, see Fig. 14).
  • the light emitting device 2 has a display section 100A in which a plurality of light emitting elements 11 are arranged in a two-dimensional array, and a frame section 100B provided around the display section 100A, as in the first embodiment.
  • the light emitting device 2 is, for example, a light emitting section 10 in which a plurality of light emitting elements 11 are arranged in an array in the display section 100A, and a wavelength conversion section 20, which are stacked in this order on the surface 30S1 side of a driving substrate 30 having a front surface (surface 30S1) and a back surface (surface 30S2) facing each other.
  • the sapphire substrate 114 which is a growth substrate of the compound semiconductor layer 110 constituting the light emitting element 11, forms a partition layer in the wavelength conversion section 20 that divides the space on the light extraction surface S1 side of the plurality of light emitting elements 11 arranged in an array into each of the light emitting elements 11.
  • the light-emitting unit 10 has a plurality of light-emitting elements 11 arranged in a two-dimensional array in the display unit 100A, as in the first embodiment.
  • the plurality of light-emitting elements 11 have a substantially regular hexagonal shape, for example, as shown in FIG. 3, and are arranged in a honeycomb shape, for example.
  • an electrode layer 115, an insulating layer 116, and a protective layer 117 provided for each element, an insulating film 118A and a reflective film 118B continuous with the plurality of light-emitting elements 11, and an embedding layer 119 in which the plurality of light-emitting elements 11 are embedded are formed.
  • a plug 15 provided for each element an insulating layer 17 including a pad portion 16A and a pad electrode 16B, and an insulating layer 18 including a pad portion 19 that electrically and physically bonds the light-emitting unit 10 and the drive substrate 30 are further formed in this order.
  • an electrode layer 12 is provided on the surface 11S1 side of the light-emitting element 11, and a voltage is applied to the second conductive type layer 113 via the electrode layer 12. This is not limiting, and a voltage may be applied to the second conductive type layer 113 from the surface 11S2 side of the light-emitting element 11.
  • the wavelength conversion section 20 is provided on the light extraction surface S1 side of the light emitting section 10.
  • the wavelength conversion section 20 has, for example, a sapphire substrate 114 serving as a partition having an opening 114H for each light emitting element 11, and a wavelength conversion layer 23 formed in the opening 114H.
  • a reflective film 24 is further provided between the sapphire substrate 114 and the wavelength conversion layer 23.
  • a protective layer 25 is further provided on the light emission surface 22S1 side of the wavelength conversion layer 23, and a wavelength selection layer 26 is provided within the protective layer 25.
  • An on-chip lens layer 27 is further provided on the protective layer 25.
  • the sapphire substrate 114 corresponds to a specific example of the "partition wall" of the present disclosure.
  • the sapphire substrate 114 is intended to suppress the occurrence of color mixing due to light leakage between adjacent RGB sub-pixels (red pixel Pr, green pixel Pg, and blue pixel Pb) when the light emitting device 2 is applied to the image display device 100.
  • the sapphire substrate 114 has, for example, a honeycomb structure. Specifically, as shown in FIG. 10, the sapphire substrate 114 has, for example, an opening 114H having a substantially regular hexagonal shape for each of the multiple light emitting elements 11 arranged in an array. As shown in FIG.
  • the area of the opening 114H is smaller than the area of each surface 11S1 of the multiple light emitting elements 11, and in a planar view, a part of the sapphire substrate 114 overlaps with the surface 11S1 of each light emitting element 11 at the periphery of each light emitting element 11.
  • the sapphire substrate 114 is in contact with the surface 11S1 of each light emitting element 11 at the periphery of each light emitting element 11.
  • the periphery of each light-emitting element 11 is covered by the sapphire substrate 114.
  • the thickness of the sapphire substrate 114 is, for example, 1 ⁇ m or less, and preferably, for example, about 500 nm.
  • FIG. 9 shows an example in which the opening 114H forms a side surface that stands in a direction approximately perpendicular to the surface 11S1 of the light-emitting element 11, this is not limited to this.
  • the opening 114H has, for example, a surface that is inclined at an angle of less than 90° with respect to the surface 20S2 of the wavelength conversion section 20 opposite the surface 20S1.
  • the sapphire substrate 114 may have a forward tapered shape between adjacent color pixels Pr, Pg, and Pb in cross-sectional view.
  • the wavelength conversion layer 23 corresponds to a specific example of the "wavelength conversion layer" of the present disclosure.
  • the wavelength conversion layer 23 converts the light emitted from the multiple light emitting elements 11 into a desired wavelength (e.g., red (R)/green (G)/blue (B)) and emits it, and is formed in an opening 114H provided above each light emitting element 11.
  • a desired wavelength e.g., red (R)/green (G)/blue (B)
  • the red pixel Pr is provided with a red wavelength conversion layer 23R that converts the light emitted from the light emitting element 11 into light in the red band (red light)
  • the green pixel Pg is provided with a green wavelength conversion layer 23G that converts the light emitted from the light emitting element 11 into light in the green band (green light)
  • the blue pixel Pb is provided with a blue wavelength conversion layer 23B that converts the light emitted from the light emitting element 11 into light in the blue band (blue light).
  • Each of the wavelength conversion layers 23R, 23G, and 23B can be formed using quantum dots corresponding to each color.
  • the quantum dots can be selected from, for example, InP, GaInP, InAsP, CdSe, CdZnSe, CdTeSe, or CdTe.
  • the quantum dots can be selected from, for example, InP, GaInP, ZnSeTe, ZnTe, CdSe, CdZnSe, CdS, or CdSeS.
  • the quantum dots can be selected from, for example, ZnSe, ZnTe, ZnSeTe, CdSe, CdZnSe, CdS, CdZnS, and CdSeS.
  • the blue wavelength conversion layer 23B may be formed from a resin layer having optical transparency.
  • the reflective film 24 is provided on the side of the opening 114H to efficiently extract the colored light emitted from the light-emitting element 11 and converted in each of the wavelength conversion layers 23R, 23G, and 23B from the light extraction surface (surface 22S1) of the wavelength conversion layer 23.
  • the reflective film 24 is formed using a metal material that has light reflectivity.
  • the metal material that forms the reflective film 24 include metals that have a high reflectivity in the visible light range. Specific examples of the material include silver (Ag), aluminum (Al), copper (Cu), gold (Au), platinum (Pt), rhodium (Rh), and alloys thereof.
  • the reflective film 24 does not necessarily need to be formed if the sapphire substrate 114 is formed using the above-mentioned light-reflective metal material.
  • the driving substrate 30 is provided with a driving circuit and the like that controls the driving of the multiple light-emitting elements 11 arranged in the display section 100A.
  • the driving substrate 30 has a support substrate 31, an interlayer insulating layer 32 that is provided on the support substrate 31 and includes multiple wiring layers (e.g., wiring layers M1, M2, M3, M4, M5), an insulating layer 33 that forms a bonding surface with the light-emitting section 10, and a pad section 34 that is embedded in the insulating layer 33.
  • the light emitting device 2 of this embodiment can be manufactured, for example, as follows: Figures 11A to 11D show an example of a manufacturing process for the light emitting device 2.
  • each individual sapphire substrate 114 is bonded to the transfer substrate 52 with the insulating layer 116 facing the transfer substrate 52, and then the sapphire substrate 114 is thinned to a thickness of, for example, 1 ⁇ m by, for example, grinding and polishing. Then, as in the first embodiment, the multiple pads 34 and multiple pads 19 of the separately formed drive substrate 30 are bonded together by Cu-Cu bonding, and the support substrate 55 is peeled off as shown in FIG. 11A.
  • the sapphire substrate 114 is patterned using, for example, photolithography technology to form openings 114H above each light-emitting element 11.
  • the compound semiconductor layer 110 is etched, so that a step is formed on the surface 11S1 of each light-emitting element 11. Note that since the etching selectivity between the sapphire substrate 114 and the compound semiconductor layer 110 (e.g., the GaN layer) is 5 to 10, the compound semiconductor layer 110 is removed by about 100 nm for every 1 ⁇ m of overetching of the sapphire substrate 114.
  • an Al film is formed on the top surface of the sapphire substrate 114 and the side and bottom surfaces of the opening 114H by, for example, a CVD method, and then the Al film formed on the top surface of the sapphire substrate 114 and the bottom surface of the opening 114H is removed by etch-back to form a reflective film 24 on the side surface of the opening 114H.
  • wavelength conversion layers 23 (23R, 23G, 23B) of each color are formed in opening 114H using a coating method such as an inkjet method.
  • a protective layer 25 including a wavelength selection layer 26 is formed on sapphire substrate 114 and wavelength conversion layer 23, and then an on-chip lens layer 27 is bonded. This completes the light emitting device 2 shown in FIG. 9.
  • a partition layer is formed in the manufacturing process by using a sapphire substrate 114 which is a growth substrate for the compound semiconductor layer 110 constituting each of the plurality of light emitting elements 11, and partitions the space on the light extraction surface S1 side of the plurality of light emitting elements 11 arranged in an array for each of the light emitting elements 11.
  • the opening 114H is smaller than the area of each surface 11S1 of the plurality of light emitting elements 11, and the periphery of each light emitting element 11 is covered by the sapphire substrate 114. This reinforces the compound semiconductor layer 110 on the transfer substrate 52 or the support substrate 54, for example, and suppresses peeling due to internal stress.
  • the barrier layer is formed using a sapphire substrate 114, which is a growth substrate for the compound semiconductor layer 110 constituting each of the multiple light-emitting elements 11 in the manufacturing process, and the sapphire substrate 114 overlaps the periphery of each light-emitting element 11, i.e., is in contact with the surface 11S1 of each light-emitting element 11.
  • the adhesion of the barrier layer is improved compared to when the barrier layer is formed using a metal material or the like, as in the light-emitting device 1 of the first embodiment described above, and a decrease in manufacturing yield due to the collapse of the barrier layer during the manufacturing process is reduced. This makes it possible to further improve the manufacturing yield of the light-emitting device 1 and the image display device 100 including the same.
  • Modifications (3-1. Modification 1) 12 is a schematic diagram illustrating an example of a cross-sectional configuration of a light-emitting device (light-emitting device 2A) according to Modification 2 of the present disclosure.
  • the light-emitting device 2A is preferably applicable to a display unit of an image display device (image display device 100) that is a so-called LED display.
  • a sapphire substrate 114 having optical transparency was used as the growth substrate and the partition layer was formed using this, but this is not limited to this.
  • a silicon (Si) substrate 56 or a silicon carbide (SiC) substrate having optical transparency may be used as the growth substrate and the partition layer may be formed using this.
  • the reflective film 24 may be omitted.
  • a light-shielding Si substrate 56 for example, is used as the growth substrate instead of the sapphire substrate 114 to form the partition layer. This makes it possible to obtain the same effects as the above embodiment and to reduce manufacturing costs.
  • the partition layer 22 has an approximately regular hexagonal opening 22H for each of the color pixels Pr, Pg, and Pb, but the planar shape of the opening 22H is not limited to this.
  • a rectangular opening 22H may be provided.
  • the light-emitting elements 11 and the openings 22H may be arranged two-dimensionally, for example, in a matrix.
  • the wavelength conversion layers 23 red wavelength conversion layer 23A, green wavelength conversion layer 23G, and blue wavelength conversion layer 23B) provided in each opening 22H are arranged, for example, in a Bayer pattern.
  • FIG. 14 is a perspective view showing an example of a schematic configuration of an image display device (image display device 100).
  • the image display device 100 is a so-called LED display, and uses the light-emitting device of the present disclosure (e.g., the light-emitting device 1) as a display pixel.
  • the image display device 100 includes a display panel 120 and a control circuit 140 that drives the display panel 120, as shown in Fig. 14, for example.
  • the display panel 120 is made by stacking a mounting substrate 120A and an opposing substrate 120B on top of each other.
  • the surface of the opposing substrate 120B is the image display surface, with a display area (display section 100A) in the center and a frame section 100B, which is a non-display area, around it.
  • FIG. 15 shows an example of a wiring layout in the area corresponding to the display unit 100A on the surface of the mounting substrate 120A on the opposing substrate 120B side.
  • a plurality of data wirings 121 are formed extending in a predetermined direction and arranged in parallel at a predetermined pitch, for example, as shown in FIG. 15.
  • a plurality of scan wirings 122 are further formed extending in a direction intersecting (for example, perpendicular to) the data wirings 121 and arranged in parallel at a predetermined pitch.
  • the data wirings 121 and the scan wirings 122 are made of a conductive material such as Cu.
  • the scan wiring 122 is formed, for example, in the outermost layer, for example, on an insulating layer (not shown) formed on the surface of the substrate.
  • the substrate of the mounting board 120A is made of, for example, a silicon substrate or a resin substrate, and the insulating layer on the substrate is made of, for example, SiN, SiO, aluminum oxide (AlO) or a resin material.
  • the data wiring 121 is formed in a layer different from the outermost layer including the scan wiring 122 (for example, a layer below the outermost layer), for example, in an insulating layer on the substrate.
  • the display pixels 123 are located near the intersections of the data wiring 121 and the scan wiring 122, and multiple display pixels 123 are arranged in a matrix in the display unit 100A.
  • Each display pixel 123 is implemented with, for example, each of the color pixels Pr, Pg, and Pb of the light-emitting device 1.
  • the light emitting device 1 is provided with a pair of terminal electrodes, for example, for each color pixel Pr, Pg, Pb, or one common and the other for each color pixel Pr, Pg, Pb.
  • One of the terminal electrodes is electrically connected to the data wiring 121
  • the other terminal electrode is electrically connected to the scan wiring 122.
  • one of the terminal electrodes is electrically connected to the pad electrode 121B at the tip of the branch 121A provided on the data wiring 121.
  • the other terminal electrode is electrically connected to the pad electrode 122B at the tip of the branch 122A provided on the scan wiring 122.
  • Each pad electrode 121B, 122B is formed, for example, on the outermost layer and is provided at the location where each light emitting device 1 is mounted, as shown in FIG. 15.
  • the pad electrodes 121B, 122B are made of a conductive material such as Au (gold).
  • the mounting substrate 120A is further provided with, for example, a number of support posts (not shown) that regulate the distance between the mounting substrate 120A and the counter substrate 120B.
  • the support posts may be provided in the area facing the display unit 100A, or in the area facing the frame unit 100B.
  • the counter substrate 120B is made of, for example, a glass substrate or a resin substrate.
  • the surface of the counter substrate 120B facing the light emitting device 1 may be flat, but is preferably rough.
  • the rough surface may be provided over the entire area facing the display unit 100A, or may be provided only in the area facing the display pixels 123.
  • the rough surface has fine irregularities that allow the light emitted from the color pixels Pr, Pg, and Pb to enter the rough surface.
  • the irregularities on the rough surface can be created by, for example, sandblasting or dry etching.
  • the control circuit 140 drives each display pixel 123 (each light-emitting device 1) based on a video signal.
  • the control circuit 140 is composed of, for example, a data driver that drives the data wiring 121 connected to the display pixels 123, and a scan driver that drives the scan wiring 122 connected to the display pixels 123.
  • the control circuit 140 may be provided separately from the display panel 120 and connected to the mounting substrate 120A via wiring, or may be mounted on the mounting substrate 120A, as shown in FIG. 14, for example.
  • FIG. 16 is a perspective view showing another configuration example (image display device 200) of an image display device using a light-emitting device (e.g., light-emitting device 1) according to the present disclosure.
  • the image display device 200 is a so-called tiling display that uses a plurality of light-emitting devices that use LEDs as light sources.
  • the image display device 200 includes a display panel 220 and a control circuit 240 that drives the display panel 220.
  • the display panel 220 is formed by stacking a mounting substrate 220A and a counter substrate 220B on top of each other.
  • the surface of the counter substrate 220B serves as an image display surface, with a display section in the center and a frame section around it that is a non-display area (neither shown).
  • the counter substrate 220B is disposed in a position opposite the mounting substrate 220A, for example, with a predetermined gap therebetween.
  • the counter substrate 220B may also be in contact with the top surface of the mounting substrate 220A.
  • FIG. 17 is a schematic diagram showing an example of the configuration of the mounting board 220A.
  • the mounting board 220A is composed of a plurality of unit boards 250 arranged in a tiled pattern. Note that while FIG. 17 shows an example in which the mounting board 220A is composed of nine unit boards 250, the number of unit boards 250 may be ten or more, or eight or less.
  • FIG. 18 shows an example of the configuration of the unit board 250.
  • the unit board 250 has, for example, a plurality of light emitting devices 1 arranged in a tile-like pattern, and a support board 260 that supports each of the light emitting devices 1.
  • Each unit board 250 further has a control board (not shown).
  • the support board 260 is, for example, composed of a metal frame (metal plate) or a wiring board. If the support board 260 is composed of a wiring board, it can also serve as the control board. In this case, at least one of the support board 260 and the control board is electrically connected to each of the light emitting devices 1.
  • the transparent display 300 has, for example, a display unit 310, an operation unit 311, and a housing 312.
  • the light-emitting device of the present disclosure (for example, the light-emitting device 1) is used for the display unit 310.
  • This transparent display 300 is capable of displaying images and text information while allowing the background of the display unit 310 to be seen through.
  • a light-transmitting substrate is used as the mounting substrate.
  • Each electrode provided in the light-emitting device 1 is formed using a light-transmitting conductive material, just like the mounting substrate.
  • each electrode is structured to be difficult to see by supplementing the wiring width or reducing the wiring thickness.
  • the transparent display 300 can display black by, for example, overlapping a liquid crystal layer equipped with a driving circuit, and switching between transparent and black display is possible by controlling the light distribution direction of the liquid crystal.
  • the present technology has been described above using the first and second embodiments, modified examples 1 and 2, and application examples, but the present technology is not limited to the above-mentioned embodiments, etc., and various modifications are possible.
  • the light emitted from the light-emitting element 11 is blue light or ultraviolet light
  • the present technology is not limited to this.
  • the light-emitting device 1 can also use a light-emitting element that emits two or more types of light, such as blue light and green light, or ultraviolet light and green light.
  • each component constituting the light emitting device 1 etc. is specifically described, but it is not necessary to include all components, and other components may also be included.
  • the present technology can also be configured as follows. According to the present technology configured as follows, a growth substrate that forms an interface without lattice mismatch is left on a part of the light-emitting surface of a plurality of light-emitting elements made of compound semiconductors. This makes it possible to prevent peeling of the light-emitting elements and improve the manufacturing yield.
  • a drive board a plurality of light emitting elements each having a first surface facing the drive substrate and a second surface opposite to the first surface and serving as a light emitting surface, the light emitting elements being arranged in an array on the one surface side of the drive substrate and made of a compound semiconductor; a growth substrate in contact with the second surfaces of the plurality of light-emitting elements and forming an interface with no lattice mismatch with the compound semiconductor constituting the light-emitting elements.
  • the growth substrate is patterned so that the aperture ratio of each of the second surfaces of the plurality of light emitting elements is 50% or more.
  • the wavelength conversion layer includes a first wavelength conversion layer disposed above the first light emitting element, a second wavelength conversion layer disposed above the second light emitting element, and a third wavelength conversion layer disposed above the third light emitting element, the first wavelength conversion layer converts the first light into red light; the second wavelength conversion layer converts the first light into green light;
  • the growth substrate is a sapphire substrate.
  • the light emitting device according to any one of (1) to (13), wherein the light emitting element is a light emitting diode having an emission wavelength in the blue band or the ultraviolet band.
  • the light emitting element is a light emitting diode having an emission wavelength in the blue band or the ultraviolet band.
  • epitaxially growing a compound semiconductor layer including an active layer on a growth substrate The compound semiconductor layer is singulated into a plurality of pieces together with the growth substrate; bonding the compound semiconductor layer to a first support substrate and bonding the growth substrate to the first support substrate so as to face each other; Separating the compound semiconductor layer to form a plurality of light emitting devices; the plurality of light-emitting elements are bonded together with the growth substrate to a second support substrate, and then the growth substrate is ground to leave a portion of the growth substrate on the light-emitting surfaces of the plurality of light-emitting elements.
  • a light emitting device comprises: A drive board; a plurality of light emitting elements each having a first surface facing the drive substrate and a second surface opposite to the first surface and serving as a light emitting surface, the light emitting elements being arranged in an array on the one surface side of the drive substrate and made of a compound semiconductor; a growth substrate in contact with the second surfaces of the plurality of light-emitting elements and forming an interface with no lattice mismatch with the compound semiconductor constituting the light-emitting elements.
  • a drive board a plurality of light emitting elements each having a first surface facing the drive substrate and a second surface opposite to the first surface and serving as a light emitting surface, the light emitting elements being arranged in an array on the one surface side of the drive substrate and made of a compound semiconductor; a growth substrate in contact with the second surfaces of the plurality of light-emitting elements and forming partitions that divide a space above the second surfaces of the plurality of light-emitting elements into individual light-emitting elements.
  • the growth substrate is provided between adjacent light emitting elements so as to overlap with the second surface at the periphery of each of the light emitting elements.

Landscapes

  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本開示の一実施の形態の発光装置は、駆動基板と、駆動基板と対向する第１の面および第１の面とは反対側の、光出射面となる第２の面を有し、駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、複数の発光素子の第２の面に接し、発光素子を構成する化合物半導体と格子不整合のない界面を形成する成長基板とを備える。

Description

発光装置および表示装置の製造方法ならびに画像表示装置
　本開示は、発光装置およびその製造方法ならびにこれを備えた画像表示装置に関する。
　例えば、特許文献１では、半導体基板上に個片化した異種材料半導体チップを張り付ける際に、高度に平坦化された貼り付け面を用意し、荷重を付加しながら昇温し、界面で脱水縮合反応により共有結合を発生させることにより、接合強度を確保する固体撮像装置の製造方法が開示されている。
国際公開第２０１９／０８７７６４号
　ところで、半導体基板上に異種材料半導体チップを接合して成る、例えば発光装置では、製造歩留まりの向上が求められている。
　製造歩留まりを向上させることが可能な発光装置および発光装置の製造方法ならびに画像表示装置を提供することが望ましい。
　本開示の一実施形態の発光装置は、駆動基板と、駆動基板と対向する第１の面および第１の面とは反対側の、光出射面となる第２の面を有し、駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、複数の発光素子の第２の面に接し、発光素子を構成する化合物半導体と格子不整合のない界面を形成する成長基板とを備えたものである。
　本開示の一実施形態の発光装置の製造方法は、成長基板上に活性層を含む化合物半導体層をエピタキシャル成長させ、化合物半導体層を成長基板と共に複数に個片化し、個片化した化合物半導体層を第１の支持基板に、成長基板を第１の支持基板と対向するように貼り合わせ、化合物半導体層を分離して複数の発光素子を形成し、複数の発光素子を成長基板と共に第２の支持基板に貼り合わせた後、成長基板を研削して複数の発光素子の光出射面に成長基板の一部を残存させる。
　本開示の一実施形態の画像表示装置は、発光装置を備えたものであり、発光装置として、上記本開示の一実施形態の発光装置を有する。
　本開示の一実施形態の発光装置および一実施形態の発光装置の製造方法ならびに一実施形態の画像表示装置では、化合物半導体からなる複数の発光素子の光出射面に格子不整合のない界面を形成する成長基板を残存させるようにした。これにより、発光素子の剥離を防ぐ。
本開示の第１の実施の形態に係る発光装置の構成の一例を表す断面模式図である。 図１に示した発光装置の全体の平面構成の一例を表す模式図である。 図２に示した発光装置の平面構成の一部を拡大した模式図である。 図１に示した各発光素子の光出射面におけるサファイア基板の平面レイアウトの一例を表す模式図である。 図１に示した各発光素子の光出射面におけるサファイア基板の平面レイアウトの他の例を表す模式図である。 図１に示した発光素子における出射光の光路の一例を表す模式図である。 図１に示した発光装置の製造工程の一例を説明する断面模式図である。 図７Ａに続く工程を表す断面模式図である。 図７Ｂに続く工程を表す断面模式図である。 図７Ｃに続く工程を表す断面模式図である。 図７Ｄに続く工程を表す断面模式図である。 図７Ｅに続く工程を表す断面模式図である。 図７Ｆに続く工程を表す断面模式図である。 図７Ｇに続く工程を表す断面模式図である。 図７Ｈに続く工程を表す断面模式図である。 図７Ｉに続く工程を表す断面模式図である。 図７Ｊに続く工程を表す断面模式図である。 図７Ｋに続く工程を表す断面模式図である。 図８Ａに続く工程を表す断面模式図である。 図８Ｂに続く工程を表す断面模式図である。 図８Ｃに続く工程を表す断面模式図である。 図８Ｄに続く工程を表す断面模式図である。 図８Ｅに続く工程を表す断面模式図である。 図８Ｆに続く工程を表す断面模式図である。 図８Ｇに続く工程を表す断面模式図である。 図８Ｈに続く工程を表す断面模式図である。 図８Ｉに続く工程を表す断面模式図である。 図８Ｊに続く工程を表す断面模式図である。 図７Ｋに続く工程を表す断面模式図である。 図８Ｌに続く工程を表す断面模式図である。 図８Ｍに続く工程を表す断面模式図である。 図８Ｎに続く工程を表す断面模式図である。 図８Ｏに続く工程を表す断面模式図である。 図８Ｐに続く工程を表す断面模式図である。 図８Ｑに続く工程を表す断面模式図である。 図８Ｒに続く工程を表す断面模式図である。 図８Ｓに続く工程を表す断面模式図である。 図８Ｔに続く工程を表す断面模式図である。 図８Ｕに続く工程を表す断面模式図である。 図８Ｖに続く工程を表す断面模式図である。 本開示の第２の実施の形態に係る発光装置の構成の一例を表す断面模式図である。 図９に示した発光装置の平面構成の一部を拡大した模式図である。 図１０に示した発光装置の製造工程の一例を説明する断面模式図である。 図１１Ａに続く工程を表す断面模式図である。 図１１Ｂに続く工程を表す断面模式図である。 図１１Ｃに続く工程を表す断面模式図である。 本開示の変形例１に係る発光装置の構成の一例を表す断面模式図である。 本開示の変形例２に係る発光装置の平面構成の一部を拡大した模式図である。 本開示の適用例に係る画像表示装置の構成の一例を表す斜視図である。 図１４に示した画像表示装置の配線レイアウトの一例を表す模式図である。 本開示の適用例に係る画像表示装置の構成の一例を表す斜視図である。 図１６に示した実装基板の構成を表す斜視図である。 図１７に示したユニット基板の構成を表す斜視図である。 本開示の適用例に係る画像表示装置の例を表す図である。
　以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（発光素子の光出射面にサファイア基板をパターニングした例）
　　　１－１．発光装置の構成
　　　１－２．発光装置の製造方法
　　　１－３．作用・効果
　２．第２の実施の形態
　　　２－１．発光装置の構成
　　　２－２．発光装置の製造方法
　　　２－３．作用・効果
　３．変形例
　　　３－１．変形例１（発光装置の他の例）
　　　３－２．変形例２（発光装置の他の例）
　４．適用例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る発光装置（発光装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した発光装置１の全体の平面構成の一例を模式的に表したものである。発光装置１は、所謂ＬＥＤディスプレイと呼ばれる画像表示装置（例えば、画像表示装置１００、図１４参照）に好適に適用可能なものである。
（１－１．発光装置の構成）
　発光装置１は、複数の発光素子１１が２次元アレイ状に配置された表示部１００Ａと、その周囲に設けられたフレーム部１００Ｂとを有している。発光装置１は、例えば、対向する表面（面３０Ｓ１）および裏面（面３０Ｓ２）を有する駆動基板３０の面３０Ｓ１側に、表示部１００Ａにおいて複数の発光素子１１がアレイ状に配置された発光部１０と、波長変換部２０とがこの順に積層されたものである。本実施の形態では、発光素子１１の光出射面となる面１１Ｓ１に、発光素子１１を構成する化合物半導体層１１０と格子不整合のない界面を形成するサファイア基板１１４を有するものである。サファイア基板１１４は化合物半導体層１１０の成長基板であり、例えば面１１Ｓ１の開口率が５０％以上となるようにパターニングされている。
　発光部１０は、上記のように、表示部１００Ａにおいて２次元アレイ状に配置された複数の発光素子１１を有している。具体的には、複数の発光素子１１は、例えば図３に示したように、略正六角形状を有し、例えばハニカム状に配置されている。複数の発光素子１１の面１１Ｓ１側には、サファイア基板１１４、電極層１２、絶縁層１３および取出し電極１４がこの順に形成されている。複数の発光素子１１の面１１Ｓ２側には、素子毎に設けられた電極層１１５、絶縁層１１６および保護層１１７と、複数の発光素子１１に連続する絶縁膜１１８Ａおよび反射膜１１８Ｂと、複数の発光素子１１を埋設する埋込層１１９とが形成されている。複数の発光素子１１を面１１Ｓ２側には、さらに、素子毎に設けられたプラグ１５と、パッド部１６Ａおよびパッド電極１６Ｂを含む絶縁層１７と、発光部１０と駆動基板３０とを電気的、且つ、物理的に貼り合わせるパッド部１９を含む絶縁層１８とがこの順に形成されている。
　発光素子１１は、本開示の「発光素子」の一具体例に相当するものである。発光素子１１は、所定の波長帯域の光を面１１Ｓ１から発する固体発光素子であり、例えば、ＬＥＤ（Light Emitting Diode）チップである。ＬＥＤチップとは、結晶成長に用いたウェハから切り出した状態のものを指しており、成形した樹脂等で覆われたパッケージタイプのものではないことを指している。ＬＥＤチップは、例えば５μｍ以上１００μｍ以下のサイズとなっており、いわゆるマイクロＬＥＤと呼ばれるものである。
　発光素子１１は、第１導電型層１１１、活性層１１２および第２導電型層１１３がこの順に積層されており、第２導電型層１１３の上面が光出射面（面１１Ｓ１）となっている。
　第１導電型層１１１は、例えばｎ型のＧａＮ系の半導体材料により形成されている。活性層１１２は、例えばＩｎＧａＮとＧａＮとが交互に積層された多重量子井戸構造を有し、層内に発光領域を有している。活性層１１２からは、例えば、４３０ｎｍ以上５００ｎｍ以下の青色帯域の光が取り出される。活性層１１２からは、この他、例えば紫外領域に対応する波長の光（紫外光）が取り出されてもよい。第２導電型層１１３は、例えばｐ型のＧａＮ系半導体材料により形成されている。
　発光素子１１の面１１Ｓ１上には、サファイア基板１１４がパターニングされている。このサファイア基板は、第１導電型層１１１、活性層および第２導電型層１１３を含む化合物半導体層１１０を結晶成長させる際の成長基板である。そのため、サファイア基板は、化合物半導体層１１０（具体的には、第２導電型層１１３）と格子不整合のない界面を形成している。サファイア基板１１４は、例えば図４に示したように、ストライプ状に開口している。あるいは、サファイア基板１１４は、図５に示したように、格子状に開口している。いずれの場合も面１１Ｓ１の開口率は、面１１Ｓ１からの光取り出し効率を勘案して５０％以上となっている。
　発光素子１１の面１１Ｓ１上にパターニングされたサファイア基板１１４は、例えば、５００ｎｍ以上６μｍ以下の厚みを有する。サファイア基板１１４の厚みは面１１Ｓ１の面内において均一な厚みを有していてもよいし、例えば図６に示したように、面１１Ｓ１の面内の中央の厚みが周辺部の厚みより小さい凹面状に成形されていてもよい。発光素子１１の面１１Ｓ１上においてパターニングされたサファイア基板１１４の表面および側面には、例えばＩＴＯからなる電極層１２が成膜される。サファイア基板１１４は約１．６の屈折率を有し、電極層１２（インジウム錫酸化物（ＩＴＯ））は約２．０の屈折率を有する。上記のようにサファイア基板１１４を凹面状に成形することにより、活性層１１２からの発光に対してレンズ効果が得られる。具体的には、図６に示したように活性層から斜め方向に出射された光Ｌがサファイア基板１１４と電極層１２との界面の屈折率差により、面１１Ｓ１に対して略垂直方向に取り出されるようになり輝度が向上する。
　電極層１２は、複数の発光素子１１に対する共通電極として、複数の発光素子１１それぞれの面１１Ｓ１および面１１Ｓ１上にパターニングされたサファイア基板１１４の上面および側面に連続形成されている。電極層１２は、第２導電型層１１３とオーミック接触しており、例えば、ＩＴＯ、インジウム亜鉛酸化物（ＩＺＯ）、酸化錫（ＳｎＯ）またはＴｉＯ等の透明電極材料により形成されている。
　絶縁層１３は、複数の発光素子１１の上方に形成された凹凸を埋設するものである。絶縁層１３は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　取出し電極１４は、複数の発光素子１１それぞれの第２導電型層１１３に電圧を印加するものであり、例えば隣り合う発光素子１１の間の絶縁層１３に設けられた開口１３Ｈ（図８Ｑ参照）を介して電極層１２と電気的に接続されている。取出し電極１４は、表示部１００Ａにおいては、例えばハニカム状に配置された複数の発光素子１１の面１１Ｓ１を避けるように隣り合う発光素子１１の間に連続して形成され、フレーム部１００Ｂの一部まで延在している。フレーム部１００Ｂに形成された取出し電極１４は、絶縁層１３、埋込層１１９および保護層１１７を貫通する開口Ｈ１を介してパッド電極１６Ｂと電気的に接続されている。取出し電極１４は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との多層膜（Ｔｉ／Ａｌ）や、クロム（Ｃｒ）と金（Ａｕ）との多層膜（Ｃｒ／Ａｕ）を用いて形成されている。
　発光素子１１の第１導電型層１１１の下面（面１１Ｓ２）には電極層１１５が形成されている。電極層１１５は、第１導電型層１１１とオーミック接触しており、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との多層膜（Ｎｉ／Ａｕ）やＩＴＯ等の透明導電材料を用いて形成されている。
　絶縁層１１６は、電極層１１５上に設けられている。絶縁層１１６は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　発光素子１１は駆動基板３０側に、第１導電型層１１１、活性層１１２および第２導電型層１１３の一部を含むメサ形状を有している。メサ形状に加工された発光素子１１の面１１Ｓ２および第１導電型層１１１、活性層１１２および一部の第２導電型層１１３の側面は保護層１１７に覆われている。保護層１１７は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　更に、保護層１１７上および保護層１１７から露出した第２導電型層１１３の側面は、絶縁膜１１８Ａおよび反射膜１１８Ｂからなる積層膜によって覆われている。積層膜は、複数の発光素子１１に連続形成されている。積層膜は、発光素子１１の面１１Ｓ２側に開口１１８Ｈを有し、開口１１８Ｈ内にはプラグ１５が形成されている。
　埋込層１１９は、複数の発光素子１１を埋設すると共に、発光部１０の平坦な表面および裏面を形成するものである。埋込層１１９は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　プラグ１５は、複数の発光素子１１それぞれの第１導電型層１１１に電圧を印加するものである。プラグ１５は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、銀（Ａｇ）またはそれらの合金等を用いて形成されている。
　埋込層１１９の駆動基板３０側には、絶縁層１７が設けられている。絶縁層１７内には、表示部１００Ａにおいて各発光素子１１Ａに設けられた複数のパッド部１６Ａおよびフレーム部１００Ｂに設けられた複数のパッド電極１６Ｂならびにビアが形成されている。絶縁層１７は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。パッド部１６Ａ、パッド電極１６Ｂおよびビアは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、銀（Ａｇ）またはそれらの合金等を用いて形成されている。
　絶縁層１７の駆動基板３０側には、さらに、駆動基板３０との接合面を形成する絶縁層１８および絶縁層１８に埋め込み形成されたパッド部１９が設けられている。絶縁層１８は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。パッド部１９は、例えば、銅（Ｃｕ）を用いて形成されている。
　波長変換部２０は、発光部１０の光取り出し面Ｓ１側に設けられている。波長変換部２０は、平坦化層２１と、例えば発光素子１１毎に開口２２Ｈを有する隔壁層２２と、開口２２Ｈ内に形成された波長変換層２３とを有している。隔壁層２２と波長変換層２３との間には、さらに、反射膜２４が設けられている。波長変換層２３の光出射面２２Ｓ１側には、さらに、保護層２５が設けられており、保護層２５内には波長選択層２６が設けられている。保護層２５上には、さらに、オンチップレンズ層２７が設けられている。
　平坦化層２１は、発光部１０の光取り出し面Ｓ１側の面を平坦化するためのものである。平坦化層２１は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　隔壁層２２は、画像表示装置１００に発光装置１を適用する際に、隣接するＲＧＢのサブ画素（赤色画素Ｐｒ、緑色画素Ｐｇおよび青色画素Ｐｂ）間での光の漏れ込みによる混色の発生を抑制するためのものである。隔壁層２２は、例えばハニカム構造を有している。具体的には、隔壁層２２は、図３に示したように、アレイ状に配置された複数の発光素子１１毎に、例えば、略正六角形状の開口２２Ｈを有している。開口２２Ｈは、断面視において、例えば、波長変換部２０の面２０Ｓ１とは反対側の面２０Ｓ２に対して９０°未満の傾斜面を有している。つまり、隔壁層２２は、断面視において、隣り合う色画素Ｐｒ，Ｐｇ，Ｐｂの間に順テーパ形状を有している。隔壁層２２は、熱伝導率および電気導電率の高い材料を用いて形成することが好ましく、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）および白金（Ｐｔ）等の金属材料を用いて形成されている。
　波長変換層２３は、本開示の「波長変換層」の一具体例に相当するものである。波長変換層２３は、複数の発光素子１１から出射される光を所望の波長（例えば、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ））に変換して出射するためのものであり、各発光素子１１の上方に設けられた開口２２Ｈ内に形成されている。具体的には、赤色画素Ｐｒには、発光素子１１から出射された光を赤色帯域の光（赤色光）に変換する赤色波長変換層２３Ｒが、緑色画素Ｐｇには、発光素子１１から出射された光を緑色帯域の光（緑色光）に変換する緑色波長変換層２３Ｇが、青色画素Ｐｂには、発光素子１１から出射された光を青色帯域の光（青色光）に変換する青色波長変換層２３Ｂがそれぞれ設けられている。
　各波長変換層２３Ｒ，２３Ｇ，２３Ｂは、それぞれ、各色に対応する量子ドットを用いて形成することができる。具体的には、赤色光を得る場合には、量子ドットは、例えば、ＩｎＰ、ＧａＩｎＰ、ＩｎＡｓＰ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＴｅＳｅまたはＣｄＴｅ等から選択することができる。緑色光を得る場合には、量子ドットは、例えば、ＩｎＰ、ＧａＩｎＰ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＳまたはＣｄＳｅＳ等から選択することができる。青色光を得る場合には、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳｅＴｅ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＳ、ＣｄＺｎＳおよびＣｄＳｅＳ等から選択することができる。なお、上記のように発光素子１１から青色光が出射される場合には、青色波長変換層２３Ｂは、光透過性を有する樹脂層によって形成するようにしてもよい。
　反射膜２４は、発光素子１１から出射され、各波長変換層２３Ｒ，２３Ｇ，２３Ｂにおいて変換された各色光を波長変換層２３の光取り出し面（面２２Ｓ１）からの効率よく取り出すためのものであり、開口２２Ｈの側面に設けられている。反射膜２４は、光反射性を有する金属材料を用いて形成されている。反射膜２４を形成する金属材料としては、例えば、可視光領域において高い反射率を有する金属が挙げられる。具体的な材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ロジウム（Ｒｈ）およびそれらの合金等が挙げられる。
　なお、反射膜２４は、上記光反射性を有する金属材料を用いて隔壁層２２を形成する場合には必ずしも形成する必要はない。
　保護層２５は、発光装置１の表面を保護するためのものであり、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　保護層２５内には、赤色画素Ｐｒおよび緑色画素Ｐｇに亘って波長選択層２６が設けられている。波長選択層２６は、例えば青色帯域の光（青色光）を選択的に反射するものであり、これにより、赤色画素Ｐｒおよび緑色画素Ｐｇからそれぞれ取り出される赤色光および緑色光の色純度が向上する。
　オンチップレンズ層２７は、表示部１００Ａおよびフレーム部１００Ｂの全面を覆うように設けられている。オンチップレンズ層２７は、光透過性を有する材料により構成され、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）および酸窒化シリコン（ＳｉＣＮ）等のうちのいずれかよりなる単層膜、あるいはそれらのうちの２種以上よりなる積層膜により構成されている。
　フレーム部１００Ｂには、オンチップレンズ層２７、保護層２５、隔壁層２２、平坦化層２１、絶縁層１３、埋込層１１９および保護層１１７を貫通し、パッド電極１８Ｂまで達する開口Ｈ２が設けられている。この開口Ｈ２の底部に露出したパッド電極１８Ｂは、外部との接続電極として用いられる。
　駆動基板３０は、表示部１００Ａに配置された複数の発光素子１１の駆動を制御する駆動回路等が設けられたものである。駆動基板３０は、支持基板３１と、支持基板３１上に設けられ、複数の配線層（例えば、配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５）および配線層間を電気的に接続するビアを含む層間絶縁層３２と、発光部１０との接合面を形成する絶縁層３３および絶縁層３３に埋め込み形成されたパッド部３４とを有している。
　層間絶縁層３２は、例えば酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。
　配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５および各配線層間を電気的に接続するビアは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、銀（Ａｇ）またはそれらの合金等を用いて形成されている。絶縁層３３は、例えば、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等により形成されている。パッド部３５は、例えば、銅（Ｃｕ）を用いて形成されている。
（１－２．発光装置の製造方法）
　本実施の形態の発光装置１は、例えば、次のようにして製造することができる。図７Ａ～図７Ｋ，図８Ａ～図８Ｗは、発光装置１の製造工程の一例を表したものである。
　まず、図７Ａに示したように、サファイア基板１１４を成長基板として、例えば、有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等の方法を用いたエピタキシャル結晶成長により化合物半導体層１１０を形成する。続いて、化合物半導体層１１０上に、例えば化学気相成長（ＣＶＤ）法により電極層１１５および絶縁層１１６を形成する。次に、例えば化学機械研磨（ＣＭＰ）により、絶縁層１１６の表面を平坦化する。
　続いて、図７Ｂに示したように、例えばフォトリソグラフィ技術を用いて絶縁層１１６、電極層１１５および化合物半導体層１１０をエッチングしてパターニングする。次に、図７Ｃに示したように、支持基板５１に対して絶縁層１１６が対向するようにサファイア基板１１４を移載したのち、サファイア基板１１４を割断して個片化する。続いて、図７Ｄに示したように、個片化した各サファイア基板１１４を移載基板５２に対して絶縁層１１６が対向するように貼り合わせる。
　次に、図７Ｅに示したように、例えば研削研磨によりサファイア基板１１４を、例えば５００ｎｍの厚みまで薄膜化する。続いて、図７Ｆに示したように、サファイア基板１１４側に反転基板５３を貼り合わせて反転し、移載基板５２を剥離する。次に、例えばＣＭＰにより絶縁層１１６の表面を再度平坦化した後、図７Ｇに示したように、絶縁層１１６を支持基板５４に接合させる。
　続いて、図７Ｈに示したように、例えばＣＶＤ法により、支持基板５４上に埋込層１１９を成膜して平坦化した後、図７Ｉに示したように、支持基板５４の端部をトリミングする。次に、図７Ｊに示したように、例えばプラズマ接合により、埋込層１１９を支持基板５５に接合させた後、支持基板５４を剥離する。以下、図７Ｋに示した枠Ｘ内を拡大して説明する。
　まず、図８Ａに示したように、例えばフォトリソグラフィ技術を用いて絶縁層１１６および電極層１１５をエッチングしてパターニングする。続いて、図８Ｂに示したように、例えばフォトリソグラフィ技術を用いて化合物半導体層の一部をエッチングして、第１導電型層１１１、活性層１１２および第２導電型層１１３の一部を含むメサ構造を形成する。
　次に、例えば原子層堆積（ＡＬＤ）法により、絶縁層１１６の上面および絶縁層１１６、電極層１１５およびメサ構造を構成する第１導電型層１１１、活性層１１２および第２導電型層１１３の側面および底面に亘ってＡｌＯ膜を成膜した後、例えばＣＶＤ法により、ＳｉＮ膜をさらに成膜する。その後、例えばフォトリソグラフィ技術を用いてＳｉＮ膜をエッチングして図８Ｃに示したように、メサ構造の上面および側面にサイドウォールとして保護層１１７を形成する。
　続いて、図８Ｄに示したように、例えばフォトリソグラフィ技術を用いて、例えば保護層１１７から露出した第２導電型層１１３およびサファイア基板１１４を切り離して複数の発光素子１１を形成する。次に、例えばＡＬＤ法により、保護層１１７の上面および露出した発光素子１１の側面を被覆するＡｌＯ膜を成膜する。続いて、図８Ｅに示したように、例えばＣＶＤ法により、絶縁膜１１８Ａおよび反射膜１１８Ｂを順に成膜した後、メサ構造の上面に開口１１８Ｈを形成する。
　次に、図８Ｆに示したように、例えばＣＶＤ法により、再度埋込層１１９を成膜して平坦化した後、図８Ｇに示したように、発光素子１１毎にプラグ１５、複数のパッド部１６Ａおよびパッド電極１６Ｂが埋め込まれた絶縁層１７を形成する。続いて、図８Ｈに示したように、絶縁層１７を厚膜化すると共に、絶縁層１７上に絶縁層１８を形成した後、図８Ｉに示したように、端部をトリミングする。
　次に、図８Ｊに示したように、各パッド部１６Ａおよびパッド電極１６Ｂ上に開口１８Ｈを形成した後、図８Ｋに示したように、開口１８Ｈ内に、例えばＣｕを埋め込んで複数のパッド部１９を形成する。その後、絶縁層１８および複数のパッド部１９の表面を、例えばＣＭＰにより研磨して駆動基板３０との接合面を平坦化する。
　続いて、図８Ｌに示したように、別途形成した駆動基板３０の複数のパッド部３４と複数のパッド部１９とをＣｕ－Ｃｕ接合により貼り合わせた後、図８Ｍに示したように、支持基板５５を剥離する。次に、図８Ｎに示したように、例えばフォトリソグラフィ技術を用いて、サファイア基板１１４をパターニングして開口１１４Ｈを形成する。続いて、図８Ｏに示したように、例えばＣＶＤ法によりＩＴＯ膜を成膜した後、例えばフォトリソグラフィ技術を用いてＩＴＯ膜をパターニングして電極層１２を形成する。
　次に、図８Ｐに示したように、例えばＣＶＤ法により、絶縁層１３を成膜した後、図８Ｑに示したように、例えばフォトリソグラフィ技術を用いて、隣り合う発光素子１１の間に開口１３Ｈおよびパッド電極１６Ｂまで達する開口Ｈ１を形成する。続いて、例えばＣＶＤ法により、例えばＴｉ／Ｗの積層膜を成膜した後、例えばフォトリソグラフィ技術を用いて積層膜をパターニングして、図８Ｒに示したように取出し電極１４を形成する。
　次に、図８Ｓに示したように、例えばＣＶＤ法により、平坦化層２１および隔壁層２２を順に形成する。続いて、図８Ｔに示したように、例えばフォトリソグラフィ技術を用いて、各発光素子１１上部の隔壁層２２に開口２２Ｈを形成する。次に、図８Ｕに示したように、例えばＣＶＤ法により、隔壁層２２の上面、開口２２Ｈの側面および底面にＡｌ膜を成膜した後、エッチバックにより、隔壁層２２の上面および開口２２Ｈの底面に成膜されたＡｌ膜を除去して開口２２Ｈの側面に反射膜２４を形成する。
　続いて、図８Ｖに示したように、開口２２Ｈ内に、例えばインクジェット法等の塗布法を用いて各色の波長変換層２３（２３Ｒ，２３Ｇ，２３Ｂ）を形成する。その後、図８Ｗに示したように、隔壁層２２および波長変換層２３上に、波長選択層２６を含む保護層２５を形成した後、オンチップレンズ層２７を貼り合わせる。以上により、図１に示した発光装置１が完成する。
（１－３．作用・効果）
　本実施の形態の発光装置１では、製造工程において複数の発光素子１１それぞれを構成する化合物半導体層１１０の成長基板である、化合物半導体層１１０と格子不整合のない界面を形成するサファイア基板１１４を、複数の発光素子１１それぞれの光出射面（面１１Ｓ１）の残存させるようにした。これにより、発光素子１１の剥離を防ぐ。以下、これについて説明する。
　近年、窒化ガリウム（ＧａＮ）を用いたマイクロＬＥＤを光源として有する発光装置を用いた高精細な画像表示装置が普及してきている。このような発光装置では、その製造工程において、個片化したＧａＮチップを基板上に並べて接合し、成長基板であるサファイア基板をレーザリフトオフする工程がある。その際、基板とＧａＮチップとの接合強度を確保するために、例えば、荷重を付加しながら昇温してＧａＮチップと基板との界面で脱水縮合反応させることにより共有結合を発生させる方法が用いられ考えられている。
　しかしながら、ＧａＮチップは内部応力を持っているためサファイア基板を除去すると浮き上がり、後続の工程においてＧａＮチップが基板から剥離してしまう現象が発生する。剥離したＧａＮチップにはクラック等が発生するため、ＬＥＤデバイスを作製することは困難となる。
　これ対して本実施の形態では、個片化した化合物半導体層１１０を有するサファイア基板を移載基板５２に貼り合わせた後、例えば研削研磨によりサファイア基板１１４を薄膜化すると共にエッチングしてパターニングし、発光素子１１の面１１Ｓ１に残存させるようにした。これにより、例えば移載基板５２や支持基板５４上における化合物半導体層１１０が補強され、内部応力による剥離が抑制される。
　以上により、本実施の形態の発光装置１およびこれを備えた画像表示装置１００の製造歩留まりを向上させることが可能となる。
　次に、本開示の第２の実施の形態および変形例１，２ならびに適用例について説明する。なお、上記第１の実施の形態の発光装置１に対応する構成要素には同一の符号を付して説明を省略する。
＜２．第２の実施の形態＞
　図９は、本開示の第２の実施の形態に係る発光装置（発光装置２）の断面構成の一例を模式的に表したものである。図１０は、図９に示した発光装置２の平面構成の一部を拡大して模式的に表したものである。発光装置２は、上記第１の実施の形態の発光装置１と同様に、所謂ＬＥＤディスプレイと呼ばれる画像表示装置（例えば、画像表示装置１００、図１４参照）に好適に適用可能なものである。
（２－１．発光装置の構成）
　発光装置２は、上記第１の実施の形態と同様に、複数の発光素子１１が２次元アレイ状に配置された表示部１００Ａと、その周囲に設けられたフレーム部１００Ｂとを有している。発光装置２は、例えば、対向する表面（面３０Ｓ１）および裏面（面３０Ｓ２）を有する駆動基板３０の面３０Ｓ１側に、表示部１００Ａにおいて複数の発光素子１１がアレイ状に配置された発光部１０と、波長変換部２０とがこの順に積層されたものである。本実施の形態では、発光素子１１を構成する化合物半導体層１１０の成長基板であるサファイア基板１１４が、波長変換部２０において、アレイ状に配置された複数の発光素子１１の光取り出し面Ｓ１側の空間を発光素子１１毎に区画する隔壁層を形成するものである。
　発光部１０は、上記第１の実施の形態と同様に、表示部１００Ａにおいて２次元アレイ状に配置された複数の発光素子１１を有している。具体的には、複数の発光素子１１は、例えば図３に示したように、略正六角形状を有し、例えばハニカム状に配置されている。複数の発光素子１１を面１１Ｓ２側には、素子毎に設けられた電極層１１５、絶縁層１１６および保護層１１７と、複数の発光素子１１に連続する絶縁膜１１８Ａおよび反射膜１１８Ｂと、複数の発光素子１１を埋設する埋込層１１９が形成されている。複数の発光素子１１を面１１Ｓ２側には、さらに、素子毎に設けられたプラグ１５と、パッド部１６Ａおよびパッド電極１６Ｂを含む絶縁層１７と、発光部１０と駆動基板３０とを電気的、且つ、物理的に貼り合わせるパッド部１９を含む絶縁層１８とがこの順に形成されている。
　なお、図示していないが、上記第１の実施の形態と同様に、発光素子１１の面１１Ｓ１側に電極層１２が設けられており、その電極層１２を介して第２導電型層１１３に電圧が印加されるようになっている。これに限らず、発光素子１１の面１１Ｓ２側から第２導電型層１１３に電圧を印加するような構成としてもよい。
　波長変換部２０は、発光部１０の光取り出し面Ｓ１側に設けられている。波長変換部２０は、例えば発光素子１１毎に開口１１４Ｈを有する隔壁となるサファイア基板１１４と、開口１１４Ｈ内に形成された波長変換層２３とを有している。サファイア基板１１４と波長変換層２３との間には、さらに、反射膜２４が設けられている。波長変換層２３の光出射面２２Ｓ１側には、さらに、保護層２５が設けられており、保護層２５内には波長選択層２６が設けられている。保護層２５上には、さらに、オンチップレンズ層２７が設けられている。
　サファイア基板１１４は、本開示の「隔壁」の一具体例に相当するものである。サファイア基板１１４は、画像表示装置１００に発光装置２を適用する際に、隣接するＲＧＢのサブ画素（赤色画素Ｐｒ、緑色画素Ｐｇおよび青色画素Ｐｂ）間での光の漏れ込みによる混色の発生を抑制するためのものである。サファイア基板１１４は、例えばハニカム構造を有している。具体的には、サファイア基板１１４は、図１０に示したように、アレイ状に配置された複数の発光素子１１毎に、例えば、略正六角形状の開口１１４Ｈを有している。開口１１４Ｈの面積は、図１０に示したように、複数の発光素子１１のそれぞれの面１１Ｓ１の面積より小さく、平面視において、各発光素子１１の周縁部においてサファイア基板１１４の一部が各発光素子１１の面１１Ｓ１と重畳している。換言すると、サファイア基板１１４は、各発光素子１１の周縁部において各発光素子１１の面１１Ｓ１と接している。更に換言すると、各発光素子１１の周縁部は、サファイア基板１１４に覆われている。サファイア基板１１４の厚みは、例えば、１μｍ以下であり、例えば５００ｎｍ程度が好ましい。
　なお、図９では、開口１１４Ｈが発光素子１１の面１１Ｓ１に対して略垂直方向に立設する側面を形成している例を示したがこれに限定されるものではない。開口１１４Ｈは、断面視において、例えば、波長変換部２０の面２０Ｓ１とは反対側の面２０Ｓ２に対して９０°未満の傾斜面を有している。つまり、サファイア基板１１４は、断面視において、隣り合う色画素Ｐｒ，Ｐｇ，Ｐｂの間に順テーパ形状を有していてもよい。
　波長変換層２３は、本開示の「波長変換層」の一具体例に相当するものである。波長変換層２３は、複数の発光素子１１から出射される光を所望の波長（例えば、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ））に変換して出射するためのものであり、各発光素子１１の上方に設けられた開口１１４Ｈ内に形成されている。具体的には、赤色画素Ｐｒには、発光素子１１から出射された光を赤色帯域の光（赤色光）に変換する赤色波長変換層２３Ｒが、緑色画素Ｐｇには、発光素子１１から出射された光を緑色帯域の光（緑色光）に変換する緑色波長変換層２３Ｇが、青色画素Ｐｂには、発光素子１１から出射された光を青色帯域の光（青色光）に変換する青色波長変換層２３Ｂがそれぞれ設けられている。
　各波長変換層２３Ｒ，２３Ｇ，２３Ｂは、それぞれ、各色に対応する量子ドットを用いて形成することができる。具体的には、赤色光を得る場合には、量子ドットは、例えば、ＩｎＰ、ＧａＩｎＰ、ＩｎＡｓＰ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＴｅＳｅまたはＣｄＴｅ等から選択することができる。緑色光を得る場合には、量子ドットは、例えば、ＩｎＰ、ＧａＩｎＰ、ＺｎＳｅＴｅ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＳまたはＣｄＳｅＳ等から選択することができる。青色光を得る場合には、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳｅＴｅ、ＣｄＳｅ、ＣｄＺｎＳｅ、ＣｄＳ、ＣｄＺｎＳおよびＣｄＳｅＳ等から選択することができる。なお、上記のように発光素子１１から青色光が出射される場合には、青色波長変換層２３Ｂは、光透過性を有する樹脂層によって形成するようにしてもよい。
　反射膜２４は、発光素子１１から出射され、各波長変換層２３Ｒ，２３Ｇ，２３Ｂにおいて変換された各色光を波長変換層２３の光取り出し面（面２２Ｓ１）からの効率よく取り出すためのものであり、開口１１４Ｈの側面に設けられている。反射膜２４は、光反射性を有する金属材料を用いて形成されている。反射膜２４を形成する金属材料としては、例えば、可視光領域において高い反射率を有する金属が挙げられる。具体的な材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ロジウム（Ｒｈ）およびそれらの合金等が挙げられる。
　なお、反射膜２４は、上記光反射性を有する金属材料を用いてサファイア基板１１４を形成する場合には必ずしも形成する必要はない。
　駆動基板３０は、表示部１００Ａに配置された複数の発光素子１１の駆動を制御する駆動回路等が設けられたものである。駆動基板３０は、支持基板３１と、支持基板３１上に設けられ、複数の配線層（例えば、配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５）を含む層間絶縁層３２と、発光部１０との接合面を形成する絶縁層３３および絶縁層３３に埋め込み形成されたパッド部３４とを有している。
（２－２．発光装置の製造方法）
　本実施の形態の発光装置２は、例えば、次のようにして製造することができる。図１１Ａ～図１１Ｄは、発光装置２の製造工程の一例を表したものである。
　まず、上記第１の実施の形態と同様に、個片化した各サファイア基板１１４を移載基板５２に対して絶縁層１１６が対向するように貼り合わせた後、例えば研削研磨によりサファイア基板１１４を、例えば１μｍの厚みまで薄膜化する。その後、上記第１の実施の形態と同様に、別途形成した駆動基板３０の複数のパッド部３４と複数のパッド部１９とをＣｕ－Ｃｕ接合により貼り合わせた後、図１１Ａに示したように、支持基板５５を剥離する。
　次に、図１１Ｂに示したように、例えばフォトリソグラフィ技術を用いて、サファイア基板１１４をパターニングして、各発光素子１１の上方に開口１１４Ｈを形成する。このとき、化合物半導体層１１０のエッチングされるため、各発光素子１１の面１１Ｓ１には段差が形成される。なお、エッチングに対するサファイア基板１１４と化合物半導体層１１０（例えば、Ｇａｎ層）との選択比は５～１０であるため、サファイア基板１１４のオーバーエッチング１μｍに対して化合物半導体層１１０は１００ｎｍ程度削れる。
　続いて、図１１Ｃに示したように、例えばＣＶＤ法により、サファイア基板１１４の上面、開口１１４Ｈの側面および底面にＡｌ膜を成膜した後、エッチバックにより、サファイア基板１１４の上面および開口１１４Ｈの底面に成膜されたＡｌ膜を除去して開口１１４Ｈの側面に反射膜２４を形成する。
　続いて、図１１Ｄに示したように、開口１１４Ｈ内に、例えばインクジェット法等の塗布法を用いて各色の波長変換層２３（２３Ｒ，２３Ｇ，２３Ｂ）を形成する。その後、上記第１の実施の形態と同様に、サファイア基板１１４および波長変換層２３上に、波長選択層２６を含む保護層２５を形成した後、オンチップレンズ層２７を貼り合わせる。以上により、図９に示した発光装置２が完成する。
（２－３．作用・効果）
　本実施の形態の発光装置２では、製造工程において複数の発光素子１１それぞれを構成する化合物半導体層１１０の成長基板であるサファイア基板１１４を用いて、アレイ状に配置された複数の発光素子１１の光取り出し面Ｓ１側の空間を発光素子１１毎に区画する隔壁層を形成した。開口１１４Ｈは複数の発光素子１１のそれぞれの面１１Ｓ１の面積より小さく、各発光素子１１の周縁部は、サファイア基板１１４に覆われている。これにより、例えば移載基板５２や支持基板５４上における化合物半導体層１１０が補強され、内部応力による剥離が抑制される。
　以上により、本実施の形態の発光装置１およびこれを備えた画像表示装置１００の製造歩留まりを向上させることが可能となる。
　また、本実施の形態では、製造工程において複数の発光素子１１それぞれを構成する化合物半導体層１１０の成長基板であるサファイア基板１１４を用いて隔壁層を形成し、サファイア基板１１４は、各発光素子１１の周縁部において重畳、即ち、各発光素子１１の面１１Ｓ１と接している。このため、例えば上記第１の実施の形態の発光装置１のように、金属材料等を用いて隔壁層を形成する場合と比較して隔壁層の密着性が向上するため、製造工程中の隔壁層の倒壊等による製造歩留まりの低下が低減される。よって、発光装置１およびこれを備えた画像表示装置１００の製造歩留まりをさらに向上させることが可能となる。更に、アスペクト比の大きな隔壁層を形成することが可能となる。
＜３．変形例＞
（３－１．変形例１）
　図１２は、本開示の変形例２に係る発光装置（発光装置２Ａ）の断面構成の一例を模式的に表したものである。発光装置２Ａは、上記第１，第２の実施の形態と同様に、所謂ＬＥＤディスプレイと呼ばれる画像表示装置（画像表示装置１００）の表示部に好適に適用可能なものである。
　上記第２の実施の形態では、成長基板として光透過性を有するサファイア基板１１４を用い、これを用いて隔壁層を形成した例を示したが、これに限定されるものではない。例えば、成長基板として遮光性を有するシリコン（Ｓｉ）基板５６や、シリコンカーバイド（ＳｉＣ）基板を用い、これを用いて隔壁層を形成するようにしてもよい。その際には、反射膜２４を省略してもよい。
　このように、本変形例の発光装置２Ａでは、成長基板としてサファイア基板１１４の代わりに遮光性を有する、例えばＳｉ基板５６を用いて隔壁層を形成するようにした。これにより、上記実施の形態と同様の効果が得られると共に、製造コストを低減することが可能となる。
（３－２．変形例２）
　上記第１，第２の実施の形態では、隔壁層２２が色画素Ｐｒ，Ｐｇ，Ｐｂ毎に略正六角形状の開口２２Ｈを有する例を示したが、開口２２Ｈの平面形状はこれに限定されるものではない。例えば、図１３に示したように、矩形状の開口２２Ｈを設けるようにしてもよい。その際には、複数の発光素子１１および開口２２Ｈは、例えば行列状に２次元配置するようにしてもよい。各開口２２Ｈ内に設けられる波長変換層２３（赤色波長変換層２３Ａ、緑色波長変換層２３Ｇおよび青色波長変換層２３Ｂ）は、例えばベイヤ状に配置される。
＜４．適用例＞
（適用例１）
　図１４は、画像表示装置（画像表示装置１００）の概略構成の一例を表した斜視図である。画像表示装置１００は、いわゆるＬＥＤディスプレイと呼ばれるものであり、表示画素として本開示の発光装置（例えば、発光装置１）が用いられている。画像表示装置１００は、例えば図１４に示したように、表示パネル１２０と、表示パネル１２０を駆動する制御回路１４０とを備えている。
　表示パネル１２０は、実装基板１２０Ａと、対向基板１２０Ｂとを互いに重ね合わせたものである。対向基板１２０Ｂの表面が映像表示面となっており、中央部分に表示領域（表示部１００Ａ）を有し、その周囲に、非表示領域であるフレーム部１００Ｂを有している。
　図１５は、実装基板１２０Ａの対向基板１２０Ｂ側の表面のうち表示部１００Ａに対応する領域の配線レイアウトの一例を表したものである。実装基板１２０Ａの表面のうち表示部１００Ａに対応する領域には、例えば図１５に示したように、複数のデータ配線１２１が所定の方向に延在して形成されており、かつ所定のピッチで並列配置されている。実装基板１２０Ａの表面のうち表示部１００Ａに対応する領域には、さらに、例えば、複数のスキャン配線１２２がデータ配線１２１と交差（例えば、直交）する方向に延在して形成されており、且つ、所定のピッチで並列配置されている。データ配線１２１およびスキャン配線１２２は、例えば、Ｃｕ等の導電性材料からなる。
　スキャン配線１２２は、例えば、最表層に形成されており、例えば、基材表面に形成された絶縁層（図示せず）上に形成されている。なお、実装基板１２０Ａの基材は、例えば、シリコン基板、または樹脂基板等からなり、基材上の絶縁層は、例えば、ＳｉＮ、ＳｉＯ、酸化アルミニウム（ＡｌＯ）または樹脂材料からなる。一方、データ配線１２１は、スキャン配線１２２を含む最表層とは異なる層（例えば、最表層よりも下の層）内に形成されており、例えば、基材上の絶縁層内に形成されている。
　データ配線１２１とスキャン配線１２２との交差部分の近傍が表示画素１２３となっており、複数の表示画素１２３が表示部１００Ａ内においてマトリクス状に配置されている。各表示画素１２３には、例えば、発光装置１の各色画素Ｐｒ，Ｐｇ，Ｐｂが実装されている。
　発光装置１には、例えば色画素Ｐｒ，Ｐｇ，Ｐｂごとに一対、または一方が共通且つ他方が色画素Ｐｒ，Ｐｇ，Ｐｂごとに配置される端子電極が設けられている。そして、一方の端子電極がデータ配線１２１に電気的に接続されており、他方の端子電極がスキャン配線１２２に電気的に接続されている。例えば、一方の端子電極は、データ配線１２１に設けられた分枝１２１Ａの先端のパッド電極１２１Ｂに電気的に接続されている。また、例えば、他方の端子電極は、スキャン配線１２２に設けられた分枝１２２Ａの先端のパッド電極１２２Ｂに電気的に接続されている。
　各パッド電極１２１Ｂ，１２２Ｂは、例えば、最表層に形成されており、例えば、図１５に示したように、各発光装置１が実装される部位に設けられている。ここで、パッド電極１２１Ｂ，１２２Ｂは、例えば、Ａｕ（金）等の導電性材料からなる。
　実装基板１２０Ａには、さらに、例えば、実装基板１２０Ａと対向基板１２０Ｂとの間の間隔を規制する複数の支柱（図示せず）が設けられている。支柱は、表示部１００Ａとの対向領域内に設けられていてもよいし、フレーム部１００Ｂとの対向領域内に設けられていてもよい。
　対向基板１２０Ｂは、例えば、ガラス基板、または樹脂基板等からなる。対向基板１２０Ｂにおいて、発光装置１側の表面は平坦となっていてもよいが、粗面となっていることが好ましい。粗面は、表示部１００Ａとの対向領域全体に渡って設けられていてもよいし、表示画素１２３との対向領域にだけ設けられていてもよい。粗面は、色画素Ｐｒ，Ｐｇ，Ｐｂから発せられた光が当該粗面に入細かな凹凸を有している。粗面の凹凸は、例えば、サンドブラストや、ドライエッチング等によって作製可能である。
　制御回路１４０は、映像信号に基づいて各表示画素１２３（各発光装置１）を駆動するものである。制御回路１４０は、例えば、表示画素１２３に接続されたデータ配線１２１を駆動するデータドライバと、表示画素１２３に接続されたスキャン配線１２２を駆動するスキャンドライバとにより構成されている。制御回路１４０は、例えば、図１４に示したように、表示パネル１２０とは別体で設けられ、かつ配線を介して実装基板１２０Ａと接続されていてもよいし、実装基板１２０Ａ上に実装されていてもよい。
（適用例２）
　図１６は、本開示の発光装置（例えば、発光装置１）を用いた画像表示装置の他の構成例（画像表示装置２００）を表した斜視図である。画像表示装置２００は、ＬＥＤを光源とする複数の発光装置を用いた、所謂タイリングディスプレイと呼ばれるものである。画像表示装置２００は、例えば、図１６に示したように、表示パネル２２０と、表示パネル２２０を駆動する制御回路２４０とを備えている。
　表示パネル２２０は、実装基板２２０Ａと、対向基板２２０Ｂとを互いに重ね合わせたものである。対向基板２２０Ｂの表面が映像表示面となっており、中央部分に表示部を有し、その周囲に、非表示領域であるフレーム部を有している（いずれも図示せず）。対向基板２２０Ｂは、例えば、所定の間隙を介して、実装基板２２０Ａと対向する位置に配置されている。なお、対向基板２２０Ｂが、実装基板２２０Ａの上面に接していてもよい。
　図１７は、実装基板２２０Ａの構成の一例を模式的に表したものである。実装基板２２０Ａは、例えば、図１７に示したように、タイル状に敷き詰められた複数のユニット基板２５０により構成されている。なお、図１７では、９つのユニット基板２５０により実装基板２２０Ａが構成される例を示したが、ユニット基板２５０の数は、１０以上であってもよいし、８以下であってもよい。
　図１８は、ユニット基板２５０の構成の一例を表したものである。ユニット基板２５０は、例えば、タイル状に敷き詰められた複数の発光装置１と、各発光装置１を支持する支持基板２６０とを有している。各ユニット基板２５０は、さらに、制御基板（図示せず）を有している。支持基板２６０は、例えば、金属フレーム（金属板）、もしくは、配線基板等で構成されている。支持基板２６０が配線基板で構成されている場合には、制御基板を兼ねることも可能である。このとき、支持基板２６０および制御基板の少なくとも一方が、各発光装置１と電気的に接続されている。
（適用例３）
　図１９は、透明ディスプレイ３００の外観を表したものである。透明ディスプレイ３００は、例えば表示部３１０と、操作部３１１と、筐体３１２とを有している。表示部３１０には、本開示の発光装置（例えば、発光装置１）が用いられている。この透明ディスプレイ３００では、表示部３１０の背景を透過しつつ、画像や文字情報を表示することが可能である。
　透明ディスプレイ３００では、実装基板は、光透過性を有する基板が用いられている。発光装置１に設けられる各電極は、実装基板と同様に光透過性を有する導電性材料を用いて形成されている。あるいは、各電極は、配線幅を補足したり、配線の厚みを薄くすることで、視認されにくい構造となっている。また、透明ディスプレイ３００は、例えば、駆動回路を備えた液晶層を重ね合わせることで黒表示を可能となり、液晶の配光方向を制御することにより、透過と黒表示とのスイッチングが可能となる。
　以上、第１，第２の実施の形態および変形例１，２ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、発光素子１１から出射される光が青色光または紫外光である例を示したが、これに限定されるものではない。例えば、発光装置１では、青色光と緑色光、紫外光と緑色光等、２種類以上の光が出射される発光素子も用いることができる。
　また、上記実施の形態等では、発光装置１等を構成する各部材を具体的に挙げて説明したが、全ての部材を備える必要はなく、また、他の部材をさらに備えていてもよい。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。
　本技術は以下のような構成を取ることも可能である。以下の構成の本技術によれば、化合物半導体からなる複数の発光素子の光出射面の一部に、格子不整合のない界面を形成する成長基板を残存させるようにした。これにより、発光素子の剥離を防ぎ、製造歩留まりを向上させることが可能となる。
（１）
　駆動基板と、
　前記駆動基板と対向する第１の面および前記第１の面とは反対側の、光出射面となる第２の面を有し、前記駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、
　前記複数の発光素子の前記第２の面に接し、前記発光素子を構成する前記化合物半導体と格子不整合のない界面を形成する成長基板と
　を備えた発光装置。
（２）
　前記成長基板は、前記複数の発光素子の前記第２の面それぞれの開口率が５０％以上となるようにパターニングされている、前記（１）に記載の発光装置。
（３）
　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいてストライプ状にパターニングされている、前記（１）または（２）に記載の発光装置。
（４）
　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいて格子状にパターニングされている、前記（１）または（２）に記載の発光装置。
（５）
　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいてレンズ状に成形されている、前記（１）乃至（４）のうちのいずれか１つに記載の発光装置。
（６）
　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいて中央の厚みが周辺部の厚みよりも小さい凹レンズ上に成形されている、前記（５）に記載の発光装置。
（７）
　前記成長基板の開口によって露出した前記複数の発光素子の前記第２の面には、それぞれ、光透過性を有する電極層が成膜されている、前記（２）乃至（６）のうちのいずれか１つに記載の発光装置。
（８）
　前記電極層は、前記複数の発光素子の共通層として前記複数の発光素子の前記第２の面から前記成長基板の前記開口の側面および上面に亘って連続形成されている、前記（７）に記載の発光装置。
（９）
　前記成長基板は、前記複数の発光素子それぞれの周縁部において前記第２の面と重畳するように隣り合う前記複数の発光素子の間に設けられている、前記（１）乃至（８）のうちのいずれか１つに記載の発光装置。
（１０）
　前記成長基板は、前記複数の発光素子がアレイ状に配置されてなる画素アレイ部において、前記複数の発光素子の前記第２の面の上方の空間を前記発光素子毎に区画する隔壁を成している、前記（９）に記載の発光装置。
（１１）
　前記隔壁によって区画された前記複数の発光素子の前記第２の面の上方には、前記複数の発光素子から出射された光の波長を変換する波長変換層がさらに設けられている、前記（１０）に記載の発光装置。
（１２）
　前記発光素子として、第１の光を出射する第１の発光素子、第２の発光素子および第３の発光素子と、
　前記波長変換層として、前記第１の発光素子の上方に配置された第１の波長変換層、前記第２の発光素子の上方に配置された第２の波長変換層および前記第３の発光素子の上方に配置された第３の波長変換層とをそれぞれ有し、
　前記第１の波長変換層は、前記第１の光を赤色光に変換し、
　前記第２の波長変換層は、前記第１の光を緑色光に変換し、
　前記第３の波長変換層は、前記第１の光を透過または青色光に変換する、前記（１１）に記載の発光装置。
（１３）
　前記成長基板はサファイア基板である、前記（１）乃至（１２）のうちのいずれか１つに記載の発光装置。
（１４）
　前記発光素子は、発光波長が青色帯域または紫外領域の発光ダイオードである、前記（１）乃至（１３）のうちのいずれか１つに記載の発光装置。
（１５）
　成長基板上に活性層を含む化合物半導体層をエピタキシャル成長させ、
　前記化合物半導体層を前記成長基板と共に複数に個片化し、
　前記個片化した前記化合物半導体層を第１の支持基板に、前記成長基板を前記第１の支持基板と対向するように貼り合わせ、
　前記化合物半導体層を分離して複数の発光素子を形成し、
　前記複数の発光素子を前記成長基板と共に第２の支持基板に貼り合わせた後、前記成長基板を研削して前記複数の発光素子の光出射面に前記成長基板の一部を残存させる
　発光装置の製造方法。
（１６）
　発光装置を備え、
　前記発光装置は、
　駆動基板と、
　前記駆動基板と対向する第１の面および前記第１の面とは反対側の、光出射面となる第２の面を有し、前記駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、
　前記複数の発光素子の前記第２の面に接し、前記発光素子を構成する前記化合物半導体と格子不整合のない界面を形成する成長基板と
　を有する画像表示装置。
（１７）
　駆動基板と、
　前記駆動基板と対向する第１の面および前記第１の面とは反対側の、光出射面となる第２の面を有し、前記駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、
　前記複数の発光素子の前記第２の面に接し、前記複数の発光素子の前記第２の面の上方の空間を前記発光素子毎に区画する隔壁を成す成長基板
　を備えた発光装置。
（１８）
　前記成長基板は、前記複数の発光素子それぞれの周縁部において前記第２の面と重畳するように隣り合う前記複数の発光素子の間に設けられている、前記（１７）に記載の発光装置。
　本出願は、日本国特許庁において２０２２年１１月１日に出願された日本特許出願番号２０２２－１７５８０１号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

  1. 　駆動基板と、
    　前記駆動基板と対向する第１の面および前記第１の面とは反対側の、光出射面となる第２の面を有し、前記駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、
    　前記複数の発光素子の前記第２の面に接し、前記発光素子を構成する前記化合物半導体と格子不整合のない界面を形成する成長基板と
    　を備えた発光装置。
  2. 　前記成長基板は、前記複数の発光素子の前記第２の面それぞれの開口率が５０％以上となるようにパターニングされている、請求項１に記載の発光装置。
  3. 　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいてストライプ状にパターニングされている、請求項１に記載の発光装置。
  4. 　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいて格子状にパターニングされている、請求項１に記載の発光装置。
  5. 　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいてレンズ状に成形されている、請求項１に記載の発光装置。
  6. 　前記成長基板は、前記複数の発光素子の前記第２の面それぞれにおいて中央の厚みが周辺部の厚みよりも小さい凹レンズ上に成形されている、請求項５に記載の発光装置。
  7. 　前記成長基板の開口によって露出した前記複数の発光素子の前記第２の面には、それぞれ、光透過性を有する電極層が成膜されている、請求項２に記載の発光装置。
  8. 　前記電極層は、前記複数の発光素子の共通層として前記複数の発光素子の前記第２の面から前記成長基板の前記開口の側面および上面に亘って連続形成されている、請求項７に記載の発光装置。
  9. 　前記成長基板は、前記複数の発光素子それぞれの周縁部において前記第２の面と重畳するように隣り合う前記複数の発光素子の間に設けられている、請求項１に記載の発光装置。
  10. 　前記成長基板は、前記複数の発光素子がアレイ状に配置されてなる画素アレイ部において、前記複数の発光素子の前記第２の面の上方の空間を前記発光素子毎に区画する隔壁を成している、請求項９に記載の発光装置。
  11. 　前記隔壁によって区画された前記複数の発光素子の前記第２の面の上方には、前記複数の発光素子から出射された光の波長を変換する波長変換層がさらに設けられている、請求項１０に記載の発光装置。
  12. 　前記発光素子として、第１の光を出射する第１の発光素子、第２の発光素子および第３の発光素子と、
    　前記波長変換層として、前記第１の発光素子の上方に配置された第１の波長変換層、前記第２の発光素子の上方に配置された第２の波長変換層および前記第３の発光素子の上方に配置された第３の波長変換層とをそれぞれ有し、
    　前記第１の波長変換層は、前記第１の光を赤色光に変換し、
    　前記第２の波長変換層は、前記第１の光を緑色光に変換し、
    　前記第３の波長変換層は、前記第１の光を透過または青色光に変換する、請求項１１に記載の発光装置。
  13. 　前記成長基板はサファイア基板である、請求項１に記載の発光装置。
  14. 　前記発光素子は、発光波長が青色帯域または紫外領域の発光ダイオードである、請求項１に記載の発光装置。
  15. 　成長基板上に活性層を含む化合物半導体層をエピタキシャル成長させ、
    　前記化合物半導体層を前記成長基板と共に複数に個片化し、
    　前記個片化した前記化合物半導体層を第１の支持基板に、前記成長基板を前記第１の支持基板と対向するように貼り合わせ、
    　前記化合物半導体層を分離して複数の発光素子を形成し、
    　前記複数の発光素子を前記成長基板と共に第２の支持基板に貼り合わせた後、前記成長基板を研削して前記複数の発光素子の光出射面に前記成長基板の一部を残存させる
    　発光装置の製造方法。
  16. 　発光装置を備え、
    　前記発光装置は、
    　駆動基板と、
    　前記駆動基板と対向する第１の面および前記第１の面とは反対側の、光出射面となる第２の面を有し、前記駆動基板の一の面側にアレイ状に配置されると共に、化合物半導体からなる複数の発光素子と、
    　前記複数の発光素子の前記第２の面に接し、前記発光素子を構成する前記化合物半導体と格子不整合のない界面を形成する成長基板と
    　を有する画像表示装置。
     
PCT/JP2023/038416 2022-11-01 2023-10-25 発光装置および表示装置の製造方法ならびに画像表示装置 Ceased WO2024095841A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020257016892A KR20250103667A (ko) 2022-11-01 2023-10-25 발광 장치 및 표시 장치의 제조 방법 그리고 화상 표시 장치
CN202380074616.0A CN120113371A (zh) 2022-11-01 2023-10-25 发光装置、显示装置的制造方法和图像显示装置
JP2024554425A JPWO2024095841A1 (ja) 2022-11-01 2023-10-25
DE112023004570.4T DE112023004570T5 (de) 2022-11-01 2023-10-25 Lichtemissionsvorrichtung, verfahren zum produzieren einer anzeigevorrichtung und bildanzeigevorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-175801 2022-11-01
JP2022175801 2022-11-01

Publications (1)

Publication Number Publication Date
WO2024095841A1 true WO2024095841A1 (ja) 2024-05-10

Family

ID=90930286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/038416 Ceased WO2024095841A1 (ja) 2022-11-01 2023-10-25 発光装置および表示装置の製造方法ならびに画像表示装置

Country Status (6)

Country Link
JP (1) JPWO2024095841A1 (ja)
KR (1) KR20250103667A (ja)
CN (1) CN120113371A (ja)
DE (1) DE112023004570T5 (ja)
TW (1) TW202425312A (ja)
WO (1) WO2024095841A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026023274A1 (ja) * 2024-07-25 2026-01-29 ソニーセミコンダクタソリューションズ株式会社 発光装置および画像表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060718A (ja) * 1999-08-23 2001-03-06 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
US20130112987A1 (en) * 2011-11-07 2013-05-09 Industrial Technology Research Institute Light emitting diode and fabricating method thereof
JP2020205417A (ja) * 2019-06-12 2020-12-24 東レ株式会社 マイクロｌｅｄディスプレイ装置
JP2021111681A (ja) * 2020-01-09 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. 発光素子および表示装置
JP2022141087A (ja) * 2021-03-15 2022-09-29 豊田合成株式会社 発光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI905469B (zh) 2017-10-30 2025-11-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060718A (ja) * 1999-08-23 2001-03-06 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
US20130112987A1 (en) * 2011-11-07 2013-05-09 Industrial Technology Research Institute Light emitting diode and fabricating method thereof
JP2020205417A (ja) * 2019-06-12 2020-12-24 東レ株式会社 マイクロｌｅｄディスプレイ装置
JP2021111681A (ja) * 2020-01-09 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. 発光素子および表示装置
JP2022141087A (ja) * 2021-03-15 2022-09-29 豊田合成株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026023274A1 (ja) * 2024-07-25 2026-01-29 ソニーセミコンダクタソリューションズ株式会社 発光装置および画像表示装置

Also Published As

Publication number Publication date
KR20250103667A (ko) 2025-07-07
TW202425312A (zh) 2024-06-16
CN120113371A (zh) 2025-06-06
DE112023004570T5 (de) 2025-08-21
JPWO2024095841A1 (ja) 2024-05-10

Similar Documents

Publication Publication Date Title
CN107731861A (zh) 发光装置封装件和使用其的显示装置
US20240243109A1 (en) Light-emitting device and image display apparatus
US12154934B2 (en) Light emitting device for display and display apparatus having the same
KR20190074067A (ko) 발광소자 패키지
TWI897991B (zh) 發光裝置及顯示裝置
WO2024095841A1 (ja) 発光装置および表示装置の製造方法ならびに画像表示装置
US20250176322A1 (en) Light emitting device, method for manufacturing light emitting device, and image display apparatus
EP4415045A2 (en) Led display pixel element and display device comprising same
KR20240011381A (ko) 디스플레이 장치
WO2024202658A1 (ja) 発光装置および画像表示装置
WO2024116917A1 (ja) 発光装置および画像表示装置
WO2024176784A1 (ja) 発光装置および画像表示装置
WO2025134553A1 (ja) 発光装置および画像表示装置
WO2021193277A1 (ja) 発光デバイスおよび画像表示装置
WO2024202662A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
CN120435933A (zh) 发光装置及图像显示装置
KR102669057B1 (ko) 반사체가 적용된 마이크로디스플레이 패널 제조 방법
US20250174618A1 (en) Display apparatus and fabrication method of the same
WO2025204186A1 (ja) 発光装置および画像表示装置
WO2025205907A1 (ja) 発光装置および画像表示装置
WO2025192031A1 (ja) 発光装置および画像表示装置
WO2025204188A1 (ja) 発光装置および画像表示装置
WO2025204313A1 (ja) 発光装置および画像表示装置
WO2024202686A1 (ja) 発光装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23885599

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024554425

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202380074616.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023004570

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 202380074616.0

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020257016892

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 112023004570

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23885599

Country of ref document: EP

Kind code of ref document: A1