WO2024090031A1 - 撮像素子および電子機器 - Google Patents

撮像素子および電子機器 Download PDF

Info

Publication number
WO2024090031A1
WO2024090031A1 PCT/JP2023/031946 JP2023031946W WO2024090031A1 WO 2024090031 A1 WO2024090031 A1 WO 2024090031A1 JP 2023031946 W JP2023031946 W JP 2023031946W WO 2024090031 A1 WO2024090031 A1 WO 2024090031A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
holding
recharge
selection
photon
Prior art date
Application number
PCT/JP2023/031946
Other languages
English (en)
French (fr)
Inventor
俊亮 坂間
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024090031A1 publication Critical patent/WO2024090031A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Definitions

  • This technology relates to an imaging element. More specifically, it relates to an imaging element having a light receiving element that detects the presence or absence of photons for each pixel, and to an electronic device having the imaging element.
  • an imaging element mounted on an electronic device such as an imaging device
  • an imaging element that has a light receiving element that detects the presence or absence of photons for each pixel, and detects photons by controlling the recharge of this light receiving element over multiple periods.
  • a technology is known that combines multiple periods of a recharge pulse (reset pulse) that controls the recharge of the light receiving element, so that the monotonically increasing nature of the count value of the number of detected photons is not lost even when photons are incident frequently, while maintaining the detection capability when photons are incident at a low frequency (see, for example, Patent Document 1).
  • the nonlinearity of the input/output characteristics is increased and the dynamic range is expanded by combining multiple types of recharge pulse cycles (i.e., recharge control cycles) that control recharge.
  • recharge pulse cycles i.e., recharge control cycles
  • This technology was developed in light of these circumstances, and aims to improve frame rates without compromising the light-receiving period when controlling recharge over multiple cycles.
  • an imaging element that includes a light receiving element that is provided for each pixel and detects the presence or absence of photons, and a detection circuit that is provided corresponding to the light receiving element and detects photons incident on the light receiving element, the detection circuit including a photon detection section that detects photons incident on the light receiving element by controlling recharge on the light receiving element over multiple cycles, multiple holding sections, and a selection control section that selects one of the multiple holding sections as the holding section that holds the number of detected photons detected by the photon detection section.
  • the detection circuit may further include a counter that counts pulses generated when the photon detection unit detects a photon
  • the plurality of holding units may be configured using a memory that holds the count value of the counter
  • the selection control unit may be disposed between the counter and the plurality of holding units and perform control to selectively input the count value of the counter to the plurality of holding units.
  • the detection circuit may further include a read control unit that reads out the hold value of one of the multiple holding units during the hold period of the other holding units. This allows a pipeline operation to be realized, and has the effect of preventing exposure from being interrupted during the read period during global shutter operation in which the entire area of the image is scanned simultaneously.
  • the multiple holding units may be configured using a counter that counts pulses generated when the photon detection unit detects a photon
  • the selection control unit may be disposed between the photon detection unit and the multiple holding units, and may control the number of detected photons to be input selectively to the multiple holding units. This provides the effect of allowing the number of detected photons to be counted directly by the multiple holding units.
  • a period in which a counting operation is performed and a period in which a counting operation is not performed may be repeated a plurality of times. This allows the light receiving period in each counter constituting the plurality of holding units to be dispersed, resulting in the effect that an imaging result obtained by applying an electronic ND (Neutral Density) filter and an imaging result obtained by normal exposure can be obtained simultaneously.
  • an electronic ND Neutral Density
  • the selection control unit may be configured to select one of the plurality of holding units in synchronization with switching of the recharge control cycle. This provides the effect of being able to obtain count values of the number of detected photons with a plurality of different input/output characteristics by a single exposure, making it possible to derive (estimate) the correct number of incident photons even if the incident illuminance changes over time during the exposure period.
  • the selection control unit may generate a selection pulse for selecting one of the plurality of holding units, and the photon detection unit may perform recharge control at the plurality of cycles in synchronization with the selection pulse. This provides the effect of being able to adjust the gamma curve (input/output characteristics) after reading out the count value without losing the original S/N ratio.
  • the detection circuit may further include a recharge cycle switching control section that switches the cycle of the recharge control, and the selection control section may generate a selection pulse for selecting one of the plurality of holding sections in synchronization with a switching signal output by the recharge cycle switching control section.
  • the detection circuit may further include a recharge cycle switching control unit that switches the cycle of the recharge control, and the photon detection unit may generate a selection pulse for selecting one of the multiple holding units based on a switching signal output by the recharge cycle switching control unit. This allows the number of detected photons to be counted by a combination of long and short recharge cycles, thereby providing the effect of expanding the dynamic range of the input/output characteristics of each counter.
  • a stacked structure may be formed in which at least two semiconductor substrates, a first semiconductor substrate on which the light receiving element is formed and a second semiconductor substrate on which the detection circuit is formed, are stacked.
  • a selection pulse generating unit may be provided that generates a selection pulse for selecting one of the plurality of holding units, and the selection pulse generating unit may be arranged outside the pixel array unit in which the detection circuits are arranged in an array on the second semiconductor substrate. This brings about the effect that the circuit area of the detection circuit region arranged on a pixel-by-pixel basis on the second semiconductor substrate can be made smaller than when the selection pulse generating unit is arranged within the pixel.
  • a selection pulse generating unit may be provided that generates a selection pulse for selecting one of the plurality of holding units, and the selection pulse generating unit may be arranged in a pair with the detection circuit within a pixel array unit in which the detection circuits are arranged in an array on the second semiconductor substrate. This provides the effect of making it possible to keep the circuit area of the region on the second semiconductor substrate where the circuitry outside the pixel array unit is formed smaller than when the selection pulse generating unit is arranged outside the pixel array unit.
  • a calculation processing unit may be further provided that determines an image output based on each output value of the plurality of holding units. This brings about the effect that one image output or multiple image outputs can be calculated based on each output value of the plurality of holding units.
  • the calculation processing unit may be configured to calculate the incident illuminance for a plurality of exposure periods from the output values of the plurality of holding units, and calculate the average illuminance of the incident illuminance for the plurality of exposure periods. This provides the effect of being able to respond to faster changes in illuminance of a moving subject by calculating the average illuminance taking into account changes in illuminance during the exposure period.
  • the light receiving element may be an avalanche diode, for example, a single-photon avalanche diode. This provides the effect of being able to generate a signal in response to the reception of a photon.
  • the second aspect of the present technology is an electronic device having an imaging element including a light receiving element provided for each pixel and detecting the presence or absence of photons, and a detection circuit provided corresponding to the light receiving element and detecting photons incident on the light receiving element, the detection circuit including a photon detection section that detects photons incident on the light receiving element by controlling recharge of the light receiving element over multiple cycles, multiple holding sections, and a selection control section that selects one of the multiple holding sections as the holding section that holds the number of detected photons detected by the photon detection section.
  • FIG. 1 is a perspective view illustrating a semiconductor chip structure of an imaging element according to a first embodiment of the present technology
  • 1 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a first embodiment of the present technology
  • 4 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to the first embodiment of the present technology
  • 13 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a second embodiment of the present technology.
  • FIG. 13 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a second embodiment of the present technology.
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a third embodiment of the present technology.
  • 13 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a second embodiment of the present technology.
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a fourth embodiment of the present technology.
  • 13 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a fourth embodiment of the present technology.
  • 13 is a diagram illustrating a method for estimating incident illuminance from count values of different input/output characteristics in a fourth embodiment of the present technology;
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a third embodiment of the present technology.
  • 13 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to
  • FIG. 13 is a diagram illustrating a method for acquiring a count value based on a plurality of input/output characteristics in a fourth embodiment of the present technology
  • FIG. 13 is a diagram illustrating input/output characteristics A and B obtained for each holding unit in a fourth embodiment of the present technology.
  • FIG. FIG. 1 is a diagram for explaining a technique according to a reference example.
  • 11A and 11B are diagrams illustrating a case where the input/output characteristics are non-linear and a case where the input/output characteristics are linear.
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a fifth embodiment of the present technology.
  • FIG. 13 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a fifth embodiment of the present technology.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a sixth embodiment of the present technology.
  • 23 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a sixth embodiment of the present technology.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a seventh embodiment of the present technology.
  • 23 is a timing chart illustrating an example of a circuit operation of a pixel of an image sensor according to a seventh embodiment of the present technology.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a pixel of an imaging element according to a seventh embodiment of the present technology.
  • FIG. 23 is a block diagram showing an example configuration of an imaging element according to an eighth embodiment of the present technology.
  • FIG. 13 is a block diagram showing a configuration example of an imaging element according to a ninth embodiment of the present technology.
  • FIG. 23 is a block diagram showing an example circuit configuration of a calculation processing unit according to a tenth embodiment of the present technology.
  • 23 is a diagram for explaining a calculation processing unit according to an eleventh embodiment of the present technology;
  • FIG. 23 is a flowchart showing a specific process flow of a calculation processing unit in the eleventh embodiment of the present technology.
  • 23 is a diagram for explaining a calculation processing unit according to a twelfth embodiment of the present technology;
  • FIG. 1 is a block diagram showing an example of the configuration of an imaging device that is an example of an electronic device to which the present technology is applied.
  • FIG. 1 is a diagram illustrating an example of a field in which embodiments of the present technology can be applied;
  • 1 is a block diagram showing a schematic configuration example of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • First embodiment an example in which a counter is used to count the number of detected photons, a plurality of holding units are provided to hold the count values, and memories are used as the holding units
  • Second embodiment modification of the first embodiment: an example of implementing a pipeline operation
  • Third embodiment example in which multiple holding units are configured using counters and the number of detected photons is counted by the multiple holding units
  • Fourth embodiment an example in which switching of the recharge control cycle is synchronized with the operation of selecting one of a plurality of holding units in the configuration of the first embodiment.
  • Tenth embodiment (example of determining image output based on output values of multiple holding units) 11.
  • Eleventh embodiment (example of estimating incident illuminance by calculating average illuminance taking into account illuminance change during exposure period) 12.
  • Twelfth embodiment (an example in which an inverse function table prepared in advance is used to obtain an estimated illuminance that best matches a combination of output values from a plurality of holding units) 13.
  • Modifications 14 Application examples to electronic devices (electronic devices of the present technology) 15. Application Examples of the Embodiments of the Present Technology 16. Application Examples to Mobile Bodies 17. Configurations that the Present Technology Can Take
  • the first embodiment of the present technology is an example in which a counter is used to count the number of detected photons, a plurality of holding units are provided to hold the count values, and memories are used as the holding units.
  • a SPAD (Single Photon Avalanche Diode) element operating in Geiger mode is used as the light receiving element provided for each pixel to detect the presence or absence of photons.
  • the light receiving element of the pixel is not limited to a SPAD element, and various elements operating in Geiger mode, such as an APD (Avalanche Photodiode), can be used in addition to the SPAD element. This also applies to the embodiments described below.
  • [Semiconductor chip structure of imaging element] 1 is a perspective view showing a schematic diagram of a semiconductor chip structure of an image sensor 1 according to a first embodiment of the present technology.
  • a semiconductor chip structure of the image sensor 1 according to the first embodiment a stacked type semiconductor chip structure in which at least two semiconductor substrates (chips), a first semiconductor substrate 81 and a second semiconductor substrate 82, are stacked is shown.
  • the first semiconductor substrate 81 is a sensor chip provided for each pixel 2, in which SPAD elements 10, which are an example of light receiving elements that detect the presence or absence of photons, are arranged in a two-dimensional array.
  • the second semiconductor substrate 82 is a logic chip in which detection circuits 20 that detect photons incident on the SPAD elements 10 are arranged in a two-dimensional array corresponding to each of the SPAD elements 10 in the first semiconductor substrate 81.
  • connection portion 84 of the wiring layer 83 is a Cu-Cu connection that directly connects Cu electrodes together.
  • a process suitable for manufacturing the SPAD element 10 can be applied to the first semiconductor substrate 81, and a process suitable for manufacturing the detection circuit (logic circuit) 20 can be applied to the second semiconductor substrate 82.
  • the process can be optimized for each semiconductor substrate.
  • a stacked semiconductor chip structure has been exemplified here as the semiconductor chip structure of the imaging element 1 in the first embodiment, it is also possible to use a flat-laying semiconductor chip structure in which the SPAD element 10 and the detection circuit 20 are formed on the same semiconductor substrate.
  • FIG. 2 is a block diagram showing an example of a circuit configuration of a pixel 2 of an image sensor 1 according to a first embodiment of the present technology.
  • Fig. 2 illustrates an example of a circuit configuration for one pixel, and illustrates an example in which there are two storage units that store the number of detected photons. This point is the same in the embodiments described below.
  • the pixel 2 of the imaging element 1 is composed of a SPAD element 10 that detects the presence or absence of photons, and a detection circuit 20 that is provided corresponding to the SPAD element 10 and detects photons that are incident on the SPAD element 10.
  • the SPAD element 10 for example, has its anode grounded and operates with a reverse bias voltage equal to or greater than the breakdown voltage. When light is incident and even one electron-hole pair is generated, this acts as a seed to generate an avalanche current. As a result, the SPAD element 10 can detect even a single incident photon with a certain detection efficiency PDE (Photon Detection Efficiency).
  • PDE Photon Detection Efficiency
  • the detection circuit 20 includes a photon detection unit 30, a counter 40, a hold pulse generation unit 50, a holding unit 60, and a selection control unit 70.
  • the photon detection unit 30 has a recharge transistor 31, a recharge control unit 32, and a waveform shaping unit 33, and detects photons incident on the SPAD element 10 by controlling the recharge of the SPAD element 10 over multiple periods, thereby generating a detection pulse.
  • the recharge transistor 31 is configured by, for example, a P-type MOS (Metal Oxide Semiconductor) transistor, and is connected between the node of the power supply voltage V DD and the cathode of the SPAD element 10 to recharge the SPAD element 10 .
  • P-type MOS Metal Oxide Semiconductor
  • the recharge control unit 32 has an output terminal connected to the gate of the recharge transistor 31, and outputs a reset pulse RST with multiple different periods to the gate of the recharge transistor 31.
  • this reset pulse RST is a recharge pulse that controls the timing of recharging the SPAD element 10.
  • the waveform shaping unit 33 is composed of, for example, a CMOS inverter, and performs waveform shaping of the cathode voltage Vk, which is the output of the SPAD element 10, and outputs it as a detection pulse DET.
  • the counter 40 counts the detection pulses DET generated by the photon detection unit 30.
  • the count value CNT of the counter 40 corresponds to the number of photons detected by the SPAD element 10.
  • the hold pulse generating unit 50 generates a hold pulse PLS to be given to the counter 40, and controls the counter 40 by giving the hold pulse PLS.
  • the holding unit 60 is composed of a plurality of holding units, for example, two holding units, a first holding unit 61 and a second holding unit 62.
  • the first holding unit 61 and the second holding unit 62 are composed, for example, of a memory.
  • the first holding unit 61 and the second holding unit 62 each have a two-input configuration, with the count value CNT of the counter 40 being one of the inputs.
  • the selection control unit 70 is configured to have a first two-input AND circuit 71, a second two-input AND circuit 72, and a selection pulse generation unit 73.
  • the two-input first AND circuit 71 receives the hold pulse PLS generated by the hold pulse generating unit 50 as one input, and the selection pulse SEL1 generated by the selection pulse generating unit 73 as the other input, and generates a hold signal HLD1 based on these two inputs.
  • the hold signal HLD1 generated by the first AND circuit 71 is supplied to the first holding unit 61 as the other input.
  • the two-input second AND circuit 72 receives the hold pulse PLS generated by the hold pulse generating unit 50 as one input, and the selection pulse SEL2 generated by the selection pulse generating unit 73 as the other input, and generates a hold signal HLD2 based on these two inputs.
  • the hold signal HLD2 generated by the second AND circuit 72 is supplied to the second holding unit 62 as the other input.
  • the selection pulse generating unit 73 generates selection pulses SEL1 and SEL2 to select one of the multiple holding units of the holding unit 60, in this example the first holding unit 61 or the second holding unit 62, as the holding unit that holds the count value CNT of the counter 40 corresponding to the number of detected photons, and provides this to the first AND circuit 71 and the second AND circuit 72 as the other input of each.
  • the first holding unit 61 holds the count value CNT output from the counter 40 under the control of a hold signal HLD1 provided from the first AND circuit 71.
  • the hold value REG1 of the first holding unit 61 corresponds to the number of photons detected by the photon detection unit 30, and is output as a pixel signal according to the photons incident on the SPAD element 10 during a specified exposure period.
  • the second holding unit 62 holds the count value CNT output from the counter 40 under the control of a hold signal HLD2 provided from the second AND circuit 72.
  • the hold value REG2 of the second holding unit 62 corresponds to the number of photons detected by the photon detection unit 30, and is output as a pixel signal according to the photons incident on the SPAD element 10 during a specified exposure period.
  • FIG. 3 is a timing chart for explaining an example of the circuit operation of the pixel 2 of the image sensor 1 in the first embodiment. Here, the timing relationship in one exposure period is shown.
  • FIG. 3 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the selection pulses SEL1 and SEL2, the hold pulse PLS, the hold signals HLD1 and HLD2, the count value CNT, and the hold values REG1 and REG2 in response to the incident photons.
  • the selection pulse SEL1 is at a high level and the selection pulse SEL2 is at a low level
  • the selection pulse SEL1 is at a low level and the selection pulse SEL2 is at a high level.
  • the count values N1 and N2 of the counter 40 in different time periods in one exposure period are held in different holding units, and the count values are output as the imaging result for the number of holding units. This makes it possible to improve the substantial frame rate by the number of holding units under the recharge control in a plurality of cycles.
  • the second embodiment of the present technology is a modified example of the first embodiment in which a counter is used to count the number of detected photons, a plurality of holding units are provided to hold the count values, and memories are used as the holding units, and the second embodiment is an example in which a pipeline operation is realized.
  • FIG. 4 is a block diagram showing an example of a circuit configuration of the pixel 2 of the image sensor 1 according to the second embodiment of the present technology.
  • the pixel 2 of the image sensor 1 in the second embodiment has a detection circuit 20 that detects photons incident on the SPAD element 10 and includes a photon detection unit 30, a counter 40, a hold pulse generation unit 50, a holding unit 60, and a selection control unit 70.
  • the configurations of the photon detection unit 30, counter 40, hold pulse generation unit 50, and selection control unit 70 are the same as those in the first embodiment, but the configuration of the holding unit 60 is different from that in the first embodiment.
  • the holding unit 60 is configured to have a read control unit 63 in addition to a first holding unit 61 and a second holding unit 62 that are configured using a memory, for example.
  • the read control unit 63 generates read control signals RD1 and RD2, and controls the first holding unit 61 to read the hold value REG1 by providing a read control signal RD1, and the second holding unit 62 to read the hold value REG2 by providing a read control signal RD2 at a different timing than the read control signal RD1.
  • FIG. 5 is a timing chart for explaining an example of the circuit operation of the pixel 2 of the image sensor 1 in the second embodiment. Here, the timing relationship in one exposure period is shown.
  • FIG. 5 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the selection pulses SEL1 and SEL2, the hold pulse PLS, the hold signals HLD1 and HLD2, the count value CNT, the hold values REG1 and REG2, and the read control signals RD1 and RD2 in response to the incident photons.
  • the first holding unit 61 and the second holding unit 62 alternately hold the count value CNT of the counter 40 twice each during one exposure period.
  • the hold is performed at the falling edge of the selection pulse SEL (SEL1, SEL2), and the hold is released at the rising edge.
  • the hold value REG1/REG2 of the first holding unit 61 or the second holding unit 62 is read out during the hold period of the other one.
  • the hold periods for the first holding unit 61 and the second holding unit 62 are alternated, and the circuit operates so that an increase in the count value CNT of the counter 40 is always reflected in one of the holding units. Then, during the hold period of one of the first holding unit 61 and the second holding unit 62, the hold value REG1/REG2 of the other is read out, a so-called pipeline operation.
  • This pipeline operation makes it possible to prevent exposure from being interrupted during the readout period during global shutter operation in which the entire area of the image is scanned simultaneously.
  • the third embodiment of the present technology is an example in which a plurality of holding units are configured using counters, and the number of detected photons is counted by the plurality of holding units.
  • FIG. 6 is a block diagram showing an example of a circuit configuration of a pixel 2 of an image sensor 1 according to the third embodiment of the present technology.
  • the pixel 2 of the image sensor 1 has a detection circuit 20 that detects photons incident on the SPAD element 10 and includes a photon detection unit 30, a holding unit 60, and a selection control unit 70.
  • the configuration of the photon detection unit 30 is the same as in the first embodiment.
  • the holding unit 60 is composed of, for example, two holding units, a first holding unit 61 and a second holding unit 62.
  • the first holding unit 61 and the second holding unit 62 are composed of, for example, counters. That is, in the third embodiment, the first holding unit 61 and the second holding unit 62, which are composed of counters, are configured to count the detection pulses DET generated by the photon detection unit 30, i.e., to count the number of detected photons.
  • the count value CNT1 of the first holding unit 61 and the count value CNT2 of the second holding unit 62 correspond to the number of photons detected by the photon detection unit 30, and are output as a pixel signal corresponding to the number of photons incident on the SPAD element 10 during a specified exposure period.
  • a two-input first AND circuit 71 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL1 generated by the selection pulse generation unit 73 as the other input, and outputs a first detection pulse DET1 based on these two inputs.
  • This first detection pulse DET1 is counted by a counter constituting the first holding unit 61.
  • the count value CNT1 of the first holding unit 61 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • the two-input second AND circuit 72 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL2 generated by the selection pulse generation unit 73 as the other input, and outputs a second detection pulse DET2 based on these two inputs.
  • This second detection pulse DET2 is counted by a counter constituting the second holding unit 62.
  • the count value CNT2 of the second holding unit 62 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • the selection pulse generating unit 73 generates selection pulses SEL1 and SEL2 to select one of the multiple holding units of the holding unit 60, in this example the first holding unit 61 or the second holding unit 62, as the holding unit that holds the detection pulse DET corresponding to the number of detected photons, and provides this to the first AND circuit 71 and the second AND circuit 72 as the other input of each.
  • FIG. 7 is a timing chart illustrating an example of the circuit operation of the pixel 2 of the image sensor 1 in the third embodiment.
  • FIG. 7 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the selection pulses SEL1 and SEL2, the first and second detection pulses DET1 and DET2, and the first and second count values CNT1 and CNT2 in response to incident photons.
  • the image sensor 1 of the third embodiment switching between the first holding unit 61 and the second holding unit 62 is repeated multiple times under the control of the selection pulses SEL1 and SEL2. Then, in each counter constituting the first holding unit 61 and the second holding unit 62, counting the number of detected photons, specifically, counting the first count value CNT1 and the second count value CNT2, a period in which a count operation is performed and a period in which a count operation is not performed are repeated multiple times.
  • the count values CNT1 and CNT2 of the first holding unit 61 and the second holding unit 62 are output as pixel signals corresponding to the number of detected photons in a predetermined exposure period.
  • the first holding unit 61 and the second holding unit 62 are switched between multiple times, and a period in which the counters constituting the first holding unit 61 and the second holding unit 62 perform a counting operation on the number of detected photons and a period in which the counters do not perform a counting operation are repeated multiple times.
  • an electronic ND Neutral Density
  • a fourth embodiment of the present technology is an example in which, in the configuration of the first embodiment, switching of the recharge control period (hereinafter, sometimes simply referred to as a "recharge period") is synchronized with the operation of selecting one of a plurality of holding units.
  • FIG. 8 is a block diagram showing an example of a circuit configuration of the pixel 2 of the image sensor 1 according to the fourth embodiment of the present technology.
  • the detection circuit 20 that detects photons incident on the SPAD element 10 has a photon detection unit 30, a counter 40, a hold pulse generation unit 50, a holding unit 60, and a selection control unit 70.
  • the configurations of the photon detection unit 30, the counter 40, the hold pulse generation unit 50, the holding unit 60, and the selection control unit 70 are the same as in the first embodiment.
  • the first holding unit 61 and the second holding unit 62 are configured using memory.
  • the image sensor 1 in the fourth embodiment configured as described above differs from the first embodiment in that it is configured to synchronize the switching of the recharge control period in the recharge control unit 32 with the operation of selecting one of the multiple holding units (first holding unit 61/second holding unit 62).
  • the recharge control period is the period of the reset pulse RST output from the recharge control unit 32 that recharges the SPAD element 10.
  • the reset pulse RST can also be called a recharge pulse.
  • the selection pulse generating unit 73 generates selection pulses SEL1 and SEL2 to select the first holding unit 61 or the second holding unit 62 as the holding unit that holds the count value CNT of the counter 40, which corresponds to the number of detected photons, and supplies them to the first AND circuit 71 and the second AND circuit 72.
  • the selection pulse generating unit 73 further supplies the selection pulses SEL1 and SEL2 to the recharge control unit 32.
  • the recharge control unit 32 generates reset pulses RST with different cycles based on the selection pulses SEL1 and SEL2 supplied from the selection pulse generation unit 73. Specifically, the recharge control unit 32 switches the cycle of the reset pulse RST, that is, switches the cycle of the recharge control, based on the selection pulses SEL1 and SEL2. This synchronizes the switching of the cycle of the recharge control with the operation of selecting the first holding unit 61 or the second holding unit 62.
  • the first holding unit 61 holds the count value CNT output from the counter 40 under the control of a hold signal HLD1 provided from the first AND circuit 71.
  • the hold value REG1 of the first holding unit 61 corresponds to the number of photons detected by the photon detection unit 30, and is output as a pixel signal according to the photons incident on the SPAD element 10 during a specified exposure period.
  • the second holding unit 62 holds the count value CNT output from the counter 40 under the control of a hold signal HLD2 provided from the second AND circuit 72.
  • the hold value REG2 of the second holding unit 62 corresponds to the number of photons detected by the photon detection unit 30, and is output as a pixel signal according to the photons incident on the SPAD element 10 during a specified exposure period.
  • FIG. 9 is a timing chart illustrating an example of the circuit operation of the pixel 2 of the image sensor 1 in the fourth embodiment.
  • FIG. 9 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the selection pulses SEL1 and SEL2, the hold pulse PLS, the hold signals HLD1 and HLD2, the count value CNT, and the hold values REG1 and REG2 in response to the incident photons.
  • the recharge control cycle is switched, in this example, from the long recharge cycle B to the short recharge cycle A. Then, during the period of cycle B when the selection pulse SEL1 is at a high level and the selection pulse SEL2 is at a low level, the first holding unit 61 holds the count value N1 of the counter 40, and during the period of cycle A when the selection pulse SEL1 is at a low level and the selection pulse SEL2 is at a high level, the second holding unit 62 holds the count value N2 of the counter 40.
  • the input of the count value CNT of the counter 40 to the first holding unit 61 and the second holding unit 62 configured using a memory is synchronized with the switching of the period of the reset pulse RST.
  • the gamma curve (input/output characteristics) can be adjusted after the count value is read out without losing the S/N ratio obtained when exposure is performed with a single holding unit.
  • photon detection is performed by recharge control over multiple cycles, there are multiple holding units for holding the number of detected photons, and the switching of the recharge control cycle is synchronized with the switching of the holding units for holding the number of detected photons, thereby providing the following effects and advantages. That is, since a single exposure can provide count values for the number of detected photons with multiple different input/output characteristics, it becomes possible to derive (estimate) the correct number of incident photons even if the incident illuminance changes over time during the exposure period.
  • FIG. 10 is a diagram illustrating a method for estimating incident illuminance from count values of different input/output characteristics in a fourth embodiment of the present technology.
  • Part a in Fig. 10 is a diagram illustrating a combination of incident illuminances fH and fL that realizes a count value N B of the number of detected photons with input/output characteristic B
  • part b in the same figure is a diagram illustrating an illuminance change that obtains a count value N A of the number of detected photons with input/output characteristic A and a count value N B of the number of detected photons with input/output characteristic B.
  • the count values N A and N B of the number of detected photons are obtained from two input/output characteristics A and B.
  • the incident illuminance f H in the first half of the exposure period and the incident illuminance f L in the second half of the exposure period can be estimated.
  • a combination of incident illuminances fH and fL that realizes count value N B is found. Based on the input/output characteristics per unit time of known input/output characteristic A, a count value of the number of detected photons due to input/output characteristic A is calculated for each combination of the found incident illuminances fH and fL . At this time, the combination of fH and fL that obtains the actually obtained count value N A of the number of detected photons is the incident illuminance.
  • FIG. 11 is a diagram illustrating a method for acquiring a count value of the number of detected photons based on a plurality of input/output characteristics in the fourth embodiment of the present technology.
  • the reset pulse RST is supplied from the recharge control unit 32 while switching between multiple different cycles over time.
  • multiple holding units are prepared to hold the detection pulse DET generated by the photon detection unit 30, and the switching of these multiple holding units is synchronized with the cycle of the reset pulse RST supplied from the recharge control unit 32.
  • a reset pulse RST when a reset pulse RST is supplied while switching between cycles A and B, two holding units, a first holding unit 61 and a second holding unit 62, are prepared as the holding unit 60. Then, the holding units are switched so that the first holding unit 61 holds the count value of the number of detected photons only during cycle B, and the second holding unit 62 holds the count value of the number of detected photons only during cycle A.
  • the holding units are switched so that the first holding unit 61 holds the count value of the number of detected photons only during cycle B, and the second holding unit 62 holds the count value of the number of detected photons only during cycle A.
  • the first holding unit 61 obtains a count value n B of the number of detected photons according to the input/output characteristic B
  • the second holding unit 62 obtains a count value n A of the number of detected photons according to the input/output characteristic A.
  • the count value of the number of detected photons obtained by exposure for a certain period of time is the integral of the input/output characteristics per unit time over time. If there is no change in the incident illuminance over time during the exposure period, the input/output characteristics per unit time will be maintained if the count value is divided by the exposure time, so it is possible to derive the number of incident photons from the count value of the number of detected photons.
  • the same count value of the detected photons may be obtained even if the number of incident photons differs due to the nonlinearity of the input/output characteristics. Therefore, the number of incident photons cannot be correctly derived from the count value of the detected photons.
  • the count value of the number of detected photons relative to the incident illuminance will be a constant multiple of the input/output characteristics per unit time, as shown in FIG. 13B. Since there is a one-to-one correspondence between the incident illuminance and the count value of the number of detected photons, it is possible to derive the number of incident photons from the count value of the number of detected photons.
  • the fifth embodiment of the present technology is an example in which, in the configuration of the third embodiment, switching of the cycle of recharge control is synchronized with an operation of selecting one of a plurality of holding units.
  • FIG. 15 is a block diagram showing an example of a circuit configuration of a pixel 2 of an image sensor 1 according to the fifth embodiment of the present technology.
  • the detection circuit 20 that detects photons incident on the SPAD element 10 is configured to have a photon detection unit 30, a holding unit 60, and a selection control unit 70.
  • the configuration of the photon detection unit 30 is the same as in the first embodiment.
  • the holding unit 60 the first holding unit 61 and the second holding unit 62 are configured using counters.
  • the imaging element 1 in the fifth embodiment configured as described above differs from the third embodiment in that it is configured to synchronize the switching of the recharge control period in the recharge control unit 32 with the operation of selecting one of the multiple holding units (first holding unit 61/second holding unit 62).
  • the selection pulse generating unit 73 generates selection pulses SEL1 and SEL2 for selecting the first holding unit 61 or the second holding unit 62 as the holding unit that holds the number of detected photons generated by the photon detection unit 30, and supplies them to the first AND circuit 71 and the second AND circuit 72.
  • the selection pulse generating unit 73 further supplies the selection pulses SEL1 and SEL2 to the recharge control unit 32.
  • the recharge control unit 32 generates reset pulses RST with different cycles based on the selection pulses SEL1 and SEL2 supplied from the selection pulse generation unit 73. Specifically, the recharge control unit 32 switches the cycle of the reset pulse RST, that is, switches the cycle of the recharge control, based on the selection pulses SEL1 and SEL2. This synchronizes the switching of the cycle of the recharge control with the operation of selecting the first holding unit 61 or the second holding unit 62.
  • a two-input first AND circuit 71 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL1 generated by the selection pulse generation unit 73 as the other input, and outputs a first detection pulse DET1 based on these two inputs.
  • This first detection pulse DET1 is counted by a counter constituting the first holding unit 61.
  • the count value CNT1 of the first holding unit 61 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • the two-input second AND circuit 72 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL2 generated by the selection pulse generation unit 73 as the other input, and outputs a second detection pulse DET2 based on these two inputs.
  • This second detection pulse DET2 is counted by a counter constituting the second holding unit 62.
  • the count value CNT2 of the second holding unit 62 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • FIG. 16 is a timing chart illustrating an example of the circuit operation of the pixel 2 of the image sensor 1 in the fifth embodiment.
  • FIG. 16 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the selection pulses SEL1 and SEL2, the first and second detection pulses DET1 and DET2, and the first and second count values CNT1 and CNT2 in response to incident photons.
  • the recharge control cycle is switched at the timing of the logic switching of the selection pulses SEL1 and SEL2, in this example, from cycle B, which is a long recharge cycle, to cycle A, which is a short recharge cycle. Then, under the control of the selection pulses SEL1 and SEL2, switching between the first holding unit 61 and the second holding unit 62 is repeated, whereby the number of detected photons is counted by each counter constituting the first holding unit 61 and the second holding unit 62.
  • the count values CNT1 and CNT2 of the first holding unit 61 and the second holding unit 62 are output as pixel signals corresponding to the number of detected photons in a specified exposure period.
  • the input of the detection pulse DET generated by the photon detection unit 30 to the first holding unit 61 and the second holding unit 62, which are configured using counters, is synchronized with the switching of the period of the reset pulse RST.
  • This makes it possible to obtain exposure results with multiple different input/output characteristics in the same exposure period without bias in the exposure period.
  • the sixth embodiment of the present technology is an example in which, in the configuration of the third embodiment, switching between a plurality of holding units is performed based on a signal for switching a recharge control cycle (recharge cycle).
  • a recharge control cycle recharge cycle
  • the switching of the recharge control cycle and the operation of selecting one of the plurality of holding units can be synchronized.
  • FIG. 17 is a block diagram showing an example of a circuit configuration of a pixel 2 of an image sensor 1 according to the sixth embodiment of the present technology.
  • the detection circuit 20 that detects photons incident on the SPAD element 10 has a photon detection unit 30, a holding unit 60, and a selection control unit 70.
  • the photon detection unit 30 has the same configuration as in the first embodiment.
  • the holding unit 60 the first holding unit 61 and the second holding unit 62 are configured using counters.
  • the imaging element 1 in the sixth embodiment has a configuration including a recharge cycle switching control unit 90 in addition to the photon detection unit 30, the holding unit 60, and the selection control unit 70.
  • the recharge cycle switching control unit 90 generates four types of switching signals A, B, C, and D that switch the cycle of the reset signal RST output from the recharge control unit 32, i.e., the recharge cycle, and provides them to the recharge control unit 32.
  • the recharge control unit 32 generates the reset signal RST with four types of cycles A, B, C, and D based on the recharge cycle switching signals A, B, C, and D provided by the recharge cycle switching control unit 90. In other words, the recharge control unit 32 switches the cycle of the generated reset signal RST based on the recharge cycle switching signals A, B, C, and D.
  • the recharge cycle switching control unit 90 further provides the generated recharge cycle switching signals A, B, C, and D to the selection pulse generation unit 73 of the selection control unit 70.
  • the selection pulse generation unit 73 generates selection pulses SEL1 and SEL2 for selecting the first holding unit 61 or the second holding unit 62 as the holding unit that holds (counts) the number of detected photons, based on the charge cycle switching signals A, B, C, and D provided by the recharge cycle switching control unit 90.
  • the selection pulses SEL1 and SEL2 generated by the selection pulse generation unit 73 are provided to the first AND circuit 71 and the second AND circuit 72.
  • the selection pulse generating unit 73 can be configured to have an internal logic circuit. Specifically, as shown in the lower right of FIG. 17, the selection pulse generating unit 73 can be configured using two two-input AND circuits 731, 732. One of the AND circuits, 731, receives switching signals A and C as two inputs and generates a selection pulse SEL1. The other AND circuit, 732, receives switching signals B and D as two inputs and generates a selection pulse SEL2.
  • a two-input first AND circuit 71 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL1 generated by the selection pulse generation unit 73 as the other input, and outputs a first detection pulse DET1 based on these two inputs.
  • the first detection pulse DET1 is counted by a counter constituting the first holding unit 61.
  • the count value CNT1 of the first holding unit 61 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • the two-input second AND circuit 72 receives the detection pulse DET generated by the photon detection unit 30 as one input and the selection pulse SEL2 generated by the selection pulse generation unit 73 as the other input, and outputs a second detection pulse DET2 based on these two inputs.
  • the second detection pulse DET2 is counted by a counter constituting the second holding unit 62.
  • the count value CNT2 of the second holding unit 62 is output as a pixel signal corresponding to the number of photons detected in a specified exposure period.
  • FIG. 18 is a timing chart illustrating an example of the circuit operation of the pixel 2 of the image sensor 1 in the sixth embodiment.
  • FIG. 18 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the recharge cycle switching signals A, B, C, and D, the selection pulses SEL1 and SEL2, the first and second detection pulses DET1 and DET2, and the first and second count values CNT1 and CNT2 in response to incident photons.
  • the recharge control unit 32 sets four types of recharge periods, period A, period B, period C, and period D, as the periods of the reset pulse RST based on switching signals A, B, C, and D for the four types of recharge periods. Specifically, period A is set during the high level period of switching signal A, period B is set during the high level period of switching signal B, period C is set during the high level period of switching signal C, and period D is set during the high level period of switching signal D.
  • the length relationship of the periods of the reset pulse RST is period A>period B>period C>period D.
  • a selection pulse SEL1 that is at a high level is generated during a period when the recharge cycle switching signals A and C are at a high level
  • a selection pulse SEL2 that is at a high level is generated during a period when the recharge cycle switching signals B and D are at a high level. This causes the logic of the selection pulses SEL1 and SEL2 to be switched at the timing of the recharge cycle switching.
  • the first holding unit 61 and the second holding unit 62 are repeatedly switched between, and the number of detected photons is counted by the counters constituting the first holding unit 61 and the second holding unit 62.
  • the count values CNT1 and CNT2 of the first holding unit 61 and the second holding unit 62 are output as pixel signals corresponding to the number of detected photons in a specified exposure period.
  • the switching of the period of the reset pulse RST is synchronized with the switching of the first holding unit 61 and the second holding unit 62 based on the recharge period switching signals A, B, C, and D.
  • This allows each counter of the first holding unit 61 and the second holding unit 62 to hold count values CNT1 and CNT2 of the number of detected photons in a plurality of recharge periods with different periods.
  • the number of detected photons can be counted with a combination of long and short recharge periods, thereby expanding the dynamic range of the input/output characteristics of each counter.
  • the seventh embodiment of the present technology is an example in which selection pulses SEL1 and SEL2 for switching between a plurality of holding units are generated in a recharge control unit 32 that generates a reset pulse RST.
  • the switching of the recharge control cycle and the operation of selecting one of the plurality of holding units can be synchronized.
  • FIG. 19 is a block diagram showing an example of a circuit configuration of a pixel 2 of an image sensor 1 according to the seventh embodiment of the present technology.
  • the pixel 2 of the image sensor 1 is configured such that the selection pulses SEL1 and SEL2 for selecting the first holding unit 61 or the second holding unit 62 are generated by the selection pulse generating unit 73, and the rest of the configuration is basically the same as in the seventh embodiment in which the first holding unit 61 and the second holding unit 62 are configured using a counter.
  • the recharge control unit 32 generates a reset signal RST with multiple cycles based on four types of switching signals A, B, C, and D that switch the recharge cycle provided by the recharge cycle switching control unit 90. In other words, the recharge control unit 32 switches the cycle of the generated reset signal RST based on the recharge cycle switching signals A, B, C, and D.
  • the recharge control unit 32 further generates selection pulses SEL1 and SEL2 for selecting the first holding unit 61 or the second holding unit 62 as the holding unit that holds (counts) the number of detected photons, based on recharge cycle switching signals A, B, C, and D provided by the recharge cycle switching control unit 90.
  • the selection pulses SEL1 and SEL2 generated by the recharge control unit 32 are provided to the first AND circuit 71 and the second AND circuit 72.
  • the recharge control unit 32 that generates the reset pulse RST, by generating selection pulses SEL1 and SEL2 that switch between multiple holding units, i.e., the first holding unit 61 or the second holding unit 62, it is possible to synchronize the switching of the recharge control cycle with the operation of selecting the first holding unit 61 or the second holding unit 62.
  • FIG. 20 is a timing chart illustrating an example of the circuit operation of the pixel 2 of the image sensor 1 in the seventh embodiment.
  • FIG. 20 shows the timing relationship between the reset pulse RST, the cathode voltage Vk of the SPAD element 10, the detection pulse DET, the recharge cycle switching signals A, B, C, and D, the selection pulses SEL1 and SEL2, the first and second detection pulses DET1 and DET2, and the first and second count values CNT1 and CNT2 in response to incident photons.
  • the recharge control unit 32 sets four types of recharge periods, period A, period B, period C, and period D, as the period of the reset pulse RST based on switching signals A, B, C, and D for the four types of recharge periods. Specifically, period A is set during the high level period of switching signal A, period B is set during the high level period of switching signal B, period C is set during the high level period of switching signal C, and period D is set during the high level period of switching signal D.
  • the length relationship of the periods of the reset pulse RST is period A>period B>period C>period D.
  • a selection pulse SEL1 that is at a high level is generated during the period when the recharge cycle switching signals A and C are at a high level
  • a selection pulse SEL2 that is at a high level is generated during the period when the recharge cycle switching signals B and D are at a high level. This causes the logic of the selection pulses SEL1 and SEL2 to be switched at the timing of the recharge cycle switching.
  • the first holding unit 61 and the second holding unit 62 are repeatedly switched between, and the number of detected photons is counted by the counters constituting the first holding unit 61 and the second holding unit 62.
  • the count values CNT1 and CNT2 of the first holding unit 61 and the second holding unit 62 are output as pixel signals corresponding to the number of detected photons in a specified exposure period.
  • the recharge control unit 32 which generates the reset pulse RST based on the recharge cycle switching signals A, B, C, and D, generates selection pulses SEL1 and SEL2 that switch between multiple holding units, thereby synchronizing the switching of the cycle of the reset pulse RST with the operation of selecting the first holding unit 61 or the second holding unit 62.
  • This makes it possible to align the timing of the recharge cycle switching and the timing of the switching between the first holding unit 61 and the second holding unit 62 at the time of pulse generation in the recharge control unit 32.
  • the eighth embodiment of the present technology is an example in which selection pulses SEL1 and SEL2 for switching between a plurality of holding units are generated outside a pixel array unit.
  • FIG. 21 is a block diagram showing an example of the configuration of an image sensor 1 in an eighth embodiment of the present technology.
  • detection circuits 20 that detect photons incident on the SPAD elements 10 arranged in an array on the first semiconductor substrate 81 are arranged in an array on the second semiconductor substrate 82 in units of pixels 2 corresponding to the SPAD elements 10 to form a pixel array section 3.
  • a recharge control section 32 that generates a reset pulse RST
  • a selection pulse generation section 73 that generates selection pulses SEL1 and SEL2
  • a recharge cycle switching control section 90 that generates recharge cycle switching signals A, B, C, and D.
  • the reset pulse RST generated by the recharge control section 32 and the selection pulses SEL1 and SEL2 generated by the selection pulse generation section 73 are supplied to each detection circuit 20 in the pixel array section 3.
  • the configuration for generating the reset pulse RST and the selection pulses SEL1 and SEL2 based on the recharge cycle switching signals A, B, C, and D illustrated here corresponds to the configuration of the sixth embodiment shown in FIG. 17. This also applies to the ninth embodiment described later.
  • the selection pulse generating unit 73 is disposed outside the pixel array unit 3, and the selection pulses SEL1 and SEL2 that switch between the multiple holding units, i.e., select the first holding unit 61 or the second holding unit 62, are generated outside the pixel array unit 3 and supplied to each of the detection circuits 20 of the pixels 2. This makes it possible to keep the circuit area of the detection circuit 20 region that is disposed on a pixel 2 basis on the second semiconductor substrate 82 smaller than when the selection pulse generating unit 73 is disposed within the pixel 2.
  • the ninth embodiment of the present technology is an example in which selection pulses SEL1 and SEL2 for switching between a plurality of holding units are generated in each pixel in a pixel array unit.
  • FIG. 22 is a block diagram showing an example of the configuration of an image sensor 1 in a ninth embodiment of the present technology.
  • detection circuits 20 that detect photons incident on the SPAD elements 10 arranged in an array on the first semiconductor substrate 81 are arranged in an array in units of pixels 2 corresponding to the SPAD elements 10 together with a selection pulse generating unit 73 to form a pixel array unit 3.
  • a recharge control section 32 that generates a reset pulse RST
  • a recharge cycle switching control section 90 that generates recharge cycle switching signals A, B, C, and D.
  • the reset pulse RST generated by the recharge control section 32 is supplied to each detection circuit 20 in the pixel array section 3.
  • the recharge cycle switching signals A, B, C, and D generated by the recharge cycle switching control section 90 are supplied to each selection pulse generation section 73 in the pixel array section 3.
  • the selection pulse generating unit 73 is arranged in the pixel array unit 3 on a pixel 2 basis, i.e., in pairs with the detection circuit 20, and the selection pulses SEL1 and SEL2 that select the first holding unit 61 or the second holding unit 62 are generated in each pixel 2 in the pixel array unit 3 and supplied to the detection circuit 20.
  • the tenth embodiment of the present technology is an example in which an image output is obtained based on the output values of a plurality of holding units.
  • the calculation process for obtaining this image output may be configured to be performed within the image sensor 1, or may be configured to be performed by, for example, an application processor outside the image sensor 1. This point is the same in the embodiments described later.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a calculation processing unit in a tenth embodiment of the present technology.
  • calculation of image output is performed based on each output value of a plurality of holding units, for example, an output value out 1 of a first holding unit 61 and an output value out 2 of a second holding unit 62.
  • the output values out 1 and out 2 of the first and second holding units 61 and 62 are hold values REG1 and REG2 when the first and second holding units 61 and 62 are configured using memories, and are count values CNT1 and CNT2 when the first and second holding units 61 and 62 are configured using counters.
  • Arithmetic circuit example 1 23A shows an example of a circuit configuration of an arithmetic processing unit according to arithmetic circuit example 1.
  • Arithmetic circuit example 1 has an arithmetic unit 91 configured using, for example, a CPU (Central Processing Unit).
  • the arithmetic unit 91 calculates one image output based on each output value of a plurality of holding units (in this example, the output value out1 of the first holding unit 61 and the output value out2 of the second holding unit 62).
  • the image output calculated based on the output values of the multiple holding units can be used as the imaging result as is.
  • [Arithmetic circuit example 2] 23 b shows an example of a circuit configuration of an arithmetic processing unit according to arithmetic circuit example 2.
  • arithmetic circuit example 2 has an arithmetic unit 91 configured using, for example, a CPU.
  • the arithmetic unit 91 calculates a plurality of image outputs (two image outputs 1 and 2 in this example) based on each output value of a plurality of holding units (in this example, the output value out 1 of the first holding unit 61 and the output value out 2 of the second holding unit 62).
  • circuit configuration example of the arithmetic circuit example 2 it is possible to obtain multiple images from multiple image outputs (in this example, two image outputs 1 and 2) calculated based on the output values of multiple holding units, or to obtain an image by arbitrarily combining the images.
  • the eleventh embodiment of the present technology is an example in which an average illuminance is calculated in consideration of an illuminance change during an exposure period, and an incident illuminance is estimated.
  • the targets for estimating the illuminance change are narrowed down to two, the illuminance in the first half and the illuminance in the second half of one exposure period (see FIG. 3), and then the incident illuminance that best matches the combination of the outputs of the multiple holding units is estimated.
  • Fig. 24 is a diagram for explaining the arithmetic processing unit in the eleventh embodiment of the present technology.
  • a is a block diagram showing an example of a circuit configuration of the arithmetic processing unit
  • b in the same figure is a characteristic diagram showing the relationship between the incident photon rate f and the count values CNT1 and CNT2.
  • the count values CNT1 and CNT2 are the output values out1 and out2 of the first and second holding units 61 and 62 when configured using counters.
  • the dashed curves g 1 (f) and g 2 (f) are known input/output characteristics obtained from a table created from the setting of the recharge control period (recharge period).
  • the calculation processing unit in the eleventh embodiment has, for example, a calculation unit 91 configured using a CPU, a calculation unit 92-1 for calculating incident illuminance f1 in the first half of the exposure period, a calculation unit 92-2 for calculating incident illuminance f2 in the second half of the exposure period, and an average value calculation unit 93.
  • the calculation unit 91 calculates multiple image outputs (in this example, two image outputs 1 and 2) based on each output value of multiple holding units (in this example, the output value out 1 of the first holding unit 61 and the output value out 2 of the second holding unit 62).
  • the calculation unit 92-1 of the incident illuminance for the first half of the exposure period calculates the incident illuminance f1 for the first half of the exposure period based on the image output 1 output from the calculation unit 91, and the calculation unit 92-2 of the incident illuminance for the second half of the exposure period calculates the incident illuminance f2 for the second half of the exposure period based on the image output 2 output from the calculation unit 91.
  • An average value calculation unit 93 calculates the average value of the incident illuminance f1 in the first half of the exposure period calculated by the calculation unit 92-1 for the incident illuminance in the first half of the exposure period and the incident illuminance f2 in the second half of the exposure period calculated by the calculation unit 92-2 for the incident illuminance in the second half of the exposure period.
  • the average value calculated by the average value calculation unit 93 is output as an estimated illuminance that best matches the combination of the output values of the multiple holding units (in this example, the output value out1 of the first holding unit 61 and the output value out2 of the second holding unit 62).
  • FIG. 25 is a flowchart showing the specific processing flow of the calculation processing unit in the eleventh embodiment of the present technology.
  • the output value out1 of the first holding unit 61 and the output value out2 of the second holding unit 62 are used as input values (step S11), and then initial values of the incident illuminance f1 in the first half of the exposure period and the incident illuminance f2 in the second half of the exposure period are given (step S12).
  • the estimated values c1 , c2 of the output values out1 , out2 of the first and second holding units 61, 62 for the incident illuminance f1 in the first half of the exposure period and the incident illuminance f2 in the second half of the exposure period are calculated (step S13).
  • the calculation process for calculating the estimated values c1 , c2 can be performed based on the calculation formula 1 shown in step S13.
  • the recharge period is ⁇ and the number of times recharge is repeated during the exposure period is n
  • the known input/output characteristic g(f) for the incident photon rate f is given by:
  • an evaluation value L is calculated based on the estimated values c1 , c2 calculated in step S13 and the output values out1 , out2 actually obtained from the first and second holding units 61, 62 (step S14).
  • the calculation process for calculating this evaluation value L can be performed based on the calculation formula 2 shown in step S14.
  • step S15 it is determined whether the evaluation value L is equal to or less than the minimum or a predetermined reference value (step S15), and if it is not equal to or less than the minimum or a predetermined reference value (No in S15), the incident illuminances f1 and f2 are updated (step S16), and then the process returns to step S13.
  • evaluation value L is equal to or less than the minimum or a predetermined reference value (Yes in S15), that is, if the evaluation value L is sufficiently small, it is determined that the estimated values c1 and c2 and the output values out1 and out2 of the first and second holding units 61 and 62 are approximately equal, and the values of the incident illuminances f1 and f2 are considered to be correct, and their average values are calculated (step S17), and the series of calculation processes is terminated.
  • a process is performed to calculate an estimated illuminance (estimated incident illuminance) for a period obtained by dividing one exposure period by the number of the multiple holding units, based on each output value of the multiple holding units (in this example, the output value out1 of the first holding unit 61 and the output value out2 of the second holding unit 62).
  • each output value of the multiple holding units in this example, the output value out1 of the first holding unit 61 and the output value out2 of the second holding unit 62.
  • Twelfth embodiment of the present technology is an example in which an inverse function table prepared in advance is used to obtain an estimated illuminance that best matches a combination of output values of a plurality of holding units.
  • Fig. 26 is a diagram for explaining the arithmetic processing unit in the twelfth embodiment of the present technology.
  • a is a block diagram showing a circuit configuration example of the arithmetic processing unit
  • b in the same figure is a characteristic diagram showing the relationship between the incident photon rate f and the count values CNT1 and CNT2.
  • the count values CNT1 and CNT2 are the output values out1 and out2 of the first and second holding units 61 and 62 when configured using counters.
  • a calculation unit 91 formed using a CPU receives the output values out1 and out2 of the first and second holding units 61 and 62, and has an inverse conversion table of g -1 ( n1 - n2 ) for this input.
  • g(f) is an input/output characteristic that can be calculated from the recharge period setting.
  • the arithmetic processing unit in the twelfth embodiment of the present technology uses a previously prepared inverse function table to perform a process of calculating the estimated illuminance that best matches the combination of output values from the multiple storage units, more specifically, a process of calculating the average illuminance without considering changes in illuminance during the exposure period.
  • a process of calculating the average illuminance without considering changes in illuminance during the exposure period.
  • the imaging element according to the embodiment of the present technology described above can be applied to various electronic devices equipped with an imaging function, such as imaging devices such as digital still cameras and video cameras, portable terminal devices having an imaging function such as mobile phones, and copiers that use an imaging device in an image reading section.
  • imaging devices such as digital still cameras and video cameras
  • portable terminal devices having an imaging function such as mobile phones
  • copiers that use an imaging device in an image reading section.
  • FIG. 27 is a block diagram showing an example configuration of an imaging device that is an example of an electronic device to which the present technology is applied.
  • the imaging device 100 in this application example is a device for capturing an image of a subject, and comprises an imaging optical system 101 including a group of lenses, an imaging unit 102, a DSP (Digital Signal Processor) circuit 103, a display unit 104, an operation unit 105, a memory unit 106, and a power supply unit 107. These are interconnected by a bus 108.
  • Examples of the imaging device 100 include digital cameras such as digital still cameras, as well as smartphones and personal computers with imaging functions, and in-vehicle cameras.
  • the imaging unit 102 generates pixel data by photoelectric conversion.
  • the imaging element in the embodiment of the present technology can be used as this imaging unit 102.
  • light from a subject is collected by the imaging optical system 101 arranged on the incident light side and directed to the light receiving surface.
  • the imaging unit 102 supplies the pixel data generated by photoelectric conversion to the downstream DSP circuit 103.
  • the DSP circuit 103 performs a predetermined signal processing on the pixel data from the imaging unit 102.
  • the display unit 104 displays the pixel data.
  • the display unit 104 may be, for example, a liquid crystal panel or an organic EL (Electro Luminescence) panel.
  • the operation unit 105 generates an operation signal in accordance with a user's operation.
  • the memory unit 106 stores various data such as pixel data.
  • the power supply unit 107 supplies power to the imaging unit 102, the DSP circuit 103, and the display unit 104.
  • the effective frame rate can be improved by the number of holding units in recharge control over multiple cycles, making it possible to obtain captured images of higher image quality.
  • FIG. 28 shows an example of a field in which an image sensor according to an embodiment of this technology is applied.
  • the imaging element in the embodiment of this technology can be used, for example, as a device for capturing images for viewing, such as a digital camera or a mobile device with a camera function.
  • the imaging element can also be used as a device for traffic control, such as an on-board sensor that captures images of the surroundings or interior of a vehicle for safe driving, such as automatic stopping, or to recognize the driver's condition; a surveillance camera that monitors moving vehicles and roads; or a distance sensor that measures distances between vehicles.
  • a device for traffic control such as an on-board sensor that captures images of the surroundings or interior of a vehicle for safe driving, such as automatic stopping, or to recognize the driver's condition
  • a surveillance camera that monitors moving vehicles and roads
  • a distance sensor that measures distances between vehicles.
  • This imaging element can also be used as a device in home appliances such as televisions, refrigerators, and air conditioners to capture images of user gestures and operate the appliances in accordance with those gestures.
  • the imaging element can also be used in devices for medical and healthcare purposes, such as endoscopes and devices that take blood vessel images by receiving infrared light.
  • This imaging element can also be used in devices for security purposes, such as surveillance cameras for crime prevention and cameras for person authentication.
  • the imaging device can also be used in beauty devices, such as skin measuring devices that take pictures of the skin and microscopes that take pictures of the scalp.
  • This imaging element can also be used in devices for sports, such as action cameras and wearable cameras for sports applications.
  • the imaging device can also be used in agricultural devices, such as cameras for monitoring the condition of fields and crops.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 29 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, or characters on the road surface based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an Advanced Driver Assistance System (ADAS), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also control the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby performing cooperative control aimed at automatic driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside-vehicle information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 30 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 30 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering the vehicle to avoid a collision via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the captured image of the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology disclosed herein can be applied to, for example, the imaging unit 12031 of the configurations described above.
  • the imaging element 10 of FIG. 1 equipped with a noise correction circuit in an embodiment of the technology disclosed herein can be applied to the imaging unit 12031.
  • the effective frame rate can be improved by the number of holding units in recharge control over multiple cycles, thereby making it possible to obtain higher quality captured images, thereby reducing driver fatigue.
  • the present technology can also be configured as follows. (1) a light receiving element provided for each pixel for detecting the presence or absence of a photon; a detection circuit provided in correspondence with the light receiving element and configured to detect photons incident on the light receiving element; The detection circuit includes: a photon detection unit that detects photons incident on the light receiving element by controlling recharging of the light receiving element at a plurality of periods; A plurality of holding portions; a selection control unit that selects one of the plurality of holding units as a holding unit that holds the number of photons detected by the photon detection unit.
  • the detection circuit further includes a counter that counts a pulse generated when the photon detection unit detects a photon; the plurality of holding units are configured using memories for holding the count values of the counters, The imaging element described in (1), wherein the selection control unit is disposed between the counter and the plurality of holding units and performs control to selectively input the count value of the counter to one of the plurality of holding units.
  • the detection circuit further includes a read control unit that reads out a hold value of one of the plurality of holding units during a hold period of the other holding units.
  • the plurality of holding units are configured using counters that count pulses generated when the photon detection unit detects a photon,
  • the imaging element described in (1) wherein the selection control unit is disposed between the photon detection unit and the plurality of holding units, and performs control to selectively input the number of detected photons to the plurality of holding units.
  • each counter of the plurality of holding units repeats a period in which a counting operation is performed and a period in which a counting operation is not performed multiple times.
  • the selection control unit performs an operation of selecting one of the plurality of holding units in synchronization with switching of the period of the recharge control.
  • the selection control unit generates a selection pulse for selecting one of the plurality of holding units, The imaging element according to (6), wherein the photon detection unit performs recharge control at the plurality of cycles in synchronization with the selection pulse.
  • the detection circuit further includes a recharge cycle switching control unit that switches a cycle of the recharge control, The imaging element according to (6), wherein the selection control unit generates a selection pulse for selecting one of the plurality of holding units in synchronization with a switching signal output by the recharge cycle switching control unit.
  • the detection circuit further includes a recharge cycle switching control unit that switches a cycle of the recharge control, The imaging element according to (6), wherein the photon detection unit generates a selection pulse for selecting one of the plurality of holding units based on a switching signal output by the recharge cycle switching control unit.
  • the light receiving element is an avalanche photodiode.
  • the light receiving element is a single-photon avalanche diode.
  • a light receiving element provided for each pixel for detecting the presence or absence of a photon; a detection circuit provided in correspondence with the light receiving element and configured to detect photons incident on the light receiving element;
  • the detection circuit includes: a photon detection unit that detects photons incident on the light receiving element by controlling recharging of the light receiving element at a plurality of periods; A plurality of holding portions; an electronic device having an imaging element, the electronic device comprising: a selection control unit that selects one of the plurality of holding units as a holding unit for holding the number of photons detected by the photon detection unit;

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

露光期間中に入射照度に時間的に変化が生じる場合であっても、正しい入射フォトン数を導く（推定する）ことができるようにする。　本技術の撮像素子は、画素ごとに設けられ、フォトンの有無を検出する受光素子と、受光素子に対応して設けられ、受光素子に入射するフォトンを検出する検出回路とを具備する。この撮像素子において、検出回路は、受光素子に対する複数の周期でのリチャージ制御によって受光素子に入射するフォトンの検出を行うフォトン検出部と、複数の保持部と、フォトン検出部が検出したフォトン検出数を保持する保持部として、複数の保持部の一つを選択する選択制御部とを備える。

Description

撮像素子および電子機器
　本技術は、撮像素子に関する。詳しくは、画素ごとにフォトンの有無を検出する受光素子を有する撮像素子、および、当該撮像素子を有する電子機器に関する。
　撮像装置などの電子機器に搭載される撮像素子として、画素ごとにフォトンの有無を検出する受光素子を有し、この受光素子に対して、複数の周期でのリチャージ制御によってフォトン検出を行う撮像素子が知られている。例えば、受光素子をリチャージ制御するリチャージパルス（リセットパルス）の周期を複数組み合わせることによって、低頻度でのフォトン入射時の検出能力を保ったまま、高頻度でフォトンが入射する場合においても、フォトン検出数のカウント値の単調増加性を失わないようにする技術が知られている（例えば、特許文献１参照。）。
特開平０７－０６７０４３号公報
　上述の従来技術では、リチャージ制御するリチャージパルスの周期（即ち、リチャージ制御の周期）を複数種類組み合わせることで、入出力特性の非線型性を高め、ダイナミックレンジの拡大を図っている。しかし、露光期間終了後に検出フォトン数を読み出す期間が必要なため、高フレームレート撮像時に受光期間の割合が減少してしまうことが課題となっている。
　本技術は、このような状況に鑑みて生み出されたものであり、複数の周期でのリチャージ制御において、受光期間を損なうことなくフレームレートの向上を図ることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画素ごとに設けられ、フォトンの有無を検出する受光素子と、上記受光素子に対応して設けられ、上記受光素子に入射するフォトンを検出する検出回路とを具備し、上記検出回路は、上記受光素子に対する複数の周期でのリチャージ制御によって上記受光素子に入射するフォトンの検出を行うフォトン検出部と、複数の保持部と、上記フォトン検出部が検出したフォトン検出数を保持する保持部として、上記複数の保持部の一つを選択する選択制御部とを備える撮像素子である。これにより、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることができるという作用をもたらす。
　また、この第１の側面において、上記検出回路について、上記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタをさらに備え、上記複数の保持部は、上記カウンタのカウント値を保持するメモリを用いて構成され、上記選択制御部について、上記カウンタと上記複数の保持部との間に配置され、上記カウンタのカウント値を上記複数の保持部に対して択一的に入力する制御を行うようにしてもよい。これにより、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることができるという作用をもたらす。
　また、この第１の側面において、上記検出回路について、上記複数の保持部の一の保持部のホールド期間中に他の保持部のホールド値を読み出す読み出し制御部をさらに備えるようにしてもよい。これにより、パイプライン動作が実現され、画像の全領域を同時にスキャンするグローバルシャッタ動作時の読み出し期間中に露光が途切れることがないようにすることができるという作用をもたらす。
　また、この第１の側面において、上記複数の保持部は、上記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタを用いて構成され、上記選択制御部について、上記フォトン検出部と上記複数の保持部との間に配置され、上記フォトン検出数を上記複数の保持部に対して択一的に入力する制御を行うようにしてもよい。これにより、フォトン検出数を直接複数の保持部でカウントすることができるという作用をもたらす。
　また、この第１の側面において、上記複数の保持部の各カウンタについて、カウント動作を行う期間と、カウント動作を行わない期間とを複数回繰り返すようにしてもよい。これにより、上記複数の保持部を構成する各カウンタにおける受光期間を分散させることができるため、電子ＮＤ（Neutral Density）フィルタを適用した撮像結果と、通常露光による撮像結果とを同時に得ることができるという作用をもたらす。
　また、この第１の側面において、上記選択制御部について、上記複数の保持部の一つを選択する動作を、上記リチャージ制御の周期の切り替えと同期させて行うようにしてもよい。これにより、一度の露光によって異なる複数の入出力特性によるフォトン検出数のカウント値が得られるようになるため、露光期間中に入射照度に時間的に変化が生じる場合であっても、正しい入射フォトン数を導く（推定する）ことが可能になるという作用をもたらす。
　また、この第１の側面において、上記選択制御部について、上記複数の保持部の一つを選択するための選択パルスを生成し、上記フォトン検出部について、上記選択パルスに同期して、上記複数の周期でのリチャージ制御を行うようにしてもよい。これにより、もとのＳＮ比を失うことなく、カウント値の読み出し後にガンマカーブ（入出力特性）を調整することができるという作用をもたらす。
　また、この第１の側面において、上記検出回路について、上記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、上記選択制御部について、上記リチャージ周期切り替え制御部が出力する切り替え信号に同期して、上記複数の保持部の一つを選択するための選択パルスを生成するようにしてもよい。これにより、複数の入出力特性におけるフォトン検出数のカウント値から露光中の照度変化を推定することができるため、より速い動被写体の照度変化に対応できるという作用をもたらす。
　また、この第１の側面において、上記検出回路について、上記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、上記フォトン検出部について、上記リチャージ周期切り替え制御部が出力する切り替え信号に基づいて、上記複数の保持部の一つを選択するための選択パルスを生成するようにしてもよい。これにより、リチャージ周期の長短の組み合わせでフォトン検出数をカウントできるため、各カウンタにおける入出力特性のダイナミックレンジの拡大を図ることができるという作用をもたらす。
　また、この第１の側面において、上記受光素子が形成された第１の半導体基板と、上記検出回路が形成された第２の半導体基板との少なくとも２つの半導体基板が積層された積層構造を有するようにしてもよい。これにより、積層構造の撮像素子の製造に当たって、半導体基板ごとにプロセスの最適化を図ることができるという作用をもたらす。
　また、この第１の側面において、上記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、上記選択パルス生成部について、上記第２の半導体基板上において、上記検出回路がアレイ状に配置された画素アレイ部外に配置されるようにしてもよい。これにより、第２の半導体基板上において、画素単位で配置される検出回路の領域の回路面積を、選択パルス生成部を画素内に配置する場合よりも小さく抑えることができるという作用をもたらす。
　また、この第１の側面において、上記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、上記選択パルス生成部について、上記第２の半導体基板上において、上記検出回路がアレイ状に配置された画素アレイ部内に上記検出回路と対で配置されるようにしてもよい。これにより、第２の半導体基板上において、画素アレイ部外の回路を形成する領域の回路面積を、選択パルス生成部を画素アレイ部外に配置する場合よりも小さく抑えることができるという作用をもたらす。
　また、この第１の側面において、上記複数の保持部の各出力値に基づいて画像出力を求める演算処理部をさらに具備するようにしてもよい。これにより、複数の保持部の各出力値に基づいて、１つの画像出力を算出したり、複数の画像出力を算出したりすることができるという作用をもたらす。
　また、この第１の側面において、演算処理部について、上記複数の保持部の各出力値から複数の露光期間の入射照度を求め、上記複数の露光期間の入射照度の平均照度を求めるようにしてもよい。これにより、露光期間中の照度変化を考慮して平均照度を求めることで、より速い動被写体の照度変化に対応できるという作用をもたらす。
　また、この第１の側面において、上記受光素子について、アバランシェダイオード、例えば、単一光子アバランシェダイオードであるとしてもよい。これにより、光子の受光に応じて信号を発生し得るという作用をもたらす。
　また、本技術の第２の側面は、画素ごとに設けられ、フォトンの有無を検出する受光素子と、上記受光素子に対応して設けられ、上記受光素子に入射するフォトンを検出する検出回路とを具備し、上記検出回路は、上記受光素子に対する複数の周期でのリチャージ制御によって上記受光素子に入射するフォトンの検出を行うフォトン検出部と、複数の保持部と、上記フォトン検出部が検出したフォトン検出数を保持する保持部として、上記複数の保持部の一つを選択する選択制御部とを備える撮像素子を有する電子機器である。これにより、電子機器の撮像素子において、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることができるという作用をもたらす。
本技術の第１の実施の形態における撮像素子の半導体チップ構造を模式的に示す斜視図である。 本技術の第１の実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第１の実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第２の実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第２の実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第３の実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第２の実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第４実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第４実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第４実施の形態において、異なる入出力特性のカウント値から入射照度を推定する方法の説明に供する図である。 本技術の第４実施の形態において、複数の入出力特性によってカウント値を取得する方法の説明に供する図である。 本技術の第４実施の形態において、保持部ごとに得られる入出力特性Ａ，Ｂについて説明する図である。 参考例に係る技術についての説明に供する図である。 入出力特性が非線型な場合、および、入出力特性が線型な場合についての説明に供する図である。 本技術の第５実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第５実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第６実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第６実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第７実施の形態における撮像素子の画素の一回路構成例を示すブロック図である。 本技術の第７実施の形態における撮像素子の画素の一回路動作例の説明に供するタイミングチャートである。 本技術の第８実施の形態における撮像素子の一構成例を示すブロック図である。 本技術の第９実施の形態における撮像素子の一構成例を示すブロック図である。 本技術の第１０の実施の形態における演算処理部の一回路構成例を示すブロック図である。 本技術の第１１の実施の形態における演算処理部についての説明に供する図である。 本技術の第１１の実施の形態における演算処理部の具体的な処理の流れを示すフローチャートである。 本技術の第１２の実施の形態における演算処理部についての説明に供する図である。 本技術を適用した電子機器の一例である撮像装置の一構成例を示すブロック図である。 本技術の実施の形態が適用される分野の例を示す図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（カウンタを用いてフォトン検出数をカウントし、そのカウント値を保持する保持部を複数有し、当該保持部としてメモリを用いる例）
　２．第２の実施の形態（第１の実施の形態の変形例：パイプライン動作を実現する例）
　３．第３の実施の形態（カウンタを用いて複数の保持部を構成し、複数の保持部でフォトン検出数をカウントする例）
　４．第４の実施の形態（第１の実施の形態の構成において、リチャージ制御の周期の切り替えと、複数の保持部の一つを選択する動作とを同期させる例）
　５．第５の実施の形態（第３の実施の形態の構成において、リチャージ制御の周期の切り替えと、複数の保持部の一つを選択する動作とを同期させる例）
　６．第６の実施の形態（リチャージ制御の周期を切り替える信号に基づいて、複数の保持部の切り替えを行う例）
　７．第７の実施の形態（リセットパルスを生成するリチャージ制御部において、複数の保持部の切り替えを行う選択パルスを生成する例）
　８．第８の実施の形態（複数の保持部の切り替えを行う選択パルスを画素アレイ部外で生成する例）
　９．第９の実施の形態（複数の保持部の切り替えを行う選択パルスを画素アレイ部内の各画素で生成する例）
　１０．第１０の実施の形態（複数の保持部の各出力値に基づいて画像出力を求める例）
　１１．第１１の実施の形態（露光期間中の照度変化を考慮して平均照度を求め、入射照度を推定する例）
　１２．第１２の実施の形態（事前に用意された逆関数テーブルを用いて、複数の保持部の各出力値の組み合わせに対して最も合致する推定照度を求める例）
　１３．変形例
　１４．電子機器への適用例（本技術の電子機器）
　１５．本技術の実施の形態の適用例
　１６．移動体への応用例
　１７．本技術がとることができる構成
　＜第１の実施の形態＞
　本技術の第１の実施の形態は、カウンタを用いてフォトン検出数をカウントし、そのカウント値を保持する保持部を複数有し、当該保持部としてメモリを用いる例である。
　本技術の第１の実施の形態における撮像素子では、画素ごとに設けられ、フォトンの有無を検出する受光素子として、例えば、ガイガーモードで動作するＳＰＡＤ（Single Photon Avalanche Diode：単一光子アバランシェダイオード）素子を用いている。ただし、画素の受光素子としては、ＳＰＡＤ素子に限定されるものではなく、ＳＰＡＤ素子の他に、ＡＰＤ（アバランシェフォトダイオード）など、ガイガーモードで動作する種々の素子を用いることができる。この点については、後述する実施の形態においても同様である。
　［撮像素子の半導体チップ構造］
　図１は、本技術の第１の実施の形態における撮像素子１の半導体チップ構造を模式的に示す斜視図である。ここでは、第１の実施の形態における撮像素子１の半導体チップ構造として、第１の半導体基板８１および第２の半導体基板８２の少なくとも２つの半導体基板（チップ）が積層された積層型の半導体チップ構造を例示している。
　この積層型の半導体チップ構造（所謂、積層構造）において、第１の半導体基板８１は、画素２ごとに設けられ、フォトンの有無を検出する受光素子の一例であるＳＰＡＤ素子１０が２次元アレイ状に配置されたセンサチップである。第２の半導体基板８２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、第１の半導体基板８１におけるＳＰＡＤ素子１０の各々に対応して２次元アレイ状に配置されたロジックチップである。
　第１の半導体基板８１上のＳＰＡＤ素子１０と、第２の半導体基板８２上の検出回路（ロジック回路）２０とは、第１の半導体基板８１と第２の半導体基板８２との間に介在する配線層８３に形成された接続部８４を介して電気的に接続される。配線層８３の接続部８４としては、一例として、Ｃｕ電極同士を直接接続するＣｕ－Ｃｕ接続を例示することができる。
　上述の積層型の半導体チップ構造によれば、第１の半導体基板８１にはＳＰＡＤ素子１０の作製に適したプロセスを適用でき、第２の半導体基板８２には検出回路（ロジック回路）２０の作製に適したプロセスを適用できる。すなわち、第１の実施の形態における積層構造の撮像素子１の製造に当たって、半導体基板ごとにプロセスの最適化を図ることができる。
　なお、ここでは、第１の実施の形態における撮像素子１の半導体チップ構造として、積層型の半導体チップ構造を例示したが、ＳＰＡＤ素子１０と検出回路２０とを同じ半導体基板上に形成する平置き型の半導体チップ構造とすることも可能である。
　［画素の一回路構成例］
　図２は、本技術の第１の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。図２では、１画素分の回路構成例を図示するとともに、フォトン検出数を保持する保持部が２つの場合を例示している。この点については、後述する実施の形態においても同様である。
　本技術の第１の実施の形態における撮像素子１の画素２は、フォトンの有無を検出するＳＰＡＤ素子１０と、ＳＰＡＤ素子１０に対応して設けられ、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０とから構成されている。
　ＳＰＡＤ素子１０は、例えばアノードが接地されており、ブレークダウン電圧以上の逆バイアス電圧で動作し、光が入射して１個でも電子－正孔対が発生すると、それが種となってアバランシェ電流が発生する。その結果、ＳＰＡＤ素子１０は、フォトン１個の入射でも、ある検知効率ＰＤＥ（Photon Detection Efficiency）で検出することができる。
　検出回路２０は、フォトン検出部３０、カウンタ４０、ホールドパルス生成部５０、保持部６０、および、選択制御部７０を有する構成となっている。
　上記構成の検出回路２０において、フォトン検出部３０は、リチャージトランジスタ３１、リチャージ制御部３２、および、波形整形部３３を有し、ＳＰＡＤ素子１０に対する複数の周期でのリチャージ制御によってＳＰＡＤ素子１０に入射するフォトンの検出を行って検出パルスを生成する。
　リチャージトランジスタ３１は、例えばＰ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタによって構成されており、電源電圧ＶDDのノードとＳＰＡＤ素子１０のカソードとの間に接続されて、ＳＰＡＤ素子１０に対してリチャージを行う。
　リチャージ制御部３２は、その出力端がリチャージトランジスタ３１のゲートに接続されており、異なる複数の周期のリセットパルスＲＳＴを出力し、リチャージトランジスタ３１のゲートに与える。すなわち、このリセットパルスＲＳＴは、ＳＰＡＤ素子１０のリチャージのタイミングを制御するリチャージパルスである。
　波形整形部３３は、例えばＣＭＯＳインバータによって構成され、ＳＰＡＤ素子１０の出力であるカソード電圧Ｖkの波形整形を行い、検出パルスＤＥＴとして出力する。
　カウンタ４０は、フォトン検出部３０で生成された検出パルスＤＥＴをカウントする。カウンタ４０のカウント値ＣＮＴは、ＳＰＡＤ素子１０のフォトン検出数に相当する。
　ホールドパルス生成部５０は、カウンタ４０に与えるホールドパルスＰＬＳを生成し、当該ホールドパルスＰＬＳを与えることによってカウンタ４０を制御する。
　保持部６０は、複数の保持部、例えば第１の保持部６１および第２の保持部６２の２つの保持部から構成されている。第１の実施の形態においては、第１の保持部６１および第２の保持部６２は、例えばメモリを用いて構成されている。第１の保持部６１および第２の保持部６２は、２入力構成となっており、カウンタ４０のカウント値ＣＮＴを一方の入力とする。
　選択制御部７０は、２入力の第１のＡＮＤ回路７１、２入力の第２のＡＮＤ回路７２、および、選択パルス生成部７３を有する構成となっている。
　２入力の第１のＡＮＤ回路７１は、ホールドパルス生成部５０で生成されるホールドパルスＰＬＳを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ１を他方の入力とし、これら２入力に基づいてホールド信号ＨＬＤ１を生成する。第１のＡＮＤ回路７１で生成されたホールド信号ＨＬＤ１は、第１の保持部６１に対してその他方の入力として供給される。
　２入力の第２のＡＮＤ回路７２は、ホールドパルス生成部５０で生成されるホールドパルスＰＬＳを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ２を他方の入力とし、これら２入力に基づいてホールド信号ＨＬＤ２を生成する。第２のＡＮＤ回路７２で生成されたホールド信号ＨＬＤ２は、第２の保持部６２に対してその他方の入力として供給される。
　選択パルス生成部７３は、フォトン検出数に相当するカウンタ４０のカウント値ＣＮＴを保持する保持部として、保持部６０の複数の保持部の一つ、本例では、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成し、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に各他方の入力として与える。
　第１の保持部６１は、第１のＡＮＤ回路７１から与えられるホールド信号ＨＬＤ１による制御の下に、カウンタ４０から出力されるカウント値ＣＮＴを保持する。第１の保持部６１のホールド値ＲＥＧ１は、フォトン検出部３０で検出されるフォトン検出数に相当し、所定の露光期間にＳＰＡＤ素子１０に入射するフォトンに応じた画素信号として出力される。
　第２の保持部６２は、第２のＡＮＤ回路７２から与えられるホールド信号ＨＬＤ２による制御の下に、カウンタ４０から出力されるカウント値ＣＮＴを保持する。第２の保持部６２のホールド値ＲＥＧ２は、フォトン検出部３０で検出されるフォトン検出数に相当し、所定の露光期間にＳＰＡＤ素子１０に入射するフォトンに応じた画素信号として出力される。
　［画素の一回路動作例］
　上記構成の第１の実施の形態における画素２の一回路動作例について説明する。図３は、第１の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。ここでは、１露光期間におけるタイミング関係を示している。
　図３には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、選択パルスＳＥＬ１，ＳＥＬ２、ホールドパルスＰＬＳ、ホールド信号ＨＬＤ１，ＨＬＤ２、カウント値ＣＮＴ、および、ホールド値ＲＥＧ１，ＲＥＧ２のタイミング関係を示している。
　図３のタイミングチャートに示すように、１露光期間における前半で選択パルスＳＥＬ１が高レベル、選択パルスＳＥＬ２が低レベルとなり、１露光期間における後半で選択パルスＳＥＬ１が低レベル、選択パルスＳＥＬ２が高レベルとなる。これにより、第１の実施の形態における撮像素子１では、１露光期間の前半で第１の保持部６１がカウンタ４０のカウント値Ｎ1を保持し、１露光期間の後半で第２の保持部６２がカウンタ４０のカウント値Ｎ2を保持する回路動作が行われる。この回路動作により、第１の保持部６１および第２の保持部６２はそれぞれ、１露光期間において、異なる時間帯のカウント値Ｎ1，Ｎ2をホールドすることになる。
　上述したように、第１の実施の形態における撮像素子１では、ＳＰＡＤ素子１０に対する複数の周期でのリチャージ制御の下に、１露光期間における異なる時間帯のカウンタ４０のカウント値Ｎ1，Ｎ2を異なる保持部に保持し、保持部の数の撮像結果として出力する動作が行われる。これにより、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることができる。
　＜第２の実施の形態＞
　本技術の第２の実施の形態は、カウンタを用いてフォトン検出数をカウントし、そのカウント値を保持する保持部を複数有し、当該保持部としてメモリを用いる第１の実施の形態の変形例であり、パイプライン動作を実現する例である。
　［画素の一回路構成例］
　図４は、本技術の第２の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第１の実施の形態の場合と同様に、第２の実施の形態における撮像素子１の画素２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、フォトン検出部３０、カウンタ４０、ホールドパルス生成部５０、保持部６０、および、選択制御部７０を有する構成となっている。
　上記構成の検出回路２０において、フォトン検出部３０、カウンタ４０、ホールドパルス生成部５０、および、選択制御部７０の構成については、第１の実施の形態の場合と同じであり、保持部６０の構成については、第１の実施の形態の場合と異なっている。具体的には、保持部６０は、例えばメモリを用いて構成されている第１の保持部６１および第２の保持部６２の他に、読み出し制御部６３を有する構成となっている。
　読み出し制御部６３は、読み出し制御信号ＲＤ１，ＲＤ２を生成し、第１の保持部６１に対して読み出し制御信号ＲＤ１を与えることによってホールド値ＲＥＧ１を読み出し、第２の保持部６２に対して読み出し制御信号ＲＤ１と異なるタイミングで読み出し制御信号ＲＤ２を与えることによってホールド値ＲＥＧ２を読み出す制御を行う。
　［画素の一回路動作例］
　上記構成の第２の実施の形態における画素２の一回路動作例について説明する。図５は、第２の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。ここでは、１露光期間におけるタイミング関係を示している。
　図５には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、選択パルスＳＥＬ１，ＳＥＬ２、ホールドパルスＰＬＳ、ホールド信号ＨＬＤ１，ＨＬＤ２、カウント値ＣＮＴ、ホールド値ＲＥＧ１，ＲＥＧ２、および、読み出し制御信号ＲＤ１，ＲＤ２のタイミング関係を示している。
　図５のタイミングチャートに示すように、ホールド信号ＨＬＤ１，ＨＬＤ２による制御の下に、第１の保持部６１および第２の保持部６２では、１露光期間において２回ずつ交互にカウンタ４０のカウント値ＣＮＴのホールドが行われる。このとき、選択パルスＳＥＬ（ＳＥＬ１，ＳＥＬ２）の立ち下がりでホールドが行われ、立ち上がりでホールドが解除される。その後、読み出し制御部６３から異なるタイミングで出力される読み出し制御信号ＲＤ１，ＲＤ２による制御の下に、第１の保持部６１および第２の保持部６２の一方のホールド期間中に他方のホールド値ＲＥＧ１／ＲＥＧ２の読み出しが行われる。
　上述したように、第２の実施の形態における撮像素子１では、１露光期間において、第１の保持部６１および第２の保持部６２に対して交互にホールド期間を入れ替え、常にどちらか一方の保持部でカウンタ４０のカウント値ＣＮＴの増加が反映されるように回路動作が行われる。そして、第１の保持部６１および第２の保持部６２の一方のホールド期間中に他方のホールド値ＲＥＧ１／ＲＥＧ２を読み出す、所謂、パイプライン動作が行われる。このパイプライン動作により、画像の全領域を同時にスキャンするグローバルシャッタ動作時の読み出し期間中に露光が途切れることがないようにすることができる。
　＜第３の実施の形態＞
　本技術の第３の実施の形態は、カウンタを用いて複数の保持部を構成し、複数の保持部でフォトン検出数をカウントする例である。
　［画素の一回路構成例］
　図６は、本技術の第３の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第３の実施の形態における撮像素子１の画素２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、フォトン検出部３０、保持部６０、および、選択制御部７０を有する構成となっている。この構成の検出回路２０において、フォトン検出部３０の構成については、第１の実施の形態の場合と同じである。
　保持部６０は、例えば、第１の保持部６１および第２の保持部６２の２つの保持部から構成されている。第３の実施の形態においては、第１の保持部６１および第２の保持部６２は、例えばカウンタを用いて構成されている。すなわち、第３の実施の形態では、カウンタを用いて構成される第１の保持部６１および第２の保持部６２において、フォトン検出部３０で生成される検出パルスＤＥＴのカウント、即ち、フォトン検出数のカウントを行う構成となっている。
　第１の保持部６１のカウント値ＣＮＴ１、および、第２の保持部６２のカウント値ＣＮＴ２は、フォトン検出部３０で検出されるフォトン検出数に相当し、所定の露光期間にＳＰＡＤ素子１０に入射するフォトンに応じた画素信号として出力される。
　選択制御部７０において、２入力の第１のＡＮＤ回路７１は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ１を他方の入力とし、これら２入力に基づいて第１の検出パルスＤＥＴ１を出力する。この第１の検出パルスＤＥＴ１は、第１の保持部６１を構成するカウンタによってカウントされる。第１の保持部６１のカウント値ＣＮＴ１は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　２入力の第２のＡＮＤ回路７２は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ２を他方の入力とし、これら２入力に基づいて第２の検出パルスＤＥＴ２を出力する。この第２の検出パルスＤＥＴ２は、第２の保持部６２を構成するカウンタによってカウントされる。第２の保持部６２のカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　選択パルス生成部７３は、フォトン検出数に相当する検出パルスＤＥＴを保持する保持部として、保持部６０の複数の保持部の一つ、本例では、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成し、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に各他方の入力として与える。
　［画素の一回路動作例］
　上記構成の第３の実施の形態における画素２の一回路動作例について説明する。図７は、第３の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。
　図７には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、選択パルスＳＥＬ１，ＳＥＬ２、第１，第２の検出パルスＤＥＴ１，ＤＥＴ２、および、第１，第２のカウント値ＣＮＴ１，ＣＮＴ２のタイミング関係を示している。
　図７のタイミングチャートに示すように、第３の実施の形態における撮像素子１では、選択パルスＳＥＬ１，ＳＥＬ２による制御の下に、第１の保持部６１と第２の保持部６２との切り替えを複数回繰り返す。そして、第１の保持部６１および第２の保持部６２を構成する各カウンタでフォトン検出数のカウント、具体的には、第１のカウント値ＣＮＴ１および第２のカウント値ＣＮＴ２のカウントについて、カウント動作を行う期間と、カウント動作を行わない期間とを複数回繰り返す。第１の保持部６１および第２の保持部６２の各カウント値ＣＮＴ１およびカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　上述したように、第３の実施の形態における撮像素子１では、第１の保持部６１と第２の保持部６２との切り替えを複数回繰り返しながら、第１の保持部６１および第２の保持部６２を構成する各カウンタにおいて、フォトン検出数についてカウント動作を行う期間と、カウント動作を行わない期間とを複数回繰り返す。これにより、第１の保持部６１および第２の保持部６２を構成する各カウンタにおける受光期間を分散させることができるため、電子ＮＤ（Neutral Density）フィルタを適用した撮像結果と、通常露光による撮像結果とを同時に得ることができるようになる。
　＜第４の実施の形態＞
　本技術の第４の実施の形態は、第１の実施の形態の構成において、リチャージ制御の周期（以下、単に「リチャージ周期」と記述する場合がある）の切り替えと、複数の保持部の一つを選択する動作とを同期させる例である。
　［画素の一回路構成例］
　図８は、本技術の第４の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第１の実施の形態の場合と同様に、第４の実施の形態における撮像素子１の画素２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、フォトン検出部３０、カウンタ４０、ホールドパルス生成部５０、保持部６０、および、選択制御部７０を有する構成となっている。フォトン検出部３０、カウンタ４０、ホールドパルス生成部５０、保持部６０、および、選択制御部７０の構成については、第１の実施の形態の場合と同じである。また、保持部６０において、第１の保持部６１および第２の保持部６２は、メモリを用いて構成されている。
　上記構成の第４の実施の形態における撮像素子１では、リチャージ制御部３２におけるリチャージ制御の周期の切り替えと、複数の保持部の一つ（第１の保持部６１／第２の保持部６２）を選択する動作とを同期させる構成をとっている点で第１の実施の形態の場合と異なっている。ここで、リチャージ制御の周期は、ＳＰＡＤ素子１０をリチャージするリチャージ制御部３２から出力されるリセットパルスＲＳＴの周期である。リセットパルスＲＳＴについては、リチャージパルスということもできる。
　選択パルス生成部７３は、フォトン検出数に相当するカウンタ４０のカウント値ＣＮＴを保持する保持部として、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成し、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に供給する。選択パルス生成部７３はさらに、選択パルスＳＥＬ１，ＳＥＬ２をリチャージ制御部３２に供給する。
　リチャージ制御部３２は、選択パルス生成部７３から供給される選択パルスＳＥＬ１，ＳＥＬ２に基づいて、異なる複数の周期のリセットパルスＲＳＴを生成する。具体的には、リチャージ制御部３２は、選択パルスＳＥＬ１，ＳＥＬ２に基づいて、リセットパルスＲＳＴの周期の切り替え、即ち、リチャージ制御の周期の切り替えを行う。これにより、リチャージ制御の周期の切り替えと、第１の保持部６１または第２の保持部６２を選択する動作とが同期することになる。
　第１の保持部６１は、第１のＡＮＤ回路７１から与えられるホールド信号ＨＬＤ１による制御の下に、カウンタ４０から出力されるカウント値ＣＮＴを保持する。第１の保持部６１のホールド値ＲＥＧ１は、フォトン検出部３０で検出されるフォトン検出数に相当し、所定の露光期間にＳＰＡＤ素子１０に入射するフォトンに応じた画素信号として出力される。
　第２の保持部６２は、第２のＡＮＤ回路７２から与えられるホールド信号ＨＬＤ２による制御の下に、カウンタ４０から出力されるカウント値ＣＮＴを保持する。第２の保持部６２のホールド値ＲＥＧ２は、フォトン検出部３０で検出されるフォトン検出数に相当し、所定の露光期間にＳＰＡＤ素子１０に入射するフォトンに応じた画素信号として出力される。
　［画素の一回路動作例］
　上記構成の第４の実施の形態における画素２の一回路動作例について説明する。図９は、第４の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。
　図９には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、選択パルスＳＥＬ１，ＳＥＬ２、ホールドパルスＰＬＳ、ホールド信号ＨＬＤ１，ＨＬＤ２、カウント値ＣＮＴ、および、ホールド値ＲＥＧ１，ＲＥＧ２のタイミング関係を示している。
　図９のタイミングチャートに示すように、選択パルスＳＥＬ１，ＳＥＬ２の論理の切り替えのタイミングで、リチャージ制御の周期の切り替え、本例では、長リチャージ周期の周期Ｂから短リチャージ周期の周期Ａへの切り替えが行われる。そして、選択パルスＳＥＬ１が高レベル、選択パルスＳＥＬ２が低レベルの周期Ｂの期間において、第１の保持部６１がカウンタ４０のカウント値Ｎ1を保持し、選択パルスＳＥＬ１が低レベル、選択パルスＳＥＬ２が高レベルの周期Ａの期間において、第２の保持部６２がカウンタ４０のカウント値Ｎ2を保持する回路動作が行われる。
　上述したように、第４の実施の形態における撮像素子１では、メモリを用いて構成された第１の保持部６１および第２の保持部６２へのカウンタ４０のカウント値ＣＮＴの入力を、リセットパルスＲＳＴの周期の切り替えと同期させている。これにより、第１の保持部６１および第２の保持部６２は、異なる露光期間に加えて、異なる入射照度の下でのカウンタ４０のカウント値Ｎ1およびカウント値Ｎ2を保持することができる。その結果、単一の保持部で露光した際に得られるＳＮ比を失うことなく、カウント値の読み出し後にガンマカーブ（入出力特性）を調整することができる。
　上述の第４の実施の形態のように、複数の周期でのリチャージ制御によってフォトン検出を行うとともに、フォトン検出数を保持する保持部を複数有し、リチャージ制御の周期の切り替えと、フォトン検出数を保持する保持部の切り替えとを同期させることにより、次のような作用、効果を得ることができる。すなわち、一度の露光によって異なる複数の入出力特性によるフォトン検出数のカウント値が得られるようになるため、露光期間中に入射照度に時間的に変化が生じる場合であっても、正しい入射フォトン数を導く（推定する）ことが可能になる。
　ここで、
（１）異なる入出力特性のカウント値から入射照度を推定する方法
（２）複数の入出力特性によってカウント値を取得する方法
の二点について以下で説明する。
［異なる入出力特性のカウント値から入射照度を推定する方法］
　図１０は、本技術の第４実施の形態において、異なる入出力特性のカウント値から入射照度を推定する方法の説明に供する図である。図１０におけるａは、入出力特性Ｂでフォトン検出数のカウント値ＮBを実現する入射照度ｆH，ｆLの組み合わせについて説明する図であり、同図におけるｂは、入出力特性Ａでフォトン検出数のカウント値ＮA、入出力特性Ｂでフォトン検出数のカウント値ＮBを取得するような照度変化について説明する図である。
　二つの入出力特性Ａ，Ｂにより、フォトン検出数のカウント値ＮA，ＮBが得られたとする。照度変化が露光期間の中盤で起こったと仮定して、露光期間の前半の入射照度ｆHおよび露光期間の後半の入射照度ｆLを推定することができる。
　まず、カウント値ＮBを実現する入射照度ｆH，ｆLの組み合わせを求める。既知の入出力特性Ａの単位時間当たりの入出力特性に基づいて、求めた入射照度ｆH，ｆLの各組み合わせについて、入出力特性Ａによるフォトン検出数のカウント値を計算する。このとき、実際に得られたフォトン検出数のカウント値ＮAを取得するようなｆH，ｆLの組み合わせが入射照度である。
［複数の入出力特性によってフォトン検出数のカウント値を取得する方法］
　図１１は、本技術の第４実施の形態において、複数の入出力特性によってフォトン検出数のカウント値を取得する方法の説明に供する図である。
　複数の周期でのリチャージ制御において、リセットパルスＲＳＴは、リチャージ制御部３２から、複数の異なる周期を時間によって切り替えながら供給される。このとき、フォトン検出部３０で生成される検出パルスＤＥＴを保持する保持部を複数用意し、この複数の保持部の切り替えを、リチャージ制御部３２から供給するリセットパルスＲＳＴの周期に同期させる。
　具体的には、例えば、周期Ａと周期Ｂで周期を切り替えながらリセットパルスＲＳＴを供給する場合に、保持部６０として第１の保持部６１および第２の保持部６２の２つの保持部を用意する。そして、第１の保持部６１は周期Ｂの期間、第２の保持部６２は周期Ａの期間のみフォトン検出数のカウント値を保持するように保持部を切り替える。このような動作を行うことにより、図１２に示すように、保持部（第１の保持部６１／第２の保持部６２）ごとに異なる入出力特性Ａ，Ｂを取得することができる。そして、第１の保持部６１では、入出力特性Ｂによるフォトン検出数のカウント値ｎBが得られ、第２の保持部６２では入出力特性Ａによるフォトン検出数のカウント値ｎAが得られる。
［参考例に係る技術］
　ここで、単位時間当たりの入射フォトン数に対してフォトン検出数のカウント値が非線型になる場合について、参考例に係る技術として説明する。この参考例に係る技術の問題として、非線型な入出力特性によって、入射照度に時間変化がある場合に正しい入射フォトン数が導けなくなることが挙げられる。このことについて以下に説明する。
　一定期間の露光によって得られるフォトン検出数のカウント値は、単位時間当たりの入出力特性を時間について積分したものになる。露光期間中の入射照度に時間変化が無ければ、カウント値を露光時間で割れば単位時間当たりの入出力特性は維持されるため、フォトン検出数のカウント値から入射フォトン数を導くことが可能である。
　一方で、露光期間において、入射照度が時間変化する場合、入出力特性の非線型性によって異なる入射フォトン数であっても同じフォトン検出数のカウント値を取得する場合が存在する。そのため、フォトン検出数のカウント値から入射フォトン数を正しく導くことができない。
　例えば、ある露光期間において、図１３におけるａに示すように、入射照度に変化が無い場合、入射照度に対するフォトン検出数のカウント値は、図１３におけるｂに示すように、単位時間当たりの入出力特性の定数倍となる。入射照度とフォトン検出数のカウント値は一対一に対応するため、フォトン検出数のカウント値から入射フォトン数を導くことが可能である。
　一方で、照度変化がある場合の例として、図１３におけるｃに示すように、露光期間の前半で高照度、後半で低照度に入射照度が切り替わる場合を考える。この場合、露光期間の前半の入射照度ｆHによってフォトン検出数のカウント値ＮHだけ、露光期間の後半の入射照度ｆLによってフォトン検出数のカウント値ＮLだけフォトン検出数のカウント値が増加し、フォトン検出数のカウント値Ｎout＝ＮH＋ＮLとなる。
　このとき得られたフォトン検出数のカウント値Ｎoutから入射フォトン数を導くことはできない。例えば照度変化が既知で、入射照度ｆH，ｆLのみ未知であったとする。入射フォトン数は平均照度ｆMに比例するため、ｆM＝（ｆH＋ｆL）／２がわかればよい。ところが、フォトン検出数のカウント値Ｎoutを取得するような入射照度ｆH，ｆLの組み合わせ、そして、それに対応する平均照度ｆMは無数に存在し、一意に決まらない。これは、図１４におけるａに示すように、入出力特性が非線型な場合に特有な問題である。図１４におけるｂに示すように、入出力特性が線形であれば、入射照度ｆH，ｆLの組み合わせが無数に存在するが、全て平均照度ｆMは等しいためである。
　照度変化が既知であったとしても正しい入射フォトン数がわからないのだから、照度変化が未知でかつより複雑である実際のケースでも同様に正しい入射フォトン数を導くことは不可能である。
　＜第５の実施の形態＞
　本技術の第５の実施の形態は、第３の実施の形態の構成において、リチャージ制御の周期の切り替えと、複数の保持部の一つを選択する動作とを同期させる例である。
　［画素の一回路構成例］
　図１５は、本技術の第５の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第３の実施の形態の場合と同様に、第５の実施の形態における撮像素子１の画素２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、フォトン検出部３０、保持部６０、および、選択制御部７０を有する構成となっている。フォトン検出部３０の構成については、第１の実施の形態の場合と同じである。また、保持部６０において、第１の保持部６１および第２の保持部６２は、カウンタを用いて構成されている。
　上記構成の第５の実施の形態における撮像素子１は、リチャージ制御部３２におけるリチャージ制御の周期の切り替えと、複数の保持部の一つ（第１の保持部６１／第２の保持部６２）を選択する動作とを同期させる構成をとっている点で第３の実施の形態の場合と異なっている。
　選択パルス生成部７３は、フォトン検出部３０で生成されるフォトン検出数を保持する保持部として、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成し、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に供給する。選択パルス生成部７３はさらに、選択パルスＳＥＬ１，ＳＥＬ２をリチャージ制御部３２に供給する。
　リチャージ制御部３２は、選択パルス生成部７３から供給される選択パルスＳＥＬ１，ＳＥＬ２に基づいて、異なる複数の周期のリセットパルスＲＳＴを生成する。具体的には、リチャージ制御部３２は、選択パルスＳＥＬ１，ＳＥＬ２に基づいて、リセットパルスＲＳＴの周期の切り替え、即ち、リチャージ制御の周期の切り替えを行う。これにより、リチャージ制御の周期の切り替えと、第１の保持部６１または第２の保持部６２を選択する動作とが同期することになる。
　選択制御部７０において、２入力の第１のＡＮＤ回路７１は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ１を他方の入力とし、これら２入力に基づいて第１の検出パルスＤＥＴ１を出力する。この第１の検出パルスＤＥＴ１は、第１の保持部６１を構成するカウンタによってカウントされる。第１の保持部６１のカウント値ＣＮＴ１は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　２入力の第２のＡＮＤ回路７２は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ２を他方の入力とし、これら２入力に基づいて第２の検出パルスＤＥＴ２を出力する。この第２の検出パルスＤＥＴ２は、第２の保持部６２を構成するカウンタによってカウントされる。第２の保持部６２のカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　［画素の一回路動作例］
　上記構成の第５の実施の形態における画素２の一回路動作例について説明する。図１６は、第５の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。
　図１６には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、選択パルスＳＥＬ１，ＳＥＬ２、第１，第２の検出パルスＤＥＴ１，ＤＥＴ２、および、第１，第２のカウント値ＣＮＴ１，ＣＮＴ２のタイミング関係を示している。
　図１６のタイミングチャートに示すように、第５の実施の形態における撮像素子１では、選択パルスＳＥＬ１，ＳＥＬ２の論理の切り替えのタイミングで、リチャージ制御の周期の切り替え、本例では、長リチャージ周期の周期Ｂから短リチャージ周期の周期Ａへの切り替えが行われる。そして、選択パルスＳＥＬ１，ＳＥＬ２による制御の下に、第１の保持部６１と第２の保持部６２との切り替えを繰り返すことで、第１の保持部６１および第２の保持部６２を構成する各カウンタでフォトン検出数のカウントを行う。第１の保持部６１および第２の保持部６２の各カウント値ＣＮＴ１およびカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　上述したように、第５の実施の形態における撮像素子１では、カウンタを用いて構成された第１の保持部６１および第２の保持部６２への、フォトン検出部３０で生成された検出パルスＤＥＴの入力を、リセットパルスＲＳＴの周期の切り替えと同期させている。これにより、同一露光期間における異なる複数の入出力特性での露光結果を、露光期間の偏り無しに得ることができる。その結果、複数の入出力特性におけるフォトン検出数のカウント値から露光中の照度変化を推定することができるため、より速い動被写体の照度変化に対応できることになる。
　＜第６の実施の形態＞
　本技術の第６の実施の形態は、第３の実施の形態の構成において、リチャージ制御の周期（リチャージ周期）を切り替える信号に基づいて、複数の保持部の切り替えを行う例である。この例の場合にも、第４の実施の形態の場合と同様に、リチャージ制御の周期の切り替えと、複数の保持部の一つを選択する動作とを同期させることができる。
　［画素の一回路構成例］
　図１７は、本技術の第６の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第３の実施の形態の場合と同様に、第６の実施の形態における撮像素子１の画素２は、ＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、フォトン検出部３０、保持部６０、および、選択制御部７０を有する構成となっている。フォトン検出部３０の構成については、第１の実施の形態の場合と同じである。また、保持部６０において、第１の保持部６１および第２の保持部６２は、カウンタを用いて構成されている。
　第６の実施の形態における撮像素子１は、フォトン検出部３０、保持部６０、および、選択制御部７０の他に、リチャージ周期切り替え制御部９０を有する構成となっている。リチャージ周期切り替え制御部９０は、リチャージ制御部３２から出力されるリセット信号ＲＳＴの周期、即ち、リチャージ周期を切り替える４種類の切り替え信号Ａ，Ｂ，Ｃ，Ｄを生成し、リチャージ制御部３２に与える。
　リチャージ制御部３２は、リチャージ周期切り替え制御部９０から与えられるリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、４種類の周期Ａ、周期Ｂ、周期Ｃ、周期Ｄのリセット信号ＲＳＴを生成する。換言すれば、リチャージ制御部３２では、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、生成するリセット信号ＲＳＴの周期の切り替えが行われる。
　リチャージ周期切り替え制御部９０はさらに、生成したリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄを選択制御部７０の選択パルス生成部７３に与える。選択パルス生成部７３は、リチャージ周期切り替え制御部９０から与えられるチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、フォトン検出数を保持する（カウントする）保持部として、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成する。選択パルス生成部７３で生成された選択パルスＳＥＬ１，ＳＥＬ２は、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に与えられる。
　選択パルス生成部７３については、内部に論理回路を有する構成とすることができる。具体的には、図１７の右下に示すように、２つの２入力のＡＮＤ回路７３１，７３２を用いて選択パルス生成部７３を構成することができる。一方のＡＮＤ回路７３１は、切り替え信号Ａと切り替え信号Ｃとを２入力とすることで、選択パルスＳＥＬ１を生成する。他方のＡＮＤ回路７３２は、切り替え信号Ｂと切り替え信号Ｄとを２入力とすることで、選択パルスＳＥＬ２を生成する。
　このように、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成することで、リチャージ制御の周期の切り替えと、第１の保持部６１または第２の保持部６２を選択する動作とを同期させることができる。
　選択制御部７０において、２入力の第１のＡＮＤ回路７１は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ１を他方の入力とし、これら２入力に基づいて第１の検出パルスＤＥＴ１を出力する。第１の検出パルスＤＥＴ１は、第１の保持部６１を構成するカウンタによってカウントされる。第１の保持部６１のカウント値ＣＮＴ１は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　２入力の第２のＡＮＤ回路７２は、フォトン検出部３０で生成される検出パルスＤＥＴを一方の入力とし、選択パルス生成部７３で生成される選択パルスＳＥＬ２を他方の入力とし、これら２入力に基づいて第２の検出パルスＤＥＴ２を出力する。第２の検出パルスＤＥＴ２は、第２の保持部６２を構成するカウンタによってカウントされる。第２の保持部６２のカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　［画素の一回路動作例］
　上記構成の第６の実施の形態における画素２の一回路動作例について説明する。図１８は、第６の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。
　図１８には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄ、選択パルスＳＥＬ１，ＳＥＬ２、第１，第２の検出パルスＤＥＴ１，ＤＥＴ２、および、第１，第２のカウント値ＣＮＴ１，ＣＮＴ２のタイミング関係を示している。
　図１８のタイミングチャートに示すように、第６の実施の形態における撮像素子１では、リチャージ制御部３２において、リセットパルスＲＳＴの周期として、４種類のリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、周期Ａ、周期Ｂ、周期Ｃ、周期Ｄの４種類のリチャージ周期が設定される。具体的には、切り替え信号Ａの高レベルの期間で周期Ａが設定され、切り替え信号Ｂの高レベルの期間で周期Ｂが設定され、切り替え信号Ｃの高レベルの期間で周期Ｃが設定され、切り替え信号Ｄの高レベルの期間で周期Ｄが設定される。ここでは、リセットパルスＲＳＴの周期の長短関係について、一例として、周期Ａ＞周期Ｂ＞周期Ｃ＞周期Ｄとする。
　また、選択制御部７０の選択パルス生成部７３において、リチャージ周期の切り替え信号Ａ，Ｃが高レベルの期間に、高レベルとなる選択パルスＳＥＬ１が生成され、リチャージ周期の切り替え信号Ｂ，Ｄが高レベルの期間に、高レベルとなる選択パルスＳＥＬ２が生成される。これにより、リチャージ周期の切り替えのタイミングで、選択パルスＳＥＬ１，ＳＥＬ２の論理の切り替えが行われる。
　そして、選択パルスＳＥＬ１，ＳＥＬ２による制御の下に、第１の保持部６１と第２の保持部６２との切り替えを繰り返すことで、第１の保持部６１および第２の保持部６２を構成する各カウンタでフォトン検出数のカウントを行う。第１の保持部６１および第２の保持部６２の各カウント値ＣＮＴ１およびカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　上述したように、第６の実施の形態における撮像素子１では、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、リセットパルスＲＳＴの周期の切り替えと、第１の保持部６１および第２の保持部６２の切り替えとを同期させている。これにより、第１の保持部６１および第２の保持部６２の各カウンタにおいて、周期の異なる複数のリチャージ周期におけるフォトン検出数のカウント値ＣＮＴ１，ＣＮＴ２を保持することができる。その結果、リチャージ周期の長短の組み合わせでフォトン検出数をカウントできるため、各カウンタにおける入出力特性のダイナミックレンジの拡大を図ることができる。
　＜第７の実施の形態＞
　本技術の第７の実施の形態は、リセットパルスＲＳＴを生成するリチャージ制御部３２において、複数の保持部の切り替えを行う選択パルスＳＥＬ１，ＳＥＬ２を生成する例である。この例の場合にも、第４の実施の形態の場合と同様に、リチャージ制御の周期の切り替えと、複数の保持部の一つを選択する動作とを同期させることができる。
　［画素の一回路構成例］
　図１９は、本技術の第７の実施の形態における撮像素子１の画素２の一回路構成例を示すブロック図である。
　第７の実施の形態における撮像素子１の画素２は、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を、選択パルス生成部７３で生成する構成をとっており、それ以外の構成については、基本的に、カウンタを用いて第１の保持部６１および第２の保持部６２を構成する第７の実施の形態の場合と同じである。
　具体的には、第７の実施の形態における撮像素子１の画素２において、リチャージ制御部３２は、リチャージ周期切り替え制御部９０から与えられるリチャージ周期を切り替える４種類の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、複数の周期のリセット信号ＲＳＴを生成する。換言すれば、リチャージ制御部３２では、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、生成するリセット信号ＲＳＴの周期の切り替えが行われる。
　リチャージ制御部３２はさらに、リチャージ周期切り替え制御部９０から与えられるリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、フォトン検出数を保持する（カウントする）保持部として、第１の保持部６１または第２の保持部６２を選択するための選択パルスＳＥＬ１，ＳＥＬ２を生成する。リチャージ制御部３２で生成された選択パルスＳＥＬ１，ＳＥＬ２は、第１のＡＮＤ回路７１および第２のＡＮＤ回路７２に与えられる。
　このように、リセットパルスＲＳＴを生成するリチャージ制御部３２において、複数の保持部の切替え、即ち、第１の保持部６１または第２の保持部６２の切り替えを行う選択パルスＳＥＬ１，ＳＥＬ２を生成することで、リチャージ制御の周期の切り替えと、第１の保持部６１または第２の保持部６２を選択する動作とを同期させることができる。
　［画素の一回路動作例］
　上記構成の第７の実施の形態における画素２の一回路動作例について説明する。図２０は、第７の実施の形態における撮像素子１の画素２の一回路動作例の説明に供するタイミングチャートである。
　図２０には、入射するフォトンに対するリセットパルスＲＳＴ、ＳＰＡＤ素子１０のカソード電圧Ｖk、検出パルスＤＥＴ、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄ、選択パルスＳＥＬ１，ＳＥＬ２、第１，第２の検出パルスＤＥＴ１，ＤＥＴ２、および、第１，第２のカウント値ＣＮＴ１，ＣＮＴ２のタイミング関係を示している。
　図２０のタイミングチャートに示すように、第７の実施の形態における撮像素子１では、リチャージ制御部３２において、リセットパルスＲＳＴの周期として、４種類のリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、周期Ａ、周期Ｂ、周期Ｃ、周期Ｄの４種類のリチャージ周期が設定される。具体的には、切り替え信号Ａの高レベルの期間で周期Ａが設定され、切り替え信号Ｂの高レベルの期間で周期Ｂが設定され、切り替え信号Ｃの高レベルの期間で周期Ｃが設定され、切り替え信号Ｄの高レベルの期間で周期Ｄが設定される。ここでは、リセットパルスＲＳＴの周期の長短関係について、一例として、周期Ａ＞周期Ｂ＞周期Ｃ＞周期Ｄとする。
　また、リチャージ制御部３２において、リチャージ周期の切り替え信号Ａ，Ｃが高レベルの期間に、高レベルとなる選択パルスＳＥＬ１が生成され、リチャージ周期の切り替え信号Ｂ，Ｄが高レベルの期間に、高レベルとなる選択パルスＳＥＬ２が生成される。これにより、リチャージ周期の切り替えのタイミングで、選択パルスＳＥＬ１，ＳＥＬ２の論理の切り替えが行われる。
　そして、選択パルスＳＥＬ１，ＳＥＬ２による制御の下に、第１の保持部６１と第２の保持部６２との切り替えを繰り返すことで、第１の保持部６１および第２の保持部６２を構成する各カウンタでフォトン検出数のカウントを行う。第１の保持部６１および第２の保持部６２の各カウント値ＣＮＴ１およびカウント値ＣＮＴ２は、所定の露光期間におけるフォトン検出数に相当する画素信号として出力される。
　上述したように、第７の実施の形態における撮像素子１では、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、リセットパルスＲＳＴを生成するリチャージ制御部３２において、複数の保持部の切り替えを行う選択パルスＳＥＬ１，ＳＥＬ２を生成することで、リセットパルスＲＳＴの周期の切り替えと、第１の保持部６１または第２の保持部６２を選択する動作とを同期させている。これにより、リチャージ周期の切り替えタイミングと、第１の保持部６１／第２の保持部６２の切り替えタイミングとを、リチャージ制御部３２でのパルス生成時点で揃えることができる。
　＜第８の実施の形態＞
　本技術の第８の実施の形態は、複数の保持部の切り替えを行う選択パルスＳＥＬ１，ＳＥＬ２を画素アレイ部外で生成する例である。
　図２１は、本技術の第８の実施の形態における撮像素子１の一構成例を示すブロック図である。図１に示す積層型の半導体チップ構造において、第２の半導体基板８２上には、第１の半導体基板８１上にアレイ状に配置されたＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が、ＳＰＡＤ素子１０に対応して画素２の単位でアレイ状に配置されて画素アレイ部３を構成している。
　第２の半導体基板８２上において、画素アレイ部３の領域外には、リセットパルスＲＳＴを生成するリチャージ制御部３２、選択パルスＳＥＬ１，ＳＥＬ２を生成する選択パルス生成部７３、および、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄを生成するリチャージ周期切り替え制御部９０が配置されている。リチャージ制御部３２で生成されたリセットパルスＲＳＴ、および、選択パルス生成部７３で生成された選択パルスＳＥＬ１，ＳＥＬ２は、画素アレイ部３内の各検出回路２０に供給される。
　ここに例示したリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄに基づいて、リセットパルスＲＳＴおよび選択パルスＳＥＬ１，ＳＥＬ２を生成する構成は、図１７に示す第６の実施の形態の構成に相当する。この点については、後述する第９の実施の形態においても同様である。
　上述したように、第８の実施の形態における撮像素子１では、選択パルス生成部７３を画素アレイ部３の領域外に配置し、複数の保持部の切り替え、即ち、第１の保持部６１または第２の保持部６２の選択を行う選択パルスＳＥＬ１，ＳＥＬ２を画素アレイ部３外で生成し、画素２の検出回路２０の各々に供給するようにしている。これにより、第２の半導体基板８２上において、画素２の単位で配置される検出回路２０の領域の回路面積を、選択パルス生成部７３を画素２内に配置する場合よりも小さく抑えることができる。
　＜第９の実施の形態＞
　本技術の第９の実施の形態は、複数の保持部の切り替えを行う選択パルスＳＥＬ１，ＳＥＬ２を画素アレイ部内の各画素で生成する例である。
　図２２は、本技術の第９の実施の形態における撮像素子１の一構成例を示すブロック図である。図１に示す積層型の半導体チップ構造において、第２の半導体基板８２上には、第１の半導体基板８１上にアレイ状に配置されたＳＰＡＤ素子１０に入射するフォトンを検出する検出回路２０が選択パルス生成部７３と共に、ＳＰＡＤ素子１０に対応して画素２の単位でアレイ状に配置されて画素アレイ部３を構成している。
　第２の半導体基板８２上において、画素アレイ部３の領域外には、リセットパルスＲＳＴを生成するリチャージ制御部３２、および、リチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄを生成するリチャージ周期切り替え制御部９０が配置されている。リチャージ制御部３２で生成されたリセットパルスＲＳＴは、画素アレイ部３内の各検出回路２０に供給される。リチャージ周期切り替え制御部９０で生成されたリチャージ周期の切り替え信号Ａ，Ｂ，Ｃ，Ｄは、画素アレイ部３内の各選択パルス生成部７３に供給される。
　上述したように、第９の実施の形態における撮像素子１では、選択パルス生成部７３を画素アレイ部３内に画素２の単位で、即ち、検出回路２０と対で配置し、第１の保持部６１または第２の保持部６２の選択を行う選択パルスＳＥＬ１，ＳＥＬ２を画素アレイ部３内の各画素２で生成し、検出回路２０に供給するようにしている。これにより、第２の半導体基板８２上において、画素アレイ部３外の回路を形成する領域の回路面積を、選択パルス生成部７３を画素アレイ部３外に配置する場合よりも小さく抑えることができる。
　＜第１０の実施の形態＞
　本技術の第１０の実施の形態は、複数の保持部の各出力値に基づいて画像出力を求める例である。この画像出力を求める演算処理については、撮像素子１内で行う構成とすることもできるし、撮像素子１外の例えばアプリケーションプロセッサで行う構成とすることもできる。この点については、後述する実施の形態においても同様である。
　図２３は、本技術の第１０の実施の形態における演算処理部の一回路構成例を示すブロック図である。第１０の実施の形態では、複数の保持部の各出力値、例えば、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2に基づいて画像出力の演算が行われる。第１，第２の保持部６１，６２の各出力値ｏｕｔ1，ｏｕｔ2は、第１，第２の保持部６１，６２を、メモリを用いて構成する場合はホールド値ＲＥＧ１，ＲＥＧ２であり、カウンタを用いて構成する場合はカウント値ＣＮＴ１，ＣＮＴ２である。
［演算回路例１］
　図２３におけるａは、演算回路例１に係る演算処理部の回路構成例を示している。演算回路例１は、例えば、ＣＰＵ（Central Processing Unit）を用いて構成される演算部９１を有している。演算部９１は、複数の保持部の各出力値（本例では、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2）に基づいて、１つの画像出力を算出する。
　演算回路例１の回路構成例によれば、複数の保持部の各出力値に基づいて算出した画像出力をそのまま撮像結果として用いることができる。
［演算回路例２］
　図２３におけるｂは、演算回路例２に係る演算処理部の回路構成例を示している。演算回路例２は、演算回路例１と同様に、例えば、ＣＰＵを用いて構成される演算部９１を有している。演算部９１は、複数の保持部の各出力値（本例では、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2）に基づいて、複数の画像出力（本例では、２つの画像出力１，２）を算出する。
　演算回路例２の回路構成例によれば、複数の保持部の各出力値に基づいて算出した複数の画像出力（本例では、２つの画像出力１，２）から複数枚の画像を取得したり、任意に合成して画像を取得したりすることができる。
　＜第１１の実施の形態＞
　本技術の第１１の実施の形態は、露光期間中の照度変化を考慮して平均照度を求め、入射照度を推定する例である。具体的には、第１１の実施の形態では、照度変化を推定する対象を、１露光期間における前半の照度・後半の照度（図３を参照）の２つに絞った上で、複数の保持部の各出力の組み合わせに最も合致する入射照度を推定する。
　図２４は、本技術の第１１の実施の形態における演算処理部についての説明に供する図である。図２４におけるａは、演算処理部の一回路構成例を示すブロック図であり、同図におけるｂは、入射フォトンレートｆとカウント値ＣＮＴ１，ＣＮＴ２との関係を示す特性図である。なお、カウント値ＣＮＴ１，ＣＮＴ２は、カウンタを用いて構成された場合の第１，第２の保持部６１，６２の各出力値ｏｕｔ1，ｏｕｔ2である。
　図２４におけるｂに示す特性図において、破線のカーブｇ1(f)，ｇ2(f)は、リチャージ制御の周期（リチャージ周期）の設定から作成したテーブルから得られる既知の入出力特性である。
　図２４におけるａに示すように、第１１の実施の形態における演算処理部は、例えば、ＣＰＵを用いて構成される演算部９１、露光期間前半の入射照度ｆ1の算出部９２－１、露光期間後半の入射照度ｆ2の算出部９２－２、および、平均値算出部９３を有している。
　演算部９１は、第１０の実施の形態における演算回路例２と同様に、複数の保持部の各出力値（本例では、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2）に基づいて、複数の画像出力（本例では、２つの画像出力１，２）を算出する。
　露光期間前半の入射照度の算出部９２－１は、演算部９１から出力される画像出力１に基づいて露光期間前半の入射照度ｆ1を算出し、露光期間後半の入射照度の算出部９２－２は、演算部９１から出力される画像出力２に基づいて露光期間後半の入射照度ｆ2を算出する。
　平均値算出部９３は、露光期間前半の入射照度の算出部９２－１で算出された露光期間前半の入射照度ｆ1と、露光期間後半の入射照度の算出部９２－２で算出された露光期間後半の入射照度ｆ2との平均値を求める。平均値算出部９３で求められた平均値は、複数の保持部の各出力値（本例では、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2）の組み合わせに最も合致する推定照度として出力される。
　図２５は、本技術の第１１の実施の形態における演算処理部の具体的な処理の流れを示すフローチャートである。
　先ず、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2を入力値とし（ステップＳ１１）、次いで、露光期間前半の入射照度ｆ1および露光期間後半の入射照度ｆ2の初期値を与える（ステップＳ１２）。
　次に、露光期間前半の入射照度ｆ1および露光期間後半の入射照度ｆ2に対する、第１，第２の保持部６１，６２の出力値ｏｕｔ1，ｏｕｔ2の推定値ｃ1，ｃ2を算出する（ステップＳ１３）。この推定値ｃ1，ｃ2を算出する演算処理は、ステップＳ１３に示された式１の計算式に基づいて行うことができる。ここで、リチャージ周期をτとし、露光期間中にリチャージを繰り返す繰り返し回数をｎとするとき、入射フォトンレートｆに対して既知の入出力特性ｇ(f)は、
　　ｇ(f)＝（１－ｅf・τ）・ｎ
で与えられる。
　続いて、ステップＳ１３で算出した推定値ｃ1，ｃ2と実際に得られた第１，第２の保持部６１，６２の出力値ｏｕｔ1，ｏｕｔ2とに基づいて評価値Ｌを算出する（ステップＳ１４）。この評価値Ｌを算出する演算処理は、ステップＳ１４に示された式２の計算式に基づいて行うことができる。
　次に、評価値Ｌが最小または所定の基準値以下か否かを判断し（ステップＳ１５）、最小または所定の基準値以下でなければ（Ｓ１５のＮｏ）、入射照度ｆ1，ｆ2を更新し（ステップＳ１６）、しかる後、ステップＳ１３に戻る。また、評価値Ｌが最小または所定の基準値以下の場合（Ｓ１５のＹｅｓ）、即ち、評価値Ｌが十分小さい場合は、推定値ｃ1，ｃ2と第１，第２の保持部６１，６２の出力値ｏｕｔ1，ｏｕｔ2とが概ね一致していると判断し、入射照度ｆ1，ｆ2の値が正しいものとしてその平均値を求め（ステップＳ１７）、一連の演算処理を終了する。
　上述したように、本技術の第１１の実施の形態における演算処理部では、複数の保持部の各出力値（本例では、第１の保持部６１の出力値ｏｕｔ1および第２の保持部６２の出力値ｏｕｔ2）に基づいて、１露光期間を複数の保持部の数で分割した期間の推定照度（推定入射照度）を求める処理が行わる。このように、露光期間中の照度変化を考慮して平均照度を求めることで、より速い動被写体の照度変化に対応できることになる。
　＜第１２の実施の形態＞
　本技術の第１２の実施の形態は、事前に用意された逆関数テーブルを用いて、複数の保持部の各出力値の組み合わせに対して最も合致する推定照度を求める例である。
　図２６は、本技術の第１２の実施の形態における演算処理部についての説明に供する図である。図２６におけるａは、演算処理部の一回路構成例を示すブロック図であり、同図におけるｂは、入射フォトンレートｆとカウント値ＣＮＴ１，ＣＮＴ２との関係を示す特性図である。なお、カウント値ＣＮＴ１，ＣＮＴ２は、カウンタを用いて構成された場合の第１，第２の保持部６１，６２の各出力値ｏｕｔ1，ｏｕｔ2である。
　第１２の実施の形態において、例えば、ＣＰＵを用いて構成される演算部９１は、第１，第２の保持部６１，６２の出力値ｏｕｔ1，ｏｕｔ2を入力とし、この入力に致してｇ-1（ｎ1－ｎ2）の逆変換テーブルを有している。図２６におけるｂにおいて、ｇ(f)は、リチャージ周期の設定から計算できる入出力特性である。
　ここで、リチャージ周期をτ1，τ2とし、繰り返し回数をｎ1，ｎ2とするとき、入射フォトンレートｆに対して入出力特性ｇ(f)は、
　　ｇ(f)＝（１－ｅf・τ1）・ｎ1＋（１－ｅf・τ2）・ｎ2
で与えられる。ｇ-1については、ｇの逆関数でテーブルとして予め演算部９１に保持しておく。
　上述したように、本技術の第１２の実施の形態における演算処理部では、事前に用意された逆関数テーブルを用いて、複数の保持部の各出力値の組み合わせに対して最も合致する推定照度を求める処理、より具体的には、露光期間中の照度変化を考慮せず平均照度を求める処理が行われる。このような単純な処理により、静止画に対しては入射照度に比例した画像出力を得ることができる。
　＜変形例＞
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　＜電子機器への適用例＞
　以上説明した本技術の実施の形態に係る撮像素子については、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機などの撮像機能を備えた種々の電子機器に適用することができる。
［撮像装置の例］
　図２７は、本技術を適用した電子機器の一例である撮像装置の一構成例を示すブロック図である。
　本適用例に係る撮像装置１００は、被写体を撮像するための装置であり、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ(Digital Signal Processor)回路１０３、表示部１０４、操作部１０５、記憶部１０６、および、電源部１０７を備える。これらは、バス１０８によって相互に接続される。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　撮像部１０２は、光電変換によって画素データを生成するものである。この撮像部１０２として、本技術の実施の形態における撮像素子を用いることができる。撮像部１０２には、入射光側に配された撮像光学系１０１によって、被写体からの光が集光されてその受光面に導かれる。撮像部１０２は、光電変換によって生成した画素データを後段のＤＳＰ回路１０３に供給する。
　ＤＳＰ回路１０３は、撮像部１０２からの画素データに対して所定の信号処理を実行するものである。表示部１０４は、画素データを表示するものである。表示部１０４としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１０５は、ユーザの操作に従って操作信号を生成するものである。記憶部１０６は、画素データなどの様々なデータを記憶するものである。電源部１０７は、撮像部１０２、ＤＳＰ回路１０３、および、表示部１０４などに電源を供給するものである。
　上記の構成の撮像装置１００において、撮像部１０２として、本技術の実施の形態における撮像素子を用いることにより、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることができるため、より高画質の撮像画像を得ることができる。
　＜本技術の実施の形態の適用例＞
　上述の本技術の実施の形態における撮像素子は、以下に例示するように様々な技術に適用することができる。
　図２８は、本技術の実施の形態における撮像素子が適用される分野の例を示す図である。
　本技術の実施の形態における撮像素子は、例えば、デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置として用いられ得る。
　また、この撮像素子は、自動停止等の安全運転や運転者の状態の認識等のために自動車の周囲または車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置として用いられ得る。
　また、この撮像素子は、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ、冷蔵庫、エアーコンディショナ等の家電に供される装置として用いられ得る。
　また、この撮像素子は、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置として用いられ得る。
　また、この撮像素子は、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置として用いられ得る。
　また、この撮像素子は、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置として用いられ得る。
　また、この撮像素子は、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置として用いられ得る。
　また、この撮像素子は、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置として用いられ得る。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３０は、撮像部１２０３１の設置位置の例を示す図である。
　図３０では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、本開示に係る技術の実施の形態におけるノイズ補正回路を備える図１の撮像素子１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、複数の周期でのリチャージ制御において、保持部の数だけ実質的なフレームレートの向上を図ることで、より高画質の撮像画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　＜本技術がとることができる構成＞
　なお、本技術は以下のような構成もとることができる。
（１）画素ごとに設けられ、フォトンの有無を検出する受光素子と、
　前記受光素子に対応して設けられ、前記受光素子に入射するフォトンを検出する検出回路と
を具備し、
　前記検出回路は、
　前記受光素子に対する複数の周期でのリチャージ制御によって前記受光素子に入射するフォトンの検出を行うフォトン検出部と、
　複数の保持部と、
　前記フォトン検出部が検出したフォトン検出数を保持する保持部として、前記複数の保持部の一つを選択する選択制御部とを備える
撮像素子。
（２）前記検出回路は、前記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタをさらに備え、
　前記複数の保持部は、前記カウンタのカウント値を保持するメモリを用いて構成され、
　前記選択制御部は、前記カウンタと前記複数の保持部との間に配置され、前記カウンタのカウント値を前記複数の保持部に対して択一的に入力する制御を行う
前記（１）に記載の撮像素子。
（３）前記検出回路は、前記複数の保持部の一の保持部のホールド期間中に他の保持部のホールド値を読み出す読み出し制御部をさらに備える
前記（２）に記載の撮像素子。
（４）前記複数の保持部は、前記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタを用いて構成され、
　前記選択制御部は、前記フォトン検出部と前記複数の保持部との間に配置され、前記フォトン検出数を前記複数の保持部に対して択一的に入力する制御を行う
前記（１）に記載の撮像素子。
（５）前記複数の保持部の各カウンタは、カウント動作を行う期間と、カウント動作を行わない期間とを複数回繰り返す
前記（４）に記載の撮像素子。
（６）前記選択制御部は、前記複数の保持部の一つを選択する動作を、前記リチャージ制御の周期の切り替えと同期させて行う
前記（１）から（５）のいずれかに記載の撮像素子。
（７）前記選択制御部は、前記複数の保持部の一つを選択するための選択パルスを生成し、
　前記フォトン検出部は、前記選択パルスに同期して、前記複数の周期でのリチャージ制御を行う
前記（６）に記載の撮像素子。
（８）前記検出回路は、前記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、
　前記選択制御部は、前記リチャージ周期切り替え制御部が出力する切り替え信号に同期して、前記複数の保持部の一つを選択するための選択パルスを生成する
前記（６）に記載の撮像素子。
（９）前記検出回路は、前記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、
　前記フォトン検出部は、前記リチャージ周期切り替え制御部が出力する切り替え信号に基づいて、前記複数の保持部の一つを選択するための選択パルスを生成する
前記（６）に記載の撮像素子。
（１０）前記受光素子が形成された第１の半導体基板と、
　前記検出回路が形成された第２の半導体基板と
の少なくとも２つの半導体基板が積層された積層構造を有する
前記（１）から（９）のいずれかに記載の撮像素子。
（１１）前記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、前記選択パルス生成部は、前記第２の半導体基板上において、前記検出回路がアレイ状に配置された画素アレイ部外に配置されている
前記（１０）に記載の撮像素子。
（１２）前記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、前記選択パルス生成部は、前記第２の半導体基板上において、前記検出回路がアレイ状に配置された画素アレイ部内に前記検出回路と対で配置されている
前記（１０）に記載の撮像素子。
（１３）前記複数の保持部の各出力値に基づいて画像出力を求める演算処理部をさらに具備する
前記（１）から（１２）のいずれかに記載の撮像素子。
（１４）前記演算処理部は、前記複数の保持部の各出力値から複数の露光期間の入射照度を求め、前記複数の露光期間の入射照度の平均照度を求める
前記（１３）に記載の撮像素子。
（１５）前記受光素子は、アバランシェフォトダイオードである
前記（１）から（１４）のいずれかに記載の撮像素子。
（１６）前記受光素子は、単一光子アバランシェダイオードである
前記（１５）に記載の撮像素子。
（１７）画素ごとに設けられ、フォトンの有無を検出する受光素子と、
　前記受光素子に対応して設けられ、前記受光素子に入射するフォトンを検出する検出回路と
を具備し、
　前記検出回路は、
　前記受光素子に対する複数の周期でのリチャージ制御によって前記受光素子に入射するフォトンの検出を行うフォトン検出部と、
　複数の保持部と、
　前記フォトン検出部が検出したフォトン検出数を保持する保持部として、前記複数の保持部の一つを選択する選択制御部とを備える
撮像素子を有する電子機器。
　１　撮像素子
　２　画素
　３　画素アレイ部
　１０　ＳＰＡＤ素子（受光素子）
　２０　検出回路
　３０　フォトン検出部
　３１　リチャージトランジスタ
　３２　リチャージ制御部
　３３　波形整形部
　４０　カウンタ
　５０　ホールドパルス生成部
　６０　保持部
　６１　第１の保持部
　６２　第２の保持部
　６３　読み出し制御部
　７０　選択制御部
　７１　第１のＡＮＤ回路
　７２　第２のＡＮＤ回路
　７３　選択パルス生成部
　８１　第１の半導体基板
　８２　第２の半導体基板
　８３　配線層
　８４　接続部
　９０　リチャージ周期切り替え制御部
　９１　演算部
　９２－１　露光期間前半の入射照度の算出部
　９２－２　露光期間後半の入射照度の算出部
　９３　平均値算出部

Claims (17)

  1. 　画素ごとに設けられ、フォトンの有無を検出する受光素子と、
    　前記受光素子に対応して設けられ、前記受光素子に入射するフォトンを検出する検出回路と
    を具備し、
    　前記検出回路は、
    　前記受光素子に対する複数の周期でのリチャージ制御によって前記受光素子に入射するフォトンの検出を行うフォトン検出部と、
    　複数の保持部と、
    　前記フォトン検出部が検出したフォトン検出数を保持する保持部として、前記複数の保持部の一つを選択する選択制御部とを備える
    撮像素子。
  2. 　前記検出回路は、前記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタをさらに備え、
    　前記複数の保持部は、前記カウンタのカウント値を保持するメモリを用いて構成され、
    　前記選択制御部は、前記カウンタと前記複数の保持部との間に配置され、前記カウンタのカウント値を前記複数の保持部に対して択一的に入力する制御を行う
    請求項１記載の撮像素子。
  3. 　前記検出回路は、前記複数の保持部の一の保持部のホールド期間中に他の保持部のホールド値を読み出す読み出し制御部をさらに備える
    請求項２記載の撮像素子。
  4. 　前記複数の保持部は、前記フォトン検出部がフォトンを検出したときに生成するパルスをカウントするカウンタを用いて構成され、
    　前記選択制御部は、前記フォトン検出部と前記複数の保持部との間に配置され、前記フォトン検出数を前記複数の保持部に対して択一的に入力する制御を行う
    請求項１記載の撮像素子。
  5. 　前記複数の保持部の各カウンタは、カウント動作を行う期間と、カウント動作を行わない期間とを複数回繰り返す
    請求項４記載の撮像素子。
  6. 　前記選択制御部は、前記複数の保持部の一つを選択する動作を、前記リチャージ制御の周期の切り替えと同期させて行う
    請求項１記載の撮像素子。
  7. 　前記選択制御部は、前記複数の保持部の一つを選択するための選択パルスを生成し、
    　前記フォトン検出部は、前記選択パルスに同期して、前記複数の周期でのリチャージ制御を行う
    請求項６記載の撮像素子。
  8. 　前記検出回路は、前記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、
    　前記選択制御部は、前記リチャージ周期切り替え制御部が出力する切り替え信号に同期して、前記複数の保持部の一つを選択するための選択パルスを生成する
    請求項６記載の撮像素子。
  9. 　前記検出回路は、前記リチャージ制御の周期を切り替えるリチャージ周期切り替え制御部をさらに備え、
    　前記フォトン検出部は、前記リチャージ周期切り替え制御部が出力する切り替え信号に基づいて、前記複数の保持部の一つを選択するための選択パルスを生成する
    請求項６記載の撮像素子。
  10. 　前記受光素子が形成された第１の半導体基板と、
    　前記検出回路が形成された第２の半導体基板と
    の少なくとも２つの半導体基板が積層された積層構造を有する
    請求項１記載の撮像素子。
  11. 　前記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、
    　前記選択パルス生成部は、前記第２の半導体基板上において、前記検出回路がアレイ状に配置された画素アレイ部外に配置されている
    請求項１０記載の撮像素子。
  12. 　前記複数の保持部の一つを選択するための選択パルスを生成する選択パルス生成部を有し、
    　前記選択パルス生成部は、前記第２の半導体基板上において、前記検出回路がアレイ状に配置された画素アレイ部内に前記検出回路と対で配置されている
    請求項１０記載の撮像素子。
  13. 　前記複数の保持部の各出力値に基づいて画像出力を求める演算処理部をさらに具備する
    請求項１記載の撮像素子。
  14. 　前記演算処理部は、前記複数の保持部の各出力値から複数の露光期間の入射照度を求め、前記複数の露光期間の入射照度の平均照度を求める
    請求項１３記載の撮像素子。
  15. 　前記受光素子は、アバランシェフォトダイオードである
    請求項１記載の撮像素子。
  16. 　前記受光素子は、単一光子アバランシェダイオードである
    請求項１５記載の撮像素子。
  17. 　画素ごとに設けられ、フォトンの有無を検出する受光素子と、
    　前記受光素子に対応して設けられ、前記受光素子に入射するフォトンを検出する検出回路と
    を具備し、
    　前記検出回路は、
    　前記受光素子に対する複数の周期でのリチャージ制御によって前記受光素子に入射するフォトンの検出を行うフォトン検出部と、
    　複数の保持部と、
    　前記フォトン検出部が検出したフォトン検出数を保持する保持部として、前記複数の保持部の一つを選択する選択制御部とを備える
    撮像素子を有する電子機器。
PCT/JP2023/031946 2022-10-25 2023-08-31 撮像素子および電子機器 WO2024090031A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022170452 2022-10-25
JP2022-170452 2022-10-25

Publications (1)

Publication Number Publication Date
WO2024090031A1 true WO2024090031A1 (ja) 2024-05-02

Family

ID=90830456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031946 WO2024090031A1 (ja) 2022-10-25 2023-08-31 撮像素子および電子機器

Country Status (1)

Country Link
WO (1) WO2024090031A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0767043A (ja) * 1993-08-23 1995-03-10 Toshiba Corp 固体撮像装置
JP2022073105A (ja) * 2020-10-30 2022-05-17 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の制御方法、および、測距システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0767043A (ja) * 1993-08-23 1995-03-10 Toshiba Corp 固体撮像装置
JP2022073105A (ja) * 2020-10-30 2022-05-17 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の制御方法、および、測距システム

Similar Documents

Publication Publication Date Title
US20220070392A1 (en) Event signal detection sensor and control method
JP7073325B2 (ja) センシングデバイス
US11509840B2 (en) Solid-state imaging device, signal processing chip, and electronic apparatus
WO2019150786A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022091856A1 (ja) 受光装置、受光装置の制御方法、および、測距システム
WO2019150785A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11582407B2 (en) Solid-state imaging apparatus and driving method thereof
WO2020153261A1 (ja) 受光装置および測距装置
US20230217117A1 (en) Signal processing device, signal processing method, and detection sensor
WO2021010174A1 (ja) 受光装置、および、受光装置の駆動方法
WO2020153272A1 (ja) 測定装置、測距装置および測定方法
WO2024090031A1 (ja) 撮像素子および電子機器
WO2021220682A1 (ja) 撮像装置
US11566939B2 (en) Measurement device, distance measurement device, electronic device, and measurement method
US20230108619A1 (en) Imaging circuit and imaging device
TW202017312A (zh) 比較器及攝像裝置
WO2017199487A1 (ja) 制御装置、制御方法、およびプログラム
WO2022158246A1 (ja) 撮像装置
WO2021200523A1 (ja) 撮像装置及び撮像方法
US20220179072A1 (en) Signal processing device, signal processing method, and distance-measuring module
US11711634B2 (en) Electronic circuit, solid-state image sensor, and method of controlling electronic circuit
WO2022254813A1 (ja) 撮像装置、電子機器、および光検出方法
WO2023195262A1 (ja) 光検出装置、測距装置、および電子機器
JP2022185168A (ja) 受光素子およびその駆動方法、並びに、測距システム
KR20240035570A (ko) 고체 촬상 디바이스 및 고체 촬상 디바이스 작동 방법