WO2024079783A1 - 可変コンデンサ及び集積回路 - Google Patents

可変コンデンサ及び集積回路 Download PDF

Info

Publication number
WO2024079783A1
WO2024079783A1 PCT/JP2022/037856 JP2022037856W WO2024079783A1 WO 2024079783 A1 WO2024079783 A1 WO 2024079783A1 JP 2022037856 W JP2022037856 W JP 2022037856W WO 2024079783 A1 WO2024079783 A1 WO 2024079783A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
variable capacitor
layer
capacitance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/037856
Other languages
English (en)
French (fr)
Inventor
智生 佐々木
竜雄 柴田
勝之 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to US18/025,812 priority Critical patent/US12477755B2/en
Priority to PCT/JP2022/037856 priority patent/WO2024079783A1/ja
Priority to CN202280006598.8A priority patent/CN118176554A/zh
Publication of WO2024079783A1 publication Critical patent/WO2024079783A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture

Definitions

  • the present invention relates to a variable capacitor and an integrated circuit.
  • a variable capacitor is a capacitor that can change its capacitance continuously.
  • Patent Document 1 describes a variable capacitor whose capacitance changes continuously by mechanically changing the opposing area of metal plates.
  • variable capacitor described in Patent Document 1 requires a mechanism for mechanical operation, making it difficult to miniaturize the variable capacitor.
  • Small variable capacitors are particularly in demand in areas where it is difficult to incorporate large elements, such as space and extremely low temperatures, and there is a demand for elements that exhibit the desired characteristics even in such environments.
  • the present invention was made in consideration of the above circumstances, and aims to provide a variable capacitor and integrated circuit that are small and can operate even in extreme environments.
  • a variable capacitor has a first conductive layer, a second conductive layer, and a capacitance layer sandwiched between the first conductive layer and the second conductive layer.
  • the first conductive layer and the second conductive layer are each a ferromagnetic layer containing a ferromagnetic material.
  • the first conductive layer has a first magnetic domain and a second magnetic domain whose magnetization is oriented in a direction different from that of the first magnetic domain.
  • This variable capacitor is configured such that a domain wall, which is a boundary between the first magnetic domain and the second magnetic domain, can move in a first direction within the plane of the first conductive layer at least in the region where the first conductive layer overlaps with the capacitance layer in the stacking direction.
  • variable capacitor according to the above aspect may further include a first electrode and a second electrode.
  • the first electrode contacts the first magnetic domain of the first conductive layer.
  • the second electrode contacts the second magnetic domain of the first conductive layer.
  • the first electrode is a ferromagnetic layer.
  • the magnetization of the first electrode is oriented in the same direction as the magnetization of the first magnetic domain.
  • the second electrode is a ferromagnetic layer.
  • the magnetization of the second electrode is oriented in the same direction as the magnetization of the second magnetic domain.
  • the capacitance layer may include any one selected from the group consisting of magnesium oxide, aluminum oxide, titanium oxide, barium titanate, magnesium aluminate, silicon oxide, magnesium titanate, and hafnium oxide.
  • the capacitance layer may include aluminum nitride or aluminum nitride to which one selected from the group consisting of calcium, strontium, titanium, and potassium has been added.
  • the capacitance layer may include any one selected from the group consisting of lead titanate, strontium titanate, lead zirconate, lead hafnate, and relaxor ferroelectrics.
  • the first conductive layer or the second conductive layer may include any one selected from the group consisting of a Heusler alloy, a CoPt alloy, a CoNi alloy, a TbFeCo alloy, a CoFe alloy, and alloys in which a portion of these alloys has been substituted.
  • variable capacitor according to the above aspect may further include a substrate, and at least one of the first conductive layer, the capacitance layer, and the second conductive layer may be epitaxially grown from the substrate.
  • the lattice matching degree calculated by dividing the difference between the lattice constant of the capacitance layer and the lattice constant of the first conductive layer by the lattice constant of the first conductive layer may be 10% or more.
  • the first conductive layer may not have a constant width in a second direction perpendicular to the first direction when viewed from the stacking direction. The width gradually increases or decreases from the first end to the second end of the first conductive layer.
  • variable capacitor according to the above aspect may have a minimum capacitance of 1 pF or more in a temperature range of 10 K or less or 1000 K or more.
  • a variable capacitor according to a second aspect has a first conductive layer, a second conductive layer, and a capacitance layer sandwiched between the first conductive layer and the second conductive layer.
  • the first conductive layer and the second conductive layer are each a ferromagnetic layer containing a ferromagnetic material.
  • the capacitance amount changes in an analog manner by applying an electrical signal in one direction within the plane of the first conductive layer.
  • the integrated circuit according to the second aspect includes a first variable capacitor and a second variable capacitor.
  • the first variable capacitor and the second variable capacitor are each a variable capacitor according to the above aspect.
  • the first variable capacitor and the second variable capacitor are connected in parallel.
  • the first variable capacitor and the second variable capacitor may have different capacitances.
  • variable capacitor and integrated circuit described above are compact and can operate in extreme environments.
  • FIG. 2 is a plan view of the variable capacitor according to the first embodiment.
  • 1 is a cross-sectional view of a variable capacitor according to a first embodiment.
  • 1 is a circuit diagram of a portion of an integrated circuit according to a first embodiment.
  • 1 is a cross-sectional view of a portion of an integrated circuit according to a first embodiment.
  • FIG. 11 is a plan view of a variable capacitor according to a second embodiment.
  • 5A and 5B are diagrams illustrating capacitance changes of a variable capacitor according to the first embodiment.
  • FIG. 11 is a diagram showing a change in capacitance of a variable capacitor according to a second embodiment.
  • FIG. 13 is a plan view of a variable capacitor according to a third embodiment.
  • FIG. 11 is a cross-sectional view of a variable capacitor according to a third embodiment.
  • the directions are defined.
  • the x and y directions are approximately parallel to one surface of the substrate Sub (see, for example, FIG. 4) described later.
  • the x direction is, for example, the long axis direction of the first ferromagnetic layer.
  • the y direction is perpendicular to the x direction.
  • the z direction is the direction from the substrate Sub to the variable capacitor.
  • the +z direction may be expressed as "up” and the -z direction as "down”, but these expressions are for convenience and do not define the direction of gravity.
  • "extending in the x direction” means, for example, that the dimension in the x direction is larger than the smallest dimension among the dimensions in the x direction, y direction, and z direction. The same applies to extending in other directions.
  • "connecting" is not limited to direct connection, but includes connection via another object.
  • Fig. 1 is a plan view of the variable capacitor 100 according to the first embodiment.
  • Fig. 2 is a cross-sectional view of the variable capacitor 100 according to the first embodiment.
  • Fig. 2 is a cross-sectional view taken along line AA in Fig. 1.
  • the variable capacitor 100 has a first conductive layer 10, a second conductive layer 20, a capacitance layer 30, a first electrode 40, a second electrode 50, and a third electrode 60.
  • the variable capacitor 100 changes in conductance in response to changes in the magnetization of the first conductive layer 10 and the second conductive layer 20 that sandwich the capacitance layer 30.
  • the variable capacitor 100 is surrounded by, for example, an insulating layer 90.
  • the insulating layer 90 is an insulating layer that provides insulation between the wirings of the multilayer wiring and between the elements.
  • the insulating layer 90 is, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon carbide (SiC), chromium nitride, silicon carbonitride (SiCN), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO x ), or the like.
  • the first conductive layer 10 is in contact with the capacitance layer 30.
  • the length of the first conductive layer 10 in the x direction is longer than its length in the y direction.
  • the first conductive layer 10 is a ferromagnetic layer that includes a ferromagnetic material.
  • the first conductive layer 10 may be a ferromagnetic layer made of a ferromagnetic material.
  • the ferromagnetic material may be, for example, a metal selected from the group consisting of Cr, Mn, Co, Fe, and Ni, an alloy containing one or more of these metals, or an alloy containing these metals and at least one of the elements B, C, and N.
  • the ferromagnetic material may include, for example, any one selected from the group consisting of a CoPt alloy, a CoNi alloy, a TbFeCo alloy, a CoFe alloy, and alloys in which some of these alloys have been substituted.
  • the ferromagnetic material is, for example, Co-Fe, Co-Fe-B, or Ni-Fe.
  • the ferromagnetic material may be, for example, a Heusler alloy.
  • the Heusler alloy is a half metal and has a high spin polarizability.
  • the Heusler alloy is an intermetallic compound having a chemical composition of XYZ or X 2 YZ, where X is a transition metal element or a noble metal element of the Co, Fe, Ni, or Cu group on the periodic table, Y is a transition metal element or an element type of X of the Mn, V, Cr, or Ti group, and Z is a typical element of groups III to V.
  • Examples of Heusler alloys include Co 2 FeSi, Co 2 FeGe, Co 2 FeGa, Co 2 MnSi, Co 2 Mn 1-a Fe a Al b Si 1-b , and Co 2 FeGe 1-c Ga c .
  • the first conductive layer 10 has a first magnetic domain A1 and a second magnetic domain A2.
  • a domain wall DW exists at the boundary between the first magnetic domain A1 and the second magnetic domain A2.
  • the domain wall DW is configured so that it can move in a first direction within the plane of the first conductive layer 10, at least in the region of the first conductive layer 10 that overlaps with the capacitance layer 30 in the stacking direction.
  • the domain wall DW is configured so that it can move in the x direction within the first conductive layer 10.
  • the domain wall DW moves in the x direction by changing the potential difference between the first electrode 40 and the second electrode 50.
  • the domain wall DW moves, for example, by applying a write current (e.g., a current pulse) in the x direction of the first conductive layer 10, or by applying an external magnetic field to the first conductive layer 10.
  • a write current e.g., a current pulse
  • an external magnetic field e.g., an external magnetic field
  • the first magnetic domain A1 has a first region A11 and a second region A12.
  • the magnetizations in the first magnetic domain A1 are oriented in the same direction.
  • the magnetization M A11 of the first region A11 and the magnetization M A12 of the second region A12 are oriented in the same direction.
  • the first region A11 is a region that overlaps with the first electrode 40 when viewed from the z direction, and is a region in which the magnetization M A11 is fixed.
  • the magnetization being fixed means that the magnetization does not reverse during normal operation of the variable capacitor 100 (when no external force exceeding the expected value is applied).
  • the first region A11 is called the first magnetization fixed region.
  • the second region A12 is the region other than the first region A11 within the first magnetic domain A1.
  • the volume of the second region A12 changes as the domain wall DW moves.
  • the second magnetic domain A2 has a third region A21 and a fourth region A22.
  • the magnetizations in the second magnetic domain A2 are oriented in the same direction.
  • the magnetizations in the second magnetic domain A2 are oriented in a different direction from the magnetizations in the first magnetic domain A1.
  • the magnetizations M A21 of the third region A21 and the magnetizations M A22 of the fourth region A22 are oriented in the same direction.
  • the third region A21 is a region that overlaps with the second electrode 50 when viewed from the z direction, and is a region in which the magnetization M A21 is fixed.
  • the third region A21 is referred to as a second magnetization fixed region.
  • the fourth region A22 is the region other than the third region A21 in the second magnetic domain A2.
  • the volume of the fourth region A22 changes when the domain wall DW moves.
  • the second region A12 and the fourth region A22 are collectively referred to as the domain wall motion region.
  • the domain wall motion region is sandwiched between the first magnetization fixed region and the second magnetization fixed region.
  • the second conductive layer 20 is in contact with the capacitance layer 30.
  • the first conductive layer 10 and the second conductive layer 20 sandwich the capacitance layer 30.
  • the second conductive layer 20 is a ferromagnetic layer containing a ferromagnetic material.
  • the second conductive layer 20 may be a ferromagnetic layer made of a ferromagnetic material.
  • the second conductive layer 20 may be made of the same material as the material constituting the first conductive layer 10.
  • the material constituting the second conductive layer 20 and the material constituting the first conductive layer 10 may be the same or different.
  • the magnetization M20 of the second conductive layer 20 is more difficult to reverse than the magnetization of the first conductive layer 10.
  • the second conductive layer 20 is, for example, closer to a substrate Sub (described later) than the first conductive layer 10. Such an element structure is called a bottom pin structure.
  • the second conductive layer 20 contains the first conductive layer 10 when viewed from the z direction, for example. If the area of the second conductive layer 20 is larger than the area of the first conductive layer 10, the flatness of the first conductive layer 10 is improved, and the movement of the domain wall DW becomes smoother.
  • the capacitance layer 30 is sandwiched between the first conductive layer 10 and the second conductive layer 20.
  • the capacitance layer 30 is a dielectric layer.
  • the capacitance layer 30 is insulating, and electric charges are stored in the first conductive layer 10 and the second conductive layer 20 that sandwich the capacitance layer 30.
  • the capacitance layer 30 includes, for example, any one selected from the group consisting of magnesium oxide (MgO), aluminum oxide (Al2O3), titanium oxide (TiO2 ) , barium titanate ( BaTiO3 ), magnesium aluminate ( MgAl2O4 ), silicon oxide ( SiO2 ), magnesium titanate ( MgTiO3 ), and hafnium oxide ( HfO2 ).
  • the composition ratio of each element in these oxides is not limited to the stoichiometric composition. When the capacitance layer 30 includes these materials, the change range of the capacitance of the variable capacitor 100 becomes large.
  • the capacitance layer 30 may contain, for example, aluminum nitride (AlN) or aluminum nitride doped with any element selected from the group consisting of calcium, strontium, titanium, and potassium.
  • AlN aluminum nitride
  • AlN aluminum nitride
  • any element selected from the group consisting of calcium, strontium, titanium, and potassium it has the effect of increasing the capacitance.
  • the electrical conductivity of the capacitance layer 30 is improved, and heat generation due to current flow can be suppressed. As a result, it is possible to suppress large changes in the temperature of the variable capacitor 100 during use. This is an important characteristic when used in extreme environments.
  • the capacitance layer 30 may include any one selected from the group consisting of lead titanate ( PbTiO3 ), strontium titanate ( SrTiO3 ), lead zirconate ( PbZrO3 ), lead hafnate ( PbHfO3 ), and relaxor ferroelectrics.
  • PbTiO3 lead titanate
  • SrTiO3 strontium titanate
  • PbZrO3 lead zirconate
  • PbHfO3 lead hafnate
  • relaxor ferroelectrics relaxor ferroelectrics.
  • the relaxor dielectric is a complex perovskite oxide represented by A(B'B") O3 .
  • A(B'2 +1 / 3B" 5 +2/3 ) O3 and A(B'3 +1 / 2B" 5+ 1/2 ) O3 are examples of relaxor dielectrics.
  • Pb(Mg1 / 3Nb2/3 ) O3 , Pb(Zn1 / 3Nb2/3 ) O3 , Pb( In1 /2Nb1/ 2 ) O3 , Pb(Sc1/ 2Nb1 / 2 ) O3 and Pb(Mg1 / 2W1/2 ) O3 are specific examples of relaxor dielectrics.
  • the thickness of the capacitance layer 30 is, for example, 35 ⁇ or more, and preferably 100 ⁇ or more. If the capacitance layer 30 is sufficiently thick, the insulation of the capacitance layer 30 is ensured, and the variable capacitor 100 functions stably.
  • the electrical resistance of the capacitance layer 30 is, for example, 1 M ⁇ or more, and preferably 10 M ⁇ or more. When the insulation of the capacitance layer 30 is ensured, the variable capacitor 100 functions stably.
  • the lattice matching between the capacitance layer 30 and the first conductive layer 10 is, for example, less than 10%, and preferably 5% or less.
  • the lattice matching between the capacitance layer 30 and the second conductive layer 20 is, for example, less than 10%, and preferably 5% or less.
  • Lattice matching means that atoms are arranged continuously in the stacking direction at the interface between adjacent layers.
  • the lattice matching degree is a value obtained by dividing the difference between the lattice constant of the capacitance layer 30 and the lattice constant of the adjacent layer (first conductive layer 10 or second conductive layer 20) by the lattice constant of the adjacent layer (first conductive layer 10 or second conductive layer 20).
  • At least one of the first conductive layer 10, the capacitance layer 30, and the second conductive layer 20 is epitaxially grown from the substrate Sub. If these layers are epitaxially grown, the range of change in capacitance of the variable capacitor 100 will be large.
  • the degree of lattice matching between the capacitance layer 30 and the first conductive layer 10 may be, for example, 10% or more.
  • the degree of lattice matching between the capacitance layer 30 and the second conductive layer 20 may be, for example, 10% or more.
  • the capacitance layer 30 and the adjacent layer are not lattice-matched, and some of the atoms at the interface between these layers are not continuously arranged. In other words, the capacitance layer 30 is not epitaxially grown from the substrate Sub.
  • the capacitance layer 30 only needs to maintain the insulation between the first conductive layer 10 and the second conductive layer 20, and the interface between them does not need to be lattice-matched. If the capacitance layer 30 is not lattice-matched with the adjacent layer, the contact resistance at the interface increases, and the capacitance of the variable capacitor 100 increases. In addition, either the capacitance layer 30 and the first conductive layer 10 or the second conductive layer 20 may be amorphous, and there may be no lattice matching at the interface between the capacitance layer 30 and the first conductive layer 10 or the second conductive layer 20. If there is no lattice matching between the capacitance layer 30 and the adjacent layer, each layer is less susceptible to the influence of the adjacent layer, and the variation in device characteristics between multiple devices is reduced.
  • the first electrode 40 contacts a part of the first conductive layer 10 directly or indirectly. Indirect contact means that another layer is sandwiched between the first electrode 40 and the first conductive layer 10.
  • the first electrode 40 contacts, for example, a first end of the first conductive layer 10.
  • the first electrode 40 contacts, for example, a first magnetic domain A1 of the first conductive layer 10.
  • the first electrode 40 is, for example, a ferromagnetic layer.
  • the same material as the first conductive layer 10 and the second conductive layer 20 can be used for the first electrode 40.
  • the magnetization M40 of the first electrode 40 is oriented in the same direction as the magnetization M A11 of the first region A11 and fixes the magnetization M A11 of the first region A11.
  • the first electrode 40 does not have to be a ferromagnetic layer.
  • the current density of the current flowing through the first conductive layer 10 drops sharply at the position from the second region A12 to the first region A11. If the current density of the current flowing through the first conductive layer 10 drops sharply, the domain wall DW will not be able to penetrate into the first region A11, so the first electrode 40 does not have to be a ferromagnetic material.
  • the second electrode 50 is in direct or indirect contact with a portion of the first conductive layer 10.
  • the second electrode 50 is in contact with, for example, the second end of the first conductive layer 10.
  • the second electrode 50 and the first electrode 40 are spaced apart in the x-direction.
  • the second electrode 50 is in contact with, for example, the second magnetic domain A2 of the first conductive layer 10.
  • the second electrode 50 is, for example, a ferromagnetic layer.
  • the same material as the first electrode 40 can be applied to the second electrode 50.
  • the magnetization M50 of the second electrode 50 fixes the magnetization M21 of the third region A21.
  • the second electrode 50 is not limited to a ferromagnetic layer.
  • the third electrode 60 is in contact with the second conductive layer 20.
  • the third electrode 60 is a conductor.
  • variable capacitor 100 may have layers other than those mentioned above.
  • the variable capacitor 100 may have a nonmagnetic layer in contact with the surface of the second conductive layer 20 opposite the surface in contact with the capacitance layer 30, and a ferromagnetic layer sandwiching the nonmagnetic layer with the second conductive layer 20.
  • the second conductive layer 20, the nonmagnetic layer, and the ferromagnetic layer form a synthetic antiferromagnetic structure (SAF structure).
  • SAF structure increases the coercive force of the second conductive layer 20.
  • the magnetization direction of each layer of the variable capacitor 100 can be confirmed, for example, by measuring the magnetization curve.
  • the magnetization curve can be measured, for example, using MOKE (Magneto Optical Kerr Effect). Measurement using MOKE is a measurement method in which linearly polarized light is incident on the object being measured, and the magneto-optical effect (magnetic Kerr effect) is used to cause the polarization direction to rotate, etc.
  • MOKE Magnetic Magnetic Kerr Effect
  • the variable capacitor 100 is formed by a process of stacking each layer and a process of processing a part of each layer into a predetermined shape.
  • the layers can be stacked using a sputtering method, a chemical vapor deposition (CVD) method, an electron beam evaporation method (EB evaporation method), an atomic laser deposition method, etc.
  • the layers can be processed using photolithography and etching (e.g., Ar etching), etc.
  • variable capacitor 100 performs a capacitance adjustment process and a charge accumulation process.
  • the capacitance adjustment process of the variable capacitor 100 is explained below.
  • a potential difference is applied between the first electrode 40 and the second electrode 50, and a write current (write pulse) is applied to the first conductive layer 10.
  • the capacitance of the variable capacitor 100 changes to an analog value by applying an electrical signal in one direction within the plane of the first conductive layer 10.
  • the write current moves the domain wall DW in the first conductive layer 10.
  • the position of the domain wall DW changes depending on the magnitude of the write current (write pulse).
  • the capacitance of the variable capacitor 100 increases as the region in which the second conductive layer 20, the magnetization M20 , and the magnetization of the first conductive layer 10 are antiparallel expands, and decreases as the region in which the second conductive layer 20, the magnetization M20 , and the magnetization of the first conductive layer 10 are parallel expands.
  • the capacitance of the variable capacitor 100 increases as the first magnetic domain A1 expands, and the capacitance of the variable capacitor 100 decreases as the second magnetic domain A2 expands.
  • variable capacitor 100 In the charge accumulation process, a potential difference is applied between the second electrode 50 and the third electrode 60. When a potential difference is applied between the second electrode 50 and the third electrode 60, charge is accumulated in each of the first conductive layer 10 and the second conductive layer 20.
  • the capacitance of the variable capacitor 100 is determined by the capacitance adjustment process, and the variable capacitor 100 accumulates charge according to this capacitance and functions as a normal capacitor.
  • the capacitance of the variable capacitor 100 is determined by the magnetization state of the two ferromagnetic layers that sandwich the capacitance layer 30, so in principle the capacitance changes even in extreme environments.
  • the variable capacitor 100 has a minimum capacitance of 1 pF or more in extreme temperature ranges of 10 K or less or 1000 K or more.
  • variable capacitor 100 is made of a laminate of thin films and is small in size. Furthermore, the variable capacitor 100 of this embodiment does not require a mechanical operating mechanism to change the capacitance, making it possible to miniaturize the device. Furthermore, the variable capacitor 100 of this embodiment changes the capacitance in an analog manner in response to an electrical signal, rather than a mechanical operation.
  • FIG. 3 is a circuit diagram of a portion of the integrated circuit 200 according to the first embodiment.
  • FIG. 4 is a cross-sectional view of a portion of the integrated circuit 200 according to the first embodiment.
  • the integrated circuit 200 includes a first variable capacitor 100A and a second variable capacitor 100B.
  • the first variable capacitor 100A and the second variable capacitor 100B are each the variable capacitor 100 described above.
  • the first variable capacitor 100A and the second variable capacitor 100B each perform a capacitance adjustment process by turning on the first switching element SW1 and the third switching element SW3 to adjust the potential between the write wiring WL and the common wiring CL.
  • Each of the first variable capacitor 100A and the second variable capacitor 100B performs charge accumulation processing by turning on the second switching element SW2 and the third switching element SW3 to adjust the potential between the readout line RL and the common line CL.
  • the first variable capacitor 100A and the second variable capacitor 100B are connected in parallel between the readout line RL and the common line CL. By connecting the first variable capacitor 100A and the second variable capacitor 100B in parallel, the maximum value of the combined capacitance of the two variable capacitors can be increased.
  • the first switching element SW1, the second switching element SW2, and the third switching element SW3 are elements that control the flow of current.
  • the first switching element SW1, the second switching element SW2, and the third switching element SW3 are, for example, elements that utilize a phase change in a crystal layer such as a transistor or an Ovonic Threshold Switch (OTS), elements that utilize a change in band structure such as a Metal-Insulator Transition (MIT) switch, elements that utilize a breakdown voltage such as a Zener diode or an avalanche diode, and elements whose conductivity changes with a change in atomic position.
  • OTS Ovonic Threshold Switch
  • MIT Metal-Insulator Transition
  • the switching element and the variable capacitor are electrically connected by via wiring Vw and in-plane wiring IPw.
  • the capacitance of the first variable capacitor 100A and the second variable capacitor 100B may be the same or different.
  • the capacitance of the first variable capacitor 100A may be greater than the capacitance of the second variable capacitor 100B.
  • the combined capacitance of the two variable capacitors can be roughly adjusted by the first variable capacitor 100A and finely adjusted by the second variable capacitor 100B.
  • Second Embodiment Fig. 5 is a plan view of the variable capacitor 101 according to the second embodiment.
  • the cross-sectional view of the variable capacitor 101 according to the second embodiment is similar to that of Fig. 2.
  • the same components as those in the variable capacitor 100 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the variable capacitor 101 has a first conductive layer 11, a second conductive layer 21, and a capacitance layer 31.
  • the first conductive layer 11 corresponds to the first conductive layer 10 except for its shape in a plan view.
  • the second conductive layer 21 corresponds to the second conductive layer 20 except for its shape in a plan view.
  • the capacitance layer 31 corresponds to the capacitance layer 30 except for its shape in a plan view.
  • the first conductive layer 11, the second conductive layer 21, and the capacitance layer 31 each have a non-constant width in the y direction when viewed from the z direction.
  • the widths of these layers gradually increase from the first end to the second end in the x direction.
  • the first conductive layer 11 gradually increases from the first end to the second end of the first conductive layer 11.
  • the widths of these layers may also gradually decrease from the first end to the second end in the x direction.
  • FIG. 6 is a diagram showing the capacitance change of the variable capacitor 100 according to the first embodiment.
  • FIG. 7 is a diagram showing the capacitance change of the variable capacitor 101 according to the second embodiment.
  • the horizontal axis is the strength of the energy applied in the capacitance adjustment process, such as the write voltage or the number of times the write pulse is applied.
  • the vertical axis is the capacitance of the variable capacitor 100.
  • variable capacitor 101 according to the second embodiment has the same effect as the variable capacitor 100 according to the first embodiment.
  • the width of the first conductive layer 11 in the y direction is not constant, the state of change in capacitance of the variable capacitor 101 can be freely set.
  • the variable capacitor 101 can be applied to the first variable capacitor 100A and the second variable capacitor 100B of the integrated circuit 200 described above.
  • Fig. 8 is a plan view of the variable capacitor 102 according to the third embodiment.
  • Fig. 9 is a cross-sectional view of the variable capacitor 102 according to the third embodiment, taken along line A-A in Fig. 8.
  • the same components as those in the variable capacitor 100 are denoted by the same reference numerals, and description thereof will be omitted.
  • the variable capacitor 102 differs from the variable capacitor 100 in the positional relationship between the first conductive layer 10 and the second conductive layer 20.
  • the variable capacitor 102 has the second conductive layer 20 located away from the substrate Sub, and is said to have a top pin structure.
  • variable capacitor 102 according to the third embodiment has the same effect as the variable capacitor 100 according to the first embodiment.
  • the variable capacitor 102 can also be applied to the first variable capacitor 100A and the second variable capacitor 100B of the integrated circuit 200 described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Abstract

可変コンデンサは、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれるキャパシタンス層と、を有する。前記第１導電層と前記第２導電層とはそれぞれ、強磁性体を含む強磁性層である。前記第１導電層は、第１磁区と、前記第１磁区と異なる方向に磁化が配向した第２磁区と、を有する。可変コンデンサは、前記第１磁区と前記第２磁区との境界である磁壁が、少なくとも前記第１導電層の前記キャパシタンス層と積層方向に重なる領域を、前記第１導電層の面内の第１方向に移動できるように構成されている。

Description

可変コンデンサ及び集積回路
　本発明は、可変コンデンサ及び集積回路に関する。
　可変コンデンサは、静電容量を連続的に変化させることができるコンデンサである。例えば、特許文献１には、金属板の対向面積を機械的に変化させることで、静電容量が連続的に変化する可変コンデンサが記載されている。
特開平８－８１４２号公報
　特許文献１に記載の可変コンデンサは、機械的動作を行う機構が必要であり、可変コンデンサを小型化することが難しい。小型の可変コンデンサは、宇宙、極低温等の大型の素子を組み込むことが困難な領域で特に求められており、このような環境下でも目的の特性を示す素子が求められている。
　本発明は上記事情に鑑みてなされたものであり、小型で極端な環境下でも動作できる可変コンデンサ及び集積回路を提供することを目的とする。
（１）第１の態様に係る可変コンデンサは、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれるキャパシタンス層と、を有する。前記第１導電層と前記第２導電層とはそれぞれ、強磁性体を含む強磁性層である。前記第１導電層は、第１磁区と、前記第１磁区と異なる方向に磁化が配向した第２磁区と、を有する。この可変コンデンサは、前記第１磁区と前記第２磁区との境界である磁壁が、少なくとも前記第１導電層の前記キャパシタンス層と積層方向に重なる領域を、前記第１導電層の面内の第１方向に移動できるように構成されている。
（２）上記態様に係る可変コンデンサは、第１電極と第２電極とをさらに有してもよい。前記第１電極は、前記第１導電層の前記第１磁区と接する。前記第２電極は、前記第１導電層の前記第２磁区と接する。
（３）上記態様に係る可変コンデンサにおいて、前記第１電極は、強磁性層である。前記第１電極の磁化は、前記第１磁区の磁化と同じ方向に配向している。
（４）上記態様に係る可変コンデンサにおいて、前記第２電極は、強磁性層である。前記第２電極の磁化は、前記第２磁区の磁化と同じ方向に配向している。
（５）上記態様に係る可変コンデンサにおいて、前記キャパシタンス層は、酸化マグネシウム、酸化アルミニウム、酸化チタン、チタン酸バリウム、アルミン酸マグネシウム、酸化シリコン、チタン酸マグネシウム、酸化ハフニウムからなる群から選択されるいずれかを含んでもよい。
（６）上記態様に係る可変コンデンサにおいて、前記キャパシタンス層は、窒化アルミニウム又は窒化アルミニウムにカルシウム、ストロンチウム、チタン、カリウムからなる群から選択されるいずれかが添加されたものを含んでもよい。
（７）上記態様に係る可変コンデンサにおいて、前記キャパシタンス層は、チタン酸鉛、チタン酸ストロンチウム、ジルコン酸鉛、ハフニウム酸鉛、リラクサー強誘電体からなる群から選択されるいずれかを含んでもよい。
（８）上記態様に係る可変コンデンサにおいて、前記第１導電層又は前記第２導電層は、ホイスラー合金、ＣｏＰｔ合金、ＣｏＮｉ合金、ＴｂＦｅＣｏ合金、ＣｏＦｅ合金、これらの合金のうちの一部が置換されたものからなる群から選択されるいずれかを含んでもよい。
（９）上記態様に係る可変コンデンサは、基板をさらに有し、前記第１導電層、前記キャパシタンス層、前記第２導電層のうちの少なくとも一つは、前記基板からエピタキシャル成長していてもよい。
（１０）上記態様に係る可変コンデンサにおいて、前記キャパシタンス層の格子定数と前記第１導電層の格子定数との差を前記第１導電層の格子定数で割って求められる格子整合度が、１０％以上でもよい。
（１１）上記態様に係る可変コンデンサにおいて、前記第１導電層は、前記積層方向から見て、前記第１方向と直交する第２方向の幅が一定ではなくてもよい。前記幅は、前記第１導電層の第１端から第２端に向かって、徐々に広がる又は徐々に狭まる。
（１２）上記態様に係る可変コンデンサは、１０Ｋ以下又は１０００Ｋ以上の温度領域において、キャパシタンスの最小値が１ｐＦ以上でもよい。
（１３）第２の態様に係る可変コンデンサは、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれるキャパシタンス層と、を有する。前記第１導電層と前記第２導電層とはそれぞれ、強磁性体を含む強磁性層である。この可変コンデンサは、前記第１導電層の面内の一方向に電気信号を印加することによって、キャパシタンス量がアナログに変化する。
（１４）第２の態様に係る集積回路は、第１可変コンデンサと、第２可変コンデンサと、を備える。前記第１可変コンデンサと前記第２可変コンデンサとはそれぞれ、上記態様に係る可変コンデンサである。前記第１可変コンデンサと前記第２可変コンデンサとは並列接続されている。
（１５）上記態様に係る集積回路において、前記第１可変コンデンサと前記第２可変コンデンサとは、キャパシタンスが異なってもよい。
　上記態様にかかる可変コンデンサ及び集積回路は、小型で極端な環境でも動作する。
第１実施形態に係る可変コンデンサの平面図である。 第１実施形態に係る可変コンデンサの断面図である。 第１実施形態に係る集積回路の一部の回路図である。 第１実施形態に係る集積回路の一部の断面図である。 第２実施形態に係る可変コンデンサの平面図である。 第１実施形態に係る可変コンデンサのキャパシタンス変化を示す図である。 第２実施形態に係る可変コンデンサのキャパシタンス変化を示す図である。 第３実施形態に係る可変コンデンサの平面図である。 第３実施形態に係る可変コンデンサの断面図である。
　以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
　まず方向について定義する。ｘ方向及びｙ方向は、後述する基板Ｓｕｂ（例えば、図４参照）の一面と略平行な方向である。ｘ方向は、例えば、第１強磁性層の長軸方向である。ｙ方向は、ｘ方向と直交する方向である。ｚ方向は、基板Ｓｕｂから可変コンデンサへ向かう方向である。本明細書において、＋ｚ方向を「上」、－ｚ方向を「下」として表す場合があるが、これら表現は便宜上のものであり、重力方向を規定するものではない。また本明細書で「ｘ方向に延びる」とは、例えば、ｘ方向、ｙ方向、及びｚ方向の各寸法のうち最小の寸法よりもｘ方向の寸法が大きいことを意味する。他の方向に延びる場合も同様である。また本明細書で「接続する」とは、直接接続する場合に限られず、間に他の物体を介して接続される場合を含む。
「第１実施形態」
　図１は、第１実施形態に係る可変コンデンサ１００の平面図である。図２は、第１実施形態に係る可変コンデンサ１００の断面図である。図２は、図１のＡ－Ａ線に沿って切断した断面である。
　可変コンデンサ１００は、第１導電層１０と第２導電層２０とキャパシタンス層３０と第１電極４０と第２電極５０と第３電極６０とを有する。可変コンデンサ１００は、キャパシタンス層３０を挟む第１導電層１０と第２導電層２０の磁化の変化に伴い、コンダクタンスが変化する。
　可変コンデンサ１００の周囲は、例えば、絶縁層９０で覆われている。絶縁層９０は、多層配線の配線間や素子間を絶縁する絶縁層である。絶縁層９０は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、炭化シリコン（ＳｉＣ）、窒化クロム、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯｘ）等である。
　第１導電層１０は、キャパシタンス層３０に接する。第１導電層１０は、ｚ方向から見て、ｘ方向の長さがｙ方向の長さより長い。第１導電層１０のｘ方向の長さを長くすることで、磁壁ＤＷの移動範囲を広くできる。
　第１導電層１０は、強磁性体を含む強磁性層である。第１導電層１０は、強磁性体からなる強磁性層でもよい。
　強磁性体は、例えば、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、これらの金属を１種以上含む合金、これらの金属とＢ、Ｃ、及びＮの少なくとも１種以上の元素とが含まれる合金でもよい。強磁性体は、例えば、ＣｏＰｔ合金、ＣｏＮｉ合金、ＴｂＦｅＣｏ合金、ＣｏＦｅ合金、これらの合金のうちの一部が置換されたものからなる群から選択されるいずれかを含んでもよい。強磁性体は、例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｂ、Ｎｉ－Ｆｅである。
　強磁性体は、例えば、ホイスラー合金でもよい。ホイスラー合金はハーフメタルであり、高いスピン分極率を有する。ホイスラー合金は、ＸＹＺ又はＸ２ＹＺの化学組成をもつ金属間化合物であり、Ｘは周期表上でＣｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素であり、ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属又はＸの元素種であり、ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金として例えば、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＦｅＧａ、Ｃｏ２ＭｎＳｉ、Ｃｏ２Ｍｎ１－ａＦｅａＡｌｂＳｉ１－ｂ、Ｃｏ２ＦｅＧｅ１－ｃＧａｃ等が挙げられる。
　第１導電層１０は、第１磁区Ａ１と第２磁区Ａ２とを有する。第１磁区Ａ１と第２磁区Ａ２との境界には磁壁ＤＷがある。
　磁壁ＤＷは、少なくとも第１導電層１０のキャパシタンス層３０と積層方向に重なる領域を、第１導電層１０の面内の第１方向に移動できるように構成されている。例えば、磁壁ＤＷは、第１導電層１０内をｘ方向に移動できるように構成されている。
　磁壁ＤＷは、第１電極４０と第２電極５０との電位差を変えることで、ｘ方向に移動する。磁壁ＤＷは、例えば、第１導電層１０のｘ方向に書き込み電流（例えば、電流パルス）を印加すること、第１導電層１０に外部磁場を印加すること等によって移動する。例えば、第１電極４０と第２電極５０との間に書き込みパルスを印加すると、磁壁ＤＷが移動する。
　第１磁区Ａ１は、第１領域Ａ１１と第２領域Ａ１２とを有する。第１磁区Ａ１内の磁化は、同じ方向に配向している。第１領域Ａ１１の磁化ＭＡ１１と第２領域Ａ１２の磁化ＭＡ１２とは同じ方向に配向している。
　第１領域Ａ１１は、ｚ方向から見て第１電極４０と重なる領域であり、磁化ＭＡ１１が固定された領域である。磁化が固定されているとは、可変コンデンサ１００の通常の動作（想定を超える外力が印加されていない）において、磁化が反転しないことをいう。第１領域Ａ１１は、第１磁化固定領域と言われる。
　第２領域Ａ１２は、第１磁区Ａ１内の第１領域Ａ１１以外の領域である。第２領域Ａ１２は、磁壁ＤＷが動くことで体積が変化する。
　第２磁区Ａ２は、第３領域Ａ２１と第４領域Ａ２２とを有する。第２磁区Ａ２内の磁化は、同じ方向に配向している。第２磁区Ａ２内の磁化は、第１磁区Ａ１内の磁化と異なる方向に配向している。第３領域Ａ２１の磁化ＭＡ２１と第４領域Ａ２２の磁化ＭＡ２２とは同じ方向に配向している。
　第３領域Ａ２１は、ｚ方向から見て第２電極５０と重なる領域であり、磁化ＭＡ２１が固定された領域である。第３領域Ａ２１は、第２磁化固定領域と言われる。
　第４領域Ａ２２は、第２磁区Ａ２内の第３領域Ａ２１以外の領域である。第４領域Ａ２２は、磁壁ＤＷが動くことで体積が変化する。
　第２領域Ａ１２と第４領域Ａ２２は合わせて、磁壁移動領域と言われる。磁壁移動領域は、第１磁化固定領域と第２磁化固定領域とに挟まれる。
　第２導電層２０は、キャパシタンス層３０に接する。第１導電層１０と第２導電層２０とは、キャパシタンス層３０を挟む。
　第２導電層２０は、強磁性体を含む強磁性層である。第２導電層２０は、強磁性体からなる強磁性層でもよい。第２導電層２０には、第１導電層１０を構成する材料と同様の材料を用いることができる。第２導電層２０を構成する材料と第１導電層１０を構成する材料は同じでも異なってもよい。
　第２導電層２０の磁化Ｍ２０は、第１導電層１０の磁化より反転しにくい。第２導電層２０は、例えば、第１導電層１０より後述する基板Ｓｕｂの近くにある。このような素子構造は、ボトムピン構造と言われる。
　第２導電層２０は、例えば、ｚ方向から見て、第１導電層１０を内包する。第２導電層２０の面積が第１導電層１０の面積より大きいと、第１導電層１０の平坦性が向上し、磁壁ＤＷの移動がスムーズになる。
　キャパシタンス層３０は、第１導電層１０と第２導電層２０とに挟まれる。キャパシタンス層３０は、誘電体層である。キャパシタンス層３０は絶縁性を有し、キャパシタンス層３０を挟む第１導電層１０と第２導電層２０のそれぞれに電荷が蓄積される。
　キャパシタンス層３０は、例えば、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、アルミン酸マグネシウム（ＭｇＡｌ２Ｏ４）、酸化シリコン（ＳｉＯ２）、チタン酸マグネシウム（ＭｇＴｉＯ３）、酸化ハフニウム（ＨｆＯ２）からなる群から選択されるいずれかを含む。これらの酸化物において各元素の組成比は化学量論組成に限らない。キャパシタンス層３０がこれらの材料を含むと、可変コンデンサ１００のキャパシタンスの変化幅が大きくなる。
　キャパシタンス層３０は、例えば、窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムにカルシウム、ストロンチウム、チタン、カリウムからなる群から選択されるいずれかが添加されたものを含んでもよい。キャパシタンス層３０がこれらの材料を含むと、キャパシタスが増大するという効果がある。また、キャパシタンス層３０がこれらの材料を含むと、キャパシタンス層３０の電気伝導性が向上し、通電による発熱を抑制できる。その結果、使用中に可変コンデンサ１００の温度が大きく変化することを抑制できる。これは極限環境で用いる場合に重要な特性である。
　キャパシタンス層３０は、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸鉛（ＰｂＺｒＯ３）、ハフニウム酸鉛（ＰｂＨｆＯ３）、リラクサー強誘電体からなる群から選択されるいずれかを含んでもよい。キャパシタンス層３０がこれらの材料を含むと、キャパシタンス層３０の誘電率が大きくなり、可変コンデンサ１００のキャパシタンスが大きくなる。
　なお、リラクサー誘電体は、Ａ（Ｂ’Ｂ”）Ｏ３で表される複合ペロブスカイト酸化物である。例えば、Ａ（Ｂ’２＋ １／３Ｂ”５＋ ２／３）Ｏ３、Ａ（Ｂ’３＋ １／２Ｂ”５＋ １／２）Ｏ３は、リラクサー誘電体の一例である。Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｉｎ１／２Ｎｂ１／２）Ｏ３、Ｐｂ（Ｓｃ１／２Ｎｂ１／２）Ｏ３、Ｐｂ（Ｍｇ１／２Ｗ１／２）Ｏ３は、リラクサー誘電体の具体例である。
　キャパシタンス層３０の厚さは、例えば、３５Å以上であり、好ましくは１００Å以上である。キャパシタンス層３０の厚みが十分厚いと、キャパシタンス層３０の絶縁性が確保され、可変コンデンサ１００が安定的に機能する。
　キャパシタンス層３０の電気抵抗は、例えば、１ＭΩ以上であり、好ましくは１０ＭΩ以上である。キャパシタンス層３０の絶縁性が確保されると、可変コンデンサ１００が安定的に機能する。
　キャパシタンス層３０と第１導電層１０との格子整合度は、例えば、１０％未満であり、好ましくは５％以下である。キャパシタンス層３０と第２導電層２０との格子整合度は、例えば、１０％未満であり、好ましくは５％以下である。
　格子整合度は、値が大きいほど隣接する層が格子整合していないことを示し、値が小さいほど隣接する層が格子整合していることを示す。格子整合するとは、隣接する層の界面において、原子が積層方向に連続的に配列していることを意味する。キャパシタンス層３０と隣接する層とが格子整合すると、可変コンデンサ１００のキャパシタンスの変化幅が大きくなる。
　格子整合度は、キャパシタンス層３０の格子定数と隣接する層（第１導電層１０又は第２導電層２０）の格子定数との差を、隣接する層（第１導電層１０又は第２導電層２０）の格子定数で割って求められる値である。
　例えば、キャパシタンス層３０と第１導電層１０との格子整合度は、以下の式で求められる。
「格子整合度」＝「（キャパシタンス層３０の格子定数）－（第１導電層１０の格子定数）」／「第１導電層１０の格子定数」×１００
　第１導電層１０、キャパシタンス層３０、第２導電層２０のうちの少なくとも一つは、基板Ｓｕｂからエピタキシャル成長していることが好ましい。これらの層がエピタキシャル成長していると、可変コンデンサ１００のキャパシタンスの変化幅が大きくなる。
　キャパシタンス層３０と第１導電層１０との格子整合度は、例えば、１０％以上でもよい。キャパシタンス層３０と第２導電層２０との格子整合度は、例えば、１０％以上でもよい。この場合、キャパシタンス層３０と隣接する層とは格子整合しておらず、これらの層の界面で原子の一部は連続的に配列していない。すなわち、キャパシタンス層３０は、基板Ｓｕｂからエピタキシャル成長していない。
　キャパシタンス層３０は、第１導電層１０と第２導電層２０との間の絶縁性を維持できればよく、これらの界面は格子整合していなくてもよい。キャパシタンス層３０が隣接する層と格子整合しない場合、これらの界面の接触抵抗が大きくなり、可変コンデンサ１００のキャパシタンスが大きくなる。またキャパシタンス層３０と第１導電層１０又は第２導電層２０とのうちいずれかがアモルファスで、キャパシタンス層３０と第１導電層１０又は第２導電層２０との界面において、格子整合が生じていなくてもよい。キャパシタンス層３０と隣接する層との間が格子整合していないと、各層が隣接する層の影響を受けにくくなり、複数のデバイス間でデバイスの特性バラつきが小さくなる。
　第１電極４０は、第１導電層１０の一部と直接または間接的に接する。間接的に接するとは、第１電極４０と第１導電層１０との間に他の層を挟むことを意味する。第１電極４０は、例えば、第１導電層１０の第１端と接する。第１電極４０は、例えば、第１導電層１０の第１磁区Ａ１と接する。
　第１電極４０は、例えば、強磁性層である。第１電極４０には、例えば、第１導電層１０及び第２導電層２０と同様の材料を適用できる。第１電極４０の磁化Ｍ４０は、例えば、第１領域Ａ１１の磁化ＭＡ１１と同じ方向に配向し、第１領域Ａ１１の磁化ＭＡ１１を固定する。
　第１電極４０は、強磁性層で無くてもよい。第２領域Ａ１２から第１領域Ａ１１に至る位置で第１導電層１０を流れる電流の電流密度は急激に低下する。第１導電層１０を流れる電流の電流密度が急激に低下すると磁壁ＤＷは第１領域Ａ１１に侵入できなくなるため、第１電極４０は強磁性体で無くてもよい。
　第２電極５０は、第１導電層１０の一部と直接または間接的に接する。第２電極５０は、例えば、第１導電層１０の第２端と接する。第２電極５０と第１電極４０とは、ｘ方向に離間している。第２電極５０は、例えば、第１導電層１０の第２磁区Ａ２と接する。
　第２電極５０は、例えば、強磁性層である。第２電極５０には、例えば、第１電極４０と同様の材料を適用できる。第２電極５０の磁化Ｍ５０は第３領域Ａ２１の磁化ＭＡ２１を固定する。第２電極５０は、第１電極４０と同様に、強磁性層に限られない。
　第３電極６０は、第２導電層２０に接する。第３電極６０は、導体である。
　可変コンデンサ１００は、上述の層以外の層を有してもよい。例えば、可変コンデンサ１００は、第２導電層２０のキャパシタンス層３０と接する面と反対側の面に接する非磁性層と、第２導電層２０と共に非磁性層を挟む強磁性層と、を有してもよい。第２導電層２０と非磁性層と強磁性層とは、シンセティック反強磁性構造（ＳＡＦ構造）である。ＳＡＦ構造は第２導電層２０の保磁力を高める。
　可変コンデンサ１００の各層の磁化の向きは、例えば磁化曲線を測定することにより確認できる。磁化曲線は、例えば、ＭＯＫＥ（Magneto Optical Kerr Effect）を用いて測定できる。ＭＯＫＥによる測定は、直線偏光を測定対象物に入射させ、その偏光方向の回転等が起こる磁気光学効果(磁気Kerr効果)を用いることにより行う測定方法である。
　可変コンデンサ１００は、各層の積層工程と、各層の一部を所定の形状に加工する加工工程により形成される。各層の積層は、スパッタリング法、化学気相成長（ＣＶＤ）法、電子ビーム蒸着法（ＥＢ蒸着法）、原子レーザデポジッション法等を用いることができる。各層の加工は、フォトリソグラフィーおよびエッチング（例えば、Ａｒエッチング）等を用いて行うことができる。
　次いで、可変コンデンサ１００の機能について説明する。可変コンデンサは、容量調整処理と、電荷蓄積処理と、を行う。
　可変コンデンサ１００の容量調整処理について説明する。容量調整処理では、第１電極４０と第２電極５０との電位差与え、書き込み電流（書き込みパルス）を第１導電層１０に印加する。可変コンデンサ１００は、第１導電層１０の面内の一方向に電気信号を印加することによって、キャパシタンス量がアナログに変化する。
　書き込み電流（書き込みパルス）は、第１導電層１０内の磁壁ＤＷを動かす。磁壁ＤＷの位置は、書き込み電流（書き込みパルス）の大きさに応じて変化する。
　可変コンデンサ１００のキャパシタンスは、第２導電層２０と磁化Ｍ２０と第１導電層１０の磁化とが反平行な関係となる領域が広がるほど大きくなり、第２導電層２０と磁化Ｍ２０と第１導電層１０の磁化とが平行な関係となる領域が広がるほど小さくなる。図２に示す可変コンデンサ１００では、第１磁区Ａ１が広がるほど、可変コンデンサ１００のキャパシタンスは大きくなり、第２磁区Ａ２が広がるほど、可変コンデンサ１００のキャパシタンスは小さくなる。
　次いで、可変コンデンサ１００の電荷蓄積処理について説明する。電荷蓄積処理では、第２電極５０と第３電極６０との電位差を印加する。第２電極５０と第３電極６０の間に電位差を印加すると、第１導電層１０と第２導電層２０のそれぞれに電荷が蓄積される。可変コンデンサ１００の静電容量は、容量調整処理で決定されており、可変コンデンサ１００は当該静電容量に応じた電荷を蓄積し、通常のコンデンサとして機能する。
　可変コンデンサ１００は、キャパシタンス層３０を挟む二つの強磁性層の磁化状態によってキャパシタンスは決まるため、原理的に極端環境下でもキャパシタンスが変化する。例えば、可変コンデンサ１００は、１０Ｋ以下又は１０００Ｋ以上の極端な温度領域において、キャパシタンスの最小値が１ｐＦ以上である。
　上述のように、可変コンデンサ１００は、薄膜の積層体からなり小型である。また本実施形態に係る可変コンデンサ１００は、キャパシタンスを変えるのに機械的な動作機構が不要であり、小型化が可能である。また本実施形態に係る可変コンデンサ１００は、機械的な動作ではなく、電気信号によってキャパシタンス量がアナログに変化する。
　図３は、第１実施形態に係る集積回路２００の一部の回路図である。図４は、第１実施形態に係る集積回路２００の一部の断面図である。
　集積回路２００は、第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂとを備える。第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂとは、それぞれ上述の可変コンデンサ１００である。
　第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂのそれぞれは、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３をＯＮにして、書き込み配線ＷＬと共通配線ＣＬとの間の電位を調整することで容量調整処理を行う。
　第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂのそれぞれは、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３をＯＮにして、読出し配線ＲＬと共通配線ＣＬとの間の電位を調整することで電荷蓄積処理を行う。読出し配線ＲＬと共通配線ＣＬとの間で、第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂとは、並列接続されている。第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂとを並列接続することで、２つの可変コンデンサの合成キャパシタンスの最大値を大きくできる。
　第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３はそれぞれ、電流の流れを制御する素子である。第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３はそれぞれ、例えば、トランジスタ、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）のように結晶層の相変化を利用した素子、金属絶縁体転移（ＭＩＴ）スイッチのようにバンド構造の変化を利用した素子、ツェナーダイオード及びアバランシェダイオードのように降伏電圧を利用した素子、原子位置の変化に伴い伝導性が変化する素子である。
　スイッチング素子と可変コンデンサとの間は、ビア配線Ｖｗ及び面内配線ＩＰｗで電気的に接続されている。
　第１可変コンデンサ１００Ａと第２可変コンデンサ１００Ｂのキャパシタンスは同じでも異なっていてもよい。例えば、第１可変コンデンサ１００Ａのキャパシタンスを第２可変コンデンサ１００Ｂのキャパシタンスより大きくしてもよい。この場合、２つの可変コンデンサの合成キャパシタンスを第１可変コンデンサ１００Ａで粗調整し、第２可変コンデンサ１００Ｂで微調整することができる。
「第２実施形態」
　図５は、第２実施形態に係る可変コンデンサ１０１の平面図である。第２実施形態に係る可変コンデンサ１０１の断面図は、図２と同様である。可変コンデンサ１０１において、可変コンデンサ１００と同様の構成には同様の符号を付し、説明を省く。
　可変コンデンサ１０１は、第１導電層１１と第２導電層２１とキャパシタンス層３１とを有する。第１導電層１１は、平面視形状を除き、第１導電層１０に対応する。第２導電層２１は、平面視形状を除き、第２導電層２０に対応する。キャパシタンス層３１は、平面視形状を除き、キャパシタンス層３０に対応する。
　第１導電層１１、第２導電層２１及びキャパシタンス層３１はそれぞれ、ｚ方向から見て、ｙ方向の幅が一定ではない。図５において、これらの層の幅は、ｘ方向の第１端から第２端に向かって徐々に広がっている。例えば、第１導電層１１は、第１導電層１１の第１端から第２端に向かって徐々に広がっている。これらの層の幅は、ｘ方向の第１端から第２端に向かって徐々に狭まっていてもよい。
　図６は、第１実施形態に係る可変コンデンサ１００のキャパシタンス変化を示す図である。図７は、第２実施形態に係る可変コンデンサ１０１のキャパシタンス変化を示す図である。横軸は、容量調整処理において印加するエネルギーの強度であり、例えば書き込み電圧、書き込みパルスの印加回数等である。縦軸は、可変コンデンサ１００のキャパシタンスである。
　図６に示すように、第１導電層１０のｙ方向の幅が一定の場合は、可変コンデンサ１００のキャパシタンスは単調変化する。これに対し、図７に示すように、第１導電層１１のｙ方向の幅が単調増加する場合は、可変コンデンサ１０１のキャパシタンスの変化幅が段階的に大きくなる。
　第２実施形態に係る可変コンデンサ１０１は、第１実施形態に係る可変コンデンサ１００と同様の効果を奏する。また第１導電層１１のｙ方向の幅が一定ではないことで、可変コンデンサ１０１のキャパシタンスの変化の状態を自由に設定できる。可変コンデンサ１０１は、上述の集積回路２００の第１可変コンデンサ１００Ａ及び第２可変コンデンサ１００Ｂに適用できる。
「第３実施形態」
　図８は、第３実施形態に係る可変コンデンサ１０２の平面図である。図９は、第３実施形態に係る可変コンデンサ１０２の断面図であり、図８のＡ－Ａ線に沿って切断した断面である。可変コンデンサ１０２において、可変コンデンサ１００と同様の構成には同様の符号を付し、説明を省く。
　可変コンデンサ１０２は、第１導電層１０と第２導電層２０との位置関係が、可変コンデンサ１００と異なる。可変コンデンサ１０２は、第２導電層２０が基板Ｓｕｂから離れた位置にあり、トップピン構造と言われる。
　第３実施形態に係る可変コンデンサ１０２は、第１実施形態に係る可変コンデンサ１００と同様の効果を奏する。また可変コンデンサ１０２は、上述の集積回路２００の第１可変コンデンサ１００Ａ及び第２可変コンデンサ１００Ｂに適用できる。
　以上、本発明のいくつかの実施形態について詳述したが、本発明はこれらの実施形態に限られるものではない。
１０，１１…第１導電層、２０，２１…第２導電層、３０，３１…キャパシタンス層、４０…第１電極、５０…第２電極、６０…第３電極、９０…絶縁層、１００，１０１，１０２…可変コンデンサ、１００Ａ…第１可変コンデンサ、１００Ｂ…第２可変コンデンサ、２００…集積回路、Ａ１…第１磁区、Ａ２…第２磁区、Ａ１１…第１領域、Ａ１２…第２領域、Ａ２１…第３領域、Ａ２２…第４領域

Claims (15)

  1. 　第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれるキャパシタンス層と、を有し、
    　前記第１導電層と前記第２導電層とはそれぞれ、強磁性体を含む強磁性層であり、
    　前記第１導電層は、第１磁区と、前記第１磁区と異なる方向に磁化が配向した第２磁区と、を有し、
    　前記第１磁区と前記第２磁区との境界である磁壁が、少なくとも前記第１導電層の前記キャパシタンス層と積層方向に重なる領域を、前記第１導電層の面内の第１方向に移動できるように構成されている、可変コンデンサ。
  2. 　第１電極と第２電極とをさらに有し、
    　前記第１電極は、前記第１導電層の前記第１磁区と接し、
    　前記第２電極は、前記第１導電層の前記第２磁区と接する、請求項１に記載の可変コンデンサ。
  3. 　前記第１電極は、強磁性層であり、
    　前記第１電極の磁化は、前記第１磁区の磁化と同じ方向に配向している、請求項２に記載の可変コンデンサ。
  4. 　前記第２電極は、強磁性層であり、
    　前記第２電極の磁化は、前記第２磁区の磁化と同じ方向に配向している、請求項２に記載の可変コンデンサ。
  5. 　前記キャパシタンス層は、酸化マグネシウム、酸化アルミニウム、酸化チタン、チタン酸バリウム、アルミン酸マグネシウム、酸化シリコン、チタン酸マグネシウム、酸化ハフニウムからなる群から選択されるいずれかを含む、請求項１に記載の可変コンデンサ。
  6. 　前記キャパシタンス層は、窒化アルミニウム又は窒化アルミニウムにカルシウム、ストロンチウム、チタン、カリウムからなる群から選択されるいずれかが添加されたものを含む、請求項１に記載の可変コンデンサ。
  7. 　前記キャパシタンス層は、チタン酸鉛、チタン酸ストロンチウム、ジルコン酸鉛、ハフニウム酸鉛、リラクサー強誘電体からなる群から選択されるいずれかを含む、請求項１に記載の可変コンデンサ。
  8. 　前記第１導電層又は前記第２導電層は、ホイスラー合金、ＣｏＰｔ合金、ＣｏＮｉ合金、ＴｂＦｅＣｏ合金、ＣｏＦｅ合金、これらの合金のうちの一部が置換されたものからなる群から選択されるいずれかを含む、請求項１に記載の可変コンデンサ。
  9. 　基板をさらに有し、
    　前記第１導電層、前記キャパシタンス層、前記第２導電層のうちの少なくとも一つは、前記基板からエピタキシャル成長している、請求項１に記載の可変コンデンサ。
  10. 　前記キャパシタンス層の格子定数と前記第１導電層の格子定数との差を前記第１導電層の格子定数で割って求められる格子整合度が、１０％以上である、請求項１に記載の可変コンデンサ。
  11. 　前記第１導電層は、前記積層方向から見て、前記第１方向と直交する第２方向の幅が一定ではなく、
    　前記幅は、前記第１導電層の第１端から第２端に向かって、徐々に広がる又は徐々に狭まる、請求項１に記載の可変コンデンサ。
  12. 　１０Ｋ以下又は１０００Ｋ以上の温度領域において、キャパシタンスの最小値が１ｐＦ以上である、請求項１に記載の可変コンデンサ。
  13. 　第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれるキャパシタンス層と、を有し、
    　前記第１導電層と前記第２導電層とはそれぞれ、強磁性体を含む強磁性層であり、
    　前記第１導電層の面内の一方向に電気信号を印加することによって、キャパシタンス量がアナログに変化する、可変コンデンサ。
  14. 　第１可変コンデンサと、第２可変コンデンサと、を備え、
    　前記第１可変コンデンサと前記第２可変コンデンサとはそれぞれ、請求項１に記載の可変コンデンサであり、
    　前記第１可変コンデンサと前記第２可変コンデンサとは並列接続されている、集積回路。
  15. 　前記第１可変コンデンサと前記第２可変コンデンサとは、キャパシタンスが異なる、請求項１３に記載の集積回路。
PCT/JP2022/037856 2022-10-11 2022-10-11 可変コンデンサ及び集積回路 Ceased WO2024079783A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/025,812 US12477755B2 (en) 2022-10-11 2022-10-11 Variable capacitor and integrated circuit
PCT/JP2022/037856 WO2024079783A1 (ja) 2022-10-11 2022-10-11 可変コンデンサ及び集積回路
CN202280006598.8A CN118176554A (zh) 2022-10-11 2022-10-11 可变电容器及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/037856 WO2024079783A1 (ja) 2022-10-11 2022-10-11 可変コンデンサ及び集積回路

Publications (1)

Publication Number Publication Date
WO2024079783A1 true WO2024079783A1 (ja) 2024-04-18

Family

ID=90668951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/037856 Ceased WO2024079783A1 (ja) 2022-10-11 2022-10-11 可変コンデンサ及び集積回路

Country Status (3)

Country Link
US (1) US12477755B2 (ja)
CN (1) CN118176554A (ja)
WO (1) WO2024079783A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001914A1 (fr) * 2006-06-29 2008-01-03 Kyocera Corporation Ensemble de condensateurs à capacitance variable, dispositif d'ensemble de condensateurs à capacitance variable et module
US20110051313A1 (en) * 2009-09-02 2011-03-03 Hwang Wein-Kuen Magnetically enhanced capacitance for high performance thin film capacitors
US20140313637A1 (en) * 2013-04-23 2014-10-23 Alexander Mikhailovich Shukh Magnetic Capacitor
JP2015073047A (ja) * 2013-10-04 2015-04-16 太陽誘電株式会社 可変容量デバイス
US20150179345A1 (en) * 2012-05-24 2015-06-25 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Magnetic Supercapacitors
WO2021199233A1 (ja) * 2020-03-31 2021-10-07 Tdk株式会社 磁気抵抗効果素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088142A (ja) 1994-04-18 1996-01-12 Meidensha Corp 真空コンデンサ
US6381171B1 (en) * 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
WO2005046114A2 (en) 2003-11-05 2005-05-19 Northwestern University Coherent-states based quantum data-encryption through optically-amplified wdm communication networks
JP2006133726A (ja) 2004-10-06 2006-05-25 Kanagawa Acad Of Sci & Technol 酸化物材料、光磁気デバイス、ファラデー回転係数制御方法、磁気抵抗効果素子、磁気メモリ素子、残留磁化制御方法及び保持力制御方法
JP5434373B2 (ja) 2009-08-26 2014-03-05 沖電気工業株式会社 量子もつれ光子対発生装置
JP5434440B2 (ja) 2009-09-30 2014-03-05 沖電気工業株式会社 量子もつれ光子対発生装置
JP2013025253A (ja) 2011-07-25 2013-02-04 Oki Electric Ind Co Ltd 偏波量子もつれ光子対発生装置
JP5867232B2 (ja) 2012-03-29 2016-02-24 沖電気工業株式会社 量子もつれ光子対発生装置
JP2014067060A (ja) 2013-12-11 2014-04-17 Oki Electric Ind Co Ltd 量子もつれ光子対発生装置
JP2014067061A (ja) 2013-12-11 2014-04-17 Oki Electric Ind Co Ltd 量子もつれ光子対発生装置
US9843312B2 (en) 2015-09-30 2017-12-12 International Business Machines Corporation Multimode Josephson parametric converter: coupling Josephson ring modulator to metamaterial
US9818064B1 (en) 2016-10-11 2017-11-14 International Business Machines Corporation High fidelity threshold detection of single microwave photons using a quantum non-demolition photon detector
US9870536B1 (en) 2017-04-04 2018-01-16 International Business Machines Corporation Integrated drive and readout circuit for superconducting qubits
US10398031B2 (en) 2017-09-29 2019-08-27 International Business Machines Corporation Integrating Josephson amplifiers or Josephson mixers into printed circuit boards
US10629978B2 (en) 2017-10-30 2020-04-21 International Business Machines Corporation Multi-path interferometric Josephson isolator based on nondegenerate three-wave mixing Josephson devices
CA3109380C (en) 2017-12-15 2022-10-18 Google Llc Compact multi-pole quantum bit measurement filter
US11620559B2 (en) 2019-02-06 2023-04-04 International Business Machines Corporation Reduction of spontaneous emission and thermal photon noise in quantum computing machines using a galvanically grounded filter
US10892398B2 (en) 2019-03-28 2021-01-12 Johannes Pollanen Qubit hardware for electrons on helium
US11940392B2 (en) 2019-04-18 2024-03-26 International Business Machines Corporation Measurement scheme for superconducting qubits using low-frequency microwave signals within a dilution refrigerator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001914A1 (fr) * 2006-06-29 2008-01-03 Kyocera Corporation Ensemble de condensateurs à capacitance variable, dispositif d'ensemble de condensateurs à capacitance variable et module
US20110051313A1 (en) * 2009-09-02 2011-03-03 Hwang Wein-Kuen Magnetically enhanced capacitance for high performance thin film capacitors
US20150179345A1 (en) * 2012-05-24 2015-06-25 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Magnetic Supercapacitors
US20140313637A1 (en) * 2013-04-23 2014-10-23 Alexander Mikhailovich Shukh Magnetic Capacitor
JP2015073047A (ja) * 2013-10-04 2015-04-16 太陽誘電株式会社 可変容量デバイス
WO2021199233A1 (ja) * 2020-03-31 2021-10-07 Tdk株式会社 磁気抵抗効果素子

Also Published As

Publication number Publication date
US20240290822A1 (en) 2024-08-29
US12477755B2 (en) 2025-11-18
CN118176554A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
Kirbach et al. Doping concentration dependent piezoelectric behavior of Si: HfO2 thin-films
US12131252B2 (en) Neuromorphic device
CN112599660B (zh) 磁畴壁移动元件和磁记录阵列
US12058872B2 (en) Integrated device and neuromorphic device
Guerrero et al. Growth and characterization of epitaxial ferroelectric PbZrxTi1− xO3 thin film capacitors with SrRuO3 electrodes for non-volatile memory applications
CN114373780A (zh) 磁畴壁移动元件及磁阵列
CN113793896B (zh) 磁畴壁移动元件及磁存储阵列
JP7211564B1 (ja) 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法
JP2022188716A (ja) 磁壁移動素子及び磁気アレイ
Nguyen Effect of substrate and electrode on the crystalline structure and energy storage performance of antiferroelectric PbZrO3 films
US12477755B2 (en) Variable capacitor and integrated circuit
JP7666919B2 (ja) 磁壁移動素子及び磁気アレイ
US20250061322A1 (en) Neuromorphic device
US11139340B2 (en) Spin element and reservoir element
Pradhan et al. Exploring phase transitions and magnetoelectric coupling of epitaxial asymmetric multilayer heterostructures
JP7586745B2 (ja) 磁壁移動素子及び磁気記録アレイ
US11991931B2 (en) Magnetic recording layer, magnetic domain wall moving element and magnetic recording array
JP7470599B2 (ja) 配線層、磁壁移動素子および磁気アレイ
US20240420785A1 (en) Magnetic domain wall motion element, magnetic recording array, and magnetic memory
WO2023007609A1 (ja) 磁壁移動素子および磁気アレイ
WO2024004126A1 (ja) 磁壁移動素子及び磁気アレイ
JP7512116B2 (ja) 磁気メモリ
TWI870910B (zh) 磁化旋轉元件、磁性阻抗效果元件及磁性記憶體
JP2025116325A (ja) 磁気抵抗効果装置及び磁気メモリ
US20240268237A1 (en) Magnetic domain wall motion element and magnetic array

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 18025812

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280006598.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22962004

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22962004

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWG Wipo information: grant in national office

Ref document number: 18025812

Country of ref document: US