WO2024066516A1 - 折叠屏系统和信号传输方法 - Google Patents

Abstract

本申请实施例提供一种折叠屏系统和信号传输方法，涉及芯片技术领域，通过低速信号汇聚成高速信号的方式，减少主副板之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC，降低了铰链和转轴开口的设计难度。具体方案为：折叠屏系统包括主板、副板以及耦合在主板和副板之间的穿轴柔性印刷电路板FPC，副板上设置有第一裸片，第一裸片中设置有第一低速接口集合和第一高速接口，第一低速接口集合包括多个低速接口，第一高速接口与FPC在副板侧的连接器耦合，主板上设置有第二高速接口，其中：第一裸片用于将第一低速信号转换为第一高速信号和将第二高速信号转换为第二低速信号。本申请实施例用于折叠屏系统中主板和副板之间信号传输的过程。

Description

折叠屏系统和信号传输方法

本申请要求于2022年9月27日提交国家知识产权局、申请号为202211185668.9、申请名称为“折叠屏系统和信号传输方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及芯片技术领域，尤其涉及一种折叠屏系统和信号传输方法。

背景技术

目前，市场上的许多手机都搭载折叠屏，但折叠屏手机普遍存在折叠后厚度厚、重量大、结构可靠性差和折叠屏手机的电池容量和直板机相当等问题，影响了折叠屏手机用户的使用体验。

折叠屏手机的主板(Main Board)和副板(SUB Board)之间需要连接的信号较多，通常需要采用2根柔性印刷电路板(Flexible Printed Circuit，FPC)实现信号的连接。为了减小折叠屏手机的厚度，可以去除主板上的三明治板，将主板上的外设器件移动到副板上。但是，这样反而增加了主板和副板之间需要连接的信号数量，按照现有的折叠屏手机架构中的并行连接方式，至少需要3至4根FPC。

另外，折叠屏手机连接处的铰链和转轴开口设计复杂，成本很高。FPC的数量越多，铰链和转轴开口的设计难度越大，铰链和转轴开口的设计是影响折叠屏手机整机结构可靠性和防水防尘能力的重要因素。

发明内容

本申请实施例提供一种折叠屏系统和信号传输方法，能够通过低速信号汇聚成高速信号在主副板之间传输信号的方式，减少折叠屏系统的主副板之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC的数量，降低了铰链和转轴开口的设计难度。

为达到上述目的，本申请实施例采用如下技术方案。

第一方面，本申请实施例提供一种折叠屏系统，折叠屏系统包括主板、副板以及耦合在主板和副板之间的FPC。副板上设置有第一裸片，第一裸片中设置有第一低速接口集合和第一高速接口，第一低速接口集合包括多个低速接口，第一高速接口与FPC在副板侧的连接器耦合，主板上设置有第二高速接口。第一裸片用于将第一低速接口集合中的至少一个低速接口的第一低速信号转换为第一高速信号，将第一高速信号通过第一高速接口和FPC传输至第二高速接口。第一裸片还用于通过第一高速接口接收第二高速接口传输的第二高速信号，并将第二高速信号转换为第二低速信号。

第一高速信号和第二高速信号为高速串行信号，第一低速信号和第二低速信号为低速并行信号，第一裸片可以将多个第一低速信号转换为第一高速信号，也可以将接收到的第二高速信号转换为多个第二低速信号。主板和副板之间传输的是第一高速信号和第二高速信号，即传输的是高速串行信号。相当于本申请在副板的第一裸片中集成多种低速接口，使用高速信号对低速信号进行汇聚，集成度较高，占用PCB面积资源较少。而且，在第一裸片中集成多种低速接口的情况下，第一裸片的可扩展性和灵活性都较好，可跟随折叠屏系统的演进进行适应性变化。

由于高速串行信号需要的信号线数量较少，折叠屏系统中采用一个FPC传输主板和副板之间的信号，减少了连接主板和副板的穿轴FPC的数量，由此可以降低与穿轴FPC相关的铰链和转轴开口的设计难度、整机成本和功耗，也可提高折叠屏系统的防水防尘性能和可靠性。

在一种可能的设计中，主板包括系统级芯片SoC，SoC包括第二高速接口，第二高速接口与FPC在主板侧的连接器耦合。即这种设计中，将第二高速接口设置在SoC上，相当于通过SoC与第一裸片中的第一高速接口通信。

在一种可能的设计中，第一裸片为低速芯片核，第一高速接口和第二高速接口均为高速总线接口。

这种设计中，低速接口芯片核的集成度高，占用电路面积少。且低速接口芯片核中集成了低速接口IP，可扩展性和灵活性好，可以随着折叠机系统演进，适用于多代折叠机系统。通过在副 板设置一颗低速接口芯片核，低速接口芯片核和SoC之间通过高速总线接口传输信号，减少了主板和副板之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC，降低了铰链和转轴开口的设计难度。且主板和副板之间通过高速总线接口进行信号传输，提高了信号的传输速度。

在一种可能的设计中，主板设置有SoC和第二裸片，第二裸片包括第二高速接口和第二低速接口集合，第二低速接口集合包括多个低速接口，第二低速接口集合与SoC的多个低速接口耦合，第二高速接口与FPC在主板侧的连接器耦合。

也即在这种设计中，第二裸片设置在主板的SoC外，第一裸片设置在副板上。第一裸片和第二裸片对于SoC完全不可见，第一裸片和第二裸片相当于一个普通外设，只进行了信号透传，因此第一裸片和第二裸片匹配SoC的灵活度高。

在一种可能的设计中，第二裸片用于通过第二高速接口接收第一裸片传输的第一高速信号，将第一高速信号转换为第三低速信号传输至SoC。第二裸片还用于将第二低速接口集合中的至少一个低速接口从SoC接收到的第四低速信号转换为第二高速信号。

在一种可能的设计中，第一裸片和第二裸片均为串行解串芯粒，第一高速接口和第二高速接口均为串行的高速数字接口。

这种设计中，通过在主板和副板分别设置一颗串行解串芯粒，串行解串芯粒可以将低速信号转换为高速信号和将高速信号解转换为低速信号，减少了主板和副板之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC，降低了铰链和转轴开口的设计难度。且主板和副板之间通过高速数字接口进行信号传输，提高了信号的传输速度。

在一种可能的设计中，第一低速接口集合中的低速接口包括串行外设接口SPI、集成电路内置音频总线I2S、内部集成总线I2C、通用型输入输出GPIO和用户识别卡SIM中的至少一个。

当然，本申请不局限于第一低速信号的信号种类，还可以包括其他类型的低速信号，集成灵活性较好。

在一种可能的设计中，第一低速接口集合中的低速接口为SPI或I2S时，第一高速信号的数据格式包括起始字段、传输类型字段、总线类型字段、数据字段、校验字段和结束字段。第一低速接口集合中的低速接口为I2C、GPIO和SIM时，第一高速信号的数据格式包括起始字段、I2C数据字段、SIM数据字段、GPIO数据字段、校验字段和结束字段。

这种设计中，将不同的信号通过不同的方式传输，例如对于不要求实时性的SPI和I2S信号，通过打包的方式进行传输，而对于要求实时性的I2C、GPIO和SIM信号，通过状态块的方式进行传输。可以满足不同信号的传输要求，提高信号的传输效率。

第二方面，本申请实施例提供一种信号传输方法，应用于折叠屏系统，折叠屏系统包括主板、副板以及耦合在主板和副板之间的穿轴柔性印刷电路板FPC，副板上设置有第一裸片，第一裸片中设置有第一低速接口集合和第一高速接口，第一低速接口集合包括多个低速接口，第一高速接口与FPC在副板侧的连接器耦合，主板上设置有第二高速接口，该方法包括：第一裸片将第一低速接口集合中的至少一个低速接口的第一低速信号转换为第一高速信号，将第一高速信号通过第一高速接口和FPC传输至第二高速接口；第一裸片通过第一高速接口接收第二高速接口传输的第二高速信号，并将第二高速信号转换为第二低速信号。

第二方面的有益效果可参见第一方面的说明。

在一种可能的设计中，主板包括系统级芯片SoC，SoC包括第二高速接口，第二高速接口与FPC在主板侧的连接器耦合。

在一种可能的设计中，第一裸片为低速接口芯片核，第一高速接口和第二高速接口均为高速总线接口。

在一种可能的设计中，主板设置有SoC和第二裸片；第二裸片包括第二高速接口和第二低速接口集合，第二低速接口集合包括多个低速接口；第二低速接口集合与SoC的多个低速接口耦合，第二高速接口与FPC在主板侧的连接器耦合。

在一种可能的设计中，该方法还包括：第二裸片通过第二高速接口接收第一裸片传输的第一高速信号，第一高速信号转换为第三低速信号传输至SoC；第二裸片还将第二低速接口集合中的至少一个低速接口从SoC接收到的第四低速信号转换为第二高速信号。

在一种可能的设计中，第一裸片和第二裸片均为串行解串芯粒，第一高速接口和第二高速接口均为串行的高速数字接口。

在一种可能的设计中，第一低速接口集合中的低速接口包括串行外设接口SPI、集成电路内置音频总线I2S、内部集成总线I2C、通用型输入输出GPIO和用户识别卡SIM中的至少一个。

在一种可能的设计中，第一低速接口集合中的低速接口为SPI或I2S时，第一高速信号的数据格式包括起始字段、传输类型字段、总线类型字段、数据字段、校验字段和结束字段；第一低速接口集合中的低速接口为I2C、GPIO和SIM时，第一高速信号的数据格式包括起始字段、I2C数据字段、SIM数据字段、GPIO数据字段、校验字段和结束字段。

第三方面，本申请实施例提供一种计算机可读存储介质，包括计算机指令，当计算机指令在电子设备上允许时，使得电子设备执行上述第二方面的方法。

本申请的这些方面或其他方面在以下的描述中会更加简明易懂。

附图说明

图1为本申请实施例提供的一种现有折叠屏手机主板和副板的连接架构图；

图2为本申请实施例提供的一种折叠屏系统的结构示意图；

图3为本申请实施例提供的一种SoC的结构示意图；

图4为本申请实施例提供的另一种折叠屏系统的结构示意图；

图5为本申请实施例提供的一种高速总线接口的结构示意图；

图6为本申请实施例提供的另一种折叠屏系统的结构示意图；

图7为本申请实施例提供的一种高速数字接口的结构示意图；

图8为本申请实施例提供的一种信号传输方法的流程图；

图9为本申请实施例提供的另一种信号传输方法的流程图；

图10为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

为了便于理解，示例的给出了部分与本申请实施例相关概念的说明以供参考。如下所示：

串行外设接口(Serial Peripheral interface，SPI)，一种高速、全双工和同步的通信总线。SPI的通信方式为主从方式，包括一个主设备和一个或多个从设备，至少需要4根线。4根线是所有基于SPI的设备共有的，分别是主设备数据输入(Master Input Slave Output，MISO)、主设备数据输出(Master Output Slave Input，MOSI)、时钟(Serial Clock，SCLK)和片选(Chip Select，CS)。其中，MISO为主设备数据输入，从设备数据输出。MOSI为主设备数据输出，从设备数据输入。CS信号是从设备使能信号，是从设备是否被主设备选中的控制信号。SCLK信号是主设备提供时钟脉冲，MISO和MOSI基于该时钟脉冲完成数据传输。

集成电路内置音频总线(Inter-IC Sound，I2S)，一种针对数字音频设备(如光盘播放器、数码音效处理器和数字电视音响系统)之间的音频数据传输而制定的一种总线标准。I2S总线电缆由3根串行导线组成，包括1根时分多路复用数据线，1根字选择线，1根时钟线。I2S总线采用了独立的导线传输时钟信号与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真。

内部集成总线(Inter Integrated Circuit，I2C)，一种用于连接微控制器及其外围设备的总线。I2C总线包括两线，分别是串行数据(Serial Data，SDA)和串行时钟(Serial Clock，SCL)，SDA和SCL在连接到I2C总线的器件间传递消息。每个连接到总线的器件都可通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址，主机可以作为主机发送器或主机接收器。

通用型输入输出(General-purpose input/output，GPIO)，芯片的部分引脚可以供使用者由程序自由使用，引脚依现实考量可以作为通用型输入(General-purpose input，GPI)、通用型输出(General-purpose output，GPO)或GPIO。

用户识别卡(Subscriber Identity Module，SIM)，用于全球通信网络系统(Global System for Mobile Communication，GSM)数字移动电话机，在SIM卡的芯片上存储了数字移动电话客户的信息、加密的秘钥以及用户的电话簿等内容，可供GSM网络客户身份进行鉴别，并对客户通话时 的语音信息进行加密。

改进型内部集成总线(Improved Inter Integrated Circuit，I3C)，一种改进型的用于连接微控制器及其外围设备的总线。与I2C总线相比，I3C总线可以连接更多外围设备，而且不会因为要支持中断或睡眠模式而增加额外的逻辑信号。I3C总线和I2C总线的接口使用类似，I3C总线支持多种类型设备，包括当前主设备、辅助主设备、I3C从设备和I2C从设备。I3C的主设备可以动态为I3C设备分配7-bit地址同时也支持静态的为I2C设备分配地址，由此I3C总线可以兼容I2C总线，而且I3C总线的功耗与I2C总线的功耗相比降低了一个等级，但传输数量提升了一个数量级。

快捷外围部件互连标准(Peripheral Component Interconnect Express，PCIE)，一种高速串行计算机扩展总线标准。PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能。

小型计算机系统专用接口(Small Computer System Interfae，SCSI)，一种连接主机和外围设备的接口，支持包括硬盘、光驱及扫描仪在内的多种设备。SCSI总线是一种并行总线，优点是适应面广。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，在本申请实施例的描述中，“多个”是指两个或多于两个。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

如图1所示，图1为本申请实施例提供的一种现有折叠屏手机主板和副板的连接架构图。主板侧的片上系统(System On Chip，SOC)信号并行穿过FPC，连接至副板侧的外设。副板侧一般设置有较多外设，例如用户识别卡(Subscriber Identity Module，SIM)、重力传感器(Gravity sensor)、加速度传感器(acceleration sensor)、霍尔传感器(Hall sensor)、智能功率放大器(smart power amplifier，smartPA)、指纹(figerprint，FP)、双/立体声数字麦克风接口(Digital Monolithic Integrated Circuit，DMIC)、液晶显示器(Liquid Crystal Display，LCD)和触摸屏(touch panel，TP)等。主板和副板的外设之间通过各种信号控制，主板的SOC包括主副SIM卡的控制信号、I2C总线、I2S总线、I3C总线、SPI和多个GPIO。以SIM卡为例，主副SIM卡共6根信号，6根信号从主板的SOC耦合到主板侧的板对板连接器(board to board connector，BTB)，再并行通过穿轴FPC，耦合到副板侧的BTB，再由BTB耦合到副板侧的SIM卡槽处。

由于图1中所示的信号并行互联架构，至少需要2根穿轴FPC，因此现有的折叠屏手机有以下缺点：(1)折叠屏手机的容量有限，若穿轴FPC和BTB的数量增多，会降低电池容量；(2)增加FPC的数量会增加折叠屏手机的硬件成本；(3)每根穿轴FPC需配置对应的转轴开口，会增加转轴开口和铰链的设计难度和设计成本，影响折叠屏手机的结构可靠性，降低折叠屏手机的防水防尘能力。

本申请提出一种新的折叠屏系统，折叠屏系统包括主板、副板以及耦合在主板和副板之间的FPC。本申请实施例可将低速信号汇聚成高速信号，主副板之间传输高速信号，传输高速信号所用的穿轴FPC数量相对于直接传输多个低速信号所用的穿轴FPC数量来说要少，可减少折叠屏系统的主副板之间的穿轴的信号数量，从而减少了连接主副板的穿轴FPC的数量，降低了与穿轴FPC相关的铰链和转轴开口的设计难度，提高了折叠屏系统的防水防尘性能和可靠性。

本申请中的折叠屏为柔性屏中的一种。在一些实施例中，折叠屏是通过在两块屏幕之间安装铰链后组成的，也可以是具有翻盖设计的两块屏幕。其中一块屏幕包括主板，另一块屏幕包括副板。

本申请中的折叠屏系统例如可用于手机，头戴虚拟现实(Virtual Reality，VR)、吸尘器以及一些医疗设备等。

基于本申请提出的折叠屏系统的说明，下面对本申请提出的折叠屏系统进一步进行说明。

本申请实施例提供一种折叠屏系统20，如图2所示，图2为本申请实施例提供的一种折叠屏系统的结构示意图。折叠屏系统20包括主板21、副板22以及耦合在主板21和副板22之间的FPC23。副板22上设置有第一裸片221，第一裸片221中设置有第一低速接口集合2211和第一高速接口2212，第一低速接口集合2211包括多个低速接口，第一高速接口2212与FPC23在副板侧的连接器222耦合，主板21上设置有第二高速接口211。

示例性的，多个低速接口为第一裸片221上与副板22上的外设耦合的连接口，包括低速接口1、低速接口2以及低速接口n。与多个低速接口耦合的外设可以包括SIM、重力感应器、加速度感应器、霍尔传感器、smartPA、FP、DMIC、LCD和TP等。

比如说低速接口1为I2S时，与I2S耦合的外设为smartPA，用于接收外设smartPA传输的I2S信号。

其中，第一裸片221用于将第一低速接口集合2211中的至少一个低速接口的第一低速信号转换为第一高速信号，将第一高速信号通过第一高速接口2212和FPC23传输至第二高速接口211。第一裸片221还用于通过第一高速接口2212接收第二高速接口211传输的第二高速信号，并将第二高速信号转换为第二低速信号。

示例性的，第一高速信号和第二高速信号的频率可以为150M～200M，第一低速信号和第二高速信号的频率可以为100M以内。其中，第一高速信号和第二高速信号为高速串行信号，第一低速信号和第二低速信号为低速并行信号。高速串行信号按位进行传输，以1字节的数据为例，在串行传送中，1字节的数据可通过传输线由低位到高位按比特位顺序传送。串行的通信方式使用的信号线少，可以节约通信成本。

示例性的，第一裸片221可以将多个第一低速信号转换为第一高速信号，第一裸片221也可以将第二高速信号转换为多个第二低速信号。副板22向主板21传输信号的途径为：第一裸片221将多个第一低速信号转换为第一高速信号，通过第一高速接口2212将第一高速信号传输到副板侧的BTB222，再通过穿轴FPC23进行串行传输到主板侧的BTB212，再由主板侧的BTB212将第一高速信号传输到第二高速接口211。

主板21向副板22传输信号的途径为：通过第二高速接口211将第二高速信号传输到主板侧的BTB212，再通过穿轴FPC23串行传输到副板侧的BTB222，再由副板侧的BTB222将第二高速信号传输到第一裸片221的第一高速接口2212，第一裸片221将第二高速信号转换为多个第二低速信号。

由此，主板21和副板22之间的FPC23只需要传输第一高速信号和第二高速信号，且高速信号传输用的信号线少，从而减少了连接主副板的穿轴FPC23的数量，降低了与穿轴FPC23相关的铰链和转轴开口的设计难度。

可选的，主板21包括系统级芯片SoC210，SoC210包括第二高速接口211，第二高速接口211与FPC23在主板侧的连接器212耦合。

示例性的，如图3所示，图3为本申请实施例提供的一种SoC的结构示意图。系统级芯片SoC210可以包括处理器、存储器和输入/输出(input/output，I/O)接口。该处理器可以为单核处理器或多核处理器、存储器和输入/输出接口等。处理器可加载存储器中的数据和应用程序后，对数据进行处理，例如进行本申请中的高速信号的处理。例如I/O接口从第二高速接口接收到第一高速信号后，处理器对第一高速信号进行处理。

可选的，第一裸片221为低速接口芯片核，第一高速接口2212和第二高速接口211均为高速总线接口。

示例性的，如图4所示，图4为本申请实施例提供的另一种折叠屏系统的结构示意图。第一裸片221为低速接口芯片核，集成度高，占用电路面积少，第一裸片221通过多个低速接口和SIM、重力传感器、加速度传感器、霍尔传感器、smartPA、FP、DMIC、LCD/TP等外设耦合。低速接口芯片核中集成了低速接口知识产权核(intellectual property core，IP)，可扩展性和灵活性好，可以随着折叠机系统演进，适用于多代折叠机系统。当本申请通过在副板设置一颗低速接口芯片核，低速接口芯片核和主板的SoC210之间通过高速总线接口传输信号时，可减少主板21和副板 22之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC23，降低了铰链和转轴开口的设计难度。且主板21和副板22之间通过高速总线接口进行信号传输，提高了信号的传输速度。

示例性的，高速总线接口可以是PCIE，也可以是串行连接SCSI(Serial Attached SCSI，SAS)、串行集成设备电路(Serial Advanced Technology Attachment，SATA)、非易失性存储系统(NonVolatile Memory express，NVME)和微型串行连接SCSI(mini Serial Attached SCSI，mini SAS)，在此不对高速总线接口的类型做具体的限制。

以PCIE接口为例，如图5所示，图5为本申请实施例提供的一种主板和副板间通过PCIE接口耦合的结构示意图。其中，PCIE接口包括PCIE终结点(Endpoint)和根复合体(Root Complex，RC)。也即上述第一高速接口2212可为PCIE Endpoint，第二高速接口211可为PCIE的RC。PCIE Endpoint与第一裸片221中的多个低速接口通过QIC BUS耦合。Root Complex与SoC中的中央处理器(Central Processing Unit，CPU)耦合。

这样，第二裸片中的多个低速接口传输的低速信号可通过片上网络(Network on Chip，NOC)总线、PCIE Endpoint转换为高速信号传输至第一裸片的Root Complex，再由Root Complex将低速信号传输至CPU进行处理。

在一些实施例中，第一高速接口2212和第二高速接口211之间形成点对点通信通道，通道由两个差分信号对组成，一对差分信号用于接收数据，例如HSOp和HSOn，另一对差分信号用于发送数据，例如HSlp和HSln。通道还可以包括中断线，例如INTx，可以用于传输中断信号。通道还可以包括时钟差分对，例如REFCLK+和REFCLK-(图5中未示出)。

另外，PCIE接口是分层实现的，包括多个层次，从上到下分别是应用层、事务层、数据链路层和物理层，其中，应用层可以由用户根据需求进行设计。

另外，本申请采用PCIE作为高速总线接口，有以下几个优点：(1)PCIE完成数据传输后，数据传输的请求不再持续占用总线。(2)PCIE随时处于工作状态，SoC210和副板22侧的外设均不需申请总线控制权，主板21或副板22的数据随时可以请求PCIE进行发送，PCIE内部包括数据优先级的仲裁方式，会对主板21或副板22的数据按照优先级顺序进行发送。(3)PCIE采用差分串行传输，提升了时钟频率，且传输速率高，功耗低，需要的信号数少。(4)采用PCIE传输无需边带信号，中断/错误/电源管理等信号都有专门的数据，只需向SoC传输数据即可。

可选的，如图6所示，图6为本申请实施例提供的另一种折叠屏系统的结构示意图。主板设置有SoC210和第二裸片213，第二裸片213包括第二高速接口211和第二低速接口集合2131，第二低速接口集合2131包括多个低速接口，第二低速接口集合2131与SoC210的多个低速接口耦合，第二高速接口211与FPC23在主板侧的连接器212耦合。

示例性的，第二低速接口集合2131可以包括低速接口a、低速接口b、…、低速接口x，SoC的多个低速接口包括低速接口A、低速接口B、…、低速接口X。SoC210中的多个低速接口和第二裸片213中的多个低速接口耦合。

另外，SoC210还可以通过I3C总线与第一裸片221和第二裸片213耦合，在信号传输之前，SoC210可以通过I3C总线下发初始化信号和配置信号至第一裸片221和第二裸片213，以完成第一裸片221和第二裸片213的初始化和配置。

可选的，第二裸片213用于通过第二高速接口211接收第一裸片221传输的第一高速信号，将第一高速信号转换为第三低速信号传输至SoC210。第二裸片213还用于将第二低速接口集合2131中的至少一个低速接口从SoC210接收到的第四低速信号转换为第二高速信号。

示例性的，第三低速信号和第四信号为低速并行信号。副板22向主板21传输信号的途径为：第一裸片221将多个第一低速信号转换为第一高速信号，通过第一高速接口2212将第一高速信号传输到副板侧的BTB222，再通过穿轴FPC23串行传输到主板侧的BTB212，再由主板侧的BTB212将第一高速信号传输到第二裸片213的第二高速接口211，第二裸片213将第一高速信号接复转换为多个第三低速信号，将第三低速信号传输至SoC210。

主板21向副板22传输信号的途径为：第二裸片213将从SoC210接收到的第四低速信号转换为第二高速信号，并通过第二高速接口211传输到主板侧的BTB212，再通过穿轴FPC23串行传输到副板侧的BTB222，再由副板侧的BTB222将第二高速信号传输到第一裸片221的第一高速 接口2212，第一裸片221将第二高速信号转换为多个第二低速信号。

可选的，在图6示出的折叠屏系统中，第一裸片221和第二裸片213均为串行解串芯粒，第一高速接口2212和第二高速接口211均为串行的高速数字接口。

示例性的，第一高速接口2212和第二高速接口211可以是低电压差分信号(Low-Voltage Differential Signaling，LVDS)接口。LVDS是一种电平标准，采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。

示例性的，第一高速接口2212和第二高速接口211也可以是串行解串器至串行解串器(SerDes to SerDes，STS)接口。如图7所示，图7为本申请实施例提供的一种高速数字接口的结构示意图。主板21向副板22发送的第二高速信号包括：STS_clk、STS_pkt_dat[0]、STS_pkt_dat[1]和STS_stat_dat。副板22向主板21发送的第一高速信号包括：STS_clk、STS_pkt_dat[0]、STS_pkt_dat[1]和STS_stat_dat。即主板21和副板22之间的信号线采用半双工的传输方式。

示例性的，SPI0MtsPkt、SPI1MtsPkt和I2SMtsPkt为第一裸片221上的低速接口，其中，SPI0MtsPkt的一端h和SPI0耦合，SPI1MtsPkt的一端i和SPI1耦合，I2SMtsPkt的一端g和I2S耦合。

以SPI0MtsPkt为例，SPI0MtsPkt的一端k和l分别和一个先入先出队列(First In First Out，FIFO)耦合。在第一裸片的发送方向，SPI0MtsPkt在从SPI0接收到第一低速信号时，第一低速信号可暂存于FIFO1中，再通过STS接口将第一低速信号转换为第一高速信号，传输至主板21。在第一裸片的接收方向，STS接口将第二高速信号转换为第二低速信号，第二低速信号可暂存于FIFO2中，再将第二低速信号传输到SPI0MtsPkt中，SPI0MtsPkt通过SPI0将第二低速信号传输至副板22上的外设。

在图7中，SPI0SlvPkt、SPI1SlvPkt和I2SSlvPkt为第二裸片213上的低速接口，其中，SPI0SlvPkt的一端m和SPI0耦合，SPI1SlvPkt的一端n和SPI1耦合，I2SSlvPkt的一端o和I2S耦合。以SPI0SlvPkt为例，SPI0SlvPkt的一端p、q分别和FIFO3、FIFO4耦合。在第二裸片的发送方向，SPI0SlvPkt在SPI0接收到第四低速信号时，第四低速信号可暂存于FIFO3中，再通过STS接口将第四低速信号转换为第二高速信号，传输至主板21。在第二裸片的接收方向，STS接口将第一高速信号转换为第三低速信号，第三低速信号可暂存于FIFO4中，再将第三低速信号传输到SPI0SlvPkt中，SPI0SlvPkt通过SPI0将第三低速信号传输至SoC210。

另外，对于副板侧的I2C/SIM/GPIO信号传输至第一裸片221上的STATMtsCtrl时，可通过STS接口转换为第一高速信号，传输至主板21。对于主板21侧的I2C/SIM/GPIO信号传输至第二裸片213上的STATSlvCtrl时，通过STS接口转换为第二高速信号，传输至副板22。

在一些实施例中，图6和图7中的第一裸片221和第二裸片213可以为串行解串芯粒，串行解串芯粒可以将低速信号复用为高速信号和将高速信号解复用为低速信号，这样减少了主板21和副板22之间穿轴的信号数量，从而减少了连接主副板的穿轴FPC23，降低了铰链和转轴开口的设计难度。且主板21和副板22之间通过高速数字接口进行信号传输，提高了信号的传输速度。

可选的，第一低速接口集合2211中的低速接口包括串行外设接口SPI、集成电路内置音频总线I2S、内部集成总线I2C、通用型输入输出GPIO和用户识别卡SIM中的至少一个。

由此，在本申请中，由于第一裸片221和第二裸片213对于SoC210完全不可见，第一裸片221和第二裸片213相当于一个普通外设，只进行了信号透传，因此第一裸片221和第二裸片213匹配SoC210的灵活度高。第一低速接口集合2211中的低速接口传输的第一低速信号除以上信号外，还可以增加其他的信号。

可选的，第一低速接口集合2211中的低速接口为SPI或I2S时，第一高速信号的数据格式包括起始字段、传输类型字段、总线类型字段、数据字段、校验字段和结束字段。

示例性的，第一裸片221或第二裸片213中的低速接口为SPI或I2S时，可以将接收到的数据按帧写入FIFO。当数据通过高速数字接口传输到对端裸片时，对端裸片可按整帧数据的形式进行接收和解析。

参考图7，第一裸片221可通过接收信号线STS_pkt_dat[0]、STS_pkt_dat[1]接收第二裸片213发送的第二高速信号，第一裸片221还可通过发送信号线STS_pkt_dat[0]、STS_pkt_dat[1]向第二 裸片213发送第一高速信号。

示例性的，第一高速信号的数据格式可以包括起始字段(Startbit，STB)、传输类型字段(index)、总线类型字段(SPI0/SPI1index)、数据字段(data)、校验字段(Paritybit)和结束字段(Endbit)。

以SPI用于传输低速信号为例，从主板21向副板22发送的数据为8bit，数据格式如表1所示。

表1 SPI传输数据的数据格式

其中，x、P和END可以是0或1。

SPI0/SPI1index可以区分SPI0或SPI1，若SPI0/SPI1index为00或01时，采用SPI0传输信号，SPI0/SPI1index为10或11时，采用SPI1传输信号。

index用于指示帧的传输类型，如表2所示。

表2对应传输类型

可选的，第一低速接口集合2211中的低速接口传输的第一低速信号为I2C、GPIO和SIM时，第一高速信号的数据格式包括起始字段、I2C数据字段、SIM数据字段、GPIO数据字段、校验字段和结束字段。

示例性的，对于I2C、GPIO和SIM信号，属于状态块信号，由于此类信号需要实时的传递状态，对实时性有一定要求，无法通过打包数据实现。此时对于副板22，可通过接收信号线STS_stat_dat接收第二高速信号，通过发送信号线STS_stat_dat发送第一高速信号。I2C、GPIO和SIM具体的接口可以初始化配置使能或不使能(enable/disable)，无法动态调整。当I2C、GPIO和SIM全部使能时，第一高速信号的数据格式可如表3所示。

表3数据格式

表3续

总的来说，本申请实施例通过主板和副板在传输低速信号时，将低速信号转换为高速信号的方式进行传输，可减少主板和副板间穿轴FPC的数量，即减少了转轴开口，可以提高折叠屏系统的整机可靠性和结构强度。减少一个穿轴FPC，折叠屏系统的可靠性就有100ppm的收益，也可以提高折叠屏系统的整机防水防尘能力。

本申请实施例中可只采用一个FPC，减少了与FPC相连的BTB占用的电路面积，可以增加电池的容量。一个FPC相连的BTB的电路面积折算到电池容量约是150mAh，而低速接口IP芯粒的功耗在40mAh，串行解串芯粒的功耗在30mAh，采用本申请实施例提供的折叠屏系统约有100mAh的功耗收益。

另外，本申请实施例提供的折叠屏系统减少了穿轴FPC的数量，降低了与穿轴FPC相关的铰链和转轴开口的设计难度，降低了折叠屏系统的关于铰链和转轴开口的设计成本和硬件成本。其中，一个穿轴FPC的成本为1.5美金，而低速接口IP芯粒和串行解串芯粒的成本均为0.4美金，节省的硬件成本约为1美金。

本申请实施例提供的折叠屏系统的功耗收益和成本收益如表4所示。

表4折叠屏系统功耗收益和成本收益

应用于图2、图4、图6至图7中的任一种折叠屏系统，本申请实施例还提供一种信号传输方法。如图8所示，图8为本申请实施例提供的一种信号传输方法的流程图。信号传输方法包括：

801、第一裸片221将第一低速接口集合2211中的至少一个低速接口的第一低速信号转换为第一高速信号，将第一高速信号通过第一高速接口2212和FPC23传输至第二高速接口211。

802、第一裸片221通过第一高速接口2212接收第二高速接口211传输的第二高速信号，并将第二高速信号转换为第二低速信号。

示例性的，第一高速信号和第二高速信号为高速串行信号，传输高速串行信号需要的信号线数量较传输低速并行信号的需要的信号线数量少。由于第一裸片将多个第一低速信号转换为第一高速信号，以及将第二高速信号转换为第一低速信号，折叠屏系统中可以采用一个FPC23传输主板21和副板22之间的第一高速信号和第二高速信号。减少了连接主板21和副板22的穿轴FPC的数量，由此可以降低与穿轴FPC相关的铰链和转轴开口的设计难度、整机成本和功耗，也可提高折叠屏系统的防水防尘性能和可靠性。

应用于图6和图7中的折叠屏系统，如图9所示，图9为本申请实施例提供的另一种信号传输方法的流程图。本申请的信号传输方法还包括：

803、第二裸片213通过第二高速接口211接收第一裸片221传输的第一高速信号，将第一高速信号转换为第三低速信号传输至SoC210。

804、第二裸片213还将第二低速接口集合2131中的至少一个低速接口从SoC210接收到的第四低速信号转换为第二高速信号。

示例性的，第二裸片将第二高速信号转换为多个第三低速信号，以及将多个第四低速信号转换为第二高速信号，折叠屏系统中可以采用一个FPC23传输主板21和副板22之间的第一高速信号和第二高速信号。减少了连接主板21和副板22的穿轴FPC的数量，由此可以降低与穿轴FPC相关的铰链和转轴开口的设计难度、整机成本和功耗，也可提高折叠屏系统的防水防尘性能和可靠性。

本实施例可以根据上述方法示例对电子设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块可以采用硬件的形式实现。需要说明的是，本实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

在采用对应各个功能划分各个功能模块的情况下，图10示出了上述实施例中涉及的电子设备1000的一种可能的组成示意图，如图10所示，该电子设备1000可以包括：转换单元1001和传输单元1002。该电子设备1000例如为本申请中的折叠屏系统。

其中，转换单元1001可以用于支持电子设备1000执行上述步骤801、步骤802、步骤803、步骤804等，和/或用于本文所描述的技术的其他过程。

传输单元1002可以用于支持电子设备1000执行上述步骤802和步骤803等，和/或用于本文所描述的技术的其他过程。

需要说明的是，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。

本申请的实施例还提供一种计算机存储介质，该计算机存储介质中存储有计算机指令，当该计算机指令在电子设备上运行时，使得电子设备执行上述相关方法步骤实现上述实施例中的信号传输方法。

通过以上实施方式的描述，所属领域的技术人员可以了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式 实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上内容，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1. 一种折叠屏系统，其特征在于，所述折叠屏系统包括主板、副板以及耦合在所述主板和所述副板之间的穿轴柔性印刷电路板FPC，所述副板上设置有第一裸片，所述第一裸片中设置有第一低速接口集合和第一高速接口，所述第一低速接口集合包括多个低速接口，所述第一高速接口与所述FPC在所述副板侧的连接器耦合，所述主板上设置有第二高速接口，其中：

   所述第一裸片，用于将所述第一低速接口集合中的至少一个低速接口的第一低速信号转换为第一高速信号，将所述第一高速信号通过所述第一高速接口和所述FPC传输至所述第二高速接口；

   所述第一裸片，还用于通过所述第一高速接口接收所述第二高速接口传输的第二高速信号，并将所述第二高速信号转换为第二低速信号。
2. 根据权利要求1所述的折叠屏系统，其特征在于，所述主板包括系统级芯片SoC，所述SoC包括所述第二高速接口，所述第二高速接口与所述FPC在所述主板侧的连接器耦合。
3. 根据权利要求2所述的折叠屏系统，其特征在于，所述第一裸片为低速接口芯片核，所述第一高速接口和所述第二高速接口均为高速总线接口。
4. 根据权利要求1所述的折叠屏系统，其特征在于，所述主板设置有SoC和第二裸片；

   所述第二裸片包括所述第二高速接口和第二低速接口集合，所述第二低速接口集合包括多个低速接口；

   所述第二低速接口集合与所述SoC的多个低速接口耦合，所述第二高速接口与所述FPC在所述主板侧的连接器耦合。
5. 根据权利要求4所述的折叠屏系统，其特征在于，

   所述第二裸片，用于通过所述第二高速接口接收所述第一裸片传输的所述第一高速信号，将所述第一高速信号转换为第三低速信号传输至所述SoC；

   所述第二裸片，还用于将所述第二低速接口集合中的至少一个低速接口从所述SoC接收到的第四低速信号转换为所述第二高速信号。
6. 根据权利要求5所述的折叠屏系统，其特征在于，所述第一裸片和所述第二裸片均为串行解串芯粒，所述第一高速接口和所述第二高速接口均为串行的高速数字接口。
7. 根据权利要求1-6任一项所述的折叠屏系统，其特征在于，所述第一低速接口集合中的低速接口包括串行外设接口SPI、集成电路内置音频总线I2S、内部集成总线I2C、通用型输入输出GPIO和用户识别卡SIM中的至少一个。
8. 根据权利要求7所述的折叠屏系统，其特征在于，所述第一低速接口集合中的低速接口为SPI或I2S时，所述第一高速信号的数据格式包括起始字段、传输类型字段、总线类型字段、数据字段、校验字段和结束字段；所述第一低速接口集合中的低速接口为所述I2C、GPIO和SIM时，所述第一高速信号的数据格式包括起始字段、I2C数据字段、SIM数据字段、GPIO数据字段、校验字段和结束字段。
9. 一种信号传输方法，其特征在于，应用于折叠屏系统，所述折叠屏系统包括主板、副板以及耦合在所述主板和所述副板之间的穿轴柔性印刷电路板FPC，所述副板上设置有第一裸片，所述第一裸片中设置有第一低速接口集合和第一高速接口，所述第一低速接口集合包括多个低速接口，所述第一高速接口与所述FPC在所述副板侧的连接器耦合，所述主板上设置有第二高速接口，所述方法包括：

   所述第一裸片将所述第一低速接口集合中的至少一个低速接口的第一低速信号转换为第一高速信号，将所述第一高速信号通过所述第一高速接口和所述FPC传输至所述第二高速接口；

   所述第一裸片通过所述第一高速接口接收所述第二高速接口传输的第二高速信号，并将所述第二高速信号转换为第二低速信号。
10. 根据权利要求9所述的方法，其特征在于，所述主板包括系统级芯片SoC，所述SoC包括所述第二高速接口，所述第二高速接口与所述FPC在所述主板侧的连接器耦合。
11. 根据权利要求10所述的方法，其特征在于，所述第一裸片为低速接口芯片核，所述第一高速接口和所述第二高速接口均为高速总线接口。
12. 根据权利要求9所述的方法，其特征在于，所述主板设置有SoC和第二裸片；

    所述第二裸片包括所述第二高速接口和第二低速接口集合，所述第二低速接口集合包括多个低速接口；

    所述第二低速接口集合与所述SoC的多个低速接口耦合，所述第二高速接口与所述FPC在所述主板侧的连接器耦合。
13. 根据权利要求12所述的方法，其特征在于，所述方法还包括：

    所述第二裸片通过所述第二高速接口接收所述第一裸片传输的所述第一高速信号，将所述第一高速信号转换为第三低速信号传输至所述SoC；

    所述第二裸片还将所述第二低速接口集合中的至少一个低速接口从所述SoC接收到的第四低速信号转换为所述第二高速信号。
14. 根据权利要求13所述的方法，其特征在于，所述第一裸片和所述第二裸片均为串行解串芯粒，所述第一高速接口和所述第二高速接口均为串行的高速数字接口。
15. 根据权利要求9-14任一项所述的方法，其特征在于，所述第一低速接口集合中的低速接口包括串行外设接口SPI、集成电路内置音频总线I2S、内部集成总线I2C、通用型输入输出GPIO和用户识别卡SIM中的至少一个。
16. 根据权利要求15所述的方法，其特征在于，所述第一低速接口集合中的低速接口为SPI或I2S时，所述第一高速信号的数据格式包括起始字段、传输类型字段、总线类型字段、数据字段、校验字段和结束字段；所述第一低速接口集合中的低速接口为所述I2C、GPIO和SIM时，所述第一高速信号的数据格式包括起始字段、I2C数据字段、SIM数据字段、GPIO数据字段、校验字段和结束字段。
17. 一种计算机可读存储介质，其特征在于，包括计算机指令，当计算机指令在电子设备上允许时，使得电子设备执行上述权利要求9-16中的任一项所述的方法。