WO2024057981A1 - 光集積回路及び光レシーバ - Google Patents

Abstract

本開示の光集積回路は、方向性結合器と遅延線とを有する波長合分波素子（８３１－１～８３２－６）を備える。波長合分波素子は複数段に縦続的に接続されている。

Description

光集積回路及び光レシーバ 関連出願へのクロスリファレンス

　本出願は、日本国特許出願２０２２－１４８６０２号（２０２２年９月１６日出願）及び日本国特許出願２０２２－１９７４７８号（２０２２年１２月９日出願）の優先権を主張するものであり、当該出願の開示全体を、ここに参照のために取り込む。

　本開示は、光集積回路及び光レシーバに関する。

　マッハツェンダー干渉計を縦続的に接続した波長分離素子が知られている（例えば、特許文献１参照）。

特開２０２０－１９４０９２号公報

　本開示の一実施形態に係る光集積回路は、方向性結合器と遅延線とを有する波長合分波素子を備え、前記波長合分波素子が複数段に縦続的に接続されている。

　本開示の一実施形態に係る光レシーバは、前記光集積回路を備える。

一実施形態に係る光レシーバの構成例を示すブロック図である。 入力部としてエッジカプラを有する場合の光レシーバの構成例を示すブロック図である。 図２の構成例において遅延器を更に備える場合の光レシーバの構成例を示すブロック図である。 図３の構成例において偏光スプリッタローテータを偏光スプリッタに置き換えた場合の光レシーバの構成例を示すブロック図である。 図３の構成例においてフォトダイオードの前に接続される遅延器を可変減衰器に置き換えた場合の光レシーバの構成例を示すブロック図である。 図５の構成例においてフォトダイオードの前に接続される可変減衰器とフォトダイオードとの間に遅延器を更に備える場合の光レシーバの構成例を示すブロック図である。 ストリップ型導波路の一例を示す断面図である。 リブ型導波路の一例を示す断面図である。 一実施形態に係る分波器の構成例を示すブロック図である。 図８の分波器の干渉計及びポートの配置例を示す図である。 干渉計の導波路の配置例を示す図である。 ストリップ型導波路を用いた場合の第１グループの第１及び第３素子の特性の一例を示すグラフである。 ストリップ型導波路を用いた場合の第１グループの第２素子の特性の一例を示すグラフである。 ストリップ型導波路を用いた場合の第２グループの第１、第３及び第４素子の特性の一例を示すグラフである。 ストリップ型導波路を用いた場合の第２グループの第２、第５及び第６素子の特性の一例を示すグラフである。 ストリップ型導波路を用いた場合の分波器の特性の設計値の一例を示すグラフである。 ストリップ型導波路を用いた場合の分波器の特性の実測値の一例を示すグラフである。 リブ型導波路を用いた場合の第１グループの第１及び第３素子の特性の一例を示すグラフである。 リブ型導波路を用いた場合の第１グループの第２素子の特性の一例を示すグラフである。 リブ型導波路を用いた場合の第２グループの第１、第３及び第４素子の特性の一例を示すグラフである。 リブ型導波路を用いた場合の第２グループの第２、第５及び第６素子の特性の一例を示すグラフである。 リブ型導波路を用いた場合の分波器の特性の設計値の一例を示すグラフである。 リブ型導波路を用いた場合の分波器の特性の実測値の一例を示すグラフである。 抵抗素子を備える波長合分波素子の構成例を示す図である。 抵抗素子と導波路との位置関係の一例を示す図である。 ストリップ型導波路を用いた波長合分波素子の波長特性の一例を示すグラフである。 リブ型導波路を用いた波長合分波素子の波長特性の一例を示すグラフである。

　シリコンフォトニクスの素子の特性として、出力ポート間のクロストーク又は挿入損失が重要である。シリコンフォトニクスのチップ上でクロストーク又は挿入損失の十分な特性の実現が求められる。本開示に係る光集積回路及び光レシーバによれば、製造公差に対するロバスト性を有する波長合分波素子が提供され得る。

　データセンター内の光通信において、デジタルシグナルプロセッサが簡便かつ低消費電力であることから、直接変調直接検波方式が広く用いられている。一方で、データセンター内光通信のトラフィック増大に伴い、より高密度なデータ伝送が求められており、シリコンを用いた光集積回路、特に小型の波長多重光回路を有する光トランシーバが検討されている。この中で、シリコンによって実現される波長多重光回路として、直列マッハツェンダー型干渉系又はアレイ導波路型グレーティングなどが用いられ得る。これらの波長多重光回路は、いずれも光の偏波によって特性が大きく変化するという特徴を有する。一方で、データセンター内の既設の光ファイバ網はシングルモード光ファイバが広く用いられている。しかし、この光ファイバは偏波保持特性を有していない。したがって、配線の曲げ部分又は接続部分を光が通過するたびに光の偏波がランダムに変化する。そこで、どのような偏波に対しても光レシーバの特性が均一になるように、光回路の前段に偏光スプリッタローテータを設け、入射した光をＴＥ（Transverse Electric）成分とＴＭ（Transverse Magnetic）成分とに分離し、それぞれを別々の波長多重光回路に入射させる必要がある。直接変調直接偏波方式において、ＴＥ又はＴＭのいずれかに偏光させた後、波長多重光回路の出力をフォトダイオードで受光し、各偏波成分に対応するフォトダイオードの出力の和を検出する必要がある。

　本開示の一実施形態に係る光レシーバ１（図１等参照）は、光通信システムにおいて、光信号を送信する構成と組み合わせて用いられてよい。光信号を送信する構成は、光源及び変調器を含んでよい。

　光源は、例えば、ＬＤ（Laser Diode）又はＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）等の半導体レーザを含んでよい。光源は、可視光に限られず種々の波長の電磁波を射出するデバイスを含んでよい。変調器は、電磁波の強度を変化させることによって変調する。変調器は、例えば、電磁波をパルス変調してもよい。

　光信号を送信する構成は、信号入力部を更に含み得る。信号入力部は、外部装置等からの信号の入力を受け付ける。信号入力部は、例えばＤ／Ａコンバータを含んでよい。信号入力部は、変調器に信号を出力する。変調器は、信号入力部で取得した信号に基づいて、電磁波を変調する。

　図２に示されるように、光レシーバ１は、入力部８１としてエッジカプラ８１１を有してよい。図３に示されるように、光レシーバ１は、偏光スプリッタローテータ８２と２つの分波器８３それぞれとの間、及び、分波器８３とｎ個のフォトダイオード１０－１～ｎそれぞれとの間に、遅延器８４を更に備えてよい。遅延器８４は、光信号の伝搬を遅延させる。光レシーバ１は、導波路の製造誤差によって生じる光信号の遅延のずれを遅延器８４によって補償する。光レシーバ１は、遅延器８４を備えることによって、フォトダイオード１０から出力される、ＴＥモードの光信号と、ＴＭモードの光信号を変換したＴＥモードの光信号とを合わせた信号のジッタを低減できる。

　遅延器８４は、例えば、所定の長さを有する導波路として構成され、かつ、ヒータによって導波路の実効屈折率を調整可能に構成されてよい。遅延器８４は、所定の長さを有する位相変調器として構成され、かつ、電圧の印加によって位相変調量を調整可能に構成されてよい。

　図４に示されるように、光レシーバ１において、偏光スプリッタローテータ８２が偏光スプリッタ（ＰＳ：Polarizing Splitter）８２２に置き換えられてよい。偏光スプリッタ８２２は、入力された光信号を、ＴＥモードの光信号とＴＭモードの光信号とに分離する。ＴＥモードの光信号の伝搬速度とＴＭモードの光信号の伝搬速度とは、互いに異なる。光レシーバ１は、ＴＥモードの光信号とＴＭモードの光信号との遅延のずれを補償するように、遅延器８４を備えてよい。

　図５に示されるように、図２に例示される光レシーバ１において分波器８３とｎ個のフォトダイオード１０－１～ｎそれぞれとの間に接続されていた遅延器８４が、可変光減衰器（ＶＯＡ：Variable Optical Attenuator）８５に置き換えられてよい。可変光減衰器８５は、例えばシリコンのｐｉｎダイオードを含んで構成されてよい。可変光減衰器８５は、電流を注入することによって光を吸収し、光強度を減衰させる。各可変光減衰器８５に注入する電流を調整することによって、偏光スプリッタローテータ８２又は分波器８３において生じる光損失が補償され得る。したがって、偏光スプリッタローテータ８２又は分波器８３における光損失が光信号の偏波又は波長の違いに起因して均一ではない場合でも、光損失が大きい条件の光信号が通過する可変光減衰器８５の電流値を小さくし、光損失が小さい条件の光信号が通過する可変光減衰器８５の電流値を大きくすることによって、任意の偏波又は波長の光信号の受光感度を均一に近づけ得る。

　図６に示されるように、光レシーバ１は、分波器８３とｎ個のフォトダイオード１０－１～ｎそれぞれとの間に、可変光減衰器８５と遅延器８４とを両方とも備えてもよい。

　以上述べてきたように、本実施形態に係る光レシーバ１は、戻り光を低減するように構成されたフォトダイオード１０によって光信号を検出できる。戻り光が低減されることによって、入力部８１に戻る光信号が低減され得る。入力部８１に戻る光信号が低減されることによって入力部８１に光信号を送信する光源又は変調器の安定な動作が維持され得る。その結果、光レシーバ１を用いる光通信システムの信頼性が高められ得る。

（光集積回路の構成例）
　光集積回路は、分波器８３を備えてよい。分波器８３は、複数の波長の成分を含む電磁波を各波長の成分に分離するだけでなく、複数の異なる波長の成分のそれぞれを、複数の波長の成分を含む電磁波として合成する波長合分波素子として機能してよい。

　分波器８３は、方向性結合器と遅延線とを含んで構成されてよい。方向性結合器又は遅延線は、導波路１４０を含んで構成される。導波路１４０は、図７Ａに示されるようにストリップ型導波路として構成されてよいし、図７Ｂに示されるようにリブ型導波路として構成されてよい。ストリップ型導波路の断面形状は、矩形状である。リブ型導波路の断面形状は、少なくとも一部に凸型の形状を有する。

　導波路１４０は、シリコンを含んで形成されてよい。導波路１４０は、シリコンの基板１５０の上に形成されてよい。基板１５０は、絶縁層１５１とクラッド層１５２とを有してよい。導波路１４０は、絶縁層１５１とクラッド層１５２とで囲まれてよい。導波路１４０がシリコンによって形成されることによって、波長合分波素子がシリコンフォトニクスの技術で容易に製造され得る。導波路１４０は、シリコンに限られず他の種々の誘電体材料を含んで形成されてもよい。

　分波器８３は、図８に例示されるように、縦続的に複数段に接続されている波長合分波素子（Ｍｕｘ）を含んで構成されてよい。分波器８３は、カスケード遅延マッハツェンダー干渉計（ＣＭＺＩ）を含んで構成されてもよい。分波器８３のポート０に入力される電磁波が４つの波長の成分を含むとする。各波長は、λ１、λ２、λ３及びλ４と表されるとする。本構成例において、各波長の値は以下のとおりであるとする。
　λ１＝１．２７μｍ
　λ２＝１．２９μｍ
　λ３＝１．３１μｍ
　λ４＝１．３３μｍ

　分波器８３は、第１グループの第１素子８３１－１、第２素子８３１－２及び第３素子８３１－３を組み合わせた構成によって電磁波を２つに分離し、一方を第２素子８３１－２から出力し、他方を第３素子８３１－３から出力するように構成されてよい。図８の例において、第２素子８３１－２から、λ１とλ３とを含む電磁波が出力される。第３素子８３１－３から、λ２とλ４とを含む電磁波が出力される。

　分波器８３は、第１グループの第２素子８３１－２から出力された電磁波を、第２グループの第１素子８３２－１、第３素子８３２－３及び第４素子８３２－４を組み合わせた構成によって２つに分離し、一方を第３素子８３２－３から出力し、他方を第４素子８３２－４から出力するように構成されてよい。図８の例において、第３素子８３２－３の出力に接続されているポート４から、λ１を含む電磁波が出力される。第４素子８３２－４の出力に接続されているポート５から、λ３を含む電磁波が出力される。

　分波器８３は、第１グループの第３素子８３１－３から出力された電磁波を、第２グループの第２素子８３２－２、第５素子８３２－５及び第６素子８３２－６を組み合わせた構成によって２つに分離し、一方を第５素子８３２－５から出力し、他方を第６素子８３２－６から出力するように構成されてよい。図１６の例において、第６素子８３２－６の出力に接続されているポート７から、λ２を含む電磁波が出力される。第５素子８３２－５の出力に接続されているポート６から、λ４を含む電磁波が出力される。

　言い換えれば、分波器８３は、方向性結合器と遅延線とを有する波長合分波素子を備える。分波器８３において、波長合分波素子が複数段に縦続的に接続されている。波長合分波素子は、４段に接続されていてよい。分波器８３の第１グループを構成する波長合分波素子は、第１複合素子とも称される。分波器８３の第２グループを構成する波長合分波素子は、第２複合素子とも称される。分波器８３は、第１複合素子と第２複合素子とが縦続的に接続されていてよい。図８の例において、分波器８３の第１グループにおいて、波長合分波素子は、縦続的に２段接続されている。つまり、第１複合素子において、波長合分波素子は、縦続的に２段接続されている。また、分波器８３の第２グループにおいて、波長合分波素子は、縦続的に２段接続されている。つまり、第２複合素子において、波長合分波素子は、縦続的に２段接続されている。第１複合素子において、波長合分波素子がＮ段に接続されていてよい。第２複合素子において、波長合分波素子がＭ段に接続されていてよい。Ｎ及びＭは自然数である。

　分波器８３の導波路及びポートは、図９に例示されるように配置されてよい。ポートとして示される線の対になっている線の端子は終端を意味する。また、各波長合分波素子は、図１０に例示されるように構成されてよい。波長合分波素子は、２本の導波路１４０が互いに沿って位置するように構成される第１部分と、２本の導波路１４０の長さが異なるように遅延線１７０を含んで構成される第２部分とを備える。図１０に例示される波長合分波素子は、４つの第１部分と、各第１部分の間の３つの第２部分とを備える。図１０において、４つの第１部分のそれぞれの長さは、Ｌｃ１、Ｌｃ２、Ｌｃ３及びＬｃ４として表される。３つの第２部分のそれぞれにおける２本の導波路１４０の片道の長さの差は、ΔＬ１、ΔＬ２及びΔＬ３として表される。つまり、３つの第２部分のそれぞれにおける２本の導波路１４０の往復の長さの差は、ΔＬ１×２、ΔＬ２×２及びΔＬ３×２として表される。単位はμｍ（マイクロメートル）であるとする。波長合分波素子の構造は、これらの７つのパラメータによって特定され得る。

　波長合分波素子は、物理的に接続する２本の導波路１４０を有する。２本の導波路１４０は、第１部分において電磁的に結合している。２本の導波路１４０のうち一方の導波路１４０に入力された電磁波がそのまま同じ導波路１４０から出力される場合、その出力ポートはストレートポートとも称される。言い換えれば、波長合分波素子は、方向性結合器のストレート側に出力ポートを有する。ストレートポートは、電磁波の入力ポートから導波路１４０によって物理的に接続されているポートである。

　２本の導波路１４０のうち一方の導波路１４０に入力された電磁波が他方の導波路１４０に乗り移って出力される場合、その出力ポートはクロスポートとも称される。言い換えれば、波長合分波素子は、方向性結合器のクロス側に出力ポートを有する。クロスポートは、電磁波の入力ポートから導波路１４０によって電磁的に結合されているものの物理的に接続されていないポートである。

　分波器８３に含まれる複数の波長合分波素子のうち２段目より後ろに接続されている波長合分波素子は、方向性結合器のストレート側に出力ポートを有してよい。また、分波器８３の第１グループがＮ段に接続する波長合分波素子を備え、かつ、第２グループがＭ段に接続する波長合分波素子を備える場合、２段目からＮ段目まで、又は、Ｎ＋２段目からＮ＋Ｍ段目までに接続されている波長合分波素子は、方向性結合器のストレート側に出力ポートを有してよい。つまり、分波器８３において出力を分岐しない波長合分波素子は、方向性結合器のストレート側に出力ポートを有してよい。一方で、分波器８３において出力を分岐する第１グループの１段目の波長合分波素子、及び、第２グループのＮ＋１段目の波長合分波素子は、方向性結合器のストレート側及びクロス側の両方に出力ポートを有する。

　クロスポートへの出力は、素子の製造公差に対して敏感である。言い換えれば、素子の製造公差に対するクロスポートへの出力の感度が大きい。分波器８３が方向性結合器のストレート側に出力ポートを有することによって、素子の製造公差の影響が低減され得る。例えば、第１グループの第２素子８３１－２は、第１グループの第１素子８３１－１のクロスポートへ出力される側（第２素子８３１－２の側）が第２素子８３１－２においてストレートポートへ出力されるように設計されてよい。

　導波路１４０がストリップ型導波路である場合とリブ型導波路である場合とで波長合分波素子の特性が異なり得る。以下、導波路１４０がストリップ型導波路及びリブ型導波路のそれぞれである場合の波長合分波素子の特性が説明される。

＜導波路１４０がストリップ型導波路である場合＞
　図８又は図９の第１グループの第１素子８３１－１及び第３素子８３１－３は、以下のパラメータを有する。
Ｌｃ１＝４０、Ｌｃ２＝２５、Ｌｃ３＝２０、Ｌｃ４＝１０
ΔＬ１＝９．６／２、ΔＬ２＝９．６、ΔＬ３＝９．５

　この場合における第１グループの第１素子８３１－１及び第３素子８３１－３の特性が図１１のグラフに示される。図１１のグラフにおいて、横軸は波長を表す。波長の単位はｎｍ（ナノメートル）であるとする。縦軸は挿入損失を表す。挿入損失の単位はｄＢ（デシベル）であるとする。縦軸の値が大きいほど（グラフのプロットが上であるほど）、損失が小さい。実線はストレートポートの出力を表す。破線はクロスポートの出力を表す。グラフの縦軸及び横軸、並びに、実線及び破線の意味は、以降の図１２～図１４及び図１７～図２０でも同様であるとする。

　図８又は図９の第１グループの第２素子８３１－２は、以下のパラメータを有する。
Ｌｃ１＝３５、Ｌｃ２＝２５、Ｌｃ３＝２５、Ｌｃ４＝１０
ΔＬ１＝９．９／２、ΔＬ２＝９．９、ΔＬ３＝９．８
この場合における第１グループの第２素子８３１－２の特性が図１２のグラフに示される。

　図８又は図９の第２グループの第１素子８３２－１、第３素子８３２－３及び第４素子８３２－４は、以下のパラメータを有する。
Ｌｃ１＝３５、Ｌｃ２＝２５、Ｌｃ３＝１５、Ｌｃ４＝５
ΔＬ１＝５．２／２、ΔＬ２＝５．２、ΔＬ３＝５．１
この場合における第２グループの第１素子８３２－１、第３素子８３２－３及び第４素子８３２－４の特性が図１３のグラフに示される。

　図８又は図９の第２グループの第２素子８３２－２、第５素子８３２－５及び第６素子８３２－６は、以下のパラメータを有する。
Ｌｃ１＝３５、Ｌｃ２＝２５、Ｌｃ３＝１５、Ｌｃ４＝５
ΔＬ１＝５．３／２、ΔＬ２＝５．３、ΔＬ３＝５．２
この場合における第２グループの第２素子８３２－２、第５素子８３２－５及び第６素子８３２－６の特性が図１４のグラフに示される。

　各波長合分波素子が上述の特性を有する場合において、分波器８３のポート４～７の出力特性の設計値が図１５に示される。また、分波器８３のポート４～７の出力特性の実測値が図１６に示される。図１５及び図１６のグラフにおいて、横軸は波長を表す。波長の単位はｎｍ（ナノメートル）であるとする。縦軸は挿入損失を表す。挿入損失の単位はｄＢ（デシベル）であるとする。分波器８３のポートに波長がλ１～λ４の成分を含む電磁波が入力されるとする。図１５及び図１６において、ポート４から出力される成分の実測値は、実線で示される。ポート７から出力される成分の実測値は、破線で示される。ポート５から出力される成分の実測値は、一点鎖線で示される。ポート６から出力される成分の実測値は、二点鎖線で示される。図１５及び図１６のグラフに示されるように、設計値及び実測値のいずれにおいても、各ポートから出力される成分は、各波長の成分を多く含む。つまり、実測結果においても、ストリップ型導波路で構成される分波器８３は、λ１～λ４の各波長の成分を分離できている。その結果、挿入損失の特性とクロストークの特性とが向上され得る。

＜導波路１４０がリブ型導波路である場合＞
　図８又は図９の第１グループの第１素子８３１－１及び第３素子８３１－３は、以下のパラメータを有する。
Ｌｃ１＝５５、Ｌｃ２＝３５、Ｌｃ３＝３０、Ｌｃ４＝１０
ΔＬ１＝１０．４／２、ΔＬ２＝１０．４、ΔＬ３＝１０．３
この場合における第１グループの第１素子８３１－１及び第３素子８３１－３の特性が図１７のグラフに示される。

　図８又は図９の第１グループの第２素子８３１－２は、以下のパラメータを有する。
Ｌｃ１＝６５、Ｌｃ２＝４０、Ｌｃ３＝３０、Ｌｃ４＝１０
ΔＬ１＝１０．７／２、ΔＬ２＝１０．７、ΔＬ３＝１０．５
この場合における第１グループの第２素子８３１－２の特性が図１８のグラフに示される。

　図８又は図９の第２グループの第１素子８３２－１、第３素子８３２－３及び第４素子８３２－４は、以下のパラメータを有する。
Ｌｃ１＝５５、Ｌｃ２＝４０、Ｌｃ３＝２５、Ｌｃ４＝１０
ΔＬ１＝５．３／２、ΔＬ２＝５．３、ΔＬ３＝５．２
この場合における第２グループの第１素子８３２－１、第３素子８３２－３及び第４素子８３２－４の特性が図１９のグラフに示される。

　図８又は図９の第２グループの第２素子８３２－２、第５素子８３２－５及び第６素子８３２－６は、以下のパラメータを有する。
Ｌｃ１＝５０、Ｌｃ２＝３０、Ｌｃ３＝２５、Ｌｃ４＝１５
ΔＬ１＝５．５／２、ΔＬ２＝５．５、ΔＬ３＝５．４
この場合における第２グループの第２素子８３２－２、第５素子８３２－５及び第６素子８３２－６の特性が図２０のグラフに示される。

　各波長合分波素子が上述の特性を有する場合において、分波器８３のポート４～７の出力特性の設計値が図２１に示される。また、分波器８３のポート４～７の出力特性の実測値が図２２に示される。図２１及び図２２のグラフにおいて、横軸は波長を表す。波長の単位はｎｍ（ナノメートル）であるとする。縦軸は挿入損失を表す。挿入損失の単位はｄＢ（デシベル）であるとする。分波器８３のポートに波長がλ１～λ４の成分を含む電磁波が入力されるとする。図２１及び図２２において、ポート４から出力される成分の実測値は、実線で示される。ポート７から出力される成分の実測値は、破線で示される。ポート５から出力される成分の実測値は、一点鎖線で示される。ポート６から出力される成分の実測値は、二点鎖線で示される。図２１及び図２２のグラフに示されるように、設計値及び実測値のいずれにおいても、各ポートから出力される成分は、各波長の成分を多く含む。つまり、実測結果においても、リブ型導波路で構成される分波器８３は、λ１～λ４の各波長の成分を分離できている。その結果、挿入損失の特性とクロストークの特性とが向上され得る。

＜小括＞
　以上述べてきたように、本実施形態に係る光集積回路は、縦続的に複数段に接続した波長合分波素子を有する。波長合分波素子が縦続的に複数段に接続されることによって、十分なクロストークが確保され得る。また、少ない挿入損失で波長分離が実現され得る。その結果、挿入損失の特性とクロストークの特性とが向上され得る。

（補償回路）
　図２３に示されるように、波長合分波素子は、基板の上に位置する導波路１４０と、抵抗素子１８０とを備えてよい。抵抗素子１８０は、抵抗素子１８０に電流が流れることによって生じる熱によって導波路１４０を加熱して導波路１４０の温度を変化させるように構成される。抵抗素子１８０は、導波路１４０の上に重なって位置してよい。抵抗素子１８０は、図２４に示されるように、基板の平面視において導波路１４０の少なくとも一部の上に重なるように位置してよい。抵抗素子１８０は、導波路１４０の温度を変化させることができる範囲で、基板の平面視において導波路１４０に重ならないように位置してもよい。

　抵抗素子１８０は、例えばチタンナイトライド（ＴｉＮ）を材料として構成されてよい。抵抗素子１８０は、ＴｉＮに限られず、基板上に導波路１４０を形成するプロセスに適合する他の種々の導電性材料を用いて構成されてよい。

　波長合分波素子は、抵抗素子１８０に電流を流すことで、導波路１４０の少なくとも一部の温度を変化させてよい。導波路１４０の少なくとも一部の温度が変化することによって、導波路１４０の少なくとも一部の屈折率が変化する。導波路１４０の少なくとも一部の屈折率が変化することによって、波長合分波素子の波長特性が変化する。したがって、波長合分波素子は、導波路１４０の少なくとも一部の温度を変化させることによって、波長合分波素子の波長特性を変化させることができる。波長合分波素子の波長特性は、製造公差又は周囲環境の影響を受けてばらつくことがある。波長合分波素子は、抵抗素子１８０を備えることによって、波長特性のばらつきを補償できる。

　具体的に、図２５Ａ及び図２５Ｂに示されるように、波長合分波素子の波長特性は、抵抗素子１８０の消費電力に応じて変化する。図２５Ａは、波長合分波素子の導波路１４０がストリップ型である場合の波長合分波素子の波長特性を表す。図２５Ｂは、波長合分波素子の導波路１４０がリブ型である場合の波長合分波素子の波長特性を表す。図２５Ａ及び図２５Ｂにおいて、横軸は波長を表す。波長の単位はｎｍ（ナノメートル）である。縦軸はパワーを表す。パワーの単位はｄＢｍ（デシベルミリワット）である。縦軸の値が大きいほど（グラフのプロットが上であるほど）、損失が小さい。

　図２５Ａ及び図２５Ｂにおいて、実線のグラフは、抵抗素子１８０の消費電力が０ｍＷ（ミリワット）である場合の波長特性を表す。つまり、実線のグラフは、抵抗素子１８０に電流を流していない場合の波長特性を表す。破線のグラフは、抵抗素子１８０の消費電力が１０ｍＷ（ミリワット）である場合の波長特性を表す。一点鎖線のグラフは、抵抗素子１８０の消費電力が２０ｍＷ（ミリワット）である場合の波長特性を表す。二点鎖線のグラフは、抵抗素子１８０の消費電力が３０ｍＷ（ミリワット）である場合の波長特性を表す。図２５Ａ及び図２５Ｂに示されるように、抵抗素子１８０の消費電力に応じて波長合分波素子の波長特性が調整される。波長合分波素子は、製造公差又は周囲環境に応じて抵抗素子１８０に流す電流を決定してよい。

　本開示に係る実施形態について、諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は改変を行うことが可能であることに注意されたい。従って、これらの変形又は改変は本開示の範囲に含まれることに留意されたい。例えば、各構成部などに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部などを１つに組み合わせたり、或いは分割したりすることが可能である。本開示の範囲にはこれらも包含されるものと理解されたい。

　本開示において「第１」及び「第２」等の記載は、当該構成を区別するための識別子である。本開示における「第１」及び「第２」等の記載で区別された構成は、当該構成における番号を交換することができる。例えば、第１素子８３１－１は、第２素子８３１－２と識別子である「第１」と「第２」とを交換することができる。識別子の交換は同時に行われる。識別子の交換後も当該構成は区別される。識別子は削除してよい。識別子を削除した構成は、符号で区別される。本開示における「第１」及び「第２」等の識別子の記載のみに基づいて、当該構成の順序の解釈、小さい番号の識別子が存在することの根拠に利用してはならない。

　本開示において、Ｘ軸、Ｙ軸、及びＺ軸は、説明の便宜上設けられたものであり、互いに入れ替えられてよい。本開示に係る構成は、Ｘ軸、Ｙ軸、及びＺ軸によって構成される直交座標系を用いて説明されてきた。本開示に係る各構成の位置関係は、直交関係にあると限定されるものではない。

　一実施形態において、（１）光集積回路は、方向性結合器と遅延線とを有する波長合分波素子を備え、前記波長合分波素子が複数段に縦続的に接続されている。

　（２）上記（１）に記載の光集積回路において、前記波長合分波素子が４段に接続されていてよい。

　（３）上記（１）又は（２）に記載の光集積回路において、２段目より後ろに接続されている前記波長合分波素子は、前記方向性結合器のストレート側に出力ポートを有してよい。

　（４）上記（１）から（３）までのいずれか１つに記載の光集積回路において、前記波長合分波素子がＮ段に接続されている第１複合素子と、前記波長合分波素子がＭ段に接続されている第２複合素子とが縦続的に接続されていてよい。

　（５）上記（４）に記載の光集積回路において、２段目からＮ段目まで、又は、Ｎ＋２段目からＮ＋Ｍ段目までに接続されている前記波長合分波素子は、前記方向性結合器のストレート側に出力ポートを有してよい。

　（６）上記（１）から（５）までのいずれか１つに記載の光集積回路は、シリコンフォトニクスの技術によって形成されていてよい。

　（７）上記（１）から（６）までのいずれか１つに記載の光集積回路において、前記波長合分波素子は、基板の上に位置する導波路と、前記導波路の少なくとも一部の温度を変化させるように構成される抵抗素子とを有してよい。

　（８）上記（７）に記載の光集積回路において、前記抵抗素子の少なくとも一部は、前記基板の平面視において、前記導波路の少なくとも一部の上に重なるように位置してよい。

　（９）上記（７）又は（８）に記載の光集積回路において、前記抵抗素子は、チタンナイトライドを含んで構成されてよい。

　一実施形態において、（１０）光レシーバは、上記（１）から（９）までのいずれか１つに記載の光集積回路を備える。

　１　光レシーバ（８１：入力部、８２：偏光スプリッタローテータ（ＰＳＲ）、８２２：偏光スプリッタ（ＰＳ）、８３：分波器（ＤＥＭＵＸ）、８３１－１～３：第１グループの第１～第３素子、８３２－１～６：第２グループの第１～第６素子、８４：遅延器、８５：可変光減衰器（ＶＯＡ））
　１０　フォトダイオード
　１４０　導波路
　１５０　基板（１５１：絶縁層、１５２：クラッド層）
　１７０　遅延線
　１８０　抵抗素子

Claims (10)

1. 　方向性結合器と遅延線とを有する波長合分波素子を備え、前記波長合分波素子が複数段に縦続的に接続されている、光集積回路。
2. 　前記波長合分波素子が４段に接続されている、請求項１に記載の光集積回路。
3. 　２段目より後ろに接続されている前記波長合分波素子は、前記方向性結合器のストレート側に出力ポートを有する、請求項１に記載の光集積回路。
4. 　前記波長合分波素子がＮ段に接続されている第１複合素子と、前記波長合分波素子がＭ段に接続されている第２複合素子とが縦続的に接続されている、請求項１に記載の光集積回路。
5. 　２段目からＮ段目まで、又は、Ｎ＋２段目からＮ＋Ｍ段目までに接続されている前記波長合分波素子は、前記方向性結合器のストレート側に出力ポートを有する、請求項４に記載の光集積回路。
6. 　シリコンフォトニクスの技術によって形成されている、請求項１から５までのいずれか一項に記載の光集積回路。
7. 　前記波長合分波素子は、基板の上に位置する導波路と、前記導波路の少なくとも一部の温度を変化させるように構成される抵抗素子とを有する、請求項１から５までのいずれか一項に記載の光集積回路。
8. 　前記抵抗素子の少なくとも一部は、前記基板の平面視において、前記導波路の少なくとも一部の上に重なるように位置する、請求項７に記載の光集積回路。
9. 　前記抵抗素子は、チタンナイトライドを含んで構成される、請求項８に記載の光集積回路。
10. 　請求項１から５までのいずれか一項に記載の光集積回路を備える、光レシーバ。

Images