WO2024056657A1 - Verfahren zum herstellen eines elektronischen bauelements - Google Patents

Verfahren zum herstellen eines elektronischen bauelements Download PDF

Info

Publication number
WO2024056657A1
WO2024056657A1 PCT/EP2023/075003 EP2023075003W WO2024056657A1 WO 2024056657 A1 WO2024056657 A1 WO 2024056657A1 EP 2023075003 W EP2023075003 W EP 2023075003W WO 2024056657 A1 WO2024056657 A1 WO 2024056657A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
substrate
functional layer
electronic semiconductor
semiconductor chip
Prior art date
Application number
PCT/EP2023/075003
Other languages
English (en)
French (fr)
Inventor
Christoph MANNAL
Mathias Wendt
Klaus Mueller
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Publication of WO2024056657A1 publication Critical patent/WO2024056657A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes

Definitions

  • the present invention relates to a method for producing an electronic component.
  • a method for producing an electronic component comprises the following method steps: A carrier with an electronic semiconductor chip arranged on the carrier is provided. In addition, a substrate is provided with a functional layer arranged on the substrate. The substrate is arranged over the carrier in such a way that the functional layer faces the electronic semiconductor chip. The substrate is pressed onto the carrier. The functional layer is pressed onto the electronic semiconductor chip, whereby the electronic semiconductor chip is pressed onto the carrier and connected to the carrier. The functional layer deforms when pressed against the electronic semiconductor chip.
  • the process is based on a bonding technique, in which the electronic semiconductor chip is to be firmly connected to the carrier.
  • the deformation of the functional layer exerts a uniform pressure on the electronic semiconductor chip, whereby the electronic semiconductor chip can be reliably connected to the carrier and which can prevent the electronic semiconductor chip from being damaged when connected to the carrier.
  • Deformation of the functional layer must be guaranteed at least within a pressure value range that makes sense for connecting the electronic semiconductor chip, i.e. H . in addition to deformability or The softness of the functional layer must also ensure that the electronic semiconductor chip is reliably connected to the carrier when pressed against the carrier and that the electronic semiconductor chip is not damaged because excessive pressure was applied. At the same time, the functional layer must not yield when pressed against the electronic semiconductor chip in such a way that the electronic semiconductor chip is pressed into the functional layer, so that the electronic semiconductor chip is prevented from being pressed against the carrier.
  • the functional layer is designed to be elastically deformable.
  • an elastic functional layer takes on after the substrate has been pressed onto the electronic semiconductor chip, i.e. H .
  • the functional layer can be used multiple times without a topography forming on a side of the functional layer facing away from the substrate, which is less favorable for a uniform pressure distribution on the electronic semiconductor chip.
  • the functional layer is plastic or is designed to be inelastically deformable.
  • the functional layer has a polymer, an elastomer, a thermoplastic or an epoxy resin.
  • the functional layer can also have a different material, in particular a plastic.
  • Polymers, elastomers, thermoplastics and epoxy resins advantageously have sufficient deformability, softness and/or Elasticity in order to equalize pressure when connecting the electronic semiconductor chip to the carrier.
  • the deformability or elasticity of the functional layer can be varied depending on the composition and structure of the functional layer.
  • a particularly soft or elastic functional layer may be required, for example, if a particularly sensitive electronic semiconductor chip is used, for example an optoelectronic semiconductor chip with sensitive radiation emission surfaces.
  • the functional layer has benzocyclobutene.
  • Benzocyclobutene BCB
  • BCB can advantageously be arranged on the substrate in a particularly simple manner.
  • BCB can be arranged on the substrate using spin-coating. After placing the BCB on the sub- strat at least partially networked or cured, creating a BCB-based polymer.
  • the functional layer has graphite.
  • Graphite advantageously has sufficient deformability or Elasticity, which makes it possible to connect the electronic semiconductor chip to the carrier reliably and without damage.
  • graphite has a lower compression modulus and lower hardness than silicon, which is typically used in bonding electronic semiconductor chips in the form of wafers and is pressed onto electronic semiconductor chips.
  • Graphite can also be easily manufactured and/or arranged on the substrate. The graphite can be produced, for example, by vapor deposition, sputtering or pyrolytically and arranged on the substrate.
  • providing the substrate includes arranging the functional layer on the substrate by means of a bonding process, vapor deposition or cathode sputtering.
  • the arrangement of the functional layer on the substrate can be carried out completely automatically, which means that the method can also be carried out completely automatically.
  • the functional layer is heated when the functional layer is pressed onto the electronic semiconductor chip.
  • the deformability of the functional layer or the elasticity of the functional layer can be increased by heating, whereby a particularly uniform pressure is exerted on the electronic semiconductor chip and the electronic semiconductor chip is particularly protected.
  • the deformability or Elasticity of the functional layer can advantageously be regulated and optimized by setting a desired temperature.
  • the substrate and the carrier are separated from each other after pressing, with the functional layer being detached from the electronic semiconductor chip. All of the materials mentioned and considered for the functional layer have the advantage that they provide only a slight adhesion to the electronic semiconductor chip. As a result, the functional layer can be detached from the electronic semiconductor chip again with particular resistance after being pressed onto the electronic semiconductor chip.
  • a non-stick layer is arranged on the functional layer.
  • the functional layer is arranged between the substrate and the non-stick layer.
  • the substrate is arranged over the carrier in such a way that the anti-adhesive layer faces the electronic semiconductor chip.
  • the non-stick layer is pressed onto the electronic semiconductor chip when the substrate is pressed onto the carrier.
  • providing the substrate includes arranging a non-stick layer on the functional layer.
  • the functional layer is arranged between the substrate and the non-stick layer.
  • the substrate is arranged on the carrier in such a way that the non-stick layer faces the electronic semiconductor chip.
  • the non-stick layer is pressed onto the electronic semiconductor chip when the substrate is pressed onto the carrier.
  • the non-stick layer particularly reduces the adhesion of the electronic semiconductor chip to the substrate and resistance when separating the substrate from the carrier. Detaching the substrate from the electronic semiconductor chip is simplified, which can advantageously prevent the electronic semiconductor chip from being detached from the carrier again after being pressed against it.
  • the presence of the non-stick layer means that the electronic semiconductor chip is not penetrated by the functional layer, which can also prevent the electronic semiconductor chip from detaching from the carrier.
  • the non-stick layer makes it possible for the electronic semiconductor chip to be connected to the carrier in a particularly residue-free manner, i.e. H . that no functional layer material remains on the electronic semiconductor chip. This is particularly advantageous with regard to optoelectronic semiconductor chips which, for example, have radiation emission surfaces or radiation detection surfaces on their top sides.
  • the non-stick layer is arranged on the functional layer by vapor deposition, cathode sputtering or spin coating.
  • no manual placement of the non-stick layer on the functional layer is required, i.e. H .
  • arranging using a tool for example using a gripping tool, for example using a tweezers tool. This means that the arrangement of the non-stick layer can be automated, meaning that the entire process can be carried out automatically.
  • the non-stick layer has a fluorinated material.
  • fluorinated materials are particularly suitable for imparting non-stick properties.
  • the non-stick properties of fluorinated materials are known, for example, from Teflon.
  • the non-stick layer has perfluorodecyltrichlorosilane.
  • perfluorodecyltrichlorosilane FDTS
  • FDTS perfluorodecyltrichlorosilane
  • SAM self-assembled molecular monolayer
  • an only partially fluorinated material can also be used.
  • Other functional groups can also be used to bond the non-stick layer to the functional layer.
  • the non-stick properties can be varied in many ways by choosing the proportion of fluorination, the other chemical composition and the molecular length.
  • Arranging the fluorinated material or The FDTS or other material of the non-stick layer on the functional layer can also be done by vapor deposition or spin coating.
  • the non-stick layer can be created by immersion, for example immersion in an FDTS solution. All preparation techniques advantageously enable rapid production and regeneration of the non-stick layer, for example after the anti-stick layer has been used for a predefined period of time or for the production of a predefined number of electronic components.
  • the non-stick layer has a metallic material, in particular titanium or gold.
  • metallic materials such as gold and oxidized titanium form inert surfaces that can be used as non-stick layers that enable the substrate to be removed with almost no resistance.
  • Metallic materials such as gold and titanium can also be efficiently bonded to a graphite functional layer.
  • the substrate and the carrier are separated from each other after pressing, with the non-stick layer being detached from the electronic semiconductor chip.
  • the non-stick layer can advantageously be removed from the electronic semiconductor chip with almost no resistance. Through this A detachment of the electronic semiconductor chip from the carrier can advantageously be prevented.
  • the electronic semiconductor chip is designed as an optoelectronic semiconductor chip.
  • the method makes it possible for particularly sensitive semiconductor chips such as light-emitting diodes, photodiodes and laser diodes with sensitive radiation emission surfaces or radiation detection surfaces to be gently connected to the carrier.
  • particularly sensitive semiconductor chips such as light-emitting diodes, photodiodes and laser diodes with sensitive radiation emission surfaces or radiation detection surfaces to be gently connected to the carrier.
  • Elasticity of the functional layer can be selected.
  • a particularly soft or particularly elastic functional layer can therefore advantageously be selected for sensitive semiconductor chips.
  • a contact pressure and a process temperature which in turn influence the elasticity of the functional layer, can be selected such that the semiconductor chip is connected to the carrier in a particularly gentle manner.
  • a solder material is arranged between the electronic semiconductor chip and the carrier.
  • the method enables the connection between the electronic semiconductor chip and the carrier provided by the solder material to be particularly uniform and efficient.
  • solder material is arranged between the electronic semiconductor chip and the carrier.
  • the electronic semiconductor chip can instead be connected to the carrier using a different bonding technique, for example direct bonding. In this case, chemical bonds are created at the interface between the electronic semiconductor chip and the carrier.
  • the carrier is heated when the functional layer is pressed onto the electronic semiconductor chip. Heating the carrier can be advantageous Improve flow properties of the solder material, allowing it to distribute evenly between the electronic semiconductor chip and the carrier to ensure a reliable connection between the electronic semiconductor chip and the carrier. Heating the carrier may also be necessary to create a direct bond between the electronic semiconductor chip and the carrier.
  • the carrier is provided with a plurality of electronic semiconductor chips arranged on the carrier.
  • the semiconductor chips can have different heights in relation to the carrier. This can be the case, for example, in particular when a solder material is arranged between the carrier and the semiconductor chips. For example, it can also be the case that an electronic semiconductor chip is not arranged exactly parallel to the carrier, but rather slightly obliquely, which is also promoted, for example, by a solder material between the carrier and the electronic semiconductor chip.
  • different heights and/or tilts of electronic semiconductor chips can be compensated for in a particularly gentle manner within the scope of the method, since when the substrate is pressed against the carrier, pressure is first exerted on elevated electronic semiconductor chips and/or elevated sections of tilted electronic semiconductor chips, whereby However, the functional layer is deformed when pressed against the electronic semiconductor chips and in this way locally excessive pressure loads on the electronic semiconductor chip or the electronic semiconductor chips are avoided.
  • Fig. 1 Process steps of a method for producing an electronic component
  • Fig. 2 a variant of the method of FIG. 1 .
  • Fig. 1 shows schematically process steps of a method for producing an electronic component 1.
  • the electronic component, its components and elements used in the process are each shown in a cross-sectional view.
  • the electronic component 1 is produced by positively connecting an electronic semiconductor chip 13 to a carrier 10 .
  • the carrier 10 has silicon, for example.
  • the carrier 10 can be designed, for example, as a silicon wafer. However, the carrier 10 can also have a different material, for example another semiconductor, an oxide, a semiconductor oxide or a ceramic.
  • the carrier 10 can also be designed as a printed circuit board or as a so-called flat no-leads substrate, for example as a QFN substrate (English: quad flat no-leads).
  • the carrier 10 has an upper side 11 and an underside 12 opposite the upper side 11.
  • the carrier 10 is initially provided with at least one electronic semiconductor chip 13 arranged on the top side 11 of the carrier 10.
  • the carrier 10 can be provided with any number of electronic semiconductor chips 13 arranged on the carrier 10.
  • the electronic semiconductor chips 13 each have top sides 14 and bottom sides 15.
  • the electronic See semiconductor chips 13 are arranged with their undersides 15 on the top 11 of the carrier 10.
  • the electronic semiconductor chips 13 are designed, for example, as optoelectronic semiconductor chips 13.
  • the optoelectronic semiconductor chips 13 are also designed as light-emitting diodes (LEDs), in particular as micro-LEDs (pLEDs).
  • LEDs light-emitting diodes
  • pLEDs micro-LEDs
  • the optoelectronic semiconductor chips 13 can also be designed, for example, as laser diodes or as photodiodes.
  • both LEDs and/or laser diodes and/or photodiodes can be used as optoelectronic semiconductor chips 13.
  • the electronic semiconductor chips 13 do not necessarily have to be designed as optoelectronic semiconductor chips 13.
  • the electronic semiconductor chips 13 can in principle have any application-specific electronic circuits, for example circuits with transistors and/or capacitors.
  • the display device 1 has pixels, each of which is formed, for example, by three optoelectronic semiconductor chips 13 arranged immediately adjacent to each other.
  • the optoelectronic semiconductor chips 13 are designed to emit electromagnetic radiation on their top sides 14.
  • the optoelectronic semiconductor chips 13, each of one pixel of the display device 1, are designed, for example, as RGB LEDs. For each pixel, one LED designed to emit red light, one to emit green light and one to emit blue light is arranged on the carrier 10.
  • the optoelectronic semiconductor chips 13 Since the optoelectronic semiconductor chips 13 have top sides 14 which appear as radiation emissions, chen are formed, the optoelectronic semiconductor chips 13 must be connected to the carrier 10 particularly gently in order not to damage the optoelectronic semiconductor chips 13 and to ensure good quality of the display device 1.
  • a solder material can be arranged between the electronic semiconductor chips 13 and the carrier 10, which is shown in FIG. 1 is not shown for the sake of simplicity.
  • the solder material is designed to produce a cohesive connection between the electronic semiconductor chips 13 and the carrier 10 .
  • the solder material can have, for example, gold and indium, gold and tin or gold, indium and tin. However, the solder material can also have other materials.
  • the connection between the electronic semiconductor chips 13 and the carrier 10 can take place, for example, at different temperatures. For example, adding tin to the solder material reduces the melting point of the solder material.
  • the soldering material can also be omitted.
  • the connections between the electronic semiconductor chips 13 and the carrier 10 can also be created, for example, by means of direct bonding.
  • a substrate 20 with a functional layer 23 arranged on the substrate 20 is also provided.
  • the substrate 20 has silicon, for example.
  • the substrate 20 can be designed, for example, as a wafer. However, the substrate 20 can also have a different material.
  • the substrate 20 has an upper side 21 and an underside 22 opposite the upper side 21.
  • the functional layer 23 is arranged on the top side 21 of the substrate 20.
  • the functional layer 23 has an upper side 24 facing away from the upper side 21 of the substrate 20.
  • Providing the substrate 20 can also include arranging the functional layer 23 on the substrate 20.
  • the functional layer 23 can have, for example, a polymer, an elastomer, a thermoplastic or an epoxy resin.
  • the functional layer 23 of FIG. 1 a polymer based on benzocyclobutene (BCB).
  • BCB can be arranged on the top side 21 of the substrate 20 by means of spin coating.
  • a non-stick layer 25 is additionally arranged on the top side 24 of the functional layer 23.
  • the functional layer 23 is therefore arranged between the substrate 20 and the non-stick layer 25.
  • the non-stick layer 25 has, for example, a fluorinated material, which in the exemplary embodiment is perfluorodecyltrichlorosilane (FDTS).
  • FDTS perfluorodecyltrichlorosilane
  • the non-stick layer can also have a different material that adheres to the electronic semiconductor chips
  • Providing the substrate 20 can also include arranging the non-stick layer 25 on the functional layer 23.
  • Arranging the non-stick layer 25 on the functional layer 23 can be done, for example, by vapor deposition, cathode sputtering or spin coating. Arranging the non-stick layer 25 or However, the non-stick layer 25 as such can also be omitted.
  • the substrate 20 is arranged over the carrier 10 in such a way that the top 24 of the functional layer 23 is the top sides
  • a top side 26 of the non-stick layer 25 faces the top sides 14 of the electronic semiconductor chips 13.
  • the substrate 20 is pressed onto the carrier 10. Either the functional layer 23 is pressed with its top side 24 onto the top sides 14 of the electronic semiconductor chips 13 or, if the non-stick layer 25 is provided, the top side 26 of the non-stick layer 25 is pressed onto the top sides 14 of the electronic semiconductor chips 13. As a result, the electronic semiconductor chips 13 are pressed onto the carrier 10 and connected to the carrier 10. When the substrate 20 is pressed onto the carrier 10, the functional layer 23 deforms. In this way, a uniform contact pressure is exerted on the electronic semiconductor chips 13. The deformation of the functional layer 23 protects the electronic semiconductor chips 13 from damage.
  • the method and in particular the pressing of the substrate 20 onto the carrier 10 can be carried out, for example, in a so-called wafer bonder or another bonding system for substrates.
  • a surface pressure in the range from 2 bar to 9 bar can be used to press the substrate 20 onto the carrier 10. This value is merely an example.
  • the pressure with which the substrate 20 is pressed against the carrier 10 depends, for example, on a diameter of the substrate 20 and the carrier 10 and on dimensions of the electronic semiconductor chips 13.
  • the pressure with which the substrate 20 is pressed onto the carrier 10 depends on the material of the functional layer 23 or on their elasticity and their compression modulus.
  • the functional layer 23 can optionally be used when pressing the functional layer 23 or the non-stick layer 25 is heated to the electronic semiconductor chips 13 in order to promote deformation of the functional layer 23 or to increase elasticity and reduce compression modulus.
  • the functional layer 23 should be stable in terms of its chemical properties, for example up to a temperature of 180 ° C to 200 ° C, in order to enable reliable connection of the electronic semiconductor chips 13 to the carrier 10 and, for example, not to be subject to any conversion and / or restructuring processes .
  • the temperature values given are only to be understood as exemplary values.
  • the carrier 10 can also be used when pressing the functional layer 23 or the non-stick layer 25 is heated to the electronic semiconductor chips 13 in order to ensure a reliable To create a connection between the electronic semiconductor chips 13 and the carrier 10.
  • the temperature to be used also depends on the optional solder material used, as it influences a viscosity of the solder material.
  • the carrier 10 can be heated, for example, to a temperature of 170° C.
  • the specified temperature is not to be understood as limiting, but rather as an example.
  • the required temperature also depends, for example, on the bonding technology used, on the materials used for the carrier 10 and optionally for the solder material and dimensions of the carrier 10 and the solder material.
  • the solder material can, for example, have a thickness of 10 Onm to 600 nm, which, however, is not limited to the specified range of values. It is also relevant at which position the temperature of the carrier 10 is measured. For example, temperature measurements on the top 11 of the carrier 10 can provide significantly different temperatures than temperature measurements on the bottom 12 of the carrier 10.
  • the substrate 20 and the carrier 10 can be separated from each other again after pressing.
  • either the functional layer 23 or the non-stick layer 25 is detached from the electronic semiconductor chips 13.
  • the non-stick layer 25 can bring about a more resistance-free release.
  • the non-stick layer 25 can also ensure that the electronic semiconductor chips 13 are not undermined by the material of the functional layer 23. In this way, detachment of the electronic semiconductor chips 13 from the carrier 10 when separating the substrate 20 and carrier 10 can be avoided.
  • the production of the electronic component 1 is completed. If necessary, the solder material needs to be hardened.
  • Fig. 2 shows schematically a variant of the one shown in FIG. 1 method shown.
  • the elements shown are each shown in a cross-sectional view.
  • the variant of the method in FIG. 2 has great similarities to the method of Fig. 1 on . The differences are simply explained below. Similar or identical elements are shown in Fig. 2 provided with the same reference symbols as in Fig. 1 .
  • the functional layer 23 has graphite or a graphite layer.
  • the graphite layer can, for example, be arranged on the substrate 20 by means of a bonding process, as shown in FIG. 2 is shown. However, the graphite layer can also be arranged on the substrate 20 by means of vapor deposition or cathode sputtering.
  • the bonding process uses a graphite layer that can first be split into shape and punched, for example the graphite layer can be punched with a diameter the same size as the substrate 20.
  • the graphite layer can also have a thickness of 500 pm, for example, but the thickness is not limited to this value.
  • a first adhesion promoter layer 27 is arranged on an underside 29 of the graphite layer opposite the top side 24 of the graphite layer.
  • the first adhesion promoter layer 27 has, for example, platinum, titanium and gold, which are successively arranged in layers one above the other on the top side 24 of the graphite layer.
  • a platinum layer can have a thickness of 20 nm, for example.
  • a titanium layer can, for example, have a thickness of 200 nm.
  • a gold layer can have a thickness of 2000 nm.
  • the specified thicknesses of the metal layers are only examples. However, the first adhesion promoter layer 27 can also have other materials or a combination of materials.
  • a second adhesion promoter layer 28 is arranged on the top side 21 of the substrate 20.
  • the second adhesion promoter layer 28 has, for example, titanium, tin, titanium and gold, which are successively arranged in layers one above the other on the top side 21 of the substrate 20.
  • a first tit The layer can, for example, have a thickness of 200 nm.
  • a tin layer can, for example, have a thickness of 650 nm.
  • a second titanium layer can have a thickness of 5 nm, for example.
  • a gold layer can have a thickness of 150 nm. In this case too, the specified thicknesses of the metal layers are only examples.
  • the second adhesion promoter layer 28 can also have other materials or a combination of materials.
  • the graphite layer is then arranged on the substrate 20 by bonding.
  • the graphite layer is arranged over the substrate 20 in such a way that the first adhesion promoter layer 27, which is arranged on the underside 29 of the graphite layer, faces the second adhesion promoter layer 28, which is arranged on the top side 21 of the substrate 20.
  • the adhesion promoter layers 27, 28 are then pressed together. This can be done, for example, at a pressure of 8bar and a temperature of 350°C.
  • the bonding parameters for connecting the graphite layer to the substrate 20 can also be chosen differently.
  • the graphite layer can preferably be arranged in such a way that the atomic layers of strongly bonded carbon fs of the graphite are arranged running essentially parallel to the surface 21 of the substrate 20.
  • the optional non-stick layer 25 has a metallic material.
  • the non-stick layer 25 has titanium.
  • the non-stick layer 25 can also have gold, for example. Graphite residues on the electronic component 1 are thereby avoided.
  • the titanium-containing non-stick layer 25 can be formed, for example, by vapor deposition on the top side 24 of the graphite layer to be ordered .
  • the non-stick layer 25 can also have, for example, a fluorinated material, for example FDTS.
  • the functional layer 23 has a polymer, an elastomer, a thermoplastic, an epoxy resin or another material
  • the non-stick layer 25 can also have a metallic material, for example titanium.
  • the substrate 20 is covered with the graphite layer or the optional non-stick layer 25 faces the electronic semiconductor chips 13 and is pressed against them in order to connect them to the carrier 10, as is the case in connection with FIG. 1 was described.
  • the substrate 20 and the carrier 10 are then separated from one another, with the graphite layer or the optional non-stick layer 25 is detached from the electronic semiconductor chips 13.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Ein Verfahren zum Herstellen eines elektronischen Bauelements (1) umfasst folgende Verfahrensschritte: Es wird ein Träger (10) mit einem auf dem Träger (10) angeordneten elektroni- schen Halbleiterchip (13) bereitgestellt. Außerdem wird ein Substrat (20) mit einer auf dem Substrat (20) angeordneten Funktionsschicht (23) bereitgestellt. Das Substrat (20) wird derart über dem Träger (10) angeordnet, dass die Funktions- schicht (23) dem elektronischen Halbleiterchip (13) zugewandt ist. Das Substrat (20) wird an den Träger (10) angepresst. Dabei wird die Funktionsschicht (23) an den elektronischen Halbleiterchip (13) angepresst, wodurch der elektronische Halbleiterchip (13) an den Täger (10) angepresst und mit dem Träger (10) verbunden wird. Die Funktionsschicht (23) ver- formt sich beim Anpressen an den elektronischen Halbleiter- chip (13).

Description

VERFAHREN ZUM HERSTELLEN EINES ELEKTRONISCHEN BAUELEMENTS
BESCHREIBUNG
Die vorliegende Erfindung betri f ft ein Verfahren zum Herstellen eines elektronischen Bauelements .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2022 123 324 . 3 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird .
Das Verbinden elektronischer Halbleiterchips mit einem Träger mittels einer Bondtechnik ist aus dem Stand der Technik bekannt . Nach dem Anordnen der elektronischen Halbleiterchips auf dem Träger müssen die elektronischen Halbleiterchips anschließend mit einem ausreichenden Druck beaufschlagt werden, um ein fehlerfreies Verbinden bzw . Verbünden zu gewährleisten . Dabei dürfen die elektronischen Halbleiterchips nicht beschädigt und nicht vom Träger gerissen werden .
Es ist aus dem Stand der Technik bekannt , Antihaftfolien oder Antihaftbeschichtungen auf harten Wafern zu verwenden, um damit Druck auf die elektronischen Halbleiterchips ausüben zu können . Ein Nachteil dieser Methode besteht darin, dass die Verwendung harter Wafer zu Beschädigungen der elektronischen Halbleiterchips führen kann . Da das Verwenden von Antihaftfolien bzw . das Anordnen von Antihaftfolien auf Wafern aktuell nicht automatisierbar ist , ist zudem bislang kein produkti- ons- und f ertigungstaugliches Verfahren bekannt .
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zum Herstellen eines elektronischen Bauelements anzugeben . Diese Aufgabe wird durch ein Verfahren zum Herstellen eines elektronischen Bauelements mit den Merkmalen des unabhängigen Anspruchs gelöst . Vorteilhafte Weiterbildungen sind in abhängigen Ansprüchen angegeben . Ein Verfahren zum Herstellen eines elektronischen Bauelements umfasst folgende Verfahrensschritte : Es wird ein Träger mit einem auf dem Träger angeordneten elektronischen Halbleiterchip bereitgestellt . Außerdem wird ein Substrat mit einer auf dem Substrat angeordneten Funktionsschicht bereitgestellt . Das Substrat wird derart über dem Träger angeordnet , dass die Funktionsschicht dem elektronischen Halbleiterchip zugewandt ist . Das Substrat wird an den Träger angepresst . Dabei wird die Funktionsschicht an den elektronischen Halbleiterchip angepresst , wodurch der elektronische Halbleiterchip an den Tä- ger angepresst und mit dem Träger verbunden wird . Die Funktionsschicht verformt sich beim Anpressen an den elektronischen Halbleiterchip .
Das Verfahren beruht auf einer Bondtechnik, im Rahmen derer der elektronische Halbleiterchip mit dem Träger fest verbunden werden soll . Vorteilhafterweise wird durch die Verformung der Funktionsschicht ein gleichmäßiger Druck auf den elektronischen Halbleiterchip ausgeübt , wodurch der elektronische Halbleiterchip zuverlässig mit dem Träger verbunden werden kann und wodurch vermieden werden kann, dass der elektronische Halbleiterchip beim Verbinden mit dem Träger beschädigt wird .
Eine Verformung der Funktionsschicht muss zumindest innerhalb eines Druckwertebereichs gewährleistet sein, der zum Verbinden des elektronischen Halbleiterchips sinnvoll ist , d . h . neben einer Verformbarkeit bzw . Weichheit der Funktionsschicht muss auch gewährleistet sein, dass der elektronische Halbleiterchip beim Anpressen an den Träger zum einen zuverlässig mit dem Träger verbunden wird und zum anderen, dass der elektronische Halbleiterchip nicht beschädigt wird, da ein zu hoher Druck ausgeübt wurde . Gleichzeitig darf die Funktionsschicht beim Anpressen an den elektronischen Halbleiterchip nicht derart nachgeben, dass der elektronische Halbleiterchip in die Funktionsschicht gepresst wird, sodass ein Anpressen des elektronischen Halbleiterchips an den Träger verhindert wird . In einer Aus führungs form ist die Funktionsschicht elastisch verformbar ausgebildet . Vorteilhafterweise nimmt eine elastische Funktionsschicht nach dem Anpressen des Substrats an den elektronischen Halbleiterchip, d . h . nachdem das dem elektronischen Halbleiterchip mit der Funktionsschicht zugewandte Substrat vom elektronischen Halbleiterchip bzw . vom Träger separiert wurde , wieder seine Ursprungs form an . Dadurch kann die Funktionsschicht mehrfach verwendet werden, ohne , dass sich eine Toppgraphie an einer vom Substrat abgewandten Seite der Funktionsschicht ausbildet , die für eine gleichmäßige Druckverteilung auf den elektronischen Halbleiterchip ungünstiger ist . Es ist j edoch auch möglich, dass die Funktionsschicht plastisch bzw . inelastisch verformbar ausgebildet ist .
In einer Aus führungs form weist die Funktionsschicht ein Polymer, ein Elastomer, einen Thermoplast oder ein Epoxidharz auf . Die Funktionsschicht kann j edoch auch ein anderes Material , insbesondere einen Kunststof f aufweisen . Vorteilhafterweise weisen Polymere , Elastomere , Thermoplasten und Epoxidharze eine ausreichende Verformbarkeit , Weichheit bzw . Elastizität auf , um einen Druckausgleich beim Verbinden des elektronischen Halbleiterchips mit dem Träger zu bewirken . Dabei kann die Verformbarkeit oder Elasti zität der Funktionsschicht j e nach Zusammensetzung und Struktur der Funktionsschicht variiert werden . Eine besonders weiche oder elastische Funktionsschicht kann beispielsweise dann erforderlich sein, wenn ein besonders sensibler elektronischer Halbleiterchip verwendet wird, beispielsweise ein optoelektronischer Halbleiterchip mit sensiblen Strahlungsemissions flächen .
In einer Aus führungs form weist die Funktionsschicht Benzocyc- lobuten auf . Vorteilhafterweise kann Benzocyclobuten (BCB ) auf besonders einfache Art und Weise auf dem Substrat angeordnet werden . Beispielsweise kann BCB mittels einer Schleuderbeschichtung ( engl . : spin-coating) auf dem Substrat angeordnet werden . Das BCB wird nach dem Anordnen auf dem Sub- strat zumindest teilweise vernetzt bzw . ausgehärtet , wodurch ein Polymer auf BCB-Basis entsteht .
In einer Aus führungs form weist die Funktionsschicht Graphit auf . Vorteilhafterweise weist Graphit eine ausreichende Verformbarkeit bzw . Elasti zität auf , die es ermöglicht , den elektronischen Halbleiterchip zuverlässig und ohne Beschädigungen mit dem Träger zu verbinden . Beispielsweise weist Graphit ein geringeres Kompressionsmodul und eine geringere Härte als Sili zium auf , das typischerweise beim Verbinden von elektronischen Halbleiterchips in Form von Wafern verwendet und an elektronische Halbleiterchips angepresst wird . Graphit kann außerdem auf einfache Weise hergestellt und/oder auf dem Substrat angeordnet werden . Das Graphit kann beispielsweise durch Gasphasenabscheidung, Kathodenzerstäubung ( engl . : sputtering) oder pyrolytisch hergestellt und auf dem Substrat angeordnet werden .
In einer Aus führungs form umfasst das Bereitstellen des Substrats ein Anordnen der Funktionsschicht auf dem Substrat mittels eines Bondverfahrens , Gasphasenabscheidung oder Kathodenzerstäubung . Vorteilhafterweise kann das Anordnen der Funktionsschicht auf dem Substrat vollständig automatisiert erfolgen, wodurch auch das Verfahren vollständig automatisiert durchgeführt werden kann .
In einer Aus führungs form wird die Funktionsschicht beim Anpressen der Funktionsschicht an den elektronischen Halbleiterchip gehei zt . Vorteilhafterweise kann die Verformbarkeit der Funktionsschicht oder die Elasti zität der Funktionsschicht durch Hei zen erhöht werden, wodurch ein besonders gleichmäßiger Druck auf den elektronischen Halbleiterchip ausgeübt wird und der elektronische Halbleiterchip besonders geschont wird . Die Verformbarkeit bzw . Elasti zität der Funktionsschicht kann durch Einstellen einer gewünschten Temperatur vorteilhafterweise reguliert und optimiert werden . In einer Aus führungs form werden das Substrat und der Träger nach dem Anpressen voneinander separiert , wobei die Funktionsschicht vom elektronischen Halbleiterchip abgelöst wird . Alle für die Funktionsschicht in Frage kommenden und genannten Materialien weisen den Vorteil auf , dass sie eine nur geringe Haftung zum elektronischen Halbleiterchip vermitteln . Dadurch kann die Funktionsschicht nach dem Anpressen an den elektronischen Halbleiterchip besonders Widerstands frei wieder vom elektronischen Halbleiterchip gelöst werden .
In einer Aus führungs form ist auf der Funktionsschicht eine Antihaftschicht angeordnet . Die Funktionsschicht ist zwischen dem Substrat und der Antihaftschicht angeordnet . Das Substrat wird derart über dem Träger angeordnet , dass die Antihaftschicht dem elektronischen Halbleiterchip zugewandt ist . Die Antihaftschicht wird beim Anpressen des Substrats an den Träger an den elektronischen Halbleiterchip angepresst .
In einer Aus führungs form umfasst das Bereitstellen des Substrats ein Anordnen einer Antihaftschicht auf der Funktionsschicht . Die Funktionsschicht wird zwischen dem Substrat und der Antihaftschicht angeordnet . Das Substrat wird derart auf dem Träger angeordnet , dass die Antihaftschicht dem elektronischen Halbleiterchip zugewandt ist . Die Antihaftschicht wird beim Anpressen des Substrats an den Träger an den elektronischen Halbleiterchip angepresst .
Durch die Antihaftschicht wird ein Haften des elektronischen Halbleiterchips am Substrat und ein Widerstand beim Separieren des Substrats vom Träger besonders reduziert bzw . ein Ablösen des Substrats vom elektronischen Halbleiterchip vereinfacht , wodurch vorteilhafterweise verhindert werden kann, dass der elektronische Halbleiterchip nach dem Anpressen an den Träger von diesem wieder gelöst wird . Außerdem wird der elektronische Halbleiterchip durch das Vorhandensein der An- tihaf tschicht nicht von der Funktionsschicht unterkrochen, wodurch ebenfalls ein Ablösen des elektronischen Halbleiterchips vom Träger verhindert werden kann . Ferner ermöglicht es die Antihaftschicht , dass das Verbinden des elektronischen Halbleiterchips mit dem Täger besonders rückstands frei erfolgt , d . h . dass auf dem elektroni schen Halbleiterchip kein Material der Funktionsschicht verbleibt . Dies ist insbesondere im Hinblick auf optoelektroni sche Halbleiterchips , die beispielsweise Strahlungsemissions flächen oder Strahlungsdetektions flächen an ihren Oberseiten aufweisen, vorteilhaft .
Das Anordnen der Antihaftschicht auf der Funktionsschicht erfolgt durch Gasphasenabscheidung, Kathodenzerstäubung oder Schleuderbeschichtung . Vorteilhafterweise ist kein manuelles Anordnen der Antihaftschicht auf der Funktionsschicht erforderlich, d . h . beispielsweise ein Anordnen mittels eines Werkzeugs , beispielsweise mittels eines Grei fwerkzeugs , beispielsweise mittels eines Pinzettenwerkzeugs . Dadurch kann das Anordnen der Antihaftschicht automatisiert erfolgen, wodurch das gesamte Verfahren automatisiert durchge führt werden kann .
In einer Aus führungs form weist die Antihaftschicht ein fluoriertes Material auf . Vorteilhafterweise eignen sich fluorierte Materialien besonders gut , um Antihafteigenschaften zu vermitteln . Die Antihafteigenschaften fluorierter Materialien sind beispielsweise vom Teflon bekannt .
In einer Aus führungs form weist die Antihaftschicht Perfluoro- decyltrichlorsilan auf . Vorteilhafterweise kann Perfluorode- cyltrichlorsilan ( FDTS ) in Form einer besonders dünnen Antihaftschicht auf der Funktionsschicht angeordnet werden, insbesondere kann es in Form einer selbstorganisierten molekularen Monolage ( engl . sel f-assembled monolayer, SAM) abgeschieden werden, wodurch das Anordnen der Antihaftschicht auf der Funktionsschicht besonders schnell , ef fi zient und unter Verwendung von sehr wenig Material erfolgen kann . Durch die funktionelle Silan-Gruppe des FDTS werden Moleküle der Antihaftschicht chemisch und aus diesem Grund besonders zuverläs- sig an die Funktionsschicht gebunden, wodurch die Antihaftschicht zuverlässig mit der Funktionsschicht verbunden ist und ein Ablösen der Antihaftschicht vermieden werden kann .
Statt des vollständig fluorierten FDTS kann auch ein lediglich teilweise fluoriertes Material verwendet werden . Es können auch andere funktionelle Gruppen zur Anbindung der Antihaftschicht an die Funktionsschicht verwendet werden . Die Antihafteigenschaften können viel fältig durch Wahl des Anteils der Fluorierung, der sonstigen chemischen Zusammensetzung und der molekularen Länge variiert werden .
Das Anordnen des fluorierten Materials bzw . des FDTS oder sonstigen Materials der Antihaftschicht auf der Funktionsschicht kann ebenso durch Gasphasenabscheidung oder Schleuderbeschichtung erfolgen . Außerdem kann die Antihaftschicht durch Immersion, beispielsweise eine Immersion in eine FDTS- Lösung, erzeugt werden . Alle Präparationstechniken ermöglichen vorteilhafterweise eine schnelle Herstellung und Regenerierung der Antihaftschicht , etwa nachdem die Antihaftschicht für eine vordefinierte Zeitdauer oder für die Herstellung einer vordefinierten Anzahl von elektronischen Bauelementen verwendet wurde .
In einer Aus führungs form weist die Antihaftschicht ein metallisches Material auf , insbesondere Titan oder Gold . Vorteilhafterweise bilden metallische Materialien wie Gold und oxidiertes Titan inerte Oberflächen, die als Antihaftschichten verwendet werden können, die ein nahezu Widerstands freies Ablösen des Substrats ermöglichen . Metallische Materialien wie Gold und Titan können außerdem ef fi zient mit einer Graphit- Funktionsschicht verbunden werden .
In einer Aus führungs form werden das Substrat und der Träger nach dem Anpressen voneinander separiert , wobei die Antihaftschicht vom elektronischen Halbleiterchip abgelöst wird . Die Antihaftschicht kann vorteilhafterweise nahezu widerstandfrei vom elektronischen Halbleiterchip abgelöst werden . Dadurch kann vorteilhafterweise ein Ablösen des elektronischen Halbleiterchips vom Träger verhindert werden .
In einer Aus führungs form ist der elektronische Halbleiterchip als optoelektronischer Halbleiterchip ausgebildet . Vorteilhafterweise ermöglicht es das Verfahren, dass auch besonders empfindliche Halbleiterchips wie beispielsweise Leuchtdioden, Photodioden und Laserdioden mit empfindlichen Strahlungsemissions flächen oder Strahlungsdetektions flächen schonend mit dem Träger verbunden werden können . Durch eine Wahl eines Materials der Funktionsschicht kann eine Verformbarkeit bzw .
Elasti zität der Funktionsschicht gewählt werden . Für empfindliche Halbleiterchips kann deswegen vorteilhafterweise eine besonders weiche oder besonders elastische Funktionsschicht gewählt werden . Außerdem können ein Anpressdruck und eine Prozesstemperatur , die wiederum die Elasti zität der Funktionsschicht beeinflusst , derart gewählt werden, dass der Halbleiterchip besonders schonend mit dem Träger verbunden wird .
In einer Aus führungs form ist ein Lotmaterial zwischen dem elektronischen Halbleiterchip und dem Träger angeordnet . Vorteilhafterweise ermöglicht es das Verfahren, dass die durch das Lotmaterial vermittelte Verbindung zwischen dem elektronischen Halbleiterchip und dem Träger besonders gleichmäßig und ef fi zient ausgebildet sein kann .
Es ist j edoch nicht zwingend erforderlich, dass ein Lotmaterial zwischen dem elektronischen Halbleiterchip und dem Träger angeordnet wird . Der elektronische Halbleiterchip kann stattdessen mittels einer anderen Bondtechnik, beispielsweise mittels direktem Bonden, mit dem Träger verbunden werden . In diesem Fall werden an der Grenz fläche zwischen dem elektronischen Halbleiterchip und dem Träger chemische Bindungen erzeugt .
In einer Aus führungs form wird der Träger beim Anpressen der Funktionsschicht an den elektronischen Halbleiterchip gehei zt . Das Hei zen des Trägers kann vorteilhafterwei se die Fließeigenschaften des Lotmaterials verbessern, wodurch es sich gleichmäßig zwischen dem elektronischen Halbleiterchip und dem Träger verteilen kann, um eine zuverlässige Verbindung zwischen dem elektronischen Halbleiterchip und dem Träger zu gewährleisten . Das Hei zen des Trägers kann auch erforderlich sein, um eine direkte Bondverbindung zwischen dem elektronischen Halbleiterchip und dem Träger zu erzeugen .
In einer Aus führungs form wird der Träger mit einer Mehrzahl von auf dem Träger angeordneten elektronischen Halbleiterchips bereitgestellt .
Wird der Träger mit einer Mehrzahl elektronischer bzw . optoelektronischer Halbleiterchips bestückt , so können die Halbleiterchips in Bezug auf den Träger unterschiedliche Höhen aufweisen . Dies kann beispielsweise insbesondere dann der Fall sein, wenn ein Lotmaterial zwischen dem Träger und den Halbleiterchips angeordnet ist . Es kann beispielsweise auch sein, dass ein elektronischer Halbleiterchip in Bezug zum Träger nicht exakt parallel , sondern leicht schräg angeordnet ist , was ebenfalls beispielsweise durch ein Lotmaterial zwischen Träger und elektronischem Hableiterchip begünstigt wird .
Vorteilhafterweise können unterschiedliche Höhen und/oder Verkippungen von elektronischen Halbleiterchips im Rahmen des Verfahrens besonders schonend ausgeglichen werden, da beim Anpressen des Substrats an den Träger zunächst auf erhöht angeordnete elektronische Halbleiterchips und/oder erhöht angeordnete Abschnitte verkippter elektronischer Halbleiterchips ein Druck ausgeübt wird, wobei sich die Funktionsschicht j edoch beim Anpressen an die elektronischen Hableiterchips verformt und auf diese Weise lokal überhöhte Druckbelastungen auf den elektronischen Halbleiterchip bzw . die elektronischen Halbleiterchips vermieden werden .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise , wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Aus führungsbeispiele , die im Zusammenhang mit den Zeichnungen näher erläutert werden . Es zeigen :
Fig . 1 : Verfahrensschritte eines Verfahrens zum Herstellen eines elektronischen Bauelements und
Fig . 2 : eine Variante des Verfahrens der Fig . 1 .
Fig . 1 zeigt schematisch Verfahrensschritte eines Verfahrens zum Herstellen eines elektronischen Bauelements 1 . Das elektronische Bauelement , seine Komponenten und im Rahmen des Verfahrens verwendete Elemente sind j eweils in einer Quer- schnittsansicht dargestellt .
Das elektronische Bauelement 1 wird dadurch hergestellt , dass ein elektronischer Halbleiterchip 13 mit einem Träger 10 formschlüssig verbunden wird . Der Träger 10 weist beispielhaft Sili zium auf . Der Träger 10 kann beispielsweise als ein Sili ziumwafer ausgebildet sein . Der Träger 10 kann j edoch auch ein anderes Material aufweisen, beispielsweise einen anderen Halbleiter, ein Oxid, ein Halbleiteroxid oder eine Keramik . Der Träger 10 kann auch als eine Leiterplatter oder als ein sogenanntes flat no-leads Substrat , etwa al s ein QFN- Substrat ( engl . : quad flat no-leads ) ausgebildet sein .
Der Träger 10 weist eine Oberseite 11 und eine der Oberseite 11 gegenüberliegende Unterseite 12 auf . Der Träger 10 wird beim Verfahren zunächst mit zumindest einem auf der Oberseite 11 des Trägers 10 angeordneten elektronischen Halbleiterchip 13 bereitgestellt . In der beispielhaften Darstellung der Fig . 1 sind insgesamt neun elektronische Halbleiterchips 13 auf der Oberseite 11 des Trägers 10 angeordnet worden . Der Träger 10 kann j edoch mit einer beliebigen Anzahl von auf dem Träger 10 angeordneten elektronischen Halbleiterchips 13 bereitgestellt werden . Die elektronischen Halbleiterchips 13 weisen j eweils Oberseiten 14 und Unterseiten 15 auf . Die elektroni- sehen Halbleiterchips 13 sind mit ihren Unterseiten 15 auf der Oberseite 11 des Trägers 10 angeordnet .
Die elektronischen Halbleiterchips 13 sind beispielhaft als optoelektronische Halbleiterchips 13 ausgebildet . Die optoelektronischen Halbleiterchips 13 sind in der beispielhaften Aus führungs form ferner als Leuchtdioden ( LEDs ) , insbesondere als Mikro-LEDs (pLEDs ) ausgebildet . Die optoelektronischen Halbleiterchips 13 können j edoch beispielsweise auch als Laserdioden oder als Photodioden ausgebildet sein . Es können beispielsweise j e nach Verwendungs zweck auch sowohl LEDs und/oder Laserdioden und/oder Photodioden als optoelektronische Halbleiterchips 13 verwendet werden .
Die elektronischen Halbleiterchips 13 müssen j edoch nicht zwingenderwiese als optoelektronische Halbleiterchips 13 ausgebildet sein . Die elektronischen Halbleiterchips 13 können prinzipiell beliebige anwendungsspezi fische elektronische Schaltungen aufweisen, beispielsweise Schaltungen mit Transistoren und/oder Kondensatoren .
In der beispielhaften Aus führungs form handelt es sich beim elektronischen Bauelement 1 , das als optoelektronisches Bauelement 1 bezeichnet werden kann, da die elektronischen Halbleiterchips 13 beispielhaft als optoelektronische Halbleiterchips 13 ausgebildet sind, um eine Anzeigevorrichtung 1 . Die Anzeigevorrichtung 1 weist Bildpunkte auf , die j eweils beispielhaft durch drei unmittelbar benachbart angeordnete optoelektronische Halbleiterchips 13 gebildet werden . Die optoelektronischen Halbleiterchips 13 sind dazu ausgebi ldet , elektromagnetische Strahlung an ihren Oberseiten 14 zu emittieren . Die optoelektronischen Halbleiterchips 13 j eweils eines Bildpunkts der Anzeigevorrichtung 1 sind beispielhaft als RGB-LEDs ausgebildet . Pro Bildpunkt ist j eweils eine zur Emission roten Lichts , eine zur Emission grünen Lichts und eine zur Emission blauen Lichts ausgebildete LED auf dem Träger 10 angeordnet . Da die optoelektronischen Halbleiterchips 13 Oberseiten 14 aufweisen, die als Strahlungsemiss ions f lä- chen ausgebildet sind, müssen die optoelektronischen Halbleiterchips 13 besonders schonend mit dem Träger 10 verbunden werden, um die optoelektronischen Halbleiterchips 13 nicht zu beschädigen und eine gute Qualität der Anzeigevorrichtung 1 zu gewährleisten .
Zwischen den elektronischen Halbleiterchips 13 und dem Träger 10 kann ein Lotmaterial angeordnet sein, das in Fig . 1 der Einfachheit halber nicht gezeigt ist . Das Lotmaterial ist dazu ausgebildet , eine stof f schlüssige Verbindung zwi schen den elektronischen Halbleiterchips 13 und dem Träger 10 herzustellen . Das Lotmaterial kann beispielsweise Gold und Indium, Gold und Zinn oder Gold, Indium und Zinn aufweisen . Das Lotmaterial kann j edoch auch andere Materialien aufwei sen . Je nach verwendetem Lotmaterial kann die Verbindung zwischen den elektronischen Halbleiterchips 13 und dem Träger 10 beispielsweise bei unterschiedlichen Temperaturen erfolgen . Eine Beimengung von Zinn zum Lotmaterial reduziert beispielsweise den Schmel zpunkt des Lotmaterials . Das Lotmaterial kann auch entfallen . Die Verbindungen zwischen den elektronischen Halbleiterchips 13 und dem Träger 10 können beispielsweise auch mittels direktem Bonden erzeugt werden .
Beim Verfahren wird ferner ein Substrat 20 mit einer auf dem Substrat 20 angeordneten Funktionsschicht 23 bereitgestellt . Das Substrat 20 weist beispielhaft Sili zium auf . Das Substrat 20 kann beispielsweise als Wafer ausgebildet sein . Das Substrat 20 kann j edoch auch ein anderes Material aufweisen . Das Substrat 20 weist eine Oberseite 21 und eine der Oberseite 21 gegenüberliegende Unterseite 22 auf . Die Funktionsschicht 23 ist auf der Oberseite 21 des Substrats 20 angeordnet . Die Funktionsschicht 23 weist eine von der Oberseite 21 des Substrats 20 abgewandte Oberseite 24 auf . Das Bereitstellen des Substrats 20 kann auch ein Anordnen der Funktionsschicht 23 auf dem Substrat 20 umfassen .
Die Funktionsschicht 23 kann beispielsweise ein Polymer, ein Elastomer, einen Thermoplast oder ein Epoxidharz aufweisen . Beispielhaft weist die Funktionsschicht 23 der Fig . 1 ein Polymer auf Benzocyclobuten- (BCB ) Basis auf . BCB kann beispielsweise mittels einer Schleuderbeschichtung auf der Oberseite 21 des Substrats 20 angeordnet werden .
In der beispielhaften Aus führungs form der Fig . 1 ist zusätzlich eine Antihaftschicht 25 auf der Oberseite 24 der Funktionsschicht 23 angeordnet . Die Funktionsschicht 23 i st also zwischen dem Substrat 20 und der Antihaftschicht 25 angeordnet . Die Antihaftschicht 25 weist beispielhaft ein fluoriertes Material auf , wobei es sich in der beispielhaften Aus führungs form um Perf luorodecyltrichlorsilan ( FDTS ) handelt . Die Antihaftschicht kann j edoch auch ein anderes Material aufweisen, das eine Haftung zu den elektronischen Halbleiterchips
13 reduziert .
Das Bereitstellen des Substrats 20 kann auch ein Anordnen der Antihaftschicht 25 auf der Funktionsschicht 23 umfassen . Das Anordnen der Antihaftschicht 25 auf der Funktionsschicht 23 kann beispielsweise durch Gasphasenabscheidung, Kathodenzer- stäubung oder Schleuderbeschichtung erfolgen . Das Anordnen der Antihaftschicht 25 bzw . die Antihaftschicht 25 als solche kann j edoch auch entfallen .
Das Substrats 20 wird über dem Träger 10 derart angeordnet , dass die Oberseite 24 der Funktionsschicht 23 den Oberseiten
14 der elektronischen Halbleiterchips 13 zugewandt ist . I st eine Antihaftschicht 25 vorgesehen, so ist eine Oberseite 26 der Antihaftschicht 25 den Oberseiten 14 der elektronischen Halbleiterchips 13 zugewandt .
Das Substrat 20 wird an den Träger 10 angepresst . Dabei wird entweder die Funktionsschicht 23 mit ihrer Oberseite 24 an die Oberseiten 14 der elektronischen Halbleiterchips 13 oder, falls die Antihaftschicht 25 vorgesehen ist , die Oberseite 26 der Antihaftschicht 25 an die Oberseiten 14 der elektronischen Halbleiterchips 13 angepresst . Hierdurch werden die elektronischen Halbleiterchips 13 an den Täger 10 angepresst und mit dem Träger 10 verbunden . Beim Anpressen des Substrats 20 an den Träger 10 verformt sich die Funktionsschicht 23 . Auf diese Weise wird ein gleichmäßiger Anpressdruck auf die elektronischen Halbleiterchips 13 ausgeübt . Durch die Verformung der Funktionsschicht 23 werden die elektronischen Halbleiterchips 13 vor Beschädigungen geschützt .
Das Verfahren und insbesondere das Anpressen des Substrats 20 an den Träger 10 kann beispielsweise in einem sogenannten Waferbonder oder einer anderen Bondanlage für Substrate erfolgen . Beispielsweise kann ein Flächendruck im Bereich von 2bar bis 9bar verwendet werden, um das Substrat 20 an den Träger 10 anzupressen . Diese Werteangabe ist ledigl ich beispielhaft . Der Druck, mit dem das Substrat 20 an den Träger 10 angepresst wird, hängt beispielsweise von einem Durchmesser des Substrats 20 und des Trägers 10 und von Abmessungen der elektronischen Halbleiterchips 13 ab . Außerdem ist der Druck, mit dem das Substrat 20 an den Träger 10 gepresst wird, abhängig vom Material der Funktionsschicht 23 bzw . von ihrer Elasti zität und ihrem Kompressionsmodul .
Die Funktionsschicht 23 kann optional beim Anpressen der Funktionsschicht 23 bzw . der Antihaftschicht 25 an die elektronischen Halbleiterchips 13 gehei zt werden, um eine Verformung der Funktionsschicht 23 zu begünstigen bzw . , um die Elasti zität zu erhöhen und das Kompressionsmodul zu reduzieren . Die Funktionsschicht 23 sollte hinsichtlich ihrer chemischen Eigenschaften beispielsweise bis zu einer Temperatur von 180 ° C bis 200 ° C stabil sein, um ein zuverlässiges Verbinden der elektronischen Halbleiterchips 13 mit dem Träger 10 zu ermöglichen und beispielsweise keinen Umwandlungs- und/oder Umstrukturierungsprozessen unterworfen zu sein . Die angegebenen Temperaturwerte sind lediglich als beispielhafte Wertangaben zu verstehen .
Zusätzlich kann auch der Träger 10 beim Anpressen der Funktionsschicht 23 bzw . der Antihaftschicht 25 an die elektronischen Halbleiterchips 13 gehei zt werden, um eine zuverlässige Verbindung zwischen den elektronischen Halbleiterchips 13 und dem Träger 10 zu erzeugen . Die zu verwendende Temperatur hängt auch vom optional verwendeten Lotmaterial ab, da sie eine Viskosität des Lotmaterials beeinflusst . Der Träger 10 kann beispielsweise auf eine Temperatur von 170 ° C gehei zt werden . Die angegebene Temperatur ist j edoch nicht als beschränkend, sondern lediglich als beispielhafte Angabe zu verstehen . Die erforderliche Temperatur hängt zudem beispielsweise von der verwendeten Bondtechnik, von den verwendeten Materialien für den Träger 10 und optional für das Lotmaterial und Abmessungen des Trägers 10 und des Lotmaterials ab . Das Lotmaterial kann beispielsweise eine Dicke von l O Onm bis 600nm aufweisen, die j edoch nicht auf den angegebenen Wertebereich beschränkt ist . Außerdem ist es relevant, an welcher Position die Temperatur des Trägers 10 gemessen wird . So können beispielsweise Temperaturmessungen an der Oberseite 11 des Trägers 10 signi fikant andere Temperaturen l iefern, als Temperaturmessungen an der Unterseite 12 des Trägers 10 .
Das Substrat 20 und der Träger 10 können nach dem Anpressen wieder voneinander separiert werden . Hierbei wird entweder die Funktionsschicht 23 oder die Antihaftschicht 25 von den elektronischen Halbleiterchips 13 abgelöst . Die Antihaftschicht 25 kann ein widerstands freieres Ablösen bewirken . Die Antihaftschicht 25 kann es außerdem bewirken, dass die elektronischen Halbleiterchips 13 nicht vom Material der Funktionsschicht 23 untergraben werden . Hierdurch kann ein Ablösen der elektronischen Halbleiterchips 13 vom Träger 10 beim Separieren von Substrat 20 und Träger 10 vermieden werden . Nach dem Separieren von Substrat 20 und Träger 10 ist die Herstellung des elektronischen Bauelements 1 abgeschlossen . Gegebenenfalls ist noch ein Aushärten des Lotmaterials erforderlich .
Fig . 2 zeigt schematisch eine Variante des in Fig . 1 gezeigten Verfahrens . Erneut sind die j eweils dargestellten Elemente j eweils in einer Querschnittsansicht dargestellt . Die Variante des Verfahrens der Fig . 2 weist große Ähnlichkeiten zum Verfahren der Fig . 1 auf . Im Folgenden werden lediglich die Unterschiede erläutert . Ähnliche oder identische Elemente sind in Fig . 2 mit denselben Bezugs zeichen versehen wie in Fig . 1 .
Bei dieser Variante weist die Funktionsschicht 23 Graphit bzw . eine Graphitschicht auf . Die Graphitschicht kann beispielsweise mittels eines Bondverfahrens auf dem Substrat 20 angeordnet werden, wie dies in Fig . 2 gezeigt ist . Die Graphitschicht kann j edoch auch mittels Gasphasenabscheidung oder Kathodenzerstäubung auf dem Substrat 20 angeordnet werden . Beim Bondverfahren wird eine Graphitschicht verwendet , die zunächst in Form gespalten und gestanzt werden kann, beispielsweise kann die Graphitschicht mit einem Durchmesser in der Größe des Substrats 20 gestanzt werden . Die Graphitschicht kann ferner beispielsweise eine Dicke von 500pm aufweisen, die Dicke ist j edoch nicht auf diese Werteangabe beschränkt .
Auf einer der Oberseite 24 der Graphitschicht gegenüberliegenden Unterseite 29 der Graphitschicht wird eine erste Haftvermittlerschicht 27 angeordnet . Die erste Haftvermittlerschicht 27 weist beispielhaft Platin, Titan und Gold auf , die sukzessive in Schichten übereinander auf der Oberseite 24 der Graphitschicht angeordnet werden . Eine Platinschicht kann beispielsweise eine Dicke von 20nm aufweisen . Eine Titanschicht kann beispielsweise eine Dicke von 200nm aufweisen . Eine Goldschicht kann beispielsweise eine Dicke von 2000nm aufweisen . Bei den angegebenen Dicken der Metallschichten handelt es sich lediglich um beispielhafte Angaben . Die erste Haftvermittlerschicht 27 kann j edoch auch andere Materialien oder eine Materialskombination aufweisen .
Auf der Oberseite 21 des Substrats 20 wird eine zweite Haftvermittlerschicht 28 angeordnet . Die zweite Haftvermittlerschicht 28 weist beispielhaft Titan, Zinn, Titan und Gold auf , die sukzessive in Schichten übereinander auf der Oberseite 21 des Substrats 20 angeordnet werden . Eine erste Tit- anschicht kann beispielsweise eine Dicke von 200nm aufweisen . Eine Zinnschicht kann beispielsweise eine Dicke von 650nm aufweisen . Eine zweite Titanschicht kann beispielsweise eine Dicke von 5nm aufweisen . Eine Goldschicht kann beispielsweise eine Dicke von 150nm aufweisen . Auch in diesem Fall handelt es sich bei den angegebenen Dicken der Metallschichten j eweils lediglich um beispielhafte Angaben . Die zweite Haftvermittlerschicht 28 kann auch andere Materialien oder eine Materialskombination aufweisen .
Das Anordnen der Graphitschicht auf dem Substrat 20 erfolgt dann durch Verbünden . Hierbei wird die Graphitschicht derart über dem Substrat 20 angeordnet , dass die erste Haftvermittlerschicht 27 , die auf der Unterseite 29 der Graphitschicht angeordnet ist , der zweiten Haftvermittlerschicht 28 , die auf der Oberseite 21 des Substrats 20 angeordnet ist , zugewandt ist . Die Haftvermittlerschichten 27 , 28 werden dann aneinandergepresst . Dies kann beispielsweise bei einem Druck von 8bar und einer Temperatur von 350 ° C erfolgen . Die Bondparameter zum Verbinden der Graphitschicht mit dem Substrat 20 können j edoch auch anders gewählt werden . Dadurch, das s die Haftvermittlerschichten 27 , 28 aneinandergepresst und gleichzeitig gehei zt werden, entsteht aus den Haftvermittlerschichten 27 , 28 eine Bondschicht 30 , die eine stof f schlüssige Verbindung zwischen der als Funktionsschicht 23 vorgesehenen Graphitschicht und dem Substrat 20 herstellt . Bevorzugt kann die Graphitschicht derart angeordnet werden, dass die atomaren Schichten stark gebundenen Kohlenstof fs des Graphits im Wesentlichen parallel zur Oberfläche 21 des Substrats 20 verlaufend angeordnet sind .
Die optionale Antihaftschicht 25 weist ein metallisches Material aufweist . Im vorliegenden Beispiel weist die Antihaftschicht 25 Titan auf . Die Antihaftschicht 25 kann j edoch auch beispielsweise Gold aufweisen . Dadurch werden Graphitrückstände auf dem elektronischen Bauelement 1 vermieden . Die Titan aufweisende Antihaftschicht 25 kann beispielsweise durch Gasphasenabscheidung auf der Oberseite 24 der Graphitschicht angeordnet werden . Die Antihaftschicht 25 kann j edoch auch beispielsweise ein fluoriertes Material aufweisen, beispielsweise FDTS . Umgekehrt kann im Fall , dass die Funktionsschicht 23 ein Polymer, ein Elastomer, einen Thermoplast , ein Epoxidharz oder ein anderes Material aufweist , die Antihaftschicht 25 auch ein metallisches Material , beispielsweise Titan aufweisen .
Das Substrat 20 wird mit der Graphitschicht bzw . der optionalen Antihaftschicht 25 den elektronischen Halbleiterchips 13 zugewandt und an diese angepresst , um sie mit dem Träger 10 zu verbinden, wie dies im Zusammenhang mit Fig . 1 beschrieben wurde . Anschließend werden das Substrat 20 und der Täger 10 voneinander separiert , wobei die Graphitschicht bzw . die optionale Antihaftschicht 25 von den elektronischen Halbleiterchips 13 abgelöst wird .
Die Erfindung wurde anhand der bevorzugten Aus führungsbeispiele näher illustriert und beschrieben . Dennoch i st die Erfindung nicht auf die of fenbarten Beispiele eingeschränkt . Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlas- sen .
BEZUGSZEICHENLISTE elektronisches Bauelement Träger Oberseite des Trägers Unterseite des Trägers elektronischer Halbleiterchip Oberseite des elektronischen Halbleiterchips Unterseite des elektronischen Halbleiterchips Substrat Oberseite des Substrats Unterseite des Substrats Funktionsschicht Oberseite der Funktionsschicht Antihaftschicht Oberseite der Antihaftschicht erste Haftvermittlerschicht zweite Haftvermittlerschicht Unterseite der Graphitschicht Bondschicht

Claims

PATENTANSPRÜCHE
1. Verfahren zum Herstellen eines elektronischen Bauelements
(1) mit folgenden Verfahrensschritten:
- Bereitstellen eines Trägers (10) mit einem auf dem Träger
(10) angeordneten elektronischen Halbleiterchip (13) ,
- Bereitstellen eines Substrats (20) mit einer auf dem Substrat (20) angeordneten Funktionsschicht (23) ,
- Anordnen des Substrats (20) über dem Träger (10) , derart, dass die Funktionsschicht (23) dem elektronischen Halbleiterchip (13) zugewandt ist,
- Anpressen des Substrats (20) an den Träger (10) , wobei die Funktionsschicht (23) an den elektronischen Halbleiterchip (13) angepresst wird, wodurch der elektronische Halbleiterchip (13) an den Täger
(10) angepresst und mit dem Träger (10) verbunden wird, wobei sich die Funktionsschicht (23) beim Anpressen an den elektronischen Halbleiterchip (13) verformt.
2. Verfahren gemäß Anspruch 1, wobei die Funktionsschicht (23) elastisch verformbar ausgebildet ist.
3. Verfahren gemäß Anspruch 1 oder 2, wobei die Funktionsschicht (23) ein Polymer, ein Elastomer, einen Thermoplast oder ein Epoxidharz aufweist.
4. Verfahren gemäß Anspruch 3, wobei die Funktionsschicht (23) Benzocyclobuten aufweist.
5. Verfahren gemäß Anspruch 1 oder 2, wobei die Funktionsschicht (23) Graphit aufweist.
6. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Bereitstellen des Substrats (20) ein Anordnen der Funktionsschicht (23) auf dem Substrat (20) mittels eines Bondverfahrens, Gasphasenabscheidung oder Kathodenzerstäubung umfasst .
7. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Funktionsschicht (23) beim Anpressen der Funktionsschicht (23) an den elektronischen Halbleiterchip (13) geheizt wird.
8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei auf der Funktionsschicht (23) eine Antihaftschicht (25) angeordnet ist, wobei die Funktionsschicht (23) zwischen dem Substrat (20) und der Antihaftschicht (25) angeordnet ist, wobei das Substrat (20) derart über dem Träger (10) angeordnet wird, dass die Antihaftschicht (25) dem elektronischen Halbleiterchip (13) zugewandt ist, wobei die Antihaftschicht (25) beim Anpressen des Substrats (20) an den Träger (10) an den elektronischen Halbleiterchip (13) angepresst wird.
9. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Bereitstellen des Substrats (20) ein Anordnen einer Antihaftschicht (25) auf der Funktionsschicht (23) durch Gasphasenabscheidung, Kathodenzerstäubung oder Schleuderbeschichtung umfasst, wobei die Funktionsschicht (23) zwischen dem Substrat (20) und der Antihaftschicht (25) angeordnet wird, wobei das Substrat (20) derart über dem Träger (10) angeordnet wird, dass die Antihaftschicht (25) dem elektronischen Halbleiterchip (13) zugewandt ist, wobei die Antihaftschicht (25) beim Anpressen des Substrats (20) an den Träger (10) an den elektronischen Halbleiterchip (13) angepresst wird.
10. Verfahren gemäß einem der Ansprüche 8 und 9, wobei die Antihaftschicht (25) ein fluoriertes Material aufweist .
11. Verfahren gemäß Anspruch 11, wobei die Antihaftschicht (25) Perf luorodecyltrichlorsilan aufweist .
12. Verfahren gemäß einem der Ansprüche 8 und 9, wobei die Antihaftschicht (25) ein metallisches Material aufweist, insbesondere Titan oder Gold.
13. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Substrat (20) und der Träger (10) nach dem Anpressen voneinander separiert werden, wobei die Antihaftschicht (25) oder die Funktionsschicht (23) vom elektronischen Halbleiterchip (13) abgelöst wird.
14. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der elektronische Halbleiterchip (13) als optoelektronischer Halbleiterchip (13) ausgebildet ist.
15. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei ein Lotmaterial zwischen dem elektronischen Halbleiterchip (13) und dem Träger (10) angeordnet ist.
16. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Träger (10) beim Anpressen der Funktionsschicht
(23) an den elektronischen Halbleiterchip (13) geheizt wird.
17. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Träger (10) mit einer Mehrzahl von auf dem Träger
(10) angeordneten elektronischen Halbleiterchips (13) bereitgestellt wird.
PCT/EP2023/075003 2022-09-13 2023-09-12 Verfahren zum herstellen eines elektronischen bauelements WO2024056657A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022123324.3A DE102022123324A1 (de) 2022-09-13 2022-09-13 Verfahren zum herstellen eines elektronischen bauelements
DE102022123324.3 2022-09-13

Publications (1)

Publication Number Publication Date
WO2024056657A1 true WO2024056657A1 (de) 2024-03-21

Family

ID=88020776

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/075003 WO2024056657A1 (de) 2022-09-13 2023-09-12 Verfahren zum herstellen eines elektronischen bauelements

Country Status (2)

Country Link
DE (1) DE102022123324A1 (de)
WO (1) WO2024056657A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1783829A1 (de) * 2005-11-02 2007-05-09 Abb Research Ltd. Verfahren zum Befestigen elektronischer Bauelemente
WO2007123199A1 (ja) * 2006-04-24 2007-11-01 Sony Chemical & Information Device Corporation 押圧ヘッド及び押圧装置
US11302601B1 (en) * 2020-12-21 2022-04-12 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG2014009377A (en) 2012-03-16 2014-06-27 Ev Group E Thallner Gmbh Pressure transmission apparatus for bonding of chips to a substrate
WO2021177409A1 (ja) 2020-03-04 2021-09-10 Tdk株式会社 素子アレイの加圧装置、製造装置および製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1783829A1 (de) * 2005-11-02 2007-05-09 Abb Research Ltd. Verfahren zum Befestigen elektronischer Bauelemente
WO2007123199A1 (ja) * 2006-04-24 2007-11-01 Sony Chemical & Information Device Corporation 押圧ヘッド及び押圧装置
US11302601B1 (en) * 2020-12-21 2022-04-12 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure and method for manufacturing the same

Also Published As

Publication number Publication date
DE102022123324A1 (de) 2024-03-14

Similar Documents

Publication Publication Date Title
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102006028692B4 (de) Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
EP1911104B1 (de) Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement
DE112018007818T5 (de) Mikro-Leuchtdiodensubstrat, Herstellungsverfahren dafür und Anzeigevorrichtung
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE102008026839A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102012213566A1 (de) Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
WO2010100261A1 (de) Selbsttragende cvd-diamantfolie und verfahren zur herstellung einer selbsttragenden cvd-diamantfolie
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102017108422A1 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102009017148A1 (de) Verbindungshalbleiter-LED und Verfahren zu deren Herstellung
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2024056657A1 (de) Verfahren zum herstellen eines elektronischen bauelements
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102008040727A1 (de) Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine
DE10130290A1 (de) Verfahren zur Herstellung einer Substratanordnung
DE102011014845B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauteils
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2012076458A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und bauelement
EP2508048A1 (de) Metallisch kontaktiertes substrat sowie verfahren zu dessen herstellung
DE102017104276B4 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
DE10338078B4 (de) Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
DE102017105549B4 (de) Lötbares kontaktpad und verfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23768874

Country of ref document: EP

Kind code of ref document: A1