WO2024038757A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2024038757A1
WO2024038757A1 PCT/JP2023/028064 JP2023028064W WO2024038757A1 WO 2024038757 A1 WO2024038757 A1 WO 2024038757A1 JP 2023028064 W JP2023028064 W JP 2023028064W WO 2024038757 A1 WO2024038757 A1 WO 2024038757A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
conversion circuit
semiconductor device
circuit
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/028064
Other languages
English (en)
French (fr)
Inventor
友策 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/995,046 priority Critical patent/US20260026125A1/en
Priority to CN202380051738.8A priority patent/CN119522645A/zh
Publication of WO2024038757A1 publication Critical patent/WO2024038757A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • the present disclosure relates to semiconductor devices and electronic equipment, and particularly relates to semiconductor devices and electronic equipment that can reduce manufacturing costs.
  • a second semiconductor substrate with a memory circuit mounted thereon and a logic circuit are mounted on the circuit surface opposite to the light incident surface of the first semiconductor substrate on which the photoelectric conversion element is formed.
  • a solid-state imaging device has been proposed in which two semiconductor substrates of a mounted third semiconductor substrate are joined by CuCu bonding (see, for example, Patent Document 1).
  • a general-purpose semiconductor substrate is used as the second semiconductor substrate or third semiconductor substrate to be bonded to the first semiconductor substrate. It is desirable to use semiconductor chips.
  • the present disclosure has been made in view of this situation, and is intended to reduce manufacturing costs by using a general-purpose semiconductor chip as a semiconductor substrate to be bonded.
  • a semiconductor device is configured by vertically stacking a first semiconductor, a second semiconductor, and a third semiconductor, and is arranged between the first semiconductor and the third semiconductor.
  • the second semiconductor is a device including a conversion circuit that converts electrical characteristics or physical characteristics.
  • An electronic device is configured by vertically stacking a first semiconductor, a second semiconductor, and a third semiconductor, and the electronic device is arranged between the first semiconductor and the third semiconductor.
  • the second semiconductor includes a semiconductor device including a conversion circuit that converts electrical characteristics or physical characteristics.
  • a first semiconductor, a second semiconductor, and a third semiconductor are stacked in a vertical direction, and are arranged between the first semiconductor and the third semiconductor.
  • the second semiconductor includes a conversion circuit that converts electrical properties or physical properties.
  • the semiconductor device and the electronic device may be independent devices or may be modules incorporated into other devices.
  • FIG. 1 is a cross-sectional view of a first embodiment of an imaging device to which the technology of the present disclosure is applied.
  • FIG. 2 is a cross-sectional view of a second embodiment of an imaging device to which the technology of the present disclosure is applied.
  • FIG. 7 is a cross-sectional view of a third embodiment of an imaging device to which the technology of the present disclosure is applied.
  • FIG. 7 is a cross-sectional view of a fourth embodiment of an imaging device to which the technology of the present disclosure is applied.
  • FIG. 7 is a cross-sectional view of a fifth embodiment of an imaging device to which the technology of the present disclosure is applied.
  • FIG. 2 is a block diagram showing a configuration example of an imaging device according to a second embodiment to a fifth embodiment.
  • FIG. 2 is a diagram illustrating a parallel-to-serial conversion circuit included in the conversion circuit.
  • FIG. 2 is a diagram illustrating a serial-parallel conversion circuit included in the conversion circuit. It is a figure explaining the example of use of an image sensor.
  • FIG. 1 is a block diagram illustrating a configuration example of an imaging device as an electronic device to which the technology of the present disclosure is applied.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • Imaging device First embodiment of imaging device 2. Second Embodiment 3 of Imaging Device. Third embodiment of imaging device 4. Fourth embodiment of imaging device 5. Fifth embodiment of imaging device 6. Block diagram of imaging device 7. Specific configuration example of conversion circuit 8. Summary 9. Example of use of imaging device 10. Application example to electronic equipment 11. Example of application to mobile objects
  • FIG. 1 shows a cross-sectional view of a first embodiment of an imaging device to which the present technology is applied.
  • the imaging device 1 shown in FIG. 1 is a CMOS solid-state imaging device in which pixels each including a photoelectric conversion element are arranged in a matrix.
  • the imaging device 1 has a stacked structure in which a first semiconductor 11 as a main substrate is directly bonded with a second semiconductor 12 and a third semiconductor 13, which are silicon dies whose planar size is smaller than the first semiconductor 11, as sub-substrates.
  • the first semiconductor 11 to the third semiconductor 13 are stacked vertically in the vertical direction in the figure, and the second semiconductor 12 is disposed between the first semiconductor 11 and the third semiconductor 13.
  • a dashed line P indicates a bonding surface between the first semiconductor 11 and the second semiconductor 12.
  • the stacked structure of the first semiconductor 11 to the third semiconductor 13 is connected to a support substrate 14.
  • the first semiconductor 11 has a larger planar size than the second semiconductor 12 and the third semiconductor 13.
  • An insulating layer 15 is formed between the first semiconductor 11 and the support substrate 14 in a region other than the second semiconductor 12 and the third semiconductor 13. It is embedded.
  • the first semiconductor 11 is a sensor substrate in which a plurality of pixels including photoelectric conversion elements are arranged in a matrix.
  • the second semiconductor 12 is a chip-shaped substrate on which a conversion circuit 81 for converting electrical or physical characteristics between the first semiconductor 11 and the third semiconductor 13 is formed. Details of the conversion circuit 81 will be described later.
  • the third semiconductor 13 is a chip-shaped substrate on which a logic circuit is formed.
  • the logic circuit includes, for example, a signal processing circuit that processes signals generated by each pixel of the first semiconductor 11, and an AI that performs AI processing (recognition processing) based on the signal generated by each pixel of the first semiconductor 11. Includes processing circuits, etc.
  • the third semiconductor 13 may be a chip-shaped substrate on which a memory circuit for storing signals generated by each pixel of the first semiconductor 11 is formed.
  • the first semiconductor 11 includes a semiconductor substrate 21 using, for example, silicon (Si) as a semiconductor.
  • a photodiode 22 which is a photoelectric conversion element, is formed in each pixel.
  • a flattening film 23 is formed on the light incident surface side of the semiconductor substrate 21, which is the upper side, and a color filter 24 and an on-chip lens 25 are formed for each pixel on the flattening film 23.
  • a wiring layer 41 including a plurality of layers of metal wiring 31 and an insulating layer 32 is formed on the circuit forming surface side of the semiconductor substrate 21, which is the lower side in the figure, opposite to the light incident surface side.
  • the number of layers of the metal wiring 31 is six, but the number of layers of the metal wiring 31 is not limited.
  • a plurality of bonding electrodes 33 are formed on the lower surface of the wiring layer 41, which is the bonding surface with the second semiconductor 12.
  • the bonding electrode 33 is CuCu bonded to the bonding electrode 55 of the second semiconductor 12, and electrically connects the first semiconductor 11 and the second semiconductor 12.
  • the metal wiring 31 and the bonding electrode 33 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used.
  • the metal wiring 31 and the bonding electrode 33 are made of copper.
  • the insulating layer 32 is formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layer 32 may be composed of a plurality of insulating films made of different materials.
  • the first semiconductor 11 has a plurality of pads 34 that are electrically connected to an external device by wire bonding or the like.
  • Each pad 34 is made of aluminum, for example, and is arranged on the outer periphery of the pixel array section in plan view.
  • the pixel array section is a region in which a plurality of pixels in which photodiodes 22 and the like are formed are arranged in a matrix, and is formed in the center of the first semiconductor 11 in plan view.
  • a through hole 35 that penetrates the semiconductor substrate 21 and the planarization film 23 is formed above the pad 34, and a wire bond ball is formed in a part of the upper surface of the pad 34 through this through hole 35. side is exposed.
  • the second semiconductor 12 has a semiconductor substrate 51 using, for example, silicon (Si) as a semiconductor, and a wiring layer 54 on the front surface side of the semiconductor substrate 51 that is on the first semiconductor 11 side.
  • the wiring layer 54 includes multiple layers of metal wiring 52 and an insulating layer 53. In the example of FIG. 1, the number of layers of the metal wiring 52 is four, but the number of layers of the metal wiring 52 is not limited.
  • a plurality of MOS transistors Tr1 are formed at the interface of the front surface of the semiconductor substrate 51.
  • the plurality of MOS transistors Tr1 are separated by an element isolation section 57 such as STI (Shallow Trench Isolation).
  • a plurality of bonding electrodes 55 are formed on the upper surface of the wiring layer 54, which is the bonding surface with the first semiconductor 11.
  • the bonding electrode 55 By bonding the bonding electrode 55 to the bonding electrode 33 of the first semiconductor 11 using CuCu, the first semiconductor 11 and the second semiconductor 12 are electrically connected.
  • Each of the bonding electrodes 55 is individually connected to the uppermost layer metal wiring 52 in a region not shown.
  • a through silicon via 56 that penetrates the semiconductor substrate 51 is formed, and the wiring layer 54 of the second semiconductor 12 and the wiring layer 64 of the third semiconductor 13 are electrically connected via the through silicon via 56. connected.
  • As the material for the metal wiring 52 and the bonding electrode 55 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used.
  • metal wiring 52 and bonding electrode 55 are made of copper.
  • the insulating layer 53 is formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layer 53 may be composed of a plurality of insulating films made of different materials.
  • a conversion circuit 81 is formed in the second semiconductor 12 to convert the electrical characteristics or physical characteristics in order to make the second semiconductor 12 compatible with the third semiconductor 13 in electrical characteristics or physical characteristics.
  • the third semiconductor 13 has a semiconductor substrate 61 using, for example, silicon (Si) as a semiconductor, and a wiring layer 64 on the front surface side of the semiconductor substrate 61 that is on the second semiconductor 12 side.
  • the wiring layer 64 includes multiple layers of metal wiring 62 and an insulating layer 63. In the example of FIG. 1, the number of layers of the metal wiring 62 is three, but the number of layers of the metal wiring 62 is not limited.
  • a bonding electrode 65 bonded to the through electrode 56 of the second semiconductor 12 is formed on the upper surface of the wiring layer 64 .
  • the bonding electrode 65 is connected to a predetermined metal wiring 62 in an area not shown.
  • a plurality of MOS transistors Tr2 are formed at the interface of the front surface of the semiconductor substrate 51.
  • the plurality of MOS transistors Tr2 are separated by an element isolation section 66 such as STI.
  • an element isolation section 66 such as STI.
  • the material for the metal wiring 62 and the bonding electrode 65 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used.
  • the metal wiring 62 and the bonding electrode 65 are made of copper.
  • the insulating layer 63 is formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layer 63 may be composed of a plurality of insulating films made of different materials.
  • the support substrate 14 is composed of a semiconductor substrate using, for example, silicon (Si) as a semiconductor.
  • the support substrate 14 is bonded to the second semiconductor 12 and the third semiconductor 13 via the insulating layer 15. More specifically, the outsides of the second semiconductor 12 and the third semiconductor 13 are covered with an insulating film 16 formed when the first semiconductor 11 to the third semiconductor 13 are bonded, and the second semiconductor 12 and the third semiconductor 13 are An insulating layer 15 is embedded in the area where the insulating layer 15 is not laminated.
  • the support substrate 14 is bonded to the first semiconductor 11 via the insulating layer 15 in a region where neither the second semiconductor 12 nor the third semiconductor 13 is laminated.
  • the imaging device 1 of the first embodiment is configured by vertically stacking the first semiconductor 11 to the third semiconductor 13.
  • the second semiconductor 12 disposed between the first semiconductor 11 and the third semiconductor 13 includes a conversion circuit 81 that converts electrical characteristics or physical characteristics corresponding to the third semiconductor 13. This allows a general-purpose semiconductor chip to be used as the third semiconductor 13, reducing manufacturing costs.
  • the imaging device 1 connects and stacks a second semiconductor 12 and a third semiconductor 13, which are diced silicon dies, on a first semiconductor 11 in a wafer state, and then laminates the first semiconductor 11 in a wafer state. Manufactured using CoW (Chip on Wafer) technology.
  • CoW Chip on Wafer
  • a plurality of photodiodes 22 are formed in each chip region that becomes the first semiconductor 11, and a wiring layer 41 is formed on one surface of the semiconductor substrate 21. It is formed. One surface of the semiconductor substrate 21 on which the wiring layer 41 is formed becomes the front surface of the semiconductor substrate 21.
  • the second semiconductor 12 and the third semiconductor 13, which were manufactured in a separate process and separated into pieces, are bonded to each chip region of the first semiconductor 11 in a wafer state.
  • An insulating layer 15 is buried in the region where the second semiconductor 12 and the third semiconductor 13 that have been cut into pieces are not stacked, and after being planarized, the support substrate 14 is bonded.
  • the supporting substrate 14 in a wafer state is turned over so that the bottom surface is the semiconductor substrate 21 in the wafer state, and the semiconductor substrate 21 in the wafer state is the top surface.
  • the semiconductor substrate 21 in a wafer state is thinned.
  • a flattening film 23, a color filter 24, and an on-chip lens 25 are formed on the thinned semiconductor substrate 21, a flattening film 23, a color filter 24, and an on-chip lens 25 are formed.
  • a through hole 35 is formed at the position of the pad 34 on the outer periphery of each chip region of the semiconductor substrate 21, and the upper surface of the pad 34 is exposed.
  • FIG. 2 shows a cross-sectional view of a second embodiment of an imaging device to which the present technology is applied.
  • the imaging device 1 of the second embodiment shown in FIG. 2 is similar to the first embodiment shown in FIG. 1 in that it is configured by vertically stacking the first semiconductor 11 to the third semiconductor 13. do.
  • the imaging device 1 of the second embodiment is different from the first embodiment in that in addition to the first semiconductor 11 to the third semiconductor 13, the fourth semiconductor 101 is also bonded to the first semiconductor 11. do.
  • the fourth semiconductor 101 is bonded to a plane region of the bonding surface of the first semiconductor 11 indicated by a dashed line P that is different from the region to which the second semiconductor 12 is bonded.
  • the bonding electrode 33 of the wiring layer 41 of the first semiconductor 11 includes a bonding electrode 33A that is bonded to the bonding electrode 71 of the second semiconductor 12, and a bonding electrode 33B that is bonded to the bonding electrode 115 of the fourth semiconductor 101. It will be done.
  • the first semiconductor 11 and the second semiconductor 12 are joined with the wiring layers facing each other, but in the second embodiment, the wiring layer 54 of the second semiconductor 12 is , are bonded to face the wiring layer 64 of the third semiconductor 13.
  • a bonding electrode 71 and an insulating layer 72 are formed on the back side of the semiconductor substrate 51 of the second semiconductor 12, and a bonding electrode 33A formed on the wiring layer 41 of the first semiconductor 11 is connected to the semiconductor substrate 51 of the second semiconductor 12. It is electrically connected to a bonding electrode 71 formed on the back side of the substrate 51 by CuCu bonding.
  • the bonding electrode 71 is connected to the metal wiring 52 of the wiring layer 54 on the front surface side via a through electrode 73 that penetrates the semiconductor substrate 51 .
  • a dashed line Q indicates a bonding surface between the second semiconductor 12 and the third semiconductor 13, and the bonding electrode 74 of the wiring layer 54 of the second semiconductor 12 and the bonding electrode 65 of the wiring layer 64 of the third semiconductor 13 are CuCuCu By being bonded, the second semiconductor 12 and the third semiconductor 13 are electrically connected.
  • the fourth semiconductor 101 has a semiconductor substrate 111 using, for example, silicon (Si) as a semiconductor, and a wiring layer 114 on the front surface of the semiconductor substrate 111 on the first semiconductor 11 side.
  • the wiring layer 114 includes multiple layers of metal wiring 112 and an insulating layer 113. In the example of FIG. 2, the number of layers of the metal wiring 112 is four, but the number of layers of the metal wiring 112 is not limited.
  • a plurality of bonding electrodes 115 are formed in the uppermost layer of the wiring layer 114, and by CuCu bonding the bonding electrodes 115 to the bonding electrode 33B on the first semiconductor 11 side, the first semiconductor 11 and the fourth semiconductor 101 are electrically connected. Each of the bonding electrodes 115 is individually connected to the uppermost layer metal wiring 112 in a region not shown.
  • a plurality of MOS transistors Tr3 are formed at the interface of the front surface of the semiconductor substrate 111.
  • the plurality of MOS transistors Tr3 are separated by an element isolation section 116 such as STI.
  • As the material for the metal wiring 112 and the bonding electrode 115 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used.
  • metal wiring 112 and bonding electrode 115 are made of copper.
  • the insulating layer 113 is formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layer 113 may be composed of a plurality of insulating films made of different materials.
  • the imaging device 1 of the second embodiment is configured by vertically stacking the first semiconductor 11 to the third semiconductor 13. Furthermore, a fourth semiconductor 101 is bonded to the first semiconductor 11 in a region different from that of the second semiconductor 12 .
  • the first semiconductor 11 has a larger planar size than any of the second semiconductor 12, third semiconductor 13, and fourth semiconductor 101.
  • One or more metal wirings 31 and bonding electrodes 33 formed in the region 82 in the wiring layer 41 of the first semiconductor 11 are used to electrically connect the fourth semiconductor 101 and the second semiconductor 12. ing. Since the conversion circuit 81 of the second semiconductor 12 is connected to the third semiconductor 13, the third semiconductor 13 is connected via the conversion circuit 81 of the second semiconductor 12 and the metal wiring 31 of the region 82 of the first semiconductor 11 It is electrically connected to the fourth semiconductor 101.
  • the conversion circuit 81 includes a circuit that converts electrical characteristics or physical characteristics between the fourth semiconductor 101 and the third semiconductor 13. Thereby, general-purpose semiconductor chips can be used for both the third semiconductor 13 and the fourth semiconductor 101, and manufacturing costs can be further reduced.
  • One of the third semiconductor 13 and the fourth semiconductor 101 can be, for example, an AI chip equipped with an AI processing circuit that performs AI processing based on signals generated in each pixel of the first semiconductor 11, and the other , a memory chip equipped with a memory circuit that stores signals generated by each pixel of the first semiconductor 11.
  • a chip (silicon die) in which the second semiconductor 12 and the third semiconductor 13 are bonded and stacked is separated from a chip (silicon die) of the fourth semiconductor 101. It can be manufactured by manufacturing it in a process and bonding it to the first semiconductor 11 in a wafer state.
  • FIG. 3 shows a cross-sectional view of a third embodiment of an imaging device to which the present technology is applied.
  • the first semiconductor 11 has a structure having one semiconductor substrate 21, but in the third embodiment shown in FIG. 3, the first semiconductor 11 has two semiconductor substrates. It consists of a stacked structure of semiconductor substrates.
  • the first semiconductor 11 of the imaging device 1 according to the third embodiment of FIG. 3 is configured by stacking a semiconductor substrate 21 and a semiconductor substrate 151.
  • the semiconductor substrate 21 is arranged on the upper side of the light incident surface in the figure, and the semiconductor substrate 151 is arranged on the side closer to the second semiconductor 12 and the fourth semiconductor 101. .
  • a photodiode 22 is formed in each pixel on the semiconductor substrate 21, and a color filter 24, an on-chip lens 25, etc. are formed on the back surface of the semiconductor substrate 21, which is the light incident surface. is formed.
  • This embodiment is also similar to the first and second embodiments in that a wiring layer 41 is formed on the front surface side of the semiconductor substrate 21.
  • a wiring layer 163 including a plurality of layers of metal wiring 161 and an insulating layer 162 is formed on the semiconductor substrate 21 side, which is the front surface side of the semiconductor substrate 151.
  • the number of layers of the metal wiring 161 is four, but the number of layers of the metal wiring 161 is not limited.
  • a portion of the uppermost metal wiring 161U constitutes the pad 34.
  • the material of the metal wiring 161 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be adopted.
  • aluminum is used as the material for 161U
  • copper is used for the other metal wiring 161, for example.
  • a plurality of bonding electrodes 164 are formed on the upper surface of the wiring layer 163.
  • the material of the bonding electrode 164 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used, but in this embodiment, it is made of copper.
  • Each bonding electrode 164 of the wiring layer 163 is connected to the bonding electrode 33 of the wiring layer 41 of the semiconductor substrate 21 by CuCu bonding.
  • a dashed line R indicates a bonding surface between the wiring layer 41 on the semiconductor substrate 21 side and the wiring layer 163 on the semiconductor substrate 151 side.
  • a wiring layer 183 including multiple layers of metal wiring 181 and an insulating layer 182 is formed on the back side (lower side in the figure) of the semiconductor substrate 151.
  • the multi-layer metal wiring 181 is formed by rewiring (RDL).
  • RDL rewiring
  • the number of layers of the metal wiring 181 is four, but the number of layers of the metal wiring 181 is not limited.
  • a plurality of bonding electrodes 184 are formed on the bonding surface between the wiring layer 183 and the second semiconductor 12 and fourth semiconductor 101, which is indicated by a dashed line P. On the bonding surface, some of the bonding electrodes 184 are CuCu bonded to the bonding electrode 71 of the second semiconductor 12, thereby electrically connecting the first semiconductor 11 and the second semiconductor 12.
  • the other bonding electrode 184 is CuCu bonded to the bonding electrode 115 of the fourth semiconductor 101, thereby electrically connecting the first semiconductor 11 and the fourth semiconductor 101.
  • the material for the metal wiring 181 and the bonding electrode 184 for example, copper (Cu), tungsten (W), aluminum (Al), gold (Au), etc. can be used, but in this embodiment, copper is used. has been done.
  • the insulating layers 162 and 182 are formed of, for example, a SiO2 film, a low-k film (low dielectric constant insulating film), a SiOC film, or the like.
  • the insulating layers 162 and 182 may be composed of a plurality of insulating films made of different materials.
  • a plurality of MOS transistors Tr4 are formed at the interface on the front surface side of the semiconductor substrate 151.
  • the plurality of MOS transistors Tr4 are separated by an element isolation section 165 such as STI.
  • a plurality of through electrodes 191 are formed in the semiconductor substrate 151 to penetrate through the substrate, and the wiring layer 163 on the front side and the wiring layer 183 on the back side are electrically connected via the through electrodes 191. There is.
  • the second semiconductor 12 and the third semiconductor 13, which are stacked in the vertical direction, are bonded to the first semiconductor 11.
  • a fourth semiconductor 101 is configured to be bonded to a region different from the semiconductor 12.
  • the first semiconductor 11 has a stacked structure of a semiconductor substrate 21 and a semiconductor substrate 151.
  • one or more metal wiring 181 and bonding electrode 184 in the region 82 electrically connect the fourth semiconductor 101 and the second semiconductor 12. It is used to connect to.
  • the conversion circuit 81 of the second semiconductor 12 is electrically connected to the third semiconductor 13
  • the third semiconductor 13 is connected to the conversion circuit 81 of the second semiconductor 12 and the metal wiring 31 of the region 82 of the first semiconductor 11. It is electrically connected to the fourth semiconductor 101 via.
  • the conversion circuit 81 includes a circuit that converts electrical characteristics or physical characteristics between the fourth semiconductor 101 and the third semiconductor 13. Thereby, general-purpose semiconductor chips can be used for both the third semiconductor 13 and the fourth semiconductor 101, so that manufacturing costs can be further reduced.
  • the circuit area of the first semiconductor 11 can be reduced compared to the first and second embodiments. can be increased.
  • an analog processing circuit can be formed in the first semiconductor 11 before pixel signals output from each pixel arranged in a matrix are converted into digital signals.
  • FIG. 4 shows a cross-sectional view of a fourth embodiment of an imaging device to which the present technology is applied.
  • the imaging device 1 of the fourth embodiment shown in FIG. This embodiment is similar to the second embodiment shown in FIG. 2 in that the fourth semiconductor 101 is bonded to a plane region of the first semiconductor 11 that is different from the first semiconductor 12 .
  • the thickness of the stacked second semiconductor 12 and third semiconductor 13 is different from the thickness of the fourth semiconductor 101
  • This embodiment differs from the second embodiment in that the thickness of the second semiconductor 12 and the third semiconductor 13 and the thickness of the fourth semiconductor 101 are the same.
  • the semiconductor substrate 111 is formed to be thick so that the fourth semiconductor 101 has the same thickness as the second semiconductor 12 and the third semiconductor 13.
  • the imaging device 1 of the fourth embodiment has the same configuration as the second embodiment except for the thickness of the semiconductor substrate 111.
  • the imaging device 1 of the fourth embodiment includes, for example, a chip in which the second semiconductor 12 and the third semiconductor 13 are bonded and stacked, and a chip of the fourth semiconductor 101, respectively. It can be manufactured by manufacturing it in a separate process and bonding it to the first semiconductor 11 in a wafer state. By adjusting the thickness of the chip of the fourth semiconductor 101 to the thickness of the chip obtained by bonding the second semiconductor 12 and the third semiconductor 13, the process of bonding the fourth semiconductor 101 to the first semiconductor 11 in a wafer state becomes easy.
  • the first semiconductor 11 has a single layer structure using one semiconductor substrate 21 as in the second embodiment, but in the third embodiment shown in FIG. It is also possible to have a stacked structure in which the semiconductor substrate 21 and the semiconductor substrate 151 are stacked, as in the form shown in FIG.
  • FIG. 5 shows a cross-sectional view of a fifth embodiment of an imaging device to which the present technology is applied.
  • the imaging device 1 of the fifth embodiment shown in FIG. This embodiment is similar to the second embodiment shown in FIG. 2 in that the fourth semiconductor 101 is bonded to a plane region of the first semiconductor 11 that is different from the first semiconductor 12 .
  • the fifth semiconductor 201 is stacked below the fourth semiconductor 101, so that the combined thickness of the fourth semiconductor 101 and the fifth semiconductor 201 is the same as that of the second semiconductor 12 and the third semiconductor 201. It is formed to have the same thickness as the semiconductor 13 combined. In other words, in the imaging device 1 of the fifth embodiment, the fourth semiconductor 101 and the fifth semiconductor 201 have the same thickness as the second semiconductor 12 and the third semiconductor 13. 5 semiconductor 201 is added.
  • the semiconductor substrate 211 constituting the fifth semiconductor 201 is a dummy substrate on which a circuit or the like is not formed.
  • the outside of the semiconductor substrate 211 is covered with an insulating film 16, and the semiconductor substrate 111 of the fourth semiconductor 101 and the semiconductor substrate 211 of the fifth semiconductor 201 are connected by an oxide film bond of the insulating film 16.
  • the fourth embodiment has the same configuration as the second embodiment except that a fifth semiconductor 201 is added.
  • the imaging device 1 of the fifth embodiment includes, for example, a stacked chip formed by bonding a second semiconductor 12 and a third semiconductor 13, and a chip formed to match the thickness of the chip.
  • the fourth semiconductor 101 and the fifth semiconductor 201 are bonded together to form a stacked chip, which is manufactured in separate steps, and then bonded to the first semiconductor 11 in a wafer state.
  • the process of bonding it to the first semiconductor 11 in a wafer state is facilitated. .
  • the first semiconductor 11 has a single layer structure using one semiconductor substrate 21 as in the second embodiment, but in the third embodiment shown in FIG. It is also possible to have a stacked structure in which the semiconductor substrate 21 and the semiconductor substrate 151 are stacked, as in the form shown in FIG.
  • FIG. 6 is a block diagram showing an example of the configuration of the imaging device 1 when the imaging device 1 is composed of the first to fourth semiconductors as in the second to fifth embodiments described above. be.
  • the first semiconductor 11 includes a pixel array section 251 in which a plurality of pixels in which photodiodes 22 and the like are formed are arranged in a matrix, and pad sections 252A and 252B.
  • the pad sections 252A and 252B are composed of a plurality of pads 34 shown in FIG. 1, and correspond to the input/output section of the imaging device 1.
  • the pad section 252A includes a plurality of pads 34 electrically connected to the second semiconductor 12, and the pad section 252B includes a plurality of pads 34 electrically connected to the fourth semiconductor 101.
  • the second semiconductor 12 includes at least a conversion circuit 81.
  • the conversion circuit 81 converts the electrical characteristics or physical characteristics between the first semiconductor 11 and the third semiconductor 13, and also converts the electrical characteristics or physical characteristics between the third semiconductor 13 and the fourth semiconductor 101. By providing the second semiconductor 12 that includes at least the conversion circuit 81, compatibility with the third semiconductor 13 to be bonded can be improved.
  • the third semiconductor 13 has a memory circuit 261 composed of, for example, a frame memory.
  • the memory circuit 261 stores data supplied from the logic circuit 272 of the fourth semiconductor 101 via the conversion circuit 81.
  • the fourth semiconductor 101 includes an analog/AD conversion circuit 271, a logic circuit 272, and an IF circuit 273.
  • the analog/AD conversion circuit 271 includes an analog signal processing circuit that processes analog signals output from each pixel of the pixel array section 251, and an AD conversion circuit that converts the analog signal into a digital signal.
  • the analog/AD conversion circuit 271 outputs a digitally converted (AD converted) signal to the logic circuit 272.
  • the logic circuit 272 performs various digital signal processing, such as black level adjustment and column variation correction, on the signal supplied from the analog/AD conversion circuit 271.
  • the logic circuit 272 outputs the processed signal to the IF circuit 273 or stores it in the memory circuit 261 of the third semiconductor 13 as necessary.
  • the IF circuit 273 converts the signal supplied from the logic circuit 272 into a predetermined format, such as the MIPI (Mobile Industry Processor Interface) standard, and outputs it to an external device via the pad section 252B.
  • MIPI Mobile Industry Processor Interface
  • the third semiconductor 13 may be provided with the logic circuit 272, and the fourth semiconductor may be provided with the memory circuit 261.
  • the memory circuit 261 and the logic circuit 272 may be provided in both the third semiconductor 13 and the fourth semiconductor.
  • the logic circuit 272 includes a signal processing circuit that processes a signal generated by each pixel, and an AI processing circuit that performs AI processing based on the signal generated by each pixel.
  • the conversion circuit 81 can include, for example, a parallel-to-serial conversion circuit.
  • the parallel-serial conversion circuit is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13.
  • FIG. 7 shows a specific configuration example and timing chart of the parallel-to-serial conversion circuit included in the conversion circuit 81.
  • the parallel-serial conversion circuit 301 is composed of three selectors 311 and a D flip-flop 312, and converts three parallel signals D0, D1, D2 into serial signals and outputs the serial signals.
  • Each selector 311 receives one of the parallel signals D0, D1, or D2 and an SH signal that controls sampling timing.
  • Each selector 311 outputs the input B signal D0, D1, or D2 when the SH signal is Low.
  • Each D flip-flop 312 stores the signal output from the selector 311 at the previous stage and supplied to the input D at the rising edge of the clock signal CK, and outputs it from the output Q.
  • signals D0, D1, and D2 are sequentially output from the output OUT of the parallel-serial conversion circuit 301.
  • the parallel-serial conversion circuit 301 can convert a low-speed parallel signal into a high-speed serial signal and output it.
  • the conversion circuit 81 can include, for example, a serial-parallel conversion circuit.
  • the serial-parallel conversion circuit is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13.
  • FIG. 8 shows a specific configuration example and a timing chart of the serial-to-parallel conversion circuit included in the conversion circuit 81.
  • the serial-parallel conversion circuit 321 is configured by connecting three D flip-flops 331, and converts the three signals D0, D1, D2 that are input sequentially into parallel signals and outputs the parallel signals.
  • Each D flip-flop 331 stores the signal supplied to the input D at the rising edge of the clock signal CK, and outputs it from the output Q.
  • signals D0, D1, and D2 are simultaneously output from the outputs OUT0, OUT1, and OUT2 of the serial-parallel conversion circuit 321.
  • the serial-parallel conversion circuit 321 can convert a high-speed serial signal into a low-speed parallel signal and output it.
  • the number of parallel semiconductor chips is determined by the number of pads of the semiconductor chips.
  • the parallel-to-serial conversion circuit 301 or the serial-to-parallel conversion circuit 321 as at least part of the conversion circuit 81, the number of parallel data signals can be increased and the data rate can be increased.
  • the wiring pitch of the third semiconductor 13 and the wiring pitch of the first semiconductor 11 may be different.
  • the wiring pitch of the third semiconductor 13 using a general-purpose semiconductor chip is larger (wider) than the wiring pitch of the first semiconductor 11.
  • the conversion circuit 81 may include a wiring pitch converter that converts the wiring pitch between the first semiconductor 11 and the third semiconductor 13.
  • the wiring pitch conversion unit is an example of a conversion circuit that converts physical characteristics between the first semiconductor 11 and the third semiconductor 13.
  • the conversion circuit 81 generates a clock signal CK for, for example, an arithmetic circuit that performs calculations on multiple images stored in the memory circuit 261, calculations on multiple pixels within an image, and the above-mentioned serial-to-parallel conversion circuit. It can include a logic circuit section such as a clock generation circuit.
  • the logic circuit section is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13. By providing the logic circuit section, the circuit area of the first semiconductor 11 can be reduced.
  • the conversion circuit 81 can include, for example, a format conversion section.
  • the format conversion unit is a circuit that converts the signal into a signal format compliant with standards such as DDR4, DDR5, and MIPI, and outputs the signal format.
  • the format conversion unit is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13. By providing the format conversion section, the signal format can be converted, and the degree of freedom in communication methods can be improved.
  • the conversion circuit 81 can include, for example, a power supply section.
  • the power supply section is, for example, a circuit that supplies the third semiconductor 13 with a power supply voltage input from the pad section 252A or 252B.
  • the power supply unit is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13.
  • the conversion circuit 81 can include, for example, a test circuit that tests the operation of the third semiconductor 13.
  • the test circuit is a circuit for testing the operation of these circuits.
  • the test circuit is an example of a conversion circuit that converts electrical characteristics between the first semiconductor 11 and the third semiconductor 13.
  • the imaging device 1 is configured by vertically stacking a first semiconductor 11, a second semiconductor 12, and a third semiconductor 13, and the second semiconductor is disposed between the first semiconductor 11 and the third semiconductor 13.
  • 12 includes a conversion circuit 81 that converts electrical characteristics or physical characteristics.
  • a general-purpose semiconductor chip can be used as the third semiconductor 13, and the manufacturing cost of the imaging device 1 can be reduced.
  • the fourth semiconductor 101 is also bonded, a general-purpose semiconductor chip can be used for the fourth semiconductor 101 as well, and the manufacturing cost of the imaging device 1 can be further reduced.
  • the first semiconductor 11 is formed to have a larger planar size than any of the second semiconductor 12, the third semiconductor 13, and the fourth semiconductor 101, and the second semiconductor 12 and the fourth semiconductor 101 are different from each other in the first semiconductor 11. Placed in a flat area.
  • FIG. 9 is a diagram showing an example of how an image sensor using the above-described imaging device 1 is used.
  • the above-described imaging device 1 can be used as an image sensor in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • ⁇ Digital cameras, mobile devices with camera functions, and other devices that take images for viewing purposes Devices used for transportation, such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • Devices used for transportation such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • User gestures Devices used in home appliances such as TVs, refrigerators, and air conditioners to take pictures and operate devices according to the gestures.
  • - Endoscopes devices that perform blood vessel imaging by receiving infrared light, etc.
  • Devices used for medical and healthcare purposes - Devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication - Skin measurement devices that take pictures of the skin, and devices that take pictures of the scalp - Devices used for beauty purposes, such as microscopes for skin care.
  • - Devices used for sports such as action cameras and wearable cameras.
  • - Cameras, etc. used to monitor the condition of fields and crops. , equipment used for agricultural purposes
  • the present technology is not limited to application to imaging devices. In other words, this technology applies to imaging devices such as digital still cameras and video cameras, mobile terminal devices with an imaging function, and copying machines that use an imaging device in the image reading section. It is applicable to all electronic equipment using the device.
  • the imaging device may be formed as a single chip, or may be a module having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together.
  • FIG. 10 is a block diagram showing a configuration example of an electronic device to which the present technology is applied.
  • the electronic device 600 in FIG. 10 includes an optical section 601 consisting of a lens group, etc., a solid-state imaging device (imaging device) 602 in which the configuration of the imaging device 1 in FIG. 1 is adopted, and a DSP (Digital Signal Processor) that is a camera signal processing circuit. ) circuit 603.
  • the electronic device 600 also includes a frame memory 604, a display section 605, a recording section 606, an operation section 607, and a power supply section 608.
  • the DSP circuit 603, frame memory 604, display section 605, recording section 606, operation section 607, and power supply section 608 are interconnected via a bus line 609.
  • the optical section 601 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 602.
  • the solid-state imaging device 602 converts the amount of incident light that is imaged on the imaging surface by the optical unit 601 into an electrical signal for each pixel, and outputs the electric signal as a pixel signal.
  • the imaging device 1 of FIG. It is possible to use an imaging device in which a conversion circuit 81 is provided in a second semiconductor 12 which is configured by bonding and is arranged between a first semiconductor 11 and a third semiconductor 13.
  • the display unit 605 is configured with a thin display such as an LCD (Liquid Crystal Display) or an organic EL (Electro Luminescence) display, and displays moving images or still images captured by the solid-state imaging device 602.
  • the recording unit 606 records a moving image or a still image captured by the solid-state imaging device 602 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 607 issues operation commands regarding various functions of the electronic device 600 under operation by the user.
  • a power supply unit 608 appropriately supplies various power supplies that serve as operating power for the DSP circuit 603, frame memory 604, display unit 605, recording unit 606, and operation unit 607 to these supply targets.
  • manufacturing costs can be reduced and yield can be improved. Therefore, manufacturing costs can be reduced and yields can be improved in electronic devices 600 such as video cameras, digital still cameras, and even camera modules for mobile devices such as mobile phones.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 11 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 12 is a diagram showing an example of the installation position of the imaging section 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 12 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the imaging device 1 according to each of the embodiments described above can be applied as the imaging unit 12031.
  • the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the incident amount of visible light and captures the image as an image, but also applies to a solid-state imaging device that captures the distribution of the incident amount of infrared rays, X-rays, particles, etc. as an image. It can be applied to all solid-state imaging devices (physical quantity distribution detection devices) such as imaging devices and, in a broader sense, fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and capture the images as images. be.
  • the present technology is applicable not only to solid-state imaging devices but also to all semiconductor devices having other semiconductor integrated circuits.
  • a first semiconductor, a second semiconductor, and a third semiconductor are stacked in the vertical direction, The second semiconductor arranged between the first semiconductor and the third semiconductor includes a conversion circuit that converts electrical characteristics or physical characteristics.
  • the semiconductor device according to (1) wherein a fourth semiconductor is further bonded to the first semiconductor in a plane region different from that of the second semiconductor.
  • the semiconductor device according to (2) wherein the third semiconductor is connected to the fourth semiconductor via the conversion circuit of the second semiconductor and wiring of the first semiconductor.
  • the first semiconductor is configured by stacking a plurality of semiconductor substrates, The semiconductor device according to (2) or (3), wherein the third semiconductor is connected to the fourth semiconductor via the conversion circuit of the second semiconductor and rewiring of the first semiconductor.
  • the semiconductor device includes a wiring pitch conversion section that converts a wiring pitch.
  • the conversion circuit includes a logic circuit section.
  • the conversion circuit includes a format conversion section that converts a signal format.
  • the conversion circuit includes a power supply section that supplies a power supply voltage to the third semiconductor.
  • the conversion circuit includes a test circuit for the third semiconductor.
  • the first semiconductor includes photoelectric conversion elements arranged in a matrix.
  • the third semiconductor includes a logic circuit including a signal processing circuit or an AI processing circuit.
  • the third semiconductor includes a memory circuit.
  • a first semiconductor, a second semiconductor, and a third semiconductor are stacked in the vertical direction, The second semiconductor disposed between the first semiconductor and the third semiconductor includes a conversion circuit that converts electrical characteristics or physical characteristics.
  • Imaging device 11 First semiconductor, 12 Second semiconductor, 13 Third semiconductor, 14 Support substrate, 15 Insulating layer, 16 Insulating film, 21 Semiconductor substrate, 22 Photodiode, 23 Planarizing film, 24 Color Filter, 25 on Chip lens, 31 metal wiring, 34 pad, 41 wiring layer, 51 semiconductor substrate, 61 semiconductor substrate, 81 conversion circuit, 82 area, 101 fourth semiconductor, 201 fifth semiconductor, 301 parallel-serial conversion circuit, 321 Serial-Parallel Conversion circuit, 600 Electronic equipment, 602 Solid-state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、製造コストを低減することができる半導体装置を提供することができるようにする半導体装置および電子機器に関する。 半導体装置は、第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、第１半導体と第３半導体との間に配置された第２半導体は、電気特性または物理特性を変換する変換回路を含む。本開示は、例えば、固体撮像装置等に適用できる。

Description

半導体装置および電子機器
　本開示は、半導体装置および電子機器に関し、特に、製造コストを低減することができるようにした半導体装置および電子機器に関する。
　撮像装置の高機能化を目的として、光電変換素子が形成された第１の半導体基板の光入射面とは反対側の回路面に、メモリ回路を搭載した第２の半導体基板と、ロジック回路を搭載した第３の半導体基板の、２つの半導体基板をCuCu接合により接合した固体撮像装置が提案されている（例えば、特許文献１参照）。
国際公開第２０１９／０８７７６４号
　例えば、特許文献１に開示された積層構造の固体撮像装置において、製造コストを低減するためには、第１の半導体基板と接合される第２の半導体基板または第３の半導体基板として、汎用の半導体チップを利用することが望ましい。
　本開示は、このような状況に鑑みてなされたものであり、接合される半導体基板として汎用の半導体チップを用いることにより、製造コストを低減することができるようにするものである。
　本開示の第１の側面の半導体装置は、第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む装置である。
　本開示の第２の側面の電子機器は、第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む半導体装置を備える。
　本開示の第１及び第２の側面においては、第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、前記第１半導体と前記第３半導体との間に配置された前記第２半導体には、電気特性または物理特性を変換する変換回路が含まれる。
　半導体装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の技術を適用した撮像装置の第１実施の形態の断面図である。 本開示の技術を適用した撮像装置の第２実施の形態の断面図である。 本開示の技術を適用した撮像装置の第３実施の形態の断面図である。 本開示の技術を適用した撮像装置の第４実施の形態の断面図である。 本開示の技術を適用した撮像装置の第５実施の形態の断面図である。 第２実施の形態ないし第５実施の形態に係る撮像装置の構成例を示すブロック図である。 変換回路に含まれるパラレル－シリアル変換回路を説明する図である。 変換回路に含まれるシリアル－パラレル変換回路を説明する図である。 イメージセンサの使用例を説明する図である。 本開示の技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、添付図面を参照しながら、本技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．撮像装置の第１実施の形態
２．撮像装置の第２実施の形態
３．撮像装置の第３実施の形態
４．撮像装置の第４実施の形態
５．撮像装置の第５実施の形態
６．撮像装置のブロック図
７．変換回路の具体的構成例
８．まとめ
９．撮像装置の使用例
１０．電子機器への適用例
１１．移動体への応用例
　なお、以下の説明で参照する図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
　以下では、本技術を適用した撮像装置の実施の形態について説明するが、本技術は、半導体装置全般に適用することができる。
＜１．撮像装置の第１実施の形態＞
　図１は、本技術を適用した撮像装置の第１実施の形態の断面図を示している。
　図１に示される撮像装置１は、光電変換素子を備える各画素が行列状に配列されたCMOS固体撮像装置である。
　撮像装置１は、メイン基板としての第１半導体１１に、それより平面サイズが小さいシリコンダイである第２半導体１２と第３半導体１３をサブ基板として直接接合した積層構造を有する。第１半導体１１ないし第３半導体１３は、図中の縦方向である上下方向に積層して構成され、第１半導体１１と第３半導体１３との間に第２半導体１２が配置されている。一点鎖線Pは、第１半導体１１と第２半導体１２との接合面を示している。
　第１半導体１１ないし第３半導体１３の積層構造物は、支持基板１４に接続されている。第１半導体１１は、第２半導体１２及び第３半導体１３よりも大きい平面サイズを有している。第１半導体１１と支持基板１４との間で、第２半導体１２と第３半導体１３以外の領域には絶縁層１５が形成されており、絶縁層１５で第２半導体１２と第３半導体１３が埋め込まれた状態となっている。
　第１半導体１１は、光電変換素子を含む画素が行列状に複数配列されたセンサ基板である。第２半導体１２は、第１半導体１１と第３半導体１３との間で、電気特性または物理特性を変換する変換回路８１が形成されたチップ状の基板である。変換回路８１の詳細については後述する。第３半導体１３は、ロジック回路が形成されたチップ状の基板である。ロジック回路には、例えば、第１半導体１１の各画素で生成された信号を処理する信号処理回路や、第１半導体１１の各画素で生成された信号に基づくAI処理（認識処理）を行うAI処理回路などが含まれる。第３半導体１３は、第１半導体１１の各画素で生成された信号などを記憶するメモリ回路が形成されたチップ状の基板であってもよい。
　第１半導体１１は、半導体として例えばシリコン（Si）を用いた半導体基板２１を備える。半導体基板２１には、光電変換素子であるフォトダイオード２２が画素単位に形成されている。図中、上側となる半導体基板２１の光入射面側には平坦化膜２３が形成されており、平坦化膜２３上に、カラーフィルタ２４とオンチップレンズ２５が画素毎に形成されている。
　光入射面側とは反対側の、図中、下側となる半導体基板２１の回路形成面側には、複数層の金属配線３１と絶縁層３２とを含む配線層４１が形成されている。図１の例では、金属配線３１の層数が６層で形成されているが、金属配線３１の層数は問わない。また、配線層４１の下面となる第２半導体１２との接合面には、複数の接合電極３３が形成されている。接合電極３３は、第２半導体１２の接合電極５５とCuCu接合されており、第１半導体１１と第２半導体１２を電気的に接続している。金属配線３１及び接合電極３３の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線３１及び接合電極３３は銅で形成されている。絶縁層３２は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層３２は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　第１半導体１１は、ワイヤボンディング等により外部装置と電気的に接続される複数のパッド３４を有している。各パッド３４は、例えばアルミニウムで形成されており、平面視において、画素アレイ部の外側となる外周部に配置されている。画素アレイ部は、フォトダイオード２２等が形成された複数の画素が行列状に配列された領域であり、平面視において第１半導体１１の中央部に形成されている。パッド３４の上方には、半導体基板２１及び平坦化膜２３を貫通する貫通孔３５が形成されており、この貫通孔３５により、パッド３４の上面の一部であって、ワイヤボンドボールが形成される面が露出している。
　一方、第２半導体１２は、半導体として例えばシリコン（Si）を用いた半導体基板５１と、半導体基板５１の第１半導体１１側となるおもて面側に配線層５４を有する。配線層５４は、複数層の金属配線５２と絶縁層５３とを含む。図１の例では、金属配線５２の層数が４層で形成されているが、金属配線５２の層数は問わない。半導体基板５１のおもて面の界面には、複数のMOSトランジスタTr１が形成されている。複数のMOSトランジスタTr１は、STI(Shallow Trench Isolation）等の素子分離部５７で分離されている。また、配線層５４の上面となる第１半導体１１との接合面には、複数の接合電極５５が形成されている。接合電極５５が第１半導体１１の接合電極３３とCuCu接合されることにより、第１半導体１１と第２半導体１２が電気的に接続されている。接合電極５５の各々は、不図示の領域において最上層の金属配線５２と個別に接続されている。半導体基板５１には、基板を貫通する貫通電極（Through Silicon Via）５６が形成されており、貫通電極５６を介して、第２半導体１２の配線層５４と第３半導体１３の配線層６４が電気的に接続されている。金属配線５２及び接合電極５５の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線５２及び接合電極５５は銅で形成されている。絶縁層５３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層５３は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　第２半導体１２には、第３半導体１３に対して電気特性または物理特性の互換性を持たせるため、電気特性または物理特性を変換する変換回路８１が形成されている。
　第３半導体１３は、半導体として例えばシリコン（Si）を用いた半導体基板６１と、半導体基板６１の第２半導体１２側となるおもて面側に配線層６４を有する。配線層６４は、複数層の金属配線６２と絶縁層６３とを含む。図１の例では、金属配線６２の層数が３層で形成されているが、金属配線６２の層数は問わない。また、配線層６４の上面には、第２半導体１２の貫通電極５６と接合された接合電極６５が形成されている。接合電極６５は、不図示の領域において所定の金属配線６２に接続されている。半導体基板５１のおもて面の界面には、複数のMOSトランジスタTr２が形成されている。複数のMOSトランジスタTr２は、STI等の素子分離部６６で分離されている。金属配線６２及び接合電極６５の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線６２及び接合電極６５は銅で形成されている。絶縁層６３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層６３は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　支持基板１４は、半導体として例えばシリコン（Si）を用いた半導体基板で構成される。支持基板１４は、絶縁層１５を介して、第２半導体１２及び第３半導体１３と接合されている。より具体的には、第２半導体１２及び第３半導体１３の外側が、第１半導体１１ないし第３半導体１３の接合時に形成された絶縁膜１６で覆われ、第２半導体１２及び第３半導体１３が積層されていない領域に、絶縁層１５が埋め込まれている。支持基板１４は、第２半導体１２及び第３半導体１３のいずれとも積層されていない領域では、絶縁層１５を介して第１半導体１１と接合されている。
　以上のように、第１実施の形態の撮像装置１は、第１半導体１１ないし第３半導体１３を上下方向に積層して構成される。第１半導体１１と第３半導体１３との間に配置された第２半導体１２は、第３半導体１３に対応して電気特性または物理特性を変換する変換回路８１を含む。これにより、第３半導体１３として汎用の半導体チップを用いることができ、製造コストを低減させている。
　撮像装置１の製造方法について簡単に説明する。
　撮像装置１は、ウエハ状態の第１半導体１１に、個片化されたシリコンダイである第２半導体１２と第３半導体１３を接合して積層したあとで、ウエハ状態の第１半導体１１を個片化するCoW（Chip on Wafer）技術により製造される。
　より具体的には、ウエハ状態の半導体基板２１に対して、第１半導体１１となるチップ領域単位に、複数のフォトダイオード２２が形成されるとともに、半導体基板２１の一方の面に配線層４１が形成される。配線層４１が形成された半導体基板２１の一面が、半導体基板２１のおもて面となる。次に、別工程で製造されて個片化された第２半導体１２及び第３半導体１３が、ウエハ状態の第１半導体１１のチップ領域単位に接合される。個片化された第２半導体１２及び第３半導体１３が積層されていない領域に絶縁層１５が埋め込まれ、平坦化された後、支持基板１４が接合される。
　次に、ウエハ状態の支持基板１４が下面、ウエハ状態の半導体基板２１が上面となるように反転された後、半導体基板２１の各チップ領域に形成されているフォトダイオード２２が界面近傍となるまで、ウエハ状態の半導体基板２１が薄肉化される。そして、薄肉化された半導体基板２１の上に、平坦化膜２３、カラーフィルタ２４、及び、オンチップレンズ２５が形成される。
　最後に、半導体基板２１の各チップ領域の外周部のパッド３４の位置に貫通孔３５が形成され、パッド３４の上面が露出される。以上によりウエハ状態の複数の撮像装置１が完成し、チップ単位に個片化することで、図１の撮像装置１の状態となる。
＜２．撮像装置の第２実施の形態＞
　図２は、本技術を適用した撮像装置の第２実施の形態の断面図を示している。
　図２ないし図５を参照して説明する第２ないし第５実施の形態においては、それ以前に説明した各実施の形態と共通する部分については同一の符号を付すこととして、その部分の説明は適宜省略し、異なる部分に着目して説明する。
　図２に示される第２実施の形態の撮像装置１は、第１半導体１１ないし第３半導体１３を上下方向に積層して構成される点で、図１に示した第１実施の形態と共通する。一方、第２実施の形態の撮像装置１は、第１半導体１１ないし第３半導体１３に加えて、第４半導体１０１も第１半導体１１と接合されている点で、第１実施の形態と相違する。第４半導体１０１は、一点鎖線Pで示される第１半導体１１の接合面のうち、第２半導体１２が接合された領域と異なる平面領域に接合されている。第１半導体１１の配線層４１の接合電極３３には、第２半導体１２の接合電極７１と接合される接合電極３３Aと、第４半導体１０１の接合電極１１５と接合される接合電極３３Bとが含まれる。
　第１半導体１１と第２半導体１２は、図１の第１実施の形態では、配線層どうしが向かい合う形で接合されていたが、第２実施の形態では、第２半導体１２の配線層５４は、第３半導体１３の配線層６４と向かい合う形で接合されている。第２半導体１２の半導体基板５１の裏面側には、接合電極７１と絶縁層７２が形成されており、第１半導体１１の配線層４１に形成された接合電極３３Aは、第２半導体１２の半導体基板５１の裏面側に形成された接合電極７１と、CuCu接合によって電気的に接続されている。接合電極７１は、半導体基板５１を貫通する貫通電極７３を介して、おもて面側の配線層５４の金属配線５２に接続されている。
　一点鎖線Qは、第２半導体１２と第３半導体１３との接合面を示し、第２半導体１２の配線層５４の接合電極７４と、第３半導体１３の配線層６４の接合電極６５とがCuCu接合されることにより、第２半導体１２と第３半導体１３が電気的に接続されている。
　一方、第４半導体１０１は、半導体として例えばシリコン（Si）を用いた半導体基板１１１と、半導体基板１１１の第１半導体１１側となるおもて面に配線層１１４を有する。配線層１１４は、複数層の金属配線１１２と絶縁層１１３とを含む。図２の例では、金属配線１１２の層数が４層で形成されているが、金属配線１１２の層数は問わない。配線層１１４の最上層には、複数の接合電極１１５が形成されており、接合電極１１５が第１半導体１１側の接合電極３３BとCuCu接合されることにより、第１半導体１１と第４半導体１０１が電気的に接続されている。接合電極１１５の各々は、不図示の領域において最上層の金属配線１１２と個別に接続されている。
　半導体基板１１１のおもて面の界面には、複数のMOSトランジスタTr３が形成されている。複数のMOSトランジスタTr３は、STI等の素子分離部１１６で分離されている。金属配線１１２及び接合電極１１５の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができる。本実施の形態では、金属配線１１２及び接合電極１１５は銅で形成されている。絶縁層１１３は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層１１３は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　以上のように、第２実施の形態の撮像装置１は、第１半導体１１ないし第３半導体１３を上下方向に積層して構成される。また、第１半導体１１には、第２半導体１２と異なる領域に、第４半導体１０１が接合されて構成されている。第１半導体１１は、第２半導体１２、第３半導体１３、及び、第４半導体１０１のどれよりも大きい平面サイズを有する。第１半導体１１の配線層４１のうち、領域８２に形成された１つ以上の金属配線３１及び接合電極３３は、第４半導体１０１と第２半導体１２とを電気的に接続するために用いられている。第２半導体１２の変換回路８１は第３半導体１３と接続されているので、第３半導体１３は、第２半導体１２の変換回路８１と第１半導体１１の領域８２の金属配線３１を介して、第４半導体１０１と電気的に接続されている。変換回路８１は、第４半導体１０１と第３半導体１３との間で、電気特性または物理特性を変換する回路を含む。これにより、第３半導体１３及び第４半導体１０１の両方とも汎用の半導体チップを用いることができ、製造コストをさらに低減することができる。
　第３半導体１３及び第４半導体１０１の一方は、例えば、第１半導体１１の各画素で生成された信号に基づくAI処理を行うAI処理回路が搭載されたAIチップとすることができ、他方は、第１半導体１１の各画素で生成された信号などを記憶するメモリ回路が搭載されたメモリチップとすることができる。
　第２実施の形態の撮像装置１は、例えば、第２半導体１２と第３半導体１３とを接合して積層されたチップ（シリコンダイ）と、第４半導体１０１のチップ（シリコンダイ）とを別工程で製造し、ウエハ状態の第１半導体１１に接合することで、製造することができる。
＜３．撮像装置の第３実施の形態＞
　図３は、本技術を適用した撮像装置の第３実施の形態の断面図を示している。
　上述した第１及び第２実施の形態では、第１半導体１１が１枚の半導体基板２１を有する構造であったが、図３に示される第３実施の形態では、第１半導体１１が２枚の半導体基板の積層構造で構成されている。
　具体的には、図３の第３実施の形態に係る撮像装置１の第１半導体１１は、半導体基板２１と、半導体基板１５１とを積層して構成されている。半導体基板２１と半導体基板１５１のうち、図中、上側となる光入射面側に半導体基板２１が配置され、第２半導体１２及び第４半導体１０１に近い側に、半導体基板１５１が配置されている。
　半導体基板２１には、第１及び第２実施の形態と同様に、フォトダイオード２２が画素単位に形成され、光入射面となる半導体基板２１の裏面には、カラーフィルタ２４、オンチップレンズ２５等が形成されている。半導体基板２１のおもて面側に配線層４１が形成されている点も第１及び第２実施の形態と同様である。
　一方、半導体基板１５１のおもて面側である半導体基板２１側には、複数層の金属配線１６１と絶縁層１６２とを含む配線層１６３が形成されている。図３の例では、金属配線１６１の層数が４層で形成されているが、金属配線１６１の層数は問わない。複数層の金属配線１６１のうち、最上層の金属配線１６１Ｕの一部は、パッド３４を構成している。金属配線１６１の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができるが、一部をパッド３４として利用する最上層の金属配線１６１Ｕの材料には、例えばアルミニウムが用いられ、その他の金属配線１６１には、例えば銅が用いられる。
　また、配線層１６３の上面には、複数の接合電極１６４が形成されている。接合電極１６４の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができるが、本実施の形態では、銅で形成されている。配線層１６３の各接合電極１６４は、半導体基板２１の配線層４１の接合電極３３と、CuCu接合により接続されている。一点鎖線Rは、半導体基板２１側の配線層４１と、半導体基板１５１側の配線層１６３との接合面を示している。
　半導体基板１５１の裏面側（図中、下側）には、複数層の金属配線１８１と絶縁層１８２とを含む配線層１８３が形成されている。複数層の金属配線１８１は、再配線（RDL）により形成されている。図３の例では、金属配線１８１の層数が４層で形成されているが、金属配線１８１の層数は問わない。また、一点鎖線Pで示される、配線層１８３と、第２半導体１２及び第４半導体１０１との接合面には、複数の接合電極１８４が形成されている。接合面において、一部の接合電極１８４は、第２半導体１２の接合電極７１とCuCu接合されることにより、第１半導体１１と第２半導体１２が電気的に接続されている。その他の接合電極１８４は、第４半導体１０１の接合電極１１５とCuCu接合されることにより、第１半導体１１と第４半導体１０１が電気的に接続されている。金属配線１８１及び接合電極１８４の材料としては、例えば銅（Cu）、タングステン（Ｗ）、アルミニウム（Al）、金（Ａｕ）などを採用することができるが、本実施の形態では、銅で形成されている。絶縁層１６２及び１８２は、例えば、SiO2膜、Low-k膜(低誘電率絶縁膜)、SiOC膜等で形成される。絶縁層１６２及び１８２は、異なる材料からなる複数の絶縁膜で構成されてもよい。
　半導体基板１５１のおもて面側の界面には、複数のMOSトランジスタTr４が形成されている。複数のMOSトランジスタTr４は、STI等の素子分離部１６５で分離されている。
　半導体基板１５１には、基板を貫通する貫通電極１９１が複数形成されており、貫通電極１９１を介して、おもて面側の配線層１６３と裏面側の配線層１８３が電気的に接続されている。
　以上のように、第３実施の形態の撮像装置１は、第１半導体１１に対して、上下方向に積層して構成された第２半導体１２及び第３半導体１３が接合されるとともに、第２半導体１２と異なる領域に、第４半導体１０１が接合されて構成されている。また、第１半導体１１が、半導体基板２１と半導体基板１５１の積層構造で構成されている。半導体基板１５１の裏面側に再配線で形成された複数層の金属配線１８１うち、領域８２の１つ以上の金属配線１８１及び接合電極１８４は、第４半導体１０１と第２半導体１２とを電気的に接続するために用いられている。第２半導体１２の変換回路８１は、第３半導体１３と電気的に接続されているので、第３半導体１３は、第２半導体１２の変換回路８１と第１半導体１１の領域８２の金属配線３１を介して、第４半導体１０１と電気的に接続されている。変換回路８１は、第４半導体１０１と第３半導体１３との間で、電気特性または物理特性を変換する回路を含む。これにより、第３半導体１３及び第４半導体１０１の両方とも汎用の半導体チップを用いることができるので、製造コストをさらに低減することができる。
　第３実施の形態によれば、第１半導体１１を半導体基板２１と半導体基板１５１の積層構造としたことにより、第１及び第２実施の形態と比較して、第１半導体１１の回路面積を増やすことができる。例えば、行列状に配列された各画素から出力される画素信号がデジタル信号に変換される前のアナログ処理回路を第１半導体１１に形成することができる。
＜４．撮像装置の第４実施の形態＞
　図４は、本技術を適用した撮像装置の第４実施の形態の断面図を示している。
　図４に示される第４実施の形態の撮像装置１は、第１半導体１１の平面領域の一部に、上下方向に積層された第２半導体１２及び第３半導体１３が接合され、第２半導体１２と異なる第１半導体１１の平面領域に、第４半導体１０１が接合されている点で、図２に示した第２実施の形態と共通する。
　一方、図２に示した第２実施の形態では、積層された第２半導体１２及び第３半導体１３の厚みと、第４半導体１０１の厚みが異なっていたのに対し、図４の第４実施の形態は、第２半導体１２及び第３半導体１３の厚みと、第４半導体１０１の厚みが同じである点で、第２実施の形態と相違する。換言すれば、第４実施の形態の撮像装置１では、第４半導体１０１の厚みが第２半導体１２及び第３半導体１３の厚みと同じとなるように、半導体基板１１１の厚みが厚く形成されている。第４実施の形態の撮像装置１は、半導体基板１１１の厚み以外、第２実施の形態と同様に構成されている。
　第４実施の形態の撮像装置１は、第２実施の形態と同様に、例えば、第２半導体１２と第３半導体１３とを接合して積層されたチップと、第４半導体１０１のチップをそれぞれ別工程で製造し、ウエハ状態の第１半導体１１に接合することで、製造することができる。第４半導体１０１のチップの厚みを、第２半導体１２と第３半導体１３とを接合したチップの厚みに合わせることで、ウエハ状態の第１半導体１１に貼り合わせる工程が容易となる。
　なお、図４に示した第４実施の形態では、第１半導体１１を、第２実施の形態と同様に１枚の半導体基板２１を用いた単層構造としたが、図３の第３実施の形態のように、半導体基板２１と半導体基板１５１とを積層した積層構造としてもよい。
＜５．撮像装置の第５実施の形態＞
　図５は、本技術を適用した撮像装置の第５実施の形態の断面図を示している。
　図５に示される第５実施の形態の撮像装置１は、第１半導体１１の平面領域の一部に、上下方向に積層された第２半導体１２及び第３半導体１３が接合され、第２半導体１２と異なる第１半導体１１の平面領域に、第４半導体１０１が接合されている点で、図２に示した第２実施の形態と共通する。
　一方、図５の第５実施の形態では、第４半導体１０１の下側（支持基板１４側）に、半導体基板２１１のみで構成される第５半導体２０１がさら積層されている点で、第２実施の形態と相違する。図５の第５実施の形態は、第４半導体１０１の下側に第５半導体２０１を積層することで、第４半導体１０１と第５半導体２０１を合わせた厚みが、第２半導体１２及び第３半導体１３を合わせた厚みと同じに形成されている。換言すれば、第５実施の形態の撮像装置１では、第４半導体１０１と第５半導体２０１を合わせた厚みが第２半導体１２及び第３半導体１３を合わせた厚みと同じとなるように、第５半導体２０１が追加されている。第５半導体２０１を構成する半導体基板２１１は、回路等が形成されていないダミー基板である。半導体基板２１１の外側は絶縁膜１６で覆われており、第４半導体１０１の半導体基板１１１と第５半導体２０１の半導体基板２１１とは、絶縁膜１６の酸化膜接合により接続されている。第４実施の形態は、第５半導体２０１が追加された以外は、第２実施の形態と同様に構成されている。
　第５実施の形態の撮像装置１は、第２実施の形態と同様に、例えば、第２半導体１２と第３半導体１３とを接合して積層されたチップと、そのチップの厚みに揃えて形成された第４半導体１０１と第５半導体２０１とを接合して積層されたチップをそれぞれ別工程で製造し、ウエハ状態の第１半導体１１に接合することで、製造することができる。第４半導体１０１と第５半導体２０１の接合チップの厚みを、第２半導体１２と第３半導体１３の接合チップの厚みに合わせることで、ウエハ状態の第１半導体１１に貼り合わせる工程が容易となる。
　なお、図５に示した第５実施の形態では、第１半導体１１を、第２実施の形態と同様に１枚の半導体基板２１を用いた単層構造としたが、図３の第３実施の形態のように、半導体基板２１と半導体基板１５１とを積層した積層構造としてもよい。
＜６．撮像装置のブロック図＞
　図６は、上述した第２実施の形態ないし第５実施の形態のように、撮像装置１が第１半導体ないし第４半導体で構成される場合の、撮像装置１の構成例を示すブロック図である。
　第１半導体１１は、フォトダイオード２２等が形成された複数の画素が行列状に配列された画素アレイ部２５１と、パッド部２５２A及び２５２Bとを含む。パッド部２５２A及び２５２Bは、図１で示した複数のパッド３４からなり、撮像装置１の入出力部に相当する。パッド部２５２Aは、第２半導体１２と電気的に接続される複数のパッド３４を含み、パッド部２５２Bは、第４半導体１０１と電気的に接続される複数のパッド３４を含む。
　第２半導体１２は、変換回路８１を少なくとも含む。変換回路８１は、第１半導体１１と第３半導体１３との間で電気特性または物理特性を変換するとともに、第３半導体１３と第４半導体１０１との間で電気特性または物理特性を変換する。変換回路８１を少なくとも含む第２半導体１２を設けることにより、接合される第３半導体１３との互換性を向上させることができる。
　第３半導体１３は、例えばフレームメモリで構成されるメモリ回路２６１を有する。メモリ回路２６１は、変換回路８１を介して、第４半導体１０１のロジック回路２７２から供給されるデータを記憶する。
　第４半導体１０１は、アナログ/AD変換回路２７１、ロジック回路２７２、及び、IF回路２７３を含む。アナログ/AD変換回路２７１は、画素アレイ部２５１の各画素から出力されたアナログの信号を処理するアナログ信号処理回路と、アナログの信号をデジタルの信号に変換するAD変換回路とで構成される。アナログ/AD変換回路２７１は、デジタルに変換（AD変換）した信号をロジック回路２７２に出力する。ロジック回路２７２は、アナログ/AD変換回路２７１から供給される信号に対して、例えば黒レベル調整、列ばらつき補正などの各種デジタル信号処理などを行う。ロジック回路２７２は、処理後の信号をIF回路２７３に出力したり、必要に応じて、第３半導体１３のメモリ回路２６１に記憶させる。IF回路２７３は、ロジック回路２７２から供給される信号を、例えばMIPI(Mobile Industry Processor Interface)の規格など、所定のフォーマットに変換して、パッド部２５２Bを介して外部装置へ出力する。
　撮像装置１が第１半導体ないし第４半導体で構成される場合において、第３半導体１３にロジック回路２７２を設け、第４半導体にメモリ回路２６１を設けた構成としてもよい。あるいはまた、第３半導体１３及び第４半導体の両方に、メモリ回路２６１もしくはロジック回路２７２の一方または両方が設けられてもよい。ロジック回路２７２には、各画素で生成された信号を処理する信号処理回路、各画素で生成された信号に基づくAI処理を行うAI処理回路が含まれる。
＜７．変換回路の具体的構成例＞
　次に、第２半導体１２に設けられる変換回路８１の具体的構成例について説明する。
　＜パラレル－シリアル変換回路＞
　変換回路８１には、例えば、パラレル－シリアル変換回路を含むことができる。パラレル－シリアル変換回路は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。
　図７は、変換回路８１に含まれるパラレル－シリアル変換回路の具体的構成例とタイミングチャートを示している。
　パラレル－シリアル変換回路３０１は、３つのセレクタ３１１及びDフリップフロップ３１２で構成され、３つのパラレルの信号D0,D1,D2をシリアル信号に変換して出力する。各セレクタ３１１には、パラレル信号D0,D1、またはD2のいずれかと、サンプリングタイミングを制御するSH信号が入力される。各セレクタ３１１は、SH信号がLowのときの入力Bの信号D0,D1、またはD2を出力する。各Dフリップフロップ３１２は、前段のセレクタ３１１が出力し、入力Dへ供給された信号を、クロック信号CKの立ち上がりで記憶し、出力Qから出力する。これにより、パラレル－シリアル変換回路３０１の出力OUTからは、信号D0,D1,D2が、順に出力される。パラレル－シリアル変換回路３０１により、低速のパラレル信号を、高速のシリアル信号に変換して出力することができる。
　＜シリアル－パラレル変換回路＞
　変換回路８１には、例えば、シリアル－パラレル変換回路を含むことができる。シリアル－パラレル変換回路は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。
　図８は、変換回路８１に含まれるシリアル－パラレル変換回路の具体的構成例とタイミングチャートを示している。
　シリアル－パラレル変換回路３２１は、３つのDフリップフロップ３３１を接続して構成され、順次入力される３つの信号D0,D1,D2をパラレル信号に変換して出力する。各Dフリップフロップ３３１は、入力Dへ供給された信号を、クロック信号CKの立ち上がりで記憶し、出力Qから出力する。これにより、シリアル－パラレル変換回路３２１の出力OUT0, OUT1, OUT2から、信号D0,D1,D2が同時に出力される。シリアル－パラレル変換回路３２１により、高速のシリアル信号を、低速のパラレル信号に変換して出力することができる。
　第３半導体１３及び第４半導体１０１として汎用の半導体チップを用いる場合、並列数は半導体チップのパッド数によって律速する。変換回路８１の少なくとも一部として、パラレル－シリアル変換回路３０１またはシリアル－パラレル変換回路３２１を設けることにより、データ信号の並列数を増やし、データレートを上げることができる。
　＜配線ピッチ変換部＞
　例えば、メモリ回路２６１（図６）が形成された第３半導体１３として汎用の半導体チップを用いた場合、第３半導体１３の配線ピッチと、第１半導体１１の配線ピッチとが異なることが考えられる。例えば、汎用の半導体チップを用いた第３半導体１３の配線ピッチは、第１半導体１１の配線ピッチよりも大きく（広く）なっている。変換回路８１には、第１半導体１１と第３半導体１３との間で、配線ピッチを変換する配線ピッチ変換部を含む構成とすることができる。配線ピッチ変換部は、第１半導体１１と第３半導体１３との間で物理特性を変換する変換回路の一例である。配線ピッチ変換部を設けることにより、接合される第３半導体１３との互換性を向上させることができる。
　＜ロジック回路部＞
　変換回路８１には、例えば、メモリ回路２６１に記憶された複数の画像の演算や、画像内の複数画素の演算などを行う演算回路、上述したシリアル－パラレル変換回路等のクロック信号CKを生成するクロック生成回路などのロジック回路部を含むことができる。ロジック回路部は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。ロジック回路部を設けることにより、第１半導体１１の回路面積を減らすことができる。
　＜フォーマット変換部＞
　変換回路８１には、例えば、フォーマット変換部を含むことができる。フォーマット変換部は、例えば、DDR４、DDR５、MIPIなどの規格に準拠した信号フォーマットに変換して出力する回路である。フォーマット変換部は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。フォーマット変換部を設けることにより、信号フォーマットを変換することができ、通信方式の自由度を向上させることができる。
　＜電源供給部＞
　変換回路８１には、例えば、電源供給部を含むことができる。電源供給部は、例えば、パッド部２５２Aまたは２５２Bから入力された電源電圧を、第３半導体１３へ供給する回路である。電源供給部は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。
　＜テスト回路＞
　変換回路８１には、例えば、第３半導体１３の動作をテストするテスト回路を含むことができる。テスト回路は、例えば、第３半導体１３にアナログ/AD変換回路２７１やロジック回路２７２が設けられた場合、それらの回路の動作をテストするための回路である。テスト回路は、第１半導体１１と第３半導体１３との間で電気特性を変換する変換回路の一例である。
＜８．まとめ＞
　撮像装置１は、第１半導体１１、第２半導体１２、及び、第３半導体１３が上下方向に積層して構成され、第１半導体１１と第３半導体１３との間に配置された第２半導体１２が、電気特性または物理特性を変換する変換回路８１を含む構成とされている。第２半導体１２に変換回路８１を設けたことにより、第３半導体１３として汎用の半導体チップを採用することができ、撮像装置１の製造コストを低減することができる。第４半導体１０１も接合されている場合には、第４半導体１０１についても汎用の半導体チップを採用することができ、撮像装置１の製造コストをさらに低減することができる。第１半導体１１は、第２半導体１２、第３半導体１３、及び、第４半導体１０１のどれよりも大きい平面サイズで形成され、第２半導体１２と第４半導体１０１は、第１半導体１１の異なる平面領域に配置される。
＜９．撮像装置の使用例＞
　図９は、上述の撮像装置１を用いたイメージセンサの使用例を示す図である。
　上述の撮像装置１は、イメージセンサとして、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜１０．電子機器への適用例＞
　本技術は、撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換素子）に撮像装置を用いる電子機器全般に対して適用可能である。撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール形態であってもよい。
　図１０は、本技術を適用した電子機器の構成例を示すブロック図である。
　図１０の電子機器６００は、レンズ群などからなる光学部６０１、図１の撮像装置１の構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路６０３を備える。また、電子機器６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
　光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、図１の撮像装置１、即ち、メイン基板としての第１半導体１１と、それより平面サイズが小さいシリコンダイである第２半導体１２及び第３半導体１３とを上下方向に接合して構成し、第１半導体１１と第３半導体１３との間に配置された第２半導体１２に変換回路８１を設けた撮像装置を用いることができる。
　表示部６０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部６０７は、ユーザによる操作の下に、電子機器６００が持つ様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像装置６０２として、上述した各実施の形態のいずれかを適用した撮像装置１を用いることで、製造コストを低減し、歩留まりを向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの電子機器６００においても、製造コストを低減し、歩留まりを向上させることができる。
＜１１．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１２は、撮像部１２０３１の設置位置の例を示す図である。
　図１２では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、上述した各実施の形態に係る撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、製造コストを低減し、小型化しつつも、より見やすい撮影画像を得ることができたり、距離情報を取得することができる。また、得られた撮影画像や距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
　また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示の技術は、以下の構成を取ることができる。
（１）
　第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、
　前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む
　半導体装置。
（２）
　前記第１半導体には、前記第２半導体と異なる平面領域に、第４半導体がさらに接合されて構成されている
　前記（１）に記載の半導体装置。
（３）
　前記第３半導体は、前記第２半導体の前記変換回路と、前記第１半導体の配線を介して、前記第４半導体と接続されている
　前記（２）に記載の半導体装置。
（４）
　前記第１半導体は、複数の半導体基板を積層して構成され、
　前記第３半導体は、前記第２半導体の前記変換回路と、前記第１半導体の再配線を介して、前記第４半導体と接続されている
　前記（２）または（３）に記載の半導体装置。
（５）
　前記第４半導体は、前記第２半導体と前記第３半導体を積層した厚みと異なる厚みを有する
　前記（２）ないし（４）のいずれかに記載の半導体装置。
（６）
　前記第４半導体は、前記第２半導体と前記第３半導体を積層した厚みと同じ厚みを有する
　前記（２）ないし（４）のいずれかに記載の半導体装置。
（７）
　前記第４半導体とダミー基板とを合わせた厚みが、前記第２半導体と前記第３半導体を積層した厚みと同じ厚みに構成されている
　前記（６）に記載の半導体装置。
（８）
　前記変換回路は、パラレル－シリアル変換回路を含む
　前記（１）ないし（７）のいずれかに記載の半導体装置。
（９）
　前記変換回路は、シリアル－パラレル変換回路を含む
　前記（１）ないし（８）のいずれかに記載の半導体装置。
（１０）
　前記変換回路は、配線ピッチを変換する配線ピッチ変換部を含む
　前記（１）ないし（９）のいずれかに記載の半導体装置。
（１１）
　前記変換回路は、ロジック回路部を含む
　前記（１）ないし（１０）のいずれかに記載の半導体装置。
（１２）
　前記変換回路は、信号フォーマットを変換するフォーマット変換部を含む
　前記（１）ないし（１１）のいずれかに記載の半導体装置。
（１３）
　前記変換回路は、前記第３半導体へ電源電圧を供給する電源供給部を含む
　前記（１）ないし（１２）のいずれかに記載の半導体装置。
（１４）
　前記変換回路は、前記第３半導体のテスト回路を含む
　前記（１）ないし（１３）のいずれかに記載の半導体装置。
（１５）
　前記第１半導体は、前記第２半導体及び前記第３半導体よりも大きい平面サイズを有する
　前記（１）ないし（１４）のいずれかに記載の半導体装置。
（１６）
　前記第１半導体は、行列状に配列された光電変換素子を含む
　前記（１）ないし（１５）のいずれかに記載の半導体装置。
（１７）
　前記第３半導体は、信号処理回路またはAI処理回路を含むロジック回路を含む
　前記（１）ないし（１６）のいずれかに記載の半導体装置。
（１８）
　前記第３半導体は、メモリ回路を含む
　前記（１）ないし（１７）のいずれかに記載の半導体装置。
（１９）
　第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、
　前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む
　半導体装置
　を備える電子機器。
　１　撮像装置，　１１　第１半導体，　１２　第２半導体，　１３　第３半導体，　１４　支持基板，　１５　絶縁層，　１６　絶縁膜，　２１　半導体基板，　２２　フォトダイオード，　２３　平坦化膜，　２４　カラーフィルタ，　２５　オンチップレンズ，　３１　金属配線，　３４　パッド，　４１　配線層，　５１　半導体基板，　６１　半導体基板，　８１　変換回路，　８２　領域，　１０１　第４半導体，　２０１　第５半導体，　３０１　パラレル－シリアル変換回路，　３２１　シリアル－パラレル変換回路，　６００　電子機器，　６０２　固体撮像装置

Claims (19)

  1. 　第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、
    　前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む
    　半導体装置。
  2. 　前記第１半導体には、前記第２半導体と異なる平面領域に、第４半導体がさらに接合されて構成されている
    　請求項１に記載の半導体装置。
  3. 　前記第３半導体は、前記第２半導体の前記変換回路と、前記第１半導体の配線を介して、前記第４半導体と接続されている
    　請求項２に記載の半導体装置。
  4. 　前記第１半導体は、複数の半導体基板を積層して構成され、
    　前記第３半導体は、前記第２半導体の前記変換回路と、前記第１半導体の再配線を介して、前記第４半導体と接続されている
    　請求項２に記載の半導体装置。
  5. 　前記第４半導体は、前記第２半導体と前記第３半導体を積層した厚みと異なる厚みを有する
    　請求項２に記載の半導体装置。
  6. 　前記第４半導体は、前記第２半導体と前記第３半導体を積層した厚みと同じ厚みを有する
    　請求項２に記載の半導体装置。
  7. 　前記第４半導体とダミー基板とを合わせた厚みが、前記第２半導体と前記第３半導体を積層した厚みと同じ厚みに構成されている
    　請求項６に記載の半導体装置。
  8. 　前記変換回路は、パラレル－シリアル変換回路を含む
    　請求項１に記載の半導体装置。
  9. 　前記変換回路は、シリアル－パラレル変換回路を含む
    　請求項１に記載の半導体装置。
  10. 　前記変換回路は、配線ピッチを変換する配線ピッチ変換部を含む
    　請求項１に記載の半導体装置。
  11. 　前記変換回路は、ロジック回路部を含む
    　請求項１に記載の半導体装置。
  12. 　前記変換回路は、信号フォーマットを変換するフォーマット変換部を含む
    　請求項１に記載の半導体装置。
  13. 　前記変換回路は、前記第３半導体へ電源電圧を供給する電源供給部を含む
    　請求項１に記載の半導体装置。
  14. 　前記変換回路は、前記第３半導体のテスト回路を含む
    　請求項１に記載の半導体装置。
  15. 　前記第１半導体は、前記第２半導体及び前記第３半導体よりも大きい平面サイズを有する
    　請求項１に記載の半導体装置。
  16. 　前記第１半導体は、行列状に配列された光電変換素子を含む
    　請求項１に記載の半導体装置。
  17. 　前記第３半導体は、信号処理回路またはAI処理回路を含むロジック回路を含む
    　請求項１に記載の半導体装置。
  18. 　前記第３半導体は、メモリ回路を含む
    　請求項１に記載の半導体装置。
  19. 　第１半導体、第２半導体、及び、第３半導体が上下方向に積層して構成され、
    　前記第１半導体と前記第３半導体との間に配置された前記第２半導体は、電気特性または物理特性を変換する変換回路を含む
    　半導体装置
    　を備える電子機器。
PCT/JP2023/028064 2022-08-17 2023-08-01 半導体装置および電子機器 Ceased WO2024038757A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/995,046 US20260026125A1 (en) 2022-08-17 2023-08-01 Semiconductor device and electronic apparatus
CN202380051738.8A CN119522645A (zh) 2022-08-17 2023-08-01 半导体装置和电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-129910 2022-08-17
JP2022129910 2022-08-17

Publications (1)

Publication Number Publication Date
WO2024038757A1 true WO2024038757A1 (ja) 2024-02-22

Family

ID=89941559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/028064 Ceased WO2024038757A1 (ja) 2022-08-17 2023-08-01 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US20260026125A1 (ja)
CN (1) CN119522645A (ja)
WO (1) WO2024038757A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126043A (ja) * 2013-12-26 2015-07-06 ソニー株式会社 電子デバイス
WO2018173764A1 (ja) * 2017-03-21 2018-09-27 富士フイルム株式会社 積層デバイス、積層体および積層デバイスの製造方法
JP2018181988A (ja) * 2017-04-10 2018-11-15 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2020072410A (ja) * 2018-10-31 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022074493A (ja) * 2020-11-04 2022-05-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126043A (ja) * 2013-12-26 2015-07-06 ソニー株式会社 電子デバイス
WO2018173764A1 (ja) * 2017-03-21 2018-09-27 富士フイルム株式会社 積層デバイス、積層体および積層デバイスの製造方法
JP2018181988A (ja) * 2017-04-10 2018-11-15 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2020072410A (ja) * 2018-10-31 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022074493A (ja) * 2020-11-04 2022-05-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Also Published As

Publication number Publication date
US20260026125A1 (en) 2026-01-22
CN119522645A (zh) 2025-02-25

Similar Documents

Publication Publication Date Title
KR102246424B1 (ko) 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
US12349487B2 (en) Solid-state image pickup device and electronic apparatus
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
US12191337B2 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
EP4471847A1 (en) Semiconductor device, method for manufacturing same, and electronic apparatus
US20240222410A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic equipment
CN111886855B (zh) 摄像装置和电子设备
JP7654551B2 (ja) 撮像装置、電子機器、製造方法
JP7785776B2 (ja) 固体撮像素子、撮像装置、および電子機器
WO2024038757A1 (ja) 半導体装置および電子機器
CN114008783A (zh) 摄像装置
JP7630428B2 (ja) 半導体パッケージ
WO2023210324A1 (ja) 固体撮像装置および電子機器
WO2024084865A1 (ja) 半導体装置
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
US20250351610A1 (en) Semiconductor device and imaging device
WO2024241891A1 (ja) 固体撮像装置および電子機器
WO2025062845A1 (ja) 光検出装置、電子機器及び光検出装置の製造方法
WO2024195725A1 (ja) 半導体装置
WO2024157747A1 (ja) 固体撮像装置
JP2025123863A (ja) 半導体素子
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2018155195A1 (ja) 撮像装置、電子機器、及び、撮像装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23854792

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380051738.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18995046

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 202380051738.8

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23854792

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWP Wipo information: published in national office

Ref document number: 18995046

Country of ref document: US