WO2024025401A1 - Circuit board and semiconductor package comprising same - Google Patents

Circuit board and semiconductor package comprising same Download PDF

Info

Publication number
WO2024025401A1
WO2024025401A1 PCT/KR2023/011134 KR2023011134W WO2024025401A1 WO 2024025401 A1 WO2024025401 A1 WO 2024025401A1 KR 2023011134 W KR2023011134 W KR 2023011134W WO 2024025401 A1 WO2024025401 A1 WO 2024025401A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
electrode
width
reinforcement
horizontal direction
Prior art date
Application number
PCT/KR2023/011134
Other languages
French (fr)
Korean (ko)
Inventor
손용호
김용석
김무성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2024025401A1 publication Critical patent/WO2024025401A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Definitions

  • the embodiment relates to a circuit board, and particularly to a circuit board with improved bending characteristics and a semiconductor package including the same.
  • a semiconductor package in which a plurality of semiconductor elements are arranged using a plurality of circuit boards.
  • Such a semiconductor package has a structure in which a plurality of semiconductor devices are connected to each other in the horizontal and/or vertical directions on a circuit board. Accordingly, the semiconductor package has the advantage of efficiently using the mounting area of the semiconductor device and enabling high-speed signal transmission through a short signal transmission path between the semiconductor devices.
  • the above semiconductor package is widely applied to mobile devices, etc.
  • semiconductor packages applied to products that provide the Internet of Things (IoT), self-driving cars, and high-performance servers are increasing in number of semiconductor devices and/or the size of each semiconductor device in accordance with the trend of high integration. As functional parts are divided, the concept is expanding to semiconductor chiplets.
  • the interposer gradually increases the width or width of the circuit pattern from the semiconductor device to the semiconductor package in order to facilitate mutual communication between semiconductor devices and/or semiconductor chiplets, or to interconnect semiconductor devices and semiconductor package substrates. By functioning as a redistribution layer, it can function to facilitate electrical signals between the semiconductor device and the semiconductor package substrate, which has a circuit pattern that is relatively large compared to the circuit pattern of the semiconductor device.
  • the interposer may have an area greater than or equal to the total area of a plurality of semiconductor devices and/or semiconductor chiplets in order to mount a plurality of semiconductor devices and/or semiconductor chiplets as a whole, or may be used to mount a plurality of semiconductor devices and/or semiconductor chiplets. (Chiplet) It may be placed only in the part for interconnection. That is, the area of the interposer may increase as the number of semiconductor devices and/or semiconductor chiplets increases, but may not increase. However, as the number of semiconductor devices and/or semiconductor chiplets increases, the area of the circuit board of the semiconductor package tends to increase.
  • Patent Document 1 KR 10-2016-0116838 A
  • the embodiment provides a circuit board with a new structure and a semiconductor package including the same.
  • the embodiment provides a circuit board with improved bending characteristics and a semiconductor package including the same.
  • the embodiment provides a circuit board with improved heat dissipation characteristics and a semiconductor package including the same.
  • the embodiment provides a semiconductor package with improved adhesion between a circuit board and a connecting member.
  • a circuit board includes: a board; and a reinforcement pattern disposed on the substrate, wherein the reinforcement pattern includes a first reinforcement part extending in a first horizontal direction on the substrate, and a second horizontal direction perpendicular to the first horizontal direction on the substrate. and an extending second reinforcement part, wherein the width of the first reinforcement part is different from the width of the second reinforcement part.
  • the width of the first reinforcement part is the width of the first reinforcement part in the second horizontal direction
  • the width of the second reinforcement part is the width of the second reinforcement part in the first horizontal direction
  • the width of the substrate in the first horizontal direction is different from the width of the substrate in the second horizontal direction.
  • the width of the substrate in the first horizontal direction is greater than the width of the substrate in the second horizontal direction.
  • the width of the first reinforcement part in the second horizontal direction satisfies a range of 1.3 to 5 times the width of the second reinforcement part in the first horizontal direction.
  • the width of the first reinforcement part in the second horizontal direction satisfies the range of 50 ⁇ m to 90 ⁇ m.
  • the reinforcement pattern is disposed in a closed loop shape on the substrate, and the first reinforcement part is connected to the second reinforcement part.
  • a semiconductor package includes the circuit board; and a connecting member disposed on the circuit board, wherein the circuit board includes an electrode layer connected to the connecting member.
  • the electrode layer includes a reinforcement electrode corresponding to the reinforcement pattern; and a signal electrode spaced apart from the reinforcement electrode and electrically connected to the connection member.
  • the reinforcing electrode is a power line that supplies power to the connecting member.
  • the reinforcement electrode includes a plurality of reinforcement electrodes disposed in different layers
  • the circuit board includes a through portion connecting the plurality of reinforcement electrodes.
  • the penetrating part may include a first penetrating part that vertically overlaps the first reinforcing part; and a second penetrating part that vertically overlaps the second reinforcing part.
  • the width of the first penetrating part in the first horizontal direction is greater than the width of the first penetrating part in the second horizontal direction.
  • the width of the second penetrating part in the first horizontal direction is smaller than the width of the second penetrating part in the second horizontal direction.
  • the circuit board includes a first reinforcement electrode
  • the connecting member includes a second reinforcement electrode
  • the first reinforcement electrode and the second reinforcement electrode do not overlap in the vertical direction.
  • the circuit board includes a first reinforcement electrode and a first signal electrode
  • the connecting member includes a second reinforcement electrode and a second signal electrode
  • the first reinforcement electrode and the second reinforcement electrode are aligned in a vertical direction. overlapped with.
  • the semiconductor package may include: a first connection portion disposed between the first reinforcement electrode and the second reinforcement electrode; and a second connection portion disposed between the first signal electrode and the second signal electrode.
  • the circuit board of the embodiment includes a substrate and a reinforcement pattern disposed on the substrate.
  • the reinforcement pattern includes a first part disposed in a first horizontal direction on the substrate and a second part disposed in a second horizontal direction different from the first horizontal direction.
  • the first part is disposed to extend long in the first horizontal direction on the substrate.
  • the second part is disposed to extend long in the second horizontal direction on the substrate.
  • the width of the first part in the second horizontal direction is different from the width of the second part in the first horizontal direction. That is, in the embodiment, the width of the first part disposed in a direction in which relatively large bending occurs in the circuit board is larger than the width of the second part.
  • the width of the substrate in the first horizontal direction is greater than the width of the substrate in the second horizontal direction.
  • the width of the first part of the reinforcement pattern is greater than the width of the second part. Accordingly, the embodiment can more effectively prevent the circuit board from bending by controlling the width of the reinforcement pattern. Accordingly, the embodiment can improve the bending characteristics of the circuit board. Furthermore, the embodiment can improve bending characteristics while minimizing the area of the reinforcement pattern on the substrate by controlling the width. Accordingly, the embodiment can minimize an increase in the area of the circuit board due to the reinforcement pattern.
  • the embodiment can improve the bonding characteristics of the circuit board and the connection member.
  • the connecting member may be a separate external board combined with the circuit board, or may be a semiconductor device.
  • a connecting portion is disposed between the circuit board and the connecting member. At this time, if bending occurs in the circuit board, a problem may occur in which the connection portion is separated from the circuit board and/or the connecting member. Furthermore, if bending occurs in the circuit board, the degree of alignment between the circuit board and the connecting member may be reduced.
  • the embodiment can improve the bonding force between the circuit board and the connection member by improving the bending characteristics of the circuit board. Furthermore, the embodiment can improve the degree of matching of the coupling position between the circuit board and the connection member. Accordingly, embodiments may improve the physical and/or electrical characteristics of the semiconductor package.
  • the reinforcement patterns of the embodiment are disposed on different layers of the circuit board.
  • the circuit board includes reinforcing penetrating portions that connect reinforcing patterns arranged in different layers.
  • the bending characteristics of the circuit board and the bending characteristics of the semiconductor package can be further improved by additionally disposing the reinforcing penetrating portion.
  • the reinforcement pattern is a reinforcement electrode that is part of the electrode layer disposed on the circuit board.
  • the reinforcing electrode may include a metal material.
  • the semiconductor package of the embodiment includes a circuit board including a first reinforcement pattern and a connection member including a second reinforcement pattern.
  • the first reinforcement pattern and the second reinforcement pattern overlap in the vertical direction.
  • the semiconductor package includes a connection portion disposed between the circuit board and the connection member.
  • the connection part includes a first connection part disposed between the first reinforcement pattern of the circuit board and the second reinforcement pattern of the connection member.
  • the embodiment couples the first reinforcement pattern of the circuit board and the second reinforcement pattern of the second circuit board using the first connection part.
  • the embodiment can further improve the bonding force between the circuit board and the connection member.
  • heat generated in the circuit board may be transferred to a connecting member through the first connection part, or heat generated in the connecting member may be transferred to the circuit board. Through this, the embodiment can further improve the heat dissipation characteristics of the semiconductor package.
  • the first reinforcement pattern can be used as a power terminal to supply power from the circuit board to the connection member.
  • the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably.
  • the circuit board provides a power signal to the connection member using a reinforcement pattern, thereby enabling sufficient power supply required to drive the connection member.
  • the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
  • FIG. 1 is a diagram showing a semiconductor package according to a comparative example.
  • Figure 2a is a cross-sectional view showing a semiconductor package according to the first embodiment.
  • Figure 2b is a cross-sectional view showing a semiconductor package according to a second embodiment.
  • Figure 2c is a cross-sectional view showing a semiconductor package according to a third embodiment.
  • Figure 2d is a cross-sectional view showing a semiconductor package according to a fourth embodiment.
  • Figure 2e is a cross-sectional view showing a semiconductor package according to a fifth embodiment.
  • Figure 2f is a cross-sectional view showing a semiconductor package according to the sixth embodiment.
  • Figure 2g is a cross-sectional view showing a semiconductor package according to a seventh embodiment.
  • Figure 3 is a cross-sectional view showing a circuit board according to the first embodiment.
  • Figure 4 is a perspective view schematically showing a circuit board according to an embodiment.
  • Figure 5 is a plan view showing a reinforcement pattern according to an embodiment.
  • Figure 6 is a diagram showing a circuit board according to a second embodiment.
  • Figure 7 is a diagram showing a circuit board according to a third embodiment.
  • FIG. 8 is a plan view showing a reinforcing electrode and a reinforcing penetrating portion of the circuit board of FIG. 7.
  • FIG. 9A is a diagram illustrating a semiconductor package including a plurality of circuit boards according to an embodiment.
  • FIG. 9B is a diagram illustrating a semiconductor package including a plurality of circuit boards according to another embodiment.
  • Figure 10 is a cross-sectional view showing a semiconductor package according to one embodiment.
  • the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.
  • top or bottom refers not only to cases where two components are in direct contact with each other, but also to one component. This also includes cases where another component described above is formed or placed between two components.
  • top (above) or bottom (bottom) it may include not only the upward direction but also the downward direction based on one component.
  • FIG. 1 is a diagram showing a semiconductor package according to a comparative example.
  • a semiconductor package includes a plurality of components 10 and 20 electrically coupled to each other with a connection portion 30 in between.
  • the plurality of components 10 and 20 may be a first circuit board and a second circuit board. In another embodiment, the plurality of components 10 and 20 may be circuit boards and semiconductor devices.
  • a semiconductor package includes a first component (10) and a second component (20).
  • the first component 10 includes a plurality of first insulating layers and first electrode layers. At this time, there is a problem that the first component 10 is bent in a specific direction depending on the type of insulating material constituting the first insulating layer and the wiring density occupied by the electrode layer on the first insulating layer.
  • the semiconductor package electrically couples the second component 20 with the connection portion 30 disposed on the first component 10.
  • the first component 10 is bent in a specific direction.
  • the second configuration 20 also has a problem of being bent in a specific direction.
  • the connecting portion 30 when at least one of the first member 10 and the second member 20 is bent in a specific direction, the connecting portion 30 is connected to the first member 10 and the second member 20. It includes a first connection portion 31 normally coupled between the second components 20 and a second connection portion 32 separated from at least one of the first component 10 and the second component 20.
  • connection part 30 includes the second connection part 32
  • an electrical reliability problem may occur due to the first component 10 and the second component 20 not being electrically connected to each other. there is.
  • the heat generation of the first component 10 or the second component 20 becomes more severe.
  • the embodiment improves the bending characteristics and heat dissipation characteristics of the semiconductor package, thereby further improving the product reliability of the semiconductor package.
  • the electronic device includes a main board (not shown).
  • the main board may be physically and/or electrically connected to various components.
  • the main board may be connected to the semiconductor package of the embodiment.
  • Various semiconductor devices may be mounted on the semiconductor package.
  • the semiconductor device may include active devices and/or passive devices. Active devices may be semiconductor devices in the form of integrated circuits (ICs) in which hundreds to millions of devices are integrated into one semiconductor device.
  • Semiconductor devices may be logic chips, memory chips, etc.
  • the logic chip may be a central processor (CPU), a graphics processor (GPU), or the like.
  • the logic chip is an application processor (AP) chip that includes at least one of a central processor (CPU), graphics processor (GPU), digital signal processor, cryptographic processor, microprocessor, microcontroller, or an analog-digital chip. It could be a converter, an application-specific IC (ASIC), or a set of chips containing a specific combination of the ones listed so far.
  • AP application processor
  • the memory chip may be a stack memory such as HBM. Additionally, the memory chip may include memory chips such as volatile memory (eg, DRAM), non-volatile memory (eg, ROM), and flash memory.
  • volatile memory eg, DRAM
  • non-volatile memory eg, ROM
  • flash memory e.g., NAND
  • Chip Scale Package (CSP), Flip Chip-Chip Scale Package (FC-CSP), Flip Chip Ball Grid Array (FC-BGA), Package On Package (POP), and SIP ( System In Package), but is not limited to this.
  • CSP Chip Scale Package
  • FC-CSP Flip Chip-Chip Scale Package
  • FC-BGA Flip Chip Ball Grid Array
  • POP Package On Package
  • SIP System In Package
  • the electronic devices include smart phones, personal digital assistants, digital video cameras, digital still cameras, vehicles, high-performance servers, and network systems. ), computer, monitor, tablet, laptop, netbook, television, video game, smart watch, automotive It may be, etc. However, it is not limited to this, and of course, it can be any other electronic device that processes data.
  • the semiconductor package of the embodiment may have various package structures including a circuit board, which will be described later.
  • the circuit board may be a package board described below, and in another embodiment, the circuit board may be an interposer described below.
  • FIG. 2A is a cross-sectional view showing a semiconductor package according to a first embodiment
  • FIG. 2B is a cross-sectional view showing a semiconductor package according to a second embodiment
  • FIG. 2C is a cross-sectional view showing a semiconductor package according to a third embodiment
  • FIG. 2D is a cross-sectional view showing a semiconductor package according to the fourth embodiment
  • FIG. 2E is a cross-sectional view showing a semiconductor package according to the fifth embodiment
  • FIG. 2F is a cross-sectional view showing a semiconductor package according to the sixth embodiment
  • FIG. 2G is a cross-sectional view showing a semiconductor package according to the sixth embodiment.
  • This is a cross-sectional view showing a semiconductor package according to Example 7.
  • the semiconductor package of the first embodiment may include a first circuit board 1100, a second circuit board 1200, and a semiconductor device 1300.
  • one of the first circuit board 1100 and the second circuit board 1200 may be the main circuit board, and the other may be called a connection member together with the semiconductor device 1300.
  • the first circuit board 1100 refers to a package board.
  • the first circuit board 1100 may provide a space where at least one external circuit board is coupled.
  • the external circuit board may refer to a second circuit board 1200 coupled to the first circuit board 1100.
  • the external circuit board may refer to a main board included in an electronic device coupled to the lower part of the first circuit board 1100.
  • the first circuit board 1100 may provide a space in which at least one semiconductor device is mounted.
  • the first circuit board 1100 includes at least one insulating layer, an electrode disposed on the at least one insulating layer, and a penetrating portion penetrating the at least one insulating layer.
  • a second circuit board 1200 is disposed on the first circuit board 1100.
  • the second circuit board 1200 may be an interposer.
  • the second circuit board 1200 may provide a space in which at least one semiconductor device is mounted.
  • the second circuit board 1200 may be connected to the at least one semiconductor device 1300.
  • the second circuit board 1200 may provide a space where the first semiconductor device 1310 and the second semiconductor device 1320 are mounted.
  • the second circuit board 1200 electrically connects the first semiconductor device 1310 and the second semiconductor device 1320, and connects the first and second semiconductor devices 1310 and 1320 with the first circuit.
  • the substrates 1100 may be electrically connected. That is, the second circuit board 1200 can function as a horizontal connection between a plurality of semiconductor devices and a vertical connection between the semiconductor devices and the package substrate.
  • FIG. 2A two semiconductor devices 1310 and 1320 are shown disposed on the second circuit board 1200, but the present invention is not limited thereto.
  • one semiconductor device may be disposed on the second circuit board 1200, and alternatively, three or more semiconductor devices may be disposed on the second circuit board 1200.
  • the second circuit board 1200 may be disposed between the at least one semiconductor device 1300 and the first circuit board 1100.
  • the second circuit board 1200 may be an active interposer that functions as a semiconductor device.
  • the semiconductor package of the embodiment may have a vertical stack structure on the first circuit board 1100 and function as a plurality of logic chips. Being able to have the functions of a logic chip may mean having the functions of an active element and a passive element. In the case of active devices, unlike passive devices, the current and voltage characteristics may not be linear, and in the case of active interposers, they may have the function of active devices.
  • the active interposer may function as a corresponding logic chip and perform a signal transmission function between the first circuit board 1100 and a second logic chip disposed on top of the active interposer.
  • the second circuit board 1200 may be a passive interposer.
  • the second circuit board 1200 may function as a signal relay between the semiconductor device 1300 and the first circuit board 1100, and may function as passive elements such as resistors, capacitors, and inductors. You can have it.
  • the number of terminals of the semiconductor device 1300 is gradually increasing due to 5G, Internet of Things (IOT), increased image quality, increased communication speed, etc. That is, the number of terminals provided in the semiconductor device 1300 increases, and as a result, the width of the terminal or the gap between a plurality of terminals is reduced.
  • the first circuit board 1100 is connected to the main board of the electronic device.
  • the second circuit board 1200 is placed on the first circuit board 1100 and the semiconductor device 1300.
  • the second circuit board 1200 may include electrodes having a fine width and spacing corresponding to the terminals of the semiconductor device 1300.
  • the semiconductor device 1300 may be a logic chip, a memory chip, or the like.
  • the logic chip may be a central processor (CPU), a graphics processor (GPU), or the like.
  • the logic chip is an AP that includes at least one of a central processor (CPU), a graphics processor (GPU), a digital signal processor, a cryptographic processor, a microprocessor, and a microcontroller, or an analog-to-digital converter, an ASIC (application -specific IC), etc., or it may be a chip set containing a specific combination of those listed so far.
  • the memory chip may be a stack memory such as HBM.
  • the memory chip may include memory chips such as volatile memory (eg, DRAM), non-volatile memory (eg, ROM), and flash memory.
  • the semiconductor package of the first embodiment may include a connection part.
  • the semiconductor package includes a first connection portion 1410 disposed between the first circuit board 1100 and the second circuit board 1200.
  • the first connection portion 1410 connects the second circuit board 1200 to the first circuit board 1100 and electrically connects them.
  • the semiconductor package may include a second connection portion 1420 disposed between the second circuit board 1200 and the semiconductor device 1300.
  • the second connection part 1420 may couple the semiconductor device 1300 to the second circuit board 1200 and electrically connect them.
  • the semiconductor package includes a third connection portion 1430 disposed on the lower surface of the first circuit board 1100.
  • the third connection part 1430 can connect the first circuit board 1100 to the main board and electrically connect them.
  • the first connection part 1410, the second connection part 1420, and the third connection part 1430 electrically connect a plurality of components using at least one bonding method among wire bonding, solder bonding, and direct metal-to-metal bonding. You can connect with . That is, because the first connection part 1410, the second connection part 1420, and the third connection part 1430 have the function of electrically connecting a plurality of components, when direct bonding between metals is used, the semiconductor package is solder or It can be understood as an electrically connected part rather than a wire.
  • the wire bonding method may mean electrically connecting a plurality of components using conductors such as gold (Au). Additionally, the solder bonding method can electrically connect a plurality of components using a material containing at least one of Sn, Ag, and Cu.
  • the direct bonding method between metals may mean recrystallization by applying heat and pressure between a plurality of components without the absence of solder, wire, conductive adhesive, etc., thereby directly bonding the plurality of components. .
  • the direct bonding method between metals may refer to a bonding method using the second connection part 1420. In this case, the second connection portion 1420 may refer to a metal layer formed between a plurality of components through recrystallization.
  • first connection part 1410, the second connection part 1420, and the third connection part 1430 may be connected to a plurality of components using a TC (Thermal Compression) bonding method.
  • the TC bonding may refer to a method of directly bonding a plurality of components by applying heat and pressure to the first connection part 1410, the second connection part 1420, and the third connection part 1430.
  • the electrode on which the first connection part 1410, the second connection part 1420, and the third connection part 1430 are disposed has a protrusion. can be placed.
  • the protrusion may protrude outward from the first circuit board 1100 or the second circuit board 1200.
  • the protrusion may be referred to as a bump.
  • the protrusion may also be referred to as a post.
  • the protrusion may also be referred to as a pillar.
  • the protrusion may refer to an electrode of the second circuit board 1200 on which the second connection portion 1420 for coupling to the semiconductor device 1300 is disposed. That is, as the pitch of the terminals of the semiconductor device 1300 becomes finer, a conductive adhesive such as solder may cause a short circuit between the plurality of second connection portions 1420 each connected to the plurality of terminals of the semiconductor device 1300. .
  • thermal compression bonding may be performed to reduce the volume of the second connection portion 1420, and the intermetallic compound (Inter
  • the electrode of the second circuit board 1200 on which the second connection part 1420 is disposed includes a protrusion.
  • the semiconductor package of the second embodiment differs from the semiconductor package of the first embodiment in that the connection member 1210 is disposed on the second circuit board 1200.
  • the connecting member 1210 may be referred to as a bridge substrate.
  • the connecting member 1210 may include a redistribution layer.
  • the connection member 1210 may function to electrically connect a plurality of semiconductor devices to each other horizontally.
  • the connection member 1210 may include a redistribution layer. Since the semiconductor package and the semiconductor device have a large difference in the width or width of the circuit pattern, a buffering role of the circuit pattern for electrical connection is necessary.
  • the buffering role may mean having an intermediate size between the width or width of the circuit pattern of the semiconductor package and the width or width of the circuit pattern of the semiconductor device, and the redistribution layer has the buffering function. It can be included.
  • connecting member 1210 may be a silicon bridge. That is, the connecting member 1210 may include a silicon substrate and a redistribution layer disposed on the silicon substrate.
  • the connecting member 1210 may be an organic bridge.
  • the connecting member 1210 may include an organic material.
  • the connecting member 1210 includes an organic substrate containing an organic material instead of the silicon substrate.
  • the connecting member 1210 may be embedded in the second circuit board 1200, but is not limited thereto.
  • the connecting member 1210 may be disposed on the second circuit board 1200 to have a protruding structure.
  • the second circuit board 1200 may include a cavity, and the connecting member 1210 may be disposed within the cavity of the second circuit board 1200.
  • the connecting member 1210 may horizontally connect a plurality of semiconductor devices disposed on the second circuit board 1200. Furthermore, a connecting member in another sense may refer to a plurality of semiconductor devices, and may refer to any one of a first circuit board and a second circuit board.
  • the semiconductor package of the third embodiment includes a second circuit board 1200 and a semiconductor device 1300. At this time, the semiconductor package of the third embodiment has a structure in which the first circuit board 1100 is removed compared to the semiconductor package of the second embodiment.
  • the second circuit board 1200 of the third embodiment can function as an interposer and as a package board.
  • the first connection portion 1410 disposed on the lower surface of the second circuit board 1200 may couple the second circuit board 1200 to the main board of the electronic device.
  • the semiconductor package of the fourth embodiment includes a first circuit board 1100 and a semiconductor device 1300.
  • the semiconductor package of the fourth embodiment has a structure in which the second circuit board 1200 is removed compared to the semiconductor package of the second embodiment.
  • the first circuit board 1100 of the fourth embodiment can function as a package board and connect the semiconductor device 1300 and the main board.
  • the first circuit board 1100 may include a connecting member 1110 for connecting a plurality of semiconductor devices.
  • the connecting member 1110 may be a silicon bridge or an organic bridge that connects a plurality of semiconductor devices.
  • the semiconductor package of the fifth embodiment further includes a third semiconductor element 1330 compared to the semiconductor package of the fourth embodiment.
  • a fourth connection portion 1440 is disposed on the lower surface of the first circuit board 1100.
  • a third semiconductor device 1330 may be disposed on the fourth connection portion 1400. That is, the semiconductor package of the fifth embodiment may have a structure in which semiconductor devices are mounted on the upper and lower sides, respectively.
  • the third semiconductor device 1330 may have a structure disposed on the lower surface of the second circuit board 1200 in the semiconductor package of FIG. 2C.
  • the semiconductor package of the sixth embodiment includes a first circuit board 1100.
  • a first semiconductor device 1310 may be disposed on the first circuit board 1100.
  • a first connection portion 1410 is disposed between the first circuit board 1100 and the first semiconductor device 1310.
  • the first circuit board 1100 includes a conductive coupling portion 1450.
  • the conductive coupling portion 1450 may protrude further from the first circuit board 1100 toward the second semiconductor device 1320.
  • the conductive coupling portion 1450 may be referred to as a bump or, alternatively, may be referred to as a post.
  • the conductive coupling portion 1450 may be disposed to have a protruding structure on the electrode disposed on the uppermost side of the first circuit board 1100.
  • a second semiconductor device 1320 may be disposed on the conductive coupling portion 1450. At this time, the second semiconductor device 1320 may be connected to the first circuit board 1100 through the conductive coupling portion 1450. Additionally, a second connection portion 1420 may be disposed on the first semiconductor device 1310 and the second semiconductor device 1320.
  • the second semiconductor device 1320 may be electrically connected to the first semiconductor device 1310 through the second connection portion 1420.
  • the second semiconductor device 1320 is connected to the first circuit board 1100 through the conductive coupling portion 1450 and is also connected to the first semiconductor device 1310 through the second connection portion 1420.
  • the second semiconductor device 1320 may receive a power signal and/or power through the conductive coupling portion 1450. Additionally, the second semiconductor device 1320 may exchange communication signals with the first semiconductor device 1310 through the second connection unit 1420.
  • the semiconductor package of the sixth embodiment provides sufficient power for driving the second semiconductor device 1320 by providing a power signal and/or power to the second semiconductor device 1320 through the conductive coupling portion 1450.
  • smooth control of power operation is possible.
  • the embodiment can improve the driving characteristics of the second semiconductor device 1320. That is, the embodiment can solve the problem of insufficient power provided to the second semiconductor device 1320. Furthermore, the embodiment allows at least one of the power signal, power, and communication signal of the second semiconductor device 1320 to be provided through different paths through the conductive coupling portion 1450 and the second connection portion 1420. Through this, the embodiment can solve the problem of loss of the communication signal caused by the power signal. For example, embodiments may minimize mutual interference between power signals and communication signals.
  • the second semiconductor device 1320 in the sixth embodiment may have a POP (Package On Package) structure in which a plurality of package substrates are stacked and may be disposed on the first circuit board 1100.
  • the second semiconductor device 1320 may be a memory package including a memory chip.
  • the memory package may be coupled to the conductive coupling portion 1450. At this time, the memory package may not be connected to the first semiconductor device 1310.
  • the semiconductor package of the seventh embodiment includes a first circuit board 1100, a first connection part 1410, a first connection part 1410, a semiconductor element 1300, and a third connection part 1430. .
  • the semiconductor package of the seventh embodiment differs from the semiconductor package of the fourth embodiment in that the connecting member 1110 is removed and the first circuit board 1100 includes a plurality of substrate layers.
  • the first circuit board 1100 includes a plurality of substrate layers.
  • the first circuit board 1100 may include a first circuit board layer 1100A corresponding to the package board and a second circuit board layer 1100B corresponding to the connecting member.
  • the semiconductor package of the seventh embodiment includes a first circuit board layer (1100A) and a second circuit board layer (1100A) in which the first circuit board (package board, 1100) and the second circuit board (interposer, 1200) shown in FIG. 2A are integrally formed.
  • a circuit board layer (1100B) includes a circuit board layer (1100B).
  • the material of the insulating layer of the second circuit board layer 1100B may be different from the material of the insulating layer of the first circuit board layer 1100A.
  • the material of the insulating layer of the second circuit board layer 1100B may include a photocurable material.
  • the second circuit board layer 1100B may be a photo imageable dielectric (PID).
  • the electrode can be miniaturized. Therefore, in the seventh embodiment, a second circuit board is formed by sequentially laminating an insulating layer of a photo-curable material on the first circuit board layer 1100A and forming a micronized electrode on the insulating layer of the photo-curable material. A layer 1100B may be formed.
  • the second circuit board 1100B may include a redistribution layer function including miniaturized electrodes, and may include a function of horizontally connecting a plurality of semiconductor devices 1310 and 1320.
  • circuit board described below may refer to any one circuit board among a plurality of circuit boards included in a previous semiconductor package.
  • the circuit board described below in one embodiment includes the first circuit board 1100, the second circuit board 1200, and the connection member (or bridge board, 1110, 1210).
  • Figure 3 is a cross-sectional view showing a circuit board according to the first embodiment.
  • the circuit board 100 includes a first insulating layer 110, a second insulating layer 150, a third insulating layer 160, an electrode layer 120, and a penetration portion ( 130) and an insulating member 140.
  • the first insulating layer 110 of the circuit board 100 may have a layer structure of at least one layer.
  • the first insulating layer 110 of the circuit board 100 may have a plurality of stacked structures.
  • the laminated structure can be distinguished by the penetrating portion 130 and can be distinguished by the difference in width between the penetrating portion 130 and the electrode layer 120. That is, the width of the lower surface of the electrode layer 120 may be greater than the width of the upper surface of the penetrating portion 130, and through this, the laminated structure can be distinguished.
  • the circuit board 100 of the embodiment can efficiently electrically connect at least one semiconductor device and/or the second circuit board to the main board.
  • the first insulating layer 110 of the circuit board 100 in FIG. 3 is shown as having a five-layer structure, but it is not limited to this.
  • the first insulating layer 110 of the circuit board 100 may have a number of layers of 4 or less, and may have a number of layers of 6 or more.
  • the first insulating layer 110 may be referred to as a support substrate that supports the circuit board 100, and may therefore be referred to as a 'substrate'.
  • the plurality of first insulating layers of the circuit board 100 may include the same insulating material, but is limited thereto. That is not the case.
  • at least one insulating layer among the plurality of first insulating layers of the circuit board 100 may include an insulating material different from the other first insulating layer.
  • the first insulating layer 110 of the circuit board 100 may be rigid or flexible.
  • the first insulating layer 110 of the circuit board 100 may include glass or plastic.
  • the first insulating layer 110 of the circuit board 100 may include chemically strengthened/semi-strengthened glass such as soda lime glass or aluminosilicate glass.
  • the first insulating layer 110 of the circuit board 100 is made of polyimide (PI), polyethylene terephthalate (PET), propylene glycol (PPG), polycarbonate (PC), etc. It may contain reinforced or soft plastic.
  • the first insulating layer 110 of the circuit board 100 may include sapphire.
  • the first insulating layer 110 of the circuit board 100 may include an optically isotropic film.
  • the first insulating layer 110 of the circuit board 100 is made of COC (Cyclic Olefin Copolymer), COP (Cyclic Olefin Polymer), wide isotropic polycarbonate (PC), or wide isotropic polymethyl methacrylate ( PMMA) may be included.
  • the first insulating layer 110 of the circuit board 100 may be formed of a material containing an inorganic filler and an insulating resin.
  • the first insulating layer 110 of the circuit board 100 may have a structure in which an inorganic filler of silica or alumina is disposed on a thermosetting resin or thermoplastic resin.
  • the first insulating layer 110 may have a structure in which a plurality of different insulating materials are stacked, and an exemplary arrangement structure will be described in more detail as follows.
  • the first insulating layer 110 may include a first layer corresponding to a core layer including a reinforcing member. Additionally, the first insulating layer 110 may include a plurality of second layers that are respectively disposed above and below the core layer and do not include a reinforcing member.
  • the circuit board 100 may be a core board.
  • the reinforcing member may also be referred to as reinforcing fiber or glass fiber.
  • the reinforcing member may refer to a glass fiber material extending along the horizontal direction of the first insulating layer 110, and may have a different meaning from inorganic fillers spaced apart from each other. That is, the reinforcing member of the first layer may have a different length or width along the horizontal direction than the filler of the second layer.
  • the glass fibers may be extended to have a width greater than or equal to the width of the first layer.
  • having a width greater than the width of the first layer may mean that the glass fibers can be arranged in a bent shape in the horizontal direction.
  • the second layer contains a filler, the effect of preventing problems such as bending is not as great as the glass fiber of the first layer, so the reinforcing member is explained separately from the filler of the second layer.
  • the first insulating layer 110 of the circuit board 100 may be a coreless board that does not include a core.
  • the first insulating layer 110 of the circuit board 100 is a reinforcing member that has excellent processability, enables slimming of the circuit board 100, and allows miniaturization of the electrode layer 120 of the circuit board 100. It may contain organic substances that do not contain.
  • the first insulating layer 110 of the circuit board 100 may use ABF (Ajinomoto Build-up Film), a product released by Ajinomoto, FR-4, BT (Bismaleimide Triazine), etc. , PID (Photo Imagable Dielectric resin), BT, etc. may be used.
  • the first insulating layer 110 may include a plurality of layers made of ABF.
  • the first insulating layer 110 of the circuit board 100 is composed only of ABF and does not include a reinforcing member, the bending characteristics of the circuit board 100 may be deteriorated. Accordingly, the first insulating layer 110 of the circuit board 100 is composed of ABF (Ajinomoto Build-up Film), and at least one ABF among the ABFs constituting the plurality of insulating layers of the circuit board 100 has Reinforcement members that can improve bending properties may be included.
  • ABF Ajinomoto Build-up Film
  • the first insulating layer 110 of the circuit board 100 includes a first layer composed of a first ABF containing a resin and a filler. Additionally, the first insulating layer 110 of the circuit board 100 includes a layer composed of a second ABF in which a reinforcing member is further included in the first ABF. At this time, the reinforcing member included in the second ABF may include a GCP (Glass Core Primer) material, but is not limited thereto.
  • GCP Glass Core Primer
  • the layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 may have a thickness ranging from 10 ⁇ m to 40 ⁇ m.
  • the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member may satisfy a thickness ranging from 15 ⁇ m to 35 ⁇ m. More preferably, the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member may satisfy a thickness ranging from 18 ⁇ m to 32 ⁇ m. If the thickness of the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member is less than 10 ⁇ m, the bending characteristics of the circuit board 100 may be reduced.
  • the thickness of the layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 is less than 10 ⁇ m, the electrode layer 120 of the circuit board 100 is not stably protected and , which may result in reduced electrical reliability.
  • the thickness of the layer not including the reinforcing member of the first insulating layer 110 of the circuit board 100 exceeds 40 ⁇ m, the overall thickness of the circuit board 100 increases, and thus the semiconductor The thickness of the package may increase.
  • the thickness of the layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 exceeds 40 ⁇ m, it may be difficult to miniaturize the electrode layer 120 of the circuit board 100. there is.
  • the thickness may correspond to the distance in the vertical direction between electrode layers disposed in different layers. That is, the thickness may refer to the length in the direction from the top to the bottom of the circuit board 100, or from the bottom to the top, and may refer to the length in the vertical direction.
  • the upper surface may mean the highest position of each component along the vertical direction
  • the lower surface may mean the lowest position of each component along the vertical direction. And, their positions may be referred to as opposites to each other.
  • the semiconductor package of the embodiment may include a second insulating layer 150 disposed on the upper surface of the circuit board 100. Additionally, the semiconductor package may include a third insulating layer 160 disposed on the lower surface of the circuit board 100.
  • the top surface of the circuit board 100 may mean the top surface of the first insulating layer 110, and more specifically, the top surface of the circuit board 100 may be the top surface of the plurality of first insulating layers disposed on the uppermost side. It may refer to the upper surface of the first insulating layer.
  • the lower surface of the circuit board 100 may refer to the lower surface of the first insulating layer 110. More specifically, the lower surface of the circuit board 100 may refer to the lower surface of the first insulating layer 110. 1 May refer to the lower surface of the insulating layer.
  • the second insulating layer 150 and the third insulating layer 160 may function to protect the upper and lower surfaces of the circuit board 100. Accordingly, the second insulating layer 150 and the third insulating layer 160 can be functionally referred to as a first protective layer and a second protective layer, respectively.
  • the second insulating layer 150 and the third insulating layer 160 may be resist layers.
  • the second insulating layer 150 and the third insulating layer 160 may be a solder resist layer containing an organic polymer material.
  • the second insulating layer 150 and the third insulating layer 160 may include an epoxy acrylate-based resin.
  • the second insulating layer 150 and the third insulating layer 160 may include resin, curing agent, photoinitiator, pigment, solvent, filler, additive, acrylic monomer, etc.
  • the embodiment is not limited to this, and the second insulating layer 150 and the third insulating layer 160 may be any one of a photo solder resist layer, a cover-lay, and a polymer material. Of course.
  • the solder and the solder resist layer do not have good wettability with each other, and as a result, the solder causes electrical damage between two adjacent protrusions among the plurality of protrusions 123. This can prevent short circuit problems.
  • Each of the second insulating layer 150 and the third insulating layer 160 may have a thickness of 1 ⁇ m to 20 ⁇ m.
  • Each of the second insulating layer 150 and the third insulating layer 160 may have a thickness of 1 ⁇ m to 15 ⁇ m.
  • the thickness of each of the second insulating layer 150 and the third insulating layer 160 may be 5 ⁇ m to 20 ⁇ m.
  • the thickness of the second insulating layer 150 may mean the vertical distance from the top surface of the uppermost electrode layer to the top surface of the second insulating layer 150.
  • the thickness of the third insulating layer 160 may mean the vertical distance from the lower surface of the electrode layer disposed on the lowermost side to the lower surface of the third insulating layer 160.
  • the thickness of each of the second insulating layer 150 and the third insulating layer 160 exceeds 20 ⁇ m, the thickness of the semiconductor package may increase and thinning may be difficult, or the thickness of the second insulating layer 150 and the third insulating layer 160 may increase.
  • the stress applied to the insulating layer 110 disposed between the insulating layers 160 may increase. Stress may be applied to the circuit board 100.
  • the thickness of each of the second insulating layer 150 and the third insulating layer 160 is less than 1 ⁇ m, it may be difficult to stably protect the electrode layer 120 included in the circuit board 100, thereby causing electrical damage. Reliability or physical reliability may be reduced.
  • the circuit board 100 may include an electrode layer 120.
  • the electrode layer 120 may be disposed on the surface of the first insulating layer 110 of the circuit board 100.
  • the electrode layer 120 may be disposed on each surface of the five insulating layers.
  • one of the electrode layers 120 of the circuit board 100 may have an Embedded Trace Substrate (ETS) structure.
  • the electrode layer disposed on the top surface of the circuit board 100 may have an ETS structure.
  • the electrode layer disposed on the upper surface of the circuit board 100 may be disposed in a recess provided on the uppermost first insulating layer 110.
  • the ETS structure can also be called an embedded structure.
  • the ETS structure is advantageous for miniaturization compared to an electrode layer having a general protruding structure. Accordingly, the embodiment allows the formation of the electrodes corresponding to the size and pitch of the terminals provided in the semiconductor device. Through this, the embodiment can improve circuit integration. Furthermore, the embodiment can minimize the transmission distance of the signal transmitted through the semiconductor device, thereby minimizing signal transmission loss.
  • the electrode layer 120 may include a reinforcement electrode 122 that is electrically and/or physically separated from the signal electrode 121.
  • the reinforcement electrode 122 may refer to a dummy electrode physically and/or electrically separated from the signal electrode 121.
  • the reinforcement electrode 122 may be electrically connected to the signal electrode 121 and, for example, may be connected to a ground electrode included in the signal electrode 121.
  • the reinforcement electrode 122 may be used as a power electrode to supply power to a connection member connected to the circuit board. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably.
  • the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member.
  • the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
  • the reinforcement electrode 122 can transfer heat generated from the circuit board 100 to the outside. Through this, the embodiment can improve the heat dissipation characteristics of the circuit board 100. When the reinforcement electrode 122 is connected to the signal electrode 121, heat may be transferred to the outside through the ground electrode. However, even if the reinforcement electrode 122 is physically and/or electrically separated from the signal electrode 121, heat generated in the circuit board 100 may be transmitted to the outside through the reinforcement electrode.
  • the reinforcement electrode 122 of the embodiment may be disposed on the circuit board 100 to prevent physical deformation, such as bending, of the circuit board 100.
  • the reinforcing electrode 122 may function to prevent the circuit board 100 from bending in a specific direction. Additionally, the reinforcement electrode 122 may function as a power line that enables stable power supply to a connection member disposed on the circuit board 100.
  • the circuit board of the embodiment includes reinforcing electrodes 122.
  • This can also be called a reinforcing member that functions to prevent physical deformation of the circuit board.
  • the reason why the reinforcing member is called the reinforcing electrode 122 is because the reinforcing member is a part of the electrode layer 120.
  • the embodiment is not limited to this.
  • the reinforcing member may include a material different from the electrode layer.
  • the reinforcing member may include an insulating material such as silicon or ceramic.
  • the electrode layer 120 may include a protrusion 123.
  • the protrusion 123 may protrude from the circuit board 100 in a direction away from the circuit board 100 .
  • the protrusion 123 may be disposed on the signal electrode 121 of the electrode layer 120.
  • the protrusion 123 may be disposed to protrude upward on the signal electrode disposed on the uppermost side of the electrode layer 120.
  • the embodiment is not limited to this.
  • the protrusion 123 may be disposed to protrude downward from the lower surface of the signal electrode disposed on the lowest side of the electrode layer 120.
  • the protrusion 123 may be referred to as a bump.
  • the protrusion 123 may also be referred to as a post.
  • the protrusion 123 may be referred to as a pillar.
  • a semiconductor device may be disposed on the signal electrode 121 of the circuit board 100.
  • an interposer coupled with the semiconductor device may be coupled to the signal electrode 121 of the circuit board 100. At this time, as the pitch of the terminals of the semiconductor device or the electrodes of the interposer becomes finer, a problem of short-circuiting of the conductive connection portions disposed on the plurality of terminals or electrodes may occur.
  • the signal electrode 121 may include a protrusion 123 to reduce the volume of the conductive connection portion disposed on each of the plurality of terminals or electrodes.
  • the protrusion 123 is formed by the signal electrode 121.
  • the terminal of the semiconductor device or the electrode of the interposer may serve to improve the degree of matching.
  • the protrusion 123 may function to prevent diffusion of the conductive connection portion.
  • the electrode layer 120 of the circuit board 100 is made of at least one selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It can be formed from a single metallic material.
  • the electrode layer 120 of the circuit board 100 is made of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) with excellent bonding strength.
  • ) may be formed of a paste or solder paste containing at least one metal material selected from among.
  • the electrode layer 120 of the circuit board 100 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.
  • the signal electrode 121 and the reinforcement electrode 122 of the electrode layer 120 may include the same metal material, but are not limited thereto. However, in order to simplify the manufacturing process of the circuit board 100, the signal electrode 121 and the reinforcement electrode 122 may include the same metal material.
  • the electrode layer 120 of the circuit board 100 may have a thickness ranging from 7 ⁇ m to 20 ⁇ m.
  • the electrode layer 120 of the circuit board 100 may have a thickness ranging from 9 ⁇ m to 17 ⁇ m.
  • the electrode layer 120 of the circuit board 100 may have a thickness ranging from 10 ⁇ m to 13 ⁇ m. If the thickness of the electrode layer 120 of the circuit board 100 is less than 7 ⁇ m, the resistance of the electrode layer 120 may increase and the allowable current of a signal that can be transmitted may decrease. Additionally, if the thickness of the electrode layer 120 of the circuit board 100 exceeds 20 ⁇ m, it may be difficult to miniaturize the electrode layer 120 and it may be difficult to thin the circuit board 100.
  • the electrode layer 120 of the circuit board 100 may include a through pad connected to the through portion 130 of the circuit board 100 and at least one electrode pattern connected to an external circuit board or semiconductor device. Additionally, the electrode layer 120 of the circuit board 100 may include a trace of a signal transmission line connected to the through pad or the electrode pattern.
  • the through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 15 ⁇ m to 90 ⁇ m.
  • the through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 20 ⁇ m to 85 ⁇ m.
  • the through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 25 ⁇ m to 80 ⁇ m.
  • the through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have different widths within the range described above depending on the function. Additionally, the electrodes of the electrode layer 120 of the circuit board 100 may have different widths corresponding to the size of a terminal of a connected semiconductor device or the size of a pad of an external circuit board.
  • the width of the protrusion 123 may range from 40 ⁇ m to 70 ⁇ m. If the width of the protrusion 123 is less than 40 ⁇ m, the width of the protrusion 123 may be too small, causing a problem of collapse during TC bonding. Additionally, if the width of the protrusion 123 is greater than 70 ⁇ m, it may be difficult to correspond to the fine pitch of the terminal of the semiconductor device or the electrode of the interposer.
  • the electrode layer 120 may include a penetrating portion 130. That is, the electrode layer includes the electrode layer 120 and the penetration portion 130, and the electrode layer 120 may have an electrode pattern.
  • the width of the through portion 130 may be narrower than the width of the through pad that extends the entire width of the through portion, and the lower surface of the through pad may be on the same plane as the lower surface of the electrode pattern.
  • the penetrating portion 130 may penetrate the first insulating layer 110 of the circuit board 100.
  • the penetrating portion 130 of the circuit board 100 may connect electrode layers disposed on different insulating layers of the circuit board 100.
  • the penetrating portion 130 may function to vertically connect electrode layers arranged in different layers.
  • the vertical thickness of the penetrating portion 130 may be greater than the vertical thickness of the electrode layer 120.
  • the penetrating portion 130 may penetrate between electrode layers disposed in the first insulating layer. Additionally, when the electrode layer protrudes from the upper and lower surfaces of the first insulating layer, the penetrating portion 130 may penetrate the entire insulating layer.
  • the through portion 130 of the circuit board 100 may be formed by filling the inside of a through hole penetrating the first insulating layer 110 of the circuit board 100 with a conductive material.
  • the through hole may be formed by any one of mechanical, laser, and chemical processing.
  • methods such as milling, drilling, and routing can be used.
  • laser processing UV or CO 2 laser methods can be used.
  • chemical processing chemicals containing aminosilanes, ketones, etc. can be used.
  • the inside of the through hole can be filled with a conductive material to form the through portion 130 of the circuit board 100.
  • the metal material forming the penetrating portions may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd).
  • the conductive material filling may be performed using any one of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, ink jetting, and dispensing, or a combination thereof. .
  • the penetrating portion 130 penetrating the core layer may include an insulating member 140.
  • the insulating member 140 may be provided to fill a portion of the through hole penetrating the core layer.
  • the insulating member 140 may also be referred to as a hole plugging member.
  • the insulating member 140 may include an insulating material provided in the through hole of the core layer.
  • the insulating member 140 may include a paste of insulating ink material.
  • the insulating member 140 may include plugging ink.
  • the embodiment is not limited to this.
  • the insulating member 140 may include a conductive material.
  • the insulating member 140 may include a conductive paste containing conductive metal powder.
  • Figure 4 is a perspective view schematically showing a circuit board according to an embodiment
  • Figure 5 is a plan view showing a reinforcement pattern according to an embodiment.
  • the circuit board 100 may have a cubic shape. Accordingly, the planar shape of the circuit board 100 may have a square shape. However, the embodiment is not limited to this.
  • the planar shape of the circuit board 100 may have one of a circular shape, an oval shape, a triangular shape, and a polygonal shape. However, hereinafter, for convenience of explanation, the planar shape of the circuit board 100 will be described as having a square shape.
  • the planar shape of the circuit board 100 may be rectangular.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 may be different from the width W2 of the circuit board 100 in the second horizontal direction HD2.
  • the first horizontal direction HD1 may mean the horizontal direction or the x-axis direction.
  • the first horizontal direction HD1 may mean a long axis direction with a relatively larger width than the second horizontal direction HD2 in the plane of the circuit board 100.
  • the second horizontal direction HD2 may mean a vertical direction or a y-axis direction.
  • the second horizontal direction HD2 may mean a minor axis direction with a relatively smaller width than the first horizontal direction HD1 in the plane of the circuit board 100.
  • the second horizontal direction HD2 may refer to a direction perpendicular to the first horizontal direction HD1.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 may be greater than the width W2 in the second horizontal direction HD2.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.3 times or more than the width W2 in the second horizontal direction HD2.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.5 times or more than the width W2 in the second horizontal direction HD2.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.8 times or more than the width W2 in the second horizontal direction HD2.
  • a plurality of semiconductor devices may be disposed on the circuit board 100.
  • two semiconductor packages may be arranged on the circuit board 100.
  • the first horizontal direction HD1 may mean the separation direction of the two semiconductor devices. And, if the width W1 of the circuit board 100 in the first horizontal direction HD1 is less than 1.3 times the width W2 in the second horizontal direction HD2, in the structure in which the plurality of semiconductor devices are disposed, The amount of space wasted pointlessly may increase, and thus the overall area of the circuit board 100 may increase. In addition, when the width W1 of the circuit board 100 in the first horizontal direction HD1 exceeds 5 times the width W2 in the second horizontal direction HD2, the circuit board 100 is placed on the circuit board 100. The separation distance between terminals of a plurality of semiconductor devices or between electrodes of an interposer may increase. And when the separation distance increases, the signal transmission distance increases and signal transmission loss may increase accordingly. Accordingly, the width W1 of the circuit board 100 in the first horizontal direction HD1 is within a range of 1.3 to 5 times the width W2 in the second horizontal direction HD2.
  • an electrode layer 120 may be disposed on the circuit board 100.
  • a signal electrode 121 and a reinforcement electrode 122 may be disposed on the first insulating layer 110 of the circuit board 100.
  • the reinforcement electrode 122 may be disposed in a peripheral area adjacent to the side of the circuit board 100 on the plane of the circuit board 100.
  • the reinforcement electrode 122 may be disposed along an outer or border area of the upper surface of the circuit board 100 adjacent to the side of the circuit board 100.
  • the reinforcement electrode 122 may be disposed on the circuit board 100 in a closed loop shape along the circumferential direction of the circuit board 100 .
  • the embodiment can more effectively prevent the circuit board 100 from bending. Accordingly, the embodiment can improve the electrical reliability and/or physical reliability of the circuit board 100.
  • the reinforcement electrode 122 may have an open loop shape along the circumferential direction on the circuit board 100. In one embodiment, when the reinforcement electrode 122 has an open loop shape, the reinforcement electrode 122 may have one electrode pattern with an open area formed between one end and the other end. In another embodiment, when the reinforcement electrode 122 has an open loop shape, the reinforcement electrode 122 may include a plurality of electrode patterns spaced apart from each other.
  • the reinforcement electrode 122 may include a first electrode part 122-1 disposed in the first horizontal direction HD1 on the circuit board 100.
  • the first electrode part 122-1 may be disposed to extend long in the first horizontal direction HD1 on the circuit board 100.
  • the first electrode part 122-1 of the reinforcement electrode 122 may be disposed on the circuit board 100 along the long axis direction of the circuit board 100.
  • the reinforcement electrode 122 may include a second electrode part 122-2 disposed on the circuit board 100 in a second horizontal direction HD2 different from the first horizontal direction HD1.
  • the second horizontal direction HD2 may be perpendicular to the first horizontal direction HD1 as described above, but is not limited thereto.
  • the second electrode part 122-2 may be disposed to extend long in the second horizontal direction HD2 on the circuit board 100.
  • the second electrode part 122-2 of the reinforcement electrode 122 may be disposed on the circuit board 100 along the short axis direction of the circuit board 100.
  • the first electrode part 122-1 and the second electrode part 122-2 of the reinforcement electrode 122 may have an integrated structure connected to each other, but are not limited to this.
  • at least one open area may be provided between the first electrode part 122-1 and the second electrode part 122-2. Accordingly, a separation portion may be provided between the first electrode part 122-1 and the second electrode part 122-2.
  • the width W3 of the first electrode part 122-1 of the reinforcement electrode 122 may be different from the width W4 of the second electrode part 122-2 of the reinforcement electrode 122.
  • the width W1 of the circuit board 100 in the first horizontal direction HD1 is different from the width W2 of the second horizontal direction HD2, the first horizontal direction HD1 and the second horizontal direction HD2 are different from each other.
  • the stress applied in the horizontal direction (HD2) may be different. Therefore, based on the magnitude of the applied stress, the width W3 of the first electrode part 122-1 is arranged to be different from the width W4 of the second electrode part 122-2 of the reinforcement electrode 122. can do.
  • the width W1 in the first horizontal direction HD1 is larger than the width W2 in the second horizontal direction HD2, and accordingly, the magnitude of the stress applied along the first horizontal direction HD1
  • the width W3 of the first electrode part 122-1 is adjusted to the second electrode part of the reinforcement electrode 122 ( It was described as being larger than the width (W4) of 122-2).
  • the width W3 of the first electrode part 122-1 is changed to the width of the second electrode part 122-2 of the reinforcement electrode 122 according to the magnitude of the stress. It can be placed smaller than (W4).
  • the width W3 of the first electrode part 122-1 may be greater than the width W4 of the second electrode part 122-2.
  • the width W3 of the first electrode part 122-1 may mean the width of the first electrode part 122-1 in the second horizontal direction HD2.
  • the width W4 of the second electrode part 122-2 may mean the width of the second electrode part 122-2 in the first horizontal direction HD1.
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 and the width W4 of the second electrode part 122-2 in the first horizontal direction HD1 may be determined based on the difference between the width W1 of the circuit board 100 in the first horizontal direction HD1 and the width W2 of the circuit board 100 in the second horizontal direction HD2.
  • the difference between (W4) is the difference between the width (W1) in the first horizontal direction (HD1) and the width (W2) in the second horizontal direction (HD2). It can be determined based on the difference in stress applied in the direction (HD2).
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width W4 of the second electrode part 122-2 in the first horizontal direction HD1.
  • ) may range between 1.3 and 5 times.
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width of the second electrode part 122-2 in the first horizontal direction HD1 ( It may range from 1.5 to 4 times W4).
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width of the second electrode part 122-2 in the first horizontal direction HD1. It may range between 1.8 times and 4 times (W4).
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is greater than the width W2 of the second electrode part 122-2 in the first horizontal direction HD1. If it is less than 1.3 times, the effect of improving the bending characteristics of the circuit board 100 exhibited by the reinforcing electrode 122 may be minimal. Specifically, bending of the circuit board 100 may occur concentrated in a relatively wide portion of the first horizontal direction HD1 and the second horizontal direction HD2. Accordingly, in the embodiment, the width W3 of the first electrode part 122-1 of the reinforcement electrode 122 disposed in the first horizontal direction HD1 of the circuit board 100 is the second width W3. It should be larger than the width W4 of the electrode part 122-2.
  • the embodiment allows to further improve the bending characteristics of the circuit board 100 while minimizing the area occupied by the reinforcement electrode 122 on the circuit board 100.
  • the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width W2 of the second electrode part 122-2 in the first horizontal direction HD1.
  • the width W3 of the first electrode part 122-1 may satisfy the range of 50 ⁇ m to 90 ⁇ m.
  • the width W3 of the first electrode part 122-1 may satisfy the range of 55 ⁇ m to 85 ⁇ m. More preferably, the width W3 of the first electrode part 122-1 may satisfy the range of 60 ⁇ m to 80 ⁇ m. If the width W3 of the first electrode part 122-1 is less than 50 ⁇ m, the effect of improving the bending characteristics of the circuit board 100 by the first electrode part 122-1 may be insufficient.
  • the width W3 of the first electrode part 122-1 exceeds 90 ⁇ m, the area occupied by the reinforcement electrode 122 on the circuit board increases, so the stress may increase, and the semiconductor device may Unnecessary areas that are not mounted may increase, resulting in a waste of costs and materials.
  • FIG. 6 is a diagram showing a circuit board according to a second embodiment
  • FIG. 7 is a diagram showing a circuit board according to a third embodiment
  • FIG. 8 is a plan view showing a reinforcing electrode and a reinforcing penetration part of the circuit board of FIG. 7. .
  • the circuit board according to the second embodiment includes a first insulating layer 110, an electrode layer 120, a penetration portion 130, an insulating member 140, a second insulating layer 150, and a third It may include an insulating layer 160.
  • the electrode layer 120 may include a signal electrode 121 and a reinforcement electrode 122.
  • the reinforcement electrode 122 may be provided on at least two of the plurality of layers constituting the first insulating layer 110. Through this, the embodiment can further prevent the circuit board 100 from bending in a specific direction.
  • the reinforcement electrodes 122 disposed in the plurality of layers may overlap each other perpendicularly and may include non-overlapping portions.
  • the reinforcing electrodes 122 disposed in each of the plurality of layers according to the magnitude and direction of stress can have a vertically overlapping structure, thereby having the effect of having an overall thick structure, and when having non-overlapping parts, the circuit It can be arranged to have an opening with a wider width as it approaches the substrate 100.
  • the reinforcing electrode 122 which becomes wider toward the circuit board 100, it has the effect of gradually reducing the magnitude of the stress applied in the direction toward the semiconductor device, so that the stress applied to the semiconductor device package is reduced to the semiconductor device. It can be provided so that it gradually decreases as you move towards. Accordingly, the difference in stress applied to each of the plurality of layers constituting the first insulating layer 110 can be controlled so as not to become too large, and the electrical and physical reliability of the semiconductor device package can be improved.
  • the reinforcement electrode 122 may have the same thickness as the signal electrode 121, and when stress is large, the thickness of the reinforcement electrode 122 may be thicker than the thickness of the signal electrode 121. In other words, it can be freely arranged depending on the size of the circuit board and the size of the stress.
  • the circuit board according to the third embodiment is different from the circuit board according to the second embodiment in that it further includes a reinforcing penetration part.
  • the circuit board according to the first and second embodiments included a through portion 130.
  • the penetrating portion 130 included only a signal penetrating portion connected to the signal electrode 121 of the electrode layer 120 on the circuit board.
  • the circuit board of the third embodiment includes a through electrode 130.
  • the penetrating electrode 130 includes a first penetrating portion 131 connected to the signal electrode 121.
  • the penetrating electrode 130 of the circuit board of the third embodiment may include a second penetrating portion 132.
  • the first penetration part 131 may be connected to the signal electrode 121 of the electrode layer 120.
  • the second penetration part 132 may be connected to the reinforcement electrode 122.
  • the second penetrating portion 132 may connect a plurality of reinforcement electrodes 122 disposed in different layers on the circuit board 100.
  • the second penetration portion 132 can more effectively prevent the circuit board 100 from being bent. Furthermore, the second penetrating portion 132 can transfer heat between the plurality of reinforcing electrodes 122 by connecting them. Through this, the embodiment can dissipate heat generated in the circuit board 100 using the second penetrating portion 132, and thus improve the heat dissipation characteristics of the circuit board 100. Furthermore, the reinforcement electrode 122 may be used as a power electrode to supply power to a connection member connected to the circuit board. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably.
  • the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member.
  • the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
  • the second penetration portion 132 may be divided into a plurality of parts.
  • the second penetrating part 132 may include a first penetrating part 132-1.
  • the first penetrating part 132-1 may vertically overlap a portion of the reinforcement electrode 122.
  • the first penetration part 132-1 may vertically overlap the first electrode part 122-1 of the reinforcement electrode 122.
  • the first penetrating part 132-1 may be connected to the first electrode part 122-1 of the reinforcement electrode 122.
  • the width W5 of the first penetrating part 132-1 in the second horizontal direction HD2 may be different from the width W6 of the first penetrating part 132-1 in the first horizontal direction HD1.
  • the planar shape of the first penetrating part 132-1 is an elliptical or rectangular shape in which the width W5 in the second horizontal direction HD2 is larger than the width W6 in the first horizontal direction HD1.
  • the embodiment can prevent the first circuit board 100, which has a relatively large width, from being bent in the first horizontal direction HD1 through the first penetrating part 132-1.
  • the second penetrating part 132-2 may vertically overlap a portion of the reinforcement electrode 122.
  • the second penetration part 132-2 may vertically overlap the second electrode part 122-2 of the reinforcement electrode 122.
  • the second penetrating part 132-2 may be connected to the second electrode part 122-2 of the reinforcement electrode 122.
  • the width W7 of the second penetrating part 132-2 in the second horizontal direction HD2 may be different from the width W8 of the second penetrating part 132-2 in the first horizontal direction HD1.
  • the planar shape of the second penetrating part 132-2 is an elliptical or rectangular shape in which the width W7 in the second horizontal direction HD2 is smaller than the width W8 in the first horizontal direction HD1.
  • FIG. 9A is a diagram illustrating a semiconductor package including a plurality of circuit boards according to an embodiment.
  • FIG. 9B is a diagram illustrating a semiconductor package including a plurality of circuit boards according to another embodiment.
  • 10 is a cross-sectional view of a semiconductor package according to one embodiment.
  • a semiconductor package in one embodiment may include a first circuit board 100A and a second circuit board 100B.
  • the first circuit board 100A and the second circuit board 100B may represent the first circuit board 1100 and the second circuit board 1200 shown in FIG. 2A, but are not limited thereto.
  • the first circuit board 100A and the second circuit board 100B may each have a structure corresponding to the circuit board 100 described in the previous drawing.
  • the first circuit board 100A may refer to a package board.
  • the second circuit board 100B may refer to an interposer disposed on the package substrate. Accordingly, the total planar area of the first circuit board 100A may be larger than the total planar area of the second circuit board 100B.
  • the first circuit board 100A can be said to be the main circuit board of the semiconductor package, and for convenience of explanation of the second circuit board 100B, it can be said to be a connecting member connected to the first circuit board.
  • the first circuit board 100A includes a first reinforcement electrode 122A. Additionally, the second circuit board 100B includes a second reinforcement electrode 122B.
  • the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B may not overlap each other in the vertical direction. Therefore, in the embodiment, the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B are not overlapped in the vertical direction, The overall bending characteristics of the semiconductor package including the first circuit board 100A and the second circuit board 100B can be improved while minimizing the area occupied by the first reinforcement electrode 122A and the second reinforcement electrode 122B. You can. Furthermore, the reinforcement electrodes 122A and 122B may be used as power electrodes to supply power to connection members connected to the circuit board.
  • the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably.
  • the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member.
  • the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
  • the first circuit board 100A1 may include a plurality of reinforcement electrodes.
  • the first circuit board 100A1 includes a first reinforcement electrode 122A1 disposed on the first circuit board 100A1 and a second reinforcement electrode 122A2 disposed under the first circuit board 100A1. It can be included.
  • the second circuit board 100B1 may include a plurality of reinforcement electrodes.
  • the second circuit board 100B1 includes a first reinforcement electrode 122B1 disposed on the second circuit board 100B1 and a second reinforcement electrode 122B2 disposed under the first circuit board 100B1. It can be included. Through this, the embodiment can minimize physical deformation of the substrate and further minimize physical deformation of the semiconductor package.
  • the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B may overlap each other in the vertical direction.
  • the first reinforcement electrode 122A of the first circuit board 100A may be connected to the second reinforcement electrode 122B of the second circuit board 100B.
  • Connecting the first reinforcement electrode 122A and the second reinforcement electrode 122B may include either an electrical connection or a physical connection between them.
  • the first reinforcement electrode 122A may be disposed on the top surface of the first circuit board 100A. At this time, the first reinforcement electrode 122A may include a portion embedded in the first circuit board 100A and a portion protruding from the embedded portion toward the second circuit board 100B.
  • the first circuit board 100A may include a first signal electrode 121A spaced apart from the first reinforcement electrode 122A.
  • the first signal electrode 121A may also include a buried portion and a protruding portion corresponding to the first reinforcement electrode 122A.
  • the second reinforcement electrode 122B may be disposed on the lower surface of the second circuit board 100B.
  • the second reinforcement electrode 122B may include a portion embedded in the lower surface of the second circuit board 100B and a portion protruding from the embedded portion toward the first circuit board 100A.
  • the second circuit board 100B may include a second signal electrode 121B spaced apart from the second reinforcement electrode 122B.
  • the second signal electrode 121B may also include a buried portion and a protruding portion corresponding to the second reinforcement electrode 122B.
  • connection portion may be disposed between the first circuit board 100A and the second circuit board 100B.
  • the connection portion may include a first connection portion 300A disposed between the first signal electrode 121A of the first circuit board 100A and the second signal electrode 121B of the second circuit board 100B. You can.
  • the first connection portion 300A may electrically connect the first signal electrode 121A of the first circuit board 100A and the second signal electrode 121B of the second circuit board 100B.
  • connection part is a second connection part 300B disposed between the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B.
  • the second connection portion 300B may couple the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B.
  • the embodiment connects the first circuit board 100A and the second reinforcement electrode 100A through the arrangement of the second connection portion 300B that couples the first reinforcement electrode 122A and the second reinforcement electrode 122B.
  • the bonding strength between the circuit boards 100B can be further improved. Through this, the embodiment can further improve the physical reliability and/or electrical reliability of the semiconductor package.
  • the embodiment allows the heat generated in the first circuit board 100A to be discharged through the second circuit board 100B through the second connection portion 300B, or the heat generated in the second circuit board 100B This can be emitted through the first circuit board 100A. Through this, the embodiment can further improve the heat dissipation characteristics of the semiconductor package.
  • the semiconductor package having the characteristics of the above-described invention can safely protect the semiconductor device from external moisture or contaminants, and can prevent problems such as leakage current or electrical short-circuit between terminals or terminals supplying the semiconductor device.
  • the problem of electrical openness can be solved.
  • the noise problem can be solved.
  • the semiconductor package having the characteristics of the above-described invention can maintain the stable function of IT devices or home appliances, so that the entire product and the semiconductor package to which the present invention is applied can achieve functional integrity or technical interoperability with each other.
  • a semiconductor package having the characteristics of the above-described invention is used in a transportation device such as a vehicle, it is possible to solve the problem of distortion of signals transmitted to the transportation device, or to safely protect the semiconductor element that controls the transportation device from the outside and prevent leakage.
  • the stability of the transport device can be further improved by solving the problem of electrical short-circuiting between currents or terminals, or the problem of electrical opening of terminals supplying semiconductor devices. Accordingly, the transportation device and the semiconductor package to which the present invention is applied can achieve functional unity or technical interoperability with each other.

Abstract

A circuit board according to an embodiment comprises: a board; and a reinforcement pattern disposed on the board, wherein the reinforcement pattern includes: a first reinforcement part extending, on the board, in a first horizontal direction; and a second reinforcement part extending, on the board, in a second horizontal direction perpendicular to the first horizontal direction, and the width of the first reinforcement part is different from the width of the second reinforcement part.

Description

회로기판 및 이를 포함하는 반도체 패키지Circuit boards and semiconductor packages containing them
실시 예는 회로기판에 관한 것으로, 특히 휨 특성이 개선된 회로기판 및 이를 포함하는 반도체 패키지에 관한 것이다.The embodiment relates to a circuit board, and particularly to a circuit board with improved bending characteristics and a semiconductor package including the same.
전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 반도체 패키지 기판에 더 많은 수의 반도체 소자를 배치하기 위한 기술들이 제안 및 연구되고 있다. 다만, 일반적인 반도체 패키지는 하나의 반도체 소자가 탑재되는 것을 기본으로 하기 때문에 원하는 성능을 얻는데 한계가 있다.As the performance of electrical/electronic products progresses, technologies for arranging a greater number of semiconductor devices on a limited-sized semiconductor package substrate are being proposed and researched. However, since general semiconductor packages are based on mounting a single semiconductor device, there are limitations in obtaining the desired performance.
이에 따라, 최근에는 복수의 회로 기판을 이용하여 다수의 반도체 소자를 배치한 반도체 패키지가 제공되고 있다. 이러한 반도체 패키지는 복수의 반도체 소자가 회로 기판 상에서 상호 수평 방향 및/또는 수직 방향으로 연결되는 구조를 가진다. 이에 따라, 상기 반도체 패키지는 반도체 소자의 실장 면적을 효율적으로 사용하고, 반도체 소자 사이의 짧은 신호 전송 패스를 통해 고속 신호의 전송 가능한 장점이 있다.Accordingly, recently, a semiconductor package has been provided in which a plurality of semiconductor elements are arranged using a plurality of circuit boards. Such a semiconductor package has a structure in which a plurality of semiconductor devices are connected to each other in the horizontal and/or vertical directions on a circuit board. Accordingly, the semiconductor package has the advantage of efficiently using the mounting area of the semiconductor device and enabling high-speed signal transmission through a short signal transmission path between the semiconductor devices.
이러한 장점으로 인해, 상기와 같은 반도체 패키지는 모바일 기기 등에 많이 적용되고 있다. Due to these advantages, the above semiconductor package is widely applied to mobile devices, etc.
또한, 사물 인터넷(IoT:Internet of Things)을 제공하는 제품, 자율 주행차 및 고성능 서버 등에 적용되는 반도체 패키지는 고집적화 추세에 따라 반도체 소자의 개수 및/또는 각각의 반도체 소자의 커지거나, 반도체 소자의 기능적인 부분이 분할되면서 반도체 칩렛(Chiplet)으로 그 개념이 확장되고 있다.In addition, semiconductor packages applied to products that provide the Internet of Things (IoT), self-driving cars, and high-performance servers are increasing in number of semiconductor devices and/or the size of each semiconductor device in accordance with the trend of high integration. As functional parts are divided, the concept is expanding to semiconductor chiplets.
이에 따라, 반도체 소자 및/또는 반도체 칩렛(Chiplet) 간 상호 통신이 중요해지고 있고, 이에 따라, 반도체 패키지의 회로 기판과 반도체 소자 사이에 인터포저를 배치하는 추세이다.Accordingly, mutual communication between semiconductor devices and/or semiconductor chiplets is becoming important, and accordingly, there is a trend to place an interposer between the circuit board of the semiconductor package and the semiconductor device.
인터포저는 반도체 소자 및/또는 반도체 칩렛(Chiplet) 간 상호 통신을 원활히 하거나, 또는 반도체 소자와 반도체 패키지 기판을 상호 연결하기 위해 반도체 소자에서 반도체 패키지로 향할수록 회로 패턴의 폭이나 너비를 점진적으로 증가시키는 재배선층의 기능을 함으로써, 반도체 소자의 회로 패턴에 비해 상대적으로 큰 회로 패턴을 갖는 반도체 패키지 기판과 반도체 소자 사이의 전기적 신호를 원활히 할 수 있는 기능을 할 수 있다. The interposer gradually increases the width or width of the circuit pattern from the semiconductor device to the semiconductor package in order to facilitate mutual communication between semiconductor devices and/or semiconductor chiplets, or to interconnect semiconductor devices and semiconductor package substrates. By functioning as a redistribution layer, it can function to facilitate electrical signals between the semiconductor device and the semiconductor package substrate, which has a circuit pattern that is relatively large compared to the circuit pattern of the semiconductor device.
인터포저는 복수의 반도체 소자 및/또는 반도체 칩렛(Chiplet)을 전체적으로 실장하기 위해 복수의 반도체 소자 및/또는 반도체 칩렛(Chiplet)의 전체 면적 이상의 면적을 가질 수도 있고, 또는 반도체 소자 및/또는 반도체 칩렛(Chiplet) 간 상호 연결을 위한 부분에만 배치될 수도 있다. 즉, 인터포저의 면적은 복수의 반도체 소자 및/또는 반도체 칩렛(Chiplet)의 개수가 증가함에 따라 같이 증가할 수도 있지만, 증가하지 않을 수도 있다. 그러나, 복수의 반도체 소자 및/또는 반도체 칩렛(Chiplet)의 개수가 증가함에 따라 상기 반도체 패키지의 회로 기판의 면적은 증가하는 추세에 있다.The interposer may have an area greater than or equal to the total area of a plurality of semiconductor devices and/or semiconductor chiplets in order to mount a plurality of semiconductor devices and/or semiconductor chiplets as a whole, or may be used to mount a plurality of semiconductor devices and/or semiconductor chiplets. (Chiplet) It may be placed only in the part for interconnection. That is, the area of the interposer may increase as the number of semiconductor devices and/or semiconductor chiplets increases, but may not increase. However, as the number of semiconductor devices and/or semiconductor chiplets increases, the area of the circuit board of the semiconductor package tends to increase.
이에 따라, 반도체 패키지의 면적이 넓어질수록 상기 반도체 패키지가 더 크게 휘어지는 문제를 가진다. 또한, 복수의 반도체 소자 및/또는 반도체 칩렛(Chiplet)의 개수가 증가함에 따라 발열이 심해지고, 이에 따라 방열 특성을 더 크게 개선해야 하는 문제를 가진다.Accordingly, as the area of the semiconductor package increases, there is a problem that the semiconductor package is bent more greatly. Additionally, as the number of semiconductor devices and/or semiconductor chiplets increases, heat generation becomes more severe, and thus heat dissipation characteristics need to be further improved.
(특허문헌 1) KR 10-2016-0116838 A (Patent Document 1) KR 10-2016-0116838 A
실시 예는 새로운 구조의 회로기판 및 이를 포함하는 반도체 패키지를 제공한다.The embodiment provides a circuit board with a new structure and a semiconductor package including the same.
또한, 실시 예는 휨 특성이 개선된 회로기판 및 이를 포함하는 반도체 패키지를 제공한다. Additionally, the embodiment provides a circuit board with improved bending characteristics and a semiconductor package including the same.
또한, 실시 예는 방열 특성이 개선된 회로기판 및 이를 포함하는 반도체 패키지를 제공한다.Additionally, the embodiment provides a circuit board with improved heat dissipation characteristics and a semiconductor package including the same.
또한, 실시 예는 회로 기판과 연결 부재 사이의 접착력이 향상된 반도체 패키지를 제공한다. Additionally, the embodiment provides a semiconductor package with improved adhesion between a circuit board and a connecting member.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical challenges to be achieved in the proposed embodiment are not limited to the technical challenges mentioned above, and other technical challenges not mentioned are clear to those skilled in the art from the description below. It will be understandable.
실시 예에 따른 회로기판은 기판; 및 상기 기판 상에 배치된 보강 패턴을 포함하고, 상기 보강 패턴은, 상기 기판 상에서 제1 수평 방향으로 연장되는 제1 보강 파트와, 상기 기판 상에서 상기 제1 수평 방향과 수직한 제2 수평 방향으로 연장되는 제2 보강 파트를 포함하고, 상기 제1 보강 파트의 폭은 상기 제2 보강 파트의 폭과 다르다.A circuit board according to an embodiment includes: a board; and a reinforcement pattern disposed on the substrate, wherein the reinforcement pattern includes a first reinforcement part extending in a first horizontal direction on the substrate, and a second horizontal direction perpendicular to the first horizontal direction on the substrate. and an extending second reinforcement part, wherein the width of the first reinforcement part is different from the width of the second reinforcement part.
또한, 상기 제1 보강 파트의 폭은, 상기 제1 보강 파트의 상기 제2 수평 방향의 폭이고, 상기 제2 보강 파트의 폭은, 상기 제2 보강 파트의 상기 제1 수평 방향의 폭이다.Additionally, the width of the first reinforcement part is the width of the first reinforcement part in the second horizontal direction, and the width of the second reinforcement part is the width of the second reinforcement part in the first horizontal direction.
또한, 상기 기판의 상기 제1 수평 방향의 폭은, 상기 기판의 상기 제2 수평 방향의 폭과 다르다.Additionally, the width of the substrate in the first horizontal direction is different from the width of the substrate in the second horizontal direction.
또한, 상기 기판의 상기 제1 수평 방향의 폭은, 상기 기판의 상기 제2 수평 방향의 폭보다 크다.Additionally, the width of the substrate in the first horizontal direction is greater than the width of the substrate in the second horizontal direction.
또한, 상기 제1 보강 파트의 상기 제2 수평 방향의 폭은, 상기 제2 보강 파트의 상기 제1 수평 방향의 폭의 1.3배 내지 5배 사이의 범위를 만족한다.Additionally, the width of the first reinforcement part in the second horizontal direction satisfies a range of 1.3 to 5 times the width of the second reinforcement part in the first horizontal direction.
또한, 상기 제1 보강 파트의 상기 제2 수평 방향의 폭은 50㎛ 내지 90㎛의 범위를 만족한다.Additionally, the width of the first reinforcement part in the second horizontal direction satisfies the range of 50㎛ to 90㎛.
또한, 상기 보강 패턴은 상기 기판 상에서 폐루프 형상을 가지고 배치되며, 상기 제1 보강 파트는 상기 제2 보강 파트와 연결된다.Additionally, the reinforcement pattern is disposed in a closed loop shape on the substrate, and the first reinforcement part is connected to the second reinforcement part.
한편, 실시 예에 따른 반도체 패키지는 상기 회로기판; 및 상기 회로기판 상에 배치되는 연결 부재를 포함하고, 상기 회로기판은 상기 연결 부재와 연결되는 전극층을 포함한다.Meanwhile, a semiconductor package according to an embodiment includes the circuit board; and a connecting member disposed on the circuit board, wherein the circuit board includes an electrode layer connected to the connecting member.
또한, 상기 전극층은, 상기 보강 패턴에 대응하는 보강 전극; 및 상기 보강 전극과 이격되고 상기 연결 부재와 전기적으로 연결되는 신호 전극을 포함한다.Additionally, the electrode layer includes a reinforcement electrode corresponding to the reinforcement pattern; and a signal electrode spaced apart from the reinforcement electrode and electrically connected to the connection member.
또한, 상기 보강 전극은 상기 연결 부재에 전력을 공급하는 전력 라인이다.Additionally, the reinforcing electrode is a power line that supplies power to the connecting member.
또한, 상기 보강 전극은 서로 다른 층에 배치된 복수의 보강 전극을 포함하고, 상기 회로기판은, 상기 복수의 보강 전극 사이를 연결하는 관통부를 포함한다.Additionally, the reinforcement electrode includes a plurality of reinforcement electrodes disposed in different layers, and the circuit board includes a through portion connecting the plurality of reinforcement electrodes.
또한, 상기 관통부는, 상기 제1 보강 파트와 수직으로 중첩되는 제1 관통 파트; 및 상기 제2 보강 파트와 수직으로 중첩되는 제2 관통 파트를 포함한다.Additionally, the penetrating part may include a first penetrating part that vertically overlaps the first reinforcing part; and a second penetrating part that vertically overlaps the second reinforcing part.
또한, 상기 제1 관통 파트의 상기 제1 수평 방향의 폭은 상기 제1 관통 파트의 상기 제2 수평 방향의 폭보다 크다.Additionally, the width of the first penetrating part in the first horizontal direction is greater than the width of the first penetrating part in the second horizontal direction.
또한, 상기 제2 관통 파트의 상기 제1 수평 방향의 폭은 상기 제2 관통 파트의 상기 제2 수평 방향의 폭보다 작다.Additionally, the width of the second penetrating part in the first horizontal direction is smaller than the width of the second penetrating part in the second horizontal direction.
또한, 상기 회로기판은 제1 보강 전극을 포함하고, 상기 연결 부재는 제2 보강 전극을 포함하며, 상기 제1 보강 전극과 상기 제2 보강 전극은 수직 방향으로 중첩되지 않는다.Additionally, the circuit board includes a first reinforcement electrode, the connecting member includes a second reinforcement electrode, and the first reinforcement electrode and the second reinforcement electrode do not overlap in the vertical direction.
또한, 상기 회로기판은 제1 보강 전극 및 제1 신호 전극을 포함하고, 상기 연결 부재는 제2 보강 전극 및 제2 신호 전극을 포함하며, 상기 제1 보강 전극과 상기 제2 보강 전극은 수직 방향으로 중첩된다.In addition, the circuit board includes a first reinforcement electrode and a first signal electrode, the connecting member includes a second reinforcement electrode and a second signal electrode, and the first reinforcement electrode and the second reinforcement electrode are aligned in a vertical direction. overlapped with.
또한, 상기 반도체 패키지는, 상기 제1 보강 전극과 상기 제2 보강 전극 사이에 배치된 제1 접속부; 및 상기 제1 신호 전극과 상기 제2 신호 전극 사이에 배치된 제2 접속부를 포함한다.Additionally, the semiconductor package may include: a first connection portion disposed between the first reinforcement electrode and the second reinforcement electrode; and a second connection portion disposed between the first signal electrode and the second signal electrode.
실시 예의 회로기판은 기판 및 상기 기판에 배치되는 보강 패턴을 포함한다. 상기 보강 패턴은 상기 기판 상에서 제1 수평 방향으로 배치되는 제1 파트 및 상기 제1 수평 방향과 다른 제2 수평 방향으로 배치되는 제2 파트를 포함한다. 이때, 상기 제1 파트는 상기 기판 상에서 상기 제1 수평 방향으로 길게 연장되어 배치된다. 또한, 상기 제2 파트는 상기 기판 상에서 상기 제2 수평 방향으로 길게 연장되어 배치된다. 이때, 상기 제1 파트의 상기 제2 수평 방향의 폭은 상기 제2 파트의 상기 제1 수평 방향의 폭과 다르다. 즉, 실시 예는 상기 회로기판에서 상대적으로 휘어짐이 크게 발생하는 방향으로 배치된 상기 제1 파트의 폭이 상기 제2 파트의 폭보다 크도록 한다. 예를 들어, 상기 기판의 제1 수평 방향의 폭은 상기 기판의 제2 수평 방향의 폭보다 크다. 그리고, 상기 보강 패턴의 상기 제1 파트의 폭은 상기 제2 파트의 폭보다 크다. 따라서, 실시 예는 상기 보강 패턴의 폭 제어를 통해 상기 회로기판이 휘어지는 것을 더욱 효율적으로 방지할 수 있다. 이에 따라, 실시 예는 상기 회로기판의 휨 특성을 향상시킬 수 있다. 나아가, 실시 예는 상기 폭 제어에 의해, 상기 기판 상에서의 상기 보강 패턴의 면적을 최소화하면서 휨 특성을 향상시킬 수 있다. 이에 따라, 실시 예는 상기 보강 패턴에 의해 상기 회로기판의 면적이 증가하는 것을 최소화할 수 있다. The circuit board of the embodiment includes a substrate and a reinforcement pattern disposed on the substrate. The reinforcement pattern includes a first part disposed in a first horizontal direction on the substrate and a second part disposed in a second horizontal direction different from the first horizontal direction. At this time, the first part is disposed to extend long in the first horizontal direction on the substrate. Additionally, the second part is disposed to extend long in the second horizontal direction on the substrate. At this time, the width of the first part in the second horizontal direction is different from the width of the second part in the first horizontal direction. That is, in the embodiment, the width of the first part disposed in a direction in which relatively large bending occurs in the circuit board is larger than the width of the second part. For example, the width of the substrate in the first horizontal direction is greater than the width of the substrate in the second horizontal direction. Also, the width of the first part of the reinforcement pattern is greater than the width of the second part. Accordingly, the embodiment can more effectively prevent the circuit board from bending by controlling the width of the reinforcement pattern. Accordingly, the embodiment can improve the bending characteristics of the circuit board. Furthermore, the embodiment can improve bending characteristics while minimizing the area of the reinforcement pattern on the substrate by controlling the width. Accordingly, the embodiment can minimize an increase in the area of the circuit board due to the reinforcement pattern.
나아가, 실시 예는 상기 회로기판과 연결 부재의 결합 특성을 향상시킬 수 있다. 여기에서, 연결 부재는 회로기판과 결합되는 별도의 외부 기판일 수 있고, 또는 반도체 소자일 수 있다.Furthermore, the embodiment can improve the bonding characteristics of the circuit board and the connection member. Here, the connecting member may be a separate external board combined with the circuit board, or may be a semiconductor device.
구체적으로, 회로기판과 연결 부재 사이에는 접속부가 배치된다. 이때, 상기 회로기판에 휨이 발생하는 경우, 상기 접속부가 상기 회로기판 및/또는 연결 부재로부터 분리되는 문제가 발생할 수 있다. 나아가, 상기 회로기판에 휨이 발생하는 경우, 상기 회로기판과 연결 부재 사이의 위치 정합도가 저하될 수 있다.Specifically, a connecting portion is disposed between the circuit board and the connecting member. At this time, if bending occurs in the circuit board, a problem may occur in which the connection portion is separated from the circuit board and/or the connecting member. Furthermore, if bending occurs in the circuit board, the degree of alignment between the circuit board and the connecting member may be reduced.
이와 다르게, 실시 예는 상기 회로기판의 휨 특성을 향상시킨 것에 의해 상기 회로기판과 연결 부재 사이의 결합력을 향상시킬 수 있다. 나아가, 실시 예는 상기 상기 회로기판과 연결 부재 사이의 결합 위치에 대한 정합도를 향상시킬 수 있다. 이에 따라, 실시 예는 반도체 패키지의 물리적 특성 및/또는 전기적 특성을 향상시킬 수 있다.Differently, the embodiment can improve the bonding force between the circuit board and the connection member by improving the bending characteristics of the circuit board. Furthermore, the embodiment can improve the degree of matching of the coupling position between the circuit board and the connection member. Accordingly, embodiments may improve the physical and/or electrical characteristics of the semiconductor package.
한편, 실시 예의 상기 보강 패턴은 회로기판의 서로 다른 층에 각각 배치된다. 나아가, 상기 회로기판은 서로 다른 층에 배치된 보강 패턴 사이를 연결하는 보강 관통부를 포함한다. 실시 예는 상기 보강 관통부를 추가로 배치하는 것에 의해 상기 회로기판의 휨 특성 및 반도체 패키지의 휨 특성을 더욱 향상시킬 수 있다. Meanwhile, the reinforcement patterns of the embodiment are disposed on different layers of the circuit board. Furthermore, the circuit board includes reinforcing penetrating portions that connect reinforcing patterns arranged in different layers. In the embodiment, the bending characteristics of the circuit board and the bending characteristics of the semiconductor package can be further improved by additionally disposing the reinforcing penetrating portion.
한편, 상기 보강 패턴은 회로기판에 배치되는 전극층의 일부인 보강 전극이다. 그리고, 상기 보강 전극은 금속물질을 포함할 수 있다. 이를 통해, 실시 예는 상기 보강 패턴을 이용하여 상기 회로기판의 휨 특성을 향상시킴과 동시에 상기 회로기판에서 발생한 열을 외부로 방출시킬 수 있다. 이를 통해 실시 예는 상기 회로기판의 방열 특성을 더욱 향상시킬 수 있다.Meanwhile, the reinforcement pattern is a reinforcement electrode that is part of the electrode layer disposed on the circuit board. Additionally, the reinforcing electrode may include a metal material. Through this, the embodiment can use the reinforcement pattern to improve the bending characteristics of the circuit board and at the same time radiate heat generated from the circuit board to the outside. Through this, the embodiment can further improve the heat dissipation characteristics of the circuit board.
나아가, 실시 예의 반도체 패키지는 제1 보강 패턴을 포함하는 회로기판과 제2 보강 패턴을 포함하는 연결 부재를 포함한다.Furthermore, the semiconductor package of the embodiment includes a circuit board including a first reinforcement pattern and a connection member including a second reinforcement pattern.
이때, 실시 예는 상기 제1 보강 패턴과 제2 보강 패턴이 수직 방향으로 중첩되도록 한다. 구체적으로, 반도체 패키지는 상기 회로기판과 연결 부재 사이에 배치되는 접속부를 포함한다. 그리고 상기 접속부는 상기 회로기판의 제1 보강 패턴과 상기 연결 부재의 제2 보강 패턴 사이에 배치된 제1 접속부를 포함한다. 이때, 실시 예는 상기 제1 접속부를 이용하여 상기 회로기판의 제1 보강 패턴과 제2 회로기판의 제2 보강 패턴 사이를 결합시킨다. 이에 의해, 실시 예는 상기 회로기판과 연결 부재 사이의 결합력을 더욱 향상시킬 수 있다. 또한, 실시 예는 상기 제1 접속부를 통해 상기 회로기판에서 발생한 열을 연결 부재로 전달하거나, 상기 연결 부재에서 발생한 열을 회로기판으로 전달할 수 있다. 이를 통해, 실시 예는 반도체 패키지의 방열 특성을 더욱 향상시킬 수 있다.At this time, in the embodiment, the first reinforcement pattern and the second reinforcement pattern overlap in the vertical direction. Specifically, the semiconductor package includes a connection portion disposed between the circuit board and the connection member. And the connection part includes a first connection part disposed between the first reinforcement pattern of the circuit board and the second reinforcement pattern of the connection member. At this time, the embodiment couples the first reinforcement pattern of the circuit board and the second reinforcement pattern of the second circuit board using the first connection part. Thereby, the embodiment can further improve the bonding force between the circuit board and the connection member. Additionally, in an embodiment, heat generated in the circuit board may be transferred to a connecting member through the first connection part, or heat generated in the connecting member may be transferred to the circuit board. Through this, the embodiment can further improve the heat dissipation characteristics of the semiconductor package.
나아가, 상기 제1 보강 패턴은 회로기판에서 연결 부재로 전력을 공급하기 위한 전력 단자로 사용될 수 있다. 이를 통해, 실시 예는 연결 부재에 안정적인 전력 공급이 가능할 수 있고, 이를 통해 연결 부재가 안정적으로 동작하도록 할 수 있다.Furthermore, the first reinforcement pattern can be used as a power terminal to supply power from the circuit board to the connection member. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably.
구체적으로, 회로기판은 보강 패턴을 이용하여 연결 부재에 전력 신호를 제공함으로써, 연결 부재의 구동에 필요한 충분한 전력 공급이 가능하다. 이에 따라, 실시 예는 상기 연결 부재의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 연결 부재에 제공되는 전원이 부족 문제를 해결할 수 있다. 즉, 최근 들어 상기 연결 부재에서 제공되는 기능이 증가하거나 성능이 향상되어, 상기 연결 부재가 필요로 하는 구동 전력이 증가할 수 있다. 이에 따라, 실시 예는 상기 보강 패턴을 통해 연결 부재에 전력 신호가 공급되도록 할 수 있고, 이를 통해 실시 예는 반도체 패키지의 전기적 신뢰성을 더욱 향상시킬 수 있다.Specifically, the circuit board provides a power signal to the connection member using a reinforcement pattern, thereby enabling sufficient power supply required to drive the connection member. Accordingly, the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
도 1은 비교 예에 따른 반도체 패키지를 나타낸 도면이다.1 is a diagram showing a semiconductor package according to a comparative example.
도 2a는 제1 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2a is a cross-sectional view showing a semiconductor package according to the first embodiment.
도 2b는 제2 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2b is a cross-sectional view showing a semiconductor package according to a second embodiment.
도 2c는 제3 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2c is a cross-sectional view showing a semiconductor package according to a third embodiment.
도 2d는 제4 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2d is a cross-sectional view showing a semiconductor package according to a fourth embodiment.
도 2e는 제5 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2e is a cross-sectional view showing a semiconductor package according to a fifth embodiment.
도 2f는 제6 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2f is a cross-sectional view showing a semiconductor package according to the sixth embodiment.
도 2g는 제7 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.Figure 2g is a cross-sectional view showing a semiconductor package according to a seventh embodiment.
도 3은 제1 실시 예에 따른 회로기판을 나타낸 단면도이다.Figure 3 is a cross-sectional view showing a circuit board according to the first embodiment.
도 4는 실시 예에 따른 회로기판을 개략적으로 나타낸 사시도이다.Figure 4 is a perspective view schematically showing a circuit board according to an embodiment.
도 5는 실시 예에 따른 보강 패턴을 나타낸 평면도이다.Figure 5 is a plan view showing a reinforcement pattern according to an embodiment.
도 6은 제2 실시 예에 따른 회로기판을 나타낸 도면이다.Figure 6 is a diagram showing a circuit board according to a second embodiment.
도 7은 제3 실시 예에 따른 회로기판을 나타낸 도면이다.Figure 7 is a diagram showing a circuit board according to a third embodiment.
도 8은 도 7의 회로기판은 보강 전극 및 보강 관통부를 나타낸 평면도이다.FIG. 8 is a plan view showing a reinforcing electrode and a reinforcing penetrating portion of the circuit board of FIG. 7.
도 9a는 일 실시 예에 따른 복수의 회로 기판을 포함하는 반도체 패키지를 나타낸 도면이다.FIG. 9A is a diagram illustrating a semiconductor package including a plurality of circuit boards according to an embodiment.
도 9b는 다른 실시 예에 따른 복수의 회로 기판을 포함하는 반도체 패키지를 나타낸 도면이다.FIG. 9B is a diagram illustrating a semiconductor package including a plurality of circuit boards according to another embodiment.
도 10은 일 실시 예의 반도체 패키지를 나타낸 단면도이다.Figure 10 is a cross-sectional view showing a semiconductor package according to one embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless specifically defined and described, are generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and the meaning of commonly used terms, such as terms defined in a dictionary, can be interpreted by considering the contextual meaning of the related technology. Additionally, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In this specification, the singular may also include the plural unless specifically stated in the phrase, and when described as "at least one (or more than one) of A and B and C", it is combined with A, B, and C. It can contain one or more of all possible combinations. Additionally, in describing the components of the embodiments of the present invention, terms such as first, second, A, B, (a), and (b) may be used.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.These terms are only used to distinguish the component from other components, and are not limited to the essence, sequence, or order of the component. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to that other component, but also is connected to that component. It may also include cases where other components are 'connected', 'coupled', or 'connected' by another component between them.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when described as being formed or disposed "on top or bottom" of each component, top or bottom refers not only to cases where two components are in direct contact with each other, but also to one component. This also includes cases where another component described above is formed or placed between two components. In addition, when expressed as "top (above) or bottom (bottom)", it may include not only the upward direction but also the downward direction based on one component.
-비교 예(종래 기술의 구조 및 이의 문제점)--Comparative example (structure of prior art and its problems)-
도 1은 비교 예에 따른 반도체 패키지를 나타낸 도면이다.1 is a diagram showing a semiconductor package according to a comparative example.
도 1을 참조하면, 반도체 패키지를 접속부(30)를 사이에 두고 서로 전기적으로 결합된 복수의 구성(10, 20)을 포함한다.Referring to FIG. 1 , a semiconductor package includes a plurality of components 10 and 20 electrically coupled to each other with a connection portion 30 in between.
일 실시 예에서 상기 복수의 구성(10, 20)은 제1 회로기판 및 제2 회로기판일 수 있다. 다른 실시 예에서, 상기 복수의 구성(10, 20)은 회로 기판 및 반도체 소자일 수 있다.In one embodiment, the plurality of components 10 and 20 may be a first circuit board and a second circuit board. In another embodiment, the plurality of components 10 and 20 may be circuit boards and semiconductor devices.
이때, 반도체 패키지에 적용되는 고성능 반도체 소자의 수요의 증가에 따라 상기 복수의 구성(10, 20)의 평면 면적이 증가하고 있다. 그리고 상기 평면 면적이 증가함에 따라 상기 복수의 구성(10, 20)의 더 많이 휘어지는 문제가 있다.At this time, as the demand for high-performance semiconductor devices applied to semiconductor packages increases, the planar area of the plurality of components 10 and 20 is increasing. Additionally, as the planar area increases, there is a problem in which the plurality of components 10 and 20 are bent more.
예를 들어, 반도체 패키지는 제1 구성(10) 및 제2 구성(20)을 포함한다. For example, a semiconductor package includes a first component (10) and a second component (20).
이때, 상기 제1 구성(10)은 복수의 제1 절연층 및 제1 전극층을 포함한다. 이때, 상기 제1 절연층을 구성하는 절연물질의 종류 및 상기 제1 절연층 상에서 상기 전극층이 차지하는 배선 밀도에 따라 상기 제1 구성(10)이 특정 방향으로 휘어지는 문제를 가진다.At this time, the first component 10 includes a plurality of first insulating layers and first electrode layers. At this time, there is a problem that the first component 10 is bent in a specific direction depending on the type of insulating material constituting the first insulating layer and the wiring density occupied by the electrode layer on the first insulating layer.
상기 반도체 패키지는 상기 제1 구성(10) 상에 접속부(30)를 배치한 상태에서 상기 제2 구성(20)을 전기적으로 결합한다.The semiconductor package electrically couples the second component 20 with the connection portion 30 disposed on the first component 10.
이때, 상기 제1 구성(10)이 특정 방향으로 휘어지는 문제가 발생한다. 나아가, 상기 제2 구성(20)도 특정 방향으로 휘어지는 문제가 발생한다.At this time, a problem occurs in which the first component 10 is bent in a specific direction. Furthermore, the second configuration 20 also has a problem of being bent in a specific direction.
이에 따라, 상기 제1 구성(10)과 제2 구성(20)이 각각 특정 방향으로 휘어지는 경우, 상기 접속부(30) 중 적어도 일부가 상기 제1 구성(10) 또는 제2 구성(20)으로부터 분리되는 문제가 발생할 수 있다.Accordingly, when the first component 10 and the second component 20 are each bent in a specific direction, at least a portion of the connecting portion 30 is separated from the first component 10 or the second component 20. Problems may arise.
예를 들어, 도 1에 도시된 바와 같이, 상기 제1 구성(10) 및 제2 구성(20) 중 적어도 하나가 특정 방향으로 휘어지는 경우, 상기 접속부(30)는 상기 제1 구성(10)과 제2 구성(20) 사이에 정상적으로 결합된 제1 접속부(31) 및 상기 제1 구성(10) 및 제2 구성(20) 중 적어도 하나로부터 분리된 제2 접속부(32)를 포함하게 된다. For example, as shown in FIG. 1, when at least one of the first member 10 and the second member 20 is bent in a specific direction, the connecting portion 30 is connected to the first member 10 and the second member 20. It includes a first connection portion 31 normally coupled between the second components 20 and a second connection portion 32 separated from at least one of the first component 10 and the second component 20.
그리고, 상기 접속부(30)가 상기 제2 접속부(32)를 포함하는 경우, 상기 제1 구성(10)과 제2 구성(20) 사이가 서로 전기적으로 연결되지 않음에 따른 전기적 신뢰성 문제가 발생할 수 있다. In addition, when the connection part 30 includes the second connection part 32, an electrical reliability problem may occur due to the first component 10 and the second component 20 not being electrically connected to each other. there is.
나아가, 비교 예의 반도체 패키지는 상기 제1 구성(10) 또는 제2 구성(20)의 평면 면적이 커짐에 따라 상기 제1 구성(10) 또는 제2 구성(20)의 발열이 심해지고 있다. Furthermore, in the semiconductor package of the comparative example, as the planar area of the first component 10 or the second component 20 increases, the heat generation of the first component 10 or the second component 20 becomes more severe.
즉, 반도체 패키지의 평면 면적이 커질수록 더 크게 휘어지는 문제 및 방열 특성을 더 크게 개선해야 하는 문제를 가진다. In other words, as the planar area of the semiconductor package increases, there is a problem of greater bending and a need for greater improvement in heat dissipation characteristics.
따라서, 실시 예는 반도체 패키지의 휨 특성 및 방열 특성을 개선하여 반도체 패키지의 제품 신뢰성을 더욱 향상시킬 수 있도록 한다.Accordingly, the embodiment improves the bending characteristics and heat dissipation characteristics of the semiconductor package, thereby further improving the product reliability of the semiconductor package.
-전자 디바이스--Electronic Device-
실시 예의 설명에 앞서, 실시 예의 반도체 패키지가 적용되는 전자 디바이스에 대해 간략하게 설명하기로 한다. 전자 디바이스는 메인 보드(미도시)를 포함한다. 상기 메인 보드는 다양한 부품들과 물리적 및/또는 전기적으로 연결될 수 있다. 예를 들어, 메인 보드는 실시 예의 반도체 패키지와 연결될 수 있다. 상기 반도체 패키지에는 다양한 반도체 소자가 실장될 수 있다.Before describing the embodiment, an electronic device to which the semiconductor package of the embodiment is applied will be briefly described. The electronic device includes a main board (not shown). The main board may be physically and/or electrically connected to various components. For example, the main board may be connected to the semiconductor package of the embodiment. Various semiconductor devices may be mounted on the semiconductor package.
상기 반도체 소자는 능동소자 및/또는 수동소자를 포함할 수 있다. 능동소자는 소자 수백 내지 수백만 개 이상이 하나의 반도체 소자 안에 집적화된 집적회로(IC) 형태의 반도체 소자일 수 있다. 반도체 소자는 로직 칩, 메모리칩 등일 수 있다. 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU) 등일 수 있다. 예를 들어, 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 적어도 하나를 포함하는 애플리케이션 프로세서(AP) 칩이거나, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등이거나, 또는 지금까지 나열한 것들의 특정 조합을 포함하는 칩 세트일 수 있다. The semiconductor device may include active devices and/or passive devices. Active devices may be semiconductor devices in the form of integrated circuits (ICs) in which hundreds to millions of devices are integrated into one semiconductor device. Semiconductor devices may be logic chips, memory chips, etc. The logic chip may be a central processor (CPU), a graphics processor (GPU), or the like. For example, the logic chip is an application processor (AP) chip that includes at least one of a central processor (CPU), graphics processor (GPU), digital signal processor, cryptographic processor, microprocessor, microcontroller, or an analog-digital chip. It could be a converter, an application-specific IC (ASIC), or a set of chips containing a specific combination of the ones listed so far.
메모리 칩은 HBM 등의 스택 메모리일 수 있다. 또한, 메모리 칩은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩을 포함할 수 있다.The memory chip may be a stack memory such as HBM. Additionally, the memory chip may include memory chips such as volatile memory (eg, DRAM), non-volatile memory (eg, ROM), and flash memory.
한편, 실시 예의 반도체 패키지가 적용되는 제품군은 CSP(Chip Scale Package), FC-CSP(Flip Chip-Chip Scale Package), FC-BGA(Flip Chip Ball Grid Array), POP (Package On Package) 및 SIP(System In Package) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.Meanwhile, the product lines to which the semiconductor package of the embodiment is applied include Chip Scale Package (CSP), Flip Chip-Chip Scale Package (FC-CSP), Flip Chip Ball Grid Array (FC-BGA), Package On Package (POP), and SIP ( System In Package), but is not limited to this.
또한, 상기 전자 디바이스는 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 차량, 고성능 서버, 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.In addition, the electronic devices include smart phones, personal digital assistants, digital video cameras, digital still cameras, vehicles, high-performance servers, and network systems. ), computer, monitor, tablet, laptop, netbook, television, video game, smart watch, automotive It may be, etc. However, it is not limited to this, and of course, it can be any other electronic device that processes data.
이하에서는 실시 예에 따른 회로기판을 포함하는 반도체 패키지에 대해 설명하기로 한다. 실시 예의 반도체 패키지는 추후 설명될 회로기판을 포함한 다양한 패키지 구조를 가질 수 있다. 그리고 일 실시 예에서의 상기 회로기판은 이하에서 설명되는 패키지 기판일 수 있고, 다른 실시 예에서의 상기 회로기판은 이하에서 설명되는 인터포저일 수 있다.Hereinafter, a semiconductor package including a circuit board according to an embodiment will be described. The semiconductor package of the embodiment may have various package structures including a circuit board, which will be described later. And in one embodiment, the circuit board may be a package board described below, and in another embodiment, the circuit board may be an interposer described below.
도 2a는 제1 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2b는 제2 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2c는 제3 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2d는 제4 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2e는 제5 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2f는 제6 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2g는 제7 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.FIG. 2A is a cross-sectional view showing a semiconductor package according to a first embodiment, FIG. 2B is a cross-sectional view showing a semiconductor package according to a second embodiment, FIG. 2C is a cross-sectional view showing a semiconductor package according to a third embodiment, and FIG. 2D is a cross-sectional view showing a semiconductor package according to the fourth embodiment, FIG. 2E is a cross-sectional view showing a semiconductor package according to the fifth embodiment, FIG. 2F is a cross-sectional view showing a semiconductor package according to the sixth embodiment, and FIG. 2G is a cross-sectional view showing a semiconductor package according to the sixth embodiment. This is a cross-sectional view showing a semiconductor package according to Example 7.
도 2a를 참조하면, 제1 실시 예의 반도체 패키지는 제1 회로기판(1100), 제2 회로기판(1200) 및 반도체 소자(1300)를 포함할 수 있다. 이때, 제1 회로기판(1100) 및 제2 회로기판(1200) 중 어느 하나는 메인이 되는 회로기판일 수 있고, 다른 하나는 반도체 소자(1300)와 함께 연결 부재라 칭할 수 있다.Referring to FIG. 2A , the semiconductor package of the first embodiment may include a first circuit board 1100, a second circuit board 1200, and a semiconductor device 1300. At this time, one of the first circuit board 1100 and the second circuit board 1200 may be the main circuit board, and the other may be called a connection member together with the semiconductor device 1300.
상기 제1 회로기판(1100)은 패키지 기판을 의미한다. The first circuit board 1100 refers to a package board.
예를 들어, 상기 제1 회로기판(1100)은 적어도 하나의 외부 회로 기판이 결합되는 공간을 제공할 수 있다. 상기 외부 회로 기판은 상기 제1 회로기판(1100) 상에 결합되는 제2 회로기판(1200)을 의미할 수 있다. 또한, 상기 외부 회로 기판은 상기 제1 회로기판(1100)의 하부에 결합되는 전자 디바이스에 포함된 메인 보드를 의미할 수 있다. For example, the first circuit board 1100 may provide a space where at least one external circuit board is coupled. The external circuit board may refer to a second circuit board 1200 coupled to the first circuit board 1100. Additionally, the external circuit board may refer to a main board included in an electronic device coupled to the lower part of the first circuit board 1100.
또한, 도면상에 도시하지는 않았지만, 상기 제1 회로기판(1100)은 적어도 하나의 반도체 소자가 실장되는 공간을 제공할 수 있다. Additionally, although not shown in the drawing, the first circuit board 1100 may provide a space in which at least one semiconductor device is mounted.
상기 제1 회로기판(1100)은 적어도 하나의 절연층, 상기 적어도 하나의 절연층에 배치된 전극, 및 상기 적어도 하나의 절연층을 관통하는 관통부를 포함한다.The first circuit board 1100 includes at least one insulating layer, an electrode disposed on the at least one insulating layer, and a penetrating portion penetrating the at least one insulating layer.
상기 제1 회로기판(1100) 상에는 제2 회로기판(1200)이 배치된다.A second circuit board 1200 is disposed on the first circuit board 1100.
상기 제2 회로기판(1200)은 인터포저일 수 있다. 예를 들어, 상기 제2 회로기판(1200)은 적어도 하나의 반도체 소자가 실장되는 공간을 제공할 수 있다. 상기 제2 회로기판(1200)은 상기 적어도 하나의 반도체 소자(1300)와 연결될 수 있다. 예를 들어, 제2 회로기판(1200)은 제1 반도체 소자(1310) 및 제2 반도체 소자(1320)가 실장되는 공간을 제공할 수 있다. 상기 제2 회로기판(1200)은 상기 제1 반도체 소자(1310)와 제2 반도체 소자(1320) 사이를 전기적으로 연결하면서, 상기 제1 및 제2 반도체 소자(1310, 1320)와 상기 제1 회로기판(1100) 사이를 전기적으로 연결할 수 있다. 즉, 상기 제2 회로기판(1200)은 복수의 반도체 소자 사이의 수평적 연결 기능 및 반도체 소자와 패키지 기판 사이의 수직적 연결 기능을 할 수 있다.The second circuit board 1200 may be an interposer. For example, the second circuit board 1200 may provide a space in which at least one semiconductor device is mounted. The second circuit board 1200 may be connected to the at least one semiconductor device 1300. For example, the second circuit board 1200 may provide a space where the first semiconductor device 1310 and the second semiconductor device 1320 are mounted. The second circuit board 1200 electrically connects the first semiconductor device 1310 and the second semiconductor device 1320, and connects the first and second semiconductor devices 1310 and 1320 with the first circuit. The substrates 1100 may be electrically connected. That is, the second circuit board 1200 can function as a horizontal connection between a plurality of semiconductor devices and a vertical connection between the semiconductor devices and the package substrate.
도 2a에서는 상기 제2 회로기판(1200) 상에 2개의 반도체 소자(1310, 1320)가 배치되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 회로기판(1200) 상에는 1개의 반도체 소자가 배치될 수 있고, 이와 다르게 3개 이상의 반도체 소자가 배치될 수 있다.In FIG. 2A, two semiconductor devices 1310 and 1320 are shown disposed on the second circuit board 1200, but the present invention is not limited thereto. For example, one semiconductor device may be disposed on the second circuit board 1200, and alternatively, three or more semiconductor devices may be disposed on the second circuit board 1200.
제2 회로기판(1200)은 상기 적어도 하나 이상의 반도체 소자(1300)와 상기 제1 회로기판(1100) 사이에 배치될 수 있다. The second circuit board 1200 may be disposed between the at least one semiconductor device 1300 and the first circuit board 1100.
일 실시 예에서, 상기 제2 회로기판(1200)은 반도체 소자 기능을 하는 액티브 인터포저일 수 있다. 상기 제2 회로기판(1200)이 반도체 소자 기능을 하는 경우, 실시 예의 반도체 패키지는 상기 제1 회로기판(1100) 상에 수직 방향으로의 적층 구조를 가지고 복수의 로직 칩의 기능을 가질 수 있다. 로직 칩의 기능을 가질 수 있다는 것은, 능동 소자 및 수동 소자의 기능을 가질 수 있음을 의미할 수 있다. 능동 소자의 경우 수동 소자와 다르게 전류와 전압의 특성이 선형적이지 않을 수 있고, 액티브 인터포저의 경우 능동 소자의 기능을 가질 수 있다. 또한, 액티브 인터포저는 해당 로직 칩의 기능을 하면서, 이의 상부에 배치된 제2 로직 칩과 상기 제1 회로기판(1100) 사이의 신호 전달 기능을 수행할 수 있다. In one embodiment, the second circuit board 1200 may be an active interposer that functions as a semiconductor device. When the second circuit board 1200 functions as a semiconductor device, the semiconductor package of the embodiment may have a vertical stack structure on the first circuit board 1100 and function as a plurality of logic chips. Being able to have the functions of a logic chip may mean having the functions of an active element and a passive element. In the case of active devices, unlike passive devices, the current and voltage characteristics may not be linear, and in the case of active interposers, they may have the function of active devices. Additionally, the active interposer may function as a corresponding logic chip and perform a signal transmission function between the first circuit board 1100 and a second logic chip disposed on top of the active interposer.
다른 실시 예에 따르면, 상기 제2 회로기판(1200)은 패시브 인터포져일 수 있다. 예를 들어, 상기 제2 회로기판(1200)은 상기 반도체 소자(1300)와 상기 제1 회로기판(1100) 사이에서의 신호 중계 기능을 할 수 있고, 저항, 캐패시터, 인덕터 등의 패시브 소자 기능을 가질 수 있다. 예를 들어, 상기 반도체 소자(1300)는 5G, 사물인터넷(IOT, Internet of Things), 화질 증가, 통신 속도 증가 등의 이유로 단자의 개수가 점차 증가하고 있다. 즉 상기 반도체 소자(1300)에 구비되는 단자의 개수가 증가하고, 이에 의해 단자의 폭이나 복수의 단자들 사이의 간격이 감소하고 있다. 이때, 상기 제1 회로기판(1100)은 전자 디바이스의 메인 보드와 연결된다. 이에 따라, 상기 제1 회로기판(1100)에 구비된 전극들이 상기 반도체 소자(1300) 및 상기 메인 보드와 각각 연결되기 위한 폭 및 간격을 가지기 위해서는 상기 제1 회로기판(1100)의 두께가 증가하거나, 상기 제1 회로기판(1100)의 층 구조가 복잡해지는 문제가 있다. 따라서, 제1 실시 예는 상기 제1 회로기판(1100)과 상기 반도체 소자(1300)에 제2 회로기판(1200)을 배치한다. 그리고 상기 제2 회로기판(1200)은 상기 반도체 소자(1300)의 단자에 대응하는 미세 폭 및 간격을 가지는 전극을 포함할 수 있다.According to another embodiment, the second circuit board 1200 may be a passive interposer. For example, the second circuit board 1200 may function as a signal relay between the semiconductor device 1300 and the first circuit board 1100, and may function as passive elements such as resistors, capacitors, and inductors. You can have it. For example, the number of terminals of the semiconductor device 1300 is gradually increasing due to 5G, Internet of Things (IOT), increased image quality, increased communication speed, etc. That is, the number of terminals provided in the semiconductor device 1300 increases, and as a result, the width of the terminal or the gap between a plurality of terminals is reduced. At this time, the first circuit board 1100 is connected to the main board of the electronic device. Accordingly, in order for the electrodes provided on the first circuit board 1100 to have a width and gap for being connected to the semiconductor device 1300 and the main board, the thickness of the first circuit board 1100 must be increased or , there is a problem that the layer structure of the first circuit board 1100 becomes complicated. Accordingly, in the first embodiment, the second circuit board 1200 is placed on the first circuit board 1100 and the semiconductor device 1300. In addition, the second circuit board 1200 may include electrodes having a fine width and spacing corresponding to the terminals of the semiconductor device 1300.
상기 반도체 소자(1300)는 로직 칩, 메모리칩 등일 수 있다. 상기 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU) 등일 수 있다. 예를 들어, 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 적어도 하나를 포함하는 AP 이거나, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등이거나, 또는 지금까지 나열한 것들의 특정 조합을 포함하는 칩 세트일 수 있다. 그리고 상기 메모리 칩은 HBM 등의 스택 메모리일 수 있다. 또한, 메모리 칩은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩을 포함할 수 있다.The semiconductor device 1300 may be a logic chip, a memory chip, or the like. The logic chip may be a central processor (CPU), a graphics processor (GPU), or the like. For example, the logic chip is an AP that includes at least one of a central processor (CPU), a graphics processor (GPU), a digital signal processor, a cryptographic processor, a microprocessor, and a microcontroller, or an analog-to-digital converter, an ASIC (application -specific IC), etc., or it may be a chip set containing a specific combination of those listed so far. And the memory chip may be a stack memory such as HBM. Additionally, the memory chip may include memory chips such as volatile memory (eg, DRAM), non-volatile memory (eg, ROM), and flash memory.
한편, 제1 실시 예의 반도체 패키지는 접속부를 포함할 수 있다.Meanwhile, the semiconductor package of the first embodiment may include a connection part.
예를 들어, 반도체 패키지는 제1 회로기판(1100)과 상기 제2 회로기판(1200) 사이에 배치되는 제1 접속부(1410)를 포함한다. 상기 제1 접속부(1410)는 상기 제1 회로기판(1100)에 상기 제2 회로기판(1200)을 결합시키면서 이들 사이를 전기적으로 연결한다. For example, the semiconductor package includes a first connection portion 1410 disposed between the first circuit board 1100 and the second circuit board 1200. The first connection portion 1410 connects the second circuit board 1200 to the first circuit board 1100 and electrically connects them.
예를 들어, 반도체 패키지는 제2 회로기판(1200)과 반도체 소자(1300) 사이에 배치되는 제2 접속부(1420)를 포함할 수 있다. 상기 제2 접속부(1420)는 상기 제2 회로기판(1200) 상에 상기 반도체 소자(1300)를 결합시키면서 이들 사이를 전기적으로 연결할 수 있다. For example, the semiconductor package may include a second connection portion 1420 disposed between the second circuit board 1200 and the semiconductor device 1300. The second connection part 1420 may couple the semiconductor device 1300 to the second circuit board 1200 and electrically connect them.
반도체 패키지는 제1 회로기판(1100)의 하면에 배치된 제3 접속부(1430)를 포함한다. 상기 제3 접속부(1430)는 상기 제1 회로기판(1100)을 메인 보드에 결합시키면서, 이들 사이를 전기적으로 연결할 수 있다.The semiconductor package includes a third connection portion 1430 disposed on the lower surface of the first circuit board 1100. The third connection part 1430 can connect the first circuit board 1100 to the main board and electrically connect them.
이때, 상기 제1 접속부(1410), 제2 접속부(1420) 및 제3 접속부(1430)는 와이어 본딩, 솔더 본딩, 메탈 간 다이렉트 본딩 중 적어도 하나의 본딩 방식을 이용하여 복수의 구성 요소 사이를 전기적으로 연결할 수 있다. 즉, 상기 제1 접속부(1410), 제2 접속부(1420) 및 제3 접속부(1430)는 복수의 구성 요소를 전기적으로 연결하는 기능을 갖기 때문에, 메탈 간 다이렉트 본딩을 이용할 경우 반도체 패키지는 솔더나 와이어가 아닌, 전기적으로 연결되는 부분으로 이해될 수 있다.At this time, the first connection part 1410, the second connection part 1420, and the third connection part 1430 electrically connect a plurality of components using at least one bonding method among wire bonding, solder bonding, and direct metal-to-metal bonding. You can connect with . That is, because the first connection part 1410, the second connection part 1420, and the third connection part 1430 have the function of electrically connecting a plurality of components, when direct bonding between metals is used, the semiconductor package is solder or It can be understood as an electrically connected part rather than a wire.
상기 와이어 본딩 방식은 금(Au) 등의 도선을 이용하여 복수의 구성 요소 사이를 전기적으로 연결하는 것을 의미할 수 있다. 또한, 상기 솔더 본딩 방식은 Sn, Ag, Cu 중 적어도 하나를 포함하는 물질을 이용하여 복수의 구성요소 사이를 전기적으로 연결할 수 있다. 또한, 메탈 간 다이렉트 본딩 방식은 솔더, 와이어, 전도성 접착제 등의 부재 없이, 복수의 구성 요소 사이에 열과 압력을 인가하여 재결정화하고, 이를 통해 복수의 구성요소 사이를 직접 결합시키는 것을 의미할 수 있다. 그리고, 메탈 간 다이렉트 본딩 방식은 상기 제2 접속부(1420)에 의한 본딩 방식을 의미할 수 있다. 이 경우, 상기 제2 접속부(1420)는 상기 재결정화에 의해 복수의 구성요소 사이에 형성되는 금속층을 의미할 수 있다.The wire bonding method may mean electrically connecting a plurality of components using conductors such as gold (Au). Additionally, the solder bonding method can electrically connect a plurality of components using a material containing at least one of Sn, Ag, and Cu. In addition, the direct bonding method between metals may mean recrystallization by applying heat and pressure between a plurality of components without the absence of solder, wire, conductive adhesive, etc., thereby directly bonding the plurality of components. . And, the direct bonding method between metals may refer to a bonding method using the second connection part 1420. In this case, the second connection portion 1420 may refer to a metal layer formed between a plurality of components through recrystallization.
구체적으로, 상기 제1 접속부(1410), 제2 접속부(1420) 및 제3 접속부(1430)는 TC(Thermal Compression) 본딩 방식에 의해 복수의 구성을 서로 결합시킬 수 있다. 상기 TC 본딩은 상기 제1 접속부(1410), 제2 접속부(1420) 및 제3 접속부(1430)에 열과 압력을 가하여 복수의 구성 사이를 직접 결합시키는 방식을 의미할 수 있다.Specifically, the first connection part 1410, the second connection part 1420, and the third connection part 1430 may be connected to a plurality of components using a TC (Thermal Compression) bonding method. The TC bonding may refer to a method of directly bonding a plurality of components by applying heat and pressure to the first connection part 1410, the second connection part 1420, and the third connection part 1430.
이때, 상기 제1 회로기판(1100) 및 제2 회로기판(1200) 중 적어도 하나에서, 상기 제1 접속부(1410), 제2 접속부(1420) 및 제3 접속부(1430)가 배치되는 전극에는 돌출부가 배치될 수 있다. 상기 돌출부는 상기 제1 회로기판(1100) 또는 제2 회로기판(1200)에서 외측 방향을 향하여 돌출될 수 있다. At this time, in at least one of the first circuit board 1100 and the second circuit board 1200, the electrode on which the first connection part 1410, the second connection part 1420, and the third connection part 1430 are disposed has a protrusion. can be placed. The protrusion may protrude outward from the first circuit board 1100 or the second circuit board 1200.
상기 돌출부는 범프(bump)라고 할 수 있다. 상기 돌출부는 포스트(post)라고도 할 수 있다. 상기 돌출부는 필라(pillar)라고도 할 수 있다. 바람직하게, 상기 돌출부는 제2 회로기판(1200)의 전극 중 상기 반도체 소자(1300)와의 결합을 위한 제2 접속부(1420)가 배치된 전극을 의미할 수 있다. 즉, 상기 반도체 소자(1300)의 단자들의 피치가 미세화되면서, 솔더 등의 전도성 접착제가 상기 반도체 소자(1300)의 복수의 단자와 각각 연결되는 복수의 제2 접속부(1420) 간의 단락이 발생할 수 있다. 따라서, 실시 예는 상기 제2 접속부(1420)의 볼륨을 줄이기 위해 열압착 본딩(Thermal Compression Bonding)을 진행할 수 있고, 정합도와 확산력, 솔더 등의 전도성 접착제와 돌출부 사이에 형성되는 금속간 화합물(Inter Metallic Compound, IMC)이 인터포저 및/또는 회로 기판으로 확산되는 것을 방지하는 확산 방지력 확보를 위해 상기 제2 접속부(1420)가 배치되는 상기 제2 회로기판(1200)의 전극에 돌출부가 포함되도록 할 수 있다The protrusion may be referred to as a bump. The protrusion may also be referred to as a post. The protrusion may also be referred to as a pillar. Preferably, the protrusion may refer to an electrode of the second circuit board 1200 on which the second connection portion 1420 for coupling to the semiconductor device 1300 is disposed. That is, as the pitch of the terminals of the semiconductor device 1300 becomes finer, a conductive adhesive such as solder may cause a short circuit between the plurality of second connection portions 1420 each connected to the plurality of terminals of the semiconductor device 1300. . Therefore, in the embodiment, thermal compression bonding may be performed to reduce the volume of the second connection portion 1420, and the intermetallic compound (Inter In order to secure a diffusion prevention force that prevents Metallic Compound (IMC) from spreading to the interposer and/or the circuit board, the electrode of the second circuit board 1200 on which the second connection part 1420 is disposed includes a protrusion. can do
한편, 도 2b를 참조하면, 제2 실시 예의 반도체 패키지는 상기 제2 회로기판(1200)에 연결 부재(1210)가 배치되는 점에서 제1 실시 예의 반도체 패키지와 차이가 있다. 상기 연결 부재(1210)는 브리지 기판이라고 할 수 있다. 예를 들어, 상기 연결 부재(1210)는 재배선층을 포함할 수 있다. 연결 부재(1210)는 복수의 반도체 소자를 수평적으로 서로 전기적 연결을 하는 기능을 할 수 있다. 예시적으로, 일반적으로 반도체 소자가 가져야 할 면적이 너무 크기 때문에 상기 연결 부재(1210)는 재배선층을 포함할 수 있다. 반도체 패키지와 반도체 소자는 회로 패턴의 폭이나 너비 등이 서로 큰 차이를 가지기 때문에, 전기적 접속을 위한 회로 패턴의 완충 역할이 필요하다. 완충 역할은 반도체 패키지의 회로 패턴의 폭이나 너비 등의 크기와 반도체 소자의 회로 패턴의 폭이나 너비 등의 크기의 중간 크기를 갖도록 하는 것을 의미할 수 있고, 재배선층은 상기 완충 역할을 하는 기능을 포함할 수 있다.Meanwhile, referring to FIG. 2B, the semiconductor package of the second embodiment differs from the semiconductor package of the first embodiment in that the connection member 1210 is disposed on the second circuit board 1200. The connecting member 1210 may be referred to as a bridge substrate. For example, the connecting member 1210 may include a redistribution layer. The connection member 1210 may function to electrically connect a plurality of semiconductor devices to each other horizontally. For example, because the area that a semiconductor device must have is generally too large, the connection member 1210 may include a redistribution layer. Since the semiconductor package and the semiconductor device have a large difference in the width or width of the circuit pattern, a buffering role of the circuit pattern for electrical connection is necessary. The buffering role may mean having an intermediate size between the width or width of the circuit pattern of the semiconductor package and the width or width of the circuit pattern of the semiconductor device, and the redistribution layer has the buffering function. It can be included.
일 실시 예에서, 연결 부재(1210)는 실리콘 브리지일 수 있다. 즉, 상기 연결 부재(1210)는 실리콘 기판과 상기 실리콘 기판 상에 배치되는 재배선층을 포함할 수 있다. In one embodiment, connecting member 1210 may be a silicon bridge. That is, the connecting member 1210 may include a silicon substrate and a redistribution layer disposed on the silicon substrate.
다른 실시 예에서, 상기 연결 부재(1210)는 유기 브리지일 수 있다. 예를 들어, 상기 연결 부재(1210)는 유기물을 포함할 수 있다. 예를 들어, 상기 연결 부재(1210)는 상기 실리콘 기판 대신에 유기물을 포함하는 유기 기판을 포함한다.In another embodiment, the connecting member 1210 may be an organic bridge. For example, the connecting member 1210 may include an organic material. For example, the connecting member 1210 includes an organic substrate containing an organic material instead of the silicon substrate.
상기 연결 부재(1210)는 상기 제2 회로기판(1200) 내에 매립될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 연결 부재(1210)는 상기 제2 회로기판(1200) 상에 돌출되는 구조를 가지고 배치될 수 있다.The connecting member 1210 may be embedded in the second circuit board 1200, but is not limited thereto. For example, the connecting member 1210 may be disposed on the second circuit board 1200 to have a protruding structure.
또한, 상기 제2 회로기판(1200)은 캐비티를 포함할 수 있고, 상기 연결 부재(1210)는 상기 제2 회로기판(1200)의 상기 캐비티 내에 배치될 수 있다. Additionally, the second circuit board 1200 may include a cavity, and the connecting member 1210 may be disposed within the cavity of the second circuit board 1200.
상기 연결 부재(1210)는 상기 제2 회로기판(1200) 상에 배치되는 복수의 반도체 소자 사이를 수평적으로 연결할 수 있다. 나아가, 다른 의미에서의 연결 부재는 복수의 반도체 소자를 의미할 수 있고, 제1 회로기판 및 제2 회로 기판 중 어느 하나의 회로 기판을 지칭할 수도 있다.The connecting member 1210 may horizontally connect a plurality of semiconductor devices disposed on the second circuit board 1200. Furthermore, a connecting member in another sense may refer to a plurality of semiconductor devices, and may refer to any one of a first circuit board and a second circuit board.
도 2c를 참조하면, 제3 실시 예의 반도체 패키지는 제2 회로기판(1200) 및 반도체 소자(1300)를 포함한다. 이때, 제3 실시 예의 반도체 패키지는 제2 실시 예의 반도체 패키지 대비 제1 회로기판(1100)이 제거된 구조를 가진다.Referring to FIG. 2C, the semiconductor package of the third embodiment includes a second circuit board 1200 and a semiconductor device 1300. At this time, the semiconductor package of the third embodiment has a structure in which the first circuit board 1100 is removed compared to the semiconductor package of the second embodiment.
즉, 제3 실시 예의 제2 회로기판(1200)은 인터포저 기능을 하면서 패키지 기판의 기능을 할 수 있다. That is, the second circuit board 1200 of the third embodiment can function as an interposer and as a package board.
상기 제2 회로기판(1200)의 하면에 배치된 제1 접속부(1410)는 전자 디바이스의 메인 보드에 상기 제2 회로기판(1200)을 결합시킬 수 있다.The first connection portion 1410 disposed on the lower surface of the second circuit board 1200 may couple the second circuit board 1200 to the main board of the electronic device.
도 2d를 참조하면, 제4 실시 예의 반도체 패키지는 제1 회로기판(1100) 및 반도체 소자(1300)를 포함한다. Referring to FIG. 2D, the semiconductor package of the fourth embodiment includes a first circuit board 1100 and a semiconductor device 1300.
이때, 제4 실시 예의 반도체 패키지는 제2 실시 예의 반도체 패키지 대비 제2 회로기판(1200)이 제거된 구조를 가진다. At this time, the semiconductor package of the fourth embodiment has a structure in which the second circuit board 1200 is removed compared to the semiconductor package of the second embodiment.
즉, 제4 실시 예의 제1 회로기판(1100)은 패키지 기판 기능을 하면서, 상기 반도체 소자(1300)와 메인 보드 사이를 연결하는 기능을 할 수 있다. 이를 위해, 제1 회로기판(1100)에는 복수의 반도체 소자 사이를 연결하기 위한 연결 부재(1110)를 포함할 수 있다. 상기 연결 부재(1110)는 복수의 반도체 소자 사이를 연결하는 실리콘 브리지 또는 유기물 브리지일 수 있다.That is, the first circuit board 1100 of the fourth embodiment can function as a package board and connect the semiconductor device 1300 and the main board. To this end, the first circuit board 1100 may include a connecting member 1110 for connecting a plurality of semiconductor devices. The connecting member 1110 may be a silicon bridge or an organic bridge that connects a plurality of semiconductor devices.
도 2e를 참조하면, 제5 실시 예의 반도체 패키지는 제4 실시 예의 반도체 패키지 대비, 제3 반도체 소자(1330)를 더 포함한다.Referring to FIG. 2E, the semiconductor package of the fifth embodiment further includes a third semiconductor element 1330 compared to the semiconductor package of the fourth embodiment.
이를 위해, 제1 회로기판(1100)의 하면에는 제4 접속부(1440)가 배치된다.For this purpose, a fourth connection portion 1440 is disposed on the lower surface of the first circuit board 1100.
그리고, 상기 제4 접속부(1400)에는 제3 반도체 소자(1330)가 배치될 수 있다. 즉, 제5 실시 예의 반도체 패키지는 상측 및 하측에 각각 반도체 소자가 실장되는 구조를 가질 수 있다. Additionally, a third semiconductor device 1330 may be disposed on the fourth connection portion 1400. That is, the semiconductor package of the fifth embodiment may have a structure in which semiconductor devices are mounted on the upper and lower sides, respectively.
이때, 상기 제3 반도체 소자(1330)는 도 2c의 반도체 패키지에서, 제2 회로기판(1200)의 하면에 배치된 구조를 가질 수도 있을 것이다. At this time, the third semiconductor device 1330 may have a structure disposed on the lower surface of the second circuit board 1200 in the semiconductor package of FIG. 2C.
도 2f를 참조하면, 제6 실시 예의 반도체 패키지는 제1 회로기판(1100)을 포함한다.Referring to FIG. 2F, the semiconductor package of the sixth embodiment includes a first circuit board 1100.
상기 제1 회로기판(1100) 상에는 제1 반도체 소자(1310)가 배치될 수 있다. 이를 위해, 상기 제1 회로기판(1100)과 상기 제1 반도체 소자(1310) 사이에는 제1 접속부(1410)가 배치된다.A first semiconductor device 1310 may be disposed on the first circuit board 1100. For this purpose, a first connection portion 1410 is disposed between the first circuit board 1100 and the first semiconductor device 1310.
또한, 상기 제1 회로기판(1100)은 도전성 결합부(1450)를 포함한다. 상기 도전성 결합부(1450)는 상기 제1 회로기판(1100)에서 제2 반도체 소자(1320)를 향하여 더 돌출될 수 있다. 상기 도전성 결합부(1450)는 범프라고 할 수 있고, 이와 다르게 포스트라고도 할 수 있다. 상기 도전성 결합부(1450)는 상기 제1 회로기판(1100)의 최상측에 배치된 전극 상에 돌출된 구조를 가지고 배치될 수 있다. Additionally, the first circuit board 1100 includes a conductive coupling portion 1450. The conductive coupling portion 1450 may protrude further from the first circuit board 1100 toward the second semiconductor device 1320. The conductive coupling portion 1450 may be referred to as a bump or, alternatively, may be referred to as a post. The conductive coupling portion 1450 may be disposed to have a protruding structure on the electrode disposed on the uppermost side of the first circuit board 1100.
상기 도전성 결합부(1450) 상에는 제2 반도체 소자(1320)가 배치될 수 있다. 이때, 상기 제2 반도체 소자(1320)는 상기 도전성 결합부(1450)를 통해 상기 제1 회로기판(1100)과 연결될 수 있다. 또한, 상기 제1 반도체 소자(1310)와 상기 제2 반도체 소자(1320) 상에는 제2 접속부(1420)가 배치될 수 있다.A second semiconductor device 1320 may be disposed on the conductive coupling portion 1450. At this time, the second semiconductor device 1320 may be connected to the first circuit board 1100 through the conductive coupling portion 1450. Additionally, a second connection portion 1420 may be disposed on the first semiconductor device 1310 and the second semiconductor device 1320.
이에 따라, 상기 제2 반도체 소자(1320)는 상기 제2 접속부(1420)를 통해 상기 제1 반도체 소자(1310)와 전기적으로 연결될 수 있다. Accordingly, the second semiconductor device 1320 may be electrically connected to the first semiconductor device 1310 through the second connection portion 1420.
즉, 제2 반도체 소자(1320)는 도전성 결합부(1450)을 통해 제1 회로기판(1100)과 연결되면서, 상기 제2 접속부(1420)를 통해 상기 제1 반도체 소자(1310)와도 연결된다. That is, the second semiconductor device 1320 is connected to the first circuit board 1100 through the conductive coupling portion 1450 and is also connected to the first semiconductor device 1310 through the second connection portion 1420.
이때, 상기 제2 반도체 소자(1320)는 상기 도전성 결합부(1450)을 통해 전원신호 및/또는 전력을 제공받을 수 있다. 또한, 상기 제2 반도체 소자(1320)는 상기 제2 접속부(1420)를 통해 상기 제1 반도체 소자(1310)와 통신 신호를 주고받을 수 있다.At this time, the second semiconductor device 1320 may receive a power signal and/or power through the conductive coupling portion 1450. Additionally, the second semiconductor device 1320 may exchange communication signals with the first semiconductor device 1310 through the second connection unit 1420.
제6 실시 예의 반도체 패키지는 도전성 결합부(1450)를 통해 상기 제2 반도체 소자(1320)에 전원신호 및/또는 전력을 제공함으로써, 상기 제2 반도체 소자(1320)의 구동을 위한 충분한 전력의 제공이나, 전원 동작의 원활한 제어가 가능하다.The semiconductor package of the sixth embodiment provides sufficient power for driving the second semiconductor device 1320 by providing a power signal and/or power to the second semiconductor device 1320 through the conductive coupling portion 1450. However, smooth control of power operation is possible.
이에 따라, 실시 예는 상기 제2 반도체 소자(1320)의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 제2 반도체 소자(1320)에 제공되는 전력이 부족해지는 문제를 해결할 수 있다. 나아가, 실시 예는 상기 제2 반도체 소자(1320)의 전원 신호, 전력 및 통신 신호 중 적어도 하나가 상기 도전성 결합부(1450)와 제2 접속부(1420)를 통해 서로 다른 경로를 통해 제공되도록 한다. 이를 통해, 실시 예는 상기 전원 신호에 의해 상기 통신 신호의 손실이 발생하는 문제를 해결할 수 있다. 예를 들어, 실시 예는 전원 신호의 통신 신호 사이의 상호 간섭을 최소화할 수 있다. Accordingly, the embodiment can improve the driving characteristics of the second semiconductor device 1320. That is, the embodiment can solve the problem of insufficient power provided to the second semiconductor device 1320. Furthermore, the embodiment allows at least one of the power signal, power, and communication signal of the second semiconductor device 1320 to be provided through different paths through the conductive coupling portion 1450 and the second connection portion 1420. Through this, the embodiment can solve the problem of loss of the communication signal caused by the power signal. For example, embodiments may minimize mutual interference between power signals and communication signals.
한편, 제6 실시 예에서의 상기 제2 반도체 소자(1320)는 복수의 패키지 기판이 적층된 형태인 POP(Package On Package) 구조를 가지고 제1 회로기판(1100) 상에 배치될 수 있다. 예를 들어, 상기 제2 반도체 소자(1320)는 메모리 칩을 포함하는 메모리 패키지일 수 있다. 그리고 상기 메모리 패키지는 상기 도전성 결합부(1450) 상에 결합될 수 있다. 이때, 상기 메모리 패키지는 상기 제1 반도체 소자(1310)와는 연결되지 않을 수 있다.Meanwhile, the second semiconductor device 1320 in the sixth embodiment may have a POP (Package On Package) structure in which a plurality of package substrates are stacked and may be disposed on the first circuit board 1100. For example, the second semiconductor device 1320 may be a memory package including a memory chip. And the memory package may be coupled to the conductive coupling portion 1450. At this time, the memory package may not be connected to the first semiconductor device 1310.
도 2g를 참조하면, 제7 실시 예의 반도체 패키지는 제1 회로기판(1100), 제1 접속부(1410), 제1 접속부(1410), 반도체 소자(1300) 및 제3 접속부(1430)를 포함한다. Referring to FIG. 2G, the semiconductor package of the seventh embodiment includes a first circuit board 1100, a first connection part 1410, a first connection part 1410, a semiconductor element 1300, and a third connection part 1430. .
이때, 제7 실시 예의 반도체 패키지는 제4 실시 예의 반도체 패키지 대비 연결 부재(1110)가 제거되면서, 상기 제1 회로기판(1100)이 복수의 기판층을 포함하는 것에서 차이가 있다.At this time, the semiconductor package of the seventh embodiment differs from the semiconductor package of the fourth embodiment in that the connecting member 1110 is removed and the first circuit board 1100 includes a plurality of substrate layers.
상기 제1 회로기판(1100)은 복수의 기판층을 포함한다. 예를 들어, 제1 회로기판(1100)은 패키지 기판에 대응하는 제1 회로기판층(1100A)과 연결 부재에 대응되는 제2 회로기판층(1100B)을 포함할 수 있다. The first circuit board 1100 includes a plurality of substrate layers. For example, the first circuit board 1100 may include a first circuit board layer 1100A corresponding to the package board and a second circuit board layer 1100B corresponding to the connecting member.
다시 말해서, 제7 실시 예의 반도체 패키지는 도 2a에 개시된 제1 회로기판(패키지 기판, 1100)과 제2 회로기판(인터포저, 1200)가 일체로 형성된 제1 회로기판층(1100A) 및 제2 회로기판층(1100B)을 포함한다. 상기 제2 회로기판층(1100B)의 절연층의 물질은 제1 회로기판층(1100A)의 절연층의 물질과 다를 수 있다. 예를 들어, 제2 회로기판층(1100B)의 절연층의 물질은 광경화성 물질을 포함할 수 있다. 예를 들어, 상기 제2 회로기판층(1100B)은 PID(Photo Imageable Dielectric)일 수 있다. 그리고, 상기 제2 회로기판층(1100B)은 광경화성 물질을 포함함에 따라 전극의 미세화가 가능하다. 따라서, 제7 실시 예는 제1 회로기판층(1100A) 상에 광 경화성 물질의 절연층을 순차적으로 적층하고, 상기 광 경화성 물질의 절연층 상에 미세화된 전극을 형성하는 것에 의해 제2 회로기판층(1100B)을 형성할 수 있다. 이를 통해 상기 제2 회로기판(1100B)은 미세화된 전극을 포함하는 재배선층 기능을 포함할 수 있고, 복수의 반도체 소자(1310, 1320)을 수평적으로 연결하는 기능을 포함할 수 있다.In other words, the semiconductor package of the seventh embodiment includes a first circuit board layer (1100A) and a second circuit board layer (1100A) in which the first circuit board (package board, 1100) and the second circuit board (interposer, 1200) shown in FIG. 2A are integrally formed. Includes a circuit board layer (1100B). The material of the insulating layer of the second circuit board layer 1100B may be different from the material of the insulating layer of the first circuit board layer 1100A. For example, the material of the insulating layer of the second circuit board layer 1100B may include a photocurable material. For example, the second circuit board layer 1100B may be a photo imageable dielectric (PID). In addition, since the second circuit board layer 1100B contains a photocurable material, the electrode can be miniaturized. Therefore, in the seventh embodiment, a second circuit board is formed by sequentially laminating an insulating layer of a photo-curable material on the first circuit board layer 1100A and forming a micronized electrode on the insulating layer of the photo-curable material. A layer 1100B may be formed. Through this, the second circuit board 1100B may include a redistribution layer function including miniaturized electrodes, and may include a function of horizontally connecting a plurality of semiconductor devices 1310 and 1320.
실시 예의 회로기판의 설명에 앞서, 이하에서 설명되는 회로기판은 이전의 반도체 패키지에 포함된 복수의 회로 기판 중 어느 하나의 회로 기판을 의미할 수 있다.Before describing the circuit board of the embodiment, the circuit board described below may refer to any one circuit board among a plurality of circuit boards included in a previous semiconductor package.
예를 들어, 일 실시 예에서의 이하에서 설명되는 회로기판은 도 2a 내지 도 2g 중 어느 하나에 도시된 제1 회로기판(1100), 제2 회로기판(1200) 및 연결 부재(또는 브리지 기판, 1110, 1210) 중 적어도 하나 이상을 의미할 수 있다.For example, the circuit board described below in one embodiment includes the first circuit board 1100, the second circuit board 1200, and the connection member (or bridge board, 1110, 1210).
도 3은 제1 실시 예에 따른 회로기판을 나타낸 단면도이다.Figure 3 is a cross-sectional view showing a circuit board according to the first embodiment.
도 3을 참조하면, 제1 실시 예에 따른 회로기판(100)은 제1 절연층(110), 제2 절연층(150), 제3 절연층(160), 전극층(120), 관통부(130) 및 절연부재(140)를 포함한다.Referring to FIG. 3, the circuit board 100 according to the first embodiment includes a first insulating layer 110, a second insulating layer 150, a third insulating layer 160, an electrode layer 120, and a penetration portion ( 130) and an insulating member 140.
상기 회로기판(100)의 제1 절연층(110)은 적어도 1층 이상의 층 구조를 가질 수 있다. 바람직하게, 상기 회로기판(100)의 제1 절연층(110)은 복수의 적층 구조를 가질 수 있다. 적층 구조는 관통부(130)에 의해 구분될 수 있고, 상기 관통부(130)와 전극층(120)의 폭의 차이로 구분될 수 있다. 즉, 상기 전극층(120)의 하면의 폭은 상기 관통부(130)의 상면의 폭보다 큰 폭을 가질 수 있고, 이를 통해 적층 구조를 구분할 수 있다. 상술한 적층 구조를 통해 실시 예의 회로기판(100)은 적어도 하나의 반도체 소자, 및/또는 제2 회로기판을 메인 보드와 전기적으로 효율적 연결할 수 있다.The first insulating layer 110 of the circuit board 100 may have a layer structure of at least one layer. Preferably, the first insulating layer 110 of the circuit board 100 may have a plurality of stacked structures. The laminated structure can be distinguished by the penetrating portion 130 and can be distinguished by the difference in width between the penetrating portion 130 and the electrode layer 120. That is, the width of the lower surface of the electrode layer 120 may be greater than the width of the upper surface of the penetrating portion 130, and through this, the laminated structure can be distinguished. Through the above-described laminated structure, the circuit board 100 of the embodiment can efficiently electrically connect at least one semiconductor device and/or the second circuit board to the main board.
이때, 도 3에서의 상기 회로기판(100)의 제1 절연층(110)은 5층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 4층 이하의 층수를 가질 수 있고, 6층 이상의 층수를 가질 수도 있을 것이다. 제1 절연층(110)은 회로 기판(100)을 지지하는 지지 기판이라 할 수 있고, 이에 따라 '기판'이라 칭할 수 있다.At this time, the first insulating layer 110 of the circuit board 100 in FIG. 3 is shown as having a five-layer structure, but it is not limited to this. For example, the first insulating layer 110 of the circuit board 100 may have a number of layers of 4 or less, and may have a number of layers of 6 or more. The first insulating layer 110 may be referred to as a support substrate that supports the circuit board 100, and may therefore be referred to as a 'substrate'.
상기 회로기판(100)의 제1 절연층(110)이 복수의 층 구조를 가지는 경우, 상기 회로기판(100)의 복수의 제1 절연층은 서로 동일한 절연물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 회로기판(100)의 복수의 제1 절연층 중 적어도 하나의 절연층은 다른 하나의 제1 절연층과는 다른 절연물질을 포함할 수 있다.When the first insulating layer 110 of the circuit board 100 has a plurality of layer structure, the plurality of first insulating layers of the circuit board 100 may include the same insulating material, but is limited thereto. That is not the case. For example, at least one insulating layer among the plurality of first insulating layers of the circuit board 100 may include an insulating material different from the other first insulating layer.
상기 회로기판(100)의 제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함할 수 있다. 예를 들어, 회로기판(100)의 제1 절연층(110)은 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함할 수 있다. 예를 들어, 회로기판(100)의 제1 절연층(110)은 사파이어를 포함할 수 있다. 예를 들어, 회로기판(100)의 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 예를 들어, 회로기판(100)의 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA)를 포함할 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 무기 필러 및 절연 수지를 포함하는 재료로 형성될 수 있다. 예를 들어, 회로기판(100)의 제1 절연층(110)은 열경화성 수지 또는 열가소성 수지에 실리카 또는 알루미나의 무기 필러가 배치된 구조를 가질 수 있다. The first insulating layer 110 of the circuit board 100 may be rigid or flexible. For example, the first insulating layer 110 of the circuit board 100 may include glass or plastic. For example, the first insulating layer 110 of the circuit board 100 may include chemically strengthened/semi-strengthened glass such as soda lime glass or aluminosilicate glass. For example, the first insulating layer 110 of the circuit board 100 is made of polyimide (PI), polyethylene terephthalate (PET), propylene glycol (PPG), polycarbonate (PC), etc. It may contain reinforced or soft plastic. For example, the first insulating layer 110 of the circuit board 100 may include sapphire. For example, the first insulating layer 110 of the circuit board 100 may include an optically isotropic film. For example, the first insulating layer 110 of the circuit board 100 is made of COC (Cyclic Olefin Copolymer), COP (Cyclic Olefin Polymer), wide isotropic polycarbonate (PC), or wide isotropic polymethyl methacrylate ( PMMA) may be included. For example, the first insulating layer 110 of the circuit board 100 may be formed of a material containing an inorganic filler and an insulating resin. For example, the first insulating layer 110 of the circuit board 100 may have a structure in which an inorganic filler of silica or alumina is disposed on a thermosetting resin or thermoplastic resin.
상기 제1 절연층(110)은 서로 다른 복수의 절연재료를 적층한 구조를 가질 수 있고, 예시적인 배치 구조에 대해 보다 구체적으로 설명하면 다음과 같다.The first insulating layer 110 may have a structure in which a plurality of different insulating materials are stacked, and an exemplary arrangement structure will be described in more detail as follows.
일 실시 예에서 제1 절연층(110)은 보강 부재를 포함하는 코어층에 대응하는 제1층을 포함할 수 있다. 또한, 상기 제1 절연층(110)은 상기 코어층의 상부 및 하부에 각각 배치되고 보강 부재를 포함하지 않는 복수의 제2층을 포함할 수 있다. 이 경우, 상기 회로기판(100)은 코어기판일 수 있다. 상기 보강 부재는 강화 섬유 또는 유리 섬유라고도 할 수 있다.In one embodiment, the first insulating layer 110 may include a first layer corresponding to a core layer including a reinforcing member. Additionally, the first insulating layer 110 may include a plurality of second layers that are respectively disposed above and below the core layer and do not include a reinforcing member. In this case, the circuit board 100 may be a core board. The reinforcing member may also be referred to as reinforcing fiber or glass fiber.
상기 보강 부재는 상기 제1 절연층(110)의 수평 방향을 따라 연장된 유리 섬유 (Glass fiber) 물질을 의미할 수 있고, 서로 이격된 무기물 필러와 다른 의미를 가질 수 있다. 즉, 제1층의 보강 부재는 제2층의 필러와 수평 방향을 따라 서로 다른 길이나 너비를 가질 수 있다. 예시적으로, 유리 섬유는 제1층의 폭 이상의 폭을 갖도록 연장될 수 있다. 여기에서, 제1층의 폭 이상의 폭을 갖는 의미는 유리 섬유가 수평 방향으로 구부러진 형상을 가지고 배치될 수 있음을 의미할 수 있다. 또한, 제2층이 필러를 포함하더라도 제1층의 유리 섬유보다 휨 등의 문제를 방지하는 효과가 크지 않기 때문에, 보강 부재는 제2층의 필러와 구분하여 설명한다.The reinforcing member may refer to a glass fiber material extending along the horizontal direction of the first insulating layer 110, and may have a different meaning from inorganic fillers spaced apart from each other. That is, the reinforcing member of the first layer may have a different length or width along the horizontal direction than the filler of the second layer. Illustratively, the glass fibers may be extended to have a width greater than or equal to the width of the first layer. Here, having a width greater than the width of the first layer may mean that the glass fibers can be arranged in a bent shape in the horizontal direction. In addition, even if the second layer contains a filler, the effect of preventing problems such as bending is not as great as the glass fiber of the first layer, so the reinforcing member is explained separately from the filler of the second layer.
다른 실시 예에서, 상기 회로기판(100)의 제1 절연층(110)은 코어를 포함하지 않는 코어리스 기판일 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 우수한 가공성, 회로기판(100)의 슬림화가 가능하고, 상기 회로기판(100)의 전극층(120)의 미세화가 가능한 보강 부재를 포함하지 않는 유기 물질을 포함할 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 예시적으로 아지노모토사에서 출시하는 제품인 ABF(Ajinomoto Build-up Film)을 이용할 수 있고, FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 예를 들어, 상기 제1 절연층(110)은 ABF로 구성된 복수의 층들을 포함할 수 있다. In another embodiment, the first insulating layer 110 of the circuit board 100 may be a coreless board that does not include a core. For example, the first insulating layer 110 of the circuit board 100 is a reinforcing member that has excellent processability, enables slimming of the circuit board 100, and allows miniaturization of the electrode layer 120 of the circuit board 100. It may contain organic substances that do not contain. For example, the first insulating layer 110 of the circuit board 100 may use ABF (Ajinomoto Build-up Film), a product released by Ajinomoto, FR-4, BT (Bismaleimide Triazine), etc. , PID (Photo Imagable Dielectric resin), BT, etc. may be used. For example, the first insulating layer 110 may include a plurality of layers made of ABF.
이때, 상기 회로기판(100)의 제1 절연층(110)이 보강 부재를 포함하지 않는 ABF로만 구성되는 경우, 상기 회로기판(100)의 휨 특성이 저하될 수 있다. 따라서, 상기 회로기판(100)의 제1 절연층(110)은 ABF(Ajinomoto Build-up Film)로 구성되면서, 상기 회로기판(100)의 복수의 절연층을 구성하는 ABF 중 적어도 하나의 ABF에는 휨 특성을 향상시킬 수 있는 보강 부재가 포함될 수 있다.At this time, if the first insulating layer 110 of the circuit board 100 is composed only of ABF and does not include a reinforcing member, the bending characteristics of the circuit board 100 may be deteriorated. Accordingly, the first insulating layer 110 of the circuit board 100 is composed of ABF (Ajinomoto Build-up Film), and at least one ABF among the ABFs constituting the plurality of insulating layers of the circuit board 100 has Reinforcement members that can improve bending properties may be included.
예를 들어, 상기 회로기판(100)의 제1 절연층(110)은 수지 및 필러를 포함하는 제1 ABF로 구성된 제1층을 포함한다. 또한, 상기 회로기판(100)의 제1 절연층(110)은 상기 제1 ABF에 보강 부재가 더 포함된 제2 ABF로 구성된 층을 포함한다. 이때, 상기 제2 ABF에 포함된 보강 부재는 GCP(Glass Core Primer) 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.For example, the first insulating layer 110 of the circuit board 100 includes a first layer composed of a first ABF containing a resin and a filler. Additionally, the first insulating layer 110 of the circuit board 100 includes a layer composed of a second ABF in which a reinforcing member is further included in the first ABF. At this time, the reinforcing member included in the second ABF may include a GCP (Glass Core Primer) material, but is not limited thereto.
상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층은 10㎛ 내지 40㎛의 범위의 두께를 가질 수 있다. 바람직하게, 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층은 15㎛ 내지 35㎛의 범위의 두께를 만족할 수 있다. 더욱 바람직하게, 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층은 18㎛ 내지 32㎛의 범위의 두께를 만족할 수 있다. 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층의 두께가 10㎛ 미만이면, 상기 회로기판(100)의 휨 특성이 저하될 수 있다. 또한, 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층의 두께가 10㎛ 미만이면, 상기 회로기판(100)의 전극층(120)이 안정적으로 보호되지 못하고, 이에 의해 전기적 신뢰성이 저하될 수 있다. 또한, 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층의 두께가 40㎛를 초과하면, 상기 회로기판(100)의 전체적인 두께가 증가하고, 이에 따라 반도체 패키지의 두께가 증가할 수 있다. 또한, 상기 회로기판(100)의 제1 절연층(110)의 상기 보강 부재를 포함하지 않는 층의 두께가 40㎛를 초과하면, 상기 회로기판(100)의 전극층(120)의 미세화가 어려울 수 있다.The layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 may have a thickness ranging from 10 μm to 40 μm. Preferably, the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member may satisfy a thickness ranging from 15 ㎛ to 35 ㎛. More preferably, the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member may satisfy a thickness ranging from 18 ㎛ to 32 ㎛. If the thickness of the layer of the first insulating layer 110 of the circuit board 100 that does not include the reinforcing member is less than 10 μm, the bending characteristics of the circuit board 100 may be reduced. In addition, if the thickness of the layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 is less than 10㎛, the electrode layer 120 of the circuit board 100 is not stably protected and , which may result in reduced electrical reliability. In addition, when the thickness of the layer not including the reinforcing member of the first insulating layer 110 of the circuit board 100 exceeds 40㎛, the overall thickness of the circuit board 100 increases, and thus the semiconductor The thickness of the package may increase. In addition, if the thickness of the layer that does not include the reinforcing member of the first insulating layer 110 of the circuit board 100 exceeds 40㎛, it may be difficult to miniaturize the electrode layer 120 of the circuit board 100. there is.
상기 두께는 서로 다른 층에 배치된 전극층들 사이의 수직 방향으로의 거리에 대응할 수 있다. 즉, 두께는 상기 회로기판(100)의 상면에서 하면을 향하는 방향, 또는 하면에서 상면을 향하는 방향으로의 길이를 의미할 수 있고, 수직 방향의 길이를 의미할 수 있다. 여기서, 상면은 각 구성요소에서 상기 수직 방향을 따라 가장 높은 위치를 의미할 수 있고, 하면은 각 구성요소에서 상기 수직 방향을 따라 가장 낮은 위치를 의미할 수 있다. 그리고, 이의 위치는 서로 반대로 지칭될 수 있다.The thickness may correspond to the distance in the vertical direction between electrode layers disposed in different layers. That is, the thickness may refer to the length in the direction from the top to the bottom of the circuit board 100, or from the bottom to the top, and may refer to the length in the vertical direction. Here, the upper surface may mean the highest position of each component along the vertical direction, and the lower surface may mean the lowest position of each component along the vertical direction. And, their positions may be referred to as opposites to each other.
한편, 실시 예의 반도체 패키지는 상기 회로기판(100)의 상면에 배치된 제2 절연층(150)을 포함할 수 있다. 또한, 반도체 패키지는 회로기판(100)의 하면에 배치된 제3 절연층(160)을 포함할 수 있다. Meanwhile, the semiconductor package of the embodiment may include a second insulating layer 150 disposed on the upper surface of the circuit board 100. Additionally, the semiconductor package may include a third insulating layer 160 disposed on the lower surface of the circuit board 100.
이때, 상기 회로기판(100)의 상면은 제1 절연층(110)의 상면을 의미할 수 있고, 보다 구체적으로 상기 회로기판(100)의 상면은 복수의 제1 절연층 중에서 최상측에 배치된 제1 절연층의 상면을 의미할 수 있다. 상기 회로기판(100)의 하면은 제1 절연층(110)의 하면을 의미할 수 있고, 보다 구체적으로 상기 회로기판(100)의 하면은 상기 복수의 제1 절연층 중에서 최하측에 배치된 제1 절연층의 하면을 의미할 수 있다.At this time, the top surface of the circuit board 100 may mean the top surface of the first insulating layer 110, and more specifically, the top surface of the circuit board 100 may be the top surface of the plurality of first insulating layers disposed on the uppermost side. It may refer to the upper surface of the first insulating layer. The lower surface of the circuit board 100 may refer to the lower surface of the first insulating layer 110. More specifically, the lower surface of the circuit board 100 may refer to the lower surface of the first insulating layer 110. 1 May refer to the lower surface of the insulating layer.
상기 제2 절연층(150) 및 제3 절연층(160)은 상기 회로기판(100)의 상면 및 하면을 보호하는 기능을 할 수 있다. 이에 따라, 상기 제2 절연층(150) 및 제3 절연층(160)은 기능적으로 각각 제1 보호층 및 제2 보호층이라고 할 수 있다. The second insulating layer 150 and the third insulating layer 160 may function to protect the upper and lower surfaces of the circuit board 100. Accordingly, the second insulating layer 150 and the third insulating layer 160 can be functionally referred to as a first protective layer and a second protective layer, respectively.
상기 제2 절연층(150) 및 제3 절연층(160)은 레지스트(resist)층일 수 있다. 바람직하게, 상기 제2 절연층(150) 및 제3 절연층(160)은 유기 고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일 예로, 상기 제2 절연층(150) 및 제3 절연층(160)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 제2 절연층(150) 및 제3 절연층(160)은 수지, 경화제, 광 개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제2 절연층(150) 및 제3 절연층(160)은 포토솔더 레지스트층, 커버-레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.The second insulating layer 150 and the third insulating layer 160 may be resist layers. Preferably, the second insulating layer 150 and the third insulating layer 160 may be a solder resist layer containing an organic polymer material. For example, the second insulating layer 150 and the third insulating layer 160 may include an epoxy acrylate-based resin. In detail, the second insulating layer 150 and the third insulating layer 160 may include resin, curing agent, photoinitiator, pigment, solvent, filler, additive, acrylic monomer, etc. However, the embodiment is not limited to this, and the second insulating layer 150 and the third insulating layer 160 may be any one of a photo solder resist layer, a cover-lay, and a polymer material. Of course.
예시적으로, 돌출부(123)와 반도체 소자가 솔더를 통해 결합되는 경우, 솔더와 솔더 레지스트층은 서로 젖음성이 좋지 않고, 이에 의해 솔더가 복수의 돌출부(123) 중 서로 인접한 2개의 돌출부 사이의 전기적 단락이 발생하는 문제를 방지할 수 있다.For example, when the protrusion 123 and the semiconductor device are connected through solder, the solder and the solder resist layer do not have good wettability with each other, and as a result, the solder causes electrical damage between two adjacent protrusions among the plurality of protrusions 123. This can prevent short circuit problems.
상기 제2 절연층(150) 및 제3 절연층(160)의 각각의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제2 절연층(150) 및 제3 절연층(160)의 각각의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제2 절연층(150) 및 제3 절연층(160)의 각각의 두께는 5㎛ 내지 20㎛일 수 있다. 이때, 상기 제2 절연층(150)의 두께는 최상측에 배치된 전극층의 상면으로부터 상기 제2 절연층(150)의 상면까지의 수직 거리를 의미할 수 있다. 또한, 상기 제3 절연층(160)의 두께는 최하측에 배치된 전극층의 하면으로부터 상기 제3 절연층(160)의 하면까지의 수직 거리를 의미할 수 있다. Each of the second insulating layer 150 and the third insulating layer 160 may have a thickness of 1 μm to 20 μm. Each of the second insulating layer 150 and the third insulating layer 160 may have a thickness of 1 μm to 15 μm. For example, the thickness of each of the second insulating layer 150 and the third insulating layer 160 may be 5 μm to 20 μm. At this time, the thickness of the second insulating layer 150 may mean the vertical distance from the top surface of the uppermost electrode layer to the top surface of the second insulating layer 150. Additionally, the thickness of the third insulating layer 160 may mean the vertical distance from the lower surface of the electrode layer disposed on the lowermost side to the lower surface of the third insulating layer 160.
제2 절연층(150) 및 제3 절연층(160)의 각각의 두께가 20㎛ 초과인 경우, 반도체 패키지의 두께가 증가하여 박판화가 어려울 수 있고, 또는 제2 절연층(150) 및 제3 절연층(160) 사이에 배치되는 절연층(110)에 인가되는 응력이 커질 수 있다. 상기 회로기판(100)에 응력을 인가할 수 있다. 상기 제2 절연층(150) 및 제3 절연층(160)의 각각의 두께가 1㎛ 미만인 경우, 회로기판(100)에 포함된 전극층(120)이 안정적으로 보호되기 어려울 수 있고, 이에 의해 전기적 신뢰성 또는 물리적 신뢰성이 저하될 수 있다. If the thickness of each of the second insulating layer 150 and the third insulating layer 160 exceeds 20㎛, the thickness of the semiconductor package may increase and thinning may be difficult, or the thickness of the second insulating layer 150 and the third insulating layer 160 may increase. The stress applied to the insulating layer 110 disposed between the insulating layers 160 may increase. Stress may be applied to the circuit board 100. When the thickness of each of the second insulating layer 150 and the third insulating layer 160 is less than 1㎛, it may be difficult to stably protect the electrode layer 120 included in the circuit board 100, thereby causing electrical damage. Reliability or physical reliability may be reduced.
상기 회로기판(100)은 전극층(120)을 포함할 수 있다. 상기 전극층(120)은 상기 회로기판(100)의 제1 절연층(110)의 표면에 배치될 수 있다. 예를 들어, 상기 회로기판(100)의 제1 절연층(110)이 5층 구조를 가지는 경우, 상기 5층의 절연층의 표면에는 각각 상기 전극층(120)이 배치될 수 있다. The circuit board 100 may include an electrode layer 120. The electrode layer 120 may be disposed on the surface of the first insulating layer 110 of the circuit board 100. For example, when the first insulating layer 110 of the circuit board 100 has a five-layer structure, the electrode layer 120 may be disposed on each surface of the five insulating layers.
이때, 상기 회로기판(100)의 전극층(120) 중 어느 하나의 전극층은 ETS(Embedded Trace Substrate) 구조를 가질 수 있다. 예를 들어, 상기 회로기판(100)의 상면에 배치된 전극층은 ETS 구조를 가질 수 있다. 예를 들어, 회로기판(100)의 상면에 배치된 전극층은 최상측 제1 절연층(110)의 상면에 구비된 리세스에 배치될 수 있다. 상기 ETS 구조는 매립 구조라고도 할 수 있다. 상기 ETS 구조는 일반적인 돌출 구조를 가지는 전극층 대비 미세화에 유리하다. 이에 따라, 실시 예는 상기 반도체 소자에 구비된 단자들의 사이즈 및 피치에 대응하게 상기 전극들의 형성이 가능하도록 한다. 이를 통해 실시 예는 회로 집적도를 향상시킬 수 있다. 나아가, 실시 예는 상기 반도체 소자를 통해 전달되는 신호의 전송 거리를 최소화할 수 있고, 이를 통해 신호 전송 손실을 최소화할 수 있도록 한다. At this time, one of the electrode layers 120 of the circuit board 100 may have an Embedded Trace Substrate (ETS) structure. For example, the electrode layer disposed on the top surface of the circuit board 100 may have an ETS structure. For example, the electrode layer disposed on the upper surface of the circuit board 100 may be disposed in a recess provided on the uppermost first insulating layer 110. The ETS structure can also be called an embedded structure. The ETS structure is advantageous for miniaturization compared to an electrode layer having a general protruding structure. Accordingly, the embodiment allows the formation of the electrodes corresponding to the size and pitch of the terminals provided in the semiconductor device. Through this, the embodiment can improve circuit integration. Furthermore, the embodiment can minimize the transmission distance of the signal transmitted through the semiconductor device, thereby minimizing signal transmission loss.
상기 전극층(120)은 신호 전극(121)과 전기적 및/또는 물리적으로 분리된 보강 전극(122)을 포함할 수 있다. 상기 보강 전극(122)은 상기 신호 전극(121)과 물리적 및/또는 전기적으로 분리된 더미 전극을 의미할 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 상기 보강 전극(122)은 상기 신호 전극(121)과 전기적으로 연결될 수 있고, 예시적으로 상기 신호 전극(121)이 포함하는 그라운드 전극과 연결될 수 있다. 나아가, 보강 전극(122)은 회로 기판 상에 연결되는 연결 부재에 전력을 공급하기 위한 전력 전극으로 사용될 수 있다. 이를 통해, 실시 예는 연결 부재에 안정적인 전력 공급이 가능할 수 있고, 이를 통해 연결 부재가 안정적으로 동작하도록 할 수 있다. 구체적으로, 회로기판은 보강 전극(122)을 이용하여 연결 부재에 전력 신호를 제공함으로써, 연결 부재의 구동에 필요한 충분한 전력 공급이 가능하다. 이에 따라, 실시 예는 상기 연결 부재의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 연결 부재에 제공되는 전원이 부족 문제를 해결할 수 있다. 즉, 최근 들어 상기 연결 부재에서 제공되는 기능이 증가하거나 성능이 향상되어, 상기 연결 부재가 필요로 하는 구동 전력이 증가할 수 있다. 이에 따라, 실시 예는 상기 보강 패턴을 통해 연결 부재에 전력 신호가 공급되도록 할 수 있고, 이를 통해 실시 예는 반도체 패키지의 전기적 신뢰성을 더욱 향상시킬 수 있다.The electrode layer 120 may include a reinforcement electrode 122 that is electrically and/or physically separated from the signal electrode 121. The reinforcement electrode 122 may refer to a dummy electrode physically and/or electrically separated from the signal electrode 121. However, the embodiment is not limited to this. The reinforcement electrode 122 may be electrically connected to the signal electrode 121 and, for example, may be connected to a ground electrode included in the signal electrode 121. Furthermore, the reinforcement electrode 122 may be used as a power electrode to supply power to a connection member connected to the circuit board. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably. Specifically, the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member. Accordingly, the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
또한, 상기 보강 전극(122)은 상기 회로기판(100)에서 발생하는 열을 외부로 전달할 수 있다. 이를 통해, 실시 예는 회로기판(100)의 방열 특성을 향상시킬 수 있다. 상기 보강 전극(122)이 신호 전극(121)과 연결되는 경우, 예시적으로 그라운드 전극을 통해 외부로 열이 전달될 수 있다. 그러나, 상기 보강 전극(122)이 신호 전극(121)과 물리적 및/또는 전기적으로 분리되어 있더라도, 회로기판(100)에서 발생하는 열은 보강 전극을 통해 외부로 전달될 수 있다.Additionally, the reinforcement electrode 122 can transfer heat generated from the circuit board 100 to the outside. Through this, the embodiment can improve the heat dissipation characteristics of the circuit board 100. When the reinforcement electrode 122 is connected to the signal electrode 121, heat may be transferred to the outside through the ground electrode. However, even if the reinforcement electrode 122 is physically and/or electrically separated from the signal electrode 121, heat generated in the circuit board 100 may be transmitted to the outside through the reinforcement electrode.
실시 예의 상기 보강 전극(122)은 상기 회로기판(100)에 배치되어 상기 회로기판(100)의 휨 등의 물리적 변형을 방지하는 기능을 할 수 있다. 상기 보강 전극(122)은 상기 회로기판(100)이 특정 방향으로 휘어지는 것을 방지하는 기능을 할 수 있다. 또한, 보강 전극(122)은 회로기판(100) 상에 배치되는 연결 부재에 안정적인 전력 공급이 가능하도록 하는 전력 라인으로 기능할 수 있다.The reinforcement electrode 122 of the embodiment may be disposed on the circuit board 100 to prevent physical deformation, such as bending, of the circuit board 100. The reinforcing electrode 122 may function to prevent the circuit board 100 from bending in a specific direction. Additionally, the reinforcement electrode 122 may function as a power line that enables stable power supply to a connection member disposed on the circuit board 100.
상기 보강 전극(122)의 구체적인 구조에 대해서는 하기에서 더욱 상세히 설명하기로 한다.The specific structure of the reinforcement electrode 122 will be described in more detail below.
실시 예의 회로기판은 보강 전극(122)을 포함한다. 이는, 회로기판의 물리적 변형을 방지하는 기능을 하는 보강 부재라고도 할 수 있다. 상기 보강 부재를 보강 전극(122)이라고 한 것은 상기 보강 부재가 상기 전극층(120)의 일부이기 때문이다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 보강 부재는 전극층과는 다른 물질을 포함할 수 있다. 예를 들어, 상기 보강 부재는 실리콘이나 세라믹과 같은 절연 물질을 포함할 수도 있을 것이다.The circuit board of the embodiment includes reinforcing electrodes 122. This can also be called a reinforcing member that functions to prevent physical deformation of the circuit board. The reason why the reinforcing member is called the reinforcing electrode 122 is because the reinforcing member is a part of the electrode layer 120. However, the embodiment is not limited to this. For example, the reinforcing member may include a material different from the electrode layer. For example, the reinforcing member may include an insulating material such as silicon or ceramic.
한편, 상기 전극층(120)은 돌출부(123)를 포함할 수 있다. 상기 돌출부(123)는 상기 회로기판(100) 상에서 상기 회로기판(100)으로부터 멀어지는 방향으로 돌출될 수 있다. 상기 돌출부(123)는 상기 전극층(120)의 상기 신호 전극(121) 상에 배치될 수 있다. 상기 돌출부(123)는 상기 전극층(120) 중에서 최상측에 배치된 신호 전극 상에 상측 방향으로 돌출 배치될 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 돌출부(123)는 상기 전극층(120) 중에서 최하측에 배치된 신호 전극의 하면에 하측 방향으로 돌출 배치될 수 있다.Meanwhile, the electrode layer 120 may include a protrusion 123. The protrusion 123 may protrude from the circuit board 100 in a direction away from the circuit board 100 . The protrusion 123 may be disposed on the signal electrode 121 of the electrode layer 120. The protrusion 123 may be disposed to protrude upward on the signal electrode disposed on the uppermost side of the electrode layer 120. However, the embodiment is not limited to this. For example, the protrusion 123 may be disposed to protrude downward from the lower surface of the signal electrode disposed on the lowest side of the electrode layer 120.
상기 돌출부(123)는 범프(bump)라고 할 수 있다. 상기 돌출부(123)는 포스트(post)라고도 할 수 있다. 상기 돌출부(123)는 필라(pillar)라고 할 수 있다. 상기 회로기판(100)의 상기 신호 전극(121) 상에는 반도체 소자가 배치될 수 있다. 이와 다르게, 상기 회로기판(100)의 신호 전극(121) 상에는 상기 반도체 소자와 결합된 인터포저가 결합될 수 있다. 이때, 상기 반도체 소자의 단자 또는 인터포저의 전극의 피치가 미세화되면서 복수의 단자 또는 전극에 배치되는 도전성 접속부가 단락되는 문제가 발생할 수 있다. 따라서, 상기 복수의 단자 또는 전극에 각각 배치되는 도전성 접속부의 볼륨을 줄이기 위해 상기 신호 전극(121)은 돌출부(123)를 포함할 수 있다. 또한, 상기 회로기판(100)과 상기 반도체 소자 또는 인터포저 사이에 배치되는 도전성 접속부에 열과 압력을 인가하여 결합시키는 TC(Thermal Compression) 본딩을 이용하는 경우, 상기 돌출부(123)는 상기 신호 전극(121)과 상기 반도체 소자의 단자 또는 인터포저의 전극 사이의 정합도를 향상시키는 기능을 할 수 있다. 나아가 상기 돌출부(123)는 상기 도전성 접속부의 확산을 방지하기 위한 기능을 할 수도 있다.The protrusion 123 may be referred to as a bump. The protrusion 123 may also be referred to as a post. The protrusion 123 may be referred to as a pillar. A semiconductor device may be disposed on the signal electrode 121 of the circuit board 100. Alternatively, an interposer coupled with the semiconductor device may be coupled to the signal electrode 121 of the circuit board 100. At this time, as the pitch of the terminals of the semiconductor device or the electrodes of the interposer becomes finer, a problem of short-circuiting of the conductive connection portions disposed on the plurality of terminals or electrodes may occur. Accordingly, the signal electrode 121 may include a protrusion 123 to reduce the volume of the conductive connection portion disposed on each of the plurality of terminals or electrodes. In addition, when using TC (Thermal Compression) bonding, which bonds the conductive connection portion disposed between the circuit board 100 and the semiconductor device or the interposer by applying heat and pressure, the protrusion 123 is formed by the signal electrode 121. ) and the terminal of the semiconductor device or the electrode of the interposer may serve to improve the degree of matching. Furthermore, the protrusion 123 may function to prevent diffusion of the conductive connection portion.
상기 회로기판(100)의 전극층(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 회로기판(100)의 전극층(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로기판(100)의 전극층(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.The electrode layer 120 of the circuit board 100 is made of at least one selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It can be formed from a single metallic material. In addition, the electrode layer 120 of the circuit board 100 is made of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) with excellent bonding strength. ) may be formed of a paste or solder paste containing at least one metal material selected from among. Preferably, the electrode layer 120 of the circuit board 100 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.
상기 전극층(120)의 상기 신호 전극(121) 및 보강 전극(122)은 서로 동일한 금속 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 다만, 회로기판(100)의 제조 공정의 간소화를 위해 상기 신호 전극(121)과 상기 보강 전극(122)은 동일한 금속물질을 포함할 수 있다. The signal electrode 121 and the reinforcement electrode 122 of the electrode layer 120 may include the same metal material, but are not limited thereto. However, in order to simplify the manufacturing process of the circuit board 100, the signal electrode 121 and the reinforcement electrode 122 may include the same metal material.
상기 회로기판(100)의 전극층(120)은 7㎛ 내지 20㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 회로기판(100)의 전극층(120)은 9㎛ 내지 17㎛의 범위의 두께를 가질 수 있다. 상기 회로기판(100)의 전극층(120)은 10㎛ 내지 13㎛의 범위의 두께를 가질 수 있다. 상기 회로기판(100)의 전극층(120)의 두께가 7㎛ 미만이면, 상기 전극층(120)의 저항이 증가하고, 전송 가능한 신호의 허용 전류가 감소할 수 있다. 또한, 상기 회로기판(100)의 전극층(120)의 두께가 20㎛를 초과하면, 상기 전극층(120)의 미세화가 어려울 수 있고, 회로기판(100)의 박판화가 어려울 수 있다. The electrode layer 120 of the circuit board 100 may have a thickness ranging from 7㎛ to 20㎛. For example, the electrode layer 120 of the circuit board 100 may have a thickness ranging from 9 μm to 17 μm. The electrode layer 120 of the circuit board 100 may have a thickness ranging from 10 ㎛ to 13 ㎛. If the thickness of the electrode layer 120 of the circuit board 100 is less than 7㎛, the resistance of the electrode layer 120 may increase and the allowable current of a signal that can be transmitted may decrease. Additionally, if the thickness of the electrode layer 120 of the circuit board 100 exceeds 20㎛, it may be difficult to miniaturize the electrode layer 120 and it may be difficult to thin the circuit board 100.
상기 회로기판(100)의 전극층(120)은 상기 회로기판(100)의 관통부(130)와 연결되는 관통 패드, 외부 회로 기판이나 반도체 소자와 연결되는 적어도 하나의 전극 패턴을 포함할 수 있다. 또한, 상기 회로기판(100)의 전극층(120)은 상기 관통 패드 또는 상기 전극 패턴과 연결되는 신호 전송 라인의 트레이스를 포함할 수 있다. 상기 회로기판(100)의 전극층(120)의 관통 패드나 전극 패턴은 15㎛ 내지 90㎛의 범위의 폭을 가질 수 있다. 상기 회로기판(100)의 전극층(120)의 관통 패드나 전극 패턴은 20㎛ 내지 85㎛의 범위의 폭을 가질 수 있다. 회로기판(100)의 전극층(120)의 관통 패드나 전극 패턴은 25㎛ 내지 80㎛의 범위의 폭을 가질 수 있다. The electrode layer 120 of the circuit board 100 may include a through pad connected to the through portion 130 of the circuit board 100 and at least one electrode pattern connected to an external circuit board or semiconductor device. Additionally, the electrode layer 120 of the circuit board 100 may include a trace of a signal transmission line connected to the through pad or the electrode pattern. The through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 15 ㎛ to 90 ㎛. The through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 20 μm to 85 μm. The through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have a width ranging from 25 μm to 80 μm.
이때, 상기 회로기판(100)의 전극층(120)의 관통 패드나 전극 패턴은 기능에 따라 상기 기재된 범위 내에서 서로 다른 폭을 가질 수 있다. 또한, 상기 회로기판(100)의 전극층(120)의 전극들은 연결되는 반도체 소자의 단자의 사이즈 또는 외부 회로 기판의 패드의 사이즈에 대응하게 서로 다른 폭을 가질 수 있다. At this time, the through pad or electrode pattern of the electrode layer 120 of the circuit board 100 may have different widths within the range described above depending on the function. Additionally, the electrodes of the electrode layer 120 of the circuit board 100 may have different widths corresponding to the size of a terminal of a connected semiconductor device or the size of a pad of an external circuit board.
한편, 상기 신호 전극(121)에 돌출부(123)가 포함되는 경우, 상기 돌출부(123)의 폭은 40㎛ 내지 70㎛ 사이의 범위를 가질 수 있다. 상기 돌출부(123)의 폭이 40㎛보다 작은 경우, 돌출부(123)의 폭이 지나치게 작아 TC 본딩 시에 무너지는 문제가 발생할 수 있다. 또한, 상기 돌출부(123)의 폭이 70㎛보다 크면, 상기 반도체 소자의 단자 또는 인터포저의 전극의 미세 피치에 대응되기 어려운 문제를 가질 수 있다.Meanwhile, when the signal electrode 121 includes a protrusion 123, the width of the protrusion 123 may range from 40 μm to 70 μm. If the width of the protrusion 123 is less than 40㎛, the width of the protrusion 123 may be too small, causing a problem of collapse during TC bonding. Additionally, if the width of the protrusion 123 is greater than 70㎛, it may be difficult to correspond to the fine pitch of the terminal of the semiconductor device or the electrode of the interposer.
상기 전극층(120)은 관통부(130)를 포함할 수 있다. 즉, 전극층은 상기 전극층(120)과 관통부(130)를 포함하고, 상기 전극층(120)은 전극 패턴을 가질 수 있다. 상기 관통부(130)으 폭은 상기 관통부와 전폭하는 관통 패드의 폭보다 좁을 수 있고, 관통 패드의 하면은 상기 전극 패턴의 하면과 동일 평면 상에 있을 수 있다.The electrode layer 120 may include a penetrating portion 130. That is, the electrode layer includes the electrode layer 120 and the penetration portion 130, and the electrode layer 120 may have an electrode pattern. The width of the through portion 130 may be narrower than the width of the through pad that extends the entire width of the through portion, and the lower surface of the through pad may be on the same plane as the lower surface of the electrode pattern.
상기 관통부(130)는 상기 회로기판(100)의 제1 절연층(110)을 관통할 수 있다. 상기 회로기판(100)의 관통부(130)는 상기 회로기판(100)의 서로 다른 절연층에 배치된 전극층 사이를 연결할 수 있다. 상기 관통부(130)는 서로 다른 층에 배치된 전극층 사이를 수직적으로 연결하는 기능을 할 수 있다.The penetrating portion 130 may penetrate the first insulating layer 110 of the circuit board 100. The penetrating portion 130 of the circuit board 100 may connect electrode layers disposed on different insulating layers of the circuit board 100. The penetrating portion 130 may function to vertically connect electrode layers arranged in different layers.
상기 관통부(130)의 수직 방향의 두께는 상기 전극층(120)의 수직 방향의 두께보다 클 수 있다. 상기 전극층(120)이 제1 절연층(110) 내에 매립되는 경우, 상기 관통부(130)는 제1 절연층 내에 배치된 전극층 사이를 관통할 수 있다. 또한, 상기 전극층이 제1 절연층의 상하면으로부터 각각 돌출되는 경우, 상기 관통부(130)는 절연층 전체를 관통할 수 있다.The vertical thickness of the penetrating portion 130 may be greater than the vertical thickness of the electrode layer 120. When the electrode layer 120 is embedded in the first insulating layer 110, the penetrating portion 130 may penetrate between electrode layers disposed in the first insulating layer. Additionally, when the electrode layer protrudes from the upper and lower surfaces of the first insulating layer, the penetrating portion 130 may penetrate the entire insulating layer.
상기 회로기판(100)의 관통부(130)는 상기 회로기판(100)의 제1 절연층(110)을 관통하는 관통 홀 내부를 전도성 물질로 충진하여 형성할 수 있다.The through portion 130 of the circuit board 100 may be formed by filling the inside of a through hole penetrating the first insulating layer 110 of the circuit board 100 with a conductive material.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있다. 또한, 상기 관통 홀이 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있다. 또한, 상기 관통 홀이 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용할 수 있다. The through hole may be formed by any one of mechanical, laser, and chemical processing. When the through hole is formed by machining, methods such as milling, drilling, and routing can be used. Additionally, when the through hole is formed by laser processing, UV or CO 2 laser methods can be used. Additionally, when the through hole is formed by chemical processing, chemicals containing aminosilanes, ketones, etc. can be used.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 회로기판(100)의 관통부(130)를 형성할 수 있다. 상기 관통부들을 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있다. 또한, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다. Once the through hole is formed, the inside of the through hole can be filled with a conductive material to form the through portion 130 of the circuit board 100. The metal material forming the penetrating portions may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd). In addition, the conductive material filling may be performed using any one of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, ink jetting, and dispensing, or a combination thereof. .
한편, 상기 제1 절연층(110)이 코어층을 포함하는 경우, 상기 코어층을 관통하는 관통부(130)는 절연 부재(140)를 포함할 수 있다. 상기 절연 부재(140)는 상기 코어층을 관통하는 관통 홀의 일부를 채우며 구비될 수 있다. 상기 절연 부재(140)는 홀 플러깅 부재라고도 할 수 있다. 상기 절연 부재(140)는 상기 코어층의 관통 홀 내에 구비되는 절연물질을 포함할 수 있다. 예를 들어, 상기 절연 부재(140)는 절연성 잉크 재질의 페이스트를 포함할 수 있다. 예를 들어, 상기 절연 부재(140)는 플러깅 잉크를 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 절연 부재(140)는 도전성 물질을 포함할 수 있다. 구체적으로, 상기 절연 부재(140)는 전도성 금속 분말이 함유된 도전성 페이스트를 포함할 수 있다.Meanwhile, when the first insulating layer 110 includes a core layer, the penetrating portion 130 penetrating the core layer may include an insulating member 140. The insulating member 140 may be provided to fill a portion of the through hole penetrating the core layer. The insulating member 140 may also be referred to as a hole plugging member. The insulating member 140 may include an insulating material provided in the through hole of the core layer. For example, the insulating member 140 may include a paste of insulating ink material. For example, the insulating member 140 may include plugging ink. However, the embodiment is not limited to this. For example, the insulating member 140 may include a conductive material. Specifically, the insulating member 140 may include a conductive paste containing conductive metal powder.
이하에서는 제1 실시 예에 따른 전극층(120)의 보강 전극(122)에 대해 구체적으로 설명한다.Hereinafter, the reinforcing electrode 122 of the electrode layer 120 according to the first embodiment will be described in detail.
도 4는 실시 예에 따른 회로기판을 개략적으로 나타낸 사시도이고, 도 5는 실시 예에 따른 보강 패턴을 나타낸 평면도이다.Figure 4 is a perspective view schematically showing a circuit board according to an embodiment, and Figure 5 is a plan view showing a reinforcement pattern according to an embodiment.
도 4를 참조하면, 회로기판(100)은 정육면체 형상을 가질 수 있다. 이에 따라, 상기 회로기판(100)의 평면 형상은 사각형 형상을 가질 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 회로기판(100)의 평면 형상은 원 형상, 타원 형상, 삼각 형상 및 다각 형상 중 어느 하나를 가질 수도 있을 것이다. 다만, 이하에서는 설명의 편의를 위해, 상기 회로기판(100)의 평면 형상이 사각 형상을 가지는 것으로 하여 설명한다.Referring to FIG. 4, the circuit board 100 may have a cubic shape. Accordingly, the planar shape of the circuit board 100 may have a square shape. However, the embodiment is not limited to this. For example, the planar shape of the circuit board 100 may have one of a circular shape, an oval shape, a triangular shape, and a polygonal shape. However, hereinafter, for convenience of explanation, the planar shape of the circuit board 100 will be described as having a square shape.
상기 회로기판(100)의 평면 형상은 직사각형 일 수 있다. 예를 들어, 상기 회로기판(100)의 제1 수평 방향(HD1)의 폭(W1)은 상기 회로기판(100)의 제2 수평 방향(HD2)의 폭(W2)과 다를 수 있다. The planar shape of the circuit board 100 may be rectangular. For example, the width W1 of the circuit board 100 in the first horizontal direction HD1 may be different from the width W2 of the circuit board 100 in the second horizontal direction HD2.
상기 제1 수평 방향(HD1)은 가로 방향 또는 x축 방향을 의미할 수 있다. 바람직하게, 상기 제1 수평 방향(HD1)은 상기 회로기판(100)의 평면에서 상기 제2 수평 방향(HD2)에 비해 상대적으로 큰 폭을 가진 장축 방향을 의미할 수 있다.The first horizontal direction HD1 may mean the horizontal direction or the x-axis direction. Preferably, the first horizontal direction HD1 may mean a long axis direction with a relatively larger width than the second horizontal direction HD2 in the plane of the circuit board 100.
상기 제2 수평 방향(HD2)은 세로 방향 또는 y축 방향을 의미할 수 있다. 바람직하게, 상기 제2 수평 방향(HD2)은 상기 회로기판(100)의 평면에서 상기 제1 수평 방향(HD1)에 비해 상대적으로 작은 폭을 가진 단축 방향을 의미할 수 있다. 상기 제2 수평 방향(HD2)은 상기 제1 수평 방향(HD1)과 수직한 방향을 의미할 수 있다.The second horizontal direction HD2 may mean a vertical direction or a y-axis direction. Preferably, the second horizontal direction HD2 may mean a minor axis direction with a relatively smaller width than the first horizontal direction HD1 in the plane of the circuit board 100. The second horizontal direction HD2 may refer to a direction perpendicular to the first horizontal direction HD1.
상기 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1)은 상기 제2 수평 방향(HD2)의 폭(W2)보다 클 수 있다. 상기 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1)은 상기 제2 수평 방향(HD2)의 폭(W2)의 1.3배 이상일 수 있다. 바람직하게, 상기 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1)은 상기 제2 수평 방향(HD2)의 폭(W2)의 1.5배 이상일 수 있다. 더욱 바람직하게, 상기 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1)은 상기 제2 수평 방향(HD2)의 폭(W2)의 1.8배 이상일 수 있다. 예를 들어, 상기 회로기판(100) 상에는 복수의 반도체 소자가 배치될 수 있다. 예를 들어, 상기 복수의 반도체 패키지는 상기 회로기판(100) 상에 2개 배치될 수 있다. 이때, 상기 제1 수평 방향(HD1)은 상기 2개의 반도체 소자의 이격 방향을 의미할 수 있다. 그리고 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1)이 상기 제2 수평 방향(HD2)의 폭(W2)의 1.3배 미만이면, 상기 복수의 반도체 소자가 배치되는 구조에서 무의미하게 낭비되는 공간이 증가할 수 있고, 이에 따른 회로기판(100)의 전체적인 면적이 증가할 수 있다. 또한, 상기 회로기판(100)의 제1 수평 방향(HD1)의 폭(W1)이 제2 수평 방향(HD2)의 폭(W2)의 5배를 초과하면, 상기 회로기판(100) 상에 배치되는 복수의 반도체 소자의 단자들 사이 또는 인터포저의 전극들 사이의 이격 거리가 증가할 수 있다. 그리고 상기 이격 거리가 증가하는 경우, 신호 전송 거리가 증가하고 이에 따른 신호 전송 손실이 증가할 수 있다. 이에 따라, 상기 회로기판(100)의 제1 수평 방향(HD1)의 폭(W1)은 상기 제2 수평 방향(HD2)의 폭(W2)의 1.3배 내지 5배 사이의 범위를 가지도록 한다.The width W1 of the circuit board 100 in the first horizontal direction HD1 may be greater than the width W2 in the second horizontal direction HD2. The width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.3 times or more than the width W2 in the second horizontal direction HD2. Preferably, the width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.5 times or more than the width W2 in the second horizontal direction HD2. More preferably, the width W1 of the circuit board 100 in the first horizontal direction HD1 may be 1.8 times or more than the width W2 in the second horizontal direction HD2. For example, a plurality of semiconductor devices may be disposed on the circuit board 100. For example, two semiconductor packages may be arranged on the circuit board 100. At this time, the first horizontal direction HD1 may mean the separation direction of the two semiconductor devices. And, if the width W1 of the circuit board 100 in the first horizontal direction HD1 is less than 1.3 times the width W2 in the second horizontal direction HD2, in the structure in which the plurality of semiconductor devices are disposed, The amount of space wasted pointlessly may increase, and thus the overall area of the circuit board 100 may increase. In addition, when the width W1 of the circuit board 100 in the first horizontal direction HD1 exceeds 5 times the width W2 in the second horizontal direction HD2, the circuit board 100 is placed on the circuit board 100. The separation distance between terminals of a plurality of semiconductor devices or between electrodes of an interposer may increase. And when the separation distance increases, the signal transmission distance increases and signal transmission loss may increase accordingly. Accordingly, the width W1 of the circuit board 100 in the first horizontal direction HD1 is within a range of 1.3 to 5 times the width W2 in the second horizontal direction HD2.
한편, 도 5를 참조하면, 상기 회로기판(100) 상에는 전극층(120)이 배치될 수 있다. 바람직하게, 상기 회로기판(100)의 제1 절연층(110) 상에는 신호 전극(121) 및 보강 전극(122)이 배치될 수 있다. Meanwhile, referring to FIG. 5, an electrode layer 120 may be disposed on the circuit board 100. Preferably, a signal electrode 121 and a reinforcement electrode 122 may be disposed on the first insulating layer 110 of the circuit board 100.
이때, 상기 보강 전극(122)은 상기 회로기판(100)의 평면에서 상기 회로기판(100)의 측면과 인접한 둘레 영역에 배치될 수 있다. 예를 들어, 상기 보강 전극(122)의 상기 회로기판(100)의 측면에 인접한 상기 회로기판(100)의 상면의 외곽 영역 또는 테두리 영역을 따라 배치될 수 있다.At this time, the reinforcement electrode 122 may be disposed in a peripheral area adjacent to the side of the circuit board 100 on the plane of the circuit board 100. For example, the reinforcement electrode 122 may be disposed along an outer or border area of the upper surface of the circuit board 100 adjacent to the side of the circuit board 100.
예시적으로, 상기 보강 전극(122)은 상기 회로기판(100) 상에서 상기 회로기판(100)의 둘레 방향을 따라 폐루프 형상을 가지고 배치될 수 있다. 이를 통해, 실시 예는 상기 회로기판(100)이 휘어지는 것을 더욱 효율적으로 방지할 수 있다. 이에 따라, 실시 예는 상기 회로기판(100)의 전기적 신뢰성 및/또는 물리적 신뢰성을 향상시킬 수 있다.As an example, the reinforcement electrode 122 may be disposed on the circuit board 100 in a closed loop shape along the circumferential direction of the circuit board 100 . Through this, the embodiment can more effectively prevent the circuit board 100 from bending. Accordingly, the embodiment can improve the electrical reliability and/or physical reliability of the circuit board 100.
다만, 실시 예는 이에 한정되지 않는다. 상기 보강 전극(122)은 상기 회로기판(100) 상에서 상기 둘레 방향을 따라 개루프 형상을 가질 수 있다. 일 실시 예에서 상기 보강 전극(122)이 개루프 형상을 가지는 경우, 상기 보강 전극(122)은 일단 및 타단 사이에 오픈 영역이 형성된 하나의 전극 패턴을 가질 수 있다. 다른 실시 예에서 상기 보강 전극(122)이 개루프 형상을 가지는 경우, 상기 보강 전극(122)은 상호 이격된 복수의 전극 패턴을 포함할 수 있다.However, the embodiment is not limited to this. The reinforcement electrode 122 may have an open loop shape along the circumferential direction on the circuit board 100. In one embodiment, when the reinforcement electrode 122 has an open loop shape, the reinforcement electrode 122 may have one electrode pattern with an open area formed between one end and the other end. In another embodiment, when the reinforcement electrode 122 has an open loop shape, the reinforcement electrode 122 may include a plurality of electrode patterns spaced apart from each other.
상기 보강 전극(122)은 상기 회로기판(100) 상에서 상기 제1 수평 방향(HD1)으로 배치되는 제1 전극 파트(122-1)를 포함할 수 있다. 상기 제1 전극 파트(122-1)는 상기 회로기판(100) 상에서 상기 제1 수평 방향(HD1)으로 길게 연장되며 배치될 수 있다. 예를 들어, 상기 보강 전극(122)의 제1 전극 파트(122-1)는 상기 회로기판(100) 상에서 상기 회로기판(100)의 장축 방향을 따라 배치될 수 있다.The reinforcement electrode 122 may include a first electrode part 122-1 disposed in the first horizontal direction HD1 on the circuit board 100. The first electrode part 122-1 may be disposed to extend long in the first horizontal direction HD1 on the circuit board 100. For example, the first electrode part 122-1 of the reinforcement electrode 122 may be disposed on the circuit board 100 along the long axis direction of the circuit board 100.
상기 보강 전극(122)은 상기 회로기판(100) 상에서 상기 제1 수평 방향(HD1)과 다른 제2 수평 방향(HD2)으로 배치되는 제2 전극 파트(122-2)를 포함할 수 있다. 상기 제2 수평 방향(HD2)은 상기 설명한 바와 같이 상기 제1 수평 방향(HD1)에 수직한 방향일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 전극 파트(122-2)는 상기 회로기판(100) 상에서 상기 제2 수평 방향(HD2)으로 길게 연장되며 배치될 수 있다. 예를 들어, 상기 보강 전극(122)의 제2 전극 파트(122-2)는 상기 회로기판(100) 상에서 상기 회로기판(100)의 단축 방향을 따라 배치될 수 있다.The reinforcement electrode 122 may include a second electrode part 122-2 disposed on the circuit board 100 in a second horizontal direction HD2 different from the first horizontal direction HD1. The second horizontal direction HD2 may be perpendicular to the first horizontal direction HD1 as described above, but is not limited thereto. The second electrode part 122-2 may be disposed to extend long in the second horizontal direction HD2 on the circuit board 100. For example, the second electrode part 122-2 of the reinforcement electrode 122 may be disposed on the circuit board 100 along the short axis direction of the circuit board 100.
상기 보강 전극(122)의 상기 제1 전극 파트(122-1) 및 제2 전극 파트(122-2)는 서로 연결된 일체형 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 전극 파트(122-1)와 제2 전극 파트(122-2) 사이에는 적어도 하나의 오픈 영역이 구비될 수 있다. 따라서, 상기 제1 전극 파트(122-1)와 상기 제2 전극 파트(122-2) 사이에는 이격 부분이 구비될 수 있다.The first electrode part 122-1 and the second electrode part 122-2 of the reinforcement electrode 122 may have an integrated structure connected to each other, but are not limited to this. For example, at least one open area may be provided between the first electrode part 122-1 and the second electrode part 122-2. Accordingly, a separation portion may be provided between the first electrode part 122-1 and the second electrode part 122-2.
상기 보강 전극(122)의 상기 제1 전극 파트(122-1)의 폭(W3)은 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)의 폭(W4)과 다를 수 있다.The width W3 of the first electrode part 122-1 of the reinforcement electrode 122 may be different from the width W4 of the second electrode part 122-2 of the reinforcement electrode 122.
상기 회로기판(100)의 제1 수평 방향(HD1)의 폭(W1)과 상기 제2 수평 방향(HD2)의 폭(W2)이 서로 다를 경우, 상기 제1 수평 방향(HD1)과 상기 제2 수평 방향(HD2)으로 인가되는 응력이 서로 다를 수 있다. 따라서, 인가되는 응력의 크기에 기초하여 제1 전극 파트(122-1)의 폭(W3)을 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)의 폭(W4)과 다르게 배치할 수 있다. 상술된 실시 예에서는 제1 수평 방향(HD1)의 폭(W1)이 상기 제2 수평 방향(HD2)의 폭(W2)보다 크고, 이에 따라 제1 수평 방향(HD1)을 따라 인가되는 응력의 크기가 제2 수평 방향(HD2)을 따라 인가되는 응력의 크기보다 크다는 실시 예에 기초하여 제1 전극 파트(122-1)의 폭(W3)을 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)의 폭(W4)보다 크다고 설명되었다. 다만, 응력의 크기가 이와 다른 경우, 그 응력의 크기에 따라 제1 전극 파트(122-1)의 폭(W3)을 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)의 폭(W4)보다 작게 배치할 수 있다.When the width W1 of the circuit board 100 in the first horizontal direction HD1 is different from the width W2 of the second horizontal direction HD2, the first horizontal direction HD1 and the second horizontal direction HD2 are different from each other. The stress applied in the horizontal direction (HD2) may be different. Therefore, based on the magnitude of the applied stress, the width W3 of the first electrode part 122-1 is arranged to be different from the width W4 of the second electrode part 122-2 of the reinforcement electrode 122. can do. In the above-described embodiment, the width W1 in the first horizontal direction HD1 is larger than the width W2 in the second horizontal direction HD2, and accordingly, the magnitude of the stress applied along the first horizontal direction HD1 Based on the embodiment that is greater than the magnitude of the stress applied along the second horizontal direction HD2, the width W3 of the first electrode part 122-1 is adjusted to the second electrode part of the reinforcement electrode 122 ( It was described as being larger than the width (W4) of 122-2). However, if the magnitude of the stress is different from this, the width W3 of the first electrode part 122-1 is changed to the width of the second electrode part 122-2 of the reinforcement electrode 122 according to the magnitude of the stress. It can be placed smaller than (W4).
본 실시 예에서는, 바람직하게, 상기 제1 전극 파트(122-1)의 폭(W3)은 상기 제2 전극 파트(122-2)의 폭(W4)보다 클 수 있다.In this embodiment, the width W3 of the first electrode part 122-1 may be greater than the width W4 of the second electrode part 122-2.
이때, 상기 제1 전극 파트(122-1)의 폭(W3)은 상기 제1 전극 파트(122-1)의 제2 수평 방향(HD2)의 폭을 의미할 수 있다. 또한, 상기 제2 전극 파트(122-2)의 폭(W4)은 상기 제2 전극 파트(122-2)의 제1 수평 방향(HD1)의 폭을 의미할 수 있다.At this time, the width W3 of the first electrode part 122-1 may mean the width of the first electrode part 122-1 in the second horizontal direction HD2. Additionally, the width W4 of the second electrode part 122-2 may mean the width of the second electrode part 122-2 in the first horizontal direction HD1.
이때, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)과 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W4)의 차이는 상기 회로기판(100)의 상기 제1 수평 방향(HD1)의 폭(W1) 및 상기 제2 수평 방향(HD2)의 폭(W2)의 차이에 기초하여 결정될 수 있다. 예를 들어, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)과 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W4)의 차이는 제1 수평 방향(HD1)의 폭(W1)과 상기 제2 수평 방향(HD2)의 폭(W2)의 차이에 의해 달라지는 상기 제1 수평 방향(HD1)과 상기 제2 수평 방향(HD2)으로 인가되는 응력의 차이에 기초하여 결정할 수 있다.At this time, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 and the width W4 of the second electrode part 122-2 in the first horizontal direction HD1 ) may be determined based on the difference between the width W1 of the circuit board 100 in the first horizontal direction HD1 and the width W2 of the circuit board 100 in the second horizontal direction HD2. For example, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 and the width of the second electrode part 122-2 in the first horizontal direction HD1 The difference between (W4) is the difference between the width (W1) in the first horizontal direction (HD1) and the width (W2) in the second horizontal direction (HD2). It can be determined based on the difference in stress applied in the direction (HD2).
이때, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)은 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W4)의 1.3배 내지 5배 사이의 범위를 가질 수 있다. 바람직하게, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)은 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W4)의 1.5배 내지 4배 사이의 범위를 가질 수 있다. 더욱 바람직하게, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)은 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W4)의 1.8배 내지 4배 사이의 범위를 가질 수 있다.At this time, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width W4 of the second electrode part 122-2 in the first horizontal direction HD1. ) may range between 1.3 and 5 times. Preferably, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width of the second electrode part 122-2 in the first horizontal direction HD1 ( It may range from 1.5 to 4 times W4). More preferably, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width of the second electrode part 122-2 in the first horizontal direction HD1. It may range between 1.8 times and 4 times (W4).
상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)이 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W2)의 1.3배 미만이면, 상기 보강 전극(122)에 의해 나타나는 회로기판(100)의 휨 특성 향상 효과가 미비할 수 있다. 구체적으로, 회로기판(100)은 제1 수평 방향(HD1) 및 제2 수평 방향(HD2) 중 상대적으로 폭이 큰 부분에서 휨이 집중되어 발생할 수 있다. 이에 따라, 실시 예는 상기 회로기판(100)의 상기 제1 수평 방향(HD1)으로 배치되는 상기 보강 전극(122)의 상기 제1 전극 파트(122-1)의 폭(W3)이 상기 제2 전극 파트(122-2)의 폭(W4)보다 크도록 한다. 이에 따라, 실시 예는 상기 회로기판(100) 상에서 상기 보강 전극(122)이 차지하는 면적을 최소화하면서 상기 회로기판(100)의 휨 특성을 더욱 향상시킬 수 있도록 한다. 또한, 상기 제1 전극 파트(122-1)의 상기 제2 수평 방향(HD2)의 폭(W3)이 상기 제2 전극 파트(122-2)의 상기 제1 수평 방향(HD1)의 폭(W2)의 5배를 초과하면, 상기 보강 전극(122)의 배치로 인해 회로기판(100)의 면적이 더욱 커지는 문제가 발생할 수 있다. The width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is greater than the width W2 of the second electrode part 122-2 in the first horizontal direction HD1. If it is less than 1.3 times, the effect of improving the bending characteristics of the circuit board 100 exhibited by the reinforcing electrode 122 may be minimal. Specifically, bending of the circuit board 100 may occur concentrated in a relatively wide portion of the first horizontal direction HD1 and the second horizontal direction HD2. Accordingly, in the embodiment, the width W3 of the first electrode part 122-1 of the reinforcement electrode 122 disposed in the first horizontal direction HD1 of the circuit board 100 is the second width W3. It should be larger than the width W4 of the electrode part 122-2. Accordingly, the embodiment allows to further improve the bending characteristics of the circuit board 100 while minimizing the area occupied by the reinforcement electrode 122 on the circuit board 100. In addition, the width W3 of the first electrode part 122-1 in the second horizontal direction HD2 is the width W2 of the second electrode part 122-2 in the first horizontal direction HD1. ), if it exceeds 5 times, a problem may occur in which the area of the circuit board 100 becomes larger due to the arrangement of the reinforcement electrode 122.
구체적으로, 상기 제1 전극 파트(122-1)의 폭(W3)은 50㎛ 내지 90㎛의 범위를 만족할 수 있다. 바람직하게, 상기 제1 전극 파트(122-1)의 폭(W3)은 55㎛ 내지 85㎛의 범위를 만족할 수 있다. 더욱 바람직하게, 상기 제1 전극 파트(122-1)의 폭(W3)은 60㎛ 내지 80㎛의 범위를 만족할 수 있다. 상기 제1 전극 파트(122-1)의 폭(W3)이 50㎛ 미만이면, 상기 제1 전극 파트(122-1)에 의한 상기 회로기판(100)의 휨 특성 향상 효과가 미비할 수 있다. 상기 제1 전극 파트(122-1)의 폭(W3)이 90㎛를 초과하면, 상기 회로기판 상에서 상기 보강 전극(122)이 차지하는 면적이 증가하여, 오히려 응력이 더 커질 수 있고, 반도체 소자가 실장되지 않는 불필요한 면적이 커져 비용과 재료가 낭비될 수 있다.Specifically, the width W3 of the first electrode part 122-1 may satisfy the range of 50㎛ to 90㎛. Preferably, the width W3 of the first electrode part 122-1 may satisfy the range of 55㎛ to 85㎛. More preferably, the width W3 of the first electrode part 122-1 may satisfy the range of 60㎛ to 80㎛. If the width W3 of the first electrode part 122-1 is less than 50㎛, the effect of improving the bending characteristics of the circuit board 100 by the first electrode part 122-1 may be insufficient. If the width W3 of the first electrode part 122-1 exceeds 90㎛, the area occupied by the reinforcement electrode 122 on the circuit board increases, so the stress may increase, and the semiconductor device may Unnecessary areas that are not mounted may increase, resulting in a waste of costs and materials.
도 6은 제2 실시 예에 따른 회로기판을 나타낸 도면이고, 도 7은 제3 실시 예에 따른 회로기판을 나타낸 도면이고, 도 8은 도 7의 회로기판은 보강 전극 및 보강 관통부를 나타낸 평면도이다.FIG. 6 is a diagram showing a circuit board according to a second embodiment, FIG. 7 is a diagram showing a circuit board according to a third embodiment, and FIG. 8 is a plan view showing a reinforcing electrode and a reinforcing penetration part of the circuit board of FIG. 7. .
도 6을 참조하면, 제2 실시 예에 따른 회로기판은 제1 절연층(110), 전극층(120), 관통부(130), 절연 부재(140), 제2 절연층(150) 및 제3 절연층(160)을 포함할 수 있다. 이때, 상기 전극층(120)은 신호 전극(121) 및 보강 전극(122)을 포함할 수 있다. 그리고, 상기 보강 전극(122)은 상기 제1 절연층(110)을 구성하는 복수의 층 중 적어도 2개의 층 상에 구비될 수 있다. 이를 통해 실시 예는 회로기판(100)이 특정 방향으로 휘어지는 것을 더욱 방지할 수 있다.Referring to FIG. 6, the circuit board according to the second embodiment includes a first insulating layer 110, an electrode layer 120, a penetration portion 130, an insulating member 140, a second insulating layer 150, and a third It may include an insulating layer 160. At this time, the electrode layer 120 may include a signal electrode 121 and a reinforcement electrode 122. Additionally, the reinforcement electrode 122 may be provided on at least two of the plurality of layers constituting the first insulating layer 110. Through this, the embodiment can further prevent the circuit board 100 from bending in a specific direction.
도시되지 않았으나, 상기 복수의 층에 배치되는 보강 전극(122)은 서로 수직으로 중첩될 수 있고, 중첩되지 않는 부분을 포함할 수 있다. 응력의 크기와 방향에 따라 상기 복수의 층에 각각 배치되는 보강 전극(122)은 수직으로 중첩되는 구조를 가짐으로써, 전체적으로 두꺼운 구조를 갖는 효과를 가질 수 있고, 중첩되지 않는 부분을 가지는 경우, 회로기판(100)을 향할수록 더 넓은 폭을 갖는 개구부를 갖도록 배치할 수 있다. 회로기판(100)을 향할수록 더 넓은 보강 전극(122)을 배치함으로써, 반도체 소자를 향하는 방향으로 인가되는 응력의 크기를 점진적으로 감소하는 효과를 갖도록 하여, 반도체 소자 패키지에 인가되는 응력이 반도체 소자를 향할수록 점진적으로 감소되도록 구비할 수 있다. 이에 따라 상기 제1 절연층(110)을 구성하는 복수의 층 각각에 인가되는 응력의 차이가 너무 커지지 않도록 제어할 수 있고, 반도체 소자 패키지의 전기적, 물리적 신뢰성을 개선할 수 있다.Although not shown, the reinforcement electrodes 122 disposed in the plurality of layers may overlap each other perpendicularly and may include non-overlapping portions. The reinforcing electrodes 122 disposed in each of the plurality of layers according to the magnitude and direction of stress can have a vertically overlapping structure, thereby having the effect of having an overall thick structure, and when having non-overlapping parts, the circuit It can be arranged to have an opening with a wider width as it approaches the substrate 100. By disposing the reinforcing electrode 122, which becomes wider toward the circuit board 100, it has the effect of gradually reducing the magnitude of the stress applied in the direction toward the semiconductor device, so that the stress applied to the semiconductor device package is reduced to the semiconductor device. It can be provided so that it gradually decreases as you move towards. Accordingly, the difference in stress applied to each of the plurality of layers constituting the first insulating layer 110 can be controlled so as not to become too large, and the electrical and physical reliability of the semiconductor device package can be improved.
상기 보강 전극(122)은 상기 신호 전극(121)과 같은 두께를 가질 수 있고, 응력이 큰 경우 상기 보강 전극(122)의 두께는 상기 신호 전극(121)의 두께보다 두꺼울 수 있다. 즉, 회로 기판의 크기와 응력의 크기에 따라 자유롭게 배치할 수 있다.The reinforcement electrode 122 may have the same thickness as the signal electrode 121, and when stress is large, the thickness of the reinforcement electrode 122 may be thicker than the thickness of the signal electrode 121. In other words, it can be freely arranged depending on the size of the circuit board and the size of the stress.
도 7 및 도 8을 참조하면, 제3 실시 예에 따른 회로기판은 제2 실시 예의 회로기판에서 보강 관통부를 더 포함한다는 점에서 차이가 있다.Referring to Figures 7 and 8, the circuit board according to the third embodiment is different from the circuit board according to the second embodiment in that it further includes a reinforcing penetration part.
예를 들어, 제1 및 제2 실시 예에 따른 회로기판은 관통부(130)를 포함하였다. 이때, 상기 관통부(130)는 상기 회로기판에서 전극층(120)의 신호 전극(121)과 연결되는 신호 관통부만을 포함하였다.For example, the circuit board according to the first and second embodiments included a through portion 130. At this time, the penetrating portion 130 included only a signal penetrating portion connected to the signal electrode 121 of the electrode layer 120 on the circuit board.
이와 다르게, 제3 실시 예의 회로기판은 관통 전극(130)을 포함한다. 관통 전극(130)은 상기 신호 전극(121)과 연결되는 제1 관통부(131)를 포함한다. 나아가, 제3 실시 예의 회로기판의 관통 전극(130)은 제2 관통부(132)를 포함할 수 있다.Differently, the circuit board of the third embodiment includes a through electrode 130. The penetrating electrode 130 includes a first penetrating portion 131 connected to the signal electrode 121. Furthermore, the penetrating electrode 130 of the circuit board of the third embodiment may include a second penetrating portion 132.
상기 제1 관통부(131)는 상기 전극층(120)의 신호 전극(121)과 연결될 수 있다.The first penetration part 131 may be connected to the signal electrode 121 of the electrode layer 120.
또한, 상기 제2 관통부(132)는 상기 보강 전극(122)과 연결될 수 있다. 예를 들어, 상기 제2 관통부(132)는 상기 회로기판(100) 상에서 서로 다른 층에 배치된 복수의 보강 전극(122)들 사이를 연결할 수 있다. Additionally, the second penetration part 132 may be connected to the reinforcement electrode 122. For example, the second penetrating portion 132 may connect a plurality of reinforcement electrodes 122 disposed in different layers on the circuit board 100.
상기 제2 관통부(132)는 상기 제1 절연층(110)을 관통하는 것에 의해, 상기 회로기판(100)이 휘어지는 것을 더욱 효과적으로 방지할 수 있다. 나아가, 제2 관통부(132)는 상기 복수의 보강 전극(122)들 사이를 연결하는 것에 의해 상기 보강 전극(122) 사이에서 열을 전달할 수 있다. 이를 통해, 실시 예는 상기 제2 관통부(132)를 이용하여 상기 회로기판(100)에서 발생하는 열을 방출할 수 있으며, 이에 따른 회로기판(100)의 방열 특성을 향상시킬 수 있다. 나아가, 보강 전극(122)은 회로 기판 상에 연결되는 연결 부재에 전력을 공급하기 위한 전력 전극으로 사용될 수 있다. 이를 통해, 실시 예는 연결 부재에 안정적인 전력 공급이 가능할 수 있고, 이를 통해 연결 부재가 안정적으로 동작하도록 할 수 있다. 구체적으로, 회로기판은 보강 전극(122)을 이용하여 연결 부재에 전력 신호를 제공함으로써, 연결 부재의 구동에 필요한 충분한 전력 공급이 가능하다. 이에 따라, 실시 예는 상기 연결 부재의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 연결 부재에 제공되는 전원이 부족 문제를 해결할 수 있다. 즉, 최근 들어 상기 연결 부재에서 제공되는 기능이 증가하거나 성능이 향상되어, 상기 연결 부재가 필요로 하는 구동 전력이 증가할 수 있다. 이에 따라, 실시 예는 상기 보강 패턴을 통해 연결 부재에 전력 신호가 공급되도록 할 수 있고, 이를 통해 실시 예는 반도체 패키지의 전기적 신뢰성을 더욱 향상시킬 수 있다.By penetrating the first insulating layer 110, the second penetration portion 132 can more effectively prevent the circuit board 100 from being bent. Furthermore, the second penetrating portion 132 can transfer heat between the plurality of reinforcing electrodes 122 by connecting them. Through this, the embodiment can dissipate heat generated in the circuit board 100 using the second penetrating portion 132, and thus improve the heat dissipation characteristics of the circuit board 100. Furthermore, the reinforcement electrode 122 may be used as a power electrode to supply power to a connection member connected to the circuit board. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably. Specifically, the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member. Accordingly, the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
한편, 상기 제2 관통부(132)는 복수의 파트로 구분될 수 있다.Meanwhile, the second penetration portion 132 may be divided into a plurality of parts.
예를 들어, 상기 제2 관통부(132)는 제1 관통 파트(132-1)를 포함할 수 있다.For example, the second penetrating part 132 may include a first penetrating part 132-1.
상기 제1 관통 파트(132-1)는 상기 보강 전극(122)의 일부분과 수직으로 중첩될 수 있다. 바람직하게, 상기 제1 관통 파트(132-1)는 상기 보강 전극(122)의 상기 제1 전극 파트(122-1)와 수직으로 중첩될 수 있다. 더욱 바람직하게, 상기 제1 관통 파트(132-1)는 상기 보강 전극(122)의 상기 제1 전극 파트(122-1)와 연결될 수 있다.The first penetrating part 132-1 may vertically overlap a portion of the reinforcement electrode 122. Preferably, the first penetration part 132-1 may vertically overlap the first electrode part 122-1 of the reinforcement electrode 122. More preferably, the first penetrating part 132-1 may be connected to the first electrode part 122-1 of the reinforcement electrode 122.
상기 제1 관통 파트(132-1)의 제2 수평 방향(HD2)의 폭(W5)은 상기 제1 관통 파트(132-1)의 제1 수평 방향(HD1)의 폭(W6)과 다를 수 있다. 예를 들어, 상기 제1 관통 파트(132-1)의 평면 형상은 제2 수평 방향(HD2)의 폭(W5)이 제1 수평 방향(HD1)의 폭(W6)보다 큰 타원 형상 또는 직사각형 형상을 가질 수 있다. 따라서, 실시 예는 상기 제1 관통 파트(132-1)를 통해 상대적으로 큰 폭을 가지는 제1 회로기판(100)의 제1 수평 방향(HD1)에서의 휨을 방지할 수 있다. The width W5 of the first penetrating part 132-1 in the second horizontal direction HD2 may be different from the width W6 of the first penetrating part 132-1 in the first horizontal direction HD1. there is. For example, the planar shape of the first penetrating part 132-1 is an elliptical or rectangular shape in which the width W5 in the second horizontal direction HD2 is larger than the width W6 in the first horizontal direction HD1. You can have Accordingly, the embodiment can prevent the first circuit board 100, which has a relatively large width, from being bent in the first horizontal direction HD1 through the first penetrating part 132-1.
상기 제2 관통 파트(132-2)는 상기 보강 전극(122)의 일부분과 수직으로 중첩될 수 있다. 바람직하게, 상기 제2 관통 파트(132-2)는 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)와 수직으로 중첩될 수 있다. 더욱 바람직하게, 상기 제2 관통 파트(132-2)는 상기 보강 전극(122)의 상기 제2 전극 파트(122-2)와 연결될 수 있다.The second penetrating part 132-2 may vertically overlap a portion of the reinforcement electrode 122. Preferably, the second penetration part 132-2 may vertically overlap the second electrode part 122-2 of the reinforcement electrode 122. More preferably, the second penetrating part 132-2 may be connected to the second electrode part 122-2 of the reinforcement electrode 122.
상기 제2 관통 파트(132-2)의 제2 수평 방향(HD2)의 폭(W7)은 상기 제2 관통 파트(132-2)의 제1 수평 방향(HD1)의 폭(W8)과 다를 수 있다. 예를 들어, 상기 제2 관통 파트(132-2)의 평면 형상은 제2 수평 방향(HD2)의 폭(W7)이 제1 수평 방향(HD1)의 폭(W8)보다 작은 타원 형상 또는 직사각형 형상을 가질 수 있다.The width W7 of the second penetrating part 132-2 in the second horizontal direction HD2 may be different from the width W8 of the second penetrating part 132-2 in the first horizontal direction HD1. there is. For example, the planar shape of the second penetrating part 132-2 is an elliptical or rectangular shape in which the width W7 in the second horizontal direction HD2 is smaller than the width W8 in the first horizontal direction HD1. You can have
도 9a는 일 실시 예에 따른 복수의 회로 기판을 포함하는 반도체 패키지를 나타낸 도면이다. 도 9b는 다른 실시 예에 따른 복수의 회로 기판을 포함하는 반도체 패키지를 나타낸 도면이다. 도 10은 일 실시 예의 반도체 패키지의 단면도이다.FIG. 9A is a diagram illustrating a semiconductor package including a plurality of circuit boards according to an embodiment. FIG. 9B is a diagram illustrating a semiconductor package including a plurality of circuit boards according to another embodiment. 10 is a cross-sectional view of a semiconductor package according to one embodiment.
도 9a를 참조하면, 일 실시 예에서의 반도체 패키지는 제1 회로기판(100A) 및 제2 회로기판(100B)을 포함할 수 있다. 상기 제1 회로기판(100A)과 상기 제2 회로기판(100B)은 도 2a에 도시된 제1 회로기판(1100)과 제2 회로기판(1200)을 나타낸 것일 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 9A, a semiconductor package in one embodiment may include a first circuit board 100A and a second circuit board 100B. The first circuit board 100A and the second circuit board 100B may represent the first circuit board 1100 and the second circuit board 1200 shown in FIG. 2A, but are not limited thereto.
이때, 상기 제1 회로기판(100A)과 상기 제2 회로기판(100B)은 각각 이전 도면에서 설명한 회로기판(100)에 대응하는 구조를 가질 수 있다.At this time, the first circuit board 100A and the second circuit board 100B may each have a structure corresponding to the circuit board 100 described in the previous drawing.
다만, 상기 제1 회로기판(100A)은 패키지 기판을 의미할 수 있다. 그리고, 상기 제2 회로기판(100B)은 상기 패키지 기판 상에 배치되는 인터포저를 의미할 수 있다. 따라서, 상기 제1 회로기판(100A)의 전체 평면 면적은 상기 제2 회로기판(100B)의 전체 평면 면적보다 클 수 있다. 이때, 제1 회로 기판(100A)은 반도체 패키지의 메인이 되는 회로기판이라 할 수 있고, 제2 회로 기판(100B)의 설명의 편의를 위해 제1 회로 기판과 연결되는 연결 부재라 할 수 있다.However, the first circuit board 100A may refer to a package board. And, the second circuit board 100B may refer to an interposer disposed on the package substrate. Accordingly, the total planar area of the first circuit board 100A may be larger than the total planar area of the second circuit board 100B. At this time, the first circuit board 100A can be said to be the main circuit board of the semiconductor package, and for convenience of explanation of the second circuit board 100B, it can be said to be a connecting member connected to the first circuit board.
상기 제1 회로기판(100A)은 제1 보강 전극(122A)을 포함한다. 또한, 상기 제2 회로기판(100B)은 제2 보강 전극(122B)을 포함한다.The first circuit board 100A includes a first reinforcement electrode 122A. Additionally, the second circuit board 100B includes a second reinforcement electrode 122B.
일 실시 예에서 상기 제1 회로기판(100A)의 상기 제1 보강 전극(122A)과 상기 제2 회로기판(100B)의 상기 제2 보강 전극(122B)은 수직 방향으로 서로 중첩되지 않을 수 있다. 따라서, 상기 일 실시 예에서는 상기 제1 회로기판(100A)의 제1 보강 전극(122A)과 상기 제2 회로기판(100B)의 제2 보강 전극(122B)이 수직 방향으로 서로 중첩되지 않도록 하여, 상기 제1 보강 전극(122A) 및 상기 제2 보강 전극(122B)이 차지하는 면적을 최소화하면서 제1 회로기판(100A)과 제2 회로기판(100B)을 포함하는 반도체 패키지의 전체적인 휨 특성을 개선할 수 있다. 나아가, 보강 전극(122A, 122B)은 회로 기판 상에 연결되는 연결 부재에 전력을 공급하기 위한 전력 전극으로 사용될 수 있다. 이를 통해, 실시 예는 연결 부재에 안정적인 전력 공급이 가능할 수 있고, 이를 통해 연결 부재가 안정적으로 동작하도록 할 수 있다. 구체적으로, 회로기판은 보강 전극(122)을 이용하여 연결 부재에 전력 신호를 제공함으로써, 연결 부재의 구동에 필요한 충분한 전력 공급이 가능하다. 이에 따라, 실시 예는 상기 연결 부재의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 연결 부재에 제공되는 전원이 부족 문제를 해결할 수 있다. 즉, 최근 들어 상기 연결 부재에서 제공되는 기능이 증가하거나 성능이 향상되어, 상기 연결 부재가 필요로 하는 구동 전력이 증가할 수 있다. 이에 따라, 실시 예는 상기 보강 패턴을 통해 연결 부재에 전력 신호가 공급되도록 할 수 있고, 이를 통해 실시 예는 반도체 패키지의 전기적 신뢰성을 더욱 향상시킬 수 있다.In one embodiment, the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B may not overlap each other in the vertical direction. Therefore, in the embodiment, the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B are not overlapped in the vertical direction, The overall bending characteristics of the semiconductor package including the first circuit board 100A and the second circuit board 100B can be improved while minimizing the area occupied by the first reinforcement electrode 122A and the second reinforcement electrode 122B. You can. Furthermore, the reinforcement electrodes 122A and 122B may be used as power electrodes to supply power to connection members connected to the circuit board. Through this, the embodiment may be able to stably supply power to the connecting member, and thereby enable the connecting member to operate stably. Specifically, the circuit board provides a power signal to the connecting member using the reinforcing electrode 122, thereby enabling sufficient power supply required to drive the connecting member. Accordingly, the embodiment can improve the driving characteristics of the connecting member. That is, the embodiment can solve the problem of insufficient power provided to the connection member. That is, recently, functions provided by the connecting member have increased or performance has improved, so the driving power required by the connecting member may increase. Accordingly, the embodiment can enable a power signal to be supplied to the connection member through the reinforcement pattern, and through this, the embodiment can further improve the electrical reliability of the semiconductor package.
도 9b를 참조하면, 다른 실시 예에서, 상기 제1 회로기판(100A1)은 복수의 보강 전극을 포함할 수 있다. 예를 들어, 상기 제1 회로기판(100A1)은 제1 회로기판(100A1) 상에 배치된 제1 보강 전극(122A1)과 제1 회로기판(100A1) 하에 배치된 제2 보강 전극(122A2)을 포함할 수 있다. Referring to FIG. 9B, in another embodiment, the first circuit board 100A1 may include a plurality of reinforcement electrodes. For example, the first circuit board 100A1 includes a first reinforcement electrode 122A1 disposed on the first circuit board 100A1 and a second reinforcement electrode 122A2 disposed under the first circuit board 100A1. It can be included.
상기 제2 회로기판(100B1)은 복수의 보강 전극을 포함할 수 있다. 예를 들어, 상기 제2 회로기판(100B1)은 제2 회로기판(100B1) 상에 배치된 제1 보강 전극(122B1)과 제1 회로기판(100B1) 하에 배치된 제2 보강 전극(122B2)을 포함할 수 있다. 이를 통해 실시 예는 기판의 물리적 변형을 최소화할 수 있고, 나아가 반도체 패키지의 물리적 변형을 최소화할 수 있다.The second circuit board 100B1 may include a plurality of reinforcement electrodes. For example, the second circuit board 100B1 includes a first reinforcement electrode 122B1 disposed on the second circuit board 100B1 and a second reinforcement electrode 122B2 disposed under the first circuit board 100B1. It can be included. Through this, the embodiment can minimize physical deformation of the substrate and further minimize physical deformation of the semiconductor package.
한편, 도 10을 참조하면, 제1 회로기판(100A)의 제1 보강 전극(122A)과 상기 제2 회로기판(100B)의 제2 보강 전극(122B)은 수직 방향으로 서로 중첩될 수 있다. 이 경우, 상기 제1 회로기판(100A)의 제1 보강 전극(122A)은 상기 제2 회로기판(100B)의 제2 보강 전극(122B)과 연결될 수 있다. 상기 제1 보강 전극(122A)과 제2 보강 전극(122B)이 연결된다는 것은 이들 사이의 전기적 연결 및 물리적 연결 중 어느 하나를 포함할 수 있다.Meanwhile, referring to FIG. 10, the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B may overlap each other in the vertical direction. In this case, the first reinforcement electrode 122A of the first circuit board 100A may be connected to the second reinforcement electrode 122B of the second circuit board 100B. Connecting the first reinforcement electrode 122A and the second reinforcement electrode 122B may include either an electrical connection or a physical connection between them.
상기 제1 보강 전극(122A)은 상기 제1 회로기판(100A)의 상면에 배치될 수 있다. 이때, 상기 제1 보강 전극(122A)은 상기 제1 회로기판(100A)에 매립된 부분과, 상기 매립된 부분으로부터 상기 제2 회로기판(100B)을 향하여 돌출된 부분을 포함할 수 있다.The first reinforcement electrode 122A may be disposed on the top surface of the first circuit board 100A. At this time, the first reinforcement electrode 122A may include a portion embedded in the first circuit board 100A and a portion protruding from the embedded portion toward the second circuit board 100B.
또한, 상기 제1 회로기판(100A)은 상기 제1 보강 전극(122A)으로부터 이격되는 제1 신호 전극(121A)을 포함할 수 있다. 상기 제1 신호 전극(121A)도 상기 제1 보강 전극(122A)에 대응하게 매립되는 부분과 돌출되는 부분을 포함할 수 있다.Additionally, the first circuit board 100A may include a first signal electrode 121A spaced apart from the first reinforcement electrode 122A. The first signal electrode 121A may also include a buried portion and a protruding portion corresponding to the first reinforcement electrode 122A.
또한, 상기 제2 보강 전극(122B)은 상기 제2 회로기판(100B)의 하면에 배치될 수 있다. 이때, 상기 제2 보강 전극(122B)은 상기 제2 회로기판(100B)의 하면에 매립되는 부분과, 상기 매립된 부분으로부터 상기 제1 회로기판(100A)을 향하여 돌출된 부분을 포함할 수 있다. 또한, 상기 제2 회로기판(100B)은 상기 제2 보강 전극(122B)으로부터 이격되는 제2 신호 전극(121B)을 포함할 수 있다. 상기 제2 신호 전극(121B)도 상기 제2 보강 전극(122B)에 대응하게 매립되는 부분과 돌출되는 부분을 포함할 수 있다.Additionally, the second reinforcement electrode 122B may be disposed on the lower surface of the second circuit board 100B. At this time, the second reinforcement electrode 122B may include a portion embedded in the lower surface of the second circuit board 100B and a portion protruding from the embedded portion toward the first circuit board 100A. . Additionally, the second circuit board 100B may include a second signal electrode 121B spaced apart from the second reinforcement electrode 122B. The second signal electrode 121B may also include a buried portion and a protruding portion corresponding to the second reinforcement electrode 122B.
이때, 상기 제1 회로기판(100A)과 제2 회로기판(100B) 사이에는 접속부가 배치될 수 있다.At this time, a connection portion may be disposed between the first circuit board 100A and the second circuit board 100B.
상기 접속부는 상기 제1 회로기판(100A)의 상기 제1 신호 전극(121A)과 상기 제2 회로기판(100B)의 제2 신호 전극(121B) 사이에 배치된 제1 접속부(300A)를 포함할 수 있다. 상기 제1 접속부(300A)는 상기 제1 회로기판(100A)의 상기 제1 신호 전극(121A)과 상기 제2 회로기판(100B)의 제2 신호 전극(121B) 사이를 전기적으로 연결할 수 있다.The connection portion may include a first connection portion 300A disposed between the first signal electrode 121A of the first circuit board 100A and the second signal electrode 121B of the second circuit board 100B. You can. The first connection portion 300A may electrically connect the first signal electrode 121A of the first circuit board 100A and the second signal electrode 121B of the second circuit board 100B.
또한, 상기 접속부는 상기 제1 회로기판(100A)의 상기 제1 보강 전극(122A)과 상기 제2 회로기판(100B)의 상기 제2 보강 전극(122B) 사이에 배치된 제2 접속부(300B)를 포함할 수 있다. 상기 제2 접속부(300B)는 상기 제1 회로기판(100A)의 상기 제1 보강 전극(122A)과 상기 제2 회로기판(100B)의 상기 제2 보강 전극(122B)을 상호 결합시킬 수 있다. 이를 통해, 실시 예는 상기 제1 보강 전극(122A)과 상기 제2 보강 전극(122B) 사이를 결합시키는 상기 제2 접속부(300B)의 배치를 통해 상기 제1 회로기판(100A)과 상기 제2 회로기판(100B) 사이의 결합력을 더욱 향상시킬 수 있다. 이를 통해, 실시 예는 반도체 패키지의 물리적 신뢰성 및/또는 전기적 신뢰성을 더욱 향상시킬 수 있다.In addition, the connection part is a second connection part 300B disposed between the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B. may include. The second connection portion 300B may couple the first reinforcement electrode 122A of the first circuit board 100A and the second reinforcement electrode 122B of the second circuit board 100B. Through this, the embodiment connects the first circuit board 100A and the second reinforcement electrode 100A through the arrangement of the second connection portion 300B that couples the first reinforcement electrode 122A and the second reinforcement electrode 122B. The bonding strength between the circuit boards 100B can be further improved. Through this, the embodiment can further improve the physical reliability and/or electrical reliability of the semiconductor package.
또한, 실시 예는 상기 제2 접속부(300B)를 통해 상기 제1 회로기판(100A)에서 발생한 열이 제2 회로기판(100B)을 통해 방출되도록 하거나, 상기 제2 회로기판(100B)에서 발생한 열이 상기 제1 회로기판(100A)을 통해 방출되도록 할 수 있다. 이를 통해, 실시 예는 반도체 패키지의 방열 특성을 더욱 향상시킬 수 있다.In addition, the embodiment allows the heat generated in the first circuit board 100A to be discharged through the second circuit board 100B through the second connection portion 300B, or the heat generated in the second circuit board 100B This can be emitted through the first circuit board 100A. Through this, the embodiment can further improve the heat dissipation characteristics of the semiconductor package.
한편, 상술한 발명의 특징을 갖는 반도체 패키지가 스마트폰, 서버용 컴퓨터, TV 등의 IT 장치나 가전제품에 이용되는 경우, 신호 전송 또는 전력 공급 등의 기능을 안정적으로 할 수 있다. 예를 들어, 본 발명의 특징을 갖는 반도체 패키지는 반도체 소자를 외부의 습기나 오염 물질로부터 안전하게 보호하는 기능을 할 수 있고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 소자에 공급하는 단자의 전기적인 개방의 문제를 해결할 수 있다. 또한, 신호 전송의 기능을 담당하는 경우 노이즈 문제를 해결할 수 있다. 이를 통해, 상술한 발명의 특징을 갖는 반도체 패키지는 IT 장치나 가전제품의 안정적인 기능을 유지할 수 있도록 함으로써, 전체 제품과 본 발명이 적용된 반도체 패키지가 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다.Meanwhile, when a semiconductor package having the characteristics of the above-described invention is used in IT devices or home appliances such as smartphones, server computers, and TVs, functions such as signal transmission or power supply can be stably performed. For example, the semiconductor package having the characteristics of the present invention can safely protect the semiconductor device from external moisture or contaminants, and can prevent problems such as leakage current or electrical short-circuit between terminals or terminals supplying the semiconductor device. The problem of electrical openness can be solved. Additionally, if it is responsible for the function of signal transmission, the noise problem can be solved. Through this, the semiconductor package having the characteristics of the above-described invention can maintain the stable function of IT devices or home appliances, so that the entire product and the semiconductor package to which the present invention is applied can achieve functional integrity or technical interoperability with each other.
상술한 발명의 특징을 갖는 반도체 패키지가 차량 등의 운송 장치에 이용되는 경우, 운송 장치로 전송되는 신호의 왜곡 문제를 해결할 수 있고, 또는 운송 장치를 제어하는 반도체 소자를 외부로부터 안전하게 보호하고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 소자에 공급하는 단자의 전기적인 개방의 문제를 해결하여 운송 장치의 안정성을 더 개선할 수 있다. 따라서, 운송 장치와 본 발명이 적용된 반도체 패키지는 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다. When a semiconductor package having the characteristics of the above-described invention is used in a transportation device such as a vehicle, it is possible to solve the problem of distortion of signals transmitted to the transportation device, or to safely protect the semiconductor element that controls the transportation device from the outside and prevent leakage. The stability of the transport device can be further improved by solving the problem of electrical short-circuiting between currents or terminals, or the problem of electrical opening of terminals supplying semiconductor devices. Accordingly, the transportation device and the semiconductor package to which the present invention is applied can achieve functional unity or technical interoperability with each other.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, etc. described in the embodiments above are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified and implemented in other embodiments by a person with ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the embodiment, this is only an example and does not limit the embodiment, and those skilled in the art will understand that there are various options not exemplified above without departing from the essential characteristics of the present embodiment. You will see that variations and applications of branches are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences related to application should be interpreted as being included in the scope of the embodiments set forth in the appended claims.

Claims (10)

  1. 기판; 및Board; and
    상기 기판 상에 배치된 보강 패턴을 포함하고,Includes a reinforcement pattern disposed on the substrate,
    상기 보강 패턴은,The reinforcement pattern is,
    상기 기판 상에서 제1 수평 방향으로 연장되는 제1 보강 파트와,a first reinforcement part extending in a first horizontal direction on the substrate;
    상기 기판 상에서 상기 제1 수평 방향과 수직한 제2 수평 방향으로 연장되는 제2 보강 파트를 포함하고,A second reinforcement part extending on the substrate in a second horizontal direction perpendicular to the first horizontal direction,
    상기 제1 보강 파트의 폭은 상기 제2 보강 파트의 폭과 다른,The width of the first reinforcement part is different from the width of the second reinforcement part,
    회로기판.circuit board.
  2. 제1항에 있어서,According to paragraph 1,
    상기 제1 보강 파트의 폭은 상기 제1 보강 파트의 상기 제2 수평 방향의 폭이고,The width of the first reinforcement part is the width of the first reinforcement part in the second horizontal direction,
    상기 제2 보강 파트의 폭은 상기 제2 보강 파트의 상기 제1 수평 방향의 폭인,The width of the second reinforcement part is the width of the second reinforcement part in the first horizontal direction,
    회로기판.circuit board.
  3. 제1항 또는 제2항에 있어서,According to claim 1 or 2,
    상기 기판의 상기 제1 수평 방향의 폭은 상기 기판의 상기 제2 수평 방향의 폭과 다른,The width of the substrate in the first horizontal direction is different from the width of the substrate in the second horizontal direction,
    회로기판.circuit board.
  4. 제3항에 있어서,According to paragraph 3,
    상기 기판의 상기 제1 수평 방향의 폭은 상기 기판의 상기 제2 수평 방향의 폭보다 큰,The width of the substrate in the first horizontal direction is greater than the width of the substrate in the second horizontal direction,
    회로기판.circuit board.
  5. 제3항에 있어서,According to paragraph 3,
    상기 제1 보강 파트의 상기 제2 수평 방향의 폭은,The width of the first reinforcement part in the second horizontal direction is,
    상기 제2 보강 파트의 상기 제1 수평 방향의 폭의 1.3배 내지 5배 사이의 범위를 만족하는,Satisfying a range between 1.3 and 5 times the width of the first horizontal direction of the second reinforcement part,
    회로기판.circuit board.
  6. 제5항에 있어서,According to clause 5,
    상기 제1 보강 파트의 상기 제2 수평 방향의 폭은 50㎛ 내지 90㎛의 범위를 만족하는,The width of the first reinforcement part in the second horizontal direction satisfies the range of 50㎛ to 90㎛,
    회로기판.circuit board.
  7. 제3항에 있어서,According to paragraph 3,
    상기 보강 패턴은 상기 기판 상에서 폐루프 형상을 가지고 배치되며,The reinforcement pattern is disposed in a closed loop shape on the substrate,
    상기 제1 보강 파트는 상기 제2 보강 파트와 연결되는,The first reinforcement part is connected to the second reinforcement part,
    회로기판.circuit board.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 회로기판;The circuit board according to any one of claims 1 to 7;
    상기 회로기판 상에 배치되는 연결 부재를 포함하고,Includes a connecting member disposed on the circuit board,
    상기 회로기판은 상기 연결 부재와 연결되는 전극층을 포함하는,The circuit board includes an electrode layer connected to the connecting member,
    반도체 패키지.Semiconductor package.
  9. 제8항에 있어서,According to clause 8,
    상기 전극층은,The electrode layer is,
    상기 보강 패턴에 대응하는 보강 전극; 및 Reinforcement electrodes corresponding to the reinforcement pattern; and
    상기 보강 전극과 이격되고, 상기 연결 부재와 전기적으로 연결되는 신호 전극을 포함하는,Comprising a signal electrode spaced apart from the reinforcement electrode and electrically connected to the connection member,
    반도체 패키지.Semiconductor package.
  10. 제9항에 있어서,According to clause 9,
    상기 보강 전극은 상기 연결 부재에 전력을 공급하는 전력 라인인,The reinforcing electrode is a power line that supplies power to the connecting member,
    반도체 패키지.Semiconductor package.
PCT/KR2023/011134 2022-07-29 2023-07-31 Circuit board and semiconductor package comprising same WO2024025401A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220094462A KR20240016543A (en) 2022-07-29 2022-07-29 Semiconductor package
KR10-2022-0094462 2022-07-29

Publications (1)

Publication Number Publication Date
WO2024025401A1 true WO2024025401A1 (en) 2024-02-01

Family

ID=89707050

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/011134 WO2024025401A1 (en) 2022-07-29 2023-07-31 Circuit board and semiconductor package comprising same

Country Status (2)

Country Link
KR (1) KR20240016543A (en)
WO (1) WO2024025401A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009137U (en) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 Printed circuit board
KR101378754B1 (en) * 2012-09-26 2014-03-27 아페리오(주) Method for processing very thin printed circuit board
KR20140115017A (en) * 2013-03-20 2014-09-30 삼성전자주식회사 Semiconductor package having power integrity metal line structure preventing warpage function and a method for production thereof
KR20150053255A (en) * 2014-12-29 2015-05-15 주식회사 심텍 Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same
KR101643206B1 (en) * 2008-12-02 2016-07-27 신꼬오덴기 고교 가부시키가이샤 Wiring board and electronic component device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009137U (en) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 Printed circuit board
KR101643206B1 (en) * 2008-12-02 2016-07-27 신꼬오덴기 고교 가부시키가이샤 Wiring board and electronic component device
KR101378754B1 (en) * 2012-09-26 2014-03-27 아페리오(주) Method for processing very thin printed circuit board
KR20140115017A (en) * 2013-03-20 2014-09-30 삼성전자주식회사 Semiconductor package having power integrity metal line structure preventing warpage function and a method for production thereof
KR20150053255A (en) * 2014-12-29 2015-05-15 주식회사 심텍 Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same

Also Published As

Publication number Publication date
KR20240016543A (en) 2024-02-06

Similar Documents

Publication Publication Date Title
WO2021251795A1 (en) Circuit board
WO2024025401A1 (en) Circuit board and semiconductor package comprising same
WO2022060166A1 (en) Circuit board
WO2021251794A1 (en) Circuit board
WO2024035111A1 (en) Circuit board and semiconductor package comprising same
WO2024014877A1 (en) Semiconductor package
WO2024085687A1 (en) Circuit board and semiconductor package including same
WO2024072190A1 (en) Circuit board and semiconductor package including same
WO2024072184A1 (en) Circuit board, and semiconductor package comprising same
WO2024058641A1 (en) Circuit board and semiconductor package comprising same
WO2024043693A1 (en) Circuit board and semiconductor package comprising same
WO2024076211A1 (en) Circuit board and semiconductor package comprising same
WO2024039228A1 (en) Circuit board and semiconductor package comprising same
WO2024005496A1 (en) Circuit board and semiconductor package comprising same
WO2024035151A1 (en) Circuit board and semiconductor package comprising same
WO2024035176A1 (en) Semiconductor package substrate and semiconductor package including same
WO2023239162A1 (en) Circuit board, and semiconductor package comprising same
WO2024043695A1 (en) Circuit board and semiconductor package comprising same
WO2023229350A1 (en) Semiconductor package
WO2023239224A1 (en) Circuit board, and semiconductor package comprising same
WO2023027554A1 (en) Circuit board and semiconductor package comprising same
WO2023043188A1 (en) Circuit board and semiconductor package comprising same
WO2023008965A1 (en) Circuit board and semiconductor package comprising same
WO2023113386A1 (en) Circuit board
WO2024072186A1 (en) Circuit board and semiconductor package comprising same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23847057

Country of ref document: EP

Kind code of ref document: A1