WO2024023967A1 - 構造体、量子ビット、量子演算装置及び構造体の製造方法 - Google Patents

構造体、量子ビット、量子演算装置及び構造体の製造方法 Download PDF

Info

Publication number
WO2024023967A1
WO2024023967A1 PCT/JP2022/028919 JP2022028919W WO2024023967A1 WO 2024023967 A1 WO2024023967 A1 WO 2024023967A1 JP 2022028919 W JP2022028919 W JP 2022028919W WO 2024023967 A1 WO2024023967 A1 WO 2024023967A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
transition metal
hinge
metal dichalcogenide
helical channel
Prior art date
Application number
PCT/JP2022/028919
Other languages
English (en)
French (fr)
Inventor
淳一 山口
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2022/028919 priority Critical patent/WO2024023967A1/ja
Publication of WO2024023967A1 publication Critical patent/WO2024023967A1/ja

Links

Images

Definitions

  • the present disclosure relates to a structure, a quantum bit, a quantum operation device, and a method for manufacturing the structure.
  • An object of the present disclosure is to provide a structure, a quantum bit, a quantum operation device, and a method for manufacturing the structure that can obtain good crystallinity in a transition metal dichalcogenide layer.
  • FIG. 1 is a sectional view showing a structure according to a first embodiment.
  • FIG. 2 is a cross-sectional view (part 1) showing the method for manufacturing the structure according to the first embodiment.
  • FIG. 3 is a cross-sectional view (Part 2) showing the method for manufacturing the structure according to the first embodiment.
  • FIG. 4 is a cross-sectional view (Part 3) showing the method for manufacturing the structure according to the first embodiment.
  • FIG. 5 is a cross-sectional view (part 4) showing the method for manufacturing the structure according to the first embodiment.
  • FIG. 6 is a cross-sectional view (Part 5) showing the method for manufacturing the structure according to the first embodiment.
  • FIG. 7 is a diagram (part 1) showing the results of STEM observation.
  • FIG. 8 is a diagram (part 2) showing the results of STEM observation.
  • FIG. 9 is a diagram showing the results of Raman spectroscopy according to the first embodiment.
  • FIG. 10 is a top view showing a quantum bit according to the second embodiment.
  • FIG. 11 is a cross-sectional view (part 1) showing the quantum bit according to the second embodiment.
  • FIG. 12 is a cross-sectional view (part 2) showing the quantum bit according to the second embodiment.
  • FIG. 13 is a perspective view showing a higher order topological insulator layer.
  • FIG. 14 is a top view (part 1) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 15 is a top view (Part 2) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 16 is a top view (Part 3) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 17 is a top view (Part 4) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 18 is a top view (part 5) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 19 is a top view (Part 6) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 20 is a cross-sectional view (part 1) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 21 is a cross-sectional view (part 2) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 22 is a cross-sectional view (part 3) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 23 is a cross-sectional view (part 4) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 24 is a cross-sectional view (part 5) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 25 is a cross-sectional view (part 6) showing the method for manufacturing a quantum bit according to the second embodiment.
  • FIG. 26 is a diagram showing a quantum computing device according to the third embodiment.
  • the X1-X2 direction, the Y1-Y2 direction, and the Z1-Z2 direction are mutually orthogonal directions.
  • a plane including the X1-X2 direction and the Y1-Y2 direction is referred to as an XY plane
  • a plane including the Y1-Y2 direction and the Z1-Z2 direction is referred to as a YZ plane
  • a plane including the Z1-Z2 direction and the X1-X2 direction. is written as the ZX plane.
  • the Z1-Z2 direction is referred to as the vertical direction, with the Z1 side being the upper side and the Z2 side being the lower side.
  • planar view refers to viewing the object from the Z1 side
  • planar shape refers to the shape of the object viewed from the Z1 side.
  • FIG. 1 is a sectional view showing a structure according to a first embodiment.
  • the structure 100 includes a substrate 110, an s-wave superconductor layer 120, a first transition metal dichalcogenide layer 130, and a second transition metal dichalcogenide layer 140.
  • An s-wave superconductor layer 120 is formed on the substrate 110.
  • a first transition metal dichalcogenide layer 130 is formed on the s-wave superconductor layer 120.
  • the second transition metal dichalcogenide layer 140 is formed on the first transition metal dichalcogenide layer 130.
  • the substrate 110 is, for example, a single crystal substrate whose surface has a Miller index of (100).
  • the material of the substrate 110 is, for example, MgO.
  • the substrate 110 is an example of a base material.
  • the s-wave superconductor layer 120 is, for example, an Nb layer whose surface has a Miller index of (100).
  • the thickness of the s-wave superconductor layer 120 is, for example, about 40 nm.
  • the first transition metal dichalcogenide layer 130 includes a van der Waals layered material that is a two-dimensional material.
  • a van der Waals layered material is, for example, NbTe2 .
  • the first transition metal dichalcogenide layer 130 has multiple layers, for example, three layers, of NbTe 2 .
  • the thickness of the first transition metal dichalcogenide layer 130 is, for example, 1 nm to 5 nm.
  • the second transition metal dichalcogenide layer 140 includes, for example, a multilayer film of WTe 2 .
  • the second transition metal dichalcogenide layer 140 includes multiple layers of WTe 2 , which is a two-dimensional material.
  • the thickness of the second transition metal dichalcogenide layer 140 is, for example, 1 nm to 5 nm.
  • 2 to 6 are cross-sectional views showing a method of manufacturing the structure 100 according to the first embodiment.
  • an MgO single crystal substrate with a Miller index of (100) is used as the substrate 110
  • an Nb layer is formed as the s-wave superconductor layer 120
  • a NbTe double layer is formed as the first transition metal dichalcogenide layer 130.
  • the second transition metal dichalcogenide layer 140 a multilayer film of WTe 2 is formed.
  • a substrate 110 (MgO single crystal substrate) is prepared, and the substrate 110 is annealed at about 1200° C. for 3 to 4 hours in an oxygen atmosphere at atmospheric pressure.
  • the substrate 110 is immersed in methanol for 20 to 30 minutes, and rinsed with ultrapure water. These treatments can improve the flatness of the surface of the substrate 110.
  • the surface of the substrate 110 will have atomic level flatness.
  • an s-wave superconductor layer 120 (Nb layer) is formed on the substrate 110.
  • the S-wave superconductor layer 120 can be epitaxially grown, for example, by pulse laser deposition (PLD).
  • PLD pulse laser deposition
  • the thickness of the s-wave superconductor layer 120 is approximately 40 nm.
  • a pure Nb metal target can be used as the target.
  • the temperature of the substrate 110 is maintained at about 950° C.
  • the laser energy density is 2.0 J/cm 2
  • the irradiation frequency is 10 Hz
  • the temperature between the substrate 110 and the target is The distance between them is approximately 5 cm
  • the film formation rate is 1.0 nm/min.
  • the Nb layer is epitaxially grown on the substrate 110 maintained at about 950° C. while being oriented in the [100] direction.
  • post-annealing is preferably performed at 1100° C. to 1200° C. for 10 minutes. Post-annealing can improve the surface flatness of the s-wave superconductor layer 120.
  • the surface of the s-wave superconductor layer 120 will have flatness on an atomic level.
  • a chalcogen layer 131 is formed on the s-wave superconductor layer 120, and a metal layer 132 containing a transition metal is formed on the chalcogen layer 131.
  • a Te layer is formed as the chalcogen layer 131 and an Nb layer is formed as the metal layer 132.
  • the thickness of the chalcogen layer 131 is 20 nm, and the thickness of the metal layer 132 is 2 nm.
  • a Te pure metal target can be used as the target.
  • the temperature of the substrate 110 is maintained at room temperature, the laser energy density is 1.0 J/cm 2 , the irradiation frequency is 1 Hz, and the distance between the substrate 110 and the target is approximately 5 cm. , the film formation rate is 10.0 nm/min.
  • a pure Nb metal target can be used as the target.
  • the temperature of the substrate 110 is maintained at room temperature
  • the laser energy density is 2.0 J/cm 2
  • the irradiation frequency is 10 Hz
  • the distance between the substrate 110 and the target is approximately 5 cm.
  • the film formation rate is 1.0 nm/min.
  • NbTe 2 which is a van der Waals layered material, is generated from Te contained in the chalcogen layer 131 and Nb contained in the metal layer 132, and a first transition metal dichalcogenide containing NbTe 2 is generated.
  • Layer 130 ( two layers of NbTe) is formed. Nb contained in the s-wave superconductor layer 120 may also be used to form the first transition metal dichalcogenide layer 130.
  • a portion of the chalcogen layer 131 may remain after the first transition metal dichalcogenide layer 130 is formed.
  • the vapor pressure of Te is relatively low, since the metal layer 132 is formed on the chalcogen layer 131, the metal layer 132 functions as a cap layer, and rapid evaporation of Te in the chalcogen layer 131 due to heating is prevented. suppressed.
  • the first transition metal dichalcogenide layer 130 is formed in a layered manner on the S-wave superconductor layer 120, and the crystal structure of the first transition metal dichalcogenide layer 130 exhibits an 1T structure.
  • the thickness of the first transition metal dichalcogenide layer 130 is, for example, 1 nm to 5 nm.
  • a second transition metal dichalcogenide layer 140 (a multilayer film of WTe 2 ) is formed on the first transition metal dichalcogenide layer 130.
  • the second transition metal dichalcogenide layer 140 can be epitaxially grown by, for example, a PLD method.
  • the thickness of the second transition metal dichalcogenide layer 140 is approximately 1 nm to 5 nm.
  • a WTe 2 sintered body target can be used as the target.
  • the temperature of the substrate 110 is maintained at about 325° C.
  • the laser energy density is 1.0 J/cm 2
  • the irradiation frequency is 10 Hz
  • the substrate 110 and target are The distance between them is approximately 5 cm
  • the film formation rate is 1.0 nm/min.
  • a second transition metal dichalcogenide layer 140 is epitaxially grown on the first transition metal dichalcogenide layer 130 .
  • the crystal structure of the second transition metal dichalcogenide layer 140 shows a Td structure.
  • the s-wave superconductor layer 120 and the second transition metal dichalcogenide layer 140 can be epitaxially grown in situ, for example, in the same vacuum chamber.
  • the S-wave superconductor layer 120, the chalcogen layer 131, the metal layer 132, and the second transition metal dichalcogenide layer 140 can be formed by a physical vapor deposition method in an integrated vacuum process.
  • the method for forming the s-wave superconductor layer 120, the chalcogen layer 131, the metal layer 132, and the second transition metal dichalcogenide layer 140 is not limited to the PLD method. For example, it may be formed by a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor deposition method.
  • MBE molecular beam epitaxy
  • the structure 100 according to the first embodiment can be manufactured.
  • the first transition metal dichalcogenide layer 130 functions as a seed layer when forming the second transition metal dichalcogenide layer 140. Therefore, good crystallinity can be obtained in the second transition metal dichalcogenide layer 140. That is, in this embodiment, the first transition metal dichalcogenide layer 130 includes a van der Waals layered material, and the upper surface of the first transition metal dichalcogenide layer 130 is an inactive surface with suppressed dangling bonds. Therefore, the second transition metal dichalcogenide layer 140 with good crystallinity can be grown heteroepitaxially.
  • post-annealing is preferably performed at about 300° C. for 30 minutes to 1 hour. This is because the crystallinity of the second transition metal dichalcogenide layer 140 is improved.
  • FIGS. 7 and 8 are diagrams showing the results of STEM observation.
  • FIG. 7 shows a wide-area image obtained by the high-angle annular dark field (HAADF) method
  • FIG. 8 shows a narrow-area image obtained by the high-resolution HAADF method.
  • “Nb (100)” in FIGS. 7 and 8 indicates that the s-wave superconductor layer 120 is an Nb layer whose surface (upper surface) has a Miller index of (100).
  • the second transition metal dichalcogenide layer 140 was observed to have grown uniformly over at least several tens of nanometers in a plane parallel to the surface of the s-wave superconductor layer 120. Further, as shown in FIG. 8, on the S-wave superconductor layer 120, a first transition metal dichalcogenide layer 130 (NbTe 2 layer) and a second transition metal dichalcogenide layer 140 (WTe 2 layer) was observed. The contrast between the first transition metal dichalcogenide layer 130 and the second transition metal dichalcogenide layer 140 is different. Note that the thickness of one layer of NbTe 2 and the thickness of one layer of WTe 2 are both about 0.7 nm.
  • FIG. 9 is a diagram showing the results of Raman spectroscopy according to the first embodiment.
  • the second embodiment relates to quantum bits.
  • the quantum bit according to the second embodiment is used, for example, in a quantum computing device such as a quantum computer.
  • FIG. 10 is a top view showing a quantum bit according to the second embodiment.
  • 11 and 12 are cross-sectional views showing the quantum bit according to the second embodiment.
  • FIG. 11 corresponds to a cross-sectional view taken along the line XI-XI in FIG.
  • FIG. 12 corresponds to a cross-sectional view taken along line XII-XII in FIG.
  • the quantum bit 1 includes a substrate 90, an s-wave superconductor layer 10, a transition metal dichalcogenide layer 70, a higher-order topological insulator layer 20, and a first ferromagnetic insulator layer 31. , a second ferromagnetic insulator layer 32 and a third ferromagnetic insulator layer 33.
  • the quantum bit 1 further includes a first gate electrode 41, a second gate electrode 42, a third gate electrode 43, a first superconducting quantum interference device (SQUID) 61, a second SQUID 62, It has a third SQUID 63.
  • SQUID superconducting quantum interference device
  • the substrate 90 is, for example, a single crystal substrate whose surface has a Miller index of (100).
  • Materials for the substrate 90 include MgO, mica, sapphire, and SiC.
  • the substrate 90 may be a Si substrate with a thermal oxide film.
  • the s-wave superconductor layer 10 is provided on a part of the surface of the substrate 90.
  • the s-wave superconductor layer 10 is, for example, an Nb layer whose surface has a Miller index of (100).
  • the thickness of the s-wave superconductor layer 10 is, for example, about 40 nm.
  • the planar shape of the s-wave superconductor layer 10 is a rectangle with two sides parallel to the X1-X2 direction and two sides parallel to the Y1-Y2 direction.
  • a transition metal dichalcogenide layer 70 is provided on the s-wave superconductor layer 10.
  • the transition metal dichalcogenide layer 70 includes a van der Waals layered material that is a two-dimensional material.
  • a van der Waals layered material is, for example, NbTe2 .
  • the transition metal dichalcogenide layer 70 has multiple layers of NbTe 2 .
  • the thickness of the transition metal dichalcogenide layer 70 is, for example, 2 nm.
  • the transition metal dichalcogenide layer 70 is also an example of a first transition metal dichalcogenide layer.
  • a higher order topological insulator layer 20 is provided on the transition metal dichalcogenide layer 70.
  • the higher-order topological insulator layer 20 includes, for example, a multilayer film of WTe2 .
  • the high-order topological insulator layer 20 includes multiple layers of WTe 2 , which is a two-dimensional material.
  • the thickness of the higher-order topological insulator layer 20 is, for example, 10 nm.
  • the higher-order topological insulator layer 20 is also an example of a second transition metal dichalcogenide layer.
  • FIG. 13 is a perspective view showing the higher-order topological insulator layer 20.
  • the shape of the higher-order topological insulator layer 20 is approximately a rectangular parallelepiped.
  • the a-axis direction of the higher-order topological insulator layer 20 is parallel to the Y1-Y2 direction, the b-axis direction is parallel to the X1-X2 direction, and the c-axis direction is parallel to the Z1-Z2 direction.
  • the Miller index of the upper surface of the higher-order topological insulator layer 20 is (001), the Miller index of the side surface on the Y2 side is (100), and the Miller index of the side surface on the X1 side is (010).
  • a T-shaped groove 50 is formed in the surface of the high-order topological insulator layer 20 when viewed from above.
  • the groove 50 has a first groove 51, a second groove 52, and a third groove 53.
  • the width of the first groove 51, the second groove 52, and the third groove 53 is 20 nm, and the depth is 5 nm.
  • the first groove 51 and the third groove 53 extend in parallel in the X1-X2 direction
  • the second groove 52 extends in parallel in the Y1-Y2 direction.
  • the first groove 51 is provided near the center of the high-order topological insulator layer 20 in the Y1-Y2 direction, and extends from the end of the high-order topological insulator layer 20 on the X2 side to the center in the X1-X2 direction.
  • the third groove 53 is provided near the center of the high-order topological insulator layer 20 in the Y1-Y2 direction, and extends from the end of the high-order topological insulator layer 20 on the X1 side to the center in the X1-X2 direction. Therefore, the first groove 51 and the third groove 53 are formed in a straight line.
  • the second groove 52 is provided near the center of the higher-order topological insulator layer 20 in the X1-X2 direction, and extends from the end of the higher-order topological insulator layer 20 on the Y1 side to the center in the Y1-Y2 direction. Therefore, the second groove 52 is orthogonal to the first groove 51 and the third groove 53.
  • the high-order topological insulator layer 20 has a first region 21 on the Y2 side from the first groove 51 and the third groove 53.
  • the high-order topological insulator layer 20 has a second region 22 on the Y1 side from the first groove 51 and on the X2 side from the second groove 52.
  • the higher-order topological insulator layer 20 has a third region 23 on the Y1 side from the third groove 53 and on the X1 side from the second groove 52.
  • the first region 21, the second region 22, and the third region 23 each include a hinge helical channel on one of two intersection lines of a plane perpendicular to the a-axis direction and a plane perpendicular to the c-axis direction.
  • the hinge helical channel is parallel to the b-axis direction.
  • the first region 21 includes the first hinge helical channel 11 at the intersection line (ridgeline) between the top surface and the side surface on the Y1 side.
  • the second region 22 includes a second hinge helical channel 12 at the intersection of the Y2 side surface and the bottom surface of the first groove 51 .
  • the third region 23 includes the third hinge helical channel 13 at the intersection of the Y2 side surface and the bottom surface of the third groove 53.
  • the first hinge helical channel 11 is located on the intersection line between the Y1 side surface of the first region 21 and the bottom surface of the groove 50
  • the second hinge helical channel 12 is located on the intersection line between the top surface of the second region 22 and the Y2 side surface.
  • the third hinge helical channel 13 may be located at the intersection line between the upper surface of the third region 23 and the side surface on the Y2 side.
  • the first ferromagnetic insulator layer 31 is provided on the first region 21 , the second region 22 and a portion of the groove 50 , and covers a portion of the first hinge helical channel 11 and the second hinge helical channel 12 . cover.
  • the second ferromagnetic insulator layer 32 is provided on the second region 22 , the third region 23 and a portion of the groove 50 , and covers a portion of the second hinge helical channel 12 and the third hinge helical channel 13 . cover.
  • the third ferromagnetic insulator layer 33 is provided on the third region 23 , the first region 21 and a portion of the groove 50 , and covers a portion of the third hinge helical channel 13 and the first hinge helical channel 11 . cover.
  • Examples of the material for the first ferromagnetic insulator layer 31, the second ferromagnetic insulator layer 32, and the third ferromagnetic insulator layer 33 include Cr 2 Ga 2 Te 6 .
  • the materials of the first ferromagnetic insulator layer 31, the second ferromagnetic insulator layer 32, and the third ferromagnetic insulator layer 33 may be other diluted magnetic semiconductors.
  • the thickness of the first ferromagnetic insulator layer 31, the second ferromagnetic insulator layer 32, and the third ferromagnetic insulator layer 33 is, for example, about 30 nm.
  • the second ferromagnetic insulator layer 32 is separated from the first ferromagnetic insulator layer 31 on the second hinge helical channel 12 toward the X1 side in the X1-X2 direction.
  • the third ferromagnetic insulator layer 33 is spaced apart from the second ferromagnetic insulator layer 32 toward the X1 side on the third hinge helical channel 13 in the X1-X2 direction.
  • the third ferromagnetic insulator layer 33 is separated from the first ferromagnetic insulator layer 31 on the first hinge helical channel 11 toward the X1 side in the X1-X2 direction.
  • the first gate electrode 41 is provided on the first ferromagnetic insulator layer 31.
  • the second gate electrode 42 is provided on the second ferromagnetic insulator layer 32 .
  • the third gate electrode 43 is provided on the third ferromagnetic insulator layer 33.
  • Au can be used as a material for the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43.
  • the thickness of the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43 is, for example, about 50 nm.
  • the first SQUID 61 includes a lower superconductor layer 61A, a lower superconductor layer 61B, a tunnel barrier layer 61C, and an upper superconductor layer 61D.
  • the lower superconductor layer 61A and the lower superconductor layer 61B protrude from the side surface of the s-wave superconductor layer 10 on the X2 side toward the X2 side.
  • the lower superconductor layer 61A is located closer to Y2 than the lower superconductor layer 61B.
  • the lower superconductor layer 61A protrudes from the first region 21 toward the X2 side
  • the lower superconductor layer 61B protrudes from the second region 22 toward the X2 side.
  • the lower superconductor layer 61A and the lower superconductor layer 61B are formed integrally with the s-wave superconductor layer 10 from the same material as the s-wave superconductor layer 10.
  • the lower superconductor layer 61A and the lower superconductor layer 61B are connected to the s-wave superconductor layer 10.
  • the lower superconductor layer 61A and the lower superconductor layer 61B are, for example, Nb layers with a thickness of about 40 nm.
  • the tunnel barrier layer 61C and the upper superconductor layer 61D have a U-shaped planar shape.
  • Examples of the material for the tunnel barrier layer 61C include NbOx , and examples of the material for the upper superconductor layer 61D include Nb.
  • the thickness of the tunnel barrier layer 61C is, for example, about 1 nm to 5 nm, and the thickness of the upper superconductor layer 61D is, for example, about 40 nm.
  • One end of the tunnel barrier layer 61C contacts the lower superconductor layer 61A, and the other end contacts the lower superconductor layer 61B.
  • Upper superconductor layer 61D is provided on tunnel barrier layer 61C.
  • a tunnel barrier layer 61C is sandwiched between the lower superconductor layer 61A and the upper superconductor layer 61D, and between the lower superconductor layer 61B and the upper superconductor layer 61D.
  • the first SQUID 61 is constituted by such a Josephson junction.
  • the first SQUID 61 detects changes in magnetic flux between the first hinge helical channel 11 and the second hinge helical channel 12.
  • the second SQUID 62 includes a lower superconductor layer 62A, a lower superconductor layer 62B, a tunnel barrier layer 62C, and an upper superconductor layer 62D.
  • the lower superconductor layer 62A and the lower superconductor layer 62B protrude from the side surface of the s-wave superconductor layer 10 on the Y1 side toward the Y1 side.
  • the lower superconductor layer 62A is located closer to the X2 side than the lower superconductor layer 62B.
  • the lower superconductor layer 62A protrudes from the second region 22 toward the Y1 side
  • the lower superconductor layer 62B protrudes from the third region 23 toward the Y1 side.
  • the lower superconductor layer 62A and the lower superconductor layer 62B are formed integrally with the s-wave superconductor layer 10 from the same material as the s-wave superconductor layer 10.
  • the lower superconductor layer 62A and the lower superconductor layer 62B are connected to the s-wave superconductor layer 10.
  • the lower superconductor layer 62A and the lower superconductor layer 62B are, for example, Nb layers with a thickness of about 40 nm.
  • the tunnel barrier layer 62C and the upper superconductor layer 62D have a U-shaped planar shape.
  • Examples of the material for the tunnel barrier layer 62C include NbOx , and examples of the material for the upper superconductor layer 62D include Nb.
  • the thickness of the tunnel barrier layer 62C is, for example, about 1 nm to 5 nm, and the thickness of the upper superconductor layer 62D is, for example, about 40 nm.
  • One end of the tunnel barrier layer 62C contacts the lower superconductor layer 62A, and the other end contacts the lower superconductor layer 62B.
  • Upper superconductor layer 62D is provided on tunnel barrier layer 62C.
  • a tunnel barrier layer 62C is sandwiched between the lower superconductor layer 62A and the upper superconductor layer 62D, and between the lower superconductor layer 62B and the upper superconductor layer 62D.
  • the second SQUID 62 is constituted by such a Josephson junction.
  • the second SQUID 62 detects changes in magnetic flux between the second hinge helical channel 12 and the third hinge helical channel 13.
  • the third SQUID 63 includes a lower superconductor layer 63A, a lower superconductor layer 63B, a tunnel barrier layer 63C, and an upper superconductor layer 63D.
  • the lower superconductor layer 63A and the lower superconductor layer 63B protrude from the side surface of the s-wave superconductor layer 10 on the X1 side toward the X1 side.
  • the lower superconductor layer 63A is located closer to Y1 than the lower superconductor layer 63B.
  • the lower superconductor layer 63A protrudes from the third region 23 toward the X1 side
  • the lower superconductor layer 63B protrudes from the first region 21 toward the X1 side.
  • the lower superconductor layer 63A and the lower superconductor layer 63B are formed integrally with the s-wave superconductor layer 10 from the same material as the s-wave superconductor layer 10.
  • the lower superconductor layer 63A and the lower superconductor layer 63B are connected to the s-wave superconductor layer 10.
  • the lower superconductor layer 63A and the lower superconductor layer 63B are, for example, Nb layers with a thickness of about 40 nm.
  • the tunnel barrier layer 63C and the upper superconductor layer 63D have a U-shaped planar shape.
  • Examples of the material for the tunnel barrier layer 63C include NbOx , and examples of the material for the upper superconductor layer 63D include Nb.
  • the thickness of the tunnel barrier layer 63C is, for example, about 1 nm to 5 nm, and the thickness of the upper superconductor layer 63D is, for example, about 40 nm.
  • One end of the tunnel barrier layer 63C contacts the lower superconductor layer 63A, and the other end contacts the lower superconductor layer 63B.
  • Upper superconductor layer 63D is provided on tunnel barrier layer 63C.
  • a tunnel barrier layer 63C is sandwiched between the lower superconductor layer 63A and the upper superconductor layer 63D, and between the lower superconductor layer 63B and the upper superconductor layer 63D.
  • the third SQUID 63 is constituted by such a Josephson junction.
  • the third SQUID 63 detects changes in magnetic flux between the third hinge helical channel 13 and the first hinge helical channel 11.
  • Majorana particles ⁇ 1, ⁇ 2, ⁇ 3, and ⁇ 4 are expressed.
  • Majorana particles ⁇ 1 are stably expressed near the first gate electrode 41 of the first hinge helical channel 11
  • Majorana particles ⁇ 4 are stably expressed near the third gate electrode 43 of the first hinge helical channel 11. It appears.
  • Majorana particles ⁇ 2 are stably expressed between the first gate electrode 41 and the second gate electrode 42 of the second hinge helical channel 12
  • Majorana particles ⁇ 3 are stably expressed between the first gate electrode 41 and the second gate electrode 42 of the second hinge helical channel 13. It is stably expressed between the second gate electrode 42 and the third gate electrode 43.
  • the Majorana particles ⁇ 1 to ⁇ 4 are exchanged by changing the electrostatic potential due to the application of gate voltage to the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43.
  • a single layer film of WTe 2 which is a layered material of transition metal dichalcogenide, is easily oxidized and its properties change when exposed to the atmosphere. It is possible to suppress oxidation by sandwiching a single layer of WTe2 between chemically stable substances such as hexagonal boron nitride (h-BN) or graphene, but in that case, it is difficult to manufacture the quantum bit. The process becomes complicated. Furthermore, it is difficult to adjust the size of the WTe 2 single layer film. On the other hand, in this embodiment, since the higher-order topological insulator layer 20 including a multilayer film such as WTe 2 is used, a structure for suppressing oxidation is not required. Furthermore, adjusting the size of the higher-order topological insulator layer 20 is easier than adjusting the size of a single layer film of WTe2 .
  • 14 to 19 are top views showing a method for manufacturing the quantum bit 1 according to the second embodiment.
  • 20 to 25 are cross-sectional views showing a method for manufacturing the quantum bit 1 according to the second embodiment.
  • FIGS. 14 and 20 a substrate 90 is prepared, and the substrate 90 is annealed at approximately 1200° C. for 3 to 4 hours in an oxygen atmosphere at atmospheric pressure. Next, the substrate 90 is immersed in methanol for 20 to 30 minutes and rinsed with ultrapure water. These treatments can improve the flatness of the surface of the substrate 90.
  • FIG. 20 corresponds to a cross-sectional view taken along line XX-XX in FIG. 14.
  • an s-wave superconductor layer 19 is formed on the substrate 90, a first transition metal dichalcogenide layer 79 is formed on the s-wave superconductor layer 19, and a high-order A topological insulator layer 29 is formed.
  • an Nb layer is formed as the s-wave superconductor layer 19
  • two NbTe layers are formed as the first transition metal dichalcogenide layer 79
  • a multilayer film of WTe2 is formed as the higher-order topological insulator layer 29.
  • the s-wave superconductor layer 19, the first transition metal dichalcogenide layer 79, and the higher-order topological insulator layer 29 are the s-wave superconductor layer 120, the first transition metal dichalcogenide layer 130, and the first transition metal dichalcogenide layer 130 in the first embodiment, respectively. It can be formed by the same method as the second transition metal dichalcogenide layer 140.
  • the s-wave superconductor layer 19 After forming the higher-order topological insulator layer 29, as shown in FIGS. 15 and 21, the s-wave superconductor layer 19, the first transition metal dichalcogenide layer 79, and the higher-order topological insulator layer 29 are processed, From the s-wave superconductor layer 19, the s-wave superconductor layer 10, the lower superconductor layer 61A, the lower superconductor layer 61B, the lower superconductor layer 62A, the lower superconductor layer 62B, the lower superconductor layer 63A and a lower superconductor layer 63B are formed.
  • FIG. 21 corresponds to a cross-sectional view taken along line XXI-XXI in FIG. 15.
  • a first electron beam resist is spun on the higher-order topological insulator layer 29. coat.
  • a first mask pattern is formed from the first electron beam resist by electron beam lithography.
  • the first mask pattern includes the s-wave superconductor layer 19, the s-wave superconductor layer 10, the lower superconductor layer 61A, the lower superconductor layer 61B, the lower superconductor layer 62A, and the lower superconductor layer 62B.
  • the portions where the lower superconductor layer 63A and the lower superconductor layer 63B are to be formed are covered from above the higher-order topological insulator layer 29, and the other portions are exposed.
  • the first electron beam resist for example, a resist obtained by diluting ZEP 520A (manufactured by Zeon Corporation) with ZEP-A (manufactured by Zeon Corporation) at a ratio of 1:1 can be used.
  • the s-wave superconductor layer 19, the first transition metal dichalcogenide layer 79, and the higher-order topological insulator layer 29 are processed by Ar ion milling.
  • Ar ion milling for example, the beam acceleration voltage is 280V and the beam current is 150mA.
  • FIG. 22 corresponds to a cross-sectional view taken along line XXII-XXII in FIG. 16.
  • a second electron beam resist is spin-coated on the higher-order topological insulator layer 29 and the substrate 90.
  • a second mask pattern is formed from the second electron beam resist by electron beam lithography.
  • the second mask pattern covers a portion of the high-order topological insulator layer 29 on the s-wave superconductor layer 10, and includes a lower superconductor layer 61A, a lower superconductor layer 61B, a lower superconductor layer 62A, and a lower superconductor layer 61B.
  • the second electron beam resist for example, a resist obtained by diluting ZEP 520A (manufactured by Zeon Corporation) with ZEP-A (manufactured by Zeon Corporation) at a ratio of 1:1 can be used.
  • the higher-order topological insulator layer 29 and the first transition metal dichalcogenide layer 79 are processed by Ar ion milling.
  • the higher-order topological insulator layer 29A and the transition metal dichalcogenide layer 70 are formed, and the lower superconductor layer 61A, the lower superconductor layer 61B, the lower superconductor layer 62A, the lower superconductor layer 62B, and the lower Superconductor layer 63A and lower superconductor layer 63B are exposed from higher-order topological insulator layer 29A and transition metal dichalcogenide layer 70.
  • the beam acceleration voltage is 280V and the beam current is 150mA.
  • FIG. 23 corresponds to a cross-sectional view taken along line XXIII-XXIII in FIG. 17.
  • the higher-order topological insulator layer 29A When processing the higher-order topological insulator layer 29A, first, the higher-order topological insulator layer 29A, the substrate 90, the lower superconductor layer 61A, the lower superconductor layer 61B, the lower superconductor layer 62A, the lower A third electron beam resist is spin-coated on the conductor layer 62B, the lower superconductor layer 63A, and the lower superconductor layer 63B. Next, a third mask pattern is formed from the third electron beam resist by electron beam lithography. The third mask pattern exposes a portion of the high-order topological insulator layer 29A where the groove 50 is to be formed and covers the other portion.
  • the third electron beam resist for example, a resist obtained by diluting ZEP 520A (manufactured by Zeon Corporation) with ZEP-A (manufactured by Zeon Corporation) at a ratio of 1:1 can be used.
  • the higher-order topological insulator layer 29A is processed by Ar ion milling. As a result, a groove 50 including a first groove 51, a second groove 52, and a third groove 53 is formed, and a high-order topological insulator layer 20 including a first region 21, a second region 22, and a third region 23 is formed. is obtained.
  • the first region 21 comprises a first hinge helical channel 11
  • the second region 22 comprises a second hinge helical channel 12
  • the third region 23 comprises a third hinge helical channel 13 (see FIG. 13).
  • the beam acceleration voltage is 280V and the beam current is 150mA.
  • FIG. 24 corresponds to a cross-sectional view taken along line XXIV-XXIV in FIG. 18.
  • the first ferromagnetic insulator layer 31 When forming the first ferromagnetic insulator layer 31, the second ferromagnetic insulator layer 32, the third ferromagnetic insulator layer 33, the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43, , First, the higher-order topological insulator layer 20, the substrate 90, the lower superconductor layer 61A, the lower superconductor layer 61B, the lower superconductor layer 62A, the lower superconductor layer 62B, the lower superconductor layer 63A, and the lower A fourth electron beam resist is spin-coated on the superconductor layer 63B. Next, a fourth mask pattern is formed from the fourth electron beam resist by electron beam lithography.
  • the fourth mask pattern includes a first ferromagnetic insulator layer 31, a second ferromagnetic insulator layer 32, a third ferromagnetic insulator layer 33, a first gate electrode 41, a second gate electrode 42, and a third gate electrode 43. Expose the part that will be formed and cover the other parts.
  • the fourth electron beam resist for example, a resist obtained by diluting ZEP 520A (manufactured by Zeon Corporation) with ZEP-A (manufactured by Zeon Corporation) at a ratio of 1:1 can be used.
  • ZEP 520A manufactured by Zeon Corporation
  • ZEP-A manufactured by Zeon Corporation
  • the temperature of the substrate 90 is maintained at 200° C.
  • the laser energy density is 1.0 J/cm 2 to 2.0 J/cm 2
  • the irradiation frequency is is 1 Hz
  • the distance between the substrate 90 and the target is approximately 5 cm
  • the film formation rate is 1.0 nm/min to 2.0 nm/min.
  • the temperature of the substrate 90 is maintained at room temperature
  • the laser energy density is 1.0 J/cm 2 to 2.0 J/cm 2
  • the irradiation frequency is 5 Hz
  • the temperature of the substrate 90 is maintained at room temperature.
  • the distance to the target is approximately 5 cm
  • the film formation rate is 5.0 nm/min to 10.0 nm/min.
  • the fourth mask pattern is removed together with the Cr 2 Ga 2 Te 6 layer and the Au layer deposited thereon. In other words, perform liftoff.
  • the first ferromagnetic insulator layer 31, the second ferromagnetic insulator layer 32, the third ferromagnetic insulator layer 33, the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43 are obtained.
  • four Majorana particles ⁇ 1, ⁇ 2, ⁇ 3 and ⁇ 4 are expressed.
  • FIG. 25 corresponds to a cross-sectional view taken along line XXV-XXV in FIG. 19.
  • the tunnel barrier layers 61C to 63C and the upper superconductor layers 61D to 63D first, the higher-order topological insulator layer 20, the substrate 90, the lower superconductor layer 61A, the lower superconductor layer 61B, and the lower
  • the fifth electron is formed on the superconductor layer 62A, the lower superconductor layer 62B, the lower superconductor layer 63A, the lower superconductor layer 63B, the first gate electrode 41, the second gate electrode 42, and the third gate electrode 43.
  • a fifth mask pattern is formed from the fifth electron beam resist by electron beam lithography.
  • the fifth mask pattern exposes the portions where the tunnel barrier layers 61C to 63C and the upper superconductor layers 61D to 63D are to be formed, and covers the other portions.
  • the fifth electron beam resist for example, a resist obtained by diluting ZEP 520A (manufactured by Zeon Corporation) with ZEP-A (manufactured by Zeon Corporation) at a ratio of 1:1 can be used.
  • an NbO x layer and a Nb layer are formed by a PLD method.
  • the temperature of the substrate 90 is maintained at room temperature, and the oxygen partial pressure in the vacuum chamber is adjusted to about 50 Pa to 55 Pa.
  • the Nb layer can be formed under the same conditions as the s-wave superconductor layer 19.
  • the fifth mask pattern is removed together with the NbO x layer and the Nb layer deposited thereon. In other words, perform liftoff.
  • tunnel barrier layers 61C to 63C and upper superconductor layers 61D to 63D are obtained, and a first SQUID 61, a second SQUID 62, and a third SQUID 63 are formed.
  • the quantum bit 1 according to the second embodiment can be manufactured.
  • the material of the s-wave superconductor layer is not limited to Nb.
  • the material of the s-wave superconductor layer may be Pb.
  • the material of the chalcogen layer is not limited to Te.
  • the material of the chalcogen layer may be S or Se.
  • the material of the chalcogen layer may be the same type of chalcogen element contained in the second transition metal dichalcogenide layer.
  • the material of the metal layer is not limited to Nb.
  • the material of the metal layer may be Pb.
  • the first transition metal dichalcogenide layer is likely to contain only one type of transition metal dichalcogenide.
  • the first transition metal dichalcogenide layer may contain two or more types of transition metal dichalcogenides. . Even if the first transition metal dichalcogenide layer contains two or more types of transition metal dichalcogenides, good crystallinity can be obtained in the second transition metal dichalcogenide layer.
  • the chalcogen element contained in the first transition metal dichalcogenide layer and the chalcogen element contained in the second transition metal dichalcogenide layer may be of the same type.
  • the material of the second transition metal dichalcogenide layer (including the higher-order topological insulator layer) is not limited to WTe2 .
  • the second transition metal dichalcogenide layer may include Mo, Nb, W, Ta, Ti, Zr, Fe, Pd, Ir or Pt or any combination thereof as a transition metal.
  • the layered material contained in the second transition metal dichalcogenide layer may be a single layer.
  • FIG. 26 is a diagram showing a quantum computing device according to the third embodiment.
  • the quantum computing device 2 includes a quantum bit chip 81, a signal generator 82, a signal demodulator 83, and a cryogenic dilution refrigerator 84.
  • the quantum bit chip 81 includes a plurality of quantum bits 1 according to the second embodiment.
  • the quantum bit chip 81 is housed in a cryogenic dilution refrigerator 84 and cooled to a temperature of 10 mK or less.
  • a signal generator 82 generates a microwave pulse signal, and the microwave pulse signal is input to the quantum bit chip 81 .
  • the quantum bit chip 81 outputs a signal according to the microwave pulse signal, and the signal demodulator 83 demodulates the signal output from the quantum bit chip 81.
  • the signal generator 82 and signal demodulator 83 are used, for example, at a temperature around room temperature.
  • the quantum calculation device 2 according to the third embodiment includes the quantum bit 1 according to the second embodiment, Majorana particles can be stably expressed and stable calculations can be performed.
  • Quantum operation device 10 S-wave superconductor layer 11: First hinge helical channel 12: Second hinge helical channel 13: Third hinge helical channel 20: Higher order topological insulator layer 21: First Region 22: Second region 23: Third region 31: First ferromagnetic insulator layer 32: Second ferromagnetic insulator layer 33: Third ferromagnetic insulator layer 41: First gate electrode 42: Second gate electrode 43: Third gate electrode 50: Groove 51: First groove 52: Second groove 53: Third groove 61: First SQUID 62: 2nd SQUID 63: 3rd SQUID 70: Transition metal dichalcogenide layer 100: Structure 110: Substrate 120: S-wave superconductor layer 130: First transition metal dichalcogenide layer 131: Chalcogen layer 132: Metal layer 140: Second transition metal dichalcogenide layer

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

構造体の製造方法は、基材の上にｓ波超伝導体層を形成する工程と、前記ｓ波超伝導体層の上にファンデルワールス層状物質を含む第１遷移金属ダイカルコゲナイド層を形成する工程と、前記第１遷移金属ダイカルコゲナイド層の上に第２遷移金属ダイカルコゲナイド層を形成する工程と、を有する。

Description

構造体、量子ビット、量子演算装置及び構造体の製造方法
　本開示は、構造体、量子ビット、量子演算装置及び構造体の製造方法に関する。
　マヨラナ粒子を用いた量子演算装置についての研究が行われている。マヨラナ粒子を発生させる構造として、二次元トポロジカル絶縁体とｓ波超伝導体とを組み合わせた構造が提案されている。二次元トポロジカル絶縁体としては、遷移金属ダイカルコゲナイドの層状物質であるＷＴｅ２の単層膜が用いられている。また、ＷＴｅ２の多層膜からなる高次トポロジカル絶縁体層についての研究も行われている。
特開平０２－０９７４８５号公報 特表２０２０－５１１７８０号公報 米国特許出願公開第２０１４／０１７４３４３号明細書 米国特許第１０，４０３，８０９号明細書 米国特許出願公開第２０１９／０１３１１２９号明細書 特開２０１８－９２０１号公報
N. Read and D. Green, Phys. Rev. B 61, 10267 (2000) V. Mourik et al., Science 336, 25 (2012) J. Alicea, Rep. Prog. Phys. 75, 076501 (2012) S. Wu et al., Science 359, 76 (2018) Y.-B. Choi et al., Nat. Mater 19, 974 (2020) L. A. Walsh et al., 2D Mater. 4, 025044 (2017)
　これまで理論に基づく提案はされているものの、結晶性が良好なＷＴｅ２等の遷移金属ダイカルコゲナイド層を安定して得ることは容易ではない。
　本開示の目的は、遷移金属ダイカルコゲナイド層に良好な結晶性を得ることができる構造体、量子ビット、量子演算装置及び構造体の製造方法を提供することにある。
　本開示の一形態によれば、基材の上にｓ波超伝導体層を形成する工程と、前記ｓ波超伝導体層の上にファンデルワールス層状物質を含む第１遷移金属ダイカルコゲナイド層を形成する工程と、前記第１遷移金属ダイカルコゲナイド層の上に第２遷移金属ダイカルコゲナイド層を形成する工程と、を有する構造体の製造方法が提供される。
　本開示によれば、遷移金属ダイカルコゲナイド層に良好な結晶性を得ることができる。
図１は、第１実施形態に係る構造体を示す断面図である。 図２は、第１実施形態に係る構造体の製造方法を示す断面図（その１）である。 図３は、第１実施形態に係る構造体の製造方法を示す断面図（その２）である。 図４は、第１実施形態に係る構造体の製造方法を示す断面図（その３）である。 図５は、第１実施形態に係る構造体の製造方法を示す断面図（その４）である。 図６は、第１実施形態に係る構造体の製造方法を示す断面図（その５）である。 図７は、ＳＴＥＭ観察の結果を示す図（その１）である。 図８は、ＳＴＥＭ観察の結果を示す図（その２）である。 図９は、第１実施形態に関するラマン分光測定の結果を示す図である。 図１０は、第２実施形態に係る量子ビットを示す上面図である。 図１１は、第２実施形態に係る量子ビットを示す断面図（その１）である。 図１２は、第２実施形態に係る量子ビットを示す断面図（その２）である。 図１３は、高次トポロジカル絶縁体層を示す斜視図である。 図１４は、第２実施形態に係る量子ビットの製造方法を示す上面図（その１）である。 図１５は、第２実施形態に係る量子ビットの製造方法を示す上面図（その２）である。 図１６は、第２実施形態に係る量子ビットの製造方法を示す上面図（その３）である。 図１７は、第２実施形態に係る量子ビットの製造方法を示す上面図（その４）である。 図１８は、第２実施形態に係る量子ビットの製造方法を示す上面図（その５）である。 図１９は、第２実施形態に係る量子ビットの製造方法を示す上面図（その６）である。 図２０は、第２実施形態に係る量子ビットの製造方法を示す断面図（その１）である。 図２１は、第２実施形態に係る量子ビットの製造方法を示す断面図（その２）である。 図２２は、第２実施形態に係る量子ビットの製造方法を示す断面図（その３）である。 図２３は、第２実施形態に係る量子ビットの製造方法を示す断面図（その４）である。 図２４は、第２実施形態に係る量子ビットの製造方法を示す断面図（その５）である。 図２５は、第２実施形態に係る量子ビットの製造方法を示す断面図（その６）である。 図２６は、第３実施形態に係る量子演算装置を示す図である。
　以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とし、Ｚ１側を上側、Ｚ２側を下側とする。また、平面視とは、Ｚ１側から対象物を視ることをいい、平面形状とは、対象物をＺ１側から視た形状のことをいう。
　（第１実施形態）
　まず、第１実施形態について説明する。第１実施形態は構造体に関する。図１は、第１実施形態に係る構造体を示す断面図である。
　第１実施形態に係る構造体１００は、基板１１０と、ｓ波超伝導体層１２０と、第１遷移金属ダイカルコゲナイド層１３０と、第２遷移金属ダイカルコゲナイド層１４０とを有する。ｓ波超伝導体層１２０は基板１１０の上に形成されている。第１遷移金属ダイカルコゲナイド層１３０はｓ波超伝導体層１２０の上に形成されている。第２遷移金属ダイカルコゲナイド層１４０は第１遷移金属ダイカルコゲナイド層１３０の上に形成されている。
　基板１１０は、例えば表面のミラー指数が（１００）の単結晶基板である。基板１１０の材料は、例えばＭｇＯである。第１実施形態において基板１１０は基材の一例である。
　ｓ波超伝導体層１２０は、例えば表面のミラー指数が（１００）のＮｂ層である。ｓ波超伝導体層１２０の厚さは、例えば４０ｎｍ程度である。
　第１遷移金属ダイカルコゲナイド層１３０は、２次元材料であるファンデルワールス層状物質を含む。ファンデルワールス層状物質は、例えば、ＮｂＴｅ２である。第１遷移金属ダイカルコゲナイド層１３０はＮｂＴｅ２を複数層、例えば３層有する。第１遷移金属ダイカルコゲナイド層１３０の厚さは、例えば１ｎｍ～５ｎｍである。
　第２遷移金属ダイカルコゲナイド層１４０は、例えばＷＴｅ２の多層膜を含むである。例えば、第２遷移金属ダイカルコゲナイド層１４０は、２次元材料であるＷＴｅ２を複数層有する。第２遷移金属ダイカルコゲナイド層１４０の厚さは、例えば１ｎｍ～５ｎｍである。
　次に、第１実施形態に係る構造体１００の製造方法について説明する。図２～図６は、第１実施形態に係る構造体１００の製造方法を示す断面図である。ここでは、基板１１０としてミラー指数が（１００）のＭｇＯ単結晶基板を用い、ｓ波超伝導体層１２０としてＮｂ層を形成し、第１遷移金属ダイカルコゲナイド層１３０としてＮｂＴｅ２層を形成し、第２遷移金属ダイカルコゲナイド層１４０としてＷＴｅ２の多層膜を形成することとする。
　まず、図２に示すように、基板１１０（ＭｇＯ単結晶基板）を準備し、大気圧の酸素雰囲気下で、約１２００℃で３時間～４時間の基板１１０のアニール処理を行う。次いで、基板１１０をメタノールに２０分間～３０分間浸漬し、超純水でリンス処理を行う。これらの処理により、基板１１０の表面の平坦性を向上することができる。例えば、基板１１０の表面は原子レベルの平坦性を有することになる。
　その後、図３に示すように、基板１１０の上にｓ波超伝導体層１２０（Ｎｂ層）を形成する。ｓ波超伝導体層１２０は、例えばパルスレーザー堆積（pulse laser deposition：ＰＬＤ）法によりエピタキシャル成長させることができる。例えば、ｓ波超伝導体層１２０の厚さは４０ｎｍ程度とする。
　ＰＬＤ法によりｓ波超伝導体層１２０を形成する際には、例えば、基本真空度を５×１０－６Ｐａ以下とし、レーザ光源としてＫｒＦエキシマレーザ（λ＝２４８ｎｍ）光源を用いることができる。ｓ波超伝導体層１２０の形成の際には、例えば、ターゲットにはＮｂ純金属ターゲットを用いることができる。ｓ波超伝導体層１２０の形成の際には、例えば、基板１１０の温度を約９５０℃に保持し、レーザエネルギー密度を２．０Ｊ／ｃｍ２、照射周波数を１０Ｈｚ、基板１１０とターゲットとの間の距離を約５ｃｍ、成膜レートを１．０ｎｍ／分とする。約９５０℃に保持された基板１１０の上においてＮｂ層は［１００］方向に配向しながらエピタキシャル成長する。エピタキシャル成長の後、１１００℃～１２００℃で１０分間ポストアニールを行うことが好ましい。ポストアニールにより、ｓ波超伝導体層１２０の表面の平坦性を向上することができる。例えば、ｓ波超伝導体層１２０の表面は原子レベルの平坦性を有することになる。
　次いで、図４に示すように、ｓ波超伝導体層１２０の上にカルコゲン層１３１を形成し、カルコゲン層１３１の上に、遷移金属を含む金属層１３２を形成する。ここでは、カルコゲン層１３１としてＴｅ層を形成し、金属層１３２としてＮｂ層を形成することとする。例えば、カルコゲン層１３１の厚さは２０ｎｍとし、金属層１３２の厚さは２ｎｍとする。
　ＰＬＤ法によりカルコゲン層１３１を形成する際には、例えば、基本真空度を５×１０－６Ｐａ以下とし、レーザ光源としてＫｒＦエキシマレーザ（λ＝２４８ｎｍ）光源を用いることができる。カルコゲン層１３１の形成の際には、例えば、ターゲットにはＴｅ純金属ターゲットを用いることができる。カルコゲン層１３１の形成の際には、例えば、基板１１０の温度を室温に保持し、レーザエネルギー密度を１．０Ｊ／ｃｍ２、照射周波数を１Ｈｚ、基板１１０とターゲットとの間の距離を約５ｃｍ、成膜レートを１０．０ｎｍ／分とする。
　ＰＬＤ法により金属層１３２を形成する際には、例えば、基本真空度を５×１０－６Ｐａ以下とし、レーザ光源としてＫｒＦエキシマレーザ（λ＝２４８ｎｍ）光源を用いることができる。金属層１３２の形成の際には、例えば、ターゲットにはＮｂ純金属ターゲットを用いることができる。金属層１３２の形成の際には、例えば、基板１１０の温度を室温に保持し、レーザエネルギー密度を２．０Ｊ／ｃｍ２、照射周波数を１０Ｈｚ、基板１１０とターゲットとの間の距離を約５ｃｍ、成膜レートを１．０ｎｍ／分とする。
　金属層１３２の形成後、２５０℃～３５０℃で１時間ポストアニールを行う。つまり、カルコゲン層１３１及び金属層１３２を加熱する。この結果、図５に示すように、カルコゲン層１３１に含まれるＴｅ及び金属層１３２に含まれるＮｂから、ファンデルワールス層状物質であるＮｂＴｅ２が生成し、ＮｂＴｅ２を含む第１遷移金属ダイカルコゲナイド層１３０（ＮｂＴｅ２層）が形成される。第１遷移金属ダイカルコゲナイド層１３０の形成に、ｓ波超伝導体層１２０に含まれるＮｂも用いられてよい。また、第１遷移金属ダイカルコゲナイド層１３０の形成後にカルコゲン層１３１の一部が残っていてもよい。Ｔｅの蒸気圧は比較的低いが、カルコゲン層１３１の上に金属層１３２が形成されているため、金属層１３２がキャップ層として機能し、加熱に伴うカルコゲン層１３１中のＴｅの急速な蒸発が抑制される。第１遷移金属ダイカルコゲナイド層１３０はｓ波超伝導体層１２０上に層状に形成され、第１遷移金属ダイカルコゲナイド層１３０の結晶構造は１Ｔ構造を示す。第１遷移金属ダイカルコゲナイド層１３０の厚さは、例えば１ｎｍ～５ｎｍである。
　次いで、図６に示すように、第１遷移金属ダイカルコゲナイド層１３０の上に第２遷移金属ダイカルコゲナイド層１４０（ＷＴｅ２の多層膜）を形成する。第２遷移金属ダイカルコゲナイド層１４０は、例えばＰＬＤ法によりエピタキシャル成長させることができる。例えば、第２遷移金属ダイカルコゲナイド層１４０の厚さは１ｎｍ～５ｎｍ程度とする。
　ＰＬＤ法により第２遷移金属ダイカルコゲナイド層１４０を形成する際には、例えば、基本真空度を５×１０－６Ｐａ以下とし、レーザ光源としてＫｒＦエキシマレーザ（λ＝２４８ｎｍ）光源を用いることができる。第２遷移金属ダイカルコゲナイド層１４０の形成の際には、例えば、ターゲットにはＷＴｅ２焼結体ターゲットを用いることができる。第２遷移金属ダイカルコゲナイド層１４０の形成の際には、例えば、基板１１０の温度を約３２５℃に保持し、レーザエネルギー密度を１．０Ｊ／ｃｍ２、照射周波数を１０Ｈｚ、基板１１０とターゲットとの間の距離を約５ｃｍ、成膜レートを１．０ｎｍ／分とする。第１遷移金属ダイカルコゲナイド層１３０の上において第２遷移金属ダイカルコゲナイド層１４０はエピタキシャル成長する。第２遷移金属ダイカルコゲナイド層１４０の結晶構造はＴｄ構造を示す。
　ｓ波超伝導体層１２０及び第２遷移金属ダイカルコゲナイド層１４０は、例えば、同一の真空槽内で、in situでエピタキシャル成長させることができる。ｓ波超伝導体層１２０、カルコゲン層１３１、金属層１３２及び第２遷移金属ダイカルコゲナイド層１４０は、真空一貫プロセスで物理蒸着法により形成することができる。ｓ波超伝導体層１２０、カルコゲン層１３１、金属層１３２及び第２遷移金属ダイカルコゲナイド層１４０の形成方法はＰＬＤ法に限定されない。例えば、分子線エピタキシ（molecular beam epitaxy：ＭＢＥ）法、スパッタ法又は蒸着法により形成してもよい。
　このようにして、第１実施形態に係る構造体１００を製造することができる。
　構造体１００では、第１遷移金属ダイカルコゲナイド層１３０が第２遷移金属ダイカルコゲナイド層１４０を形成する際のシード層として機能する。このため、第２遷移金属ダイカルコゲナイド層１４０に良好な結晶性を得ることができる。すなわち、本実施形態では、第１遷移金属ダイカルコゲナイド層１３０がファンデルワールス層状物質を含み、第１遷移金属ダイカルコゲナイド層１３０の上面がダングリングボンドの抑制された不活性面である。このため、結晶性が良好な第２遷移金属ダイカルコゲナイド層１４０をヘテロエピタキシャル成長させることができる。
　第２遷移金属ダイカルコゲナイド層１４０の成膜の後に、約３００℃で３０分間～１時間ポストアニールを行うことが好ましい。第２遷移金属ダイカルコゲナイド層１４０の結晶性が向上するためである。
　次に、本発明者が行った第１実施形態に関する走査透過電子顕微鏡（scanning transmission electron microscope：ＳＴＥＭ）観察の結果について説明する。この観察では、第１実施形態に倣って試料を作製し、この試料についてＳＴＥＭ観察を行った。なお、第１遷移金属ダイカルコゲナイド層１３０としては、３層のＮｂＴｅ２の積層膜を形成し、第２遷移金属ダイカルコゲナイド層１４０としては、３層のＷＴｅ２の積層膜を形成した。図７及び図８は、ＳＴＥＭ観察の結果を示す図である。図７には、高角環状暗視野（high-angle annular dark field：ＨＡＡＤＦ）法による広域像を示し、図８には、高分解能のＨＡＡＤＦ法による狭域像を示す。図７及び図８中の「Ｎｂ（１００）」は、ｓ波超伝導体層１２０が、表面（上面）のミラー指数が（１００）であるＮｂ層であることを示す。
　図７に示すように、ｓ波超伝導体層１２０の表面に平行な面内で少なくとも数十ｎｍにわたって一様に成長した第２遷移金属ダイカルコゲナイド層１４０が観察された。また、図８に示すように、ｓ波超伝導体層１２０の上に、３層ずつエピタキシャル成長した第１遷移金属ダイカルコゲナイド層１３０（ＮｂＴｅ２層）及び第２遷移金属ダイカルコゲナイド層１４０（ＷＴｅ２層）が観察された。第１遷移金属ダイカルコゲナイド層１３０と第２遷移金属ダイカルコゲナイド層１４０との間ではコントラストが相違する。なお、１層のＮｂＴｅ２の厚さ及び１層のＷＴｅ２の厚さは、いずれも約０．７ｎｍである。
　次に、本発明者が行った第１実施形態に関するラマン分光測定の結果について説明する。この測定では、ＳＴＥＭ観察に用いた試料と同様の試料（第１試料）を作製し、第１試料についてラマン分光測定を行った。また、第２試料及び第３試料も作製し、第２試料及び第３試料についてもラマン分光測定を行った。第２試料は、第２遷移金属ダイカルコゲナイド層１４０に含まれるＷＴｅ２層の層数を１２層とした試料である。第３試料は、第１遷移金属ダイカルコゲナイド層１３０を形成することなくｓ波超伝導体層１２０の上に第２遷移金属ダイカルコゲナイド層１４０（１２層のＷＴｅ２）を形成した試料である。第２試料及び第３試料の他の構成は第１試料と同様である。図９は、第１実施形態に関するラマン分光測定の結果を示す図である。
　図９に示すように、第１試料では、ＷＴｅ２に由来するＡ１ ２（２１３ｃｍ－１）及びＡ１ ５（１６４ｃｍ－１）のフォノンモードに加え、ＮｂＴｅ２に由来するＡ１ｇ（１５９ｃｍ－１）及びＥｇ（１０３ｃｍ－１）のフォノンモードも観測された。第２試料では、第１試料と比較して、ＷＴｅ２の層数の増加により、Ａ１ ２及びＡ１ ５のピーク強度が増加していた。一方、第３試料では、ＷＴｅ２の層数が多いものの、Ａ１ ２及びＡ１ ５のピーク強度が低かった。この結果は、第３試料では、第２遷移金属ダイカルコゲナイド層１４０の結晶性が第２試料よりも低いことを示す。以上の結果から、第１遷移金属ダイカルコゲナイド層１３０が第２遷移金属ダイカルコゲナイド層１４０の結晶性の向上に寄与しているといえる。
　（第２実施形態）
　次に、第２実施形態について説明する。第２実施形態は量子ビットに関する。第２実施形態に係る量子ビットは、例えば量子コンピュータ等の量子演算装置に用いられる。図１０は、第２実施形態に係る量子ビットを示す上面図である。図１１及び図１２は、第２実施形態に係る量子ビットを示す断面図である。図１１は、図１０中のXI-XI線に沿った断面図に相当する。図１２は、図１０中のXII-XII線に沿った断面図に相当する。
　第２実施形態に係る量子ビット１は、基板９０と、ｓ波超伝導体層１０と、遷移金属ダイカルコゲナイド層７０と、高次トポロジカル絶縁体層２０と、第１強磁性絶縁体層３１と、第２強磁性絶縁体層３２と、第３強磁性絶縁体層３３とを有する。量子ビット１は、更に、第１ゲート電極４１と、第２ゲート電極４２と、第３ゲート電極４３と、第１超伝導量子干渉計（superconducting quantum interference device：ＳＱＵＩＤ）６１と、第２ＳＱＵＩＤ６２と、第３ＳＱＵＩＤ６３とを有する。
　基板９０は、例えば表面のミラー指数が（１００）の単結晶基板である。基板９０の材料としてはＭｇＯ、マイカ、サファイア及びＳｉＣが挙げられる。基板９０が熱酸化膜付Ｓｉ基板であってもよい。
　ｓ波超伝導体層１０は基板９０の表面の一部に設けられている。ｓ波超伝導体層１０は、例えば表面のミラー指数は（１００）のＮｂ層である。ｓ波超伝導体層１０の厚さは、例えば４０ｎｍ程度である。ｓ波超伝導体層１０の平面形状は、Ｘ１－Ｘ２方向に平行な２辺と、Ｙ１－Ｙ２方向に平行な２辺を備えた矩形である。
　遷移金属ダイカルコゲナイド層７０はｓ波超伝導体層１０上に設けられている。遷移金属ダイカルコゲナイド層７０は、２次元材料であるファンデルワールス層状物質を含む。ファンデルワールス層状物質は、例えば、ＮｂＴｅ２である。遷移金属ダイカルコゲナイド層７０はＮｂＴｅ２を複数層有する。遷移金属ダイカルコゲナイド層７０の厚さは、例えば２ｎｍである。遷移金属ダイカルコゲナイド層７０は第１遷移金属ダイカルコゲナイド層の一例でもある。
　高次トポロジカル絶縁体層２０は遷移金属ダイカルコゲナイド層７０上に設けられている。高次トポロジカル絶縁体層２０は、例えばＷＴｅ２の多層膜を含む。例えば、高次トポロジカル絶縁体層２０は、２次元材料であるＷＴｅ２を複数層有する。高次トポロジカル絶縁体層２０の厚さは、例えば１０ｎｍである。高次トポロジカル絶縁体層２０は第２遷移金属ダイカルコゲナイド層の一例でもある。
　図１３は、高次トポロジカル絶縁体層２０を示す斜視図である。高次トポロジカル絶縁体層２０の形状は略直方体である。高次トポロジカル絶縁体層２０のａ軸方向はＹ１－Ｙ２方向に平行であり、ｂ軸方向はＸ１－Ｘ２方向に平行であり、ｃ軸方向はＺ１－Ｚ２方向に平行である。高次トポロジカル絶縁体層２０の上面のミラー指数は（００１）であり、Ｙ２側の側面のミラー指数は（１００）であり、Ｘ１側の側面のミラー指数は（０１０）である。
　高次トポロジカル絶縁体層２０の表面に、平面視でＴ字型の溝５０が形成されている。溝５０は、第１溝５１と、第２溝５２と、第３溝５３とを有する。例えば、第１溝５１、第２溝５２及び第３溝５３の幅は２０ｎｍであり、深さは５ｎｍである。第１溝５１及び第３溝５３はＸ１－Ｘ２方向に平行に延び、第２溝５２はＹ１－Ｙ２方向に平行に延びる。第１溝５１は、高次トポロジカル絶縁体層２０のＹ１－Ｙ２方向の中心近傍に設けられ、高次トポロジカル絶縁体層２０のＸ２側の端からＸ１－Ｘ２方向の中心まで延びる。第３溝５３は、高次トポロジカル絶縁体層２０のＹ１－Ｙ２方向の中心近傍に設けられ、高次トポロジカル絶縁体層２０のＸ１側の端からＸ１－Ｘ２方向の中心まで延びる。従って、第１溝５１及び第３溝５３が一直線状に形成されている。第２溝５２は、高次トポロジカル絶縁体層２０のＸ１－Ｘ２方向の中心近傍に設けられ、高次トポロジカル絶縁体層２０のＹ１側の端からＹ１－Ｙ２方向の中心まで延びる。従って、第２溝５２は第１溝５１及び第３溝５３に直交する。
　高次トポロジカル絶縁体層２０は、第１溝５１及び第３溝５３よりＹ２側に第１領域２１を有する。高次トポロジカル絶縁体層２０は、第１溝５１よりＹ１側かつ第２溝５２よりＸ２側に第２領域２２を有する。高次トポロジカル絶縁体層２０は、第３溝５３よりＹ１側かつ第２溝５２よりＸ１側に第３領域２３を有する。
　第１領域２１、第２領域２２及び第３領域２３は、それぞれ、ａ軸方向に垂直な面とｃ軸方向に垂直な面との２つの交線の一方にヒンジヘリカルチャネルを備える。ヒンジヘリカルチャネルはｂ軸方向に平行である。具体的には、第１領域２１は、上面とＹ１側の側面との交線（稜線）に第１ヒンジヘリカルチャネル１１を備える。第２領域２２は、Ｙ２側の側面と第１溝５１の底面との交線に第２ヒンジヘリカルチャネル１２を備える。第３領域２３は、Ｙ２側の側面と第３溝５３の底面との交線に第３ヒンジヘリカルチャネル１３を備える。第１ヒンジヘリカルチャネル１１が第１領域２１のＹ１側の側面と溝５０の底面との交線にあり、かつ、第２ヒンジヘリカルチャネル１２が第２領域２２の上面とＹ２側の側面との交線にあり、かつ第３ヒンジヘリカルチャネル１３が第３領域２３の上面とＹ２側の側面との交線にあってもよい。
　第１強磁性絶縁体層３１は、第１領域２１、第２領域２２及び溝５０の一部の上に設けられており、第１ヒンジヘリカルチャネル１１及び第２ヒンジヘリカルチャネル１２の一部を覆う。第２強磁性絶縁体層３２は、第２領域２２、第３領域２３及び溝５０の一部の上に設けられており、第２ヒンジヘリカルチャネル１２及び第３ヒンジヘリカルチャネル１３の一部を覆う。第３強磁性絶縁体層３３は、第３領域２３、第１領域２１及び溝５０の一部の上に設けられており、第３ヒンジヘリカルチャネル１３及び第１ヒンジヘリカルチャネル１１の一部を覆う。第１強磁性絶縁体層３１、第２強磁性絶縁体層３２及び第３強磁性絶縁体層３３の材料としては、Ｃｒ２Ｇａ２Ｔｅ６が挙げられる。第１強磁性絶縁体層３１、第２強磁性絶縁体層３２及び第３強磁性絶縁体層３３の材料が他の希釈磁性半導体であってもよい。第１強磁性絶縁体層３１、第２強磁性絶縁体層３２及び第３強磁性絶縁体層３３の厚さは、例えば３０ｎｍ程度である。
　第２強磁性絶縁体層３２は、Ｘ１－Ｘ２方向において、第２ヒンジヘリカルチャネル１２上で第１強磁性絶縁体層３１からＸ１側に離れている。第３強磁性絶縁体層３３は、Ｘ１－Ｘ２方向において、第３ヒンジヘリカルチャネル１３上で第２強磁性絶縁体層３２からＸ１側に離れている。第３強磁性絶縁体層３３は、Ｘ１－Ｘ２方向において、第１ヒンジヘリカルチャネル１１上で第１強磁性絶縁体層３１からＸ１側に離れている。
　第１ゲート電極４１は第１強磁性絶縁体層３１上に設けられている。第２ゲート電極４２は第２強磁性絶縁体層３２上に設けられている。第３ゲート電極４３は第３強磁性絶縁体層３３上に設けられている。第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３の材料としては、Ａｕが挙げられる。第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３の厚さは、例えば５０ｎｍ程度である。
　第１ＳＱＵＩＤ６１は、下部超伝導体層６１Ａと、下部超伝導体層６１Ｂと、トンネルバリア層６１Ｃと、上部超伝導体層６１Ｄとを有する。
　下部超伝導体層６１Ａ及び下部超伝導体層６１Ｂは、ｓ波超伝導体層１０のＸ２側の側面からＸ２側に突出する。下部超伝導体層６１Ａは下部超伝導体層６１ＢよりＹ２側にある。平面視で、下部超伝導体層６１Ａは第１領域２１からＸ２側に突出し、下部超伝導体層６１Ｂは第２領域２２からＸ２側に突出する。下部超伝導体層６１Ａ及び下部超伝導体層６１Ｂは、ｓ波超伝導体層１０と同じ材料からｓ波超伝導体層１０と一体に形成されている。下部超伝導体層６１Ａ及び下部超伝導体層６１Ｂはｓ波超伝導体層１０につながっている。下部超伝導体層６１Ａ及び下部超伝導体層６１Ｂは、例えば厚さが４０ｎｍ程度のＮｂ層である。
　トンネルバリア層６１Ｃ及び上部超伝導体層６１ＤはＵ字型の平面形状を有している。トンネルバリア層６１Ｃの材料としては、ＮｂＯｘが挙げられ、上部超伝導体層６１Ｄの材料としては、Ｎｂが挙げられる。トンネルバリア層６１Ｃの厚さは、例えば１ｎｍ～５ｎｍ程度であり、上部超伝導体層６１Ｄの厚さは、例えば４０ｎｍ程度である。トンネルバリア層６１Ｃの一方の端部が下部超伝導体層６１Ａに接触し、他方の端部が下部超伝導体層６１Ｂに接触する。上部超伝導体層６１Ｄはトンネルバリア層６１Ｃの上に設けられている。
　下部超伝導体層６１Ａと上部超伝導体層６１Ｄとの間と、下部超伝導体層６１Ｂと上部超伝導体層６１Ｄとの間とにトンネルバリア層６１Ｃが挟まれている。第１ＳＱＵＩＤ６１はこのようなジョセフソン接合により構成されている。第１ＳＱＵＩＤ６１は第１ヒンジヘリカルチャネル１１と第２ヒンジヘリカルチャネル１２との間の磁束の変化を検出する。
　第２ＳＱＵＩＤ６２は、下部超伝導体層６２Ａと、下部超伝導体層６２Ｂと、トンネルバリア層６２Ｃと、上部超伝導体層６２Ｄとを有する。
　下部超伝導体層６２Ａ及び下部超伝導体層６２Ｂは、ｓ波超伝導体層１０のＹ１側の側面からＹ１側に突出する。下部超伝導体層６２Ａは下部超伝導体層６２ＢよりＸ２側にある。平面視で、下部超伝導体層６２Ａは第２領域２２からＹ１側に突出し、下部超伝導体層６２Ｂは第３領域２３からＹ１側に突出する。下部超伝導体層６２Ａ及び下部超伝導体層６２Ｂは、ｓ波超伝導体層１０と同じ材料からｓ波超伝導体層１０と一体に形成されている。下部超伝導体層６２Ａ及び下部超伝導体層６２Ｂはｓ波超伝導体層１０につながっている。下部超伝導体層６２Ａ及び下部超伝導体層６２Ｂは、例えば厚さが４０ｎｍ程度のＮｂ層である。
　トンネルバリア層６２Ｃ及び上部超伝導体層６２ＤはＵ字型の平面形状を有している。トンネルバリア層６２Ｃの材料としては、ＮｂＯｘが挙げられ、上部超伝導体層６２Ｄの材料としては、Ｎｂが挙げられる。トンネルバリア層６２Ｃの厚さは、例えば１ｎｍ～５ｎｍ程度であり、上部超伝導体層６２Ｄの厚さは、例えば４０ｎｍ程度である。トンネルバリア層６２Ｃの一方の端部が下部超伝導体層６２Ａに接触し、他方の端部が下部超伝導体層６２Ｂに接触する。上部超伝導体層６２Ｄはトンネルバリア層６２Ｃの上に設けられている。
　下部超伝導体層６２Ａと上部超伝導体層６２Ｄとの間と、下部超伝導体層６２Ｂと上部超伝導体層６２Ｄとの間とにトンネルバリア層６２Ｃが挟まれている。第２ＳＱＵＩＤ６２はこのようなジョセフソン接合により構成されている。第２ＳＱＵＩＤ６２は第２ヒンジヘリカルチャネル１２と第３ヒンジヘリカルチャネル１３との間の磁束の変化を検出する。
　第３ＳＱＵＩＤ６３は、下部超伝導体層６３Ａと、下部超伝導体層６３Ｂと、トンネルバリア層６３Ｃと、上部超伝導体層６３Ｄとを有する。
　下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂは、ｓ波超伝導体層１０のＸ１側の側面からＸ１側に突出する。下部超伝導体層６３Ａは下部超伝導体層６３ＢよりＹ１側にある。平面視で、下部超伝導体層６３Ａは第３領域２３からＸ１側に突出し、下部超伝導体層６３Ｂは第１領域２１からＸ１側に突出する。下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂは、ｓ波超伝導体層１０と同じ材料からｓ波超伝導体層１０と一体に形成されている。下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂはｓ波超伝導体層１０につながっている。下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂは、例えば厚さが４０ｎｍ程度のＮｂ層である。
　トンネルバリア層６３Ｃ及び上部超伝導体層６３ＤはＵ字型の平面形状を有している。トンネルバリア層６３Ｃの材料としては、ＮｂＯｘが挙げられ、上部超伝導体層６３Ｄの材料としては、Ｎｂが挙げられる。トンネルバリア層６３Ｃの厚さは、例えば１ｎｍ～５ｎｍ程度であり、上部超伝導体層６３Ｄの厚さは、例えば４０ｎｍ程度である。トンネルバリア層６３Ｃの一方の端部が下部超伝導体層６３Ａに接触し、他方の端部が下部超伝導体層６３Ｂに接触する。上部超伝導体層６３Ｄはトンネルバリア層６３Ｃの上に設けられている。
　下部超伝導体層６３Ａと上部超伝導体層６３Ｄとの間と、下部超伝導体層６３Ｂと上部超伝導体層６３Ｄとの間とにトンネルバリア層６３Ｃが挟まれている。第３ＳＱＵＩＤ６３はこのようなジョセフソン接合により構成されている。第３ＳＱＵＩＤ６３は第３ヒンジヘリカルチャネル１３と第１ヒンジヘリカルチャネル１１との間の磁束の変化を検出する。
　このように構成された量子ビット１では、４つのマヨラナ粒子γ１、γ２、γ３及びγ４が発現する。例えば、マヨラナ粒子γ１は、第１ヒンジヘリカルチャネル１１の第１ゲート電極４１の近傍に安定して発現し、マヨラナ粒子γ４は、第１ヒンジヘリカルチャネル１１の第３ゲート電極４３の近傍に安定して発現する。また、例えば、マヨラナ粒子γ２は、第２ヒンジヘリカルチャネル１２の第１ゲート電極４１と第２ゲート電極４２との間に安定して発現し、マヨラナ粒子γ３は、第３ヒンジヘリカルチャネル１３の第２ゲート電極４２と第３ゲート電極４３との間に安定して発現する。そして、マヨラナ粒子γ１～γ４の交換は、第１ゲート電極４１、第２ゲート電極４２、第３ゲート電極４３へのゲート電圧の印加に伴う静電ポテンシャルの変化により実施される。
　例えば、マヨラナ粒子γ１とマヨラナ粒子γ２との交換では、第１ゲート電極４１から電界が印加され、マヨラナ粒子γ１及びγ２の交換時の微小な磁束の変化が微小な電圧信号の変化として第１ＳＱＵＩＤ６１により検出される。マヨラナ粒子γ２とマヨラナ粒子γ３との交換では、第２ゲート電極４２から電界が印加され、マヨラナ粒子γ２及びγ３の交換時の微小な磁束の変化が微小な電圧信号の変化として第２ＳＱＵＩＤ６２により検出される。また、マヨラナ粒子γ３とマヨラナ粒子γ４との交換では、第３ゲート電極４３から電界が印加され、マヨラナ粒子γ３及びγ４の交換時の微小な磁束の変化が微小な電圧信号の変化として第３ＳＱＵＩＤ６３により検出される。
　遷移金属ダイカルコゲナイドの層状物質であるＷＴｅ２の単層膜は酸化されやすく、大気に晒すと性質が変化してしまう。ＷＴｅ２の単層膜を六方晶窒化ホウ素（ｈ－ＢＮ）、グラフェン等の化学的に安定な物質で挟むことで酸化を抑制することは可能であるが、その場合には、量子ビットの製造プロセスが複雑化してしまう。また、ＷＴｅ２の単層膜のサイズの調整も困難である。これに対し、本実施形態では、ＷＴｅ２等の多層膜を含む高次トポロジカル絶縁体層２０が用いられるため、酸化を抑制するための構成は必要とされない。また、高次トポロジカル絶縁体層２０のサイズの調整は、ＷＴｅ２の単層膜のサイズの調整と比較して容易である。
　また、基板９０の上に複数の量子ビット１を設けて多量子ビット化したり、基板９０の上に半導体集積回路を実装したりすることも可能である。このため、本実施形態によれば、実用的なエラー耐性量子コンピュータの実現に向けた研究開発を加速させることができる。
　次に、第２実施形態に係る量子ビット１の製造方法について説明する。図１４～図１９は、第２実施形態に係る量子ビット１の製造方法を示す上面図である。図２０～図２５は、第２実施形態に係る量子ビット１の製造方法を示す断面図である。
　まず、図１４及び図２０に示すように、基板９０を準備し、大気圧の酸素雰囲気下で、約１２００℃で３時間～４時間の基板９０のアニール処理を行う。次いで、基板９０をメタノールに２０分間～３０分間浸漬し、超純水でリンス処理を行う。これらの処理により、基板９０の表面の平坦性を向上することができる。図２０は、図１４中のXX-XX線に沿った断面図に相当する。
　その後、基板９０上にｓ波超伝導体層１９を形成し、ｓ波超伝導体層１９上に第１遷移金属ダイカルコゲナイド層７９を形成し、第１遷移金属ダイカルコゲナイド層７９上に高次トポロジカル絶縁体層２９を形成する。例えば、ｓ波超伝導体層１９としてＮｂ層を形成し、第１遷移金属ダイカルコゲナイド層７９としてＮｂＴｅ２層を形成し、高次トポロジカル絶縁体層２９としてＷＴｅ２の多層膜を形成する。ｓ波超伝導体層１９、第１遷移金属ダイカルコゲナイド層７９及び高次トポロジカル絶縁体層２９は、それぞれ、第１実施形態におけるｓ波超伝導体層１２０、第１遷移金属ダイカルコゲナイド層１３０及び第２遷移金属ダイカルコゲナイド層１４０と同様の方法により形成することができる。
　高次トポロジカル絶縁体層２９の形成後、図１５及び図２１に示すように、ｓ波超伝導体層１９、第１遷移金属ダイカルコゲナイド層７９及び高次トポロジカル絶縁体層２９を加工して、ｓ波超伝導体層１９から、ｓ波超伝導体層１０、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂを形成する。図２１は、図１５中のXXI-XXI線に沿った断面図に相当する。
　ｓ波超伝導体層１９、第１遷移金属ダイカルコゲナイド層７９及び高次トポロジカル絶縁体層２９の加工の際には、まず、高次トポロジカル絶縁体層２９の上に第１電子線レジストをスピンコートする。次いで、電子線リソグラフィにより、第１電子線レジストから第１マスクパターンを形成する。第１マスクパターンは、ｓ波超伝導体層１９の、ｓ波超伝導体層１０、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂを形成する予定の部分を高次トポロジカル絶縁体層２９の上から覆い、他の部分を露出する。第１電子線レジストとしては、例えば、ＺＥＰ　５２０Ａ（日本ゼオン株式会社製）をＺＥＰ－Ａ（日本ゼオン株式会社製）で１：１に希釈したレジストを用いることができる。第１マスクパターンの形成後、Ａｒイオンミリングによりｓ波超伝導体層１９、第１遷移金属ダイカルコゲナイド層７９及び高次トポロジカル絶縁体層２９を加工する。Ａｒイオンミリングでは、例えば、ビーム加速電圧を２８０Ｖ、ビーム電流を１５０ｍＡとする。
　ｓ波超伝導体層１９、第１遷移金属ダイカルコゲナイド層７９及び高次トポロジカル絶縁体層２９の加工後、第１マスクパターンを除去し、図１６及び図２２に示すように、高次トポロジカル絶縁体層２９及び第１遷移金属ダイカルコゲナイド層７９を加工して、高次トポロジカル絶縁体層２９から、平面形状が矩形で上面が平坦な高次トポロジカル絶縁体層２９Ａを形成し、第１遷移金属ダイカルコゲナイド層７９から、平面形状が矩形の遷移金属ダイカルコゲナイド層７０を形成する。図２２は、図１６中のXXII-XXII線に沿った断面図に相当する。
　高次トポロジカル絶縁体層２９及び第１遷移金属ダイカルコゲナイド層７９の加工の際には、まず、高次トポロジカル絶縁体層２９及び基板９０の上に第２電子線レジストをスピンコートする。次いで、電子線リソグラフィにより、第２電子線レジストから第２マスクパターンを形成する。第２マスクパターンは、高次トポロジカル絶縁体層２９の、ｓ波超伝導体層１０上の部分を覆い下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂ上の部分を露出する。第２電子線レジストとしては、例えば、ＺＥＰ　５２０Ａ（日本ゼオン株式会社製）をＺＥＰ－Ａ（日本ゼオン株式会社製）で１：１に希釈したレジストを用いることができる。第２マスクパターンの形成後、Ａｒイオンミリングにより高次トポロジカル絶縁体層２９及び第１遷移金属ダイカルコゲナイド層７９を加工する。この結果、高次トポロジカル絶縁体層２９Ａ及び遷移金属ダイカルコゲナイド層７０が形成され、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂが高次トポロジカル絶縁体層２９Ａ及び遷移金属ダイカルコゲナイド層７０から露出する。Ａｒイオンミリングでは、例えば、ビーム加速電圧を２８０Ｖ、ビーム電流を１５０ｍＡとする。
　高次トポロジカル絶縁体層２９Ａ及び遷移金属ダイカルコゲナイド層７０の形成後、第２マスクパターンを除去し、図１７及び図２３に示すように、高次トポロジカル絶縁体層２９Ａを加工して、高次トポロジカル絶縁体層２９Ａから、第１領域２１、第２領域２２及び第３領域２３を備えた高次トポロジカル絶縁体層２０を形成する。図２３は、図１７中のXXIII-XXIII線に沿った断面図に相当する。
　高次トポロジカル絶縁体層２９Ａの加工の際には、まず、高次トポロジカル絶縁体層２９Ａ、基板９０、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂの上に第３電子線レジストをスピンコートする。次いで、電子線リソグラフィにより、第３電子線レジストから第３マスクパターンを形成する。第３マスクパターンは、高次トポロジカル絶縁体層２９Ａの、溝５０を形成する予定の部分を露出し、他の部分を覆う。第３電子線レジストとしては、例えば、ＺＥＰ　５２０Ａ（日本ゼオン株式会社製）をＺＥＰ－Ａ（日本ゼオン株式会社製）で１：１に希釈したレジストを用いることができる。第３マスクパターンの形成後、Ａｒイオンミリングにより高次トポロジカル絶縁体層２９Ａを加工する。この結果、第１溝５１、第２溝５２及び第３溝５３を備えた溝５０が形成され、第１領域２１、第２領域２２及び第３領域２３を備えた高次トポロジカル絶縁体層２０が得られる。第１領域２１は第１ヒンジヘリカルチャネル１１を備え、第２領域２２は第２ヒンジヘリカルチャネル１２を備え、第３領域２３は第３ヒンジヘリカルチャネル１３を備える（図１３参照）。Ａｒイオンミリングでは、例えば、ビーム加速電圧を２８０Ｖ、ビーム電流を１５０ｍＡとする。
　高次トポロジカル絶縁体層２０の形成後、第３マスクパターンを除去し、図１８及び図２４に示すように、第１強磁性絶縁体層３１、第２強磁性絶縁体層３２、第３強磁性絶縁体層３３、第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３を形成する。図２４は、図１８中のXXIV-XXIV線に沿った断面図に相当する。
　第１強磁性絶縁体層３１、第２強磁性絶縁体層３２、第３強磁性絶縁体層３３、第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３の形成の際には、まず、高次トポロジカル絶縁体層２０、基板９０、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ及び下部超伝導体層６３Ｂの上に第４電子線レジストをスピンコートする。次いで、電子線リソグラフィにより、第４電子線レジストから第４マスクパターンを形成する。第４マスクパターンは、第１強磁性絶縁体層３１、第２強磁性絶縁体層３２、第３強磁性絶縁体層３３、第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３を形成する予定の部分を露出し、他の部分を覆う。第４電子線レジストとしては、例えば、ＺＥＰ　５２０Ａ（日本ゼオン株式会社製）をＺＥＰ－Ａ（日本ゼオン株式会社製）で１：１に希釈したレジストを用いることができる。第４マスクパターンの形成後、ＰＬＤ法によりＣｒ２Ｇａ２Ｔｅ６層及びＡｕ層を形成する。
　Ｃｒ２Ｇａ２Ｔｅ６層をＰＬＤ法により形成する際には、例えば、基板９０の温度を２００℃に保持し、レーザエネルギー密度を１．０Ｊ／ｃｍ２～２．０Ｊ／ｃｍ２、照射周波数を１Ｈｚ、基板９０とターゲットとの間の距離を約５ｃｍ、成膜レートを１．０ｎｍ／分～２．０ｎｍ／分とする。
　Ａｕ層をＰＬＤ法により形成する際には、例えば、基板９０の温度を室温に保持し、レーザエネルギー密度を１．０Ｊ／ｃｍ２～２．０Ｊ／ｃｍ２、照射周波数を５Ｈｚ、基板９０とターゲットとの間の距離を約５ｃｍ、成膜レートを５．０ｎｍ／分～１０．０ｎｍ／分とする。
　Ｃｒ２Ｇａ２Ｔｅ６層及びＡｕ層の形成後に、第４マスクパターンを、その上に堆積したＣｒ２Ｇａ２Ｔｅ６層及びＡｕ層と共に除去する。つまり、リフトオフを行う。この結果、第１強磁性絶縁体層３１、第２強磁性絶縁体層３２、第３強磁性絶縁体層３３、第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３が得られる。また、４つのマヨラナ粒子γ１、γ２、γ３及びγ４が発現する。
　次いで、図１９及び図２５に示すように、トンネルバリア層６１Ｃ～６３Ｃ及び上部超伝導体層６１Ｄ～６３Ｄを形成する。図２５は、図１９中のXXV-XXV線に沿った断面図に相当する。
　トンネルバリア層６１Ｃ～６３Ｃ及び上部超伝導体層６１Ｄ～６３Ｄの形成の際には、まず、高次トポロジカル絶縁体層２０、基板９０、下部超伝導体層６１Ａ、下部超伝導体層６１Ｂ、下部超伝導体層６２Ａ、下部超伝導体層６２Ｂ、下部超伝導体層６３Ａ、下部超伝導体層６３Ｂ、第１ゲート電極４１、第２ゲート電極４２及び第３ゲート電極４３の上に第５電子線レジストをスピンコートする。次いで、電子線リソグラフィにより、第５電子線レジストから第５マスクパターンを形成する。第５マスクパターンは、トンネルバリア層６１Ｃ～６３Ｃ及び上部超伝導体層６１Ｄ～６３Ｄを形成する予定の部分を露出し、他の部分を覆う。第５電子線レジストとしては、例えば、ＺＥＰ　５２０Ａ（日本ゼオン株式会社製）をＺＥＰ－Ａ（日本ゼオン株式会社製）で１：１に希釈したレジストを用いることができる。第５マスクパターンの形成後、ＰＬＤ法によりＮｂＯｘ層及びＮｂ層を形成する。
　ＮｂＯｘ層をＰＬＤ法により形成する際には、例えば、Ｎｂ金属のターゲットを用い、基板９０の温度を室温に保持し、真空槽の酸素分圧を５０Ｐａ～５５Ｐａ程度に調整する。Ｎｂ層は、ｓ波超伝導体層１９と同様の条件で形成することができる。
　ＮｂＯｘ層及びＮｂ層の形成後に、第５マスクパターンを、その上に堆積したＮｂＯｘ層及びＮｂ層と共に除去する。つまり、リフトオフを行う。この結果、トンネルバリア層６１Ｃ～６３Ｃ及び上部超伝導体層６１Ｄ～６３Ｄが得られ、第１ＳＱＵＩＤ６１、第２ＳＱＵＩＤ６２及び第３ＳＱＵＩＤ６３が形成される。
　このようにして、第２実施形態に係る量子ビット１を製造することができる。
　なお、本開示において、ｓ波超伝導体層の材料はＮｂに限定されない。ｓ波超伝導体層の材料がＰｂであってもよい。カルコゲン層の材料はＴｅに限定されない。カルコゲン層の材料がＳ又はＳｅであってもよい。カルコゲン層の材料は、第２遷移金属ダイカルコゲナイド層に含まれるカルコゲン元素と同種であってもよい。金属層の材料はＮｂに限定されない。金属層の材料がＰｂであってもよい。ｓ波超伝導体層に含まれる遷移金属と金属層に含まれる遷移金属とが同種であることが好ましいが、相違していてもよい。ｓ波超伝導体層に含まれる遷移金属と金属層に含まれる遷移金属とが同種であれば、第１遷移金属ダイカルコゲナイド層に含まれる遷移金属ダイカルコゲナイドは１種類になりやすい。一方、ｓ波超伝導体層に含まれる遷移金属と金属層に含まれる遷移金属とが相違する場合、第１遷移金属ダイカルコゲナイド層に含まれる遷移金属ダイカルコゲナイドが２種類以上となることがある。第１遷移金属ダイカルコゲナイド層に含まれる遷移金属ダイカルコゲナイドが２種類以上であっても、第２遷移金属ダイカルコゲナイド層に良好な結晶性を得ることができる。第１遷移金属ダイカルコゲナイド層に含まれるカルコゲン元素と第２遷移金属ダイカルコゲナイド層に含まれるカルコゲン元素とが同種であってもよい。
　本開示において、第２遷移金属ダイカルコゲナイド層（高次トポロジカル絶縁体層を含む）の材料はＷＴｅ２に限定されない。第２遷移金属ダイカルコゲナイド層は、遷移金属としてＭｏ、Ｎｂ、Ｗ、Ｔａ、Ｔｉ、Ｚｒ、Ｆｅ、Ｐｄ、Ｉｒ若しくはＰｔ又はこれらの任意の組み合わせを含んでもよい。第２遷移金属ダイカルコゲナイド層に含まれる層状物質が単層であってもよい。
　（第３実施形態）
　次に、第３実施形態について説明する。第３実施形態は、第２実施形態に係る量子ビット１を含む量子演算装置に関する。図２６は、第３実施形態に係る量子演算装置を示す図である。
　第３実施形態に係る量子演算装置２は、図２６に示すように、量子ビットチップ８１と、信号発生器８２と、信号復調器８３と、極低温希釈冷凍機８４とを有する。量子ビットチップ８１は、複数の第２実施形態に係る量子ビット１を含む。量子ビットチップ８１は極低温希釈冷凍機８４に収容され、１０ｍＫ以下の温度に冷却される。信号発生器８２がマイクロ波パルス信号を発生し、量子ビットチップ８１にマイクロ波パルス信号が入力される。量子ビットチップ８１はマイクロ波パルス信号に応じた信号を出力し、信号復調器８３が量子ビットチップ８１から出力された信号を復調する。信号発生器８２及び信号復調器８３は、例えば室温程度の温度で使用される。
　第３実施形態に係る量子演算装置２が第２実施形態に係る量子ビット１を含むため、マヨラナ粒子を安定して発現させることができ、安定した演算を行うことができる。
　以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
　１：量子ビット
　２：量子演算装置
　１０：ｓ波超伝導体層
　１１：第１ヒンジヘリカルチャネル
　１２：第２ヒンジヘリカルチャネル
　１３：第３ヒンジヘリカルチャネル
　２０：高次トポロジカル絶縁体層
　２１：第１領域
　２２：第２領域
　２３：第３領域
　３１：第１強磁性絶縁体層
　３２：第２強磁性絶縁体層
　３３：第３強磁性絶縁体層
　４１：第１ゲート電極
　４２：第２ゲート電極
　４３：第３ゲート電極
　５０：溝
　５１：第１溝
　５２：第２溝
　５３：第３溝
　６１：第１ＳＱＵＩＤ
　６２：第２ＳＱＵＩＤ
　６３：第３ＳＱＵＩＤ
　７０：遷移金属ダイカルコゲナイド層
　１００：構造体
　１１０：基板
　１２０：ｓ波超伝導体層
　１３０：第１遷移金属ダイカルコゲナイド層
　１３１：カルコゲン層
　１３２：金属層
　１４０：第２遷移金属ダイカルコゲナイド層

Claims (21)

  1. 　基材の上にｓ波超伝導体層を形成する工程と、
    　前記ｓ波超伝導体層の上にファンデルワールス層状物質を含む第１遷移金属ダイカルコゲナイド層を形成する工程と、
    　前記第１遷移金属ダイカルコゲナイド層の上に第２遷移金属ダイカルコゲナイド層を形成する工程と、
    　を有することを特徴とする構造体の製造方法。
  2. 　前記第２遷移金属ダイカルコゲナイド層は、前記第１遷移金属ダイカルコゲナイド層の上に積層された複数の遷移金属ダイカルコゲナイドを含む高次トポロジカル絶縁体層であることを特徴とする請求項１に記載の構造体の製造方法。
  3. 　前記第１遷移金属ダイカルコゲナイド層を形成する工程は、
    　前記ｓ波超伝導体層の上にカルコゲン層を形成する工程と、
    　前記カルコゲン層の上に遷移金属を含む金属層を形成する工程と、
    　前記カルコゲン層及び前記金属層を加熱する工程と、
    　を有することを特徴とする請求項１又は２に記載の構造体の製造方法。
  4. 　前記カルコゲン層は、Ｓ、Ｓｅ若しくはＴｅ又はこれらの任意の組み合わせを含むことを特徴とする請求項３に記載の構造体の製造方法。
  5. 　前記ｓ波超伝導体層は、前記金属層に含まれる遷移金属と同種の遷移金属から構成されることを特徴とする請求項３に記載の構造体の製造方法。
  6. 　前記ｓ波超伝導体層は、Ｎｂ又はＰｂを含むことを特徴とする請求項１又は２に記載の構造体の製造方法。
  7. 　前記第１遷移金属ダイカルコゲナイド層に含まれるカルコゲン元素と前記第２遷移金属ダイカルコゲナイド層に含まれるカルコゲン元素とが同種であることを特徴とする請求項３に記載の構造体の製造方法。
  8. 　基材と、
    　前記基材の上に設けられたｓ波超伝導体層と、
    　前記ｓ波超伝導体層の上に設けられ、ファンデルワールス層状物質を含む第１遷移金属ダイカルコゲナイド層と、
    　前記第１遷移金属ダイカルコゲナイド層の上に設けられた第２遷移金属ダイカルコゲナイド層と、
    　を有することを特徴とする構造体。
  9. 　前記第２遷移金属ダイカルコゲナイド層は、前記第１遷移金属ダイカルコゲナイド層の上に積層された複数の遷移金属ダイカルコゲナイドを含む高次トポロジカル絶縁体層であることを特徴とする請求項８に記載の構造体。
  10. 　前記第１遷移金属ダイカルコゲナイド層は、Ｓ、Ｓｅ若しくはＴｅ又はこれらの任意の組み合わせを含むことを特徴とする請求項８又は９に記載の構造体。
  11. 　前記ｓ波超伝導体層は、前記第１遷移金属ダイカルコゲナイド層に含まれる遷移金属と同種の遷移金属から構成されることを特徴とする請求項８又は９に記載の構造体の製造方法。
  12. 　前記ｓ波超伝導体層は、Ｎｂ又はＰｂを含むことを特徴とする請求項８又は９に記載の構造体。
  13. 　ｓ波超伝導体層と、
    　前記ｓ波超伝導体層の上に設けられ、ファンデルワールス層状物質を含む遷移金属ダイカルコゲナイド層と、
    　前記遷移金属ダイカルコゲナイド層の上に設けられた高次トポロジカル絶縁体層と、
    　前記高次トポロジカル絶縁体層の上に設けられた第１強磁性絶縁体層と、
    　前記第１強磁性絶縁体層の上に設けられた第１ゲート電極と、
    　を有し、
    　前記高次トポロジカル絶縁体層は、
    　第１ヒンジヘリカルチャネルを備えた第１領域と、
    　前記第１ヒンジヘリカルチャネルから離れた第２ヒンジヘリカルチャネルを備えた第２領域と、
    　を有し、
    　前記第１強磁性絶縁体層は、前記第１ヒンジヘリカルチャネル及び前記第２ヒンジヘリカルチャネルを覆うことを特徴とする量子ビット。
  14. 　前記第１ヒンジヘリカルチャネルと前記第２ヒンジヘリカルチャネルとの間の磁束の変化を検出する第１超伝導量子干渉計を有することを特徴とする請求項１３に記載の量子ビット。
  15. 　前記高次トポロジカル絶縁体層は、前記第１ヒンジヘリカルチャネル及び前記第２ヒンジヘリカルチャネルから離れた第３ヒンジヘリカルチャネルを備えた第３領域を有し、
    　前記第２ヒンジヘリカルチャネル及び前記第３ヒンジヘリカルチャネルを覆う第２強磁性絶縁体層と、
    　前記第２強磁性絶縁体層の上に設けられた第２ゲート電極と、
    　前記第３ヒンジヘリカルチャネル及び前記第１ヒンジヘリカルチャネルを覆う第３強磁性絶縁体層と、
    　前記第３強磁性絶縁体層の上に設けられた第３ゲート電極と、
    　を有することを特徴とする請求項１３又は１４に記載の量子ビット。
  16. 　第２超伝導量子干渉計と、
    　第３超伝導量子干渉計と、
    　を有し、
    　第２超伝導量子干渉計は、前記第２ヒンジヘリカルチャネルと前記第３ヒンジヘリカルチャネルとの間の磁束の変化を検出し、
    　第３超伝導量子干渉計は、前記第３ヒンジヘリカルチャネルと前記第１ヒンジヘリカルチャネルとの間の磁束の変化を検出することを特徴とする請求項１５に記載の量子ビット。
  17. 　前記高次トポロジカル絶縁体層に、
    　前記第１領域と前記第２領域とを画定する第１溝と、
    　前記第２領域と前記第３領域とを画定する第２溝と、
    　前記第３領域と前記第１領域とを画定する第３溝と、
    　が形成されていることを特徴とする請求項１５に記載の量子ビット。
  18. 　前記第１溝及び前記第３溝は、共通の第１方向に延び、
    　前記第２溝は、前記第１方向に垂直な第２方向に延び、
    　前記第１溝、前記第２溝及び前記第３溝が繋がっていることを特徴とする請求項１７に記載の量子ビット。
  19. 　前記第１溝、前記第２溝及び前記第３溝は、平面視でＴ字型の溝を構成することを特徴とする請求項１８に記載の量子ビット。
  20. 　前記ｓ波超伝導体層は、Ｎｂ又はＰｂを含むことを特徴とする請求項１３又は１４に記載の量子ビット。
  21. 　請求項１３又は１４に記載の量子ビットを含むことを特徴とする量子演算装置。
PCT/JP2022/028919 2022-07-27 2022-07-27 構造体、量子ビット、量子演算装置及び構造体の製造方法 WO2024023967A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/028919 WO2024023967A1 (ja) 2022-07-27 2022-07-27 構造体、量子ビット、量子演算装置及び構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/028919 WO2024023967A1 (ja) 2022-07-27 2022-07-27 構造体、量子ビット、量子演算装置及び構造体の製造方法

Publications (1)

Publication Number Publication Date
WO2024023967A1 true WO2024023967A1 (ja) 2024-02-01

Family

ID=89705820

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/028919 WO2024023967A1 (ja) 2022-07-27 2022-07-27 構造体、量子ビット、量子演算装置及び構造体の製造方法

Country Status (1)

Country Link
WO (1) WO2024023967A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247267A (ja) * 2012-05-28 2013-12-09 National Institute For Materials Science 縁マヨラナフェルミ粒子を使用したトポロジカル量子計算用デバイスユニット、及びその操作方法、並びにトポロジカル量子計算用デバイス、及びその操作方法
WO2018171823A1 (de) * 2017-03-20 2018-09-27 Forschungszentrum Jülich GmbH Verfahren zur in-situ herstellung von "majorana-materialien - supraleiter" hybridnetzwerken, sowie eine durch das verfahren hergestellte hybridstruktur
JP2020096107A (ja) * 2018-12-13 2020-06-18 株式会社日立製作所 量子ビット及びその制御方法
WO2022137421A1 (ja) * 2020-12-24 2022-06-30 富士通株式会社 量子ビット回路、量子コンピュータ及び量子ビット回路の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247267A (ja) * 2012-05-28 2013-12-09 National Institute For Materials Science 縁マヨラナフェルミ粒子を使用したトポロジカル量子計算用デバイスユニット、及びその操作方法、並びにトポロジカル量子計算用デバイス、及びその操作方法
WO2018171823A1 (de) * 2017-03-20 2018-09-27 Forschungszentrum Jülich GmbH Verfahren zur in-situ herstellung von "majorana-materialien - supraleiter" hybridnetzwerken, sowie eine durch das verfahren hergestellte hybridstruktur
JP2020096107A (ja) * 2018-12-13 2020-06-18 株式会社日立製作所 量子ビット及びその制御方法
WO2022137421A1 (ja) * 2020-12-24 2022-06-30 富士通株式会社 量子ビット回路、量子コンピュータ及び量子ビット回路の製造方法

Similar Documents

Publication Publication Date Title
JP5837299B2 (ja) コンタクトおよび作製方法
US10636654B2 (en) Wafer-scale synthesis of large-area black phosphorus material heterostructures
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
KR101939450B1 (ko) 그래핀 상 금속산화물층의 형성방법, 그에 의해 제조된 그래핀 상 금속산화물층 및 그래핀 상 금속산화물층을 포함하는 전자소자
Kneiß et al. Suppression of Grain Boundary Scattering in Multifunctional p‐Type Transparent γ‐CuI Thin Films due to Interface Tunneling Currents
Li et al. Atomically thin superconductors
WO2006054550A1 (ja) 熱電変換材料及び熱電変換材料の製造方法
JP4904541B2 (ja) 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
WO2024023967A1 (ja) 構造体、量子ビット、量子演算装置及び構造体の製造方法
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
WO2023095287A1 (ja) 構造体、量子ビット、量子演算装置及び構造体の製造方法
KR100740318B1 (ko) 질화티타늄을 이용하여 실리콘 기판상에ＳｒＴｉ０３/ＢａＴｉ０３ 인공초격자를 제조하는 방법
US9530535B2 (en) Hydrogen-free amorphous dielectric insulating thin films with no tunneling states
KR20190024575A (ko) 금속 칼코겐 화합물 박막의 제조 방법
WO2023047461A1 (ja) 量子ビット、量子演算装置及び量子ビットの製造方法
KR102602059B1 (ko) 유기금속화학기상증착 방법을 이용한 Bi2O2Se 박막 제조방법 및 이를 위한 전구체
JPH06224491A (ja) 等方的電気伝導性デバイス
US20140154510A1 (en) Film structure and method for producing same
WO2024127469A1 (ja) 積層構造体、量子ビットデバイス、積層構造体の製造方法及び量子ビットデバイスの製造方法
Lucci et al. Electron spectroscopy study in the NbN growth for NbN/AlN interfaces
KR20210089965A (ko) 전기 전도성을 갖는 질화 붕소 및 이의 제조 방법
Gautam et al. Bi for 2Se Various 3 Topological Device Applications Insulator Thin Films
Singamaneni et al. Ferromagnetic oxide heterostructures on silicon
Lü et al. Metallic interface induced by electronic reconstruction in crystalline-amorphous bilayer oxide films
JP5472534B2 (ja) 熱電変換構造体およびその製造方法