WO2024019435A1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
WO2024019435A1
WO2024019435A1 PCT/KR2023/010114 KR2023010114W WO2024019435A1 WO 2024019435 A1 WO2024019435 A1 WO 2024019435A1 KR 2023010114 W KR2023010114 W KR 2023010114W WO 2024019435 A1 WO2024019435 A1 WO 2024019435A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
sub
hydrogen
transmission control
selective transmission
Prior art date
Application number
PCT/KR2023/010114
Other languages
English (en)
French (fr)
Inventor
황현상
Original Assignee
주식회사 에이치피에스피
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이치피에스피, 포항공과대학교 산학협력단 filed Critical 주식회사 에이치피에스피
Publication of WO2024019435A1 publication Critical patent/WO2024019435A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Definitions

  • the present invention relates to a method of manufacturing semiconductor devices.
  • Semiconductor devices widely used in high-performance electronic systems include volatile memory (eg, DRAM) chips or non-volatile memory (eg, ROM, hard disk, NAND, NOR). Semiconductor devices transmit and receive data and share power through external memory controllers and channels.
  • volatile memory eg, DRAM
  • non-volatile memory eg, ROM, hard disk, NAND, NOR.
  • Semiconductor devices transmit and receive data and share power through external memory controllers and channels.
  • heat treatment may be performed on the semiconductor device in a gas atmosphere containing hydrogen (eg, H 2 or D 2 ) to improve the electrical characteristics and reliability of the semiconductor device.
  • a gas atmosphere containing hydrogen eg, H 2 or D 2
  • Korean Patent Publication No. 10-1914039 discloses a heat treatment method performed during the manufacturing process of semiconductor devices.
  • a semiconductor device may include a number of sub-semiconductor devices.
  • Each sub-semiconductor device may have different functions and electrical characteristics. Therefore, when heat treatment is performed in a hydrogen gas atmosphere during the manufacturing process of a semiconductor device, it is necessary to control the injection or penetration amount of hydrogen to vary for each sub-semiconductor.
  • the purpose of the present specification is to provide a method of manufacturing a semiconductor device that can differently control the amount of hydrogen injected into each region when heat treatment is performed in a gas atmosphere containing hydrogen.
  • a method of manufacturing a semiconductor device includes preparing a semiconductor device including a plurality of sub-semiconductor devices disposed on a substrate, disposing a selective transmission mask on top of the semiconductor device, and operating a semiconductor device in a hydrogen gas atmosphere. It may include performing heat treatment on the semiconductor device.
  • the selective transmission mask may include a plurality of transmission control regions having different hydrogen transmission rates.
  • each transmission control area may correspond to a location of each sub-semiconductor element.
  • heat treatment for the semiconductor device may be performed in a pressure range of 2 atmospheres to 50 atmospheres.
  • heat treatment for the semiconductor device may be performed in a temperature range of 200°C to 600°C.
  • each transmission control region may have a different thickness.
  • each transmission control region may be made of different components.
  • At least one of the plurality of transmission control regions may be composed of a plurality of layers having different components.
  • a transmission control region with a relatively small hydrogen transmittance is disposed on a sub-semiconductor device with a relatively large operating voltage value, and a transmission control region with a relatively large hydrogen transmittance is disposed on a sub-semiconductor device with a relatively small operating voltage value. can be placed.
  • the amount of hydrogen injected into each region can be controlled differently. Accordingly, the amount of hydrogen injected into each sub-semiconductor device included in the semiconductor device is optimized, thereby improving the electrical characteristics and reliability of the semiconductor device.
  • FIG. 1 shows a selective transmission mask according to a first embodiment.
  • Figure 5 shows a selective transmission mask according to the second embodiment.
  • 6 to 8 show a method of manufacturing a semiconductor device using a selective transmission mask according to a second embodiment.
  • Figure 9 shows a selective transmission mask according to the third embodiment.
  • 10 to 12 show a method of manufacturing a semiconductor device using a selective transmission mask according to a third embodiment.
  • Figure 13 is a graph showing the relationship between the thickness of a selective transmission mask and hydrogen permeability according to one embodiment.
  • Figure 14 shows a selective transmission mask according to the fourth embodiment.
  • Figure 15 shows a selective transmission mask according to the fifth embodiment.
  • FIG. 1 shows a selective transmission mask according to a first embodiment.
  • the selective transmission mask 100 according to the first embodiment is disposed adjacent to the first transmission control region 110 and the first transmission control region 110 having a first thickness h1 and a second thickness h2. It may include a second transmission control area 120 having .
  • the selective transmission mask 100 may include one first transmission control region 110 and one second transmission control region 120, and may include a plurality of first transmission control regions 110 and It may also include a plurality of second transmission control areas 120.
  • the first transmission control area 110 and the second transmission control area 120 may be formed integrally.
  • the second thickness h2 may be smaller than the first thickness h1 (h2 ⁇ h1). For this reason, when heat treatment is performed in a hydrogen gas atmosphere, the hydrogen (H 2 ) transmission amount or transmission rate of each region 110 and 120 of the selective transmission mask 100 may be different.
  • the hydrogen transmittance of the second transmission control region 120 may be higher than the hydrogen transmittance of the first transmission control region 110.
  • the selective transmission mask 100 may be manufactured by low pressure chemical vapor deposition (LPCVD) or atomic layer deposition.
  • LPCVD low pressure chemical vapor deposition
  • atomic layer deposition atomic layer deposition
  • the selective transmission mask 100 When the selective transmission mask 100 is manufactured by low-pressure chemical vapor deposition, the density of the selective transmission mask 100 is higher compared to when manufactured by other methods such as plasma-enhanced chemical vapor deposition (PECVD). It has been proven through experiments that the structure can become high and dense. When the thickness of the selective transmission mask 100 is 5 nm or less, the selective transmission mask 100 may be manufactured by an atomic layer deposition method.
  • PECVD plasma-enhanced chemical vapor deposition
  • the selective transmission mask 100 may include a component of silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4). Silicon nitride, especially Si 3 N 4 , can block the transmission of hydrogen. Therefore, if the selective transmission mask 100 contains a silicon nitride component, the selective transmission mask 100 can effectively perform the function of a diffusion barrier.
  • the first thickness h1 may be 8 nm to 20 nm
  • the second thickness h2 may be 1 nm to less than 8 nm.
  • the selective transmission mask 100 is made of Si 3 N 4 and manufactured by the LPCVD method, if the thickness of the selective transmission mask 100 exceeds 15 nm, hydrogen hardly penetrates the selective transmission mask 100, and the selective transmission It was confirmed that when the thickness of the mask 100 exceeds 20 nm, the selective transmission mask 100 can completely block hydrogen penetration.
  • the components of the first transmission control area 110 and the components of the second transmission control area 120 may be different from each other.
  • the first transmission control region 110 is made of silicon nitride (Si x N y )
  • the second transmission control region 120 is made of silicon oxynitride ( Si N z , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 2, 1 ⁇ z ⁇ 3, non-limiting examples may include SiON or Si 2 ON 2 ).
  • the hydrogen permeability of each region 110 and 120 can be set differently.
  • the hydrogen permeability of each region 110 and 120 may be set differently by adjusting the components of each region 110 and 120 differently.
  • the first transmission control region 110 is made of silicon nitride
  • the second transmission control area 120 is made of silicon oxynitride, which has a higher hydrogen permeability than silicon nitride, the hydrogen permeability of each area 110 and 120 may be set differently.
  • the second transmission control area 120 may be made of silicon nitride (Si x N y ) and the first transmission control area 110 may be made of silicon oxynitride (Si x O y N Z ).
  • the selective transmission mask 100 may be manufactured by deposition or epitaxial growth.
  • the lower surface of the selective transmission mask 100 may be planar. In one embodiment, a plurality of steps may be formed on the upper surface of the selective transmission mask 100. Accordingly, the thickness of the first transmission control area 110 and the thickness of the second transmission control area 120 may be different from each other.
  • the hydrogen permeability of each region can be precisely set by adjusting the thickness and/or components of each region.
  • the semiconductor device manufacturing method using a selective transmission mask prepares a semiconductor device 200 including a first sub-semiconductor device 220 and a second sub-semiconductor device 230. It may include steps.
  • the semiconductor device 200 may be a semiconductor device in which a first sub-semiconductor device 220 and a second sub-semiconductor device 230 are mounted on a substrate 210 and metallization is performed.
  • the semiconductor device 200 may be a semiconductor memory device, and may be a non-volatile or volatile memory device.
  • the semiconductor device 200 includes DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory), etc. It may be the same dynamic random access memory (DRAM).
  • DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory
  • LPDDR Low Power Double Data Rate SDRAM
  • GDDR Graphics Double Data Rate SDRAM
  • RDRAM Rabus Dynamic Random Access Memory
  • semiconductor memory devices include flash memory, magnetic RAM (MRAM), ferroelectric RAM (FeRAM), phase change RAM (PRAM), and resistive RAM (ReRAM). It may be implemented with non-volatile memory such as RAM.
  • the semiconductor device 200 may be a packaged chip containing a non-volatile memory device and a volatile memory device, such as an Embedded Multi-Chip Package (eMCP), and may be a module containing the peripheral circuitry. It could mean.
  • eMCP Embedded Multi-Chip Package
  • the first sub-semiconductor device 220 and the second sub-semiconductor device 230 may each perform different functions.
  • the first sub-semiconductor element 220 may be a cell device that stores specific information
  • the second sub-semiconductor element 230 may provide a power supply voltage and a variable voltage to the first sub-semiconductor element 220.
  • it may be a peripheral circuit device that generates a control signal.
  • the first sub-semiconductor device 220 or the second sub-semiconductor device 230 may be an input/output device that transmits an input signal and receives an output signal.
  • the first sub-semiconductor device 220 and the second sub-semiconductor device 230 may each use different power supply voltages (values).
  • the power supply voltage of the first sub-semiconductor device 220 may be greater than that of the second sub-semiconductor device 230.
  • the first sub-semiconductor element 220 and the second sub-semiconductor element 230 may each include one or more transistors (e.g., a metal-oxide-semiconductor field-effect transistor (MOSFET)). there is.
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • relatively little or no hydrogen is injected into the high-voltage sub-semiconductor device, so that the reliability characteristics of the semiconductor device can be improved more than the electron mobility characteristics of the semiconductor device.
  • the electron mobility characteristics can be improved more than the reliability characteristics of the semiconductor device. Therefore, the overall characteristics of the semiconductor device can be improved and efficiency and performance can be maximized.
  • the reliability characteristic may mean at least one of the following characteristics: Hot carrier, Negative Bias Temperature Instability (NBTI), Positive Bias Temperature Instability (PBTI), or Time Dependent Dielectric Breakdown (TDDDB).
  • Hot carrier Negative Bias Temperature Instability
  • PBTI Positive Bias Temperature Instability
  • TTDDB Time Dependent Dielectric Breakdown
  • relatively little hydrogen is injected into the high-voltage sub-semiconductor device, that is, the input/output sub-semiconductor device with a large power supply voltage, or no hydrogen is injected into the low-voltage sub-semiconductor device, that is, the memory cell sub-semiconductor device with a relatively small power supply voltage. can allow a relatively large amount of hydrogen to be injected.
  • FIG. 2 shows two first sub-semiconductor devices 220 and one second sub-semiconductor device 230
  • the number of sub-semiconductor devices included in the semiconductor device 200 may vary depending on the embodiment. For example, a plurality of sub-semiconductor elements may be disposed in each area.
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the first embodiment may include disposing the selective transmission mask 100 on the semiconductor device 200.
  • FIG. 3 shows a selective transmission mask 100 according to the first embodiment shown in FIG. 1.
  • the first transmission control region 110 is disposed at a position corresponding to the first sub-semiconductor element 220
  • the second transmission control region is disposed at a position corresponding to the second sub-semiconductor element 230. (120) can be arranged.
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the first embodiment may include performing heat treatment on the semiconductor device 200 in a hydrogen gas atmosphere.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a pressure range of 2 to 50 atmospheres, preferably in a pressure range of 2 to 20 atmospheres. Additionally, heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a temperature range of 200°C to 800°C, and preferably in a temperature range of 200°C to 600°C.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in an environment where 3% to 10% of hydrogen gas is present.
  • a gas other than hydrogen may be nitrogen (N 2 ). If the hydrogen concentration exceeds 10%, the risk of explosion may increase in a flammable environment, but it can be used if possible due to the design of the high-pressure hydrogen heat treatment device, so the use of hydrogen at a higher concentration than that is not excluded.
  • heat treatment on the semiconductor device 200 may be performed at a hydrogen concentration of 90% or more or 100%.
  • Hydrogen gas may include at least one component of H 2 , D 2 , and H 2 O.
  • the amount of hydrogen ions passing through the first transmission control region 110 and the amount of hydrogen ions passing through the second transmission control region 120 are different from each other by the selective transmission mask 100. It appears differently. As a result, the amount of hydrogen ions penetrating into the interface of the first sub-semiconductor device 220 and the amount of hydrogen ions penetrating into the interface of the second sub-semiconductor device 230 are different from each other. For example, a relatively large amount of hydrogen ions may penetrate into the interface of the second sub-semiconductor device 230 compared to the interface of the first sub-semiconductor device 220.
  • the electrical characteristics of the first sub-semiconductor device 220 and the second sub-semiconductor device 230 included in the semiconductor device 200 manufactured using the selective transmission mask 100 may be different from each other.
  • Figure 5 shows a selective transmission mask according to the second embodiment.
  • the selective transmission mask 100 includes a first transmission control region 110 having a first thickness h1, disposed adjacent to the first transmission control region 110, and having a second thickness h2.
  • the branch may include a second transmission control area 120 and a third transmission control area 130 disposed adjacent to the second transmission control area 120 and having a third thickness h3.
  • the first transmission control area 110, the second transmission control area 120, and the third transmission control area 130 may be formed integrally.
  • the third thickness h3 may be greater than the first thickness h1, and the first thickness h1 may be greater than the second thickness h2 (h3 > h1 > h2).
  • the hydrogen (H 2 ) transmission amount or transmission rate of each region 110, 120, and 130 of the selective transmission mask 100 may be different.
  • the hydrogen transmittance of the second transmission control region 120 may be higher than the hydrogen transmittance of the first transmission control region 110 or the hydrogen transmission rate of the third transmission control region 130.
  • the hydrogen transmittance of the first transmission control region 110 may be higher than the hydrogen transmittance of the third transmission control region 130.
  • the selective transmission mask 100 may be manufactured by low pressure chemical vapor deposition (LPCVD) or atomic layer deposition.
  • LPCVD low pressure chemical vapor deposition
  • atomic layer deposition atomic layer deposition
  • the selective transmission mask 100 When the selective transmission mask 100 is manufactured by low-pressure chemical vapor deposition, the density of the selective transmission mask 100 is higher compared to when manufactured by other methods such as plasma-enhanced chemical vapor deposition (PECVD). It has been proven through experiments that the structure can become high and dense. When the thickness of the selective transmission mask 100 is 5 nm or less, the selective transmission mask 100 may be manufactured by an atomic layer deposition method.
  • PECVD plasma-enhanced chemical vapor deposition
  • the selective transmission mask 100 may include a component of silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4). Silicon nitride, especially Si 3 N 4 , can block the transmission of hydrogen. Therefore, if the selective transmission mask 100 contains a silicon nitride component, the selective transmission mask 100 can effectively perform the function of a diffusion barrier.
  • the first thickness h1 may be 5 nm to 15 nm
  • the second thickness h2 may be 1 nm to less than 5 nm
  • the third thickness h3 may be 15 nm to 30 nm.
  • the selective transmission mask 100 is made of Si 3 N 4 and manufactured by the LPCVD method, if the thickness of the selective transmission mask 100 exceeds 15 nm, hydrogen hardly penetrates the selective transmission mask 100, and the selective transmission It was confirmed that when the thickness of the mask 100 exceeds 20 nm, the selective transmission mask 100 can completely block hydrogen penetration. Accordingly, the sub-semiconductor device disposed below the third transmission control region 130 may be a device that does not require hydrogen injection (eg, an input/output device that uses high voltage).
  • components of the first transmission control area 110, the second transmission control area 120, and the third transmission control area 130 may be different from each other.
  • the first transmission control area 110 and the third transmission control area 130 are made of silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4), and the second transmission control Region 120 is silicon oxynitride ( Si 2 ON 2 ) can be done.
  • the hydrogen permeability of each region 110, 120, and 130 can be set differently.
  • the hydrogen permeability of each region (110, 120, and 130) is adjusted differently by controlling the components of each region (110, 120, and 130) differently. You can also set it differently.
  • the first transmission control region 110 is made of silicon nitride
  • the second transmission control area 120 is made of silicon oxynitride, which has a higher hydrogen permeability than silicon nitride
  • the hydrogen permeability of each area 110 and 120 may be set differently.
  • the third transmission control area 130 is made of the same material as the first transmission control area 110
  • the thickness of the third transmission control area 130 is set to be larger than the first transmission control area 110, thereby The hydrogen permeability of the permeation control area 130 can be lowered.
  • the third transmission control region 130 may be manufactured from a material with a lower hydrogen transmission rate than the first transmission control region 110.
  • the selective transmission mask 100 may be manufactured by deposition or epitaxial growth.
  • the lower surface of the selective transmission mask 100 may be planar. In one embodiment, a plurality of steps may be formed on the upper surface of the selective transmission mask 100. Accordingly, the thickness of the first transmission control area 110, the thickness of the second transmission control area 120, and the thickness of the third transmission control area 130 may be different from each other.
  • the hydrogen permeability of each region can be precisely set by adjusting the thickness and/or components of each region.
  • 6 to 8 show a method of manufacturing a semiconductor device using a selective transmission mask according to a second embodiment.
  • the semiconductor device manufacturing method using a selective transmission mask includes a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240. It may include preparing a semiconductor device 200 including the semiconductor device 200 .
  • the semiconductor device 200 may be a semiconductor device in which a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240 are mounted on a substrate 210 and a metal process is performed. there is.
  • the semiconductor device 200 may be a semiconductor memory device, and may be a non-volatile or volatile memory device.
  • the semiconductor device 200 includes DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory), etc. It may be the same dynamic random access memory (DRAM).
  • DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory
  • LPDDR Low Power Double Data Rate
  • GDDR Graphics Double Data Rate SDRAM
  • RDRAM Rabus Dynamic Random Access Memory
  • semiconductor memory devices include flash memory, magnetic RAM (MRAM), ferroelectric RAM (FeRAM), phase change RAM (PRAM), and resistive RAM (ReRAM). It may be implemented with non-volatile memory such as RAM.
  • the semiconductor device 200 may be a packaged chip containing a non-volatile memory device and a volatile memory device, such as an Embedded Multi-Chip Package (eMCP), and may be a module containing the peripheral circuitry. It could mean.
  • eMCP Embedded Multi-Chip Package
  • the first sub-semiconductor device 220, the second sub-semiconductor device 230, and the third sub-semiconductor device 240 may each perform different functions.
  • the first sub-semiconductor element 220 may be a cell device that stores specific information
  • the second sub-semiconductor element 230 may provide a power supply voltage and a variable voltage to the first sub-semiconductor element 220.
  • the third sub-semiconductor element 240 transmits an input signal to the first sub-semiconductor element 220 and/or the second sub-semiconductor element 230 and outputs an output signal. It may be an input/output device that receives.
  • the first sub-semiconductor device 220, the second sub-semiconductor device 230, and the third sub-semiconductor device 240 may each use different power supply voltages (values).
  • the power voltage used by the first sub-semiconductor device 220 may be greater than that of the second sub-semiconductor device 230 and smaller than that of the third sub-semiconductor device 240.
  • the larger the voltage used the longer the channel length and the thicker oxide film applied, the hydrogen injection may need to be controlled.
  • the first sub-semiconductor element 220, the second sub-semiconductor element 230, and the third sub-semiconductor element 240 each have one or more transistors (e.g., a metal-oxide-semiconductor-filed transistor (MOSFET) -Effect-Transistor))).
  • MOSFET metal-oxide-semiconductor-filed transistor
  • relatively little or no hydrogen is injected into the high-voltage sub-semiconductor device, so that the reliability characteristics of the semiconductor device can be improved more than the electron mobility characteristics of the semiconductor device.
  • the electron mobility characteristics can be improved more than the reliability characteristics of the semiconductor device. Therefore, the overall characteristics of the semiconductor device can be improved and efficiency and performance can be maximized.
  • the reliability characteristic may mean at least one of the following characteristics: Hot carrier, Negative Bias Temperature Instability (NBTI), Positive Bias Temperature Instability (PBTI), or Time Dependent Dielectric Breakdown (TDDDB).
  • Hot carrier Negative Bias Temperature Instability
  • PBTI Positive Bias Temperature Instability
  • TTDDB Time Dependent Dielectric Breakdown
  • relatively little hydrogen is injected into the high-voltage sub-semiconductor device, that is, the input/output sub-semiconductor device with a large power supply voltage, or no hydrogen is injected into the low-voltage sub-semiconductor device, that is, the memory cell sub-semiconductor device with a relatively small power supply voltage.
  • the high-voltage sub-semiconductor device that is, the input/output sub-semiconductor device with a large power supply voltage
  • no hydrogen is injected into the low-voltage sub-semiconductor device, that is, the memory cell sub-semiconductor device with a relatively small power supply voltage.
  • the largest amount of hydrogen can be injected into the peripheral circuit sub-semiconductor elements that have the relatively lowest power supply voltage.
  • FIG. 6 shows a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240, but the number of sub-semiconductor devices included in the semiconductor device 200 is different from the embodiment. Therefore, it may vary. For example, a plurality of sub-semiconductor elements may be disposed in each area.
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the second embodiment may include disposing the selective transmission mask 100 on the semiconductor device 200.
  • FIG. 7 shows a selective transmission mask 100 according to the second embodiment shown in FIG. 5.
  • the first transmission control region 110 is disposed at a position corresponding to the first sub-semiconductor element 220
  • the second transmission control region is disposed at a position corresponding to the second sub-semiconductor element 230.
  • 120 may be disposed
  • a third transmission control region 130 may be disposed at a position corresponding to the third sub-semiconductor element 240 .
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the second embodiment may include performing heat treatment on the semiconductor device 200 in a hydrogen gas atmosphere.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a pressure range of 2 to 50 atmospheres, preferably in a pressure range of 2 to 20 atmospheres. Additionally, heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a temperature range of 200°C to 800°C, and preferably in a temperature range of 200°C to 600°C.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in an environment where 3% to 10% of hydrogen gas is present.
  • a gas other than hydrogen may be nitrogen (N 2 ). If the hydrogen concentration exceeds 10%, the risk of explosion may increase in a flammable environment, but it can be used if possible due to the design of the high-pressure hydrogen heat treatment device, so the use of hydrogen at a higher concentration than that is not excluded.
  • heat treatment on the semiconductor device 200 may be performed at a hydrogen concentration of 90% or more or 100%.
  • Hydrogen gas may include at least one component of H 2 , D 2 , and H 2 O.
  • the amount of hydrogen ions passing through the first transmission control region 110 and the second transmission control region 120 by the selective transmission mask 100 , the amount of hydrogen ions passing through the third transmission control region 130 appears different.
  • the amount of hydrogen ions varies.
  • a relatively large amount of hydrogen ions may penetrate into the interface of the second sub-semiconductor device 230 compared to the interface of the first sub-semiconductor device 220 or the interface of the third sub-semiconductor device 240. Additionally, a relatively large amount of hydrogen ions may penetrate into the interface of the first sub-semiconductor device 220 compared to the interface of the third sub-semiconductor device 240.
  • the electrical properties of (240) may vary.
  • the power supply voltage used by the first sub-semiconductor device 220 may be greater than the power supply voltage used by the second sub-semiconductor device 230. Additionally, the power supply voltage used by the third sub-semiconductor element 240 may be greater than the power supply voltage used by the first sub-semiconductor element 220 or the power supply voltage used by the second sub-semiconductor element 230. Therefore, the selective transmission mask ( Using 100), the amount of hydrogen injected into the interface of the first sub-semiconductor device 220 may be set to be smaller than the amount of hydrogen injected into the interface of the second sub-semiconductor device 230.
  • the amount of hydrogen injected into the interface of the third sub-semiconductor device 240 using the selective transmission mask 100 is the amount of hydrogen injected into the interface of the first sub-semiconductor device 220 or the amount of hydrogen injected into the interface of the second sub-semiconductor device 230. It can be set to be smaller than the amount of hydrogen injected into the interface.
  • Figure 9 shows a selective transmission mask according to the third embodiment.
  • the selective transmission mask 100 according to the third embodiment is disposed adjacent to the first transmission control region 110 and the first transmission control region 110 having a first thickness h1 and a second thickness h2. It may include a second transmission control area 120 having .
  • the first transmission control area 110 and the second transmission control area 120 may be formed integrally.
  • the second thickness h2 may be greater than the first thickness h1 (h2 > h1). For this reason, when heat treatment is performed in a hydrogen gas atmosphere, the hydrogen (H 2 ) transmission amount or transmission rate of each region 110 and 120 of the selective transmission mask 100 may be different.
  • the hydrogen transmittance of the first transmission control region 110 may be higher than the hydrogen transmittance of the second transmission control region 120.
  • the selective transmission mask 100 may be manufactured by low pressure chemical vapor deposition (LPCVD) or atomic layer deposition.
  • LPCVD low pressure chemical vapor deposition
  • atomic layer deposition atomic layer deposition
  • the selective transmission mask 100 When the selective transmission mask 100 is manufactured by low-pressure chemical vapor deposition, the density of the selective transmission mask 100 is higher compared to when manufactured by other methods such as plasma-enhanced chemical vapor deposition (PECVD). It has been proven through experiments that the structure can become high and dense. When the thickness of the selective transmission mask 100 is 5 nm or less, the selective transmission mask 100 may be manufactured by an atomic layer deposition method.
  • PECVD plasma-enhanced chemical vapor deposition
  • the selective transmission mask 100 may include a component of silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4). Silicon nitride, especially Si 3 N 4 , can block the transmission of hydrogen. Therefore, if the selective transmission mask 100 contains a silicon nitride component, the selective transmission mask 100 can effectively perform the function of a diffusion barrier.
  • the first thickness h1 may be 1 nm to 8 nm
  • the second thickness h2 may be 8 nm to less than 20 nm.
  • the selective transmission mask 100 can completely block hydrogen penetration.
  • the components of the first transmission control area 110 and the components of the second transmission control area 120 may be different from each other.
  • the second transmission control region 120 is made of silicon nitride (Si x N y )
  • the first transmission control region 110 is made of silicon oxynitride ( Si N z , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 2, 1 ⁇ z ⁇ 3, non-limiting examples may include SiON or Si 2 ON 2 ).
  • the hydrogen permeability of each region 110 and 120 can be set differently.
  • the hydrogen permeability of each region 110 and 120 may be set differently by adjusting the components of each region 110 and 120 differently.
  • the second transmission control region 120 is made of silicon nitride
  • the first transmission control area 110 is made of silicon oxynitride, which has a higher hydrogen permeability than silicon nitride, the hydrogen permeability of each area 110 and 120 may be set differently.
  • the selective transmission mask 100 may be manufactured by deposition or epitaxial growth.
  • the lower surface of the selective transmission mask 100 may be planar. In one embodiment, a plurality of steps may be formed on the upper surface of the selective transmission mask 100. Accordingly, the thickness of the first transmission control area 110 and the thickness of the second transmission control area 120 may be different from each other.
  • the hydrogen permeability of each region can be precisely set by adjusting the thickness and/or components of each region during the manufacturing process of the selective transmission mask 100.
  • the power supply voltage used by the first sub-semiconductor element 220 may be smaller than the power supply voltage used by the second sub-semiconductor element 230 and greater than the power supply voltage used by the third sub-semiconductor element 240. there is.
  • the amount of hydrogen injected into the interface of the first sub-semiconductor device 220 using the selective transmission mask 100 is greater than the amount of hydrogen injected into the interface of the second sub-semiconductor device 230, and the amount of hydrogen injected into the interface of the second sub-semiconductor device 230 is larger. It can be set to be smaller than the amount of hydrogen injected at the interface of (240).
  • 10 to 12 show a method of manufacturing a semiconductor device using a selective transmission mask according to a third embodiment.
  • the semiconductor device manufacturing method using a selective transmission mask includes a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240. It may include preparing a semiconductor device 200 including the semiconductor device 200 .
  • the semiconductor device 200 may be a semiconductor device in which a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240 are mounted on a substrate 210 and a metal process is performed. there is.
  • the semiconductor device 200 may be a semiconductor memory device, and may be a non-volatile or volatile memory device.
  • the semiconductor device 200 includes DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory), etc. It may be the same dynamic random access memory (DRAM).
  • DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory
  • LPDDR Low Power Double Data Rate
  • GDDR Graphics Double Data Rate SDRAM
  • RDRAM Rabus Dynamic Random Access Memory
  • semiconductor memory devices include flash memory, magnetic RAM (MRAM), ferroelectric RAM (FeRAM), phase change RAM (PRAM), and resistive RAM (ReRAM). It may be implemented with non-volatile memory such as RAM.
  • the semiconductor device 200 may be a packaged chip containing a non-volatile memory device and a volatile memory device, such as an Embedded Multi-Chip Package (eMCP), and may be a module containing the peripheral circuitry. It could mean.
  • eMCP Embedded Multi-Chip Package
  • the first sub-semiconductor device 220, the second sub-semiconductor device 230, and the third sub-semiconductor device 240 may each perform different functions.
  • the first sub-semiconductor element 220 may be a cell device that stores specific information
  • the second sub-semiconductor element 230 may provide a power supply voltage and a variable voltage to the first sub-semiconductor element 220.
  • the third sub-semiconductor element 240 transmits an input signal to the first sub-semiconductor element 220 and/or the second sub-semiconductor element 230 and outputs an output signal. It may be an input/output device that receives.
  • the first sub-semiconductor device 220, the second sub-semiconductor device 230, and the third sub-semiconductor device 240 may each have different power supply voltages (values) used.
  • the power voltage used by the first sub-semiconductor device 220 may be greater than that of the second sub-semiconductor device 230 and smaller than that of the third sub-semiconductor device 240.
  • the larger the voltage used the longer the channel length and the thicker oxide film applied, the hydrogen injection may need to be controlled.
  • the first sub-semiconductor element 220, the second sub-semiconductor element 230, and the third sub-semiconductor element 240 each have one or more transistors (e.g., a metal-oxide-semiconductor-filed transistor (MOSFET) -Effect-Transistor))).
  • MOSFET metal-oxide-semiconductor-filed transistor
  • relatively little or no hydrogen is injected into the high-voltage sub-semiconductor device, so that the reliability characteristics of the semiconductor device can be improved more than the electron mobility characteristics of the semiconductor device.
  • the electron mobility characteristics can be improved more than the reliability characteristics of the semiconductor device. Therefore, the overall characteristics of the semiconductor device can be improved and efficiency and performance can be maximized.
  • the reliability characteristic may mean at least one of the following characteristics: Hot carrier, Negative Bias Temperature Instability (NBTI), Positive Bias Temperature Instability (PBTI), or Time Dependent Dielectric Breakdown (TDDDB).
  • Hot carrier Negative Bias Temperature Instability
  • PBTI Positive Bias Temperature Instability
  • TTDDB Time Dependent Dielectric Breakdown
  • relatively little hydrogen is injected into the high-voltage sub-semiconductor device, that is, the input/output sub-semiconductor device with a large power supply voltage, or no hydrogen is injected into the low-voltage sub-semiconductor device, that is, the memory cell sub-semiconductor device with a relatively small power supply voltage.
  • the high-voltage sub-semiconductor device that is, the input/output sub-semiconductor device with a large power supply voltage
  • no hydrogen is injected into the low-voltage sub-semiconductor device, that is, the memory cell sub-semiconductor device with a relatively small power supply voltage.
  • the largest amount of hydrogen can be injected into the peripheral circuit sub-semiconductor elements that have the relatively lowest power supply voltage.
  • FIG. 10 shows a first sub-semiconductor device 220, a second sub-semiconductor device 230, and a third sub-semiconductor device 240, but the number of sub-semiconductor devices included in the semiconductor device 200 is different from the embodiment. Therefore, it may vary. For example, a plurality of sub-semiconductor elements may be disposed in each region.
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the third embodiment may include disposing the selective transmission mask 100 on the semiconductor device 200.
  • FIG. 11 shows a selective transmission mask 100 according to the third embodiment shown in FIG. 9.
  • the first transmission control region 110 is disposed at a position corresponding to the first sub-semiconductor element 220
  • the second transmission control region is disposed at a position corresponding to the second sub-semiconductor element 230. (120) can be arranged.
  • the method of manufacturing a semiconductor device using a selective transmission mask according to the third embodiment may include performing heat treatment on the semiconductor device 200 in a hydrogen gas atmosphere.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a pressure range of 2 to 50 atmospheres, preferably in a pressure range of 2 to 20 atmospheres. Additionally, heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in a temperature range of 200°C to 800°C, and preferably in a temperature range of 200°C to 600°C.
  • heat treatment of the semiconductor device 200 performed in a hydrogen gas atmosphere may be performed in an environment where 3% to 10% of hydrogen gas is present.
  • a gas other than hydrogen may be nitrogen (N 2 ). If the hydrogen concentration exceeds 10%, the risk of explosion may increase in a flammable environment, but it can be used if possible due to the design of the high-pressure hydrogen heat treatment device, so the use of hydrogen at a higher concentration than that is not excluded.
  • heat treatment on the semiconductor device 200 may be performed at a hydrogen concentration of 90% or more or 100%.
  • Hydrogen gas may include at least one component of H 2 , D 2 , and H 2 O.
  • the amount of hydrogen ions passing through the first transmission control region 110 and the amount of hydrogen ions passing through the second transmission control region 120 are determined by the selective transmission mask 100. They appear differently. As a result, the amount of hydrogen ions penetrating into the interface of the first sub-semiconductor element 220, the amount of hydrogen ions penetrating into the interface of the second sub-semiconductor element 230, and the amount of hydrogen ions penetrating into the interface of the third sub-semiconductor element 240. The amount of hydrogen ions varies.
  • the selective transmission mask 100 For example, at the interface of the third sub-semiconductor device 240 to which the selective transmission mask 100 is not applied, there are relatively many Positive hydrogen ions can penetrate. Additionally, a relatively large amount of hydrogen ions may penetrate into the interface of the first sub-semiconductor device 210 compared to the interface of the second sub-semiconductor device 230.
  • the electrical properties of (240) may vary.
  • the power supply voltage used by the first sub-semiconductor element 220 may be greater than the power supply voltage used by the third sub-semiconductor element 240 and smaller than the power supply voltage used by the second sub-semiconductor element 230. there is.
  • the amount of hydrogen injected into the interface of the first sub-semiconductor device 220 using the selective transmission mask 100 is smaller than the amount of hydrogen injected into the interface of the third sub-semiconductor device 240, and the amount of hydrogen injected into the interface of the third sub-semiconductor device 240 is smaller than that of the second sub-semiconductor device 240. It can be set to be larger than the amount of hydrogen injected into the interface of (230).
  • FIG. 13 is a graph showing the relationship between the thickness of the selective transmission mask and the hydrogen transmittance according to one embodiment.
  • the hydrogen ion transmittance for each region and the corresponding passivation level of the interface of each region can be differently adjusted.
  • Figure 14 shows a selective transmission mask according to the fourth embodiment.
  • the selective transmission mask 100 according to the fourth embodiment is disposed adjacent to the first transmission control region 110 and the first transmission control region 110 having a first thickness h1 and having a second thickness h2.
  • the branch may include a second transmission control area 120.
  • the second thickness h2 may be smaller than the first thickness h1 (h2 ⁇ h1).
  • the first transmission control area 110 may be composed of an upper layer 110-2 and a lower layer 110-1.
  • the upper layer 110-2 and the lower layer 110-1 may be composed of different components.
  • the lower layer 110-1 is made of the same silicon nitride (Si x N y, 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4) as the second transmission control region 120
  • the upper layer (110-2) may be composed of silicon oxynitride (Si x N y O z ), which has a higher hydrogen permeability than silicon nitride.
  • the lower layer 110-1 is made of silicon oxynitride ( Si ) and the same silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4)). Accordingly, the hydrogen permeability of the first transmission control area 110 and the hydrogen permeability of the second transmission control area 120 may be set differently.
  • the upper layer 110-2 of the first transmission control region 110 may be formed by depositing on the lower layer 110-1. Depending on the embodiment, an etching process may be added.
  • the upper layer 110-2 and the lower layer 110-1 may be manufactured using the same deposition method or different deposition methods.
  • the lower layer 110-1 is formed of silicon nitride by atomic layer deposition (ALD)
  • the upper layer 110-2 is formed of silicon oxynitride by low pressure chemical vapor deposition (LPCVD).
  • LPCVD low pressure chemical vapor deposition
  • the lower layer 110-1 is formed of silicon nitride by a low pressure chemical vapor deposition (LPCVD) method
  • the upper layer 110-2 is formed of silicon oxynitride by an atomic layer deposition (ALD) method.
  • the thickness of the lower layer 110-1 may be 1 nm to 8 nm.
  • Figure 15 shows a selective transmission mask according to the fifth embodiment.
  • the selective transmission mask 100 includes a first transmission control region 110 having a first thickness h1, disposed adjacent to the first transmission control region 110, and having a second thickness h2.
  • the branch may include a second transmission control area 120 and a third transmission control area 130 disposed adjacent to the second transmission control area 120 and having a third thickness h3.
  • the third thickness h2 may be greater than the first thickness h1, and the first thickness h1 may be greater than the second thickness h2 (h3 > h1 > h2).
  • the first transmission control region 110 and the third transmission control region 130 are composed of upper layers 110-2 and 130-2 and lower layers 110-1 and 130-1, respectively. You can.
  • the upper layers 110-2 and 130-2 and the lower layers 110-1 and 130-1 may be composed of different components.
  • the lower layers 110-1 and 130-1 are made of the same silicon nitride (Si x N y, 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4) as the second transmission control region 120.
  • the upper layers 110-2 and 130-2 may be made of silicon oxynitride (Si x N y O z ), which has higher hydrogen permeability than silicon nitride.
  • the lower layers (110-1, 130-1) are made of silicon oxynitride (Si x N y O z ), which has higher hydrogen permeability than silicon nitride, and the upper layers (110-2, 130-2) may be composed of the same silicon nitride (Si x N y , 1 ⁇ x ⁇ 3, 1 ⁇ y ⁇ 4) as the second transmission control region 120.
  • the thickness of the upper layer 130-2 of the third transmission control region 130 may be different from the thickness of the upper layer 110-2 of the first transmission control region 110.
  • the thickness of the upper layer 130-2 of the third transmission control region 130 may be greater than the thickness of the upper layer 110-2 of the first transmission control region 110. Accordingly, the hydrogen permeability of the first transmission control region 110, the hydrogen transmission rate of the second transmission control region 120, and the hydrogen transmission rate of the third transmission control region 130 may be set differently.
  • the upper layer 110-2 of the first transmission control region 110 may be formed by depositing on the lower layer 110-1.
  • the upper layer 130-2 of the third transmission control region 130 may be formed by depositing on the lower layer 130-1.
  • an etching process may be added.
  • the upper layers 110-2 and 130-2 and the lower layers 110-1 and 130-1 may be manufactured using the same deposition method or different deposition methods.
  • the lower layers 110-1 and 130-1 are formed of silicon nitride by atomic layer deposition (ALD), and the upper layers 110-2 and 130-2 are formed by low pressure chemical vapor deposition (LPCVD).
  • LPCVD low pressure chemical vapor deposition
  • the lower layers 110-1 and 130-1 are formed of silicon nitride by low pressure chemical vapor deposition (LPCVD)
  • the upper layers 110-2 and 130-2 are formed by atomic layer deposition (ALD). It can be formed from silicon oxynitride by a method.
  • the thickness of the lower layers 110-1 and 130-1 may be 1 nm to 8 nm.
  • any transmission control area included in the selective transmission mask may be composed of three or more layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것이다. 일 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 배치되는 복수의 서브 반도체 소자를 포함하는 반도체 소자를 준비하는 단계, 상기 반도체 소자의 상부에 선택적 투과 마스크를 배치하는 단계 및 수소 가스 분위기에서 상기 반도체 소자에 대한 열처리를 수행하는 단계를 포함할 수 있다. 일 실시예에서, 상기 선택적 투과 마스크는 서로 다른 수소 투과율을 갖는 복수의 투과 제어 영역을 포함할 수 있다. 일 실시예에서, 각각의 투과 제어 영역은 각각의 서브 반도체 소자의 위치와 대응될 수 있다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
고성능 전자 시스템에 널리 사용되고 있는 반도체 소자는 휘발성 메모리(예, DRAM) 칩 또는 비휘발성 메모리(예, ROM, 하드디스크, NAND, NOR)를 포함한다. 반도체 소자는 외부의 메모리 컨트롤러와 채널을 통해 데이터를 송수신하고 전력을 공유한다.
반도체 소자의 제조 과정에서, 반도체 소자의 전기적 특성 및 신뢰성을 향상시키기 위하여 수소가 포함된 가스(예컨대, H2 또는 D2) 분위기에서 반도체 소자에 대한 열처리가 수행될 수 있다. 한국등록특허공보 제10-1914039호는 반도체 소자의 제조 과정에서 수행되는 열처리 방법을 개시한다.
수소가 포함된 가스 분위기에서 열처리가 수행되면, 반도체 소자의 계면에 존재하는 트랩 전하가 수소에 의해서 패시베이션(passivation)되므로 계면 전하의 밀도가 낮아지고 전하 이동도가 높아질 수 있다. 그러나 열처리 과정에서 지나치게 많은 양의 수소가 반도체 소자의 계면에 침투하면 오히려 반도체 소자의 전기적 특성 및 신뢰성이 저하될 수 있다.
한편, 반도체 소자는 다수의 서브(sub) 반도체 소자를 포함할 수 있다. 각각의 서브 반도체 소자는 서로 다른 기능 및 전기적 특성을 가질 수 있다. 따라서 반도체 소자의 제조 과정에서 수소 가스 분위기에서 열처리가 수행될 때 각각의 서브 반도체 별로 수소의 주입량 또는 침투량이 달라지도록 제어할 필요가 있다.
본 명세서의 목적은 수소가 포함된 가스 분위기에서 열처리가 수행될 때, 각각의 영역에 주입되는 수소의 양을 다르게 제어할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 명세서의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 명세서의 다른 목적 및 장점들은 이하에서 기술되는 본 명세서의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 명세서의 목적 및 장점들은 청구범위에 기재된 구성요소들 및 그 조합에 의해 실현될 수 있다.
일 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 배치되는 복수의 서브 반도체 소자를 포함하는 반도체 소자를 준비하는 단계, 상기 반도체 소자의 상부에 선택적 투과 마스크를 배치하는 단계 및 수소 가스 분위기에서 상기 반도체 소자에 대한 열처리를 수행하는 단계를 포함할 수 있다.
일 실시예에서, 상기 선택적 투과 마스크는 서로 다른 수소 투과율을 갖는 복수의 투과 제어 영역을 포함할 수 있다.
일 실시예에서, 각각의 투과 제어 영역은 각각의 서브 반도체 소자의 위치와 대응될 수 있다.
일 실시예에서, 상기 반도체 소자에 대한 열처리는 2기압 내지 50기압의 압력 범위에서 수행될 수 있다.
일 실시예에서, 상기 반도체 소자에 대한 열처리는 200°C 내지 600°C의 온도 범위에서 수행될 수 있다.
일 실시예에서, 각각의 투과 제어 영역은 서로 다른 두께를 가질 수 있다.
일 실시예에서, 각각의 투과 제어 영역은 서로 다른 성분으로 이루어질 수 있다.
일 실시예에서, 상기 복수의 투과 제어 영역 중 적어도 하나는 서로 다른 성분을 갖는 복수의 층으로 구성될 수 있다.
일 실시예에서, 사용 전압값이 상대적으로 큰 서브 반도체 소자 상에는 수소 투과율이 상대적으로 작은 투과 제어 영역이 배치되고, 사용 전압값이 상대적으로 작은 서브 반도체 소자 상에는 수소 투과율이 상대적으로 큰 투과 제어 영역이 배치될 수 있다.
실시예들에 따르면 반도체 소자의 제조 과정에서 각각의 영역에 주입되는 수소의 양을 다르게 제어할 수 있다. 따라서 반도체 소자에 포함되는 각각의 서브 반도체 소자에 주입되는 수소의 양이 최적화되므로 반도체 소자의 전기적 특성 및 신뢰성이 높아질 수 있다.
도 1은 제1 실시예에 따른 선택적 투과 마스크를 나타낸다.
도 2 내지 도 4는 제1 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
도 5는 제2 실시예에 따른 선택적 투과 마스크를 나타낸다.
도 6 내지 도 8은 제2 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
도 9는 제3 실시예에 따른 선택적 투과 마스크를 나타낸다.
도 10 내지 도 12는 제3 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
도 13은 일 실시예에 따른 선택적 투과 마스크의 두께와 수소 투과율간의 관계를 나타내는 그래프이다.
도 14는 제4 실시예에 따른 선택적 투과 마스크를 나타낸다.
도 15는 제5 실시예에 따른 선택적 투과 마스크를 나타낸다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 제1 실시예에 따른 선택적 투과 마스크를 나타낸다.
제1 실시예에 따른 선택적 투과 마스크(100)는 제1 두께(h1)를 가지는 제1 투과 제어 영역(110) 및 제1 투과 제어 영역(110)에 인접하게 배치되고, 제2 두께(h2)를 가지는 제2 투과 제어 영역(120)을 포함할 수 있다.
일 실시예에서, 선택적 투과 마스크(100)는 하나의 제1 투과 제어 영역(110)과 하나의 제2 투과 제어 영역(120)을 포함할 수도 있고, 복수개의 제1 투과 제어 영역(110)과 복수개의 제2 투과 제어 영역(120)을 포함할 수도 있다.
제1 투과 제어 영역(110) 및 제2 투과 제어 영역(120)은 일체로 형성될 수 있다. 제2 두께(h2)는 제1 두께(h1) 보다 작을 수 있다(h2 < h1). 이로 인해 수소 가스 분위기에서 열처리가 수행될 때 선택적 투과 마스크(100)의 각 영역(110, 120)의 수소(H2) 투과량 또는 투과율이 다를 수 있다. 예컨대 제2 투과 제어 영역(120)의 수소 투과율이 제1 투과 제어 영역(110)의 수소 투과율보다 높을 수 있다.
선택적 투과 마스크(100)는 저압화학 기상증착(LPCVD, Low Pressure Chemical Vapor Deposition) 또는 원자층 증착(Atomic Layer Deposition)에 의해 제조될 수 있다.
저압화학 기상증착에 의해 선택적 투과 마스크(100)가 제조되면, 플라즈마 강화 화학 기상증착 방법(PECVD, Plasma-Enhanced Chemical Vapor Deposition) 등 다른 방법에 의해서 제조될 때에 비해 선택적 투과 마스크(100)의 밀도가 높고 조직이 치밀해 질 수 있다는 것이 실험에 의해 입증되었다. 선택적 투과 마스크(100)의 두께가 5nm 이하의 경우, 선택적 투과 마스크(100)는 원자층 증착 방법에 의해 제조될 수 있다.
선택적 투과 마스크(100)는 실리콘나이트라이드(SixNy , 1≤x≤3, 1≤y≤4)의 성분을 포함할 수 있다. 실리콘나이트라이드, 특히 Si3N4는 수소의 투과를 차단할 수 있다. 따라서 선택적 투과 마스크(100)에 실리콘나이트라이드 성분이 포함되면 선택적 투과 마스크(100)가 확산 배리어(Diffusion barrier)의 기능을 효과적으로 수행할 수 있다.
일 실시예에서, 제1 두께(h1)는 8nm 내지 20nm일 수 있고, 제2 두께(h2)는 1nm 내지 8nm 미만일 수 있다. 실험에 따르면, 선택적 투과 마스크(100)의 두께가 작을수록 수소 투과율은 높아지고 두께가 클수록 수소 투과율은 낮아진다. 그러나 선택적 투과 마스크(100)의 두께가 20nm를 초과할 경우에는 수소가 선택적 투과 마스크(100)를 거의 침투할 수 없는 것으로 확인되었다. 선택적 투과 마스크(100)가 Si3N4로 구성되며 LPCVD 방법으로 제조된 경우, 선택적 투과 마스크(100)의 두께가 15nm를 초과하면 수소가 선택적 투과 마스크(100)를 거의 침투하지 못하고, 선택적 투과 마스크(100)의 두께가 20nm을 초과하면 선택적 투과 마스크(100)는 수소의 침투를 완전히 차단할 수 있는 것으로 확인되었다.
일 실시예에서, 제1 투과 제어 영역(110)의 성분 및 제2 투과 제어 영역(120)의 성분은 서로 다를 수 있다. 예를 들어 제1 투과 제어 영역(110)은 실리콘나이트라이드(SixNy)로 이루어지고 제2 투과 제어 영역(120)은 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드(SixOyNz , 1≤x≤3, 1≤y≤2, 1≤z≤3, 비제한적 예로서 SiON 또는 Si2ON2)로 이루어질 수 있다.
전술한 바와 같이 선택적 투과 마스크(100)의 각 영역(110, 120)의 두께를 다르게 형성함으로써 각 영역(110, 120)의 수소 투과율을 다르게 설정할 수 있다. 그러나 다른 실시예에서, 각 영역(110, 120)의 두께가 동일하거나 유사하더라도 각 영역(110, 120)의 구성 성분을 다르게 조절함으로써 각 영역(110, 120)의 수소 투과율을 다르게 설정할 수도 있다.
예컨대 선택적 투과 마스크(100)의 제1 투과 제어 영역(110) 및 제2 투과 제어 영역(120)의 두께가 서로 동일하거나 유사하더라도, 제1 투과 제어 영역(110)이 실리콘나이트라이드로 구성되고, 제2 투과 제어 영역(120)이 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드로 구성되면, 각 영역(110, 120)의 수소 투과율이 다르게 설정될 수 있다.
다른 예로 제2 투과 제어 영역(120)은 실리콘나이트라이드(SixNy)로 구성되고 제1 투과 제어 영역(110)은 실리콘 옥시나이트라이드(SixOyNZ)로 구성될 수도 있다.
일 실시예에서, 선택적 투과 마스크(100)는 증착 또는 에피텍셜(Epitaxial) 성장법으로 제조될 수 있다.
일 실시예에서, 선택적 투과 마스크(100)의 하부면은 평면일 수 있다. 일 실시예에서, 선택적 투과 마스크(100)의 상부면에는 복수개의 단차가 형성될 수 있다. 이에 따라서 제1 투과 제어 영역(110)의 두께와 제2 투과 제어 영역(120)의 두께가 서로 달라질 수 있다.
전술한 바와 같이, 선택적 투과 마스크(100)의 제조 과정에서 각 영역의 두께 및/또는 성분을 조절함으로써 각 영역의 수소 투과율을 정밀하게 설정할 수 있다.
도 2 내지 도 4는 제1 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
먼저 도 2를 참조하면, 제1 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 제1 서브 반도체 소자(220) 및 제2 서브 반도체 소자(230)를 포함하는 반도체 소자(200)를 준비하는 단계를 포함할 수 있다.
반도체 소자(200)는 기판(210)상에 제1 서브 반도체 소자(220) 및 제2 서브 반도체 소자(230)가 실장되어 금속 공정(Metallization)이 수행된 반도체 소자일 수 있다. 반도체 소자(200)는 반도체 메모리 소자일 수 있으며, 비휘발성 또는 휘발성 메모리 소자 일 수 있다. 예를 들어 반도체 소자(200)는 DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)일 수 있다. 그러나, 본 발명의 실시예들은 이에 국한될 필요가 없으며, 일 예로서 반도체 메모리 디바이스는 플래시(flash) 메모리, MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 및 ReRAM(Resistive RAM) 등의 비휘발성 메모리로 구현되어도 무방하다.
또한, 반도체 소자(200)는 eMCP(Embedded Multi-Chip Package)와 같이 비휘발성 메모리 디바이스와 휘발성 메모리 디바이스가 함께 패키지된 칩(Packaged chip)일 수 있으며, 그 주변 회로를 포함하는 모듈(Module)을 의미할 수도 있다.
제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230)는 각각 다른 기능을 수행할 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 특정 정보를 저장하는 셀(Cell) 장치일 수 있고, 제2 서브 반도체 소자(230)는 제1 서브 반도체 소자(220)에 전원전압, 가변전압, 또는 제어신호를 생성하는 주변 회로 장치일 수 있다. 다른 예로, 제1 서브 반도체 소자(220) 또는 제2 서브 반도체 소자(230)는 입력 신호를 송신하고 출력 신호를 수신하는 입출력 장치일 수 있다.
일 실시예에 따라, 제1 서브 반도체 소자(220) 및 제2 서브 반도체 소자(230)는 각각 사용 전원전압(값)이 다를 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 사용 전원전압이 제2 서브 반도체 소자(230) 보다 더 클 수 있다. 사용 전압이 클수록 채널 길이가 길고 더 두꺼운 산화물 박막이 적용되므로 수소 주입이 제어될 필요가 있을 수 있다.
제1 서브 반도체 소자(220) 및 제2 서브 반도체 소자(230)는 각각 하나 이상의 트랜지스터(예컨대, 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-Oxide-Semiconductor Filed-Effect-Transistor))를 포함할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자에는 상대적으로 수소를 적게 주입하거나 주입하지 아니하여 반도체 소자의 전자 이동도 특성 보다는 신뢰도 특성을 더 향상시킬 수 있다. 반대로 저전압 서브 반도체 소자에는 상대적으로 많은 양의 수소를 주입하여 반도체 소자의 신뢰도 특성 보다는 전자 이동도 특성을 더 향상시킬 수 있다. 따라서 반도체 소자의 전체 특성을 향상시키고 효율 및 성능을 극대화할 수 있다.
상기 신뢰도 특성은 Hot carrier, NBTI(Negative Bias Temperature Instability), PBTI(Positive Bias Temperature Instability), 또는 TDDB(Time Dependent Dielectric Breakdown)의 특성 중 적어도 하나를 의미할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자, 즉 사용 전원전압이 큰 입출력 서브 반도체 소자에는 상대적으로 적은 수소가 주입되거나 주입하지 아니하고, 저전압 서브 반도체 소자, 즉 사용 전원전압이 상대적으로 작은 메모리 셀 서브 반도체 소자는 상대적으로 많은 수소가 주입되도록 할 수 있다.
도 2에는 2개의 제1 서브 반도체 소자(220) 및 1개의 제2 서브 반도체 소자(230)가 도시되나, 반도체 소자(200)에 포함되는 서브 반도체 소자의 수는 실시예에 따라서 달라질 수 있다. 예컨대 각각의 영역 별로 복수개의 서브 반도체 소자가 배치될 수도 있다.
이어서 도 3을 참조하면, 제1 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 반도체 소자(200) 상부에 선택적 투과 마스크(100)를 배치하는 단계를 포함할 수 있다. 도 3에는 도 1에 도시된 제1 실시예에 따른 선택적 투과 마스크(100)가 도시된다. 도 3의 실시예에서, 제1 서브 반도체 소자(220)에 대응되는 위치에 제1 투과 제어 영역(110)이 배치되고, 제2 서브 반도체 소자(230)에 대응되는 위치에 제2 투과 제어 영역(120)이 배치될 수 있다.
이어서 도 4를 참조하면, 제1 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 수소 가스 분위기에서 반도체 소자(200)에 열처리를 수행하는 단계를 포함할 수 있다.
일 실시예에서, 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 2기압 내지 50기압의 압력 범위, 바람직하게는 2기압 내지 20기압의 압력 범위에서 수행될 수 있다. 또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 200°C 내지 800°C의 온도 범위, 바람직하게는 200°C 내지 600°C의 온도 범위에서 수행될 수 있다.
또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 3% 내지 10%의 수소 가스가 존재하는 환경에서 수행될 수 있다. 수소 이외의 기체는 질소(N2)일 수 있다. 수소 농도가 10% 이상이 되면 가연성 환경에서 폭발 위험성이 증대될 수 있으나, 고압 수소 열처리 장치 설계상 가능하다면 사용할 수 있으므로 그 이상의 농도의 수소를 사용하는 것을 배제하는 것은 아니다. 예컨대 90% 이상 또는 100%의 수소 농도에서 반도체 소자(200)에 대한 열처리가 수행될 수 있다.
수소 가스는 H2, D2, H2O 중 적어도 하나의 성분을 포함할 수 있다.
반도체 소자(200)에 대한 열처리가 수행되면 선택적 투과 마스크(100)에 의해서 제1 투과 제어 영역(110)을 통과하는 수소 이온의 양과 제2 투과 제어 영역(120)을 통과하는 수소 이온의 양은 서로 다르게 나타난다. 이로 인해 제1 서브 반도체 소자(220)의 계면에 침투하는 수소 이온의 양과 제2 서브 반도체 소자(230)의 계면에 침투하는 수소 이온의 양이 서로 달라진다. 예컨대, 제2 서브 반도체 소자(230)의 계면에는 제1 서브 반도체 소자(220)의 계면에 비해 상대적으로 많은 양의 수소 이온이 침투할 수 있다.
따라서, 선택적 투과 마스크(100)를 이용하여 제조된 반도체 소자(200)에 포함되는 제1 서브 반도체 소자(220)의 전기적 특성과 제2 서브 반도체 소자(230)의 전기적 특성은 서로 달라질 수 있다.
도 5는 제2 실시예에 따른 선택적 투과 마스크를 나타낸다.
제2 실시예에 따른 선택적 투과 마스크(100)는 제1 두께(h1)를 가지는 제1 투과 제어 영역(110), 제1 투과 제어 영역(110)에 인접하게 배치되고 제2 두께(h2)를 가지는 제2 투과 제어 영역(120), 제2 투과 제어 영역(120)에 인접하게 배치되고 제3 두께(h3)를 가지는 제3 투과 제어 영역(130)을 포함할 수 있다.
제1 투과 제어 영역(110), 제2 투과 제어 영역(120), 제3 투과 제어 영역(130)은 일체로 형성될 수 있다. 제3 두께(h3)는 제1 두께(h1)보다 크고, 제1 두께(h1)는 제2 두께(h2) 보다 클 수 있다(h3 > h1 > h2). 이로 인해 수소 가스 분위기에서 열처리가 수행될 때 선택적 투과 마스크(100)의 각 영역(110, 120, 130)의 수소(H2) 투과량 또는 투과율이 다를 수 있다. 예컨대 제2 투과 제어 영역(120)의 수소 투과율이 제1 투과 제어 영역(110)의 수소 투과율 또는 제3 투과 제어 영역(130)의 수소 투과율보다 높을 수 있다. 또한 제1 투과 제어 영역(110)의 수소 투과율이 제3 투과 제어 영역(130)의 수소 투과율보다 높을 수 있다.
선택적 투과 마스크(100)는 저압화학 기상증착(LPCVD, Low Pressure Chemical Vapor Deposition) 또는 원자층 증착(Atomic Layer Deposition)에 의해 제조될 수 있다.
저압화학 기상증착에 의해 선택적 투과 마스크(100)가 제조되면, 플라즈마 강화 화학 기상증착 방법(PECVD, Plasma-Enhanced Chemical Vapor Deposition) 등 다른 방법에 의해서 제조될 때에 비해 선택적 투과 마스크(100)의 밀도가 높고 조직이 치밀해 질 수 있다는 것이 실험에 의해 입증되었다. 선택적 투과 마스크(100)의 두께가 5nm 이하의 경우, 선택적 투과 마스크(100)는 원자층 증착 방법에 의해 제조될 수 있다.
선택적 투과 마스크(100)는 실리콘나이트라이드(SixNy , 1≤x≤3, 1≤y≤4)의 성분을 포함할 수 있다. 실리콘나이트라이드, 특히 Si3N4는 수소의 투과를 차단할 수 있다. 따라서 선택적 투과 마스크(100)에 실리콘나이트라이드 성분이 포함되면 선택적 투과 마스크(100)가 확산 배리어(Diffusion barrier)의 기능을 효과적으로 수행할 수 있다.
일 실시예에서, 제1 두께(h1)는 5nm 내지 15nm일 수 있고, 제2 두께(h2)는 1nm 내지 5nm 미만일 수 있고, 제3 두께(h3)는 15nm 내지 30nm일 수 있다. 실험에 따르면, 선택적 투과 마스크(100)의 두께가 작을수록 수소 투과율은 높아지고 두께가 클수록 수소 투과율은 낮아진다. 그러나 선택적 투과 마스크(100)의 두께가 20nm를 초과할 경우에는 수소가 선택적 투과 마스크(100)를 거의 침투할 수 없는 것으로 확인되었다. 선택적 투과 마스크(100)가 Si3N4로 구성되며 LPCVD 방법으로 제조된 경우, 선택적 투과 마스크(100)의 두께가 15nm를 초과하면 수소가 선택적 투과 마스크(100)를 거의 침투하지 못하고, 선택적 투과 마스크(100)의 두께가 20nm를 초과하면 선택적 투과 마스크(100)는 수소의 침투를 완전히 차단할 수 있는 것으로 확인되었다. 따라서 제3 투과 제어 영역(130)의 하부에 배치되는 서브 반도체 소자는 수소 주입이 필요 없는 소자(예컨대, 고전압을 사용하는 입출력 소자)일 수 있다.
일 실시예에서, 제1 투과 제어 영역(110), 제2 투과 제어 영역(120), 제3 투과 제어 영역(130)의 성분은 서로 다를 수 있다. 예를 들어 제1 투과 제어 영역(110) 및 제3 투과 제어 영역(130)은 실리콘나이트라이드(SixNy, 1≤x≤3, 1≤y≤4)로 이루어지고, 제2 투과 제어 영역(120)은 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드(SixOyNz , 1≤x≤3, 1≤y≤2, 1≤z≤3, 비제한적 예로서 SiON 또는 Si2ON2)로 이루어질 수 있다.
전술한 바와 같이 선택적 투과 마스크(100)의 각 영역(110, 120, 130)의 두께를 다르게 형성함으로써 각 영역(110, 120, 130)의 수소 투과율을 다르게 설정할 수 있다. 그러나 다른 실시예에서, 각 영역(110, 120, 130)의 두께가 동일하거나 유사하더라도 각 영역(110, 120, 130)의 구성 성분을 다르게 조절함으로써 각 영역(110, 120, 130)의 수소 투과율을 다르게 설정할 수도 있다.
예컨대 선택적 투과 마스크(100)의 제1 투과 제어 영역(110) 및 제2 투과 제어 영역(120)의 두께가 서로 동일하거나 유사하더라도, 제1 투과 제어 영역(110)이 실리콘나이트라이드로 구성되고, 제2 투과 제어 영역(120)이 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드로 구성되면, 각 영역(110, 120)의 수소 투과율이 다르게 설정될 수 있다. 이 경우 제3 투과 제어 영역(130)이 제1 투과 제어 영역(110)과 동일한 물질로 구성된다면 제3 투과 제어 영역(130)의 두께를 제1 투과 제어 영역(110)보다 크게 설정함으로써 제3 투과 제어 영역(130)의 수소 투과율을 낮출 수 있다. 다른 예로, 제1 투과 제어 영역(110)보다 수소 투과율이 낮은 물질로 제3 투과 제어 영역(130)이 제조될 수도 있다.
일 실시예에서, 선택적 투과 마스크(100)는 증착 또는 에피텍셜(Epitaxial) 성장법으로 제조될 수 있다.
일 실시예에서, 선택적 투과 마스크(100)의 하부면은 평면일 수 있다. 일 실시예에서, 선택적 투과 마스크(100)의 상부면에는 복수개의 단차가 형성될 수 있다. 이에 따라서 제1 투과 제어 영역(110)의 두께, 제2 투과 제어 영역(120)의 두께, 제3 투과 제어 영역(130)의 두께가 서로 달라질 수 있다.
전술한 바와 같이, 선택적 투과 마스크(100)의 제조 과정에서 각 영역의 두께 및/또는 성분을 조절함으로써 각 영역의 수소 투과율을 정밀하게 설정할 수 있다.
도 6 내지 도 8은 제2 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
먼저 도 6을 참조하면, 제2 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)를 포함하는 반도체 소자(200)를 준비하는 단계를 포함할 수 있다.
반도체 소자(200)는 기판(210)상에 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)가 실장되어 금속 공정이 수행된 반도체 소자일 수 있다. 반도체 소자(200)는 반도체 메모리 소자일 수 있으며, 비휘발성 또는 휘발성 메모리 소자 일 수 있다. 예를 들어 반도체 소자(200)는 DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)일 수 있다. 그러나, 본 발명의 실시예들은 이에 국한될 필요가 없으며, 일 예로서 반도체 메모리 디바이스는 플래시(flash) 메모리, MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 및 ReRAM(Resistive RAM) 등의 비휘발성 메모리로 구현되어도 무방하다.
또한, 반도체 소자(200)는 eMCP(Embedded Multi-Chip Package)와 같이 비휘발성 메모리 디바이스와 휘발성 메모리 디바이스가 함께 패키지된 칩(Packaged chip)일 수 있으며, 그 주변 회로를 포함하는 모듈(Module)을 의미할 수도 있다.
제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)는 각각 다른 기능을 수행할 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 특정 정보를 저장하는 셀(Cell) 장치일 수 있고, 제2 서브 반도체 소자(230)는 제1 서브 반도체 소자(220)에 전원전압, 가변전압, 또는 제어신호를 생성하는 주변 회로 장치일 수 있으며, 제3 서브 반도체 소자(240)는 제1 서브 반도체 소자(220) 및/또는 제2 서브 반도체 소자(230)에 입력 신호를 송신하고 출력 신호를 수신하는 입출력 장치일 수 있다.
일 실시예에서, 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230) 및 제3 서브 반도체 소자(240)는 각각 사용 전원전압(값)이 다를 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 사용 전원전압이 제2 서브 반도체 소자(230) 보다 더 크고, 제3 서브 반도체 소자(240) 보다 더 작을 수 있다. 사용 전압이 클수록 채널 길이가 길고 더 두꺼운 산화물 박막이 적용되므로 수소 주입이 제어될 필요가 있을 수 있다.
제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 및 제3 서브 반도체 소자(240)는 각각 하나 이상의 트랜지스터(예컨대, 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-Oxide-Semiconductor Filed-Effect-Transistor))를 포함할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자에는 상대적으로 수소를 적게 주입하거나 주입하지 아니하여 반도체 소자의 전자 이동도 특성 보다는 신뢰도 특성을 더 향상시킬 수 있다. 반대로 저전압 서브 반도체 소자에는 상대적으로 많은 양의 수소를 주입하여 반도체 소자의 신뢰도 특성 보다는 전자 이동도 특성을 더 향상시킬 수 있다. 따라서 반도체 소자의 전체 특성을 향상시키고 효율 및 성능을 극대화할 수 있다.
상기 신뢰도 특성은 Hot carrier, NBTI(Negative Bias Temperature Instability), PBTI(Positive Bias Temperature Instability), 또는 TDDB(Time Dependent Dielectric Breakdown)의 특성 중 적어도 하나를 의미할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자, 즉 사용 전원전압이 큰 입출력 서브 반도체 소자에는 상대적으로 적은 수소가 주입되거나 주입하지 아니하고, 저전압 서브 반도체 소자, 즉 사용 전원전압이 상대적으로 작은 메모리 셀 서브 반도체 소자는 상대적으로 많은 수소가 주입되도록 할 수 있다. 사용 전원전압이 상대적으로 가장 작은 주변 회로 서브 반도체 소자에는 가장 많은 수소가 주입되도록 할 수 있다.
도 6에는 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)가 도시되나, 반도체 소자(200)에 포함되는 서브 반도체 소자의 수는 실시예에 따라서 달라질 수 있다. 예컨대 각각의 영역 별로 복수개의 서브 반도체 소자가 배치될 수도 있다.
이어서 도 7을 참조하면, 제2 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 반도체 소자(200) 상부에 선택적 투과 마스크(100)를 배치하는 단계를 포함할 수 있다. 도 7에는 도 5에 도시된 제2 실시예에 따른 선택적 투과 마스크(100)가 도시된다. 도 7의 실시예에서, 제1 서브 반도체 소자(220)에 대응되는 위치에 제1 투과 제어 영역(110)이 배치되고, 제2 서브 반도체 소자(230)에 대응되는 위치에 제2 투과 제어 영역(120)이 배치되고, 제3 서브 반도체 소자(240)에 대응되는 위치에는 제3 투과 제어 영역(130)이 배치될 수 있다.
이어서 도 8을 참조하면, 제2 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 수소 가스 분위기에서 반도체 소자(200)에 열처리를 수행하는 단계를 포함할 수 있다.
일 실시예에서, 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 2기압 내지 50기압의 압력 범위, 바람직하게는 2기압 내지 20기압의 압력 범위에서 수행될 수 있다. 또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 200°C 내지 800°C의 온도 범위, 바람직하게는 200°C 내지 600°C의 온도 범위에서 수행될 수 있다.
또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 3% 내지 10%의 수소 가스가 존재하는 환경에서 수행될 수 있다. 수소 이외의 기체는 질소(N2)일 수 있다. 수소 농도가 10% 이상이 되면 가연성 환경에서 폭발 위험성이 증대될 수 있으나, 고압 수소 열처리 장치 설계상 가능하다면 사용할 수 있으므로 그 이상의 농도의 수소를 사용하는 것을 배제하는 것은 아니다. 예컨대 90% 이상 또는 100%의 수소 농도에서 반도체 소자(200)에 대한 열처리가 수행될 수 있다.
수소 가스는 H2, D2, H2O 중 적어도 하나의 성분을 포함할 수 있다.
반도체 소자(200)에 대한 열처리가 수행되면 선택적 투과 마스크(100)에 의해서 제1 투과 제어 영역(110)을 통과하는 수소 이온의 양, 제2 투과 제어 영역(120)을 통과하는 수소 이온의 양, 제3 투과 제어 영역(130)을 통과하는 수소 이온의 양은 서로 다르게 나타난다. 이로 인해 제1 서브 반도체 소자(220)의 계면에 침투하는 수소 이온의 양, 제2 서브 반도체 소자(230)의 계면에 침투하는 수소 이온의 양, 제3 서브 반도체 소자(240)의 계면에 침투하는 수소 이온의 양이 서로 달라진다. 예컨대, 제2 서브 반도체 소자(230)의 계면에는 제1 서브 반도체 소자(220)의 계면이나 제3 서브 반도체 소자(240)의 계면에 비해 상대적으로 많은 양의 수소 이온이 침투할 수 있다. 또한 제1 서브 반도체 소자(220)의 계면에는 제3 서브 반도체 소자(240)의 계면에 비해 상대적으로 많은 양의 수소 이온이 침투할 수 있다.
따라서, 선택적 투과 마스크(100)를 이용하여 제조된 반도체 소자(200)에 포함되는 제1 서브 반도체 소자(220)의 전기적 특성, 제2 서브 반도체 소자(230)의 전기적 특성, 제3 서브 반도체 소자(240)의 전기적 특성은 서로 달라질 수 있다.
일 실시예에서, 제1 서브 반도체 소자(220)의 사용 전원전압은 제2 서브 반도체 소자(230)의 사용 전원전압보다 더 클 수 있다. 또한 제3 서브 반도체 소자(240)의 사용 전원전압은 제1 서브 반도체 소자(220)의 사용 전원전압이나 제2 서브 반도체 소자(230)의 사용 전원전압보다 더 클 수 있다.따라서 선택적 투과 마스크(100)를 이용하여 제1 서브 반도체 소자(220)의 계면에 주입되는 수소량은 제2 서브 반도체 소자(230)의 계면에 주입되는 수소량 보다 더 작게 설정될 수 있다. 또한 선택적 투과 마스크(100)를 이용하여 제3 서브 반도체 소자(240)의 계면에 주입되는 수소량은 제1 서브 반도체 소자(220)의 계면에 주입되는 수소량이나 제2 서브 반도체 소자(230)의 계면에 주입되는 수소량 보다 더 작게 설정될 수 있다.
도 9는 제3 실시예에 따른 선택적 투과 마스크를 나타낸다.
제3 실시예에 따른 선택적 투과 마스크(100)는 제1 두께(h1)를 가지는 제1 투과 제어 영역(110) 및 제1 투과 제어 영역(110)에 인접하게 배치되고, 제2 두께(h2)를 가지는 제2 투과 제어 영역(120)을 포함할 수 있다.
제1 투과 제어 영역(110) 및 제2 투과 제어 영역(120)은 일체로 형성될 수 있다. 제2 두께(h2)는 제1 두께(h1) 보다 클 수 있다(h2 > h1). 이로 인해 수소 가스 분위기에서 열처리가 수행될 때 선택적 투과 마스크(100)의 각 영역(110, 120)의 수소(H2) 투과량 또는 투과율이 다를 수 있다. 예컨대 제1 투과 제어 영역(110)의 수소 투과율이 제2 투과 제어 영역(120)의 수소 투과율보다 높을 수 있다.
선택적 투과 마스크(100)는 저압화학 기상증착(LPCVD, Low Pressure Chemical Vapor Deposition) 또는 원자층 증착(Atomic Layer Deposition)에 의해 제조될 수 있다.
저압화학 기상증착에 의해 선택적 투과 마스크(100)가 제조되면, 플라즈마 강화 화학 기상증착 방법(PECVD, Plasma-Enhanced Chemical Vapor Deposition) 등 다른 방법에 의해서 제조될 때에 비해 선택적 투과 마스크(100)의 밀도가 높고 조직이 치밀해 질 수 있다는 것이 실험에 의해 입증되었다. 선택적 투과 마스크(100)의 두께가 5nm 이하의 경우, 선택적 투과 마스크(100)는 원자층 증착 방법에 의해 제조될 수 있다.
선택적 투과 마스크(100)는 실리콘나이트라이드(SixNy , 1≤x≤3, 1≤y≤4)의 성분을 포함할 수 있다. 실리콘나이트라이드, 특히 Si3N4는 수소의 투과를 차단할 수 있다. 따라서 선택적 투과 마스크(100)에 실리콘나이트라이드 성분이 포함되면 선택적 투과 마스크(100)가 확산 배리어(Diffusion barrier)의 기능을 효과적으로 수행할 수 있다.
일 실시예에서, 제1 두께(h1)는 1nm 내지 8nm일 수 있고, 제2 두께(h2)는 8nm 내지 20nm 미만일 수 있다. 실험에 따르면, 선택적 투과 마스크(100)의 두께가 작을수록 수소 투과율은 높아지고 두께가 클수록 수소 투과율은 낮아진다. 그러나 선택적 투과 마스크(100)의 두께가 20nm를 초과할 경우에는 수소가 선택적 투과 마스크(100)를 거의 침투할 수 없는 것으로 확인되었다. 선택적 투과 마스크(100)가 Si3N4로 구성되며 LPCVD 방법으로 제조된 경우, 선택적 투과 마스크(100)의 두께가 15nm를 초과하면 수소가 선택적 투과 마스크(100)를 거의 침투하지 못하고, 선택적 투과 마스크(100)의 두께가 20nm를 초과하면
선택적 투과 마스크(100)는 수소의 침투를 완전히 차단할 수 있는 것으로 확인되었다.
일 실시예에서, 제1 투과 제어 영역(110)의 성분 및 제2 투과 제어 영역(120)의 성분은 서로 다를 수 있다. 예를 들어 제2 투과 제어 영역(120)은 실리콘나이트라이드(SixNy)로 이루어지고 제1 투과 제어 영역(110)은 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드(SixOyNz , 1≤x≤3, 1≤y≤2, 1≤z≤3, 비제한적 예로서 SiON 또는 Si2ON2)로 이루어질 수 있다.
전술한 바와 같이 선택적 투과 마스크(100)의 각 영역(110, 120)의 두께를 다르게 형성함으로써 각 영역(110, 120)의 수소 투과율을 다르게 설정할 수 있다. 그러나 다른 실시예에서, 각 영역(110, 120)의 두께가 동일하거나 유사하더라도 각 영역(110, 120)의 구성 성분을 다르게 조절함으로써 각 영역(110, 120)의 수소 투과율을 다르게 설정할 수도 있다.
예컨대 선택적 투과 마스크(100)의 제1 투과 제어 영역(110) 및 제2 투과 제어 영역(120)의 두께가 서로 동일하거나 유사하더라도, 제2 투과 제어 영역(120)이 실리콘나이트라이드로 구성되고, 제1 투과 제어 영역(110)이 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘 옥시나이트라이드로 구성되면, 각 영역(110, 120)의 수소 투과율이 다르게 설정될 수 있다.
일 실시예에서, 선택적 투과 마스크(100)는 증착 또는 에피텍셜(Epitaxial) 성장법으로 제조될 수 있다.
일 실시예에서, 선택적 투과 마스크(100)의 하부면은 평면일 수 있다. 일 실시예에서, 선택적 투과 마스크(100)의 상부면에는 복수개의 단차가 형성될 수 있다. 이에 따라서 제1 투과 제어 영역(110)의 두께와 제2 투과 제어 영역(120)의 두께가 서로 달라질 수 있다.
전술한 바와 같이, 선택적 투과 마스크(100)의 제조 과정에서 각 영역의 두께 및/또는 성분을 조절함으로써 각 영역의 수소 투과율을 정밀하게 설정할 수 있다.
일 실시예에서, 제1 서브 반도체 소자(220)의 사용 전원전압은 제2 서브 반도체 소자(230)의 사용 전원전압 보다 더 작고, 제3 서브 반도체 소자(240)의 사용 전원전압보다 더 클 수 있다.
따라서 선택적 투과 마스크(100)를 이용하여 제1 서브 반도체 소자(220)의 계면에 주입되는 수소량이 제2 서브 반도체 소자(230)의 계면에 주입되는 수소량 보다 더 크고, 제3 서브 반도체 소자(240)의 계면의 주입되는 수소량보다 더 작게 설정될 수 있다.
도 10 내지 도 12는 제3 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법을 나타낸다.
먼저 도 10을 참조하면, 제3 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)를 포함하는 반도체 소자(200)를 준비하는 단계를 포함할 수 있다.
반도체 소자(200)는 기판(210)상에 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)가 실장되어 금속 공정이 수행된 반도체 소자일 수 있다. 반도체 소자(200)는 반도체 메모리 소자일 수 있으며, 비휘발성 또는 휘발성 메모리 소자 일 수 있다. 예를 들어 반도체 소자(200)는 DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)일 수 있다. 그러나, 본 발명의 실시예들은 이에 국한될 필요가 없으며, 일 예로서 반도체 메모리 디바이스는 플래시(flash) 메모리, MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 및 ReRAM(Resistive RAM) 등의 비휘발성 메모리로 구현되어도 무방하다.
또한, 반도체 소자(200)는 eMCP(Embedded Multi-Chip Package)와 같이 비휘발성 메모리 디바이스와 휘발성 메모리 디바이스가 함께 패키지된 칩(Packaged chip)일 수 있으며, 그 주변 회로를 포함하는 모듈(Module)을 의미할 수도 있다.
제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)는 각각 다른 기능을 수행할 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 특정 정보를 저장하는 셀(Cell) 장치일 수 있고, 제2 서브 반도체 소자(230)는 제1 서브 반도체 소자(220)에 전원전압, 가변전압, 또는 제어신호를 생성하는 주변 회로 장치일 수 있으며, 제3 서브 반도체 소자(240)는 제1 서브 반도체 소자(220) 및/또는 제2 서브 반도체 소자(230)에 입력 신호를 송신하고 출력 신호를 수신하는 입출력 장치일 수 있다.
일 실시예에 따라, 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230) 및 제3 서브 반도체 소자(240)는 각각 사용 전원전압(값)이 다를 수 있다. 예를 들어, 제1 서브 반도체 소자(220)는 사용 전원전압이 제2 서브 반도체 소자(230) 보다 더 크고, 제3 서브 반도체 소자(240)보다 더 작을 수 있다. 사용 전압이 클수록 채널 길이가 길고 더 두꺼운 산화물 박막이 적용되므로 수소 주입이 제어될 필요가 있을 수 있다.
제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 및 제3 서브 반도체 소자(240)는 각각 하나 이상의 트랜지스터(예컨대, 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-Oxide-Semiconductor Filed-Effect-Transistor))를 포함할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자에는 상대적으로 수소를 적게 주입하거나 주입하지 아니하여 반도체 소자의 전자 이동도 특성 보다는 신뢰도 특성을 더 향상시킬 수 있다. 반대로 저전압 서브 반도체 소자에는 상대적으로 많은 양의 수소를 주입하여 반도체 소자의 신뢰도 특성 보다는 전자 이동도 특성을 더 향상시킬 수 있다. 따라서 반도체 소자의 전체 특성을 향상시키고 효율 및 성능을 극대화할 수 있다.
상기 신뢰도 특성은 Hot carrier, NBTI(Negative Bias Temperature Instability), PBTI(Positive Bias Temperature Instability), 또는 TDDB(Time Dependent Dielectric Breakdown)의 특성 중 적어도 하나를 의미할 수 있다.
일 실시예에서, 고전압 서브 반도체 소자, 즉 사용 전원전압이 큰 입출력 서브 반도체 소자에는 상대적으로 적은 수소가 주입되거나 주입하지 아니하고, 저전압 서브 반도체 소자, 즉 사용 전원전압이 상대적으로 작은 메모리 셀 서브 반도체 소자는 상대적으로 많은 수소가 주입되도록 할 수 있다. 사용 전원전압이 상대적으로 가장 작은 주변 회로 서브 반도체 소자에는 가장 많은 수소가 주입되도록 할 수 있다.
도 10에는 제1 서브 반도체 소자(220), 제2 서브 반도체 소자(230), 제3 서브 반도체 소자(240)가 도시되나, 반도체 소자(200)에 포함되는 서브 반도체 소자의 수는 실시예에 따라서 달라질 수 있다. 예컨대 각각의 영역 별로 복수개의 서브 반도체 소자가 배치될 수도 있다.
이어서 도 11을 참조하면, 제3 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 반도체 소자(200) 상부에 선택적 투과 마스크(100)를 배치하는 단계를 포함할 수 있다. 도 11에는 도 9에 도시된 제3 실시예에 따른 선택적 투과 마스크(100)가 도시된다. 도 11의 실시예에서, 제1 서브 반도체 소자(220)에 대응되는 위치에 제1 투과 제어 영역(110)이 배치되고, 제2 서브 반도체 소자(230)에 대응되는 위치에 제2 투과 제어 영역(120)이 배치될 수 있다.
이어서 도 12를 참조하면, 제3 실시예에 따른 선택적 투과 마스크를 이용한 반도체 소자 제조 방법은 수소 가스 분위기에서 반도체 소자(200)에 열처리를 수행하는 단계를 포함할 수 있다.
일 실시예에서, 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 2기압 내지 50기압의 압력 범위, 바람직하게는 2기압 내지 20기압의 압력 범위에서 수행될 수 있다. 또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 200°C 내지 800°C의 온도 범위, 바람직하게는 200°C 내지 600°C의 온도 범위에서 수행될 수 있다.
또한 수소 가스 분위기에서 수행되는 반도체 소자(200)에 대한 열처리는 3% 내지 10%의 수소 가스가 존재하는 환경에서 수행될 수 있다. 수소 이외의 기체는 질소(N2)일 수 있다. 수소 농도가 10% 이상이 되면 가연성 환경에서 폭발 위험성이 증대될 수 있으나, 고압 수소 열처리 장치 설계상 가능하다면 사용할 수 있으므로 그 이상의 농도의 수소를 사용하는 것을 배제하는 것은 아니다. 예컨대 90% 이상 또는 100%의 수소 농도에서 반도체 소자(200)에 대한 열처리가 수행될 수 있다.
수소 가스는 H2, D2, H2O 중 적어도 하나의 성분을 포함할 수 있다.
반도체 소자(200)에 대한 열처리가 수행되면 선택적 투과 마스크(100)에 의해서 제1 투과 제어 영역(110)을 통과하는 수소 이온의 양, 제2 투과 제어 영역(120)을 통과하는 수소 이온의 양은 서로 다르게 나타난다. 이로 인해 제1 서브 반도체 소자(220)의 계면에 침투하는 수소 이온의 양, 제2 서브 반도체 소자(230)의 계면에 침투하는 수소 이온의 양, 제3 서브 반도체 소자(240)의 계면에 침투하는 수소 이온의 양이 서로 달라진다. 예컨대, 선택적 투과 마스크(100)가 적용되지 않은 제3 서브 반도체 소자(240)의 계면에는, 제1 서브 반도체 소자(220)의 계면이나 제2 서브 반도체 소자(230)의 계면에 비해 상대적으로 많은 양의 수소 이온이 침투할 수 있다. 또한 제1 서브 반도체 소자(210)의 계면에는 제2 서브 반도체 소자(230)의 계면에 비해 상대적으로 많은 양의 수소 이온이 침투할 수 있다.
따라서, 선택적 투과 마스크(100)를 이용하여 제조된 반도체 소자(200)에 포함되는 제1 서브 반도체 소자(220)의 전기적 특성, 제2 서브 반도체 소자(230)의 전기적 특성, 제3 서브 반도체 소자(240)의 전기적 특성은 서로 달라질 수 있다.
일 실시예에서, 제1 서브 반도체 소자(220)의 사용 전원전압은 제3 서브 반도체 소자(240)의 사용 전원전압 보다 더 크고, 제2 서브 반도체 소자(230)의 사용 전원전압보다 더 작을 수 있다.
따라서 선택적 투과 마스크(100)를 이용하여 제1 서브 반도체 소자(220)의 계면에 주입되는 수소량이 제3 서브 반도체 소자(240)의 계면에 주입되는 수소량 보다 더 작고, 제2 서브 반도체 소자(230)의 계면의 주입되는 수소량보다 더 크게 설정될 수 있다.도 13은 일 실시예에 따른 선택적 투과 마스크의 두께와 수소 투과율간의 관계를 나타내는 그래프이다.
도 13에는 Si3N4로 이루어지고 LPCVD 방법에 의해 제조된 선택적 투과 마스크를 이용하여, 약 400°C의 온도와 약 10기압(atm)의 수소 가스 분위기에서 10분동안 열처리가 수행될 때, 선택적 투과 마스크의 두께와 수소 투과율간의 관계가 도시된다. 도시된 바와 같이, 선택적 투과 마스크의 두께가 작을수록 수소 투과율이 높다. 예컨대 선택적 투과 마스크의 두께가 2nm일 때에는 약 30% 정도의 수소 이온이 선택적 투과 마스크를 통과한다. 다른 예로, 선택적 투과 마스크의 두께가 15nm일 때에는 수소 이온이 선택적 투과 마스크를 거의 통과하지 못한다. 다른 예로, 선택적 투과 마스크의 두께가 20nm일 때에는 수소 이온이 선택적 투과 마스크를 전혀 통과하지 못한다.
따라서, 각 영역 별로 선택적 투과 마스크의 두께를 다르게 설정함으로써 각 영역 별 수소 이온의 투과율 및 그에 따른 각 영역의 계면의 패시베이션 레벨을 다르게 조절할 수 있다.
도 14는 제4 실시예에 따른 선택적 투과 마스크를 나타낸다.
제4 실시예에 따른 선택적 투과 마스크(100)는 제1 두께(h1)를 가지는 제1 투과 제어 영역(110) 및 제1 투과 제어 영역(110)에 인접하게 배치되고 제2 두께(h2)를 가지는 제2 투과 제어 영역(120)을 포함할 수 있다. 제2 두께(h2)는 제1 두께(h1)보다 작을 수 있다(h2 < h1).
제1 투과 제어 영역(110)은 상부 층(110-2)과 하부 층(110-1)으로 구성될 수 있다. 상부 층(110-2)과 하부 층(110-1)은 서로 다른 성분으로 구성될 수 있다. 예를 들어, 하부 층(110-1)은 제2 투과 제어 영역(120)과 동일한 실리콘나이트라이드(SixNy, 1≤x≤3, 1≤y≤4))로 이루어지고, 상부 층(110-2)은 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘옥시나이트라이드(SixNyOz)로 구성될 수 있다. 다른 예로, 하부 층(110-1)은 실리콘나이트라이드 보다 수소 투과율이 높은 실리콘옥시나이트라이드(SixNyOz)로 이루어지고, 상부 층(110-2)은 제2 투과 제어 영역(120)과 동일한 실리콘나이트라이드(SixNy , 1≤x≤3, 1≤y≤4)) 로 구성될 수 있다. 이에 따라서 제1 투과 제어 영역(110)의 수소 투과율과 제2 투과 제어 영역(120)의 수소 투과율은 서로 다르게 설정될 수 있다.
제1 투과 제어 영역(110)의 상부 층(110-2)은 하부 층(110-1)상에 증착되어 형성될 수 있다. 실시예에 따라서는 에칭 공정이 추가될 수도 있다.
일 실시예에서, 상부 층(110-2)과 하부 층(110-1)은 동일한 증착방법에 의해 제조될 수도 있고, 서로 다른 증착 방법에 의해 제조될 수도 있다. 예를 들어 하부 층(110-1)은 원자층 증착(ALD) 방법에 의해 실리콘나이트라이드 성분으로 형성되고, 상부 층(110-2)은 저압화학 기상증착(LPCVD)에 의해 실리콘 옥시나이트라이드로 형성될 수 있다. 다른 예로, 하부 층(110-1)은 저압화학 기상증착(LPCVD) 방법에 의해 실리콘나이트라이드 성분으로 형성되고 상부 층(110-2)은 원자층 증착(ALD) 방법에 의해 실리콘 옥시나이트라이드로 형성될 수 있다. 일 실시예에서, 하부 층(110-1)의 두께는 1nm 내지 8nm일 수 있다.
도 15는 제5 실시예에 따른 선택적 투과 마스크를 나타낸다.
제5 실시예에 따른 선택적 투과 마스크(100)는 제1 두께(h1)를 가지는 제1 투과 제어 영역(110), 제1 투과 제어 영역(110)에 인접하게 배치되고 제2 두께(h2)를 가지는 제2 투과 제어 영역(120), 제2 투과 제어 영역(120)에 인접하게 배치되고 제3 두께(h3)를 가지는 제3 투과 제어 영역(130)을 포함할 수 있다. 제3 두께(h2)는 제1 두께(h1)보다 크고, 제1 두께(h1)는 제2 두께(h2)보다 클 수 있다(h3 > h1 > h2).
일 실시예에서, 제1 투과 제어 영역(110) 및 제3 투과 제어 영역(130)은 각각 상부 층(110-2, 130-2)과 하부 층(110-1, 130-1)으로 구성될 수 있다. 상부 층(110-2, 130-2)과 하부 층(110-1, 130-1)은 서로 다른 성분으로 구성될 수 있다. 예를 들어, 하부 층(110-1, 130-1)은 제2의 투과 제어 영역(120)과 동일한 실리콘나이트라이드(SixNy, 1≤x≤3, 1≤y≤4)로 이루어지고, 상부 층(110-2, 130-2)은 실리콘나이트라이드보다 수소 투과도가 높은 실리콘 옥시나이트라이드(SixNyOz)로 구성될 수 있다. 다른 예로, 하부 층(110-1, 130-1)은 실리콘나이트라이드보다 수소 투과도가 높은 실리콘 옥시나이트라이드(SixNyOz)로 이루어지고, 상부 층(110-2, 130-2)은 제2의 투과 제어 영역(120)과 동일한 실리콘나이트라이드(SixNy , 1≤x≤3, 1≤y≤4)로 구성될 수 있다.
제3 투과 제어 영역(130)의 상부 층(130-2)의 두께는 제1 투과 제어 영역(110)의 상부 층(110-2)의 두께와 다를 수 있다. 예컨대 제3 투과 제어 영역(130)의 상부 층(130-2)의 두께는 제1 투과 제어 영역(110)의 상부 층(110-2)의 두께보다 클 수 있다. 이에 따라서 제1 투과 제어 영역(110)의 수소 투과율, 제2 투과 제어 영역(120)의 수소 투과율, 제3 투과 제어 영역(130)의 수소 투과율은 서로 다르게 설정될 수 있다.
제1 투과 제어 영역(110)의 상부 층(110-2)은 하부 층(110-1)상에 증착되어 형성될 수 있다. 제3 투과 제어 영역(130)의 상부 층(130-2)은 하부 층(130-1)상에 증착되어 형성될 수 있다. 실시예에 따라서는 에칭 공정이 추가될 수도 있다.
일 실시예에서, 상부 층(110-2, 130-2)과 하부 층(110-1, 130-1)은 동일한 증착방법에 의해 제조될 수도 있고, 서로 다른 증착 방법에 의해 제조될 수도 있다. 예를 들어 하부 층(110-1, 130-1)은 원자층 증착(ALD) 방법에 의해 실리콘나이트라이드 성분으로 형성되고, 상부 층(110-2, 130-2)은 저압화학 기상증착(LPCVD)에 의해 실리콘 옥시나이트라이드로 형성될 수 있다. 다른 예로, 하부 층(110-1, 130-1)은 저압화학 기상증착(LPCVD) 방법에 의해 실리콘나이트라이드 성분으로 형성되고 상부 층(110-2, 130-2)은 원자층 증착(ALD) 방법에 의해 실리콘 옥시나이트라이드로 형성될 수 있다. 일 실시예에서, 하부 층(110-1, 130-1)의 두께는 1nm 내지 8nm일 수 있다.
도 14 및 도 15에는 제1 투과 제어 영역(110) 또는 제3 투과 제어 영역(130)이 2개의 층으로 구성되는 실시예가 도시된다. 그러나 다른 실시예에서, 선택적 투과 마스크에 포함되는 임의의 투과 제어 영역은 3개 이상의 층으로 구성될 수도 있다.
이상과 같이 본 명세서에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 명세서가 한정되는 것은 아니며, 통상의 기술자에 의해 다양한 변형이 이루어질 수 있을 것이다. 아울러 앞서 본 명세서의 실시예를 설명하면서 본 명세서의 구성에 따른 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 한다.

Claims (7)

  1. 기판 상에 배치되는 복수의 서브 반도체 소자를 포함하는 반도체 소자를 준비하는 단계;
    상기 반도체 소자의 상부에 선택적 투과 마스크를 배치하는 단계; 및
    수소 가스 분위기에서 상기 반도체 소자에 대한 열처리를 수행하는 단계를 포함하고,
    상기 선택적 투과 마스크는 서로 다른 수소 투과율을 갖는 복수의 투과 제어 영역을 포함하고,
    각각의 투과 제어 영역은 각각의 서브 반도체 소자의 위치와 대응되는
    반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 소자에 대한 열처리는
    2기압 내지 50기압의 압력 범위에서 수행되는
    반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 소자에 대한 열처리는
    200°C 내지 600°C의 온도 범위에서 수행되는
    반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    각각의 투과 제어 영역은 서로 다른 두께를 갖는
    반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    각각의 투과 제어 영역은 서로 다른 성분으로 이루어지는
    반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 복수의 투과 제어 영역 중 적어도 하나는 서로 다른 성분을 갖는 복수의 층으로 구성되는
    반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    사용 전압값이 상대적으로 큰 서브 반도체 소자 상에는 수소 투과율이 상대적으로 작은 투과 제어 영역이 배치되고, 사용 전압값이 상대적으로 작은 서브 반도체 소자 상에는 수소 투과율이 상대적으로 큰 투과 제어 영역이 배치되는
    반도체 소자의 제조 방법.
PCT/KR2023/010114 2022-07-18 2023-07-14 반도체 소자의 제조 방법 WO2024019435A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220087906 2022-07-18
KR20220087899 2022-07-18
KR10-2022-0087899 2022-07-18
KR10-2022-0087906 2022-07-18

Publications (1)

Publication Number Publication Date
WO2024019435A1 true WO2024019435A1 (ko) 2024-01-25

Family

ID=89618055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/010114 WO2024019435A1 (ko) 2022-07-18 2023-07-14 반도체 소자의 제조 방법

Country Status (3)

Country Link
KR (1) KR20240011098A (ko)
TW (1) TW202405944A (ko)
WO (1) WO2024019435A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059729A (ko) * 2002-12-28 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 트리플 게이트 산화막 형성 방법
KR20060098864A (ko) * 2005-03-08 2006-09-19 광주과학기술원 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
KR20110054305A (ko) * 2009-11-17 2011-05-25 주식회사 동부하이텍 반도체 소자의 제조방법
KR20140050456A (ko) * 2012-10-19 2014-04-29 부산대학교 산학협력단 Dlc 패턴을 포함하는 포토 마스크 및 그 제조방법
KR20180090655A (ko) * 2017-02-03 2018-08-13 주식회사 에이치피에스피 반도체 열처리방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059729A (ko) * 2002-12-28 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 트리플 게이트 산화막 형성 방법
KR20060098864A (ko) * 2005-03-08 2006-09-19 광주과학기술원 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
KR20110054305A (ko) * 2009-11-17 2011-05-25 주식회사 동부하이텍 반도체 소자의 제조방법
KR20140050456A (ko) * 2012-10-19 2014-04-29 부산대학교 산학협력단 Dlc 패턴을 포함하는 포토 마스크 및 그 제조방법
KR20180090655A (ko) * 2017-02-03 2018-08-13 주식회사 에이치피에스피 반도체 열처리방법

Also Published As

Publication number Publication date
TW202405944A (zh) 2024-02-01
KR20240011098A (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
KR100702694B1 (ko) 터널링 효과를 저지하는 초박막 절연물을 갖는 반도체 디바이스를 제조하는 방법
US7569502B2 (en) Method of forming a silicon oxynitride layer
CA1133133A (en) Non-volatile memory devices fabricated from graded or stepped energy band gap insulator mim or mis structures
US9269785B2 (en) Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US4774197A (en) Method of improving silicon dioxide
US6225167B1 (en) Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
US20100027345A1 (en) Erasable non-volatile memory device using hole trapping in high-k dielectrics
CN101295735B (zh) 非易失性半导体存储器件
WO2020209535A1 (ko) 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법
KR20140084914A (ko) 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법
US6753229B1 (en) Multiple-thickness gate oxide formed by oxygen implantation
JPH03177064A (ja) 半導体装置の製造方法
WO2018101770A1 (ko) 2단자 수직형 1t-디램 및 그 제조 방법
WO2024019435A1 (ko) 반도체 소자의 제조 방법
US20190013323A1 (en) Integrated computing structures formed on silicon
WO2021137432A1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
US8304306B2 (en) Fabrication of devices having different interfacial oxide thickness via lateral oxidation
KR100677986B1 (ko) 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법
CN104299911B (zh) 通过单步骤沉积实现栅极包覆
WO2019112370A1 (ko) 2단자 수직형 1t-디램 및 그 제조 방법
WO2024005610A1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
WO2023003319A1 (ko) 공정 편차에 기초한 식별 키 생성 회로
TW476154B (en) Semiconductor device and method of manufacturing the same
WO2022010194A1 (ko) 메모리 동작을 개선한 3차원 플래시 메모리
WO2022220450A1 (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23843284

Country of ref document: EP

Kind code of ref document: A1