WO2023287011A1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
WO2023287011A1
WO2023287011A1 PCT/KR2022/007407 KR2022007407W WO2023287011A1 WO 2023287011 A1 WO2023287011 A1 WO 2023287011A1 KR 2022007407 W KR2022007407 W KR 2022007407W WO 2023287011 A1 WO2023287011 A1 WO 2023287011A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
node
driving transistor
driving
sub
Prior art date
Application number
PCT/KR2022/007407
Other languages
English (en)
French (fr)
Inventor
김진호
김용상
오동건
오종수
김은호
박승란
홍사라
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220004255A external-priority patent/KR20230011844A/ko
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to EP22842274.7A priority Critical patent/EP4290506A4/en
Priority to CN202280037744.3A priority patent/CN117441202A/zh
Priority to US17/873,948 priority patent/US20230018546A1/en
Publication of WO2023287011A1 publication Critical patent/WO2023287011A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/33—Pulse-amplitude modulation [PAM]

Definitions

  • the present disclosure relates to a display device, and more particularly, to a display device including a pixel array made of self-light emitting devices.
  • Inorganic light-emitting devices such as red LED (Light Emitting Diode), green LED, and blue LED (hereinafter, LED refers to inorganic light-emitting device) are driven by sub-pixels, and the gradation of the sub-pixels is PAM (Pulse Amplitude Modulation) driven. method can be controlled.
  • both the brightness (eg, gradation) and wavelength of emitted light are changed according to the magnitude of the driving current, and thus the color reproducibility of the image is reduced.
  • 1 illustrates a change in wavelength according to the magnitude of driving current flowing through a blue LED, a green LED, and a red LED.
  • An object of the present disclosure is to provide a display device capable of preventing a phenomenon in which a wavelength of light emitted from an inorganic light emitting device is changed according to a gray level, and a method for driving the same.
  • Another object of the present disclosure is to provide a display device capable of compensating for stains that may appear on an image due to a difference in threshold voltage between driving transistors and correcting color, and a method for driving the same.
  • Another object of the present disclosure is a display device including one display module or a display device including a modular display panel composed of a plurality of display modules, a display device capable of compensating for staining or color correction of a display panel, and It is to provide a driving method thereof.
  • Another object of the present disclosure is to provide a display device and a driving method thereof capable of reducing power consumption when driving a display panel.
  • Another object of the present disclosure is to provide a display device and a driving method capable of compensating for an effect of a drop in a driving voltage that occurs differently for each position of a display panel on a process of setting a data voltage.
  • Another object of the present disclosure is to provide a display device including a more optimized driving circuit and a driving method thereof capable of stably and efficiently driving an inorganic light emitting device.
  • Another object of the present disclosure is to provide a display device capable of removing image distortion that may occur at the boundary between upper and lower display modules when a modular display panel is configured by combining a plurality of display modules, and a method for driving the same. there is.
  • a display device for achieving the above object includes a modular display panel including a plurality of display modules arranged in a matrix form, and a timing controller, each of the plurality of display modules A display panel including a pixel array in which pixels composed of a plurality of inorganic light emitting elements are arranged in a plurality of row lines, and sub-pixel circuits corresponding to each of the inorganic light emitting elements of the pixel array, and an inorganic light emitting element of the pixel array and a driver for driving the sub-pixel circuits in row-line order based on a start signal provided from the timing controller so that the sub-pixel circuits emit light in row-line order, wherein the timing controller comprises: a first display module among the plurality of display modules; Provides the first start signal to the driving unit of the first display module so that the inorganic light emitting elements of the second display module is disposed adjacent to and below the first display module to sequentially emit light from the first row line to the last row line.
  • a second start signal to the driving unit
  • the driver when the start signal is provided, the driver provides gate signals to the sub-pixel circuits in row line order to drive the sub-pixel circuits in row line order, and the gate signal is applied to the sub-pixel circuits It may include a scan signal for applying an image data voltage, and an emission signal for emitting light from the inorganic light emitting devices of the pixel array based on the applied image data voltage.
  • the sub-pixel circuits are driven in the order of a data setting period and a plurality of emission periods for each row line for one image frame, and the driving unit controls the sub-pixel circuits of the corresponding row line during the data setting period of each row line.
  • the scan signal may be provided to and the emission signal may be applied to subpixel circuits of a corresponding row line during each of a plurality of emission periods of each row line.
  • a first emission section among the plurality of emission sections may be temporally continuous with the data setting section, and each of the plurality of emission sections may have a preset time interval.
  • the image data voltage includes a constant current source data voltage and a PWM data voltage
  • each of the sub-pixel circuits includes a first driving transistor, and a corresponding inorganic light emitting device based on the constant current source data voltage
  • a PWM circuit including a constant current generator circuit for providing a constant current and a second driving transistor, and controlling a time for the constant current to be provided to the corresponding inorganic light emitting device based on the PWM data voltage can include
  • the constant current source circuit provides the constant current to the corresponding inorganic light emitting element based on the first voltage applied to the gate terminal of the first driving transistor in each of the plurality of light emitting sections, and the first voltage may be a voltage based on the constant current source data voltage and the threshold voltage of the first driving transistor.
  • the constant current source circuit may include a first transistor including a source terminal to which the constant current source data voltage is applied and a drain terminal connected to the source terminal of the first driving transistor, and a source connected to the drain terminal of the first driving transistor.
  • a second transistor including a terminal and a drain terminal connected to a gate terminal of the first driving transistor, and in the data setting period, when the first and second transistors are turned on while the first driving transistor is turned on, A voltage obtained by summing the constant current source data voltage and the threshold voltage of the first driving transistor may be applied to a gate terminal of the first driving transistor.
  • the PWM circuit controls a time during which the constant current is provided to the corresponding inorganic light emitting element based on a second voltage applied to a gate terminal of the second driving transistor in each of the plurality of light emitting sections,
  • the second voltage may be a voltage based on the threshold voltage of the second driving transistor, the PWM data voltage, and a sweep voltage that sweeps between the two voltages.
  • the PWM circuit includes a first capacitor having one end connected to the source terminal of the second driving transistor and the other end connected to the gate terminal of the second driving transistor, wherein the second driving transistor comprises the first capacitor. 2 It operates as a source follower while the constant current source data voltage is applied to the drain terminal of the driving transistor, and the threshold voltage of the second driving transistor is reduced while the second driving transistor operates as the source follower. It may be obtained from the source terminal (at) of and coupled to the gate terminal of the second driving transistor through the first capacitor.
  • the PWM circuit includes a second capacitor having one end connected to the gate terminal of the second driving transistor and the other end receiving the PWM data voltage and the sweep voltage, wherein the PWM data voltage is When the sweep voltage is applied to the other end of the second capacitor in a period, and the sweep voltage is applied to the other end of the second capacitor in each of the plurality of emission periods, the second driving transistor along with the sweep voltage through the second capacitor It may be coupled to the gate terminal.
  • the drain terminal of the second driving transistor is connected to the source terminal of the first driving transistor, and the constant current source circuit generates a driving voltage applied to the source terminal of the first driving transistor in each of the plurality of emission periods. While being applied, the constant current is provided to the corresponding inorganic light emitting device, and the PWM circuit, in each of the plurality of light emitting sections, while the second voltage is changed according to the change in the sweep voltage, the second driving transistor During the time interval during which the driving voltage is applied to the source terminal of the first driving transistor and the second driving transistor is turned on, the driving voltage may vary depending on the magnitude of the PWM data voltage.
  • the sub-pixel circuits may be driven by a first driving voltage in each of the plurality of emission periods, and driven by a second driving voltage separate from the first driving voltage in the data setting period.
  • the sweep voltage is a portion selected based on the emission signal among input sweep signals in which a voltage linearly changing from a first voltage to a second voltage is continuously repeated, and the subpixel circuits of the display panel have The same input sweep signal may be applied.
  • the sweep voltage sweeps once between the first voltage and the second voltage in each of the plurality of emission sections, and starts to sweep between the first voltage and the second voltage at the sweep voltage.
  • the starting voltage may vary according to the low line.
  • the PWM circuit controls a time during which the constant current is provided to the corresponding inorganic light emitting element based on a third voltage applied to a gate terminal of the second driving transistor in each of the plurality of light emitting sections,
  • the third voltage may be a voltage based on a PWM data voltage obtained by compensating for the threshold voltage of the second driving transistor and a sweep voltage that sweeps between the two voltages.
  • the PWM circuit includes a third capacitor having one end connected to the gate terminal of the second driving transistor and the other end receiving the PWM data voltage for which the threshold voltage is compensated and the sweep voltage, and wherein the threshold voltage is The compensated PWM data voltage is applied to the other end of the third capacitor in the data setting period, and when the sweep voltage is applied to the other end of the third capacitor in each of the plurality of emission periods, the PWM data voltage is applied through the third capacitor.
  • a sweep voltage may be coupled to the gate terminal of the second driving transistor.
  • a phenomenon in which a wavelength of light emitted from an inorganic light emitting device changes according to a gray level can be prevented by PWM driving the inorganic light emitting device in an active matrix (AM) method.
  • AM active matrix
  • a display device including one display module or a modular display panel composed of a plurality of display modules, it is easy to compensate for staining or color correction of a display panel.
  • instantaneous peak power consumption can be reduced by driving the display panel so that the inorganic light emitting devices sequentially emit light in row order.
  • a more optimized driving circuit can be designed, and the inorganic light emitting device can be stably and efficiently driven.
  • 1 is a graph showing a change in wavelength according to the magnitude of driving current flowing through a blue LED, a green LED, and a red LED;
  • FIG. 2 is a diagram for explaining a pixel structure of a display panel according to an exemplary embodiment
  • 3A is a conceptual diagram illustrating a driving method of a conventional display panel
  • 3B is a conceptual diagram illustrating a driving method of a display panel according to an embodiment
  • 3C is a conceptual diagram illustrating a driving method of a display panel according to an embodiment
  • FIG. 4 is a block diagram showing the configuration of a display module according to an embodiment
  • 5A is a cross-sectional view of a display panel according to an embodiment
  • 5B is a cross-sectional view of a display panel according to an embodiment
  • 5C is a plan view of a TFT layer according to an embodiment
  • 6A is a diagram for explaining a progressive driving method of a display panel according to an embodiment
  • 6B is a diagram for explaining a progressive driving method of a display panel according to an embodiment
  • FIG. 7 is a detailed block diagram of a display module according to an embodiment
  • FIG. 8 is a schematic block diagram of a sub-pixel circuit according to an embodiment
  • 9A is a detailed circuit diagram of a sub-pixel circuit according to an embodiment
  • FIG. 9B is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 9A according to an embodiment during an image frame period and a blanking period;
  • 10A is a diagram for explaining an operation of a subpixel circuit according to Vini(n) and VST(n) among scan signals according to an exemplary embodiment
  • 10B is a diagram for explaining an operation of a subpixel circuit according to SP(n) among scan signals according to an exemplary embodiment
  • 10C is a diagram for explaining an operation of a sub-pixel circuit according to Vcomp(n) among scan signals according to an exemplary embodiment
  • 10D is a diagram for explaining an operation of a subpixel circuit according to an emission signal Emi(n) according to an exemplary embodiment
  • FIG. 11A is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 9A according to an embodiment
  • 11B is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 9A according to an exemplary embodiment
  • 11C is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 9A according to an exemplary embodiment
  • 12A is a detailed circuit diagram of a sub-pixel circuit according to another embodiment
  • FIG. 12B is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 12A during an image frame period and a blanking period according to an embodiment
  • 13A is a diagram for explaining an operation of a subpixel circuit according to Vini(n) and VST(n) among scan signals according to an exemplary embodiment
  • 13B is a diagram for explaining an operation of a subpixel circuit according to SCCG(n) and Vini2(n) among scan signals according to an embodiment
  • 13C is a diagram for explaining an operation of a sub-pixel circuit according to Vcomp(n) among scan signals according to an embodiment
  • 13D is a diagram for explaining an operation of a sub-pixel circuit according to SPWM(n) among scan signals according to an embodiment
  • 13E is a diagram for explaining an operation of a subpixel circuit according to an emission signal Emi(n) according to an exemplary embodiment
  • FIG. 14A is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 12A according to an embodiment
  • FIG. 14B is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 12A according to an embodiment
  • 14C is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 12A according to an embodiment
  • 15A is a detailed circuit diagram of a sub-pixel circuit according to another embodiment.
  • 15B is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 15A during an image frame period and a blanking period according to an embodiment
  • 16A is a diagram for explaining an operation of a subpixel circuit according to Vini(n) and VST(n) among scan signals according to an exemplary embodiment
  • 16B is a diagram for explaining an operation of a subpixel circuit according to SP(n) among scan signals according to an embodiment
  • 16C is a diagram for explaining an operation of a subpixel circuit according to an emission signal Emi(n) according to an exemplary embodiment
  • 17A is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 15A according to an embodiment
  • 17B is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 15A according to an embodiment
  • 17C is a diagram for explaining a PWM operation of a sub-pixel circuit having the configuration shown in FIG. 15A according to an embodiment
  • FIG. 18 is a diagram schematically illustrating a configuration of a display device according to an exemplary embodiment
  • 19A is a diagram illustrating a method in which a data setting section and a light emitting section progress when a modular display panel is driven in a simultaneous scan method according to an embodiment
  • 19B is a diagram illustrating a method in which a data setting section and a light emitting section progress when a modular display panel is driven in a high-speed continuous scan method according to an embodiment
  • 20 is a block diagram of a display device according to an embodiment
  • 21A is a block diagram for explaining a method of driving a gate driver according to an exemplary embodiment.
  • 21B is a diagram illustrating display modules arranged in a first column line among a plurality of display modules of FIG. 18 according to an embodiment.
  • a certain component eg, a first component
  • another component eg, a second component
  • the certain component eg, the first component element
  • the other component eg, the second component
  • a certain component eg, the first component
  • the third component e.g, the third component
  • it may be coupled to other components (eg the second component).
  • an element eg, a first element
  • another element eg, a second element
  • the element eg, the first element
  • another element eg, a third element
  • 1 illustrates a change in wavelength according to the magnitude of a driving current flowing through a blue LED, a green LED, and a red LED.
  • FIG. 2 is a diagram for explaining a pixel structure of a display panel according to an exemplary embodiment of the present disclosure.
  • the display panel 100 includes a plurality of pixels 10 disposed (or arranged) in a matrix form, that is, a pixel array.
  • the pixel array includes a plurality of row lines or a plurality of column lines.
  • the row line may be called a horizontal line, scan line, or gate line
  • the column line may be called a vertical line or data line.
  • row line, column line, horizontal line, and vertical line are used to refer to lines formed by pixels on a pixel array, and the terms scan line, gate line, and data line are used to indicate data or signals are transmitted. It may also be used as a term for referring to actual wiring on the display panel 100 to be.
  • each pixel 10 of the pixel array has three types such as a red (R) sub-pixel 20-1, a green (G) sub-pixel 20-2 and a blue (B) sub-pixel 20-3.
  • R red
  • G green
  • B blue
  • each pixel 10 may include a plurality of inorganic light emitting elements constituting the subpixels 20-1, 20-2, and 20-3.
  • each pixel 10 includes an R inorganic light emitting element constituting the R subpixel 20-1, a G inorganic light emitting element constituting the G subpixel 20-2, and a B subpixel 20-1. 3) may include three types of inorganic light emitting elements such as B inorganic light emitting elements constituting.
  • each pixel 10 may include three blue inorganic light emitting elements.
  • a color filter for realizing R, G, and B colors may be provided on each inorganic light emitting device.
  • the color filter may be a quantum dot (QD) color filter, but is not limited thereto.
  • a sub-pixel circuit for driving the inorganic light emitting device may be provided in the display panel 100 for each inorganic light emitting device.
  • each sub-pixel circuit may provide a driving current to a corresponding inorganic light emitting device based on an externally applied image data voltage.
  • the image data voltage includes a constant current generator (Constant Current Generator) data voltage and a pulse width modulation (PWM) data voltage.
  • Each sub-pixel circuit may express a gradation of an image by providing a driving current having a magnitude corresponding to the constant current source data voltage to the inorganic light emitting device for a time corresponding to the PWM data voltage. Details regarding this will be described later.
  • the sub-pixel circuits included in each row line of the display panel 100 may be driven in the order of "setting (or programming) an image data voltage” and “providing a driving current based on the set image data voltage”.
  • the sub-pixel circuits included in each row line of the display panel 100 may be sequentially driven in row line order.
  • An operation of setting the image data voltage of the circuits may be sequentially performed in the row line order.
  • An operation of providing a driving current of s may also be sequentially performed in order of a low line.
  • subpixels 20 - 1 to 20 - 3 are arranged in an L-shape in which the left and right sides are reversed in one pixel area as an example.
  • the embodiment is not limited thereto, and the R, G, and B subpixels 20-1 to 20-3 may be arranged in a row within the pixel area or may be arranged in various forms according to the embodiment.
  • one pixel may include a different number of subpixels.
  • one pixel may include four types of subpixels such as R, G, B, and W (white). It may also include any other number of sub-pixels.
  • FIGS. 3B and 3C are conceptual diagrams illustrating a driving method of a display panel according to an embodiment of the present disclosure.
  • 3A to 3C illustrate a method of driving a display panel for one video frame time.
  • a vertical axis represents a row line of the display panel 100
  • a horizontal axis represents time.
  • the data setting period represents a driving period of the display panel 100 in which image data voltages are set in the sub-pixel circuits included in each row line
  • the emission period indicates the sub-pixel circuits included in each row line
  • It shows the driving period of the display panel 100 in which driving current is provided to the inorganic light emitting device based on the image data voltage set in the data setting period.
  • the inorganic light emitting elements emit light according to the driving current within the light emitting section.
  • the data setting period of row lines and the emission period may be sequentially performed in row line order.
  • 3B and 3C illustrate two embodiments in which a data setting period and an emission period sequentially proceed in the row line order.
  • data setting sections for all row lines are performed during one frame time.
  • data setting sections for all row lines are performed for a time much shorter than one frame time. In both embodiments, it can be seen that the data setting section and the emission section proceed sequentially in the row line order.
  • a driving method in which the data setting section and the emission section sequentially proceed in the row line order as shown in FIGS. 3B and 3C will be referred to as a "progressive driving method" to distinguish it from the collective driving method of FIG. 3A.
  • the display panel 100 is driven in an active matrix (AM) method, and each sub-pixel may express a gray level of an image in a PWM method. Therefore, unlike the prior art in which gradation is expressed using the PAM method, a phenomenon in which the wavelength of light emitted by the inorganic light emitting device changes according to the gradation can be prevented. In addition, instantaneous peak power consumption can be reduced by driving the display panel 100 so that subpixels sequentially emit light in row order.
  • AM active matrix
  • the display module 1000 includes a display panel 100 and a driving unit 500 .
  • the driving unit 500 drives the display panel 100 .
  • the driver 500 may provide various control signals, data signals, driving voltages, etc. to the display panel 100 to drive the display panel 100 .
  • the display panel 100 may be driven in order of row lines.
  • the driver 500 may include a gate driver for driving pixels on the pixel array in units of row lines.
  • the gate driver is a scan signal (eg, VST(n), SP(n), SCCG(n), SPWM(n), Vcomp(n), Vini(n), Vini2(n) described later) and Emmy Pixels may be driven in units of row lines by providing an operation signal (eg, Emi(n), which will be described later) for each row line.
  • a gate driver providing a scan signal may be referred to as a scan driver
  • a gate driver providing an emmy signal may be referred to as an emission driver.
  • the driving unit 500 includes a data driver (or source driver) for providing PWM data voltages (eg, VPWM_R/G/B to be described later) to each pixel (or each sub-pixel) of the display panel 100.
  • a data driver or source driver for providing PWM data voltages (eg, VPWM_R/G/B to be described later) to each pixel (or each sub-pixel) of the display panel 100.
  • PWM data voltages eg, VPWM_R/G/B to be described later
  • the driver 500 may include a demultiplexer circuit for selecting each of the plurality of subpixels 20 - 1 to 20 - 3 included in one pixel 10 .
  • the driving unit 500 generates various DC voltages (eg, a first driving voltage VDD_PAM, a second driving voltage VDD_PWM, a ground voltage VSS, a reference voltage Vref, etc.) or constant current source data
  • a power integrated circuit (IC) (or a DC voltage providing circuit) may be included to provide a voltage (eg, VCCG_R/G/B, which will be described later) to each sub-pixel circuit included in the display panel 100. there is.
  • the driving unit 500 is used to shift the level of various signals provided from the TCON (Timing Controller) to the level used in the above-described driver (eg, gate driver or data driver) or display panel 100.
  • a level shifter may be included.
  • the level shifter may shift the level of various clock signals or start signals VST provided from TCON and provide the level shift to the gate driver.
  • the start signal VST is a different signal from VST(n), which is one of the aforementioned scan signals. That is, VST(n) is a type of scan signal applied from the gate driver to the subpixel circuit, whereas VST is a control signal provided from TCON to the gate driver through a level shifter. Details of VST(n) and VST will be described later in related sections.
  • the level shifter may shift the level of the sweep signal Sweep or the test signal TEST generated by TCON and provide the shifted level to the sub-pixel circuits of the display panel 100 . Details of the test signal TEST or the sweep signal Sweep will be described later.
  • the various components described above that may be included in the driving unit 500 are disposed on a printed circuit board (PCB) separate from the display panel 100, It may be connected to sub-pixel circuits formed on the TFT layer of the display panel 100 through a Film On Glass (FOG) wire.
  • PCB printed circuit board
  • FOG Film On Glass
  • At least some of the various components described above are disposed on a film in the form of COF (Chip On Film) and formed on the TFT layer of the display panel 100 through FOG (Film On Glass) wiring Sub-pixel circuits may be connected with
  • At least some of the various components described above may be a COG (Chip On Glass) type of a back surface of a glass substrate (to be described later) of the display panel 100 (the surface opposite to the surface on which the TFT layer is formed based on the glass substrate). ), and may be connected to sub-pixel circuits formed on the TFT layer of the display panel 100 through connection wires.
  • COG Chip On Glass
  • At least some of the various components described above may be formed on the TFT layer and connected to the sub-pixel circuits along with the sub-pixel circuits formed on the TFT layer in the display panel 100 .
  • a gate driver and a demultiplexer circuit are formed in the TFT layer of the display panel 100, and a data driver is disposed on the back surface of the glass substrate of the display panel 100 in the form of a COG,
  • a level shifter may be disposed on a film in the form of a COF, and a power IC and a timing controller (TCON) may be disposed on an external printed circuit board (PCB), but is not limited thereto.
  • the driving unit 500 may drive the display panel 100 in a progressive driving method. To this end, the driving unit 500 sets the image data voltages in the order of row lines in the sub-pixel circuits of the display panel 100 during the data setting period, and during the light emission period, the pixels of the pixel array are set based on the set image data voltages. Thus, sub-pixel circuits may be driven to emit light in order of row lines.
  • the display panel 100 includes the pixel array as described above with reference to FIG. 2 and can display an image corresponding to an applied image data voltage.
  • Each sub-pixel circuit included in the display panel 100 may provide a driving current having a controlled magnitude and driving time (or pulse width) to a corresponding inorganic light emitting element based on an image data voltage. .
  • Inorganic light emitting elements constituting the pixel array emit light according to a driving current provided from a corresponding sub-pixel circuit, and accordingly, an image may be displayed on the display panel 100 .
  • FIG. 5A is a cross-sectional view of the display panel 100 according to an exemplary embodiment. In FIG. 5A , only one pixel included in the display panel 100 is illustrated for convenience of explanation.
  • the display panel 100 may include a glass substrate 80, a TFT layer 70, and inorganic light emitting devices R, G, and B 120-1, 120-2, and 120-3.
  • the above-described sub-pixel circuit 110 may be implemented as a TFT (Thin Film Transistor) and included in the TFT layer 70 on the glass substrate 80 .
  • Each of the inorganic light emitting elements R, G, and B (120-1, 120-2, 120-3) is mounted on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110 to form the aforementioned sub-pixels. can be configured.
  • the TFT layer 70 includes a sub-pixel circuit 110 for providing driving current to the inorganic light emitting devices 120-1, 120-2, and 120-3.
  • Each of the inorganic light emitting devices 120-1, 120-2, and 120-3 is present on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110, respectively. It can be mounted or placed.
  • the inorganic light emitting devices R, G, and B are micro LEDs of a flip chip type as an example.
  • the present invention is not limited thereto, and the inorganic light emitting devices R, G, and B (120-1, 120-2, and 120-3) may be lateral type or vertical type micro LEDs according to embodiments. may be
  • 5B is a cross-sectional view of the display panel 100 according to an exemplary embodiment.
  • the display panel 100 includes a TFT layer 70 formed on one surface of a glass substrate 80, and inorganic light emitting elements R, G, and B (120-1, 120-1) mounted on the TFT layer 70. 2, 120-3), the driver 500, and a connection wire 90 for electrically connecting the sub-pixel circuit 110 formed on the TFT layer 70 and the driver 500.
  • At least some of the above-described various components that may be included in the driver 500 are disposed on the rear surface of the glass substrate 80 and are connected to the TFT layer through the connection wiring 90. It may be connected to the sub-pixel circuits 110 formed in (70).
  • the sub-pixel circuits 110 included in the TFT layer 70 are formed at the edge (or hereinafter) of a TFT panel (hereinafter, the TFT layer 70 and the glass substrate 80 are collectively referred to as a TFT panel). It can be seen that it is electrically connected to the driving unit 500 (specifically, at least some of the various components described above) through the connection wiring 90 formed on the side).
  • the reason why the sub-pixel circuits 110 and the driver 500 are connected through the connection wires 90 formed at the edge area of the display panel 100 is that a hole penetrating the glass substrate 80 is formed to connect the sub-pixel circuits 110 and the driver 500, the glass substrate 80 is formed due to a temperature difference between the manufacturing process of the TFT panels 70 and 80 and the process of filling the holes with a conductive material. This is because problems such as cracks may occur.
  • At least some of the various components that may be included in the driver 500 may be formed on the TFT layer together with the sub-pixel circuits and connected to the sub-pixel circuits.
  • Figure 5c shows such an embodiment.
  • 5C is a top view of a TFT layer 70 according to one embodiment. Referring to FIG. 5C, an area occupied by one pixel 10 in the TFT layer 70 (in this area, sub-pixel circuits 110 corresponding to each of the R, G, and B sub-pixels included in the pixel 10) exists.) In addition, there are remaining regions 11, and some of the above-described various components may be formed in the remaining regions 11.
  • FIG. 5C shows an example in which the aforementioned gate driver is implemented in the remaining region 11 of the TFT layer 70 .
  • a structure in which a gate driver is formed inside the TFT layer 70 may be referred to as a GIP (Gate In Panel) structure, but the name is not limited thereto.
  • the position of the gate driver formed on the TFT layer 70 is not limited to that shown in FIG. 5C.
  • the TFT layer 70 includes a demultiplex circuit for selecting R, G, and B sub-pixels respectively, an ESD (Electro Static Discharge) protection circuit for protecting the sub-pixel circuit 110 from static electricity, and the like. More may be included.
  • ESD Electro Static Discharge
  • the substrate on which the TFT layer 70 is formed is the glass substrate 80 has been exemplified, but the embodiment is not limited thereto.
  • the TFT layer 70 may be formed on a synthetic resin substrate.
  • the sub-pixel circuits 100 of the TFT layer 70 and the driving unit 500 may be connected through holes penetrating the synthetic resin substrate.
  • the embodiment is not limited thereto. That is, according to another embodiment, when the sub-pixel circuit 110 is implemented, a pixel circuit chip in the form of a sub-miniature micro IC is implemented on a sub-pixel basis or pixel-by-pixel basis without using the TFT layer 70, Mounting on top is also possible. At this time, the location where the sub-pixel circuit chip is mounted may be, for example, the periphery of the corresponding inorganic light emitting element 120, but is not limited thereto.
  • the gate driver is formed in the TFT layer 70 as an example, but the embodiment is not limited thereto. That is, according to another embodiment, the gate driver may be implemented as a gate driver chip in the form of a micro IC and mounted on the TFT layer 70 .
  • the TFT constituting the TFT layer is not limited to a specific structure or type, that is, the TFT cited in various examples of the present disclosure, LTPS (Low Temperature Poly Silicon) It can be implemented with TFT, oxide TFT, silicon (poly silicon or a-silicon) TFT, organic TFT, graphene TFT, etc., and only P type (or N-type) MOSFET is made and applied in the Si wafer CMOS process. You may.
  • LTPS Low Temperature Poly Silicon
  • FIG. 6A and 6B are diagrams for explaining a progressive driving method of the display panel 100 according to various embodiments.
  • FIG. 6A corresponds to FIG. 3B and
  • FIG. 6B corresponds to FIG. 3C.
  • FIG. 6A conceptually illustrates a driving method of the display panel 100 for three consecutive image frames.
  • a vertical axis represents a row line of the display panel 100 and a horizontal axis represents time.
  • the display panel 100 is composed of 312 row lines, and four emission periods 62-1 to 62-4 proceed based on the image data voltage set in the data setting period 61. cited as an example However, it is needless to say that the number of row lines or the number of times the emission section progresses is not limited thereto.
  • one data setting section 61 and a plurality of emission sections 62-1 to 62-4 proceed for each row line in one image frame.
  • the image data voltage for the corresponding image frame may be set in the sub-pixel circuits included in the row line. Also, in each of the light emitting sections 62 - 1 to 62 - 4 , a driving current may be provided to the corresponding inorganic light emitting device based on the image data voltage set during the data setting section 61 .
  • the driving unit 500 provides a control signal (hereinafter referred to as a scan signal) for setting the image data voltage during the data setting period 61.
  • a control signal hereinafter referred to as a scan signal
  • VST(n), SP(n), SCCG(n), SPWM(n), Vcomp(n), Vini(n), and Vini2(n) may be applied to the sub-pixel circuits of each row line.
  • the driving unit 500 provides a control signal (hereinafter, referred to as an emission signal) for controlling an operation of providing driving current during each light emitting period 62-1 to 62-4.
  • an emission signal for controlling an operation of providing driving current during each light emitting period 62-1 to 62-4.
  • Emi(n ) may be applied to the sub-pixel circuits of each row line.
  • the driving unit 500 may apply scan signals to the sub-pixel circuits in row line order from the first row line to the last row line of the display panel 100 .
  • the driving unit 500 may apply emission signals to the sub-pixel circuits in row line order from the first row line to the last row line of the display panel 100 .
  • the first emission section 62-1 of each row line is temporally continuous with the data setting section 61, and each of the plurality of emission sections 62-1 1 to 62-4) may have a preset time interval.
  • the number of light-emitting sections proceeding in each row line for one image frame and the predetermined time interval between the light-emitting sections are set based on the size of the display panel 100, the frame rate, and/or the shutter speed of the camera. It can be. However, it is not limited thereto.
  • the shutter speed of a camera is several times faster than one video frame time, when the display panel 100 is driven so that one emission section from the first row line to the last row line proceeds in order of row lines during one video frame time , the image displayed on the display panel 100 captured by the camera may be distorted.
  • the display panel 100 is driven so that a plurality of emission sections proceed at predetermined time intervals during one image frame time, but the predetermined time interval is set based on the speed of the camera, thereby Even if the display panel 100 is photographed at the moment, the image displayed on the display panel 100 captured by the camera can be prevented from being distorted.
  • a blanking interval may exist between one video frame period and the next video frame period.
  • the blanking period may be a time interval between consecutive image frame periods.
  • the blanking period may include a non-emission period in which all inorganic light emitting elements of the display panel 100 do not emit light. Since no current flows through the display panel 100 in the non-emission period, an operation such as detecting a failure of the display panel 100 may be performed.
  • whether or not the display panel 100 is out of order may be determined based on whether current flows through the display panel 100 during the non-emission period.
  • the non-emission period since no sub-pixel of the display panel 100 emits light, current does not flow through the display panel 100 .
  • the processor or timing controller included in the display device may determine that the display panel 100 is out of order when current flows in the display panel 100 during the non-emission period.
  • an operation for discharging charges remaining in the inorganic light emitting device may be performed. Details regarding this will be described later.
  • FIG. 6B it is different from FIG. 6A in that the data setting intervals 61 for all 312 row lines proceed for a time much shorter than one frame period, and the above description in FIG. 6A can be applied as it is. As such, duplicate descriptions are omitted. Differences between the two embodiments will be described later.
  • FIG. 7 is a detailed block diagram of a display module 1000 according to an embodiment of the present disclosure. In describing FIG. 7 , descriptions of overlapping contents with those described above will be omitted.
  • the display module 1000 includes a display panel 100 including a sub-pixel circuit 110 and an inorganic light emitting device 120 and a driving unit 500 .
  • the display panel 100 may have a structure in which the sub-pixel circuit 110 is formed on the glass substrate and the inorganic light emitting device 120 is mounted on the sub-pixel circuit 110, but is limited thereto. it is not going to be Meanwhile, in FIG. 7, only one sub-pixel related component included in the display panel 100 is shown for convenience of explanation, but the sub-pixel circuit 110 and the inorganic light emitting element 120 are provided for each sub-pixel.
  • the inorganic light emitting device 120 may be mounted on the sub-pixel circuit 110 to be electrically connected to the sub-pixel circuit 110 and emit light based on a driving current provided from the sub-pixel circuit 110 .
  • the inorganic light emitting device 120 constitutes a sub-pixel of the display panel 100, and there may be a plurality of types according to the color of light emitted.
  • the inorganic light emitting device 120 may include a red (R) inorganic light emitting device emitting red light, a green (G) inorganic light emitting device emitting green light, or a blue (blue) inorganic light emitting device emitting blue light.
  • R red
  • G green
  • blue blue
  • It It may be one of inorganic light emitting devices.
  • the type of sub-pixel described above may be determined according to the type of the inorganic light emitting device 120 . That is, the R inorganic light emitting element constitutes the R subpixel 20-1, the G inorganic light emitting element constitutes the G subpixel 20-2, and the B inorganic light emitting element constitutes the B subpixel 20-3. can
  • the inorganic light emitting element 120 means a light emitting element manufactured using an inorganic material, different from an organic light emitting diode (OLED) manufactured using an organic material.
  • OLED organic light emitting diode
  • the inorganic light emitting device 120 may be a micro light emitting diode (micro LED or ⁇ LED) having a size of 100 micrometers ( ⁇ m) or less.
  • micro LED or ⁇ LED micro light emitting diode
  • a display panel in which each sub-pixel is implemented with a micro LED is referred to as a micro LED display panel.
  • a micro LED display panel is one of the flat panel display panels, and is composed of a plurality of inorganic light emitting diodes each having a size of 100 micrometers or less.
  • Micro LED display panels offer better contrast, response time and energy efficiency compared to liquid crystal display (LCD) panels that require a backlight.
  • LCD liquid crystal display
  • OLEDs organic LEDs
  • microLEDs are energy efficient, but microLEDs offer better performance than OLEDs in terms of brightness, luminous efficiency, and lifetime.
  • the inorganic light emitting device 120 may express grayscale values of different brightness according to the magnitude or pulse width of the driving current provided from the sub-pixel circuit 110 .
  • the pulse width of the driving current may be referred to as a duty ratio of the driving current or a driving time duration of the driving current.
  • the inorganic light emitting device 120 may express a brighter grayscale value as the driving current increases.
  • the inorganic light emitting device 120 may express a brighter grayscale value as the pulse width of the driving current increases (ie, as the duty ratio increases or the driving time increases).
  • the sub-pixel circuit 110 provides driving current to the inorganic light emitting device 120 .
  • the sub-pixel circuit 110 includes an image data voltage (eg, a constant current source data voltage, a PWM data voltage) applied from the driver 500, a driving voltage (eg, a first driving voltage, a second driving voltage). voltage, ground voltage), various control signals (eg scan signal, emission signal, test signal), various input signals (eg sweep signal, reference voltage), etc.
  • Driving current may be provided to the inorganic light emitting device 120 .
  • the sub-pixel circuit 110 may drive the inorganic light emitting device 120 through Pulse Amplitude Modulation (PAM) and/or Pulse Width Modulation (PWM).
  • PAM Pulse Amplitude Modulation
  • PWM Pulse Width Modulation
  • the sub-pixel circuit 110 includes a constant current generator circuit 111 for providing a constant current having a size based on the constant current source data voltage to the inorganic light emitting device 120, and based on the PWM data voltage.
  • a PWM circuit 112 for controlling a time for which the constant current is provided to the inorganic light emitting device 120 may be included.
  • the constant current provided to the inorganic light emitting element 120 becomes the aforementioned driving current.
  • the same constant current source data voltage may be applied to each constant current source circuit 111 of the display panel 100 . Therefore, since the driving current (ie, constant current) of the same magnitude is provided to all the inorganic light emitting devices 120 of the display panel 100, the problem of changing the wavelength of the LED according to the magnitude of the driving current can be solved.
  • the same constant current source data voltage may be applied to the constant current source circuits 111 of the display panel 100 for each type of subpixel according to an exemplary embodiment. That is, since characteristics may be different depending on the type of inorganic light emitting device 120 , constant current source data voltages having different magnitudes may be applied to subpixel circuits of different types. Even in this case, the same constant current source data voltage may be applied to subpixel circuits of the same type.
  • a PWM data voltage corresponding to a grayscale value of each subpixel may be applied to each PWM circuit 112 of the display panel 100 . Accordingly, the driving time of the driving current (ie, constant current) provided to the inorganic light emitting device 120 of each sub-pixel through the PWM circuit 112 can be controlled. Accordingly, the gradation of the image can be expressed.
  • the driving current ie, constant current
  • the display module 1000 may be applied to a wearable device, a portable device, a handheld device, and various electronic or electric products requiring a display as a single unit.
  • a single display panel may be configured by combining or assembling a plurality of display modules.
  • one display panel in which a plurality of display modules are combined may be referred to as a “modular display panel”.
  • each display module 1000 becomes a component constituting a modular display panel.
  • Modular display panels can be applied to small display products such as monitors and TVs, or large display products such as digital signage and electronic displays.
  • the same constant current source data voltage is applied to sub-pixel circuits included in one display module 1000, but constant current sources of different sizes are applied to sub-pixel circuits included in another display module 1000.
  • a data voltage may be applied. Therefore, brightness deviation or color deviation between display modules that may occur when a plurality of display modules are combined to form one display panel may be compensated for by adjusting the constant current source data voltage.
  • the sub-pixel circuit 110 includes a constant current source circuit 111 and a PWM circuit 112 .
  • the constant current source circuit 111 may include a first driving transistor and provide constant current to the inorganic light emitting device 120 based on the constant current source data voltage applied from the driving unit 500 .
  • the constant current source circuit 111 may apply a driving voltage to the inorganic light emitting element 120 through the first driving transistor. Accordingly, a constant current may flow through the inorganic light emitting device 120 .
  • the magnitude of the constant current may vary according to the magnitude of the constant current source data voltage applied to the constant current source circuit 111 . That is, the constant current source circuit 111 has the capability of PAM driving the inorganic light emitting element 120 . Accordingly, the constant current source data voltage may be referred to as a PAM data voltage, and the constant current source circuit 111 may also be referred to as a PAM circuit.
  • the same constant current source data voltage may be applied to all constant current source circuits 111 of the display panel 100, in which case the constant current source circuits 111 may be applied to the display panel ( A constant current having a constant (or the same) magnitude may be provided to all of the inorganic light emitting devices 120 of 100).
  • constant current source circuit and “constant current source data voltage” are only expressions indicating that the PAM circuit operates like a constant current source when the same PAM data voltage is applied to all PAM circuits of the display panel 100 in this way.
  • the capability of the configuration is not limited by the name.
  • the threshold voltages Vth of the first driving transistors included in the sub-pixel circuits of the display panel 100 there may be a deviation between the threshold voltages Vth of the first driving transistors included in the sub-pixel circuits of the display panel 100 .
  • the threshold voltages (Vth) of the first driving transistors should be the same, but in practice, deviations may occur due to various factors such as process deviations or changes over time. There is a need.
  • the threshold voltage of the first driving transistor is not compensated, even if the same constant current source data voltage is applied to the constant current source circuit 111 of each sub-pixel, the driving current having a different magnitude by the deviation of the threshold voltage is applied to the inorganic light emitting element ( 120), which appears as stains on the image.
  • the constant current source circuit 111 when the constant current source data voltage is applied during the data setting period, generates the constant current source data voltage and the first driving voltage.
  • a voltage obtained by summing the threshold voltages of the transistors may be applied to the gate terminal (node C) of the first driving transistor.
  • the constant current source circuit 111 generates a value corresponding to the square of the voltage obtained by subtracting the threshold voltage of the first driving transistor from the voltage between the gate terminal and the source terminal of the first driving transistor, that is, (
  • a voltage (VCCG+Vth) obtained by summing the constant current source data voltage (eg, VCCG) and the threshold voltage (eg, Vth) of the first driving transistor is applied to the gate terminal of the first driving transistor during the data setting period. Since it is applied, it can be seen that the threshold voltage of the first driving transistor is deleted when the threshold voltage of the first driving transistor is subtracted from the voltage between the gate terminal and the source terminal of the first driving transistor.
  • the magnitude of the constant current provided by the constant current source circuit 111 is independent of the threshold voltage of the first driving transistor, and thus, a threshold voltage deviation between the first driving transistors can be compensated for.
  • the PWM circuit 112 includes a second driving transistor, and may control a time during which the constant current is provided to the inorganic light emitting device 120 based on the PWM data voltage and the sweep signal applied from the driving unit 500 .
  • the PWM circuit 112 applies a driving voltage to the constant current source circuit 111 (specifically, the source terminal of the first driving transistor) only during the time period when the second driving transistor is turned on during the light emission period, so that the constant current is inorganic.
  • the time flowing through the light emitting element 120 can be controlled.
  • the constant current source circuit 111 provides constant current to the inorganic light emitting device 120 by applying the driving voltage applied through the second driving transistor of the PWM circuit 112 to the inorganic light emitting device 120. .
  • the driving voltage is provided from the PWM circuit 112 to the constant current source circuit 111 only while the second driving transistor is turned on in the emission period.
  • a time period during which the second driving transistor is turned on during the emission period is determined based on the PWM data voltage and the sweep voltage as will be described later.
  • the PWM circuit 112 may control the time during which the constant current is provided to the inorganic light emitting device 120 based on the PWM data voltage and the sweep signal.
  • the problem due to the deviation of the threshold voltage of the first driving transistors described above may similarly occur to the second driving transistors. That is, if the threshold voltage of the second driving transistor is not compensated, even if the same PWM data voltage is applied to the PWM circuit 112 of each sub-pixel, a constant current is provided to the inorganic light emitting element 120 for a different time by the difference in the threshold voltage. This will appear as stains on the image.
  • the PWM circuit 112 obtains the threshold voltages of the second driving transistors while the second driving transistors operate as source followers in the data setting period. can do.
  • the threshold voltage of the second driving transistor thus obtained is applied to the gate terminal of the second driving transistor, and through this, the threshold voltage of the second driving transistor may be compensated.
  • the voltage of the gate terminal of the second driving transistor is obtained by adding the PWM data voltage component (eg, -VPWM) and the threshold voltage component (eg, +Vth) of the second driving transistor. It changes according to the sweep voltage from the voltage (-VPWM+Vth).
  • the reference voltage component (+Vref) also exists, but it is omitted for convenience of description.
  • the sweep voltage is a voltage signal that sweeps between two different voltages once.
  • the sweep voltage may be selected based on an emission signal Emi(n), which will be described later, among sweep signals that are linearly changing voltages repeatedly from the first voltage to the second voltage.
  • the sweep signal is a global signal equally applied to all sub-pixel circuits 110 of the display panel 100, and the rate of change of the sweep voltage over time is constant.
  • the second driving transistor is turned on when the voltage of the gate terminal is lower than the voltage corresponding to the sum of the voltage of the source terminal and the threshold voltage.
  • the driving voltage eg, VDD_PAM
  • VDD_PAM the driving voltage
  • Vth the threshold voltage
  • the second driving transistor is turned on when the voltage of the gate terminal changes from -VPWM+Vth according to the sweep voltage to VDD_PAM+Vth, so the threshold voltage value (ie, Vth value) of the second driving transistor is The turn-on time of the second driving transistor is not affected in any way. That is, it can be seen that the time during which the second driving transistor is turned on in the emission period is determined regardless of the threshold voltage value (Vth value) of the second driving transistor.
  • a threshold voltage deviation between the second driving transistors may be compensated for.
  • 9A is a detailed circuit diagram of a sub-pixel circuit according to an exemplary embodiment.
  • the sub-pixel circuit 110 includes a constant current source circuit 111, a PWM circuit 112, and a transistor T16.
  • the constant current source circuit 111 includes the first driving transistor T14
  • the PWM circuit 112 includes the second driving transistor T13, respectively.
  • the transistor T16 is connected between the anode terminal and the cathode terminal of the inorganic light emitting element 120 .
  • the transistor T16 may be used for different purposes before and after the inorganic light emitting element 120 is mounted on the TFT layer and electrically connected to the sub-pixel circuit 110 .
  • the transistor T16 may be turned on according to the TEST signal to check whether the sub-pixel circuit 110 is abnormal. . Meanwhile, after the inorganic light emitting device 120 and the sub-pixel circuit 110 are connected to each other, the transistor T16 may be turned on according to the TEST signal to discharge the charge remaining in the junction capacitance of the inorganic light emitting device 120.
  • the TEST signal is a control signal provided from TCON through a level shifter to control on/off of the transistor T16, and is a global signal equally applied to all sub-pixel circuits 110 of the display panel 110. to be.
  • VDD_PAM is the first driving voltage (eg, + 12 [V])
  • VDD_PWM is the second driving voltage (eg, + 12 [V])
  • VSS is the ground voltage (eg, 0 [V] ]).
  • Vref represents a reference voltage (eg, + 5 [V]). As will be described later, Vref may be used to obtain a threshold voltage of the second driving transistor T13.
  • VDD_PAM, VDD_PWM, VSS, and Vref may be provided from the aforementioned power IC, but are not limited thereto.
  • Vini(n) is a scan signal applied to the sub-pixel circuit 110 to apply the reference voltage Vref to the B node and the D node and to apply the second driving voltage VDD_PWM to the F node in the data setting period.
  • the Vref applied to the B node and the D node is used to obtain the threshold voltage of the second driving transistor T13, and the second driving voltage VDD_PWM applied to the F node can be a reference potential when setting the constant current source data voltage. there is.
  • VST(n) represents a scan signal applied to the sub-pixel circuit 110 to initialize the voltage of the C node in the data setting period.
  • the first driving transistor T14 is turned on.
  • SP(n) is a sub-pixel circuit (in order to apply a constant current source data voltage (VCCG_R/G/B) to node C and a PWM data voltage (VPWM_R/G/B) to node A in a data setting period) 110) shows the scan signal applied to.
  • VCCG_R/G/B constant current source data voltage
  • VPWM_R/G/B PWM data voltage
  • Vcomp(n) represents a scan signal applied to the sub-pixel circuit 110 to apply the threshold voltage of the second driving transistor to the B node in the data setting period.
  • Emi(n) applies the first driving voltage VDD_PAM to the E node and the F node in the light emission period, applies a sweep voltage to the A node, and turns on the transistor T15, the sub-pixel circuit 110 represents the emission signal applied to
  • n represents an nth row line.
  • the driver 500 drives the display panel 110 for each row line (or scan line or gate line), Vini(n), VST(n), SP(n), Vcomp(n) ) and Emi(n) may be equally applied to the subpixel circuits 110 included in the nth row line.
  • Sweep represents a sweep signal.
  • the sweep signal may be generated at TCON and equally applied to all sub-pixel circuits 110 of the display panel 100 through a level shifter. That is, the same sweep signal may be applied to all sub-pixel circuits 110 of the display panel 100 .
  • the sweep signal may have a form in which a linearly changing voltage from the first voltage to the second voltage is continuously repeated.
  • the scan signal or the emission signal may be separately applied from the gate driver to each row line in order to drive the pixels on the pixel array in a row line unit.
  • signals applied separately for each row line may be referred to as local signals.
  • the sweep signal since the sweep signal is equally applied to all row lines of the display panel, it may be referred to as a global signal to distinguish it from the aforementioned local signal.
  • a portion of the sweep signal selectively applied to node A may become the aforementioned sweep voltage.
  • the waveform of the sweep voltage applied to the A node may vary depending on the low line. More details about this will be described later.
  • VPWM_R/G/B represents the PWM data voltage applied to the sub-pixel circuit 110 .
  • a PWM data voltage may be applied from a data driver.
  • the PWM data voltages for each of the R, G, and B sub-pixels constituting one pixel may be time-division multiplexed and applied from the data driver. In this way, the time-division multiplexed PWM data voltages may be respectively applied to corresponding sub-pixels through the demultiplexer circuit.
  • the sub-pixel circuit 110 shown in FIG. 9A shows the sub-pixel circuit 110 corresponding to any one sub-pixel (eg, R sub-pixel) among R, G, and B sub-pixels. Therefore, only the PWM data voltage (eg, VPWM_R) for the R sub-pixel among the time-division multiplexed PWM data voltages may be selected and applied to the sub-pixel circuit 110 of FIG. 9A through the demultiplexer circuit.
  • PWM data voltage eg, VPWM_R
  • VCCG_R/G/B represents the constant current source data voltage applied to the sub-pixel circuit 110 .
  • constant current source data voltages having the same magnitude for each type of subpixel may be applied to the display panel 100 .
  • a DC voltage can be used as the constant current source data voltage. Therefore, for example, three types of DC voltages (e.g., +3.1 [V], +2.8 [V], +3.0 [V]) corresponding to each of the R, G, and B sub-pixels are applied to the power IC. may be directly applied to each of the R, G, and B sub-pixel circuits of the display panel 100.
  • a separate data driver or demultiplexer circuit is not required to apply the constant current source data voltage to the subpixel circuit 110 .
  • the same constant current source data voltage may be applied from the power IC to all sub-pixel circuits 110 of the display panel 100 regardless of the sub-pixel type.
  • a constant current source data voltage may be applied from a data driver.
  • a resistance component exists in the display panel 100 . Therefore, IR drops occur when driving current flows in the emission period, which causes a drop in driving voltage. As will be described later, since the driving voltage is also a reference when setting the constant current source data voltage, a drop in the driving voltage interferes with accurate setting of the constant current source data voltage.
  • the sub-pixel circuit when the same driving voltage applied through one wire is applied to the constant current source circuits 111 of the display panel 100 regardless of the driving section of the display panel 100, the sub-pixel circuit operates in the emission section.
  • the drop in the driving voltage due to the factors affects the constant current source data voltage setting operation of the sub-pixel circuits operating in the data setting period.
  • separate driving voltages applied through separate wirings are applied to the constant current source circuit 111 in the data setting section and the emission section, respectively.
  • the second driving voltage (VDD_PWM) is applied to the constant current source circuit 111 according to the Vini(n) signal in the data setting period
  • the first driving voltage (VDD_PWM) is applied to the constant current source circuit 111 according to the Emi(n) signal in the emission period.
  • VDD_PAM is applied to the constant current source circuit 111.
  • the sub-pixel circuits operating in the data setting period receive a separate second driving voltage (independent of the driving current). Since VDD_PWM) is applied, it is possible to set a stable constant current source data voltage.
  • FIG. 9B is a timing diagram of various signals for driving the display panel 100 including the sub-pixel circuit 110 of FIG. 9A during an image frame period and a blanking period.
  • FIG. 9B a case in which the display panel 100 includes 312 row lines is taken as an example.
  • each row line may include one data setting section and a plurality of emission sections.
  • scan signals (VST, SP, Vcomp, and Vini) for a data setting operation are applied once for each row line, and an emission signal for a light emission operation ( It can be seen that Emi) is applied multiple times for each row line.
  • a time period in which low-level VST, SP, Vcomp, and Vini signals are applied becomes a data setting period of the corresponding row line
  • a time period in which a low-level Emi signal is applied becomes an emission period of the corresponding low line.
  • the data setting period and the emission period may proceed in the row line order.
  • each of the gate signals VST, SP, Vcomp, Vini, and Emi is sequentially applied in the row line order. That is, for example, the low level VST(n) signal and the low level VST(n+1) signal are applied with a difference of 1H time (1.4 ⁇ s in the example of FIG. 9B).
  • This is the result of the remaining gate signals (SP signals (SP(n) and SP(n+1)), Vcomp signals (Vcomp(n) and Vcomp(n+1)), Vini signals (Vini(n) and Vini(n)). +1)) and Emi signals (Emi(n) and Emi(n+1)).
  • a low-level TEST signal is applied in the blanking period. Since the TEST signal is a global signal, it is equally applied to all sub-pixel circuits 110 of the display panel 100, and thus, charges remaining in all inorganic light emitting devices 120 of the display panel 100 can be discharged. .
  • 10A is a diagram for explaining the operation of the sub-pixel circuit 110 according to Vini(n) and VST(n) among scan signals.
  • the driving unit 500 first applies a reference voltage Vref (eg, +5 [V]) may be applied, and the second driving voltage VDD_PWM (eg, + 12 [V]) may be applied to one end (F node) of the capacitor C2.
  • Vref eg, +5 [V]
  • VDD_PWM eg, + 12 [V]
  • the driving unit 500 may apply a Vini(n) signal as shown in FIG. 10A.
  • Vref may be applied to the B node and the D node through the turned-on transistors T3 and T5 according to the Vini(n) signal, respectively.
  • the first driving voltage VDD_PAM eg, + 12 [V]
  • the threshold voltage of the second driving transistor T13 is -2.2 [V]
  • Vref (+5 [V] when Vref (+5 [V]) is applied to the B node, the second driving transistor T13 is turned on. .
  • the second driving voltage VDD_PWM may be applied to the F node through the turned-on transistor T4 according to the Vini(n) signal. At this time, the second driving voltage VDD_PWM applied to the F node becomes a reference potential when the constant current source data voltage is set to the C node later.
  • the driver 500 may initialize the voltage of the gate terminal (node C) of the first driving transistor T14.
  • the driver 500 may apply a low voltage (eg, -5 [V]) to the sub-pixel circuit 110 through the VST(n) signal as shown in FIG. 10A.
  • a low voltage eg, -5 [V]
  • the first driving transistor T14 may be turned on (eg, a channel is formed).
  • 10B is a diagram for explaining the operation of the sub-pixel circuit 110 according to SP(n) among scan signals.
  • the SP(n) signal is a scan signal for applying an image data voltage to the sub-pixel circuit 110 .
  • a low voltage eg, -5 [V]
  • the transistors T2, T10, and T11 is turned on.
  • the PWM data voltage VPWM_R/G/B may be applied to one end (node A) of the capacitor C1 through the turned-on transistor T2.
  • a constant current source is provided through the turned-on transistor T10, the turned-on first driving transistor T14 based on the VST(n) signal, and the turned-on transistor T11.
  • a data voltage (VCCG_R/G/B) may be applied to the C node.
  • the constant current source data voltage VCCG_R/G/B is not directly applied (or set) to the C node, but the threshold voltage Vth of the first driving transistor T14 is compensated for the constant current source data voltage (that is, , The voltage (VCCG_R/G/B + Vth) obtained by adding the threshold voltage of the first driving transistor T14 to the constant current source data voltage is applied.
  • the transistors T10 and T11 are turned on according to the SP(n) signal while the first driving transistor T14 is turned on according to the VST(n) signal, the transistor T10, the first driving transistor
  • the constant current source data voltage starts to be input to the C node through T14 and the transistor T11. That is, the voltage of the C node starts to rise from the low voltage (eg, -5 [V]).
  • the voltage of the C node does not rise to the constant current source data voltage (eg, +3 [V]), and the constant current source data voltage (+3 [V]) is applied to the threshold voltage ( For example, it rises only up to the sum of -2.2 [V]) (that is, +0.8 [V]).
  • the constant current source data voltage is applied to the source terminal of the first driving transistor T14 through the turned-on transistor T10, the constant current source data voltage VCCG_R/G/B and the threshold of the first driving transistor T14
  • the voltage of the C node rises only up to the sum of the voltages Vth (VCCG_R/G/B + Vth).
  • the second driving transistor T13 may operate as a source follower.
  • DC voltage is applied to the drain terminal of the source follower, it is also called a common drain amplifier, and the gate terminal is used as an input and the source terminal is used as an output.
  • the source follower has a DC characteristic that, when an input voltage is applied to the gate terminal, a voltage corresponding to a difference between the input voltage and the threshold voltage of the source follower is output from the source terminal. For this reason, it is called a level shifter. is also called
  • the constant current source data voltage which is a DC voltage, is applied to the source terminal of the first driving transistor T14. (ie, the drain terminal of the second driving transistor T13), the second driving transistor T13 operates as a source follower.
  • the reference voltage Vref is applied to the gate terminal of the second driving transistor T13, the reference voltage is applied to the source terminal of the second driving transistor T13 (ie, the other terminal (E node) of the capacitor C3).
  • a voltage (Vref-Vth) corresponding to a difference between (Vref) and the threshold voltage (Vth) of the second driving transistor may be output.
  • the DC voltage is applied to the drain terminal of the second driving transistor T13 in an turned-on state by applying the reference voltage Vref to the gate terminal, a current is generated until the second driving transistor T13 is turned off. It flows and the voltage of the source terminal changes.
  • the second driving transistor T13 is turned off when a voltage (Vref-Vth) corresponding to the difference between the reference voltage Vref and the threshold voltage Vth of the second driving transistor is applied to the source terminal. -Vth is output.
  • the threshold voltage of the second driving transistor T13 may be obtained from a source terminal of the second driving transistor T13 while the second driving transistor T13 operates as a source follower.
  • the threshold voltage of the second driving transistor T13 thus obtained may be applied to the B node after being coupled through the capacitor C3.
  • 10C is a diagram for explaining the operation of the sub-pixel circuit 110 according to Vcomp(n) among scan signals.
  • the Vcomp(n) signal corresponds to the threshold voltage of the second driving transistor T14 obtained at (at) the source terminal (node E) of the second driving transistor T13 and the gate terminal (node B) of the second driving transistor T14. ) is a scan signal to be applied to.
  • the transistors T6 and T9 are turned on. Accordingly, the threshold voltage of the second driving transistor applied to the E node may be coupled to the B node through the capacitor C3.
  • 10D is a diagram for explaining the operation of the sub-pixel circuit 110 according to the emission signal Emi(n).
  • the first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting element 120.
  • Vf forward voltage
  • a driving current ie, constant current
  • the first driving transistor T14 is turned on as the second driving transistor T13 is turned on.
  • the first driving transistor (T14) is also turned on.
  • the second driving transistor T13 is a PMOS TFT, it is turned on when a voltage less than the threshold voltage Vth is applied between the gate terminal and the source terminal. That is, the second driving transistor T13 is turned on when the voltage of the gate terminal is less than the sum of the voltage of the source terminal and the threshold voltage. For example, when the first driving voltage VDD_PAM applied to the source terminal is +12 [V] and the threshold voltage Vth of the second driving transistor is -2.2 [V], the second driving transistor T13 is turned on when a voltage of less than +9.8 [V] is applied to the gate terminal.
  • is applied to the gate terminal (node B) of the second driving transistor T13 during the emission period, as shown in FIG. 10D.
  • the PWM data voltage (VPWM_R/G/B), the reference voltage (Vref), and the threshold voltage (Vth) of the second driving transistor all have fixed values, while the sweep voltage (Vsweep) is, for example, + It has a value that changes linearly between 15[V] and +10[V].
  • the voltage of the B node changes according to the change of the sweep voltage Vsweep
  • the second driving transistor T13 controls the voltage of the changing B node (ie, gate terminal) (Vsweep-VPWM_R/G).
  • ) is turned on in a time interval that is lower than the voltage (VDD_PAM+Vth) that is the sum of the voltage of the source terminal (VDD_PAM) and the threshold voltage (Vth).
  • the time period in which the second driving transistor T13 is turned on in the light emission period varies according to the voltage of the B node at the start of the light emission period. do.
  • the voltage of the B node at the start of the light emission period varies according to the VPWM_R/G/B value (ie, the PWM data voltage value)
  • the gradation of the image can be expressed through the PWM data voltage.
  • the driving voltage applied to the constant current source circuit 111 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM.
  • the second driving voltage VDD_PWM is applied to the F node based on the Vini(n) signal.
  • the first driving voltage VDD_PAM is applied to one end (F node) of the capacitor C2 through the transistors T12 and T8, which are turned on according to the Emi(n) signal.
  • a voltage drop may occur in the first driving voltage VDD_PAM due to an IR drop generated as the driving current flows through the inorganic light emitting device 120 .
  • the first An accurate constant current source data voltage can be set in the constant current source circuit 111 regardless of the voltage drop of the driving voltage VDD_PAM.
  • the constant current source circuit 111 can operate accurately according to the voltage set in the data setting section.
  • 11A to 11C are diagrams for explaining the PWM operation of the sub-pixel circuit having the configuration shown in FIG. 9A. 11A to 11C, the PWM data voltage corresponding to low grayscale is +4 [V], the PWM data voltage corresponding to medium grayscale is +7 [V], and the PWM data voltage corresponding to high grayscale is +14 [V]. V], but the PWM data voltage corresponding to each gray level is not limited thereto.
  • 11A to 11C show the voltage change of node A, the voltage change of node B, and driving when the PWM data voltage is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line. Changes in the current Id are shown respectively.
  • the threshold voltage (Vth) of the second driving transistor is -2.2 [V]
  • the reference voltage (Vref) is +5 [V]
  • the first driving voltage ( VDD_PAM) is +12 [V] as an example.
  • a sweep (global) signal having a form in which a voltage that linearly changes from +15 [V] to +10 [V] every 100 ⁇ s is continuously repeated is cited as an example.
  • (global) is an expression indicating that the sweep signal is a global signal commonly applied to all row lines.
  • FIG. 11A shows a case in which a PWM data voltage (eg, +4[V]) corresponding to a low grayscale is applied to the subpixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +4[V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +13.8[V] to +8.8[V].
  • the second driving transistor T13 provides a time during which the voltage of the gate terminal (node B) is lower than the voltage (VDD_PAM+Vth) obtained by adding the voltage of the source terminal (VDD_PAM) and the threshold voltage (Vth). It comes from the section.
  • the second driving transistor T13 is configured for a time period in which the voltage of the B node n is lower than +9.8 [V] (that is, the voltage of the B node n is between +9.8 [V] and +8.8 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows a change in driving current.
  • the A node (n+36) of the subpixel circuit 110 included in the n+36th row line receives +4 [V] (ie, PWM data voltage) according to the SP(n+36) signal. is applied, and +2.8[V] (ie, Vref-
  • V ie, PWM data voltage
  • +2.8[V] ie, Vref-
  • Emi (n+ 36) As shown, the Emi(n) signal has the same waveform as the delay of 50.4 ⁇ s.
  • the sweep voltage applied to the A node (n+36) of the subpixel circuit 110 included in the n+36th row line changes linearly from +12.5 [V] to +10 [V] as shown. After that, it has a waveform that changes linearly from +15[V] to +12.5[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +9.8 [V]). It is turned on during a time period varying from [V] to +8.8 [V]), and a driving current flows through the inorganic light emitting element 120 during a time period when the second driving transistor T13 is turned on. Id(n+36) shows the change in driving current.
  • FIG. 11B shows a case in which a PWM data voltage (eg, +8 [V]) corresponding to a grayscale level is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. there is.
  • a PWM data voltage eg, +8 [V]
  • +7[V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +10.8[V] to +5.8[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (that is, the voltage of the B node n is between +9.8 [V] and +5.8 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows this.
  • the A node (n+36) of the subpixel circuit 110 included in the n+36th row line receives +7 [V] (ie, PWM data voltage) according to the SP(n+36) signal. is applied, and +2.8[V] (ie, Vref-
  • the voltage at node A (n+36) is at +12.5 [V]. While changing to +10[V], the voltage of the B node (n+36) changes from +8.3[V] to +5.8[V], and the voltage of the A node (n+36) changes to +15[V] While changing from +12.5[V] to +12.5[V], the voltage of the B node (n+36) changes from +10.8[V] to +8.3[V].
  • the second driving transistor T13 operates during the time period when the voltage of the B node (n + 36) is lower than +9.8 [V] (ie, the voltage of the B node (n + 36) is +8.3 [V]). It is turned on during the time interval varying from [V] to +5.8[V] and the time interval varying from +9.8[V] to +8.3[V]), and is driven during the time interval in which the second driving transistor T13 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.
  • 11C shows a case in which a PWM data voltage (eg, +14 [V]) corresponding to a high grayscale is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +14[V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +3.8 [V] to -1.2 [V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (ie, the voltage of the B node n is between +3.8 [V] and -1.2 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows this.
  • +14 [V] ie, PWM data voltage
  • +2.8[V] ie, Vref-
  • the voltage at node A (n+36) is at +12.5 [V]. While changing to +10[V], the voltage of the B node (n+36) changes from +1.3[V] to -1.2[V], and the voltage of the A node (n+36) changes to +15[V] While changing from +12.5[V] to +12.5[V], the voltage of the B node (n+36) changes from +3.8[V] to +1.3[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +1.3 V). It is turned on in the time interval varying from [V] to -1.2 [V] and the time interval varying from +3.8 [V] to +1.3 [V]), and is driven in the time interval in which the second driving transistor T13 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.
  • FIGS. 12A to 14C Another embodiment will be described through FIGS. 12A to 14C.
  • FIG. 12A is a detailed circuit diagram of a sub-pixel circuit according to another exemplary embodiment of the present disclosure.
  • the sub-pixel circuit 110 includes a constant current source circuit 111, a PWM circuit 112, and a transistor T16.
  • the constant current source circuit 111 includes the first driving transistor T14
  • the PWM circuit 112 includes the second driving transistor T13, respectively.
  • the transistor T16 Since the transistor T16 has the same connection structure and function as the transistor T16 of FIG. 9A, redundant description is omitted.
  • the TEST signal is also the same. Redundant descriptions are omitted.
  • VDD_PAM contents of VDD_PAM, VDD_PWM, VSS, and Vref are the same as those described above with reference to FIG. 9A, redundant descriptions are omitted.
  • Vini(n) is a scan signal applied to the sub-pixel circuit 110 to apply the reference voltage Vref to the B node and the D node and to apply the second driving voltage VDD_PWM to the F node in the data setting period.
  • the Vref applied to the B node and the D node is used to obtain the threshold voltage of the second driving transistor T13, and the second driving voltage VDD_PWM applied to the F node can be a reference potential when setting the constant current source data voltage. there is.
  • VST(n) represents a scan signal applied to the sub-pixel circuit 110 to initialize the voltage of the C node in the data setting period.
  • the first driving transistor T14 is turned on.
  • Vini2(n) represents a scan signal applied to the sub-pixel circuit 110 to apply the reference voltage Vref to node A in the data setting period.
  • Vref applied to the A node may be used to apply the threshold voltage of the second driving transistor T13 to the B node (ie, the gate terminal of the second driving transistor T13), as will be described later.
  • SCCG(n) represents a scan signal applied to the subpixel circuit 110 to apply the constant current source data voltage VCCG_R/G/B to node C in the data setting period.
  • SPWM(n) represents a scan signal applied to the sub-pixel circuit 110 to apply the PWM data voltage (VPWM_R/G/B) to node A in the data setting period.
  • Vcomp(n) represents a scan signal applied to the sub-pixel circuit 110 to apply the threshold voltage of the second driving transistor to the B node in the data setting period.
  • Emi(n) applies the first driving voltage VDD_PAM to the E node and the F node in the light emission period, applies a sweep voltage to the A node, and turns on the transistor T15, the sub-pixel circuit 110 represents the emission signal applied to
  • n represents an nth row line.
  • the driver 500 drives the display panel 110 for each row line (or scan line or gate line), Vini(n), Vini2(n), VST(n), SCCG(n) ), SPWM(n), Vcomp(n), and Emi(n) may be equally applied to the subpixel circuits 110 included in the nth row line.
  • Sweep represents a sweep signal.
  • the sweep signal is a global signal equally applied to all sub-pixel circuits 110 of the display panel 100, and may have a form in which a linearly changing voltage from a first voltage to a second voltage is continuously repeated.
  • a portion of the sweep signal is applied to node A while the transistor T1 is turned on according to the emission signal Emi(n), and a portion of the sweep signal selectively applied to node A may become the aforementioned sweep voltage. Since the contents related to the sweep signal are the same as those described above with reference to FIG. 9A, further redundant description is omitted.
  • VPWM_R/G/B represents the PWM data voltage applied to the sub-pixel circuit 110 .
  • a PWM data voltage may be applied from a data driver.
  • the PWM data voltages for each of the R, G, and B sub-pixels constituting one pixel may be time-division multiplexed and applied from the data driver. In this way, the time-division multiplexed PWM data voltages may be respectively applied to corresponding sub-pixels through the demultiplexer circuit.
  • the sub-pixel circuit 110 shown in FIG. 12A shows the sub-pixel circuit 110 corresponding to any one sub-pixel (eg, R sub-pixel) among R, G, and B sub-pixels. Accordingly, only the PWM data voltage (eg, VPWM_R) for the R sub-pixel among the time-division multiplexed PWM data voltages may be selected and applied to the sub-pixel circuit 110 of FIG. 12A through the demultiplexer circuit.
  • PWM_R PWM data voltage
  • VCCG_R/G/B represents the constant current source data voltage applied to the sub-pixel circuit 110 .
  • constant current source data voltages having the same magnitude for each type of subpixel may be applied to the display panel 100 .
  • a DC voltage can be used as the constant current source data voltage. Therefore, for example, three types of DC voltages (e.g., +3.1 [V], +2.8 [V], +3.0 [V]) corresponding to each of the R, G, and B sub-pixels are applied to the power IC. may be directly applied to each of the R, G, and B sub-pixel circuits of the display panel 100.
  • a separate data driver or demultiplexer circuit is not required to apply the constant current source data voltage to the subpixel circuit 110 .
  • the same constant current source data voltage may be applied from the power IC to all sub-pixel circuits 110 of the display panel 100 regardless of the sub-pixel type.
  • a constant current source data voltage may be applied from a data driver.
  • a separate driving voltage applied through a separate wiring is applied to the constant current source circuit 111 in the data setting period and the emission period, respectively, thereby overcoming the problem caused by the drop in the driving voltage, which is shown in FIG.
  • the embodiment shown in 12a is also the same.
  • the second driving voltage VDD_PWM is applied to the constant current source circuit 111 according to the Vini(n) signal, and in the emission period, the first driving voltage (VDD_PWM) is applied according to the Emi(n) signal.
  • VDD_PAM is applied to the constant current source circuit 111.
  • FIG. 12B is a timing diagram of various signals for driving the display panel 100 including the sub-pixel circuit 110 of FIG. 12A during an image frame period and a blanking period.
  • FIG. 12B a case in which the display panel 100 includes 312 row lines is taken as an example.
  • one data setting section and a plurality of emission sections may be performed for each row line in one image frame.
  • scan signals (VST, Vini, SCCG, Vini2, Vcomp, SPWM) for data setting operation are applied once for each row line, and It can be seen that the emission signal Emi is applied multiple times to each row line.
  • the time period in which the low-level VST, Vini, SCCG, Vini2, Vcomp, and SPWM signals are applied becomes the data setting period of the corresponding row line, and the time period in which the low-level Emi signal is applied is the emission period of the corresponding low line.
  • the data setting section and the emission section may proceed in order of a row line.
  • each of the gate signals VST, Vini, SCCG, Vini2, Vcomp, SPWM, and Emi
  • VST, Vini, SCCG, Vini2, Vcomp, SPWM, and Emi is sequentially applied in the row line order. That is, for example, the low level VST(n) signal and the low level VST(n+1) signal are applied with a difference of 1H time (1.4 ⁇ s in the example of FIG. 12B).
  • a low-level TEST signal is applied in the blanking period. Since the TEST signal is a global signal, it is equally applied to all sub-pixel circuits 110 of the display panel 100, and thus, charges remaining in all inorganic light emitting elements 120 of the display panel 100 can be discharged. there is.
  • FIG. 13A is a diagram for explaining the operation of the sub-pixel circuit 110 according to Vini(n) and VST(n) among scan signals.
  • the timing shown in FIG. 13A may be referred to as an initialization interval.
  • the driver 500 applies the reference voltage Vref (eg, + 5 [V]) may be applied, and the second driving voltage VDD_PWM (eg, + 12 [V]) may be applied to one end (F node) of the capacitor C2.
  • Vref eg, + 5 [V]
  • VDD_PWM eg, + 12 [V]
  • the driving unit 500 may apply a Vini(n) signal as shown in FIG. 13A.
  • Vref may be respectively applied to the B node and the D node through the turned-on transistors T3 and T5 according to the Vini(n) signal.
  • the first driving voltage VDD_PAM eg, + 12 [V]
  • the E node ie, the source terminal of the second driving transistor T13
  • the threshold voltage of the second driving transistor T13 is -2.2 [V]
  • Vref (+5 [V]) is applied to the B node, the second driving transistor T13 is turned on. .
  • the second driving voltage VDD_PWM may be applied to the F node through the turned-on transistor T4 according to the Vini(n) signal. At this time, the second driving voltage VDD_PWM applied to the F node becomes a reference potential when the constant current source data voltage is set to the C node thereafter.
  • the driver 500 may initialize the voltage of the gate terminal (node C) of the first driving transistor T14.
  • the driver 500 may apply a low voltage (eg, -5[V]) to the sub-pixel circuit 110 through the VST(n) signal as shown in FIG. 13A.
  • a low voltage eg, -5[V]
  • the first driving transistor T14 may be turned on (eg, a channel is formed).
  • 13B is a diagram for explaining the operation of the sub-pixel circuit 110 according to SCCG(n) and Vini2(n) among scan signals.
  • the timing shown in FIG. 13B among the data setting sections may be referred to as a threshold voltage sensing section. .
  • the SCCG(n) signal is a scan signal for applying a constant current source data voltage to the subpixel circuit 110 .
  • a low voltage eg, -5 [V]
  • the transistors T10 and T11 are turned on.
  • the constant current source data voltage is passed through the turned-on transistor T10, the turned-on first driving transistor T14 based on the VST(n) signal, and the turned-on transistor T11.
  • VCG_R/G/B may be applied to the C node.
  • the constant current source data voltage VCCG_R/G/B is not directly applied (or set) to the C node, but the threshold voltage Vth of the first driving transistor T14 is compensated for the constant current source data voltage (that is, , The voltage (VCCG_R/G/B + Vth) obtained by adding the threshold voltage of the first driving transistor T14 to the constant current source data voltage is applied.
  • the transistor T10 when the first driving transistor T14 is turned on according to the VST(n) signal and the transistors T10 and T11 are turned on according to the SCCG(n) signal, the transistor T10, the first driving transistor The constant current source data voltage starts to be input to the C node through T14 and the transistor T11. That is, the voltage of the C node starts to rise from the low voltage (eg, -5 [V]).
  • the low voltage eg, -5 [V]
  • the voltage of the C node does not rise to the constant current source data voltage (eg, +3 [V]), and the constant current source data voltage (+3 [V]) is applied to the threshold voltage ( For example, it rises only up to the sum of -2.2 [V]) (that is, +0.8 [V]).
  • the constant current source data voltage is applied to the source terminal of the first driving transistor T14 through the turned-on transistor T10, the constant current source data voltage VCCG_R/G/B and the threshold of the first driving transistor T14
  • the voltage of the C node rises only up to the sum of the voltages Vth (VCCG_R/G/B + Vth).
  • indicated at node C in FIG. 13B is merely another expression of the same value as VCCG_R/G/B + Vth described above.
  • VCCG represents the constant current source data voltage applied to the sub-pixel circuit 110
  • represent absolute values of the threshold voltage of the first driving transistor T14. Since the first driving transistor T14 is a PMOS TFT and the threshold voltage of the PMOS TFT has a negative value, it can be seen that VCCG-
  • DC voltage is applied to the drain terminal of the source follower, it is also called a common drain amplifier, and the gate terminal is used as an input and the source terminal is used as an output.
  • the source follower has a DC characteristic that, when an input voltage is applied to the gate terminal, a voltage corresponding to a difference between the input voltage and the threshold voltage of the source follower is output from the source terminal. For this reason, it is called a level shifter. is also called
  • the constant current source data voltage which is a DC voltage, is applied to the source terminal of the first driving transistor T14. (ie, the drain terminal of the second driving transistor T13), the second driving transistor T13 operates as a source follower.
  • the reference voltage Vref is applied to the gate terminal of the second driving transistor T13, the reference voltage is applied to the source terminal of the second driving transistor T13 (ie, the other terminal (E node) of the capacitor C3).
  • a voltage (Vref-Vth) corresponding to a difference between (Vref) and the threshold voltage (Vth) of the second driving transistor may be output.
  • the DC voltage is applied to the drain terminal of the second driving transistor T13 in an turned-on state by applying the reference voltage Vref to the gate terminal, a current is generated until the second driving transistor T13 is turned off. It flows and the voltage of the source terminal changes.
  • the second driving transistor T13 is turned off when a voltage (Vref-Vth) corresponding to the difference between the reference voltage Vref and the threshold voltage Vth of the second driving transistor is applied to the source terminal. -Vth is output.
  • the threshold voltage of the second driving transistor T13 may be obtained from a source terminal of the second driving transistor T13 while the second driving transistor T13 operates as a source follower.
  • the threshold voltage of the second driving transistor T13 thus obtained may be applied to the B node after being coupled through the capacitor C3.
  • indicated at node E in FIG. 13B is merely another expression of the same value as the aforementioned Vref-Vth.
  • Vref represents the reference voltage
  • represent the threshold voltages of the second driving transistor T13. Since the second driving transistor T13 is a PMOS TFT and the threshold voltage of the PMOS TFT has a negative value, it can be seen that Vref+
  • the Vini2(n) signal is a scan signal for applying the reference voltage Vref to node A.
  • a low voltage eg, -5 [V]
  • the transistor T17 is turned on, and the turned-on transistor T17 A reference voltage may be applied to node A through
  • FIG. 13C is a diagram for explaining an operation of the sub-pixel circuit 110 according to Vcomp(n) among scan signals. Since the threshold voltage component of the second driving transistor T13 is applied to the gate terminal of the second driving transistor T13 during the timing shown in FIG. 13C, the timing shown in FIG. 13C during the data setting period is referred to as a threshold voltage compensation period. can
  • the Vcomp(n) signal corresponds to the threshold voltage of the second driving transistor T13 obtained at (at) the source terminal (node E) of the second driving transistor T13 and the gate terminal (node B) of the second driving transistor T13. ) is a scan signal to be applied to.
  • the transistors T6 and T9 are turned on. Accordingly, the threshold voltage Vth of the second driving transistor applied to the E node may be coupled to the B node through the capacitor C3.
  • the voltages of the B node and the D node are Vref
  • the voltage of node E becomes Vref-Vth (ie, Vref+
  • node A maintains the reference voltage Vref
  • node B (or node D) is coupled with the amount of voltage variation of node E being divided by capacitor C3 and capacitor C1.
  • the voltage at the E node changes from Vref-Vth to Vref, so the voltage change at the E node becomes +Vth, and at the B node, +(C3/(C1+ The voltage as much as C3))*Vth is coupled so that the voltage at node B becomes Vref+(C3/(C1+C3))*Vth.
  • shown in FIG. 13C is merely another expression of the same value as the aforementioned Vref+(C3/(C1+C3))*Vth.
  • Vref represents the reference voltage
  • represent absolute values of the threshold voltage of the second driving transistor T13. Since the second driving transistor T13 is a PMOS TFT and the threshold voltage of the PMOS TFT has a negative value, Vref-(C3/(C1+C3))*
  • FIG. 13D is a diagram for explaining the operation of the sub-pixel circuit 110 according to SPWM(n) among scan signals. Since the PWM data voltage for gray scale expression is applied to the sub-pixel circuit 110 during the timing shown in FIG. 13D, the timing shown in FIG. 13D among the data setting sections may be referred to as a programming section.
  • SPWM(n) is a scan signal for applying PWM data voltages (VPWM_R/G/B) to the sub-pixel circuit 110 .
  • a low voltage eg, -5 [V]
  • the transistor T2 is turned on, and the turned-on transistor T2 A PWM data voltage (eg, VPWM) is applied to node A through
  • the E node maintains the reference voltage Vref, and the voltage variation of the A node is distributed and coupled to the B node (or D node) by the capacitor C3 and the capacitor C1.
  • the voltage at node A changes from Vref to VPWM, so the voltage change at node A becomes VPWM-Vref, and at node B (C1/(C1+C3) ) * (VPWM-Vref) as many voltages are coupled.
  • the voltage of node B before the low-level SPWM(n) signal is applied is Vref+(C3/(C1+C3))*Vth as described above in FIG. 13C
  • the voltage of node B is Vref+(C3/(C1 +C3))*Vth+(C1/(C1+C3))*(VPWM-Vref).
  • the threshold voltage +Vth of the second driving transistor is equal to -
  • the voltage at node B shown in FIG. 13D is Vref+(C3/(C1+C3))*Vth+(C1/ (C1+C3))*(VPWM-Vref).
  • FIG. 13E is a diagram for explaining the operation of the sub-pixel circuit 110 according to the emission signal Emi(n). Since the inorganic light emitting element 120 emits light during the timing shown in FIG. 13E , the timing shown in FIG. 13E may be referred to as an emission period.
  • Emi(n) signal line when a low voltage (eg, -5 [V]) is applied through the Emi(n) signal line, the transistor T12, the transistor T15, the transistor T8, and the transistor ( T1) and transistor T18 are turned on. A time period in which a low-level Emi(n) signal is applied becomes an emission period.
  • a low voltage eg, -5 [V]
  • the first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting element 120.
  • Vf forward voltage
  • a driving current ie, constant current
  • the first driving transistor T14 is turned on as the second driving transistor T13 is turned on.
  • the first driving transistor (T14) is also turned on.
  • the second driving transistor T13 is a PMOS TFT, it is turned on when a voltage less than the threshold voltage Vth is applied between the gate terminal and the source terminal. That is, the second driving transistor T13 is turned on when the voltage of the gate terminal is less than the sum of the voltage of the source terminal and the threshold voltage. For example, when the first driving voltage VDD_PAM applied to the source terminal is +12 [V] and the threshold voltage Vth of the second driving transistor is -2.2 [V], the second driving transistor T13 is turned on when a voltage of less than +9.8 [V] is applied to the gate terminal.
  • +VPWM -Vref)] is applied.
  • VPWM is applied to node A by the low-level SPWM(n) signal, and Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM to node B -Vref) is applied.
  • Vref the sweep voltage
  • Vsweep the voltage of node A changes from VPWM to Vsweep.
  • the voltage at node B changes as much as the amount of voltage change at node A (ie, Vsweep-VPWM).
  • the voltage of node B becomes Vsweep-VPWM+Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM-Vref). Summarizing this, it becomes Vsweep+(C3/(C1+C3))*(Vth-VPWM+Vref), which is Vsweep-(C3/(C1+C3))*(
  • C3/(C1+C3) has a value close to 1.
  • C3/(C1+C3) is 1, the voltages of the B node in the emission period become Vsweep-
  • a time period during which the second driving transistor T13 is turned on may be determined. That is, the threshold voltage of the second driving transistor T13 may be compensated.
  • the sweep voltage Vsweep has a value that changes linearly between, for example, +15 [V] and +10 [V].
  • the voltage of the B node changes according to the change of the sweep voltage Vsweep
  • the second driving transistor T13 controls the voltage of the B node (that is, the gate terminal) that changes (Vsweep+Vth-VPWM). +Vref) is turned on in a time interval that is lower than the voltage (VDD_PAM+Vth) that is the sum of the voltage of the source terminal (VDD_PAM) and the threshold voltage (Vth).
  • Vsweep+Vth-VPWM+Vref and VDD_PAM+Vth include Vth, it can be seen that the time period during which the second driving transistor T13 is turned on is determined regardless of the Vth value.
  • the time period in which the second driving transistor T13 is turned on in the light emission period varies according to the voltage of the B node at the start of the light emission period. do.
  • the voltage of the B node at the start of the light emission period varies according to the VPWM value (ie, the PWM data voltage value)
  • the gradation of the image can be expressed through the PWM data voltage.
  • the driving voltage applied to the constant current source circuit 111 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM.
  • the second driving voltage VDD_PWM is applied to the F node based on the Vini(n) signal.
  • the first driving voltage VDD_PAM is applied to one end (F node) of the capacitor C2 through the transistors T12 and T8, which are turned on according to the Emi(n) signal.
  • a voltage drop may occur in the first driving voltage VDD_PAM due to an IR drop generated as the driving current flows through the inorganic light emitting device 120 .
  • the constant current source data voltage is applied to the C node based on the second driving voltage VDD_PWM without a voltage drop. Therefore, it is possible to set an accurate constant current source data voltage to the constant current source circuit 111 regardless of the voltage drop of the first driving voltage VDD_PAM.
  • the constant current source circuit 111 can operate accurately according to the constant current source data voltage set in the data setting section.
  • the transistor T18 is turned on according to the low-level Emi(n) signal, and the reference voltage Vref is applied to the D node through the turned-on transistor T18.
  • Vref is not applied to the D node during the emission period
  • Vref is applied to the D node in the initialization period for the next video frame
  • the voltage change of the D node is coupled to the E node, and the voltage of the E node becomes the first driving voltage It can be lower than (VDD_PAM).
  • VDD_PAM the first driving voltage It
  • Vref may be applied to node D during the emission period.
  • Vref since there is no change in the voltage of node D, the first driving voltage VDD_PAM is floated at node E. Accordingly, even for the next image frame, the threshold voltage of the second driving transistor T13 can always be obtained and compensated as described above with reference to FIGS. 13A to 13D.
  • 14A to 14C are diagrams for explaining the PWM operation of the sub-pixel circuit having the configuration shown in FIG. 13A.
  • the PWM data voltage corresponding to the low gray level is +4 [V]
  • the PWM data voltage corresponding to the middle gray level is +7 [V]
  • the PWM data voltage corresponding to the high gray level is +
  • 14 [V] has been taken as an example, it is needless to say that the PWM data voltage corresponding to each gray level is not limited thereto.
  • 14A to 14C show the voltage change of node A, the voltage change of node B, and driving when the PWM data voltage is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line. Changes in the current Id are shown respectively.
  • the threshold voltage (Vth, T13) of the second driving transistor is -2.2 [V]
  • the reference voltage (Vref) is +5 [V]
  • the first driving transistor The case where the voltage (VDD_PAM) is +12 [V] is taken as an example.
  • a sweep (global) signal having a form in which a voltage that linearly changes from +15 [V] to +10 [V] every 100 ⁇ s is continuously repeated is cited as an example.
  • (global) is an expression indicating that the sweep signal is a global signal commonly applied to all row lines.
  • FIG. 14A illustrates a case in which a PWM data voltage (eg, +4 [V]) corresponding to a low grayscale is applied to the subpixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +4 [V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • the voltage applied to the B(n) node is Vref ⁇ (C3/(C1+C3))*
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +13.8[V] to +8.8[V].
  • the second driving transistor T13 provides a time during which the voltage of the gate terminal (node B) is lower than the voltage (VDD_PAM+Vth) obtained by adding the voltage of the source terminal (VDD_PAM) and the threshold voltage (Vth). It comes from the section.
  • the second driving transistor T13 is configured for a time period in which the voltage of the B node n is lower than +9.8 [V] (that is, the voltage of the B node n is between +9.8 [V] and +8.8 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows a change in driving current.
  • +4 [V] ie PWM data voltage
  • +2.8 [V] ie, Vref-
  • Emi (n+ 36) As shown, the Emi(n) signal has the same waveform as the delay of 50.4 ⁇ s.
  • the sweep voltage applied to the A node (n+36) of the subpixel circuit 110 included in the n+36th row line changes linearly from +12.5 [V] to +10 [V] as shown. After that, it has a waveform that changes linearly from +15[V] to +12.5[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +9.8 [V]). It is turned on during a time period varying from [V] to +8.8 [V]), and a driving current flows through the inorganic light emitting element 120 during a time period when the second driving transistor T13 is turned on. Id(n+36) shows the change in driving current.
  • FIG. 14B illustrates a case in which a PWM data voltage (eg, +8 [V]) corresponding to a grayscale level is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. there is.
  • a PWM data voltage eg, +8 [V]
  • +7 [V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +10.8[V] to +5.8[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (that is, the voltage of the B node n is between +9.8 [V] and +5.8 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows this.
  • +7[V] ie PWM data voltage
  • +2.8 [V] ie, Vref-
  • the voltage at node A (n+36) is at +12.5 [V]. While changing to +10[V], the voltage of the B node (n+36) changes from +8.3[V] to +5.8[V], and the voltage of the A node (n+36) changes to +15[V] While changing from +12.5[V] to +12.5[V], the voltage of the B node (n+36) changes from +10.8[V] to +8.3[V].
  • the second driving transistor T13 operates during the time period when the voltage of the B node (n + 36) is lower than +9.8 [V] (ie, the voltage of the B node (n + 36) is +8.3 [V]). It is turned on during the time interval varying from [V] to +5.8[V] and the time interval varying from +9.8[V] to +8.3[V]), and is driven during the time interval in which the second driving transistor T13 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.
  • FIG. 14C shows a case in which a PWM data voltage (eg, +14 [V]) corresponding to a high grayscale is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +14 [V] ie, PWM data voltage
  • +2.8 [V] ie, Vref-
  • node A (n) Since the voltage variation of node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, the voltage at node A (n) increases from +15 [V] to +10 [V]. During the change, the voltage of the B node (n) changes from +3.8 [V] to -1.2 [V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (ie, the voltage of the B node n is between +3.8 [V] and -1.2 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T13 is turned on. Id(n) shows this.
  • +14[V] ie PWM data voltage
  • +2.8 [V] ie, Vref-
  • the voltage at node A (n+36) is at +12.5 [V]. While changing to +10[V], the voltage of the B node (n+36) changes from +1.3[V] to -1.2[V], and the voltage of the A node (n+36) changes to +15[V] While changing from +12.5[V] to +12.5[V], the voltage of the B node (n+36) changes from +3.8[V] to +1.3[V].
  • the second driving transistor T13 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +1.3 V). It is turned on in the time interval varying from [V] to -1.2 [V] and the time interval varying from +3.8 [V] to +1.3 [V]), and is driven in the time interval in which the second driving transistor T13 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.
  • the threshold voltage of the second driving transistor is obtained while the second driving transistor operates as a source follower, and the obtained threshold voltage is applied to the gate terminal of the second driving transistor. , threshold voltage deviations of the second driving transistors were compensated for.
  • a method of compensating for threshold voltage deviations of the second driving transistors is not limited thereto.
  • 15A to 17C an embodiment in which threshold voltage deviations of the second driving transistors are compensated for by correcting the PWM data voltage will be described.
  • the number of transistors constituting the sub-pixel circuit is reduced compared to the above-described embodiment, and thus has an advantage of being applicable to a higher resolution display panel.
  • threshold voltage deviations of the first driving transistors are compensated in the same manner as the embodiment described with reference to FIGS. 9A to 14C .
  • the sub-pixel circuit 110 includes a constant current source circuit 111, a PWM circuit 112, and a transistor T13.
  • the constant current source circuit 111 includes a first driving transistor T11
  • the PWM circuit 112 includes a second driving transistor T10, respectively.
  • the transistor T13 has the same connection structure and function as the transistor T16 of FIG. 9A, redundant description will be omitted.
  • the TEST signal is also the same. Redundant descriptions are omitted.
  • VDD_PAM contents of VDD_PAM, VDD_PWM, and VSS are the same as those described above with reference to FIG. 9A, duplicate descriptions are omitted.
  • the reference voltage Vref is not applied to the sub-pixel circuit 110 of FIG. 15A. This is because, in the embodiment of FIG. 15A , the threshold voltage of the second driving transistor does not need to be obtained while the sub-pixel circuit 110 is operating.
  • Vini(n) represents a scan signal applied to the sub-pixel circuit 110 to apply the second driving voltage VDD_PWM to the B node and the D node in the data setting period.
  • the second driving voltage VDD_PWM applied to node B serves to keep the second driving transistor T10 in an off state during the data setting period
  • the second driving voltage VDD_PWM applied to node D serves as a constant current source. When setting the data voltage, it becomes the reference potential.
  • VST(n) represents a scan signal applied to the sub-pixel circuit 110 to initialize the voltage of the C node in the data setting period.
  • the first driving transistor T11 is turned on.
  • SP(n) is a sub-pixel circuit to apply a constant current source data voltage (VCCG_R/G/B) to node C and a PWM data voltage (VPWM_R/G/B) to node A in a data setting period. (110) represents the scan signal applied.
  • the PWM data voltage VPWM_R/G/B may be a voltage in which a compensation value according to a threshold voltage deviation of the second driving transistors is reflected. Details on the compensation value will be described later in the description of the VPWM_R/G/B signals.
  • the Vcomp(n) signal is not applied to the sub-pixel circuit 110 of FIG. 15A. This is because, in the embodiment of FIG. 15A , it is not necessary to apply the threshold voltage of the second driving transistor to the B node while the sub-pixel circuit 110 is operating.
  • Emi(n) applies the first driving voltage VDD_PAM to the E node and the D node, applies the sweep voltage to the A node, and turns on the transistor T12 in the emission period. ) represents the emission signal applied to
  • n represents an nth row line.
  • the driver 500 drives the display panel 110 for each row line (or scan line or gate line), Vini(n), VST(n), SP(n) and Emi(n). ) may be equally applied to the subpixel circuits 110 included in the nth row line.
  • Sweep represents a sweep signal. Since the content of the sweep signal is the same as that described above with reference to FIG. 9A , redundant description will be omitted.
  • VPWM_R/G/B represents the PWM data voltage applied to the sub-pixel circuit 110 .
  • a PWM data voltage may be applied from a data driver.
  • the PWM data voltages for each of the R, G, and B sub-pixels constituting one pixel may be time-division multiplexed and applied from the data driver. In this way, the time-division multiplexed PWM data voltages may be respectively applied to corresponding sub-pixels through the demultiplexer circuit.
  • the sub-pixel circuit 110 shown in FIG. 15A shows the sub-pixel circuit 110 corresponding to any one sub-pixel (eg, R sub-pixel) among R, G, and B sub-pixels. Accordingly, only the PWM data voltage for the R sub-pixel among the time-division multiplexed PWM data voltages may be selected and applied to the sub-pixel circuit 110 of FIG. 15A through the demultiplexer circuit.
  • the PWM data voltage is simply a voltage corresponding to the gradation value of a sub-pixel
  • the PWM data voltage is a sub-pixel It may be a voltage corresponding to a value in which the compensation value is reflected in the gradation value of .
  • the compensation value is a value for compensating the luminance deviation of the subpixels according to the threshold voltage deviation of the second driving transistors, and is calculated for each subpixel in the manufacturing step of the display panel 100 and stored in the memory.
  • TCON can read the compensation value stored in the memory and reflect it to image data, and transmits the image data to which the compensation value is reflected to a data driver (not shown), so that the PWM data voltage to which the compensation value is reflected is generated by the sub-pixel circuit ( 110) can be applied.
  • a test image (eg, an image in which all pixels have the same grayscale value) may be displayed on the display panel 100 in the manufacturing step, and the display panel 100 may be photographed with an image capturing device. . Since the compensation value is not reflected when the test image is displayed, there may be a stain or a luminance difference for each pixel in the captured image due to a threshold voltage deviation of the second driving transistors. Accordingly, a compensation value for each subpixel may be calculated by calculating a value to be reflected in a grayscale value of each subpixel so that stains or luminance deviations are not recognized in the subsequently captured image.
  • VCCG_R/G/B represents the constant current source data voltage applied to the sub-pixel circuit 110 . Since the constant current source data voltage is the same as described above with reference to FIG. 9A , redundant description will be omitted. In addition, since the problems and solutions related to the IR drop generated when the driving current flows in the light emitting section are also the same as those described above with reference to FIG. 9A , redundant descriptions will be omitted.
  • FIG. 15B is a timing diagram of various signals for driving the display panel 100 including the sub-pixel circuit 110 of FIG. 15A during an image frame period and a blanking period.
  • FIG. 15B a case in which the display panel 100 includes 312 row lines is taken as an example.
  • one data setting section and a plurality of emission sections may be performed for each row line in one image frame.
  • scan signals (VST, SP, Vini) for data setting operation are applied once for each row line
  • an emission signal (Emi) for light emission operation It can be seen that is applied multiple times for each row line.
  • the time interval to which the low-level VST, SP, and Vini signals are applied becomes the data setting interval of the corresponding row line
  • the time interval to which the low-level Emi signal is applied becomes the emission interval of the corresponding row line.
  • the data setting section and the emission section may proceed in the row line order.
  • each of the gate signals VST, SP, Vini, and Emi is sequentially applied in the row line order. That is, for example, the low level VST(n) signal and the low level VST(n+1) signal are applied with a difference of 1H time (1.4 ⁇ s in the example of FIG. 12B).
  • the remaining gate signals SP signals (SP(n) and SP(n+1)
  • Vini signals Vini signals
  • Emi signals Emi(n) and Emi(n)
  • a low-level TEST signal is applied in the blanking period. Since the TEST signal is a global signal, it is equally applied to all sub-pixel circuits 110 of the display panel 100, and thus, charges remaining in all inorganic light emitting devices 120 of the display panel 100 can be discharged. .
  • 16A is a diagram for explaining the operation of the sub-pixel circuit 110 according to Vini(n) and VST(n) among scan signals.
  • the driver 500 first applies the second driving voltage VDD_PWM (for example, to the gate terminal (node B) of the second driving transistor T10 and one end (node D) of the capacitor C2. For example, +12 [V]) can be applied.
  • VDD_PWM for example, to the gate terminal (node B) of the second driving transistor T10 and one end (node D) of the capacitor C2.
  • +12 [V] can be applied.
  • the driving unit 500 may apply a Vini(n) signal as shown in FIG. 16A.
  • VDD_PWM may be applied to the B node and the D node through the turned-on transistors T3 and T4 according to the Vini(n) signal, respectively.
  • the second driving voltage VDD_PWM applied to the D node becomes a reference potential when the constant current source data voltage is set to the C node later.
  • the driver 500 may initialize the voltage of the gate terminal (node C) of the first driving transistor T11.
  • the driver 500 may apply a low voltage (eg, -5 [V]) to the sub-pixel circuit 110 through the VST(n) signal as shown in FIG. 16A.
  • a low voltage eg, -5 [V]
  • the first driving transistor T11 may be turned on (eg, a channel is formed).
  • 16B is a diagram for explaining the operation of the sub-pixel circuit 110 according to SP(n) among scan signals.
  • the SP(n) signal is a scan signal for applying an image data voltage to the sub-pixel circuit 110 .
  • a low voltage eg, -5 [V]
  • the transistors T2, T7, and T8 is turned on.
  • the PWM data voltage VPWM_R/G/B may be applied to one end (node A) of the capacitor C1 through the turned-on transistor T2.
  • the PWM data voltage is a voltage to which the aforementioned compensation value is reflected.
  • the constant current source is provided through the turned-on transistor T7, the turned-on first driving transistor T11 based on the VST(n) signal, and the turned-on transistor T8.
  • a data voltage (VCCG_R/G/B) may be applied to the C node.
  • the constant current source data voltage VCCG_R/G/B is not directly applied (or set) to the C node, but the threshold voltage Vth of the first driving transistor T11 is compensated for the constant current source data voltage (that is, , The voltage (VCCG_R/G/B + Vth) obtained by adding the threshold voltage of the first driving transistor T11 to the constant current source data voltage is applied.
  • 16C is a diagram for explaining the operation of the sub-pixel circuit 110 according to the emission signal Emi(n).
  • the first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting element 120.
  • Vf forward voltage
  • a driving current ie, constant current
  • the first driving transistor T11 is turned on as the second driving transistor T10 is turned on.
  • the constant current source data voltage eg, +3 [V]
  • a voltage eg, +0.8 [V]
  • VDD_PAM eg, +12 [V]
  • the second driving transistor T10 is a PMOS TFT, it is turned on when a voltage less than the threshold voltage Vth is applied between the gate terminal (node B) and the source terminal (node E). That is, the second driving transistor T10 is turned on when the voltage of the gate terminal (node B) is less than the sum of the voltage of the source terminal (node E) and the threshold voltage Vth.
  • the first driving voltage VDD_PAM applied to the source terminal (E node) is +12 [V]
  • the threshold voltage (Vth) of the second driving transistor is -2.2 [V]
  • the second driving voltage The transistor T10 is turned on when a voltage of less than +9.8 [V] is applied to the gate terminal (node B).
  • Vsweep-VPWM_R/G/B+VDD_PWM is applied to the gate terminal (node B) of the second driving transistor T10 during the emission period.
  • the PWM data voltage VPWM_R/G/B and the second driving voltage VDD_PWM both have fixed values, while the sweep voltage Vsweep is, for example, +5 [V] and 0 [V] has a value that varies linearly between
  • the voltage of the B node changes according to the change of the sweep voltage Vsweep
  • the second driving transistor T10 controls the voltage of the B node (that is, the gate terminal) that was changing (Vsweep-VPWM_R/G).
  • /B+VDD_PWM is turned on in a time interval that is lower than the voltage (VDD_PAM+Vth) that is the sum of the voltage (VDD_PAM) of the source terminal (E node) and the threshold voltage (Vth).
  • the time period in which the second driving transistor T10 is turned on in the light emission period varies according to the voltage of the B node at the start of the light emission period. do.
  • the voltage of the B node at the start of the light emission period varies according to the VPWM_R/G/B value (ie, the PWM data voltage value)
  • the gradation of the image can be expressed through the PWM data voltage.
  • the driving voltage applied to the constant current source circuit 111 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM.
  • the second driving voltage VDD_PWM is applied to the D node based on the Vini(n) signal.
  • the first driving voltage VDD_PAM is applied to one end (node D) of the capacitor C2 through the transistors T9 and T6, which are turned on according to the Emi(n) signal.
  • a voltage drop may occur in the first driving voltage VDD_PAM due to an IR drop generated as the driving current flows through the inorganic light emitting device 120 .
  • VDD_PAM the first driving voltage
  • the voltage difference between both ends (node D and node C) of the capacitor C2 is maintained as set in the data setting section, picture quality is not affected.
  • the constant current source data voltage is applied to the C node based on the second driving voltage VDD_PWM without a voltage drop.
  • an accurate constant current source data voltage may be set in the constant current source circuit 111 regardless of the voltage drop of the first driving voltage VDD_PAM.
  • the constant current source circuit 111 can operate accurately according to the voltage set in the data setting section.
  • 17A to 17C are diagrams for explaining the PWM operation of the sub-pixel circuit having the configuration shown in FIG. 15A. 17A to 17C, the PWM data voltage corresponding to low grayscale is +3 [V], the PWM data voltage corresponding to medium grayscale is +7 [V], and the PWM data voltage corresponding to high grayscale is +13 [V]. V], but the PWM data voltage corresponding to each gray level is not limited thereto. Meanwhile, each of the PWM data voltage values (+3 [V], +7 [V], and +13 [V]) is a value in which the aforementioned compensation value is reflected.
  • 17A to 17C show the voltage change of node A, the voltage change of node B, and driving when the PWM data voltage is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line. Changes in the current Id are shown respectively.
  • the threshold voltage Vth of the second driving transistor is -2.2 [V] and the first driving voltage VDD_PAM is +12 [V].
  • a sweep (global) signal having a form in which a voltage that linearly changes from +5 [V] to 0 [V] every 100 ⁇ s is continuously repeated is cited as an example.
  • (global) is an expression indicating that the sweep signal is a global signal commonly applied to all row lines.
  • 17A illustrates a case in which a PWM data voltage (eg, +3 [V]) corresponding to a low grayscale is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +3 [V] ie, PWM data voltage
  • VDD_PWM the second driving voltage
  • the amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +14[V] to +9[V].
  • the second driving transistor T10 provides a time period during which the voltage of the gate terminal (node B) is lower than the voltage (VDD_PAM+Vth) obtained by adding the voltage of the source terminal (VDD_PAM) and the threshold voltage (Vth). It comes from the section.
  • the second driving transistor T10 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (ie, the voltage of the B node n is between +9.8 [V] and +9 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T10 is turned on. Id(n) shows a change in driving current.
  • +3 [V] ie, PWM data voltage
  • +12 [V] ie, the second driving voltage VDD_PWM
  • part of the sweep signal (Sweep (Global)) according to the Emi (n + 36) signal, that is, the sweep voltage (ie, +2.5 [V] to 0 [V], +5 [V]
  • the sweep voltage ie, +2.5 [V] to 0 [V], +5 [V]
  • a voltage that changes linearly from V to +2.5 [V] is applied to the A node (n+36) as shown.
  • Emi (n+ 36) As shown, the Emi(n) signal has the same waveform as the delay of 50.4 ⁇ s.
  • the sweep voltage applied to the A node (n+36) of the subpixel circuit 110 included in the n+36 row line changes linearly from +2.5 [V] to 0 [V] as shown. After that, it has a waveform that changes linearly from +5[V] to +2.5[V].
  • node A (n+36) since the voltage variation of node A (n+36) according to the sweep voltage is directly coupled to node B (n+36) through capacitor C1, the voltage at node A (n+36) is +2.5 [V]. ] to 0[V], the voltage of the B node (n+36) changes from +11.5[V] to +9[V], and the voltage of the A node (n+36) changes to +5[V]. ] to +2.5 [V], the voltage of the B node (n+36) changes from +14 [V] to +11.5 [V].
  • the second driving transistor T10 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +9.8 [V]). It is turned on during a time period varying from [V] to +9 [V]), and a driving current flows through the inorganic light emitting element 120 during a time period when the second driving transistor T10 is turned on. Id(n+36) shows this.
  • FIG. 17B illustrates a case in which a PWM data voltage (eg, +7[V]) corresponding to a grayscale level is applied to the subpixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. there is.
  • a PWM data voltage eg, +7[V]
  • +7[V] ie, PWM data voltage
  • VDD_PWM the second driving voltage
  • the amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +10 [V] to +5 [V].
  • the second driving transistor T10 operates in a time period in which the voltage at the B node n is lower than +9.8 [V] (ie, when the voltage at the B node n is between +9.8 [V] and +5 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T10 is turned on. Id(n) shows a change in driving current.
  • the A node (n+36) of the subpixel circuit 110 included in the n+36th row line receives +7 [V] (ie, PWM data voltage) according to the SP(n+36) signal. is applied, and +12 [V] (ie, the second driving voltage VDD_PWM) is applied to the B node (n+36) according to the Vini(n+36) signal.
  • +7 [V] ie, PWM data voltage
  • VDD_PWM the second driving voltage
  • part of the sweep signal (Sweep (Global)) according to the Emi (n + 36) signal, that is, the sweep voltage (ie, +2.5 [V] to 0 [V], +5 [V]
  • the sweep voltage ie, +2.5 [V] to 0 [V], +5 [V]
  • a voltage that changes linearly from V to +2.5 [V] is applied to the A node (n+36) as shown.
  • the voltage at node A (n+36) is at +2.5 [V]. While changing to +0[V], the voltage of node B (n+36) changes from +7.5[V] to +5[V], and the voltage of node A (n+36) changes to +5[V] While changing from +2.5 [V], the voltage of the B node (n+36) changes from +10 [V] to +7.5 [V].
  • the second driving transistor T10 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +7.5 V). It is turned on in the time interval varying from [V] to +5 [V] and the time interval varying from +9.8 [V] to +7.5 [V]), and is driven in the time interval in which the second driving transistor T10 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows the change in driving current.
  • 17C shows a case in which a PWM data voltage (eg, +13 [V]) corresponding to a high grayscale is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. are doing
  • +13 [V] ie, PWM data voltage
  • VDD_PWM the second driving voltage
  • the amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +4[V] to -1[V].
  • the second driving transistor T10 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (ie, the voltage of the B node n is between +4 [V] and -1 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T10 is turned on. Id(n) shows a change in driving current.
  • the A node (n+36) of the subpixel circuit 110 included in the n+36th row line receives +13 [V] (ie, PWM data voltage) according to the SP(n+36) signal. is applied, and +12 [V] (ie, the second driving voltage VDD_PWM) is applied to the B node (n+36) according to the Vini(n+36) signal.
  • +13 [V] ie, PWM data voltage
  • VDD_PWM the second driving voltage
  • the voltage at node A (n+36) is at +2.5 [V]. While changing to 0[V], the voltage of the B node (n+36) changes from +1.5[V] to -1[V], and the voltage of the A node (n+36) changes from +5[V] to -1[V]. While changing to +2.5 [V], the voltage of the B node (n+36) changes from +4 [V] to +1.5 [V].
  • the second driving transistor T10 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +1.5 V). It is turned on in the time interval varying from [V] to -1 [V] and the time interval varying from +4 [V] to +1.5 [V]), and is driven in the time interval in which the second driving transistor T10 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows the change in driving current.
  • a display device 10000 may include nine display modules 1000-1 to 1000-9 and a TCON.
  • the display modules 1000-1 to 1000-9 may be assembled or arranged in a matrix form to form one modular display panel.
  • the display device 10000 includes 9 display modules as an example in FIG. 18 , display devices of different sizes or resolutions may be implemented by combining a different number of display modules.
  • each display module 1000-1 to 1000-9 may be as described above with reference to FIGS. 4 to 17C.
  • each of the display modules 1000-1 to 1000-9 may be driven in a progressive driving method.
  • each of the display modules 1000-1 to 1000-9 may be driven by a driving method as shown in FIG. 6A or as shown in FIG. 6B.
  • a driving method of the modular display panel in which the data setting section of each display module constituting the modular display panel simultaneously progresses may be referred to as a “simultaneous scan method”.
  • each display module Since the data setting period for one image frame proceeds for a much shorter time than the one image frame period, when displaying one image frame on a modular display panel, each display module The data setting section of can be continuously performed following the order of the data setting section progress of the display module disposed adjacent to above or below the corresponding display module.
  • a driving method of a modular display panel in which the data setting section of each display module constituting the modular display panel proceeds continuously following the progress sequence of the data setting section of the display module disposed adjacent above or below the corresponding display module. may be called a "high-speed continuous scan method".
  • "high speed” indicates that the data setting section proceeds at a higher speed than the driving method shown in FIG. 6A.
  • 19A and 19B respectively show how a data setting section and a light emitting section proceed when the modular display panel is driven in the simultaneous scan method and the high-speed continuous scan method.
  • FIGS. 19A and 19B 9 display modules included in the same column line among modular display panels in which 81 display modules are arranged in a 9*9 matrix form display 3 consecutive image frames during 4 image frame times. case was cited as an example.
  • FIGS. 19A and 19B a case in which one data setting section and four emission sections are performed for each row line in one image frame is described as an example.
  • the size of each display module constituting the modular display panel is 12.7 inches, the resolution is 550*312, and the refresh rate is 240hz as an example.
  • each display module Since the resolution of each display module is 550*312, each display module includes 312 row lines. Accordingly, a 9*9 modular display panel includes 2808 row lines, and the vertical position axes in FIGS. 16A and 16B represent them. Meanwhile, since the refresh rate of each display module is 240 hz, the time for one image frame is about 4.16 ms. Accordingly, referring to the time axis of FIGS. 19A and 19B , it can be seen that the driving method of the display modules is shown during 4 image frame times.
  • the data setting section of each display module is simultaneously performed.
  • a data setting period for the first row line of each of the nine display modules is simultaneously performed, and a data setting period for the second row line of each of the nine display modules is simultaneously performed. , In this way, it can be seen that the data setting section proceeds simultaneously up to the 312th row line of each of the nine display modules.
  • each light emitting section of each display module also proceeds at the same time.
  • the emission section discontinuously proceeds at the boundary between the upper and lower display modules adjacent to each other in the same image frame.
  • first to ninth display modules for example, the 313th row line (the first of the second display modules) low line
  • 4 emission sections are performed for the first image frame during the time from 0 to 4.16 ms, but in the case of the 312th row line (the last row line of the first display module), the emission section does not occur once during the same time period. You can see it's not progressing.
  • the 312th row line 4 emission sections are performed for the first image frame during a time period of 4.16 ms to 8.33 ms, but the 313th row line has 4 emission sections for the second image frame during the same time. can see things
  • image distortion may be recognized at the boundary between the upper and lower display modules adjacent to each other.
  • the data setting section may proceed for a time much shorter than one frame time in each display module. Therefore, according to one embodiment, by using the high-speed continuous scan method, during one frame time, the data setting period is continuously from the first row line of the display module disposed at the top to the last row line of the display module disposed at the bottom.
  • the modular display panel may be driven to proceed sequentially.
  • the data setting section may continuously progress from the first row line (the first row line of the first display module) to the 2808th row line (the last row line of the ninth display module) during one frame time.
  • the light-emitting section proceeds in a predefined manner after the data setting section (as described above, the first light-emitting section among the plurality of light-emitting sections is temporally continuous with the data setting section, and each light-emitting section proceeds at a predetermined time interval from each other ), so that each light emitting section of each display module can also continuously proceed from the first row line to the 2808th row line.
  • the emission section may continuously proceed even at the boundary between the upper and lower display modules adjacent to each other. Therefore, even when a moving object (eg, a vertical line moving left or right) is displayed on the modular display panel, image distortion does not occur at the boundary between the upper and lower display modules adjacent to each other.
  • a moving object eg, a vertical line moving left or right
  • 20 is a block diagram of a display device according to an embodiment of the present disclosure.
  • a display apparatus 10000 may include a plurality of display modules 1000-1 to 1000-n and a timing controller (TCON) 2000.
  • TCON timing controller
  • the plurality of display modules 1000-1 to 1000-n may be combined or assembled in a matrix form to form one modular display panel, as shown in FIG. 18 .
  • Each of the display modules 1000-1 to 1000-n may include the display panel 100.
  • the display panel 100 may include a pixel array in which pixels composed of a plurality of inorganic light emitting elements are arranged in a plurality of row lines, and sub-pixel circuits corresponding to each of the inorganic light emitting elements of the pixel array.
  • each of the display modules 1000-1 to 1000-n uses various signals provided from the TCON 2000 (eg, a clock signal, a start signal (eg, a clock signal, a start signal VST), etc.) may include a gate driver for driving the sub-pixel circuits in row line order.
  • a clock signal e.g., a clock signal, a start signal (eg, a clock signal, a start signal VST), etc.
  • a gate driver for driving the sub-pixel circuits in row line order.
  • 21A is a block diagram illustrating a method of driving a gate driver according to an exemplary embodiment.
  • the gate driver 500' may include unit circuits G1 to Gn corresponding to each row line, and each unit circuit G1 to Gn includes a driving voltage, a clock signal, a control signal, and a start Gate signals S1 to Sn corresponding to each row line may be output by receiving the signal VST.
  • the unit circuit may receive an output signal of the unit circuit corresponding to the previous row line as a start signal. That is, as shown, G2 may receive the output signal S1 of G1 as a start signal, and G3 may receive the output signal S2 of G2 as a start signal. The same goes for Gn. Meanwhile, since the unit circuit G1 corresponding to the first row line does not have a previous row line, the start signal VST may be separately provided from the TCON 2000 .
  • the gate driver 500' can sequentially output the gate signals S1 to Sn in the row line order based on the start signal VST provided from the TCON 2000.
  • the gate driver may include a scan driver that provides scan signals to the sub-pixel circuits in row-line order so that image data voltages are set in row-line order to the sub-pixel circuits.
  • the scan signal includes VST(n), SP(n), Vcomp(n), and Vini(n)
  • each of the display modules 1000-1 to 1000-n includes each scan signal (VST( n), SP(n), Vcomp(n), and Vini(n)).
  • a scan driver for providing the VST(n) signal may provide the scan signal VST(n) in a row-line order based on a start signal provided from the TCON 2000 .
  • the scan driver for providing the SP(n) signal may provide the scan signal SP(n) in a row line order based on the start signal provided from the TCON 2000 .
  • the scan driver for providing the Vcomp(n) signal may provide the scan signal Vcomp(n) in a row line order based on the start signal provided from the TCON 2000 .
  • the scan driver for providing the Vini(n) signal may provide the scan signal Vini(n) in a row-line order based on the start signal provided from the TCON 2000 .
  • the gate driver includes an emission driver that provides emission signals to sub-pixel circuits in order of row lines so that inorganic light emitting elements of the pixel array emit light in order of row lines based on image data voltages set according to scan signals. can do.
  • the emission signal includes Emi(n)
  • each display module 1000-1 to 1000-n may include an emission driver for providing the emission signal Emi(n).
  • the emission driver for providing the Emi(n) signal may provide the emission signal Emi(n) in a row order based on the start signal provided from the TCON 2000 .
  • the TCON 2000 controls overall operations of the display device 10000.
  • the TCON 2000 may drive the modular display panel in a high-speed continuous scan method.
  • a 3*3 modular display panel shown in FIG. 18 will be described as an example.
  • 21B illustrates display modules 1000-1, 1000-4, and 1000-7 disposed in a first column line among a plurality of display modules 1000-1 to 1000-9.
  • the TCON 20000 includes the display modules 1000-1, 1000-4, and 1000-7 arranged on the first column line among the plurality of display modules 1000-1 to 1000-9 arranged in a matrix form. Inorganic light emitting elements of each display so that the first row line of the display module 1000-1 disposed at the top to the last row line of the display module 1000-7 disposed at the bottom sequentially emit light in row order.
  • the driving units 500 of the modules 1000-1, 1000-4, and 1000-7 may be controlled.
  • TCON 2000 determines the timing of providing the start signal. It is possible to control the driving timing of each display module by controlling.
  • TCON 2000 includes inorganic light emitting elements of a first display module 1000-1 among display modules 1000-1, 1000-4, and 1000-7 arranged in a first column line in the first row.
  • the first start signal VST1 may be provided to the gate driver 500'-1 of the first display module 1000-1 to sequentially emit light from line to last row.
  • the scan drivers and emission drivers of the first display module 1000-1 scan the sub-pixel circuits included in the display panel 100-1 in row line order. signals and an emission signal.
  • the inorganic light emitting elements of the second display module 1000-4 arranged adjacently below the first display module 1000-1 are the last row line of the first display module 1000-1.
  • the second start signal VST2 may be provided to the gate driver 500'-4 of the second display module 1000-4 so that the inorganic light-emitting devices included in the light-emitting devices may emit light in row line order.
  • the TCON 2000 is a sub-pixel circuit included in the first row line of the second display module 1000-4 following the driving sequence of the sub-pixel circuits included in the last row line of the first display module 1000-1.
  • the second start signal VST2 may be provided to the gate driver 500'-4 of the second display module 1000-4 so that they are driven.
  • the scan drivers and emission drivers of the second display module 1000-4 scan the sub-pixel circuits included in the display panel 100-4 in row line order. signals and an emission signal.
  • the TCON 2000 is configured such that the inorganic light emitting elements of the third display module 1000-7 arranged adjacently below the second display module 1000-4 are in the last row of the second display module 1000-4.
  • the third start signal VST3 may be provided to the gate driver 500'-7 of the third display module 1000-7 so that the inorganic light emitting devices included in the line emit light in the order of the row line followed by the light emission order. .
  • the TCON 2000 is a sub-pixel circuit included in the first row line of the third display module 1000-7 following the driving sequence of the sub-pixel circuits included in the last row line of the second display module 1000-4.
  • the third start signal VST3 may be provided to the gate driver 500'-7 of the third display module 1000-7 so that they are driven.
  • the scan drivers and emission drivers of the third display module 1000-7 scan sub-pixel circuits included in the display panel 100-7 in row line order. signals and an emission signal.
  • the operation of the display modules 1000-1, 1000-4, and 1000-7 disposed on the first column line has been described, but the display modules 1000-2, 1000-5, and 1000-5 disposed on the second column line have been described. 1000-8) and the display modules 1000-3, 1000-6, and 1000-9 disposed in the third column line are also the same.
  • one timing controller 2000 controls the plurality of display modules 1000-1 to 1000-n included in the display device 10000 as an example, but the embodiment is not limited thereto.
  • the display device 10000 may include at least one timing controller for controlling the plurality of display modules 1000-1 to 1000-n.
  • a phenomenon in which a wavelength of light emitted from the inorganic light emitting device changes according to a gray level may be prevented.
  • stains that may appear on an image due to a difference in threshold voltage between driving transistors may be visually removed.
  • color correction becomes easy.
  • a display device including one display module or a modular display panel composed of a plurality of display modules it is easy to compensate for staining or color correction of a display panel.
  • instantaneous peak power consumption can be reduced by driving the display panel so that the inorganic light emitting devices sequentially emit light in row order.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 디스플레이 모듈들을 포함한다. 각 디스플레이 모듈은, 로우 라인들에 배치된 무기 발광 소자들 및 무기 발광 소자들에 각각 대응하는 서브 픽셀 회로들로 구성된 디스플레이 패널, 및 타이밍 컨트롤러로부터 제공되는 스타트 신호에 기초하여 로우 라인 순으로 서브 픽셀 회로들을 구동하는 구동부를 포함하고, 타이밍 컨트롤러는, 제 1 디스플레이 모듈의 구동부에 제 1 스타트 신호를 제공하여 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 제어하고, 제 2 디스플레이 모듈의 구동부에 제 2 스타트 신호를 제공하여 무기 발광 소자들이 제 1 디스플레이 모듈의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 순차적으로 발광하도록 제어한다.

Description

디스플레이 장치
본 개시는 디스플레이 장치에 관한 것으로, 보다 상세하게는, 자발광 소자로 이루어진 픽셀 어레이를 포함하는 디스플레이 장치에 관한 것이다.
적색 LED(Light Emitting Diode), 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하에서, LED는 무기 발광 소자를 말한다.)는 서브 픽셀로 구동되며, 서브 픽셀의 계조는 PAM(Pulse Amplitude Modulation) 구동 방식에 의해 제어될 수 있다.
PAM 구동 방식에서는, 구동 전류의 크기(magnitude)에 따라, 발광하는 빛의 밝기(예를 들어, 계조)와 파장이 모두 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장의 변화를 도시하고 있다.
따라서, 향상된 색 재현성을 갖는 자발광 디스플레이 패널의 구동 방식에 대한 요구가 있다. 이때, 소비 전력 문제, 휘도 균일성 문제 등이 고려될 필요가 있다.
또한, 복수의 디스플레이 모듈을 결합하여 하나의 모듈라 디스플레이 패널을 구성할 경우에는, 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡이 고려되어야 한다.
본 개시의 목적은, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 다른 목적은, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩을 보상하고, 색상을 보정할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서, 디스플레이 패널의 얼룩 보상이나 색상 보정을 할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있는, 보다 최적화된 구동 회로를 포함하는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 매트릭스 형태로 배치된 복수의 디스플레이 모듈을 포함하는 모듈라 디스플레이 패널, 및 타이밍 컨트롤러를 포함하고, 상기 복수의 디스플레이 모듈 각각은, 복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들 각각에 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널, 및 상기 픽셀 어레이의 무기 발광 소자들이 로우 라인 순으로 발광하도록, 상기 타이밍 컨트롤러로부터 제공되는 스타트 신호에 기초하여 로우 라인 순으로 상기 서브 픽셀 회로들을 구동하는 구동부를 포함하고, 상기 타이밍 컨트롤러는, 상기 복수의 디스플레이 모듈 중 제 1 디스플레이 모듈의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 상기 제 1 디스플레이 모듈의 구동부에 상기 제 1 스타트 신호를 제공하고, 상기 제 1 디스플레이 모듈의 아래에 인접하여 배치된 제 2 디스플레이 모듈의 무기 발광 소자들이 상기 제 1 디스플레이 모듈의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록 상기 제 2 디스플레이 모듈의 구동부에 제 2 스타트 신호를 제공한다.
또한, 상기 구동부는, 상기 스타트 신호가 제공되면 상기 서브 픽셀 회로들에 로우 라인 순으로 게이트 신호를 제공하여 상기 서브 픽셀 회로들을 로우 라인 순으로 구동하고, 상기 게이트 신호는, 상기 서브 픽셀 회로들에 영상 데이터 전압을 인가하기 위한 스캔 신호, 및 상기 인가된 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 포함할 수 있다.
또한, 상기 서브 픽셀 회로들은, 하나의 영상 프레임에 대해 로우 라인 별로 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고, 상기 구동부는, 각 로우 라인의 데이터 설정 구간 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 제공하고, 상기 각 로우 라인의 복수의 발광 구간 각각 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 인가할 수 있다.
또한, 상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 연속되고, 상기 복수의 발광 구간 각각은, 기설정된 시간 간격을 가질 수 있다.
또한, 상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM 데이터 전압을 포함하고, 상기 서브 픽셀 회로들 각각은, 제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초하여 대응되는 무기 발광 소자로 정전류를 제공하기 위한 정전류원(Constant Current Generator) 회로, 및 제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하기 위한 PWM 회로를 포함할 수 있다.
또한, 상기 정전류원 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 게이트 단자에 인가된 제 1 전압에 기초하여 상기 대응되는 무기 발광 소자로 상기 정전류를 제공하고, 상기 제 1 전압은, 상기 정전류원 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 전압일 수 있다.
또한, 상기 정전류원 회로는, 상기 정전류원 데이터 전압이 인가되는 소스 단자 및 상기 제 1 구동 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제 1 트랜지스터, 및 상기 제 1 구동 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제 1 구동 트랜지스터의 게이트 단자에 연결된 드레인 단자를 포함하는 제 2 트랜지스터를 포함하고, 상기 데이터 설정 구간에서, 상기 제 1 구동 트랜지스터가 온된 상태에서 상기 제 1 및 제 2 트랜지스터가 온되면, 상기 정전류원 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압을 합한 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가할 수 있다.
또한, 상기 PWM 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 제 2 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하고, 상기 제 2 전압은, 상기 제 2 구동 트랜지스터의 문턱 전압, 상기 PWM 데이터 전압, 및 두 전압 사이를 스윕하는 스윕 전압에 기초한 전압일 수 있다.
또한, 상기 PWM 회로는, 일단이 상기 제 2 구동 트랜지스터의 소스 단자에 연결되고, 타단이 상기 제 2 구동 트랜지스터의 게이트 단자에 연결되는 제 1 커패시터를 포함하고, 상기 제 2 구동 트랜지스터는, 상기 제 2 구동 트랜지스터의 드레인 단자에 상기 정전류원 데이터 전압이 인가되는 동안 소스 팔로워로 동작하며, 상기 제 2 구동 트랜지스터의 문턱 전압은, 상기 제 2 구동 트랜지스터가 상기 소스 팔로워로 동작하는 동안 상기 제 2 구동 트랜지스터의 소스 단자에서(at) 획득되고, 상기 제 1 커패시터를 통해 상기 제 2 구동 트랜지스터의 게이트 단자로 커플링될 수 있다.
또한, 상기 PWM 회로는, 일단이 상기 제 2 구동 트랜지스터의 게이트 단자에 연결되고, 타단이 상기 PWM 데이터 전압 및 상기 스윕 전압을 인가받는 제 2 커패시터를 포함하고, 상기 PWM 데이터 전압은, 상기 데이터 설정 구간에서 상기 제 2 커패시터의 타단에 인가되고, 상기 복수의 발광 구간 각각에서 상기 제 2 커패시터의 타단에 상기 스윕 전압이 인가되면, 상기 제 2 커패시터를 통해 상기 스윕 전압과 함께 상기 제 2 구동 트랜지스터의 게이트 단자로 커플링될 수 있다.
또한, 상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고, 상기 정전류원 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 소스 단자에 구동 전압이 인가된 동안 상기 정전류를 상기 대응되는 무기 발광 소자로 제공하고, 상기 PWM 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 2 전압이 상기 스윕 전압의 변화에 따라 변화하는 동안 상기 제 2 구동 트랜지스터가 온되는 시간 구간에서, 상기 구동 전압을 상기 제 1 구동 트랜지스터의 소스 단자에 인가하고, 상기 제 2 구동 트랜지스터가 온되는 시간 구간은, 상기 PWM 데이터 전압의 크기에 따라 달라질 수 있다.
또한, 상기 서브 픽셀 회로들은, 상기 복수의 발광 구간 각각에서는 제 1 구동 전압에 의해 구동되고, 상기 데이터 설정 구간에서는 상기 제 1 구동 전압과는 별도의 제 2 구동 전압에 의해 구동될 수 있다.
또한, 상기 스윕 전압은, 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태의 입력 스윕 신호 중 상기 에미션 신호에 기초하여 선택된 일부이고, 상기 디스플레이 패널의 서브 픽셀 회로들에는 동일한 입력 스윕 신호가 인가될 수 있다.
또한, 상기 스윕 전압은, 상기 복수의 발광 구간 각각에서, 상기 제 1 전압과 상기 제 2 전압 사이를 1회 스윕하며, 상기 스윕 전압에서 상기 제 1 전압과 상기 제 2 전압 사이를 스윕하기 시작하는 시작 전압은, 로우 라인에 따라 변화할 수 있다.
또한, 상기 PWM 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 제 3 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하고, 상기 제 3 전압은, 상기 제 2 구동 트랜지스터의 문턱 전압이 보상된 PWM 데이터 전압, 및 두 전압 사이를 스윕하는 스윕 전압에 기초한 전압일 수 있다.
또한, 상기 PWM 회로는, 일단이 상기 제 2 구동 트랜지스터의 게이트 단자에 연결되고, 타단이 상기 문턱 전압이 보상된 PWM 데이터 전압 및 상기 스윕 전압을 인가받는 제 3 커패시터를 포함하고, 상기 문턱 전압이 보상된 PWM 데이터 전압은, 상기 데이터 설정 구간에서 상기 제 3 커패시터의 타단에 인가되고, 상기 복수의 발광 구간 각각에서 상기 제 3 커패시터의 타단에 상기 스윕 전압이 인가되면, 상기 제 3 커패시터를 통해 상기 스윕 전압과 함께 상기 제 2 구동 트랜지스터의 게이트 단자로 커플링될 수 있다.
이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다.
또한, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다.
또한, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서 디스플레이 패널의 얼룩 보상이나 색상 보정이 용이해 진다.
또한, 무기 발광 소자들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다.
또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다.
또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다.
또한, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있다.
본 개시의 특정 실시 예들의 상술한 그리고 다른 측면들, 특징들 및 이점들은 첨부된 도면과 함께 취해진 다음의 설명으로부터 보다 명백해질 것이다.
도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2는 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면,
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3b는 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3c는 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 4는 일 실시 예에 따른 디스플레이 모듈의 구성을 도시한 블럭도,
도 5a는 일 실시 예에 따른 디스플레이 패널의 단면도,
도 5b는 일 실시 예에 따른 디스플레이 패널의 단면도,
도 5c는 일 실시 예에 따른 TFT 층의 평면도,
도 6a는 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 6b는 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 7은 일 실시 예에 따른 디스플레이 모듈의 상세 블럭도,
도 8은 일 실시 예에 따른 서브 픽셀 회로의 개략적인 블럭도,
도 9a는 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 9b는 일 실시 예에 따른 도 9a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 10a는 일 실시 예에 따른 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10b는 일 실시 예에 따른 스캔 신호들 중 SP(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10c는 일 실시 예에 따른 스캔 신호들 중 Vcomp(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10d는 일 실시 예에 따른 에미션 신호 Emi(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 11a는 일 실시 예에 따른 도 9a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 11b는 일 실시 예에 따른 도 9a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 11c는 일 실시 예에 따른 도 9a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 12a는 다른 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 12b는 일 실시 예에 따른 도 12a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 13a는 일 실시 예에 따른 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 13b는 일 실시 예에 따른 스캔 신호들 중 SCCG(n) 및 Vini2(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 13c는 일 실시 예에 따른 스캔 신호들 중 Vcomp(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 13d는 일 실시 예에 따른 스캔 신호들 중 SPWM(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 13e는 일 실시 예에 따른 에미션 신호 Emi(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 14a는 일 실시 예에 따른 도 12a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 14b는 일 실시 예에 따른 도 12a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 14c는 일 실시 예에 따른 도 12a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 15a는 또 다른 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 15b는 일 실시 예에 따른 도 15a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 16a는 일 실시 예에 따른 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 16b는 일 실시 예에 따른 스캔 신호들 중 SP(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 16c는 일 실시 예에 따른 에미션 신호 Emi(n)에 따른 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 17a는 일 실시 예에 따른 도 15a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 17b는 일 실시 예에 따른 도 15a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 17c는 일 실시 예에 따른 도 15a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 18은 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면,
도 19a는 일 실시 예에 따른 모듈라 디스플레이 패널을 동시 스캔 방식으로 구동할 때 데이터 설정 구간과 발광 구간이 진행되는 방식을 도시한 도면,
도 19b는 일 실시 예에 따른 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동할 때 데이터 설정 구간과 발광 구간이 진행되는 방식을 도시한 도면,
도 20은 일 실시 예에 따른 디스플레이 장치의 블럭도,
도 21a는 일 실시 예에 따른 게이트 드라이버의 구동 방법을 설명하기 위한 블럭도, 및
도 21b는 일 실시 예에 따른 도 18의 복수의 디스플레이 모듈 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들을 도시한 도면이다.
이하, 첨부된 도면들을 참조하여 다양한 실시 예들을 보다 상세하게 설명한다. 도면에서 동일한 참조 번호는 동일한 구성 요소를 지칭한다. 본 개시에서 "제 1" 및 "제 2"라는 용어는 중요도 또는 순서에 관계없이 해당 구성 요소를 지칭하기 위해 사용되며, 구성요소를 한정하지 않고 다른 구성 요소와 구별하기 위해 사용된다. "적어도 하나"와 같은 표현은 요소 리스트 앞에 올 때 요소의 전체 리스트를 변형하고, 리스트의 개별 요소를 변형하지 않습니다. 예를 들어, "a, b 및 c 중 적어도 하나"라는 표현은, a만, b만, c만, a 및 b 모두, a 및 c 모두, b 및 c 모두, 또는 a, b, c 모두를 포함하는 것으로 이해되어야 합니다.
본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 또한, 본 개시에서 사용된 어떤 구성에 대한 단수의 표현은, 문맥상 명백히 아닌 경우를 제외하고, 복수의 표현을 포함한다.
본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 본 개시에서, 어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "연결되어 있다"고 언급된 때에는, 상기 어떤 구성요소(예: 제 1 구성요소)가 상기 다른 구성요소(예: 제 2 구성요소)에 직접적으로 연결되거나, 또는 상기 어떤 구성요소(예: 제 1 구성요소)가 또 다른 구성요소(예: 제 3 구성요소)를 통하여 상기 다른 구성요소(예: 제 2 구성요소)에 연결될 수 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어있다"고 언급된 때에는, 상기 어떤 구성요소(예: 제 1 구성요소)와 상기 다른 구성요소(예: 제 2 구성요소) 사이에 또 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
도 1은 블루 LED, 그린 LED, 레드 LED를 흐르는 구동 전류의 크기에 따른 파장의 변화를 도시하고 있다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 디스플레이 패널(100)은 매트릭스 형태로 배치(disposed)(또는 배열(arranged))된 복수의 픽셀(10) 즉, 픽셀 어레이를 포함한다.
픽셀 어레이는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함한다. 경우에 따라, 로우 라인은 가로(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수도 있고, 컬럼 라인은 세로(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다.
또는 경우에 따라, 로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상에서 픽셀들이 이루는 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다.
한편, 픽셀 어레이의 각 픽셀(10)은 적색(R) 서브 픽셀(20-1), 녹색(G) 서브 픽셀(20-2) 및 청색(B) 서브 픽셀(20-3)과 같은 3 종류의 서브 픽셀을 포함할 수 있다.
이때, 각 픽셀(10)은, 서브 픽셀들(20-1, 20-2, 20-3)을 구성하는 복수의 무기 발광 소자를 포함할 수 있다.
예를 들어, 각 픽셀(10)은, R 서브 픽셀(20-1)을 구성하는 R 무기 발광 소자, G 서브 픽셀(20-2)을 구성하는 G 무기 발광 소자, 및 B 서브 픽셀(20-3)을 구성하는 B 무기 발광 소자와 같은 3 종류의 무기 발광 소자를 포함할 수 있다.
또는, 각 픽셀(10)은, 3 개의 청색 무기 발광 소자를 포함할 수 있다. 이 경우, 각 무기 발광 소자 상에는 R, G, B 색상 구현을 위한 컬러 필터가 구비될 수 있다. 이때, 컬러 필터는 퀀텀닷(QD) 컬러 필터일 수 있으나, 이에 한정되는 것은 아니다.
한편, 디스플레이 패널(100)에는 무기 발광 소자를 구동하기 위한 서브 픽셀 회로가 무기 발광 소자 별로 마련될 수 있다.
이때, 각 서브 픽셀 회로는, 외부에서 인가되는 영상 데이터 전압에 기초하여 대응되는 무기 발광 소자로 구동 전류를 제공할 수 있다.
구체적으로, 영상 데이터 전압은, 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Moludlation) 데이터 전압을 포함한다. 각 서브 픽셀 회로는, 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 무기 발광 소자로 제공함으로써, 영상의 계조를 표현할 수 있다. 이에 관한 자세한 내용은 후술하기로 한다.
한편, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, "영상 데이터 전압의 설정(또는 프로그래밍)" 및 "설정된 영상 데이터 전압에 기초한 구동 전류의 제공" 순으로 구동될 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 순차적으로 구동될 수 있다.
예를 들어, 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작과, 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작은 로우 라인 순으로 순차적으로 진행될 수 있다. 또한, 상기 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작과, 상기 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작 역시 로우 라인 순으로 순차적으로 진행될 수 있다.
한편, 도 2에서는, 하나의 픽셀 영역 내에서 서브 픽셀들(20-1 내지 20-3)이 좌우가 뒤바뀐 L자 모양으로 배열된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니며, R, G, B 서브 픽셀(20-1 내지 20-3)은 픽셀 영역 내부에서 일렬로 배치될 수도 있고, 실시 예에 따라 다양한 형태로 배치될 수 있다.
또한, 도 2에서는, 3 종류의 서브 픽셀이 하나의 픽셀을 구성하는 것을 예로 들어 설명하였다. 그러나, 실시 예에 따라, 하나의 픽셀은 다른 개수의 서브 픽셀을 포함할 수 있다, 예를 들어, 하나의 픽셀은 R, G, B, W(white)와 같은 4종류의 서브 픽셀을 포함할 수도 있고, 얼마든지 다른 개수의 서브 픽셀을 포함할 수도 있다.
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도이고, 도 3b 및 도 3c는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도이다.
도 3a 내지 도 3c는 한 영상 프레임 시간 동안 디스플레이 패널을 구동하는 방식을 도시하고 있다. 도 3a 내지 도 3c에서, 세로 축은 디스플레이 패널(100)의 로우 라인을, 가로 축은 시간을 나타낸다. 또한, 데이터 설정 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들에 영상 데이터 전압이 설정되는 디스플레이 패널(100)의 구동 구간을 나타내고, 발광 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들이, 데이터 설정 구간에 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하게 되는 디스플레이 패널(100)의 구동 구간을 나타낸다. 무기 발광 소자들은 발광 구간 내에서 구동 전류에 따라 발광하게 된다.
도 3a에 따르면 종래에는, 먼저 디스플레이 패널의 전체 로우 라인에 대해 영상 데이터 전압의 설정이 완료된 후에, 일괄적으로 발광 구간이 진행되는 것을 볼 수 있다.
이 경우, 발광 구간 동안 디스플레이 패널의 전체 로우 라인이 동시에 발광하게 되므로, 높은 피크 전류가 요구되며, 이에 따라, 제품에 요구되는 피크 소비 전력이 높아지는 문제가 있다. 피크 소비 전력이 높아지면, 제품에 장착되는 SMPS(Switched Mode Power Supply)와 같은 전원 공급 장치의 용량이 커지므로, 비용이 증가하고 부피가 커져 디자인적 제약 사항이 발생하게 된다.
이에 반해, 일 실시 예에 따르면, 로우 라인들의 데이터 설정 구간과 발광 구간(구체적으로는, 복수의 발광 구간)은, 로우 라인 순으로 순차적으로 진행될 수 있다.
도 3b 및 도 3c는, 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 2가지 실시 예를 도시하고 있다.
도 3b를 참조하면, 한 프레임 시간 동안 전체 로우 라인에 대한 데이터 설정 구간들이 진행된다. 도 3c를 참조하면, 한 프레임 시간 보다 훨씬 짧은 시간 동안 전체 로우 라인에 대한 데이터 설정 구간들이 진행된다. 두 실시 예 모두 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다.
이하에서는, 도 3b나 도 3c와 같이 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 구동 방식을, 도 3a의 일괄 구동 방식과 구별하여 "프로그레시브 구동 방식"이라 부르기로 한다.
프로그레시브 구동 방식의 경우, 종래 기술에 비해 동시 발광하는 로우 라인의 개수가 줄어들게 되므로, 필요한 피크 전류량이 낮아지며, 이에 따라, 피크 소비 전력이 저감될 수 있다.
이상과 같이, 실시 예들에 따르면, 디스플레이 패널(100)은 AM(Active matrix) 방식으로 구동되며, 각 서브 픽셀은 PWM 방식으로 영상의 계조를 표현할 수 있다. 따라서, PAM 방식으로 계조를 표현하는 종래 기술과 달리, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. 또한, 서브 픽셀들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널(100)을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다.
도 4는 일 실시 예에 따른 디스플레이 모듈의 구성을 도시한 블럭도이다. 도 4에 따르면, 디스플레이 모듈(1000)은 디스플레이 패널(100) 및 구동부(500)를 포함한다.
구동부(500)는 디스플레이 패널(100)을 구동한다. 구체적으로, 구동부(500)는 각종 제어 신호, 데이터 신호, 구동 전압 등을 디스플레이 패널(100)로 제공하여 디스플레이 패널(100)을 구동할 수 있다.
전술한 바와 같이, 본 개시의 일 실시 예에 따르면 디스플레이 패널(100)은 로우 라인 순으로 구동될 수 있다. 이를 위해 구동부(500)는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위한 게이트 드라이버를 포함할 수 있다. 게이트 드라이버는, 스캔 신호(예를 들어, 후술할 VST(n), SP(n), SCCG(n), SPWM(n), Vcomp(n), Vini(n), Vini2(n)) 및 에미션 신호(예를 들어, 후술할 Emi(n))를 로우 라인별로 제공함으로써 픽셀들을 로우 라인 단위로 구동할 수 있다. 이때, 스캔 신호를 제공하는 게이트 드라이버를 스캔 드라이버로, 에미신 신호를 제공하는 게이트 드라이버를 에미션 드라이버로 각각 구분하여 부를 수 있다.
또한, 구동부(500)는 디스플레이 패널(100)의 각 픽셀(또는 각 서브 픽셀)에 PWM 데이터 전압(예를 들어, 후술할 VPWM_R/G/B)을 제공하기 위한 데이터 드라이버(또는 소스 드라이버)를 포함할 수 있다.
또한, 구동부(500)는 하나의 픽셀(10)에 포함되는 복수의 서브 픽셀(20-1 내지 20-3)을 각각 선택하기 위한 디멀티플렉서 회로를 포함할 수 있다.
또한, 구동부(500)는 각종 DC 전압(예를 들어, 후술할 제 1 구동 전압(VDD_PAM), 제 2 구동 전압(VDD_PWM), 그라운드 전압(VSS), 레퍼런스 전압(Vref) 등)이나 정전류원 데이터 전압(예를 들어, 후술할 VCCG_R/G/B) 등을, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로로 제공하기 위한 파워 집적 회로(IC)(또는 DC 전압 제공 회로)를 포함할 수 있다.
또한, 구동부(500)는 TCON(Timing Controller)에서 제공되는 각종 신호들의 레벨을, 전술한 드라이버(예를 들어, 게이트 드라이버나 데이터 드라이버)나 디스플레이 패널(100)에서 이용되는 레벨로 시프팅하기 위한 레벨 시프터를 포함할 수 있다.
이때, 레벨 시프터는, 예를 들어, TCON에서 제공되는 각종 클럭 신호나 스타트 신호(VST)의 레벨을 시프팅하여 게이트 드라이버로 제공할 수 있다. 여기서 스타트 신호(VST)는, 전술한 스캔 신호 중 하나인 VST(n)과는 다른 신호임에 유의해야 한다. 즉, VST(n)은 게이트 드라이버에서 서브 픽셀 회로로 인가되는 스캔 신호의 일종인 반면, VST는 레벨 시프터를 통해 TCON에서 게이트 드라이버로 제공되는 제어 신호이다. VST(n)과 VST의 자세한 내용은 관련된 부분에서 각각 후술된다.
또한, 레벨 시프터는, TCON에서 생성된 스윕 신호(Sweep)나 테스트 신호(TEST)의 레벨을 시프팅하여 디스플레이 패널(100)의 서브 픽셀 회로들에 제공할 수 있다. 테스트 신호(TEST)나 스윕 신호(Sweep)에 관한 자세한 내용은 후술된다.
한편, 본 개시의 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 전술한 각종 구성요소들 중 적어도 일부는, 디스플레이 패널(100)과는 별도의 PCB(Printed Circuit Board) 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다.
또는, 전술한 각종 구성요소들 중 적어도 일부는, COF(Chip On Film) 형태로 필름 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수도 있다.
또는, 전술한 각종 구성요소들 중 적어도 일부는, COG(Chip On Glass) 형태로 디스플레이 패널(100)의 글래스 기판(후술됨)의 후면(글래스 기판을 기준으로 TFT 층이 형성되는 면의 반대쪽 면)에 배치되고, 연결 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다.
또는, 전술한 각종 구성요소들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다.
예를 들어, 전술한 각종 구성요소들 중, 게이트 드라이버 및 디멀티플렉서 회로는 디스플레이 패널(100)의 TFT 층 내에 형성되고, 데이터 드라이버는 COG 형태로 디스플레이 패널(100)의 글래스 기판의 후면에 배치되며, 레벨 시프터는 COF 형태로 필름 상에 배치되고, 파워 IC 및 TCON(Timing Controller)은 외부의 별도 PCB(Printed Circuit Board) 상에 배치될 수 있으나, 이에 한정되는 것은 아니다.
한편, 구동부(500)는 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동할 수 있다. 이를 위해, 구동부(500)는, 데이터 설정 구간 동안 디스플레이 패널(100)의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 발광 구간 동안 픽셀 어레이의 픽셀들이 상기 설정된 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록 서브 픽셀 회로들을 구동할 수 있다.
디스플레이 패널(100)은 도 2에서 전술한 바와 같은 픽셀 어레이를 포함하며, 인가되는 영상 데이터 전압에 대응되는 영상을 디스플레이할 수 있다.
디스플레이 패널(100)에 포함된 각 서브 픽셀 회로는, 영상 데이터 전압에 기초하여, 크기(magnitude)와 구동 시간(또는 펄스 폭)이 제어된 구동 전류를, 대응되는 무기 발광 소자로 제공할 수 있다.
픽셀 어레이를 구성하는 무기 발광 소자들은, 대응되는 서브 픽셀 회로로부터 제공되는 구동 전류에 따라 발광하며, 이에 따라 디스플레이 패널(100)에 영상이 디스플레이될 수 있다.
도 5a는 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 5a에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 픽셀만을 도시하였다.
도 5a에 따르면, 디스플레이 패널(100)은 글래스 기판(80), TFT 층(70) 및 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)를 포함할 수 있다. 이때, 전술한 서브 픽셀 회로(110)는 TFT(Thin Film Transistor)로 구현되어, 글래스 기판(80)상의 TFT 층(70)에 포함될 수 있다.
무기 발광 소자 R, G, B(120-1, 120-2, 120-3) 각각은, 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 실장되어 전술한 서브 픽셀을 구성할 수 있다.
도면에 도시하지는 않았지만, TFT 층(70)에는 무기 발광 소자(120-1, 120-2, 120-3)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)가 무기 발광 소자(120-1, 120-2, 120-3)별로 존재하며, 무기 발광 소자(120-1, 120-2, 120-3) 각각은 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 각각 실장 내지 배치될 수 있다.
한편, 도 5a에서는 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다.
도 5b는 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다.
도 5b에 따르면, 디스플레이 패널(100)은, 글래스 기판(80)의 일면에 형성된 TFT 층(70), TFT 층(70) 위에 실장된 무기 발광 소자 R, G, B(120-1, 120-2, 120-3), 구동부(500), 그리고, TFT 층(70)에 형성된 서브 픽셀 회로(110)와 구동부(500)를 전기적으로 연결하기 위한 연결 배선(90)을 포함할 수 있다.
전술한 바와 같이, 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 전술한 각종 구성요소들 중 적어도 일부는, 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다.
도 5b를 참조하면, TFT 층(70)에 포함된 서브 픽셀 회로들(110)은 TFT 패널(이하, TFT 층(70)과 글래스 기판(80)을 합하여 TFT 패널이라 한다.)의 에지(또는 측면)에 형성된 연결 배선(90)을 통해 구동부(500)(구체적으로는, 전술한 각종 구성요소들 중 적어도 일부)와 전기적으로 연결되는 것을 볼 수 있다.
이와 같이, 디스플레이 패널(100)의 에지 영역에 형성된 연결 배선(90)을 통해 서브 픽셀 회로들(110)과 구동부(500)를 연결하는 이유는, 글래스 기판(80)를 관통하는 홀(Hole)을 형성하여 서브 픽셀 회로들(110)과 구동부(500)를 연결하는 경우, TFT 패널(70, 80)의 제조 공정과 홀에 전도성 물질을 채우는 공정 사이의 온도 차이로 인해 글래스 기판(80)에 크랙이 생기는 등의 문제가 발생할 수 있기 때문이다.
한편, 전술한 바와 같이, 다른 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 각종 구성요소들 중 적어도 일부는, 서브 픽셀 회로들과 함께 TFT 층에 형성되어, 서브 픽셀 회로들과 연결될 수도 있다. 도 5c는 이러한 실시 예를 도시하고 있다.
도 5c는 일 실시 예에 따른 TFT 층(70)의 평면도이다. 도 5c를 참조하면, TFT 층(70)에는 하나의 픽셀(10)이 차지하는 영역(이 영역에는 픽셀(10)에 포함된 R, G, B 서브 픽셀 각각에 대응되는 서브 픽셀 회로들(110)이 존재한다.) 외에 나머지 영역(11)이 존재하며, 이와 같은 나머지 영역(11)들에는 전술한 각종 구성요소들 중 일부가 형성될 수 있다.
도 5c는 전술한 게이트 드라이버가 TFT 층(70)의 상기 나머지 영역(11)에 구현된 예를 도시하고 있다. 이와 같이, TFT 층(70) 내부에 게이트 드라이버가 형성된 구조를 GIP(Gate In Panel) 구조라고 부를 수 있으나, 명칭에 이에 한정되는 것은 아니다. 또한, TFT 층(70)에 형성되는 게이트 드라이버의 위치 역시 도 5c에 도시된 것에 한정되는 것은 아니다.
한편, 도 5c는 하나의 예시일 뿐, TFT 층(70)의 나머지 영역(11)에 포함될 수 있는 구성요소가 게이트 드라이버에 한정되는 것은 아니다. 실시 예에 따라, TFT 층(70)에는 R, G, B 서브 픽셀을 각각 선택하기 위한 디멀티플렉스 회로, 정전기로부터 서브 픽셀 회로(110)를 보호하기 위한 ESD(Electro Static Discharge) 보호 회로 등이 더 포함될 수도 있을 것이다.
이상에서는, TFT 층(70)이 형성되는 기판이 글래스 기판(80)인 경우를 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 가령, 합성 수지 기판 상에 TFT 층(70)이 형성될 수도 있다. 이 경우에는 합성 수지 기판을 관통하는 홀을 통해 TFT 층(70)의 서브 픽셀 회로들(100)과 구동부(500)가 연결될 수도 있을 것이다.
한편, 이상에서는, TFT 층(70)에 서브 픽셀 회로(110)가 구현되는 예를 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 다른 일 실시 예에 따르면, 서브 픽셀 회로(110) 구현 시, TFT 층(70)을 이용하지 않고, 서브 픽셀 단위 또는 픽셀 단위로, 초소형 마이크로 IC 형태의 픽셀 회로칩을 구현하고, 이를 기판 위에 실장하는 것도 가능하다. 이때, 서브 픽셀 회로 칩이 실장되는 위치는, 예를 들어, 대응되는 무기 발광 소자(120)의 주변일 수 있으나, 이에 한정되는 것은 아니다.
또한, 이상에서는, 게이트 드라이버가 TFT 층(70) 내에 형성된 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 즉, 다른 일 실시 예에 따르면, 게이트 드라이버는 초소형 마이크로 IC 형태의 게이트 드라이버 칩으로 구현되어 TFT 층(70) 상에 실장될 수도 있다.
또한, 상술한 다양한 실시 예들에서, TFT 층(또는 TFT 패널)을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 즉, 본 개시의 다양한 예들에서 인용된 TFT는, LTPS(Low Temperature Poly Silicon) TFT, 산화물(oxide) TFT, 실리콘(poly silicon or a-silicon) TFT, 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si wafer CMOS공정에서 P type(or N-type) MOSFET만 만들어 적용할 수도 있다.
도 6a 및 도 6b는 다양한 실시 예들에 따른 디스플레이 패널(100)의 프로그레시브 구동 방식을 설명하기 위한 도면이다. 도 6a는 도 3b에 대응되고, 도 6b는 도 3c에 대응된다.
도 6a는 연속된 3개의 영상 프레임에 대한 디스플레이 패널(100)의 구동 방식을 개념적으로 도시하고 있다. 도 6a에서 세로 축은 디스플레이 패널(100)의 로우 라인을, 가로 축은 시간을 나타낸다.
한편, 도 6a에서는, 디스플레이 패널(100)이 312개의 로우 라인으로 구성되고, 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 4회의 발광 구간(62-1 내지 62-4)이 진행되는 것을 예로 들었다. 그러나, 로우 라인의 개수나 발광 구간의 진행 횟수가 이에 한정되는 것이 아님은 물론이다.
구체적으로, 도 6a을 참조하면, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간(61)과 복수의 발광 구간(62-1 내지 62-4)이 진행되는 것을 볼 수 있다.
데이터 설정 구간(61) 동안에는, 로우 라인에 포함된 서브 픽셀 회로들에 해당 영상 프레임에 대한 영상 데이터 전압이 설정될 수 있다. 또한, 각 발광 구간(62-1 내지 62-4)에서는, 데이터 설정 구간(61) 동안 설정된 영상 데이터 전압에 기초하여, 대응되는 무기 발광 소자로 구동 전류가 제공될 수 있다.
이를 위해, 구동부(500)는, 데이터 설정 구간(61) 동안, 영상 데이터 전압을 설정하기 위한 제어 신호(이하, 스캔 신호라 한다. 예를 들어, 후술할 VST(n), SP(n), SCCG(n), SPWM(n), Vcomp(n), Vini(n), Vini2(n)을 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다.
또한, 구동부(500)는, 각 발광 구간(62-1 내지 62-4) 동안, 구동 전류 제공 동작을 제어하기 위한 제어 신호(이하, 에미션 신호라 한다. 예를 들어, 후술할 Emi(n)을 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다.
한편, 도 6a를 참조하면, 데이터 설정 구간(61) 및 각 발광 구간(62-1 내지 62-4)은, 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다.
이를 위해, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 스캔 신호를 인가할 수 있다. 또한, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 에미션 신호를 인가할 수 있다.
한편, 일 실시 예에 따르면, 도 6a에 도시된 바와 같이, 각 로우 라인의 첫 번째 발광 구간(62-1)은 데이터 설정 구간(61)과 시간적으로 연속되고, 복수의 발광 구간 각각(62-1 내지 62-4)은 기설정된 시간 간격을 가질 수 있다.
이때, 한 영상 프레임에 대해 각 로우 라인에서 진행되는 발광 구간의 개수 및 발광 구간들 사이의 기설정된 시간 간격은, 디스플레이 패널(100)의 사이즈, 프레임 레이트 및/또는 카메라의 셔터 스피드 등에 기초하여 설정될 수 있다. 그러나, 이에 한정되는 것은 아니다.
일반적으로 카메라의 셔터 스피드는 한 영상 프레임 시간 보다 수 배 빠르므로, 한 영상 프레임 시간 동안 첫번째 로우 라인부터 마지막 로우 라인까지 한 번의 발광 구간이 로우 라인 순으로 진행되도록 디스플레이 패널(100)을 구동하는 경우, 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡될 수 있다.
따라서, 일 실시 예에 따르면, 한 영상 프레임 시간 동안 복수의 발광 구간이 기설정된 시간 간격을 두고 진행되도록 디스플레이 패널(100)을 구동하되, 기설정된 시간 간격을 카메라의 스피드에 기초하여 설정함으로써, 어떤 순간에 디스플레이 패널(100)을 촬영하더라도 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡되지 않도록 할 수 있다.
한편, 한 영상 프레임 기간과 다음 영상 프레임 기간 사이에는 블랭킹 기간(Blanking interval)이 존재할 수 있다. 블랭킹 기간은, 연속된 영상 프레임 기간들 사이의 시간 구간일 수 있다.
일 실시 예에 따르면, 블랭킹 기간에는 디스플레이 패널(100)의 모든 무기 발광 소자들이 발광하지 않는 비발광 구간이 포함될 수 있다. 비발광 구간에서는 디스플레이 패널(100)에 아무런 전류가 흐르지 않게 되므로, 디스플레이 패널(100)의 고장 감지와 같은 동작이 수행될 수 있다.
예를 들어, 디스플레이 패널(100)의 고장 여부는, 비발광 구간 동안 디스플레이 패널(100)에 전류가 흐르는지 여부에 기초하여 판단될 수 있다. 비발광 구간에서는 디스플레이 패널(100)의 어떤 서브 픽셀도 발광하지 않으므로, 디스플레이 패널(100)에 전류가 흐르지 않는다. 그러나, 서브 픽셀 회로에 쇼트가 발생하는 경우에는 비발광 구간에 디스플레이 패널(100)에 전류가 흐를 수 있다. 따라서, 디스플레이 장치에 포함된 프로세서 또는 타이밍 컨트롤러는 비발광 구간 동안 디스플레이 패널(100) 내에 전류가 흐르는 경우, 디스플레이 패널(100)이 고장난 것으로 판단할 수 있다.
또한, 일 실시 예에 따르면, 블랭킹 기간에서는 무기 발광 소자에 잔류하는 전하를 방전시키기 위한 동작이 수행될 수 있다. 이에 관한 자세한 내용은 후술된다.
한편, 도 6b의 경우, 한 프레임 기간 보다 훨씬 짧은 시간 동안 312개 전체 로우 라인에 대한 데이터 설정 구간들(61)이 진행된다는 점에서 도 6a와 다를 뿐, 도 6a에서 전술한 설명이 그대로 적용될 수 있는 바, 중복 설명은 생략한다. 두 실시 예의 차이점에 관하여는 후술된다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 모듈(1000)의 상세 블럭도이다. 도 7을 설명함에 있어 전술한 것과 중복되는 내용은 설명을 생략한다.
도 7에 따르면, 디스플레이 모듈(1000)은, 서브 픽셀 회로(110) 및 무기 발광 소자(120)를 포함하는 디스플레이 패널(100), 및 구동부(500)를 포함한다.
디스플레이 패널(100)은, 전술한 바와 같이 글래스 기판 상에 서브 픽셀 회로(110)가 형성되고, 서브 픽셀 회로(110) 상에 무기 발광 소자(120)가 실장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 한편, 도 7에서는 설명의 편의를 위해 디스플레이 패널(100)에 포함된 하나의 서브 픽셀 관련 구성만을 도시하였으나, 서브 픽셀 마다 서브 픽셀 회로(110)와 무기 발광 소자(120)가 마련됨은 물론이다.
무기 발광 소자(120)는 서브 픽셀 회로(110)와 전기적으로 연결되도록 서브 픽셀 회로(110) 상에 실장되고, 서브 픽셀 회로(110)로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다.
무기 발광 소자(120)는 디스플레이 패널(100)의 서브 픽셀을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 무기 발광 소자(120)는 적색 색상의 빛을 발광하는 적색(R) 무기 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 무기 발광 소자 또는 청색 색상의 빛을 발광하는 청색(B) 무기 발광 소자 중 하나일 수 있다.
전술한 서브 픽셀의 종류는, 무기 발광 소자(120)의 종류에 따라 결정될 수 있다. 즉, R 무기 발광 소자는 R 서브 픽셀(20-1)을, G 무기 발광 소자는 G 서브 픽셀(20-2)을, 그리고, B 무기 발광 소자는 B 서브 픽셀(20-3)을 구성할 수 있다.
여기서, 무기 발광 소자(120)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 발광 소자를 의미한다.
특히, 본 개시의 일 실시 예에 따르면, 무기 발광 소자(120)는, 100 마이크로미터(μm) 이하 크기를 갖는 마이크로 발광 다이오드(마이크로 LED 또는 μLED)일 수 있다.
각 서브 픽셀이 마이크로 LED로 구현된 디스플레이 패널을 마이크로 LED 디스플레이 패널이라 한다. 마이크로 LED 디스플레이 패널은 평판 디스플레이 패널 중 하나로서, 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성된다. 마이크로 LED 디스플레이 패널은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은, 대비, 응답 시간 및 에너지 효율을 제공한다. 한편, 유기 발광 다이오드(organic LED, OLED)와 마이크로 LED는 모두 에너지 효율이 좋지만, 마이크로 LED가 밝기, 발광 효율, 수명 측면에서 OLED보다 더 나은 성능을 제공한다.
무기 발광 소자(120)는, 서브 픽셀 회로(110)로부터 제공되는 구동 전류의 크기(magnitude) 또는 구동 전류의 펄스 폭(Pulse Width)에 따라 상이한 밝기의 계조 값을 표현할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)이라 불리울 수도 있다.
예를 들어, 무기 발광 소자(120)는 구동 전류의 크기가 클수록 더 밝은 계조 값을 표현할 수 있다. 또한, 무기 발광 소자(120)는 구동 전류의 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 더 밝은 계조 값을 표현할 수 있다.
서브 픽셀 회로(110)는 무기 발광 소자(120)로 구동 전류를 제공한다.
구체적으로, 서브 픽셀 회로(110)는 구동부(500)에서 인가되는 영상 데이터 전압(예를 들어, 정전류원 데이터 전압, PWM 데이터 전압), 구동 전압(예를 들어, 제 1 구동 전압, 제 2 구동 전압, 그라운드 전압), 각종 제어 신호(예를 들어, 스캔 신호, 에미션 신호, 테스트 신호), 각종 입력 신호(예를 들어, 스윕 신호, 레퍼런스 전압) 등에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(120)로 제공할 수 있다.
특히, 서브 픽셀 회로(110)는 무기 발광 소자(120)를 PAM(Pulse Amplitued Modulation) 및/또는 PWM(Pulse Width Modulation) 구동할 수 있다.
이를 위해, 서브 픽셀 회로(110)는, 정전류원 데이터 전압에 기초한 크기의 정전류를 무기 발광 소자(120)로 제공하기 위한 정전류원(Constant Current Generator) 회로(111), 및 PWM 데이터 전압에 기초하여 상기 정전류가 무기 발광 소자(120)로 제공되는 시간을 제어하기 위한 PWM 회로(112)를 포함할 수 있다. 여기서, 무기 발광 소자(120)로 제공되는 정전류가 전술한 구동 전류가 된다.
본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 각 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있다. 따라서, 디스플레이 패널(100)의 모든 무기 발광 소자(120)에는 동일한 크기의 구동 전류(즉, 정전류)가 제공되게 되므로, 구동 전류의 크기 변화에 따른 LED의 파장 변화 문제가 해결될 수 있다.
이때, 실시 예에 따라, 디스플레이 패널(100)의 정전류원 회로들(111)에는 서브 픽셀의 종류별로 동일한 정전류원 데이터 전압이 인가될 수 있다. 즉, 무기 발광 소자(120)의 종류에 따라 특성이 상이할 수 있으므로, 다른 종류의 서브 픽셀 회로들에는 다른 크기의 정전류원 데이터 전압이 인가될 수 있다. 이 경우에도, 동일한 종류의 서브 픽셀 회로들에는 동일한 정전류원 데이터 전압이 인가될 수 있다.
디스플레이 패널(100)의 각 PWM 회로(112)에는, 각 서브 픽셀의 계조값에 대응되는 PWM 데이터 전압이 인가될 수 있다. 따라서, PWM 회로(112)을 통해 각 서브 픽셀의 무기 발광 소자(120)로 제공되는 구동 전류(즉, 정전류)의 구동 시간이 제어될 수 있다. 이에 따라, 영상의 계조가 표현될 수 있다.
한편, 일 실시 예에 따르면 디스플레이 모듈(1000)은, 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 디스플레이가 필요한 각종 전자 제품이나 전장 제품에 적용될 수 있다.
또한, 다른 일 실시 예에 따르면, 복수의 디스플레이 모듈을 결합 내지 조립하여 하나의 디스플레이 패널을 구성할 수 있다. 이와 같이, 복수의 디스플레이 모듈이 결합된 하나의 디스플레이 패널을 "모듈라 디스플레이 패널"이라 할 수 있다. 그러나, 명칭이 이에 한정되는 것은 아니다. 이 경우, 각 디스플레이 모듈(1000)은 모듈라 디스플레이 패널을 구성하는 구성요소가 된다. 모듈라 디스플레이 패널은 모니터, TV 등과 같은 소형 디스플레이 제품이나, 디지털 사이니지(digital signage), 전광판(electronic display) 등과 같은 대형 디스플레이 제품에 적용될 수 있다.
한편, 모듈라 디스플레이 패널에서, 하나의 디스플레이 모듈(1000)에 포함된 서브 픽셀 회로들에는 동일한 정전류원 데이터 전압이 인가되지만, 다른 디스플레이 모듈(1000)에 포함된 서브 픽셀 회로들에는 다른 크기의 정전류원 데이터 전압이 인가될 수 있다. 따라서, 복수의 디스플레이 모듈을 결합하여 하나의 디스플레이 패널을 구성하는 경우 발생될 수 있는 디스플레이 모듈 간의 밝기 편차나 색상 편차가 정전류원 데이터 전압 조정을 통해 보상될 수 있다.
도 8은 일 실시 예에 따른 서브 픽셀 회로(110)의 개략적인 블럭도이다. 도 8에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(111) 및 PWM 회로(112)를 포함한다.
정전류원 회로(111)는, 제 1 구동 트랜지스터를 포함하며, 구동부(500)로부터 인가되는 정전류원 데이터 전압에 기초하여 정전류를 무기 발광 소자(120)로 제공할 수 있다.
구체적으로, 발광 구간에서 PWM 회로(112)의 제 2 구동 트랜지스터를 통해 구동 전압이 인가되면, 정전류원 회로(111)는 제 1 구동 트랜지스터를 통해 무기 발광 소자(120)에 구동 전압을 인가할 수 있다. 이에 따라, 정전류가 무기 발광 소자(120)를 흐를 수 있다.
이때, 정전류의 크기(magnitude)는, 정전류원 회로(111)에 인가되는 정전류원 데이터 전압의 크기에 따라 달라질 수 있다. 즉, 정전류원 회로(111)는 무기 발광 소자(120)를 PAM 구동할 수 있는 능력(capability)이 있다. 따라서, 정전류원 데이터 전압은 PAM 데이터 전압으로, 정전류원 회로(111)는 PAM 회로로 불리울 수도 있다.
그러나, 전술한 바와 같이, 일 실시 예에 따르면, 디스플레이 패널(100)의 모든 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있으며, 이 경우 정전류원 회로(111)는 디스플레이 패널(100)의 모든 무기 발광 소자(120)에 일정한(또는 동일한) 크기의 정전류를 제공할 수 있다.
"정전류원 회로" 및 "정전류원 데이터 전압"이라는 명칭은, 이와 같이 디스플레이 패널(100)의 모든 PAM 회로에 동일한 PAM 데이터 전압이 인가되는 경우, PAM 회로가 정전류원처럼 동작하는 것을 나타내는 표현한 것일 뿐, 명칭에 의해 해당 구성의 능력(capability)이 제한되는 것은 아니다.
한편, 디스플레이 패널(100)의 서브 픽셀 회로들에 포함된 제 1 구동 트랜지스터들의 문턱 전압(Vth)들 간에는 편차가 존재할 수 있다. 이론적으로는 제 1 구동 트랜지스터들의 문턱 전압(Vth)들이 서로 동일해야 하지만, 실제로는 공정 편차나 경시 변화와 같은 다양한 요인에 의해 편차가 생길 수 있으며, 이러한 편차는 영상의 화질 저하를 초래하므로 보상될 필요가 있다.
구체적으로, 제 1 구동 트랜지스터의 문턱 전압이 보상되지 않는다면, 각 서브 픽셀의 정전류원 회로(111)에 동일한 정전류원 데이터 전압이 인가되더라도, 문턱 전압의 편차만큼 상이한 크기의 구동 전류가 무기 발광 소자(120)로 제공되게 되며, 이는 영상의 얼룩 등으로 나타나게 된다.
제 1 구동 트랜지스터들 간의 문턱 전압 편차를 보상하기 위해, 본 개시의 일 실시 예에 따르면 정전류원 회로(111)는, 데이터 설정 구간 동안 정전류원 데이터 전압이 인가되면, 정전류원 데이터 전압 및 제 1 구동 트랜지스터의 문턱 전압을 합한 전압을 제 1 구동 트랜지스터의 게이트 단자(C 노드)에 인가할 수 있다.
이후, 발광 구간에서 정전류원 회로(111)는, 제 1 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압에서, 제 1 구동 트랜지스터의 문턱 전압을 뺀 전압의 제곱에 해당하는 값, 즉, (|Vgs|-|Vth|)2 에 기초한 크기의 정전류를 무기 발광 소자(120)로 제공할 수 있다.
이때, 제 1 구동 트랜지스터의 게이트 단자에는, 데이터 설정 구간 동안 정전류원 데이터 전압(예를 들어, VCCG)과 제 1 구동 트랜지스터의 문턱 전압(예를 들어, Vth)을 합한 전압(VCCG+Vth)이 인가되어 있으므로, 제 1 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압에서, 제 1 구동 트랜지스터의 문턱 전압을 빼면, 제 1 구동 트랜지스터의 문턱 전압이 삭제됨을 알 수 있다.
보다 구체적으로, 제 1 구동 트랜지스터는 PMOS TFT이므로, (|Vgs|-|Vth|)2 = (Vsg+Vth)2 가 된다. 이때, Vsg = Vs-(VCCG+Vth)이므로, Vsg+Vth = Vs-(VCCG+Vth)+Vth이 되어 Vth항이 삭제됨을 알 수 있다.
따라서, 정전류원 회로(111)가 제공하는 정전류의 크기는, 제 1 구동 트랜지스터의 문턱 전압과 무관하게 되며, 이와 같이 제 1 구동 트랜지스터들 간의 문턱 전압 편차가 보상될 수 있다.
PWM 회로(112)는 제 2 구동 트랜지스터를 포함하며, 구동부(500)로부터 인가되는 PWM 데이터 전압 및 스윕 신호에 기초하여, 정전류가 무기 발광 소자(120)로 제공되는 시간을 제어할 수 있다.
구체적으로, PWM 회로(112)는 발광 구간 중 제 2 구동 트랜지스터가 온된 시간 구간에만 정전류원 회로(111)(구체적으로는, 제 1 구동 트랜지스터의 소스 단자)에 구동 전압을 인가함으로써, 정전류가 무기 발광 소자(120)로 흐르는 시간을 제어할 수 있다.
전술한 바와 같이, 정전류원 회로(111)는 PWM 회로(112)의 제 2 구동 트랜지스터를 통해 인가되는 구동 전압을 무기 발광 소자(120)에 인가함으로써 무기 발광 소자(120)로 정전류를 제공하게 된다.
이때, 구동 전압은 발광 구간에서 제 2 구동 트랜지스터가 온된 동안에만 PWM 회로(112)에서 정전류원 회로(111)로 제공된다. 또한, 발광 구간에서 제 2 구동 트랜지스터가 온되는 시간 구간은, 후술할 바와 PWM 데이터 전압과 스윕 전압에 기초하여 결정된다.
따라서, PWM 회로(112)는 PWM 데이터 전압 및 스윕 신호에 기초하여, 정전류가 무기 발광 소자(120)로 제공되는 시간을 제어할 수 있다.
전술한 제 1 구동 트랜지스터들의 문턱 전압 편차로 인한 문제는, 제 2 구동 트랜지스터들에 대하여도 유사하게 발생할 수 있다. 즉, 제 2 구동 트랜지스터의 문턱 전압이 보상되지 않는다면, 각 서브 픽셀의 PWM 회로(112)에는 동일한 PWM 데이터 전압이 인가되더라도, 문턱 전압의 차이만큼 상이한 시간 동안 정전류가 무기 발광 소자(120)로 제공되게 되며, 이는 영상의 얼룩 등으로 나타나게 된다.
제 2 구동 트랜지스터들의 문턱 전압의 편차를 보상하기 위해, 일 실시 예에 따르면, PWM 회로(112)는 데이터 설정 구간에서 제 2 구동 트랜지스터가 소스 팔로워로 동작하는 동안 제 2 구동 트랜지스터의 문턱 전압을 획득할 수 있다.
이와 같이 획득된 제 2 구동 트랜지스터의 문턱 전압은 제 2 구동 트랜지스터의 게이트 단자에 인가되며, 이를 통해 제 2 구동 트랜지스터의 문턱 전압이 보상될 수 있다.
보다 구체적으로, 발광 구간 동안, 제 2 구동 트랜지스터의 게이트 단자의 전압은, PWM 데이터 전압 성분(예를 들어, -VPWM)과 제 2 구동 트랜지스터의 문턱 전압 성분(예를 들어, +Vth)이 더해진 전압(-VPWM+Vth)에서부터 스윕 전압에 따라 변화한다.(실제로는, 후술할 바와 같이 레퍼런스 전압 성분(+Vref)도 존재하나, 설명의 편의를 위해 생략한다.)
여기서, 스윕 전압은 서로 다른 두 전압 사이를 1회 스윕하는 전압 신호이다. 또한, 스윕 전압은, 제 1 전압에서 제 2 전압으로 반복적으로 선형 변화하는 전압인 스윕 신호 중, 후술할 에미션 신호(Emi(n))에 기초하여 선택될 수 있다. 또한, 스윕 신호는, 디스플레이 패널(100)의 모든 서브 픽셀 회로(110)에 동일하게 인가되는 글로벌 신호이며, 시간에 따른 스윕 전압의 변화율은 일정하다.
한편, 제 2 구동 트랜지스터는, 게이트 단자의 전압이, 소스 단자의 전압과 문턱 전압의 합에 해당하는 전압보다 낮을 경우 온된다. 후술할 바와 같이 발광 구간에는 제 2 구동 트랜지스터의 소스 단자에 구동 전압(예를 들어, VDD_PAM)이 인가되므로, 제 2 구동 트랜지스터는, 게이트 단자의 전압이 구동 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지면, 온되게 된다.
따라서, 발광 구간에서 제 2 구동 트랜지스터는, 게이트 단자의 전압이 -VPWM+Vth에서부터 스윕 전압에 따라 변화하여 VDD_PAM+Vth가 되면 온되므로, 제 2 구동 트랜지스터의 문턱 전압 값(즉, Vth 값)은 제 2 구동 트랜지스터가 온되는 시간에 아무런 영향을 미치지 못하게 된다. 즉, 발광 구간에서 제 2 구동 트랜지스터가 온되는 시간은, 제 2 구동 트랜지스터의 문턱 전압 값(Vth 값)에 무관하게 결정됨을 알 수 있다.
이와 같이, 제 2 구동 트랜지스터들 간의 문턱 전압 편차가 보상될 수 있다.
도 9a는 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도이다.
도 9a를 참조하면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112) 및 트랜지스터(T16)를 포함한다. 이때, 전술한 바와 같이, 정전류원 회로(111)는 제 1 구동 트랜지스터(T14)를, PWM 회로(112)는 제 2 구동 트랜지스터(T13)을 각각 포함한다.
트랜지스터(T16)는 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T16)는, 무기 발광 소자(120)가 TFT층 위에 실장되어 서브 픽셀 회로(110)와 전기적으로 연결되기 전과 후에 각각 다른 용도로 이용될 수 있다.
예를 들어, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 전기적으로 서로 연결되기 전에, 트랜지스터(T16)는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 TEST 신호에 따라 온될 수 있다. 한편, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 서로 연결된 후에, 트랜지스터(T16)는 무기 발광 소자(120)의 접합 캐패시턴스에 잔류하는 전하를 방전시키기 위해 TEST 신호에 따라 온될 수 있다.
여기서, TEST 신호는, 트랜지스터(T16)의 온/오프를 제어하기 위해 레벨 시프터를 통해 TCON으로부터 제공되는 제어 신호이며, 디스플레이 패널(110)의 모든 서브 픽셀 회로(110)에 동일하게 인가되는 글로벌 신호이다.
VDD_PAM은 제 1 구동 전압(예를 들어, + 12[V])을, VDD_PWM은 제 2 구동 전압(예를 들어, + 12[V])을, VSS는 그라운드 전압(예를 들어, 0[V])을 나타낸다. 또한, Vref는 레퍼런스 전압(예를 들어, + 5[V])을 나타낸다. Vref는 후술될 바와 같이, 제 2 구동 트랜지스터(T13)의 문턱 전압을 획득하기 위해 이용될 수 있다. VDD_PAM, VDD_PWM, VSS, Vref는 전술한 파워 IC로부터 제공될 수 있으나, 이에 한정되는 것은 아니다.
Vini(n)는, 데이터 설정 구간에서 B 노드 및 D 노드에 레퍼런스 전압(Vref)를 인가하고 F 노드에 제 2 구동 전압(VDD_PWM)을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. B 노드 및 D 노드에 인가된 Vref는 제 2 구동 트랜지스터(T13)의 문턱 전압을 획득하는데 이용되고, F 노드에 인가된 제 2 구동 전압(VDD_PWM)은 정전류원 데이터 전압 설정시 기준 전위가 될 수 있다.
VST(n)은, 데이터 설정 구간에서 C 노드의 전압을 초기화하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. VST(n) 신호에 따라 C 노드의 전압이 초기화되면, 제 1 구동 트랜지스터(T14)는 온된 상태가 된다.
SP(n)은, 데이터 설정 구간에서 C 노드에 정전류원 데이터 전압(VCCG_R/G/B)을 인가하고 A 노드에 PWM 데이터 전압(VPWM_R/G/B))을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다.
Vcomp(n)는, 데이터 설정 구간에서 제 2 구동 트랜지스터의 문턱 전압을 B 노드에 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다.
Emi(n)은, 발광 구간에서 E 노드와 F 노드에 제 1 구동 전압(VDD_PAM)을 인가하고, A 노드에 스윕 전압을 인가하며, 트랜지스터(T15)를 온시키기 위해, 서브 픽셀 회로(110)에 인가되는 에미션 신호를 나타낸다.
이상의 게이트 신호들(스캔 신호 및 에미션 신호)에서, n은 n번째 로우 라인을 나타낸다. 전술한 바와 같이, 구동부(500)는 로우 라인(또는 스캔 라인 또는 게이트 라인) 별로 디스플레이 패널(110)을 구동하게 되는 바, Vini(n), VST(n), SP(n), Vcomp(n) 및 Emi(n) 각각은, n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 동일하게 인가될 수 있다.
Sweep은 스윕 신호를 나타낸다. 스윕 신호는, TCON에서 생성되어 레벨 시프터를 통해 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가될 수 있다. 즉, 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에는 동일한 스윕 신호가 인가될 수 있다. 이때, 스윕 신호는 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태일 수 있다.
전술한 바와 같이, 스캔 신호나 에미션 신호는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위해 게이트 드라이버로부터 로우 라인 별로 별도로 인가될 수 있다. 이와 같이, 로우 라인 별로 별도로 인가되는 신호들을 로컬 신호라 할 수 있다. 이에 반해, 스윕 신호는 디스플레이 패널의 모든 로우 라인에 대해 동일하게 인가되므로, 전술한 로컬 신호와 구분하여 글로벌 신호라고 부를 수 있다.
한편, A 노드에는 에미션 신호 Emi(n)에 따라 트랜지스터(T1)이 온된 동안 스윕 신호 중 일부가 인가된다. 이와 같이 A 노드에 선택적으로 인가된 스윕 신호의 일부가 전술한 스윕 전압이 될 수 있다.
이때, 디스플레이 패널(100)의 트랜지스터들(T1)은 에미션 신호에 따라 로우 라인 순으로 온되므로, 스윕 신호가 모든 로우 라인에 대해 동일하게 인가되는 글로벌 신호임은 별론, 서브 픽셀 회로들(110)의 A 노드에 인가되는 스윕 전압의 파형은 로우 라인에 따라 달라질 수 있다. 이에 관한 보다 자세한 내용은 후술된다.
VPWM_R/G/B는 서브 픽셀 회로(110)에 인가되는 PWM 데이터 전압을 나타낸다. PWM 데이터 전압은 데이터 드라이버로부터 인가될 수 있다. 이때, 일 실시 예에 따르면, 하나의 픽셀을 구성하는 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압들은 시분할 멀티플렉싱되어 데이터 드라이버로부터 인가될 수 있다. 이와 같이, 시분할 멀티플렉싱된 PWM 데이터 전압들은 디멀티플렉서 회로를 통해 해당 서브 픽셀로 각각 인가될 수 있다.
도 9a에 도시된 서브 픽셀 회로(110)는 R, G, B 서브 픽셀 중 어느 하나의 서브 픽셀(예를 들어, R 서브 픽셀)에 대응되는 서브 픽셀 회로(110)를 도시하고 있다. 따라서, 도 9a의 서브 픽셀 회로(110)에는 시분할 멀티플렉싱된 PWM 데이터 전압들 중 R 서브 픽셀에 대한 PWM 데이터 전압(예를 들어, VPWM_R)만이 디멀티플렉서 회로를 통해 선택되어 인가될 수 있다.
VCCG_R/G/B는 서브 픽셀 회로(110)에 인가되는 정전류원 데이터 전압을 나타낸다.
전술한 바와 같이, 일 실시 예에 따르면, 디스플레이 패널(100)에는 서브 픽셀의 종류 별로 동일한 크기의 정전류원 데이터 전압이 인가될 수 있다. 이때, 동일한 종류의 서브 픽셀에는 컬럼 라인이나 로우 라인과 무관하게 동일한 정전류원 데이터 전압이 인가되면 되므로, 정전류원 데이터 전압으로 DC 전압이 이용될 수 있다. 따라서, 예를 들어, R, G, B 서브 픽셀 각각에 대응되는 3 종류의 DC 전압들(예를 들어, +3.1[V], +2.8[V], +3.0[V])이, 파워 IC로부터 디스플레이 패널(100)의 R, G, B 서브 픽셀 회로들 각각에 직접 인가될 수 있다.
이 경우, 정전류원 데이터 전압을 서브 픽셀 회로(110)에 인가하기 위해, 별도의 데이터 드라이버나 디멀티플렉서 회로가 필요 없게 된다.
한편, 실시 예에 따라, 서브 픽셀의 종류와 무관하게, 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일한 정전류원 데이터 전압이 파워 IC로부터 인가될 수도 있다.
또한, 다른 실시 예에서는, 데이터 드라이버로부터 정전류원 데이터 전압이 인가될 수도 있다.
한편, 디스플레이 패널(100)에는 저항 성분이 존재한다. 따라서, 발광 구간에서 구동 전류가 흐를 때 IR 드랍이 발생하며, 이는 구동 전압의 강하를 야기한다. 후술할 바와 같이, 구동 전압은 정전류원 데이터 전압 설정 시에도 기준이 되므로, 구동 전압의 강하는 정확한 정전류원 데이터 전압의 설정에 방해가 된다.
구체적으로, 다양한 실시 예들에서는 전술한 바와 같이, 로우 라인 순으로 데이터 설정 구간 및 발광 구간이 진행되므로, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다.
따라서, 디스플레이 패널(100)의 구동 구간과 무관하게 하나의 배선을 통해 인가되는 동일한 구동 전압을 디스플레이 패널(100)의 정전류원 회로들(111)에 인가하는 경우, 발광 구간에서 동작하는 서브 픽셀 회로들로 인한 구동 전압의 강하가 데이터 설정 구간에서 동작하는 서브 픽셀 회로들의 정전류원 데이터 전압 설정 동작에 영향을 미치게 된다.
이와 같은 문제를 극복하기 위해, 본 개시의 다양한 실시 예들에서는, 별도의 배선을 통해 인가되는 별도의 구동 전압을, 데이터 설정 구간과 발광 구간에 정전류원 회로(111)에 각각 인가하게 된다.
도 9a의 예에서, 데이터 설정 구간에서는 Vini(n) 신호에 따라 제 2 구동 전압(VDD_PWM)이 정전류원 회로(111)에 인가되며, 발광 구간에서는 Emi(n) 신호에 따라 제 1 구동 전압(VDD_PAM)이 정전류원 회로(111)에 인가된다.
따라서, 발광 구간에서 동작하는 서브 픽셀 회로들로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 데이터 설정 구간에서 동작하는 서브 픽셀 회로들에는 구동 전류와 무관한 별도의 제 2 구동 전압(VDD_PWM)이 인가되게 되므로 안정적인 정전류원 데이터 전압의 설정이 가능해 진다.
도 9b는 도 9a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 도 9b에서는 디스플레이 패널(100)이 312개의 로우 라인을 포함하는 경우를 예로 들었다.
전술한 바와 같이, 일 실시 예에 따르면, 하나의 영상 프레임에 대해, 각 로우 라인은 하나의 데이터 설정 구간과 복수의 발광 구간을 포함할 수 있다. 이를 위해, 도 9b를 참조하면, 영상 프레임 기간 동안, 데이터 설정 동작을 위한 스캔 신호들(VST, SP, Vcomp, Vini)은 각 로우 라인에 대해 1회 인가되며, 발광 동작을 위한 에미션 신호(Emi)는 각 로우 라인에 대해 복수 회 인가되는 것을 볼 수 있다.
즉, 로우 레벨의 VST, SP, Vcomp, Vini 신호가 인가되는 시간 구간이 해당 로우 라인의 데이터 설정 구간이되고, 로우 레벨의 Emi 신호가 인가되는 시간 구간이 해당 로우 라인의 발광 구간이 된다.
한편, 전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 데이터 설정 구간과 발광 구간은 로우 라인 순으로 진행될 수 있다. 이를 위해, 도 9b를 참조하면, 게이트 신호들(VST, SP, Vcomp, Vini, Emi) 각각은, 로우 라인 순으로 순차적으로 인가되는 것을 볼 수 있다. 즉, 예를 들어, 로우 레벨의 VST(n) 신호와 로우 레벨의 VST(n+1) 신호는 서로 1H 시간(도 9b의 예에서는, 1.4μs)만큼의 차이를 두고 인가된다. 이는, 나머지 게이트 신호들(SP 신호(SP(n)과 SP(n+1)), Vcomp 신호(Vcomp(n)과 Vcomp(n+1)), Vini 신호(Vini(n)과 Vini(n+1)), Emi 신호(Emi(n)과 Emi(n+1)))에 대해서도 마찬가지이다.
한편, 도 9b를 참조하면, 블랭킹 기간에 로우 레벨의 TEST 신호가 인가되는 것을 볼 수 있다. TEST 신호는 글로벌 신호이므로 디스플레이 패널(100)의 모든 서브 픽셀 회로(110)에 동일하게 인가되며, 이에 따라, 디스플레이 패널(100)의 모든 무기 발광 소자(120)에 잔류하는 전하가 방전될 수 있다.
이하에서는, 도 10a 내지 도 10d를 참조하여, 도 9a의 서브 픽셀 회로(110)의 구체적인 동작을 설명한다.
도 10a는 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
데이터 설정 구간이 시작되면, 구동부(500)는 먼저, 제 2 구동 트랜지스터(T13)의 게이트 단자(B 노드) 및 커패시터(C3)의 일단(D 노드)에 레퍼런스 전압(Vref)(예를 들어, +5[V])을 인가하고, 커패시터(C2)의 일단(F 노드)에 제 2 구동 전압(VDD_PWM)(예를 들어, + 12[V])을 인가할 수 있다.
이를 위해, 구동부(500)는 도 10a에 도시된 바와 같이 Vini(n) 신호를 인가할 수 있다. 도 10a를 참조하면, Vini(n) 신호에 따라 온된 트랜지스터(T3) 및 트랜지스터(T5)를 통해 B 노드 및 D 노드에 Vref가 각각 인가될 수 있다. 이때, E 노드(즉, 제 2 구동 트랜지스터(T13)의 소스 단자)에는 이전 영상 프레임에 대한 발광 구간 진행에 따라 제 1 구동 전압(VDD_PAM)(예를 들어, + 12[V])이 플로팅되고 있으므로, 제 2 구동 트랜지스터(T13)의 문턱 전압을 -2.2[V]로 가정할 때, B 노드에 Vref(+5[V])가 인가되면, 제 2 구동 트랜지스터(T13)는 온된 상태가 된다.
또한, 도 10a를 참조하면, Vini(n) 신호에 따라 온된 트랜지스터(T4)를 통해 F 노드에 제 2 구동 전압(VDD_PWM)이 인가될 수 있다. 이때, F 노드에 인가된 제 2 구동 전압(VDD_PWM)은, 이후에 C 노드에 정전류원 데이터 전압이 설정될 때 기준 전위가 된다.
한편, Vini(n) 신호를 통해 F 노드에 제 2 구동 전압(VDD_PWM)이 인가되면, 구동부(500)는 제 1 구동 트랜지스터(T14)의 게이트 단자(C 노드)의 전압을 초기화할 수 있다.
이를 위해, 구동부(500)는 도 10a에 도시된 바와 같이 VST(n) 신호를 통해 로우 전압(예를 들어, -5[V])을 서브 픽셀 회로(110)에 인가할 수 있다. C 노드의 전압이 로우 전압(예를 들어, -5[V])으로 초기화되면, 제 1 구동 트랜지스터(T14)는 온된 상태(예를 들어, 채널이 형성된 상태)가 될 수 있다.
도 10b는 스캔 신호들 중 SP(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
SP(n) 신호는 서브 픽셀 회로(110)에 영상 데이터 전압을 인가하기 위한 스캔 신호이다. 데이터 설정 구간에서, SP(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T2), 트랜지스터(T10) 및 트랜지스터(T11)이 온된다.
트랜지스터(T2)가 온되면, 온된 트랜지스터(T2)를 통해 커패시터(C1)의 일단(A 노드)에 PWM 데이터 전압(VPWM_R/G/B)이 인가될 수 있다.
한편, 트랜지스터(T10) 및 트랜지스터(T11)가 온되면, 온된 트랜지스터(T10), VST(n) 신호에 기초하여 온된 상태의 제 1 구동 트랜지스터(T14) 및 온된 트랜지스터(T11)을 통해, 정전류원 데이터 전압(VCCG_R/G/B)이 C 노드에 인가될 수 있다.
이때, C 노드에는, 정전류원 데이터 전압(VCCG_R/G/B)이 그대로 인가(또는 설정)되는 것이 아니라, 제 1 구동 트랜지스터(T14)의 문턱 전압(Vth)이 보상된 정전류원 데이터 전압(즉, 정전류원 데이터 전압에 제 1 구동 트랜지스터(T14)의 문턱 전압이 더해진 전압(VCCG_R/G/B + Vth)이 인가되게 된다.
구체적으로, VST(n) 신호에 따라 제 1 구동 트랜지스터(T14)가 온된 상태에서 SP(n) 신호에 따라 트랜지스터(T10) 및 트랜지스터(T11)가 온되면, 트랜지스터(T10), 제 1 구동 트랜지스터(T14) 및 트랜지스터(T11)를 통해 정전류원 데이터 전압이 C 노드에 입력되기 시작한다. 즉, C 노드의 전압이 로우 전압(예를 들어, -5[V])으로부터 상승하기 시작한다.
그러나, C 노드의 전압은 정전류원 데이터 전압(예를 들어, +3[V])까지 상승하지 못하고, 정전류원 데이터 전압(+3[V])에 제 1 구동 트랜지스터(T14)의 문턱 전압(예를 들어, -2.2[V])을 합한 전압(즉, +0.8[V])까지만 상승하게 된다.
이는, C 노드의 전압이 상승함에 따라 제 1 구동 트랜지스터(T14)의 게이트 단자와 소스 단자 사이의 전압 차이가 줄어들다가 제 1 구동 트랜지스터(T14)의 문턱 전압이 되면, 제 1 구동 트랜지스터(T14)가 오프되어 전류의 흐름이 멈추게 되기 때문이다.
즉, 제 1 구동 트랜지스터(T14)의 소스 단자에는 온된 트랜지스터(T10)를 통해 정전류원 데이터 전압이 인가되고 있으므로, 정전류원 데이터 전압(VCCG_R/G/B)과 제 1 구동 트랜지스터(T14)의 문턱 전압(Vth)을 합한 전압(VCCG_R/G/B + Vth)까지만 C 노드의 전압이 상승하게 되는 것이다.
SP(n) 신호에 따라 트랜지스터(T10)가 온된 동안 제 1 구동 트랜지스터(T14)의 소스 단자에 정전류원 데이터 전압이 인가되면, 제 2 구동 트랜지스터(T13)은 소스 팔로워로 동작할 수 있다.
소스 팔로워는 드레인 단자에 DC 전압이 인가되므로, 공통 드레인 증폭기(common drain amplifier)라고도 불리우며, 게이트 단자가 입력으로, 소스 단자가 출력으로 사용된다. 한편, 소스 팔로워는, 게이트 단자에 입력 전압이 인가되는 경우, 입력 전압과 소스 팔로워의 문턱 전압의 차에 해당하는 전압이 소스 단자에서 출력되는 DC 특성을 가지며, 이 때문에 레벨 시프터(level shifter)라 불리우기도 한다.
도 10b를 참조하면, 제 1 구동 트랜지스터(T14)의 소스 단자는 제 2 구동 트랜지스터(T13)의 드레인 단자에 직접 연결되므로, DC 전압인 정전류원 데이터 전압이 제 1 구동 트랜지스터(T14)의 소스 단자(즉, 제 2 구동 트랜지스터(T13)의 드레인 단자)에 인가되면, 제 2 구동 트랜지스터(T13)는 소스 팔로워로 동작하게 된다.
이때, 제 2 구동 트랜지스터(T13)의 게이트 단자에는 레퍼런스 전압(Vref)이 인가되고 있으므로, 제 2 구동 트랜지스터(T13)의 소스 단자(즉, 커패시터(C3)의 타단(E 노드))에서는 레퍼런스 전압(Vref)과 제 2 구동 트랜지스터의 문턱 전압(Vth)의 차에 해당하는 전압(Vref-Vth)이 출력될 수 있다.
보다 구체적으로, 제 2 구동 트랜지스터(T13)는, 게이트 단자에 레퍼런스 전압(Vref)이 인가되어 온된 상태에서 드레인 단자에 DC 전압이 인가되면, 제 2 구동 트랜지스터(T13)가 오프될 때까지 전류가 흘러 소스 단자의 전압이 변화하게 된다. 제 2 구동 트랜지스터(T13)는, 소스 단자에 레퍼런스 전압(Vref)과 제 2 구동 트랜지스터의 문턱 전압(Vth)의 차에 해당하는 전압(Vref-Vth)이 인가되면 오프되므로, 결국 소스 단자에서는 Vref-Vth가 출력되게 된다.
즉, 일 실시 예에 따르면, 제 2 구동 트랜지스터(T13)의 문턱 전압은, 제 2 구동 트랜지스터(T13)가 소스 팔로워로 동작하는 동안 제 2 구동 트랜지스터(T13)의 소스 단자에서 획득될 수 있다. 이와 같이 획득된 제 2 구동 트랜지스터(T13)의 문턱 전압은, 이후에 커패시터(C3)를 통해 커플링되어 B 노드에 인가될 수 있다.
한편, 제 2 구동 트랜지스터(T13)의 소스 단자의 전압이 Vref-Vth가 될 때 커패시터(C3)의 일단(D 노드)에는 Vref가 인가되고 있으므로, 커패시터(C3) 양단의 전압 차이(즉, E 노드와 D 노드 사이의 전압 차이)는 -Vth가 된다. 도 10b에 도시된 +|Vth|는 -Vth의 다른 표현이다. PMOS TFT의 문턱 전압은 음의 값을 가지므로, +|Vth|와 -Vth는 같은 값이 되기 때문이다.
도 10c는 스캔 신호들 중 Vcomp(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
Vcomp(n) 신호는 제 2 구동 트랜지스터(T13)의 소스 단자(E 노드)에서(at) 획득된 제 2 구동 트랜지스터(T14)의 문턱 전압을 제 2 구동 트랜지스터(T14)의 게이트 단자(B 노드)에 인가하기 위한 스캔 신호이다.
도 10c에 도시된 바와 같이, Vcomp(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 인가되면, 트랜지스터(T6) 및 트랜지스터(T9)가 온된다. 이에 따라, E 노드에 인가되어 있던 제 2 구동 트랜지스터의 문턱 전압이 커패시터(C3)을 통해 B 노드에 커플링될 수 있다.
구체적으로, E 노드에 Vref-Vth가 인가되고, D 노드에 Vref가 인가된 상태에서, 트랜지스터(T6)가 온되면 E 노드의 전압은 Vref가 된다. 이에 따라, E 노드의 전압 변화량 즉, +Vth가 커패시터(C3)을 통해 D 노드에 커플링되며, D 노드의 전압은 Vref+Vth가 된다. 이때, 트랜지스터(T9)는 Vcomp(n) 신호에 따라 온된 상태이므로, 온된 트랜지스터(T9)를 통해 D 노드의 전압인 Vref+Vth가 그대로 B 노드로 인가되게 된다. 한편, 도 10c에 도시된 -|Vth|는 +Vth의 다른 표현이다. PMOS TFT의 문턱 전압은 음의 값을 가지므로, -|Vth|와 +Vth는 같은 값이 된다.
도 10d는 에미션 신호 Emi(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
도 10d에 도시된 바와 같이, Emi(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 인가되면, 트랜지스터(T12), 트랜지스터(T15), 트랜지스터(T8) 및 트랜지스터(T1)가 온된다.
트랜지스터(T12) 및 트랜지스터(T15)가 온된 상태에서 제 2 구동 트랜지스터(T13)와 제 1 구동 트랜지스터(T14)가 온되면, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가된다. 이에 따라, 무기 발광 소자(120)의 양 단에는 순방향 전압(Vf)을 초과하는 전위차가 발생하게 되며, 구동 전류(즉, 정전류)가 무기 발광 소자(120)를 흘러 무기 발광 소자(120)가 발광하게 된다.
이때, 제 1 구동 트랜지스터(T14)는 제 2 구동 트랜지스터(T13)가 온됨에 따라 함께 온된다.
구체적으로, Emi(n) 신호에 따라 트랜지스터(T12) 및 트랜지스터(T15)가 온 될때, C 노드에는, 도 10b에서 전술한 바와 같이 정전류원 데이터 전압(예를 들어, +3[V])과 제 1 구동 트랜지스터(T14)의 문턱 전압(예를 들어, -2.2[V])을 합한 전압(예를 들어, +0.8[V])이 인가되어 있다. 따라서, 제 2 구동 트랜지스터(T13)가 온됨에 따라 제 1 구동 트랜지스터(T14)의 소스 단자에 제 1 구동 전압(VDD_PAM)(예를 들어, +12[V])이 인가되면, 제 1 구동 트랜지스터(T14) 역시 온되게 된다.
결국, 무기 발광 소자(120)의 애노드 단자에 제 1 구동 전압(VDD_PAM)이 인가될지 여부는, 제 2 구동 트랜지스터(T13)의 온/오프 동작에 달려 있음을 알 수 있다.
한편, 제 2 구동 트랜지스터(T13)는 PMOS TFT이므로, 게이트 단자와 소스 단자 사이에 문턱 전압(Vth) 미만의 전압이 인가될 때 온된다. 즉, 제 2 구동 트랜지스터(T13)는, 게이트 단자의 전압이 소스 단자의 전압과 문턱 전압을 합한 전압 미만이 되는 경우에 온된다. 예를 들어, 소스 단자에 인가되는 제 1 구동 전압(VDD_PAM)이 +12[V]이고, 제 2 구동 트랜지스터의 문턱 전압(Vth)이 -2.2[V]인 경우, 제 2 구동 트랜지스터(T13)는 +9.8[V] 미만의 전압이 게이트 단자에 인가된 때 온되게 된다.
이와 관련하여, 발광 구간 동안 제 2 구동 트랜지스터(T13)의 게이트 단자(B 노드)에는, 도 10d에 도시된 바와 같이 Vsweep-VPWM_R/G/B+Vref-|Vth|가 인가된다.
도 10d를 참조하면, Emi(n) 신호에 따라 트랜지스터(T1)이 온되면, 트랜지스터(T1)가 온된 동안 스윕 신호(Sweep) 중 일부가 A 노드에 인가된다. 이때, A 노드에 인가되는 스윕 신호 중 일부가 스윕 전압(Vsweep)이 된다. A 노드에 스윕 전압(Vsweep)이 인가되면, 스윕 전압(Vsweep)과 함께 PWM 데이터 전압(VPWM_R/G/B)이 커패시터(C1)을 통해 B 노드에 커플링된다. 구체적으로, 전술한 바와 같이 데이터 설정 구간 동안, A 노드에는 VPWM_R/G/B이 인가되고, B 노드에는 Vref-|Vth|가 인가된다. 이와 같은 상태에서, A 노드에 스윕 전압(Vsweep)이 인가되면, A 노드의 전압은 VPWM_R/G/B에서 Vsweep으로 변화한다. 이때, 커패시터(C1) 양단의 전압 차이는 일정하게 유지되어야 하므로, A 노드의 전압 변화량(즉, Vsweep-VPWM_R/G/B)만큼 B 노드의 전압도 변화하게 된다. 따라서, B 노드의 전압은 Vsweep-VPWM_R/G/B+Vref-|Vth|가 되게 된다.
이때, PWM 데이터 전압(VPWM_R/G/B), 레퍼런스 전압(Vref) 및 제 2 구동 트랜지스터의 문턱 전압(Vth)은 모두 고정된 값을 갖는 반면, 스윕 전압(Vsweep)은, 예를 들어, +15[V]와 +10[V] 사이에서 선형적으로 변화하는 값을 갖는다.
따라서, 발광 구간 동안 B 노드의 전압은 스윕 전압(Vsweep)의 변화에 따라 변화하게 되며, 제 2 구동 트랜지스터(T13)는, 변화하는 B 노드(즉, 게이트 단자)의 전압(Vsweep-VPWM_R/G/B+Vref-|Vth|)이, 소스 단자의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온되게 된다.
이때, -|Vth|와 +Vth는 같은 값이므로, 제 2 구동 트랜지스터(T13)가 온되는 시간 구간은 Vth값과 무관하게 결정됨을 알 수 있다.
한편, 전술한 바와 같이, 시간에 따른 스윕 전압의 변화율은 일정하므로, 발광 구간에서 제 2 구동 트랜지스터(T13)가 온되는 시간 구간은, 발광 구간이 시작되는 시점의 B 노드의 전압에 따라 달라지게 된다. 이때, 발광 구간이 시작되는 시점의 B 노드의 전압은 VPWM_R/G/B값(즉, PWM 데이터 전압값)에 따라 달라지게 되는 바, PWM 데이터 전압을 통해 영상의 계조가 표현될 수 있다.
위와 같은 서브 픽셀 회로(110)의 PWM 동작에 관하여는 도 11a 내지 도 11c를 통해 보다 자세히 설명한다.
한편, 발광 구간에서는, 정전류원 회로(111)에 인가되는 구동 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되게 된다.
전술한 바와 같이 데이터 설정 구간에서는 Vini(n) 신호에 기초하여 F 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. 그러나, 도 10d를 참조하면, Emi(n) 신호에 따라 온된, 트랜지스터(T12) 및 트랜지스터(T8)을 통해, 제 1 구동 전압(VDD_PAM)이 커패시터(C2)의 일단(F 노드)에 인가되는 것을 볼 수 있다.
발광 구간에서는 무기 발광 소자(120)로 구동 전류가 흐르면서 발생하는 IR 드랍으로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생할 수 있다.
그러나, 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 커패시터(C2)의 양단(F 노드 및 C 노드)의 전압 차이는 데이터 설정 구간에서 설정된 대로 유지되므로, 화질에 영향이 없다.
따라서, 실시 예들에 따르면, 데이터 설정 구간에서는, 제 1 구동 전압(VDD_PAM)과는 별도로, 전압 강하가 없는 제 2 구동 전압(VDD_PWM)에 기초하여 C 노드에 정전류원 데이터 전압을 인가함으로써, 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 정확한 정전류원 데이터 전압을 정전류원 회로(111)에 설정할 수 있다.
또한, 발광 구간에서는 전압 강하가 발생할 수 있는 제 1 구동 전압(VDD_PAM)이 이용되지만, 상술한 바와 같이, 커패시터(C2) 양단의 전압 차이가 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 유지되므로, 정전류원 회로(111)는 데이터 설정 구간에서 설정된 전압에 따라 정확히 동작할 수 있다.
도 11a 내지 도 11c는, 도 9a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면이다. 도 11a 내지 도 11c에서는, 저계조에 대응되는 PWM 데이터 전압이 +4[V]이고, 중계조에 대응되는 PWM 데이터 전압이 +7[V]이며, 고계조에 대응되는 PWM 데이터 전압이 +14[V]인 경우를 예로 들었으나, 각 계조에 대응되는 PWM 데이터 전압이 이에 한정되지 않음은 물론이다.
도 11a 내지 도 11c는, PWM 데이터 전압이, n 번째 로우 라인과 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 인가된 경우, A 노드의 전압 변화, B 노드의 전압 변화 및 구동 전류(Id)의 변화를 각각 도시하고 있다.
한편, 도 11a 내지 도 11c에 도시된 실시 예들에서는, 제 2 구동 트랜지스터의 문턱 전압(Vth)은 -2.2[V]이고, 레퍼런스 전압(Vref)은 +5[V]이며, 제 1 구동 전압(VDD_PAM)은 +12[V]인 경우를 예로 들었다. 또한, 100 μs 마다 +15[V]에서 +10[V]로 선형 변화하는 전압이 연속하여 반복되는 형태를 갖는 스윕 신호(Sweep(global))를 예로 들었다. 여기서, (global)은 스윕 신호가 모든 로우 라인에 공통적으로 인가되는 글로벌 신호임을 나타낸 표현이다.
도 11a는 저계조에 대응되는 PWM 데이터 전압(예를 들어, +4[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +4[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vcomp(n) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +13.8[V]에서 +8.8[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, 게이트 단자(B 노드)의 전압이 소스 단자의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온된다.
즉, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +8.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)는 구동 전류의 변화를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +4[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vcomp(n+36) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
구체적으로, 전술한 바와 같이 다양한 실시 예들에서 발광 구간은 로우 라인 순으로 순차적으로 진행되므로, 발광 구간이 1H 시간(예를 들어, 1.4μs) 간격을 두고 순차적으로 진행된다고 할 때, Emi(n+36) 신호는, 도시된 바와 같이 Emi(n) 신호가 50.4μs 만큼 딜레이된 것과 같은 파형을 가지게 된다.
따라서, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에 인가되는 스윕 전압은, 도시된 바와 같이 +12.5[V]에서 +10[V]로 선형 변화한 후, 다시 +15[V]에서 +12.5[V]로 선형 변화하는 파형을 갖게 된다.
즉, 모든 스윕 전압은 +15[V]와 +10[V] 사이를 1회 스윕하지만, 스윕하기 시작하는 시작 전압은 로우 라인에 따라 달라질 수 있음을 알 수 있다.
한편, 스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +11.3[V]에서 +8.8[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +13.8[V]에서 +11.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +9.8[V]에서 +8.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)은 구동 전류의 변화를 도시하고 있다.
도 11b는 중계조에 대응되는 PWM 데이터 전압(예를 들어, +8[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vcomp(n) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +10.8[V]에서 +5.8[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +5.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vcomp(n+36) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +8.3[V]에서 +5.8[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +10.8[V]에서 +8.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +8.3[V]에서 +5.8[V]까지 변화하는 시간 구간 및 +9.8[V]에서 +8.3[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다.
한편, 도 11b를 참조하면, 동일한 PWM 데이터 전압(+7[V])에 대해 Id(n)과 Id(n+36)의 파형이 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
도 11c는 고계조에 대응되는 PWM 데이터 전압(예를 들어, +14[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +14[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vcomp(n) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +3.8[V]에서 -1.2[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +3.8[V]에서 -1.2[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +14[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vcomp(n+36) 신호에 따라 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +1.3[V]에서 -1.2[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +3.8[V]에서 +1.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +1.3[V]에서 -1.2[V]까지 변화하는 시간 구간 및 +3.8[V]에서 +1.3[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다.
한편, 도 11c를 참조하면, 동일한 PWM 데이터 전압(+14[V])에 대해 Id(n)과 Id(n+36)의 파형이 다소 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
이하에서는, 도 12a 내지 도 14c를 통해 다른 일 실시 예를 설명한다.
도 12a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도이다.
도 12a를 참조하면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112) 및 트랜지스터(T16)를 포함한다. 이때, 전술한 바와 같이, 정전류원 회로(111)는 제 1 구동 트랜지스터(T14)를, PWM 회로(112)는 제 2 구동 트랜지스터(T13)을 각각 포함한다.
트랜지스터(T16)는, 도 9a의 트랜지스터(T16)과 연결 구조 및 기능이 동일하므로, 중복 설명은 생략한다. TEST 신호 역시 마찬가지이다. 중복 설명은 생략한다.
VDD_PAM, VDD_PWM, VSS, Vref에 관한 내용 역시 도 9a에서 전술한 바와 동일하므로, 중복 설명은 생략한다.
Vini(n)는, 데이터 설정 구간에서 B 노드 및 D 노드에 레퍼런스 전압(Vref)를 인가하고 F 노드에 제 2 구동 전압(VDD_PWM)을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. B 노드 및 D 노드에 인가된 Vref는 제 2 구동 트랜지스터(T13)의 문턱 전압을 획득하는데 이용되고, F 노드에 인가된 제 2 구동 전압(VDD_PWM)은 정전류원 데이터 전압 설정시 기준 전위가 될 수 있다.
VST(n)은, 데이터 설정 구간에서 C 노드의 전압을 초기화하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. VST(n) 신호에 따라 C 노드의 전압이 초기화되면, 제 1 구동 트랜지스터(T14)는 온된 상태가 된다.
Vini2(n)은, 데이터 설정 구간에서 A 노드에 레퍼런스 전압(Vref)을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. A 노드에 인가된 Vref는, 후술할 바와 같이 제 2 구동 트랜지스터(T13)의 문턱 전압을 B 노드(즉, 제 2 구동 트랜지스터(T13)의 게이트 단자)에 인가하기 위해 이용될 수 있다.
SCCG(n)은, 데이터 설정 구간에서 C 노드에 정전류원 데이터 전압(VCCG_R/G/B)을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다.
SPWM(n)은, 데이터 설정 구간에서 A 노드에 PWM 데이터 전압(VPWM_R/G/B))을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다.
Vcomp(n)는, 데이터 설정 구간에서 제 2 구동 트랜지스터의 문턱 전압을 B 노드에 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다.
Emi(n)은, 발광 구간에서 E 노드와 F 노드에 제 1 구동 전압(VDD_PAM)을 인가하고, A 노드에 스윕 전압을 인가하며, 트랜지스터(T15)를 온시키기 위해, 서브 픽셀 회로(110)에 인가되는 에미션 신호를 나타낸다.
이상의 게이트 신호들(스캔 신호 및 에미션 신호)에서, n은 n번째 로우 라인을 나타낸다. 전술한 바와 같이, 구동부(500)는 로우 라인(또는 스캔 라인 또는 게이트 라인) 별로 디스플레이 패널(110)을 구동하게 되는 바, Vini(n), Vini2(n), VST(n), SCCG(n), SPWM(n), Vcomp(n) 및 Emi(n) 각각은, n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 동일하게 인가될 수 있다.
Sweep은 스윕 신호를 나타낸다. 스윕 신호는 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호이며, 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태를 가질 수 있다. A 노드에는 에미션 신호 Emi(n)에 따라 트랜지스터(T1)이 온된 동안 스윕 신호 중 일부가 인가되며, A 노드에 선택적으로 인가된 스윕 신호의 일부가 전술한 스윕 전압이 될 수 있다. 스윕 신호와 관련된 내용들은 도 9a에서 전술한 바와 같으므로, 더 이상의 중복 설명은 생략한다.
VPWM_R/G/B는 서브 픽셀 회로(110)에 인가되는 PWM 데이터 전압을 나타낸다. PWM 데이터 전압은 데이터 드라이버로부터 인가될 수 있다. 이때, 일 실시 예에 따르면, 하나의 픽셀을 구성하는 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압들은 시분할 멀티플렉싱되어 데이터 드라이버로부터 인가될 수 있다. 이와 같이, 시분할 멀티플렉싱된 PWM 데이터 전압들은 디멀티플렉서 회로를 통해 해당 서브 픽셀로 각각 인가될 수 있다.
도 12a에 도시된 서브 픽셀 회로(110)는 R, G, B 서브 픽셀 중 어느 하나의 서브 픽셀(예를 들어, R 서브 픽셀)에 대응되는 서브 픽셀 회로(110)를 도시하고 있다. 따라서, 도 12a의 서브 픽셀 회로(110)에는 시분할 멀티플렉싱된 PWM 데이터 전압들 중 R 서브 픽셀에 대한 PWM 데이터 전압(예를 들어, VPWM_R)만이 디멀티플렉서 회로를 통해 선택되어 인가될 수 있다.
VCCG_R/G/B는 서브 픽셀 회로(110)에 인가되는 정전류원 데이터 전압을 나타낸다.
전술한 바와 같이, 일 실시 예에 따르면, 디스플레이 패널(100)에는 서브 픽셀의 종류 별로 동일한 크기의 정전류원 데이터 전압이 인가될 수 있다. 이때, 동일한 종류의 서브 픽셀에는 컬럼 라인이나 로우 라인과 무관하게 동일한 정전류원 데이터 전압이 인가되면 되므로, 정전류원 데이터 전압으로 DC 전압이 이용될 수 있다. 따라서, 예를 들어, R, G, B 서브 픽셀 각각에 대응되는 3 종류의 DC 전압들(예를 들어, +3.1[V], +2.8[V], +3.0[V])이, 파워 IC로부터 디스플레이 패널(100)의 R, G, B 서브 픽셀 회로들 각각에 직접 인가될 수 있다.
이 경우, 정전류원 데이터 전압을 서브 픽셀 회로(110)에 인가하기 위해, 별도의 데이터 드라이버나 디멀티플렉서 회로가 필요 없게 된다.
한편, 실시 예에 따라, 서브 픽셀의 종류와 무관하게, 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일한 정전류원 데이터 전압이 파워 IC로부터 인가될 수도 있다.
또한, 다른 실시 예에서는, 데이터 드라이버로부터 정전류원 데이터 전압이 인가될 수도 있다.
한편, 발광 구간에서 발생하는 구동 전압의 강하 및 이로 인한 문제점은, 도 9a에 관한 설명에서 전술한 바와 같다.
다양한 실시 예들에서는, 별도의 배선을 통해 인가되는 별도의 구동 전압을, 데이터 설정 구간과 발광 구간에 정전류원 회로(111)에 각각 인가함으로써, 구동 전압의 강하로 인한 문제를 극복하게 되며, 이는 도 12a에 도시된 실시 예 역시 마찬가지이다.
도 12a의 예에서, 데이터 설정 구간에서는 Vini(n) 신호에 따라 제 2 구동 전압(VDD_PWM)이 정전류원 회로(111)에 인가되며, 발광 구간에서는 Emi(n) 신호에 따라 제 1 구동 전압(VDD_PAM)이 정전류원 회로(111)에 인가된다.
따라서, 발광 구간에서 동작하는 서브 픽셀 회로들로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 데이터 설정 구간에서 동작하는 서브 픽셀 회로들에는 별도의 제 2 구동 전압(VDD_PWM)이 인가되게 되므로 안정적인 정전류원 데이터 전압의 설정이 가능해 진다.
도 12b는 도 12a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 도 12b에서는 디스플레이 패널(100)이 312개의 로우 라인을 포함하는 경우를 예로 들었다.
전술한 바와 같이, 일 실시 예에 따르면, 하나의 영상 프레임에 대해, 로우 라인마다 한 번의 데이터 설정 구간과 복수의 발광 구간이 진행될 수 있다. 이를 위해, 도 12b를 참조하면, 영상 프레임 기간 동안, 데이터 설정 동작을 위한 스캔 신호들(VST, Vini, SCCG, Vini2, Vcomp, SPWM)은 각 로우 라인에 대해 1회 인가되며, 발광 동작을 위한 에미션 신호(Emi)는 각 로우 라인에 대해 복수 회 인가되는 것을 볼 수 있다.
즉, 로우 레벨의 VST, Vini, SCCG, Vini2, Vcomp, SPWM 신호가 인가되는 시간 구간이 해당 로우 라인의 데이터 설정 구간이되고, 로우 레벨의 Emi 신호가 인가되는 시간 구간이 해당 로우 라인의 발광 구간이 된다.
한편, 전술한 바와 같이, 일 실시 예에 따르면, 데이터 설정 구간과 발광 구간은 로우 라인 순으로 진행될 수 있다. 이를 위해, 도 12b를 참조하면, 게이트 신호들(VST, Vini, SCCG, Vini2, Vcomp, SPWM, Emi) 각각은, 로우 라인 순으로 순차적으로 인가되는 것을 볼 수 있다. 즉, 예를 들어, 로우 레벨의 VST(n) 신호와 로우 레벨의 VST(n+1) 신호는 서로 1H 시간(도 12b의 예에서는, 1.4μs)만큼의 차이를 두고 인가된다. 이는, 나머지 게이트 신호들(Vini 신호(Vini(n)과 Vini(n+1)), SCCG 신호(SCCG(n)과 SCCG(n+1)), Vini2 신호(Vini2(n)과 Vini2(n+1)), Vcomp 신호(Vcomp(n)과 Vcomp(n+1)), SPWM 신호(SPWM(n)과 SPWM(n+1)), Emi 신호(Emi(n)과 Emi(n+1)))에 대하여도 마찬가지이다.
한편, 도 12b를 참조하면, 블랭킹 기간에 로우 레벨의 TEST 신호가 인가되는 것을 볼 수 있다. TEST 신호는 글로벌 신호이므로 디스플레이 패널(100)의 모든 서브 픽셀 회로(110)에 동일하게 인가되며, 이에 따라, 디스플레이 패널(100)의 모든 무기 발광 소자(120)들에 잔류하는 전하가 방전될 수 있다.
이하에서는, 도 13a 내지 도 13e를 참조하여, 도 12a의 서브 픽셀 회로(110)의 구체적인 동작을 설명한다.
도 13a는 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 데이터 설정 구간 중 도 13a에 도시된 타이밍을 초기화 구간이라고 부를 수 있다.
데이터 설정 구간이 시작되면, 구동부(500)는, 제 2 구동 트랜지스터(T13)의 게이트 단자(B 노드) 및 커패시터(C3)의 일단(D 노드)에 레퍼런스 전압(Vref)(예를 들어, +5[V])을 인가하고, 커패시터(C2)의 일단(F 노드)에 제 2 구동 전압(VDD_PWM)(예를 들어, + 12[V])을 인가할 수 있다.
이를 위해, 구동부(500)는 도 13a에 도시된 바와 같이 Vini(n) 신호를 인가할 수 있다.
도 13a를 참조하면, Vini(n) 신호에 따라 온된 트랜지스터(T3) 및 트랜지스터(T5)를 통해 B 노드 및 D 노드에 Vref가 각각 인가될 수 있다. 이때, E 노드(즉, 제 2 구동 트랜지스터(T13)의 소스 단자)에는 이전 영상 프레임에 대한 발광 구간 진행에 따라 제 1 구동 전압(VDD_PAM)(예를 들어, + 12[V])이 플로팅되고 있으므로, 제 2 구동 트랜지스터(T13)의 문턱 전압을 -2.2[V]로 가정할 때, B 노드에 Vref(+5[V])가 인가되면, 제 2 구동 트랜지스터(T13)는 온된 상태가 된다.
또한, 도 13a를 참조하면, Vini(n) 신호에 따라 온된 트랜지스터(T4)를 통해 F 노드에 제 2 구동 전압(VDD_PWM)이 인가될 수 있다. 이때, F 노드에 인가된 제 2 구동 전압(VDD_PWM)은, 이후 C 노드에 정전류원 데이터 전압이 설정될 때 기준 전위가 된다.
한편, 데이터 설정 구간이 시작되면, 구동부(500)는 제 1 구동 트랜지스터(T14)의 게이트 단자(C 노드)의 전압을 초기화할 수 있다.
이를 위해, 구동부(500)는 도 13a에 도시된 바와 같이 VST(n) 신호를 통해 로우 전압(예를 들어, -5[V])을 서브 픽셀 회로(110)에 인가할 수 있다. C 노드의 전압이 로우 전압(예를 들어, -5[V])으로 초기화되면, 제 1 구동 트랜지스터(T14)는 온된 상태(예를 들어, 채널이 형성된 상태)가 될 수 있다.
도 13b는 스캔 신호들 중 SCCG(n) 및 Vini2(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
도 13b에 도시된 타이밍 동안 제 2 구동 트랜지스터(T13)의 문턱 전압 성분이 처음으로 서브 픽셀 회로(110)에 등장하므로, 데이터 설정 구간 중 도 13b에 도시된 타이밍을 문턱 전압 센싱 구간이라고 부를 수 있다.
SCCG(n) 신호는 서브 픽셀 회로(110)에 정전류원 데이터 전압을 인가하기 위한 스캔 신호이다. 데이터 설정 구간에서, SCCG(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T10) 및 트랜지스터(T11)이 온된다.
트랜지스터(T10) 및 트랜지스터(T11)가 온되면, 온된 트랜지스터(T10), VST(n) 신호에 기초하여 온된 상태의 제 1 구동 트랜지스터(T14) 및 온된 트랜지스터(T11)을 통해, 정전류원 데이터 전압(VCCG_R/G/B)이 C 노드에 인가될 수 있다.
이때, C 노드에는, 정전류원 데이터 전압(VCCG_R/G/B)이 그대로 인가(또는 설정)되는 것이 아니라, 제 1 구동 트랜지스터(T14)의 문턱 전압(Vth)이 보상된 정전류원 데이터 전압(즉, 정전류원 데이터 전압에 제 1 구동 트랜지스터(T14)의 문턱 전압이 더해진 전압(VCCG_R/G/B + Vth)이 인가되게 된다.
구체적으로, VST(n) 신호에 따라 제 1 구동 트랜지스터(T14)가 온된 상태에서 SCCG(n) 신호에 따라 트랜지스터(T10) 및 트랜지스터(T11)가 온되면, 트랜지스터(T10), 제 1 구동 트랜지스터(T14) 및 트랜지스터(T11)를 통해 정전류원 데이터 전압이 C 노드에 입력되기 시작한다. 즉, C 노드의 전압이 로우 전압(예를 들어, -5[V])으로부터 상승하기 시작한다.
그러나, C 노드의 전압은 정전류원 데이터 전압(예를 들어, +3[V])까지 상승하지 못하고, 정전류원 데이터 전압(+3[V])에 제 1 구동 트랜지스터(T14)의 문턱 전압(예를 들어, -2.2[V])을 합한 전압(즉, +0.8[V])까지만 상승하게 된다.
이는, C 노드의 전압이 상승함에 따라 제 1 구동 트랜지스터(T14)의 게이트 단자와 소스 단자 사이의 전압 차이가 줄어들다가 제 1 구동 트랜지스터(T14)의 문턱 전압이 되면, 제 1 구동 트랜지스터(T14)가 오프되어 전류의 흐름이 멈추게 되기 때문이다.
즉, 제 1 구동 트랜지스터(T14)의 소스 단자에는 온된 트랜지스터(T10)를 통해 정전류원 데이터 전압이 인가되고 있으므로, 정전류원 데이터 전압(VCCG_R/G/B)과 제 1 구동 트랜지스터(T14)의 문턱 전압(Vth)을 합한 전압(VCCG_R/G/B + Vth)까지만 C 노드의 전압이 상승하게 되는 것이다.
도 13b의 C 노드에 표시된 VCCG-|Vth, T14|는, 전술한 VCCG_R/G/B + Vth와 같은 값의 다른 표현에 불과하다. VCCG는 서브 픽셀 회로(110)에 인가되는 정전류원 데이터 전압을, |Vth, T14|는 제 1 구동 트랜지스터(T14)의 문턱 전압의 절대값을 각각 나타낸다. 제 1 구동 트랜지스터(T14)는 PMOS TFT이고, PMOS TFT의 문턱 전압은 음의 값을 가지므로, VCCG-|Vth, T14|와 VCCG_R/G/B + Vth는 동일한 값임을 알 수 있다. 한편, SCCG(n) 신호에 따라 트랜지스터(T10)가 온된 동안 제 1 구동 트랜지스터(T14)의 소스 단자에 정전류원 데이터 전압이 인가되면, 제 2 구동 트랜지스터(T13)은 소스 팔로워로 동작할 수 있다.
소스 팔로워는 드레인 단자에 DC 전압이 인가되므로, 공통 드레인 증폭기(common drain amplifier)라고도 불리우며, 게이트 단자가 입력으로, 소스 단자가 출력으로 사용된다. 한편, 소스 팔로워는, 게이트 단자에 입력 전압이 인가되는 경우, 입력 전압과 소스 팔로워의 문턱 전압의 차에 해당하는 전압이 소스 단자에서 출력되는 DC 특성을 가지며, 이 때문에 레벨 시프터(level shifter)라 불리우기도 한다.
도 13b를 참조하면, 제 1 구동 트랜지스터(T14)의 소스 단자는 제 2 구동 트랜지스터(T13)의 드레인 단자에 직접 연결되므로, DC 전압인 정전류원 데이터 전압이 제 1 구동 트랜지스터(T14)의 소스 단자(즉, 제 2 구동 트랜지스터(T13)의 드레인 단자)에 인가되면, 제 2 구동 트랜지스터(T13)는 소스 팔로워로 동작하게 된다.
이때, 제 2 구동 트랜지스터(T13)의 게이트 단자에는 레퍼런스 전압(Vref)이 인가되고 있으므로, 제 2 구동 트랜지스터(T13)의 소스 단자(즉, 커패시터(C3)의 타단(E 노드))에서는 레퍼런스 전압(Vref)과 제 2 구동 트랜지스터의 문턱 전압(Vth)의 차에 해당하는 전압(Vref-Vth)이 출력될 수 있다.
보다 구체적으로, 제 2 구동 트랜지스터(T13)는, 게이트 단자에 레퍼런스 전압(Vref)이 인가되어 온된 상태에서 드레인 단자에 DC 전압이 인가되면, 제 2 구동 트랜지스터(T13)가 오프될 때까지 전류가 흘러 소스 단자의 전압이 변화하게 된다. 제 2 구동 트랜지스터(T13)는, 소스 단자에 레퍼런스 전압(Vref)과 제 2 구동 트랜지스터의 문턱 전압(Vth)의 차에 해당하는 전압(Vref-Vth)이 인가되면 오프되므로, 결국 소스 단자에서는 Vref-Vth가 출력되게 된다.
즉, 일 실시 예에 따르면, 제 2 구동 트랜지스터(T13)의 문턱 전압은, 제 2 구동 트랜지스터(T13)가 소스 팔로워로 동작하는 동안 제 2 구동 트랜지스터(T13)의 소스 단자에서 획득될 수 있다. 이와 같이 획득된 제 2 구동 트랜지스터(T13)의 문턱 전압은, 이후에 커패시터(C3)를 통해 커플링되어 B 노드에 인가될 수 있다.
한편, 도 13b의 E 노드에 표시된 Vref+|Vth, T13|은, 전술한 Vref-Vth와 같은 값의 다른 표현에 불과하다. Vref는 레퍼런스 전압을, |Vth, T13|은 제 2 구동 트랜지스터(T13)의 문턱 전압을 각각 나타낸다. 제 2 구동 트랜지스터(T13)는 PMOS TFT이고, PMOS TFT의 문턱 전압은 음의 값을 가지므로, Vref+|Vth, T13|와 Vref-Vth는 동일한 값임을 알 수 있다.
한편, Vini2(n) 신호는, A 노드에 레퍼런스 전압(Vref)를 인가하기 위한 스캔 신호이다. 데이터 설정 구간에서, Vini2(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T17)이 온되며, 온된 트랜지스터(T17)을 통해 레퍼런스 전압이 A 노드에 인가될 수 있다.
도 13c는 스캔 신호들 중 Vcomp(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 도 13c에 도시된 타이밍 동안 제 2 구동 트랜지스터(T13)의 문턱 전압 성분이 제 2 구동 트랜지스터(T13)의 게이트 단자에 인가되므로, 데이터 설정 구간 중 도 13c에 도시된 타이밍을 문턱 전압 보상 구간이라고 부를 수 있다.
Vcomp(n) 신호는 제 2 구동 트랜지스터(T13)의 소스 단자(E 노드)에서(at) 획득된 제 2 구동 트랜지스터(T13)의 문턱 전압을 제 2 구동 트랜지스터(T13)의 게이트 단자(B 노드)에 인가하기 위한 스캔 신호이다.
도 13c에 도시된 바와 같이, Vcomp(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 인가되면, 트랜지스터(T6) 및 트랜지스터(T9)가 온된다. 이에 따라, E 노드에 인가되어 있던 제 2 구동 트랜지스터의 문턱 전압(Vth)이 커패시터(C3)을 통해 B 노드에 커플링될 수 있다. 구체적으로, 전술한 바와 같이, 로우 레벨의 Vini(n) 신호, 로우 레벨의 SCCG(n) 신호 및 로우 레벨의 Vini2(n) 신호가 인가된 상태에서, B 노드 및 D 노드의 전압은 Vref가 되고, E 노드의 전압은 Vref-Vth(즉, Vref+|Vth, T13|)가 되며, A 노드의 전압은 Vref가 된다.
이러한 상태에서 로우 레벨의 Vcomp(n) 신호가 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T9)를 통해 B 노드와 D 노드가 단락되고, 온된 트랜지스터(T6)을 통해 E 노드에 레퍼런스 전압(Vref)가 인가된다.
한편, Vcomp(n) 신호가 로우 레벨일 때, Vini(n) 신호는 하이 레벨이 되고, Vini2(n) 신호는 로우 레벨을 유지한다. 따라서, A 노드는 레퍼런스 전압(Vref)을 유지하고, B 노드(또는, D 노드)에는 E 노드의 전압 변화량이 커패시터(C3) 및 커패시터(C1)에 의해 분배되어 커플링 된다.
구체적으로, 로우 레벨의 Vcomp(n) 신호가 인가됨에 따라 E 노드의 전압은 Vref-Vth에서 Vref로 변화하므로, E 노드의 전압 변화량은 +Vth가 되며, B 노드에는 +(C3/(C1+C3))*Vth만큼의 전압이 커플링되어 B 노드의 전압은 Vref+(C3/(C1+C3))*Vth가 된다.
도 13c에 도시된 Vref-(C3/(C1+C3))*|Vth, T13|는 전술한 Vref+(C3/(C1+C3))*Vth와 같은 값의 다른 표현에 불과하다. Vref는 레퍼런스 전압을, |Vth, T13|는 제 2 구동 트랜지스터(T13)의 문턱 전압의 절대값을 나타낸다. 제 2 구동 트랜지스터(T13)는 PMOS TFT이고, PMOS TFT의 문턱 전압은 음의 값을 가지므로, Vref-(C3/(C1+C3))*|Vth, T13|와 Vref+(C3/(C1+C3))*Vth는 동일한 값임을 알 수 있다.
도 13d는 스캔 신호들 중 SPWM(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 도 13d에 도시된 타이밍 동안 계조 표현을 위한 PWM 데이터 전압이 서브 픽셀 회로(110)에 인가되므로, 데이터 설정 구간 중 도 13d에 도시된 타이밍을 프로그래밍 구간이라고 부를 수 있다.
SPWM(n)은 서브 픽셀 회로(110)에 PWM 데이터 전압(VPWM_R/G/B)을 인가하기 위한 스캔 신호이다. 데이터 설정 구간에서, SPWM(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T2)가 온되며, 온된 트랜지스터(T2)를 통해 A 노드에 PWM 데이터 전압(예를 들어, VPWM)이 인가된다.
한편, SPWM(n) 신호가 로우 레벨일 때, Vini2(n) 신호는 하이 레벨이 되고, Vcomp(n) 신호는 로우 레벨을 유지한다. 따라서, E 노드는 레퍼런스 전압(Vref)을 유지하고, B 노드(또는, D 노드)에는 A 노드의 전압 변화량이 커패시터(C3) 및 커패시터(C1)에 의해 분배되어 커플링 된다.
구체적으로, 로우 레벨의 SPWM(n) 신호가 인가됨에 따라 A 노드의 전압은 Vref에서 VPWM으로 변화하므로, A 노드의 전압 변화량은 VPWM-Vref가 되며, B 노드에는 (C1/(C1+C3))*(VPWM-Vref)만큼의 전압이 커플링된다.
로우 레벨의 SPWM(n) 신호가 인가되기 전 B 노드의 전압은, 도 13c에서 전술한 바와 같이 Vref+(C3/(C1+C3))*Vth이므로, B 노드의 전압은 Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM-Vref)가 된다.
전술한 바와 같이, 제 2 구동 트랜지스터의 문턱 전압 +Vth는 -|Vth, T13|과 같으므로, 도 13d에 표시된 B 노드의 전압은 위 Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM-Vref)과 같은 값이 된다.
도 13e는 에미션 신호 Emi(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 도 13e에 도시된 타이밍 동안 무기 발광 소자(120)가 발광하므로, 도 13e에 도시된 타이밍을 발광 구간이라고 부를 수 있다.
도 13e에 도시된 바와 같이, Emi(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 인가되면, 트랜지스터(T12), 트랜지스터(T15), 트랜지스터(T8), 트랜지스터(T1) 및 트랜지스터(T18)가 온된다. 로우 레벨의 Emi(n) 신호가 인가되는 시간 구간이 발광 구간이 된다.
트랜지스터(T12) 및 트랜지스터(T15)가 온된 상태에서 제 2 구동 트랜지스터(T13)와 제 1 구동 트랜지스터(T14)가 온되면, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가된다. 이에 따라, 무기 발광 소자(120)의 양 단에는 순방향 전압(Vf)을 초과하는 전위차가 발생하게 되며, 구동 전류(즉, 정전류)가 무기 발광 소자(120)를 흘러 무기 발광 소자(120)가 발광하게 된다.
이때, 제 1 구동 트랜지스터(T14)는 제 2 구동 트랜지스터(T13)가 온됨에 따라 함께 온된다.
구체적으로, Emi(n) 신호에 따라 트랜지스터(T12) 및 트랜지스터(T15)가 온 될때, C 노드에는, 도 13b에서 전술한 바와 같이 정전류원 데이터 전압(예를 들어, +3[V])과 제 1 구동 트랜지스터(T14)의 문턱 전압(예를 들어, -2.2[V])을 합한 전압(예를 들어, +0.8[V])이 인가되어 있다. 따라서, 제 2 구동 트랜지스터(T13)가 온됨에 따라 제 1 구동 트랜지스터(T14)의 소스 단자에 제 1 구동 전압(VDD_PAM)(예를 들어, +12[V])이 인가되면, 제 1 구동 트랜지스터(T14) 역시 온되게 된다.
결국, 무기 발광 소자(120)의 애노드 단자에 제 1 구동 전압(VDD_PAM)이 인가될지 여부는, 제 2 구동 트랜지스터(T13)의 온/오프 동작에 달려 있음을 알 수 있다.
한편, 제 2 구동 트랜지스터(T13)는 PMOS TFT이므로, 게이트 단자와 소스 단자 사이에 문턱 전압(Vth) 미만의 전압이 인가될 때 온된다. 즉, 제 2 구동 트랜지스터(T13)는, 게이트 단자의 전압이 소스 단자의 전압과 문턱 전압을 합한 전압 미만이 되는 경우에 온된다. 예를 들어, 소스 단자에 인가되는 제 1 구동 전압(VDD_PAM)이 +12[V]이고, 제 2 구동 트랜지스터의 문턱 전압(Vth)이 -2.2[V]인 경우, 제 2 구동 트랜지스터(T13)는 +9.8[V] 미만의 전압이 게이트 단자에 인가된 때 온되게 된다.
이와 관련하여, 발광 구간 동안 제 2 구동 트랜지스터(T13)의 게이트 단자(B 노드)에는, 도 13e에 도시된 바와 같이 Vsweep-(C3/(C1+C3))*(|Vth, T13|+VPWM-Vref)]가 인가된다.
구체적으로, 도 13e를 참조하면, Emi(n) 신호에 따라 트랜지스터(T1)이 온되면, 트랜지스터(T1)가 온된 동안 스윕 신호(Sweep) 중 일부가 A 노드에 인가된다. 이때, A 노드에 인가되는 스윕 신호 중 일부가 스윕 전압(Vsweep)이 된다. A 노드에 스윕 전압(Vsweep)이 인가되면, 스윕 전압(Vsweep)과 함께 PWM 데이터 전압(VPWM)이 커패시터(C1)을 통해 B 노드에 커플링된다.
전술한 바와 같이 로우 레벨의 SPWM(n) 신호에 의해, A 노드에는 VPWM이 인가되고, B 노드에는 Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM-Vref)가 인가된다. 이와 같은 상태에서, A 노드에 스윕 전압(Vsweep)이 인가되면, A 노드의 전압은 VPWM에서 Vsweep으로 변화한다. 이때, 커패시터(C1) 양단의 전압 차이는 일정하게 유지되어야 하므로, A 노드의 전압 변화량(즉, Vsweep-VPWM)만큼 B 노드의 전압도 변화하게 된다. 따라서, B 노드의 전압은 Vsweep-VPWM+ Vref+(C3/(C1+C3))*Vth+(C1/(C1+C3))*(VPWM-Vref)가 되게 된다. 이를 정리하면, Vsweep+(C3/(C1+C3))*(Vth-VPWM+Vref)가 되며, 이는 도 13e에 표시된 Vsweep-(C3/(C1+C3))*(|Vth, T13|+VPWM-Vref)와 같은 값이다.
이때, C3의 캐패시턴스가 C1의 캐패시턴스에 비해 충분히 큰 값을 갖는다면, C3/(C1+C3)는 1에 가까운 값을 가지게 된다. C3/(C1+C3)를 1로 가정하면, 발광 구간에서 B 노드의 전압은 Vsweep-|Vth, T13|-VPWM+Vref가 되며, 후술할 바와 같이 제 2 구동 트랜지스터의 문턱 전압 값과 무관하게 제 2 구동 트랜지스터(T13)가 온되는 시간 구간이 결정될 수 있다. 즉, 제 2 구동 트랜지스터(T13)의 문턱 전압이 보상될 수 있다.
구체적으로, Vsweep-|Vth, T13|-VPWM+Vref에서, PWM 데이터 전압(VPWM), 레퍼런스 전압(Vref) 및 제 2 구동 트랜지스터의 문턱 전압(Vth, T13)은 모두 고정된 값을 갖는 반면, 스윕 전압(Vsweep)은, 예를 들어, +15[V]와 +10[V] 사이에서 선형적으로 변화하는 값을 갖는다.
따라서, 발광 구간 동안 B 노드의 전압은 스윕 전압(Vsweep)의 변화에 따라 변화하게 되며, 제 2 구동 트랜지스터(T13)는, 변화하는 B 노드(즉, 게이트 단자)의 전압(Vsweep+Vth-VPWM+Vref)이, 소스 단자의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온되게 된다.
이때, Vsweep+Vth-VPWM+Vref과, VDD_PAM+Vth는 모두 Vth를 포함하므로, , 제 2 구동 트랜지스터(T13)가 온되는 시간 구간은 Vth값과 무관하게 결정됨을 알 수 있다.
한편, 전술한 바와 같이, 시간에 따른 스윕 전압의 변화율은 일정하므로, 발광 구간에서 제 2 구동 트랜지스터(T13)가 온되는 시간 구간은, 발광 구간이 시작되는 시점의 B 노드의 전압에 따라 달라지게 된다. 이때, 발광 구간이 시작되는 시점의 B 노드의 전압은 VPWM값(즉, PWM 데이터 전압값)에 따라 달라지게 되므로, PWM 데이터 전압을 통해 영상의 계조가 표현될 수 있다.
위와 같은 서브 픽셀 회로(110)의 PWM 동작에 관하여는 도 14a 내지 도 14c를 통해 보다 자세히 설명한다.
한편, 발광 구간에서는, 정전류원 회로(111)에 인가되는 구동 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되게 된다.
전술한 바와 같이 데이터 설정 구간에서는 Vini(n) 신호에 기초하여 F 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. 그러나, 도 13e를 참조하면, Emi(n) 신호에 따라 온된, 트랜지스터(T12) 및 트랜지스터(T8)을 통해, 제 1 구동 전압(VDD_PAM)이 커패시터(C2)의 일단(F 노드)에 인가되는 것을 볼 수 있다.
발광 구간에서는 무기 발광 소자(120)로 구동 전류가 흐르면서 발생하는 IR 드랍으로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생할 수 있다.
그러나, 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 커패시터(C2)의 양단(F 노드 및 C 노드)의 전압 차이는 데이터 설정 구간에서 설정된 대로 유지되므로, 화질에 아무런 영향이 없다.
따라서, 본 개시의 실시 예들에 따르면, 데이터 설정 구간에서는, 제 1 구동 전압(VDD_PAM)과는 별도로, 전압 강하가 없는 제 2 구동 전압(VDD_PWM)에 기초하여 C 노드에 정전류원 데이터 전압을 인가함으로써, 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 정확한 정전류원 데이터 전압을 정전류원 회로(111)에 설정할 수 있다.
또한, 발광 구간에서는 전압 강하가 발생할 수 있는 제 1 구동 전압(VDD_PAM)이 이용되지만, 상술한 바와 같이, 커패시터(C2) 양단의 전압 차이가 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 유지되므로, 정전류원 회로(111)는 데이터 설정 구간에서 설정된 정전류원 데이터 전압에 따라 정확히 동작할 수 있다.
한편, 발광 구간에서는 로우 레벨의 Emi(n) 신호에 따라 트랜지스터(T18)이 온되며, 온된 트랜지스터(T18)을 통해 레퍼런스 전압(Vref)이 D 노드에 인가된다.
발광 구간 동안 D 노드에 Vref가 인가되지 않을 경우, 다음 영상 프레임에 대한 초기화 구간에서 D 노드에 Vref가 인가될 때 D 노드의 전압 변화량이 E 노드로 커플링되어 E 노드의 전압이 제 1 구동 전압(VDD_PAM)보다 낮아질 수 있다. 이 경우, B 노드에 Vref가 인가되어도 제 2 구동 트랜지스터(T13)가 온되지 않는 경우가 있을 수 있어, 문턱 전압 센싱 구간 동안 제 2 구동 트랜지스터(T13)의 문턱 전압이 획득되지 못하는 문제가 발생할 수 있다.
따라서, 본 개시의 일 실시 예에 따르면, 도 13e에 도시된 바와 같이 발광 구간 동안 D 노드에 Vref가 인가될 수 있다. 이 경우, 다음 영상 프레임에 대한 초기화 구간에서 D 노드에 Vref가 인가되더라도, D 노드의 전압에 변화가 없으므로 E 노드에는 제 1 구동 전압(VDD_PAM)이 플로팅되게 된다. 이에 따라, 다음 영상 프레임에 대해서도 항상 도 13a 내지 도 13d에서 전술한 바와 같이 제 2 구동 트랜지스터(T13)의 문턱 전압이 획득 및 보상될 수 있게 된다.
도 14a 내지 도 14c는, 도 13a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면이다.
도 14a 내지 도 14c에서는, C3의 캐패시턴스 값이 C1의 캐패시턴스 값보다 충분히 큰 경우를 가정한다. 이 경우, C3/(C1+C3)는 거의 1에 가까운 값을, C1/(C1+C3)는 거의 0에 가까운 값을 가지게 되는데, 도 14a 내지 도 14c에서는, C3/(C1+C3)는 1이고, C1/(C1+C3)는 0인 것을 가정하여 설명한다.
한편, 도 14a 내지 도 14c에서는, 저계조에 대응되는 PWM 데이터 전압이 +4[V]이고, 중계조에 대응되는 PWM 데이터 전압이 +7[V]이며, 고계조에 대응되는 PWM 데이터 전압이 +14[V]인 경우를 예로 들었으나, 각 계조에 대응되는 PWM 데이터 전압이 이에 한정되지 않음은 물론이다.
도 14a 내지 도 14c는, PWM 데이터 전압이, n 번째 로우 라인과 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 인가된 경우, A 노드의 전압 변화, B 노드의 전압 변화 및 구동 전류(Id)의 변화를 각각 도시하고 있다.
한편, 도 14a 내지 도 14c에 도시된 실시 예들에서는, 제 2 구동 트랜지스터의 문턱 전압(Vth, T13)은 -2.2[V]이고, 레퍼런스 전압(Vref)은 +5[V]이며, 제 1 구동 전압(VDD_PAM)은 +12[V]인 경우를 예로 들었다. 또한, 100 μs 마다 +15[V]에서 +10[V]로 선형 변화하는 전압이 연속하여 반복되는 형태를 갖는 스윕 신호(Sweep(global))를 예로 들었다. 여기서, (global)은 스윕 신호가 모든 로우 라인에 공통적으로 인가되는 글로벌 신호임을 나타낸 표현이다.
도 14a는 저계조에 대응되는 PWM 데이터 전압(예를 들어, +4[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SPWM(n) 신호에 따라 +4[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 +2.8[V](즉, Vref-|Vth, T13|)가 인가된다. 실제 프로그래밍 구간 동안 B(n) 노드에 인가되는 전압은 도 13d에서 전술한 바와 같이 Vref-(C3/(C1+C3))*|Vth, T13|+(C1/(C1+C3))*(VPWM-Vref)이지만, C3/(C1+C3)는 1이고, C1/(C1+C3)는 0이므로, Vref-(C3/(C1+C3))*|Vth, T13|+(C1/(C1+C3))*(VPWM-Vref)는 Vref-|Vth, T13|가 된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +13.8[V]에서 +8.8[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, 게이트 단자(B 노드)의 전압이 소스 단자의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온된다.
즉, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +8.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)는 구동 전류의 변화를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SPWM(n+36) 신호에 따라 +4[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 +2.8[V](즉, Vref-|Vth, T13|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
구체적으로, 전술한 바와 같이 다양한 실시 예들에서 발광 구간은 로우 라인 순으로 순차적으로 진행되므로, 발광 구간이 1H 시간(예를 들어, 1.4μs) 간격을 두고 순차적으로 진행된다고 할 때, Emi(n+36) 신호는, 도시된 바와 같이 Emi(n) 신호가 50.4μs 만큼 딜레이된 것과 같은 파형을 가지게 된다.
따라서, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에 인가되는 스윕 전압은, 도시된 바와 같이 +12.5[V]에서 +10[V]로 선형 변화한 후, 다시 +15[V]에서 +12.5[V]로 선형 변화하는 파형을 갖게 된다.
즉, 모든 스윕 전압은 +15[V]와 +10[V] 사이를 1회 스윕하지만, 스윕하기 시작하는 시작 전압은 로우 라인에 따라 달라질 수 있음을 알 수 있다.
한편, 스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +11.3[V]에서 +8.8[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +13.8[V]에서 +11.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +9.8[V]에서 +8.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)은 구동 전류의 변화를 도시하고 있다.
도 14b는 중계조에 대응되는 PWM 데이터 전압(예를 들어, +8[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SPWM(n) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 +2.8[V](즉, Vref-|Vth, T13|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +10.8[V]에서 +5.8[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +5.8[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SPWM(n+36) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +8.3[V]에서 +5.8[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +10.8[V]에서 +8.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +8.3[V]에서 +5.8[V]까지 변화하는 시간 구간 및 +9.8[V]에서 +8.3[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다.
한편, 도 14b를 참조하면, 동일한 PWM 데이터 전압(+7[V])에 대해 Id(n)과 Id(n+36)의 파형이 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
도 14c는 고계조에 대응되는 PWM 데이터 전압(예를 들어, +14[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SPWM(n) 신호에 따라 +14[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +15[V]에서 +10[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +15[V]에서 +10[V]로 변화하는 동안 B 노드(n)의 전압은 +3.8[V]에서 -1.2[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +3.8[V]에서 -1.2[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 중 프로그래밍 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SPWM(n+36) 신호에 따라 +14[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 +2.8[V](즉, Vref-|Vth|)가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +12.5[V]에서 +10[V]로, +15[V]에서 +12.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +12.5[V]에서 +10[V]로 변화하는 동안 B 노드(n+36)의 전압은 +1.3[V]에서 -1.2[V]로 변화하게 되고, A 노드(n+36)의 전압이 +15[V]에서 +12.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +3.8[V]에서 +1.3[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T13)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +1.3[V]에서 -1.2[V]까지 변화하는 시간 구간 및 +3.8[V]에서 +1.3[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T13)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다.
한편, 도 14c를 참조하면, 동일한 PWM 데이터 전압(+14[V])에 대해 Id(n)과 Id(n+36)의 파형이 다소 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
이하에서는, 도 15a 내지 도 17c를 통해 또 다른 실시 예를 설명한다. 도 9a 내지 도 14c를 통해 전술한 실시 예들에서는, 제 2 구동 트랜지스터가 소스 팔로워로 동작하는 동안 제 2 구동 트랜지스터의 문턱 전압이 획득되고, 획득된 문턱 전압이 제 2 구동 트랜지스터의 게이트 단자에 인가됨으로써, 제 2 구동 트랜지스터들의 문턱 전압 편차가 보상되었다.
그러나, 제 2 구동 트랜지스터들의 문턱 전압 편차를 보상하는 방법이 이에 한정되는 것은 아니다. 도 15a 내지 도 17c를 통해서는 PWM 데이터 전압을 보정하여 제 2 구동 트랜지스터들의 문턱 전압 편차를 보상하는 실시 예를 설명한다.
도 15a 내지 도 17c를 통해 설명될 실시 예의 경우, 전술한 실시 예에 비해 서브 픽셀 회로를 구성하는 트랜지스터의 개수가 줄어들며, 이에 따라 보다 고해상도의 디스플레이 패널에 적용이 가능한 장점이 있다.
도 15a 내지 도 17c를 통해 설명될 실시 예에서 제 1 구동 트랜지스터들의 문턱 전압 편차는, 도 9a 내지 도 14c를 통해 전술한 실시 예와 동일한 방식으로 보상된다.
도 15a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도이다. 도 15a를 참조하면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112) 및 트랜지스터(T13)를 포함한다. 이때, 정전류원 회로(111)는 제 1 구동 트랜지스터(T11)를, PWM 회로(112)는 제 2 구동 트랜지스터(T10)을 각각 포함한다.
트랜지스터(T13)는, 도 9a의 트랜지스터(T16)과 연결 구조 및 기능이 동일하므로 중복 설명은 생략한다. TEST 신호 역시 마찬가지이다. 중복 설명은 생략한다.
VDD_PAM, VDD_PWM, VSS에 관한 내용 역시 도 9a에서 전술한 바와 동일하므로, 중복 설명은 생략한다.
한편, 도 9a의 서브 픽셀 회로(110)와 달리, 도 15a의 서브 픽셀 회로(110)에는 레퍼런스 전압(Vref)이 인가되지 않는다. 도 15a의 실시 예에서는, 서브 픽셀 회로(110)가 동작하는 동안 제 2 구동 트랜지스터의 문턱 전압이 획득될 필요가 없기 때문이다.
Vini(n)는, 데이터 설정 구간에서 B 노드 및 D 노드에 제 2 구동 전압(VDD_PWM)을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. B 노드에 인가된 제 2 구동 전압(VDD_PWM)은 제 2 구동 트랜지스터(T10)가 데이터 설정 구간 동안 오프 상태를 유지하도록 하는 역할을 하고, D 노드에 인가된 제 2 구동 전압(VDD_PWM)은 정전류원 데이터 전압 설정시 기준 전위가 된다.
VST(n)은, 데이터 설정 구간에서 C 노드의 전압을 초기화하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. VST(n) 신호에 따라 C 노드의 전압이 초기화되면, 제 1 구동 트랜지스터(T11)는 온된 상태가 된다.
SP(n)은, 데이터 설정 구간에서 C 노드에 정전류원 데이터 전압(VCCG_R/G/B)을 인가하고, A 노드에 PWM 데이터 전압(VPWM_R/G/B))을 인가하기 위해, 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. 이때, PWM 데이터 전압(VPWM_R/G/B)은, 제 2 구동 트랜지스터들의 문턱 전압 편차에 따른 보상값이 반영된 전압일 수 있다. 보상값에 관한 내용은 VPWM_R/G/B 신호에 관한 설명에서 후술된다.
한편, 도 9a의 서브 픽셀 회로(110)와 달리, 도 15a의 서브 픽셀 회로(110)에는 Vcomp(n) 신호가 인가되지 않는다. 도 15a의 실시 예에서는, 서브 픽셀 회로(110)가 동작하는 동안 제 2 구동 트랜지스터의 문턱 전압을 B 노드에 인가할 필요가 없기 때문이다.
Emi(n)은, 발광 구간에서, E 노드와 D 노드에 제 1 구동 전압(VDD_PAM)을 인가하고, A 노드에 스윕 전압을 인가하며, 트랜지스터(T12)를 온시키기 위해, 서브 픽셀 회로(110)에 인가되는 에미션 신호를 나타낸다.
이상의 게이트 신호들(스캔 신호 및 에미션 신호)에서, n은 n번째 로우 라인을 나타낸다. 전술한 바와 같이, 구동부(500)는 로우 라인(또는 스캔 라인 또는 게이트 라인) 별로 디스플레이 패널(110)을 구동하게 되는 바, Vini(n), VST(n), SP(n) 및 Emi(n) 각각은, n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 동일하게 인가될 수 있다.
Sweep은 스윕 신호를 나타낸다. 스윕 신호에 관한 내용은 도 9a에서 전술한 바와 동일하므로, 중복 설명은 생략한다.
VPWM_R/G/B는 서브 픽셀 회로(110)에 인가되는 PWM 데이터 전압을 나타낸다. PWM 데이터 전압은 데이터 드라이버로부터 인가될 수 있다. 이때, 일 실시 예에 따르면, 하나의 픽셀을 구성하는 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압들은 시분할 멀티플렉싱되어 데이터 드라이버로부터 인가될 수 있다. 이와 같이, 시분할 멀티플렉싱된 PWM 데이터 전압들은 디멀티플렉서 회로를 통해 해당 서브 픽셀로 각각 인가될 수 있다.
도 15a에 도시된 서브 픽셀 회로(110)는 R, G, B 서브 픽셀 중 어느 하나의 서브 픽셀(예를 들어, R 서브 픽셀)에 대응되는 서브 픽셀 회로(110)를 도시하고 있다. 따라서, 도 15a의 서브 픽셀 회로(110)에는 시분할 멀티플렉싱된 PWM 데이터 전압들 중 R 서브 픽셀에 대한 PWM 데이터 전압만이 디멀티플렉서 회로를 통해 선택되어 인가될 수 있다.
한편, 도 9a 내지 도 14c를 통해 설명한 실시 예에서 PWM 데이터 전압은, 단순히 서브 픽셀의 계조값에 대응되는 전압인 반면, 도 15a 내지 도 17c를 통해 설명되는 실시 예에서 PWM 데이터 전압은, 서브 픽셀의 계조값에 보상값을 반영한 값에 대응되는 전압일 수 있다.
이때, 보상값은, 제 2 구동 트랜지스터들의 문턱 전압 편차에 따른 서브 픽셀들의 휘도 편차를 보상하기 위한 값으로, 예를 들어, 디스플레이 패널(100)의 제조 단계에서 각 서브 픽셀에 대해 산출되어 메모리에 저장될 수 있다. 이에 따라, TCON은 메모리에 저장된 보상값을 독출하여 영상 데이터에 반영할 수 있으며, 보상값이 반영된 영상 데이터를 데이터 드라이버(미도시)로 전송함으로써, 보상값이 반영된 PWM 데이터 전압이 서브 픽셀 회로(110)에 인가될 수 있다.
보다 구체적으로 예를 들면, 제조 단계에서 디스플레이 패널(100)에 테스트 영상(예를 들어, 전 픽셀이 동일한 계조값을 갖는 영상)을 디스플레이하고, 영상 촬영 장치로 디스플레이 패널(100)을 촬영할 수 있다. 테스트 영상을 디스플레이할 때에는 보상값이 반영되기 전이므로, 촬영된 영상에서는 제 2 구동 트랜지스터들의 문턱 전압 편차로 인해 픽셀 별로 얼룩이나 휘도 차이가 존재할 수 있다. 따라서, 이후 촬영된 영상에서는 얼룩이나 휘도 편차가 인지되지 않도록 각 서브 픽셀의 계조값에 반영될 값을 산출함으로써, 서브 픽셀 별 보상값이 산출될 수 있다.
VCCG_R/G/B는 서브 픽셀 회로(110)에 인가되는 정전류원 데이터 전압을 나타낸다. 정전류원 데이터 전압에 관한 내용은 도 9a에서 전술한 바와 같으므로, 중복 설명은 생략한다. 또한, 발광 구간에서 구동 전류가 흐를 때 발생하는 IR 드랍으로 인한 문제 및 해결책에 관한 내용 역시 도 9a에서 전술한 바와 같으므로, 중복 설명은 생략한다.
도 15b는 도 15a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)을 영상 프레임 기간 및 블랭킹 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 도 15b에서는 디스플레이 패널(100)이 312개의 로우 라인을 포함하는 경우를 예로 들었다.
전술한 바와 같이, 일 실시 예에 따르면, 하나의 영상 프레임에 대해, 로우 라인마다 한 번의 데이터 설정 구간과 복수의 발광 구간이 진행될 수 있다. 이를 위해, 도 15b를 참조하면, 영상 프레임 기간 동안, 데이터 설정 동작을 위한 스캔 신호들(VST, SP, Vini)은 각 로우 라인에 대해 1회 인가되며, 발광 동작을 위한 에미션 신호(Emi)는 각 로우 라인에 대해 복수 회 인가되는 것을 볼 수 있다.
즉, 로우 레벨의 VST, SP, Vini 신호가 인가되는 시간 구간이 해당 로우 라인의 데이터 설정 구간이되고, 로우 레벨의 Emi 신호가 인가되는 시간 구간이 해당 로우 라인의 발광 구간이 된다.
한편, 전술한 바와 같이, 일 실시 예에 따르면, 데이터 설정 구간과 발광 구간은 로우 라인 순으로 진행될 수 있다. 이를 위해, 도 15b를 참조하면, 게이트 신호들(VST, SP, Vini, Emi) 각각은, 로우 라인 순으로 순차적으로 인가되는 것을 볼 수 있다. 즉, 예를 들어, 로우 레벨의 VST(n) 신호와 로우 레벨의 VST(n+1) 신호는 서로 1H 시간(도 12b의 예에서는, 1.4μs)만큼의 차이를 두고 인가된다. 이는, 나머지 게이트 신호들(SP 신호(SP(n)과 SP(n+1)), Vini 신호(Vini(n)과 Vini(n+1)), Emi 신호(Emi(n)과 Emi(n+1)))에 대해서도 마찬가지이다.
한편, 도 15b를 참조하면, 블랭킹 기간에 로우 레벨의 TEST 신호가 인가되는 것을 볼 수 있다. TEST 신호는 글로벌 신호이므로 디스플레이 패널(100)의 모든 서브 픽셀 회로(110)에 동일하게 인가되며, 이에 따라, 디스플레이 패널(100)의 모든 무기 발광 소자(120)에 잔류하는 전하가 방전될 수 있다.
이하에서는, 도 16a 내지 도 16c를 참조하여, 도 15a의 서브 픽셀 회로(110)의 구체적인 동작을 설명한다.
도 16a는 스캔 신호들 중 Vini(n) 및 VST(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
데이터 설정 구간이 시작되면, 구동부(500)는 먼저, 제 2 구동 트랜지스터(T10)의 게이트 단자(B 노드) 및 커패시터(C2)의 일단(D 노드)에 제 2 구동 전압(VDD_PWM)(예를 들어, +12[V])을 인가할 수 있다.
이를 위해, 구동부(500)는 도 16a에 도시된 바와 같이 Vini(n) 신호를 인가할 수 있다. 도 16a를 참조하면, Vini(n) 신호에 따라 온된 트랜지스터(T3) 및 트랜지스터(T4)를 통해 B 노드 및 D 노드에 VDD_PWM이 각각 인가될 수 있다. 이때, D 노드에 인가된 제 2 구동 전압(VDD_PWM)은, 이후에 C 노드에 정전류원 데이터 전압이 설정될 때 기준 전위가 된다.
한편, Vini(n) 신호를 통해 D 노드에 제 2 구동 전압(VDD_PWM)이 인가되면, 구동부(500)는 제 1 구동 트랜지스터(T11)의 게이트 단자(C 노드)의 전압을 초기화할 수 있다.
이를 위해, 구동부(500)는 도 16a에 도시된 바와 같이 VST(n) 신호를 통해 로우 전압(예를 들어, -5[V])을 서브 픽셀 회로(110)에 인가할 수 있다. C 노드의 전압이 로우 전압(예를 들어, -5[V])으로 초기화되면, 제 1 구동 트랜지스터(T11)는 온된 상태(예를 들어, 채널이 형성된 상태)가 될 수 있다.
도 16b는 스캔 신호들 중 SP(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
SP(n) 신호는 서브 픽셀 회로(110)에 영상 데이터 전압을 인가하기 위한 스캔 신호이다. 데이터 설정 구간에서, SP(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T2), 트랜지스터(T7) 및 트랜지스터(T8)이 온된다.
트랜지스터(T2)가 온되면, 온된 트랜지스터(T2)를 통해 커패시터(C1)의 일단(A 노드)에 PWM 데이터 전압(VPWM_R/G/B)이 인가될 수 있다. 이때, PWM 데이터 전압은 전술한 보상값이 반영된 전압이다.
한편, 트랜지스터(T7) 및 트랜지스터(T8)가 온되면, 온된 트랜지스터(T7), VST(n) 신호에 기초하여 온된 상태의 제 1 구동 트랜지스터(T11) 및 온된 트랜지스터(T8)을 통해, 정전류원 데이터 전압(VCCG_R/G/B)이 C 노드에 인가될 수 있다.
이때, C 노드에는, 정전류원 데이터 전압(VCCG_R/G/B)이 그대로 인가(또는 설정)되는 것이 아니라, 제 1 구동 트랜지스터(T11)의 문턱 전압(Vth)이 보상된 정전류원 데이터 전압(즉, 정전류원 데이터 전압에 제 1 구동 트랜지스터(T11)의 문턱 전압이 더해진 전압(VCCG_R/G/B + Vth)이 인가되게 된다.
C 노드에 VCCG_R/G/B + Vth가 인가되는 구체적인 동작은 도 10b에서 설명한 바와 동일하므로, 중복 설명은 생략한다.
도 16c는 에미션 신호 Emi(n)에 따른 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.
도 16c에 도시된 바와 같이, Emi(n) 신호 라인을 통해 로우 전압(예를 들어, -5[V])이 인가되면, 트랜지스터(T6), 트랜지스터(T9), 트랜지스터(T12) 및 트랜지스터(T1)가 온된다.
트랜지스터(T9) 및 트랜지스터(T12)가 온된 상태에서 제 2 구동 트랜지스터(T10)와 제 1 구동 트랜지스터(T11)가 온되면, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가된다. 이에 따라, 무기 발광 소자(120)의 양 단에는 순방향 전압(Vf)을 초과하는 전위차가 발생하게 되며, 구동 전류(즉, 정전류)가 무기 발광 소자(120)를 흘러 무기 발광 소자(120)가 발광하게 된다.
이때, 제 1 구동 트랜지스터(T11)는 제 2 구동 트랜지스터(T10)가 온됨에 따라 함께 온된다.
구체적으로, Emi(n) 신호에 따라 트랜지스터(T9) 및 트랜지스터(T12)가 온 될때, C 노드에는, 도 16b에서 전술한 바와 같이 정전류원 데이터 전압(예를 들어, +3[V])과 제 1 구동 트랜지스터(T14)의 문턱 전압(예를 들어, -2.2[V])을 합한 전압(예를 들어, +0.8[V])이 인가되어 있다. 따라서, 제 2 구동 트랜지스터(T10)가 온됨에 따라 제 1 구동 트랜지스터(T11)의 소스 단자에 제 1 구동 전압(VDD_PAM)(예를 들어, +12[V])이 인가되면, 제 1 구동 트랜지스터(T11) 역시 온되게 된다.
결국, 무기 발광 소자(120)의 애노드 단자에 제 1 구동 전압(VDD_PAM)이 인가될지 여부는, 제 2 구동 트랜지스터(T10)의 온/오프 동작에 달려 있음을 알 수 있다.
한편, 제 2 구동 트랜지스터(T10)는 PMOS TFT이므로, 게이트 단자(B 노드)와 소스 단자(E 노드) 사이에 문턱 전압(Vth) 미만의 전압이 인가될 때 온된다. 즉, 제 2 구동 트랜지스터(T10)는, 게이트 단자(B 노드)의 전압이 소스 단자(E 노드)의 전압과 문턱 전압(Vth)을 합한 전압 미만이 되는 경우에 온된다. 예를 들어, 소스 단자(E 노드)에 인가되는 제 1 구동 전압(VDD_PAM)이 +12[V]이고, 제 2 구동 트랜지스터의 문턱 전압(Vth)이 -2.2[V]인 경우, 제 2 구동 트랜지스터(T10)는 게이트 단자(B 노드)에 +9.8[V] 미만의 전압이 인가된 때 온되게 된다.
이와 관련하여, 발광 구간 동안 제 2 구동 트랜지스터(T10)의 게이트 단자(B 노드)에는, Vsweep-VPWM_R/G/B+VDD_PWM이 인가된다.
도 16c를 참조하면, Emi(n) 신호에 따라 트랜지스터(T1)이 온되면, 트랜지스터(T1)가 온된 동안 스윕 신호(Sweep) 중 일부가 A 노드에 인가된다. 이때, A 노드에 인가되는 스윕 신호 중 일부가 스윕 전압(Vsweep)이 된다. A 노드에 스윕 전압(Vsweep)이 인가되면, 스윕 전압(Vsweep)과 함께 PWM 데이터 전압(VPWM_R/G/B)이 커패시터(C1)을 통해 B 노드에 커플링된다. 구체적으로, 전술한 바와 같이 데이터 설정 구간 동안, A 노드에는 VPWM_R/G/B이 인가되고, B 노드에는 VDD_PWM이 인가된다. 이와 같은 상태에서, A 노드에 스윕 전압(Vsweep)이 인가되면, A 노드의 전압은 VPWM_R/G/B에서 Vsweep으로 변화한다. 이때, 커패시터(C1) 양단의 전압 차이는 일정하게 유지되어야 하므로, A 노드의 전압 변화량(즉, Vsweep-VPWM_R/G/B)만큼 B 노드의 전압도 변화하게 된다. 따라서, B 노드의 전압은 Vsweep-VPWM_R/G/B+VDD_PWM가 되게 된다.
이때, PWM 데이터 전압(VPWM_R/G/B) 및 제 2 구동 전압(VDD_PWM)은 모두 고정된 값을 갖는 반면, 스윕 전압(Vsweep)은, 예를 들어, +5[V]와 0[V] 사이에서 선형적으로 변화하는 값을 갖는다.
따라서, 발광 구간 동안 B 노드의 전압은 스윕 전압(Vsweep)의 변화에 따라 변화하게 되며, 제 2 구동 트랜지스터(T10)는, 변화하던 B 노드(즉, 게이트 단자)의 전압(Vsweep-VPWM_R/G/B+VDD_PWM)이, 소스 단자(E 노드)의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온되게 된다.
한편, 전술한 바와 같이, 시간에 따른 스윕 전압의 변화율은 일정하므로, 발광 구간에서 제 2 구동 트랜지스터(T10)가 온되는 시간 구간은, 발광 구간이 시작되는 시점의 B 노드의 전압에 따라 달라지게 된다. 이때, 발광 구간이 시작되는 시점의 B 노드의 전압은 VPWM_R/G/B값(즉, PWM 데이터 전압값)에 따라 달라지게 되는 바, PWM 데이터 전압을 통해 영상의 계조가 표현될 수 있다.
위와 같은 서브 픽셀 회로(110)의 PWM 동작에 관하여는 도 17a 내지 도 17c를 통해 보다 자세히 설명한다.
한편, 발광 구간에서는, 정전류원 회로(111)에 인가되는 구동 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되게 된다.
전술한 바와 같이 데이터 설정 구간에서는 Vini(n) 신호에 기초하여 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. 그러나, 도 16c를 참조하면, Emi(n) 신호에 따라 온된, 트랜지스터(T9) 및 트랜지스터(T6)을 통해, 제 1 구동 전압(VDD_PAM)이 커패시터(C2)의 일단(D 노드)에 인가되는 것을 볼 수 있다.
발광 구간에서는 무기 발광 소자(120)로 구동 전류가 흐르면서 발생하는 IR 드랍으로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생할 수 있다. 그러나, 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 커패시터(C2)의 양단(D 노드 및 C 노드)의 전압 차이는 데이터 설정 구간에서 설정된 대로 유지되므로, 화질에 아무런 영향이 없다.
따라서, 본 개시의 실시 예들에 따르면, 데이터 설정 구간에서는, 제 1 구동 전압(VDD_PAM)과는 별도로, 전압 강하가 없는 제 2 구동 전압(VDD_PWM)에 기초하여 C 노드에 정전류원 데이터 전압을 인가함으로써, 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 정확한 정전류원 데이터 전압이 정전류원 회로(111)에 설정될 수 있다.
또한, 발광 구간에서는 전압 강하가 발생할 수 있는 제 1 구동 전압(VDD_PAM)이 이용되지만, 상술한 바와 같이, 커패시터(C2) 양단의 전압 차이가 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 유지되므로, 정전류원 회로(111)는 데이터 설정 구간에서 설정된 전압에 따라 정확히 동작할 수 있다.
도 17a 내지 도 17c는, 도 15a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면이다. 도 17a 내지 도 17c에서는, 저계조에 대응되는 PWM 데이터 전압이 +3[V]이고, 중계조에 대응되는 PWM 데이터 전압이 +7[V]이며, 고계조에 대응되는 PWM 데이터 전압이 +13[V]인 경우를 예로 들었으나, 각 계조에 대응되는 PWM 데이터 전압이 이에 한정되지 않음은 물론이다. 한편, 여기서 각 PWM 데이터 전압값들(+3[V], +7[V], +13[V])은 전술한 보상값이 반영된 값이다.
도 17a 내지 도 17c는, PWM 데이터 전압이, n 번째 로우 라인과 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 인가된 경우, A 노드의 전압 변화, B 노드의 전압 변화 및 구동 전류(Id)의 변화를 각각 도시하고 있다.
한편, 도 17a 내지 도 17c에 도시된 실시 예들에서는, 제 2 구동 트랜지스터의 문턱 전압(Vth)은 -2.2[V]이고, 제 1 구동 전압(VDD_PAM)은 +12[V]인 경우를 예로 들었다. 또한, 100 μs 마다 +5[V]에서 0[V]로 선형 변화하는 전압이 연속하여 반복되는 형태를 갖는 스윕 신호(Sweep(global))를 예로 들었다. 여기서, (global)은 스윕 신호가 모든 로우 라인에 공통적으로 인가되는 글로벌 신호임을 나타낸 표현이다.
도 17a는 저계조에 대응되는 PWM 데이터 전압(예를 들어, +3[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +3[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +14[V]에서 +9[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, 전술한 바와 같이, 게이트 단자(B 노드)의 전압이 소스 단자의 전압(VDD_PAM)과 문턱 전압(Vth)을 합한 전압(VDD_PAM+Vth)보다 낮아지는 시간 구간에서 온된다.
즉, 제 2 구동 트랜지스터(T10)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +9[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)은 구동 전류의 변화를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +3[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vini(n+36) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
구체적으로, 전술한 바와 같이 다양한 실시 예들에서 발광 구간은 로우 라인 순으로 순차적으로 진행되므로, 발광 구간이 1H 시간(예를 들어, 1.4μs) 간격을 두고 순차적으로 진행된다고 할 때, Emi(n+36) 신호는, 도시된 바와 같이 Emi(n) 신호가 50.4μs 만큼 딜레이된 것과 같은 파형을 가지게 된다.
따라서, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에 인가되는 스윕 전압은, 도시된 바와 같이 +2.5[V]에서 0[V]로 선형 변화한 후, 다시 +5[V]에서 +2.5[V]로 선형 변화하는 파형을 갖게 된다.
즉, 모든 스윕 전압은 +5[V]와 0[V] 사이를 1회 스윕하지만, 스윕하기 시작하는 시작 전압은 로우 라인에 따라 달라질 수 있음을 알 수 있다.
한편, 스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +11.5[V]에서 +9[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +14[V]에서 +11.5[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +9.8[V]에서 +9[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다.
도 17b는 중계조에 대응되는 PWM 데이터 전압(예를 들어, +7[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +10[V]에서 +5[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)은 구동 전류의 변화를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vini(n+36) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 +0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +7.5[V]에서 +5[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +10[V]에서 +7.5[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +7.5[V]에서 +5[V]까지 변화하는 시간 구간 및 +9.8[V]에서 +7.5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)은 구동 전류의 변화를 도시하고 있다.
한편, 도 17b를 참조하면, 동일한 PWM 데이터 전압(+7[V])에 대해 Id(n)과 Id(n+36)의 파형이 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
도 17c는 고계조에 대응되는 PWM 데이터 전압(예를 들어, +13[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다.
먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호에 따라 +13[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다.
스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +4[V]에서 -1[V]까지 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +4[V]에서 -1[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)은 구동 전류의 변화를 도시하고 있다.
다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다.
데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호에 따라 +13[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vini(n+36) 신호에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다.
이후 발광 구간이 시작되면, Emi(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 +0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다.
스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +1.5[V]에서 -1[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +4[V]에서 +1.5[V]로 변화하게 된다.
이때, 제 2 구동 트랜지스터(T10)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +1.5[V]에서 -1[V]까지 변화하는 시간 구간 및 +4[V]에서 +1.5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T10)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)은 구동 전류의 변화를 도시하고 있다.
한편, 도 17c를 참조하면, 동일한 PWM 데이터 전압(+13[V])에 대해 Id(n)과 Id(n+36)의 파형이 다소 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.
이하에서는, 일 실시 예에 따른 모듈라 디스플레이 패널의 구동 방법에 대해 설명한다.
도 18는 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면이다. 도 18에 따르면, 디스플레이 장치(10000)는, 9 개의 디스플레이 모듈(1000-1 내지 1000-9) 및 TCON을 포함할 수 있다.
디스플레이 모듈들(1000-1 내지 1000-9)은, 도시된 바와 같이 매트릭스 형태로 조립 내지 배치되어 하나의 모듈라 디스플레이 패널을 구성할 수 있다. 도 18에서는 디스플레이 장치(10000)가 9 개의 디스플레이 모듈을 포함하는 것을 예로 들었으나, 다른 개수의 디스플레이 모듈을 결합하여 얼마든지 다른 크기 또는 다른 해상도의 디스플레이 장치가 구현될 수 있음은 물론이다.
한편, 각 디스플레이 모듈(1000-1 내지 1000-9)의 구성 및 구동 방법은 도 4 내지 도 17c를 통해 전술한 바와 같을 수 있다. 특히, 전술한 바에 따르면, 각 디스플레이 모듈(1000-1 내지 1000-9)은 프로그레시브 구동 방식으로 구동될 수 있다.
예를 들어, 모듈라 디스플레이 패널에 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈(1000-1 내지 1000-9)은 도 6a와 같은 구동 방식으로 구동될 수도 있고, 도 6b와 같이 구동될 수도 있다.
도 6a와 같은 디스플레이 모듈 구동 방식의 경우, 한 영상 프레임에 대한 데이터 설정 구간이 한 영상 프레임 기간 동안 진행되므로, 모듈라 디스플레이 패널에 하나의 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈의 데이터 설정 구간은 동시에 함께 진행되어야 한다.
이와 같이, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 데이터 설정 구간이 동시에 함께 진행되는 모듈라 디스플레이 패널의 구동 방식을 "동시 스캔 방식"이라고 부를 수 있다.
한편, 도 6b와 같은 디스플레이 모듈 구동 방식의 경우, 한 영상 프레임에 대한 데이터 설정 구간이 한 영상 프레임 기간 보다 훨씬 짧은 시간 동안 진행되므로, 모듈라 디스플레이 패널에 하나의 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈의 데이터 설정 구간은 해당 디스플레이 모듈의 위 또는 아래에 인접하여 배치된 디스플레이 모듈의 데이터 설정 구간 진행 순서에 이어서 연속적으로 진행될 수 있다.
이와 같이, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 데이터 설정 구간이, 해당 디스플레이 모듈의 위 또는 아래에 인접하여 배치된 디스플레이 모듈의 데이터 설정 구간 진행 순서에 이어서 연속적으로 진행되는 모듈라 디스플레이 패널의 구동 방식을 "고속 연속 스캔 방식"이라고 부를 수 있다. 여기서 "고속"은 도 6a에 도시된 구동 방식에 비해 고속으로 데이터 설정 구간이 진행된다는 것을 나타낸다.
도 19a 및 도 19b는, 모듈라 디스플레이 패널을 동시 스캔 방식과 고속 연속 스캔 방식으로 구동할 때, 데이터 설정 구간과 발광 구간이 진행되는 방식을 각각 도시하고 있다.
도 19a 및 도 19b에서는, 81개의 디스플레이 모듈이 9*9 매트릭스 형태로 배치된 모듈라 디스플레이 패널 중 동일한 컬럼 라인에 포함된 9개의 디스플레이 모듈들이, 4 영상 프레임 시간 동안 3개의 연속된 영상 프레임을 디스플레이하는 경우를 예로 들었다. 또한, 도 19a 및 도 19b에서는, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간과 4번의 발광 구간이 진행되는 경우를 예로 들었다. 또한, 도 19a 및 도 19b에서는, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 크기는 12.7인치이고, 해상도는 550*312이며, 주사율은 240hz인 경우를 예로 들었다.
각 디스플레이 모듈의 해상도가 550*312이므로, 각 디스플레이 모듈은 312개의 로우 라인을 포함한다. 따라서, 9*9 모듈라 디스플레이 패널은 2808개의 로우 라인을 포함하며, 도 16a 및 도 16b의 수직위치 축은 이를 나타낸다. 한편, 각 디스플레이 모듈의 주사율은 240hz이므로, 한 영상 프레임 시간은 약 4.16ms가 된다. 따라서, 도 19a 및 도 19b의 시간 축을 참조하면, 4개의 영상 프레임 시간 동안 디스플레이 모듈들의 구동 방식을 도시하고 있음을 알 수 있다.
이때, 동시 스캔 방식의 경우, 전술한 바와 같이 각 디스플레이 모듈의 데이터 설정 구간이 동시에 함께 진행된다. 도 19a를 참조하면, 하나의 영상 프레임에 대해, 9개의 디스플레이 모듈 각각의 첫번째 로우 라인에 대한 데이터 설정 구간이 동시에 진행되고, 9개의 디스플레이 모듈 각각의 두번째 로우 라인에 대한 데이터 설정 구간이 동시에 진행되며, 이와 같은 방식으로, 9개의 디스플레이 모듈 각각의 312번째 로우 라인까지 데이터 설정 구간이 동시에 진행되는 것을 볼 수 있다.
한편, 발광 구간은 데이터 설정 구간 진행 후에 기정의된 방법으로 진행되므로(즉, 전술한 바와 같이, 복수의 발광 구간 중 첫번째 발광 구간은 데이터 설정 구간과 시간적으로 연속되고, 각 발광 구간들은 서로 기설정된 시간 간격을 두고 진행됨), 동시 스캔 방식에서 각 디스플레이 모듈의 각 발광 구간 역시 동시에 함께 진행된다.
이와 같이 동시 스캔 방식으로 모듈라 디스플레이 패널을 구동하는 경우, 동일한 영상 프레임에 대해, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서 발광 구간이 불연속적으로 진행되게 된다.
구체적으로, 도 19a를 참조하면, 가장 위에 배치된 디스플레이 모듈부터 가장 아래에 배치된 디스플레이 모듈을 제 1 내지 제 9 디스플레이 모듈이라고 할때, 예를 들어, 제 313 로우 라인(제 2 디스플레이 모듈의 첫번째 로우 라인)의 경우, 0에서 4.16ms의 시간 동안 첫번째 영상 프레임에 대해 4번의 발광 구간이 진행되지만, 제 312 로우 라인(제 1 디스플레이 모듈의 마지막 로우 라인)의 경우, 같은 시간 동안 발광 구간이 한번도 진행되지 않는 것을 볼 수 있다. 한편, 제 312 로우 라인의 경우, 4.16ms부터 8.33ms의 시간 동안 첫번째 영상 프레임에 대해 4번의 발광 구간이 진행되지만, 같은 시간 동안 제 313 로우 라인은 두번째 영상 프레임에 대해 4번의 발광 구간이 진행되는 것을 볼 수 있다.
이에 따라, 움직이는 오브젝트(예를 들어, 좌 또는 우로 이동하는 수직선)를 모듈라 디스플레이 패널에 동시 스캔 방식으로 표시할 때, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서 영상의 왜곡이 시인될 수 있다.
이때, 정지 영상을 표시하는 경우에는 동일한 영상 프레임이 반복되므로 상, 하 모듈의 경계부에서 왜곡이 시인되지 않는다. 한편, 서로 인접한 좌, 우 디스플레이 모듈들(예를 들어, 9*9 모듈라 디스플레이 패널에서 동일한 로우 라인에 포함된 9개의 디스플레이 모듈들)의 경우, 각 디스플레이 모듈의 같은 로우 라인의 발광 구간은 동일한 시간에 진행되므로, 움직이는 오브젝트를 표시하더라도 전술한 왜곡 현상은 발생되지 않는다.
한편, 고속 연속 스캔 방식의 경우, 전술한 바와 같이, 각 디스플레이 모듈에서 한 프레임 시간보다 훨씬 짧은 시간 동안 데이터 설정 구간이 진행될 수 있다. 따라서, 일 실시 예에 따르면, 고속 연속 스캔 방식을 이용함으로써, 한 프레임 시간 동안, 가장 위에 배치된 디스플레이 모듈의 첫번째 로우 라인부터 가장 아래에 배치된 디스플레이 모듈의 마지막 로우 라인까지 데이터 설정 구간이 연속하여 순차적으로 진행되도록, 모듈라 디스플레이 패널이 구동될 수 있다.
예를 들어, 9*9 모듈라 디스플레이 패널의 동일한 컬럼 라인에 포함된 디스플레이 모듈들 중, 가장 위에 배치된 디스플레이 모듈부터 가장 아래에 배치된 디스플레이 모듈을 제 1 내지 제 9 디스플레이 모듈이라고 할때, 도 19b에 도시된 바와 같이, 한 프레임 시간 동안 제 1 로우 라인(제 1 디스플레이 모듈의 첫번째 로우 라인)부터 제 2808 로우 라인(제 9 디스플레이 모듈의 마지막 로우 라인)까지 연속하여 데이터 설정 구간이 진행될 수 있다.
한편, 발광 구간은 데이터 설정 구간 진행 후에 기정의된 방법(전술한 바와 같이, 복수의 발광 구간 중 첫번째 발광 구간은 데이터 설정 구간과 시간적으로 연속되고, 각 발광 구간들은 서로 기설정된 시간 간격을 두고 진행됨)으로 진행되므로, 각 디스플레이 모듈의 각 발광 구간 역시 제 1 로우 라인부터 제 2808로우 라인까지 연속하여 진행될 수 있다.
이와 같이 고속 연속 스캔 방식으로 모듈라 디스플레이 패널을 구동하는 경우, 동시 스캔 방식과 달리, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서도 발광 구간이 연속적으로 진행될 수 있다. 따라서, 움직이는 오브젝트(예를 들어, 좌 또는 우로 이동하는 수직선)가 모듈라 디스플레이 패널에 표시될 때에도, 서로 인접한 상, 하 디스플레이 모듈의 경계에서 영상의 왜곡이 발생하지 않게 된다.
이하에서는, 도 20 내지 도 21b를 참조하여, 일 실시 예에 따른 모듈라 디스플레이 패널의 구동 방법을 설명한다.
도 20은 본 개시의 일 실시 예에 따른 디스플레이 장치의 블럭도이다.
도 20에 따르면 디스플레이 장치(10000)는 복수의 디스플레이 모듈(1000-1 내지 1000-n) 및 타이밍 컨트롤러(Timing Controller, TCON)(2000)를 포함할 수 있다.
이때, 복수의 디스플레이 모듈(1000-1 내지 1000-n)은 예를 들어, 도 18에 도시된 바와 같이, 매트릭스 형태로 결합 내지 조립되어 하나의 모듈라 디스플레이 패널을 구성할 수 있다.
각 디스플레이 모듈(1000-1 내지 1000-n)은 디스플레이 패널(100)을 포함할 수 있다. 여기서, 디스플레이 패널(100)은 복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 픽셀 어레이의 무기 발광 소자들 각각에 대응되는 서브 픽셀 회로들을 포함할 수 있다.
또한, 각 디스플레이 모듈(1000-1 내지 1000-n)은, 픽셀 어레이의 무기 발광 소자들이 로우 라인 순으로 발광하도록, TCON(2000)에서 제공되는 각종 신호(예를 들어, 클럭 신호, 스타트 신호(VST) 등)에 기초하여 로우 라인 순으로 서브 픽셀 회로들을 구동하는 게이트 드라이버를 포함할 수 있다.
도 21a는 일 실시 예에 따른 게이트 드라이버의 구동 방법을 설명하기 위한 블럭도이다. 도 21a에 따르면, 게이트 드라이버(500')는 각 로우 라인에 대응되는 단위 회로(G1 내지 Gn)을 포함할 수 있으며, 각 단위 회로(G1 내지 Gn)는 구동 전압, 클럭 신호, 제어 신호 및 스타트 신호(VST)를 입력받아 각 로우 라인에 대응되는 게이트 신호(S1 내지 Sn)를 출력할 수 있다.
이때, 단위 회로는 이전 로우 라인에 대응되는 단위 회로의 출력 신호를 스타트 신호로 입력받을 수 있다. 즉, 도시된 바와 같이, G2는 G1의 출력 신호 S1을 스타트 신호로 입력받으며, G3는 G2의 출력 신호 S2를 스타트 신호로 입력 받을 수 있다. 이는 Gn까지 마찬가지이다. 한편, 첫번째 로우 라인에 대응되는 단위 회로(G1)는 이전 로우 라인이 없으므로, TCON(2000)에서 별도로 스타트 신호(VST)를 제공받을 수 있다.
따라서, 게이트 드라이버(500')는 TCON(2000)에서 제공되는 스타트 신호(VST)에 기초하여 로우 라인 순으로 순차적으로 게이트 신호(S1 내지 Sn)를 출력할 수 있다.
게이트 드라이버는, 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압이 설정되도록 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호를 제공하는 스캔 드라이버를 포함할 수 있다. 전술한 바와 같이, 스캔 신호는 VST(n), SP(n), Vcomp(n), Vini(n)을 포함하므로, 각 디스플레이 모듈(1000-1 내지 1000-n)은 각 스캔 신호(VST(n), SP(n), Vcomp(n), Vini(n))를 제공하기 위한 적어도 하나의 스캔 드라이버를 포함할 수 있다.
따라서, 예를 들어, VST(n) 신호를 제공하기 위한 스캔 드라이버는 TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 VST(n)을 제공할 수 있다. 또한, SP(n) 신호를 제공하기 위한 스캔 드라이버는 TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 SP(n)을 제공할 수 있다. 또한, Vcomp(n) 신호를 제공하기 위한 스캔 드라이버는 TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 Vcomp(n)을 제공할 수 있다. 또한, Vini(n) 신호를 제공하기 위한 스캔 드라이버는 TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 Vini(n)을 제공할 수 있다.
한편, 게이트 드라이버는, 픽셀 어레이의 무기 발광 소자들이 스캔 신호에 따라 설정된 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록 서브 픽셀 회로들에 로우 라인 순으로 에미션 신호를 제공하는 에미션 드라이버를 포함할 수 있다. 전술한 바와 같이, 에미션 신호는 Emi(n)을 포함하므로, 각 디스플레이 모듈(1000-1 내지 1000-n)은 에미션 신호 Emi(n)를 제공하기 위한 에미션 드라이버를 포함할 수 있다.
따라서, Emi(n) 신호를 제공하기 위한 에미션 드라이버는, TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 에미션 신호 Emi(n)을 제공할 수 있다.
TCON(2000)은 디스플레이 장치(10000)의 전반적인 동작을 제어한다. 특히, 일 실시 예에 따르면, TCON(2000)은, 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동할 수 있다. 이하에서는, 설명의 편의를 위해, 도 18에 도시된 3*3 모듈라 디스플레이 패널을 예로 들어 설명한다. 도 21b는 복수의 디스플레이 모듈(1000-1 내지 1000-9) 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)을 도시하고 있다.
구체적으로, TCON(20000)은, 매트릭스 형태로 배치된 복수의 디스플레이 모듈(1000-1 내지 1000-9) 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 무기 발광 소자들이, 가장 위에 배치된 디스플레이 모듈(1000-1)의 첫번째 로우 라인부터 가장 아래에 배치된 디스플레이 모듈(1000-7)의 마지막 로우 라인까지 로우 라인 순으로 순차적으로 발광하도록, 각 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 구동부(500)를 제어할 수 있다.
전술한 바와 같이 각 디스플레이 모듈의 게이트 드라이버(500')는 TCON(2000)에서 제공되는 스타트 신호(VST)에 기초하여 로우 라인 순으로 게이트 신호를 출력하므로, TCON(2000)은 스타트 신호 제공 타이밍을 제어하여 각 디스플레이 모듈의 구동 타이밍을 제어할 수 있다.
도 21b를 참조하면, TCON(2000)은 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7) 중 제 1 디스플레이 모듈(1000-1)의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 제 1 디스플레이 모듈(1000-1)의 게이트 드라이버(500'-1)에 제 1 스타트 신호(VST1)를 제공할 수 있다.
제 1 스타트 신호(VST1)가 제공되면, 제 1 디스플레이 모듈(1000-1)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-1)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호를 제공할 수 있다.
또한, TCON(2000)은 제 1 디스플레이 모듈(1000-1)의 아래에 인접하여 배치된 제 2 디스플레이 모듈(1000-4)의 무기 발광 소자들이 제 1 디스플레이 모듈(1000-1)의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록 제 2 디스플레이 모듈(1000-4)의 게이트 드라이버(500'-4)에 제 2 스타트 신호(VST2)를 제공할 수 있다.
즉, TCON(2000)은 제 1 디스플레이 모듈(1000-1)의 마지막 로우 라인에 포함된 서브 픽셀 회로들의 구동 순서에 이어서 제 2 디스플레이 모듈(1000-4)의 첫번째 로우 라인에 포함된 서브 픽셀 회로들이 구동되도록 제 2 디스플레이 모듈(1000-4)의 게이트 드라이버(500'-4)에 제 2 스타트 신호(VST2)를 제공할 수 있다.
제 2 스타트 신호(VST2)가 제공되면, 제 2 디스플레이 모듈(1000-4)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-4)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호를 제공할 수 있다.
또한, TCON(2000)은 제 2 디스플레이 모듈(1000-4)의 아래에 인접하여 배치된 제 3 디스플레이 모듈(1000-7)의 무기 발광 소자들이, 제 2 디스플레이 모듈(1000-4)의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록, 제 3 디스플레이 모듈(1000-7)의 게이트 드라이버(500'-7)에 제 3 스타트 신호(VST3)를 제공할 수 있다.
즉, TCON(2000)은 제 2 디스플레이 모듈(1000-4)의 마지막 로우 라인에 포함된 서브 픽셀 회로들의 구동 순서에 이어서 제 3 디스플레이 모듈(1000-7)의 첫번째 로우 라인에 포함된 서브 픽셀 회로들이 구동되도록 제 3 디스플레이 모듈(1000-7)의 게이트 드라이버(500'-7)에 제 3 스타트 신호(VST3)를 제공할 수 있다.
제 3 스타트 신호(VST3)가 제공되면, 제 3 디스플레이 모듈(1000-7)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-7)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호를 제공할 수 있다.
이상에서는, 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 동작에 관하여 설명하였으나, 두번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-2, 1000-5, 1000-8)이나 세번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-3, 1000-6, 1000-9) 역시 마찬가지이다.
이와 같이, 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동함으로써, 동시 스캔 방식으로 구동시 상, 하 디스플레이 모듈의 경계 부분에서 영상의 왜곡이 시인되는 문제점을 원천적으로 없앨 수 있다.
한편, 도 20에서는 디스플레이 장치(10000)에 포함된 복수의 디스플레이 모듈(1000-1 내지 1000-n)을 하나의 타이밍 컨트롤러(2000)가 제어하는 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 실시 예에 따라, 디스플레이 장치(10000)는 복수의 디스플레이 모듈(1000-1 내지 1000-n)을 제어하기 위한 적어도 하나의 타이밍 컨트롤러를 포함할 수 있다.
이상 설명한 바와 같은 다양한 실시 예에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. 또한, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩이 시각적으로 제거될 수 있다. 또한, 색상의 보정이 용이해 진다. 또한, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서 디스플레이 패널의 얼룩 보상이나 색상 보정이 용이해 진다. 또한, 무기 발광 소자들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다. 또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. 또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다. 또한, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 예를 들어, 이상에서는 서브 픽셀 회로가 PMOS TFT로 구현된 경우를 설명하였으나, 통상의 지식을 가진자라면 NMOS TFT나 CMOS TFT로 서브 픽셀 회로를 구현하는 변형이 가능할 것이다.
실시 예들의 양태들이 특별히 도시되고 설명되었지만, 다음 청구 범위의 사상 및 범위를 벗어남 없이 형태 및 세부 사항의 다양한 변경이 이루어질 수 있음이 이해될 것이다.

Claims (15)

  1. 디스플레이 장치에 있어서,
    매트릭스 형태로 배치된 복수의 디스플레이 모듈을 포함하는 모듈라 디스플레이 패널; 및
    타이밍 컨트롤러;를 포함하고,
    상기 복수의 디스플레이 모듈 각각은,
    각각이 복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들에 각각 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널; 및
    상기 타이밍 컨트롤러로부터 제공되는 스타트 신호에 기초하여 상기 복수의 로우 라인 순으로 상기 서브 픽셀 회로들을 구동하는 구동부;를 포함하고,
    상기 타이밍 컨트롤러는,
    상기 복수의 디스플레이 모듈 중 제 1 디스플레이 모듈의 구동부에 제 1 스타트 신호를 제공하여 상기 제 1 디스플레이 모듈의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 제어하고,
    상기 제 1 디스플레이 모듈의 아래에 인접하여 배치된 제 2 디스플레이 모듈의 구동부에 제 2 스타트 신호를 제공하여 상기 제 2 디스플레이 모듈의 무기 발광 소자들이 상기 제 1 디스플레이 모듈의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 순차적으로 발광하도록 제어하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 구동부는,
    상기 스타트 신호에 기초하여 상기 서브 픽셀 회로들에 상기 복수의 로우 라인 순으로 게이트 신호를 제공하여, 상기 서브 픽셀 회로들을 상기 복수의 로우 라인 순으로 구동하고,
    상기 게이트 신호는,
    상기 서브 픽셀 회로들에 영상 데이터 전압을 제공하기 위한 스캔 신호, 및 상기 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들이 발광하도록 제어하기 위한 에미션 신호를 포함하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 서브 픽셀 회로들은, 하나의 영상 프레임에 대해 상기 복수의 로우 라인의 로우 라인 별로 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고,
    상기 구동부는,
    각 로우 라인의 데이터 설정 구간 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 제공하고, 상기 각 로우 라인의 복수의 발광 구간 각각 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 인가하는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 인접하고,
    상기 복수의 발광 구간 각각은, 기설정된 시간 간격을 갖는 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 영상 데이터 전압은,
    정전류원 데이터 전압 및 PWM 데이터 전압을 포함하고,
    상기 서브 픽셀 회로들 각각은,
    제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초하여 대응되는 무기 발광 소자로 정전류를 제공하기 위한 정전류원(Constant Current Generator) 회로; 및
    제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하기 위한 PWM 회로;를 포함하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 정전류원 회로는,
    상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 게이트 단자에 인가된 제 1 전압에 기초하여 상기 대응되는 무기 발광 소자로 상기 정전류를 제공하고,
    상기 제 1 전압은,
    상기 정전류원 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 전압인 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 정전류원 회로는,
    상기 정전류원 데이터 전압이 인가되는 소스 단자 및 상기 제 1 구동 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제 1 트랜지스터; 및
    상기 제 1 구동 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제 1 구동 트랜지스터의 게이트 단자에 연결된 드레인 단자를 포함하는 제 2 트랜지스터;를 포함하고,
    상기 데이터 설정 구간에서, 상기 제 1 구동 트랜지스터가 온된 상태에서 상기 제 1 및 제 2 트랜지스터가 온되면, 상기 정전류원 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압을 합한 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하는 디스플레이 장치.
  8. 제 5 항에 있어서,
    상기 PWM 회로는,
    상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 제 2 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하고,
    상기 제 2 전압은,
    상기 제 2 구동 트랜지스터의 문턱 전압, 상기 PWM 데이터 전압, 및 두 전압 사이를 스윕하는 스윕 전압에 기초한 전압인 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 PWM 회로는,
    일단이 상기 제 2 구동 트랜지스터의 소스 단자에 연결되고, 타단이 상기 제 2 구동 트랜지스터의 게이트 단자에 연결되는 제 1 커패시터;를 포함하고,
    상기 제 2 구동 트랜지스터는,
    상기 제 2 구동 트랜지스터의 드레인 단자에 상기 정전류원 데이터 전압이 인가되는 동안 소스 팔로워로 동작하며,
    상기 제 2 구동 트랜지스터의 문턱 전압은,
    상기 제 2 구동 트랜지스터가 상기 소스 팔로워로 동작하는 동안 상기 제 2 구동 트랜지스터의 소스 단자에서(at) 획득되고, 상기 제 1 커패시터를 통해 상기 제 2 구동 트랜지스터의 게이트 단자로 커플링되는 디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 PWM 회로는,
    일단이 상기 제 2 구동 트랜지스터의 게이트 단자에 연결되고, 타단이 상기 PWM 데이터 전압 및 상기 스윕 전압을 인가받는 제 2 커패시터;를 포함하고,
    상기 PWM 데이터 전압은,
    상기 데이터 설정 구간에서 상기 제 2 커패시터의 타단에 인가되고,
    상기 복수의 발광 구간 각각에서 상기 제 2 커패시터의 타단에 상기 스윕 전압이 인가되면,
    상기 제 2 커패시터를 통해 상기 스윕 전압과 함께 상기 제 2 구동 트랜지스터의 게이트 단자로 커플링되는 디스플레이 장치.
  11. 제 8 항에 있어서,
    상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고,
    상기 정전류원 회로는,
    상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 소스 단자에 구동 전압이 인가된 동안 상기 정전류를 상기 대응되는 무기 발광 소자로 제공하고,
    상기 PWM 회로는,
    상기 복수의 발광 구간 각각에서, 상기 제 2 전압이 상기 스윕 전압의 변화에 따라 변화하는 동안 상기 제 2 구동 트랜지스터가 온되는 시간 구간에서, 상기 구동 전압을 상기 제 1 구동 트랜지스터의 소스 단자에 인가하고,
    상기 제 2 구동 트랜지스터가 온되는 시간 구간은,
    상기 PWM 데이터 전압의 크기에 기초하는 디스플레이 장치.
  12. 제 8 항에 있어서,
    상기 스윕 전압은,
    제 1 전압에서 제 2 전압으로 선형적으로 반복하여 변화하는 전압을 갖는 입력 스윕 신호 중 상기 에미션 신호에 기초하여 선택된 일부이고,
    상기 입력 스윕 신호는,
    상기 디스플레이 패널의 서브 픽셀 회로들 각각에 공통적으로 인가되는 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 스윕 전압은,
    상기 복수의 발광 구간 각각에서, 상기 제 1 전압과 상기 제 2 전압 사이의 전압들을 한번 스윕하며,
    상기 스윕 전압이 스윕하기 시작하는 시작 전압은, 로우 라인에 따라 변화하는 디스플레이 장치.
  14. 제 5 항에 있어서,
    상기 PWM 회로는,
    상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 제 3 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하고,
    상기 제 3 전압은,
    상기 제 2 구동 트랜지스터의 문턱 전압이 보상된 PWM 데이터 전압, 및 두 전압 사이를 스윕하는 스윕 전압에 기초하는 디스플레이 장치.
  15. 제 3 항에 있어서,
    상기 서브 픽셀 회로들은,
    상기 복수의 발광 구간 각각에서는 제 1 구동 전압에 의해 구동되고, 상기 데이터 설정 구간에서는 상기 제 1 구동 전압과는 별도의 제 2 구동 전압에 의해 구동되는 디스플레이 장치.
PCT/KR2022/007407 2021-07-14 2022-05-25 디스플레이 장치 WO2023287011A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22842274.7A EP4290506A4 (en) 2021-07-14 2022-05-25 DISPLAY DEVICE
CN202280037744.3A CN117441202A (zh) 2021-07-14 2022-05-25 显示装置
US17/873,948 US20230018546A1 (en) 2021-07-14 2022-07-26 Display apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0092494 2021-07-14
KR20210092494 2021-07-14
KR10-2022-0004255 2022-01-11
KR1020220004255A KR20230011844A (ko) 2021-07-14 2022-01-11 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/873,948 Continuation US20230018546A1 (en) 2021-07-14 2022-07-26 Display apparatus

Publications (1)

Publication Number Publication Date
WO2023287011A1 true WO2023287011A1 (ko) 2023-01-19

Family

ID=84920462

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007407 WO2023287011A1 (ko) 2021-07-14 2022-05-25 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2023287011A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022972A (ko) * 2014-08-20 2016-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 발광 구동 유닛, 이를 포함하는 유기 발광 표시 장치 및 전자 기기
KR20180050125A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 Led 디스플레이 장치 및 그 동작 방법
KR20200101605A (ko) * 2019-02-20 2020-08-28 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
WO2020236977A1 (en) * 2019-05-20 2020-11-26 Light Field Lab, Inc. Scan line refresh for modular display systems
KR20210087873A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 디스플레이 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022972A (ko) * 2014-08-20 2016-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 발광 구동 유닛, 이를 포함하는 유기 발광 표시 장치 및 전자 기기
KR20180050125A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 Led 디스플레이 장치 및 그 동작 방법
KR20200101605A (ko) * 2019-02-20 2020-08-28 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
WO2020236977A1 (en) * 2019-05-20 2020-11-26 Light Field Lab, Inc. Scan line refresh for modular display systems
KR20210087873A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 디스플레이 모듈

Similar Documents

Publication Publication Date Title
WO2021137664A1 (en) Display module and driving method thereof
WO2020256385A1 (en) Display module and driving method thereof
WO2020204487A1 (en) Display panel and driving method of the display panel
WO2021137663A1 (en) Display module
EP3871211A1 (en) Display panel and driving method of the display panel
WO2021167292A1 (en) Display apparatus and control method thereof
WO2020013403A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
WO2021075678A1 (ko) 마이크로 표시장치, 데이터 구동 회로 및 그의 검사 방법
WO2021020750A1 (ko) 표시 장치 및 그의 제조 방법
WO2022103144A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2020180036A1 (ko) 화소 및 화소의 구동 방법
WO2022075572A1 (ko) 디스플레이 장치
WO2022154592A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2021071148A1 (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2022108308A1 (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
WO2021215817A1 (ko) 디스플레이 패널
WO2022059933A1 (ko) 디스플레이 모듈
WO2022075573A1 (ko) 디스플레이 장치
WO2023287011A1 (ko) 디스플레이 장치
WO2022108307A1 (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
WO2023146060A1 (ko) 표시 장치 및 이를 포함한 타일형 표시 장치
WO2023287069A1 (ko) 디스플레이 장치
WO2020149473A1 (ko) 표시 장치
WO2022139393A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
WO2023003274A1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22842274

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2022842274

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022842274

Country of ref document: EP

Effective date: 20230908

WWE Wipo information: entry into national phase

Ref document number: 202280037744.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE